Fitter report for cycloneIII_3c120_niosII_standard
Thu Sep 15 17:24:09 2011
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Incremental Compilation Routing Preservation
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. Output Pin Default Load For Reported TCO
 24. altmemphy Summary
 25. Fitter Resource Utilization by Entity
 26. Delay Chain Summary
 27. Pad To Core Delay Chain Fanout
 28. Control Signals
 29. Global & Other Fast Signals
 30. Non-Global High Fan-Out Signals
 31. Fitter RAM Summary
 32. |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram|altsyncram_lec1:auto_generated|ALTSYNCRAM
 33. Fitter DSP Block Usage Summary
 34. DSP Block Details
 35. Interconnect Usage Summary
 36. LAB Logic Elements
 37. LAB-wide Signals
 38. LAB Signals Sourced
 39. LAB Signals Sourced Out
 40. LAB Distinct Inputs
 41. I/O Rules Summary
 42. I/O Rules Details
 43. I/O Rules Matrix
 44. Fitter Device Options
 45. Operating Settings and Conditions
 46. Estimated Delay Added for Hold Timing Summary
 47. Estimated Delay Added for Hold Timing Details
 48. Fitter Messages
 49. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 15 17:24:08 2011     ;
; Quartus II 64-Bit Version          ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; cycloneIII_3c120_niosII_standard          ;
; Top-level Entity Name              ; cycloneIII_3c120_niosII_standard          ;
; Family                             ; Cyclone III                               ;
; Device                             ; EP3C120F780C7                             ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 17,962 / 119,088 ( 15 % )                 ;
;     Total combinational functions  ; 14,200 / 119,088 ( 12 % )                 ;
;     Dedicated logic registers      ; 10,703 / 119,088 ( 9 % )                  ;
; Total registers                    ; 10948                                     ;
; Total pins                         ; 139 / 532 ( 26 % )                        ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 702,072 / 3,981,312 ( 18 % )              ;
; Embedded Multiplier 9-bit elements ; 4 / 576 ( 1 % )                           ;
; Total PLLs                         ; 4 / 4 ( 100 % )                           ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C120F780C7                         ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Enable Beneficial Skew Optimization                                        ; Off                                   ; On                                    ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.18        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  15.3%      ;
;     3 processors           ;  14.2%      ;
;     4 processors           ;  13.5%      ;
+----------------------------+-------------+


+-------------------------------------------------------------+
; I/O Assignment Warnings                                     ;
+----------------------+--------------------------------------+
; Pin Name             ; Reason                               ;
+----------------------+--------------------------------------+
; top_cs_n_to_the_max2 ; Missing drive strength and slew rate ;
; top_ddr2bot_a[0]     ; Missing slew rate                    ;
; top_ddr2bot_a[1]     ; Missing slew rate                    ;
; top_ddr2bot_a[2]     ; Missing slew rate                    ;
; top_ddr2bot_a[3]     ; Missing slew rate                    ;
; top_ddr2bot_a[4]     ; Missing slew rate                    ;
; top_ddr2bot_a[5]     ; Missing slew rate                    ;
; top_ddr2bot_a[6]     ; Missing slew rate                    ;
; top_ddr2bot_a[7]     ; Missing slew rate                    ;
; top_ddr2bot_a[8]     ; Missing slew rate                    ;
; top_ddr2bot_a[9]     ; Missing slew rate                    ;
; top_ddr2bot_a[10]    ; Missing slew rate                    ;
; top_ddr2bot_a[11]    ; Missing slew rate                    ;
; top_ddr2bot_a[12]    ; Missing slew rate                    ;
; top_ddr2bot_ba[0]    ; Missing slew rate                    ;
; top_ddr2bot_ba[1]    ; Missing slew rate                    ;
; top_ddr2bot_casn     ; Missing slew rate                    ;
; top_ddr2bot_cke      ; Missing slew rate                    ;
; top_ddr2bot_csn      ; Missing slew rate                    ;
; top_ddr2bot_dm[0]    ; Missing slew rate                    ;
; top_ddr2bot_dm[1]    ; Missing slew rate                    ;
; top_ddr2bot_odt      ; Missing slew rate                    ;
; top_ddr2bot_rasn     ; Missing slew rate                    ;
; top_ddr2bot_wen      ; Missing slew rate                    ;
; top_enet_gtx_clk     ; Missing drive strength and slew rate ;
; top_enet_mdc         ; Missing drive strength and slew rate ;
; top_enet_resetn      ; Missing drive strength and slew rate ;
; top_enet_tx_en       ; Missing drive strength and slew rate ;
; top_enet_txd[0]      ; Missing drive strength and slew rate ;
; top_enet_txd[1]      ; Missing drive strength and slew rate ;
; top_enet_txd[2]      ; Missing drive strength and slew rate ;
; top_enet_txd[3]      ; Missing drive strength and slew rate ;
; top_flash_cen        ; Missing drive strength and slew rate ;
; top_flash_oen        ; Missing drive strength and slew rate ;
; top_flash_resetn     ; Missing drive strength and slew rate ;
; top_flash_wen        ; Missing drive strength and slew rate ;
; top_fsa[0]           ; Missing drive strength and slew rate ;
; top_fsa[1]           ; Missing drive strength and slew rate ;
; top_fsa[2]           ; Missing drive strength and slew rate ;
; top_fsa[3]           ; Missing drive strength and slew rate ;
; top_fsa[4]           ; Missing drive strength and slew rate ;
; top_fsa[5]           ; Missing drive strength and slew rate ;
; top_fsa[6]           ; Missing drive strength and slew rate ;
; top_fsa[7]           ; Missing drive strength and slew rate ;
; top_fsa[8]           ; Missing drive strength and slew rate ;
; top_fsa[9]           ; Missing drive strength and slew rate ;
; top_fsa[10]          ; Missing drive strength and slew rate ;
; top_fsa[11]          ; Missing drive strength and slew rate ;
; top_fsa[12]          ; Missing drive strength and slew rate ;
; top_fsa[13]          ; Missing drive strength and slew rate ;
; top_fsa[14]          ; Missing drive strength and slew rate ;
; top_fsa[15]          ; Missing drive strength and slew rate ;
; top_fsa[16]          ; Missing drive strength and slew rate ;
; top_fsa[17]          ; Missing drive strength and slew rate ;
; top_fsa[18]          ; Missing drive strength and slew rate ;
; top_fsa[19]          ; Missing drive strength and slew rate ;
; top_fsa[20]          ; Missing drive strength and slew rate ;
; top_fsa[21]          ; Missing drive strength and slew rate ;
; top_fsa[22]          ; Missing drive strength and slew rate ;
; top_fsa[23]          ; Missing drive strength and slew rate ;
; top_fsa[24]          ; Missing drive strength and slew rate ;
; top_led[0]           ; Missing drive strength and slew rate ;
; top_led[1]           ; Missing drive strength and slew rate ;
; top_led[2]           ; Missing drive strength and slew rate ;
; top_led[3]           ; Missing drive strength and slew rate ;
; top_led[4]           ; Missing drive strength and slew rate ;
; top_led[5]           ; Missing drive strength and slew rate ;
; top_led[6]           ; Missing drive strength and slew rate ;
; top_led[7]           ; Missing drive strength and slew rate ;
; top_oe_n_to_the_max2 ; Missing drive strength and slew rate ;
; top_we_n_to_the_max2 ; Missing drive strength and slew rate ;
; top_ddr2_ck_n[1]     ; Missing slew rate                    ;
; top_ddr2_ck_p[1]     ; Missing slew rate                    ;
; top_ddr2_ck_n[0]     ; Missing slew rate                    ;
; top_ddr2_ck_p[0]     ; Missing slew rate                    ;
; top_ddr2bot_dq[0]    ; Missing slew rate                    ;
; top_ddr2bot_dq[1]    ; Missing slew rate                    ;
; top_ddr2bot_dq[2]    ; Missing slew rate                    ;
; top_ddr2bot_dq[3]    ; Missing slew rate                    ;
; top_ddr2bot_dq[4]    ; Missing slew rate                    ;
; top_ddr2bot_dq[5]    ; Missing slew rate                    ;
; top_ddr2bot_dq[6]    ; Missing slew rate                    ;
; top_ddr2bot_dq[7]    ; Missing slew rate                    ;
; top_ddr2bot_dq[8]    ; Missing slew rate                    ;
; top_ddr2bot_dq[9]    ; Missing slew rate                    ;
; top_ddr2bot_dq[10]   ; Missing slew rate                    ;
; top_ddr2bot_dq[11]   ; Missing slew rate                    ;
; top_ddr2bot_dq[12]   ; Missing slew rate                    ;
; top_ddr2bot_dq[13]   ; Missing slew rate                    ;
; top_ddr2bot_dq[14]   ; Missing slew rate                    ;
; top_ddr2bot_dq[15]   ; Missing slew rate                    ;
; top_ddr2bot_dqs[0]   ; Missing slew rate                    ;
; top_ddr2bot_dqs[1]   ; Missing slew rate                    ;
; top_enet_mdio        ; Missing drive strength and slew rate ;
; top_fsd[0]           ; Missing drive strength and slew rate ;
; top_fsd[1]           ; Missing drive strength and slew rate ;
; top_fsd[2]           ; Missing drive strength and slew rate ;
; top_fsd[3]           ; Missing drive strength and slew rate ;
; top_fsd[4]           ; Missing drive strength and slew rate ;
; top_fsd[5]           ; Missing drive strength and slew rate ;
; top_fsd[6]           ; Missing drive strength and slew rate ;
; top_fsd[7]           ; Missing drive strength and slew rate ;
; top_fsd[8]           ; Missing drive strength and slew rate ;
; top_fsd[9]           ; Missing drive strength and slew rate ;
; top_fsd[10]          ; Missing drive strength and slew rate ;
; top_fsd[11]          ; Missing drive strength and slew rate ;
; top_fsd[12]          ; Missing drive strength and slew rate ;
; top_fsd[13]          ; Missing drive strength and slew rate ;
; top_fsd[14]          ; Missing drive strength and slew rate ;
; top_fsd[15]          ; Missing drive strength and slew rate ;
; top_fsd[16]          ; Missing drive strength and slew rate ;
; top_fsd[17]          ; Missing drive strength and slew rate ;
; top_fsd[18]          ; Missing drive strength and slew rate ;
; top_fsd[19]          ; Missing drive strength and slew rate ;
; top_fsd[20]          ; Missing drive strength and slew rate ;
; top_fsd[21]          ; Missing drive strength and slew rate ;
; top_fsd[22]          ; Missing drive strength and slew rate ;
; top_fsd[23]          ; Missing drive strength and slew rate ;
; top_fsd[24]          ; Missing drive strength and slew rate ;
; top_fsd[25]          ; Missing drive strength and slew rate ;
; top_fsd[26]          ; Missing drive strength and slew rate ;
; top_fsd[27]          ; Missing drive strength and slew rate ;
; top_fsd[28]          ; Missing drive strength and slew rate ;
; top_fsd[29]          ; Missing drive strength and slew rate ;
; top_fsd[30]          ; Missing drive strength and slew rate ;
; top_fsd[31]          ; Missing drive strength and slew rate ;
+----------------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                              ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[0]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[0]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[1]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[1]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[2]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[2]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[3]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[3]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[4]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[4]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[5]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[5]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[6]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[6]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[7]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[7]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[8]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[8]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[9]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[9]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[10]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[10]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[11]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[11]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[12]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[12]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[13]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[13]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[14]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[14]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[15]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[15]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[16]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[17]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[18]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[19]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[20]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[21]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[22]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[23]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[24]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[25]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[26]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[27]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[28]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[29]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[30]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src1[31]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAA            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[0]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[0]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[1]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[1]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[2]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[2]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[3]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[3]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[4]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[4]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[5]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[5]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[6]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[6]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[7]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[7]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[8]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[8]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[9]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[9]                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[10]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[10]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[11]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[11]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[12]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[12]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[13]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[13]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[14]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[14]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[15]                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[15]                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                                                                                                                                                                                  ; DATAB            ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_bht_data[0]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|q_b[0]                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|q_b[1]                                                                                                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15] ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_obuf                                                                                              ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15] ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cs_n_to_the_max2                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_cs_n_to_the_max2~output                                                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|cs_n_to_the_max2                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[0]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[1]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[2]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[3]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[4]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[5]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[6]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[7]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                                                                                                          ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[8]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[9]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[10]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[11]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[12]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[13]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[14]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[15]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[16]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[17]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[18]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[19]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[20]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[21]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[22]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[23]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[24]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[25]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[26]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[27]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[28]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[29]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                                                                                                                                                                         ; Q                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[30]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; top_fsd[31]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[0]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[0]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[1]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[1]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[2]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[2]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[3]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[3]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[4]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[4]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[5]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[5]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[6]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[6]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[7]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[7]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[8]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[8]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[9]                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[9]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[10]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[10]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[11]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[11]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[12]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[12]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[13]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[13]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[14]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[14]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[15]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[15]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[16]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[16]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[17]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[17]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[18]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[18]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[19]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[19]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[20]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[20]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[21]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[21]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[22]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[22]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[23]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[23]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[24]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[24]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[25]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[25]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[26]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[26]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[27]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[27]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[28]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[28]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[29]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[29]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[30]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[30]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_outgoing_flash_tristate_bridge_data[31]                                                                                                              ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsd[31]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[1]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[0]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[2]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[1]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[3]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[2]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[4]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[3]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[5]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[4]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[6]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[5]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[7]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[6]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[8]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[7]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[9]                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[8]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[10]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[9]~output                                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[11]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[10]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[12]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[11]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[13]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[12]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[14]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[13]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[15]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[14]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[16]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[15]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[17]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[16]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[18]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[17]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[19]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[18]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[20]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[19]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[21]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[20]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[22]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[21]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[23]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[22]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[24]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[23]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|flash_tristate_bridge_address[25]                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_fsa[24]~output                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[0]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[0]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[1]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[1]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[2]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[2]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[3]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[3]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[4]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[4]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[5]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[5]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[6]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[6]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[7]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[7]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[8]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[8]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[9]                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[9]~input                                                                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[10]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[10]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[11]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[11]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[12]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[12]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[13]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[13]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[14]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[14]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[15]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[15]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[16]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[16]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[17]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[17]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[18]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[18]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[19]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[19]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[20]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[20]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[21]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[21]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[22]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[22]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[23]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[23]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[24]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[24]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[25]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[25]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[26]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[26]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[27]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[27]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[28]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[28]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[29]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[29]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[30]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[30]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|incoming_flash_tristate_bridge_data[31]                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; top_fsd[31]~input                                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|oe_n_to_the_max2                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_oe_n_to_the_max2~output                                                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|oe_n_to_the_max2                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|read_n_to_the_ext_flash                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_flash_oen~output                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|read_n_to_the_ext_flash                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|select_n_to_the_ext_flash                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_flash_cen~output                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|select_n_to_the_ext_flash                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|we_n_to_the_max2                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_we_n_to_the_max2~output                                                                                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|we_n_to_the_max2                                                                                                                                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|write_n_to_the_ext_flash                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; top_flash_wen~output                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|write_n_to_the_ext_flash                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR|ff_gmii_reg                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[8]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data_reg[0]                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[0]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data_reg[1]                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[1]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data_reg[2]                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[2]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data_reg[3]                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[3]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data_reg[4]                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[4]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data_reg[5]                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[5]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data_reg[6]                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[6]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|data_reg[7]                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[7]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|err_reg                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|q_b[9]                                  ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0]                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_95g1:auto_generated|q_b[0] ; PORTBDATAOUT     ;                       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1]                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_95g1:auto_generated|q_b[1] ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                         ;
+-----------------------------+-----------------------------------------------+--------------+----------------------------------+--------------------------------+----------------------------+
; Name                        ; Ignored Entity                                ; Ignored From ; Ignored To                       ; Ignored Value                  ; Ignored Source             ;
+-----------------------------+-----------------------------------------------+--------------+----------------------------------+--------------------------------+----------------------------+
; Location                    ;                                               ;              ; ddr2bot_active                   ; PIN_AA14                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; ddr2top_active                   ; PIN_E10                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; enet_led_link1000                ; PIN_AC25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; max2_clk                         ; PIN_D14                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; termination_blk0~_rdn_pad        ; PIN_AB17                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; termination_blk0~_rup_pad        ; PIN_AA17                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; termination_blk1~_rdn_pad        ; PIN_E19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; termination_blk1~_rup_pad        ; PIN_F19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; termination_blk2~_rdn_pad        ; PIN_U8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; termination_blk2~_rup_pad        ; PIN_U7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; termination_blk3~_rdn_pad        ; PIN_AB23                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; termination_blk3~_rup_pad        ; PIN_AA22                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ADC_BUSY                ; PIN_K2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ADC_CS_N                ; PIN_E2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ADC_DCLK                ; PIN_D1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ADC_DIN                 ; PIN_D2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ADC_DOUT                ; PIN_K1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ADC_PENIRQ_N            ; PIN_J2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_AUD_ADCDAT              ; PIN_AG14                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_AUD_ADCLRCK             ; PIN_L6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_AUD_BCLK                ; PIN_K4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_AUD_DACDAT              ; PIN_L8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_AUD_DACLRCK             ; PIN_K8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_AUD_XCK                 ; PIN_Y7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_DEN                     ; PIN_G4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ETH_RESET_N             ; PIN_J3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_GREST                   ; PIN_G3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_HSYNC                   ; PIN_H3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_I2C_SCLK                ; PIN_AC3                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_I2C_SDAT                ; PIN_AC1                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ID_I2CDAT               ; PIN_AF2                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_ID_I2CSCL               ; PIN_AB6                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_DATA[0]             ; PIN_E1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_DATA[1]             ; PIN_D3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_DATA[2]             ; PIN_C2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_DATA[3]             ; PIN_J6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_DATA[4]             ; PIN_J5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_DATA[5]             ; PIN_F1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_DATA[6]             ; PIN_E3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_DATA[7]             ; PIN_F3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_LCD_NCLK                ; PIN_G6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_MDC                     ; PIN_F4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_MDIO                    ; PIN_R6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_PS2_CLK                 ; PIN_AE3                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_PS2_DAT                 ; PIN_R7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_CLK                  ; PIN_Y2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_COL                  ; PIN_L2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_CRS                  ; PIN_R1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_DV                   ; PIN_L1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_D[0]                 ; PIN_N4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_D[1]                 ; PIN_N3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_D[2]                 ; PIN_L4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_D[3]                 ; PIN_L3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_RX_ERR                  ; PIN_R2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_SCEN                    ; PIN_F2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_SDAT                    ; PIN_AB1                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_SD_CLK                  ; PIN_L7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_SD_CMD                  ; PIN_AC5                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_SD_DAT0                 ; PIN_AB2                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_SD_DAT1                 ; PIN_Y3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_SD_DAT2                 ; PIN_U3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_SD_DAT3                 ; PIN_V4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_27MHZ                ; PIN_Y1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_D[0]                 ; PIN_Y3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_D[1]                 ; PIN_U3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_D[2]                 ; PIN_U4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_D[3]                 ; PIN_W2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_D[4]                 ; PIN_W1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_D[5]                 ; PIN_V2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_D[6]                 ; PIN_V1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_D[7]                 ; PIN_U2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_HS                   ; PIN_U5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_RESET                ; PIN_U1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TD_VS                   ; PIN_U6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TX_CLK                  ; PIN_J1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TX_D[0]                 ; PIN_K7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TX_D[1]                 ; PIN_G2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TX_D[2]                 ; PIN_G1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TX_D[3]                 ; PIN_F5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_TX_EN                   ; PIN_J7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_UART_RXD                ; PIN_K3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_UART_TXD                ; PIN_J4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_BLANK               ; PIN_T4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_CLOCK               ; PIN_G5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[0]             ; PIN_R3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[1]             ; PIN_R4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[2]             ; PIN_M8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[3]             ; PIN_M7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[4]             ; PIN_P2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[5]             ; PIN_P1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[6]             ; PIN_M4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[7]             ; PIN_M3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[8]             ; PIN_M2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_DATA[9]             ; PIN_M1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_HS                  ; PIN_Y4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_SYNC                ; PIN_T3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VGA_VS                  ; PIN_V3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMA_VSYNC                   ; PIN_H4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ADC_BUSY                ; PIN_U27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ADC_CS_N                ; PIN_W22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ADC_DCLK                ; PIN_AD28                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ADC_DIN                 ; PIN_AD27                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ADC_DOUT                ; PIN_U28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ADC_PENIRQ_N            ; PIN_Y27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_AUD_ADCDAT              ; PIN_A15                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_AUD_ADCLRCK             ; PIN_V26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_AUD_BCLK                ; PIN_Y25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_AUD_DACDAT              ; PIN_W26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_AUD_DACLRCK             ; PIN_W25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_AUD_XCK                 ; PIN_J22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_DEN                     ; PIN_V23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ETH_RESET_N             ; PIN_AA26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_GREST                   ; PIN_V24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_HSYNC                   ; PIN_W27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_I2C_SCLK                ; PIN_H25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_I2C_SDAT                ; PIN_H26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ID_I2CDAT               ; PIN_H23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_ID_I2CSCL               ; PIN_G24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_DATA[0]             ; PIN_Y22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_DATA[1]             ; PIN_V21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_DATA[2]             ; PIN_W21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_DATA[3]             ; PIN_U22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_DATA[4]             ; PIN_V22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_DATA[5]             ; PIN_AB28                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_DATA[6]             ; PIN_AC27                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_DATA[7]             ; PIN_AC28                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_LCD_NCLK                ; PIN_AC26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_MDC                     ; PIN_AE28                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_MDIO                    ; PIN_J26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_PS2_CLK                 ; PIN_G25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_PS2_DAT                 ; PIN_J25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_CLK                  ; PIN_J27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_COL                  ; PIN_T25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_CRS                  ; PIN_P28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_DV                   ; PIN_T26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_D[0]                 ; PIN_P21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_D[1]                 ; PIN_R21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_D[2]                 ; PIN_R22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_D[3]                 ; PIN_R23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_RX_ERR                  ; PIN_P27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_SCEN                    ; PIN_AB27                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_SDAT                    ; PIN_F28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_SD_CLK                  ; PIN_V25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_SD_CMD                  ; PIN_H24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_SD_DAT0                 ; PIN_F27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_SD_DAT1                 ; PIN_G28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_SD_DAT2                 ; PIN_K25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_SD_DAT3                 ; PIN_L23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_27MHZ                ; PIN_J28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_D[0]                 ; PIN_G28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_D[1]                 ; PIN_K25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_D[2]                 ; PIN_K26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_D[3]                 ; PIN_K27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_D[4]                 ; PIN_K28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_D[5]                 ; PIN_L27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_D[6]                 ; PIN_L28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_D[7]                 ; PIN_M27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_HS                   ; PIN_P26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_RESET                ; PIN_M28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TD_VS                   ; PIN_P25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TX_CLK                  ; PIN_Y28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TX_D[0]                 ; PIN_AB26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TX_D[1]                 ; PIN_Y23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TX_D[2]                 ; PIN_Y24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TX_D[3]                 ; PIN_AE27                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_TX_EN                   ; PIN_AB25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_UART_RXD                ; PIN_Y26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_UART_TXD                ; PIN_AA25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_BLANK               ; PIN_M25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_CLOCK               ; PIN_AD26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[0]             ; PIN_N25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[1]             ; PIN_N26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[2]             ; PIN_R27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[3]             ; PIN_R28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[4]             ; PIN_R25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[5]             ; PIN_R26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[6]             ; PIN_U25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[7]             ; PIN_U26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[8]             ; PIN_V27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_DATA[9]             ; PIN_V28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_HS                  ; PIN_G27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_SYNC                ; PIN_M26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VGA_VS                  ; PIN_L24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_HSMB_VSYNC                   ; PIN_W28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_clk                          ; PIN_AH15                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_clkin_sma                    ; PIN_AH14                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_clkout_sma                   ; PIN_AE23                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2_ck_n[2]                 ; PIN_H19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2_ck_p[2]                 ; PIN_J19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_a                    ; EDGE_BOTTOM                    ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_a[13]                ; PIN_Y14                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_a[14]                ; PIN_AF12                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_a[15]                ; PIN_AA16                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_ba                   ; EDGE_BOTTOM                    ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_ba[2]                ; PIN_AH4                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dm[2]                ; PIN_AF8                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dm[3]                ; PIN_AB9                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[16]               ; PIN_AE11                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[17]               ; PIN_AG11                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[18]               ; PIN_AG10                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[19]               ; PIN_AH11                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[20]               ; PIN_AE9                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[21]               ; PIN_AE12                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[22]               ; PIN_AF10                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[23]               ; PIN_AE13                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[24]               ; PIN_AC8                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[25]               ; PIN_AH7                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[26]               ; PIN_AG8                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[27]               ; PIN_AH8                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[28]               ; PIN_AG7                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[29]               ; PIN_AA10                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[30]               ; PIN_AF7                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dq[31]               ; PIN_AD10                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dqs[2]               ; PIN_AF11                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2bot_dqs[3]               ; PIN_AE10                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a                    ; EDGE_TOP                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[0]                 ; PIN_J13                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[10]                ; PIN_A17                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[11]                ; PIN_D8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[12]                ; PIN_D25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[13]                ; PIN_F15                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[14]                ; PIN_B12                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[15]                ; PIN_H16                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[1]                 ; PIN_G18                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[2]                 ; PIN_E8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[3]                 ; PIN_D24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[4]                 ; PIN_D7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[5]                 ; PIN_J15                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[6]                 ; PIN_H15                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[7]                 ; PIN_J16                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[8]                 ; PIN_H8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_a[9]                 ; PIN_D16                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_ba                   ; EDGE_TOP                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_ba[0]                ; PIN_C23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_ba[1]                ; PIN_D19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_ba[2]                ; PIN_C26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_casn                 ; PIN_F14                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_cke                  ; PIN_E21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_csn                  ; PIN_C7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dm[0]                ; PIN_B10                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dm[1]                ; PIN_A8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dm[2]                ; PIN_E15                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dm[3]                ; PIN_C20                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dm[4]                ; PIN_B23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[0]                ; PIN_A12                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[10]               ; PIN_A7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[11]               ; PIN_C10                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[12]               ; PIN_E11                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[13]               ; PIN_B6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[14]               ; PIN_H13                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[15]               ; PIN_D10                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[16]               ; PIN_C17                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[17]               ; PIN_B19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[18]               ; PIN_B18                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[19]               ; PIN_C19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[1]                ; PIN_C14                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[20]               ; PIN_D20                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[21]               ; PIN_C16                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[22]               ; PIN_A19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[23]               ; PIN_E17                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[24]               ; PIN_C21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[25]               ; PIN_C22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[26]               ; PIN_A21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[27]               ; PIN_A22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[28]               ; PIN_C24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[29]               ; PIN_B21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[2]                ; PIN_A11                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[30]               ; PIN_D21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[31]               ; PIN_E18                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[32]               ; PIN_E22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[33]               ; PIN_C25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[34]               ; PIN_A23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[35]               ; PIN_B25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[36]               ; PIN_A26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[37]               ; PIN_F21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[38]               ; PIN_B26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[39]               ; PIN_D22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[3]                ; PIN_C13                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[4]                ; PIN_D15                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[5]                ; PIN_C12                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[6]                ; PIN_E14                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[7]                ; PIN_D13                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[8]                ; PIN_B7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dq[9]                ; PIN_C11                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dqs[0]               ; PIN_D12                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dqs[1]               ; PIN_E12                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dqs[2]               ; PIN_B17                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dqs[3]               ; PIN_D17                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_dqs[4]               ; PIN_A25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_odt                  ; PIN_A6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_rasn                 ; PIN_F8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_ddr2top_wen                  ; PIN_A10                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_flash_rdybsyn                ; PIN_AG25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_fsa                          ; EDGE_BOTTOM                    ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_fsd                          ; EDGE_TOP                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_in0                 ; PIN_AG14                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_in_n[1]             ; PIN_Y1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_in_n[2]             ; PIN_J1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_in_p[1]             ; PIN_Y2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_in_p[2]             ; PIN_J2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_out0                ; PIN_Y7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_out_n[1]            ; PIN_G5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_out_n[2]            ; PIN_D1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_out_p[1]            ; PIN_G6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_clk_out_p[2]            ; PIN_D2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_d[0]                    ; PIN_AB6                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_d[1]                    ; PIN_AF2                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_d[2]                    ; PIN_AE3                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_d[3]                    ; PIN_AC5                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[0]               ; PIN_AB1                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[10]              ; PIN_L1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[11]              ; PIN_K1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[12]              ; PIN_J5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[13]              ; PIN_H3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[14]              ; PIN_G3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[15]              ; PIN_F1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[16]              ; PIN_F3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[1]               ; PIN_Y3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[2]               ; PIN_U4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[3]               ; PIN_W1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[4]               ; PIN_V1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[5]               ; PIN_U1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[6]               ; PIN_U5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[7]               ; PIN_R1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[8]               ; PIN_N3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_n[9]               ; PIN_L3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[0]               ; PIN_AB2                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[10]              ; PIN_L2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[11]              ; PIN_K2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[12]              ; PIN_J6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[13]              ; PIN_H4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[14]              ; PIN_G4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[15]              ; PIN_F2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[16]              ; PIN_E3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[1]               ; PIN_Y4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[2]               ; PIN_U3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[3]               ; PIN_W2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[4]               ; PIN_V2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[5]               ; PIN_U2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[6]               ; PIN_U6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[7]               ; PIN_R2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[8]               ; PIN_N4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_d_p[9]               ; PIN_L4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_rx_led                  ; PIN_AE1                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_scl                     ; PIN_AC3                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_sda                     ; PIN_AC1                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[0]               ; PIN_R6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[10]              ; PIN_K3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[11]              ; PIN_J3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[12]              ; PIN_K7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[13]              ; PIN_G1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[14]              ; PIN_F4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[15]              ; PIN_E1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[16]              ; PIN_C2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[1]               ; PIN_V3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[2]               ; PIN_T3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[3]               ; PIN_R4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[4]               ; PIN_M7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[5]               ; PIN_P1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[6]               ; PIN_M3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[7]               ; PIN_M1                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[8]               ; PIN_L6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_n[9]               ; PIN_L8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[0]               ; PIN_R7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[10]              ; PIN_K4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[11]              ; PIN_J4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[12]              ; PIN_J7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[13]              ; PIN_G2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[14]              ; PIN_F5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[15]              ; PIN_E2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[16]              ; PIN_D3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[1]               ; PIN_V4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[2]               ; PIN_T4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[3]               ; PIN_R3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[4]               ; PIN_M8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[5]               ; PIN_P2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[6]               ; PIN_M4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[7]               ; PIN_M2                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[8]               ; PIN_L7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_d_p[9]               ; PIN_K8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsma_tx_led                  ; PIN_AA3                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_in0                 ; PIN_A15                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_in_n[1]             ; PIN_J28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_in_n[2]             ; PIN_Y28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_in_p[1]             ; PIN_J27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_in_p[2]             ; PIN_Y27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_out0                ; PIN_J22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_out_n[1]            ; PIN_AD26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_out_n[2]            ; PIN_AD28                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_out_p[1]            ; PIN_AC26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_clk_out_p[2]            ; PIN_AD27                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_d                       ; EDGE_RIGHT                     ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_d[0]                    ; PIN_G24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_d[1]                    ; PIN_H23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_d[2]                    ; PIN_G25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_d[3]                    ; PIN_H24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[0]               ; PIN_F28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[10]              ; PIN_T26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[11]              ; PIN_U28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[12]              ; PIN_V22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[13]              ; PIN_W27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[14]              ; PIN_V24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[15]              ; PIN_AB28                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[16]              ; PIN_AC28                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[1]               ; PIN_G28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[2]               ; PIN_K26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[3]               ; PIN_K28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[4]               ; PIN_L28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[5]               ; PIN_M28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[6]               ; PIN_P26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[7]               ; PIN_P28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[8]               ; PIN_R21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_n[9]               ; PIN_R23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[0]               ; PIN_F27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[10]              ; PIN_T25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[11]              ; PIN_U27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[12]              ; PIN_U22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[13]              ; PIN_W28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[14]              ; PIN_V23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[15]              ; PIN_AB27                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[16]              ; PIN_AC27                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[1]               ; PIN_G27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[2]               ; PIN_K25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[3]               ; PIN_K27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[4]               ; PIN_L27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[5]               ; PIN_M27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[6]               ; PIN_P25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[7]               ; PIN_P27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[8]               ; PIN_P21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_d_p[9]               ; PIN_R22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_rx_led                  ; PIN_F26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_scl                     ; PIN_H25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_sda                     ; PIN_H26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[0]               ; PIN_J26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[10]              ; PIN_Y26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[11]              ; PIN_AA26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[12]              ; PIN_AB26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[13]              ; PIN_Y24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[14]              ; PIN_AE28                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[15]              ; PIN_Y22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[16]              ; PIN_W21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[1]               ; PIN_L24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[2]               ; PIN_M26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[3]               ; PIN_N26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[4]               ; PIN_R28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[5]               ; PIN_R26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[6]               ; PIN_U26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[7]               ; PIN_V28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[8]               ; PIN_V26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_n[9]               ; PIN_W26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[0]               ; PIN_J25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[10]              ; PIN_Y25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[11]              ; PIN_AA25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[12]              ; PIN_AB25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[13]              ; PIN_Y23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[14]              ; PIN_AE27                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[15]              ; PIN_W22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[16]              ; PIN_V21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[1]               ; PIN_L23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[2]               ; PIN_M25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[3]               ; PIN_N25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[4]               ; PIN_R27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[5]               ; PIN_R25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[6]               ; PIN_U25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[7]               ; PIN_V27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[8]               ; PIN_V25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_d_p[9]               ; PIN_W25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_hsmb_tx_led                  ; PIN_D28                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_csn                      ; PIN_AB24                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_d_cn                     ; PIN_D27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_data[0]                  ; PIN_AA4                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_data[1]                  ; PIN_AD1                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_data[2]                  ; PIN_V8                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_data[3]                  ; PIN_AB5                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_data[4]                  ; PIN_AE2                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_data[5]                  ; PIN_V5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_data[6]                  ; PIN_V6                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_data[7]                  ; PIN_AB3                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_e_rdn                    ; PIN_V7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_en                       ; PIN_AC24                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_rstn                     ; PIN_H7                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_lcd_wen                      ; PIN_AC4                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_led                          ; IOBANK_4                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio    ; IOBANK_4                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio[0] ; PIN_AD15                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio[1] ; PIN_AE20                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio[2] ; PIN_AF18                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio[3] ; PIN_AD19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio[4] ; PIN_AE15                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio[5] ; PIN_AC17                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio[6] ; PIN_AG19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_out_port_from_the_led_pio[7] ; PIN_AF19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_a                  ; PIN_AD5                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_b                  ; PIN_A3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_c                  ; PIN_C4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_d                  ; PIN_D4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_dp                 ; PIN_AD4                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_e                  ; PIN_E5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_f                  ; PIN_D5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_g                  ; PIN_AE6                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_minus              ; PIN_G19                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_sel[1]             ; PIN_B3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_sel[2]             ; PIN_C5                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_sel[3]             ; PIN_E4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_seven_seg_sel[4]             ; PIN_C3                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_speaker_out                  ; PIN_H22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_advn                    ; PIN_AA19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_ben[0]                  ; PIN_AF20                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_ben[1]                  ; PIN_AH26                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_ben[2]                  ; PIN_AE22                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_ben[3]                  ; PIN_AB21                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_clk                     ; PIN_AD22                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_csn                     ; PIN_AB19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_oen                     ; PIN_AD25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_psn                     ; PIN_B4                         ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_wait[0]                 ; PIN_AG15                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_wait[1]                 ; PIN_AH25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_sram_wen                     ; PIN_AE25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_cmd_data                 ; PIN_C27                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_empty                    ; PIN_F25                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_fd[0]                    ; PIN_L21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_fd[1]                    ; PIN_K22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_fd[2]                    ; PIN_L22                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_fd[3]                    ; PIN_K21                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_fd[4]                    ; PIN_J24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_fd[5]                    ; PIN_G26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_fd[6]                    ; PIN_J23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_fd[7]                    ; PIN_D26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_full                     ; PIN_F24                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_ifclk                    ; PIN_B15                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_ren                      ; PIN_G23                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_usb_wen                      ; PIN_E26                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_dipsw[0]                ; PIN_AC14                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_dipsw[1]                ; PIN_AD18                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_dipsw[2]                ; PIN_AG23                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_dipsw[3]                ; PIN_AC19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_dipsw[4]                ; PIN_AD14                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_dipsw[5]                ; PIN_G20                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_dipsw[6]                ; PIN_AB15                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_dipsw[7]                ; PIN_AF25                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led                     ; IOBANK_4                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led[0]                  ; PIN_AD15                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led[1]                  ; PIN_AE20                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led[2]                  ; PIN_AF18                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led[3]                  ; PIN_AD19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led[4]                  ; PIN_AE15                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led[5]                  ; PIN_AC17                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led[6]                  ; PIN_AG19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_led[7]                  ; PIN_AF19                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_pb[0]                   ; PIN_AD7                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_pb[1]                   ; PIN_AC12                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_pb[2]                   ; PIN_AH3                        ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_pb[3]                   ; PIN_AA12                       ; QSF Assignment             ;
; Location                    ;                                               ;              ; top_user_resetn                  ; PIN_T21                        ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; ddr2bot_active                   ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; ddr2top_active                   ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; enet_led_link1000                ; 2.5 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; max2_clk                         ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; termination_blk0~_rdn_pad        ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; termination_blk0~_rup_pad        ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; termination_blk1~_rdn_pad        ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; termination_blk1~_rup_pad        ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_clk                          ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_clkin_sma                    ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_clkout_sma                   ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_a                    ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_ba                   ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_casn                 ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_cke                  ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_csn                  ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_dm                   ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_dq                   ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_dqs                  ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_odt                  ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_rasn                 ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_ddr2top_wen                  ; SSTL-18 CLASS I                ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_flash_rdybsyn                ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_hsma_clk_in0                 ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_hsma_rx_d_p                  ; LVDS                           ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_hsma_tx_d_p                  ; LVDS                           ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_hsmb_clk_in0                 ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_hsmb_clk_in_p                ; LVDS                           ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_hsmb_clk_out_p               ; LVDS                           ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_hsmb_rx_d_p                  ; LVDS                           ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_hsmb_tx_d_p                  ; LVDS                           ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_out_port_from_the_led_pio    ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_a                  ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_b                  ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_c                  ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_d                  ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_dp                 ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_e                  ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_f                  ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_g                  ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_minus              ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_seven_seg_sel                ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_speaker_out                  ; 2.5 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_sram_advn                    ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_sram_ben                     ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_sram_clk                     ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_sram_csn                     ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_sram_oen                     ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_sram_psn                     ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_sram_wait                    ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_sram_wen                     ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_usb_ifclk                    ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_user_dipsw                   ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_user_led                     ; 1.8 V                          ; QSF Assignment             ;
; I/O Standard                ;                                               ;              ; top_user_pb                      ; 1.8 V                          ; QSF Assignment             ;
; Synchronizer Identification ; alt_ddrx_reset_sync                           ;              ; reset_reg[18]                    ; FORCED_IF_ASYNCHRONOUS         ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_ddrx_reset_sync                           ;              ; reset_reg[19]                    ; FORCED_IF_ASYNCHRONOUS         ; Compiler or HDL Assignment ;
; Synchronizer Identification ; alt_ddrx_reset_sync                           ;              ; reset_reg[6]                     ; FORCED_IF_ASYNCHRONOUS         ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync                           ;              ; reset_reg[13]                    ; OFF                            ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync                           ;              ; reset_reg[15]                    ; OFF                            ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync                           ;              ; reset_reg[18]                    ; OFF                            ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync                           ;              ; reset_reg[19]                    ; OFF                            ; Compiler or HDL Assignment ;
; Global Signal               ; alt_ddrx_reset_sync                           ;              ; reset_reg[6]                     ; OFF                            ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_bidir                                 ;              ; input_cell_H                     ; HIGH                           ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_bidir                                 ;              ; input_cell_L                     ; LOW                            ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_in                                    ;              ; input_cell_H                     ; HIGH                           ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; altddio_in                                    ;              ; input_cell_L                     ; LOW                            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cycloneIII_3c120_niosII_standard              ;              ; top_m_rx_col_to_the_tse_mac      ; ON                             ; QSF Assignment             ;
; Fast Input Register         ; cycloneIII_3c120_niosII_standard              ;              ; top_m_rx_crs_to_the_tse_mac      ; ON                             ; QSF Assignment             ;
; Fast Input Register         ; cycloneIII_3c120_niosII_standard              ;              ; top_m_rx_d_to_the_tse_mac        ; ON                             ; QSF Assignment             ;
; Fast Input Register         ; cycloneIII_3c120_niosII_standard              ;              ; top_m_rx_en_to_the_tse_mac       ; ON                             ; QSF Assignment             ;
; Fast Input Register         ; cycloneIII_3c120_niosII_standard              ;              ; top_m_rx_err_to_the_tse_mac      ; ON                             ; QSF Assignment             ;
; Fast Input Register         ; cycloneIII_3c120_niosII_standard              ;              ; top_rgmii_in_to_the_tse_mac      ; ON                             ; QSF Assignment             ;
; Fast Output Register        ; cycloneIII_3c120_niosII_standard              ;              ; top_m_tx_d_from_the_tse_mac      ; ON                             ; QSF Assignment             ;
; Fast Output Register        ; cycloneIII_3c120_niosII_standard              ;              ; top_m_tx_en_from_the_tse_mac     ; ON                             ; QSF Assignment             ;
; Fast Output Register        ; cycloneIII_3c120_niosII_standard              ;              ; top_m_tx_err_from_the_tse_mac    ; ON                             ; QSF Assignment             ;
; Fast Output Register        ; cycloneIII_3c120_niosII_standard              ;              ; top_rgmii_out_from_the_tse_mac   ; ON                             ; QSF Assignment             ;
; Fast Output Register        ; cycloneIII_3c120_niosII_standard              ;              ; top_tx_control_from_the_tse_mac  ; ON                             ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_hsma_scl                     ; 0 MHz                          ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_hsma_sda                     ; 0 MHz                          ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_hsmb_scl                     ; 0 MHz                          ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_hsmb_sda                     ; 0 MHz                          ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_lcd_rstn                     ; 0 MHz                          ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_sram_psn                     ; 0 MHz                          ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_user_dipsw                   ; 0 MHz                          ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_user_pb                      ; 0 MHz                          ; QSF Assignment             ;
; I/O Maximum Toggle Rate     ; cycloneIII_3c120_niosII_standard              ;              ; top_user_resetn                  ; 0 MHz                          ; QSF Assignment             ;
; Output Enable Group         ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_dq                   ; 1651209902                     ; QSF Assignment             ;
; Output Enable Group         ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_dqs                  ; 1651209902                     ; QSF Assignment             ;
; Output Enable Group         ; cycloneIII_3c120_niosII_standard              ;              ; top_lcd_data                     ; 1191024410                     ; QSF Assignment             ;
; Output Enable Group         ; cycloneIII_3c120_niosII_standard              ;              ; top_usb_fd                       ; 1512814441                     ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_a                    ; MAXIMUM CURRENT                ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_ba                   ; MAXIMUM CURRENT                ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_casn                 ; MAXIMUM CURRENT                ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_cke                  ; MAXIMUM CURRENT                ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_csn                  ; MAXIMUM CURRENT                ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_dm                   ; 12MA                           ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_dq                   ; 12MA                           ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_dqs                  ; 12MA                           ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_odt                  ; MAXIMUM CURRENT                ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_rasn                 ; MAXIMUM CURRENT                ; QSF Assignment             ;
; Current Strength            ; cycloneIII_3c120_niosII_standard              ;              ; top_ddr2top_wen                  ; MAXIMUM CURRENT                ; QSF Assignment             ;
; Output Termination          ; cycloneIII_3c120_niosII_standard              ;              ; top_hsma_d                       ; SERIES 50 OHM WITH CALIBRATION ; QSF Assignment             ;
; Output Termination          ; cycloneIII_3c120_niosII_standard              ;              ; top_hsmb_d                       ; SERIES 50 OHM WITH CALIBRATION ; QSF Assignment             ;
; Synchronizer Identification ; dcfifo_0uf1                                   ;              ; rs_dgwp_reg                      ; FORCED_IF_ASYNCHRONOUS         ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_0uf1                                   ;              ; ws_dgrp_reg                      ; FORCED_IF_ASYNCHRONOUS         ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_1tf1                                   ;              ; rs_dgwp_reg                      ; FORCED_IF_ASYNCHRONOUS         ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_1tf1                                   ;              ; ws_dgrp_reg                      ; FORCED_IF_ASYNCHRONOUS         ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_u1g1                                   ;              ; rs_dgwp_reg                      ; FORCED_IF_ASYNCHRONOUS         ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER         ; ddio_bidir_e4h                                ;              ; input_cell_l                     ; LOW                            ; Compiler or HDL Assignment ;
; Global Signal               ; ddr2_sdram_phy_alt_mem_phy_clk_reset          ;              ; ac_clk_2x                        ; global_clock                   ; Compiler or HDL Assignment ;
; Global Signal               ; ddr2_sdram_phy_alt_mem_phy_clk_reset          ;              ; cs_n_clk_2x                      ; global_clock                   ; Compiler or HDL Assignment ;
; Global Signal               ; ddr2_sdram_phy_alt_mem_phy_clk_reset          ;              ; phy_clk_1x                       ; global_clock                   ; Compiler or HDL Assignment ;
; Global Signal               ; ddr2_sdram_phy_alt_mem_phy_seq_wrapper        ;              ; sc_clk_dp[0]                     ; off                            ; Compiler or HDL Assignment ;
; Global Signal               ; ddr2_sdram_phy_alt_mem_phy_seq_wrapper        ;              ; sc_clk_dp[1]                     ; off                            ; Compiler or HDL Assignment ;
; Fast Output Register        ; flash_tristate_bridge_avalon_slave_arbitrator ;              ; flash_tristate_bridge_address[0] ; ON                             ; Compiler or HDL Assignment ;
+-----------------------------+-----------------------------------------------+--------------+----------------------------------+--------------------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 26316 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 26316 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 58 / 20239 ( 0.29 % )  ;
;     -- Achieved     ; 58 / 20239 ( 0.29 % )  ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 26078   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 207     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 31      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 110412        ; 0           ; 86          ;
; sld_hub:auto_hub               ; Top                            ; 228           ; 0           ; 0           ;
; Top                            ; sld_hub:auto_hub               ; 228           ; 0           ; 0           ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 824           ; 0           ; 0           ;
; hard_block:auto_generated_inst ; Top                            ; 2045          ; 0           ; 0           ;
; Top                            ; hard_block:auto_generated_inst ; 2045          ; 0           ; 0           ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 58            ; 0           ; 0           ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/11.0_format/For Testing/cycloneIII_3c120_embedded/examples/standard/cycloneIII_3c120_niosII_standard.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                                                               ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 17,962 / 119,088 ( 15 % )                                                                                                                                                                                                     ;
;     -- Combinational with no register       ; 7259                                                                                                                                                                                                                          ;
;     -- Register only                        ; 3762                                                                                                                                                                                                                          ;
;     -- Combinational with a register        ; 6941                                                                                                                                                                                                                          ;
;                                             ;                                                                                                                                                                                                                               ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                                                                                               ;
;     -- 4 input functions                    ; 7671                                                                                                                                                                                                                          ;
;     -- 3 input functions                    ; 3548                                                                                                                                                                                                                          ;
;     -- <=2 input functions                  ; 2981                                                                                                                                                                                                                          ;
;     -- Register only                        ; 3762                                                                                                                                                                                                                          ;
;                                             ;                                                                                                                                                                                                                               ;
; Logic elements by mode                      ;                                                                                                                                                                                                                               ;
;     -- normal mode                          ; 12302                                                                                                                                                                                                                         ;
;     -- arithmetic mode                      ; 1898                                                                                                                                                                                                                          ;
;                                             ;                                                                                                                                                                                                                               ;
; Total registers*                            ; 10,948 / 121,673 ( 9 % )                                                                                                                                                                                                      ;
;     -- Dedicated logic registers            ; 10,703 / 119,088 ( 9 % )                                                                                                                                                                                                      ;
;     -- I/O registers                        ; 245 / 2,585 ( 9 % )                                                                                                                                                                                                           ;
;                                             ;                                                                                                                                                                                                                               ;
; Total LABs:  partially or completely used   ; 1,294 / 7,443 ( 17 % )                                                                                                                                                                                                        ;
; User inserted logic elements                ; 0                                                                                                                                                                                                                             ;
; Virtual pins                                ; 0                                                                                                                                                                                                                             ;
; I/O pins                                    ; 139 / 532 ( 26 % )                                                                                                                                                                                                            ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                                                                                                                                                                ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                                                                                                                                                                ;
; Global signals                              ; 20                                                                                                                                                                                                                            ;
; M9Ks                                        ; 113 / 432 ( 26 % )                                                                                                                                                                                                            ;
; Total block memory bits                     ; 702,072 / 3,981,312 ( 18 % )                                                                                                                                                                                                  ;
; Total block memory implementation bits      ; 1,041,408 / 3,981,312 ( 26 % )                                                                                                                                                                                                ;
; Embedded Multiplier 9-bit elements          ; 4 / 576 ( 1 % )                                                                                                                                                                                                               ;
; PLLs                                        ; 4 / 4 ( 100 % )                                                                                                                                                                                                               ;
; Global clocks                               ; 20 / 20 ( 100 % )                                                                                                                                                                                                             ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                                                                                                                               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                                                                                                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                                                                                                 ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                                                                                                                                 ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%                                                                                                                                                                                                                  ;
; Peak interconnect usage (total/H/V)         ; 44% / 41% / 48%                                                                                                                                                                                                               ;
; Maximum fan-out node                        ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[0]~clkctrl                                          ;
; Maximum fan-out                             ; 5723                                                                                                                                                                                                                          ;
; Highest non-global fan-out signal           ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain[0] ;
; Highest non-global fan-out                  ; 1145                                                                                                                                                                                                                          ;
; Total fan-out                               ; 94672                                                                                                                                                                                                                         ;
; Average fan-out                             ; 3.30                                                                                                                                                                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                      ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                                ;
; Total logic elements                         ; 17814 / 119088 ( 14 % ) ; 143 / 119088 ( < 1 % ) ; 5 / 119088 ( < 1 % )           ;
;     -- Combinational with no register        ; 7187                    ; 67                     ; 5                              ;
;     -- Register only                         ; 3750                    ; 12                     ; 0                              ;
;     -- Combinational with a register         ; 6877                    ; 64                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                                ;
;     -- 4 input functions                     ; 7600                    ; 71                     ; 0                              ;
;     -- 3 input functions                     ; 3512                    ; 34                     ; 2                              ;
;     -- <=2 input functions                   ; 2952                    ; 26                     ; 3                              ;
;     -- Register only                         ; 3750                    ; 12                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                                ;
;     -- normal mode                           ; 12170                   ; 127                    ; 5                              ;
;     -- arithmetic mode                       ; 1894                    ; 4                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total registers                              ; 10872                   ; 76                     ; 0                              ;
;     -- Dedicated logic registers             ; 10627 / 119088 ( 8 % )  ; 76 / 119088 ( < 1 % )  ; 0 / 119088 ( 0 % )             ;
;     -- I/O registers                         ; 490                     ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Total LABs:  partially or completely used    ; 1281 / 7443 ( 17 % )    ; 13 / 7443 ( < 1 % )    ; 2 / 7443 ( < 1 % )             ;
;                                              ;                         ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                              ;
; I/O pins                                     ; 139                     ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 576 ( < 1 % )       ; 0 / 576 ( 0 % )        ; 0 / 576 ( 0 % )                ;
; Total memory bits                            ; 702072                  ; 0                      ; 0                              ;
; Total RAM block bits                         ; 1041408                 ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 4 / 4 ( 100 % )                ;
; M9K                                          ; 113 / 432 ( 26 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 7 / 24 ( 29 % )         ; 0 / 24 ( 0 % )         ; 13 / 24 ( 54 % )               ;
; Double Data Rate I/O output circuitry        ; 112 / 516 ( 21 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 50 / 516 ( 9 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                        ;                                ;
; Connections                                  ;                         ;                        ;                                ;
;     -- Input Connections                     ; 10221                   ; 126                    ; 11                             ;
;     -- Registered Input Connections          ; 9699                    ; 83                     ; 0                              ;
;     -- Output Connections                    ; 284                     ; 196                    ; 9878                           ;
;     -- Registered Output Connections         ; 9                       ; 195                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                                ;
;     -- Total Connections                     ; 94762                   ; 900                    ; 9922                           ;
;     -- Registered Connections                ; 54186                   ; 656                    ; 0                              ;
;                                              ;                         ;                        ;                                ;
; External Connections                         ;                         ;                        ;                                ;
;     -- Top                                   ; 296                     ; 320                    ; 9889                           ;
;     -- sld_hub:auto_hub                      ; 320                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 9889                    ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                                ;
;     -- Input Ports                           ; 53                      ; 22                     ; 11                             ;
;     -- Output Ports                          ; 78                      ; 39                     ; 15                             ;
;     -- Bidir Ports                           ; 55                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 2                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 29                     ; 0                              ;
;                                              ;                         ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 9                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 0                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 1                      ; 1                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 25                     ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; top_button[0]   ; AD7   ; 3        ; 3            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; top_button[1]   ; AC12  ; 3        ; 45           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; top_button[2]   ; AH3   ; 3        ; 5            ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; top_button[3]   ; AA12  ; 3        ; 52           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; top_clkin_125   ; A14   ; 8        ; 56           ; 73           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; top_clkin_50    ; AH15  ; 4        ; 58           ; 0            ; 0            ; 171                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; top_enet_rx_clk ; B14   ; 8        ; 56           ; 73           ; 21           ; 75                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ;
; top_enet_rx_dv  ; AB4   ; 2        ; 0            ; 8            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; top_enet_rxd[0] ; W8    ; 2        ; 0            ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; top_enet_rxd[1] ; AA6   ; 2        ; 0            ; 10           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; top_enet_rxd[2] ; W7    ; 2        ; 0            ; 12           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; top_enet_rxd[3] ; Y6    ; 2        ; 0            ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; top_reset_n     ; T21   ; 5        ; 115          ; 32           ; 0            ; 30                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; top_cs_n_to_the_max2 ; D23   ; 7        ; 100          ; 73           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[0]     ; AB22  ; 4        ; 107          ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[10]    ; AE4   ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[11]    ; AF21  ; 4        ; 87           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[12]    ; Y12   ; 3        ; 52           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[1]     ; AG6   ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[2]     ; Y13   ; 3        ; 52           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[3]     ; AE7   ; 3        ; 20           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[4]     ; AB12  ; 3        ; 45           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[5]     ; AC7   ; 3        ; 9            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[6]     ; AD12  ; 3        ; 47           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[7]     ; AB8   ; 3        ; 11           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[8]     ; AH12  ; 3        ; 54           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_a[9]     ; AB10  ; 3        ; 38           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_ba[0]    ; AF3   ; 3        ; 7            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_ba[1]    ; AF5   ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_casn     ; AD21  ; 4        ; 102          ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_cke      ; AG4   ; 3        ; 9            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_csn      ; AC21  ; 4        ; 102          ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_dm[0]    ; AH19  ; 4        ; 72           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_dm[1]    ; AC15  ; 4        ; 60           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_odt      ; AE24  ; 4        ; 100          ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_rasn     ; AE21  ; 4        ; 85           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_ddr2bot_wen      ; AE5   ; 3        ; 5            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_enet_gtx_clk     ; T8    ; 2        ; 0            ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_enet_mdc         ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_enet_resetn      ; AD2   ; 2        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_enet_tx_en       ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_enet_txd[0]      ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_enet_txd[1]      ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_enet_txd[2]      ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_enet_txd[3]      ; W3    ; 2        ; 0            ; 13           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_flash_cen        ; Y16   ; 4        ; 96           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_flash_oen        ; Y17   ; 4        ; 96           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_flash_resetn     ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_flash_wen        ; AA21  ; 4        ; 111          ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[0]           ; AC11  ; 3        ; 49           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[10]          ; AH6   ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[11]          ; AD24  ; 4        ; 105          ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[12]          ; AF9   ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[13]          ; AA8   ; 3        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[14]          ; AC22  ; 4        ; 109          ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[15]          ; AE8   ; 3        ; 23           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[16]          ; AF13  ; 3        ; 42           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[17]          ; AB14  ; 3        ; 54           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[18]          ; AF23  ; 4        ; 105          ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[19]          ; AG12  ; 3        ; 54           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[1]           ; AH10  ; 3        ; 31           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[20]          ; AB18  ; 4        ; 98           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[21]          ; Y19   ; 4        ; 105          ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[22]          ; AG3   ; 3        ; 3            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[23]          ; AE16  ; 4        ; 65           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[24]          ; AB7   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[2]           ; AA13  ; 3        ; 52           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[3]           ; AC10  ; 3        ; 38           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[4]           ; Y15   ; 3        ; 56           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[5]           ; AF22  ; 4        ; 96           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[6]           ; AF26  ; 4        ; 89           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[7]           ; AF4   ; 3        ; 1            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[8]           ; AD8   ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_fsa[9]           ; AG26  ; 4        ; 113          ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_led[0]           ; AD15  ; 4        ; 60           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_led[1]           ; AE20  ; 4        ; 85           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_led[2]           ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_led[3]           ; AD19  ; 4        ; 94           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_led[4]           ; AE15  ; 4        ; 60           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_led[5]           ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_led[6]           ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_led[7]           ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_oe_n_to_the_max2 ; E25   ; 7        ; 83           ; 73           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; top_we_n_to_the_max2 ; C15   ; 7        ; 58           ; 73           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                                                 ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; top_ddr2_ck_n[0]   ; AF14  ; 3        ; 49           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; -                   ;
; top_ddr2_ck_n[1]   ; G11   ; 8        ; 25           ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; -                   ;
; top_ddr2_ck_p[0]   ; AE14  ; 3        ; 49           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; -                   ;
; top_ddr2_ck_p[1]   ; H12   ; 8        ; 25           ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; -                   ;
; top_ddr2bot_dq[0]  ; AG22  ; 4        ; 79           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[10] ; AH18  ; 4        ; 69           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[11] ; AH17  ; 4        ; 62           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[12] ; AF15  ; 4        ; 60           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[13] ; AE17  ; 4        ; 67           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[14] ; AF16  ; 4        ; 65           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[15] ; AB16  ; 4        ; 65           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[1]  ; AH21  ; 4        ; 74           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[2]  ; AH22  ; 4        ; 79           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[3]  ; AG21  ; 4        ; 74           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[4]  ; AD17  ; 4        ; 74           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[5]  ; AH23  ; 4        ; 81           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[6]  ; AE19  ; 4        ; 83           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[7]  ; AF24  ; 4        ; 83           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[8]  ; AG18  ; 4        ; 69           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dq[9]  ; AG17  ; 4        ; 62           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dqs[0] ; AE18  ; 4        ; 79           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_ddr2bot_dqs[1] ; AF17  ; 4        ; 67           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1244174944    ;
; top_enet_mdio      ; L5    ; 1        ; 0            ; 58           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|mdio_oen (inverted) ; -                   ;
; top_fsd[0]         ; J14   ; 8        ; 49           ; 73           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[10]        ; G22   ; 7        ; 72           ; 73           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[11]        ; F12   ; 8        ; 33           ; 73           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[12]        ; D11   ; 8        ; 23           ; 73           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[13]        ; E24   ; 7        ; 85           ; 73           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[14]        ; H21   ; 7        ; 72           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[15]        ; G9    ; 8        ; 13           ; 73           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[16]        ; A4    ; 8        ; 7            ; 73           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[17]        ; G13   ; 8        ; 38           ; 73           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[18]        ; H14   ; 8        ; 49           ; 73           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[19]        ; B8    ; 8        ; 16           ; 73           ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[1]         ; D6    ; 8        ; 13           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[20]        ; C8    ; 8        ; 16           ; 73           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[21]        ; F7    ; 8        ; 9            ; 73           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[22]        ; B11   ; 8        ; 42           ; 73           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[23]        ; B22   ; 7        ; 89           ; 73           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[24]        ; A18   ; 7        ; 79           ; 73           ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[25]        ; G8    ; 8        ; 11           ; 73           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[26]        ; J12   ; 8        ; 40           ; 73           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[27]        ; D9    ; 8        ; 23           ; 73           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[28]        ; C9    ; 8        ; 23           ; 73           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[29]        ; E7    ; 8        ; 13           ; 73           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[2]         ; J17   ; 7        ; 69           ; 73           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[30]        ; H10   ; 8        ; 20           ; 73           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[31]        ; J10   ; 8        ; 20           ; 73           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[3]         ; G7    ; 8        ; 9            ; 73           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[4]         ; F18   ; 7        ; 87           ; 73           ; 14           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[5]         ; C6    ; 8        ; 5            ; 73           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[6]         ; H17   ; 7        ; 67           ; 73           ; 7            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[7]         ; C18   ; 7        ; 87           ; 73           ; 21           ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[8]         ; D18   ; 7        ; 85           ; 73           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
; top_fsd[9]         ; G16   ; 7        ; 67           ; 73           ; 0            ; 0                     ; 3                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                                                                                                                                                    ; Group 1381242028    ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                    ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As         ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                   ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As input tri-stated ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                   ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                   ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                   ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                   ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                   ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                   ; -                       ; Dedicated Programming Pin ;
; T21      ; DIFFIO_R29p, DEV_CLRn       ; Use as regular IO   ; top_reset_n             ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                   ; -                   ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                   ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                   ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                   ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                   ; -                       ; Dedicated Programming Pin ;
; B22      ; DIFFIO_T53p, PADD0          ; Use as regular IO   ; top_fsd[23]             ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1          ; Use as regular IO   ; top_fsd[7]              ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2          ; Use as regular IO   ; top_fsd[8]              ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7          ; Use as regular IO   ; top_fsd[24]             ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13         ; Use as regular IO   ; top_we_n_to_the_max2    ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3          ; Use as regular IO   ; top_fsd[22]             ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19         ; Use as regular IO   ; top_fsd[17]             ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13         ; Use as regular IO   ; top_fsd[11]             ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8          ; Use as regular IO   ; top_fsd[27]             ; Dual Purpose Pin          ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 58 ( 10 % )  ; 2.5V          ; --           ;
; 2        ; 12 / 63 ( 19 % ) ; 2.5V          ; --           ;
; 3        ; 37 / 73 ( 51 % ) ; 1.8V          ; 0.9V         ;
; 4        ; 48 / 71 ( 68 % ) ; 1.8V          ; 0.9V         ;
; 5        ; 1 / 65 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 58 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 14 / 72 ( 19 % ) ; 1.8V          ; --           ;
; 8        ; 25 / 72 ( 35 % ) ; 1.8V          ; 0.9V         ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------+------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard    ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; top_fsd[16]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; top_clkin_125                            ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 470        ; 7        ; GND+                                     ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; top_fsd[24]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; top_enet_txd[1]                          ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; top_enet_rxd[1]                          ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; top_enet_tx_en                           ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; top_fsa[13]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                    ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; top_button[3]                            ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 190        ; 3        ; top_fsa[2]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; VREFB4N2                                 ;        ;                 ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                    ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; top_flash_wen                            ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; top_enet_rx_dv                           ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; top_fsa[24]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; top_ddr2bot_a[7]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; top_ddr2bot_a[9]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; top_ddr2bot_a[4]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 181        ; 3        ; VREFB3N0                                 ;        ;                 ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; top_fsa[17]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; top_ddr2bot_dq[15]                       ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; top_fsa[20]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; top_flash_resetn                         ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; top_ddr2bot_a[0]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; top_ddr2bot_a[5]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; top_fsa[3]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 185        ; 3        ; top_fsa[0]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; top_button[1]                            ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; top_ddr2bot_dm[1]                        ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; top_led[5]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; VREFB4N1                                 ;        ;                 ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; top_ddr2bot_csn                          ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; top_fsa[14]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; top_enet_resetn                          ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; top_button[0]                            ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; top_fsa[8]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; top_ddr2bot_a[6]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; top_led[0]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; top_ddr2bot_dq[4]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; top_led[3]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; top_ddr2bot_casn                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; top_fsa[11]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; top_ddr2bot_a[10]                        ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; top_ddr2bot_wen                          ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; top_ddr2bot_a[3]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; top_fsa[15]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; top_ddr2_ck_p[0]                         ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 205        ; 4        ; top_led[4]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; top_fsa[23]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; top_ddr2bot_dq[13]                       ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; top_ddr2bot_dqs[0]                       ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; top_ddr2bot_dq[6]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; top_led[1]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; top_ddr2bot_rasn                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; top_ddr2bot_odt                          ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; top_ddr2bot_ba[0]                        ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; top_fsa[7]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; top_ddr2bot_ba[1]                        ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; top_fsa[12]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; top_fsa[16]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; top_ddr2_ck_n[0]                         ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ; 206        ; 4        ; top_ddr2bot_dq[12]                       ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; top_ddr2bot_dq[14]                       ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; top_ddr2bot_dqs[1]                       ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; top_led[2]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; top_led[7]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; top_ddr2bot_a[11]                        ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; top_fsa[5]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; top_fsa[18]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; top_ddr2bot_dq[7]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; top_fsa[6]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; top_fsa[22]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; top_ddr2bot_cke                          ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; top_ddr2bot_a[1]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; top_fsa[19]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                     ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                     ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; top_ddr2bot_dq[9]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; top_ddr2bot_dq[8]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; top_led[6]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; top_ddr2bot_dq[3]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; top_ddr2bot_dq[0]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; top_fsa[9]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; top_button[2]                            ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; top_fsa[10]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; top_fsa[1]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; top_ddr2bot_a[8]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                     ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; top_clkin_50                             ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ;            ; 4        ; VCCIO4                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; top_ddr2bot_dq[11]                       ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; top_ddr2bot_dq[10]                       ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; top_ddr2bot_dm[0]                        ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; top_ddr2bot_dq[1]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; top_ddr2bot_dq[2]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; top_ddr2bot_dq[5]                        ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; top_fsd[19]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; top_fsd[22]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; top_enet_rx_clk                          ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 471        ; 7        ; GND+                                     ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; top_fsd[23]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; top_fsd[5]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; top_fsd[20]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; top_fsd[28]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; top_we_n_to_the_max2                     ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; top_fsd[7]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; top_fsd[1]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; top_fsd[27]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; top_fsd[12]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; top_fsd[8]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; top_cs_n_to_the_max2                     ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT ; input  ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; top_fsd[29]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; top_fsd[13]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; top_oe_n_to_the_max2                     ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT     ; input  ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; top_fsd[21]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; top_fsd[11]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; top_fsd[4]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; top_fsd[3]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 528        ; 8        ; top_fsd[25]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; top_fsd[15]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; top_ddr2_ck_n[1]                         ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; VREFB8N1                                 ;        ;                 ; 0.9V    ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; top_fsd[17]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 453        ; 7        ; top_fsd[9]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; top_fsd[10]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                    ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; top_fsd[30]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; top_ddr2_ck_p[1]                         ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; top_fsd[18]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; top_fsd[6]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                   ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                    ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; top_fsd[14]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                     ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 63         ; 1        ; GND+                                     ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; top_fsd[31]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; top_fsd[26]                              ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; top_fsd[0]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; top_fsd[2]                               ; bidir  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                     ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                     ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; top_enet_mdio                            ; bidir  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                 ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 342        ; 6        ; ^MSEL2                                   ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT          ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 54         ; 1        ; top_enet_mdc                             ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 340        ; 6        ; ^MSEL0                                   ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT           ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 1        ; ^nCONFIG                                 ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                      ; input  ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                      ; output ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                      ; input  ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                      ; input  ; 2.5 V           ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                   ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                   ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                               ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                     ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; top_enet_gtx_clk                         ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; top_reset_n                              ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; top_enet_txd[3]                          ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; top_enet_txd[0]                          ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; top_enet_rxd[2]                          ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; top_enet_rxd[0]                          ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                   ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                   ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                     ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                     ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; top_enet_txd[2]                          ; output ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; top_enet_rxd[3]                          ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; top_ddr2bot_a[12]                        ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 189        ; 3        ; top_ddr2bot_a[2]                         ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; top_fsa[4]                               ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; top_flash_cen                            ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; top_flash_oen                            ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                      ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; top_fsa[21]                              ; output ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;                 ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                     ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                     ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|pll1 ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1 ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component|altpll_b4a2:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1                                                                        ; cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1                                                                                                                                                                                                             ; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1                                                                                      ; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1                                                                                ;
; PLL mode                      ; Normal                                                                                                                                                                     ; Normal                                                                                                                                                                                                                                                                                                                                                                                                    ; No compensation                                                                                                                                                                                 ; No compensation                                                                                                                                                                        ;
; Compensate clock              ; clock0                                                                                                                                                                     ; clock1                                                                                                                                                                                                                                                                                                                                                                                                    ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
; Compensated input/output pins ; --                                                                                                                                                                         ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
; Switchover type               ; --                                                                                                                                                                         ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                                                                                                                   ; 125.0 MHz                                                                                                                                                                                                                                                                                                                                                                                                 ; 50.0 MHz                                                                                                                                                                                        ; 125.0 MHz                                                                                                                                                                              ;
; Input frequency 1             ; --                                                                                                                                                                         ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                   ; 9.6 MHz                                                                                                                                                                                                                                                                                                                                                                                                   ; 25.0 MHz                                                                                                                                                                                        ; 125.0 MHz                                                                                                                                                                              ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                                                                                                  ; 1230.0 MHz                                                                                                                                                                                                                                                                                                                                                                                                ; 625.0 MHz                                                                                                                                                                                       ; 625.0 MHz                                                                                                                                                                              ;
; VCO post scale                ; 2                                                                                                                                                                          ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; 2                                                                                                                                                                                               ; 2                                                                                                                                                                                      ;
; VCO frequency control         ; Auto                                                                                                                                                                       ; Manual Phase                                                                                                                                                                                                                                                                                                                                                                                              ; Auto                                                                                                                                                                                            ; Auto                                                                                                                                                                                   ;
; VCO phase shift step          ; 208 ps                                                                                                                                                                     ; 101 ps                                                                                                                                                                                                                                                                                                                                                                                                    ; 200 ps                                                                                                                                                                                          ; 200 ps                                                                                                                                                                                 ;
; VCO multiply                  ; --                                                                                                                                                                         ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
; VCO divide                    ; --                                                                                                                                                                         ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                                                                                                                                   ; 70.2 MHz                                                                                                                                                                                                                                                                                                                                                                                                  ; 24.0 MHz                                                                                                                                                                                        ; 60.01 MHz                                                                                                                                                                              ;
; Freq max lock                 ; 54.18 MHz                                                                                                                                                                  ; 132.08 MHz                                                                                                                                                                                                                                                                                                                                                                                                ; 52.02 MHz                                                                                                                                                                                       ; 130.04 MHz                                                                                                                                                                             ;
; M VCO Tap                     ; 0                                                                                                                                                                          ; 0                                                                                                                                                                                                                                                                                                                                                                                                         ; 0                                                                                                                                                                                               ; 2                                                                                                                                                                                      ;
; M Initial                     ; 1                                                                                                                                                                          ; 3                                                                                                                                                                                                                                                                                                                                                                                                         ; 1                                                                                                                                                                                               ; 2                                                                                                                                                                                      ;
; M value                       ; 12                                                                                                                                                                         ; 128                                                                                                                                                                                                                                                                                                                                                                                                       ; 25                                                                                                                                                                                              ; 5                                                                                                                                                                                      ;
; N value                       ; 1                                                                                                                                                                          ; 13                                                                                                                                                                                                                                                                                                                                                                                                        ; 2                                                                                                                                                                                               ; 1                                                                                                                                                                                      ;
; Charge pump current           ; setting 1                                                                                                                                                                  ; setting 1                                                                                                                                                                                                                                                                                                                                                                                                 ; setting 1                                                                                                                                                                                       ; setting 1                                                                                                                                                                              ;
; Loop filter resistance        ; setting 27                                                                                                                                                                 ; setting 16                                                                                                                                                                                                                                                                                                                                                                                                ; setting 24                                                                                                                                                                                      ; setting 28                                                                                                                                                                             ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                  ; setting 0                                                                                                                                                                                                                                                                                                                                                                                                 ; setting 0                                                                                                                                                                                       ; setting 0                                                                                                                                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                         ; 340 kHz to 540 kHz                                                                                                                                                                                                                                                                                                                                                                                        ; 450 kHz to 980 kHz                                                                                                                                                                              ; 1.19 MHz to 1.7 MHz                                                                                                                                                                    ;
; Bandwidth type                ; Medium                                                                                                                                                                     ; Medium                                                                                                                                                                                                                                                                                                                                                                                                    ; Medium                                                                                                                                                                                          ; Medium                                                                                                                                                                                 ;
; Real time reconfigurable      ; Off                                                                                                                                                                        ; On                                                                                                                                                                                                                                                                                                                                                                                                        ; Off                                                                                                                                                                                             ; Off                                                                                                                                                                                    ;
; Scan chain MIF file           ; --                                                                                                                                                                         ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                                                                                                        ; Off                                                                                                                                                                                                                                                                                                                                                                                                       ; Off                                                                                                                                                                                             ; Off                                                                                                                                                                                    ;
; PLL location                  ; PLL_4                                                                                                                                                                      ; PLL_3                                                                                                                                                                                                                                                                                                                                                                                                     ; PLL_1                                                                                                                                                                                           ; PLL_2                                                                                                                                                                                  ;
; Inclk0 signal                 ; top_clkin_50                                                                                                                                                               ; top_clkin_125                                                                                                                                                                                                                                                                                                                                                                                             ; top_clkin_50                                                                                                                                                                                    ; top_enet_rx_clk                                                                                                                                                                        ;
; Inclk1 signal                 ; --                                                                                                                                                                         ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                              ; Dedicated Pin                                                                                                                                                                                                                                                                                                                                                                                             ; Dedicated Pin                                                                                                                                                                                   ; Dedicated Pin                                                                                                                                                                          ;
; Inclk1 signal type            ; --                                                                                                                                                                         ; --                                                                                                                                                                                                                                                                                                                                                                                                        ; --                                                                                                                                                                                              ; --                                                                                                                                                                                     ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[0]                                                                                                                                                                                                                                ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even     ; --            ; 1       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                           ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[2]                                                                                                                                                                                                                                ; clock2       ; 6    ; 5   ; 60.0 MHz         ; 0 (0 ps)        ; 4.50 (208 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even     ; --            ; 1       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]                                                                                           ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[3]                                                                                                                                                                                                                                ; clock3       ; 1    ; 20  ; 2.5 MHz          ; 0 (0 ps)        ; 0.19 (208 ps)    ; 50/50      ; C2      ; 240           ; 120/120 Even ; --            ; 1       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[3]                                                                                           ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[4]                                                                                                                                                                                                                                ; clock4       ; 1    ; 20  ; 2.5 MHz          ; 100 (111042 ps) ; 0.19 (208 ps)    ; 50/50      ; C3      ; 240           ; 120/120 Even ; --            ; 67      ; 5       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[4]                                                                                           ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[1] ; clock1       ; 16   ; 13  ; 153.85 MHz       ; 0 (0 ps)        ; 5.63 (101 ps)    ; 50/50      ; C2      ; 8             ; 4/4 Even     ; --            ; 3       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[2] ; clock2       ; 16   ; 13  ; 153.85 MHz       ; -90 (-1625 ps)  ; 5.63 (101 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even     ; --            ; 1       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[3] ; clock3       ; 16   ; 13  ; 153.85 MHz       ; 0 (0 ps)        ; 5.63 (101 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even     ; --            ; 3       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[4] ; clock4       ; 16   ; 13  ; 153.85 MHz       ; 0 (0 ps)        ; 5.63 (101 ps)    ; 50/50      ; C4      ; 8             ; 4/4 Even     ; --            ; 3       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4] ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[0]                                                                                                                                                                                                           ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 1.80 (200 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd    ; --            ; 1       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                    ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[1]                                                                                                                                                                                                           ; clock1       ; 1    ; 2   ; 25.0 MHz         ; 101 (11200 ps)  ; 1.80 (200 ps)    ; 50/50      ; C1      ; 25            ; 13/12 Odd    ; --            ; 8       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[1]                                                                                    ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[2]                                                                                                                                                                                                           ; clock2       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)        ; 9.00 (200 ps)    ; 50/50      ; C2      ; 5             ; 3/2 Odd      ; --            ; 1       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]                                                                                    ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[3]                                                                                                                                                                                                           ; clock3       ; 5    ; 2   ; 125.0 MHz        ; 99 (2200 ps)    ; 9.00 (200 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd      ; --            ; 2       ; 3       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[3]                                                                                    ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component|altpll_b4a2:auto_generated|clk[0]                                                                                                                                                                                                                    ; clock0       ; 1    ; 1   ; 125.0 MHz        ; -90 (-2000 ps)  ; 9.00 (200 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd      ; --            ; 1       ; 0       ; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altmemphy Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+-----------------+------------------+--------------------+------------------------------------+---------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                ; Type  ; Direction ; Pin Location ; X Location ; Y Location ; Z Location ; DQS Bus Width ; I/O Edge ; I/O Bank ; Input DQS Frequency ; Max DQS Frequency ; I/O Standard    ; Current Strength ; Output Termination ; DQS Delay (Slow Model, Fast Model) ; Delay Chain Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+-----------------+------------------+--------------------+------------------------------------+---------------------+
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[3]~clkctrl ; Clock ;           ;              ; 56         ; 73         ; 31         ;               ;          ;          ; 153.85 MHz          ;                   ;                 ;                  ;                    ;                                    ;                     ;
;      top_ddr2bot_dqs[0]                                                                                                                                                                                                                                                                                                                                                                                             ; DQS   ; Bidir     ; AE18         ; 79         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[0]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AG22         ; 79         ; 0          ; 7          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[1]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AH21         ; 74         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[2]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AH22         ; 79         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[3]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AG21         ; 74         ; 0          ; 7          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[4]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AD17         ; 74         ; 0          ; 14         ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[5]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AH23         ; 81         ; 0          ; 14         ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[6]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AE19         ; 83         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[7]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AF24         ; 83         ; 0          ; 7          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dm[0]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Output    ; AH19         ; 72         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;      top_ddr2bot_dqs[1]                                                                                                                                                                                                                                                                                                                                                                                             ; DQS   ; Bidir     ; AF17         ; 67         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[8]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AG18         ; 69         ; 0          ; 7          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[9]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Bidir     ; AG17         ; 62         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[10]                                                                                                                                                                                                                                                                                                                                                                                        ; DQ    ; Bidir     ; AH18         ; 69         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[11]                                                                                                                                                                                                                                                                                                                                                                                        ; DQ    ; Bidir     ; AH17         ; 62         ; 0          ; 14         ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[12]                                                                                                                                                                                                                                                                                                                                                                                        ; DQ    ; Bidir     ; AF15         ; 60         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[13]                                                                                                                                                                                                                                                                                                                                                                                        ; DQ    ; Bidir     ; AE17         ; 67         ; 0          ; 7          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[14]                                                                                                                                                                                                                                                                                                                                                                                        ; DQ    ; Bidir     ; AF16         ; 65         ; 0          ; 14         ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dq[15]                                                                                                                                                                                                                                                                                                                                                                                        ; DQ    ; Bidir     ; AB16         ; 65         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
;           top_ddr2bot_dm[1]                                                                                                                                                                                                                                                                                                                                                                                         ; DQ    ; Output    ; AC15         ; 60         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; 153.85 MHz          ; 167.0 MHz         ; SSTL-18 Class I ; 12mA             ; Off                ;                                    ; 0                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+---------------------+-------------------+-----------------+------------------+--------------------+------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |cycloneIII_3c120_niosII_standard                                                                                                                                                   ; 17962 (31)  ; 10703 (23)                ; 245 (245)     ; 702072      ; 113  ; 4            ; 0       ; 2         ; 139  ; 0            ; 7259 (7)     ; 3762 (0)          ; 6941 (24)        ; |cycloneIII_3c120_niosII_standard                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;    |cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|                                                                                           ; 17789 (2)   ; 10604 (0)                 ; 0 (0)         ; 702072      ; 113  ; 4            ; 0       ; 2         ; 0    ; 0            ; 7185 (2)     ; 3750 (0)          ; 6854 (0)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |button_pio:the_button_pio|                                                                                                                                                   ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 12 (12)           ; 9 (9)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;       |button_pio_s1_arbitrator:the_button_pio_s1|                                                                                                                                  ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio_s1_arbitrator:the_button_pio_s1                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |cpu:the_cpu|                                                                                                                                                                 ; 2971 (2571) ; 1691 (1503)               ; 0 (0)         ; 574208      ; 75   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1280 (1070)  ; 503 (463)         ; 1188 (1034)      ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cpu_bht_module:cpu_bht|                                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht                                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;                |altsyncram_2of1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |cpu_dc_data_module:cpu_dc_data|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_pif1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_pif1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_dc_tag_module:cpu_dc_tag|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_clf1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_clf1:auto_generated                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |cpu_dc_victim_module:cpu_dc_victim|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;                |altsyncram_i2d1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |cpu_ic_data_module:cpu_ic_data|                                                                                                                                           ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_3jd1:auto_generated|                                                                                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3jd1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_ic_tag_module:cpu_ic_tag|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 22528       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 22528       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;                |altsyncram_l9g1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 22528       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |cpu_mult_cell:the_cpu_mult_cell|                                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |mult_add_dfr2:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |ded_mult_br81:ded_mult1|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1                                                                                                                                                                                                                                                                                                                      ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |mult_add_ffr2:auto_generated|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated                                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |ded_mult_br81:ded_mult1|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_nios2_oci:the_cpu_nios2_oci|                                                                                                                                          ; 326 (42)    ; 187 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (38)     ; 40 (0)            ; 151 (4)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|                                                                                                       ; 160 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 40 (0)            ; 56 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper                                                                                                                                                                                                                                                                                                                                              ;              ;
;                |cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|                                                                                                      ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 34 (31)           ; 15 (14)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk                                                                                                                                                                                                                                                                                ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                           ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                           ;              ;
;                |cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|                                                                                                            ; 104 (100)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 6 (2)             ; 41 (41)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck                                                                                                                                                                                                                                                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                  ;              ;
;                |sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|                                                                                                                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy                                                                                                                                                                                                                                                                                             ;              ;
;             |cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|                                                                                                                         ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |cpu_nios2_oci_break:the_cpu_nios2_oci_break|                                                                                                                           ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|                                                                                                                           ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |cpu_nios2_ocimem:the_cpu_nios2_ocimem|                                                                                                                                 ; 74 (74)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 53 (53)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                |cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component                                                                                                                                                                                                                                                                                             ;              ;
;                   |altsyncram:the_altsyncram|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                   ;              ;
;                      |altsyncram_6472:auto_generated|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated                                                                                                                                                                                                                                    ;              ;
;          |cpu_register_bank_a_module:cpu_register_bank_a|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_26f1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_26f1:auto_generated                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_register_bank_b_module:cpu_register_bank_b|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;                |altsyncram_36f1:auto_generated|                                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_36f1:auto_generated                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |cpu_test_bench:the_cpu_test_bench|                                                                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_test_bench:the_cpu_test_bench                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |lpm_add_sub:Add17|                                                                                                                                                        ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 3 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|lpm_add_sub:Add17                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;             |add_sub_hui:auto_generated|                                                                                                                                            ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|lpm_add_sub:Add17|add_sub_hui:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |cpu_data_master_arbitrator:the_cpu_data_master|                                                                                                                              ; 262 (254)   ; 10 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (191)    ; 4 (0)             ; 67 (63)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master                                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |button_pio_s1_irq_from_sa_clock_crossing_cpu_data_master_module:button_pio_s1_irq_from_sa_clock_crossing_cpu_data_master|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|button_pio_s1_irq_from_sa_clock_crossing_cpu_data_master_module:button_pio_s1_irq_from_sa_clock_crossing_cpu_data_master                                                                                                                                                                                                                                                                                  ;              ;
;          |high_res_timer_s1_irq_from_sa_clock_crossing_cpu_data_master_module:high_res_timer_s1_irq_from_sa_clock_crossing_cpu_data_master|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|high_res_timer_s1_irq_from_sa_clock_crossing_cpu_data_master_module:high_res_timer_s1_irq_from_sa_clock_crossing_cpu_data_master                                                                                                                                                                                                                                                                          ;              ;
;          |jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_cpu_data_master_module:jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_cpu_data_master|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_cpu_data_master_module:jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_cpu_data_master                                                                                                                                                                                                                                                      ;              ;
;          |sys_clk_timer_s1_irq_from_sa_clock_crossing_cpu_data_master_module:sys_clk_timer_s1_irq_from_sa_clock_crossing_cpu_data_master|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|sys_clk_timer_s1_irq_from_sa_clock_crossing_cpu_data_master_module:sys_clk_timer_s1_irq_from_sa_clock_crossing_cpu_data_master                                                                                                                                                                                                                                                                            ;              ;
;       |cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|                                                                                                                               ; 180 (9)     ; 143 (5)                   ; 0 (0)         ; 2544        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (3)       ; 47 (0)            ; 97 (4)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;          |cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|                                                                                                                 ; 59 (0)      ; 43 (0)                    ; 0 (0)         ; 496         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 16 (0)            ; 28 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |dcfifo:downstream_fifo|                                                                                                                                                ; 59 (0)      ; 43 (0)                    ; 0 (0)         ; 496         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 16 (0)            ; 28 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo                                                                                                                                                                                                                                                                                                                            ;              ;
;                |dcfifo_1tf1:auto_generated|                                                                                                                                         ; 59 (13)     ; 43 (12)                   ; 0 (0)         ; 496         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (2)       ; 16 (4)            ; 28 (2)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated                                                                                                                                                                                                                                                                                                 ;              ;
;                   |a_graycounter_aic:wrptr_gp|                                                                                                                                      ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|a_graycounter_aic:wrptr_gp                                                                                                                                                                                                                                                                      ;              ;
;                   |a_graycounter_bic:wrptr_g1p|                                                                                                                                     ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|a_graycounter_bic:wrptr_g1p                                                                                                                                                                                                                                                                     ;              ;
;                   |a_graycounter_f47:rdptr_g1p|                                                                                                                                     ; 10 (10)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|a_graycounter_f47:rdptr_g1p                                                                                                                                                                                                                                                                     ;              ;
;                   |alt_synch_pipe_dkd:rs_dgwp|                                                                                                                                      ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|alt_synch_pipe_dkd:rs_dgwp                                                                                                                                                                                                                                                                      ;              ;
;                      |dffpipe_cd9:dffpipe12|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|alt_synch_pipe_dkd:rs_dgwp|dffpipe_cd9:dffpipe12                                                                                                                                                                                                                                                ;              ;
;                   |alt_synch_pipe_ekd:ws_dgrp|                                                                                                                                      ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 3 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|alt_synch_pipe_ekd:ws_dgrp                                                                                                                                                                                                                                                                      ;              ;
;                      |dffpipe_dd9:dffpipe15|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|alt_synch_pipe_ekd:ws_dgrp|dffpipe_dd9:dffpipe15                                                                                                                                                                                                                                                ;              ;
;                   |altsyncram_ni31:fifo_ram|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 496         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram                                                                                                                                                                                                                                                                        ;              ;
;                   |mux_a18:rdemp_eq_comp_lsb_mux|                                                                                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                   ;              ;
;                   |mux_a18:rdemp_eq_comp_msb_mux|                                                                                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                   ;              ;
;                   |mux_a18:wrfull_eq_comp_lsb_mux|                                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                  ;              ;
;                   |mux_a18:wrfull_eq_comp_msb_mux|                                                                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                  ;              ;
;          |cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|                                                                                                                     ; 114 (0)     ; 95 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 31 (0)            ; 65 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |dcfifo:upstream_fifo|                                                                                                                                                  ; 114 (0)     ; 95 (0)                    ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 31 (0)            ; 65 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo                                                                                                                                                                                                                                                                                                                                  ;              ;
;                |dcfifo_u1g1:auto_generated|                                                                                                                                         ; 114 (33)    ; 95 (25)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (5)       ; 31 (9)            ; 65 (5)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated                                                                                                                                                                                                                                                                                                       ;              ;
;                   |a_gray2bin_jfb:wrptr_g_gray2bin|                                                                                                                                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_gray2bin_jfb:wrptr_g_gray2bin                                                                                                                                                                                                                                                                       ;              ;
;                   |a_gray2bin_jfb:ws_dgrp_gray2bin|                                                                                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_gray2bin_jfb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                       ;              ;
;                   |a_graycounter_dic:wrptr_gp|                                                                                                                                      ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_dic:wrptr_gp                                                                                                                                                                                                                                                                            ;              ;
;                   |a_graycounter_eic:wrptr_g1p|                                                                                                                                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_eic:wrptr_g1p                                                                                                                                                                                                                                                                           ;              ;
;                   |a_graycounter_i47:rdptr_g1p|                                                                                                                                     ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_i47:rdptr_g1p                                                                                                                                                                                                                                                                           ;              ;
;                   |alt_synch_pipe_gkd:rs_dgwp|                                                                                                                                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 6 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|alt_synch_pipe_gkd:rs_dgwp                                                                                                                                                                                                                                                                            ;              ;
;                      |dffpipe_fd9:dffpipe15|                                                                                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|alt_synch_pipe_gkd:rs_dgwp|dffpipe_fd9:dffpipe15                                                                                                                                                                                                                                                      ;              ;
;                   |alt_synch_pipe_hkd:ws_dgrp|                                                                                                                                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 2 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|alt_synch_pipe_hkd:ws_dgrp                                                                                                                                                                                                                                                                            ;              ;
;                      |dffpipe_gd9:dffpipe19|                                                                                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe19                                                                                                                                                                                                                                                      ;              ;
;                   |altsyncram_di31:fifo_ram|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|altsyncram_di31:fifo_ram                                                                                                                                                                                                                                                                              ;              ;
;                   |cmpr_156:rdempty_eq_comp1_lsb|                                                                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|cmpr_156:rdempty_eq_comp1_lsb                                                                                                                                                                                                                                                                         ;              ;
;                   |dffpipe_ed9:ws_brp|                                                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|dffpipe_ed9:ws_brp                                                                                                                                                                                                                                                                                    ;              ;
;                   |dffpipe_ed9:ws_bwp|                                                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|dffpipe_ed9:ws_bwp                                                                                                                                                                                                                                                                                    ;              ;
;                   |mux_a18:rdemp_eq_comp_lsb_mux|                                                                                                                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                         ;              ;
;                   |mux_a18:rdemp_eq_comp_msb_mux|                                                                                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                         ;              ;
;                   |mux_a18:wrfull_eq_comp_lsb_mux|                                                                                                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                        ;              ;
;                   |mux_a18:wrfull_eq_comp_msb_mux|                                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                        ;              ;
;       |cpu_ddr_clock_bridge_m1_arbitrator:the_cpu_ddr_clock_bridge_m1|                                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_m1_arbitrator:the_cpu_ddr_clock_bridge_m1                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;       |cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|                                                                                                              ; 547 (195)   ; 235 (19)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (145)    ; 2 (2)             ; 261 (48)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|                                                   ; 187 (187)   ; 104 (104)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 104 (104)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                                    ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_instruction_master_to_cpu_ddr_clock_bridge_s1|                                     ; 84 (84)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 56 (56)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_instruction_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_instruction_master_to_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                      ;              ;
;          |rdv_fifo_for_sgdma_tx_m_read_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_sgdma_tx_m_read_to_cpu_ddr_clock_bridge_s1|                                                   ; 84 (84)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 56 (56)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_sgdma_tx_m_read_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_sgdma_tx_m_read_to_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                                    ;              ;
;       |cpu_instruction_master_arbitrator:the_cpu_instruction_master|                                                                                                                ; 106 (106)   ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 62 (62)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_instruction_master_arbitrator:the_cpu_instruction_master                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|                                                                                                                  ; 34 (34)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 4 (4)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|                                                                             ; 96 (71)     ; 92 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 42 (37)           ; 51 (33)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_0_edge_to_pulse:read_done_edge_to_pulse|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|cycloneIII_3c120_niosII_standard_sopc_clock_0_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_0_edge_to_pulse:read_request_edge_to_pulse|                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|cycloneIII_3c120_niosII_standard_sopc_clock_0_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                   ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_0_edge_to_pulse:write_done_edge_to_pulse|                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|cycloneIII_3c120_niosII_standard_sopc_clock_0_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                                                                                                                                     ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_0_edge_to_pulse:write_request_edge_to_pulse|                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|cycloneIII_3c120_niosII_standard_sopc_clock_0_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                  ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_0_master_FSM:master_FSM|                                                                                                      ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|cycloneIII_3c120_niosII_standard_sopc_clock_0_master_FSM:master_FSM                                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_0_slave_FSM:slave_FSM|                                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|cycloneIII_3c120_niosII_standard_sopc_clock_0_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                        ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_clock_0_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_0_in|                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_0_in                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|                                                                             ; 96 (71)     ; 92 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 43 (37)           ; 50 (33)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_1_edge_to_pulse:read_done_edge_to_pulse|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|cycloneIII_3c120_niosII_standard_sopc_clock_1_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_1_edge_to_pulse:read_request_edge_to_pulse|                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|cycloneIII_3c120_niosII_standard_sopc_clock_1_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                   ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_1_edge_to_pulse:write_done_edge_to_pulse|                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|cycloneIII_3c120_niosII_standard_sopc_clock_1_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                                                                                                                                     ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_1_edge_to_pulse:write_request_edge_to_pulse|                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|cycloneIII_3c120_niosII_standard_sopc_clock_1_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                  ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_1_master_FSM:master_FSM|                                                                                                      ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|cycloneIII_3c120_niosII_standard_sopc_clock_1_master_FSM:master_FSM                                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_1_slave_FSM:slave_FSM|                                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|cycloneIII_3c120_niosII_standard_sopc_clock_1_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                        ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_clock_1_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_1_in|                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_1_in                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|                                                                             ; 97 (70)     ; 92 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (1)        ; 55 (48)           ; 39 (21)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2                                                                                                                                                                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                                                                                                                                     ;              ;
;          |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_2_edge_to_pulse:read_done_edge_to_pulse|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|cycloneIII_3c120_niosII_standard_sopc_clock_2_edge_to_pulse:read_done_edge_to_pulse                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_2_edge_to_pulse:read_request_edge_to_pulse|                                                                                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|cycloneIII_3c120_niosII_standard_sopc_clock_2_edge_to_pulse:read_request_edge_to_pulse                                                                                                                                                                                                                                                                   ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_2_edge_to_pulse:write_done_edge_to_pulse|                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|cycloneIII_3c120_niosII_standard_sopc_clock_2_edge_to_pulse:write_done_edge_to_pulse                                                                                                                                                                                                                                                                     ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_2_edge_to_pulse:write_request_edge_to_pulse|                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|cycloneIII_3c120_niosII_standard_sopc_clock_2_edge_to_pulse:write_request_edge_to_pulse                                                                                                                                                                                                                                                                  ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_2_master_FSM:master_FSM|                                                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|cycloneIII_3c120_niosII_standard_sopc_clock_2_master_FSM:master_FSM                                                                                                                                                                                                                                                                                      ;              ;
;          |cycloneIII_3c120_niosII_standard_sopc_clock_2_slave_FSM:slave_FSM|                                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|cycloneIII_3c120_niosII_standard_sopc_clock_2_slave_FSM:slave_FSM                                                                                                                                                                                                                                                                                        ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_clock_2_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_2_in|                                                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_2_in                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_reset_clk_125_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_125_domain_synch|                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_125_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_125_domain_synch                                                                                                                                                                                                                                                                                                                 ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch                                                                                                                                                                                                                                                                                                                         ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch|                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch                                                                                                                                                                                                                                                                                                   ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch|      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch                                                                                                                                                                                                                                                                                   ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch|                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch                                                                                                                                                                                                                                                                                                           ;              ;
;       |cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch|                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch                                                                                                                                                                                                                                                                                                           ;              ;
;       |ddr2_sdram:the_ddr2_sdram|                                                                                                                                                   ; 3312 (0)    ; 1668 (0)                  ; 0 (0)         ; 9760        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1642 (0)     ; 313 (0)           ; 1357 (0)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|                                                                                                                 ; 3312 (0)    ; 1668 (0)                  ; 0 (0)         ; 9760        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1642 (0)     ; 313 (0)           ; 1357 (0)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|                                                                                    ; 1340 (0)    ; 657 (0)                   ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 682 (0)      ; 65 (0)            ; 593 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst                                                                                                                                                                                                                                                                                    ;              ;
;                |alt_ddrx_controller:alt_ddrx_controller_inst|                                                                                                                       ; 1340 (0)    ; 657 (0)                   ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 682 (0)      ; 65 (0)            ; 593 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst                                                                                                                                                                                                                                       ;              ;
;                   |alt_ddrx_addr_cmd:addr_cmd_inst|                                                                                                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_addr_cmd:addr_cmd_inst                                                                                                                                                                                                       ;              ;
;                   |alt_ddrx_afi_block:afi_block_inst|                                                                                                                               ; 104 (104)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 23 (23)           ; 52 (52)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst                                                                                                                                                                                                     ;              ;
;                   |alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|                                                                                                             ; 425 (0)     ; 187 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (0)      ; 14 (0)            ; 173 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst                                                                                                                                                                                   ;              ;
;                      |alt_ddrx_bank_timer:bank_timer_inst|                                                                                                                          ; 259 (62)    ; 92 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (46)     ; 5 (1)             ; 87 (15)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst                                                                                                                                               ;              ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[0].bank_timer_info_inst|                                                     ; 49 (49)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 1 (1)             ; 18 (18)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[0].bank_timer_info_inst                                         ;              ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[1].bank_timer_info_inst|                                                     ; 49 (49)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 1 (1)             ; 18 (18)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[1].bank_timer_info_inst                                         ;              ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[2].bank_timer_info_inst|                                                     ; 50 (50)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 1 (1)             ; 18 (18)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[2].bank_timer_info_inst                                         ;              ;
;                         |alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[3].bank_timer_info_inst|                                                     ; 49 (49)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 1 (1)             ; 18 (18)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[3].bank_timer_info_inst                                         ;              ;
;                      |alt_ddrx_bypass:bypass_inst|                                                                                                                                  ; 69 (69)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 3 (3)             ; 31 (31)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bypass:bypass_inst                                                                                                                                                       ;              ;
;                      |alt_ddrx_cache:cache_inst|                                                                                                                                    ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_cache:cache_inst                                                                                                                                                         ;              ;
;                      |alt_ddrx_rank_monitor:rank_monitor_inst|                                                                                                                      ; 92 (92)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 4 (4)             ; 52 (52)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_rank_monitor:rank_monitor_inst                                                                                                                                           ;              ;
;                      |alt_ddrx_timing_param:timing_param_inst|                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_timing_param:timing_param_inst                                                                                                                                           ;              ;
;                   |alt_ddrx_clock_and_reset:clock_and_reset_inst|                                                                                                                   ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst                                                                                                                                                                                         ;              ;
;                      |alt_ddrx_reset_sync:reset_sync_inst|                                                                                                                          ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst                                                                                                                                                     ;              ;
;                   |alt_ddrx_input_if:input_if_inst|                                                                                                                                 ; 524 (5)     ; 289 (2)                   ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 231 (2)      ; 0 (0)             ; 293 (3)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst                                                                                                                                                                                                       ;              ;
;                      |alt_ddrx_avalon_if:avalon_if_inst|                                                                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_avalon_if:avalon_if_inst                                                                                                                                                                     ;              ;
;                      |alt_ddrx_cmd_gen:cmd_gen_inst|                                                                                                                                ; 33 (33)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_gen:cmd_gen_inst                                                                                                                                                                         ;              ;
;                      |alt_ddrx_cmd_queue:cmd_queue_inst|                                                                                                                            ; 424 (424)   ; 224 (224)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 197 (197)    ; 0 (0)             ; 227 (227)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst                                                                                                                                                                     ;              ;
;                      |alt_ddrx_wdata_fifo:wdata_fifo_inst|                                                                                                                          ; 61 (0)      ; 55 (0)                    ; 0 (0)         ; 9216        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 55 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst                                                                                                                                                                   ;              ;
;                         |scfifo:wdata_be_fifo|                                                                                                                                      ; 25 (0)      ; 24 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 24 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo                                                                                                                                              ;              ;
;                            |scfifo_i231:auto_generated|                                                                                                                             ; 25 (0)      ; 24 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 24 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo|scfifo_i231:auto_generated                                                                                                                   ;              ;
;                               |a_dpfifo_rd21:dpfifo|                                                                                                                                ; 25 (10)     ; 24 (9)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 24 (9)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo|scfifo_i231:auto_generated|a_dpfifo_rd21:dpfifo                                                                                              ;              ;
;                                  |altsyncram_std1:FIFOram|                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo|scfifo_i231:auto_generated|a_dpfifo_rd21:dpfifo|altsyncram_std1:FIFOram                                                                      ;              ;
;                                  |cntr_pmb:rd_ptr_msb|                                                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo|scfifo_i231:auto_generated|a_dpfifo_rd21:dpfifo|cntr_pmb:rd_ptr_msb                                                                          ;              ;
;                                  |cntr_qmb:wr_ptr|                                                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo|scfifo_i231:auto_generated|a_dpfifo_rd21:dpfifo|cntr_qmb:wr_ptr                                                                              ;              ;
;                         |scfifo:wdata_fifo|                                                                                                                                         ; 36 (0)      ; 31 (0)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 31 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo                                                                                                                                                 ;              ;
;                            |scfifo_ma61:auto_generated|                                                                                                                             ; 36 (5)      ; 31 (1)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 31 (1)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated                                                                                                                      ;              ;
;                               |a_dpfifo_k131:dpfifo|                                                                                                                                ; 31 (8)      ; 30 (7)                    ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 30 (7)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo                                                                                                 ;              ;
;                                  |altsyncram_u0e1:FIFOram|                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram                                                                         ;              ;
;                                  |cntr_6n7:usedw_counter|                                                                                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_6n7:usedw_counter                                                                          ;              ;
;                                  |cntr_pmb:rd_ptr_msb|                                                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_pmb:rd_ptr_msb                                                                             ;              ;
;                                  |cntr_qmb:wr_ptr|                                                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr                                                                                 ;              ;
;                   |alt_ddrx_odt_gen:odt_gen_inst|                                                                                                                                   ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 4 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_odt_gen:odt_gen_inst                                                                                                                                                                                                         ;              ;
;                      |alt_ddrx_ddr2_odt_gen:F[0].odt_gen_inst|                                                                                                                      ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 4 (4)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_odt_gen:odt_gen_inst|alt_ddrx_ddr2_odt_gen:F[0].odt_gen_inst                                                                                                                                                                 ;              ;
;                   |alt_ddrx_state_machine:state_machine_inst|                                                                                                                       ; 264 (264)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (178)    ; 13 (13)           ; 73 (73)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst                                                                                                                                                                                             ;              ;
;             |ddr2_sdram_phy:ddr2_sdram_phy_inst|                                                                                                                                    ; 1974 (0)    ; 1011 (0)                  ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 960 (0)      ; 248 (0)           ; 766 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|                                                                                                         ; 1974 (0)    ; 1011 (0)                  ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 960 (0)      ; 248 (0)           ; 766 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst                                                                                                                                                                                                                                                                         ;              ;
;                   |ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|                                                                                                       ; 83 (0)      ; 63 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 27 (0)            ; 36 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc                                                                                                                                                                                                               ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[0].addr_struct|                                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[0].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[10].addr_struct|                                                                                                           ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[10].addr_struct                                                                                                                                                            ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                             ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                 ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[11].addr_struct|                                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[11].addr_struct                                                                                                                                                            ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                             ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                 ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[12].addr_struct|                                                                                                           ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[12].addr_struct                                                                                                                                                            ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                             ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                 ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[1].addr_struct|                                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[1].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[2].addr_struct|                                                                                                            ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[2].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[3].addr_struct|                                                                                                            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[3].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[4].addr_struct|                                                                                                            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[4].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[5].addr_struct|                                                                                                            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[5].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[6].addr_struct|                                                                                                            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[6].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[7].addr_struct|                                                                                                            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[7].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[8].addr_struct|                                                                                                            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[8].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:addr[9].addr_struct|                                                                                                            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[9].addr_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:ba[0].ba_struct|                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ba[0].ba_struct                                                                                                                                                                 ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                  ;              ;
;                            |ddio_out_1jd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_1jd:auto_generated                                                                                                      ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:ba[1].ba_struct|                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ba[1].ba_struct                                                                                                                                                                 ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                  ;              ;
;                            |ddio_out_1jd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_1jd:auto_generated                                                                                                      ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:cas_n_struct|                                                                                                                   ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cas_n_struct                                                                                                                                                                    ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                     ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                         ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:cke[0].cke_struct|                                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cke[0].cke_struct                                                                                                                                                               ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin                                                                                                                                ;              ;
;                            |ddio_out_1jd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin|ddio_out_1jd:auto_generated                                                                                                    ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|                                                                                                            ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct                                                                                                                                                             ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin                                                                                                                              ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                  ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct                                                                                                                                                       ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin                                                                                                                        ;              ;
;                            |ddio_out_1jd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin|ddio_out_1jd:auto_generated                                                                                            ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:ras_n_struct|                                                                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ras_n_struct                                                                                                                                                                    ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                     ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                         ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_ac:we_n_struct|                                                                                                                    ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:we_n_struct                                                                                                                                                                     ;              ;
;                         |altddio_out:full_rate.addr_pin|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                      ;              ;
;                            |ddio_out_egd:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_sdram_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin|ddio_out_egd:auto_generated                                                                                                          ;              ;
;                   |ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|                                                                                                                        ; 51 (36)     ; 41 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (3)        ; 22 (17)           ; 21 (16)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk                                                                                                                                                                                                                                ;              ;
;                      |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n                                                                                                                                                                                     ;              ;
;                         |ddio_bidir_idf:auto_generated|                                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|ddio_bidir_idf:auto_generated                                                                                                                                                       ;              ;
;                      |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|                                                                                                                   ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p                                                                                                                                                                                     ;              ;
;                         |ddio_bidir_e4h:auto_generated|                                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_e4h:auto_generated                                                                                                                                                       ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_pll:pll|                                                                                                                           ; 6 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll                                                                                                                                                                                             ;              ;
;                         |altpll:altpll_component|                                                                                                                                   ; 6 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component                                                                                                                                                                     ;              ;
;                            |altpll_5kl3:auto_generated|                                                                                                                             ; 6 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated                                                                                                                                          ;              ;
;                               |altpll_dyn_phase_le_rfo:altpll_dyn_phase_le2|                                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|altpll_dyn_phase_le_rfo:altpll_dyn_phase_le2                                                                                             ;              ;
;                               |altpll_dyn_phase_le_sfo:altpll_dyn_phase_le4|                                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|altpll_dyn_phase_le_sfo:altpll_dyn_phase_le4                                                                                             ;              ;
;                               |altpll_dyn_phase_le_tfo:altpll_dyn_phase_le5|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|altpll_dyn_phase_le_tfo:altpll_dyn_phase_le5                                                                                             ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|                                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x                                                                                                                                                                           ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|                                                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:measure_clk_pipe                                                                                                                                                                         ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe                                                                                                                                                                   ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|                                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:resync_clk_pipe                                                                                                                                                                          ;              ;
;                   |ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|                                                                                                                           ; 112 (64)    ; 112 (64)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 112 (64)          ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio                                                                                                                                                                                                                                   ;              ;
;                      |altddio_in:dqs_group[0].dq[0].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[0].dq[1].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[0].dq[2].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[0].dq[3].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[0].dq[4].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[0].dq[5].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[0].dq[6].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[0].dq[7].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[1].dq[0].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[1].dq[1].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[1].dq[2].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[1].dq[3].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[1].dq[4].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[1].dq[5].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[1].dq[6].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                      |altddio_in:dqs_group[1].dq[7].dqi|                                                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi                                                                                                                                                                                                 ;              ;
;                         |ddio_in_0fd:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_0fd:auto_generated                                                                                                                                                                      ;              ;
;                   |ddr2_sdram_phy_alt_mem_phy_mimic:mmc|                                                                                                                            ; 33 (33)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 5 (5)             ; 19 (19)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_mimic:mmc                                                                                                                                                                                                                                    ;              ;
;                   |ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|                                                                                                                 ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 11 (11)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe                                                                                                                                                                                                                         ;              ;
;                      |altsyncram:altsyncram_component|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component                                                                                                                                                                                         ;              ;
;                         |altsyncram_2ni1:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2ni1:auto_generated                                                                                                                                                          ;              ;
;                   |ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|                                                                                                                          ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp                                                                                                                                                                                                                                  ;              ;
;                      |altsyncram:full_rate_ram_gen.altsyncram_component|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component                                                                                                                                                                                ;              ;
;                         |altsyncram_idh1:auto_generated|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_idh1:auto_generated                                                                                                                                                 ;              ;
;                   |ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|                                                                                                              ; 1625 (0)    ; 710 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 915 (0)      ; 76 (0)            ; 634 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper                                                                                                                                                                                                                      ;              ;
;                      |ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|                                                                                                                      ; 1625 (46)   ; 710 (37)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 915 (9)      ; 76 (8)            ; 634 (27)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst                                                                                                                                                                              ;              ;
;                         |ddr2_sdram_phy_alt_mem_phy_admin:admin|                                                                                                                    ; 319 (319)   ; 101 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 218 (218)    ; 6 (6)             ; 95 (95)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin                                                                                                                                       ;              ;
;                         |ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|                                                                                                                      ; 263 (263)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (112)    ; 14 (14)           ; 137 (137)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl                                                                                                                                         ;              ;
;                         |ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|                                                                                                                      ; 895 (895)   ; 383 (383)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 512 (512)    ; 45 (45)           ; 338 (338)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb                                                                                                                                         ;              ;
;                         |ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|                                                                                                                      ; 119 (119)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 3 (3)             ; 52 (52)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb                                                                                                                                         ;              ;
;                   |ddr2_sdram_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|                                                                                                    ; 43 (43)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 37 (37)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp                                                                                                                                                                                                            ;              ;
;       |ddr2_sdram_s1_arbitrator:the_ddr2_sdram_s1|                                                                                                                                  ; 10 (10)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram_s1_arbitrator:the_ddr2_sdram_s1                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;       |descriptor_memory:the_descriptor_memory|                                                                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory:the_descriptor_memory                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |altsyncram:the_altsyncram|                                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram_lec1:auto_generated|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram|altsyncram_lec1:auto_generated                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|                                                                                                                    ; 216 (216)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 1 (1)             ; 72 (72)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|                                                                                        ; 82 (82)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 2 (2)             ; 11 (11)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |high_res_timer:the_high_res_timer|                                                                                                                                           ; 148 (148)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 31 (31)           ; 90 (90)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;       |high_res_timer_s1_arbitrator:the_high_res_timer_s1|                                                                                                                          ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer_s1_arbitrator:the_high_res_timer_s1                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                                                                                     ; 298 (35)    ; 224 (13)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (21)      ; 106 (4)           ; 119 (10)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                                                                                            ; 76 (76)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 20 (20)           ; 35 (35)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                                                                                ; 91 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 38 (0)            ; 40 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |scfifo:rfifo|                                                                                                                                                          ; 91 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 38 (0)            ; 40 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |a_fffifo:subfifo|                                                                                                                                                   ; 91 (1)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 38 (0)            ; 40 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |a_fefifo:fifo_state|                                                                                                                                             ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_counter:rd_ptr|                                                                                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                                       ;              ;
;                      |cntr_p9f:auto_generated|                                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated                                                                                                                                                                                                                                                                                                               ;              ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[2]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[3]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[4]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[4]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[5]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[6]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[7]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:last_data_node[7]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:output_buffer|                                                                                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                                   ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 34 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                                                                            ;              ;
;                      |mux_dqc:auto_generated|                                                                                                                                       ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 34 (34)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_dqc:auto_generated                                                                                                                                                                                                                                                                                                     ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                                                                                ; 96 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 44 (0)            ; 34 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |scfifo:wfifo|                                                                                                                                                          ; 96 (0)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 44 (0)            ; 34 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                           ;              ;
;                |a_fffifo:subfifo|                                                                                                                                                   ; 96 (1)      ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (1)       ; 44 (0)            ; 34 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                                          ;              ;
;                   |a_fefifo:fifo_state|                                                                                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                                                      ;              ;
;                   |lpm_counter:rd_ptr|                                                                                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                                                       ;              ;
;                      |cntr_p9f:auto_generated|                                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated                                                                                                                                                                                                                                                                                                               ;              ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[2]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[2]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[3]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[3]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[4]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[4]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[5]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[5]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[6]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[6]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:last_data_node[7]|                                                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:last_data_node[7]                                                                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_ff:output_buffer|                                                                                                                                            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                                                     ;              ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                                   ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 28 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                                                                            ;              ;
;                      |mux_dqc:auto_generated|                                                                                                                                       ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 28 (28)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_dqc:auto_generated                                                                                                                                                                                                                                                                                                     ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |led_pio:the_led_pio|                                                                                                                                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|led_pio:the_led_pio                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |led_pio_s1_arbitrator:the_led_pio_s1|                                                                                                                                        ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |performance_counter:the_performance_counter|                                                                                                                                 ; 331 (331)   ; 226 (226)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 226 (226)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |performance_counter_control_slave_arbitrator:the_performance_counter_control_slave|                                                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter_control_slave_arbitrator:the_performance_counter_control_slave                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|                                                                                           ; 183 (0)     ; 163 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 79 (0)            ; 84 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |pipeline_bridge_before_tristate_bridge_downstream_adapter:the_pipeline_bridge_before_tristate_bridge_downstream_adapter|                                                  ; 84 (84)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 21 (21)           ; 44 (44)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_downstream_adapter:the_pipeline_bridge_before_tristate_bridge_downstream_adapter                                                                                                                                                                                                                                                ;              ;
;          |pipeline_bridge_before_tristate_bridge_upstream_adapter:the_pipeline_bridge_before_tristate_bridge_upstream_adapter|                                                      ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_upstream_adapter:the_pipeline_bridge_before_tristate_bridge_upstream_adapter                                                                                                                                                                                                                                                    ;              ;
;          |pipeline_bridge_before_tristate_bridge_waitrequest_adapter:the_pipeline_bridge_before_tristate_bridge_waitrequest_adapter|                                                ; 105 (105)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 57 (57)           ; 47 (47)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_waitrequest_adapter:the_pipeline_bridge_before_tristate_bridge_waitrequest_adapter                                                                                                                                                                                                                                              ;              ;
;       |pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1|                                                                          ; 65 (65)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 16 (16)           ; 37 (37)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|                                                                          ; 62 (20)     ; 27 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (12)      ; 4 (0)             ; 29 (8)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|               ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 2 (2)             ; 14 (14)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1                                                                                                                                                                                            ;              ;
;          |rdv_fifo_for_cpu_instruction_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_instruction_master_to_pipeline_bridge_before_tristate_bridge_s1| ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_instruction_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_instruction_master_to_pipeline_bridge_before_tristate_bridge_s1                                                                                                                                                                              ;              ;
;       |pll:the_pll|                                                                                                                                                                 ; 42 (42)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 26 (26)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |altpllpll:the_pll|                                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;             |altpll:altpll_component|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;                |altpll_i5v2:auto_generated|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |pll_s1_arbitrator:the_pll_s1|                                                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll_s1_arbitrator:the_pll_s1                                                                                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |sgdma_rx:the_sgdma_rx|                                                                                                                                                       ; 937 (5)     ; 787 (3)                   ; 0 (0)         ; 130         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (2)      ; 342 (0)           ; 445 (3)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |sgdma_rx_chain:the_sgdma_rx_chain|                                                                                                                                        ; 616 (0)     ; 558 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 237 (0)           ; 321 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|                                                             ; 213 (213)   ; 175 (175)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 25 (25)           ; 151 (151)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx                                                                                                                                                                                                                                                                                        ;              ;
;             |descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|                                                                       ; 357 (327)   ; 338 (313)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (14)      ; 202 (188)         ; 136 (125)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx                                                                                                                                                                                                                                                                                                  ;              ;
;                |descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|                                ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo                                                                                                                                                              ;              ;
;                   |scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|                                                                          ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo                                                                       ;              ;
;                      |a_fffifo:subfifo|                                                                                                                                             ; 30 (3)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 14 (0)            ; 11 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ;              ;
;                         |a_fefifo:fifo_state|                                                                                                                                       ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ;              ;
;                         |lpm_counter:rd_ptr|                                                                                                                                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ;              ;
;                            |cntr_n9f:auto_generated|                                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated           ;              ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ;              ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ;              ;
;                         |lpm_ff:output_buffer|                                                                                                                                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ;              ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                                             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ;              ;
;                            |mux_4qc:auto_generated|                                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_4qc:auto_generated ;              ;
;             |descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx|                                                                     ; 47 (47)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 35 (35)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx                                                                                                                                                                                                                                                                                                ;              ;
;          |sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|                                                                                                                          ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |scfifo:sgdma_rx_command_fifo_command_fifo|                                                                                                                             ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |scfifo_2c31:auto_generated|                                                                                                                                         ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated                                                                                                                                                                                                                                                                                                               ;              ;
;                   |a_dpfifo_9i31:dpfifo|                                                                                                                                            ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo                                                                                                                                                                                                                                                                                          ;              ;
;                      |altsyncram_qsd1:FIFOram|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 82          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_jmb:wr_ptr|                                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_jmb:wr_ptr                                                                                                                                                                                                                                                                          ;              ;
;                      |cntr_vm7:usedw_counter|                                                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_vm7:usedw_counter                                                                                                                                                                                                                                                                   ;              ;
;          |sgdma_rx_command_grabber:the_sgdma_rx_command_grabber|                                                                                                                    ; 45 (45)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 42 (42)           ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_grabber:the_sgdma_rx_command_grabber                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|                                                                                                                ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|                                                                                                                   ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |a_fffifo:subfifo|                                                                                                                                                   ; 40 (3)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 20 (0)            ; 14 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                     ;              ;
;                   |a_fefifo:fifo_state|                                                                                                                                             ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_counter:rd_ptr|                                                                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_n9f:auto_generated|                                                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:output_buffer|                                                                                                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                ;              ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                                   ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                       ;              ;
;                      |mux_irc:auto_generated|                                                                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_irc:auto_generated                                                                                                                                                                                                                                                ;              ;
;          |sgdma_rx_m_write:the_sgdma_rx_m_write|                                                                                                                                    ; 209 (196)   ; 132 (131)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (65)      ; 43 (43)           ; 89 (87)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;             |byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|                                                                         ; 14 (0)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx                                                                                                                                                                                                                                                                                                ;              ;
;                |thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM|                                                                      ; 14 (14)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM                                                                                                                                                                                                  ;              ;
;          |sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|                                                                                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:sgdma_rx_status_token_fifo_status_token_fifo|                                                                                                                   ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |scfifo_ja31:auto_generated|                                                                                                                                         ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated                                                                                                                                                                                                                                                                                           ;              ;
;                   |a_dpfifo_qg31:dpfifo|                                                                                                                                            ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo                                                                                                                                                                                                                                                                      ;              ;
;                      |altsyncram_spd1:FIFOram|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram                                                                                                                                                                                                                                              ;              ;
;                      |cntr_jmb:wr_ptr|                                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_jmb:wr_ptr                                                                                                                                                                                                                                                      ;              ;
;                      |cntr_vm7:usedw_counter|                                                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_vm7:usedw_counter                                                                                                                                                                                                                                               ;              ;
;       |sgdma_rx_csr_arbitrator:the_sgdma_rx_csr|                                                                                                                                    ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx_csr_arbitrator:the_sgdma_rx_csr                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |sgdma_tx:the_sgdma_tx|                                                                                                                                                       ; 1146 (7)    ; 908 (3)                   ; 0 (0)         ; 2502        ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 238 (4)      ; 427 (0)           ; 481 (3)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;          |sgdma_tx_chain:the_sgdma_tx_chain|                                                                                                                                        ; 653 (0)     ; 603 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 283 (0)           ; 320 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain                                                                                                                                                                                                                                                                                                                                                                                                  ;              ;
;             |control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|                                                             ; 203 (203)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 23 (23)           ; 150 (150)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx                                                                                                                                                                                                                                                                                        ;              ;
;             |descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|                                                                       ; 404 (374)   ; 386 (361)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (13)      ; 248 (234)         ; 138 (127)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx                                                                                                                                                                                                                                                                                                  ;              ;
;                |descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|                                ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo                                                                                                                                                              ;              ;
;                   |scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|                                                                          ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo                                                                       ;              ;
;                      |a_fffifo:subfifo|                                                                                                                                             ; 30 (3)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 14 (0)            ; 11 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ;              ;
;                         |a_fefifo:fifo_state|                                                                                                                                       ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ;              ;
;                         |lpm_counter:rd_ptr|                                                                                                                                        ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ;              ;
;                            |cntr_n9f:auto_generated|                                                                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated           ;              ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ;              ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                                  ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ;              ;
;                         |lpm_ff:output_buffer|                                                                                                                                      ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ;              ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                                             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ;              ;
;                            |mux_4qc:auto_generated|                                                                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_4qc:auto_generated ;              ;
;             |descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx|                                                                     ; 47 (47)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 33 (33)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx                                                                                                                                                                                                                                                                                                ;              ;
;          |sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|                                                                                                                          ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 86          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
;             |scfifo:sgdma_tx_command_fifo_command_fifo|                                                                                                                             ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 86          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                          ;              ;
;                |scfifo_2c31:auto_generated|                                                                                                                                         ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 86          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated                                                                                                                                                                                                                                                                                                               ;              ;
;                   |a_dpfifo_9i31:dpfifo|                                                                                                                                            ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 86          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo                                                                                                                                                                                                                                                                                          ;              ;
;                      |altsyncram_qsd1:FIFOram|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 86          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_jmb:wr_ptr|                                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_jmb:wr_ptr                                                                                                                                                                                                                                                                          ;              ;
;                      |cntr_vm7:usedw_counter|                                                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_vm7:usedw_counter                                                                                                                                                                                                                                                                   ;              ;
;          |sgdma_tx_command_grabber:the_sgdma_tx_command_grabber|                                                                                                                    ; 47 (47)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 44 (44)           ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_grabber:the_sgdma_tx_command_grabber                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;          |sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|                                                                                                                ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|                                                                                                                   ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |a_fffifo:subfifo|                                                                                                                                                   ; 40 (3)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 20 (0)            ; 14 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                     ;              ;
;                   |a_fefifo:fifo_state|                                                                                                                                             ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                 ;              ;
;                   |lpm_counter:rd_ptr|                                                                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                  ;              ;
;                      |cntr_n9f:auto_generated|                                                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated                                                                                                                                                                                                                                                          ;              ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                            ;              ;
;                   |lpm_ff:output_buffer|                                                                                                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                ;              ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                                   ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                       ;              ;
;                      |mux_irc:auto_generated|                                                                                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_irc:auto_generated                                                                                                                                                                                                                                                ;              ;
;          |sgdma_tx_m_read:the_sgdma_tx_m_read|                                                                                                                                      ; 294 (294)   ; 133 (133)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 44 (44)           ; 90 (90)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|                                                                                                                              ; 84 (48)     ; 73 (45)                   ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (3)       ; 36 (36)           ; 37 (9)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|                                                                                                     ; 36 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 28 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|                                                                                                                   ; 36 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 28 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                     ;              ;
;                   |scfifo_su31:auto_generated|                                                                                                                                      ; 36 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 28 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated                                                                                                                                                                                                                                          ;              ;
;                      |a_dpfifo_3541:dpfifo|                                                                                                                                         ; 36 (19)     ; 28 (11)                   ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 28 (11)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo                                                                                                                                                                                                                     ;              ;
;                         |altsyncram_utd1:FIFOram|                                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram                                                                                                                                                                                             ;              ;
;                         |cntr_4n7:usedw_counter|                                                                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_4n7:usedw_counter                                                                                                                                                                                              ;              ;
;                         |cntr_nmb:rd_ptr_msb|                                                                                                                                       ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_nmb:rd_ptr_msb                                                                                                                                                                                                 ;              ;
;                         |cntr_omb:wr_ptr|                                                                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_omb:wr_ptr                                                                                                                                                                                                     ;              ;
;          |sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|                                                                                                                ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;             |scfifo:sgdma_tx_status_token_fifo_status_token_fifo|                                                                                                                   ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |scfifo_ja31:auto_generated|                                                                                                                                         ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated                                                                                                                                                                                                                                                                                           ;              ;
;                   |a_dpfifo_qg31:dpfifo|                                                                                                                                            ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo                                                                                                                                                                                                                                                                      ;              ;
;                      |altsyncram_spd1:FIFOram|                                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram                                                                                                                                                                                                                                              ;              ;
;                      |cntr_jmb:wr_ptr|                                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_jmb:wr_ptr                                                                                                                                                                                                                                                      ;              ;
;                      |cntr_vm7:usedw_counter|                                                                                                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_vm7:usedw_counter                                                                                                                                                                                                                                               ;              ;
;       |sgdma_tx_csr_arbitrator:the_sgdma_tx_csr|                                                                                                                                    ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx_csr_arbitrator:the_sgdma_tx_csr                                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |slow_peripheral_bridge:the_slow_peripheral_bridge|                                                                                                                           ; 232 (8)     ; 185 (3)                   ; 0 (0)         ; 2464        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (5)       ; 61 (1)            ; 125 (1)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|                                                                                                               ; 78 (0)      ; 69 (0)                    ; 0 (0)         ; 416         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 21 (0)            ; 48 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo                                                                                                                                                                                                                                                                                                                                             ;              ;
;             |dcfifo:downstream_fifo|                                                                                                                                                ; 78 (0)      ; 69 (0)                    ; 0 (0)         ; 416         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 21 (0)            ; 48 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo                                                                                                                                                                                                                                                                                                                      ;              ;
;                |dcfifo_0uf1:auto_generated|                                                                                                                                         ; 78 (21)     ; 69 (18)                   ; 0 (0)         ; 416         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (3)        ; 21 (7)            ; 48 (4)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated                                                                                                                                                                                                                                                                                           ;              ;
;                   |a_graycounter_cic:wrptr_g1p|                                                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|a_graycounter_cic:wrptr_g1p                                                                                                                                                                                                                                                               ;              ;
;                   |a_graycounter_fic:wrptr_gp|                                                                                                                                      ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|a_graycounter_fic:wrptr_gp                                                                                                                                                                                                                                                                ;              ;
;                   |a_graycounter_g47:rdptr_g1p|                                                                                                                                     ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 18 (18)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|a_graycounter_g47:rdptr_g1p                                                                                                                                                                                                                                                               ;              ;
;                   |alt_synch_pipe_fkd:rs_dgwp|                                                                                                                                      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|alt_synch_pipe_fkd:rs_dgwp                                                                                                                                                                                                                                                                ;              ;
;                      |dffpipe_hd9:dffpipe15|                                                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_hd9:dffpipe15                                                                                                                                                                                                                                          ;              ;
;                   |alt_synch_pipe_ikd:ws_dgrp|                                                                                                                                      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 5 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|alt_synch_pipe_ikd:ws_dgrp                                                                                                                                                                                                                                                                ;              ;
;                      |dffpipe_id9:dffpipe18|                                                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|alt_synch_pipe_ikd:ws_dgrp|dffpipe_id9:dffpipe18                                                                                                                                                                                                                                          ;              ;
;                   |altsyncram_7i31:fifo_ram|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 416         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram                                                                                                                                                                                                                                                                  ;              ;
;                   |mux_a18:rdemp_eq_comp_lsb_mux|                                                                                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                             ;              ;
;                   |mux_a18:rdemp_eq_comp_msb_mux|                                                                                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                             ;              ;
;                   |mux_a18:wrfull_eq_comp_lsb_mux|                                                                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                            ;              ;
;                   |mux_a18:wrfull_eq_comp_msb_mux|                                                                                                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                            ;              ;
;          |slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|                                                                                                                   ; 147 (0)     ; 113 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 39 (0)            ; 76 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo                                                                                                                                                                                                                                                                                                                                                 ;              ;
;             |dcfifo:upstream_fifo|                                                                                                                                                  ; 147 (0)     ; 113 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 39 (0)            ; 76 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo                                                                                                                                                                                                                                                                                                                            ;              ;
;                |dcfifo_u1g1:auto_generated|                                                                                                                                         ; 147 (36)    ; 113 (27)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (4)       ; 39 (8)            ; 76 (7)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated                                                                                                                                                                                                                                                                                                 ;              ;
;                   |a_gray2bin_jfb:wrptr_g_gray2bin|                                                                                                                                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_gray2bin_jfb:wrptr_g_gray2bin                                                                                                                                                                                                                                                                 ;              ;
;                   |a_gray2bin_jfb:ws_dgrp_gray2bin|                                                                                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_gray2bin_jfb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                 ;              ;
;                   |a_graycounter_dic:wrptr_gp|                                                                                                                                      ; 28 (28)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 3 (3)             ; 16 (16)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_dic:wrptr_gp                                                                                                                                                                                                                                                                      ;              ;
;                   |a_graycounter_eic:wrptr_g1p|                                                                                                                                     ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 14 (14)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_eic:wrptr_g1p                                                                                                                                                                                                                                                                     ;              ;
;                   |a_graycounter_i47:rdptr_g1p|                                                                                                                                     ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_i47:rdptr_g1p                                                                                                                                                                                                                                                                     ;              ;
;                   |alt_synch_pipe_gkd:rs_dgwp|                                                                                                                                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|alt_synch_pipe_gkd:rs_dgwp                                                                                                                                                                                                                                                                      ;              ;
;                      |dffpipe_fd9:dffpipe15|                                                                                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|alt_synch_pipe_gkd:rs_dgwp|dffpipe_fd9:dffpipe15                                                                                                                                                                                                                                                ;              ;
;                   |alt_synch_pipe_hkd:ws_dgrp|                                                                                                                                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 3 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|alt_synch_pipe_hkd:ws_dgrp                                                                                                                                                                                                                                                                      ;              ;
;                      |dffpipe_gd9:dffpipe19|                                                                                                                                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe19                                                                                                                                                                                                                                                ;              ;
;                   |altsyncram_di31:fifo_ram|                                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|altsyncram_di31:fifo_ram                                                                                                                                                                                                                                                                        ;              ;
;                   |cmpr_156:rdempty_eq_comp1_lsb|                                                                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|cmpr_156:rdempty_eq_comp1_lsb                                                                                                                                                                                                                                                                   ;              ;
;                   |cmpr_156:wrfull_eq_comp1_lsb|                                                                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|cmpr_156:wrfull_eq_comp1_lsb                                                                                                                                                                                                                                                                    ;              ;
;                   |cmpr_156:wrfull_eq_comp_lsb|                                                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|cmpr_156:wrfull_eq_comp_lsb                                                                                                                                                                                                                                                                     ;              ;
;                   |dffpipe_ed9:ws_brp|                                                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|dffpipe_ed9:ws_brp                                                                                                                                                                                                                                                                              ;              ;
;                   |dffpipe_ed9:ws_bwp|                                                                                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|dffpipe_ed9:ws_bwp                                                                                                                                                                                                                                                                              ;              ;
;                   |mux_a18:rdemp_eq_comp_lsb_mux|                                                                                                                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                   ;              ;
;                   |mux_a18:rdemp_eq_comp_msb_mux|                                                                                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                   ;              ;
;                   |mux_a18:wrfull_eq_comp_lsb_mux|                                                                                                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|mux_a18:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                  ;              ;
;                   |mux_a18:wrfull_eq_comp_msb_mux|                                                                                                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|mux_a18:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                  ;              ;
;       |slow_peripheral_bridge_m1_arbitrator:the_slow_peripheral_bridge_m1|                                                                                                          ; 173 (173)   ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 0 (0)             ; 47 (47)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_m1_arbitrator:the_slow_peripheral_bridge_m1                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;       |slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|                                                                                                          ; 173 (8)     ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (8)       ; 0 (0)             ; 74 (0)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;          |rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1|                                               ; 165 (165)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 0 (0)             ; 74 (74)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1                                                                                                                                                                                                                                                            ;              ;
;       |sys_clk_timer:the_sys_clk_timer|                                                                                                                                             ; 161 (161)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 20 (20)           ; 101 (101)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                                                                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                                                                                                                                                                                                                                                         ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                                                                                      ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;       |tse_mac:the_tse_mac|                                                                                                                                                         ; 5987 (0)    ; 3558 (0)                  ; 0 (0)         ; 77696       ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2429 (0)     ; 1584 (0)          ; 1974 (0)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |altera_tse_mac:altera_tse_mac_inst|                                                                                                                                       ; 5987 (0)    ; 3558 (0)                  ; 0 (0)         ; 77696       ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2429 (0)     ; 1584 (0)          ; 1974 (0)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst                                                                                                                                                                                                                                                                                                                                                                                                   ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                                                                                                                                        ;              ;
;             |altera_tse_top_gen_host:top_gen_host_inst|                                                                                                                             ; 5977 (1)    ; 3548 (0)                  ; 0 (0)         ; 77696       ; 17   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2429 (1)     ; 1579 (0)          ; 1969 (1)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst                                                                                                                                                                                                                                                                                                                                                         ;              ;
;                |altera_tse_mac_control:U_MAC_CONTROL|                                                                                                                               ; 1767 (0)    ; 874 (0)                   ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 873 (0)      ; 244 (0)           ; 650 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                                                                                                                    ;              ;
;                   |altera_tse_host_control:U_CTRL|                                                                                                                                  ; 45 (40)     ; 26 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 7 (3)             ; 21 (21)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                    ;              ;
;                      |altera_std_synchronizer:U_SYNC_2|                                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                    ;              ;
;                   |altera_tse_register_map:U_REG|                                                                                                                                   ; 1724 (1298) ; 848 (677)                 ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 856 (602)    ; 237 (178)         ; 631 (519)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                                                                                                                      ;              ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_3|                                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3                                                                                                                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_4|                                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                     ;              ;
;                      |altera_std_synchronizer:U_SYNC_5|                                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                     ;              ;
;                      |altera_tse_rx_counter_cntl:U_RXCNT|                                                                                                                           ; 246 (246)   ; 89 (89)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (156)    ; 23 (23)           ; 67 (67)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                                                                                                                   ;              ;
;                         |altera_tse_dpram_16x32:CNT_ARRAY_1|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                                                                                                                ;              ;
;                            |altsyncram:altsyncram_component|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                ;              ;
;                               |altsyncram_e5k1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated                                                                                                                                                 ;              ;
;                         |altera_tse_dpram_16x32:CNT_ARRAY_2|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                                                                                                                ;              ;
;                            |altsyncram:altsyncram_component|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                ;              ;
;                               |altsyncram_e5k1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated                                                                                                                                                 ;              ;
;                      |altera_tse_tx_counter_cntl:U_TXCNT|                                                                                                                           ; 168 (168)   ; 70 (70)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 27 (27)           ; 43 (43)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                                                                                                                   ;              ;
;                         |altera_tse_dpram_8x32:U_ARRAY_1|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                                                                                                                   ;              ;
;                            |altsyncram:altsyncram_component|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                   ;              ;
;                               |altsyncram_e2k1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated                                                                                                                                                    ;              ;
;                         |altera_tse_dpram_8x32:U_ARRAY_2|                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                                                                                                                   ;              ;
;                            |altsyncram:altsyncram_component|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                   ;              ;
;                               |altsyncram_e2k1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated                                                                                                                                                    ;              ;
;                |altera_tse_rgmii_module:U_RGMII|                                                                                                                                    ; 53 (35)     ; 37 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 35 (18)           ; 15 (15)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII                                                                                                                                                                                                                                                                                                                         ;              ;
;                   |altera_std_synchronizer:U_SYNC_1|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                        ;              ;
;                   |altera_tse_rgmii_in1:the_rgmii_in1|                                                                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1                                                                                                                                                                                                                                                                                      ;              ;
;                      |altddio_in:altddio_in_component|                                                                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component                                                                                                                                                                                                                                                      ;              ;
;                         |ddio_in_l3e:auto_generated|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated                                                                                                                                                                                                                           ;              ;
;                   |altera_tse_rgmii_in4:the_rgmii_in4|                                                                                                                              ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4                                                                                                                                                                                                                                                                                      ;              ;
;                      |altddio_in:altddio_in_component|                                                                                                                              ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component                                                                                                                                                                                                                                                      ;              ;
;                         |ddio_in_o3e:auto_generated|                                                                                                                                ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated                                                                                                                                                                                                                           ;              ;
;                   |altera_tse_rgmii_out1:the_rgmii_out1|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1                                                                                                                                                                                                                                                                                    ;              ;
;                      |altddio_out:altddio_out_component|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component                                                                                                                                                                                                                                                  ;              ;
;                         |ddio_out_lob:auto_generated|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component|ddio_out_lob:auto_generated                                                                                                                                                                                                                      ;              ;
;                   |altera_tse_rgmii_out4:the_rgmii_out4|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4                                                                                                                                                                                                                                                                                    ;              ;
;                      |altddio_out:altddio_out_component|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component                                                                                                                                                                                                                                                  ;              ;
;                         |ddio_out_oob:auto_generated|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component|ddio_out_oob:auto_generated                                                                                                                                                                                                                      ;              ;
;                |altera_tse_timing_adapter32:U_TIMING_ADAPTER|                                                                                                                       ; 648 (1)     ; 378 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (0)      ; 132 (0)           ; 247 (1)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER                                                                                                                                                                                                                                                                                                            ;              ;
;                   |altera_tse_timing_adapter_fifo32:timing_adapter_fifo|                                                                                                            ; 647 (647)   ; 378 (378)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (269)    ; 132 (132)         ; 246 (246)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo                                                                                                                                                                                                                                                       ;              ;
;                |altera_tse_top_mdio:U_MDIO|                                                                                                                                         ; 186 (34)    ; 150 (34)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 31 (0)            ; 129 (17)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                              ;              ;
;                   |altera_tse_mdio:U_MDIO|                                                                                                                                          ; 106 (106)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 25 (25)           ; 63 (63)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                                                                                                                       ;              ;
;                   |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                                                                ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 9 (9)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                                                                                                                             ;              ;
;                   |altera_tse_mdio_cntl:U_CNTL|                                                                                                                                     ; 47 (47)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 40 (40)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                                                                                                                  ;              ;
;                |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                                                                        ; 3474 (0)    ; 2109 (0)                  ; 0 (0)         ; 76160       ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1257 (0)     ; 1137 (0)          ; 1080 (0)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                                                                                                                             ;              ;
;                   |altera_std_synchronizer:U_SYNC_1|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                            ;              ;
;                   |altera_std_synchronizer:U_SYNC_2|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                            ;              ;
;                   |altera_tse_clk_cntl:U_CLKCT|                                                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                                                                                                                 ;              ;
;                   |altera_tse_gmii_io:U_GMIF|                                                                                                                                       ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 8 (8)             ; 13 (13)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                                                                                                                   ;              ;
;                   |altera_tse_loopback_ff:U_LBFF|                                                                                                                                   ; 111 (20)    ; 79 (10)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (10)      ; 39 (0)            ; 40 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF                                                                                                                                                                                                                                                                               ;              ;
;                      |altera_std_synchronizer:U_SYNC_1|                                                                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                              ;              ;
;                      |altera_tse_a_fifo_24:U_LBFF|                                                                                                                                  ; 74 (36)     ; 57 (27)                   ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (7)       ; 32 (15)           ; 25 (15)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF                                                                                                                                                                                                                                                   ;              ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                                  ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 13 (13)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                          ;              ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                                 ; 25 (25)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 15 (15)           ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                         ;              ;
;                         |altera_tse_sdpm_altsyncram:U_RAM|                                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM                                                                                                                                                                                                                  ;              ;
;                            |altsyncram:altsyncram_component|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                  ;              ;
;                               |altsyncram_lvd1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated                                                                                                                                                   ;              ;
;                      |altera_tse_lb_read_cntl:U_LBR|                                                                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR                                                                                                                                                                                                                                                 ;              ;
;                      |altera_tse_lb_wrt_cntl:U_LBW|                                                                                                                                 ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW                                                                                                                                                                                                                                                  ;              ;
;                   |altera_tse_mii_rx_if:U_MRX|                                                                                                                                      ; 45 (45)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 27 (27)           ; 17 (17)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                                                                                                                  ;              ;
;                   |altera_tse_mii_tx_if:U_MTX|                                                                                                                                      ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 12 (12)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                                                                                                                  ;              ;
;                   |altera_tse_top_w_fifo:U_MAC|                                                                                                                                     ; 3262 (0)    ; 1940 (0)                  ; 0 (0)         ; 75840       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1213 (0)     ; 1051 (0)          ; 998 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                                                                                                                 ;              ;
;                      |altera_tse_magic_detection:U_MAGIC|                                                                                                                           ; 222 (219)   ; 40 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (162)    ; 10 (7)            ; 50 (50)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC                                                                                                                                                                                                                                              ;              ;
;                         |altera_std_synchronizer:U_SYNC_1|                                                                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                             ;              ;
;                      |altera_tse_rx_min_ff:U_RXFF|                                                                                                                                  ; 446 (134)   ; 329 (69)                  ; 0 (0)         ; 37120       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (29)      ; 153 (13)          ; 216 (93)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                                                                                                                     ;              ;
;                         |altera_std_synchronizer:U_SYNC_1|                                                                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                    ;              ;
;                         |altera_tse_a_fifo_34:RX_STATUS|                                                                                                                            ; 76 (34)     ; 65 (25)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (5)       ; 27 (16)           ; 38 (13)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                                                                                                                      ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                 ;              ;
;                               |altsyncram:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                 ;              ;
;                                  |altsyncram_f8g1:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated                                                                                                                  ;              ;
;                            |altera_tse_bin_cnt:U_RD|                                                                                                                                ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 13 (13)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                                                                                                                              ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                                                                                              ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                            ;              ;
;                         |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                                                                        ; 234 (68)    ; 192 (42)                  ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (21)      ; 111 (5)           ; 86 (45)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                                                                                                                  ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_1|                                                                                                                ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (0)            ; 1 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                                                                                                ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                                                                                                ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 2 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                             ;              ;
;                               |altsyncram:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                             ;              ;
;                                  |altsyncram_jdg1:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 35840       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated                                                                                                              ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                                                                                               ; 43 (43)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 9 (9)             ; 21 (21)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                         ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                                                                                              ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 20 (20)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                        ;              ;
;                      |altera_tse_top_1geth:U_GETH|                                                                                                                                  ; 1742 (0)    ; 1041 (0)                  ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 652 (0)      ; 635 (0)           ; 455 (0)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                                                                                                                     ;              ;
;                         |altera_tse_mac_rx:U_RX|                                                                                                                                    ; 749 (515)   ; 534 (332)                 ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (164)    ; 334 (167)         ; 219 (185)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                                                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_10|                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_10                                                                                                                                                                                            ;              ;
;                            |altera_std_synchronizer:U_SYNC_11|                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_11                                                                                                                                                                                            ;              ;
;                            |altera_std_synchronizer:U_SYNC_13|                                                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_13                                                                                                                                                                                            ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_2|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_3|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_3                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_4|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_4                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_6|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_6                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_7|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_7                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_9|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_std_synchronizer:U_SYNC_9                                                                                                                                                                                             ;              ;
;                            |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                                                                    ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 127 (127)         ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                                                                                                                          ;              ;
;                            |altera_tse_crc328checker:U_CRC|                                                                                                                         ; 67 (14)     ; 36 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (10)      ; 12 (2)            ; 26 (2)           ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                                                                                                               ;              ;
;                               |altera_tse_crc32galois8:U_GALS|                                                                                                                      ; 53 (53)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 10 (10)           ; 24 (24)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                ;              ;
;                            |altera_tse_hashing:U_HSH|                                                                                                                               ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH                                                                                                                                                                                                     ;              ;
;                               |altera_tse_altsyncram_dpm_fifo:U_LUT|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT                                                                                                                                                                ;              ;
;                                  |altsyncram:altsyncram_component|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT|altsyncram:altsyncram_component                                                                                                                                ;              ;
;                                     |altsyncram_t1g1:auto_generated|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT|altsyncram:altsyncram_component|altsyncram_t1g1:auto_generated                                                                                                 ;              ;
;                         |altera_tse_mac_tx:U_TX|                                                                                                                                    ; 668 (563)   ; 288 (220)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 349 (312)    ; 197 (141)         ; 122 (115)        ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                                                                                                                              ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_2|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_2                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_4|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_4                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_6|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_6                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer:U_SYNC_7|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_7                                                                                                                                                                                             ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                                                                                                ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 2 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                      ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                                                                                                                                    ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                                                                                                                                    ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                                                                                                                                    ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                                                                                                                                    ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                                                                                                                                    ;              ;
;                            |altera_tse_crc328generator:U_CRC|                                                                                                                       ; 75 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 33 (0)            ; 5 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                                                                                                                             ;              ;
;                               |altera_tse_crc32ctl8:U_CTL|                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                                                                                                                  ;              ;
;                               |altera_tse_crc32galois8:U_GALS|                                                                                                                      ; 69 (69)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 27 (27)           ; 5 (5)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                              ;              ;
;                         |altera_tse_rx_stat_extract:U_RXSTAT|                                                                                                                       ; 148 (145)   ; 117 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 43 (40)           ; 75 (75)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                                                                                                                 ;              ;
;                            |altera_std_synchronizer:U_SYNC_1|                                                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_std_synchronizer:U_SYNC_1                                                                                                                                                                                ;              ;
;                         |altera_tse_tx_stat_extract:U_TXSTAT|                                                                                                                       ; 180 (180)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 61 (61)           ; 42 (42)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                                                                                                                 ;              ;
;                      |altera_tse_tx_min_ff:U_TXFF|                                                                                                                                  ; 869 (212)   ; 530 (119)                 ; 0 (0)         ; 38656       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 322 (79)     ; 253 (42)          ; 294 (93)         ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                                                                                                                     ;              ;
;                         |altera_tse_a_fifo_13:TX_STATUS|                                                                                                                            ; 97 (18)     ; 74 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (8)       ; 48 (0)            ; 26 (10)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                                                                                                                      ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                                                                                                ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                              ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                                                                                                                            ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                                                                                                                            ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                 ;              ;
;                               |altsyncram:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                 ;              ;
;                                  |altsyncram_95g1:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_95g1:auto_generated                                                                                                                  ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                                                                                               ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 16 (16)           ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                                                                                                                             ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                                                                                              ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                            ;              ;
;                         |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                                                                        ; 287 (94)    ; 226 (46)                  ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (38)      ; 141 (10)          ; 85 (49)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                                                                                                                  ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_1|                                                                                                                ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 2 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_1|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_2|                                                                                                                ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (0)            ; 4 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_2|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_3|                                                                                                                ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_3|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_std_synchronizer_bundle:U_SYNC_4|                                                                                                                ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 8 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                          ;              ;
;                               |altera_std_synchronizer:sync[0].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[0].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[1].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[1].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[2].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[2].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[3].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[3].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[4].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[4].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[5].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[5].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[6].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[6].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[7].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[7].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[8].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[8].u                                                                                                                                        ;              ;
;                               |altera_std_synchronizer:sync[9].u|                                                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_std_synchronizer_bundle:U_SYNC_4|altera_std_synchronizer:sync[9].u                                                                                                                                        ;              ;
;                            |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                             ;              ;
;                               |altsyncram:altsyncram_component|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                             ;              ;
;                                  |altsyncram_tdg1:auto_generated|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_tdg1:auto_generated                                                                                                              ;              ;
;                            |altera_tse_gray_cnt:U_RD|                                                                                                                               ; 50 (50)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 15 (15)           ; 15 (15)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                         ;              ;
;                            |altera_tse_gray_cnt:U_WRT|                                                                                                                              ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 20 (20)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                        ;              ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RTSM|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM                                                                                                                                                                                                               ;              ;
;                            |altsyncram:altsyncram_component|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component                                                                                                                                                                               ;              ;
;                               |altsyncram_18g1:auto_generated|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_18g1:auto_generated                                                                                                                                                ;              ;
;                         |altera_tse_retransmit_cntl:U_RETR|                                                                                                                         ; 274 (231)   ; 111 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (148)    ; 22 (16)           ; 93 (67)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR                                                                                                                                                                                                                   ;              ;
;                            |altera_tse_lfsr_10:U_LFSR|                                                                                                                              ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 6 (6)             ; 26 (26)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR                                                                                                                                                                                         ;              ;
;       |tse_mac_control_port_arbitrator:the_tse_mac_control_port|                                                                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac_control_port_arbitrator:the_tse_mac_control_port                                                                                                                                                                                                                                                                                                                                                                                                 ;              ;
;       |tse_pll:the_tse_pll|                                                                                                                                                         ; 42 (42)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 15 (15)           ; 26 (26)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;          |altplltse_pll:the_pll|                                                                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;             |altpll:altpll_component|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;                |altpll_b4a2:auto_generated|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component|altpll_b4a2:auto_generated                                                                                                                                                                                                                                                                                                                                                             ;              ;
;       |tse_pll_s1_arbitrator:the_tse_pll_s1|                                                                                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll_s1_arbitrator:the_tse_pll_s1                                                                                                                                                                                                                                                                                                                                                                                                                     ;              ;
;       |tse_tx_pll:the_tse_tx_pll|                                                                                                                                                   ; 43 (43)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 25 (25)          ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll                                                                                                                                                                                                                                                                                                                                                                                                                                ;              ;
;          |altplltse_tx_pll:the_pll|                                                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll                                                                                                                                                                                                                                                                                                                                                                                                       ;              ;
;             |altpll:altpll_component|                                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;                |altpll_but2:auto_generated|                                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated                                                                                                                                                                                                                                                                                                                                                    ;              ;
;       |tse_tx_pll_s1_arbitrator:the_tse_tx_pll_s1|                                                                                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll_s1_arbitrator:the_tse_tx_pll_s1                                                                                                                                                                                                                                                                                                                                                                                                               ;              ;
;    |ddr_o:ddr_o_instance|                                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|ddr_o:ddr_o_instance                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;              ;
;       |altddio_out:altddio_out_component|                                                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|ddr_o:ddr_o_instance|altddio_out:altddio_out_component                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;              ;
;          |ddio_out_31f:auto_generated|                                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cycloneIII_3c120_niosII_standard|ddr_o:ddr_o_instance|altddio_out:altddio_out_component|ddio_out_31f:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;              ;
;    |sld_hub:auto_hub|                                                                                                                                                               ; 143 (98)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (50)      ; 12 (11)           ; 64 (39)          ; |cycloneIII_3c120_niosII_standard|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                                                                                     ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |cycloneIII_3c120_niosII_standard|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                                                                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |cycloneIII_3c120_niosII_standard|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                              ;
+----------------------+----------+---------------+---------------+-----------------------+-------------+----------+
; Name                 ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO         ; TCOE     ;
+----------------------+----------+---------------+---------------+-----------------------+-------------+----------+
; top_cs_n_to_the_max2 ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_ddr2bot_a[0]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[1]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[2]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[3]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[4]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[5]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[6]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[7]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[8]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[9]     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[10]    ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[11]    ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_a[12]    ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_ba[0]    ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_ba[1]    ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_casn     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_cke      ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_csn      ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_dm[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_ddr2bot_dm[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_ddr2bot_odt      ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_rasn     ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_ddr2bot_wen      ; Output   ; --            ; --            ; --                    ; (1) 1065 ps ; --       ;
; top_enet_gtx_clk     ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_enet_mdc         ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_enet_resetn      ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_enet_tx_en       ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_enet_txd[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_enet_txd[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_enet_txd[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_enet_txd[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_flash_cen        ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_flash_oen        ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_flash_resetn     ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_flash_wen        ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[0]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[1]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[2]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[3]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[4]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[5]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[6]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[7]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[8]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[9]           ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[10]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[11]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[12]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[13]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[14]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[15]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[16]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[17]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[18]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[19]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[20]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[21]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[22]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[23]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_fsa[24]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_led[0]           ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_led[1]           ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_led[2]           ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_led[3]           ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_led[4]           ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_led[5]           ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_led[6]           ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_led[7]           ; Output   ; --            ; --            ; --                    ; --          ; --       ;
; top_oe_n_to_the_max2 ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_we_n_to_the_max2 ; Output   ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_ddr2_ck_n[1]     ; Bidir    ; --            ; --            ; --                    ; --          ; --       ;
; top_ddr2_ck_p[1]     ; Bidir    ; --            ; --            ; --                    ; --          ; --       ;
; top_ddr2_ck_n[0]     ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps    ; --       ;
; top_ddr2_ck_p[0]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; --       ;
; top_ddr2bot_dq[0]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[1]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[2]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[3]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[4]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[5]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[6]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[7]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[8]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[9]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[10]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[11]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[12]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[13]   ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[14]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dq[15]   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dqs[0]   ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_ddr2bot_dqs[1]   ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps    ; (0) 0 ps ;
; top_enet_mdio        ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --          ; --       ;
; top_fsd[0]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[1]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[2]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[3]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[4]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[5]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[6]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[7]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[8]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[9]           ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[10]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[11]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[12]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[13]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[14]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[15]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[16]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[17]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[18]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[19]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[20]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[21]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[22]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[23]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[24]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[25]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[26]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[27]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[28]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[29]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[30]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_fsd[31]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps    ; (0) 0 ps ;
; top_reset_n          ; Input    ; --            ; (6) 2427 ps   ; --                    ; --          ; --       ;
; top_clkin_50         ; Input    ; (0) 0 ps      ; --            ; --                    ; --          ; --       ;
; top_clkin_125        ; Input    ; (0) 0 ps      ; --            ; --                    ; --          ; --       ;
; top_enet_rx_clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --          ; --       ;
; top_button[3]        ; Input    ; --            ; (6) 2428 ps   ; --                    ; --          ; --       ;
; top_button[2]        ; Input    ; (6) 2428 ps   ; --            ; --                    ; --          ; --       ;
; top_button[1]        ; Input    ; --            ; (6) 2428 ps   ; --                    ; --          ; --       ;
; top_button[0]        ; Input    ; (6) 2428 ps   ; --            ; --                    ; --          ; --       ;
; top_enet_rx_dv       ; Input    ; (0) 0 ps      ; --            ; --                    ; --          ; --       ;
; top_enet_rxd[2]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --          ; --       ;
; top_enet_rxd[1]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --          ; --       ;
; top_enet_rxd[3]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --          ; --       ;
; top_enet_rxd[0]      ; Input    ; --            ; (0) 0 ps      ; --                    ; --          ; --       ;
+----------------------+----------+---------------+---------------+-----------------------+-------------+----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; top_ddr2_ck_n[1]                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; top_ddr2_ck_p[1]                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; top_ddr2_ck_n[0]                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; top_ddr2_ck_p[0]                                                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_e4h:auto_generated|input_cell_h[0]~feeder     ; 1                 ; 0       ;
; top_ddr2bot_dq[0]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 1                 ; 0       ;
; top_ddr2bot_dq[1]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 1                 ; 0       ;
; top_ddr2bot_dq[2]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 1                 ; 0       ;
; top_ddr2bot_dq[3]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 0                 ; 0       ;
; top_ddr2bot_dq[4]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 1                 ; 0       ;
; top_ddr2bot_dq[5]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 0                 ; 0       ;
; top_ddr2bot_dq[6]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 1                 ; 0       ;
; top_ddr2bot_dq[7]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 0                 ; 0       ;
; top_ddr2bot_dq[8]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 0                 ; 0       ;
; top_ddr2bot_dq[9]                                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 1                 ; 0       ;
; top_ddr2bot_dq[10]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 1                 ; 0       ;
; top_ddr2bot_dq[11]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 0                 ; 0       ;
; top_ddr2bot_dq[12]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 0                 ; 0       ;
; top_ddr2bot_dq[13]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 1                 ; 0       ;
; top_ddr2bot_dq[14]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 0                 ; 0       ;
; top_ddr2bot_dq[15]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]~feeder                    ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]~feeder                    ; 0                 ; 0       ;
; top_ddr2bot_dqs[0]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; top_ddr2bot_dqs[1]                                                                                                                                                                                                                                                                                                                                                                                                        ;                   ;         ;
; top_enet_mdio                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                                                                                                      ; 0                 ; 6       ;
; top_fsd[0]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[1]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[2]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[3]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[4]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[5]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[6]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[7]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[8]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[9]                                                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; top_fsd[10]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[11]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[12]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[13]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[14]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[15]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[16]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[17]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[18]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[19]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[20]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[21]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[22]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[23]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[24]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[25]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[26]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[27]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[28]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[29]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[30]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_fsd[31]                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; top_reset_n                                                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - top_counter[22]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_generated_reset_n~0                                                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - top_counter[21]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[20]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[19]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[18]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[17]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[16]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[15]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[14]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[13]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[12]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[11]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[10]                                                                                                                                                                                                                                                                                                                                                                                                    ; 1                 ; 6       ;
;      - top_counter[9]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[8]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[7]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[6]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[5]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[4]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[3]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[2]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[0]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - top_counter[1]                                                                                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|pll_lock_sync ; 1                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|reset_n_sources~0                                                                                                                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n                                                                                ; 1                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_n~0                                                                              ; 1                 ; 6       ;
;      - top_flash_resetn~output                                                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|pll1          ; 1                 ; 6       ;
; top_clkin_50                                                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; top_clkin_125                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
; top_enet_rx_clk                                                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; top_button[3]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|readdata[3]~3                                                                                                                                                                                                                                                                                       ; 1                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|d1_data_in[3]~feeder                                                                                                                                                                                                                                                                                ; 1                 ; 6       ;
; top_button[2]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|readdata[2]~2                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|d1_data_in[2]~feeder                                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
; top_button[1]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|readdata[1]~1                                                                                                                                                                                                                                                                                       ; 1                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|d1_data_in[1]~feeder                                                                                                                                                                                                                                                                                ; 1                 ; 6       ;
; top_button[0]                                                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|readdata[0]~0                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|d1_data_in[0]~feeder                                                                                                                                                                                                                                                                                ; 0                 ; 6       ;
; top_enet_rx_dv                                                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_l[0]~feeder                                                                         ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_h[0]~feeder                                                                         ; 0                 ; 0       ;
; top_enet_rxd[2]                                                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[2]~feeder                                                                         ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[2]~feeder                                                                         ; 0                 ; 0       ;
; top_enet_rxd[1]                                                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[1]~feeder                                                                         ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[1]~feeder                                                                         ; 1                 ; 0       ;
; top_enet_rxd[3]                                                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[3]~feeder                                                                         ; 0                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[3]~feeder                                                                         ; 0                 ; 0       ;
; top_enet_rxd[0]                                                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[0]~feeder                                                                         ; 1                 ; 0       ;
;      - cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[0]~feeder                                                                         ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y37_N0         ; 159     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y37_N0         ; 28      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|button_pio:the_button_pio|always1~1                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y41_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_rd_addr_cnt_nxt[2]~7                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y38_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_rd_data_cnt_nxt[2]~3                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y40_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_rd_data_cnt_nxt[3]~6                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X69_Y42_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_wb_en~1                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X73_Y38_N14     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X69_Y38_N14     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X67_Y38_N0      ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_wr_data_cnt_nxt[2]~6                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X70_Y38_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X68_Y45_N1          ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X75_Y43_N27         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X65_Y45_N2      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X74_Y45_N1          ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X74_Y45_N25         ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X73_Y52_N17         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X70_Y44_N20     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_stall~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X67_Y47_N12     ; 762     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X65_Y49_N31         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|Add8~5                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y52_N2      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X62_Y52_N17         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X61_Y49_N18     ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X65_Y49_N26     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X66_Y52_N21         ; 52      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y46_N6      ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_iw[0]                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X67_Y45_N9          ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X67_Y45_N23         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|Equal261~2                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X72_Y52_N24     ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_stall                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X65_Y49_N20     ; 210     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X67_Y47_N10     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y50_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X66_Y46_N5          ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X66_Y50_N1          ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X74_Y52_N7          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|always142~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y47_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3jd1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y49_N22     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jxuir                                                                                                                                                                                                                                                         ; FF_X75_Y41_N23         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                                                                                                                          ; LCCOMB_X80_Y42_N24     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                                                                                                                             ; FF_X75_Y41_N5          ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_tck:the_cpu_jtag_debug_module_tck|sr~46                                                                                                                                                                                                                                                               ; LCCOMB_X75_Y41_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                                                                                                                        ; LCCOMB_X75_Y41_N12     ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_uir~0                                                                                                                                                                                                                                                        ; LCCOMB_X75_Y41_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X73_Y41_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~18                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X79_Y41_N4      ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[31]~17                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X79_Y41_N6      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonWr                                                                                                                                                                                                                                                                                                                                                 ; FF_X79_Y41_N19         ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|comb~0                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X72_Y41_N30     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y44_N10     ; 32      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X67_Y44_N14     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X66_Y41_N11         ; 35      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_ap_cnt_nxt[3]~1                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X62_Y41_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y45_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_req_accepted                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X62_Y41_N22     ; 3       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y46_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y46_N22     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_wraddress_nxt[1]~5                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X65_Y47_N18     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y47_N20     ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_1~1                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y40_N2      ; 67      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_1~3                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X63_Y40_N26     ; 67      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|a_graycounter_f47:rdptr_g1p|_~0                                                                                                                                                                                                                                                ; LCCOMB_X63_Y24_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                  ; LCCOMB_X63_Y34_N10     ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|int_rdempty                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y25_N30     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                        ; LCCOMB_X68_Y24_N16     ; 18      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|WideOr1~1                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X62_Y36_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_ddr_clock_bridge_s1_arb_counter_enable~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X63_Y36_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_ddr_clock_bridge_s1_arb_winner~1                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X61_Y36_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_ddr_clock_bridge_s1_end_xfer~0                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X61_Y36_N18     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always0~0                                                                                                                                                                                                                                         ; LCCOMB_X63_Y35_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always10~0                                                                                                                                                                                                                                        ; LCCOMB_X69_Y35_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always12~0                                                                                                                                                                                                                                        ; LCCOMB_X68_Y35_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always14~0                                                                                                                                                                                                                                        ; LCCOMB_X68_Y35_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always16~0                                                                                                                                                                                                                                        ; LCCOMB_X67_Y35_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always18~0                                                                                                                                                                                                                                        ; LCCOMB_X66_Y35_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always1~0                                                                                                                                                                                                                                         ; LCCOMB_X66_Y33_N18     ; 48      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always20~0                                                                                                                                                                                                                                        ; LCCOMB_X67_Y35_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always22~0                                                                                                                                                                                                                                        ; LCCOMB_X67_Y34_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always24~0                                                                                                                                                                                                                                        ; LCCOMB_X67_Y34_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always26~0                                                                                                                                                                                                                                        ; LCCOMB_X66_Y34_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always28~0                                                                                                                                                                                                                                        ; LCCOMB_X66_Y34_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always2~0                                                                                                                                                                                                                                         ; LCCOMB_X63_Y35_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always30~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y34_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always32~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y34_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always34~0                                                                                                                                                                                                                                        ; LCCOMB_X61_Y34_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always36~0                                                                                                                                                                                                                                        ; LCCOMB_X65_Y34_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always38~0                                                                                                                                                                                                                                        ; LCCOMB_X61_Y34_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always40~0                                                                                                                                                                                                                                        ; LCCOMB_X61_Y32_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always42~0                                                                                                                                                                                                                                        ; LCCOMB_X61_Y32_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always44~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y32_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always46~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y32_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always48~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y33_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always4~0                                                                                                                                                                                                                                         ; LCCOMB_X65_Y35_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always50~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y33_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always52~0                                                                                                                                                                                                                                        ; LCCOMB_X63_Y33_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always54~0                                                                                                                                                                                                                                        ; LCCOMB_X65_Y33_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always56~0                                                                                                                                                                                                                                        ; LCCOMB_X63_Y33_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always58~0                                                                                                                                                                                                                                        ; LCCOMB_X66_Y33_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always60~0                                                                                                                                                                                                                                        ; LCCOMB_X66_Y33_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always62~0                                                                                                                                                                                                                                        ; LCCOMB_X68_Y34_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always64~0                                                                                                                                                                                                                                        ; LCCOMB_X68_Y34_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always66~0                                                                                                                                                                                                                                        ; LCCOMB_X69_Y34_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always68~0                                                                                                                                                                                                                                        ; LCCOMB_X69_Y34_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always6~0                                                                                                                                                                                                                                         ; LCCOMB_X69_Y36_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always70~0                                                                                                                                                                                                                                        ; LCCOMB_X66_Y32_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always72~0                                                                                                                                                                                                                                        ; LCCOMB_X65_Y32_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always74~0                                                                                                                                                                                                                                        ; LCCOMB_X66_Y32_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always76~0                                                                                                                                                                                                                                        ; LCCOMB_X69_Y32_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always78~0                                                                                                                                                                                                                                        ; LCCOMB_X69_Y32_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always80~0                                                                                                                                                                                                                                        ; LCCOMB_X68_Y32_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always82~0                                                                                                                                                                                                                                        ; LCCOMB_X67_Y32_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always84~0                                                                                                                                                                                                                                        ; LCCOMB_X63_Y32_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always86~0                                                                                                                                                                                                                                        ; LCCOMB_X63_Y32_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always88~0                                                                                                                                                                                                                                        ; LCCOMB_X68_Y32_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always8~0                                                                                                                                                                                                                                         ; LCCOMB_X69_Y35_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always90~0                                                                                                                                                                                                                                        ; LCCOMB_X68_Y36_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always92~0                                                                                                                                                                                                                                        ; LCCOMB_X68_Y36_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always94~0                                                                                                                                                                                                                                        ; LCCOMB_X67_Y36_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always97~0                                                                                                                                                                                                                                        ; LCCOMB_X62_Y36_N6      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|sgdma_tx_m_read_read_data_valid_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y36_N28     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|always0~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X49_Y45_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|always0~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y46_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|always0~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y46_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch|data_out                                                                                                                                                                                                                                                                                               ; FF_X68_Y25_N3          ; 128     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch|data_out                                                                                                                                                                                                                                                                         ; FF_X68_Y30_N21         ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch|data_out                                                                                                                                                                                                                                                         ; FF_X68_Y25_N25         ; 101     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch|data_out                                                                                                                                                                                                                                                                                 ; FF_X114_Y37_N17        ; 2344    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch|data_out                                                                                                                                                                                                                                                                                 ; FF_X42_Y42_N25         ; 924     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_addr_cmd:addr_cmd_inst|combi_addr~0                                                                                                                                                                         ; LCCOMB_X62_Y18_N0      ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_addr_cmd:addr_cmd_inst|combi_cs_n~0                                                                                                                                                                         ; LCCOMB_X60_Y17_N4      ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst|ecc_wdata_fifo_read                                                                                                                                                                ; FF_X67_Y10_N19         ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[0].bank_timer_info_inst|doing_auto_precharge~0 ; LCCOMB_X57_Y16_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[1].bank_timer_info_inst|doing_auto_precharge~0 ; LCCOMB_X56_Y16_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[2].bank_timer_info_inst|doing_auto_precharge~0 ; LCCOMB_X56_Y18_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|alt_ddrx_bank_timer_info:bank_timer_info_per_chip[0].bank_timer_info_per_bank[3].bank_timer_info_inst|doing_auto_precharge~0 ; LCCOMB_X56_Y15_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|always53~0                                                                                                                   ; LCCOMB_X58_Y18_N26     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][0]~3                                                                                                                 ; LCCOMB_X56_Y17_N18     ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][1]~1                                                                                                                 ; LCCOMB_X56_Y17_N0      ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][2]~0                                                                                                                 ; LCCOMB_X56_Y19_N10     ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][3]~5                                                                                                                 ; LCCOMB_X58_Y18_N16     ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bypass:bypass_inst|always30~0                                                                                                                           ; LCCOMB_X59_Y15_N10     ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bypass:bypass_inst|always75~0                                                                                                                           ; LCCOMB_X54_Y19_N8      ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_rank_monitor:rank_monitor_inst|Selector1~0                                                                                                              ; LCCOMB_X59_Y15_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_rank_monitor:rank_monitor_inst|int_enter_power_saving_ready~0                                                                                           ; LCCOMB_X54_Y19_N22     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[10]                                                                                                                      ; FF_X62_Y19_N11         ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[11]                                                                                                                      ; FF_X62_Y19_N23         ; 34      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[12]                                                                                                                      ; FF_X62_Y19_N19         ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[14]                                                                                                                      ; FF_X62_Y19_N21         ; 86      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[16]                                                                                                                      ; FF_X66_Y11_N1          ; 75      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[17]                                                                                                                      ; FF_X66_Y11_N23         ; 5       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[3]                                                                                                                       ; FF_X63_Y21_N1          ; 55      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[4]                                                                                                                       ; FF_X63_Y21_N3          ; 8       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[5]                                                                                                                       ; FF_X63_Y21_N7          ; 224     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[7]                                                                                                                       ; FF_X62_Y19_N1          ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[8]                                                                                                                       ; FF_X62_Y19_N25         ; 92      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[9]                                                                                                                       ; FF_X62_Y19_N31         ; 56      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_avalon_if:avalon_if_inst|avalon_write_req~0                                                                                                                                 ; LCCOMB_X63_Y24_N10     ; 39      ; Clock enable, Sync. load, Write enable             ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_gen:cmd_gen_inst|copy                                                                                                                                                   ; LCCOMB_X61_Y24_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipefull~0                                                                                                                                         ; LCCOMB_X60_Y24_N20     ; 163     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~197                                                                                                                                           ; LCCOMB_X60_Y24_N16     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo|scfifo_i231:auto_generated|a_dpfifo_rd21:dpfifo|_~0                                                                         ; LCCOMB_X66_Y22_N6      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|_~0                                                                            ; LCCOMB_X63_Y22_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|do_write_r                                                                                                                                                                 ; FF_X62_Y18_N21         ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|fetch                                                                                                                                                                      ; FF_X59_Y18_N25         ; 308     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|proper_beats_in_fifo~10                                                                                                                                                    ; LCCOMB_X63_Y18_N30     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|state.READWRITE                                                                                                                                                            ; FF_X59_Y18_N15         ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|always3~0                                                                                                                                                                                                     ; LCCOMB_X52_Y15_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|clk_div_reset_ams_n_r                                                                                                                                                                                         ; FF_X114_Y36_N25        ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|comb~0                                                                                                                                                                                                        ; LCCOMB_X56_Y7_N6       ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[1]                                                                                                                  ; PLL_3                  ; 1583    ; Clock                                              ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[2]                                                                                                                  ; PLL_3                  ; 78      ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[3]                                                                                                                  ; PLL_3                  ; 121     ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[4]                                                                                                                  ; PLL_3                  ; 27      ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|pll1~LOCKED                                                                                                             ; PLL_3                  ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|ams_pipe[1]                                                                                                                                              ; FF_X56_Y7_N13          ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                            ; FF_X53_Y7_N27          ; 24      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]                                                                                                                                      ; FF_X63_Y5_N17          ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]                                                                                                                                             ; FF_X63_Y5_N13          ; 52      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|global_pre_clear                                                                                                                                                                                              ; FF_X56_Y7_N1           ; 6       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n                                                                                                                                                                                          ; LCCOMB_X56_Y69_N16     ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|pll_phase_auto_calibrate_pulse                                                                                                                                                                                ; LCCOMB_X48_Y22_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                    ; FF_X114_Y36_N17        ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_n~0                                                                                                                                                                                        ; LCCOMB_X70_Y25_N0      ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                            ; FF_X56_Y7_N23          ; 738     ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                                                                                                                                      ; FF_X114_Y36_N11        ; 16      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                             ; DDIOOECELL_X79_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                            ; DDIOOECELL_X69_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                            ; DDIOOECELL_X62_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                            ; DDIOOECELL_X60_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                            ; DDIOOECELL_X67_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                            ; DDIOOECELL_X65_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                            ; DDIOOECELL_X65_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                             ; DDIOOECELL_X74_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                             ; DDIOOECELL_X79_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                             ; DDIOOECELL_X74_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                             ; DDIOOECELL_X74_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                             ; DDIOOECELL_X81_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                             ; DDIOOECELL_X83_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                             ; DDIOOECELL_X83_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                             ; DDIOOECELL_X69_Y0_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                             ; DDIOOECELL_X62_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[0]                                                                                                                                                                                              ; DDIOOECELL_X79_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[1]                                                                                                                                                                                              ; DDIOOECELL_X67_Y0_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_mimic:mmc|Selector0~0                                                                                                                                                                                                       ; LCCOMB_X53_Y7_N10      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_mimic:mmc|shift_reg_data_out~1                                                                                                                                                                                              ; LCCOMB_X52_Y7_N30      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|always3~0                                                                                                                                                                                              ; LCCOMB_X65_Y6_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command_req                                                                                                                        ; FF_X57_Y8_N25          ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|\ac_mux:mem_clk_disable[0]                                                                                                                                  ; FF_X62_Y8_N31          ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|finished_state                                                                                                       ; FF_X62_Y6_N9           ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|process_12~0                                                                                                         ; LCCOMB_X59_Y7_N28      ; 47      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|refresh_count~15                                                                                                     ; LCCOMB_X60_Y8_N14      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|Equal0~3                                                                                                               ; LCCOMB_X55_Y7_N30      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a0[0]~0                                                                                             ; LCCOMB_X59_Y8_N0       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a1[0]~0                                                                                             ; LCCOMB_X59_Y8_N30      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|state~29                                                                                                               ; LCCOMB_X59_Y8_N8       ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_enable~0                                                                                               ; LCCOMB_X56_Y8_N20      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_last_state.s_ac_read_poa_mtp                                                                    ; FF_X62_Y9_N31          ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_poa_mtp                                                                         ; FF_X62_Y11_N13         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_setup[4]~1                                                                                               ; LCCOMB_X60_Y11_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_wd_lat[4]~0                                                                                       ; LCCOMB_X60_Y9_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_last_state.s_rsc_test_dq                                                                            ; FF_X60_Y12_N27         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_test_dq                                                                                 ; FF_X57_Y12_N11         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv[0]~0                                                                                          ; LCCOMB_X56_Y14_N4      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_drift                                                                              ; FF_X54_Y13_N1          ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_wait                                                                               ; FF_X54_Y9_N27          ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_init                                                                                    ; FF_X52_Y15_N5          ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_mimic_sample                                                                            ; FF_X54_Y9_N17          ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|cdvw_proc~1                                                                                                            ; LCCOMB_X55_Y10_N8      ; 109     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|cdvw_proc~2                                                                                                            ; LCCOMB_X55_Y10_N30     ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|ctrl_dgrb_r.command.cmd_read_mtp                                                                                       ; FF_X59_Y8_N19          ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_addr_cmd_state~9                                                                                                   ; LCCOMB_X62_Y11_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.calculating                                                                                      ; FF_X56_Y10_N5          ; 60      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.valid_result                                                                                     ; FF_X53_Y10_N15         ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_poa_cal                                                                                               ; FF_X59_Y9_N31          ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_rdata_valid_align                                                                                     ; FF_X60_Y9_N9           ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_track                                                                                                 ; FF_X59_Y9_N21          ; 72      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dimm_driving_dq                                                                                                    ; FF_X60_Y11_N11         ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_rsc_result[0]~0                                                                                                    ; LCCOMB_X59_Y13_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|v_cdvw_state~15                                                                                                        ; LCCOMB_X52_Y11_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|v_cdvw_state~46                                                                                                        ; LCCOMB_X57_Y10_N0      ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|v_cdvw_state~8                                                                                                         ; LCCOMB_X55_Y11_N26     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|dgb_ac_access_gnt_r                                                                                                                                         ; FF_X63_Y7_N19          ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|process_4~2                                                                                                                                                 ; LCCOMB_X62_Y8_N2       ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable                                                                                                                                         ; FF_X65_Y7_N15          ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|wdp_wdqs_oe_2x[0]                                                                                                                                                                         ; FF_X67_Y4_N17          ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram_s1_arbitrator:the_ddr2_sdram_s1|ddr2_sdram_s1_begins_xfer~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y24_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory:the_descriptor_memory|wren~1                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y39_N18     ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|WideOr1                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X55_Y39_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_arb_counter_enable                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y39_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_arb_winner~6                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X55_Y39_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_rx_descriptor_read_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                                                   ; FF_X56_Y39_N3          ; 177     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_tx_descriptor_read_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                                                   ; FF_X55_Y42_N25         ; 225     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X49_Y73_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X13_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X72_Y73_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X33_Y73_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y73_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X85_Y73_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X72_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X13_Y73_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_16                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X7_Y73_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_17                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X38_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_18                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X49_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_19                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X16_Y73_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X69_Y73_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_20                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X16_Y73_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_21                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X9_Y73_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_22                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X42_Y73_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_23                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X89_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_24                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X79_Y73_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_25                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X11_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_26                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X40_Y73_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_27                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y73_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_28                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X23_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_29                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X13_Y73_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X9_Y73_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_30                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X20_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_31                                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X20_Y73_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X87_Y73_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X5_Y73_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X67_Y73_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X87_Y73_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X85_Y73_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X67_Y73_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|always0~0                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y43_N8      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|always0~1                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y43_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y43_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|period_h_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y42_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|period_l_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y42_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X42_Y42_N8      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y45_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~1                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y43_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]~6                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y43_N28     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_valid~0                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y43_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|fifo_rd~2                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y45_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X39_Y44_N5          ; 72      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y42_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y45_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y45_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y45_N18     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y45_N10     ; 69      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|led_pio:the_led_pio|always0~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X46_Y43_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|always0~0                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y47_N18     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|always1~0                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y47_N14     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|always3~1                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y47_N20     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|always4~1                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X41_Y47_N8      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|global_reset                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y47_N6      ; 193     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_waitrequest_adapter:the_pipeline_bridge_before_tristate_bridge_waitrequest_adapter|set_use_registered                                                                                                                                                                                                          ; LCCOMB_X59_Y42_N16     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_waitrequest_adapter:the_pipeline_bridge_before_tristate_bridge_waitrequest_adapter|use_registered                                                                                                                                                                                                              ; FF_X61_Y43_N15         ; 65      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1|always2~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y52_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1|pipeline_bridge_before_tristate_bridge_m1_readdatavalid~0                                                                                                                                                                                                                                                                            ; LCCOMB_X60_Y52_N2      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1|r_0~6                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y51_N14     ; 70      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|always0~0                                                                                                                                                                 ; LCCOMB_X65_Y38_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|always11~0                                                                                                                                                                ; LCCOMB_X66_Y42_N30     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|always1~0                                                                                                                                                                 ; LCCOMB_X65_Y38_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|always2~0                                                                                                                                                                 ; LCCOMB_X65_Y38_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|always4~0                                                                                                                                                                 ; LCCOMB_X65_Y38_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|always6~0                                                                                                                                                                 ; LCCOMB_X65_Y38_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|always8~0                                                                                                                                                                 ; LCCOMB_X65_Y38_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[0]                                                                                                                                                                                                                                                                                                                                                 ; PLL_4                  ; 5651    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[2]                                                                                                                                                                                                                                                                                                                                                 ; PLL_4                  ; 946     ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|control_reg_en~0                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X48_Y44_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|count_done                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X69_Y25_N27         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|not_areset                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X69_Y25_N25         ; 7       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|reset_n_sources~1                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X68_Y25_N10     ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y39_N0      ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y39_N30     ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X56_Y41_N15         ; 784     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|always2~0                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y44_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|control_reg_en~0                                                                                                                                                                                                                                                      ; LCCOMB_X57_Y44_N16     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                       ; LCCOMB_X57_Y44_N28     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                     ; LCCOMB_X58_Y44_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|do_restart                                                                                                                                                                                                                                                            ; FF_X58_Y46_N21         ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|Equal1~0                                                                                                                                                                                                                                                                        ; LCCOMB_X57_Y47_N18     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|always10~0                                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y46_N0      ; 80      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|desc_reg_en                                                                                                                                                                                                                                                                     ; LCCOMB_X57_Y47_N0      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_read                                                                                                                                                                                                                                                            ; FF_X60_Y39_N17         ; 77      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0                                 ; LCCOMB_X55_Y47_N14     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq                          ; LCCOMB_X55_Y47_N4      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq                          ; LCCOMB_X55_Y47_N24     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx|controlbitsfifo_rdreq                                                                                                                                                                                                                                                         ; FF_X55_Y36_N9          ; 24      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|_~1                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y33_N22     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_rreq                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y33_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_wreq                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y33_N28     ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_grabber:the_sgdma_rx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                               ; FF_X58_Y33_N25         ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                ; LCCOMB_X55_Y48_N2      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                         ; LCCOMB_X55_Y48_N24     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                         ; LCCOMB_X55_Y48_N30     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM|waitrequest_out~3                                                                                                                                                               ; LCCOMB_X59_Y31_N30     ; 150     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|counter[15]~50                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X54_Y33_N2      ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|counter[15]~52                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X61_Y31_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|delayed_write_command_valid                                                                                                                                                                                                                                                                                                                                                 ; FF_X60_Y33_N27         ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|_~3                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y36_N16     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_rreq                                                                                                                                                                                                                                          ; LCCOMB_X55_Y36_N20     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_wreq                                                                                                                                                                                                                                          ; LCCOMB_X55_Y36_N4      ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X55_Y39_N2      ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X52_Y41_N4      ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X59_Y40_N13         ; 905     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|always2~0                                                                                                                                                                                                                                                             ; LCCOMB_X56_Y40_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|control_reg_en~0                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y40_N2      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                       ; LCCOMB_X56_Y40_N6      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                     ; LCCOMB_X56_Y40_N10     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|do_restart                                                                                                                                                                                                                                                            ; FF_X56_Y40_N27         ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|Equal1~0                                                                                                                                                                                                                                                                        ; LCCOMB_X55_Y38_N12     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|always10~0                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y38_N24     ; 80      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|desc_reg_en                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y38_N30     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_read                                                                                                                                                                                                                                                            ; FF_X56_Y38_N5          ; 87      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0                                 ; LCCOMB_X55_Y37_N14     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq                          ; LCCOMB_X55_Y37_N10     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq                          ; LCCOMB_X54_Y37_N26     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx|controlbitsfifo_rdreq                                                                                                                                                                                                                                                         ; FF_X54_Y36_N17         ; 24      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|_~1                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y37_N10     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_rreq                                                                                                                                                                                                                                                              ; LCCOMB_X56_Y35_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|valid_wreq                                                                                                                                                                                                                                                              ; LCCOMB_X55_Y37_N4      ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_grabber:the_sgdma_tx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                               ; FF_X56_Y35_N13         ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                ; LCCOMB_X54_Y36_N14     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y36_N14     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y36_N24     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|Equal1~1                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X53_Y35_N2      ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_address~48                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X58_Y35_N16     ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_address~49                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X56_Y36_N16     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|received_data_counter~14                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y36_N14     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|received_data_counter~17                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y36_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|remaining_transactions~18                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y36_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|single_transfer                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y36_N20     ; 14      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_in_queue~11                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y34_N14     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_in_queue~12                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X58_Y34_N16     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_left_to_post~2                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X54_Y35_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|m_readfifo_rdreq~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X41_Y36_N20     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|_~3                                                                                                                                                                                                ; LCCOMB_X42_Y36_N16     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|_~8                                                                                                                                                                                                ; LCCOMB_X38_Y36_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|valid_wreq                                                                                                                                                                                         ; LCCOMB_X43_Y36_N8      ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|_~3                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y36_N12     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_rreq                                                                                                                                                                                                                                          ; LCCOMB_X54_Y36_N4      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|valid_wreq                                                                                                                                                                                                                                          ; LCCOMB_X53_Y35_N0      ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|a_graycounter_g47:rdptr_g1p|cntr_cout[0]~0                                                                                                                                                                                                                               ; LCCOMB_X47_Y45_N6      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[4]                                                                                                                                                                                                                                          ; M9K_X51_Y42_N0         ; 94      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                            ; LCCOMB_X66_Y38_N20     ; 18      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|int_rdempty                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y44_N4      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y45_N22     ; 9       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1|always1~0                                                                                                                                                                                                                                 ; LCCOMB_X69_Y37_N26     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1|always67~0                                                                                                                                                                                                                                ; LCCOMB_X68_Y37_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y40_N0      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y40_N6      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y40_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y42_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y42_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X39_Y40_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                ; FF_X86_Y36_N5          ; 1145    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                ; FF_X31_Y34_N9          ; 898     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                ; FF_X72_Y32_N9          ; 152     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                ; FF_X70_Y32_N23         ; 180     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                ; FF_X70_Y30_N1          ; 660     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                                                                                                        ; LCCOMB_X70_Y39_N28     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                                                                                                                                                                            ; FF_X74_Y31_N9          ; 197     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                                                                                                                                                                                         ; FF_X74_Y31_N25         ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt~15                                                                                                                                                                                                                       ; LCCOMB_X74_Y30_N30     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt~16                                                                                                                                                                                                                       ; LCCOMB_X74_Y30_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                           ; FF_X74_Y30_N21         ; 35      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr~4                                                                                                                                                                                                                     ; LCCOMB_X47_Y33_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                                                                                                         ; FF_X52_Y32_N1          ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt~1                                                                                                                                                                                                                       ; LCCOMB_X48_Y33_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                           ; FF_X48_Y33_N17         ; 37      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~1                                                                                                                                                                                                                                                           ; LCCOMB_X79_Y37_N8      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                                                                                                                                                                          ; LCCOMB_X80_Y35_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always12~0                                                                                                                                                                                                                                                          ; LCCOMB_X80_Y32_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~2                                                                                                                                                                                                                                                          ; LCCOMB_X80_Y33_N26     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always16~0                                                                                                                                                                                                                                                          ; LCCOMB_X68_Y33_N12     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always18~0                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y36_N12     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always20~0                                                                                                                                                                                                                                                          ; LCCOMB_X68_Y33_N26     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always22~0                                                                                                                                                                                                                                                          ; LCCOMB_X69_Y33_N22     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~1                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y34_N2      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always26~0                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y34_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~1                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y34_N14     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~1                                                                                                                                                                                                                                                           ; LCCOMB_X80_Y35_N14     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always30~1                                                                                                                                                                                                                                                          ; LCCOMB_X73_Y33_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always32~1                                                                                                                                                                                                                                                          ; LCCOMB_X72_Y35_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always33~0                                                                                                                                                                                                                                                          ; LCCOMB_X72_Y35_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always35~1                                                                                                                                                                                                                                                          ; LCCOMB_X75_Y30_N12     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always46~1                                                                                                                                                                                                                                                          ; LCCOMB_X70_Y36_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always54~1                                                                                                                                                                                                                                                          ; LCCOMB_X82_Y37_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always56~1                                                                                                                                                                                                                                                          ; LCCOMB_X80_Y39_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always57~0                                                                                                                                                                                                                                                          ; LCCOMB_X85_Y38_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always59~0                                                                                                                                                                                                                                                          ; LCCOMB_X84_Y39_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always60~0                                                                                                                                                                                                                                                          ; LCCOMB_X80_Y35_N22     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always62~0                                                                                                                                                                                                                                                          ; LCCOMB_X84_Y39_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always63~1                                                                                                                                                                                                                                                          ; LCCOMB_X85_Y38_N12     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always65~2                                                                                                                                                                                                                                                          ; LCCOMB_X84_Y39_N10     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always8~0                                                                                                                                                                                                                                                           ; LCCOMB_X79_Y37_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg~64                                                                                                                                                                                                                                             ; LCCOMB_X74_Y31_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|lut_wren_reg                                                                                                                                                                                                                                                        ; FF_X79_Y39_N13         ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|always1~0                                                                                                                                                                                                                            ; LCCOMB_X60_Y28_N0      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~356                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N20     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~357                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N30     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~358                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N24     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~359                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N10     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~360                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N4      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~361                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N22     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~362                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N8      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~363                                                                                                                                                                                                                              ; LCCOMB_X60_Y31_N18     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                                                                                                       ; LCCOMB_X84_Y41_N12     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[7]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X83_Y40_N4      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~2                                                                                                                                                                                                                                                                 ; LCCOMB_X83_Y41_N12     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                                                                                                                                                                                         ; LCCOMB_X84_Y42_N16     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                                                                    ; FF_X81_Y41_N5          ; 80      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_WR_ADDR                                                                                                                                                                                                                                                   ; FF_X82_Y42_N27         ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|mdio_oen                                                                                                                                                                                                                                                                                                    ; FF_X83_Y40_N25         ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                                                                      ; FF_X75_Y30_N13         ; 536     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                                                                      ; FF_X41_Y31_N5          ; 290     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                                     ; FF_X35_Y29_N21         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR|Selector1~0                                                                                                                                                                                                                    ; LCCOMB_X34_Y29_N12     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|ff_wren~0                                                                                                                                                                                                                       ; LCCOMB_X34_Y28_N12     ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_pos                                                                                                                                                                                                                                                         ; FF_X39_Y29_N29         ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|tx_clkena_reg                                                                                                                                                                                                                                                   ; FF_X46_Y27_N9          ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                    ; FF_X88_Y33_N25         ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt~2                                                                                                                                                                                                                   ; LCCOMB_X87_Y33_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt~3                                                                                                                                                                                                                   ; LCCOMB_X87_Y33_N8      ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                                                                                                        ; LCCOMB_X62_Y29_N18     ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~2                                                                                                                                                                 ; LCCOMB_X74_Y29_N0      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                               ; LCCOMB_X79_Y28_N20     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                            ; LCCOMB_X66_Y27_N2      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                           ; LCCOMB_X65_Y28_N8      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|always9~0                                                                                                                                                                                                                          ; LCCOMB_X63_Y29_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                                                                         ; LCCOMB_X65_Y29_N22     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[7]~1                                                                                                                                                                                                                ; LCCOMB_X63_Y29_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[15]~2                                                                                                                                                                                                                    ; LCCOMB_X65_Y31_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                                                                                                                    ; LCCOMB_X63_Y28_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                                                                          ; FF_X68_Y31_N21         ; 34      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_END_FRM                                                                                                                                                                                                            ; FF_X63_Y29_N1          ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|hash_code[5]~1                                                                                                                                                                     ; LCCOMB_X84_Y30_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~5                                                                                                                                                                                                  ; LCCOMB_X85_Y32_N28     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|cnt_end[4]~10                                                                                                                                                                                               ; LCCOMB_X85_Y31_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                                                                              ; FF_X86_Y31_N17         ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_to_write                                                                                                                                                                                                ; FF_X86_Y32_N13         ; 36      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                                                                                ; FF_X77_Y29_N13         ; 25      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                                                                                 ; FF_X77_Y29_N27         ; 22      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                                                                                                           ; LCCOMB_X85_Y35_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always7~1                                                                                                                                                                                                   ; LCCOMB_X48_Y28_N20     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always8~1                                                                                                                                                                                                   ; LCCOMB_X48_Y27_N10     ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                                                                                                     ; FF_X40_Y26_N29         ; 31      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[5]~10                                                                                                                                                                                               ; LCCOMB_X49_Y27_N26     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~1                                                                                                                                                                                                ; LCCOMB_X46_Y28_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                                                                      ; FF_X43_Y31_N23         ; 40      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                                                                     ; FF_X41_Y28_N5          ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~2                                                                                                                                                                                       ; LCCOMB_X74_Y28_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                                                                                                                                                                                    ; LCCOMB_X82_Y28_N26     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                                                                                                                    ; LCCOMB_X73_Y29_N28     ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|always3~0                                                                                                                                                                                      ; LCCOMB_X75_Y28_N18     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~9                                                                                                                                                                                ; LCCOMB_X74_Y28_N18     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~8                                                                                                                                                                                ; LCCOMB_X74_Y28_N12     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~6                                                                                                                                                                                ; LCCOMB_X75_Y28_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~4                                                                                                                                                                                ; LCCOMB_X75_Y28_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~3                                                                                                                                                                                ; LCCOMB_X74_Y28_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[5]~2                                                                                                                                                                                 ; LCCOMB_X75_Y28_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_length[15]~45                                                                                                                                                                              ; LCCOMB_X75_Y28_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~48                                                                                                                                                                           ; LCCOMB_X73_Y29_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~8                                                                                                                                                                                ; LCCOMB_X46_Y29_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[1]~2                                                                                                                                                                                 ; LCCOMB_X47_Y29_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~7                                                                                                                                                                                ; LCCOMB_X47_Y29_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~6                                                                                                                                                                                ; LCCOMB_X46_Y29_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~5                                                                                                                                                                                ; LCCOMB_X46_Y29_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~4                                                                                                                                                                                ; LCCOMB_X46_Y29_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                                                                                                   ; FF_X45_Y30_N17         ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                                                                                                     ; FF_X45_Y31_N17         ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                ; LCCOMB_X41_Y34_N26     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                               ; LCCOMB_X36_Y35_N0      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                            ; LCCOMB_X40_Y30_N4      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                           ; LCCOMB_X40_Y35_N24     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                                                                                                       ; FF_X39_Y32_N1          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~7                                                                                                                                                                                      ; LCCOMB_X40_Y27_N10     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                                                                                                         ; FF_X39_Y28_N7          ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                                                                                                         ; LCCOMB_X41_Y27_N26     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                                                                                                                   ; LCCOMB_X40_Y28_N20     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt~13                                                                                                                                                                                      ; LCCOMB_X39_Y28_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~16                                                                                                                                                                                   ; LCCOMB_X42_Y27_N26     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~19                                                                                                                                                                                   ; LCCOMB_X42_Y27_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt~9                                                                                                                                                                                   ; LCCOMB_X39_Y28_N10     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~0_Duplicate_2                                                                                                                                                                                                              ; LCCOMB_X40_Y31_N30     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                                                                                                             ; LCCOMB_X38_Y35_N30     ; 25      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                                                                                                                                                             ; LCCOMB_X43_Y28_N8      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                                                                                                             ; LCCOMB_X38_Y35_N20     ; 34      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[31]~0                                                                                                                                                                                                                     ; LCCOMB_X38_Y35_N10     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_tmp~2                                                                                                                                                                                                                          ; LCCOMB_X38_Y35_N14     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|half_duplex_ena_reg2                                                                                                                                                                                                               ; FF_X43_Y28_N23         ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|mod_tmp[1]~2                                                                                                                                                                                                                       ; LCCOMB_X38_Y35_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_shift16_reg2                                                                                                                                                                                                                    ; FF_X40_Y35_N29         ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|resetn_ff_rx_clk~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X60_Y31_N12     ; 8       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component|altpll_b4a2:auto_generated|clk[0]                                                                                                                                                                                                                                                                                                                                     ; PLL_2                  ; 1301    ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|control_reg_en~0                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y42_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|count_done                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X67_Y25_N17         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|not_areset                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X67_Y25_N5          ; 7       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|control_reg_en~0                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y46_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|count_done                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X68_Y25_N13         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|not_areset                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X69_Y24_N15         ; 7       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X33_Y41_N25         ; 68      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]~6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y41_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][4]~12                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y41_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[4]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y42_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y41_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][4]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y41_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][4]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y43_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y42_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X33_Y42_N6      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y42_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X30_Y41_N5          ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X31_Y41_N15         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X31_Y41_N3          ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X33_Y42_N13         ; 44      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X33_Y42_N31         ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y41_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X31_Y41_N31         ; 29      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; top_clkin_125                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_A14                ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_clkin_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_AH15               ; 3       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_clkin_50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_AH15               ; 169     ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; top_counter[22]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X1_Y22_N27          ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_enet_rx_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; PIN_B14                ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; top_enet_rx_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; PIN_B14                ; 74      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; top_enet_tx_clk_phy~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X79_Y37_N28     ; 1       ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; top_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; PIN_T21                ; 30      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; top_tx_clk_to_the_tse_mac                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X80_Y36_N28     ; 906     ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                ; JTAG_X1_Y37_N0     ; 159     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch|data_out                                                                                                                                                                ; FF_X114_Y37_N17    ; 2344    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[1] ; PLL_3              ; 1583    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[2] ; PLL_3              ; 78      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[3] ; PLL_3              ; 121     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[4] ; PLL_3              ; 27      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                     ; FF_X114_Y36_N11    ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[0]                                                                                                                                                                                                                                ; PLL_4              ; 5651    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[2]                                                                                                                                                                                                                                ; PLL_4              ; 946     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[3]                                                                                                                                                                                                                                ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[4]                                                                                                                                                                                                                                ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component|altpll_b4a2:auto_generated|clk[0]                                                                                                                                                                                                                    ; PLL_2              ; 1301    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[0]                                                                                                                                                                                                           ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[1]                                                                                                                                                                                                           ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[2]                                                                                                                                                                                                           ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[3]                                                                                                                                                                                                           ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; top_clkin_50                                                                                                                                                                                                                                                                                                                                                                                                ; PIN_AH15           ; 169     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; top_enet_rx_clk                                                                                                                                                                                                                                                                                                                                                                                             ; PIN_B14            ; 74      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; top_enet_tx_clk_phy~1                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X79_Y37_N28 ; 1       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; top_tx_clk_to_the_tse_mac                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X80_Y36_N28 ; 906     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                                          ; 1145    ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch|data_out                                                                                                                                                                                                                                                                                                           ; 924     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 905     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                                          ; 898     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 784     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_stall~0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 762     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                      ; 738     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                                          ; 660     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                                                                                                ; 536     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_offset_field[0]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 352     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|fetch                                                                                                                                                                                                ; 308     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 296     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                                                                                                ; 290     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_line_field[0]                                                                                                                                                                                                                                                                                                                                                                                                                               ; 270     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_offset_field[1]                                                                                                                                                                                                                                                                                                                                                                                                                             ; 260     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_tx_descriptor_read_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                                                                             ; 225     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[5]                                                                                                                                                 ; 224     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|rd_addr[0]                                                                                                                                                                                                                                                     ; 212     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_stall                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 211     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_std_synchronizer:U_SYNC_3|dreg[1]                                                                                                                                                                                                                                                      ; 197     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|global_reset                                                                                                                                                                                                                                                                                                                                                                                                          ; 193     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                                          ; 180     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_rx_descriptor_read_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                                                                             ; 177     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|counter[15]~17                                                                                                                                                                                                                                                                                                                                                                                        ; 174     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|rd_addr[1]                                                                                                                                                                                                                                                     ; 170     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_line_field[1]                                                                                                                                                                                                                                                                                                                                                                                                                               ; 169     ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 168     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipefull~0                                                                                                                                                                   ; 163     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                                                                                                                                          ; 152     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM|waitrequest_out~3                                                                                                                                                                                         ; 150     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|slave_readdatavalid                                                                                                                                                                                                                                                                                                                                                                                                 ; 144     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch|data_out                                                                                                                                                                                                                                                                                                                         ; 128     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_data_master_granted_cpu_ddr_clock_bridge_s1~0                                                                                                                                                                                                                                                                                                                                                  ; 119     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|cdvw_proc~1                                                                                                                                      ; 109     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 103     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slave_readdatavalid                                                                                                                                                                                                                                                                                                                                                                                             ; 102     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch|data_out                                                                                                                                                                                                                                                                                   ; 101     ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[4]                                                                                                                                                                                                                                                                    ; 94      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 93      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[8]                                                                                                                                                 ; 92      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_read                                                                                                                                                                                                                                                                                      ; 87      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_line_field[2]                                                                                                                                                                                                                                                                                                                                                                                                                               ; 87      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[14]                                                                                                                                                ; 86      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|Selector33~0                                                                                                                                     ; 81      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\cdvw_block:sig_cdvw_calc_1t                                                                                                                     ; 80      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|always10~0                                                                                                                                                                                                                                                                                                ; 80      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|always10~0                                                                                                                                                                                                                                                                                                ; 80      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                                                                                              ; 80      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|int_wrfull                                                                                                                                                                                                                                                                                               ; 80      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_instruction_master_qualified_request_cpu_ddr_clock_bridge_s1~1                                                                                                                                                                                                                                                                                                                                 ; 78      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_read                                                                                                                                                                                                                                                                                      ; 77      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[16]                                                                                                                                                ; 75      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|seq_pll_select_ccd[1]~0                                                                                                                                                                                                                 ; 73      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal10~0                                                                                                                                                                                                                                                  ; 72      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_track                                                                                                                           ; 72      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 72      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_stall                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 71      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_line_field[4]                                                                                                                                                                                                                                                                                                                                                                                                                               ; 71      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[5]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 70      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1|r_0~6                                                                                                                                                                                                                                                                                                                                                          ; 70      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 69      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 68      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 67      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_1~3                                                                                                                                                                                                                                                                                                                                                                                                              ; 67      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_1~1                                                                                                                                                                                                                                                                                                                                                                                                              ; 67      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_fill_active                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 65      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_waitrequest_adapter:the_pipeline_bridge_before_tristate_bridge_waitrequest_adapter|use_registered                                                                                                                                                                                                                                        ; 65      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|v_cdvw_state~46                                                                                                                                  ; 64      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|always3~1                                                                                                                                                                                                                                                                                                                                                                                                             ; 64      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|always0~0                                                                                                                                                                                                                                                                                                                                                                                                             ; 64      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_en                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 64      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch|data_out                                                                                                                                                                                                                                                                                                   ; 64      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_waitrequest_adapter:the_pipeline_bridge_before_tristate_bridge_waitrequest_adapter|set_use_registered                                                                                                                                                                                                                                    ; 64      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|comb~0                                                                                                                                                                                                                                                                                                                                                                                             ; 63      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_grant_vector[4]~1                                                                                                                                                                                                                                                                                                                                                                   ; 62      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_grant_vector[2]~0                                                                                                                                                                                                                                                                                                                                                                   ; 61      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.calculating                                                                                                                ; 60      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 58      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|Equal6~2                                                                                                                                                                                                                                                                                                                                                                                                                          ; 58      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal10~1                                                                                                                                                                                                                                                  ; 58      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|readdata[4]~1                                                                                                                                                                                                                                                                                                                                                                                                         ; 56      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[9]                                                                                                                                                 ; 56      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[3]                                                                                                                                                 ; 55      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_instruction_master_granted_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                                                                                                             ; 55      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_grant_vector[1]~0                                                                                                                                                                                                                                                                                                                                                                ; 54      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|comb~2                                                                                                                                                                                                                                                                                                                                                                                             ; 54      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|run~0                                                                                                                                                                                                                                                                                           ; 53      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|run~1                                                                                                                                                                                                                                                                                           ; 53      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[5]                                                                                                                                                                                                                                                                    ; 53      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]                                                                                                                                                                       ; 52      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                                                                                                                                                                ; 52      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_avalon_reg:the_cpu_nios2_avalon_reg|oci_ienable[22]                                                                                                                                                                                                                                                                                                                                                         ; 52      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|delayed_run                                                                                                                                                                                                                                                                                               ; 52      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|delayed_run                                                                                                                                                                                                                                                                                               ; 52      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|pollen_clear_run~0                                                                                                                                                                                                                                                                              ; 50      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|pollen_clear_run~0                                                                                                                                                                                                                                                                              ; 49      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always1~0                                                                                                                                                                                                                                                                   ; 48      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 48      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|process_12~0                                                                                                                                   ; 47      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|cal_complete                                                                                                                                   ; 47      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|cpu_data_master_granted_pipeline_bridge_before_tristate_bridge_s1~0                                                                                                                                                                                                                                                                                            ; 47      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[1]                                                                                                                                                                                                               ; 46      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[2]                                                                                                                                                                                                               ; 46      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|p1_full_1~0                                                                                                                                                                                                                                                                 ; 46      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_grabber:the_sgdma_tx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                         ; 46      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_line_field[5]                                                                                                                                                                                                                                                                                                                                                                                                                               ; 46      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|Equal6~4                                                                                                                                                                                                                                                                                                                                                                                                                          ; 45      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_issue                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 45      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 44      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 44      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 44      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 44      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|Equal6~3                                                                                                                                                                                                                                                                                                                                                                                                                          ; 43      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_shift16_reg2                                                                                                                                                                                                                                              ; 43      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_grabber:the_sgdma_rx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                                         ; 43      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_en_d1                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 43      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                                                                                                                                                              ; 43      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_read                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 43      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem_rd_addr[2]~2                                                                                                                                                                                                                                               ; 42      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem_rd_addr[0]~1                                                                                                                                                                                                                                               ; 42      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem_rd_addr[1]~0                                                                                                                                                                                                                                               ; 42      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_reset                                                                                                                                  ; 42      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[3]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 42      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~363                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~362                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~361                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~360                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~359                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~358                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~357                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~356                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|mem~330                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_avalon_if:avalon_if_inst|avalon_write_req~0                                                                                                                                                           ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|to_chip_r[0]                                                                                                                                                                                         ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[2]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[1]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[0]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 41      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~10                                                                                                                                                                                                                               ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~9                                                                                                                                                                                                                                ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~7                                                                                                                                                                                                                                ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~6                                                                                                                                                                                                                                ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ld_align_sh16                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                                                                                                ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|crc_fwd                                                                                                                                                                                                                               ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|hbreak_enabled                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mem_bypass_pending                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|cpu_data_master_qualified_request_slow_peripheral_bridge_s1~0                                                                                                                                                                                                                                                                                                                                  ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[5]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[6]                                                                                                                                                                                                                                                                    ; 40      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                                     ; 39      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                                                                                                                                                                                       ; 39      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_pipe_flush                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 39      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_instruction_master_qualified_request_cpu_jtag_debug_module~1                                                                                                                                                                                                                                                                                                                                       ; 39      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[4]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 39      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                                                                                                                                       ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|stage_0                                                                                                                                                                                                                                                                     ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|slow_peripheral_bridge_s1_read~0                                                                                                                                                                                                                                                                                                                                                               ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[0]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[1]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[2]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[3]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                                                                                                    ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_line_field[3]                                                                                                                                                                                                                                                                                                                                                                                                                               ; 38      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                                     ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[4]~24                                                                                                                                                                                                                                                                                                                                                                                                                            ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[3]~19                                                                                                                                                                                                                                                                                                                                                                                                                            ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[2]~14                                                                                                                                                                                                                                                                                                                                                                                                                            ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[1]~9                                                                                                                                                                                                                                                                                                                                                                                                                             ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[0]~4                                                                                                                                                                                                                                                                                                                                                                                                                             ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_init                                                                                                              ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[6]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[7]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[8]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[9]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|fifo_contains_ones_n                                                                                                                                                                                                                                                        ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_sdr~0                                                                                                                                                                                                                                                                                  ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_jtag_debug_module_phy|virtual_state_cdr~0                                                                                                                                                                                                                                                                                  ; 37      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_to_write                                                                                                                                                                                                                          ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[9]~49                                                                                                                                                                                                                                                                                                                                                                                                                            ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[8]~44                                                                                                                                                                                                                                                                                                                                                                                                                            ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[7]~39                                                                                                                                                                                                                                                                                                                                                                                                                            ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[6]~34                                                                                                                                                                                                                                                                                                                                                                                                                            ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_tag_rd_addr_nxt[5]~29                                                                                                                                                                                                                                                                                                                                                                                                                            ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|Equal1~1                                                                                                                                                                                                                                                                                                                                                                                                ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_program_cal_mrs                                                                                                                        ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|cpu_data_master_requests_slow_peripheral_bridge_s1~2                                                                                                                                                                                                                                                                                                                                           ; 36      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|master_waitrequest_delayed~0                                                                                                                                                                                                                                                                                                                                                                                    ; 36      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                                     ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|pipeline_bridge_before_tristate_bridge_m1_read_data_valid_ext_flash_s1_shift_register[1]                                                                                                                                                                                                                                                                                     ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                                                             ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|dgwb_wdp_ovride                                                                                                                                  ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|master_read~0                                                                                                                                                                                                                                                                                                                                                                                                   ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                                                                         ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                                                                         ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[9]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[8]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[7]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[6]                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 35      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|Equal6~5                                                                                                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[17]                                                                                                                                                                                                                                                                            ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[18]                                                                                                                                                                                                                                                                            ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                                                                                                                                  ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_data_rd_addr_nxt[2]~14                                                                                                                                                                                                                                                                                                                                                                                                                           ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_data_rd_addr_nxt[1]~9                                                                                                                                                                                                                                                                                                                                                                                                                            ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_ic_data_rd_addr_nxt[0]~4                                                                                                                                                                                                                                                                                                                                                                                                                            ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac_control_port_arbitrator:the_tse_mac_control_port|tse_mac_control_port_read~0                                                                                                                                                                                                                                                                                                                                                                              ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[11]                                                                                                                                                ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_gen:cmd_gen_inst|int_col_and_bank_width[0]                                                                                                                                                        ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_ddr_clock_bridge_s1_grant_vector[1]~0                                                                                                                                                                                                                                                                                                                                                          ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[10]                                                                                                                                                                                                                                                                                                                                                                     ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 34      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always35~1                                                                                                                                                                                                                                                                                    ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|Equal6~6                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|Equal6~1                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_read_read_r                                                                                                                                                                                                                                                                          ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_read_read_r                                                                                                                                                                                                                                                                          ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|Add8~2                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|half_duplex_ena_reg2                                                                                                                                                                                                                                         ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|cpu_instruction_master_read_data_valid_pipeline_bridge_before_tristate_bridge_s1                                                                                                                                                                                                                                                                               ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|norm_intr_req                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1|always1~0                                                                                                                                                                                                                                                           ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|cpu_data_master_read_data_valid_pipeline_bridge_before_tristate_bridge_s1                                                                                                                                                                                                                                                                                      ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|cpu_data_master_read_data_valid_descriptor_memory_s1_shift_register                                                                                                                                                                                                                                                                                                                                      ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[21]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                                                                     ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter_control_slave_arbitrator:the_performance_counter_control_slave|slow_peripheral_bridge_m1_read_data_valid_performance_counter_control_slave_shift_register                                                                                                                                                                                                                                                                                     ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1|pipeline_bridge_before_tristate_bridge_m1_readdatavalid~0                                                                                                                                                                                                                                                                                                      ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|pipeline_bridge_before_tristate_bridge_m1_read_data_valid_max2_s1_shift_register[1]                                                                                                                                                                                                                                                                                          ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_burst_count[0]                                                                                                                     ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_src2_hazard_E                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_src1_hazard_M                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_logic                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_hbreak_req                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_break_a~0                                                                                                                                                                                                                                                                   ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_instruction_master_granted_cpu_ddr_clock_bridge_s1~0                                                                                                                                                                                                                                                                                                                                           ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 33      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[31]~0                                                                                                                                                                                                                                               ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3~12                                                                                                                                                                                                                               ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                                                                                                                                   ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt~1                                                                                                                                                                                                                                                 ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal2~0                                                                                                                                                                                                                                                   ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt_add_len                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|always4~1                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|always1~0                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                   ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                     ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|always10~1                                                                                                                                                                                                                                                                                                ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|always10~1                                                                                                                                                                                                                                                                                                ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg~64                                                                                                                                                                                                                                                                       ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~1                                                                                                                                                                                                                                                                                     ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always8~0                                                                                                                                                                                                                                                                                     ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always54~1                                                                                                                                                                                                                                                                                    ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always57~0                                                                                                                                                                                                                                                                                    ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always60~0                                                                                                                                                                                                                                                                                    ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always63~1                                                                                                                                                                                                                                                                                    ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|Equal6~7                                                                                                                                                                                                                                                                                                                                                                                                                          ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                                                 ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                                               ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                                                 ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                                               ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_rot_rn[3]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_rot_rn[2]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[5]                                                                                                                                                                ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_instruction_master_read_data_valid_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                                                                                                     ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_rot_rn[4]                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[12]~25                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[11]~23                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[10]~21                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[9]~19                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[12]~15                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[11]~14                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[10]~13                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[9]~12                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                                                                                                                                                                                                                                             ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3jd1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_ctrl_mem                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                                                                                               ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_rot_fill_bit                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_mul_stall_d3                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                     ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_logic_op[0]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_logic_op[1]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|time_to_write~1                                                                                                                                                                                                                                                                                                                                                              ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[31]~17                                                                                                                                                                                                                                                                                                                                                                  ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_break:the_cpu_nios2_oci_break|break_readreg~0                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                                                                                                           ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|state.READWRITE                                                                                                                                                                                      ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_write                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|Add8~5                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|W_regnum_a_cmp_D                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_slow_inst_sel                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|W_regnum_b_cmp_D                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 32      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~0_Duplicate_2                                                                                                                                                                                                                                        ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[7]                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[6]                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[5]                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[4]                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[3]                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[2]                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[1]                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_reg[0]                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                                                                                                                               ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|control_reg_en~0                                                                                                                                                                                                                                                                                ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|control_reg_en~0                                                                                                                                                                                                                                                                                ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|comb~0                                                                                                                                                                                                                                                                                                                                                                                         ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|state.s_operational                                                                                                                              ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[0]~18                                                                                                                                                                                                                                                                                                                                                                   ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|ac_state.s_0                                                                                                                                   ; 31      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|always35~1                                                                                                                                                                                           ; 31      ;
; top_reset_n~input                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 30      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|cdvw_proc~2                                                                                                                                      ; 30      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                                                                                                   ; 30      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[0]                                                                                                                                                                                                                                                ; 30      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[1]                                                                                                                                                                                                                                                ; 30      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_timing_param:timing_param_inst|act_to_act[0]                                                                                                                                      ; 30      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated|counter_reg_bit[1]                                                                                                                                                                                                                                                                                                     ; 30      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                                                                     ; 30      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 30      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 29      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 29      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_readdata~0                                                                                                                                                                                                                                                                                                                                                                                         ; 29      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[1]                                                                                                                                                                                                                            ; 29      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|do_precharge_all_r                                                                                                                                                                                   ; 29      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ctl_init_success                                                                                                                                                                      ; 29      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[11]                                                                                                                                                                                                                                                                   ; 29      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv_found                                                                                                                   ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_crst                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_exception                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_break                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_refetch                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_retaddr                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_rx_descriptor_read_granted_descriptor_memory_s1~0                                                                                                                                                                                                                                                                                                                                                  ; 28      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~218                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~215                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dimm_driving_dq                                                                                                                              ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~213                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~201                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|delayed_write_command_valid                                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~200                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~199                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~198                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe~197                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst|afi_wlat_r[0]                                                                                                                                                                                                ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|do_activate_r                                                                                                                                                                                        ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|Equal0~6                                                                                                                                                                                                                                                                                                                                                                     ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[15]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[14]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[13]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[10]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 27      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[11]_OTERM597                                                                                                                                                                                                                                    ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                                                                                                          ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                                                                                                                                       ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_wlat                                                                                                                      ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|always3~0                                                                                                                                                                    ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|hd_ena_int~0                                                                                                                                                                                                                          ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer_s1_arbitrator:the_high_res_timer_s1|high_res_timer_s1_chipselect~0                                                                                                                                                                                                                                                                                                                                                                                 ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~1                                                                                                                                                                                                                                                                                     ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|time_to_write~0                                                                                                                                                                                                                                                                                                                                                              ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_adjust_resync                                                                                                     ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[12]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[11]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 26      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                                                                                                        ; 25      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_req_rsc_shift[7]                                                                                                                  ; 25      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|state~29                                                                                                                                         ; 25      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                                                                                            ; 25      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst|afi_wlat_r[1]                                                                                                                                                                                                ; 25      ;
; top_counter[22]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 25      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|Add2~12                                                                                                                                                                                                                                                                                                                                                                                            ; 25      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|Add2~4                                                                                                                                                                                                                                                                                                                                                                                             ; 25      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                                                      ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_address~49                                                                                                                                                                                                                                                                                                                                                                                       ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_address~48                                                                                                                                                                                                                                                                                                                                                                                       ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|write_command_data_reg[56]                                                                                                                                                                                                                                                                                                                                                                            ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_DATA                                                                                                                                                                                                                                         ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[12]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|always97~0                                                                                                                                                                                                                                                                  ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                                                                                               ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                             ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                                   ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx|controlbitsfifo_rdreq                                                                                                                                                                                                                                                                                   ; 24      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|Add14~0                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_prog_user_mrs                                                                                                                          ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|ac_state.s_1                                                                                                                                   ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst|ecc_wdata_fifo_read                                                                                                                                                                                          ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|state.DO2                                                                                                                                                                                            ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_read                                                                                                                                                                                                                                                                                                                                                                                             ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_valid_from_E                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~0                                                                                                                                                                                                                                                                                    ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|seq_ac_sel                                                                                                                                     ; 23      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                                                                                                                             ; 22      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                                                                                                           ; 22      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[16]                                                                                                                                                                                                                                                                            ; 22      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_rden~3                                                                                                                                                                                                                                                    ; 22      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|sgdma_tx_m_read_read_data_valid_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                                                                                                            ; 22      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|do_write_r                                                                                                                                                                                           ; 22      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1|pipeline_bridge_before_tristate_bridge_m1_dbs_address[1]                                                                                                                                                                                                                                                                                                       ; 22      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_m1_arbitrator:the_slow_peripheral_bridge_m1|slow_peripheral_bridge_m1_readdata~0                                                                                                                                                                                                                                                                                                                                                           ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_poa_mtp                                                                                                   ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_timing_param:timing_param_inst|four_act_to_act[0]                                                                                                                                 ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[14]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|updated_one_count~0                                                                                                                                                                                                                                                         ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|reg_wr~0                                                                                                                                                                                                                                                                                     ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]~6                                                                                                                                                                                                                                                                                                                                                                              ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_m1_arbitrator:the_slow_peripheral_bridge_m1|slow_peripheral_bridge_m1_latency_counter                                                                                                                                                                                                                                                                                                                                                      ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[17]                                                                                                                                                                                                                                                                   ; 21      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                                                                                                                               ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                                   ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                                                   ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|Equal3~4                                                                                                                                                                                                                                                                                                                                                                                                ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|do_restart                                                                                                                                                                                                                                                                                      ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|do_restart                                                                                                                                                                                                                                                                                      ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_col_reg2                                                                                                                                                                                                                        ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_rdv                                                                                                       ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|dgb_ac_access_gnt_r                                                                                                                                                                   ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_run_init_seq                                                                                                                           ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_1_in|cycloneIII_3c120_niosII_standard_sopc_clock_1_in_read                                                                                                                                                                                                                                                                                            ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_DATA                                                                                                                                                                                                                                                                             ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_upstream_adapter:the_pipeline_bridge_before_tristate_bridge_upstream_adapter|s1_readdatavalid                                                                                                                                                                                                                                            ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|m_write_write                                                                                                                                                                                                                                                                                                                                                                                         ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|cpu_data_master_requests_descriptor_memory_s1~4                                                                                                                                                                                                                                                                                                                                                          ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|do_read_r                                                                                                                                                                                            ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|flash_tristate_bridge_avalon_slave_arbitrator:the_flash_tristate_bridge_avalon_slave|max2_s1_in_a_read_cycle~0                                                                                                                                                                                                                                                                                                                                                    ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[18]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[17]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[25]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 20      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[14]                                                                                                                                                                                                                           ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|Selector16~6                                                                                                                                                                                                                                                                                  ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|Selector16~5                                                                                                                                                                                                                                                                                  ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always65~0                                                                                                                                                                                                                                                                                    ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                  ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|source_stream_valid_reg                                                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|generate_wdata                                                                                                                                   ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|reg_rd~0                                                                                                                                                                                                                                                                                     ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|Equal15~0                                                                                                                                        ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_mtp                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|ac_state.s_10                                                                                                                                  ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_relax                                                                                                          ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bypass:bypass_inst|always75~0                                                                                                                                                     ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[16]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_iw[0]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst|Add0~0                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_wait                                                                                                                                                                                                                           ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                      ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac_control_port_arbitrator:the_tse_mac_control_port|cpu_data_master_qualified_request_tse_mac_control_port~0                                                                                                                                                                                                                                                                                                                                                 ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal9~0                                                                                                                                                                                                                                                   ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[3]                                                                                                                                                                                                                                                                             ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[31]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[26]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[24]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[23]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[22]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[20]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[19]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[16]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[27]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 19      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[2]_OTERM659_OTERM739                                                                                                                                                                                                                                 ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                                                                                                                                              ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_END_FRM                                                                                                                                                                                                                                      ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.valid_result                                                                                                               ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|tracking_update_due                                                                                                                              ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|always0~2                                                                                                                                                                                                                                                                                                      ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_sel[1]                                                                                                                                                                                                                                                                                               ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_2_in|cycloneIII_3c120_niosII_standard_sopc_clock_2_in_in_a_read_cycle                                                                                                                                                                                                                                                                                 ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[3]                                                                                                                     ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[13]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[15]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_addr_cmd:addr_cmd_inst|combi_addr~0                                                                                                                                                                                                   ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_2_in|slow_peripheral_bridge_m1_qualified_request_cycloneIII_3c120_niosII_standard_sopc_clock_2_in~0                                                                                                                                                                                                                                                   ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_sel[0]                                                                                                                                                                                                                                                                                               ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[30]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[29]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[28]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_writedata[21]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|do_auto_precharge_r                                                                                                                                                                                  ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[16]                                                                                                                                                                                                                                                                   ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[18]                                                                                                                                                                                                                                                                   ; 18      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_wrt_cntl:U_LBW|ff_wren~0                                                                                                                                                                                                                                                 ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[0]                                                                                                                                                                                                               ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|master_nativeaddress[0]                                                                                                                                                                                                                                                                                                                                           ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|master_nativeaddress[0]                                                                                                                                                                                                                                                                                                                                           ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|master_nativeaddress[0]                                                                                                                                                                                                                                                                                                                                           ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_phs_shft_end                                                                                                                                 ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                                                                                                                                                                                       ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_dval                                                                                                                                                                                                                                                   ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|valid_wreq                                                                                                                                                                                                                   ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|m_readfifo_rdreq~0                                                                                                                                                                                                                                                                                                                                                                              ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                                                                                                                                                                                             ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|process_10~0                                                                                                                                     ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_data_ram_ld_align_sign_bit                                                                                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0_in_arbitrator:the_cycloneIII_3c120_niosII_standard_sopc_clock_0_in|cycloneIII_3c120_niosII_standard_sopc_clock_0_in_read                                                                                                                                                                                                                                                                                            ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[11]                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_waitrequest_adapter:the_pipeline_bridge_before_tristate_bridge_waitrequest_adapter|s1_waitrequest                                                                                                                                                                                                                                        ; 17      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|tx_ethernet_mode_reg2                                                                                                                                                                                                                                                                    ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|always3~0                                                                                                                                                                                                                ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                                                                                                                                     ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~5                                                                                                                                                                                                                            ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_lb_read_cntl:U_LBR|Selector1~0                                                                                                                                                                                                                                              ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_length[15]~45                                                                                                                                                                                                        ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                                                                                                                                                                                                              ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[7]~0                                                                                                                                                                                                                                                                                               ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|control_reg_en~0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|control_reg_en~0                                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|control_reg_en~0                                                                                                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[7]~1                                                                                                                                                                                                                                          ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~48                                                                                                                                                                                                     ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_0:the_cycloneIII_3c120_niosII_standard_sopc_clock_0|always0~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|period_l_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                            ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer:the_high_res_timer|period_h_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                            ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_1:the_cycloneIII_3c120_niosII_standard_sopc_clock_1|always0~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_clock_2:the_cycloneIII_3c120_niosII_standard_sopc_clock_2|always0~0                                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[24]~2                                                                                                                                                                                                                                             ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data[25]~1                                                                                                                                                                                                                                             ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~11                                                                                                                                                                                                                ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|control_status_slave_which_resides_within_sgdma_tx:the_control_status_slave_which_resides_within_sgdma_tx|always2~0                                                                                                                                                                                                                                                                                       ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|control_status_slave_which_resides_within_sgdma_rx:the_control_status_slave_which_resides_within_sgdma_rx|always2~0                                                                                                                                                                                                                                                                                       ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                                                                                                                                                                                                    ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always12~0                                                                                                                                                                                                                                                                                    ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always59~0                                                                                                                                                                                                                                                                                    ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always56~1                                                                                                                                                                                                                                                                                    ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always65~2                                                                                                                                                                                                                                                                                    ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always62~0                                                                                                                                                                                                                                                                                    ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_m1_arbitrator:the_pipeline_bridge_before_tristate_bridge_m1|always2~0                                                                                                                                                                                                                                                                                                                                                      ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~7                                                                                                                                                                                                                ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out~3                                                                                                                                                                                                                                                                                ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_test_dq                                                                                                           ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|remaining_transactions~18                                                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|Equal4~5                                                                                                                                         ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                                                                                               ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|counter[15]~52                                                                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|counter[15]~50                                                                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_left_to_post~2                                                                                                                                                                                                                                                                                                                                                                             ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated|counter_reg_bit[2]                                                                                                                                                                                                                                                                                                     ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[2]                                                                                                                     ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG                                                                                                                                                                                                                                                                                 ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|addr_cmd[0].ba[1]~1                                                                                                                            ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|always35~8                                                                                                                                                                                           ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_timing_param:timing_param_inst|add_lat_on                                                                                                                                         ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|always35~7                                                                                                                                                                                           ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|always35~5                                                                                                                                                                                           ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|always35~3                                                                                                                                                                                           ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                                                                                                                                                                                  ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_kill                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw_valid                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|r_0~2                                                                                                                                                                                                                                                                                                                                                                                                              ; 16      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_write_which_resides_within_sgdma_tx:the_descriptor_write_which_resides_within_sgdma_tx|descriptor_write_write                                                                                                                                                                                                                                                                                  ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_m1_arbitrator:the_slow_peripheral_bridge_m1|slow_peripheral_bridge_m1_readdata~5                                                                                                                                                                                                                                                                                                                                                           ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|timeout_counter[14]~1                                                                                                                            ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|timeout_counter~0                                                                                                                                ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_seek_cdvw                                                                                                         ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bypass:bypass_inst|always30~0                                                                                                                                                     ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                                                                                                                                 ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|Selector57~0                                                                                                                                     ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|controlbitsfifo_wrreq                                                                                                                                                                                                                                                                                     ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|controlbitsfifo_wrreq                                                                                                                                                                                                                                                                                     ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_REG_WAIT                                                                                                                                                                                                                                                                            ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_access_act                                                                                                                             ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_p9f:auto_generated|counter_reg_bit[2]                                                                                                                                                                                                                                                                                                     ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_WR_ADDR                                                                                                                                                                                                                                                                             ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_instruction_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_instruction_master_to_cpu_ddr_clock_bridge_s1|updated_one_count~4                                                                                                                                                                                                                                           ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_cpu_ddr_clock_bridge_s1|updated_one_count~2                                                                                                                                                                                                                                                         ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~17                                                                                                                                                                                                                                                                                                                                                                                             ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|sgdma_tx_m_read_qualified_request_cpu_ddr_clock_bridge_s1~1                                                                                                                                                                                                                                                                                                                                        ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_write_which_resides_within_sgdma_rx:the_descriptor_write_which_resides_within_sgdma_rx|descriptor_write_write                                                                                                                                                                                                                                                                                  ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_wb_active                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|i_read                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram|q_b[30]                                                                                                                                                                                                                                                                         ; 15      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_pos                                                                                                                                                                                                                                                                                   ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                              ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq                                                    ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq                                                    ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Equal2~4                                                                                                                                                                                                                   ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|milisecond_tick_gen_count~0                                                                                                                      ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_rewind_phase                                                                                                      ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_seek_cdvw                                                                                                                       ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|received_data_counter~14                                                                                                                                                                                                                                                                                                                                                                                ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|single_transfer                                                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_pc_nxt~1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|wr_addr[0]                                                                                                                                                                                                                                                     ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo|scfifo_i231:auto_generated|a_dpfifo_rd21:dpfifo|_~0                                                                                                   ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_addr_cmd:addr_cmd_inst|combi_cs_n~0                                                                                                                                                                                                   ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_access_precharge                                                                                                                       ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_pc_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|int_rdempty                                                                                                                                                                                                                                                                                              ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|int_rdempty                                                                                                                                                                                                                                                                                                    ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[3]                                                                                                                                                                                                                                                                                                                                                                                         ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst|Add0~1                                                                                                                                                                                                       ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_afi_block:afi_block_inst|afi_wlat_r[2]                                                                                                                                                                                                ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_WR_WR_ADDR                                                                                                                                                                                                                                                                             ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1|updated_one_count~0                                                                                                                                                                                                                                                 ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|sgdma_tx_descriptor_read_qualified_request_descriptor_memory_s1~1                                                                                                                                                                                                                                                                                                                                        ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|a_graycounter_g47:rdptr_g1p|cntr_cout[0]~0                                                                                                                                                                                                                                                         ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|to_bank_addr_r[1]                                                                                                                                                                                    ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|to_bank_addr_r[0]                                                                                                                                                                                    ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|master_write~0                                                                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]                                                                                                                                                              ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]                                                                                                                                                            ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]                                                                                                                                                            ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_src2[1]                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[20]                                                                                                                                                                                                                                                                   ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[21]                                                                                                                                                                                                                                                                   ; 14      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|sop_reg[1]                                                                                                                                                                                                               ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[1]                                                                                                                                ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]                                                                                                                                                                ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|Selector251~0                                                                                                                                  ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_wait_admin                                                                                                                      ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|WideOr51~0                                                                                                                                     ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|F_iw[16]~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|wr_addr[1]                                                                                                                                                                                                                                                     ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated|counter_reg_bit[0]                                                                                                                                                                                                                                                ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|a_graycounter_f47:rdptr_g1p|_~0                                                                                                                                                                                                                                                                          ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|rd_wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_wd_lat                                                                                                    ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_avalon_if:avalon_if_inst|avalon_read_req~1                                                                                                                                                            ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|always34~1                                                                                                                                                                                           ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[0]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[1]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[3]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[4]                                                                                                                                                                                                                                                                                                                                                                                         ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_iw[3]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_iw[1]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                                              ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[5]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge_s1_arbitrator:the_slow_peripheral_bridge_s1|rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_slow_peripheral_bridge_s1|updated_one_count~2                                                                                                                                                                                                                                                 ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_slavearbiterlockenable                                                                                                                                                                                                                                                                                                                                                              ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|tx_clkena_reg                                                                                                                                                                                                                                                                             ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|slow_peripheral_bridge_m1_requests_jtag_uart_avalon_jtag_slave~0                                                                                                                                                                                                                                                                                                                           ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]                                                                                                                                                              ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]                                                                                                                                                              ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]                                                                                                                                                              ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]                                                                                                                                                              ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]                                                                                                                                                              ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.found_a_good_edge                                                                                                                 ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]                                                                                                                                                            ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]                                                                                                                                                            ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]                                                                                                                                                            ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[1]                                                                                                                                                                                                                            ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[0]                                                                                                                                                                                                                                                   ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_src2[0]                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_src2[2]                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram|q_b[31]                                                                                                                                                                                                                                                                         ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|Add2~12                                                                                                                                                                                                                                                                                                                                                                                                  ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|Add2~2                                                                                                                                                                                                                                                                                                                                                                                                   ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_line_field[7]                                                                                                                                                                                                                                                                                                                                                                                                                               ; 13      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[19]                                                                                                                                                                                                                                                                   ; 13      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[1]                                                                                                                                                                                                                            ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|v_cdvw_state~8                                                                                                                                   ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.working_window[0]                                                                                                                 ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[0]                                                                                                                                ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv[0]~0                                                                                                                    ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector1~2                                                                                                                                                                                                                ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|shift_in_mmc_seq_value~0                                                                                                                         ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_rsc_drift[7]                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_flush_datapath                                                                                                    ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_last_state.s_rsc_seek_cdvw                                                                                                    ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|Selector253~0                                                                                                                                  ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|always1~0                                                                                                                                                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|desc_reg_en                                                                                                                                                                                                                                                                                               ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|desc_reg_en                                                                                                                                                                                                                                                                                               ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|Equal0~3                                                                                                                                         ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|admin_req_extended                                                                                                                             ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|state.s_read_mtp                                                                                                                                 ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|always51~1                                                                                                                                             ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_zeros                                                                                                                     ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_ones                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[4]                                                                                                                     ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[0]                                                                                                                           ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|ac_state.s_11                                                                                                                                  ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_topup_refresh_done                                                                                                                     ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[2]                                                                                                                                                 ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipefull[2]                                                                                                                                                                  ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipefull[1]                                                                                                                                                                  ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[5]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_iw[5]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|current_bank[1]                                                                                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|\ac_mux:mem_clk_disable[0]                                                                                                                                                            ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                                                                                                                                                                                    ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[6]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[7]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[8]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[9]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[10]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[11]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[14]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_instruction_master_requests_cpu_ddr_clock_bridge_s1~0                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|high_res_timer_s1_arbitrator:the_high_res_timer_s1|Equal0~1                                                                                                                                                                                                                                                                                                                                                                                                       ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|reset_n_sources~1                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|comb~0                                                                                                                                                                                                                                                                                                                                                         ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|cpu_instruction_master_granted_pipeline_bridge_before_tristate_bridge_s1~0                                                                                                                                                                                                                                                                                     ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]                                                                                                                                                              ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]                                                                                                                                                            ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_src2[3]                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|E_src2[4]                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[0][11]                                                                                                                                                                  ; 12      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[10]                                                                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_rden~7                                                                                                                                                                                                                                                    ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|state.STM_TYP_NEG                                                                                                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_mimic:mmc|mimic_state.000                                                                                                                                                                                                                             ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_data_int[7]                                                                                                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_data_int[6]                                                                                                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_data_int[5]                                                                                                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_data_int[4]                                                                                                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_data_int[3]                                                                                                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_data_int[2]                                                                                                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_data_int[1]                                                                                                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_data_int[0]                                                                                                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[2]                                                                                                                                ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[3]                                                                                                                                ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_WAIT_COL_1                                                                                                                                                                                                   ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[0]                                                                                                                          ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|Equal7~1                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_last_state.s_trk_adjust_resync                                                                                                ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|dgrb_state_proc~0                                                                                                                                ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|curr_cmd.cmd_idle                                                                                                                                ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|WideOr2~0                                                                                                                                        ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|finished_state                                                                                                                                 ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_rank_monitor:rank_monitor_inst|int_enter_power_saving_ready~0                                                                                                                     ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_timing_adapter32:U_TIMING_ADAPTER|altera_tse_timing_adapter_fifo32:timing_adapter_fifo|wr_addr[2]                                                                                                                                                                                                                                                     ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|Selector4~0                                                                                                                                                                                                                                                                                                                                                                                             ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|D_iw[8]                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_1100_step                                                                                                                 ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[6]                                                                                                                     ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_last_state.s_ac_read_mtp                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_refresh_done                                                                                                                           ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|ac_state.s_2                                                                                                                                   ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_idle                                                                                                           ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipefull[3]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|write_req_to_cmd_gen~0                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipefull[0]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|Equal171~1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_enable                                                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[2]                                                                                                                                                                                                                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_unreg_firsttransfer~0                                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[2]                                                                                                                                                                                                                                                                                                                                                                      ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                              ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|current_bank[0]                                                                                                                                                                                      ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_ddr_clock_bridge_s1_slavearbiterlockenable                                                                                                                                                                                                                                                                                                                                                     ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|do_refresh_r                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                                                                                                                                                    ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_downstream_adapter:the_pipeline_bridge_before_tristate_bridge_downstream_adapter|m1_read                                                                                                                                                                                                                                                 ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                                                                                              ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[2]                                                                                                                                                                                                                                                 ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|en                                                                                                                                                                                                                                                                                     ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[3]                                                                                                                                                                                                             ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[4]                                                                                                                                                                                                             ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[0]                                                                                                                                                                                                                            ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_wait                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]                                                                                                                                                            ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                                                                                            ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[2]                                                                                                                                                                                                                            ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram|q_b[32]                                                                                                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram|q_b[33]                                                                                                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram|q_b[34]                                                                                                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram|q_b[35]                                                                                                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram|q_b[36]                                                                                                                                                                                                                                                                         ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[3][11]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[2][11]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[1][11]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[3][10]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[2][10]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[1][10]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|pipe[0][10]                                                                                                                                                                  ; 11      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[15]                                                                                                                                                                                                                                                                   ; 11      ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                                                               ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|always0~0                                                                                                                                                                                                                                                                              ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_std_synchronizer:U_SYNC_1|dreg[1]                                                                                                                                                                                                                                                                             ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                      ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                      ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                     ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]                                                                                                                                                                                                                                                 ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]                                                                                                                                                                                                                                                 ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                     ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|magic_pkt_ena                                                                                                                                                                                                                         ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_chain:the_sgdma_tx_chain|descriptor_read_which_resides_within_sgdma_tx:the_descriptor_read_which_resides_within_sgdma_tx|descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated|counter_reg_bit[0] ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_chain:the_sgdma_rx_chain|descriptor_read_which_resides_within_sgdma_rx:the_descriptor_read_which_resides_within_sgdma_rx|descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_n9f:auto_generated|counter_reg_bit[0] ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|enable_rx_reg3                                                                                                                                                                                                                        ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_desc_address_fifo:the_sgdma_rx_desc_address_fifo|scfifo:sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                                   ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_desc_address_fifo:the_sgdma_tx_desc_address_fifo|scfifo:sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                                                   ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~0                                                                                                                                                                                                                 ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|refresh_count~15                                                                                                                               ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~1                                                                                                                                                                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always20~0                                                                                                                                                                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always22~0                                                                                                                                                                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~2                                                                                                                                                                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always26~0                                                                                                                                                                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always16~0                                                                                                                                                                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always18~0                                                                                                                                                                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~1                                                                                                                                                                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_frm_stat_ena                                                                                                                                                                                                                       ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|Selector40~0                                                                                                                                     ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_reset_cdvw                                                                                                        ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_delta[7]                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[14]                                                                                                                                                                                                                                                                            ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|Selector24~6                                                                                                                                                                                                                                                                                  ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|Selector24~5                                                                                                                                                                                                                                                                                  ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|write_go_fall_reg                                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_ena                                                                                                                                                                                                                ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                                                                                                                                                                        ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_read_mtp                                                                                                                        ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|always53~0                                                                                                                                             ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_sgdma_tx_m_read_to_cpu_ddr_clock_bridge_s1_module:rdv_fifo_for_sgdma_tx_m_read_to_cpu_ddr_clock_bridge_s1|updated_one_count~2                                                                                                                                                                                                                                                         ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|WideOr0~0                                                                                                                                        ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_dic:wrptr_gp|counter13a[0]                                                                                                                                                                                                                                                                       ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_dic:wrptr_gp|counter13a[1]                                                                                                                                                                                                                                                                       ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_dic:wrptr_gp|counter13a[2]                                                                                                                                                                                                                                                                       ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~2                                                                                                                                                                                                                                                                                           ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~0                                                                                                                                                                                                                                                                                           ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|state.s_rrp_sweep                                                                                                                                ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|state.s_phy_initialise                                                                                                                           ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_left_to_post~3                                                                                                                                                                                                                                                                                                                                                                             ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|comb~3                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_jtag_debug_module_arbitrator:the_cpu_jtag_debug_module|cpu_jtag_debug_module_address[0]~0                                                                                                                                                                                                                                                                                                                                                                     ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                            ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[0]                                                                                                                                                                                                                         ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_0011_step                                                                                                                 ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_dp_offset_nxt[2]~1                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|Equal171~0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|WideOr1~0                                                                                                                                                                                                                                                                                                                                                                                                ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[3]                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                                                                                                                                                                                      ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[2]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[4]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[3]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge_s1_arbitrator:the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1_module:rdv_fifo_for_cpu_data_master_to_pipeline_bridge_before_tristate_bridge_s1|always11~0                                                                                                                                                                                          ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|dgrb_ac_access_req                                                                                                                               ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_data_master_requests_cpu_ddr_clock_bridge_s1                                                                                                                                                                                                                                                                                                                                                   ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|ctl_init_success                                                                                                                                 ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|ctl_init_fail                                                                                                                                    ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_downstream_adapter:the_pipeline_bridge_before_tristate_bridge_downstream_adapter|m1_chipselect                                                                                                                                                                                                                                           ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[0]                                                                                                                                                                                                                                                 ; 10      ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|d_address_line_field[8]                                                                                                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~3_Duplicate_5                                                                                                                                                                                                                                        ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rxd_8[0]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|state.STM_TYP_WAIT_PBL                                                                                                                                                                                                                                ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_en_s[0]                                                                                                                                                                                                                            ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|mac_data_val_reg                                                                                                                                                                                                                                      ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|performance_counter:the_performance_counter|stop_strobe_0~0                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.last_bit_value                                                                                                                    ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sys_clk_timer:the_sys_clk_timer|Equal6~8                                                                                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|Add0~0                                                                                                                                           ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~0                                                                                                                                                                                                                                                                                     ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector7~5                                                                                                                                                                                                                ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_count~10                                                                                                                                     ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_last_state.s_rsc_test_dq                                                                                                      ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|Selector21~0                                                                                                                                                                                                                                                                                  ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_rden~4                                                                                                                                                                                                                                                    ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|ctrl_dgrb_r.command.cmd_read_mtp                                                                                                                 ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|LessThan9~1                                                                                                                                      ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_last_state.s_adv_wd_lat                                                                                                                 ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_idle                                                                                                                            ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_dic:wrptr_gp|counter13a[3]                                                                                                                                                                                                                                                                       ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state~35                                                                                                                                       ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|Selector179~0                                                                                                                                    ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_ctrl:ctrl|state.s_poa                                                                                                                                      ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][3]~5                                                                                                                                           ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][0]~3                                                                                                                                           ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][1]~1                                                                                                                                           ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bank_timer:bank_timer_inst|open[0][2]~0                                                                                                                                           ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_dp_offset_nxt[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                                         ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[13]                                                                                                                                                                                                                                                                            ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_alu_result[0]                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonAReg~1                                                                                                                                                                                                                                                                                                                                                                       ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sysid_control_slave_arbitrator:the_sysid_control_slave|slow_peripheral_bridge_m1_granted_sysid_control_slave~0                                                                                                                                                                                                                                                                                                                                                    ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                                                                                                                                  ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|addr_cmd~47                                                                                                                                    ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_bank_timer_wrapper:bank_timer_wrapper_inst|alt_ddrx_bypass:bypass_inst|always70~0                                                                                                                                                     ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_cmd_queue:cmd_queue_inst|wreq_to_fifo~0                                                                                                                                                               ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_01_pairs                                                                                                                  ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|Equal1~1                                                                                                                                         ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_last_state.s_ac_read_rdv                                                                                                  ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|Selector259~3                                                                                                                                  ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|ac_state.s_5                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_idle                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_refresh                                                                                                                                ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|state.s_topup_refresh                                                                                                                          ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|addr_cmd~5                                                                                                                                     ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_admin:admin|ac_state.s_13                                                                                                                                  ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command.cmd_init_dram                                                                                                                                        ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_state_machine:state_machine_inst|state.FETCH                                                                                                                                                                                          ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|a_graycounter_aic:wrptr_gp|counter10a[0]                                                                                                                                                                                                                                                                 ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|transactions_left_to_post~0                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[5]                                                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_read:the_sgdma_tx_m_read|m_read_state[0]                                                                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_ddr_clock_bridge_s1_arb_winner~0                                                                                                                                                                                                                                                                                                                                                               ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|descriptor_memory_s1_firsttransfer~0                                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|a_fffifo:subfifo|a_fefifo:fifo_state|state_empty                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[2]                                                                                                                                                                                                                         ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[1]                                                                                                                                                                                                                            ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[2]                                                                                                                                                                                                                            ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~21                                                                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|mdio_wait                                                                                                                                                                                                                                                                                                      ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|ddr2_sdram_phy_alt_mem_phy_dgwb:dgwb|dgwb_ac_access_req                                                                                                                               ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_jtag_debug_module_wrapper:the_cpu_jtag_debug_module_wrapper|cpu_jtag_debug_module_sysclk:the_cpu_jtag_debug_module_sysclk|jdo[35]                                                                                                                                                                                                                                                                                 ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge_s1_arbitrator:the_cpu_ddr_clock_bridge_s1|cpu_ddr_clock_bridge_s1_read~0                                                                                                                                                                                                                                                                                                                                                                     ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_data_master_arbitrator:the_cpu_data_master|cpu_data_master_run~6                                                                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|cpu_data_master_qualified_request_descriptor_memory_s1                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[3]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[7]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[2]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[6]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[1]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[5]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[0]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[4]                                                                                                                                                                                                                              ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|cpu_data_master_requests_descriptor_memory_s1~5                                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|led_pio_s1_arbitrator:the_led_pio_s1|led_pio_s1_chipselect~1                                                                                                                                                                                                                                                                                                                                                                                                      ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pipeline_bridge_before_tristate_bridge:the_pipeline_bridge_before_tristate_bridge|pipeline_bridge_before_tristate_bridge_downstream_adapter:the_pipeline_bridge_before_tristate_bridge_downstream_adapter|m1_write                                                                                                                                                                                                                                                ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[1]                                                                                                                                                                                                                                                 ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|Add2~18                                                                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory_s1_arbitrator:the_descriptor_memory_s1|Add2~8                                                                                                                                                                                                                                                                                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[22]                                                                                                                                                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[23]                                                                                                                                                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[24]                                                                                                                                                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|q_b[25]                                                                                                                                                                                                                                                                   ; 9       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_m_write:the_sgdma_rx_m_write|byteenable_gen_which_resides_within_sgdma_rx:the_byteenable_gen_which_resides_within_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_sgdma_rx:the_thirty_two_bit_byteenable_FSM|transfer_done~6                                                                                                                                                                                           ; 8       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_mimic:mmc|shift_reg_s_clr                                                                                                                                                                                                                             ; 8       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always15~8                                                                                                                                                                                                                            ; 8       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always15~7                                                                                                                                                                                                                            ; 8       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always15~6                                                                                                                                                                                                                            ; 8       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always15~5                                                                                                                                                                                                                            ; 8       ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always15~4                                                                                                                                                                                                                            ; 8       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                             ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_bht_ram.mif                 ; M9K_X64_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_data_module:cpu_dc_data|altsyncram:the_altsyncram|altsyncram_pif1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32   ; None                            ; M9K_X78_Y44_N0, M9K_X104_Y53_N0, M9K_X78_Y42_N0, M9K_X78_Y39_N0, M9K_X104_Y52_N0, M9K_X78_Y51_N0, M9K_X104_Y51_N0, M9K_X104_Y54_N0, M9K_X104_Y47_N0, M9K_X104_Y45_N0, M9K_X104_Y44_N0, M9K_X78_Y52_N0, M9K_X64_Y54_N0, M9K_X78_Y53_N0, M9K_X78_Y46_N0, M9K_X78_Y54_N0, M9K_X64_Y53_N0, M9K_X78_Y45_N0, M9K_X104_Y43_N0, M9K_X78_Y43_N0, M9K_X104_Y40_N0, M9K_X64_Y39_N0, M9K_X104_Y39_N0, M9K_X104_Y41_N0, M9K_X64_Y40_N0, M9K_X104_Y49_N0, M9K_X104_Y42_N0, M9K_X78_Y50_N0, M9K_X104_Y50_N0, M9K_X104_Y46_N0, M9K_X104_Y48_N0, M9K_X78_Y49_N0 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_tag_module:cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_clf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2    ; cpu_dc_tag_ram.mif              ; M9K_X64_Y42_N0, M9K_X64_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_dc_victim_module:cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                            ; M9K_X78_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3jd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 32           ; 8192         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 8192                        ; 32                          ; 8192                        ; 32                          ; 262144              ; 32   ; None                            ; M9K_X51_Y49_N0, M9K_X64_Y51_N0, M9K_X64_Y47_N0, M9K_X15_Y47_N0, M9K_X64_Y48_N0, M9K_X37_Y52_N0, M9K_X15_Y52_N0, M9K_X64_Y49_N0, M9K_X37_Y50_N0, M9K_X64_Y52_N0, M9K_X15_Y51_N0, M9K_X51_Y48_N0, M9K_X37_Y51_N0, M9K_X51_Y51_N0, M9K_X15_Y48_N0, M9K_X51_Y52_N0, M9K_X51_Y50_N0, M9K_X37_Y48_N0, M9K_X51_Y46_N0, M9K_X37_Y45_N0, M9K_X37_Y47_N0, M9K_X51_Y47_N0, M9K_X15_Y49_N0, M9K_X37_Y49_N0, M9K_X37_Y41_N0, M9K_X64_Y41_N0, M9K_X37_Y42_N0, M9K_X37_Y43_N0, M9K_X15_Y44_N0, M9K_X37_Y46_N0, M9K_X51_Y45_N0, M9K_X37_Y44_N0                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 22           ; 1024         ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 22528  ; 1024                        ; 22                          ; 1024                        ; 22                          ; 22528               ; 3    ; cpu_ic_tag_ram.mif              ; M9K_X64_Y43_N0, M9K_X64_Y46_N0, M9K_X64_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_ociram_default_contents.mif ; M9K_X78_Y41_N0, M9K_X78_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_register_bank_a_module:cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_26f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_a.mif                ; M9K_X78_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_register_bank_b_module:cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_36f1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_rf_ram_b.mif                ; M9K_X78_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_1tf1:auto_generated|altsyncram_ni31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 86           ; 8            ; 86           ; yes                    ; no                      ; yes                    ; yes                     ; 688    ; 8                           ; 62                          ; 8                           ; 62                          ; 496                 ; 2    ; None                            ; M9K_X64_Y32_N0, M9K_X64_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|altsyncram_di31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 33           ; 64           ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 2112   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None                            ; M9K_X64_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_be_fifo|scfifo_i231:auto_generated|a_dpfifo_rd21:dpfifo|altsyncram_std1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 4            ; 256          ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 256                         ; 4                           ; 256                         ; 4                           ; 1024                ; 1    ; None                            ; M9K_X64_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None                            ; M9K_X64_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2ni1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 1    ; None                            ; M9K_X64_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_idh1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                            ; M9K_X64_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram|altsyncram_lec1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768  ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; descriptor_memory.hex           ; M9K_X51_Y40_N0, M9K_X51_Y43_N0, M9K_X51_Y41_N0, M9K_X51_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208    ; 2                           ; 41                          ; 2                           ; 41                          ; 82                  ; 2    ; None                            ; M9K_X51_Y36_N0, M9K_X51_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None                            ; M9K_X51_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_command_fifo:the_sgdma_tx_command_fifo|scfifo:sgdma_tx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208    ; 2                           ; 43                          ; 2                           ; 43                          ; 86                  ; 2    ; None                            ; M9K_X51_Y38_N0, M9K_X51_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram|ALTSYNCRAM                                                                                                                        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 37           ; 64           ; 37           ; yes                    ; no                      ; yes                    ; yes                     ; 2368   ; 64                          ; 37                          ; 64                          ; 37                          ; 2368                ; 2    ; None                            ; M9K_X37_Y36_N0, M9K_X37_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_status_token_fifo:the_sgdma_tx_status_token_fifo|scfifo:sgdma_tx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48     ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None                            ; M9K_X51_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_downstream_fifo:the_downstream_fifo|dcfifo:downstream_fifo|dcfifo_0uf1:auto_generated|altsyncram_7i31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 50           ; 16           ; 50           ; yes                    ; no                      ; yes                    ; yes                     ; 800    ; 16                          ; 26                          ; 16                          ; 26                          ; 416                 ; 1    ; None                            ; M9K_X51_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|slow_peripheral_bridge:the_slow_peripheral_bridge|slow_peripheral_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|altsyncram_di31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 33           ; 64           ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 2112   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 1    ; None                            ; M9K_X51_Y44_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                            ; M9K_X78_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                            ; M9K_X78_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                            ; M9K_X51_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ALTSYNCRAM                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                            ; M9K_X51_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ALTSYNCRAM                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 320    ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 1    ; None                            ; M9K_X37_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 23           ; 256          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 5888   ; 256                         ; 5                           ; 256                         ; 5                           ; 1280                ; 1    ; None                            ; M9K_X78_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 40           ; 1024         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 40960  ; 1024                        ; 35                          ; 1024                        ; 35                          ; 35840               ; 4    ; None                            ; M9K_X64_Y29_N0, M9K_X64_Y28_N0, M9K_X64_Y27_N0, M9K_X64_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_hashing:U_HSH|altera_tse_altsyncram_dpm_fifo:U_LUT|altsyncram:altsyncram_component|altsyncram_t1g1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 1    ; None                            ; M9K_X78_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_95g1:auto_generated|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                            ; M9K_X37_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_tdg1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 36           ; 1024         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 36864  ; 1024                        ; 36                          ; 1024                        ; 36                          ; 36864               ; 4    ; None                            ; M9K_X37_Y31_N0, M9K_X37_Y33_N0, M9K_X37_Y32_N0, M9K_X37_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_18g1:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280   ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None                            ; M9K_X37_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|descriptor_memory:the_descriptor_memory|altsyncram:the_altsyncram|altsyncram_lec1:auto_generated|ALTSYNCRAM                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;




+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 576               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 288               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 288               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 576               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X71_Y50_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_mult_cell:the_cpu_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X71_Y51_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 26,110 / 342,891 ( 8 % ) ;
; C16 interconnects          ; 570 / 10,120 ( 6 % )     ;
; C4 interconnects           ; 12,747 / 209,544 ( 6 % ) ;
; Direct links               ; 4,639 / 342,891 ( 1 % )  ;
; Global clocks              ; 20 / 20 ( 100 % )        ;
; Local interconnects        ; 10,254 / 119,088 ( 9 % ) ;
; R24 interconnects          ; 909 / 9,963 ( 9 % )      ;
; R4 interconnects           ; 15,012 / 289,782 ( 5 % ) ;
+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.88) ; Number of LABs  (Total = 1294) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 37                             ;
; 2                                           ; 22                             ;
; 3                                           ; 23                             ;
; 4                                           ; 12                             ;
; 5                                           ; 15                             ;
; 6                                           ; 21                             ;
; 7                                           ; 10                             ;
; 8                                           ; 27                             ;
; 9                                           ; 20                             ;
; 10                                          ; 20                             ;
; 11                                          ; 22                             ;
; 12                                          ; 27                             ;
; 13                                          ; 27                             ;
; 14                                          ; 53                             ;
; 15                                          ; 89                             ;
; 16                                          ; 869                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.54) ; Number of LABs  (Total = 1294) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1033                           ;
; 1 Clock                            ; 1168                           ;
; 1 Clock enable                     ; 519                            ;
; 1 Sync. clear                      ; 85                             ;
; 1 Sync. load                       ; 141                            ;
; 2 Async. clears                    ; 73                             ;
; 2 Clock enables                    ; 222                            ;
; 2 Clocks                           ; 52                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 21.55) ; Number of LABs  (Total = 1294) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 11                             ;
; 2                                            ; 30                             ;
; 3                                            ; 10                             ;
; 4                                            ; 23                             ;
; 5                                            ; 7                              ;
; 6                                            ; 18                             ;
; 7                                            ; 4                              ;
; 8                                            ; 6                              ;
; 9                                            ; 9                              ;
; 10                                           ; 12                             ;
; 11                                           ; 8                              ;
; 12                                           ; 10                             ;
; 13                                           ; 11                             ;
; 14                                           ; 31                             ;
; 15                                           ; 23                             ;
; 16                                           ; 46                             ;
; 17                                           ; 40                             ;
; 18                                           ; 58                             ;
; 19                                           ; 62                             ;
; 20                                           ; 72                             ;
; 21                                           ; 60                             ;
; 22                                           ; 72                             ;
; 23                                           ; 87                             ;
; 24                                           ; 78                             ;
; 25                                           ; 72                             ;
; 26                                           ; 68                             ;
; 27                                           ; 71                             ;
; 28                                           ; 73                             ;
; 29                                           ; 51                             ;
; 30                                           ; 51                             ;
; 31                                           ; 35                             ;
; 32                                           ; 85                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.88) ; Number of LABs  (Total = 1294) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 67                             ;
; 2                                               ; 57                             ;
; 3                                               ; 73                             ;
; 4                                               ; 79                             ;
; 5                                               ; 69                             ;
; 6                                               ; 104                            ;
; 7                                               ; 83                             ;
; 8                                               ; 101                            ;
; 9                                               ; 102                            ;
; 10                                              ; 97                             ;
; 11                                              ; 84                             ;
; 12                                              ; 64                             ;
; 13                                              ; 59                             ;
; 14                                              ; 58                             ;
; 15                                              ; 51                             ;
; 16                                              ; 99                             ;
; 17                                              ; 8                              ;
; 18                                              ; 11                             ;
; 19                                              ; 9                              ;
; 20                                              ; 4                              ;
; 21                                              ; 4                              ;
; 22                                              ; 2                              ;
; 23                                              ; 2                              ;
; 24                                              ; 2                              ;
; 25                                              ; 2                              ;
; 26                                              ; 1                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 17.05) ; Number of LABs  (Total = 1294) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 3                              ;
; 2                                            ; 39                             ;
; 3                                            ; 31                             ;
; 4                                            ; 45                             ;
; 5                                            ; 44                             ;
; 6                                            ; 26                             ;
; 7                                            ; 37                             ;
; 8                                            ; 28                             ;
; 9                                            ; 33                             ;
; 10                                           ; 36                             ;
; 11                                           ; 51                             ;
; 12                                           ; 61                             ;
; 13                                           ; 41                             ;
; 14                                           ; 70                             ;
; 15                                           ; 58                             ;
; 16                                           ; 49                             ;
; 17                                           ; 45                             ;
; 18                                           ; 50                             ;
; 19                                           ; 44                             ;
; 20                                           ; 60                             ;
; 21                                           ; 46                             ;
; 22                                           ; 34                             ;
; 23                                           ; 33                             ;
; 24                                           ; 33                             ;
; 25                                           ; 31                             ;
; 26                                           ; 31                             ;
; 27                                           ; 25                             ;
; 28                                           ; 31                             ;
; 29                                           ; 24                             ;
; 30                                           ; 22                             ;
; 31                                           ; 35                             ;
; 32                                           ; 42                             ;
; 33                                           ; 46                             ;
; 34                                           ; 8                              ;
; 35                                           ; 2                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 19    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 11    ;
+----------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------------------------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------------------------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                                                                      ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                                                                      ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                                                                      ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                                                                      ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                                                                      ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                                                                      ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 9 I/O(s) were assigned a toggle rate                                                 ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                                                   ; I/O                 ; 50 I/Os was assigned an output enable group and 9 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                                         ; None     ; ----                                                                     ; Memory Interfaces   ;                                                                                      ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules            ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass           ; 139          ; 112          ; 139          ; 0            ; 22           ; 143       ; 139          ; 0            ; 143       ; 143       ; 45           ; 81           ; 0            ; 0            ; 7            ; 45           ; 81           ; 7            ; 0            ; 0            ; 2            ; 81           ; 126          ; 0            ; 0            ; 0            ; 0            ; 143       ; 0            ; 127          ;
; Total Unchecked      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable   ; 4            ; 31           ; 4            ; 143          ; 121          ; 0         ; 4            ; 143          ; 0         ; 0         ; 98           ; 62           ; 143          ; 143          ; 136          ; 98           ; 62           ; 136          ; 143          ; 143          ; 141          ; 62           ; 17           ; 143          ; 143          ; 143          ; 143          ; 0         ; 143          ; 16           ;
; Total Fail           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; top_cs_n_to_the_max2 ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[0]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[1]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[2]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[3]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[4]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[5]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[6]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[7]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[8]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[9]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[10]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[11]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_a[12]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_ba[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_ba[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_casn     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_cke      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_csn      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dm[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dm[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_odt      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_rasn     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_wen      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_gtx_clk     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_mdc         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_resetn      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_tx_en       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_txd[0]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_txd[1]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_txd[2]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_txd[3]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_flash_cen        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_flash_oen        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_flash_resetn     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_flash_wen        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[16]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[17]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[18]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[19]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[20]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[21]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[22]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[23]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsa[24]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_led[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_led[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_led[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_led[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_led[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_led[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_led[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_led[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_oe_n_to_the_max2 ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_we_n_to_the_max2 ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2_ck_n[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2_ck_p[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2_ck_n[0]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2_ck_p[0]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[2]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[3]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[4]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[5]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[6]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[7]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[8]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[9]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[10]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[11]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[12]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[13]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[14]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dq[15]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dqs[0]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_ddr2bot_dqs[1]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_enet_mdio        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[16]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[17]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[18]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[19]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[20]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[21]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[22]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[23]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[24]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[25]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[26]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[27]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[28]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[29]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[30]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_fsd[31]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; top_reset_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_clkin_50         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_clkin_125        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_enet_rx_clk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_button[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_button[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_button[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_button[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_enet_rx_dv       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_enet_rxd[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_enet_rxd[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_enet_rxd[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; top_enet_rxd[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Data[1]/ASDO                                                     ; As input tri-stated ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Destination Clock(s)                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                                                                                                                                                                                                                                                                            ; cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                                                                                                                                                                                                                                                                            ; 6.9               ;
; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                                                                                                                                                                                                                                                                                ; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]                                                                                                                                                                                                                                                                                                                                                ; 5.7               ;
; cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                                                                                                                                                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                                                                                                                                                                                                                                                      ; 2.6               ;
; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0],cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[3],cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0],cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2] ; cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0],cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[3],cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0],cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2] ; 1.4               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[25]                                                                                                                                                                       ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_18g1:auto_generated|ram_block1a1~porta_datain_reg0                                                                          ; 0.263             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[28]                                                                                                                                                                       ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_18g1:auto_generated|ram_block1a4~porta_datain_reg0                                                                          ; 0.263             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[0]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ram_block1a17~porta_address_reg0                                                                            ; 0.248             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[1]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ram_block1a17~porta_address_reg0                                                                            ; 0.248             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[2]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ram_block1a17~porta_address_reg0                                                                            ; 0.248             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_tag[8]                                                                                                                                                                                                                                                                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a16~porta_datain_reg0                                                                                                                                                                                                                                                                                 ; 0.204             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_tag[2]                                                                                                                                                                                                                                                                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                                                                                                                                                                 ; 0.204             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                                                                                                                                                  ; 0.204             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[7]                                                                                                                                                                                                                                                                                                ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated|ram_block1a7~portb_datain_reg0                                                                                                                                                              ; 0.202             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[19]                                                                                                                                                                                                                                                                                               ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated|ram_block1a19~portb_datain_reg0                                                                                                                                                             ; 0.202             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|MonDReg[16]                                                                                                                                                                                                                                                                                               ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_ocimem:the_cpu_nios2_ocimem|cpu_ociram_lpm_dram_bdp_component_module:cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_6472:auto_generated|ram_block1a16~portb_datain_reg0                                                                                                                                                             ; 0.202             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|rd_ram_wr_addr[1]                                                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_idh1:auto_generated|ram_block1a4~porta_address_reg0                                                                          ; 0.201             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_fill_line[4]                                                                                                                                                                                                                                                                                                                                                                 ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_data_module:cpu_ic_data|altsyncram:the_altsyncram|altsyncram_3jd1:auto_generated|ram_block1a29~porta_address_reg0                                                                                                                                                                                                                                                                              ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|cntr_jmb:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_command_fifo:the_sgdma_rx_command_fifo|scfifo:sgdma_rx_command_fifo_command_fifo|scfifo_2c31:auto_generated|a_dpfifo_9i31:dpfifo|altsyncram_qsd1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                                                                          ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_wraddress[2]                                                                                                                                                                                                                                                                                                                                                             ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_wraddress[3]                                                                                                                                                                                                                                                                                                                                                             ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_wraddress[4]                                                                                                                                                                                                                                                                                                                                                             ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_wraddress[5]                                                                                                                                                                                                                                                                                                                                                             ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_wraddress[8]                                                                                                                                                                                                                                                                                                                                                             ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|ic_tag_wraddress[9]                                                                                                                                                                                                                                                                                                                                                             ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_ic_tag_module:cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_l9g1:auto_generated|ram_block1a16~porta_address_reg0                                                                                                                                                                                                                                                                                ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_bht_ptr_unfiltered[0]                                                                                                                                                                                                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                       ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_bht_ptr_unfiltered[6]                                                                                                                                                                                                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                       ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|M_bht_ptr_unfiltered[7]                                                                                                                                                                                                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_bht_module:cpu_bht|altsyncram:the_altsyncram|altsyncram_2of1:auto_generated|ram_block1a1~porta_address_reg0                                                                                                                                                                                                                                                                                       ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|cntr_jmb:wr_ptr|counter_reg_bit[0]                                                                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|sgdma_rx_status_token_fifo:the_sgdma_rx_status_token_fifo|scfifo:sgdma_rx_status_token_fifo_status_token_fifo|scfifo_ja31:auto_generated|a_dpfifo_qg31:dpfifo|altsyncram_spd1:FIFOram|ram_block1a15~porta_address_reg0                                                                                                                                                                      ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_omb:wr_ptr|counter_reg_bit[1]                                                                                                                     ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram|ram_block1a34~porta_address_reg0                                                                                                                     ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_omb:wr_ptr|counter_reg_bit[2]                                                                                                                     ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram|ram_block1a34~porta_address_reg0                                                                                                                     ; 0.190             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_omb:wr_ptr|counter_reg_bit[0]                                                                                                                     ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram|ram_block1a34~porta_address_reg0                                                                                                                     ; 0.189             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_omb:wr_ptr|counter_reg_bit[3]                                                                                                                     ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram|ram_block1a34~porta_address_reg0                                                                                                                     ; 0.189             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_omb:wr_ptr|counter_reg_bit[4]                                                                                                                     ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram|ram_block1a34~porta_address_reg0                                                                                                                     ; 0.189             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|cntr_omb:wr_ptr|counter_reg_bit[5]                                                                                                                     ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|sgdma_tx_m_readfifo:the_sgdma_tx_m_readfifo|sgdma_tx_m_readfifo_m_readfifo:the_sgdma_tx_m_readfifo_m_readfifo|scfifo:sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_su31:auto_generated|a_dpfifo_3541:dpfifo|altsyncram_utd1:FIFOram|ram_block1a34~porta_address_reg0                                                                                                                     ; 0.189             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[9]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a9~porta_datain_reg0                                                                           ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[8]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a8~porta_datain_reg0                                                                           ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[16]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a16~porta_datain_reg0                                                                          ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[1]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a1~porta_datain_reg0                                                                           ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[24]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a24~porta_datain_reg0                                                                          ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[13]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a13~porta_datain_reg0                                                                          ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[15]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a15~porta_datain_reg0                                                                          ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[5]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a5~porta_datain_reg0                                                                           ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[6]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a6~porta_datain_reg0                                                                           ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[10]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a10~porta_datain_reg0                                                                          ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[11]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a11~porta_datain_reg0                                                                          ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[4]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a4~porta_datain_reg0                                                                           ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[2]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a2~porta_datain_reg0                                                                           ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[3]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e5k1:auto_generated|ram_block1a3~porta_datain_reg0                                                                           ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[27]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a27~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[11]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a11~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[28]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a28~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[12]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a12~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[29]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a29~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[13]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a13~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[30]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a30~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[14]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a14~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[31]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a31~porta_datain_reg0                                       ; 0.188             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|rd_addr[4]                                                                                                                                                 ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2ni1:auto_generated|ram_block1a0~portb_address_reg0                                                                                   ; 0.185             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|rd_addr[0]                                                                                                                                                 ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2ni1:auto_generated|ram_block1a0~portb_address_reg0                                                                                   ; 0.184             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|rd_ram_rd_addr[1]                                                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2ni1:auto_generated|ram_block1a0~portb_address_reg0                                                                                   ; 0.184             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|rd_ram_rd_addr[2]                                                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2ni1:auto_generated|ram_block1a0~portb_address_reg0                                                                                   ; 0.184             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_read_dp:rdp|rd_ram_rd_addr[3]                                                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2ni1:auto_generated|ram_block1a0~portb_address_reg0                                                                                   ; 0.184             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr|counter_reg_bit[3] ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ram_block1a16~porta_address_reg0 ; 0.184             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr|counter_reg_bit[4] ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ram_block1a16~porta_address_reg0 ; 0.184             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|wr_addr[3]                                                                                                                                                 ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_2ni1:auto_generated|ram_block1a0~porta_address_reg0                                                                                   ; 0.183             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr|counter_reg_bit[0] ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ram_block1a16~porta_address_reg0 ; 0.183             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr|counter_reg_bit[1] ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ram_block1a16~porta_address_reg0 ; 0.183             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr|counter_reg_bit[2] ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ram_block1a16~porta_address_reg0 ; 0.183             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr|counter_reg_bit[5] ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ram_block1a16~porta_address_reg0 ; 0.183             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr|counter_reg_bit[6] ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ram_block1a16~porta_address_reg0 ; 0.183             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|cntr_qmb:wr_ptr|counter_reg_bit[7] ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_input_if:input_if_inst|alt_ddrx_wdata_fifo:wdata_fifo_inst|scfifo:wdata_fifo|scfifo_ma61:auto_generated|a_dpfifo_k131:dpfifo|altsyncram_u0e1:FIFOram|ram_block1a16~porta_address_reg0 ; 0.183             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[3]                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a27~porta_address_reg0                                      ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[4]                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a27~porta_address_reg0                                      ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[5]                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a27~porta_address_reg0                                      ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[6]                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a27~porta_address_reg0                                      ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[7]                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a27~porta_address_reg0                                      ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[8]                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a27~porta_address_reg0                                      ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|b_out[9]                                                                                                                  ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a27~porta_address_reg0                                      ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[0]                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ram_block1a21~porta_address_reg0                                          ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[1]                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ram_block1a21~porta_address_reg0                                          ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[2]                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ram_block1a21~porta_address_reg0                                          ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[3]                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ram_block1a21~porta_address_reg0                                          ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[4]                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ram_block1a21~porta_address_reg0                                          ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[5]                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ram_block1a21~porta_address_reg0                                          ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[6]                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ram_block1a21~porta_address_reg0                                          ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[7]                                                                                                                      ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_f8g1:auto_generated|ram_block1a21~porta_address_reg0                                          ; 0.174             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a3                                                                                                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|altsyncram_di31:fifo_ram|ram_block14a5~portb_address_reg0                                                                                                                                                                                                      ; 0.116             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[2]                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a15~portb_address_reg0                                      ; 0.116             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[4]                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a15~portb_address_reg0                                      ; 0.116             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[5]                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a15~portb_address_reg0                                      ; 0.116             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[6]                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a15~portb_address_reg0                                      ; 0.116             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[7]                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a15~portb_address_reg0                                      ; 0.116             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|b_out[8]                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_jdg1:auto_generated|ram_block1a39~portb_address_reg0                                      ; 0.116             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a2                                                                                                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|altsyncram_di31:fifo_ram|ram_block14a5~portb_address_reg0                                                                                                                                                                                                      ; 0.115             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|a_graycounter_i47:rdptr_g1p|counter5a1                                                                                                                                                                                                   ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu_ddr_clock_bridge:the_cpu_ddr_clock_bridge|cpu_ddr_clock_bridge_upstream_fifo:the_upstream_fifo|dcfifo:upstream_fifo|dcfifo_u1g1:auto_generated|altsyncram_di31:fifo_ram|ram_block14a5~portb_address_reg0                                                                                                                                                                                                      ; 0.115             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[17]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ram_block1a17~porta_datain_reg0                                                                             ; 0.035             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[3]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ram_block1a3~porta_datain_reg0                                                                              ; 0.031             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[9]                                                                                                                                                                          ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ram_block1a9~porta_datain_reg0                                                                              ; 0.029             ;
; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[20]                                                                                                                                                                         ; cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_e2k1:auto_generated|ram_block1a20~porta_datain_reg0                                                                             ; 0.029             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Thu Sep 15 17:16:44 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off cycloneIII_3c120_niosII_standard -c cycloneIII_3c120_niosII_standard
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP3C120F780C7 for design "cycloneIII_3c120_niosII_standard"
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Implemented PLL "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 6, clock division of 5, and phase shift of 0 degrees (0 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 1, clock division of 20, and phase shift of 0 degrees (0 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[3] port
    Info: Implementing clock multiplication of 1, clock division of 20, and phase shift of 100 degrees (111042 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[4] port
Info: Implemented PLL "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 16, clock division of 13, and phase shift of 0 degrees (0 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 16, clock division of 13, and phase shift of -90 degrees (-1625 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 16, clock division of 13, and phase shift of 0 degrees (0 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[3] port
    Info: Implementing clock multiplication of 16, clock division of 13, and phase shift of 0 degrees (0 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[4] port
Info: Implemented PLL "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 101 degrees (11200 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 5, clock division of 2, and phase shift of 99 degrees (2200 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[3] port
Info: Implemented PLL "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component|altpll_b4a2:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of -90 degrees (-2000 ps) for cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component|altpll_b4a2:auto_generated|clk[0] port
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a8 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a7 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a6 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a4 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a2 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a5 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a3 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a0 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a1 cannot have value "old" when different read and write clocks are used.
Critical Warning:  "mixed_port_feed_through_mode" parameter of RAM atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_loopback_ff:U_LBFF|altera_tse_a_fifo_24:U_LBFF|altera_tse_sdpm_altsyncram:U_RAM|altsyncram:altsyncram_component|altsyncram_lvd1:auto_generated|ram_block1a9 cannot have value "old" when different read and write clocks are used.
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F780C7 is compatible
    Info: Device EP3C40F780I7 is compatible
    Info: Device EP3C55F780C7 is compatible
    Info: Device EP3C55F780I7 is compatible
    Info: Device EP3C80F780C7 is compatible
    Info: Device EP3C80F780I7 is compatible
    Info: Device EP3C120F780I7 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location P3
    Info: Pin ~ALTERA_DATA0~ is reserved at location N7
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The parameters of the PLL cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1 and the PLL cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info: The values of the parameter "M" do not match for the PLL atoms cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 and PLL cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1
        Info: The value of the parameter "M" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 is 12
        Info: The value of the parameter "M" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1 is 25
    Info: The values of the parameter "N" do not match for the PLL atoms cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 and PLL cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1
        Info: The value of the parameter "N" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 is 1
        Info: The value of the parameter "N" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1 is 2
    Info: The values of the parameter "LOOP FILTER R" do not match for the PLL atoms cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 and PLL cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1
        Info: The value of the parameter "LOOP FILTER R" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 is 4000
        Info: The value of the parameter "LOOP FILTER R" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1 is 6000
    Info: The values of the parameter "Min Lock Period" do not match for the PLL atoms cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 and PLL cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1
        Info: The value of the parameter "Min Lock Period" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 is 18456
        Info: The value of the parameter "Min Lock Period" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1 is 19225
    Info: The values of the parameter "Max Lock Period" do not match for the PLL atoms cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 and PLL cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1
        Info: The value of the parameter "Max Lock Period" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|pll1 is 39996
        Info: The value of the parameter "Max Lock Period" for the PLL atom cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|pll1 is 41662
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity altera_tse_reset_synchronizer
        Info:  set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|aclr]; set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|clrn] 
        Info:  set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|aclr]; set_false_path -to [get_pins -compatibility_mode -nocase *altera_tse_reset_synchronizer_chain*|clrn] 
    Info: Entity dcfifo_0uf1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe18|dffe19a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe15|dffe16a* 
    Info: Entity dcfifo_1tf1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_dd9:dffpipe15|dffe16a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_cd9:dffpipe12|dffe13a* 
    Info: Entity dcfifo_u1g1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_fd9:dffpipe15|dffe16a* 
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning: Ignored filter: *altera_tse_reset_synchronizer_chain*|aclr could not be matched with a pin
Warning: Ignored set_false_path: Argument <to> is an empty collection
Warning: Ignored set_false_path: Argument <to> is an empty collection
Info: Reading SDC File: 'ddr2_sdram_phy_ddr_timing.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 13 -multiply_by 16 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 13 -multiply_by 16 -phase -90.00 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 13 -multiply_by 16 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 13 -multiply_by 16 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 6 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 20 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[3]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[3]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 20 -phase 99.94 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[4]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[4]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -phase -90.00 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -phase 100.80 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[1]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[1]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -phase 99.00 -duty_cycle 50.00 -name {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[3]} {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[3]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Reading SDC File: 'cycloneIII_3c120_niosII_standard.sdc'
Warning: Overwriting existing clock: top_clkin_125
Warning: Ignored filter at cycloneIII_3c120_niosII_standard.sdc(53): *|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|alt_mem_phy_inst|*|clk|pll|altpll_component|auto_generated|pll1|clk[0] could not be matched with a clock
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(53): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks {top_clkin_50}] -to [get_clocks $DDR_Controller_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(54): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks {top_clkin_50}]
Warning: Ignored filter at cycloneIII_3c120_niosII_standard.sdc(56): *|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|alt_mem_phy_inst|*|clk|pll|altpll_component|auto_generated|pll1|clk[1] could not be matched with a clock
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(56): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks {top_clkin_50}] -to [get_clocks $DDR_Local_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(57): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Local_Clock] -to [get_clocks {top_clkin_50}]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(59): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks {top_clkin_125}] -to [get_clocks $DDR_Controller_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(60): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks {top_clkin_125}]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(62): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks {top_clkin_125}] -to [get_clocks $DDR_Local_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(63): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Local_Clock] -to [get_clocks {top_clkin_125}]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(70): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks $System_Clock_int] -to [get_clocks $DDR_Controller_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(71): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks $System_Clock_int]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(73): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks $System_Clock_int] -to [get_clocks $DDR_Local_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(74): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Local_Clock] -to [get_clocks $System_Clock_int]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(77): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks $Slow_Clock_int] -to [get_clocks $DDR_Controller_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(78): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Controller_Clock] -to [get_clocks $Slow_Clock_int]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(80): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks $Slow_Clock_int] -to [get_clocks $DDR_Local_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(81): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Local_Clock] -to [get_clocks $Slow_Clock_int]
Warning: Ignored filter at cycloneIII_3c120_niosII_standard.sdc(96): top_enet_tx_clk could not be matched with a keeper
Warning: Ignored create_clock at cycloneIII_3c120_niosII_standard.sdc(96): Argument <targets> is an empty collection
    Info: create_clock -period "125 MHz" -name top_tx_clk_to_the_tse_mac [ get_keepers top_enet_tx_clk]
Warning: Ignored filter at cycloneIII_3c120_niosII_standard.sdc(99): *|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|alt_mem_phy_inst|*|clk|pll|altpll_component|auto_generated|pll1|clk[1] could not be matched with a clock
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(99): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks {top_rx_clk_to_the_tse_mac}] -to [get_clocks $DDR_Local_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(100): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Local_Clock] -to [get_clocks {top_rx_clk_to_the_tse_mac}]
Warning: Ignored filter at cycloneIII_3c120_niosII_standard.sdc(102): top_tx_clk_to_the_tse_mac could not be matched with a clock
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(102): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks {top_tx_clk_to_the_tse_mac}] -to [get_clocks $DDR_Local_Clock]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(102): Argument <to> is an empty collection
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(103): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks $DDR_Local_Clock] -to [get_clocks {top_tx_clk_to_the_tse_mac}]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(103): Argument <to> is an empty collection
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(109): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks top_tx_clk_to_the_tse_mac] -to [get_clocks $System_Clock_int]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(110): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks $System_Clock_int] -to [get_clocks top_tx_clk_to_the_tse_mac]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(115): Argument <from> is an empty collection
    Info: set_false_path -from [get_clocks top_tx_clk_to_the_tse_mac] -to [get_clocks $Slow_Clock_int]
Warning: Ignored set_false_path at cycloneIII_3c120_niosII_standard.sdc(116): Argument <to> is an empty collection
    Info: set_false_path -from [get_clocks $Slow_Clock_int] -to [get_clocks top_tx_clk_to_the_tse_mac]
Warning: Ignored create_clock at cycloneIII_3c120_niosII_standard.sdc(139): Incorrect assignment for clock.  Source node: altera_reserved_tck already has a clock(s) assigned to it.  Use the -add option to assign multiple clocks to this node.  Clock was not created or updated.
    Info: create_clock -period 100.00 -name JTAG_clk [get_ports altera_reserved_tck]
Warning: Ignored filter at cycloneIII_3c120_niosII_standard.sdc(140): JTAG_clk could not be matched with a clock
Warning: Ignored filter at cycloneIII_3c120_niosII_standard.sdc(141): altera_internal_jtag|tckutap could not be matched with a clock
Info: Reading SDC File: 'pll.sdc'
Info: Reading SDC File: 'tse_pll.sdc'
Info: Reading SDC File: 'tse_tx_pll.sdc'
Info: Reading SDC File: 'cpu.sdc'
Info: Reading SDC File: 'tse_mac_constraints.sdc'
Warning: Ignored filter at tse_mac_constraints.sdc(146): clk could not be matched with a port
Warning: Ignored create_clock at tse_mac_constraints.sdc(146): Argument <targets> is an empty collection
    Info: create_clock -period "$DEFAULT_SYSTEM_CLOCK_SPEED" -name altera_tse_${CLK}_$TO_THE_VARIATION_NAME [ get_ports  $CLK]
Warning: Ignored filter at tse_mac_constraints.sdc(149): ff_tx_clk could not be matched with a port
Warning: Ignored create_clock at tse_mac_constraints.sdc(149): Argument <targets> is an empty collection
    Info: create_clock -period "$FIFO_CLOCK_FREQUENCY" -name altera_tse_${FF_TX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $FF_TX_CLK]
Warning: Ignored filter at tse_mac_constraints.sdc(150): ff_rx_clk could not be matched with a port
Warning: Ignored create_clock at tse_mac_constraints.sdc(150): Argument <targets> is an empty collection
    Info: create_clock -period "$FIFO_CLOCK_FREQUENCY" -name altera_tse_${FF_RX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $FF_RX_CLK]
Warning: Ignored filter at tse_mac_constraints.sdc(153): tx_clk could not be matched with a port
Warning: Ignored create_clock at tse_mac_constraints.sdc(153): Argument <targets> is an empty collection
    Info: create_clock -period "$TSE_CLOCK_FREQUENCY" -name altera_tse_${TX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $TX_CLK]
Warning: Ignored filter at tse_mac_constraints.sdc(154): rx_clk could not be matched with a port
Warning: Ignored create_clock at tse_mac_constraints.sdc(154): Argument <targets> is an empty collection
    Info: create_clock -period "$TSE_CLOCK_FREQUENCY" -name altera_tse_${RX_CLK}_$TO_THE_VARIATION_NAME [ get_ports $RX_CLK]
Info: Reading SDC File: 'c:/altera/11.0/ip/altera/sopc_builder_ip/altera_avalon_clock_adapter/altera_avalon_clock_adapter.sdc'
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {top_clkin_125}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {top_clkin_125}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {top_clkin_125}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {top_clkin_125}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {top_clkin_125}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {top_clkin_125}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {top_clkin_125}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {top_clkin_125}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {top_clkin_50}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {top_clkin_50}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {top_clkin_50}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {top_clkin_50}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {top_clkin_50}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {top_clkin_50}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {top_clkin_50}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {top_clkin_50}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {top_rx_clk_to_the_tse_mac}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_125}] -rise_to [get_clocks {top_clkin_125}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_125}] -fall_to [get_clocks {top_clkin_125}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_125}] -rise_to [get_clocks {top_clkin_125}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_125}] -fall_to [get_clocks {top_clkin_125}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_125}] -rise_to [get_clocks {top_clkin_125}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_125}] -fall_to [get_clocks {top_clkin_125}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_125}] -rise_to [get_clocks {top_clkin_125}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_125}] -fall_to [get_clocks {top_clkin_125}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_50}] -rise_to [get_clocks {top_rx_clk_to_the_tse_mac}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_50}] -fall_to [get_clocks {top_rx_clk_to_the_tse_mac}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_50}] -rise_to [get_clocks {top_rx_clk_to_the_tse_mac}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_50}] -fall_to [get_clocks {top_rx_clk_to_the_tse_mac}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_50}] -rise_to [get_clocks {top_rx_clk_to_the_tse_mac}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_50}] -fall_to [get_clocks {top_rx_clk_to_the_tse_mac}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_50}] -rise_to [get_clocks {top_rx_clk_to_the_tse_mac}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_50}] -fall_to [get_clocks {top_rx_clk_to_the_tse_mac}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_50}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_50}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_50}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_50}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_50}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {top_clkin_50}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_50}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {top_clkin_50}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.200
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.200
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.200
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.200
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.200
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.200
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.200
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.200
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture}] -hold 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture}] -hold 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture}] -hold 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture}] -hold 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic}] -setup 0.090
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic}] -setup 0.090
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic}] -hold 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic}] -hold 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic}] -hold 0.060
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic}] -hold 0.060
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock}] -hold 0.100
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 61 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]
    Info:   13.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy_inst|clk|scan_clk|q_clock
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_fall
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_ac_rise
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDQSS
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_n_top_ddr2_ck_n[0]_tDSS
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_fall
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_ac_rise
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDQSS
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ck_p_top_ddr2_ck_p[0]_tDSS
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_capture
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_ddr_mimic
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_1
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_2
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_3
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_4
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_5
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_6
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_7
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_8
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_9
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_10
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_11
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_12
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_13
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_14
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_15
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_16
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_17
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_18
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_19
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_20
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_21
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_22
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_23
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_24
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_25
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_26
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_27
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_28
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_29
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_30
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_31
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_dq_32
    Info:    6.500 cycloneIII_3c120_niosII_standard_sopc_instance|the_ddr2_sdram|ddr2_sdram_controller_phy_inst|ddr2_sdram_phy_inst|ddr2_sdram_phy_top_ddr2_ck_p[0]_mimic_launch_clock
    Info:   10.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]
    Info:   16.666 cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]
    Info:  400.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[3]
    Info:  400.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated|pll1|clk[4]
    Info:    8.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]
    Info:   40.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[0]
    Info:   40.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[1]
    Info:    8.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[2]
    Info:    8.000 cycloneIII_3c120_niosII_standard_sopc_instance|the_tse_tx_pll|the_pll|altpll_component|auto_generated|pll1|clk[3]
    Info:   20.000 top_clkin_50
    Info:    8.000 top_clkin_125
    Info:    8.000 top_rx_clk_to_the_tse_mac
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[1] (placed in counter C2 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[2] (placed in counter C1 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[3] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5kl3:auto_generated|clk[4] (placed in counter C4 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[0] (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[2] (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[3] (placed in counter C2 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|altpllpll:the_pll|altpll:altpll_component|altpll_i5v2:auto_generated|clk[4] (placed in counter C3 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|altplltse_pll:the_pll|altpll:altpll_component|altpll_b4a2:auto_generated|clk[0] (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[0] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[1] (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[2] (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|altplltse_tx_pll:the_pll|altpll:altpll_component|altpll_but2:auto_generated|clk[3] (placed in counter C3 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node top_clkin_50~input (placed in PIN AH15 (CLK12, DIFFCLK_7n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info: Automatically promoted node top_enet_rx_clk~input (placed in PIN B14 (CLK11, DIFFCLK_4p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info: Automatically promoted node top_tx_clk_to_the_tse_mac 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|scan_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|scan_clk~0
Info: Automatically promoted node top_enet_tx_clk_phy~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|jtag_break~1
        Info: Destination node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cpu:the_cpu|cpu_nios2_oci:the_cpu_nios2_oci|cpu_nios2_oci_debug:the_cpu_nios2_oci_debug|resetlatch~0
Info: Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X79_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X79_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X79_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_ibuf" is constrained to location IOIBUF_X79_Y0_N8 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[0]" is constrained to location PIN AG22 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_ibuf" is constrained to location IOIBUF_X74_Y0_N1 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[1]" is constrained to location PIN AH21 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X79_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X79_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X79_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_ibuf" is constrained to location IOIBUF_X79_Y0_N1 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[2]" is constrained to location PIN AH22 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_ibuf" is constrained to location IOIBUF_X74_Y0_N8 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[3]" is constrained to location PIN AG21 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X74_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_ibuf" is constrained to location IOIBUF_X74_Y0_N15 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[4]" is constrained to location PIN AD17 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X81_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X81_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X81_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_ibuf" is constrained to location IOIBUF_X81_Y0_N15 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[5]" is constrained to location PIN AH23 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X83_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X83_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X83_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_ibuf" is constrained to location IOIBUF_X83_Y0_N22 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[6]" is constrained to location PIN AE19 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X83_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X83_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X83_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_ibuf" is constrained to location IOIBUF_X83_Y0_N8 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[7]" is constrained to location PIN AF24 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X69_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X69_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X69_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_ibuf" is constrained to location IOIBUF_X69_Y0_N8 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[8]" is constrained to location PIN AG18 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X62_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X62_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X62_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_ibuf" is constrained to location IOIBUF_X62_Y0_N22 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[9]" is constrained to location PIN AG17 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X69_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X69_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X69_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_ibuf" is constrained to location IOIBUF_X69_Y0_N1 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[10]" is constrained to location PIN AH18 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X62_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X62_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X62_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_ibuf" is constrained to location IOIBUF_X62_Y0_N15 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[11]" is constrained to location PIN AH17 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X60_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X60_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X60_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_ibuf" is constrained to location IOIBUF_X60_Y0_N1 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[12]" is constrained to location PIN AF15 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X67_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X67_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X67_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_ibuf" is constrained to location IOIBUF_X67_Y0_N8 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[13]" is constrained to location PIN AE17 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X65_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X65_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X65_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_ibuf" is constrained to location IOIBUF_X65_Y0_N15 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[14]" is constrained to location PIN AF16 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_0fd:auto_generated|input_cell_h[0]" is constrained to location LAB_X65_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_0fd:auto_generated|input_cell_l[0]" is constrained to location LAB_X65_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_0fd:auto_generated|input_latch_l[0]" is constrained to location LAB_X65_Y1_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_ibuf" is constrained to location IOIBUF_X65_Y0_N1 to improve DDIO timing
    Info: Node "top_ddr2bot_dq[15]" is constrained to location PIN AB16 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_e4h:auto_generated|input_cell_h[0]" is constrained to location LAB_X49_Y1_N0 to improve DDIO timing
    Info: Node "top_ddr2_ck_p[0]~input" is constrained to location IOIBUF_X49_Y0_N22 to improve DDIO timing
    Info: Node "top_ddr2_ck_p[0]" is constrained to location PIN AE14 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y8_N0 to improve DDIO timing
    Info: Node "top_enet_rx_dv~input" is constrained to location IOIBUF_X0_Y8_N22 to improve DDIO timing
    Info: Node "top_enet_rx_dv" is constrained to location PIN AB4 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[2]" is constrained to location LAB_X1_Y12_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[2]" is constrained to location LAB_X1_Y12_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_latch_l[2]" is constrained to location LAB_X1_Y12_N0 to improve DDIO timing
    Info: Node "top_enet_rxd[2]~input" is constrained to location IOIBUF_X0_Y12_N22 to improve DDIO timing
    Info: Node "top_enet_rxd[2]" is constrained to location PIN W7 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[1]" is constrained to location LAB_X1_Y10_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[1]" is constrained to location LAB_X1_Y10_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_latch_l[1]" is constrained to location LAB_X1_Y10_N0 to improve DDIO timing
    Info: Node "top_enet_rxd[1]~input" is constrained to location IOIBUF_X0_Y10_N15 to improve DDIO timing
    Info: Node "top_enet_rxd[1]" is constrained to location PIN AA6 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[3]" is constrained to location LAB_X1_Y13_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[3]" is constrained to location LAB_X1_Y13_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_latch_l[3]" is constrained to location LAB_X1_Y13_N0 to improve DDIO timing
    Info: Node "top_enet_rxd[3]~input" is constrained to location IOIBUF_X0_Y13_N8 to improve DDIO timing
    Info: Node "top_enet_rxd[3]" is constrained to location PIN Y6 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y11_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y11_N0 to improve DDIO timing
    Info: Node "cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_o3e:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y11_N0 to improve DDIO timing
    Info: Node "top_enet_rxd[0]~input" is constrained to location IOIBUF_X0_Y11_N15 to improve DDIO timing
    Info: Node "top_enet_rxd[0]" is constrained to location PIN W8 to improve DDIO timing
Info: Starting register packing
Warning: Can't pack node cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_l3e:auto_generated|input_cell_l[0] to I/O pin
Warning: Ignoring some wildcard destinations of fast I/O register assignments
    Info: Wildcard assignment "Fast Output Enable Register=ON" to "d1_in_a_write_cycle" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Finished register packing
    Extra Info: Packed 14 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 111 registers into blocks of type I/O Output Buffer
    Extra Info: Created 63 register duplicates
Info: altmemphy pin placement was successful
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c0_out_domain_synch|data_out~clkctrl
        Info: Signal is critical
        Info: Netlist optimizations are not allowed on this signal (either by user assignment or because of partition boundaries). No action will be taken
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|sld_hub:auto_hub|clr_reg
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[14]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|pll:the_pll|not_areset
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_pll:the_tse_pll|not_areset
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_tx_pll:the_tse_tx_pll|not_areset
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[5]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[11]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_rx:the_sgdma_rx|reset_n
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[9]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|sgdma_tx:the_sgdma_tx|reset_n
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[8]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_pll_c2_out_domain_synch|data_out
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|top_reset_n~input
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|reset_n_sources~1
        Info: Signal is critical
        Info: No synchronization register generates this signal. No action will be taken.
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|global_pre_clear
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|clk_div_reset_ams_n_r
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[17]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[16]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[12]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_n~0
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_ddr2_sdram_phy_clk_out_domain_synch|data_out
        Info: Signal is critical
        Info: Netlist optimizations are not allowed on this signal (either by user assignment or because of partition boundaries). No action will be taken
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[7]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[3]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[4]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_alt_ddrx_controller_wrapper:ddr2_sdram_alt_ddrx_controller_wrapper_inst|alt_ddrx_controller:alt_ddrx_controller_inst|alt_ddrx_clock_and_reset:clock_and_reset_inst|alt_ddrx_reset_sync:reset_sync_inst|reset_reg[10]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_domain_synch|data_out
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch_module:cycloneIII_3c120_niosII_standard_sopc_reset_clk_to_tse_pll_domain_synch|data_out
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|tse_mac:the_tse_mac|altera_tse_mac:altera_tse_mac_inst|altera_tse_top_gen_host:top_gen_host_inst|resetn_ff_rx_clk~0
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|comb~0
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_clk_reset:clk|ddr2_sdram_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|cycloneIII_3c120_niosII_standard_sopc:cycloneIII_3c120_niosII_standard_sopc_instance|ddr2_sdram:the_ddr2_sdram|ddr2_sdram_controller_phy:ddr2_sdram_controller_phy_inst|ddr2_sdram_phy:ddr2_sdram_phy_inst|ddr2_sdram_phy_alt_mem_phy:ddr2_sdram_phy_alt_mem_phy_inst|ddr2_sdram_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sdram_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |cycloneIII_3c120_niosII_standard|sld_hub:auto_hub|virtual_ir_scan_reg
        Info: Signal not critical. No action is required
    Info: Found 45 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:14
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "ddr2bot_active"
    Warning: Ignored I/O standard assignment to node "ddr2top_active"
    Warning: Ignored I/O standard assignment to node "enet_led_link1000"
    Warning: Ignored I/O standard assignment to node "max2_clk"
    Warning: Ignored I/O standard assignment to node "termination_blk0~_rdn_pad"
    Warning: Ignored I/O standard assignment to node "termination_blk0~_rup_pad"
    Warning: Ignored I/O standard assignment to node "termination_blk1~_rdn_pad"
    Warning: Ignored I/O standard assignment to node "termination_blk1~_rup_pad"
    Warning: Ignored I/O standard assignment to node "top_clk"
    Warning: Ignored I/O standard assignment to node "top_clkin_sma"
    Warning: Ignored I/O standard assignment to node "top_clkout_sma"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_a"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_ba"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_casn"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_cke"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_csn"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_dm"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_dq"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_dqs"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_odt"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_rasn"
    Warning: Ignored I/O standard assignment to node "top_ddr2top_wen"
    Warning: Ignored I/O standard assignment to node "top_flash_rdybsyn"
    Warning: Ignored I/O standard assignment to node "top_hsma_clk_in0"
    Warning: Ignored I/O standard assignment to node "top_hsma_rx_d_p"
    Warning: Ignored I/O standard assignment to node "top_hsma_tx_d_p"
    Warning: Ignored I/O standard assignment to node "top_hsmb_clk_in0"
    Warning: Ignored I/O standard assignment to node "top_hsmb_clk_in_p"
    Warning: Ignored I/O standard assignment to node "top_hsmb_clk_out_p"
    Warning: Ignored I/O standard assignment to node "top_hsmb_rx_d_p"
    Warning: Ignored I/O standard assignment to node "top_hsmb_tx_d_p"
    Warning: Ignored I/O standard assignment to node "top_out_port_from_the_led_pio"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_a"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_b"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_c"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_d"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_dp"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_e"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_f"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_g"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_minus"
    Warning: Ignored I/O standard assignment to node "top_seven_seg_sel"
    Warning: Ignored I/O standard assignment to node "top_speaker_out"
    Warning: Ignored I/O standard assignment to node "top_sram_advn"
    Warning: Ignored I/O standard assignment to node "top_sram_ben"
    Warning: Ignored I/O standard assignment to node "top_sram_clk"
    Warning: Ignored I/O standard assignment to node "top_sram_csn"
    Warning: Ignored I/O standard assignment to node "top_sram_oen"
    Warning: Ignored I/O standard assignment to node "top_sram_psn"
    Warning: Ignored I/O standard assignment to node "top_sram_wait"
    Warning: Ignored I/O standard assignment to node "top_sram_wen"
    Warning: Ignored I/O standard assignment to node "top_usb_ifclk"
    Warning: Ignored I/O standard assignment to node "top_user_dipsw"
    Warning: Ignored I/O standard assignment to node "top_user_led"
    Warning: Ignored I/O standard assignment to node "top_user_pb"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "ddr2bot_active" is assigned to location or region, but does not exist in design
    Warning: Node "ddr2top_active" is assigned to location or region, but does not exist in design
    Warning: Node "enet_led_link1000" is assigned to location or region, but does not exist in design
    Warning: Node "max2_clk" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk0~_rdn_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk0~_rup_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk1~_rdn_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk1~_rup_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk2~_rdn_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk2~_rup_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk3~_rdn_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk3~_rup_pad" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ADC_BUSY" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ADC_DCLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ADC_DIN" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ADC_PENIRQ_N" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_AUD_XCK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_DEN" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ETH_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_GREST" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_HSYNC" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ID_I2CDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_ID_I2CSCL" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_LCD_NCLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_MDC" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_MDIO" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_PS2_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_COL" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_CRS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_DV" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_RX_ERR" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_SCEN" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_SD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_SD_DAT0" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_SD_DAT1" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_SD_DAT2" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_27MHZ" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_HS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_RESET" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TD_VS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TX_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TX_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TX_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TX_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TX_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_TX_EN" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_UART_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_HS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VGA_VS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMA_VSYNC" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ADC_BUSY" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ADC_DCLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ADC_DIN" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ADC_PENIRQ_N" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_AUD_XCK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_DEN" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ETH_RESET_N" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_GREST" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_HSYNC" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ID_I2CDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_ID_I2CSCL" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_LCD_NCLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_MDC" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_MDIO" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_PS2_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_COL" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_CRS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_DV" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_RX_ERR" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_SCEN" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_SD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_SD_DAT0" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_SD_DAT1" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_SD_DAT2" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_SD_DAT3" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_27MHZ" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_HS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_RESET" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TD_VS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TX_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TX_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TX_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TX_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TX_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_TX_EN" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_UART_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_DATA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_HS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VGA_VS" is assigned to location or region, but does not exist in design
    Warning: Node "top_HSMB_VSYNC" is assigned to location or region, but does not exist in design
    Warning: Node "top_clk" is assigned to location or region, but does not exist in design
    Warning: Node "top_clkin_sma" is assigned to location or region, but does not exist in design
    Warning: Node "top_clkout_sma" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2_ck_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2_ck_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_a" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_a[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_a[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_a[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_ba" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_ba[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dm[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dm[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[17]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[18]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[19]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[20]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[21]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[22]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[23]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[24]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[25]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[26]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[27]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[28]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[29]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[30]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dq[31]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dqs[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2bot_dqs[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_a[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_ba" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_ba[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_ba[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_ba[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_casn" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_cke" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_csn" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dm[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dm[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dm[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dm[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dm[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[17]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[18]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[19]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[20]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[21]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[22]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[23]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[24]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[25]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[26]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[27]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[28]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[29]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[30]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[31]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[32]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[33]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[34]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[35]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[36]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[37]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[38]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[39]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dq[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dqs[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dqs[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dqs[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dqs[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_dqs[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_odt" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_rasn" is assigned to location or region, but does not exist in design
    Warning: Node "top_ddr2top_wen" is assigned to location or region, but does not exist in design
    Warning: Node "top_flash_rdybsyn" is assigned to location or region, but does not exist in design
    Warning: Node "top_fsa" is assigned to location or region, but does not exist in design
    Warning: Node "top_fsd" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_in0" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_in_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_in_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_in_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_in_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_out0" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_out_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_out_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_out_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_clk_out_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_d[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_d[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_d[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_d[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_n[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_d_p[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_rx_led" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_scl" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_sda" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_n[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_d_p[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsma_tx_led" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_in0" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_in_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_in_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_in_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_in_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_out0" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_out_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_out_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_out_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_clk_out_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_d" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_d[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_d[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_d[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_d[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_n[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_d_p[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_rx_led" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_scl" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_sda" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_n[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[10]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[11]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[12]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[13]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[14]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[15]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[16]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[8]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_d_p[9]" is assigned to location or region, but does not exist in design
    Warning: Node "top_hsmb_tx_led" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_csn" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_d_cn" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_e_rdn" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_en" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_rstn" is assigned to location or region, but does not exist in design
    Warning: Node "top_lcd_wen" is assigned to location or region, but does not exist in design
    Warning: Node "top_led" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_out_port_from_the_led_pio[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_a" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_b" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_c" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_d" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_dp" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_e" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_f" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_g" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_minus" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_sel[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_sel[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_sel[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_seven_seg_sel[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_speaker_out" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_advn" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_ben[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_ben[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_ben[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_ben[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_clk" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_csn" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_oen" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_psn" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_wait[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_wait[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_sram_wen" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_cmd_data" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_empty" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_fd[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_fd[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_fd[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_fd[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_fd[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_fd[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_fd[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_fd[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_full" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_ifclk" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_ren" is assigned to location or region, but does not exist in design
    Warning: Node "top_usb_wen" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_dipsw[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_dipsw[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_dipsw[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_dipsw[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_dipsw[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_dipsw[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_dipsw[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_dipsw[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led[4]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led[5]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led[6]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_led[7]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_pb[0]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_pb[1]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_pb[2]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_pb[3]" is assigned to location or region, but does not exist in design
    Warning: Node "top_user_resetn" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:01:26
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:23
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:55
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm logic and register replication
Info: Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:02:58
Info: Fitter routing operations beginning
Info: Router is attempting to preserve 0.29 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info: Router estimated average interconnect usage is 5% of the available device resources
    Info: Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info: Fitter routing operations ending: elapsed time is 00:01:04
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin top_ddr2_ck_n[1] has a permanently disabled output enable
    Info: Pin top_ddr2_ck_p[1] has a permanently disabled output enable
    Info: Pin top_ddr2_ck_n[0] has a permanently enabled output enable
    Info: Pin top_ddr2_ck_p[0] has a permanently enabled output enable
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin top_ddr2_ck_n[1] has VCC driving its datain port
    Info: Pin top_ddr2_ck_p[1] has VCC driving its datain port
Info: Generated suppressed messages file D:/11.0_format/For Testing/cycloneIII_3c120_embedded/examples/standard/cycloneIII_3c120_niosII_standard.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 677 warnings
    Info: Peak virtual memory: 1008 megabytes
    Info: Processing ended: Thu Sep 15 17:24:16 2011
    Info: Elapsed time: 00:07:32
    Info: Total CPU time (on all processors): 00:08:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/11.0_format/For Testing/cycloneIII_3c120_embedded/examples/standard/cycloneIII_3c120_niosII_standard.fit.smsg.


