# SPRINT DIA 3 (CONCLUIDO)



Excelente ‚Äî a consolida√ß√£o do **Sprint 1 / Dia 3** ficou metodologicamente consistente e totalmente alinhada √† l√≥gica de separa√ß√£o entre **requisitos (DRS)** e **decis√µes de design (DTR)**. Abaixo est√° a estrutura final revisada e padronizada em \LaTeX, seguindo o mesmo padr√£o de formata√ß√£o e hierarquia j√° adotado nos dias anteriores do sprint.

---

## ‚úÖ **SPRINT 1 / DIA 3 ‚Äî CONSOLIDA√á√ÉO ESTRUTURADA EM \LaTeX**

### **1. Avalia√ß√£o e Aloca√ß√£o de Documentos**

| Conte√∫do                                       | Documento Recomendado | Justificativa                                                                                          |
| ---------------------------------------------- | --------------------- | ------------------------------------------------------------------------------------------------------ |
| **RFN-4 ‚Äî Lat√™ncia M√°xima**                    | **DRS**               | Requisito n√£o funcional de tempo real que define limite de lat√™ncia toler√°vel \cite{256, 76}.          |
| **RFN-5 ‚Äî Or√ßamento de Recursos**              | **DRS**               | Define restri√ß√µes de utiliza√ß√£o de BRAM, LUTs e FFs, a serem validadas ap√≥s escolha do FPGA alvo.      |
| **Design LZW ‚Äî Hash Table com BRAM Dual Port** | **DTR**               | Representa decis√£o t√©cnica sobre implementa√ß√£o do dicion√°rio e arquitetura paralela \cite{11, 14}.     |
| **Pontos Abertos ‚Äî Detalhes LZW**              | **DTR**               | Itens de otimiza√ß√£o e parametriza√ß√£o de hardware a definir na fase de design detalhado \cite{19, 263}. |

---

### **2. Entreg√°vel do Dia 3 ‚Äî Draft DRS v0.1**

```latex
\section{REQUISITOS DE DESEMPENHO E ARQUITETURA (DRS V0.1)}
\label{sec:requisitos_desempenho}

\subsection{RFN-4 ‚Äî Requisitos de Lat√™ncia e Tempo}
\label{req:latencia}
A arquitetura deve assegurar o processamento cont√≠nuo dos dados de imagem \gls{TIR} de 16 bits, minimizando a lat√™ncia de ponta a ponta para suportar aplica√ß√µes em tempo real.

\subsubsection*{RFN-4.1 ‚Äî Lat√™ncia de Processamento}
A lat√™ncia de processamento (\textit{throughput latency}) do sistema de compress√£o em \gls{FPGA} ‚Äî desde a entrada \gls{AXI4-Stream} at√© o primeiro bit compactado ‚Äî deve permanecer m√≠nima.

\begin{itemize}
    \item \textbf{Meta T√©cnica:} Lat√™ncia \< 1 ms por frame \cite{256}.
    \item \textbf{Abordagem:} Arquitetura \textit{fully pipelined} operando entre 163,35 MHz e 250 MHz \cite{14, 22, 76}.
\end{itemize}

\subsection{RFN-5 ‚Äî Or√ßamento de Recursos e Utiliza√ß√£o de Hardware}
\label{req:recursos}
O design deve empregar eficientemente os recursos l√≥gicos e de mem√≥ria do \gls{FPGA}, permitindo inst√¢ncias paralelas suficientes para garantir o \textit{throughput} m√≠nimo de $37\,\text{MB/s}$ (RFN-1.1).

\begin{itemize}
    \item \textbf{Ponto Aberto:} Defini√ß√£o do or√ßamento m√°ximo de LUTs, FFs, \gls{BRAMs} e \gls{DSPs} ap√≥s escolha do dispositivo.
    \item \textbf{Observa√ß√£o:} Implementa√ß√µes LZW eficientes utilizam \gls{BRAMs} para o dicion√°rio, com exemplos de uso de 18 \gls{BRAMs} de 18 kbit e 346 \gls{LUTs} por inst√¢ncia \cite{22}.
\end{itemize}

\subsection{RF-2 ‚Äî Algoritmo de Compress√£o LZW (Requisito de Design)}
O codificador deve seguir a arquitetura \gls{LZW} otimizada para \gls{FPGA}, explorando paralelismo e uso de mem√≥ria eficiente \cite{12, 11}.

\begin{itemize}
    \item \textbf{Decis√£o T√©cnica:} Implementa√ß√£o em \textbf{\gls{BRAMs} de porta dupla}, permitindo leituras e escritas simult√¢neas na tabela \textit{hash} em um √∫nico ciclo de \textit{clock} \cite{11, 14, 18}.
\end{itemize}
```

---

### **3. Texto Complementar em \LaTeX para DTR (Se√ß√£o 3.5)**

```latex
\subsection{3.5 Estrutura Detalhada do Acelerador LZW}
\label{sec:estrutura_lzw}

Conforme a decis√£o t√©cnica do Dia 3, o acelerador baseia-se no algoritmo \gls{LZW}, amplamente reconhecido por sua efici√™ncia em compress√£o \textit{lossless} \cite{1}.

\subsubsection*{Design LZW Otimizado para FPGA}
O \gls{LZW} √© inerentemente sequencial \cite{12, 29, 260}. A arquitetura proposta mitiga essa caracter√≠stica por meio de otimiza√ß√µes de mem√≥ria e paralelismo em n√≠vel de circuito \cite{14}:

\begin{itemize}
    \item \textbf{Dicion√°rio Baseado em Hash:} Estrutura de busca e inser√ß√£o implementada em \textbf{tabela \textit{hash}}, substituindo listas lineares para redu√ß√£o do tempo de acesso \cite{16}.
    \item \textbf{Uso de BRAMs Dual Port:} Permitem leituras e escritas simult√¢neas, explorando as duas portas independentes da mem√≥ria para maximizar o desempenho \cite{11, 14, 18, 43}.
    \item \textbf{Estrutura Pointer-Character:} Utiliza tabelas \textit{pointer-character} e \textit{back-pointer} ($q$), seguindo o Algoritmo 2 (LZW modificado) para efici√™ncia de acesso \cite{17}.
\end{itemize}

\subsubsection*{Pontos Abertos de Implementa√ß√£o LZW}
\begin{itemize}
    \item \textbf{Tamanho do Dicion√°rio:} Fixar em 4096 entradas; definir pol√≠tica de \textit{ClearCode} \cite{42, 263}.
    \item \textbf{Paralelismo em N√≠vel de Circuito:} Avaliar uso de m√∫ltiplas inst√¢ncias LZW (id√™nticas) em paralelo, visando acelera√ß√£o de at√© $\times 23{,}5$ em \gls{FPGA} Virtex-7 \cite{11, 22, 23}.
    \item \textbf{Fun√ß√£o Hash e Conflitos:} Detalhar fun√ß√£o $h(j, x)$ e m√©todo de mitiga√ß√£o de colis√µes (p. ex., busca sequencial em \textit{buckets} adjacentes) \cite{19}.
\end{itemize}
```

---

### üß© **Resumo de Consolida√ß√£o**

- **DRS v0.1** agora cont√©m todos os **requisitos de desempenho e de arquitetura** definidos no Sprint 1 (Dia 3).

- **DTR** avan√ßa o detalhamento do **n√∫cleo LZW**, com decis√µes de engenharia e pontos abertos para a fase de design detalhado.

- A estrutura mant√©m coer√™ncia entre as se√ß√µes de requisitos (o ‚Äúo qu√™‚Äù) e as se√ß√µes t√©cnicas (o ‚Äúcomo‚Äù).

Deseja que eu siga para o **Sprint 1 / Dia 4**, com a mesma sistem√°tica (avalia√ß√£o, aloca√ß√£o e blocos \LaTeX para DRS e DTR)?
