Timing Analyzer report for 19_PD_VHDL
Thu Apr 11 12:09:20 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 15. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 18. Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 19. Slow 1200mV 85C Model Recovery: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 21. Slow 1200mV 85C Model Removal: 'clk'
 22. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 32. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 36. Slow 1200mV 0C Model Recovery: 'clk'
 37. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 38. Slow 1200mV 0C Model Removal: 'clk'
 39. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 48. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 51. Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'
 52. Fast 1200mV 0C Model Recovery: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 54. Fast 1200mV 0C Model Removal: 'clk'
 55. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Unconstrained Input Ports
 72. Unconstrained Output Ports
 73. Unconstrained Input Ports
 74. Unconstrained Output Ports
 75. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                     ;
; Revision Name         ; 19_PD_VHDL                                                 ;
; Device Family         ; Cyclone IV E                                               ;
; Device Name           ; EP4CE6E22C8                                                ;
; Timing Models         ; Final                                                      ;
; Delay Model           ; Combined                                                   ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.8%      ;
;     Processor 3            ;   2.5%      ;
;     Processor 4            ;   2.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Thu Apr 11 12:09:19 2024 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; Clock Name                                                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                            ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; clk                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                                            ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] } ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk }                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                   ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                     ; Note ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
; 28.76 MHz  ; 28.76 MHz       ; clk                                                                                            ;      ;
; 133.16 MHz ; 133.16 MHz      ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ;      ;
; 381.53 MHz ; 381.53 MHz      ; simple_struct:u0|usart:usart_0|bit_clk                                                         ;      ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -33.772 ; -1219.099     ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -4.084  ; -35.323       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.621  ; -8.116        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.432 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.453 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.869 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.092 ; -343.708      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -2.044 ; -12.264       ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 1.829 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 2.394 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                       ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -526.424      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.403  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                              ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -33.772 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.664     ;
; -33.676 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.568     ;
; -33.662 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.554     ;
; -33.570 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.462     ;
; -33.474 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.366     ;
; -33.460 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.352     ;
; -33.427 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.319     ;
; -33.331 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.223     ;
; -33.317 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.209     ;
; -33.199 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.109     ; 34.091     ;
; -33.103 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.109     ; 33.995     ;
; -33.089 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.109     ; 33.981     ;
; -32.051 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.110     ; 32.942     ;
; -31.849 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.110     ; 32.740     ;
; -31.706 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.110     ; 32.597     ;
; -31.478 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.110     ; 32.369     ;
; -28.915 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.110     ; 29.806     ;
; -28.713 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.110     ; 29.604     ;
; -28.570 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.110     ; 29.461     ;
; -28.342 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.110     ; 29.233     ;
; -25.542 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.094     ; 26.449     ;
; -25.340 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.094     ; 26.247     ;
; -25.197 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.094     ; 26.104     ;
; -24.969 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.094     ; 25.876     ;
; -11.343 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.095     ; 12.249     ;
; -11.341 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.095     ; 12.247     ;
; -11.247 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.095     ; 12.153     ;
; -11.245 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.095     ; 12.151     ;
; -11.233 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.095     ; 12.139     ;
; -11.231 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.095     ; 12.137     ;
; -10.892 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.821     ;
; -10.796 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.725     ;
; -10.782 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 11.711     ;
; -9.622  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.096     ; 10.527     ;
; -9.620  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.096     ; 10.525     ;
; -9.171  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 10.099     ;
; -6.486  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.096     ; 7.391      ;
; -6.484  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.096     ; 7.389      ;
; -6.035  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 6.963      ;
; -5.960  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 6.382      ;
; -5.801  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 6.223      ;
; -5.790  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 6.212      ;
; -5.722  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.100     ; 6.623      ;
; -5.704  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 6.126      ;
; -5.675  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.060     ; 6.616      ;
; -5.634  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.100     ; 6.535      ;
; -5.631  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 6.053      ;
; -5.587  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.060     ; 6.528      ;
; -5.585  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 6.007      ;
; -5.555  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.977      ;
; -5.531  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 5.953      ;
; -5.499  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.921      ;
; -5.483  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; 0.363      ; 6.847      ;
; -5.436  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; 0.403      ; 6.840      ;
; -5.415  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 5.837      ;
; -5.414  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.100     ; 6.315      ;
; -5.397  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.819      ;
; -5.367  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.060     ; 6.308      ;
; -5.317  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.739      ;
; -5.299  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 5.721      ;
; -5.296  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.718      ;
; -5.266  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[9]                     ; clk          ; clk         ; 1.000        ; -0.598     ; 5.669      ;
; -5.266  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[10]                    ; clk          ; clk         ; 1.000        ; -0.598     ; 5.669      ;
; -5.266  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[11]                    ; clk          ; clk         ; 1.000        ; -0.598     ; 5.669      ;
; -5.252  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.674      ;
; -5.181  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 5.603      ;
; -5.147  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.569      ;
; -5.136  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.100     ; 6.037      ;
; -5.113  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.539      ;
; -5.113  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.539      ;
; -5.113  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.539      ;
; -5.092  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.131     ; 5.962      ;
; -5.089  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.060     ; 6.030      ;
; -5.064  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.486      ;
; -5.045  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.091     ; 5.955      ;
; -5.036  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 5.458      ;
; -4.995  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.417      ;
; -4.913  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.335      ;
; -4.908  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.131     ; 5.778      ;
; -4.881  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.307      ;
; -4.881  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.307      ;
; -4.881  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.307      ;
; -4.862  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.131     ; 5.732      ;
; -4.861  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.091     ; 5.771      ;
; -4.854  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.280      ;
; -4.854  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.280      ;
; -4.854  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.575     ; 5.280      ;
; -4.815  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.091     ; 5.725      ;
; -4.779  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.579     ; 5.201      ;
; -4.768  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.579     ; 5.190      ;
; -4.767  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.060     ; 5.708      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[0]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[1]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[2]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[3]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[4]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[5]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[6]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[7]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
; -4.755  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[8]                     ; clk          ; clk         ; 1.000        ; -0.087     ; 5.669      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -4.084 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.244      ; 6.168      ;
; -4.079 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.244      ; 6.159      ;
; -3.988 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.244      ; 6.076      ;
; -3.918 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.718      ; 6.472      ;
; -3.822 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.718      ; 6.384      ;
; -3.684 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.718      ; 6.242      ;
; -3.294 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.270      ; 5.411      ;
; -3.255 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.290      ; 8.152      ;
; -3.246 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.718      ; 5.804      ;
; -3.246 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.718      ; 5.800      ;
; -3.166 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.268      ; 5.281      ;
; -3.153 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.290      ; 8.058      ;
; -3.149 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.718      ; 5.711      ;
; -3.110 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.295      ; 5.252      ;
; -2.925 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.316      ; 7.859      ;
; -2.883 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.405      ; 5.347      ;
; -2.883 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.056      ; 4.935      ;
; -2.878 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.271      ; 5.336      ;
; -2.849 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.290      ; 8.246      ;
; -2.847 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.293      ; 4.987      ;
; -2.820 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.188      ; 4.848      ;
; -2.789 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.295      ; 4.931      ;
; -2.786 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.102      ; 7.645      ;
; -2.783 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.116      ; 7.655      ;
; -2.748 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.290      ; 8.153      ;
; -2.746 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.290      ; 7.647      ;
; -2.733 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.188      ; 4.757      ;
; -2.728 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.296      ; 5.211      ;
; -2.698 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.430      ; 5.187      ;
; -2.696 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.056      ; 4.738      ;
; -2.685 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.290      ; 8.086      ;
; -2.652 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.102      ; 7.521      ;
; -2.639 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.188      ; 4.671      ;
; -2.627 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.293      ; 4.767      ;
; -2.560 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.314      ; 7.492      ;
; -2.523 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.116      ; 7.895      ;
; -2.513 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.451      ; 7.794      ;
; -2.510 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.317      ; 7.785      ;
; -2.499 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 5.317      ; 7.426      ;
; -2.485 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.316      ; 7.919      ;
; -2.428 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.102      ; 7.787      ;
; -2.377 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.296      ; 4.860      ;
; -2.376 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.430      ; 4.865      ;
; -2.278 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.102      ; 7.647      ;
; -2.257 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.314      ; 7.689      ;
; -2.225 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.271      ; 4.335      ;
; -2.216 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.317      ; 7.643      ;
; -2.072 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.451      ; 7.853      ;
; -2.070 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 5.317      ; 7.845      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.621 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.541      ;
; -1.357 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 2.305      ;
; -1.299 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.219      ;
; -1.299 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.219      ;
; -1.299 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.219      ;
; -1.299 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.219      ;
; -1.299 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.219      ;
; -1.299 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.219      ;
; -1.218 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.138      ;
; -1.159 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 2.107      ;
; -1.075 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 2.023      ;
; -1.075 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 2.023      ;
; -1.075 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 2.023      ;
; -1.075 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 2.023      ;
; -1.075 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 2.023      ;
; -1.075 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 2.023      ;
; -1.032 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 1.980      ;
; -0.997 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 1.945      ;
; -0.983 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.903      ;
; -0.848 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 1.796      ;
; -0.785 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.705      ;
; -0.702 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 1.650      ;
; -0.693 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 1.641      ;
; -0.646 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.043     ; 1.594      ;
; -0.580 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.500      ;
; -0.578 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.498      ;
; -0.572 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.492      ;
; -0.564 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.484      ;
; -0.550 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.470      ;
; -0.499 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.419      ;
; -0.407 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.327      ;
; -0.401 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.321      ;
; -0.375 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.295      ;
; -0.336 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.256      ;
; -0.059 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.979      ;
; -0.031 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.951      ;
; -0.029 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.949      ;
; -0.027 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.947      ;
; -0.024 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.944      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.432 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.446 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.446 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.758      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.485 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.778      ;
; 0.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.509 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.082      ; 0.803      ;
; 0.509 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.518 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.811      ;
; 0.557 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.561 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.854      ;
; 0.578 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.611      ; 1.401      ;
; 0.580 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.598      ; 1.390      ;
; 0.599 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.598      ; 1.409      ;
; 0.614 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.534      ; 1.360      ;
; 0.614 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.534      ; 1.360      ;
; 0.615 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.534      ; 1.361      ;
; 0.638 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk         ; 0.000        ; 2.600      ; 3.741      ;
; 0.662 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.974      ;
; 0.664 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 0.976      ;
; 0.677 ; simple_struct:u0|controller:controller_0|uart_rx_ready_prev                                                                               ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.970      ;
; 0.680 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.605      ; 3.788      ;
; 0.681 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[8]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.682 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[3]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.685 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.977      ;
; 0.695 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                                                                  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.581      ; 3.779      ;
; 0.695 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                                                                  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.581      ; 3.779      ;
; 0.700 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.701 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.611      ; 1.524      ;
; 0.705 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.080      ; 0.997      ;
; 0.705 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.998      ;
; 0.706 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 0.999      ;
; 0.708 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[5]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.711 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[7]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.711 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.598      ; 1.521      ;
; 0.714 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.103      ; 1.029      ;
; 0.716 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 1.030      ;
; 0.716 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.716 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.103      ; 1.031      ;
; 0.716 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.103      ; 1.031      ;
; 0.716 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.103      ; 1.031      ;
; 0.717 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 1.031      ;
; 0.717 ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 1.029      ;
; 0.717 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.101      ; 1.030      ;
; 0.718 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.102      ; 1.032      ;
; 0.718 ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 1.030      ;
; 0.718 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 1.030      ;
; 0.718 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.103      ; 1.033      ;
; 0.718 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.611      ; 1.541      ;
; 0.719 ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.100      ; 1.031      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.515 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.808      ;
; 0.518 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.811      ;
; 0.519 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.812      ;
; 0.521 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.814      ;
; 0.543 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.836      ;
; 0.807 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.100      ;
; 0.823 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.116      ;
; 0.824 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.117      ;
; 0.884 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.177      ;
; 0.992 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 1.417      ;
; 0.995 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.288      ;
; 1.001 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.294      ;
; 1.015 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.308      ;
; 1.060 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.353      ;
; 1.064 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.357      ;
; 1.105 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 1.530      ;
; 1.108 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 1.533      ;
; 1.110 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.403      ;
; 1.213 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.506      ;
; 1.224 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.517      ;
; 1.232 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 1.657      ;
; 1.291 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.584      ;
; 1.303 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.596      ;
; 1.400 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 1.825      ;
; 1.412 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 1.837      ;
; 1.549 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 1.974      ;
; 1.623 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 2.048      ;
; 1.623 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 2.048      ;
; 1.623 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 2.048      ;
; 1.623 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 2.048      ;
; 1.623 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 2.048      ;
; 1.623 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 2.048      ;
; 1.667 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.183      ; 2.092      ;
; 1.895 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.188      ;
; 1.895 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.188      ;
; 1.895 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.188      ;
; 1.895 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.188      ;
; 1.895 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.188      ;
; 1.895 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.188      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.869 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.511      ; 6.641      ;
; 1.150 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.511      ; 6.922      ;
; 1.250 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.511      ; 7.022      ;
; 1.292 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.535      ; 7.088      ;
; 1.319 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.711      ; 7.291      ;
; 1.376 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.607      ; 4.013      ;
; 1.392 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.511      ; 6.684      ;
; 1.411 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.538      ; 7.210      ;
; 1.483 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.539      ; 7.283      ;
; 1.561 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.535      ; 6.877      ;
; 1.568 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.803      ; 4.401      ;
; 1.577 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.539      ; 7.377      ;
; 1.618 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.627      ; 4.275      ;
; 1.621 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.511      ; 6.913      ;
; 1.661 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.630      ; 4.321      ;
; 1.682 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.525      ; 4.237      ;
; 1.734 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.711      ; 7.226      ;
; 1.735 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.315      ; 7.311      ;
; 1.738 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.539      ; 7.058      ;
; 1.752 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.525      ; 4.307      ;
; 1.780 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.525      ; 4.335      ;
; 1.826 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.538      ; 7.145      ;
; 1.830 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.631      ; 4.491      ;
; 1.853 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.627      ; 4.510      ;
; 1.871 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.382      ; 4.283      ;
; 1.908 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.314      ; 7.483      ;
; 1.913 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.511      ; 7.205      ;
; 1.969 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.779      ; 4.778      ;
; 1.987 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.579      ; 4.596      ;
; 1.992 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.539      ; 7.312      ;
; 1.996 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.803      ; 4.829      ;
; 2.000 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.329      ; 7.590      ;
; 2.036 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.603      ; 4.669      ;
; 2.060 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.606      ; 4.696      ;
; 2.061 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.579      ; 4.670      ;
; 2.070 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.579      ; 4.679      ;
; 2.075 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 3.034      ; 5.139      ;
; 2.078 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 3.034      ; 5.142      ;
; 2.089 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.630      ; 4.749      ;
; 2.094 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.315      ; 7.190      ;
; 2.147 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 3.034      ; 5.211      ;
; 2.161 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.383      ; 4.574      ;
; 2.226 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.607      ; 4.863      ;
; 2.245 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.631      ; 4.906      ;
; 2.249 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.329      ; 7.359      ;
; 2.253 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.314      ; 7.348      ;
; 2.449 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 3.034      ; 5.513      ;
; 2.753 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 3.034      ; 5.817      ;
; 2.821 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 3.034      ; 5.885      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.092 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.073     ; 3.020      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.002      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.091     ; 2.997      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.088     ; 3.000      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.088     ; 3.000      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.088     ; 3.000      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.088     ; 3.000      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.000      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.088     ; 3.000      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.088     ; 3.000      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.088     ; 2.999      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.087     ; 3.000      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 1.000        ; -0.092     ; 2.995      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.092     ; 2.995      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.092     ; 2.995      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.092     ; 2.995      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.092     ; 2.995      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.996      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.087     ; 3.000      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.087     ; 3.000      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.087     ; 3.000      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.087     ; 3.000      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.087     ; 3.000      ;
; -2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.087     ; 3.000      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.004      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.085 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.088     ; 2.998      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.082     ; 3.003      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 1.000        ; -0.082     ; 3.003      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.003      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 1.000        ; -0.082     ; 3.003      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.081     ; 3.004      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.087     ; 2.998      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.087     ; 2.998      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.087     ; 2.998      ;
; -2.084 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.081     ; 3.004      ;
; -2.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.074     ; 3.004      ;
; -2.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.074     ; 3.004      ;
; -2.072 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.075     ; 2.998      ;
; -2.072 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.998      ;
; -2.072 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.998      ;
; -2.072 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.069     ; 3.004      ;
; -1.890 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.809      ;
; -1.890 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.809      ;
; -1.890 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.809      ;
; -1.890 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.809      ;
; -1.890 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.809      ;
; -1.890 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.809      ;
; -1.890 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.082     ; 2.809      ;
; -1.871 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.803      ;
; -1.871 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.803      ;
; -1.871 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.069     ; 2.803      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.031     ; 3.004      ;
; -2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.031     ; 3.004      ;
; -2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.031     ; 3.004      ;
; -2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.031     ; 3.004      ;
; -2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.031     ; 3.004      ;
; -2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.031     ; 3.004      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.829 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 1.993 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.620      ; 2.825      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 0.000        ; 0.612      ; 2.830      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 0.000        ; 0.612      ; 2.830      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 0.000        ; 0.612      ; 2.830      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 0.000        ; 0.612      ; 2.830      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 0.000        ; 0.612      ; 2.830      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 0.000        ; 0.612      ; 2.830      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 0.000        ; 0.612      ; 2.830      ;
; 2.006 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 0.000        ; 0.612      ; 2.830      ;
; 2.009 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.605      ; 2.826      ;
; 2.009 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.604      ; 2.825      ;
; 2.009 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.604      ; 2.825      ;
; 2.009 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.604      ; 2.825      ;
; 2.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.583      ; 2.827      ;
; 2.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.583      ; 2.827      ;
; 2.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.583      ; 2.827      ;
; 2.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.583      ; 2.827      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.598      ; 2.845      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.044 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.569      ; 2.825      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 0.000        ; 0.568      ; 2.825      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.820      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.820      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.820      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.820      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.820      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.820      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.820      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.563      ; 2.820      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.565      ; 2.822      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.569      ; 2.826      ;
; 2.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.552      ; 2.827      ;
; 2.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.552      ; 2.827      ;
; 2.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.552      ; 2.827      ;
; 2.063 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.552      ; 2.827      ;
; 2.086 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 0.000        ; 0.527      ; 2.825      ;
; 2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 0.000        ; 0.525      ; 2.825      ;
; 2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.525      ; 2.825      ;
; 2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.525      ; 2.825      ;
; 2.088 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.525      ; 2.825      ;
; 2.201 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.093      ; 2.506      ;
; 2.201 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.093      ; 2.506      ;
; 2.201 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.093      ; 2.506      ;
; 2.201 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.093      ; 2.506      ;
; 2.201 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.093      ; 2.506      ;
; 2.217 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.509      ;
; 2.217 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.509      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 2.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.195      ; 2.831      ;
; 2.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.195      ; 2.831      ;
; 2.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.195      ; 2.831      ;
; 2.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.195      ; 2.831      ;
; 2.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.195      ; 2.831      ;
; 2.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.195      ; 2.831      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                              ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                     ; Note                                           ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------------------------------------------------+
; 31.46 MHz  ; 31.46 MHz       ; clk                                                                                            ;                                                ;
; 137.85 MHz ; 137.85 MHz      ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ;                                                ;
; 416.84 MHz ; 402.09 MHz      ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -30.784 ; -1118.133     ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -3.902  ; -33.510       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.399  ; -6.884        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.382 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.403 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.862 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.797 ; -292.750      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.745 ; -10.470       ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 1.638 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 2.150 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -526.424      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.338  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                               ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -30.784 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.686     ;
; -30.698 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.600     ;
; -30.684 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.586     ;
; -30.572 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.474     ;
; -30.486 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.388     ;
; -30.472 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.374     ;
; -30.449 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.351     ;
; -30.363 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.265     ;
; -30.349 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.251     ;
; -30.257 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.159     ;
; -30.171 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.073     ;
; -30.157 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.100     ; 31.059     ;
; -29.224 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.101     ; 30.125     ;
; -29.012 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.101     ; 29.913     ;
; -28.889 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.101     ; 29.790     ;
; -28.697 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.101     ; 29.598     ;
; -26.414 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.101     ; 27.315     ;
; -26.202 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.101     ; 27.103     ;
; -26.079 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.101     ; 26.980     ;
; -25.887 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.101     ; 26.788     ;
; -23.291 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.087     ; 24.206     ;
; -23.079 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.087     ; 23.994     ;
; -22.956 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.087     ; 23.871     ;
; -22.764 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.087     ; 23.679     ;
; -10.234 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.151     ;
; -10.232 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.149     ;
; -10.148 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.065     ;
; -10.146 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.063     ;
; -10.134 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.051     ;
; -10.132 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.085     ; 11.049     ;
; -9.834  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.773     ;
; -9.748  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.687     ;
; -9.734  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.673     ;
; -8.674  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.590      ;
; -8.672  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.086     ; 9.588      ;
; -8.274  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.212      ;
; -5.864  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.086     ; 6.780      ;
; -5.862  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.086     ; 6.778      ;
; -5.464  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.064     ; 6.402      ;
; -5.425  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.883      ;
; -5.338  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.250      ;
; -5.325  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.783      ;
; -5.305  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.090     ; 6.217      ;
; -5.283  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.049     ; 6.236      ;
; -5.265  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.544     ; 5.723      ;
; -5.250  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.049     ; 6.203      ;
; -5.212  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.670      ;
; -5.181  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.639      ;
; -5.127  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.544     ; 5.585      ;
; -5.111  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; 0.340      ; 6.453      ;
; -5.056  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.514      ;
; -5.056  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; 0.381      ; 6.439      ;
; -5.038  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.496      ;
; -5.014  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.544     ; 5.472      ;
; -4.992  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.090     ; 5.904      ;
; -4.983  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.544     ; 5.441      ;
; -4.979  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.437      ;
; -4.937  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.049     ; 5.890      ;
; -4.877  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.335      ;
; -4.847  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.305      ;
; -4.842  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[9]                     ; clk          ; clk         ; 1.000        ; -0.565     ; 5.279      ;
; -4.842  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[10]                    ; clk          ; clk         ; 1.000        ; -0.565     ; 5.279      ;
; -4.842  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[11]                    ; clk          ; clk         ; 1.000        ; -0.565     ; 5.279      ;
; -4.840  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.544     ; 5.298      ;
; -4.802  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.260      ;
; -4.781  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.544     ; 5.239      ;
; -4.754  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.090     ; 5.666      ;
; -4.733  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.191      ;
; -4.727  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.124     ; 5.605      ;
; -4.699  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.049     ; 5.652      ;
; -4.690  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 5.152      ;
; -4.690  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 5.152      ;
; -4.690  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 5.152      ;
; -4.672  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.591      ;
; -4.649  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.544     ; 5.107      ;
; -4.590  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.048      ;
; -4.582  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.124     ; 5.460      ;
; -4.557  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.124     ; 5.435      ;
; -4.550  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.544     ; 5.008      ;
; -4.531  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.544     ; 4.989      ;
; -4.527  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.446      ;
; -4.502  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.421      ;
; -4.477  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 4.939      ;
; -4.477  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 4.939      ;
; -4.477  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 4.939      ;
; -4.436  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 4.898      ;
; -4.436  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 4.898      ;
; -4.436  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.540     ; 4.898      ;
; -4.403  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.049     ; 5.356      ;
; -4.399  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.544     ; 4.857      ;
; -4.379  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.124     ; 5.257      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[0]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[1]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[2]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[3]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[4]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[5]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[6]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[7]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
; -4.360  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[8]                     ; clk          ; clk         ; 1.000        ; -0.083     ; 5.279      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.902 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.023      ; 5.858      ;
; -3.886 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.021      ; 5.834      ;
; -3.804 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.021      ; 5.757      ;
; -3.786 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.456      ; 6.169      ;
; -3.701 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.456      ; 6.089      ;
; -3.514 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.458      ; 5.905      ;
; -3.161 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.050      ; 5.147      ;
; -3.133 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.456      ; 5.516      ;
; -3.127 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.818      ; 7.622      ;
; -3.125 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.458      ; 5.516      ;
; -3.046 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.456      ; 5.434      ;
; -3.038 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.062      ; 5.036      ;
; -3.036 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.818      ; 7.536      ;
; -2.982 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.048      ; 4.966      ;
; -2.879 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.818      ; 7.874      ;
; -2.816 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.847      ; 7.349      ;
; -2.787 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.818      ; 7.787      ;
; -2.770 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.050      ; 5.063      ;
; -2.759 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.848      ; 4.679      ;
; -2.755 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.060      ; 4.751      ;
; -2.743 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.166      ; 5.036      ;
; -2.726 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.062      ; 4.724      ;
; -2.722 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.820      ; 7.725      ;
; -2.714 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.956      ; 4.603      ;
; -2.654 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.820      ; 7.157      ;
; -2.653 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.062      ; 4.958      ;
; -2.646 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.954      ; 4.527      ;
; -2.619 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.178      ; 4.924      ;
; -2.600 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.666      ; 7.581      ;
; -2.597 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.847      ; 4.509      ;
; -2.587 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.847      ; 7.620      ;
; -2.561 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.954      ; 4.447      ;
; -2.515 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.060      ; 4.511      ;
; -2.497 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.644      ; 7.456      ;
; -2.427 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.847      ; 7.267      ;
; -2.425 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.845      ; 6.956      ;
; -2.412 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.644      ; 6.871      ;
; -2.405 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.666      ; 6.886      ;
; -2.398 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.963      ; 7.238      ;
; -2.376 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.645      ; 6.843      ;
; -2.340 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.062      ; 4.645      ;
; -2.307 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.178      ; 4.612      ;
; -2.306 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.848      ; 7.335      ;
; -2.297 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.845      ; 7.328      ;
; -2.284 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.645      ; 7.251      ;
; -2.198 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.847      ; 7.538      ;
; -2.169 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 4.963      ; 7.509      ;
; -2.158 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.051      ; 4.140      ;
; -2.113 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 4.848      ; 6.642      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.399 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.330      ;
; -1.129 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 2.092      ;
; -1.097 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.028      ;
; -1.097 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.028      ;
; -1.097 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.028      ;
; -1.097 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.028      ;
; -1.097 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.028      ;
; -1.097 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 2.028      ;
; -1.033 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.964      ;
; -0.980 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.943      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.907      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.907      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.907      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.907      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.907      ;
; -0.944 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.907      ;
; -0.846 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.809      ;
; -0.833 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.796      ;
; -0.812 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.743      ;
; -0.696 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.659      ;
; -0.676 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.607      ;
; -0.562 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.525      ;
; -0.553 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.516      ;
; -0.480 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.029     ; 1.443      ;
; -0.455 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.386      ;
; -0.451 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.382      ;
; -0.449 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.380      ;
; -0.448 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.379      ;
; -0.426 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.357      ;
; -0.341 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.272      ;
; -0.264 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.195      ;
; -0.259 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.190      ;
; -0.237 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.168      ;
; -0.235 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.166      ;
; 0.045  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.886      ;
; 0.068  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.863      ;
; 0.070  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.861      ;
; 0.071  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.860      ;
; 0.074  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.857      ;
; 0.161  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.382 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.398 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.399 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.401 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.449 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.716      ;
; 0.468 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.074      ; 0.737      ;
; 0.471 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.476 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.743      ;
; 0.480 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.490 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.757      ;
; 0.511 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.576      ; 1.282      ;
; 0.519 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.565      ; 1.279      ;
; 0.519 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.786      ;
; 0.521 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.502      ; 1.218      ;
; 0.521 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.502      ; 1.218      ;
; 0.522 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.502      ; 1.219      ;
; 0.523 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.790      ;
; 0.536 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.565      ; 1.296      ;
; 0.602 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk         ; 0.000        ; 2.389      ; 3.456      ;
; 0.603 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[8]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.871      ;
; 0.604 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[3]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.872      ;
; 0.605 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.576      ; 1.376      ;
; 0.610 ; simple_struct:u0|controller:controller_0|uart_rx_ready_prev                                                                               ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.877      ;
; 0.614 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.565      ; 1.374      ;
; 0.614 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.899      ;
; 0.617 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.090      ; 0.902      ;
; 0.624 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[5]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.892      ;
; 0.628 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[7]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.073      ; 0.896      ;
; 0.629 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.896      ;
; 0.635 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.576      ; 1.406      ;
; 0.638 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.905      ;
; 0.640 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.391      ; 3.496      ;
; 0.641 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.565      ; 1.401      ;
; 0.643 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.565      ; 1.403      ;
; 0.647 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.648 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.649 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.916      ;
; 0.651 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                                                                  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.370      ; 3.486      ;
; 0.651 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                                                                  ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 2.370      ; 3.486      ;
; 0.653 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.654 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.664 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.093      ; 0.952      ;
; 0.664 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.951      ;
; 0.664 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.951      ;
; 0.666 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.093      ; 0.954      ;
; 0.666 ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.667 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.093      ; 0.955      ;
; 0.667 ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.091      ; 0.953      ;
; 0.667 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.954      ;
; 0.667 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.954      ;
; 0.667 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.092      ; 0.954      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.403 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.684      ;
; 0.477 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.743      ;
; 0.480 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.746      ;
; 0.481 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.747      ;
; 0.483 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.749      ;
; 0.504 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.770      ;
; 0.752 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.018      ;
; 0.771 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.037      ;
; 0.772 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.038      ;
; 0.816 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.082      ;
; 0.916 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.316      ;
; 0.920 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.186      ;
; 0.927 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.193      ;
; 0.939 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.205      ;
; 0.982 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.382      ;
; 0.992 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.258      ;
; 1.001 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.267      ;
; 1.008 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.274      ;
; 1.019 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.419      ;
; 1.093 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.359      ;
; 1.098 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.498      ;
; 1.127 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.393      ;
; 1.157 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.423      ;
; 1.191 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.457      ;
; 1.261 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.661      ;
; 1.294 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.694      ;
; 1.416 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.816      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.871      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.871      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.871      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.871      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.871      ;
; 1.471 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.871      ;
; 1.550 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.175      ; 1.950      ;
; 1.763 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 2.029      ;
; 1.763 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 2.029      ;
; 1.763 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 2.029      ;
; 1.763 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 2.029      ;
; 1.763 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 2.029      ;
; 1.763 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 2.029      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.862 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.020      ; 6.122      ;
; 1.135 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.020      ; 6.395      ;
; 1.191 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.019      ; 6.450      ;
; 1.201 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.354      ; 3.585      ;
; 1.265 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.046      ; 6.551      ;
; 1.332 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.199      ; 6.771      ;
; 1.377 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.046      ; 6.183      ;
; 1.378 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.048      ; 6.666      ;
; 1.426 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.516      ; 3.972      ;
; 1.451 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.363      ; 3.844      ;
; 1.457 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.020      ; 6.237      ;
; 1.473 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.365      ; 3.868      ;
; 1.502 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.049      ; 6.311      ;
; 1.510 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.261      ; 3.801      ;
; 1.526 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.048      ; 6.814      ;
; 1.546 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.199      ; 6.505      ;
; 1.576 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.261      ; 3.867      ;
; 1.592 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.048      ; 6.400      ;
; 1.615 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.260      ; 3.905      ;
; 1.623 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.365      ; 4.018      ;
; 1.660 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.020      ; 6.440      ;
; 1.663 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.363      ; 4.056      ;
; 1.677 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.142      ; 3.849      ;
; 1.697 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 5.049      ; 6.986      ;
; 1.727 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.019      ; 6.506      ;
; 1.739 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 5.048      ; 6.547      ;
; 1.764 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.325      ; 4.119      ;
; 1.816 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.504      ; 4.350      ;
; 1.817 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.516      ; 4.363      ;
; 1.833 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.743      ; 4.606      ;
; 1.834 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.325      ; 4.189      ;
; 1.845 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.351      ; 4.226      ;
; 1.847 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.742      ; 4.619      ;
; 1.861 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.353      ; 4.244      ;
; 1.863 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.838      ; 6.941      ;
; 1.864 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.365      ; 4.259      ;
; 1.899 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.324      ; 4.253      ;
; 1.902 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.743      ; 4.675      ;
; 1.949 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.838      ; 6.547      ;
; 1.968 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.143      ; 4.141      ;
; 2.001 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.859      ; 6.620      ;
; 2.007 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.353      ; 4.390      ;
; 2.007 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 4.837      ; 6.604      ;
; 2.015 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.365      ; 4.410      ;
; 2.088 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.837      ; 7.165      ;
; 2.189 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 4.859      ; 7.288      ;
; 2.219 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.742      ; 4.991      ;
; 2.442 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.743      ; 5.215      ;
; 2.510 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.743      ; 5.283      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.736      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.077     ; 2.716      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 1.000        ; -0.073     ; 2.720      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.712      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.072     ; 2.721      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.075     ; 2.718      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.714      ;
; -1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.072     ; 2.721      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.710      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.710      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.710      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.710      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.710      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.079     ; 2.713      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.078     ; 2.714      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.714      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.714      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.076     ; 2.716      ;
; -1.780 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.720      ;
; -1.780 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.062     ; 2.720      ;
; -1.779 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.713      ;
; -1.779 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.068     ; 2.713      ;
; -1.779 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.068     ; 2.713      ;
; -1.779 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.711 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.640      ;
; -1.711 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 1.000        ; -0.073     ; 2.640      ;
; -1.711 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.640      ;
; -1.711 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.640      ;
; -1.711 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.640      ;
; -1.711 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.640      ;
; -1.711 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.073     ; 2.640      ;
; -1.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.061     ; 2.641      ;
; -1.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.061     ; 2.641      ;
; -1.700 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.061     ; 2.641      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.745 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.017     ; 2.720      ;
; -1.745 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.017     ; 2.720      ;
; -1.745 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.017     ; 2.720      ;
; -1.745 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.017     ; 2.720      ;
; -1.745 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.017     ; 2.720      ;
; -1.745 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.017     ; 2.720      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.638 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.726 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.072      ; 1.993      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.782 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.578      ; 2.555      ;
; 1.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 0.000        ; 0.577      ; 2.560      ;
; 1.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 0.000        ; 0.577      ; 2.560      ;
; 1.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 0.000        ; 0.577      ; 2.560      ;
; 1.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 0.000        ; 0.577      ; 2.560      ;
; 1.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 0.000        ; 0.577      ; 2.560      ;
; 1.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 0.000        ; 0.577      ; 2.560      ;
; 1.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 0.000        ; 0.577      ; 2.560      ;
; 1.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 0.000        ; 0.577      ; 2.560      ;
; 1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.569      ; 2.555      ;
; 1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.569      ; 2.555      ;
; 1.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.569      ; 2.555      ;
; 1.793 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.567      ; 2.555      ;
; 1.818 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.547      ; 2.560      ;
; 1.818 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.547      ; 2.560      ;
; 1.818 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.547      ; 2.560      ;
; 1.818 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.547      ; 2.560      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.820 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.559      ; 2.574      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.557      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.557      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.557      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.557      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.557      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.557      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 0.000        ; 0.536      ; 2.557      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.533      ; 2.554      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.537      ; 2.558      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 0.000        ; 0.534      ; 2.556      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.535      ; 2.557      ;
; 1.827 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.535      ; 2.557      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.552      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.552      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.552      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.552      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.552      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.552      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.552      ;
; 1.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.525      ; 2.552      ;
; 1.852 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.513      ; 2.560      ;
; 1.852 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.513      ; 2.560      ;
; 1.852 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.513      ; 2.560      ;
; 1.852 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.513      ; 2.560      ;
; 1.870 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 0.000        ; 0.493      ; 2.558      ;
; 1.871 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 0.000        ; 0.491      ; 2.557      ;
; 1.871 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.491      ; 2.557      ;
; 1.871 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.491      ; 2.557      ;
; 1.871 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.491      ; 2.557      ;
; 1.959 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.084      ; 2.238      ;
; 1.959 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.084      ; 2.238      ;
; 1.959 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.084      ; 2.238      ;
; 1.959 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.084      ; 2.238      ;
; 1.959 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.084      ; 2.238      ;
; 1.976 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.243      ;
; 1.976 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.243      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 2.150 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.186      ; 2.561      ;
; 2.150 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.186      ; 2.561      ;
; 2.150 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.186      ; 2.561      ;
; 2.150 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.186      ; 2.561      ;
; 2.150 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.186      ; 2.561      ;
; 2.150 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.186      ; 2.561      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -13.997 ; -326.714      ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -1.422  ; -13.694       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -0.136  ; -0.136        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.178 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.187 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.441 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.439 ; -61.643       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.386 ; -2.316        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.754 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 1.011 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -463.208      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.000 ; -6.000        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.393  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                               ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.997 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.930     ;
; -13.945 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.878     ;
; -13.944 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.877     ;
; -13.942 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.875     ;
; -13.892 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.825     ;
; -13.889 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.822     ;
; -13.878 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.811     ;
; -13.826 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.759     ;
; -13.823 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.756     ;
; -13.757 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.690     ;
; -13.705 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.638     ;
; -13.702 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.054     ; 14.635     ;
; -13.277 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 14.209     ;
; -13.224 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 14.156     ;
; -13.158 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 14.090     ;
; -13.037 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 13.969     ;
; -11.901 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.833     ;
; -11.848 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.780     ;
; -11.782 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.714     ;
; -11.661 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.593     ;
; -10.454 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[2] ; clk          ; clk         ; 1.000        ; -0.046     ; 11.395     ;
; -10.401 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3] ; clk          ; clk         ; 1.000        ; -0.046     ; 11.342     ;
; -10.335 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[1] ; clk          ; clk         ; 1.000        ; -0.046     ; 11.276     ;
; -10.214 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[0] ; clk          ; clk         ; 1.000        ; -0.046     ; 11.155     ;
; -4.329  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 5.272      ;
; -4.329  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 5.272      ;
; -4.277  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 5.220      ;
; -4.277  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 5.220      ;
; -4.274  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 5.217      ;
; -4.274  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 5.217      ;
; -4.140  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.095      ;
; -4.088  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.043      ;
; -4.085  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.032     ; 5.040      ;
; -3.609  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.551      ;
; -3.609  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 4.551      ;
; -3.420  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.374      ;
; -2.233  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.175      ;
; -2.233  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 3.175      ;
; -2.044  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.998      ;
; -1.955  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.702      ;
; -1.882  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.240     ; 2.629      ;
; -1.862  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.805      ;
; -1.859  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.606      ;
; -1.858  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.801      ;
; -1.854  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.601      ;
; -1.842  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.029     ; 2.800      ;
; -1.838  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.029     ; 2.796      ;
; -1.786  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.533      ;
; -1.786  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.240     ; 2.533      ;
; -1.786  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.533      ;
; -1.781  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.240     ; 2.528      ;
; -1.781  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; 0.145      ; 2.913      ;
; -1.764  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.511      ;
; -1.761  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; 0.160      ; 2.908      ;
; -1.713  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.240     ; 2.460      ;
; -1.691  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.240     ; 2.438      ;
; -1.690  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.437      ;
; -1.688  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.435      ;
; -1.685  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.432      ;
; -1.652  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.595      ;
; -1.632  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.029     ; 2.590      ;
; -1.627  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.374      ;
; -1.626  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[9]                     ; clk          ; clk         ; 1.000        ; -0.240     ; 2.373      ;
; -1.626  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[10]                    ; clk          ; clk         ; 1.000        ; -0.240     ; 2.373      ;
; -1.626  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[11]                    ; clk          ; clk         ; 1.000        ; -0.240     ; 2.373      ;
; -1.617  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.364      ;
; -1.615  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.240     ; 2.362      ;
; -1.595  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.342      ;
; -1.554  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.240     ; 2.301      ;
; -1.538  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.481      ;
; -1.525  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.272      ;
; -1.519  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.266      ;
; -1.518  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.029     ; 2.476      ;
; -1.516  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.448      ;
; -1.516  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.448      ;
; -1.509  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.236     ; 2.260      ;
; -1.509  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[11]                             ; clk          ; clk         ; 1.000        ; -0.236     ; 2.260      ;
; -1.509  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|rx_counter[10]                             ; clk          ; clk         ; 1.000        ; -0.236     ; 2.260      ;
; -1.506  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.029     ; 2.464      ;
; -1.496  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.443      ;
; -1.496  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.443      ;
; -1.465  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                      ; clk          ; clk         ; 1.000        ; -0.029     ; 2.423      ;
; -1.458  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                            ; clk          ; clk         ; 1.000        ; -0.240     ; 2.205      ;
; -1.455  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.387      ;
; -1.452  ; simple_struct:u0|usart:usart_0|rx_counter[9]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                         ; clk          ; clk         ; 1.000        ; -0.240     ; 2.199      ;
; -1.442  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.START                           ; clk          ; clk         ; 1.000        ; -0.049     ; 2.380      ;
; -1.435  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                     ; clk          ; clk         ; 1.000        ; -0.040     ; 2.382      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[0]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[1]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[2]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[3]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[4]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[5]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[6]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[7]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.424  ; simple_struct:u0|controller:controller_0|count_1Hz[13]              ; simple_struct:u0|controller:controller_0|count_1Hz[8]                     ; clk          ; clk         ; 1.000        ; -0.038     ; 2.373      ;
; -1.422  ; simple_struct:u0|controller:controller_0|count_1Hz[14]              ; simple_struct:u0|controller:controller_0|count_1Hz[9]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 2.379      ;
; -1.422  ; simple_struct:u0|controller:controller_0|count_1Hz[14]              ; simple_struct:u0|controller:controller_0|count_1Hz[10]                    ; clk          ; clk         ; 1.000        ; -0.030     ; 2.379      ;
; -1.422  ; simple_struct:u0|controller:controller_0|count_1Hz[14]              ; simple_struct:u0|controller:controller_0|count_1Hz[11]                    ; clk          ; clk         ; 1.000        ; -0.030     ; 2.379      ;
; -1.413  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|rx_counter[12]                             ; clk          ; clk         ; 1.000        ; -0.236     ; 2.164      ;
+---------+---------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.422 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.407      ; 3.932      ;
; -1.373 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.407      ; 3.882      ;
; -1.372 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.344      ; 3.880      ;
; -1.359 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.058      ; 2.905      ;
; -1.341 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.329      ; 3.833      ;
; -1.332 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.059      ; 2.879      ;
; -1.314 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.406      ; 3.823      ;
; -1.294 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.322      ; 3.104      ;
; -1.293 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.059      ; 2.839      ;
; -1.251 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.322      ; 3.060      ;
; -1.204 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.421      ; 3.727      ;
; -1.159 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.422      ; 3.683      ;
; -1.126 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.330      ; 3.621      ;
; -1.125 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.423      ; 3.814      ;
; -1.112 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.419      ; 3.634      ;
; -1.101 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.500        ; 2.486      ; 3.792      ;
; -1.070 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.321      ; 2.879      ;
; -0.964 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.322      ; 2.774      ;
; -0.927 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.321      ; 2.736      ;
; -0.920 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.322      ; 2.729      ;
; -0.913 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.073      ; 2.473      ;
; -0.899 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.982      ; 2.431      ;
; -0.862 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.071      ; 2.421      ;
; -0.832 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.075      ; 2.558      ;
; -0.810 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.138      ; 2.538      ;
; -0.793 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.407      ; 3.803      ;
; -0.786 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.152      ; 2.425      ;
; -0.744 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.407      ; 3.753      ;
; -0.718 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.111      ; 2.317      ;
; -0.712 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.154      ; 2.517      ;
; -0.705 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.150      ; 2.343      ;
; -0.694 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.112      ; 2.294      ;
; -0.685 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 0.981      ; 2.214      ;
; -0.682 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.217      ; 2.489      ;
; -0.653 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.112      ; 2.252      ;
; -0.601 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.150      ; 2.239      ;
; -0.595 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.152      ; 2.234      ;
; -0.519 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.154      ; 2.324      ;
; -0.519 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.406      ; 3.528      ;
; -0.491 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.217      ; 2.298      ;
; -0.487 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 1.074      ; 2.048      ;
; -0.474 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.330      ; 3.469      ;
; -0.472 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.421      ; 3.495      ;
; -0.424 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.419      ; 3.446      ;
; -0.394 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.423      ; 3.583      ;
; -0.369 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.486      ; 3.560      ;
; -0.365 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.344      ; 3.373      ;
; -0.331 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.329      ; 3.323      ;
; -0.195 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 1.000        ; 2.422      ; 3.219      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.136 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.087      ;
; 0.008  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.943      ;
; 0.008  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.943      ;
; 0.008  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.943      ;
; 0.008  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.943      ;
; 0.008  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.943      ;
; 0.008  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.943      ;
; 0.019  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.974      ;
; 0.046  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.905      ;
; 0.104  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.889      ;
; 0.144  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.849      ;
; 0.144  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.849      ;
; 0.144  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.849      ;
; 0.144  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.849      ;
; 0.144  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.849      ;
; 0.144  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.849      ;
; 0.150  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.801      ;
; 0.158  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.835      ;
; 0.179  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.814      ;
; 0.213  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.738      ;
; 0.253  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.740      ;
; 0.294  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.699      ;
; 0.295  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.656      ;
; 0.297  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.654      ;
; 0.300  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.693      ;
; 0.301  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.650      ;
; 0.303  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.648      ;
; 0.309  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.642      ;
; 0.313  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.016      ; 0.680      ;
; 0.330  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.621      ;
; 0.381  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.570      ;
; 0.382  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.569      ;
; 0.400  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.551      ;
; 0.421  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.530      ;
; 0.545  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.406      ;
; 0.553  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.398      ;
; 0.554  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.397      ;
; 0.556  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.395      ;
; 0.560  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.391      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.178 ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                         ; simple_struct:u0|controller:controller_0|clk_05Hz                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                       ; simple_struct:u0|controller:controller_0|clk_1000Hz                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; simple_struct:u0|controller:controller_0|start_stop                                                                                       ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                        ; simple_struct:u0|controller:controller_0|clk_500Hz                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                ; simple_struct:u0|controller:controller_0|I2C_RxArray[1][7]                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.204 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk         ; 0.000        ; 1.106      ; 1.529      ;
; 0.205 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.213 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.218 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                                                                                          ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.339      ;
; 0.222 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.343      ;
; 0.232 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]                                             ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk         ; 0.000        ; 1.348      ; 1.799      ;
; 0.241 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.240      ; 0.565      ;
; 0.245 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.227      ; 0.556      ;
; 0.245 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.227      ; 0.556      ;
; 0.245 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2Buf[3]                                                                 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.227      ; 0.556      ;
; 0.248 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.246      ; 0.578      ;
; 0.255 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.240      ; 0.579      ;
; 0.257 ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[8]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; simple_struct:u0|controller:controller_0|uart_rx_ready_prev                                                                               ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; simple_struct:u0|controller:controller_0|uart_tx_data[2]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[3]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.380      ;
; 0.266 ; simple_struct:u0|controller:controller_0|uart_tx_data[4]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[5]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[7]                                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.273 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                         ; clk                                                                                            ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.402      ;
; 0.276 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk                                                                                            ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.276 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.404      ;
; 0.284 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.285 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.285 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.285 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.285 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]                                                                                    ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]                                                                                     ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                      ; clk                                                                                            ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.287 ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]                                                                                      ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]                                                                                       ; clk                                                                                            ; clk         ; 0.000        ; 0.044      ; 0.415      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.212 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.332      ;
; 0.213 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.333      ;
; 0.217 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.337      ;
; 0.218 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.338      ;
; 0.228 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.348      ;
; 0.329 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.449      ;
; 0.337 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.457      ;
; 0.337 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.457      ;
; 0.341 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.573      ;
; 0.348 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.468      ;
; 0.372 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.604      ;
; 0.386 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.618      ;
; 0.390 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.510      ;
; 0.391 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.511      ;
; 0.398 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.518      ;
; 0.418 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.538      ;
; 0.422 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.542      ;
; 0.438 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.670      ;
; 0.443 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.563      ;
; 0.484 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.604      ;
; 0.498 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.730      ;
; 0.500 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.732      ;
; 0.500 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.620      ;
; 0.519 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.641      ;
; 0.554 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.786      ;
; 0.601 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.833      ;
; 0.601 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.833      ;
; 0.601 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.833      ;
; 0.601 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.833      ;
; 0.601 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.833      ;
; 0.601 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.833      ;
; 0.606 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.118      ; 0.838      ;
; 0.778 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.898      ;
; 0.778 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.898      ;
; 0.778 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.898      ;
; 0.778 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.898      ;
; 0.778 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.898      ;
; 0.778 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.898      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]'                                                                                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock                                                                                   ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.441 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.521      ; 3.067      ;
; 0.448 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.518      ; 3.071      ;
; 0.486 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.602      ; 3.193      ;
; 0.490 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.228      ; 1.748      ;
; 0.504 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.505      ; 3.114      ;
; 0.526 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.520      ; 3.151      ;
; 0.534 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.522      ; 3.161      ;
; 0.550 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.384      ; 1.964      ;
; 0.578 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.300      ; 1.908      ;
; 0.590 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.302      ; 1.922      ;
; 0.595 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.262      ; 1.887      ;
; 0.601 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.304      ; 1.935      ;
; 0.604 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.505      ; 3.214      ;
; 0.625 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.262      ; 1.917      ;
; 0.653 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.300      ; 1.983      ;
; 0.653 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.505      ; 3.263      ;
; 0.666 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.424      ; 3.195      ;
; 0.679 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.131      ; 1.840      ;
; 0.679 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.384      ; 2.093      ;
; 0.689 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.262      ; 1.981      ;
; 0.698 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.439      ; 3.242      ;
; 0.719 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.302      ; 2.051      ;
; 0.731 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.304      ; 2.065      ;
; 0.761 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.464      ; 2.255      ;
; 0.764 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.212      ; 2.006      ;
; 0.783 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 2.425      ; 3.313      ;
; 0.792 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.309      ; 2.131      ;
; 0.793 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.464      ; 2.287      ;
; 0.798 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.225      ; 2.053      ;
; 0.798 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.212      ; 2.040      ;
; 0.805 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator2[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.464      ; 2.299      ;
; 0.831 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.227      ; 2.088      ;
; 0.838 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.229      ; 2.097      ;
; 0.878 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.132      ; 2.040      ;
; 0.905 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.505      ; 3.035      ;
; 0.929 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.212      ; 2.171      ;
; 1.004 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.464      ; 2.498      ;
; 1.026 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.505      ; 3.156      ;
; 1.027 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.464      ; 2.521      ;
; 1.033 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.505      ; 3.163      ;
; 1.058 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 0.000        ; 1.464      ; 2.552      ;
; 1.128 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.518      ; 3.271      ;
; 1.196 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.602      ; 3.423      ;
; 1.235 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.520      ; 3.380      ;
; 1.243 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.522      ; 3.390      ;
; 1.361 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[2] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.521      ; 3.507      ;
; 1.411 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.425      ; 3.461      ;
; 1.636 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.424      ; 3.685      ;
; 1.665 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[7]   ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -0.500       ; 2.439      ; 3.729      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.439 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.395      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1000Hz            ; clk          ; clk         ; 1.000        ; -0.038     ; 1.385      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[10]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.385      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[8]         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.385      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[9]         ; clk          ; clk         ; 1.000        ; -0.038     ; 1.385      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.037     ; 1.386      ;
; -0.436 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 1.000        ; -0.037     ; 1.386      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_500Hz             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[3]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[2]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[4]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[5]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[6]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[9]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_500Hz[8]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.042     ; 1.380      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.380      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.042     ; 1.380      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.435 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.381      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz                  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.380      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[8]           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.376      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[9]           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.376      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[10]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.376      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[11]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.376      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[12]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.376      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.379      ;
; -0.434 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.040     ; 1.381      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[24]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[25]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[13]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[14]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[15]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[16]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[17]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[18]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[19]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[20]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[21]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[22]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[23]          ; clk          ; clk         ; 1.000        ; -0.043     ; 1.377      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.382      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.382      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.382      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.433 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.042     ; 1.378      ;
; -0.429 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.386      ;
; -0.428 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.428 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.427 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.030     ; 1.384      ;
; -0.427 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.030     ; 1.384      ;
; -0.305 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.305 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.255      ;
; -0.295 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.030     ; 1.252      ;
; -0.295 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.030     ; 1.252      ;
; -0.295 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.030     ; 1.252      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.386 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.023      ; 1.386      ;
; -0.386 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.023      ; 1.386      ;
; -0.386 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.023      ; 1.386      ;
; -0.386 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.023      ; 1.386      ;
; -0.386 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.023      ; 1.386      ;
; -0.386 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.023      ; 1.386      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.754 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.875      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.898      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.912 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.248      ; 1.244      ;
; 0.914 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.042      ;
; 0.914 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.042      ;
; 0.914 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.042      ;
; 0.914 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.042      ;
; 0.914 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.042      ;
; 0.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[4]         ; clk          ; clk         ; 0.000        ; 0.247      ; 1.249      ;
; 0.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[5]         ; clk          ; clk         ; 0.000        ; 0.247      ; 1.249      ;
; 0.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[0]         ; clk          ; clk         ; 0.000        ; 0.247      ; 1.249      ;
; 0.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[1]         ; clk          ; clk         ; 0.000        ; 0.247      ; 1.249      ;
; 0.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[2]         ; clk          ; clk         ; 0.000        ; 0.247      ; 1.249      ;
; 0.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[3]         ; clk          ; clk         ; 0.000        ; 0.247      ; 1.249      ;
; 0.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[6]         ; clk          ; clk         ; 0.000        ; 0.247      ; 1.249      ;
; 0.918 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_1000Hz[7]         ; clk          ; clk         ; 0.000        ; 0.247      ; 1.249      ;
; 0.919 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.242      ; 1.245      ;
; 0.919 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.241      ; 1.244      ;
; 0.919 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.241      ; 1.244      ;
; 0.919 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.241      ; 1.244      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.243      ; 1.250      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.243      ; 1.250      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.243      ; 1.250      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.243      ; 1.250      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.923 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.252      ; 1.259      ;
; 0.926 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.046      ;
; 0.926 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|buzz_mode[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.046      ;
; 0.926 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.046      ;
; 0.926 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.046      ;
; 0.926 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.046      ;
; 0.926 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.046      ;
; 0.926 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 1.046      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 0.000        ; 0.235      ; 1.248      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_05Hz              ; clk          ; clk         ; 0.000        ; 0.232      ; 1.246      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[0]           ; clk          ; clk         ; 0.000        ; 0.227      ; 1.241      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[1]           ; clk          ; clk         ; 0.000        ; 0.227      ; 1.241      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[2]           ; clk          ; clk         ; 0.000        ; 0.227      ; 1.241      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[3]           ; clk          ; clk         ; 0.000        ; 0.227      ; 1.241      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[4]           ; clk          ; clk         ; 0.000        ; 0.227      ; 1.241      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[5]           ; clk          ; clk         ; 0.000        ; 0.227      ; 1.241      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[6]           ; clk          ; clk         ; 0.000        ; 0.227      ; 1.241      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|cnt_05Hz[7]           ; clk          ; clk         ; 0.000        ; 0.227      ; 1.241      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.248      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.248      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.248      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.248      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.248      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.248      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 0.000        ; 0.234      ; 1.248      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.230      ; 1.244      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.232      ; 1.246      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.232      ; 1.246      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.250      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.232      ; 1.250      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.250      ;
; 0.934 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.232      ; 1.250      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.125      ; 1.250      ;
; 1.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.125      ; 1.250      ;
; 1.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.125      ; 1.250      ;
; 1.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.125      ; 1.250      ;
; 1.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.125      ; 1.250      ;
; 1.011 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.125      ; 1.250      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                                                                           ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                ; -33.772   ; 0.178 ; -2.092   ; 0.754   ; -3.000              ;
;  clk                                                                                            ; -33.772   ; 0.178 ; -2.092   ; 0.754   ; -3.000              ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -4.084    ; 0.441 ; N/A      ; N/A     ; 0.338               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.621    ; 0.187 ; -2.044   ; 1.011   ; -1.487              ;
; Design-wide TNS                                                                                 ; -1262.538 ; 0.0   ; -355.972 ; 0.0     ; -535.346            ;
;  clk                                                                                            ; -1219.099 ; 0.000 ; -343.708 ; 0.000   ; -526.424            ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; -35.323   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -8.116    ; 0.000 ; -12.264  ; 0.000   ; -8.922              ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzz          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; keys_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; buzz          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; > 2147483647 ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk                                                                                            ; 20           ; 20       ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 14           ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 30           ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 14           ; 14       ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; > 2147483647 ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; clk                                                                                            ; 20           ; 20       ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 14           ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 30           ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; 14           ; 14       ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 207      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 207      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; Target                                                                                         ; Clock                                                                                          ; Type ; Status      ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; clk                                                                                            ; clk                                                                                            ; Base ; Constrained ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; Constrained ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzz         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzz         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition
    Info: Processing started: Thu Apr 11 12:09:18 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 11 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'd:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -33.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -33.772           -1219.099 clk 
    Info (332119):    -4.084             -35.323 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
    Info (332119):    -1.621              -8.116 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk 
    Info (332119):     0.453               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.869               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332146): Worst-case recovery slack is -2.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.092            -343.708 clk 
    Info (332119):    -2.044             -12.264 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.829
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.829               0.000 clk 
    Info (332119):     2.394               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -526.424 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.403               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -30.784
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -30.784           -1118.133 clk 
    Info (332119):    -3.902             -33.510 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
    Info (332119):    -1.399              -6.884 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
    Info (332119):     0.403               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.862               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332146): Worst-case recovery slack is -1.797
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.797            -292.750 clk 
    Info (332119):    -1.745             -10.470 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.638
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.638               0.000 clk 
    Info (332119):     2.150               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -526.424 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.338               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.997
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.997            -326.714 clk 
    Info (332119):    -1.422             -13.694 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
    Info (332119):    -0.136              -0.136 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.441               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332146): Worst-case recovery slack is -0.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.439             -61.643 clk 
    Info (332119):    -0.386              -2.316 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.754               0.000 clk 
    Info (332119):     1.011               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -463.208 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.393               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4785 megabytes
    Info: Processing ended: Thu Apr 11 12:09:20 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


