Timing Analyzer report for 19_PD_VHDL
Wed Apr 10 16:35:34 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 15. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 18. Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 19. Slow 1200mV 85C Model Recovery: 'clk'
 20. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 21. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 22. Slow 1200mV 85C Model Removal: 'clk'
 23. Slow 1200mV 85C Model Metastability Summary
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clk'
 31. Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 32. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 33. Slow 1200mV 0C Model Hold: 'clk'
 34. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 36. Slow 1200mV 0C Model Recovery: 'clk'
 37. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 38. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 39. Slow 1200mV 0C Model Removal: 'clk'
 40. Slow 1200mV 0C Model Metastability Summary
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 48. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 51. Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'
 52. Fast 1200mV 0C Model Recovery: 'clk'
 53. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 54. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 55. Fast 1200mV 0C Model Removal: 'clk'
 56. Fast 1200mV 0C Model Metastability Summary
 57. Multicorner Timing Analysis Summary
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths Summary
 70. Clock Status Summary
 71. Unconstrained Input Ports
 72. Unconstrained Output Ports
 73. Unconstrained Input Ports
 74. Unconstrained Output Ports
 75. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                     ;
; Revision Name         ; 19_PD_VHDL                                                 ;
; Device Family         ; Cyclone IV E                                               ;
; Device Name           ; EP4CE6E22C8                                                ;
; Timing Models         ; Final                                                      ;
; Delay Model           ; Combined                                                   ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   1.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Wed Apr 10 16:35:32 2024 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; Clock Name                                                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                            ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+
; clk                                                                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                                            ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] } ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk }                                                         ;
+------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                           ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 28.55 MHz  ; 28.55 MHz       ; clk                                    ;      ;
; 308.64 MHz ; 308.64 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -34.032 ; -1067.966     ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -2.765  ; -20.201       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.240  ; -7.840        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                                     ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.435 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.454 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.098 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.171 ; -190.585      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.692 ; -4.152        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.958 ; 0.000         ;
; clk                                    ; 1.173 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                                       ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -444.639      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.440  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                   ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -34.032 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.414      ; 35.447     ;
; -33.976 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.414      ; 35.391     ;
; -33.890 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.414      ; 35.305     ;
; -33.883 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.414      ; 35.298     ;
; -33.834 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.414      ; 35.249     ;
; -33.741 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.414      ; 35.156     ;
; -33.603 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.394      ; 34.998     ;
; -33.547 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.394      ; 34.942     ;
; -33.454 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.394      ; 34.849     ;
; -33.011 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.394      ; 34.406     ;
; -32.955 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.394      ; 34.350     ;
; -32.862 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.394      ; 34.257     ;
; -32.537 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.413      ; 33.951     ;
; -32.395 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.413      ; 33.809     ;
; -32.108 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.393      ; 33.502     ;
; -31.516 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.393      ; 32.910     ;
; -29.464 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.417      ; 30.882     ;
; -29.322 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.417      ; 30.740     ;
; -29.035 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.397      ; 30.433     ;
; -28.443 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.397      ; 29.841     ;
; -26.419 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.417      ; 27.837     ;
; -26.277 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.417      ; 27.695     ;
; -25.990 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.397      ; 27.388     ;
; -25.398 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.397      ; 26.796     ;
; -23.287 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.417      ; 24.705     ;
; -23.145 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.417      ; 24.563     ;
; -22.858 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.397      ; 24.256     ;
; -22.266 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.397      ; 23.664     ;
; -13.585 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.503     ;
; -13.585 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.503     ;
; -13.585 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.503     ;
; -13.529 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.447     ;
; -13.529 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.447     ;
; -13.529 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.447     ;
; -13.436 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.354     ;
; -13.436 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.354     ;
; -13.436 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.083     ; 14.354     ;
; -12.090 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.084     ; 13.007     ;
; -12.090 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.084     ; 13.007     ;
; -12.090 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.084     ; 13.007     ;
; -9.017  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 9.938      ;
; -9.017  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 9.938      ;
; -9.017  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 9.938      ;
; -5.972  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.893      ;
; -5.972  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.893      ;
; -5.972  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 6.893      ;
; -5.659  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.085     ; 6.575      ;
; -5.655  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.085     ; 6.571      ;
; -5.531  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.085     ; 6.447      ;
; -5.527  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.085     ; 6.443      ;
; -5.407  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.084     ; 6.324      ;
; -5.357  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.085     ; 6.273      ;
; -5.355  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.274      ;
; -5.345  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 6.265      ;
; -5.341  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 6.261      ;
; -5.339  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.258      ;
; -5.332  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 6.254      ;
; -5.310  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 6.232      ;
; -5.309  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.084     ; 6.226      ;
; -5.294  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.079     ; 6.216      ;
; -5.279  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 6.196      ;
; -5.272  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.079     ; 6.194      ;
; -5.218  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.137      ;
; -5.202  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.121      ;
; -5.191  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.110      ;
; -5.175  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.094      ;
; -5.167  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.085     ; 6.083      ;
; -5.134  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 6.056      ;
; -5.119  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 6.036      ;
; -5.108  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 6.027      ;
; -5.096  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.079     ; 6.018      ;
; -5.093  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.080     ; 6.014      ;
; -5.080  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 6.002      ;
; -5.062  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.981      ;
; -5.056  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.084     ; 5.973      ;
; -5.049  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.968      ;
; -5.042  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.079     ; 5.964      ;
; -5.033  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.952      ;
; -5.021  ; simple_struct:u0|Count250000:count250000_0|clkCounter[8]            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 5.942      ;
; -4.981  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.901      ;
; -4.971  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.890      ;
; -4.961  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 5.883      ;
; -4.960  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.879      ;
; -4.944  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.863      ;
; -4.934  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 5.856      ;
; -4.933  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.080     ; 5.854      ;
; -4.928  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.084     ; 5.845      ;
; -4.925  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.844      ;
; -4.923  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                                                 ; clk          ; clk         ; 1.000        ; -0.076     ; 5.848      ;
; -4.923  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.079     ; 5.845      ;
; -4.901  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                                                 ; clk          ; clk         ; 1.000        ; -0.076     ; 5.826      ;
; -4.898  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.817      ;
; -4.896  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.079     ; 5.818      ;
; -4.823  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.742      ;
; -4.813  ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 5.735      ;
; -4.802  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.721      ;
; -4.799  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.079     ; 5.721      ;
; -4.796  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.715      ;
; -4.761  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.079     ; 5.683      ;
; -4.756  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.082     ; 5.675      ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                    ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.765 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.681      ; 3.503      ;
; -2.727 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.681      ; 3.460      ;
; -2.689 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.679      ; 3.420      ;
; -2.382 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.648      ; 3.086      ;
; -2.366 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.650      ; 3.068      ;
; -2.296 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.648      ; 3.000      ;
; -2.108 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.774      ; 3.072      ;
; -1.954 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.652      ; 2.663      ;
; -1.917 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.652      ; 2.621      ;
; -1.884 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.650      ; 2.586      ;
; -1.882 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.647      ; 2.585      ;
; -1.874 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.279      ; 2.343      ;
; -1.869 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.649      ; 2.570      ;
; -1.803 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.647      ; 2.506      ;
; -1.675 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.652      ; 2.384      ;
; -1.670 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.647      ; 2.373      ;
; -1.660 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.649      ; 2.361      ;
; -1.636 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.652      ; 2.340      ;
; -1.599 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.650      ; 2.301      ;
; -1.594 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.772      ; 2.556      ;
; -1.593 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.647      ; 2.296      ;
; -1.445 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.777      ; 2.410      ;
; -1.423 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.779      ; 2.392      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.240 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 3.161      ;
; -2.224 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 3.145      ;
; -1.712 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.633      ;
; -1.120 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.041      ;
; -1.120 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.041      ;
; -1.120 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.041      ;
; -1.120 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.041      ;
; -1.120 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.041      ;
; -1.120 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.041      ;
; -1.078 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.999      ;
; -1.077 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.828      ; 2.896      ;
; -1.031 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.828      ; 2.850      ;
; -1.026 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.828      ; 2.845      ;
; -0.764 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.828      ; 2.583      ;
; -0.747 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.828      ; 2.566      ;
; -0.719 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.539      ;
; -0.719 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.539      ;
; -0.719 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.539      ;
; -0.719 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.539      ;
; -0.719 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.539      ;
; -0.719 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.539      ;
; -0.692 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.828      ; 2.511      ;
; -0.596 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.828      ; 2.415      ;
; -0.580 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.828      ; 2.399      ;
; -0.554 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.475      ;
; -0.480 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.401      ;
; -0.445 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.366      ;
; -0.443 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.364      ;
; -0.428 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.349      ;
; -0.425 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.346      ;
; -0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.323      ;
; -0.393 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.314      ;
; -0.359 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.280      ;
; -0.339 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.260      ;
; -0.306 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.227      ;
; -0.028 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.949      ;
; -0.028 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.949      ;
; -0.026 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.947      ;
; -0.024 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.945      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.484 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.776      ;
; 0.493 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.500 ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                    ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.792      ;
; 0.501 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.502 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.504 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.508 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.519 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.811      ;
; 0.522 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.814      ;
; 0.526 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.818      ;
; 0.528 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.534 ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.827      ;
; 0.541 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk_prev                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.834      ;
; 0.543 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.835      ;
; 0.546 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.838      ;
; 0.610 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.610 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.645 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.577      ; 3.725      ;
; 0.656 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.949      ;
; 0.667 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.100      ; 0.979      ;
; 0.680 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                                                                       ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                                                                  ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.972      ;
; 0.698 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.990      ;
; 0.699 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.991      ;
; 0.701 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.702 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.702 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.708 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.000      ;
; 0.711 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.722 ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                      ; simple_struct:u0|controller:controller_0|uart_rx_ready_prev                                                                                ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.014      ;
; 0.723 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.015      ;
; 0.723 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.016      ;
; 0.724 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.016      ;
; 0.725 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.726 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.018      ;
; 0.726 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.038      ;
; 0.726 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.038      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.039      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.039      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.039      ;
; 0.730 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.042      ;
; 0.731 ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.082      ; 1.025      ;
; 0.735 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.539      ; 1.486      ;
; 0.736 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.454 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.517 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.809      ;
; 0.518 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.810      ;
; 0.518 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.810      ;
; 0.527 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.819      ;
; 0.545 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.837      ;
; 0.801 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.093      ;
; 0.804 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.808 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.100      ;
; 0.824 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.116      ;
; 0.826 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.118      ;
; 0.829 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.121      ;
; 0.854 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.184      ;
; 0.865 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.195      ;
; 0.869 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.161      ;
; 0.890 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.220      ;
; 0.913 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.205      ;
; 0.951 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.281      ;
; 0.956 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.286      ;
; 0.975 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.267      ;
; 0.985 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.277      ;
; 1.003 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.295      ;
; 1.156 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.486      ;
; 1.156 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.486      ;
; 1.156 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.486      ;
; 1.156 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.486      ;
; 1.156 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.486      ;
; 1.156 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.486      ;
; 1.237 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.567      ;
; 1.294 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.624      ;
; 1.355 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.685      ;
; 1.491 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.783      ;
; 1.516 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.808      ;
; 1.780 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.072      ;
; 1.780 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.072      ;
; 1.780 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.072      ;
; 1.780 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.072      ;
; 1.780 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.072      ;
; 1.780 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.072      ;
; 1.963 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.255      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                    ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.098 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.014      ; 2.142      ;
; 1.118 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.876      ; 2.024      ;
; 1.118 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.012      ; 2.160      ;
; 1.172 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.876      ; 2.078      ;
; 1.199 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.007      ; 2.236      ;
; 1.203 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.882      ; 2.115      ;
; 1.231 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.884      ; 2.145      ;
; 1.236 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.878      ; 2.144      ;
; 1.283 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.884      ; 2.197      ;
; 1.346 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.876      ; 2.252      ;
; 1.402 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.876      ; 2.308      ;
; 1.441 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.533      ; 2.004      ;
; 1.468 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.878      ; 2.376      ;
; 1.551 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.882      ; 2.463      ;
; 1.571 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.884      ; 2.485      ;
; 1.609 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 1.008      ; 2.647      ;
; 1.620 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.884      ; 2.534      ;
; 1.748 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.877      ; 2.655      ;
; 1.810 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.877      ; 2.717      ;
; 1.869 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.879      ; 2.778      ;
; 2.232 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.910      ; 3.172      ;
; 2.260 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.912      ; 3.202      ;
; 2.312 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.912      ; 3.254      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.171 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.076     ; 3.096      ;
; -1.957 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.080     ; 2.878      ;
; -1.896 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 2.817      ;
; -1.896 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 2.817      ;
; -1.896 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.080     ; 2.817      ;
; -1.896 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 2.817      ;
; -1.896 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 2.817      ;
; -1.896 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.817      ;
; -1.682 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.084     ; 2.599      ;
; -1.682 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.084     ; 2.599      ;
; -1.682 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.084     ; 2.599      ;
; -1.682 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.084     ; 2.599      ;
; -1.682 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.084     ; 2.599      ;
; -1.682 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.084     ; 2.599      ;
; -1.672 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.593      ;
; -1.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.599      ;
; -1.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.599      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.668 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.077     ; 2.592      ;
; -1.651 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.575      ;
; -1.651 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.575      ;
; -1.651 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.575      ;
; -1.651 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.575      ;
; -1.651 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.575      ;
; -1.651 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.575      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.646 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.077     ; 2.570      ;
; -1.644 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.574      ;
; -1.644 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.574      ;
; -1.644 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.574      ;
; -1.644 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.574      ;
; -1.644 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.574      ;
; -1.644 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.574      ;
; -1.644 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.574      ;
; -1.644 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.071     ; 2.574      ;
; -1.633 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.556      ;
; -1.633 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.556      ;
; -1.633 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.556      ;
; -1.633 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.078     ; 2.556      ;
; -1.633 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.556      ;
; -1.633 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.078     ; 2.556      ;
; -1.629 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.078     ; 2.552      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.409 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.081     ; 2.329      ;
; -1.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.319      ;
; -1.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.319      ;
; -1.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.319      ;
; -1.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.076     ; 2.319      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.075     ; 2.283      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.259      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.259      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.259      ;
; -1.334 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.076     ; 2.259      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.076     ; 2.233      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.076     ; 2.233      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.076     ; 2.233      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.076     ; 2.233      ;
; -1.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.076     ; 2.233      ;
; -1.304 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.225      ;
; -1.304 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.080     ; 2.225      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.512      ;
; -0.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.512      ;
; -0.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.512      ;
; -0.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.512      ;
; -0.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.512      ;
; -0.692 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.829      ; 2.512      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.288      ;
; 0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.288      ;
; 0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.288      ;
; 0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.288      ;
; 0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.288      ;
; 0.958 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.088      ; 2.288      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.173 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.465      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.453 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.581      ; 2.246      ;
; 1.658 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.547      ; 2.417      ;
; 1.658 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.547      ; 2.417      ;
; 1.658 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.547      ; 2.417      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.698 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.990      ;
; 1.718 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 0.000        ; 0.084      ; 2.014      ;
; 1.723 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.084      ; 2.019      ;
; 1.723 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.084      ; 2.019      ;
; 1.723 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.084      ; 2.019      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.084      ; 2.074      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.074      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.084      ; 2.074      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.074      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.074      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.074      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.074      ;
; 1.778 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.074      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.085      ; 2.097      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.085      ; 2.097      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.085      ; 2.097      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.085      ; 2.097      ;
; 1.800 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.085      ; 2.097      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.125      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.125      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.125      ;
; 1.828 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.125      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.085      ; 2.142      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.868 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 2.161      ;
; 1.878 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.085      ; 2.175      ;
; 1.878 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.085      ; 2.175      ;
; 1.878 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.085      ; 2.175      ;
; 1.878 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.085      ; 2.175      ;
; 2.056 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.352      ;
; 2.056 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.352      ;
; 2.056 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.352      ;
; 2.056 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.352      ;
; 2.056 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.352      ;
; 2.056 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.352      ;
; 2.066 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.082      ; 2.360      ;
; 2.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.368      ;
; 2.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.368      ;
; 2.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.368      ;
; 2.074 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.082      ; 2.368      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                            ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 31.29 MHz  ; 31.29 MHz       ; clk                                    ;      ;
; 324.89 MHz ; 324.89 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -30.960 ; -978.044      ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -2.501  ; -18.063       ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.078  ; -7.028        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.385 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.402 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.913 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.913 ; -168.851      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.578 ; -3.468        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.788 ; 0.000         ;
; clk                                    ; 1.075 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -444.639      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.487 ; -8.922        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.328  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                    ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -30.960 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.390      ; 32.352     ;
; -30.945 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.390      ; 32.337     ;
; -30.855 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.390      ; 32.247     ;
; -30.840 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.390      ; 32.232     ;
; -30.830 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.390      ; 32.222     ;
; -30.725 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.390      ; 32.117     ;
; -30.552 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.374      ; 31.928     ;
; -30.537 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.374      ; 31.913     ;
; -30.422 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.374      ; 31.798     ;
; -30.027 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.374      ; 31.403     ;
; -30.012 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.374      ; 31.388     ;
; -29.897 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.374      ; 31.273     ;
; -29.621 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.388      ; 31.011     ;
; -29.516 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.388      ; 30.906     ;
; -29.213 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.372      ; 30.587     ;
; -28.688 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.372      ; 30.062     ;
; -26.813 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.393      ; 28.208     ;
; -26.708 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.393      ; 28.103     ;
; -26.405 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.377      ; 27.784     ;
; -25.880 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.377      ; 27.259     ;
; -24.035 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.393      ; 25.430     ;
; -23.930 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.393      ; 25.325     ;
; -23.627 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.377      ; 25.006     ;
; -23.102 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.377      ; 24.481     ;
; -21.177 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.393      ; 22.572     ;
; -21.072 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.393      ; 22.467     ;
; -20.769 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.377      ; 22.148     ;
; -20.244 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.377      ; 21.623     ;
; -12.294 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.221     ;
; -12.294 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.221     ;
; -12.294 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.221     ;
; -12.279 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.206     ;
; -12.279 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.206     ;
; -12.279 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.206     ;
; -12.164 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.091     ;
; -12.164 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.091     ;
; -12.164 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.075     ; 13.091     ;
; -10.955 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.077     ; 11.880     ;
; -10.955 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.077     ; 11.880     ;
; -10.955 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.077     ; 11.880     ;
; -8.147  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 9.077      ;
; -8.147  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 9.077      ;
; -8.147  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 9.077      ;
; -5.369  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.299      ;
; -5.369  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.299      ;
; -5.369  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 6.299      ;
; -5.147  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 6.076      ;
; -5.146  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 6.075      ;
; -5.086  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 6.015      ;
; -5.085  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 6.014      ;
; -4.925  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.072     ; 5.855      ;
; -4.924  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 5.854      ;
; -4.905  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.832      ;
; -4.894  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.821      ;
; -4.883  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 5.814      ;
; -4.871  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 5.801      ;
; -4.862  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 5.793      ;
; -4.854  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 5.785      ;
; -4.833  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.073     ; 5.762      ;
; -4.833  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 5.764      ;
; -4.832  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.073     ; 5.761      ;
; -4.810  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 5.740      ;
; -4.768  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.695      ;
; -4.757  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.684      ;
; -4.754  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.072     ; 5.684      ;
; -4.746  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.673      ;
; -4.735  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.662      ;
; -4.726  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 5.656      ;
; -4.709  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 5.640      ;
; -4.696  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.623      ;
; -4.680  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.607      ;
; -4.680  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 5.611      ;
; -4.668  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 5.599      ;
; -4.649  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 5.580      ;
; -4.639  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 5.570      ;
; -4.637  ; simple_struct:u0|Count250000:count250000_0|clkCounter[8]            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.567      ;
; -4.622  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.549      ;
; -4.611  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.538      ;
; -4.589  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.072     ; 5.519      ;
; -4.588  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 5.518      ;
; -4.559  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.486      ;
; -4.557  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 5.488      ;
; -4.557  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.072     ; 5.487      ;
; -4.543  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.470      ;
; -4.542  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.469      ;
; -4.537  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.464      ;
; -4.534  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 5.465      ;
; -4.528  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 5.459      ;
; -4.521  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.448      ;
; -4.513  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                                                 ; clk          ; clk         ; 1.000        ; -0.068     ; 5.447      ;
; -4.505  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 5.436      ;
; -4.492  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                                                 ; clk          ; clk         ; 1.000        ; -0.068     ; 5.426      ;
; -4.461  ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 5.391      ;
; -4.451  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 5.382      ;
; -4.413  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.340      ;
; -4.410  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.071     ; 5.341      ;
; -4.405  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.332      ;
; -4.397  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.324      ;
; -4.383  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.075     ; 5.310      ;
; -4.381  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 5.312      ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -2.501 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.662      ; 3.290      ;
; -2.455 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.662      ; 3.240      ;
; -2.421 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.660      ; 3.203      ;
; -2.119 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.638      ; 2.883      ;
; -2.107 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.640      ; 2.869      ;
; -2.029 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.638      ; 2.793      ;
; -1.869 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.754      ; 2.870      ;
; -1.767 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.634      ; 2.528      ;
; -1.722 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.634      ; 2.479      ;
; -1.722 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.635      ; 2.483      ;
; -1.718 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.637      ; 2.477      ;
; -1.687 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.632      ; 2.441      ;
; -1.687 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.283      ; 2.217      ;
; -1.638 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.635      ; 2.399      ;
; -1.488 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.635      ; 2.249      ;
; -1.487 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.634      ; 2.248      ;
; -1.482 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.637      ; 2.241      ;
; -1.453 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.751      ; 2.451      ;
; -1.440 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.634      ; 2.197      ;
; -1.407 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.635      ; 2.168      ;
; -1.406 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.632      ; 2.160      ;
; -1.289 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.757      ; 2.292      ;
; -1.273 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.759      ; 2.279      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.078 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.008      ;
; -2.045 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.975      ;
; -1.548 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.478      ;
; -0.990 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.920      ;
; -0.990 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.920      ;
; -0.969 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.760      ;
; -0.965 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.895      ;
; -0.901 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.692      ;
; -0.888 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.679      ;
; -0.643 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.434      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.400      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.400      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.400      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.400      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.400      ;
; -0.609 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.400      ;
; -0.607 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.398      ;
; -0.596 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.387      ;
; -0.511 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.302      ;
; -0.471 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.799      ; 2.262      ;
; -0.412 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.342      ;
; -0.366 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.296      ;
; -0.327 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.257      ;
; -0.302 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.232      ;
; -0.291 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.221      ;
; -0.279 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.209      ;
; -0.262 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.192      ;
; -0.255 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.185      ;
; -0.225 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.155      ;
; -0.220 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.150      ;
; -0.203 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.133      ;
; 0.070  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.860      ;
; 0.070  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.860      ;
; 0.071  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.859      ;
; 0.072  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.858      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.447 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.715      ;
; 0.457 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.463 ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                    ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.730      ;
; 0.469 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.477 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.483 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.750      ;
; 0.484 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.490 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.757      ;
; 0.500 ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.767      ;
; 0.507 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.507 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.508 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk_prev                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.775      ;
; 0.561 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.562 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.601 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.887      ;
; 0.605 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.368      ; 3.438      ;
; 0.608 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.622 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.624 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.633 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                                                                       ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                                                                  ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.900      ;
; 0.643 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.910      ;
; 0.644 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.911      ;
; 0.646 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.648 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.648 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.649 ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.916      ;
; 0.655 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.658 ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.925      ;
; 0.668 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.936      ;
; 0.670 ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                      ; simple_struct:u0|controller:controller_0|uart_rx_ready_prev                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.937      ;
; 0.673 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.959      ;
; 0.676 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.676 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.676 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.677 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.679 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.965      ;
; 0.684 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.685 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.686 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack                                                                                ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                              ; simple_struct:u0|usart:usart_0|rx_counter[1]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[5]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.478 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.745      ;
; 0.480 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.747      ;
; 0.485 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.752      ;
; 0.502 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.769      ;
; 0.697 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 1.958      ;
; 0.702 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 1.963      ;
; 0.723 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 1.984      ;
; 0.748 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.015      ;
; 0.748 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.015      ;
; 0.756 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.023      ;
; 0.768 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.035      ;
; 0.769 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.036      ;
; 0.778 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.045      ;
; 0.779 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.040      ;
; 0.784 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.045      ;
; 0.789 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.056      ;
; 0.852 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.119      ;
; 0.869 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.136      ;
; 0.898 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.165      ;
; 0.921 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.188      ;
; 0.993 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.255      ;
; 0.993 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.255      ;
; 0.993 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.255      ;
; 0.993 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.255      ;
; 0.993 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.255      ;
; 0.993 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.255      ;
; 1.038 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.299      ;
; 1.124 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.385      ;
; 1.147 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.036      ; 2.408      ;
; 1.323 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.590      ;
; 1.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.669      ;
; 1.622 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.889      ;
; 1.622 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.889      ;
; 1.622 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.889      ;
; 1.622 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.889      ;
; 1.622 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.889      ;
; 1.622 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.889      ;
; 1.772 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.039      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.913 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.974      ; 1.917      ;
; 0.930 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.845      ; 1.805      ;
; 0.930 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.972      ; 1.932      ;
; 0.978 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.845      ; 1.853      ;
; 0.995 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.965      ; 1.990      ;
; 1.025 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.844      ; 1.899      ;
; 1.042 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.848      ; 1.920      ;
; 1.045 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.846      ; 1.921      ;
; 1.095 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.846      ; 1.971      ;
; 1.135 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.845      ; 2.010      ;
; 1.186 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.845      ; 2.061      ;
; 1.236 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.516      ; 1.782      ;
; 1.249 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.848      ; 2.127      ;
; 1.340 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.844      ; 2.214      ;
; 1.355 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.846      ; 2.231      ;
; 1.363 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.969      ; 2.362      ;
; 1.402 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.846      ; 2.278      ;
; 1.487 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.848      ; 2.365      ;
; 1.544 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.848      ; 2.422      ;
; 1.602 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.851      ; 2.483      ;
; 1.987 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.871      ; 2.888      ;
; 2.007 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.873      ; 2.910      ;
; 2.057 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.873      ; 2.960      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.913 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.845      ;
; -1.711 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.641      ;
; -1.652 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 2.583      ;
; -1.652 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.071     ; 2.583      ;
; -1.652 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.071     ; 2.583      ;
; -1.652 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.071     ; 2.583      ;
; -1.652 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.071     ; 2.583      ;
; -1.652 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.583      ;
; -1.510 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.067     ; 2.440      ;
; -1.496 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.436      ;
; -1.496 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.436      ;
; -1.495 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.070     ; 2.427      ;
; -1.495 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.070     ; 2.427      ;
; -1.495 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.070     ; 2.427      ;
; -1.495 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.070     ; 2.427      ;
; -1.495 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.070     ; 2.427      ;
; -1.495 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.070     ; 2.427      ;
; -1.480 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.418      ;
; -1.480 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.418      ;
; -1.480 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.418      ;
; -1.480 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.418      ;
; -1.480 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.418      ;
; -1.480 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.418      ;
; -1.480 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.418      ;
; -1.480 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.064     ; 2.418      ;
; -1.466 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.070     ; 2.398      ;
; -1.454 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 2.387      ;
; -1.454 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 2.387      ;
; -1.454 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 2.387      ;
; -1.454 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.069     ; 2.387      ;
; -1.454 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.069     ; 2.387      ;
; -1.454 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 2.387      ;
; -1.450 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.379      ;
; -1.450 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.379      ;
; -1.450 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.379      ;
; -1.450 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.379      ;
; -1.450 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.073     ; 2.379      ;
; -1.450 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.379      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.070     ; 2.377      ;
; -1.239 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.172      ;
; -1.239 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.069     ; 2.172      ;
; -1.239 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.172      ;
; -1.239 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.069     ; 2.172      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.204 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.065     ; 2.141      ;
; -1.182 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 1.000        ; -0.067     ; 2.117      ;
; -1.182 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 1.000        ; -0.067     ; 2.117      ;
; -1.182 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.067     ; 2.117      ;
; -1.182 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.067     ; 2.117      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.181 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.072     ; 2.111      ;
; -1.153 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.084      ;
; -1.153 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.084      ;
; -1.153 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.084      ;
; -1.153 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.084      ;
; -1.153 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.084      ;
; -1.153 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.084      ;
; -1.153 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; -0.071     ; 2.084      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.578 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.800      ; 2.370      ;
; -0.578 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.800      ; 2.370      ;
; -0.578 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.800      ; 2.370      ;
; -0.578 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.800      ; 2.370      ;
; -0.578 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.800      ; 2.370      ;
; -0.578 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.800      ; 2.370      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.050      ;
; 0.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.050      ;
; 0.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.050      ;
; 0.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.050      ;
; 0.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.050      ;
; 0.788 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 1.037      ; 2.050      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.547      ; 2.013      ;
; 1.469 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.507      ; 2.171      ;
; 1.469 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.507      ; 2.171      ;
; 1.469 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.507      ; 2.171      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.515 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.782      ;
; 1.543 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 0.000        ; 0.074      ; 1.812      ;
; 1.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.817      ;
; 1.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.817      ;
; 1.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.817      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.862      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.594 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.867      ;
; 1.612 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.885      ;
; 1.612 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.078      ; 1.885      ;
; 1.612 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.885      ;
; 1.612 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.885      ;
; 1.612 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.885      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.905      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.905      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.905      ;
; 1.632 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.905      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.656 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.930      ;
; 1.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.953      ;
; 1.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.953      ;
; 1.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.953      ;
; 1.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.075      ; 1.953      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.718 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.072      ; 1.985      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.113      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.113      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.113      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.113      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.113      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.074      ; 2.113      ;
; 1.849 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.075      ; 2.119      ;
; 1.854 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.076      ; 2.125      ;
; 1.854 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.076      ; 2.125      ;
; 1.854 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 0.000        ; 0.076      ; 2.125      ;
; 1.854 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.076      ; 2.125      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                                       ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                          ; Slack   ; End Point TNS ;
+------------------------------------------------------------------------------------------------+---------+---------------+
; clk                                                                                            ; -13.900 ; -296.654      ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -0.779  ; -3.993        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -0.405  ; -0.405        ;
+------------------------------------------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                                      ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                          ; Slack ; End Point TNS ;
+------------------------------------------------------------------------------------------------+-------+---------------+
; clk                                                                                            ; 0.179 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 0.186 ; 0.000         ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.397 ; 0.000         ;
+------------------------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.394 ; -16.955       ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.272  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.313 ; 0.000         ;
; clk                                    ; 0.501 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                                        ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                          ; Slack  ; End Point TNS ;
+------------------------------------------------------------------------------------------------+--------+---------------+
; clk                                                                                            ; -3.000 ; -388.620      ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; -1.000 ; -6.000        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.371  ; 0.000         ;
+------------------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                    ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                           ; To Node                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.900 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.163      ; 15.050     ;
; -13.856 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.163      ; 15.006     ;
; -13.831 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.163      ; 14.981     ;
; -13.814 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.163      ; 14.964     ;
; -13.770 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.163      ; 14.920     ;
; -13.745 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.163      ; 14.895     ;
; -13.684 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 14.823     ;
; -13.640 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 14.779     ;
; -13.615 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 14.754     ;
; -13.439 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 14.578     ;
; -13.395 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 14.534     ;
; -13.370 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 14.509     ;
; -13.263 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.162      ; 14.412     ;
; -13.177 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.162      ; 14.326     ;
; -13.047 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.151      ; 14.185     ;
; -12.802 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.151      ; 13.940     ;
; -11.978 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.167      ; 13.132     ;
; -11.892 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.167      ; 13.046     ;
; -11.762 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.156      ; 12.905     ;
; -11.517 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.156      ; 12.660     ;
; -10.695 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.167      ; 11.849     ;
; -10.609 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.167      ; 11.763     ;
; -10.479 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.156      ; 11.622     ;
; -10.234 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.156      ; 11.377     ;
; -9.361  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[3]                      ; clk          ; clk         ; 1.000        ; 0.167      ; 10.515     ;
; -9.275  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[2]                      ; clk          ; clk         ; 1.000        ; 0.167      ; 10.429     ;
; -9.145  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[1]                      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.288     ;
; -8.900  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1Buf[0]                      ; clk          ; clk         ; 1.000        ; 0.156      ; 10.043     ;
; -5.153  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.100      ;
; -5.152  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.099      ;
; -5.152  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[5] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.099      ;
; -5.109  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.056      ;
; -5.108  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.055      ;
; -5.108  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[6] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.055      ;
; -5.084  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.031      ;
; -5.083  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.030      ;
; -5.083  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[7] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.040     ; 6.030      ;
; -4.516  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.041     ; 5.462      ;
; -4.515  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.041     ; 5.461      ;
; -4.515  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[4] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.041     ; 5.461      ;
; -3.231  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 4.182      ;
; -3.230  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 4.181      ;
; -3.230  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[3] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 4.181      ;
; -1.948  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[3]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.899      ;
; -1.947  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.898      ;
; -1.947  ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[2] ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[2]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 2.898      ;
; -1.861  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.811      ;
; -1.859  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.809      ;
; -1.806  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.756      ;
; -1.804  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.754      ;
; -1.738  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.037     ; 2.688      ;
; -1.736  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.685      ;
; -1.736  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.686      ;
; -1.732  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.681      ;
; -1.714  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.664      ;
; -1.711  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.662      ;
; -1.709  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.660      ;
; -1.694  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.645      ;
; -1.692  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.643      ;
; -1.679  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.628      ;
; -1.675  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.624      ;
; -1.659  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.609      ;
; -1.655  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.604      ;
; -1.651  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.600      ;
; -1.644  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.596      ;
; -1.636  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.588      ;
; -1.634  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 2.586      ;
; -1.626  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 2.578      ;
; -1.621  ; simple_struct:u0|Count250000:count250000_0|clkCounter[8]            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.572      ;
; -1.614  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.563      ;
; -1.602  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.551      ;
; -1.598  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.547      ;
; -1.594  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.543      ;
; -1.591  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.541      ;
; -1.564  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.515      ;
; -1.563  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[2]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.512      ;
; -1.558  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.509      ;
; -1.558  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.510      ;
; -1.557  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.506      ;
; -1.556  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]               ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.507      ;
; -1.548  ; simple_struct:u0|usart:usart_0|rx_counter[2]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 2.500      ;
; -1.547  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]               ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.498      ;
; -1.545  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.494      ;
; -1.536  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.488      ;
; -1.533  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.482      ;
; -1.526  ; simple_struct:u0|usart:usart_0|rx_counter[6]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 2.478      ;
; -1.525  ; simple_struct:u0|Count250000:count250000_0|clkCounter[5]            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.477      ;
; -1.521  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.470      ;
; -1.506  ; simple_struct:u0|usart:usart_0|rx_counter[7]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                                                 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.461      ;
; -1.506  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[5]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.455      ;
; -1.498  ; simple_struct:u0|usart:usart_0|rx_counter[5]                        ; simple_struct:u0|usart:usart_0|next_state.STOP                                                 ; clk          ; clk         ; 1.000        ; -0.032     ; 2.453      ;
; -1.488  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.440      ;
; -1.482  ; simple_struct:u0|usart:usart_0|rx_counter[4]                        ; simple_struct:u0|usart:usart_0|receive_data[4]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.431      ;
; -1.478  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 2.430      ;
; -1.476  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.425      ;
; -1.469  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                 ; clk          ; clk         ; 1.000        ; -0.035     ; 2.421      ;
; -1.464  ; simple_struct:u0|usart:usart_0|rx_counter[8]                        ; simple_struct:u0|usart:usart_0|receive_data[0]                                                 ; clk          ; clk         ; 1.000        ; -0.038     ; 2.413      ;
; -1.459  ; simple_struct:u0|usart:usart_0|rx_counter[3]                        ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 2.411      ;
; -1.452  ; simple_struct:u0|Count250000:count250000_0|clkCounter[7]            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 2.404      ;
; -1.440  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]               ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                          ; clk          ; clk         ; 1.000        ; -0.036     ; 2.391      ;
+---------+---------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.779 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.325      ; 1.684      ;
; -0.742 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.325      ; 1.646      ;
; -0.725 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.323      ; 1.627      ;
; -0.459 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.308      ; 1.346      ;
; -0.429 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.306      ; 1.314      ;
; -0.396 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.306      ; 1.282      ;
; -0.342 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.307      ; 1.229      ;
; -0.307 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.307      ; 1.193      ;
; -0.299 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.356      ; 1.306      ;
; -0.290 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.305      ; 1.174      ;
; -0.257 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.307      ; 1.143      ;
; -0.221 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.305      ; 1.105      ;
; -0.194 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.305      ; 1.079      ;
; -0.185 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.307      ; 1.072      ;
; -0.180 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.153      ; 0.984      ;
; -0.157 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.307      ; 1.043      ;
; -0.147 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.307      ; 1.033      ;
; -0.131 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.305      ; 1.015      ;
; -0.121 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.305      ; 1.005      ;
; -0.097 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.305      ; 0.982      ;
; -0.086 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.355      ; 1.091      ;
; -0.081 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.352      ; 1.084      ;
; -0.078 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 1.000        ; 0.356      ; 1.085      ;
+--------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.405 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 1.355      ;
; -0.394 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 1.344      ;
; -0.182 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 1.132      ;
; 0.090  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.860      ;
; 0.090  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.860      ;
; 0.090  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.860      ;
; 0.090  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.860      ;
; 0.090  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.860      ;
; 0.090  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.860      ;
; 0.105  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.845      ;
; 0.161  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 1.235      ;
; 0.175  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 1.221      ;
; 0.177  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 1.219      ;
; 0.306  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.644      ;
; 0.318  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.421      ; 1.080      ;
; 0.318  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.421      ; 1.080      ;
; 0.318  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.421      ; 1.080      ;
; 0.318  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.421      ; 1.080      ;
; 0.318  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.421      ; 1.080      ;
; 0.318  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.421      ; 1.080      ;
; 0.322  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 1.074      ;
; 0.323  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 1.073      ;
; 0.334  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 1.062      ;
; 0.334  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.616      ;
; 0.365  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.585      ;
; 0.368  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.582      ;
; 0.370  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.580      ;
; 0.371  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 1.025      ;
; 0.371  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.579      ;
; 0.380  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.570      ;
; 0.384  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.566      ;
; 0.403  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 0.993      ;
; 0.403  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.547      ;
; 0.411  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.539      ;
; 0.437  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.513      ;
; 0.553  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.397      ;
; 0.553  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.397      ;
; 0.556  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.394      ;
; 0.556  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.394      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_0|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0]                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[7]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                    ; simple_struct:u0|controller:controller_0|send_limit_en                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                             ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT                                                                              ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                    ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                         ; simple_struct:u0|controller:controller_0|cmdLimit                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                            ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|next_state.START                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|usart:usart_0|receive_data[4]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[4]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; simple_struct:u0|usart:usart_0|receive_data[5]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[5]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|usart:usart_0|receive_data[0]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[0]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; simple_struct:u0|DigitalFilter:digitalfilter_1|latch                                                                                      ; simple_struct:u0|DigitalFilter:digitalfilter_1|output0                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; simple_struct:u0|usart:usart_0|receive_data[2]                                                                                            ; simple_struct:u0|usart:usart_0|rx_data[2]                                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.203 ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                    ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.206 ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                             ; simple_struct:u0|usart:usart_0|rx_busy                                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.208 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.209 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                 ; simple_struct:u0|Count250000:count250000_0|clkCounter[16]                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.211 ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.331      ;
; 0.213 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk_prev                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.214 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.335      ;
; 0.215 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.335      ;
; 0.216 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; simple_struct:u0|usart:usart_0|pr_state.STOP                                                                                              ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.221 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 1.090      ; 1.530      ;
; 0.255 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.383      ;
; 0.256 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.256 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.263 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.268 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; simple_struct:u0|usart:usart_0|next_state.START                                                                                           ; simple_struct:u0|usart:usart_0|pr_state.START                                                                                              ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                                                                         ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.271 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                                                                            ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.273 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|dataBuf[1]                                                                       ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0Buf[1]                                                                  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.279 ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; simple_struct:u0|usart:usart_0|rx_dv                                                                                                      ; simple_struct:u0|controller:controller_0|uart_rx_ready_prev                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.285 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.285 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.286 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.407      ;
; 0.289 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                                                                                 ; simple_struct:u0|usart:usart_0|next_state.STOP                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.293 ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_0|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                  ; simple_struct:u0|Count250000:count250000_0|clkCounter[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[2]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                   ; simple_struct:u0|DigitalFilter:digitalfilter_1|count[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.415      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.186 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.209 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.330      ;
; 0.212 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.334      ;
; 0.217 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.537      ; 0.868      ;
; 0.226 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.537      ; 0.877      ;
; 0.228 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.349      ;
; 0.247 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.537      ; 0.898      ;
; 0.266 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.537      ; 0.917      ;
; 0.275 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.537      ; 0.926      ;
; 0.324 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.445      ;
; 0.325 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.446      ;
; 0.333 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.454      ;
; 0.336 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.457      ;
; 0.337 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.458      ;
; 0.338 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.459      ;
; 0.360 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.539      ; 1.013      ;
; 0.360 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.539      ; 1.013      ;
; 0.360 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.539      ; 1.013      ;
; 0.360 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.539      ; 1.013      ;
; 0.360 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.539      ; 1.013      ;
; 0.360 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.539      ; 1.013      ;
; 0.361 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.537      ; 1.012      ;
; 0.375 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.537      ; 1.026      ;
; 0.381 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.502      ;
; 0.381 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.502      ;
; 0.385 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.506      ;
; 0.388 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.509      ;
; 0.411 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.537      ; 1.062      ;
; 0.598 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.719      ;
; 0.610 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.731      ;
; 0.727 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.848      ;
; 0.727 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.848      ;
; 0.727 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.848      ;
; 0.727 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.848      ;
; 0.727 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.848      ;
; 0.727 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.848      ;
; 0.782 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.903      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock                                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.397 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[0] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.460      ; 0.887      ;
; 0.404 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|indicator[1] ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.458      ; 0.892      ;
; 0.415 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.456      ; 0.901      ;
; 0.416 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.406      ; 0.852      ;
; 0.434 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.406      ; 0.870      ;
; 0.445 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.408      ; 0.883      ;
; 0.456 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.410      ; 0.896      ;
; 0.460 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.408      ; 0.898      ;
; 0.481 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.410      ; 0.921      ;
; 0.486 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[5]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.406      ; 0.922      ;
; 0.506 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[1]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.406      ; 0.942      ;
; 0.533 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[6]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.408      ; 0.971      ;
; 0.534 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator0[3]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.265      ; 0.829      ;
; 0.551 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[4]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.408      ; 0.989      ;
; 0.564 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[0]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.410      ; 1.004      ;
; 0.579 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[3]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.460      ; 1.069      ;
; 0.587 ; simple_struct:u0|DataConversionUnit:dataconversionunit_0|indicator1[2]                         ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.410      ; 1.027      ;
; 0.637 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[5]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.407      ; 1.074      ;
; 0.663 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[1]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.407      ; 1.100      ;
; 0.684 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[6]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.409      ; 1.123      ;
; 0.913 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[4]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.425      ; 1.368      ;
; 0.925 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[0]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.427      ; 1.382      ;
; 0.949 ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[0] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|segment[2]   ; clk          ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 0.000        ; 0.427      ; 1.406      ;
+-------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+------------------------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.394 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.035     ; 1.346      ;
; -0.288 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.288 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.239      ;
; -0.270 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.035     ; 1.222      ;
; -0.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; -0.028     ; 1.208      ;
; -0.249 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; -0.028     ; 1.208      ;
; -0.244 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.234 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.190      ;
; -0.234 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.190      ;
; -0.234 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.190      ;
; -0.234 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.190      ;
; -0.234 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.190      ;
; -0.234 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.190      ;
; -0.234 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.190      ;
; -0.234 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.031     ; 1.190      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.184      ;
; -0.225 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.035     ; 1.177      ;
; -0.216 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.168      ;
; -0.216 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.168      ;
; -0.216 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.168      ;
; -0.216 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.168      ;
; -0.216 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.168      ;
; -0.216 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.168      ;
; -0.206 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.159      ;
; -0.206 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.159      ;
; -0.206 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.159      ;
; -0.206 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.034     ; 1.159      ;
; -0.206 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.159      ;
; -0.206 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 1.000        ; -0.034     ; 1.159      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.189 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.036     ; 1.140      ;
; -0.164 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.164 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_LIMIT  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.115      ;
; -0.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.071      ;
; -0.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.071      ;
; -0.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.071      ;
; -0.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.071      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.107 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.063      ;
; -0.092 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.047      ;
; -0.092 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.047      ;
; -0.092 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.047      ;
; -0.092 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.047      ;
; -0.080 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.032     ; 1.035      ;
; -0.080 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.032     ; 1.035      ;
; -0.080 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.032     ; 1.035      ;
; -0.080 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.032     ; 1.035      ;
; -0.080 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.035      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 1.208      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 1.208      ;
; -0.069 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 1.000        ; 0.152      ; 1.208      ;
; -0.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.032     ; 1.020      ;
; -0.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.032     ; 1.020      ;
; -0.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.020      ;
; -0.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.020      ;
; -0.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.032     ; 1.020      ;
; -0.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.020      ;
; -0.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.020      ;
; -0.065 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.032     ; 1.020      ;
; -0.065 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.420      ; 1.125      ;
; 0.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.420      ; 1.125      ;
; 0.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.420      ; 1.125      ;
; 0.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.420      ; 1.125      ;
; 0.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.420      ; 1.125      ;
; 0.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.420      ; 1.125      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.538      ; 0.965      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.538      ; 0.965      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.538      ; 0.965      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.538      ; 0.965      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.538      ; 0.965      ;
; 0.313 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.538      ; 0.965      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.621      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.628 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.239      ; 0.951      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.232      ; 1.028      ;
; 0.712 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.232      ; 1.028      ;
; 0.712 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.232      ; 1.028      ;
; 0.728 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|start_stop            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.848      ;
; 0.732 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.856      ;
; 0.732 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.856      ;
; 0.732 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.856      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.738 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.858      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.874      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.757 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.882      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.885      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.885      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.885      ;
; 0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.885      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\ReceiveCMD:byteCount ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_busy                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.770 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.895      ;
; 0.784 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.906      ;
; 0.784 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.906      ;
; 0.784 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.906      ;
; 0.784 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.906      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.UPDATE_IND  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; simple_struct:u0|controller:controller_0|start_stop                                                                                        ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.036      ; 0.925      ;
; 0.870 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.992      ;
; 0.870 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.992      ;
; 0.870 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.992      ;
; 0.870 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.038      ; 0.992      ;
; 0.870 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.992      ;
; 0.870 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.992      ;
; 0.875 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.996      ;
; 0.875 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.996      ;
; 0.875 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.996      ;
; 0.875 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.996      ;
; 0.875 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.996      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                                                                           ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                                ; -34.032   ; 0.179 ; -2.171   ; 0.313   ; -3.000              ;
;  clk                                                                                            ; -34.032   ; 0.179 ; -2.171   ; 0.501   ; -3.000              ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -2.765    ; 0.397 ; N/A      ; N/A     ; 0.328               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -2.240    ; 0.186 ; -0.692   ; 0.313   ; -1.487              ;
; Design-wide TNS                                                                                 ; -1096.007 ; 0.0   ; -194.737 ; 0.0     ; -453.561            ;
;  clk                                                                                            ; -1067.966 ; 0.000 ; -190.585 ; 0.000   ; -444.639            ;
;  simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; -20.201   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                                         ; -7.840    ; 0.000 ; -4.152   ; 0.000   ; -8.922              ;
+-------------------------------------------------------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; keys_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; > 2147483647 ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                                                                            ; 1            ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 12           ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 23           ; 0        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                                     ; To Clock                                                                                       ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; clk                                                                                            ; clk                                                                                            ; > 2147483647 ; 0        ; 0        ; 0        ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; clk                                                                                            ; 1            ; 1        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; clk                                                                                            ; 12           ; 1        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; 23           ; 0        ; 0        ; 0        ;
; clk                                                                                            ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 14           ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; 36           ; 0        ; 0        ; 0        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 152      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 152      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; Target                                                                                         ; Clock                                                                                          ; Type ; Status      ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+
; clk                                                                                            ; clk                                                                                            ; Base ; Constrained ;
; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk                                                         ; simple_struct:u0|usart:usart_0|bit_clk                                                         ; Base ; Constrained ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition
    Info: Processing started: Wed Apr 10 16:35:32 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 9 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'd:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -34.032
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -34.032           -1067.966 clk 
    Info (332119):    -2.765             -20.201 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -2.240              -7.840 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 clk 
    Info (332119):     0.454               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.098               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -2.171
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.171            -190.585 clk 
    Info (332119):    -0.692              -4.152 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.958
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.958               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.173               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -444.639 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.440               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -30.960
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -30.960            -978.044 clk 
    Info (332119):    -2.501             -18.063 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -2.078              -7.028 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.913               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -1.913
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.913            -168.851 clk 
    Info (332119):    -0.578              -3.468 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.788
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.788               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.075               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -444.639 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.328               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.900
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.900            -296.654 clk 
    Info (332119):    -0.779              -3.993 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
    Info (332119):    -0.405              -0.405 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
    Info (332119):     0.186               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.397               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332146): Worst-case recovery slack is -0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.394             -16.955 clk 
    Info (332119):     0.272               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.313
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.313               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.501               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -388.620 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.371               0.000 simple_struct:u0|DynamicIllumination4Indicators:dynamicillumination4indicators_0|clkCounter[1] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4785 megabytes
    Info: Processing ended: Wed Apr 10 16:35:34 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


