Fitter report for multicycle
Mon Dec 15 06:28:07 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 15 06:28:07 2014           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; multicycle                                      ;
; Top-level Entity Name              ; de1                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,947 / 33,216 ( 6 % )                          ;
;     Total combinational functions  ; 1,897 / 33,216 ( 6 % )                          ;
;     Dedicated logic registers      ; 1,208 / 33,216 ( 4 % )                          ;
; Total registers                    ; 1208                                            ;
; Total pins                         ; 76 / 475 ( 16 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 139,296 / 483,840 ( 29 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3251 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3251 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3246    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Will/Desktop/bruno_williams/output_files/multicycle.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 1,947 / 33,216 ( 6 % )     ;
;     -- Combinational with no register       ; 739                        ;
;     -- Register only                        ; 50                         ;
;     -- Combinational with a register        ; 1158                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1614                       ;
;     -- 3 input functions                    ; 186                        ;
;     -- <=2 input functions                  ; 97                         ;
;     -- Register only                        ; 50                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1830                       ;
;     -- arithmetic mode                      ; 67                         ;
;                                             ;                            ;
; Total registers*                            ; 1,208 / 34,593 ( 3 % )     ;
;     -- Dedicated logic registers            ; 1,208 / 33,216 ( 4 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 145 / 2,076 ( 7 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 76 / 475 ( 16 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;                                             ;                            ;
; Global signals                              ; 2                          ;
; M4Ks                                        ; 36 / 105 ( 34 % )          ;
; Total block memory bits                     ; 139,296 / 483,840 ( 29 % ) ;
; Total block memory implementation bits      ; 165,888 / 483,840 ( 34 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 2 / 16 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 5% / 4% / 5%               ;
; Peak interconnect usage (total/H/V)         ; 47% / 44% / 52%            ;
; Maximum fan-out                             ; 1172                       ;
; Highest non-global fan-out                  ; 243                        ;
; Total fan-out                               ; 11385                      ;
; Average fan-out                             ; 3.52                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1947 / 33216 ( 6 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 739                  ; 0                              ;
;     -- Register only                        ; 50                   ; 0                              ;
;     -- Combinational with a register        ; 1158                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1614                 ; 0                              ;
;     -- 3 input functions                    ; 186                  ; 0                              ;
;     -- <=2 input functions                  ; 97                   ; 0                              ;
;     -- Register only                        ; 50                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1830                 ; 0                              ;
;     -- arithmetic mode                      ; 67                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1208                 ; 0                              ;
;     -- Dedicated logic registers            ; 1208 / 33216 ( 4 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 145 / 2076 ( 7 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 76                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 139296               ; 0                              ;
; Total RAM block bits                        ; 165888               ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 36 / 105 ( 34 % )    ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )       ; 1 / 20 ( 5 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 73                   ; 1                              ;
;     -- Registered Input Connections         ; 40                   ; 0                              ;
;     -- Output Connections                   ; 1                    ; 73                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 11735                ; 75                             ;
;     -- Registered Connections               ; 3403                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 74                             ;
;     -- hard_block:auto_generated_inst       ; 74                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 16                   ; 1                              ;
;     -- Output Ports                         ; 60                   ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_27 ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CLOCK_50 ; V5    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[0]   ; H17   ; 4        ; 48           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[1]   ; B21   ; 4        ; 59           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[2]   ; C21   ; 4        ; 63           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[3]   ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[0]    ; P23   ; 6        ; 65           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[1]    ; AF4   ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[2]    ; G3    ; 2        ; 0            ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[3]    ; E1    ; 2        ; 0            ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[4]    ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[5]    ; AA13  ; 7        ; 35           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[6]    ; W4    ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[7]    ; AB26  ; 6        ; 65           ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[8]    ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[9]    ; AB21  ; 7        ; 63           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]  ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[1]  ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[2]  ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[3]  ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[4]  ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[5]  ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX0[6]  ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[0]  ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[1]  ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[2]  ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[3]  ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[4]  ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[5]  ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX1[6]  ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[0]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[1]  ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[2]  ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[3]  ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[4]  ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[5]  ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX2[6]  ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[0]  ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[1]  ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[2]  ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[3]  ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[4]  ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[5]  ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; HEX3[6]  ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[0]  ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[1]  ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[2]  ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[3]  ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[4]  ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[5]  ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[6]  ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDG[7]  ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[0]  ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[1]  ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[2]  ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[3]  ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[4]  ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[5]  ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[6]  ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[7]  ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[8]  ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDR[9]  ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[0] ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[1] ; T23   ; 6        ; 65           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[2] ; T22   ; 6        ; 65           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[3] ; R24   ; 6        ; 65           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[0] ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[1] ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[2] ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[3] ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_HS   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[0] ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[1] ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[2] ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[3] ; J9    ; 3        ; 5            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_VS   ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )   ; 3.3V          ; --           ;
; 2        ; 9 / 59 ( 15 % )  ; 3.3V          ; --           ;
; 3        ; 32 / 56 ( 57 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 58 ( 29 % ) ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 8 / 59 ( 14 % )  ; 3.3V          ; --           ;
; 7        ; 3 / 58 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 5 / 56 ( 9 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 460        ; 3        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J10      ; 438        ; 3        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 295        ; 6        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------+
; PLL Summary                                                                ;
+----------------------------------+-----------------------------------------+
; Name                             ; vga_pll:pll|altpll:altpll_component|pll ;
+----------------------------------+-----------------------------------------+
; SDC pin name                     ; pll|altpll_component|pll                ;
; PLL mode                         ; Normal                                  ;
; Compensate clock                 ; clock0                                  ;
; Compensated input/output pins    ; --                                      ;
; Self reset on gated loss of lock ; Off                                     ;
; Gate lock counter                ; --                                      ;
; Input frequency 0                ; 27.0 MHz                                ;
; Input frequency 1                ; --                                      ;
; Nominal PFD frequency            ; 27.0 MHz                                ;
; Nominal VCO frequency            ; 755.9 MHz                               ;
; VCO post scale K counter         ; --                                      ;
; VCO multiply                     ; --                                      ;
; VCO divide                       ; --                                      ;
; Freq min lock                    ; 17.86 MHz                               ;
; Freq max lock                    ; 35.71 MHz                               ;
; M VCO Tap                        ; 0                                       ;
; M Initial                        ; 1                                       ;
; M value                          ; 28                                      ;
; N value                          ; 1                                       ;
; Preserve PLL counter order       ; Off                                     ;
; PLL location                     ; PLL_1                                   ;
; Inclk0 signal                    ; CLOCK_27                                ;
; Inclk1 signal                    ; --                                      ;
; Inclk0 signal type               ; Dedicated Pin                           ;
; Inclk1 signal type               ; --                                      ;
+----------------------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; Name                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                    ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; vga_pll:pll|altpll:altpll_component|_clk0 ; clock0       ; 14   ; 15  ; 25.2 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; pll|altpll_component|pll|clk[0] ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |de1                                               ; 1947 (1)    ; 1208 (0)                  ; 0 (0)         ; 139296      ; 36   ; 0            ; 0       ; 0         ; 76   ; 0            ; 739 (1)      ; 50 (0)            ; 1158 (0)         ; |de1                                                                                                                       ; work         ;
;    |address_video:docoder|                         ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 8 (8)            ; |de1|address_video:docoder                                                                                                 ; work         ;
;    |dec7seg:d0|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de1|dec7seg:d0                                                                                                            ; work         ;
;    |dec7seg:d1|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de1|dec7seg:d1                                                                                                            ; work         ;
;    |dec7seg:d2|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de1|dec7seg:d2                                                                                                            ; work         ;
;    |dec7seg:d3|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de1|dec7seg:d3                                                                                                            ; work         ;
;    |processor:cpu|                                 ; 1820 (96)   ; 1168 (0)                  ; 0 (0)         ; 139296      ; 36   ; 0            ; 0       ; 0         ; 0    ; 0            ; 652 (90)     ; 50 (0)            ; 1118 (38)        ; |de1|processor:cpu                                                                                                         ; work         ;
;       |alu_x:alu|                                  ; 180 (10)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (10)     ; 0 (0)             ; 32 (0)           ; |de1|processor:cpu|alu_x:alu                                                                                               ; work         ;
;          |full_adder_x:adder|                      ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder                                                                            ; work         ;
;             |adder:\stages:10:adder1|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:10:adder1                                                    ; work         ;
;             |adder:\stages:11:adder1|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:11:adder1                                                    ; work         ;
;             |adder:\stages:12:adder1|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:12:adder1                                                    ; work         ;
;             |adder:\stages:13:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:13:adder1                                                    ; work         ;
;             |adder:\stages:14:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:14:adder1                                                    ; work         ;
;             |adder:\stages:15:adder1|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:15:adder1                                                    ; work         ;
;             |adder:\stages:16:adder1|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:16:adder1                                                    ; work         ;
;             |adder:\stages:17:adder1|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:17:adder1                                                    ; work         ;
;             |adder:\stages:18:adder1|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:18:adder1                                                    ; work         ;
;             |adder:\stages:19:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:19:adder1                                                    ; work         ;
;             |adder:\stages:1:adder1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:1:adder1                                                     ; work         ;
;             |adder:\stages:20:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:20:adder1                                                    ; work         ;
;             |adder:\stages:21:adder1|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:21:adder1                                                    ; work         ;
;             |adder:\stages:22:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:22:adder1                                                    ; work         ;
;             |adder:\stages:23:adder1|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:23:adder1                                                    ; work         ;
;             |adder:\stages:24:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:24:adder1                                                    ; work         ;
;             |adder:\stages:25:adder1|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:25:adder1                                                    ; work         ;
;             |adder:\stages:26:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:26:adder1                                                    ; work         ;
;             |adder:\stages:27:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:27:adder1                                                    ; work         ;
;             |adder:\stages:28:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:28:adder1                                                    ; work         ;
;             |adder:\stages:29:adder1|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:29:adder1                                                    ; work         ;
;             |adder:\stages:2:adder1|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:2:adder1                                                     ; work         ;
;             |adder:\stages:30:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:30:adder1                                                    ; work         ;
;             |adder:\stages:31:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:31:adder1                                                    ; work         ;
;             |adder:\stages:3:adder1|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:3:adder1                                                     ; work         ;
;             |adder:\stages:4:adder1|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:4:adder1                                                     ; work         ;
;             |adder:\stages:5:adder1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:5:adder1                                                     ; work         ;
;             |adder:\stages:6:adder1|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:6:adder1                                                     ; work         ;
;             |adder:\stages:7:adder1|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:7:adder1                                                     ; work         ;
;             |adder:\stages:8:adder1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:8:adder1                                                     ; work         ;
;             |adder:\stages:9:adder1|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:9:adder1                                                     ; work         ;
;          |multiplexer:multx|                       ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 32 (32)          ; |de1|processor:cpu|alu_x:alu|multiplexer:multx                                                                             ; work         ;
;          |subtractor_x:subtractor|                 ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor                                                                       ; work         ;
;             |adder:\stages:10:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:10:adder1                                               ; work         ;
;             |adder:\stages:12:adder1|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:12:adder1                                               ; work         ;
;             |adder:\stages:13:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:13:adder1                                               ; work         ;
;             |adder:\stages:14:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:14:adder1                                               ; work         ;
;             |adder:\stages:15:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:15:adder1                                               ; work         ;
;             |adder:\stages:16:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:16:adder1                                               ; work         ;
;             |adder:\stages:17:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:17:adder1                                               ; work         ;
;             |adder:\stages:18:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:18:adder1                                               ; work         ;
;             |adder:\stages:19:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:19:adder1                                               ; work         ;
;             |adder:\stages:1:adder1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:1:adder1                                                ; work         ;
;             |adder:\stages:20:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:20:adder1                                               ; work         ;
;             |adder:\stages:21:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:21:adder1                                               ; work         ;
;             |adder:\stages:22:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:22:adder1                                               ; work         ;
;             |adder:\stages:23:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:23:adder1                                               ; work         ;
;             |adder:\stages:24:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:24:adder1                                               ; work         ;
;             |adder:\stages:25:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:25:adder1                                               ; work         ;
;             |adder:\stages:26:adder1|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:26:adder1                                               ; work         ;
;             |adder:\stages:27:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:27:adder1                                               ; work         ;
;             |adder:\stages:28:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:28:adder1                                               ; work         ;
;             |adder:\stages:29:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:29:adder1                                               ; work         ;
;             |adder:\stages:2:adder1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:2:adder1                                                ; work         ;
;             |adder:\stages:31:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:31:adder1                                               ; work         ;
;             |adder:\stages:4:adder1|               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:4:adder1                                                ; work         ;
;             |adder:\stages:5:adder1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:5:adder1                                                ; work         ;
;             |adder:\stages:6:adder1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:6:adder1                                                ; work         ;
;             |adder:\stages:7:adder1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:7:adder1                                                ; work         ;
;             |adder:\stages:8:adder1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:8:adder1                                                ; work         ;
;             |adder:\stages:9:adder1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:9:adder1                                                ; work         ;
;       |control_unit:state_machine|                 ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 15 (15)          ; |de1|processor:cpu|control_unit:state_machine                                                                              ; work         ;
;       |data_memory:memory_of_data|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|data_memory:memory_of_data                                                                              ; work         ;
;          |altsyncram:data_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|data_memory:memory_of_data|altsyncram:data_rtl_0                                                        ; work         ;
;             |altsyncram_d002:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|data_memory:memory_of_data|altsyncram:data_rtl_0|altsyncram_d002:auto_generated                         ; work         ;
;       |instructions_memory:memory_of_instructions| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8224        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|instructions_memory:memory_of_instructions                                                              ; work         ;
;          |altsyncram:instructions_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8224        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0                                ; work         ;
;             |altsyncram_i991:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8224        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated ; work         ;
;       |program_counter:pc|                         ; 45 (45)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 32 (32)          ; |de1|processor:cpu|program_counter:pc                                                                                      ; work         ;
;       |register_bank:bank_of_registers|            ; 1478 (1478) ; 1088 (1088)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (389)    ; 49 (49)           ; 1040 (1040)      ; |de1|processor:cpu|register_bank:bank_of_registers                                                                         ; work         ;
;       |state_register:alu_output_register|         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |de1|processor:cpu|state_register:alu_output_register                                                                      ; work         ;
;    |vga_controller:video|                          ; 64 (64)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 40 (40)          ; |de1|vga_controller:video                                                                                                  ; work         ;
;    |vga_pll:pll|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|vga_pll:pll                                                                                                           ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|vga_pll:pll|altpll:altpll_component                                                                                   ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; CLOCK_50 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[2]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[3]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[4]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[5]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[7]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3] ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS   ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_27 ; Input    ; --            ; --            ; --                    ; --  ;
; SW[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------+
; Pad To Core Delay Chain Fanout                         ;
+--------------------------+-------------------+---------+
; Source Pin / Fanout      ; Pad To Core Index ; Setting ;
+--------------------------+-------------------+---------+
; CLOCK_50                 ;                   ;         ;
; KEY[0]                   ;                   ;         ;
; KEY[1]                   ;                   ;         ;
; KEY[2]                   ;                   ;         ;
; KEY[3]                   ;                   ;         ;
; SW[1]                    ;                   ;         ;
; SW[2]                    ;                   ;         ;
; SW[3]                    ;                   ;         ;
; SW[4]                    ;                   ;         ;
; SW[5]                    ;                   ;         ;
; SW[6]                    ;                   ;         ;
; SW[7]                    ;                   ;         ;
; SW[8]                    ;                   ;         ;
; SW[9]                    ;                   ;         ;
; CLOCK_27                 ;                   ;         ;
; SW[0]                    ;                   ;         ;
;      - processor:cpu|clk ; 1                 ; 6       ;
+--------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                  ;
+---------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                            ; PIN_N2             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; processor:cpu|clk                                                   ; LCCOMB_X64_Y19_N14 ; 1172    ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; processor:cpu|control_unit:state_machine|enable_alu_output_register ; LCFF_X30_Y25_N9    ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|control_unit:state_machine|enable_program_counter     ; LCFF_X30_Y25_N3    ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|control_unit:state_machine|write_memory               ; LCFF_X23_Y25_N27   ; 32      ; Write enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|program_counter:pc|current_address[26]~27             ; LCCOMB_X30_Y25_N22 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|program_counter:pc|current_address[2]~1               ; LCCOMB_X30_Y25_N26 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2345        ; LCCOMB_X22_Y22_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2347        ; LCCOMB_X32_Y16_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2349        ; LCCOMB_X31_Y18_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2351        ; LCCOMB_X25_Y19_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2353        ; LCCOMB_X25_Y19_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2355        ; LCCOMB_X25_Y19_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2357        ; LCCOMB_X33_Y23_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2359        ; LCCOMB_X33_Y23_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2361        ; LCCOMB_X32_Y24_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2363        ; LCCOMB_X24_Y23_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2365        ; LCCOMB_X32_Y24_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2367        ; LCCOMB_X32_Y24_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2369        ; LCCOMB_X33_Y23_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2371        ; LCCOMB_X35_Y22_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2373        ; LCCOMB_X33_Y23_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2375        ; LCCOMB_X24_Y25_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2377        ; LCCOMB_X32_Y16_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2378        ; LCCOMB_X25_Y19_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2379        ; LCCOMB_X24_Y23_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2380        ; LCCOMB_X32_Y16_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2381        ; LCCOMB_X25_Y19_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2382        ; LCCOMB_X32_Y18_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2383        ; LCCOMB_X32_Y24_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2384        ; LCCOMB_X25_Y19_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2385        ; LCCOMB_X31_Y18_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2386        ; LCCOMB_X33_Y23_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2387        ; LCCOMB_X32_Y24_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2388        ; LCCOMB_X33_Y23_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2389        ; LCCOMB_X33_Y23_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2390        ; LCCOMB_X25_Y19_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2391        ; LCCOMB_X32_Y24_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2392        ; LCCOMB_X24_Y25_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_controller:video|LessThan6~0                                    ; LCCOMB_X41_Y18_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_controller:video|LessThan7~0                                    ; LCCOMB_X45_Y18_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_pll:pll|altpll:altpll_component|_clk0                           ; PLL_1              ; 73      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                    ;
+-------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                      ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; processor:cpu|clk                         ; LCCOMB_X64_Y19_N14 ; 1172    ; Global Clock         ; GCLK7            ; --                        ;
; vga_pll:pll|altpll:altpll_component|_clk0 ; PLL_1              ; 73      ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a16 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a17 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a18 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a19 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a24 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a21 ; 242     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a22 ; 242     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a23 ; 242     ;
; processor:cpu|control_unit:state_machine|source_alu                                                                                 ; 71      ;
; processor:cpu|control_unit:state_machine|mem_to_register                                                                            ; 42      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a15 ; 39      ;
; processor:cpu|control_unit:state_machine|alu_operation[0]                                                                           ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[9]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[8]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[7]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[6]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[5]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[4]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[3]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[2]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[1]                                                                     ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[0]                                                                     ; 34      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a20 ; 34      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a25 ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[11]                                                                    ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[10]                                                                    ; 33      ;
; ~GND                                                                                                                                ; 32      ;
; processor:cpu|data_to_write_in_register_end[16]~31                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[19]~30                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[17]~29                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[18]~28                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[28]~27                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[31]~26                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[30]~25                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[29]~24                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[24]~23                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[27]~22                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[25]~21                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[26]~20                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[20]~19                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[23]~18                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[22]~17                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[21]~16                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[12]~15                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[15]~14                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[11]~13                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[14]~12                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[10]~11                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[13]~10                                                                                  ; 32      ;
; processor:cpu|data_to_write_in_register_end[9]~9                                                                                    ; 32      ;
; processor:cpu|data_to_write_in_register_end[8]~8                                                                                    ; 32      ;
; processor:cpu|data_to_write_in_register_end[7]~7                                                                                    ; 32      ;
; processor:cpu|data_to_write_in_register_end[6]~6                                                                                    ; 32      ;
; processor:cpu|data_to_write_in_register_end[5]~5                                                                                    ; 32      ;
; processor:cpu|data_to_write_in_register_end[4]~4                                                                                    ; 32      ;
; processor:cpu|data_to_write_in_register_end[3]~3                                                                                    ; 32      ;
; processor:cpu|data_to_write_in_register_end[2]~2                                                                                    ; 32      ;
; processor:cpu|data_to_write_in_register_end[1]~1                                                                                    ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2392                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2391                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2390                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2389                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2388                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2387                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2386                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2385                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2384                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2383                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2382                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2381                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2380                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2379                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2378                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2377                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2375                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2373                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2371                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2369                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2367                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2365                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2363                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2361                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2359                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2357                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2355                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2353                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2351                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2349                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2347                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2345                                                                        ; 32      ;
; processor:cpu|data_to_write_in_register_end[0]~0                                                                                    ; 32      ;
; processor:cpu|control_unit:state_machine|irda_on                                                                                    ; 32      ;
; processor:cpu|register_bank:bank_of_registers|Equal0~0                                                                              ; 32      ;
; processor:cpu|register_bank:bank_of_registers|Equal1~0                                                                              ; 32      ;
; processor:cpu|control_unit:state_machine|enable_alu_output_register                                                                 ; 32      ;
; vga_controller:video|column[6]                                                                                                      ; 32      ;
; processor:cpu|control_unit:state_machine|write_memory                                                                               ; 32      ;
; address_video:docoder|video_address[11]~20                                                                                          ; 32      ;
; address_video:docoder|video_address[10]~18                                                                                          ; 32      ;
; address_video:docoder|video_address[9]~16                                                                                           ; 32      ;
; address_video:docoder|video_address[8]~14                                                                                           ; 32      ;
; address_video:docoder|video_address[7]~12                                                                                           ; 32      ;
; address_video:docoder|video_address[6]~10                                                                                           ; 32      ;
; address_video:docoder|video_address[5]~8                                                                                            ; 32      ;
; address_video:docoder|video_address[4]~6                                                                                            ; 32      ;
; address_video:docoder|video_address[3]~4                                                                                            ; 32      ;
; address_video:docoder|video_address[2]~2                                                                                            ; 32      ;
; address_video:docoder|video_address[1]~0                                                                                            ; 32      ;
; processor:cpu|control_unit:state_machine|jump_control                                                                               ; 28      ;
; processor:cpu|program_counter:pc|current_address[2]~1                                                                               ; 26      ;
; vga_controller:video|LessThan0~2                                                                                                    ; 22      ;
; processor:cpu|destination_register[3]~3                                                                                             ; 18      ;
; processor:cpu|branch_control~0                                                                                                      ; 18      ;
; processor:cpu|destination_register[2]~2                                                                                             ; 17      ;
; processor:cpu|destination_register[1]~1                                                                                             ; 17      ;
; processor:cpu|destination_register[0]~0                                                                                             ; 17      ;
; processor:cpu|Add0~45                                                                                                               ; 17      ;
; processor:cpu|register_bank:bank_of_registers|registers~2376                                                                        ; 16      ;
; processor:cpu|register_bank:bank_of_registers|registers~2344                                                                        ; 16      ;
; processor:cpu|program_counter:pc|current_address[3]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[2]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[1]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[0]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[7]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[6]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[5]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[4]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[8]                                                                                 ; 13      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a28 ; 11      ;
; vga_controller:video|LessThan1~2                                                                                                    ; 10      ;
; vga_controller:video|LessThan6~0                                                                                                    ; 10      ;
; processor:cpu|control_unit:state_machine|next_state.alu                                                                             ; 9       ;
; processor:cpu|program_counter:pc|current_address[11]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[10]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[9]                                                                                 ; 9       ;
; processor:cpu|program_counter:pc|current_address[15]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[14]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[13]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[12]                                                                                ; 9       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a29 ; 9       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a30 ; 9       ;
; vga_controller:video|LessThan7~0                                                                                                    ; 8       ;
; address_video:docoder|VGA_R[0]~0                                                                                                    ; 8       ;
; vga_controller:video|column[2]                                                                                                      ; 8       ;
; vga_controller:video|column[4]                                                                                                      ; 8       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a26 ; 8       ;
; processor:cpu|control_unit:state_machine|enable_program_counter                                                                     ; 7       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[2]                                                                          ; 7       ;
; processor:cpu|control_unit:state_machine|Equal5~2                                                                                   ; 7       ;
; vga_controller:video|column[1]                                                                                                      ; 7       ;
; vga_controller:video|column[3]                                                                                                      ; 7       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a12 ; 7       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a27 ; 7       ;
; processor:cpu|program_counter:pc|current_address[26]~27                                                                             ; 6       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:15:adder1|cout~2                                                           ; 6       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[16]                                                                         ; 6       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[10]                                                                         ; 6       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:9:adder1|cout~2                                                            ; 6       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[11]                                                                         ; 6       ;
; processor:cpu|alu_operand2[6]~6                                                                                                     ; 6       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[6]                                                                          ; 6       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[5]                                                                          ; 6       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[3]                                                                          ; 6       ;
; processor:cpu|alu_operand2[2]~2                                                                                                     ; 6       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:1:adder1|cout~0                                                            ; 6       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a4  ; 6       ;
; processor:cpu|control_unit:state_machine|reg_dst                                                                                    ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[26]                                                                         ; 5       ;
; processor:cpu|alu_operand2[16]~16                                                                                                   ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[17]                                                                         ; 5       ;
; processor:cpu|alu_operand2[13]~12                                                                                                   ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[13]                                                                         ; 5       ;
; processor:cpu|alu_operand2[10]~10                                                                                                   ; 5       ;
; processor:cpu|alu_operand2[11]~9                                                                                                    ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[26]                                                                         ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[12]                                                                         ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[8]                                                                          ; 5       ;
; processor:cpu|alu_operand2[5]~5                                                                                                     ; 5       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:4:adder1|cout~2                                                            ; 5       ;
; processor:cpu|alu_operand2[3]~3                                                                                                     ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[4]                                                                          ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[4]                                                                          ; 5       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a11 ; 5       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a14 ; 5       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a10 ; 5       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a2  ; 5       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a31 ; 5       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[28]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[25]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[24]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[22]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[19]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[20]                                                                         ; 4       ;
; processor:cpu|alu_operand2[17]~17                                                                                                   ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[14]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[12]                                                                         ; 4       ;
; vga_controller:video|Add1~20                                                                                                        ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[16]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[10]                                                                         ; 4       ;
; processor:cpu|alu_operand2[8]~8                                                                                                     ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[7]                                                                          ; 4       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:4:adder1|cout~4                                                            ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[2]                                                                          ; 4       ;
; processor:cpu|control_unit:state_machine|next_state.writeback                                                                       ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[0]                                                                          ; 4       ;
; address_video:docoder|VGA_B[0]~0                                                                                                    ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a13 ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a3  ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a5  ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a6  ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a7  ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a8  ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a9  ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a1  ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a0  ; 4       ;
; processor:cpu|destination_register[4]~4                                                                                             ; 3       ;
; processor:cpu|control_unit:state_machine|Equal2~0                                                                                   ; 3       ;
; processor:cpu|control_unit:state_machine|Equal1~0                                                                                   ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:27:adder1|cout~1                                                           ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[30]                                                                         ; 3       ;
; processor:cpu|alu_operand2[28]~28                                                                                                   ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[29]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[27]                                                                         ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:25:adder1|cout~1                                                           ; 3       ;
; processor:cpu|alu_operand2[25]~25                                                                                                   ; 3       ;
; processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:24:adder1|cout~0                                                      ; 3       ;
; processor:cpu|alu_operand2[24]~24                                                                                                   ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:23:adder1|cout~1                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:21:adder1|cout~2                                                           ; 3       ;
; processor:cpu|alu_operand2[22]~22                                                                                                   ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[23]                                                                         ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:18:adder1|cout~4                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:18:adder1|cout~2                                                           ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[21]                                                                         ; 3       ;
; processor:cpu|alu_operand2[20]~20                                                                                                   ; 3       ;
; processor:cpu|alu_operand2[19]~19                                                                                                   ; 3       ;
; processor:cpu|alu_operand2[18]~18                                                                                                   ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[18]                                                                         ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:12:adder1|cout~4                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:12:adder1|cout~2                                                           ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[15]                                                                         ; 3       ;
; processor:cpu|alu_operand2[14]~13                                                                                                   ; 3       ;
; processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:10:adder1|cout~0                                                      ; 3       ;
; vga_controller:video|Add1~29                                                                                                        ; 3       ;
; vga_controller:video|Add1~28                                                                                                        ; 3       ;
; vga_controller:video|Add1~27                                                                                                        ; 3       ;
; vga_controller:video|Add1~25                                                                                                        ; 3       ;
; vga_controller:video|process_0~0                                                                                                    ; 3       ;
; vga_controller:video|Add1~24                                                                                                        ; 3       ;
; vga_controller:video|Add1~23                                                                                                        ; 3       ;
; vga_controller:video|Add1~22                                                                                                        ; 3       ;
; vga_controller:video|Add1~21                                                                                                        ; 3       ;
; vga_controller:video|v_count[2]                                                                                                     ; 3       ;
; vga_controller:video|v_count[3]                                                                                                     ; 3       ;
; vga_controller:video|v_count[4]                                                                                                     ; 3       ;
; vga_controller:video|v_count[5]                                                                                                     ; 3       ;
; vga_controller:video|v_count[6]                                                                                                     ; 3       ;
; vga_controller:video|v_count[7]                                                                                                     ; 3       ;
; vga_controller:video|v_count[8]                                                                                                     ; 3       ;
; vga_controller:video|v_count[9]                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[19]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[17]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[18]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[28]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[30]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[29]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[24]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[27]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[25]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[20]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[23]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[22]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[21]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[15]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[11]                                                                         ; 3       ;
; vga_controller:video|h_count~3                                                                                                      ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[14]                                                                         ; 3       ;
; vga_controller:video|h_count~2                                                                                                      ; 3       ;
; vga_controller:video|h_count~0                                                                                                      ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[9]                                                                          ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[9]                                                                          ; 3       ;
; processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:7:adder1|cout~1                                                       ; 3       ;
; processor:cpu|alu_operand2[7]~7                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[8]                                                                          ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[7]                                                                          ; 3       ;
; processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:5:adder1|cout~0                                                       ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[6]                                                                          ; 3       ;
; processor:cpu|alu_operand2[4]~4                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[5]                                                                          ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[3]                                                                          ; 3       ;
; processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:1:adder1|cout~0                                                       ; 3       ;
; processor:cpu|alu_operand2[0]~0                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[1]                                                                          ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[1]                                                                          ; 3       ;
; processor:cpu|control_unit:state_machine|Equal0~0                                                                                   ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[0]                                                                          ; 3       ;
; vga_controller:video|Add0~18                                                                                                        ; 3       ;
; vga_controller:video|Add0~16                                                                                                        ; 3       ;
; vga_controller:video|Add0~14                                                                                                        ; 3       ;
; processor:cpu|control_unit:state_machine|Selector1~7                                                                                ; 2       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:16:adder1|cout~5                                                           ; 2       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:10:adder1|cout~5                                                           ; 2       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:2:adder1|cout~3                                                            ; 2       ;
; processor:cpu|control_unit:state_machine|Equal6~0                                                                                   ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2374                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2372                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2370                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2368                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2366                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2364                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2362                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2360                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2358                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2356                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2354                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2352                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2350                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2348                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2346                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2343                                                                        ; 2       ;
; processor:cpu|control_unit:state_machine|write_register                                                                             ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2342                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~534                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~438                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~502                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~470                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~150                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~54                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~86                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~118                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~278                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~182                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~246                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~214                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~406                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~310                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~342                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~374                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1046                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~662                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~790                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~918                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~950                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~566                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~822                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~694                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~982                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~598                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~726                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~854                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1014                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~630                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~886                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~758                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~537                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~441                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~473                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~505                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~153                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~57                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~121                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~89                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~409                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~313                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~377                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~345                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~281                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~185                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~217                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~249                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1049                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~665                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~921                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~793                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~953                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~569                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~697                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~825                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1017                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~633                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~761                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~889                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~985                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~601                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~857                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~729                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~535                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~439                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~471                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~503                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~151                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~55                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~119                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~87                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~407                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~311                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~375                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~343                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~279                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~183                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~215                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~247                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1047                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~663                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~919                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~791                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~951                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~567                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~695                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~823                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1015                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~631                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~759                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~887                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~983                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~599                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~855                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~727                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~536                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~440                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~504                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~472                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~152                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~56                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~88                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~120                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~280                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~184                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~248                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~216                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~408                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~312                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~344                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~376                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1048                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~664                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~792                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~920                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~952                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~568                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~824                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~696                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~984                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~600                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~728                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~856                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1016                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~632                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~888                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~760                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~546                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~450                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~514                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~482                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~162                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~66                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~98                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~130                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~290                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~194                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~258                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~226                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~418                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~322                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~354                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~386                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1058                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~674                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~802                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~930                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~962                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~578                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~834                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~706                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~994                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~610                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~738                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~866                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1026                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~642                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~898                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~770                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~549                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~453                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~485                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~517                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~165                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~69                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~133                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~101                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~421                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~325                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~389                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~357                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~293                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~197                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~229                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~261                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1061                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~677                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~933                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~805                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~965                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~581                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~709                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~837                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1029                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~645                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~773                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~901                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~997                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~613                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~869                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~741                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~548                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~452                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~516                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~484                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~164                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~68                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~100                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~132                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~292                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~196                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~260                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~228                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~420                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~324                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~356                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~388                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1060                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~676                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~804                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~932                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~964                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~580                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~836                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~708                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~996                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~612                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~740                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~868                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1028                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~644                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~900                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~772                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~547                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~451                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~483                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~515                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~163                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~67                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~131                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~99                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~419                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~323                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~387                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~355                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~291                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~195                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~227                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~259                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1059                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~675                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~931                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~803                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~963                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~579                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~707                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~835                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1027                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~643                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~771                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~899                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~995                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~611                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~867                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~739                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~542                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~446                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~510                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~478                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~158                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~62                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~94                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~126                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~286                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~190                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~254                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~222                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~414                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~318                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~350                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~382                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1054                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~670                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~798                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~926                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~958                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~574                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~830                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~702                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~990                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~606                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~734                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~862                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1022                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~638                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~894                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~766                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~545                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~449                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~481                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~513                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~161                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~65                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~129                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~97                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~417                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~321                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~385                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~353                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~289                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~193                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~225                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~257                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1057                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~673                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~929                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~801                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~961                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~577                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~705                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~833                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1025                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~641                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~769                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~897                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~993                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~609                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~865                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~737                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~543                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~447                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~479                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~511                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~159                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~63                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~127                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~95                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~415                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~319                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~383                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~351                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~287                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~191                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~223                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~255                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1055                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~671                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~927                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~799                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~959                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~575                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~703                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~831                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1023                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~639                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~767                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~895                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~991                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~607                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~863                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~735                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~544                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~448                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~512                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~480                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~160                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~64                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~96                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~128                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~288                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~192                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~256                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~224                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~416                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~320                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~352                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~384                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1056                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~672                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~800                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~928                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~960                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~576                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~832                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~704                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~992                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~608                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~736                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~864                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1024                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~640                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~896                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~768                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~538                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~442                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~506                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~474                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~154                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~58                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~90                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~122                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~282                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~186                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~250                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~218                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~410                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~314                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~346                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~378                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1050                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~666                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~794                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~922                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~954                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~570                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~826                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~698                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~986                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~602                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~730                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~858                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1018                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~634                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~890                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~762                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~541                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~445                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~477                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~509                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~157                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~61                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~125                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~93                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~413                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~317                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~381                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~349                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~285                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~189                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~221                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~253                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1053                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~669                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~925                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~797                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~957                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~573                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~701                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~829                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1021                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~637                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~765                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~893                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~989                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~605                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~861                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~733                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~540                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~444                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~508                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~476                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~156                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~60                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~92                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~124                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~284                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~188                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~252                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~220                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~412                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~316                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~348                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~380                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1052                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~668                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~796                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~924                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~956                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~572                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~828                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~700                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~988                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~604                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~732                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~860                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1020                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~636                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~892                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~764                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~539                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~443                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~475                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~507                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~155                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~59                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~123                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~91                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~411                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~315                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~379                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~347                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~283                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~187                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~219                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~251                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1051                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~667                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~923                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~795                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~955                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~571                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~699                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~827                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1019                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~635                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~763                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~891                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~987                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~603                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~859                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~731                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~530                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~434                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~498                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~466                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~146                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~50                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~82                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~114                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~274                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~178                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~242                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~210                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~402                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~306                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~338                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~370                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1042                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~658                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~786                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~914                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~946                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~562                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~818                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~690                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~978                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~594                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~722                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~850                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1010                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~626                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~882                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~754                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~533                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~437                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~469                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~501                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~149                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~53                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~117                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~85                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~405                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~309                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~373                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~341                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~277                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~181                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~213                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~245                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1045                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~661                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~917                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~789                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~949                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~565                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~693                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~821                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1013                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~629                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~757                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~885                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~981                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~597                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~853                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~725                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~529                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~433                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~465                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~497                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~145                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~49                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~113                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~81                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~401                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~305                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~369                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~337                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~273                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~177                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~209                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~241                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1041                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~657                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~913                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~785                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~945                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~561                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~689                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~817                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1009                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~625                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~753                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~881                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~977                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~593                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~849                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~721                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~532                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~436                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~500                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~468                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~148                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~52                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~84                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~116                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~276                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~180                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~244                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~212                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~404                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~308                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~340                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~372                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1044                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~660                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~788                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~916                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~948                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~564                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~820                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~692                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~980                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~596                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~724                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~852                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1012                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~628                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~884                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~756                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~528                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~432                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~496                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~464                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~144                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~48                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~80                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~112                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~272                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~176                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~240                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~208                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~400                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~304                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~336                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~368                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1040                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~656                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~784                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~912                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~944                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~560                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~816                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~688                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~976                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~592                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~720                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~848                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1008                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~624                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~880                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~752                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~531                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~435                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~467                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~499                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~147                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~51                                                                          ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                             ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; processor:cpu|data_memory:memory_of_data|altsyncram:data_rtl_0|altsyncram_d002:auto_generated|ALTSYNCRAM                         ; AUTO ; True Dual Port ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 32   ; db/multicycle.ram0_data_memory_8cd63da5.hdl.mif         ; M4K_X13_Y23, M4K_X26_Y19, M4K_X26_Y22, M4K_X26_Y18, M4K_X13_Y20, M4K_X13_Y15, M4K_X26_Y24, M4K_X52_Y19, M4K_X13_Y19, M4K_X13_Y22, M4K_X52_Y21, M4K_X13_Y24, M4K_X26_Y26, M4K_X52_Y16, M4K_X52_Y22, M4K_X13_Y25, M4K_X26_Y13, M4K_X26_Y14, M4K_X13_Y26, M4K_X13_Y17, M4K_X52_Y17, M4K_X26_Y21, M4K_X13_Y18, M4K_X26_Y15, M4K_X26_Y17, M4K_X26_Y20, M4K_X13_Y14, M4K_X26_Y16, M4K_X52_Y18, M4K_X26_Y12, M4K_X13_Y21, M4K_X13_Y16 ; Old data             ; Don't care      ; Don't care      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; Single Clock ; 257          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8224   ; 257                         ; 32                          ; --                          ; --                          ; 8224                ; 4    ; db/multicycle.ram0_instructions_memory_41fb4e99.hdl.mif ; M4K_X26_Y27, M4K_X26_Y23, M4K_X26_Y25, M4K_X26_Y28                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 4,791 / 94,460 ( 5 % ) ;
; C16 interconnects           ; 102 / 3,315 ( 3 % )    ;
; C4 interconnects            ; 3,127 / 60,840 ( 5 % ) ;
; Direct links                ; 478 / 94,460 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 1,007 / 33,216 ( 3 % ) ;
; R24 interconnects           ; 118 / 3,091 ( 4 % )    ;
; R4 interconnects            ; 3,811 / 81,294 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.43) ; Number of LABs  (Total = 145) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 4                             ;
; 10                                          ; 9                             ;
; 11                                          ; 11                            ;
; 12                                          ; 18                            ;
; 13                                          ; 21                            ;
; 14                                          ; 19                            ;
; 15                                          ; 17                            ;
; 16                                          ; 42                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.77) ; Number of LABs  (Total = 145) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 135                           ;
; 1 Clock enable                     ; 33                            ;
; 2 Clock enables                    ; 89                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.50) ; Number of LABs  (Total = 145) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 6                             ;
; 16                                           ; 7                             ;
; 17                                           ; 13                            ;
; 18                                           ; 6                             ;
; 19                                           ; 13                            ;
; 20                                           ; 8                             ;
; 21                                           ; 8                             ;
; 22                                           ; 13                            ;
; 23                                           ; 7                             ;
; 24                                           ; 7                             ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 6                             ;
; 28                                           ; 6                             ;
; 29                                           ; 4                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 14.13) ; Number of LABs  (Total = 145) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 2                             ;
; 2                                                ; 0                             ;
; 3                                                ; 2                             ;
; 4                                                ; 4                             ;
; 5                                                ; 7                             ;
; 6                                                ; 3                             ;
; 7                                                ; 3                             ;
; 8                                                ; 11                            ;
; 9                                                ; 8                             ;
; 10                                               ; 8                             ;
; 11                                               ; 2                             ;
; 12                                               ; 10                            ;
; 13                                               ; 7                             ;
; 14                                               ; 6                             ;
; 15                                               ; 4                             ;
; 16                                               ; 10                            ;
; 17                                               ; 10                            ;
; 18                                               ; 9                             ;
; 19                                               ; 8                             ;
; 20                                               ; 7                             ;
; 21                                               ; 6                             ;
; 22                                               ; 7                             ;
; 23                                               ; 1                             ;
; 24                                               ; 6                             ;
; 25                                               ; 2                             ;
; 26                                               ; 1                             ;
; 27                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.43) ; Number of LABs  (Total = 145) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 0                             ;
; 16                                           ; 1                             ;
; 17                                           ; 1                             ;
; 18                                           ; 2                             ;
; 19                                           ; 6                             ;
; 20                                           ; 3                             ;
; 21                                           ; 1                             ;
; 22                                           ; 9                             ;
; 23                                           ; 2                             ;
; 24                                           ; 5                             ;
; 25                                           ; 6                             ;
; 26                                           ; 5                             ;
; 27                                           ; 15                            ;
; 28                                           ; 18                            ;
; 29                                           ; 11                            ;
; 30                                           ; 16                            ;
; 31                                           ; 29                            ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "multicycle"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "vga_pll:pll|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 14, clock division of 15, and phase shift of 0 degrees (0 ps) for vga_pll:pll|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 76 pins of 76 total pins
    Info (169086): Pin CLOCK_50 not assigned to an exact location on the device
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[1] not assigned to an exact location on the device
    Info (169086): Pin KEY[2] not assigned to an exact location on the device
    Info (169086): Pin KEY[3] not assigned to an exact location on the device
    Info (169086): Pin SW[1] not assigned to an exact location on the device
    Info (169086): Pin SW[2] not assigned to an exact location on the device
    Info (169086): Pin SW[3] not assigned to an exact location on the device
    Info (169086): Pin SW[4] not assigned to an exact location on the device
    Info (169086): Pin SW[5] not assigned to an exact location on the device
    Info (169086): Pin SW[6] not assigned to an exact location on the device
    Info (169086): Pin SW[7] not assigned to an exact location on the device
    Info (169086): Pin SW[8] not assigned to an exact location on the device
    Info (169086): Pin SW[9] not assigned to an exact location on the device
    Info (169086): Pin LEDR[0] not assigned to an exact location on the device
    Info (169086): Pin LEDR[1] not assigned to an exact location on the device
    Info (169086): Pin LEDR[2] not assigned to an exact location on the device
    Info (169086): Pin LEDR[3] not assigned to an exact location on the device
    Info (169086): Pin LEDR[4] not assigned to an exact location on the device
    Info (169086): Pin LEDR[5] not assigned to an exact location on the device
    Info (169086): Pin LEDR[6] not assigned to an exact location on the device
    Info (169086): Pin LEDR[7] not assigned to an exact location on the device
    Info (169086): Pin LEDR[8] not assigned to an exact location on the device
    Info (169086): Pin LEDR[9] not assigned to an exact location on the device
    Info (169086): Pin LEDG[0] not assigned to an exact location on the device
    Info (169086): Pin LEDG[1] not assigned to an exact location on the device
    Info (169086): Pin LEDG[2] not assigned to an exact location on the device
    Info (169086): Pin LEDG[3] not assigned to an exact location on the device
    Info (169086): Pin LEDG[4] not assigned to an exact location on the device
    Info (169086): Pin LEDG[5] not assigned to an exact location on the device
    Info (169086): Pin LEDG[6] not assigned to an exact location on the device
    Info (169086): Pin LEDG[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[0] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[1] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[2] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[3] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[0] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[1] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[2] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[3] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[0] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[1] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[2] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[3] not assigned to an exact location on the device
    Info (169086): Pin VGA_HS not assigned to an exact location on the device
    Info (169086): Pin VGA_VS not assigned to an exact location on the device
    Info (169086): Pin HEX3[0] not assigned to an exact location on the device
    Info (169086): Pin HEX3[1] not assigned to an exact location on the device
    Info (169086): Pin HEX3[2] not assigned to an exact location on the device
    Info (169086): Pin HEX3[3] not assigned to an exact location on the device
    Info (169086): Pin HEX3[4] not assigned to an exact location on the device
    Info (169086): Pin HEX3[5] not assigned to an exact location on the device
    Info (169086): Pin HEX3[6] not assigned to an exact location on the device
    Info (169086): Pin HEX2[0] not assigned to an exact location on the device
    Info (169086): Pin HEX2[1] not assigned to an exact location on the device
    Info (169086): Pin HEX2[2] not assigned to an exact location on the device
    Info (169086): Pin HEX2[3] not assigned to an exact location on the device
    Info (169086): Pin HEX2[4] not assigned to an exact location on the device
    Info (169086): Pin HEX2[5] not assigned to an exact location on the device
    Info (169086): Pin HEX2[6] not assigned to an exact location on the device
    Info (169086): Pin HEX1[0] not assigned to an exact location on the device
    Info (169086): Pin HEX1[1] not assigned to an exact location on the device
    Info (169086): Pin HEX1[2] not assigned to an exact location on the device
    Info (169086): Pin HEX1[3] not assigned to an exact location on the device
    Info (169086): Pin HEX1[4] not assigned to an exact location on the device
    Info (169086): Pin HEX1[5] not assigned to an exact location on the device
    Info (169086): Pin HEX1[6] not assigned to an exact location on the device
    Info (169086): Pin HEX0[0] not assigned to an exact location on the device
    Info (169086): Pin HEX0[1] not assigned to an exact location on the device
    Info (169086): Pin HEX0[2] not assigned to an exact location on the device
    Info (169086): Pin HEX0[3] not assigned to an exact location on the device
    Info (169086): Pin HEX0[4] not assigned to an exact location on the device
    Info (169086): Pin HEX0[5] not assigned to an exact location on the device
    Info (169086): Pin HEX0[6] not assigned to an exact location on the device
    Info (169086): Pin CLOCK_27 not assigned to an exact location on the device
    Info (169086): Pin SW[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'output_files/SDC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node vga_pll:pll|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node processor:cpu|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 75 (unused VREF, 3.3V VCCIO, 15 input, 60 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.61 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 60 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/Will/Desktop/bruno_williams/output_files/multicycle.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 692 megabytes
    Info: Processing ended: Mon Dec 15 06:28:09 2014
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Will/Desktop/bruno_williams/output_files/multicycle.fit.smsg.


