`begin_keywords "1800-2012"
module IXC_OSF_MB ( pvecEv, dirty );
parameter WIDTH = 1984 ;
input wire logic [(WIDTH - 1) : 0] pvecEv ;
output wire logic dirty ;
endmodule
`end_keywords
/**portGenericDumpBegin WIDTH pvecEv dirty portGenericDumpEnd**/
/**ParamPreferVectorBegin WIDTH ParamPreferVectorEnd**/
