V 51
K 150012364800 fd13ce
Y 0
D 0 0 1700 1100
Z 1
i 61
N 55
J 450 470 2
J 410 470 5
J 450 590 2
J 410 590 5
J 450 710 2
J 450 830 2
J 450 950 2
J 410 950 3
J 410 830 5
J 410 710 5
J 410 30 3
J 90 30 1
S 4 3
S 12 11
L 100 30 10 0 3 0 1 0 CLR
S 2 4
S 4 10
S 10 9
S 9 8
S 8 7
S 9 6
S 10 5
S 11 2
S 2 1
N 54
J 450 500 2
J 390 500 5
J 450 620 2
J 390 620 5
J 450 740 2
J 450 860 2
J 450 980 2
J 390 980 3
J 390 860 5
J 390 740 5
J 390 50 3
J 90 50 1
S 4 3
S 12 11
L 100 50 10 0 3 0 1 0 C
S 2 4
S 4 10
S 10 9
S 9 8
S 8 7
S 9 6
S 10 5
S 11 2
S 2 1
N 53
J 450 520 2
J 370 520 5
J 450 640 2
J 370 640 5
J 450 760 2
J 450 880 2
J 450 1000 2
J 370 1000 3
J 370 880 5
J 370 760 5
J 370 70 3
J 90 70 1
S 4 3
S 12 11
L 100 70 10 0 3 0 1 0 CE
S 2 4
S 4 10
S 10 9
S 9 8
S 8 7
S 9 6
S 10 5
S 11 2
S 2 1
I 57 virtex:FDCE 1 450 460 0 1 '
L 530 470 10 0 3 0 1 0 Q4
A 550 510 10 0 3 1 IOB=FALSE
C 51 2 4 0
C 52 1 1 0
C 55 1 6 0
C 53 1 2 0
C 54 1 3 0
I 32 virtex:FDCE 1 450 940 0 1 '
A 555 990 10 0 3 1 IOB=FALSE
L 530 950 10 0 3 0 1 0 Q0
C 54 7 3 0
C 53 7 2 0
C 55 7 6 0
C 52 7 1 0
C 51 6 4 0
I 33 virtex:FDCE 1 450 700 0 1 '
A 550 750 10 0 3 1 IOB=FALSE
L 530 710 10 0 3 0 1 0 Q2
C 54 5 3 0
C 53 5 2 0
C 55 5 6 0
C 52 5 1 0
C 51 8 4 0
I 31 virtex:FDCE 1 450 820 0 1 '
A 550 870 10 0 3 1 IOB=FALSE
L 530 830 10 0 3 0 1 0 Q1
C 51 7 4 0
C 52 6 1 0
C 55 6 6 0
C 53 6 2 0
C 54 6 3 0
T 1575 75 30 0 3 JRG
Q 14 0 0
T 1560 30 10 0 3 A
T 1560 50 10 0 3 1
T 1360 70 10 0 3 Clock Enable & Asynchronous Clr
T 30 1060 10 0 3 drawn by KS
T 30 1050 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 1320 50 10 0 3 16th April 2001
I 34 virtex:FDCE 1 450 580 0 1 '
A 550 630 10 0 3 1 IOB=FALSE
L 530 590 10 0 3 0 1 0 Q3
C 54 3 3 0
C 53 3 2 0
C 55 3 6 0
C 52 3 1 0
C 51 3 4 0
N 51
J 770 540 9
J 570 540 2
J 570 660 2
J 770 660 11
J 770 780 11
J 570 1020 2
J 570 900 2
J 570 780 2
J 770 900 11
J 770 1020 11
J 770 1040 9
J 920 1040 7
S 3 4
L 730 660 10 0 3 0 1 0 Q3
B 4 5
B 10 11
B 9 10
B 5 9
S 8 5
L 730 780 10 0 3 0 1 0 Q2
S 7 9
L 730 900 10 0 3 0 1 0 Q1
S 6 10
L 730 1020 10 0 3 0 1 0 Q0
S 2 1
L 730 540 10 0 3 0 1 0 Q4
B 1 4
B 11 12
L 850 1050 20 0 3 0 1 0 Q[4:0]
N 52
J 450 540 2
J 250 540 11
J 450 660 2
J 250 660 11
J 450 780 2
J 450 900 2
J 450 1020 2
J 250 1020 9
J 250 900 11
J 250 780 11
J 250 90 9
J 90 90 7
S 4 3
L 260 660 10 0 3 0 1 0 D3
B 2 4
B 4 10
B 10 9
B 9 8
S 8 7
L 260 1020 10 0 3 0 1 0 D0
S 9 6
L 260 900 10 0 3 0 1 0 D1
S 10 5
L 260 780 10 0 3 0 1 0 D2
B 11 2
S 2 1
L 260 540 10 0 3 0 1 0 D4
B 12 11
L 90 100 20 0 3 0 1 0 D[4:0]
I 50 virtex:BSHEETL 1 1260 0 0 1 '
T 1360 100 10 0 3 VIRTEX Family FD5CE Macro
T 1360 80 10 0 3 5-Bit Data Register w/
E
