41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 288 267 491 247 0 \NUL
I intentially left this page blank
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 375 97 457 77 0 \NUL
Store Select
19 37 225 96 206 0
sel
19 115 256 174 237 0
alu_2
19 113 160 172 141 0
alu_3
19 115 458 174 439 0
alu_0
19 115 360 174 341 0
alu_1
31 264 514 313 429 0 2
14 206 544 255 495
20 342 496 401 477 0
bit_0
19 115 484 174 465 0
kpad_0
31 264 413 313 328 0 2
31 263 310 312 225 0 2
31 262 215 311 130 0 2
14 212 442 261 393
14 213 338 262 289
14 211 244 260 195
19 35 326 94 307 0
sel
19 37 421 96 402 0
sel
19 37 515 96 496 0
sel
20 343 396 402 377 0
bit_1
20 346 293 405 274 0
bit_2
20 341 190 400 171 0
bit_3
19 115 383 174 364 0
kpad_1
19 115 280 174 261 0
kpad_2
19 113 185 172 166 0
kpad_3
22 437 237 786 217 0 \NUL
when sel=0, muxes send the 4-bit keypad input value
22 437 255 584 235 0 \NUL
to the desired register
22 438 291 734 271 0 \NUL
when sel=1, muxes send the ALU 4-bit output
22 438 309 585 289 0 \NUL
to the desired register
1 252 519 265 510
1 171 448 265 468
1 171 474 265 474
1 257 219 263 211
1 259 313 264 306
1 258 417 265 409
1 169 150 263 169
1 171 246 264 264
1 171 350 265 367
1 93 215 263 199
1 91 316 264 294
1 93 411 265 397
1 93 505 265 498
1 310 468 343 486
1 310 367 344 386
1 309 264 347 283
1 308 169 342 180
1 169 175 263 175
1 171 270 264 270
1 171 373 265 373
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 388 104 459 84 0 \NUL
Register 0
24 422 225 471 153 1 1 1
24 421 510 470 438 1 1 1
24 422 325 471 253 1 1 1
24 422 420 471 348 1 1 1
19 93 323 152 304 0
clear
5 169 338 218 289 0
19 22 183 81 164 0
bit_3
19 20 242 79 223 0
bit_2
19 16 506 75 487 0
bit_1
19 16 560 75 541 0
bit_0
19 92 358 151 339 0
update
19 22 406 81 387 0
wadr_1
19 22 424 81 405 0
wadr_0
15 377 180 426 131
15 378 284 427 235
15 374 382 423 333
15 372 473 421 424
20 515 183 574 164 0
reg0_3
20 515 201 574 182 0
reg0_2
20 515 219 574 200 0
reg0_1
20 515 237 574 218 0
reg0_0
3 160 426 209 377 1 0
5 95 409 144 360 0
5 96 454 145 405 0
22 519 320 697 300 0 \NUL
D flip-flops form Register 0
22 518 349 741 329 0 \NUL
takes inputs from keypad, update,
22 518 367 690 347 0 \NUL
and write address signals
22 518 398 730 378 0 \NUL
stores 4-bit raw value until clear
22 518 417 793 397 0 \NUL
signal wipes it or update signal updates it
1 149 313 170 313
1 78 173 423 173
1 76 232 423 273
1 72 496 423 368
1 72 550 422 458
1 436 155 423 155
1 436 255 424 259
1 436 350 420 357
1 435 440 418 448
1 516 173 468 173
1 516 191 468 273
1 516 209 468 368
1 516 227 467 458
1 161 387 148 348
1 423 191 206 401
1 423 291 206 401
1 423 386 206 401
1 422 476 206 401
1 96 384 78 396
1 161 401 141 384
1 97 429 78 414
1 161 415 142 429
1 215 313 436 221
1 215 313 436 321
1 215 313 436 416
1 215 313 435 506
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 385 92 456 72 0 \NUL
Register 1
24 417 225 466 153 1 1 1
24 418 536 467 464 1 1 1
24 417 325 466 253 1 1 1
24 418 435 467 363 1 1 1
19 150 313 209 294 0
clear
5 241 328 290 279 0
15 368 180 417 131
15 369 493 418 444
15 371 386 420 337
15 370 280 419 231
19 20 183 79 164 0
bit_3
19 20 252 79 233 0
bit_2
19 15 498 74 479 0
bit_1
19 13 566 72 547 0
bit_0
19 150 355 209 336 0
update
19 18 385 77 366 0
wadr_1
19 18 403 77 384 0
wadr_0
3 146 414 195 365 0 1
3 146 456 195 407 0 0
3 220 426 269 377 1 0
20 513 183 572 164 0
reg1_3
20 513 201 572 182 0
reg1_2
20 513 219 572 200 0
reg1_1
20 513 237 572 218 0
reg1_0
15 68 470 117 421
22 518 340 696 320 0 \NUL
D flip-flops form Register 1
22 517 369 740 349 0 \NUL
takes inputs from keypad, update,
22 517 387 689 367 0 \NUL
and write address signals
22 517 418 729 398 0 \NUL
stores 4-bit raw value until clear
22 517 437 792 417 0 \NUL
signal wipes it or update signal updates it
1 206 303 242 303
1 287 303 431 221
1 287 303 431 321
1 287 303 432 431
1 287 303 432 532
1 414 155 431 155
1 431 255 416 255
1 417 361 432 365
1 415 468 432 466
1 76 173 418 173
1 76 242 418 273
1 71 488 419 383
1 69 556 419 484
1 147 375 74 375
1 147 417 74 393
1 221 401 192 389
1 221 415 192 431
1 221 387 206 345
1 418 191 266 401
1 418 291 266 401
1 419 401 266 401
1 419 502 266 401
1 514 191 463 273
1 514 173 463 173
1 514 209 464 383
1 514 227 464 484
1 114 445 147 445
1 147 403 114 445
38 6
22 387 103 458 83 0 \NUL
Register 2
24 388 222 437 150 1 1 1
24 430 529 479 457 1 1 1
24 388 322 437 250 1 1 1
24 430 416 479 344 1 1 1
19 138 299 197 280 0
clear
5 208 333 257 284 0
15 339 177 388 128
15 381 486 430 437
15 383 371 432 322
15 341 277 390 228
19 26 180 85 161 0
bit_3
19 26 249 85 230 0
bit_2
19 28 488 87 469 0
bit_1
19 26 552 85 533 0
bit_0
19 138 340 197 321 0
update
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 26 397 85 378 0
wadr_1
19 26 415 85 396 0
wadr_0
3 136 395 185 346 0 0
3 136 437 185 388 0 1
3 206 407 255 358 1 0
15 76 474 125 425
20 506 180 565 161 0
reg2_3
20 506 198 565 179 0
reg2_2
20 506 216 565 197 0
reg2_1
20 506 234 565 215 0
reg2_0
22 514 334 692 314 0 \NUL
D flip-flops form Register 2
22 513 363 736 343 0 \NUL
takes inputs from keypad, update,
22 513 381 685 361 0 \NUL
and write address signals
22 513 415 725 395 0 \NUL
stores 4-bit raw value until clear
22 513 434 788 414 0 \NUL
signal wipes it or update signal updates it
1 194 289 209 308
1 254 308 402 218
1 254 308 402 318
1 254 308 444 412
1 254 308 444 525
1 385 152 402 152
1 402 252 387 252
1 429 346 444 346
1 427 461 444 459
1 82 170 389 170
1 82 239 389 270
1 84 478 431 364
1 82 542 431 477
1 137 356 82 387
1 137 398 82 405
1 207 382 182 370
1 207 396 182 412
1 122 449 137 426
1 137 384 122 449
1 207 368 194 330
1 389 188 252 382
1 389 288 252 382
1 431 382 252 382
1 431 495 252 382
1 507 170 434 170
1 507 188 434 270
1 507 206 476 364
1 507 224 476 477
38 7
22 384 105 455 85 0 \NUL
Register 3
24 396 231 445 159 1 1 1
24 397 542 446 470 1 1 1
24 396 331 445 259 1 1 1
24 397 437 446 365 1 1 1
19 103 311 162 292 0
clear
5 187 326 236 277 0
15 347 186 396 137
15 348 499 397 450
15 350 392 399 343
15 349 286 398 237
19 22 189 81 170 0
bit_3
19 22 257 81 238 0
bit_2
19 24 496 83 477 0
bit_1
19 24 548 83 529 0
bit_0
19 103 350 162 331 0
update
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 20 388 79 369 0
wadr_1
19 20 406 79 387 0
wadr_0
3 178 420 227 371 1 0
20 489 243 548 224 0
reg3_0
20 489 225 548 206 0
reg3_1
20 489 207 548 188 0
reg3_2
20 489 189 548 170 0
reg3_3
22 508 343 686 323 0 \NUL
D flip-flops form Register 3
22 507 372 730 352 0 \NUL
takes inputs from keypad, update,
22 507 390 679 370 0 \NUL
and write address signals
22 507 421 719 401 0 \NUL
stores 4-bit raw value until clear
22 507 440 782 420 0 \NUL
signal wipes it or update signal updates it
1 159 301 188 301
1 233 301 410 227
1 233 301 410 327
1 233 301 411 433
1 233 301 411 538
1 393 161 410 161
1 410 261 395 261
1 396 367 411 367
1 394 474 411 472
1 78 179 397 179
1 78 247 397 279
1 80 486 398 385
1 80 538 398 490
1 443 490 490 233
1 443 385 490 215
1 442 279 490 197
1 442 179 490 179
1 179 381 159 340
1 397 197 224 395
1 397 297 224 395
1 398 403 224 395
1 398 508 224 395
1 179 395 76 378
1 179 409 76 396
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 373 103 451 83 0 \NUL
ALU Input 1
19 48 285 107 266 0
reg0_0
19 49 323 108 304 0
adr1_1
19 49 341 108 322 0
adr1_0
20 662 444 721 425 0
in1_3
20 285 434 344 415 0
in1_2
20 659 246 718 227 0
in1_1
20 289 243 348 224 0
in1_0
31 211 279 260 194 0 1
19 50 476 109 457 0
reg0_2
19 432 491 491 472 0
reg0_3
19 409 286 468 267 0
reg0_1
19 48 267 107 248 0
reg1_0
19 48 249 107 230 0
reg2_0
19 48 231 107 212 0
reg3_0
14 164 321 213 272
19 409 269 468 250 0
reg1_1
19 409 252 468 233 0
reg2_1
19 409 234 468 215 0
reg3_1
31 576 282 625 197 0 1
14 529 326 578 277
19 410 323 469 304 0
adr1_1
19 410 341 469 322 0
adr1_0
19 50 458 109 439 0
reg1_2
19 50 422 109 403 0
reg3_2
19 50 440 109 421 0
reg2_2
19 51 521 110 502 0
adr1_1
19 51 539 110 520 0
adr1_0
31 211 470 260 385 0 1
14 151 565 200 516
31 581 480 630 395 0 1
14 525 577 574 528
19 432 473 491 454 0
reg1_3
19 432 455 491 436 0
reg2_3
19 432 437 491 418 0
reg3_3
19 432 531 491 512 0
adr1_1
19 432 549 491 530 0
adr1_0
22 42 153 400 133 0 \NUL
muxes take inputs of a particular bit from each register
22 42 171 610 151 0 \NUL
outputs 4-bit value of the registers addressed by Read Registers 1 and 2 repspectively
1 212 257 105 313
1 212 263 105 331
1 212 221 104 221
1 212 227 104 239
1 212 233 104 257
1 212 239 104 275
1 210 296 212 275
1 290 233 257 233
1 577 278 575 301
1 577 224 465 224
1 577 230 465 242
1 577 236 465 259
1 577 242 465 276
1 577 260 466 313
1 577 266 466 331
1 660 236 622 236
1 212 412 106 412
1 212 418 106 430
1 212 424 106 448
1 212 430 106 466
1 212 448 107 511
1 212 454 107 529
1 212 466 197 540
1 286 424 257 424
1 571 552 582 476
1 663 434 627 434
1 582 422 488 427
1 488 445 582 428
1 582 434 488 463
1 582 440 488 481
1 582 458 488 521
1 582 464 488 539
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 381 105 459 85 0 \NUL
ALU Input 2
19 49 276 108 257 0
reg0_0
19 50 314 109 295 0
adr2_1
19 50 332 109 313 0
adr2_0
20 663 435 722 416 0
in2_3
20 286 425 345 406 0
in2_2
20 660 237 719 218 0
in2_1
20 290 234 349 215 0
in2_0
31 212 270 261 185 0 1
19 51 467 110 448 0
reg0_2
19 433 482 492 463 0
reg0_3
19 410 277 469 258 0
reg0_1
19 49 258 108 239 0
reg1_0
19 49 240 108 221 0
reg2_0
19 49 222 108 203 0
reg3_0
14 165 312 214 263
19 410 260 469 241 0
reg1_1
19 410 243 469 224 0
reg2_1
19 410 225 469 206 0
reg3_1
31 577 273 626 188 0 1
14 530 317 579 268
19 411 314 470 295 0
adr2_1
19 411 332 470 313 0
adr2_0
19 51 449 110 430 0
reg1_2
19 51 413 110 394 0
reg3_2
19 51 431 110 412 0
reg2_2
19 52 512 111 493 0
adr2_1
19 52 530 111 511 0
adr2_0
31 212 461 261 376 0 1
14 152 556 201 507
31 582 471 631 386 0 1
14 526 568 575 519
19 433 464 492 445 0
reg1_3
19 433 446 492 427 0
reg2_3
19 433 428 492 409 0
reg3_3
19 433 522 492 503 0
adr2_1
19 433 540 492 521 0
adr2_0
22 66 155 424 135 0 \NUL
muxes take inputs of a particular bit from each register
22 66 173 634 153 0 \NUL
outputs 4-bit value of the registers addressed by Read Registers 1 and 2 repspectively
1 213 248 106 304
1 213 254 106 322
1 213 212 105 212
1 213 218 105 230
1 213 224 105 248
1 213 230 105 266
1 211 287 213 266
1 291 224 258 224
1 578 269 576 292
1 578 215 466 215
1 578 221 466 233
1 578 227 466 250
1 578 233 466 267
1 578 251 467 304
1 578 257 467 322
1 661 227 623 227
1 213 403 107 403
1 213 409 107 421
1 213 415 107 439
1 213 421 107 457
1 213 439 108 502
1 213 445 108 520
1 213 457 198 531
1 287 415 258 415
1 572 543 583 467
1 664 425 628 425
1 583 413 489 418
1 489 436 583 419
1 583 425 489 454
1 583 431 489 472
1 583 449 489 512
1 583 455 489 530
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 316 68 540 48 0 \NUL
ALU Output (least sig bits outputs)
20 551 235 610 216 0
alu_1
19 35 217 94 198 0
in2_1
19 35 235 94 216 0
in2_0
31 235 463 284 378 0 2
14 167 511 216 462
14 350 345 399 296
31 402 308 451 223 0 2
19 220 349 279 330 0
in1_0
3 307 332 356 283 0 0
15 228 326 277 277
4 379 204 428 155 1 1
19 309 180 368 161 0
in1_3
19 309 198 368 179 0
in1_2
19 309 216 368 197 0
in1_1
3 474 218 523 169 0 0
20 310 453 369 434 0
alu_0
4 157 472 206 423 2 0
19 32 439 91 420 0
in1_3
19 32 457 91 438 0
in1_2
19 32 475 91 456 0
in1_1
19 32 493 91 474 0
in1_0
22 430 387 771 367 0 \NUL
performs left bitwise arithmetic shift of the two LSBs
22 430 406 622 386 0 \NUL
of ALU input 2 by ALU input 1
1 91 225 236 423
1 213 486 236 417
1 213 486 236 459
1 396 320 403 304
1 91 207 403 268
1 91 225 403 262
1 308 293 274 301
1 308 321 276 339
1 403 292 353 307
1 380 193 365 206
1 380 179 365 188
1 380 165 365 170
1 475 207 448 262
1 552 225 520 193
1 475 179 425 179
1 311 443 281 417
1 236 447 203 447
1 158 461 88 483
1 158 452 88 465
1 158 442 88 447
1 158 433 88 429
38 11
20 556 443 615 424 0
alu_2
19 17 295 76 276 0
in2_1
19 17 259 76 240 0
in2_3
19 17 277 76 258 0
in2_2
14 263 246 312 197
31 194 441 243 356 0 2
31 315 212 364 127 0 2
3 99 460 148 411 0 0
15 30 456 79 407
3 253 231 302 182 0 0
19 186 243 245 224 0
in1_0
15 184 227 233 178
19 371 331 430 312 0
in1_0
19 371 313 430 294 0
in1_1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 137 10 0 \NUL
Ensminger, James
22 12 54 76 34 0 \NUL
jensming
22 12 102 150 82 0 \NUL
CSE 12, Winter 2021
19 250 440 309 421 0
in2_0
19 238 464 297 445 0
in1_1
19 30 472 89 453 0
in1_0
14 126 474 175 425
20 711 207 770 188 0
alu_3
19 363 222 422 203 0
in1_1
19 381 198 440 179 0
in2_1
22 316 68 540 48 0 \NUL
ALU Output (most sig bits outputs)
3 544 166 593 117 0 0
19 383 289 442 270 0
in2_0
19 380 124 439 105 0
in1_3
14 360 159 409 110
3 454 338 503 289 0 0
19 238 481 297 462 0
in1_0
3 374 459 423 410 1 0
19 363 240 422 221 0
in1_0
5 451 255 500 206 0
3 510 227 559 178 1 0
5 312 497 361 448 0
3 396 406 445 357 0 0
3 516 302 565 253 0 0
35 585 267 634 218 0 0
4 335 392 384 343 0 1
19 257 371 316 352 0
in1_2
19 257 354 316 335 0
in1_3
35 476 432 525 383 1 0
35 642 202 691 153 1 0
35 461 145 510 96 0 1
22 397 530 742 510 0 \NUL
performs left bitwise arithmetic shift of the two MSBs
22 397 549 589 529 0 \NUL
of ALU input 2 by ALU input 1
1 309 221 316 208
1 73 267 195 401
1 73 285 195 395
1 73 249 316 172
1 73 267 316 166
1 100 421 76 431
1 195 425 145 435
1 254 192 230 202
1 254 220 242 233
1 316 196 299 206
1 172 449 195 437
1 100 449 86 462
1 545 155 361 166
1 427 303 455 299
1 427 321 455 327
1 306 430 375 420
1 294 454 375 434
1 437 188 511 188
1 419 212 511 202
1 419 230 452 230
1 497 230 511 216
1 358 472 375 448
1 313 472 294 471
1 240 395 397 395
1 439 279 517 263
1 500 313 517 291
1 556 202 586 228
1 562 277 586 256
1 381 367 397 367
1 313 361 336 381
1 336 353 313 344
1 442 381 477 393
1 420 434 477 421
1 240 395 477 407
1 522 407 557 433
1 590 141 643 163
1 361 166 643 177
1 631 242 643 191
1 688 177 712 197
1 436 114 462 106
1 406 134 462 134
1 507 120 545 127
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
