2022 - Atual
Investigação sobre a atuação de mulheres na UFRN: um estudo amplo sobre graduação, pós-graduação e docência
Descrição: Em relação à igualdade entre sexos, quando comparado a outros países, o Brasil está na 92a posição de um total de 153 países. Essa posição é refletida na presença de mulheres na área de exatas, engenharias e tecnologia (STEM, do inglês Science, Technology, Engineering and Mathematics). Essa presença é pequena e diminui desproporcionalmente ao passo que se avança na carreira. Nesse projeto de pesquisa, pretende-se investigar a participação de mulheres em diversos setores e níveis de ensino da UFRN: graduação, pós-graduação, docência, cargos administrativos. O principal objetivo é diagnosticar as situações na qual a participação de mulheres na UFRN é baixa e contribuir para o debate na construção de políticas que busquem reduzir essa desigualdade.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Monica Magalhães Pereira - Coordenador / Alinne Alessandra Costa da Silva - Integrante / Lyrene Fernandes da Silva - Integrante.Financiador(es): Universidade Federal do Rio Grande do Norte - Bolsa.Número de produções C, T & A: 1
2021 - 2022
Percepções sobre discriminação de gênero no ambiente de trabalho e estudo de atuantes na área de exatas e engenharias no Rio Grande do Norte
Descrição: Em relação à igualdade entre sexos, quando comparado a outros países, o Brasil está na 92a posição de um total de 153 países. Essa posição é refletida na presença de mulheres na área de exatas, engenharias e tecnologia (STEM, do inglês Science, Technology, Engineering and Mathematics). Essa presença é pequena e diminui desproporcionalmente ao passo que se avança na carreira. Nesse estudo, serão investigadas percepções sobre a ocorrência de discriminação de gênero no ambiente de atuação (estudo/trabalho) de indivíduos da área de exatas/engenharias que tenham vivenciado experiências no estado do Rio Grande do Norte - Brasil. A investigação envolve coleta de dados através de formulário de pesquisa a ser respondido por profissionais das áreas de exatas, engenharias e tecnologia do estado do RN, bem como levantamento de referências bibliográficas e o estudo detalhada do estado da arte no tema do projeta. Além disso, também serão coletados dados de fontes oficiais que envolvam o quantitativo de participação de mulheres tanto nos cursos técnicos e de graduação quanto nas atividades profissionais nas áreas STEM. As análises realizadas serão divulgadas não apenas em publicação científica como também serão organizados em formato de infográficos para consultas de gestores de instituições públicas e privadas que tenham interesse em diminuir essa desigualdade em seus ambientes de atuação.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2) . Integrantes: Monica Magalhães Pereira - Coordenador / Viviane Brito Nogueira - Integrante / IZABELA LIMA PAIVA - Integrante / ALLANA DE CARVALHO ARAUJO - Integrante / MARIANA CAMILA CESÁRIO DE QUEIROZ - Integrante / Maria Gabriele Feliciano Ferreira - Integrante.Financiador(es): Universidade Federal do Rio Grande do Norte - Bolsa.Número de produções C, T & A: 3
2019 - Atual
Projeto de NoC-based MPSoCs com Aceleradores Reconfiguráveis
Descrição: Durante as últimas décadas, a área de sistemas embarcados evoluiu significativamente. A crescente capacidade de integração de transistores em um único chip, dada pela Lei de Moore possibilitou o desenvolvimento de dispositivos com cada vez mais poder de processamento. Essa elevada quantidade de transistores atualmente disponíveis em uma pastilha de silício permitiu que diversos componentes pudessem ser integrados em um mesmo chip, surgindo assim os MPSoCs (Multiprocessor System on Chip). Os MPSoCs são compostos por, além de processadores, co-processadores, blocos de entrada e saída, blocos de memória e núcleos dedicados. O modo como os componentes do MPSoC estão conectados é um fator que afeta diretamente o desempenho do sistema como um todo. Este projeto visa criar uma metodologia de projeto que combine diferentes ferramentas de forma a permitir realizar exploração de espaço de projeto de MPSoCs baseados em NoCs que utilizam aceleradores reconfiguráveis para aumentar o desempenho dos sistemas. Dando assim a possibilidade do projetista otimizar características que realmente podem influenciar o projeto, uma vez que é possível observar como tais características afetam globalmente o sistema.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Monica Magalhães Pereira - Coordenador / KREUTZ, MARCIO E. - Integrante / Paulo Vitor Fernandes Andrade - Integrante.Financiador(es): Universidade Federal do Rio Grande do Norte - Bolsa.Número de produções C, T & A: 1
2018 - Atual
Internet das Coisas Inteligente a Serviço da Sociedade
Descrição: A rápida evolução dos sistemas embarcados tem possibilitado o desenvolvimento de sistemas computacionais de baixo custo com cada vez mais capacidade de processamento. Essa capacidade tem permitido incluir softwares mais complexos, como uso de técnicas de inteligência artificial. Um exemplo da combinação de sistemas embarcados com inteligência artificial pode ser visto em projeto da Motorola, no qual a empresa anuncia uma parceria com a Neurala, empresa especializada em inteligência artificial, para o desenvolvimento de câmeras inteligentes, capazes de aprender e buscar Além disso, o surgimento da Internet das Coisas como uma área de pesquisa e inovação, envolve o estudo de técnicas e tecnologias que permitem a comunicação entre os dispositivos. Esse é o caso do LG Smart Lamp, uma lâmpada inteligente capaz de se conectar aos smartphones e permitir, através do aplicativo, ligar/desligar; ajustar a luminosidade conforme a música; definir horários para desligar; dentre outras funcionalidades. Tais tecnologias podem ser aliadas para o desenvolvimento de sistemas (hardware e software) com propósito de servir a sociedade, como automação residencial, cidades inteligentes, carros inteligentes, entre outros. Nesse contexto, esse projeto engloba a pesquisa e inovação de sistemas embarcados, voltados a atender demandas da sociedade, com prioridade para grupos considerados vulneráveis, como idosos, crianças e adolescentes, mulheres e pessoas com deficiência. Mais especificamente, o conceito de Internet das
Coisas será explorado para viabilizar o desenvolvimento de sistemas que se comunicam entre si, e são capazes de aprender e melhorar seu funcionamento para prover um serviço de maior qualidade. A pesquisa envolvida no projeto está relacionada com a investigação e desenvolvimento de técnicas de aprendizagem da área de inteligência artificial combinadas com as restrições impostas pelos sistemas embarcados, como limitação de área, potência e memória. A inovação tecnológica desse projeto envolve desenvolver diferentes protótipos de sistemas embarcados para avaliar a viabilidade de produção desses sistemas.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (1) . Integrantes: Monica Magalhães Pereira - Coordenador / Edgard de Faria Correa - Integrante / Márcio Eduardo Kreutz - Integrante / Marcos Oliveira da Cruz - Integrante / Maria Fernanda Cabral Ribeiro - Integrante / Patrícia Pontes Cruz - Integrante / Silvino Gustavo Albuquerque de Medeiros - Integrante / Gabriel Lucas Costa Pereira - Integrante.Número de produções C, T & A: 6 / Número de orientações: 1
2016 - 2022
Proposta e implementação de aceleradores reconfiguráveis para Sistemas Multiprocessados em um Único Chip
Descrição: Esse projeto visa a proposta e implementação de aceleradores reconfiguráveis para serem acoplados aos cores de um sistema multiprocessado em um único chip (MPSoC - multiprocessor system on chip) com o objetivo de aumentar desempenho de sistemas heterogêneos. Para atender o aspecto de heterogeneidade, em que os núcleos do sistema multiprocessado são de diferentes tipos, os aceleradores são reconfiguráveis e cada acelerador possui um modelo diferente e, é especializado em acelerar diferentes domínios de aplicações. A aceleração de código combina exploração de ILP (instruction level parallelism) de diferentes formas, como software pipeline, paralelismo espacial, bem como, TLP (thread level parallelism). Além de desempenho, aspectos como área e potência também são considerados no projeto proposto.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3)  / Mestrado acadêmico: (1)  / Doutorado: (2) . Integrantes: Monica Magalhães Pereira - Coordenador / Alba Sandyra Bezerra Lopes - Integrante / Antônio Carlos Schneider Beck Filho - Integrante / Márcio Eduardo Kreutz - Integrante / Hadley Magno da Costa Siqueira - Integrante / Raul Silveira Silva - Integrante / Ronaldo de Figueiredo Silveira - Integrante / Lavinia Medeiros Miranda - Integrante / Kally Lopes da Silva - Integrante.Financiador(es): Universidade Federal do Rio Grande do Norte - Bolsa.Número de produções C, T & A: 14
2016 - 2019
Mapeamento e Roteamento de MPSoCs baseados em NoCs
Descrição: Dada a importância do mapeamento e roteamento de tarefas no projeto de MPSoCs e a forte relação entre esses dois problemas, neste projeto é buscada uma formulação,
de programação matemática inteira, do problema denominado de Problema de Mapeamento e Roteamento (PMR), o qual é uma proposta de junção entre eles. O PMR consiste em minimizar o custo de alocar as tarefas de uma aplicação nos núcleos de um MPSoC, considerando o fluxo de comunicação entre as tarefas. Bem como, as possíveis rotas tomadas pelos pacotes entre cada par de tarefas mapeadas nos núcleos. O modelo buscado considera MPSoCs homogêneos baseados em NoCs e usa uma restrição que considera a largura de banda dos canais da NoC. O principal objetivo do modelo é buscar soluções de mapeamento e a construção de roteamentos deadlock-free otimizados, com baixa latência.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Mestrado acadêmico: (1) . Integrantes: Monica Magalhães Pereira - Coordenador / Márcio Eduardo Kreutz - Integrante / Sílvia Maria Diniz Monteiro Maia - Integrante / Hiago Mayk Gomes de Araújo Rocha - Integrante.Número de produções C, T & A: 5
2016 - 2019
Automação Residencial para Acessibilidade: projetos de sistemas embarcados para domótica voltados a pessoas com limitações físicas
Descrição: Acessibilidade consiste na facilidade de acesso e utilização de produtos, serviços e ambientes por qualquer pessoa e em diferentes contextos. Para oferecer acessibilidade, é preciso ofertar uma variedade de produtos e serviços que atendam todas as necessidade de diferentes grupos de população. Isso inclui adaptação, meios alternativos de informação, comunicação, mobilidade e manipulação. Pessoas com algum tipo de deficiência, idosos e outras pessoas com alguma limitação física são exemplos de grupos que se beneficiam com acessibilidade.  De acordo com o primeiro relatório global em deficiência, realizado pelo World Health Organization em conjunto com o The World Bank, 15% da população mundial declarou ter algum tipo de deficiência. Outra estatística relevante foi apresentada pelo Instituto Brasileiro de Geografia e Estatística, no censo de 2010. De acordo com o censo, 24% da população brasileira se declarou portadora de algum tipo de deficiência, totalizando 45 milhões de pessoas. Além disso, no Brasil, a população de idosos em 2010, de acordo com o censo do IBGE, era de 20,5 milhões de pessoas. Considerando os números apresentados, investimentos em acessibilidade são extremamente importantes para permitir que toda a população possa ter acesso aos produtos e serviços de forma adequada. Tecnologias de hardware e software desenvolvidas para automação residencial contribuem para o provimento de acessibilidade, uma vez que podem proporcionar meios alternativos de informação, comunicação, mobilidade e manipulação. Assim, prover sistemas de automação residencial voltados a acessibilidade não é apenas uma forma de oferecer conforto aos usuários, mas sim, de prover ferramentas que auxiliem a estes usuários a ter uma melhor qualidade de vida. Para isso, é preciso projetar o sistema pensando no tipo de limitação do seu usuário . Limitação auditiva, visual ou de locomoção são exemplos que afetam o projeto de forma diferente. Além disso, é preciso pensar também em outros aspectos como custo, segurança, grau de invasividade, que determina o quanto o sistema causa desconforto ou estresse ao usuário. Bem como, quais os requisitos para instalação do sistema na residência. É importante avaliar quais tipos de adaptações serão necessárias para que o sistema funcione corretamente. A exemplo do sistema de controle de luminosidade, é preciso instalar relés nas lâmpadas que se deseja controlar. E esses relés devem ser conectados. Para isso, é necessária a disponibilização de uma certa infraestrutura. Isso implica em modificações no interior da residência, que podem até mesmo inviabilizar a instalação do sistema. A pesquisa a ser realizada nesse projeto envolve diferentes áreas de atuação: na área de saúde, deverão ser estudas as condições e limitações físicas, para que os sistemas propostos possam atender as necessidades dos usuários. É possível citar o caso de doenças da visão, que causam diferentes tipos de deficiência visual, como baixa visão ou visão subnormal. Na computação, soluções de hardware e software devem ser combinadas para o desenvolvimento do sistema. Para o hardware, deve ser considerado o tipo de dispositivo, sua demanda de desempenho, restrições de potência, custo. Também pode ser necessário considerar outros aspectos como peso e dimensão. No projeto do software, é preciso considerar tanto as funcionalidades quanto a interface com usuário. Ferramentas, linguagens, interface gráficas serão utilizadas para desenvolver o sistema que atenda ao usuário de forma simples, amigável e eficiente.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (3) . Integrantes: Monica Magalhães Pereira - Coordenador / Gustavo Girão Barreto da Silva - Integrante / Edgard de Faria Correa - Integrante / JHONATTAN CARLOS BARBOSA CABRAL - Integrante / Igor Barbosa Nogueira - Integrante / Wanderson Ricardo de Medeiros - Integrante.Número de produções C, T & A: 4
2014 - 2016
Arquiteturas Reconfiguráveis Multiprocessadas para Sistemas Tolerantes a Falhas
Descrição: A evolução dos sistemas embarcados (SE) tem atraído diversos nichos de mercado e acarretado em um grande crescimento na utilização desses sistemas. Um dos principais mercados que absorvem os SEs é o mercado de eletrônica de consumo (este é o caso de aparelhos celulares, câmeras digitais, videogames portáteis). A exigência por produtos capazes de realizar diversas funções em um mesmo dispositivo sem nenhum tipo de perda de qualidade, tem impulsionado o desenvolvimento e pesquisa de novas técnicas capazes de atender a demanda do mercado. Isto faz com que as arquiteturas embarcadas atuais precisem ter cada vez mais poder de processamento e, ao mesmo tempo, dissipar menos energia. Além disso, a mesma propriedade que faz com que os sistemas embarcados possam ser cada vez menores, também responsável por um significativo aumento nas taxas de falhas dos componentes eletrônicos atuais. Essa propriedade, chamada scaling, consiste na redução do tamanho dos transistores resultado da evolução das tecnologias de fabricação dos mesmos. O principal problema das altas taxas de falhas ocasionadas pelo scaling é a possibilidade dessas falhas gerarem erros na execução das aplicações, levando a um mau funcionamento do dispositivo ou até mesmo a sua inutilização. Desta maneira, este projeto trata do estudo de novas alternativas arquiteturais para resolver tais problemas, com dois objetivos principais. O primeiro consiste no aumento de desempenho do sistema visando também redução da energia consumida. Esse objetivo será buscado através da exploração do paralelismo em diferentes níveis (instruções, threads e processos). O segundo é garantir a correta execução das aplicações mesmo com altas taxas de falhas previstas para as tecnologias do futuro.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (2) . Integrantes: Monica Magalhães Pereira - Coordenador / Sílvio Roberto Fernandes de Araújo - Integrante / Alba Sandyra Bezerra Lopes - Integrante / Ricardo Ferreira - Integrante / Edgard de Faria Correa - Integrante / Márcio Eduardo Kreutz - Integrante / Raul Silveira Silva - Integrante / Elísio Breno Gracia Carsoso - Integrante / Rubem Kalebe Santos - Integrante.Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio
										financeiro.Número de produções C, T & A: 12
2013 - 2021
Avaliação de Técnicas de Tolerância a Falhas em Redes em Chip
Descrição: A redução do tamanho do circuito integrado possibilitou a inclusão de vários núcleos de processamento em um único chip, denominado sistema em chip. Isso possibilitou o aumento de desempenho dos computadores modernos, uma vez que permitiu que tarefas, antes executadas sequencialmente, pudessem ser executadas em paralelo em núcleos diferentes. Apesar da possibilidade de exploração de paralelismo com consequente aumento de desempenho, sistemas em chip também trazem muitos desafios a serem resolvidos, tanto no âmbito de desempenho, quanto de dissipação de potência, área do chip, dentre outros. Um dos principais desafios para aumento desempenho e a redução potência dissipada está relacionado com o modelo de comunicação entre os processadores. Dentre as principais soluções, as redes em chip são as que merecem maior destaque. As redes em chip se utilizam de características das redes de computadores tradicionais para possibilitar a comunicação entre diversos núcleos de processamento em um único chip. Essas redes possuem protocolo de comunicação, algoritmo de roteamento, dentre outras características específicas para os tipos de sistemas ao qual atendem. Por serem utilizadas como principal paradigma de comunicação de sistemas em chip, tanto no meio acadêmico quanto no meio comercial, existem diversas pesquisas na área de redes em chip visando encontrar as melhores características da rede para reduzir o custo de comunicação entre os núcleos e, consequentemente, aumentar o desempenho dos sistemas. Além disso, um outro aspecto importante para o sistema como um todo é a confiabilidade da rede. Uma rede confiável garante uma comunicação completa entre núcleos, sem perda de dados ou quebra de informação. Dessa forma, para garantir um sistema de alto desempenho e com grande confiabilidade, é necessário investir em técnicas que possibilitem o pleno funcionamento da rede, sem risco de perda ou atraso na troca de comunicação. Nesse contexto, este projeto de pesquisa visa o estudo e a avaliação de técnicas de tolerância a falhas com o objetivo de aumentar confiabilidade de redes em chip de forma a garantir uma alta taxa de comunicação entre os núcleos do sistema em chip.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4)  / Mestrado acadêmico: (2) . Integrantes: Monica Magalhães Pereira - Coordenador / Edgard de Faria Correa - Integrante / Márcio Eduardo Kreutz - Integrante / Dogival Ferreira da Silva Junior - Integrante / Helio Bezerra Duarte Filho - Integrante / Elisio Breno Garcia Cardoso - Integrante / Jandson de Oliveira Cavalcanti Ribeiro - Integrante / Gustavo Alves Bezerra - Integrante.Número de produções C, T & A: 10
2013 - 2015
Estudo comparativo de estimadores de movimento, segundo padrão SBTVD, em arquiteturas com hardware dedicado e em arquiteturas com unidades de processamento gráfico
Descrição: Arquiteturas dedicadas em hardware, em geral, apresentam um custo de projeto mais elevado em função do tempo de desenvolvimento e também uma menor flexibilidade comparado com soluções em software. Entretanto, sua vantagem reside, na maioria da vezes, no desempenho. 
Em busca de uma maior flexibilidade em hardware existem soluções reconfiguráveis e em busca de um melhor desempenho em software existem soluções que exploram arquiteturas paralelas com unidades de processamento gráfico, as GPUs (Graphic Processing Units).
Este projeto tem como alvo o estudo comparativo entre esses dois tipos de arquiteturas para algoritmos de estimação de movimento utilizados na compressão de vídeo do Sistema Brasileiro de TV Digital (SBTVD).. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) . Integrantes: Monica Magalhães Pereira - Integrante / Edgard de Faria Correa - Coordenador / Márcio Eduardo Kreutz - Integrante / Bruno Motta de Carvalho - Integrante.
2010 - 2011
Probral - Development of Algorithm Domain Specific Dynamic Programmable Gate Array Architectures for Increased Dependability in Embedded Systems in the Nano Age
Descrição: Esse projeto visa o desenvolvimento de uma arquitetura reconfigurável para aumentar a confiabilidade de processadores de propósito geral, considerando altas taxas de defeitos previstas para tecnologias futuras. 
Cooperação entre a Universidade Federal do Rio Grande do Sul (INF/UFRGS) - Coordenador: Prof. Luigi Carro - e Karlsruhe Institut of Technology (ITIV/KIT) - Coordenador: Prof. Juergen Becker.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Doutorado: (4) . Integrantes: Monica Magalhães Pereira - Integrante / Luigi Carro - Coordenador / Ricardo Ferreira - Integrante / Lars Braun - Integrante / Michael Hübner - Integrante / Jürgen Becker - Integrante / Caroline Concatto - Integrante / Mahtab Niknahad - Integrante / Fernanda Gusmão de Lima Kastensmidt - Integrante.Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio
										financeiro / Deutscher Akademischer Austauschdienst - Cooperação.Número de produções C, T & A: 1
2005 - 2006
H264Brasil - Codificador e Decodificador de Vídeo H.264/AVC
Descrição: Projeto elaborado como resposta a requisição formal de proposta (RFP) 11/2004 para o Sistema Brasileiro de Televisão Digital que visava o estudo e desenvolvimento de codificador e decodificador H.264/AVC. O consórcio do projeto denominado H264Brasil é formado por nove (9) instituições de ensino: IME, COPPE/UFRJ, CETUC/PUC-Rio, UFF, UnB, Unicamp, UFRGS, UFRN e CEFET-Ceará. O objetivo principal do projeto é o desenvolvimento de um simulador de um codificador e decodificador de acordo com o padrão H.264/AVC, além de disponibilizar uma implementação de referência que possa ser utilizada por produtos que usem o padrão H.264/AVC no âmbito do Sistema Brasileiro de Televisão Digital (SBTVD). Além do objetivo principal, o simulador foi usado para avaliar as caracteríicas e potencialidades do padrão H.264/AVC e sua adequabilidade ao SBTVD.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (5)  / Doutorado: (1) . Integrantes: Monica Magalhães Pereira - Integrante / Ivan Saraiva Silva - Integrante / Gustavo Girão Barreto da Silva - Integrante / Sílvio Roberto Fernandes de Araújo - Integrante / Altamiro Amadeu Susin - Integrante / Marco Antônio Grivet Mattoso Maia - Coordenador / Sérgio Bampi - Integrante / Eduardo Antônio Barros da SIlva - Integrante / Carla Liberal Pagliari - Integrante / Max Henrique Machado Costa - Integrante / Luis Geraldo Pedroso Meloni - Integrante / Maria Heveline Vieira Duarte - Integrante / Ricardo Pezzuol Jacobi - Integrante / Ricardo Lopes Queiroz - Integrante.Financiador(es): Financiadora de Estudos e Projetos - Auxílio
										financeiro.