TimeQuest Timing Analyzer report for multicycle
Tue Nov 12 23:32:53 2013
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Hold: 'KEY[1]'
 13. Slow Model Minimum Pulse Width: 'KEY[1]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'KEY[1]'
 26. Fast Model Hold: 'KEY[1]'
 27. Fast Model Minimum Pulse Width: 'KEY[1]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; multicycle                                                      ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[1]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 124.44 MHz ; 124.44 MHz      ; KEY[1]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[1] ; -7.024 ; -422.376      ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[1] ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[1] ; -2.000 ; -335.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                ;
+--------+----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.024 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 8.084      ;
; -6.889 ; FSM:Control|state.c3_shift ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 7.948      ;
; -6.885 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 7.945      ;
; -6.798 ; FSM:Control|state.c3_bz    ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 7.844      ;
; -6.748 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 7.808      ;
; -6.730 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 7.781      ;
; -6.663 ; FSM:Control|state.c3_shift ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 7.708      ;
; -6.660 ; FSM:Control|state.c3_bz    ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.696      ;
; -6.659 ; FSM:Control|state.c3_bpz   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 7.705      ;
; -6.548 ; FSM:Control|state.c4_ori   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.585      ;
; -6.522 ; FSM:Control|state.c3_bnz   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 7.568      ;
; -6.521 ; FSM:Control|state.c3_bpz   ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.557      ;
; -6.489 ; FSM:Control|state.c3_shift ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 7.524      ;
; -6.388 ; FSM:Control|state.c4_ori   ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 7.415      ;
; -6.384 ; FSM:Control|state.c3_bnz   ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.420      ;
; -6.347 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 7.400      ;
; -6.344 ; register_8bit:IR_reg|q[4]  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 7.355      ;
; -6.236 ; register_8bit:IR_reg|q[5]  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 7.247      ;
; -6.220 ; register_8bit:IR_reg|q[6]  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 7.231      ;
; -6.208 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 7.268      ;
; -6.208 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 7.261      ;
; -6.198 ; register_8bit:IR_reg|q[3]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 7.195      ;
; -6.195 ; FSM:Control|state.c1       ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.225      ;
; -6.195 ; register_8bit:IR_reg|q[3]  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 7.206      ;
; -6.192 ; FSM:Control|state.c1       ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 7.236      ;
; -6.176 ; FSM:Control|state.c3_shift ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 7.228      ;
; -6.165 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 7.211      ;
; -6.152 ; register_8bit:IR_reg|q[4]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 7.149      ;
; -6.100 ; register_8bit:IR_reg|q[4]  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.049     ; 7.087      ;
; -6.075 ; FSM:Control|state.c4_ori   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 7.119      ;
; -6.073 ; FSM:Control|state.c3_shift ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 7.132      ;
; -6.071 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 7.124      ;
; -6.069 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 7.129      ;
; -6.068 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 7.114      ;
; -6.053 ; FSM:Control|state.c4_ori   ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 7.097      ;
; -6.039 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 7.090      ;
; -6.038 ; register_8bit:IR_reg|q[3]  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.049     ; 7.025      ;
; -6.035 ; FSM:Control|state.c1       ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 7.055      ;
; -6.030 ; FSM:Control|state.c3_shift ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 7.075      ;
; -6.026 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 7.072      ;
; -6.010 ; register_8bit:IR_reg|q[5]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 7.007      ;
; -6.008 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 7.061      ;
; -5.994 ; register_8bit:IR_reg|q[6]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 6.991      ;
; -5.992 ; register_8bit:IR_reg|q[5]  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.049     ; 6.979      ;
; -5.950 ; FSM:Control|state.c3_asn   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 6.995      ;
; -5.933 ; FSM:Control|state.c3_asn   ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 6.968      ;
; -5.933 ; FSM:Control|state.c3_shift ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 6.978      ;
; -5.932 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 6.992      ;
; -5.929 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 6.975      ;
; -5.924 ; FSM:Control|state.c4_ori   ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 6.961      ;
; -5.890 ; FSM:Control|state.c4_ori   ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.934      ;
; -5.889 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 6.935      ;
; -5.875 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 6.928      ;
; -5.873 ; FSM:Control|state.c3_shift ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.925      ;
; -5.871 ; FSM:Control|state.c4_ori   ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 6.908      ;
; -5.869 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 6.922      ;
; -5.841 ; register_8bit:IR_reg|q[4]  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 6.852      ;
; -5.820 ; register_8bit:IR_reg|q[6]  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.049     ; 6.807      ;
; -5.800 ; FSM:Control|state.c4_ori   ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.844      ;
; -5.792 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 6.838      ;
; -5.790 ; FSM:Control|state.c3_asn   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 6.849      ;
; -5.787 ; register_8bit:IR_reg|q[4]  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.791      ;
; -5.782 ; register_8bit:R2|q[2]      ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 6.825      ;
; -5.746 ; register_8bit:R1|q[5]      ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.013     ; 6.769      ;
; -5.740 ; FSM:Control|state.c3_shift ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.792      ;
; -5.736 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 6.789      ;
; -5.733 ; register_8bit:IR_reg|q[5]  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 6.744      ;
; -5.732 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 6.785      ;
; -5.730 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 6.781      ;
; -5.725 ; register_8bit:IR_reg|q[3]  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.729      ;
; -5.722 ; FSM:Control|state.c1       ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 6.759      ;
; -5.703 ; register_8bit:IR_reg|q[3]  ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.707      ;
; -5.700 ; FSM:Control|state.c1       ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 6.737      ;
; -5.689 ; register_8bit:IR_reg|q[3]  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.025     ; 6.700      ;
; -5.686 ; FSM:Control|state.c1       ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.730      ;
; -5.679 ; register_8bit:IR_reg|q[5]  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.683      ;
; -5.675 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 6.735      ;
; -5.657 ; register_8bit:IR_reg|q[4]  ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.661      ;
; -5.628 ; register_8bit:R2|q[0]      ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.658      ;
; -5.625 ; register_8bit:R2|q[0]      ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 6.669      ;
; -5.620 ; FSM:Control|state.c3_asn   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 6.672      ;
; -5.609 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 6.662      ;
; -5.599 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 6.652      ;
; -5.574 ; register_8bit:IR_reg|q[3]  ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 6.571      ;
; -5.571 ; FSM:Control|state.c1       ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 6.601      ;
; -5.556 ; register_8bit:R2|q[2]      ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 6.585      ;
; -5.550 ; register_8bit:R1|q[0]      ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.018     ; 6.568      ;
; -5.540 ; register_8bit:IR_reg|q[3]  ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.544      ;
; -5.540 ; FSM:Control|state.c3_shift ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 6.599      ;
; -5.537 ; FSM:Control|state.c3_asn   ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 6.596      ;
; -5.537 ; FSM:Control|state.c1       ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 6.574      ;
; -5.536 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 6.596      ;
; -5.528 ; register_8bit:IR_reg|q[4]  ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 6.525      ;
; -5.507 ; register_8bit:IR_reg|q[6]  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.511      ;
; -5.494 ; register_8bit:IR_reg|q[4]  ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.498      ;
; -5.485 ; register_8bit:IR_reg|q[4]  ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 6.482      ;
; -5.483 ; register_8bit:R1|q[5]      ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.023     ; 6.496      ;
; -5.470 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 6.523      ;
; -5.468 ; register_8bit:R2|q[0]      ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 6.488      ;
; -5.465 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 6.518      ;
+--------+----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                                            ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; FSM:Control|state.c3_stop                 ; FSM:Control|state.c3_stop                                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.518 ; register_8bit:MDR_reg|q[6]                ; RF:RF_block|k0[6]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.784      ;
; 0.523 ; register_8bit:ALUOut_reg|q[3]             ; RF:RF_block|k2[3]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.789      ;
; 0.530 ; FSM:Control|state.c2                      ; FSM:Control|state.c3_store                                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Counter:PerformanceCounter|counterOut[15] ; Counter:PerformanceCounter|counterOut[15]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.648 ; register_8bit:MDR_reg|q[5]                ; RF:RF_block|k0[5]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.914      ;
; 0.651 ; register_8bit:MDR_reg|q[1]                ; RF:RF_block|k0[1]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.917      ;
; 0.747 ; FSM:Control|state.c3_shift                ; FSM:Control|state.c4_asnsh                                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.012      ;
; 0.790 ; register_8bit:MDR_reg|q[2]                ; RF:RF_block|k0[2]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[0]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.057      ;
; 0.798 ; RF:RF_block|k3[7]                         ; register_8bit:R1|q[7]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.064      ;
; 0.805 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[1]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[2]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[4]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[7]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[9]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[11]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[13]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:PerformanceCounter|counterOut[14] ; Counter:PerformanceCounter|counterOut[14]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[3]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[8]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[10]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[12]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[5]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Counter:PerformanceCounter|counterOut[6]  ; Counter:PerformanceCounter|counterOut[6]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.854 ; RF:RF_block|k1[4]                         ; register_8bit:R1|q[4]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.120      ;
; 0.858 ; RF:RF_block|k1[4]                         ; register_8bit:R2|q[4]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.124      ;
; 0.874 ; FSM:Control|state.c3_load                 ; FSM:Control|state.c4_load                                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.140      ;
; 0.952 ; RF:RF_block|k3[3]                         ; register_8bit:R1|q[3]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.217      ;
; 0.963 ; register_8bit:ALUOut_reg|q[1]             ; RF:RF_block|k0[1]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 1.225      ;
; 0.984 ; RF:RF_block|k1[0]                         ; register_8bit:R2|q[0]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.247      ;
; 1.028 ; register_8bit:IR_reg|q[4]                 ; register_8bit:R2|q[0]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.033     ; 1.261      ;
; 1.029 ; register_8bit:IR_reg|q[4]                 ; register_8bit:R2|q[6]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.033     ; 1.262      ;
; 1.065 ; RF:RF_block|k3[0]                         ; register_8bit:R1|q[0]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.331      ;
; 1.068 ; FSM:Control|state.c5_ori                  ; register_8bit:R1|q[1]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.334      ;
; 1.070 ; FSM:Control|state.c5_ori                  ; register_8bit:R1|q[5]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.336      ;
; 1.082 ; FSM:Control|state.c3_asn                  ; FSM:Control|state.c4_asnsh                                                                                                 ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.347      ;
; 1.089 ; RF:RF_block|k1[6]                         ; register_8bit:R1|q[6]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.355      ;
; 1.109 ; FSM:Control|state.c3_store                ; FSM:Control|state.c1                                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.007     ; 1.368      ;
; 1.113 ; RF:RF_block|k0[7]                         ; register_8bit:R2|q[7]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.379      ;
; 1.151 ; RF:RF_block|k3[3]                         ; register_8bit:R2|q[3]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.415      ;
; 1.177 ; register_8bit:R2|q[3]                     ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg3 ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.058      ; 0.969      ;
; 1.178 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[1]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[2]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[14] ; Counter:PerformanceCounter|counterOut[15]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[14]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[3]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[10]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[12]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[5]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.192 ; register_8bit:R2|q[6]                     ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg6 ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.058      ; 0.984      ;
; 1.196 ; register_8bit:R2|q[5]                     ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg5 ; KEY[1]       ; KEY[1]      ; -0.500       ; 0.058      ; 0.988      ;
; 1.209 ; register_8bit:ALUOut_reg|q[7]             ; RF:RF_block|k3[7]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.006      ; 1.481      ;
; 1.224 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[4]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[9]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[11]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[13]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; Counter:PerformanceCounter|counterOut[6]  ; Counter:PerformanceCounter|counterOut[7]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[6]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.231 ; RF:RF_block|k1[7]                         ; register_8bit:R1|q[7]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.497      ;
; 1.234 ; register_8bit:ALUOut_reg|q[0]             ; RF:RF_block|k2[0]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.014      ; 1.514      ;
; 1.236 ; RF:RF_block|k2[7]                         ; register_8bit:R1|q[7]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 1.507      ;
; 1.248 ; RF:RF_block|k2[5]                         ; register_8bit:R1|q[5]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 1.519      ;
; 1.249 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[2]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.515      ;
; 1.250 ; RF:RF_block|k2[3]                         ; register_8bit:R2|q[3]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.008     ; 1.508      ;
; 1.251 ; RF:RF_block|k3[5]                         ; register_8bit:R2|q[5]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.515      ;
; 1.254 ; register_8bit:ALUOut_reg|q[5]             ; RF:RF_block|k0[5]                                                                                                          ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 1.523      ;
; 1.257 ; RF:RF_block|k3[4]                         ; register_8bit:R1|q[4]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 1.528      ;
; 1.259 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[3]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[15]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[4]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[11]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[13]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[6]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; register_8bit:IR_reg|q[4]                 ; register_8bit:R2|q[2]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.032     ; 1.496      ;
; 1.275 ; RF:RF_block|k2[2]                         ; register_8bit:R1|q[2]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.007     ; 1.534      ;
; 1.279 ; RF:RF_block|k3[0]                         ; register_8bit:R2|q[0]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 1.543      ;
; 1.281 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[8]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.547      ;
; 1.284 ; RF:RF_block|k3[2]                         ; register_8bit:R2|q[2]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.549      ;
; 1.286 ; register_8bit:IR_reg|q[4]                 ; register_8bit:R2|q[4]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.026     ; 1.526      ;
; 1.288 ; RF:RF_block|k1[5]                         ; register_8bit:R1|q[5]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.554      ;
; 1.291 ; RF:RF_block|k3[2]                         ; register_8bit:R1|q[2]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.556      ;
; 1.295 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[14]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[10]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[12]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[5]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[7]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.562      ;
; 1.320 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[3]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.586      ;
; 1.330 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[4]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[14]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[12]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[5]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[7]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.597      ;
; 1.352 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[9]                                                                                   ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.618      ;
; 1.362 ; FSM:Control|state.c5_ori                  ; register_8bit:R1|q[7]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.628      ;
; 1.364 ; FSM:Control|state.c1                      ; FSM:Control|state.c2                                                                                                       ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.007      ; 1.637      ;
; 1.365 ; RF:RF_block|k1[1]                         ; register_8bit:R1|q[1]                                                                                                      ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.635      ;
; 1.366 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[15]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[11]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[13]                                                                                  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.632      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 5.398 ; 5.398 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.398 ; 5.398 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -5.168 ; -5.168 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -5.168 ; -5.168 ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 9.286  ; 9.286  ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 9.038  ; 9.038  ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 9.033  ; 9.033  ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 9.044  ; 9.044  ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 9.286  ; 9.286  ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 9.027  ; 9.027  ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 9.279  ; 9.279  ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 9.019  ; 9.019  ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 11.529 ; 11.529 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 11.380 ; 11.380 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 11.529 ; 11.529 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 11.059 ; 11.059 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 11.043 ; 11.043 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 11.109 ; 11.109 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 11.309 ; 11.309 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 11.348 ; 11.348 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 10.940 ; 10.940 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 10.388 ; 10.388 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 10.302 ; 10.302 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 9.935  ; 9.935  ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 9.743  ; 9.743  ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 10.392 ; 10.392 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 9.996  ; 9.996  ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 10.940 ; 10.940 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 10.961 ; 10.961 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 10.039 ; 10.039 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 10.961 ; 10.961 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 9.290  ; 9.290  ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 8.975  ; 8.975  ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 10.101 ; 10.101 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 10.024 ; 10.024 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 9.349  ; 9.349  ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 8.418  ; 8.418  ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 7.651  ; 7.651  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 7.475  ; 7.475  ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 7.672  ; 7.672  ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 8.155  ; 8.155  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 8.340  ; 8.340  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 8.418  ; 8.418  ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 7.728  ; 7.728  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 9.274  ; 9.274  ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 8.014  ; 8.014  ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 7.944  ; 7.944  ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 9.274  ; 9.274  ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 8.058  ; 8.058  ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 8.677  ; 8.677  ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 8.885  ; 8.885  ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 8.006  ; 8.006  ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 9.994  ; 9.994  ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 8.701  ; 8.701  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 9.449  ; 9.449  ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 9.452  ; 9.452  ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 9.994  ; 9.994  ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 9.419  ; 9.419  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 9.523  ; 9.523  ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 9.154  ; 9.154  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 10.517 ; 10.517 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 9.561  ; 9.561  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 10.174 ; 10.174 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 9.480  ; 9.480  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 9.531  ; 9.531  ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 10.517 ; 10.517 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 10.408 ; 10.408 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 10.514 ; 10.514 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 9.966  ; 9.966  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 7.927  ; 7.927  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 7.551  ; 7.551  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 9.966  ; 9.966  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 11.703 ; 11.703 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 9.245  ; 9.245  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 10.588 ; 10.588 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 10.864 ; 10.864 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 11.019 ; 11.019 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 11.703 ; 11.703 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 9.407  ; 9.407  ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.849  ; 8.849  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 9.721  ; 9.721  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 7.742  ; 7.742  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 8.825  ; 8.825  ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 9.321  ; 9.321  ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 7.591  ; 7.591  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.592  ; 8.592  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 7.673  ; 7.673  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 7.698  ; 7.698  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 7.376  ; 7.376  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 9.927  ; 9.927  ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 7.891  ; 7.891  ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 7.919  ; 7.919  ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 7.904  ; 7.904  ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 7.954  ; 7.954  ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 8.154  ; 8.154  ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 7.891  ; 7.891  ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 8.158  ; 8.158  ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 7.898  ; 7.898  ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 8.478  ; 8.478  ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 8.818  ; 8.818  ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 8.963  ; 8.963  ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 8.520  ; 8.520  ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 8.478  ; 8.478  ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 8.543  ; 8.543  ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 8.767  ; 8.767  ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 8.782  ; 8.782  ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 8.802  ; 8.802  ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 9.419  ; 9.419  ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 9.366  ; 9.366  ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 8.996  ; 8.996  ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 8.802  ; 8.802  ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 9.427  ; 9.427  ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 8.952  ; 8.952  ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 9.866  ; 9.866  ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 8.356  ; 8.356  ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 10.343 ; 10.343 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 8.669  ; 8.669  ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 8.356  ; 8.356  ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 9.469  ; 9.469  ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 9.373  ; 9.373  ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 8.729  ; 8.729  ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 7.146  ; 7.146  ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 7.323  ; 7.323  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 7.146  ; 7.146  ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 7.345  ; 7.345  ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 7.826  ; 7.826  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 8.011  ; 8.011  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 7.928  ; 7.928  ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 7.236  ; 7.236  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 7.510  ; 7.510  ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 7.838  ; 7.838  ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 7.767  ; 7.767  ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 9.128  ; 9.128  ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 7.882  ; 7.882  ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 8.505  ; 8.505  ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 8.391  ; 8.391  ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 7.510  ; 7.510  ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 7.900  ; 7.900  ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 7.900  ; 7.900  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 8.609  ; 8.609  ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 8.618  ; 8.618  ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 9.158  ; 9.158  ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 8.608  ; 8.608  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 8.708  ; 8.708  ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 8.771  ; 8.771  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 8.240  ; 8.240  ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 8.292  ; 8.292  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 8.911  ; 8.911  ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 8.240  ; 8.240  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 8.267  ; 8.267  ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 9.726  ; 9.726  ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 9.613  ; 9.613  ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 9.725  ; 9.725  ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 7.551  ; 7.551  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 7.927  ; 7.927  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 7.551  ; 7.551  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 9.586  ; 9.586  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 7.376  ; 7.376  ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 9.245  ; 9.245  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 9.698  ; 9.698  ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 9.713  ; 9.713  ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 9.738  ; 9.738  ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 10.828 ; 10.828 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 9.407  ; 9.407  ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.496  ; 8.496  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 9.427  ; 9.427  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 7.742  ; 7.742  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 8.445  ; 8.445  ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 8.645  ; 8.645  ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 7.591  ; 7.591  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.342  ; 8.342  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 7.673  ; 7.673  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 7.698  ; 7.698  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 7.376  ; 7.376  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 7.958  ; 7.958  ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; SW[2]      ; HEX0[1]     ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; SW[2]      ; HEX0[2]     ; 8.064  ; 8.064  ; 8.064  ; 8.064  ;
; SW[2]      ; HEX0[3]     ; 8.306  ; 8.306  ; 8.306  ; 8.306  ;
; SW[2]      ; HEX0[4]     ; 8.047  ; 8.047  ; 8.047  ; 8.047  ;
; SW[2]      ; HEX0[5]     ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; SW[2]      ; HEX0[6]     ; 8.039  ; 8.039  ; 8.039  ; 8.039  ;
; SW[2]      ; HEX1[0]     ; 10.050 ; 10.050 ; 10.050 ; 10.050 ;
; SW[2]      ; HEX1[1]     ; 10.199 ; 10.199 ; 10.199 ; 10.199 ;
; SW[2]      ; HEX1[2]     ; 9.729  ; 9.729  ; 9.729  ; 9.729  ;
; SW[2]      ; HEX1[3]     ; 9.713  ; 9.713  ; 9.713  ; 9.713  ;
; SW[2]      ; HEX1[4]     ; 9.779  ; 9.779  ; 9.779  ; 9.779  ;
; SW[2]      ; HEX1[5]     ; 9.979  ; 9.979  ; 9.979  ; 9.979  ;
; SW[2]      ; HEX1[6]     ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; SW[2]      ; HEX2[0]     ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; SW[2]      ; HEX2[1]     ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; SW[2]      ; HEX2[2]     ; 8.780  ; 8.780  ; 8.780  ; 8.780  ;
; SW[2]      ; HEX2[3]     ; 8.586  ; 8.586  ; 8.586  ; 8.586  ;
; SW[2]      ; HEX2[4]     ; 9.211  ; 9.211  ; 9.211  ; 9.211  ;
; SW[2]      ; HEX2[5]     ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; SW[2]      ; HEX2[6]     ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; SW[2]      ; HEX3[0]     ; 9.779  ; 9.779  ; 9.779  ; 9.779  ;
; SW[2]      ; HEX3[1]     ; 10.701 ; 10.701 ; 10.701 ; 10.701 ;
; SW[2]      ; HEX3[2]     ; 9.030  ; 9.030  ; 9.030  ; 9.030  ;
; SW[2]      ; HEX3[3]     ; 8.715  ; 8.715  ; 8.715  ; 8.715  ;
; SW[2]      ; HEX3[4]     ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; SW[2]      ; HEX3[5]     ; 9.764  ; 9.764  ; 9.764  ; 9.764  ;
; SW[2]      ; HEX3[6]     ; 9.089  ; 9.089  ; 9.089  ; 9.089  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; SW[2]      ; HEX0[1]     ; 7.745  ; 7.745  ; 7.745  ; 7.745  ;
; SW[2]      ; HEX0[2]     ; 7.795  ; 7.795  ; 7.795  ; 7.795  ;
; SW[2]      ; HEX0[3]     ; 7.995  ; 7.995  ; 7.995  ; 7.995  ;
; SW[2]      ; HEX0[4]     ; 7.732  ; 7.732  ; 7.732  ; 7.732  ;
; SW[2]      ; HEX0[5]     ; 7.999  ; 7.999  ; 7.999  ; 7.999  ;
; SW[2]      ; HEX0[6]     ; 7.739  ; 7.739  ; 7.739  ; 7.739  ;
; SW[2]      ; HEX1[0]     ; 8.653  ; 8.653  ; 8.653  ; 8.653  ;
; SW[2]      ; HEX1[1]     ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; SW[2]      ; HEX1[2]     ; 8.355  ; 8.355  ; 8.355  ; 8.355  ;
; SW[2]      ; HEX1[3]     ; 8.313  ; 8.313  ; 8.313  ; 8.313  ;
; SW[2]      ; HEX1[4]     ; 8.378  ; 8.378  ; 8.378  ; 8.378  ;
; SW[2]      ; HEX1[5]     ; 8.602  ; 8.602  ; 8.602  ; 8.602  ;
; SW[2]      ; HEX1[6]     ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; SW[2]      ; HEX2[0]     ; 8.927  ; 8.927  ; 8.927  ; 8.927  ;
; SW[2]      ; HEX2[1]     ; 8.841  ; 8.841  ; 8.841  ; 8.841  ;
; SW[2]      ; HEX2[2]     ; 8.474  ; 8.474  ; 8.474  ; 8.474  ;
; SW[2]      ; HEX2[3]     ; 8.283  ; 8.283  ; 8.283  ; 8.283  ;
; SW[2]      ; HEX2[4]     ; 8.930  ; 8.930  ; 8.930  ; 8.930  ;
; SW[2]      ; HEX2[5]     ; 8.617  ; 8.617  ; 8.617  ; 8.617  ;
; SW[2]      ; HEX2[6]     ; 9.531  ; 9.531  ; 9.531  ; 9.531  ;
; SW[2]      ; HEX3[0]     ; 9.472  ; 9.472  ; 9.472  ; 9.472  ;
; SW[2]      ; HEX3[1]     ; 10.369 ; 10.369 ; 10.369 ; 10.369 ;
; SW[2]      ; HEX3[2]     ; 8.689  ; 8.689  ; 8.689  ; 8.689  ;
; SW[2]      ; HEX3[3]     ; 8.372  ; 8.372  ; 8.372  ; 8.372  ;
; SW[2]      ; HEX3[4]     ; 9.537  ; 9.537  ; 9.537  ; 9.537  ;
; SW[2]      ; HEX3[5]     ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; SW[2]      ; HEX3[6]     ; 8.760  ; 8.760  ; 8.760  ; 8.760  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[1] ; -2.503 ; -149.527      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[1] ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[1] ; -2.000 ; -335.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.503 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.558      ;
; -2.447 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.501      ;
; -2.427 ; FSM:Control|state.c3_bz                                                                                                    ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.469      ;
; -2.418 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.473      ;
; -2.386 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.014      ; 3.432      ;
; -2.371 ; FSM:Control|state.c3_bz                                                                                                    ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.403      ;
; -2.371 ; FSM:Control|state.c3_shift                                                                                                 ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 3.412      ;
; -2.364 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.419      ;
; -2.342 ; FSM:Control|state.c3_bpz                                                                                                   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.384      ;
; -2.320 ; FSM:Control|state.c4_ori                                                                                                   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 3.353      ;
; -2.312 ; FSM:Control|state.c3_shift                                                                                                 ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.343      ;
; -2.288 ; FSM:Control|state.c3_bnz                                                                                                   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.330      ;
; -2.286 ; FSM:Control|state.c3_bpz                                                                                                   ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.318      ;
; -2.275 ; FSM:Control|state.c4_ori                                                                                                   ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 3.298      ;
; -2.254 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 3.247      ;
; -2.238 ; register_8bit:IR_reg|q[3]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.052     ; 3.218      ;
; -2.232 ; FSM:Control|state.c3_bnz                                                                                                   ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.264      ;
; -2.221 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 3.214      ;
; -2.216 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 3.264      ;
; -2.212 ; register_8bit:IR_reg|q[4]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.052     ; 3.192      ;
; -2.193 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 3.186      ;
; -2.193 ; register_8bit:IR_reg|q[6]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 3.186      ;
; -2.174 ; register_8bit:IR_reg|q[4]                                                                                                  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.062     ; 3.144      ;
; -2.173 ; FSM:Control|state.c1                                                                                                       ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 3.199      ;
; -2.172 ; register_8bit:IR_reg|q[3]                                                                                                  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.062     ; 3.142      ;
; -2.157 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 3.204      ;
; -2.156 ; FSM:Control|state.c1                                                                                                       ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 3.195      ;
; -2.137 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.179      ;
; -2.131 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 3.179      ;
; -2.120 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 3.159      ;
; -2.117 ; register_8bit:IR_reg|q[5]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.052     ; 3.097      ;
; -2.117 ; register_8bit:IR_reg|q[6]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.052     ; 3.097      ;
; -2.113 ; register_8bit:IR_reg|q[5]                                                                                                  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.062     ; 3.083      ;
; -2.112 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 3.151      ;
; -2.112 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.167      ;
; -2.107 ; FSM:Control|state.c1                                                                                                       ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.016     ; 3.123      ;
; -2.106 ; FSM:Control|state.c3_asn                                                                                                   ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.137      ;
; -2.099 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 3.147      ;
; -2.099 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.141      ;
; -2.081 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 3.122      ;
; -2.077 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 3.125      ;
; -2.067 ; FSM:Control|state.c3_asn                                                                                                   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 3.108      ;
; -2.063 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.014      ; 3.109      ;
; -2.058 ; register_8bit:IR_reg|q[6]                                                                                                  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.062     ; 3.028      ;
; -2.056 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.110      ;
; -2.052 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.094      ;
; -2.050 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 3.098      ;
; -2.043 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 3.090      ;
; -2.043 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 3.084      ;
; -2.030 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.016      ;
; -2.029 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 3.062      ;
; -2.027 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.082      ;
; -2.020 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 3.053      ;
; -2.019 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.005      ;
; -2.017 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.003      ;
; -2.014 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 3.062      ;
; -2.014 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.056      ;
; -2.011 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 3.004      ;
; -2.004 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 2.990      ;
; -2.002 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 3.041      ;
; -1.998 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.040      ;
; -1.997 ; register_8bit:R2|q[2]                                                                                                      ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.006      ; 3.035      ;
; -1.997 ; register_8bit:R1|q[5]                                                                                                      ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.017      ;
; -1.987 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 3.034      ;
; -1.981 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.974      ;
; -1.973 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 3.012      ;
; -1.973 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.028      ;
; -1.965 ; FSM:Control|state.c3_asn                                                                                                   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.019      ;
; -1.965 ; FSM:Control|state.c1                                                                                                       ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 2.997      ;
; -1.965 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:PC|q[4]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 3.013      ;
; -1.960 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 3.008      ;
; -1.960 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.010      ; 3.002      ;
; -1.958 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 2.944      ;
; -1.954 ; register_8bit:IR_reg|q[2]                                                                                                  ; N                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.062     ; 2.924      ;
; -1.952 ; FSM:Control|state.c1                                                                                                       ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 2.984      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.952 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.418      ;
; -1.951 ; FSM:Control|state.c3_asn                                                                                                   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 2.998      ;
; -1.950 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.039     ; 2.943      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.949 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.415      ;
; -1.947 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:PC|q[5]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.052     ; 2.927      ;
; -1.947 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.413      ;
; -1.947 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.413      ;
; -1.947 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.413      ;
; -1.947 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.066     ; 2.413      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                           ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; FSM:Control|state.c3_stop                 ; FSM:Control|state.c3_stop                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; register_8bit:MDR_reg|q[6]                ; RF:RF_block|k0[6]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.390      ;
; 0.242 ; register_8bit:ALUOut_reg|q[3]             ; RF:RF_block|k2[3]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; FSM:Control|state.c2                      ; FSM:Control|state.c3_store                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Counter:PerformanceCounter|counterOut[15] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.288 ; register_8bit:MDR_reg|q[5]                ; RF:RF_block|k0[5]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; register_8bit:MDR_reg|q[1]                ; RF:RF_block|k0[1]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.443      ;
; 0.342 ; FSM:Control|state.c3_shift                ; FSM:Control|state.c4_asnsh                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.493      ;
; 0.355 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; register_8bit:MDR_reg|q[2]                ; RF:RF_block|k0[2]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; RF:RF_block|k3[7]                         ; register_8bit:R1|q[7]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Counter:PerformanceCounter|counterOut[14] ; Counter:PerformanceCounter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Counter:PerformanceCounter|counterOut[6]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; RF:RF_block|k1[4]                         ; register_8bit:R1|q[4]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; RF:RF_block|k1[4]                         ; register_8bit:R2|q[4]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.535      ;
; 0.427 ; FSM:Control|state.c3_load                 ; FSM:Control|state.c4_load                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.579      ;
; 0.435 ; RF:RF_block|k3[3]                         ; register_8bit:R1|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.587      ;
; 0.445 ; register_8bit:ALUOut_reg|q[1]             ; RF:RF_block|k0[1]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.004     ; 0.593      ;
; 0.455 ; RF:RF_block|k1[0]                         ; register_8bit:R2|q[0]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.605      ;
; 0.475 ; RF:RF_block|k3[0]                         ; register_8bit:R1|q[0]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.627      ;
; 0.481 ; RF:RF_block|k1[6]                         ; register_8bit:R1|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.633      ;
; 0.493 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; FSM:Control|state.c5_ori                  ; register_8bit:R1|q[1]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Counter:PerformanceCounter|counterOut[14] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; FSM:Control|state.c5_ori                  ; register_8bit:R1|q[5]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; FSM:Control|state.c3_asn                  ; FSM:Control|state.c4_asnsh                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.652      ;
; 0.507 ; register_8bit:IR_reg|q[4]                 ; register_8bit:R2|q[6]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.046     ; 0.613      ;
; 0.507 ; register_8bit:IR_reg|q[4]                 ; register_8bit:R2|q[0]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.046     ; 0.613      ;
; 0.511 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; FSM:Control|state.c3_store                ; FSM:Control|state.c1                      ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.006     ; 0.658      ;
; 0.512 ; Counter:PerformanceCounter|counterOut[6]  ; Counter:PerformanceCounter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.517 ; RF:RF_block|k0[7]                         ; register_8bit:R2|q[7]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.669      ;
; 0.528 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Counter:PerformanceCounter|counterOut[13] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; RF:RF_block|k3[3]                         ; register_8bit:R2|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.689      ;
; 0.542 ; register_8bit:ALUOut_reg|q[7]             ; RF:RF_block|k3[7]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.006      ; 0.700      ;
; 0.546 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Counter:PerformanceCounter|counterOut[5]  ; Counter:PerformanceCounter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; RF:RF_block|k2[7]                         ; register_8bit:R1|q[7]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.718      ;
; 0.563 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; RF:RF_block|k2[5]                         ; register_8bit:R1|q[5]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.722      ;
; 0.567 ; RF:RF_block|k3[5]                         ; register_8bit:R2|q[5]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.718      ;
; 0.567 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; RF:RF_block|k1[5]                         ; register_8bit:R1|q[5]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; RF:RF_block|k2[3]                         ; register_8bit:R2|q[3]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.007     ; 0.714      ;
; 0.569 ; Counter:PerformanceCounter|counterOut[4]  ; Counter:PerformanceCounter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; register_8bit:ALUOut_reg|q[0]             ; RF:RF_block|k2[0]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.013      ; 0.737      ;
; 0.572 ; RF:RF_block|k3[4]                         ; register_8bit:R1|q[4]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.005      ; 0.729      ;
; 0.574 ; register_8bit:ALUOut_reg|q[5]             ; RF:RF_block|k0[5]                         ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.003      ; 0.729      ;
; 0.574 ; RF:RF_block|k3[0]                         ; register_8bit:R2|q[0]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.725      ;
; 0.575 ; RF:RF_block|k3[2]                         ; register_8bit:R2|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; RF:RF_block|k1[7]                         ; register_8bit:R1|q[7]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.727      ;
; 0.581 ; Counter:PerformanceCounter|counterOut[8]  ; Counter:PerformanceCounter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Counter:PerformanceCounter|counterOut[10] ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Counter:PerformanceCounter|counterOut[3]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; RF:RF_block|k3[2]                         ; register_8bit:R1|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; Counter:PerformanceCounter|counterOut[12] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.734      ;
; 0.589 ; Counter:PerformanceCounter|counterOut[7]  ; Counter:PerformanceCounter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; Counter:PerformanceCounter|counterOut[0]  ; Counter:PerformanceCounter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; RF:RF_block|k2[2]                         ; register_8bit:R1|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.006     ; 0.745      ;
; 0.602 ; Counter:PerformanceCounter|counterOut[1]  ; Counter:PerformanceCounter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; Counter:PerformanceCounter|counterOut[9]  ; Counter:PerformanceCounter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; Counter:PerformanceCounter|counterOut[2]  ; Counter:PerformanceCounter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; Counter:PerformanceCounter|counterOut[11] ; Counter:PerformanceCounter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; Counter:PerformanceCounter|counterOut[6]  ; Counter:PerformanceCounter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.758      ;
; 0.612 ; register_8bit:IR_reg|q[4]                 ; register_8bit:R2|q[2]                     ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.045     ; 0.719      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_kv82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 2.999 ; 2.999 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 2.999 ; 2.999 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -2.879 ; -2.879 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -2.879 ; -2.879 ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 4.919 ; 4.919 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 4.820 ; 4.820 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 4.794 ; 4.794 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 4.818 ; 4.818 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 4.919 ; 4.919 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 4.810 ; 4.810 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 4.905 ; 4.905 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 4.791 ; 4.791 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 5.914 ; 5.914 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 5.835 ; 5.835 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 5.914 ; 5.914 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 5.668 ; 5.668 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 5.637 ; 5.637 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 5.683 ; 5.683 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 5.773 ; 5.773 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 5.787 ; 5.787 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 5.598 ; 5.598 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 5.378 ; 5.378 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 5.319 ; 5.319 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 5.194 ; 5.194 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 5.117 ; 5.117 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 5.375 ; 5.375 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 5.230 ; 5.230 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 5.598 ; 5.598 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 5.787 ; 5.787 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 5.292 ; 5.292 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 5.787 ; 5.787 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 4.942 ; 4.942 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 4.793 ; 4.793 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 5.279 ; 5.279 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 5.196 ; 5.196 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 4.938 ; 4.938 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 4.470 ; 4.470 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.152 ; 4.152 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 4.090 ; 4.090 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 4.171 ; 4.171 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 4.365 ; 4.365 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.437 ; 4.437 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 4.470 ; 4.470 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.202 ; 4.202 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 5.021 ; 5.021 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 4.345 ; 4.345 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 4.289 ; 4.289 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 5.021 ; 5.021 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 4.373 ; 4.373 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 4.595 ; 4.595 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 4.690 ; 4.690 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 4.335 ; 4.335 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 5.240 ; 5.240 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 4.664 ; 4.664 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 4.957 ; 4.957 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 4.979 ; 4.979 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 5.240 ; 5.240 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 5.038 ; 5.038 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 5.041 ; 5.041 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 4.840 ; 4.840 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 5.453 ; 5.453 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 5.084 ; 5.084 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 5.333 ; 5.333 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 5.057 ; 5.057 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 5.061 ; 5.061 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 5.447 ; 5.447 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 5.421 ; 5.421 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 5.453 ; 5.453 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 5.220 ; 5.220 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 4.395 ; 4.395 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.229 ; 4.229 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 5.220 ; 5.220 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 6.221 ; 6.221 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 4.933 ; 4.933 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 5.661 ; 5.661 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 5.791 ; 5.791 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 5.769 ; 5.769 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 6.221 ; 6.221 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.117 ; 5.117 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.832 ; 4.832 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 5.172 ; 5.172 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.234 ; 4.234 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.716 ; 4.716 ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 4.955 ; 4.955 ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 4.160 ; 4.160 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.625 ; 4.625 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.222 ; 4.222 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 4.243 ; 4.243 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 4.074 ; 4.074 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 5.210 ; 5.210 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 4.334 ; 4.334 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 4.365 ; 4.365 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 4.334 ; 4.334 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 4.369 ; 4.369 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 4.456 ; 4.456 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 4.337 ; 4.337 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 4.454 ; 4.454 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 4.340 ; 4.340 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 4.593 ; 4.593 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 4.794 ; 4.794 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 4.871 ; 4.871 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 4.617 ; 4.617 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 4.593 ; 4.593 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 4.639 ; 4.639 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 4.729 ; 4.729 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 4.744 ; 4.744 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 4.740 ; 4.740 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 5.003 ; 5.003 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.943 ; 4.943 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 4.821 ; 4.821 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 4.740 ; 4.740 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 4.997 ; 4.997 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 4.789 ; 4.789 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 5.157 ; 5.157 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 4.552 ; 4.552 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 5.051 ; 5.051 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 5.547 ; 5.547 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 4.699 ; 4.699 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 4.552 ; 4.552 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 5.033 ; 5.033 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 4.955 ; 4.955 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 4.695 ; 4.695 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 3.951 ; 3.951 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.013 ; 4.013 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 3.951 ; 3.951 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 4.032 ; 4.032 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 4.226 ; 4.226 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.298 ; 4.298 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 4.290 ; 4.290 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.019 ; 4.019 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 4.148 ; 4.148 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 4.273 ; 4.273 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 4.214 ; 4.214 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 4.938 ; 4.938 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 4.298 ; 4.298 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 4.522 ; 4.522 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 4.500 ; 4.500 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 4.148 ; 4.148 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 4.285 ; 4.285 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 4.285 ; 4.285 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 4.572 ; 4.572 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 4.593 ; 4.593 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 4.857 ; 4.857 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 4.648 ; 4.648 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 4.652 ; 4.652 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 4.672 ; 4.672 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 4.473 ; 4.473 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 4.506 ; 4.506 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 4.760 ; 4.760 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 4.473 ; 4.473 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 4.488 ; 4.488 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 5.113 ; 5.113 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 5.084 ; 5.084 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 5.127 ; 5.127 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 4.229 ; 4.229 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 4.395 ; 4.395 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.229 ; 4.229 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 5.051 ; 5.051 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 4.074 ; 4.074 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 4.933 ; 4.933 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 5.252 ; 5.252 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 5.265 ; 5.265 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 5.141 ; 5.141 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 5.777 ; 5.777 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.117 ; 5.117 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.685 ; 4.685 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 5.033 ; 5.033 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.234 ; 4.234 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.547 ; 4.547 ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 4.645 ; 4.645 ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 4.160 ; 4.160 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.504 ; 4.504 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.222 ; 4.222 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 4.243 ; 4.243 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 4.074 ; 4.074 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 4.368 ; 4.368 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.146 ; 4.146 ; 4.146 ; 4.146 ;
; SW[2]      ; HEX0[1]     ; 4.120 ; 4.120 ; 4.120 ; 4.120 ;
; SW[2]      ; HEX0[2]     ; 4.144 ; 4.144 ; 4.144 ; 4.144 ;
; SW[2]      ; HEX0[3]     ; 4.245 ; 4.245 ; 4.245 ; 4.245 ;
; SW[2]      ; HEX0[4]     ; 4.136 ; 4.136 ; 4.136 ; 4.136 ;
; SW[2]      ; HEX0[5]     ; 4.231 ; 4.231 ; 4.231 ; 4.231 ;
; SW[2]      ; HEX0[6]     ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; SW[2]      ; HEX1[0]     ; 5.012 ; 5.012 ; 5.012 ; 5.012 ;
; SW[2]      ; HEX1[1]     ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; SW[2]      ; HEX1[2]     ; 4.845 ; 4.845 ; 4.845 ; 4.845 ;
; SW[2]      ; HEX1[3]     ; 4.814 ; 4.814 ; 4.814 ; 4.814 ;
; SW[2]      ; HEX1[4]     ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; SW[2]      ; HEX1[5]     ; 4.950 ; 4.950 ; 4.950 ; 4.950 ;
; SW[2]      ; HEX1[6]     ; 4.964 ; 4.964 ; 4.964 ; 4.964 ;
; SW[2]      ; HEX2[0]     ; 4.624 ; 4.624 ; 4.624 ; 4.624 ;
; SW[2]      ; HEX2[1]     ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; SW[2]      ; HEX2[2]     ; 4.442 ; 4.442 ; 4.442 ; 4.442 ;
; SW[2]      ; HEX2[3]     ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; SW[2]      ; HEX2[4]     ; 4.618 ; 4.618 ; 4.618 ; 4.618 ;
; SW[2]      ; HEX2[5]     ; 4.411 ; 4.411 ; 4.411 ; 4.411 ;
; SW[2]      ; HEX2[6]     ; 4.780 ; 4.780 ; 4.780 ; 4.780 ;
; SW[2]      ; HEX3[0]     ; 4.936 ; 4.936 ; 4.936 ; 4.936 ;
; SW[2]      ; HEX3[1]     ; 5.431 ; 5.431 ; 5.431 ; 5.431 ;
; SW[2]      ; HEX3[2]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[2]      ; HEX3[3]     ; 4.437 ; 4.437 ; 4.437 ; 4.437 ;
; SW[2]      ; HEX3[4]     ; 4.923 ; 4.923 ; 4.923 ; 4.923 ;
; SW[2]      ; HEX3[5]     ; 4.840 ; 4.840 ; 4.840 ; 4.840 ;
; SW[2]      ; HEX3[6]     ; 4.582 ; 4.582 ; 4.582 ; 4.582 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.025 ; 4.025 ; 4.025 ; 4.025 ;
; SW[2]      ; HEX0[1]     ; 3.994 ; 3.994 ; 3.994 ; 3.994 ;
; SW[2]      ; HEX0[2]     ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; SW[2]      ; HEX0[3]     ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; SW[2]      ; HEX0[4]     ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
; SW[2]      ; HEX0[5]     ; 4.114 ; 4.114 ; 4.114 ; 4.114 ;
; SW[2]      ; HEX0[6]     ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; SW[2]      ; HEX1[0]     ; 4.447 ; 4.447 ; 4.447 ; 4.447 ;
; SW[2]      ; HEX1[1]     ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; SW[2]      ; HEX1[2]     ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; SW[2]      ; HEX1[3]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[2]      ; HEX1[4]     ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; SW[2]      ; HEX1[5]     ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; SW[2]      ; HEX1[6]     ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; SW[2]      ; HEX2[0]     ; 4.493 ; 4.493 ; 4.493 ; 4.493 ;
; SW[2]      ; HEX2[1]     ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; SW[2]      ; HEX2[2]     ; 4.307 ; 4.307 ; 4.307 ; 4.307 ;
; SW[2]      ; HEX2[3]     ; 4.233 ; 4.233 ; 4.233 ; 4.233 ;
; SW[2]      ; HEX2[4]     ; 4.490 ; 4.490 ; 4.490 ; 4.490 ;
; SW[2]      ; HEX2[5]     ; 4.371 ; 4.371 ; 4.371 ; 4.371 ;
; SW[2]      ; HEX2[6]     ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; SW[2]      ; HEX3[0]     ; 4.773 ; 4.773 ; 4.773 ; 4.773 ;
; SW[2]      ; HEX3[1]     ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; SW[2]      ; HEX3[2]     ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; SW[2]      ; HEX3[3]     ; 4.268 ; 4.268 ; 4.268 ; 4.268 ;
; SW[2]      ; HEX3[4]     ; 4.767 ; 4.767 ; 4.767 ; 4.767 ;
; SW[2]      ; HEX3[5]     ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; SW[2]      ; HEX3[6]     ; 4.426 ; 4.426 ; 4.426 ; 4.426 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.024   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  KEY[1]          ; -7.024   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -422.376 ; 0.0   ; 0.0      ; 0.0     ; -335.222            ;
;  KEY[1]          ; -422.376 ; 0.000 ; N/A      ; N/A     ; -335.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 5.398 ; 5.398 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.398 ; 5.398 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -2.879 ; -2.879 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -2.879 ; -2.879 ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 9.286  ; 9.286  ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 9.038  ; 9.038  ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 9.033  ; 9.033  ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 9.044  ; 9.044  ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 9.286  ; 9.286  ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 9.027  ; 9.027  ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 9.279  ; 9.279  ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 9.019  ; 9.019  ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 11.529 ; 11.529 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 11.380 ; 11.380 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 11.529 ; 11.529 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 11.059 ; 11.059 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 11.043 ; 11.043 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 11.109 ; 11.109 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 11.309 ; 11.309 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 11.348 ; 11.348 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 10.940 ; 10.940 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 10.388 ; 10.388 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 10.302 ; 10.302 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 9.935  ; 9.935  ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 9.743  ; 9.743  ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 10.392 ; 10.392 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 9.996  ; 9.996  ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 10.940 ; 10.940 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 10.961 ; 10.961 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 10.039 ; 10.039 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 10.961 ; 10.961 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 9.290  ; 9.290  ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 8.975  ; 8.975  ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 10.101 ; 10.101 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 10.024 ; 10.024 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 9.349  ; 9.349  ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 8.418  ; 8.418  ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 7.651  ; 7.651  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 7.475  ; 7.475  ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 7.672  ; 7.672  ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 8.155  ; 8.155  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 8.340  ; 8.340  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 8.418  ; 8.418  ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 7.728  ; 7.728  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 9.274  ; 9.274  ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 8.014  ; 8.014  ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 7.944  ; 7.944  ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 9.274  ; 9.274  ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 8.058  ; 8.058  ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 8.677  ; 8.677  ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 8.885  ; 8.885  ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 8.006  ; 8.006  ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 9.994  ; 9.994  ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 8.701  ; 8.701  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 9.449  ; 9.449  ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 9.452  ; 9.452  ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 9.994  ; 9.994  ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 9.419  ; 9.419  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 9.523  ; 9.523  ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 9.154  ; 9.154  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 10.517 ; 10.517 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 9.561  ; 9.561  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 10.174 ; 10.174 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 9.480  ; 9.480  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 9.531  ; 9.531  ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 10.517 ; 10.517 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 10.408 ; 10.408 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 10.514 ; 10.514 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 9.966  ; 9.966  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 7.927  ; 7.927  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 7.551  ; 7.551  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 9.966  ; 9.966  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 11.703 ; 11.703 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 9.245  ; 9.245  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 10.588 ; 10.588 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 10.864 ; 10.864 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 11.019 ; 11.019 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 11.703 ; 11.703 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 9.407  ; 9.407  ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.849  ; 8.849  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 9.721  ; 9.721  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 7.742  ; 7.742  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 8.825  ; 8.825  ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 9.321  ; 9.321  ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 7.591  ; 7.591  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.592  ; 8.592  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 7.673  ; 7.673  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 7.698  ; 7.698  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 7.376  ; 7.376  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 9.927  ; 9.927  ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 4.334 ; 4.334 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 4.365 ; 4.365 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 4.334 ; 4.334 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 4.369 ; 4.369 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 4.456 ; 4.456 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 4.337 ; 4.337 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 4.454 ; 4.454 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 4.340 ; 4.340 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 4.593 ; 4.593 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 4.794 ; 4.794 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 4.871 ; 4.871 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 4.617 ; 4.617 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 4.593 ; 4.593 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 4.639 ; 4.639 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 4.729 ; 4.729 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 4.744 ; 4.744 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 4.740 ; 4.740 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 5.003 ; 5.003 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.943 ; 4.943 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 4.821 ; 4.821 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 4.740 ; 4.740 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 4.997 ; 4.997 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 4.789 ; 4.789 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 5.157 ; 5.157 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 4.552 ; 4.552 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 5.051 ; 5.051 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 5.547 ; 5.547 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 4.699 ; 4.699 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 4.552 ; 4.552 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 5.033 ; 5.033 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 4.955 ; 4.955 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 4.695 ; 4.695 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 3.951 ; 3.951 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.013 ; 4.013 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 3.951 ; 3.951 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 4.032 ; 4.032 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 4.226 ; 4.226 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.298 ; 4.298 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 4.290 ; 4.290 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.019 ; 4.019 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 4.148 ; 4.148 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 4.273 ; 4.273 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 4.214 ; 4.214 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 4.938 ; 4.938 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 4.298 ; 4.298 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 4.522 ; 4.522 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 4.500 ; 4.500 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 4.148 ; 4.148 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 4.285 ; 4.285 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 4.285 ; 4.285 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 4.572 ; 4.572 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 4.593 ; 4.593 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 4.857 ; 4.857 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 4.648 ; 4.648 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 4.652 ; 4.652 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 4.672 ; 4.672 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 4.473 ; 4.473 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 4.506 ; 4.506 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 4.760 ; 4.760 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 4.473 ; 4.473 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 4.488 ; 4.488 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 5.113 ; 5.113 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 5.084 ; 5.084 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 5.127 ; 5.127 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 4.229 ; 4.229 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 4.395 ; 4.395 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.229 ; 4.229 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 5.051 ; 5.051 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 4.074 ; 4.074 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 4.933 ; 4.933 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 5.252 ; 5.252 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 5.265 ; 5.265 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 5.141 ; 5.141 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 5.777 ; 5.777 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.117 ; 5.117 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.685 ; 4.685 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 5.033 ; 5.033 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.234 ; 4.234 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.547 ; 4.547 ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 4.645 ; 4.645 ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 4.160 ; 4.160 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.504 ; 4.504 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.222 ; 4.222 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 4.243 ; 4.243 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 4.074 ; 4.074 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 4.368 ; 4.368 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.058  ; 8.058  ; 8.058  ; 8.058  ;
; SW[2]      ; HEX0[1]     ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; SW[2]      ; HEX0[2]     ; 8.064  ; 8.064  ; 8.064  ; 8.064  ;
; SW[2]      ; HEX0[3]     ; 8.306  ; 8.306  ; 8.306  ; 8.306  ;
; SW[2]      ; HEX0[4]     ; 8.047  ; 8.047  ; 8.047  ; 8.047  ;
; SW[2]      ; HEX0[5]     ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; SW[2]      ; HEX0[6]     ; 8.039  ; 8.039  ; 8.039  ; 8.039  ;
; SW[2]      ; HEX1[0]     ; 10.050 ; 10.050 ; 10.050 ; 10.050 ;
; SW[2]      ; HEX1[1]     ; 10.199 ; 10.199 ; 10.199 ; 10.199 ;
; SW[2]      ; HEX1[2]     ; 9.729  ; 9.729  ; 9.729  ; 9.729  ;
; SW[2]      ; HEX1[3]     ; 9.713  ; 9.713  ; 9.713  ; 9.713  ;
; SW[2]      ; HEX1[4]     ; 9.779  ; 9.779  ; 9.779  ; 9.779  ;
; SW[2]      ; HEX1[5]     ; 9.979  ; 9.979  ; 9.979  ; 9.979  ;
; SW[2]      ; HEX1[6]     ; 10.018 ; 10.018 ; 10.018 ; 10.018 ;
; SW[2]      ; HEX2[0]     ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; SW[2]      ; HEX2[1]     ; 9.150  ; 9.150  ; 9.150  ; 9.150  ;
; SW[2]      ; HEX2[2]     ; 8.780  ; 8.780  ; 8.780  ; 8.780  ;
; SW[2]      ; HEX2[3]     ; 8.586  ; 8.586  ; 8.586  ; 8.586  ;
; SW[2]      ; HEX2[4]     ; 9.211  ; 9.211  ; 9.211  ; 9.211  ;
; SW[2]      ; HEX2[5]     ; 8.759  ; 8.759  ; 8.759  ; 8.759  ;
; SW[2]      ; HEX2[6]     ; 9.669  ; 9.669  ; 9.669  ; 9.669  ;
; SW[2]      ; HEX3[0]     ; 9.779  ; 9.779  ; 9.779  ; 9.779  ;
; SW[2]      ; HEX3[1]     ; 10.701 ; 10.701 ; 10.701 ; 10.701 ;
; SW[2]      ; HEX3[2]     ; 9.030  ; 9.030  ; 9.030  ; 9.030  ;
; SW[2]      ; HEX3[3]     ; 8.715  ; 8.715  ; 8.715  ; 8.715  ;
; SW[2]      ; HEX3[4]     ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; SW[2]      ; HEX3[5]     ; 9.764  ; 9.764  ; 9.764  ; 9.764  ;
; SW[2]      ; HEX3[6]     ; 9.089  ; 9.089  ; 9.089  ; 9.089  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.025 ; 4.025 ; 4.025 ; 4.025 ;
; SW[2]      ; HEX0[1]     ; 3.994 ; 3.994 ; 3.994 ; 3.994 ;
; SW[2]      ; HEX0[2]     ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; SW[2]      ; HEX0[3]     ; 4.116 ; 4.116 ; 4.116 ; 4.116 ;
; SW[2]      ; HEX0[4]     ; 3.997 ; 3.997 ; 3.997 ; 3.997 ;
; SW[2]      ; HEX0[5]     ; 4.114 ; 4.114 ; 4.114 ; 4.114 ;
; SW[2]      ; HEX0[6]     ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; SW[2]      ; HEX1[0]     ; 4.447 ; 4.447 ; 4.447 ; 4.447 ;
; SW[2]      ; HEX1[1]     ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; SW[2]      ; HEX1[2]     ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; SW[2]      ; HEX1[3]     ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; SW[2]      ; HEX1[4]     ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; SW[2]      ; HEX1[5]     ; 4.382 ; 4.382 ; 4.382 ; 4.382 ;
; SW[2]      ; HEX1[6]     ; 4.397 ; 4.397 ; 4.397 ; 4.397 ;
; SW[2]      ; HEX2[0]     ; 4.493 ; 4.493 ; 4.493 ; 4.493 ;
; SW[2]      ; HEX2[1]     ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; SW[2]      ; HEX2[2]     ; 4.307 ; 4.307 ; 4.307 ; 4.307 ;
; SW[2]      ; HEX2[3]     ; 4.233 ; 4.233 ; 4.233 ; 4.233 ;
; SW[2]      ; HEX2[4]     ; 4.490 ; 4.490 ; 4.490 ; 4.490 ;
; SW[2]      ; HEX2[5]     ; 4.371 ; 4.371 ; 4.371 ; 4.371 ;
; SW[2]      ; HEX2[6]     ; 4.740 ; 4.740 ; 4.740 ; 4.740 ;
; SW[2]      ; HEX3[0]     ; 4.773 ; 4.773 ; 4.773 ; 4.773 ;
; SW[2]      ; HEX3[1]     ; 5.272 ; 5.272 ; 5.272 ; 5.272 ;
; SW[2]      ; HEX3[2]     ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; SW[2]      ; HEX3[3]     ; 4.268 ; 4.268 ; 4.268 ; 4.268 ;
; SW[2]      ; HEX3[4]     ; 4.767 ; 4.767 ; 4.767 ; 4.767 ;
; SW[2]      ; HEX3[5]     ; 4.675 ; 4.675 ; 4.675 ; 4.675 ;
; SW[2]      ; HEX3[6]     ; 4.426 ; 4.426 ; 4.426 ; 4.426 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[1]     ; KEY[1]   ; 11841    ; 136      ; 25       ; 16       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[1]     ; KEY[1]   ; 11841    ; 136      ; 25       ; 16       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 142   ; 142  ;
; Unconstrained Output Ports      ; 76    ; 76   ;
; Unconstrained Output Port Paths ; 412   ; 412  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 12 23:32:32 2013
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.024      -422.376 KEY[1] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -335.222 KEY[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.503
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.503      -149.527 KEY[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -335.222 KEY[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 289 megabytes
    Info: Processing ended: Tue Nov 12 23:32:53 2013
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:04


