{
  "module_name": "ti-lmu-register.h",
  "hash_id": "413e601f0847c170c0b7ef67f8eddb216e28d3fa6994672741b35e6294c31b4a",
  "original_prompt": "Ingested from linux-6.6.14/include/linux/mfd/ti-lmu-register.h",
  "human_readable_source": " \n \n\n#ifndef __MFD_TI_LMU_REGISTER_H__\n#define __MFD_TI_LMU_REGISTER_H__\n\n#include <linux/bitops.h>\n\n \n#define LM3631_REG_DEVCTRL\t\t\t0x00\n#define LM3631_LCD_EN_MASK\t\t\tBIT(1)\n#define LM3631_BL_EN_MASK\t\t\tBIT(0)\n\n#define LM3631_REG_BRT_LSB\t\t\t0x01\n#define LM3631_REG_BRT_MSB\t\t\t0x02\n\n#define LM3631_REG_BL_CFG\t\t\t0x06\n#define LM3631_BL_CHANNEL_MASK\t\t\tBIT(3)\n#define LM3631_BL_DUAL_CHANNEL\t\t\t0\n#define LM3631_BL_SINGLE_CHANNEL\t\tBIT(3)\n#define LM3631_MAP_MASK\t\t\t\tBIT(5)\n#define LM3631_EXPONENTIAL_MAP\t\t\t0\n\n#define LM3631_REG_BRT_MODE\t\t\t0x08\n#define LM3631_MODE_MASK\t\t\t(BIT(1) | BIT(2) | BIT(3))\n#define LM3631_DEFAULT_MODE\t\t\t(BIT(1) | BIT(3))\n\n#define LM3631_REG_SLOPE\t\t\t0x09\n#define LM3631_SLOPE_MASK\t\t\t0xF0\n#define LM3631_SLOPE_SHIFT\t\t\t4\n\n#define LM3631_REG_LDO_CTRL1\t\t\t0x0A\n#define LM3631_EN_OREF_MASK\t\t\tBIT(0)\n#define LM3631_EN_VNEG_MASK\t\t\tBIT(1)\n#define LM3631_EN_VPOS_MASK\t\t\tBIT(2)\n\n#define LM3631_REG_LDO_CTRL2\t\t\t0x0B\n#define LM3631_EN_CONT_MASK\t\t\tBIT(0)\n\n#define LM3631_REG_VOUT_CONT\t\t\t0x0C\n#define LM3631_VOUT_CONT_MASK\t\t\t(BIT(6) | BIT(7))\n\n#define LM3631_REG_VOUT_BOOST\t\t\t0x0C\n#define LM3631_REG_VOUT_POS\t\t\t0x0D\n#define LM3631_REG_VOUT_NEG\t\t\t0x0E\n#define LM3631_REG_VOUT_OREF\t\t\t0x0F\n#define LM3631_VOUT_MASK\t\t\t0x3F\n\n#define LM3631_REG_ENTIME_VCONT\t\t\t0x0B\n#define LM3631_ENTIME_CONT_MASK\t\t\t0x70\n\n#define LM3631_REG_ENTIME_VOREF\t\t\t0x0F\n#define LM3631_REG_ENTIME_VPOS\t\t\t0x10\n#define LM3631_REG_ENTIME_VNEG\t\t\t0x11\n#define LM3631_ENTIME_MASK\t\t\t0xF0\n#define LM3631_ENTIME_SHIFT\t\t\t4\n\n#define LM3631_MAX_REG\t\t\t\t0x16\n\n \n#define LM3632_REG_CONFIG1\t\t\t0x02\n#define LM3632_OVP_MASK\t\t\t\t(BIT(5) | BIT(6) | BIT(7))\n#define LM3632_OVP_25V\t\t\t\tBIT(6)\n\n#define LM3632_REG_CONFIG2\t\t\t0x03\n#define LM3632_SWFREQ_MASK\t\t\tBIT(7)\n#define LM3632_SWFREQ_1MHZ\t\t\tBIT(7)\n\n#define LM3632_REG_BRT_LSB\t\t\t0x04\n#define LM3632_REG_BRT_MSB\t\t\t0x05\n\n#define LM3632_REG_IO_CTRL\t\t\t0x09\n#define LM3632_PWM_MASK\t\t\t\tBIT(6)\n#define LM3632_I2C_MODE\t\t\t\t0\n#define LM3632_PWM_MODE\t\t\t\tBIT(6)\n\n#define LM3632_REG_ENABLE\t\t\t0x0A\n#define LM3632_BL_EN_MASK\t\t\tBIT(0)\n#define LM3632_BL_CHANNEL_MASK\t\t\t(BIT(3) | BIT(4))\n#define LM3632_BL_SINGLE_CHANNEL\t\t\tBIT(4)\n#define LM3632_BL_DUAL_CHANNEL\t\t\tBIT(3)\n\n#define LM3632_REG_BIAS_CONFIG\t\t\t0x0C\n#define LM3632_EXT_EN_MASK\t\t\tBIT(0)\n#define LM3632_EN_VNEG_MASK\t\t\tBIT(1)\n#define LM3632_EN_VPOS_MASK\t\t\tBIT(2)\n\n#define LM3632_REG_VOUT_BOOST\t\t\t0x0D\n#define LM3632_REG_VOUT_POS\t\t\t0x0E\n#define LM3632_REG_VOUT_NEG\t\t\t0x0F\n#define LM3632_VOUT_MASK\t\t\t0x3F\n\n#define LM3632_MAX_REG\t\t\t\t0x10\n\n \n#define LM3633_REG_HVLED_OUTPUT_CFG\t\t0x10\n#define LM3633_HVLED1_CFG_MASK\t\t\tBIT(0)\n#define LM3633_HVLED2_CFG_MASK\t\t\tBIT(1)\n#define LM3633_HVLED3_CFG_MASK\t\t\tBIT(2)\n#define LM3633_HVLED1_CFG_SHIFT\t\t\t0\n#define LM3633_HVLED2_CFG_SHIFT\t\t\t1\n#define LM3633_HVLED3_CFG_SHIFT\t\t\t2\n\n#define LM3633_REG_BANK_SEL\t\t\t0x11\n\n#define LM3633_REG_BL0_RAMP\t\t\t0x12\n#define LM3633_REG_BL1_RAMP\t\t\t0x13\n#define LM3633_BL_RAMPUP_MASK\t\t\t0xF0\n#define LM3633_BL_RAMPUP_SHIFT\t\t\t4\n#define LM3633_BL_RAMPDN_MASK\t\t\t0x0F\n#define LM3633_BL_RAMPDN_SHIFT\t\t\t0\n\n#define LM3633_REG_BL_RAMP_CONF\t\t\t0x1B\n#define LM3633_BL_RAMP_MASK\t\t\t0x0F\n#define LM3633_BL_RAMP_EACH\t\t\t0x05\n\n#define LM3633_REG_PTN0_RAMP\t\t\t0x1C\n#define LM3633_REG_PTN1_RAMP\t\t\t0x1D\n#define LM3633_PTN_RAMPUP_MASK\t\t\t0x70\n#define LM3633_PTN_RAMPUP_SHIFT\t\t\t4\n#define LM3633_PTN_RAMPDN_MASK\t\t\t0x07\n#define LM3633_PTN_RAMPDN_SHIFT\t\t\t0\n\n#define LM3633_REG_LED_MAPPING_MODE\t\t0x1F\n#define LM3633_LED_EXPONENTIAL\t\t\tBIT(1)\n\n#define LM3633_REG_IMAX_HVLED_A\t\t\t0x20\n#define LM3633_REG_IMAX_HVLED_B\t\t\t0x21\n#define LM3633_REG_IMAX_LVLED_BASE\t\t0x22\n\n#define LM3633_REG_BL_FEEDBACK_ENABLE\t\t0x28\n\n#define LM3633_REG_ENABLE\t\t\t0x2B\n#define LM3633_LED_BANK_OFFSET\t\t\t2\n\n#define LM3633_REG_PATTERN\t\t\t0x2C\n\n#define LM3633_REG_BOOST_CFG\t\t\t0x2D\n#define LM3633_OVP_MASK\t\t\t\t(BIT(1) | BIT(2))\n#define LM3633_OVP_40V\t\t\t\t0x6\n\n#define LM3633_REG_PWM_CFG\t\t\t0x2F\n#define LM3633_PWM_A_MASK\t\t\tBIT(0)\n#define LM3633_PWM_B_MASK\t\t\tBIT(1)\n\n#define LM3633_REG_BRT_HVLED_A_LSB\t\t0x40\n#define LM3633_REG_BRT_HVLED_A_MSB\t\t0x41\n#define LM3633_REG_BRT_HVLED_B_LSB\t\t0x42\n#define LM3633_REG_BRT_HVLED_B_MSB\t\t0x43\n\n#define LM3633_REG_BRT_LVLED_BASE\t\t0x44\n\n#define LM3633_REG_PTN_DELAY\t\t\t0x50\n\n#define LM3633_REG_PTN_LOWTIME\t\t\t0x51\n\n#define LM3633_REG_PTN_HIGHTIME\t\t\t0x52\n\n#define LM3633_REG_PTN_LOWBRT\t\t\t0x53\n\n#define LM3633_REG_PTN_HIGHBRT\t\t\tLM3633_REG_BRT_LVLED_BASE\n\n#define LM3633_REG_BL_OPEN_FAULT_STATUS\t\t0xB0\n\n#define LM3633_REG_BL_SHORT_FAULT_STATUS\t0xB2\n\n#define LM3633_REG_MONITOR_ENABLE\t\t0xB4\n\n#define LM3633_MAX_REG\t\t\t\t0xB4\n\n \n#define LM3695_REG_GP\t\t\t\t0x10\n#define LM3695_BL_CHANNEL_MASK\t\t\tBIT(3)\n#define LM3695_BL_DUAL_CHANNEL\t\t\t0\n#define LM3695_BL_SINGLE_CHANNEL\t\t\tBIT(3)\n#define LM3695_BRT_RW_MASK\t\t\tBIT(2)\n#define LM3695_BL_EN_MASK\t\t\tBIT(0)\n\n#define LM3695_REG_BRT_LSB\t\t\t0x13\n#define LM3695_REG_BRT_MSB\t\t\t0x14\n\n#define LM3695_MAX_REG\t\t\t\t0x14\n\n \n#define LM36274_REG_REV\t\t\t\t0x01\n#define LM36274_REG_BL_CFG_1\t\t\t0x02\n#define LM36274_REG_BL_CFG_2\t\t\t0x03\n#define LM36274_REG_BRT_LSB\t\t\t0x04\n#define LM36274_REG_BRT_MSB\t\t\t0x05\n#define LM36274_REG_BL_EN\t\t\t0x08\n\n#define LM36274_REG_BIAS_CONFIG_1\t\t0x09\n#define LM36274_EXT_EN_MASK\t\t\tBIT(0)\n#define LM36274_EN_VNEG_MASK\t\t\tBIT(1)\n#define LM36274_EN_VPOS_MASK\t\t\tBIT(2)\n\n#define LM36274_REG_BIAS_CONFIG_2\t\t0x0a\n#define LM36274_REG_BIAS_CONFIG_3\t\t0x0b\n#define LM36274_REG_VOUT_BOOST\t\t\t0x0c\n#define LM36274_REG_VOUT_POS\t\t\t0x0d\n#define LM36274_REG_VOUT_NEG\t\t\t0x0e\n#define LM36274_VOUT_MASK\t\t\t0x3F\n\n#define LM36274_MAX_REG\t\t\t\t0x13\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}