# CH1 Introduction

### 1.1 整合電路 (IC) 時代

*   微電子技術的發展歷程：從單一電晶體到超大型積體電路 (ULSI)，每個時代的特色和代表產品。
*   摩爾定律：**電晶體密度每18個月翻倍**，導致處理器體積更小、密度更高、效能更強。

### 1.2 VLSI 設計策略

*   設計參數的考量：**效能、成本、功耗、面積**。設計需要在這些參數之間取得平衡。
*   設計策略：
    *   **階層化 (Hierarchy)**：將複雜問題分解成子問題，並將小型元件合成大型功能元件。
    *   **規律性 (Regularity)**：使用相似的模組簡化設計，例如模組之間的介面。
    *   **模組化 (Modularity)**：使用少量簡單的單元實現設計，方便設計和驗證。
    *   **局部性 (Locality)**：模組間盡量使用局部連接，減少全局變數的使用，例如時序局部性。

### 1.3 CMOS 晶片設計選項

*   **各種設計選項**：可程式邏輯、可程式閘陣列、海之閘和閘陣列、標準單元設計、全客製化光罩設計 (ASIC)。
*   **設計選項的比較**：電路複雜度、效能、設計時間。設計者需根據需求在這些選項中做出選擇。

    *   可程式邏輯：易於使用者編程，但功能有限。
    *   可程式閘陣列：更靈活，邏輯閘周圍有佈線通道和交換矩陣。
    *   海之閘和閘陣列：晶片核心包含連續的 n 型和 p 型電晶體陣列，通過客製化金屬互連層來實現功能。
    *   標準單元設計：使用預先設計好的標準單元，類似於標準邏輯模組的設計。
    *   全客製化光罩設計 (ASIC)：功能、佈局和每個電晶體都經過優化，具有高靈活性、高效能，但設計時間長。

### 1.4 MOS 電晶體

*   金屬氧化物半導體場效電晶體 (MOSFET) 的基本原理和結構。
*   **n 溝道 MOSFET 和 p 溝道 MOSFET 的區別**。

### 1.5 MOS 電晶體開關

*   閘極控制源極和汲極之間的電流通過，**可將 MOS 電晶體視為簡單的開關**。
*   **互補開關**：也稱為 **傳輸閘** 或 **穿通器**。

### 1.6 CMOS 邏輯

*   CMOS 反相器：一個 MOS 電晶體導通，另一個截止，輸出節點具有明確的邏輯值。
*   組合邏輯：**串聯 CMOS 開關實現 AND 功能**，**並聯 CMOS 開關實現 OR 功能**。
*   CMOS NAND 閘和 CMOS NOR 閘的結構和工作原理。
*   複合閘：使用多個 CMOS 開關實現更複雜的邏輯功能。
*   多工器：使用 CMOS 開關在多個輸入之間進行選擇。
*   記憶體 - 鎖存器和暫存器：使用 CMOS 開關實現數據存儲。

### 1.7 CMOS 二進制邏輯電路

*   高性能 CMOS VLSI 電路的需求：**高速度、低功耗、高集成度**。
*   邏輯結構：**單輸出、雙輸出、靜態、動態**。
*   新的靜態二進制邏輯電路：在速度、佈局面積、噪聲容限和功耗之間取得良好平衡。
*   新的動態二進制邏輯電路：具有真正的單相流水線系統，沒有競爭和電荷共享問題，對時鐘邊緣不敏感，降低時鐘負載，提高速度。

### 1.8 電路和系統表示

*   **行為級描述**：描述系統的功能。
*   **結構級描述**：描述系統的連接方式。
*   **物理級描述**：描述系統的物理實現。

### 1.9 CMOS 特性

*   **CMOS 的主要優點**:
    *   完全恢復的邏輯電平。
    *   上升和下降時間相同。
    *   記憶體密度高且功耗低。
    *   傳輸閘可以很好地傳輸兩種邏輯電平，適用於多工器、鎖存器和暫存器等邏輯結構。
    *   靜態功耗幾乎為零。
    *   可以使用 n 型和 p 型器件對匯流排進行預充電。
    *   電源電壓範圍廣。
    *   封裝密度高。
    *   佈局規則且易於自動化。

### VLSI 設計流程

*   全客製化設計流程：客戶從最基本的單元開始設計，直到整個 IC 設計完成。
*   半客製化設計流程：IC 廠提供預先設計好的單元庫，客戶使用這些單元進行設計。
*   FPGA 設計流程：使用 FPGA 開發板進行設計和驗證。
*   **詳細設計流程**:
    *   系統功能設計：使用方塊流程圖描述系統功能。
    *   系統功能模擬和分析：使用模擬工具驗證系統功能。
    *   行為級模擬：使用硬體描述語言 (HDL) 描述電路行為，並進行模擬驗證。
    *   邏輯合成：將 RTL 設計轉換為閘級設計，並根據面積和時序約束進行優化。
    *   閘級模擬：驗證電路功能和時序。
    *   電路模擬：使用 SPICE 軟體進行電路時序分析。
    *   佈局規劃：規劃晶片佈局。
    *   佈局：放置和連接電路單元。
    *   佈局驗證：使用 DRACULA 軟體檢查佈局錯誤。
    *   GDSII 輸出：將佈局數據轉換為 GDSII 格式。
    *   晶片製造：將設計送交晶圓廠製造。
    *   晶片測試：測試晶片功能。

### ASIC 設計

*   ASIC 的定義和優點。
*   光罩可編程閘陣列 (gate-array) 的結構和特點。

### 封裝

*   晶片封裝的過程和作用。
*   **不同封裝類型**：雙列直插式封裝、針柵陣列封裝、球柵陣列封裝。
*   散熱問題：封裝的散熱能力是重要考量因素。

### 其他重點

*   數位電路設計的經濟效益：成本、效能、上市時間。
*   各種 CMOS 技術：單閘極非經典 CMOS 技術和多閘極非經典 CMOS 技術。
