SEMICONDUCTOR_ACRONYMS = {
    # === Design 관련 ===
    "RTL": {
        "full_name": "Register Transfer Level",
        "category": "design",
        "description": "하드웨어를 레지스터와 레지스터 간 데이터 전송으로 기술하는 추상화 수준",
        "related": ["HDL", "Verilog", "VHDL", "SystemVerilog"],
        "usage_example": "RTL 설계가 완료되면 합성을 진행합니다.",
    },
    "DRC": {
        "full_name": "Design Rule Check",
        "category": "design",
        "description": "레이아웃이 파운드리의 설계 규칙을 준수하는지 검증하는 과정",
        "related": ["LVS", "ERC", "DFM", "Calibre", "ICV"],
        "usage_example": "Tape-out 전에 DRC clean을 확인해야 합니다.",
    },
    "LVS": {
        "full_name": "Layout Versus Schematic",
        "category": "design",
        "description": "레이아웃과 회로도가 일치하는지 검증하는 과정",
        "related": ["DRC", "ERC", "CDL", "SPICE netlist"],
        "usage_example": "LVS mismatch가 있으면 레이아웃을 수정해야 합니다.",
    },
    "STA": {
        "full_name": "Static Timing Analysis",
        "category": "design",
        "description": "시뮬레이션 없이 회로의 타이밍을 정적으로 분석하는 방법",
        "related": ["PrimeTime", "Tempus", "setup", "hold", "WNS", "TNS"],
        "usage_example": "STA 결과 setup violation이 100개 발생했습니다.",
    },
    "WNS": {
        "full_name": "Worst Negative Slack",
        "category": "design",
        "description": "가장 심한 timing violation의 slack 값",
        "related": ["TNS", "slack", "setup", "hold"],
        "usage_example": "WNS가 -200ps이므로 optimization이 필요합니다.",
    },
    "TNS": {
        "full_name": "Total Negative Slack",
        "category": "design",
        "description": "모든 timing violation의 slack 합계",
        "related": ["WNS", "slack", "NVP"],
        "usage_example": "WNS는 작지만 TNS가 크면 violation이 많은 것입니다.",
    },
    "CTS": {
        "full_name": "Clock Tree Synthesis",
        "category": "design",
        "description": "Clock 신호를 모든 flip-flop에 균등하게 분배하는 구조 생성",
        "related": ["skew", "insertion delay", "clock buffer", "OCV"],
        "usage_example": "CTS 후 clock skew가 50ps 이내입니다.",
    },
    "P&R": {
        "full_name": "Place and Route",
        "category": "design",
        "description": "셀 배치(Placement)와 배선(Routing)을 수행하는 과정",
        "related": ["floorplan", "placement", "routing", "ICC2", "Innovus"],
        "usage_example": "P&R 완료 후 timing closure를 진행합니다.",
    },
    "PPA": {
        "full_name": "Power, Performance, Area",
        "category": "design",
        "description": "칩 설계의 3대 핵심 지표",
        "related": ["power", "timing", "utilization", "trade-off"],
        "usage_example": "5nm 공정은 PPA 측면에서 유리합니다.",
    },
    "ECO": {
        "full_name": "Engineering Change Order",
        "category": "design",
        "description": "설계 완료 후 최소한의 수정으로 변경사항을 적용하는 방법",
        "related": ["metal-only ECO", "all-layer ECO", "spare cell"],
        "usage_example": "버그 수정을 위해 metal ECO를 진행합니다.",
    },
    # === Foundry/공정 관련 ===
    "PDK": {
        "full_name": "Process Design Kit",
        "category": "foundry",
        "description": "파운드리가 제공하는 설계 키트 (tech file, DRC deck, SPICE model 등)",
        "related": ["tech file", "SPICE model", "DRC deck", "standard cell"],
        "usage_example": "새 프로젝트를 위해 5nm PDK를 받았습니다.",
    },
    "OPC": {
        "full_name": "Optical Proximity Correction",
        "category": "foundry",
        "description": "광학적 근접 효과를 보정하기 위해 마스크 패턴을 수정하는 기술",
        "related": ["RET", "lithography", "mask", "PSM"],
        "usage_example": "Advanced node에서는 OPC가 필수입니다.",
    },
    "RET": {
        "full_name": "Resolution Enhancement Technology",
        "category": "foundry",
        "description": "리소그래피 해상도를 향상시키는 기술들의 총칭",
        "related": ["OPC", "PSM", "immersion", "EUV"],
        "usage_example": "RET 기술로 물리적 한계를 극복합니다.",
    },
    "CMP": {
        "full_name": "Chemical Mechanical Polishing",
        "category": "foundry",
        "description": "화학적/기계적 방법으로 웨이퍼 표면을 평탄화하는 공정",
        "related": ["planarization", "dishing", "erosion", "density rule"],
        "usage_example": "CMP 균일성을 위해 metal density 규칙을 지켜야 합니다.",
    },
    "EUV": {
        "full_name": "Extreme Ultraviolet",
        "category": "foundry",
        "description": "13.5nm 파장의 극자외선을 이용한 리소그래피 기술",
        "related": ["DUV", "lithography", "7nm", "5nm", "3nm"],
        "usage_example": "5nm 이하 공정에서는 EUV가 사용됩니다.",
    },
    "BEOL": {
        "full_name": "Back End of Line",
        "category": "foundry",
        "description": "트랜지스터 형성 이후의 금속 배선 공정",
        "related": ["FEOL", "metal", "via", "interconnect"],
        "usage_example": "BEOL RC가 성능에 큰 영향을 줍니다.",
    },
    "FEOL": {
        "full_name": "Front End of Line",
        "category": "foundry",
        "description": "트랜지스터 및 기본 소자를 형성하는 공정",
        "related": ["BEOL", "transistor", "gate", "diffusion"],
        "usage_example": "FEOL 공정에서 transistor 특성이 결정됩니다.",
    },
    "NRE": {
        "full_name": "Non-Recurring Engineering",
        "category": "business",
        "description": "초기 설계/마스크 제작 등 1회성 비용",
        "related": ["mask cost", "design cost", "wafer cost"],
        "usage_example": "5nm NRE 비용이 $50M 이상입니다.",
    },
    "MPW": {
        "full_name": "Multi-Project Wafer",
        "category": "foundry",
        "description": "여러 설계를 하나의 웨이퍼에 함께 제조하여 비용 분담",
        "related": ["shuttle", "prototyping", "NRE"],
        "usage_example": "프로토타입은 MPW로 비용을 절감합니다.",
    },
    # === Test 관련 ===
    "ATE": {
        "full_name": "Automatic Test Equipment",
        "category": "test",
        "description": "칩의 기능/성능을 자동으로 테스트하는 장비",
        "related": ["tester", "test program", "probe", "handler"],
        "usage_example": "양산 테스트를 위해 ATE 프로그램을 개발합니다.",
    },
    "ATPG": {
        "full_name": "Automatic Test Pattern Generation",
        "category": "test",
        "description": "제조 결함을 검출하기 위한 테스트 패턴을 자동 생성",
        "related": ["scan", "stuck-at fault", "transition fault", "coverage"],
        "usage_example": "ATPG coverage가 95% 이상이어야 합니다.",
    },
    "DFT": {
        "full_name": "Design for Test / Design for Testability",
        "category": "test",
        "description": "테스트가 용이하도록 설계에 반영하는 기법",
        "related": ["scan", "BIST", "JTAG", "boundary scan"],
        "usage_example": "DFT 삽입 후 area가 5% 증가했습니다.",
    },
    "BIST": {
        "full_name": "Built-In Self-Test",
        "category": "test",
        "description": "칩 내부에 테스트 회로를 내장하여 자체 테스트",
        "related": ["MBIST", "LBIST", "DFT"],
        "usage_example": "Memory BIST로 embedded memory를 테스트합니다.",
    },
    "JTAG": {
        "full_name": "Joint Test Action Group (IEEE 1149.1)",
        "category": "test",
        "description": "칩 및 보드 레벨 테스트/디버깅을 위한 표준 인터페이스",
        "related": ["boundary scan", "TAP", "TDI", "TDO", "TCK", "TMS"],
        "usage_example": "JTAG으로 칩 내부 상태를 확인합니다.",
    },
    # === Package 관련 ===
    "OSAT": {
        "full_name": "Outsourced Semiconductor Assembly and Test",
        "category": "package",
        "description": "패키징과 테스트를 전문으로 하는 외주 업체",
        "related": ["ASE", "Amkor", "JCET", "packaging", "test"],
        "usage_example": "양산 패키징은 OSAT에 위탁합니다.",
    },
    "BGA": {
        "full_name": "Ball Grid Array",
        "category": "package",
        "description": "패키지 하면에 볼 형태의 단자가 배열된 패키지 타입",
        "related": ["FBGA", "CSP", "flip-chip", "wire bond"],
        "usage_example": "고밀도 IO를 위해 BGA 패키지를 사용합니다.",
    },
    "FCBGA": {
        "full_name": "Flip Chip Ball Grid Array",
        "category": "package",
        "description": "플립칩 본딩을 사용하는 BGA 패키지",
        "related": ["BGA", "flip-chip", "bump", "underfill"],
        "usage_example": "High-performance 칩은 FCBGA를 사용합니다.",
    },
    "CoWoS": {
        "full_name": "Chip on Wafer on Substrate",
        "category": "package",
        "description": "TSMC의 2.5D 패키징 기술, 인터포저 사용",
        "related": ["2.5D", "interposer", "HBM", "chiplet"],
        "usage_example": "HBM과 함께 CoWoS 패키지를 적용합니다.",
    },
    # === 일반/비즈니스 ===
    "EOL": {
        "full_name": "End of Life",
        "category": "business",
        "description": "제품의 생산/판매 종료",
        "related": ["PCN", "PDN", "LTB", "obsolete"],
        "usage_example": "EOL 공지를 받으면 대체품을 찾아야 합니다.",
    },
    "PCN": {
        "full_name": "Product Change Notification",
        "category": "business",
        "description": "제품 변경 사항을 고객에게 알리는 공식 문서",
        "related": ["EOL", "PDN", "qualification"],
        "usage_example": "PCN에 따르면 패키지가 변경됩니다.",
    },
    "RFQ": {
        "full_name": "Request for Quotation",
        "category": "business",
        "description": "견적 요청서",
        "related": ["quotation", "NRE", "pricing", "lead time"],
        "usage_example": "신규 프로젝트를 위해 파운드리에 RFQ를 보냈습니다.",
    },
    "FAE": {
        "full_name": "Field Application Engineer",
        "category": "business",
        "description": "고객 현장에서 기술 지원을 담당하는 엔지니어",
        "related": ["technical support", "customer", "vendor"],
        "usage_example": "기술적 문의는 FAE에게 연락하세요.",
    },
    "TAT": {
        "full_name": "Turn Around Time",
        "category": "business",
        "description": "요청부터 결과물 수령까지의 소요 시간",
        "related": ["lead time", "cycle time"],
        "usage_example": "Wafer TAT이 12주입니다.",
    },
}

