# Circuitos Digitales II IE-0523
## Proyecto 1: Diseño de la capa PHY de la interfaz PCle
*Ultima versión: 5 octubre 2021*


A la fecha de la última versión, se incluye el primer avance del proyecto (Generador de relojes, lógica 32b/8b, lógica 8b/32b, byte striping y byte un-striping).
Cada una de las implementaciones se encuentran en la carpeta con su nombre, incluyendo la implementación conductual, síntesis, probadores, banco de pruebas y makefile.  
