TimeQuest Timing Analyzer report for Add_Sub_Mul_Div_Accum_Lab4
Wed May 01 12:08:06 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_sub_add'
 12. Slow Model Setup: 'Arena_clk'
 13. Slow Model Hold: 'Arena_clk'
 14. Slow Model Hold: 'Arena_sub_add'
 15. Slow Model Minimum Pulse Width: 'Arena_clk'
 16. Slow Model Minimum Pulse Width: 'Arena_button[0]'
 17. Slow Model Minimum Pulse Width: 'Arena_button[1]'
 18. Slow Model Minimum Pulse Width: 'Arena_sub_add'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'Arena_sub_add'
 29. Fast Model Setup: 'Arena_clk'
 30. Fast Model Hold: 'Arena_clk'
 31. Fast Model Hold: 'Arena_sub_add'
 32. Fast Model Minimum Pulse Width: 'Arena_clk'
 33. Fast Model Minimum Pulse Width: 'Arena_button[0]'
 34. Fast Model Minimum Pulse Width: 'Arena_button[1]'
 35. Fast Model Minimum Pulse Width: 'Arena_sub_add'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Add_Sub_Mul_Div_Accum_Lab4                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Arena_button[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[0] } ;
; Arena_button[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[1] } ;
; Arena_clk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }       ;
; Arena_sub_add   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_sub_add }   ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+-----------------------------------------+
; Slow Model Setup Summary                ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; Arena_sub_add ; -18.423 ; -653.457      ;
; Arena_clk     ; -0.695  ; -4.817        ;
+---------------+---------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -0.308 ; -1.197        ;
; Arena_sub_add ; 1.397  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Slow Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_clk       ; -1.222 ; -65.222       ;
; Arena_button[0] ; -1.222 ; -1.222        ;
; Arena_button[1] ; -1.222 ; -1.222        ;
; Arena_sub_add   ; -1.222 ; -1.222        ;
+-----------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_sub_add'                                                                                                                                                                   ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -18.423 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.136     ; 17.797     ;
; -18.335 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.136     ; 17.709     ;
; -18.169 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.136     ; 17.543     ;
; -18.101 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.144     ; 17.467     ;
; -17.970 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.277     ; 17.362     ;
; -17.940 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.145     ; 17.305     ;
; -17.909 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.145     ; 17.274     ;
; -17.882 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.277     ; 17.274     ;
; -17.767 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.235     ; 17.346     ;
; -17.716 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.277     ; 17.108     ;
; -17.679 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.235     ; 17.258     ;
; -17.667 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.145     ; 17.032     ;
; -17.648 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.285     ; 17.032     ;
; -17.513 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.235     ; 17.092     ;
; -17.492 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.144     ; 16.858     ;
; -17.487 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.286     ; 16.870     ;
; -17.456 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.286     ; 16.839     ;
; -17.445 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.243     ; 17.016     ;
; -17.389 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.073      ; 16.978     ;
; -17.301 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.073      ; 16.890     ;
; -17.284 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.244     ; 16.854     ;
; -17.253 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.244     ; 16.823     ;
; -17.214 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.286     ; 16.597     ;
; -17.135 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.073      ; 16.724     ;
; -17.094 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.136     ; 16.468     ;
; -17.067 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.065      ; 16.648     ;
; -17.062 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.279     ; 16.593     ;
; -17.039 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.285     ; 16.423     ;
; -17.011 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.244     ; 16.581     ;
; -16.974 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.279     ; 16.505     ;
; -16.906 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.064      ; 16.486     ;
; -16.875 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.064      ; 16.455     ;
; -16.836 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.243     ; 16.407     ;
; -16.823 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.139     ; 16.194     ;
; -16.808 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.130     ; 16.188     ;
; -16.808 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.279     ; 16.339     ;
; -16.740 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.287     ; 16.263     ;
; -16.715 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.257     ; 16.105     ;
; -16.641 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.277     ; 16.033     ;
; -16.633 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.064      ; 16.213     ;
; -16.627 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.257     ; 16.017     ;
; -16.579 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.288     ; 16.101     ;
; -16.550 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.139     ; 15.921     ;
; -16.548 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.288     ; 16.070     ;
; -16.461 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.257     ; 15.851     ;
; -16.458 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.065      ; 16.039     ;
; -16.438 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.235     ; 16.017     ;
; -16.393 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.265     ; 15.775     ;
; -16.370 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.280     ; 15.759     ;
; -16.355 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.271     ; 15.753     ;
; -16.319 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.137     ; 15.692     ;
; -16.306 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.288     ; 15.828     ;
; -16.232 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.266     ; 15.613     ;
; -16.201 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.266     ; 15.582     ;
; -16.167 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.238     ; 15.743     ;
; -16.152 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.229     ; 15.737     ;
; -16.131 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.287     ; 15.654     ;
; -16.097 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.144     ; 15.463     ;
; -16.097 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.280     ; 15.486     ;
; -16.073 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.142     ; 15.441     ;
; -16.060 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.073      ; 15.649     ;
; -15.959 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.266     ; 15.340     ;
; -15.953 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.261     ; 15.328     ;
; -15.894 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.238     ; 15.470     ;
; -15.866 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.278     ; 15.257     ;
; -15.865 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.261     ; 15.240     ;
; -15.789 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.070      ; 15.375     ;
; -15.784 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.265     ; 15.166     ;
; -15.774 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.079      ; 15.369     ;
; -15.733 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.279     ; 15.264     ;
; -15.699 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.261     ; 15.074     ;
; -15.663 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.236     ; 15.241     ;
; -15.644 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.285     ; 15.028     ;
; -15.631 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.269     ; 14.998     ;
; -15.620 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.283     ; 15.006     ;
; -15.516 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.070      ; 15.102     ;
; -15.470 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.270     ; 14.836     ;
; -15.467 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.232     ; 15.046     ;
; -15.462 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.282     ; 14.990     ;
; -15.447 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.273     ; 14.984     ;
; -15.441 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.243     ; 15.012     ;
; -15.439 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.270     ; 14.805     ;
; -15.417 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.241     ; 14.990     ;
; -15.386 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.257     ; 14.776     ;
; -15.383 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.135     ; 14.758     ;
; -15.379 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.232     ; 14.958     ;
; -15.292 ; Arena_32bitAccumulator:inst|inst2[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.142     ; 14.660     ;
; -15.285 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.072      ; 14.873     ;
; -15.213 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.232     ; 14.792     ;
; -15.197 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.270     ; 14.563     ;
; -15.189 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.282     ; 14.717     ;
; -15.181 ; Arena_32bitAccumulator:inst|inst3[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.140     ; 14.551     ;
; -15.145 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.240     ; 14.716     ;
; -15.115 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.260     ; 14.502     ;
; -15.100 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.251     ; 14.496     ;
; -15.063 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.065      ; 14.644     ;
; -15.039 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.067      ; 14.622     ;
; -15.022 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.269     ; 14.389     ;
; -14.984 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.241     ; 14.554     ;
; -14.958 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.280     ; 14.488     ;
+---------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.695 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.193      ; 0.402      ;
; -0.262 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.597      ; 3.395      ;
; -0.261 ; Arena_32bitInput:inst2|Arena_32bitOutput[7]                                  ; Arena_32bitAccumulator:inst|inst2[7]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.028      ; 0.825      ;
; -0.260 ; Arena_32bitInput:inst2|Arena_32bitOutput[3]                                  ; Arena_32bitAccumulator:inst|inst2[3]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.029      ; 0.825      ;
; -0.235 ; Arena_32bitInput:inst2|Arena_32bitOutput[4]                                  ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.013      ; 0.784      ;
; -0.208 ; Arena_32bitInput:inst2|Arena_32bitOutput[9]                                  ; Arena_32bitAccumulator:inst|inst2[9]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.047      ; 0.791      ;
; -0.187 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.203      ; 0.410      ;
; -0.172 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.582      ; 3.290      ;
; -0.169 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.610      ; 3.315      ;
; -0.169 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.610      ; 3.315      ;
; -0.157 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.599      ; 3.292      ;
; -0.153 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.601      ; 3.290      ;
; -0.138 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.612      ; 3.286      ;
; -0.131 ; Arena_32bitInput:inst2|Arena_32bitOutput[23]                                 ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.021     ; 0.646      ;
; -0.120 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.592      ; 3.248      ;
; -0.093 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.598      ; 3.227      ;
; -0.089 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.598      ; 3.223      ;
; -0.086 ; Arena_32bitInput:inst2|Arena_32bitOutput[17]                                 ; Arena_32bitAccumulator:inst|inst2[17]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.007      ; 0.629      ;
; -0.081 ; Arena_32bitInput:inst2|Arena_32bitOutput[5]                                  ; Arena_32bitAccumulator:inst|inst2[5]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.012      ; 0.629      ;
; -0.077 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.601      ; 3.214      ;
; -0.075 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.582      ; 3.193      ;
; -0.073 ; Arena_32bitInput:inst2|Arena_32bitOutput[2]                                  ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.031      ; 0.640      ;
; -0.060 ; Arena_32bitInput:inst2|Arena_32bitOutput[6]                                  ; Arena_32bitAccumulator:inst|inst2[6]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.048      ; 0.644      ;
; -0.059 ; Arena_32bitInput:inst2|Arena_32bitOutput[8]                                  ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.047      ; 0.642      ;
; -0.057 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.600      ; 3.193      ;
; -0.056 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.595      ; 3.187      ;
; -0.054 ; Arena_32bitInput:inst2|Arena_32bitOutput[1]                                  ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.044      ; 0.634      ;
; -0.050 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.596      ; 3.182      ;
; -0.049 ; Arena_32bitInput:inst2|Arena_32bitOutput[0]                                  ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.047      ; 0.632      ;
; -0.049 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.596      ; 3.181      ;
; -0.047 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.600      ; 3.183      ;
; -0.044 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.600      ; 3.180      ;
; -0.044 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.600      ; 3.180      ;
; -0.041 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.586      ; 3.163      ;
; -0.039 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.586      ; 3.161      ;
; -0.038 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.586      ; 3.160      ;
; -0.037 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.612      ; 3.185      ;
; -0.036 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.595      ; 3.167      ;
; -0.036 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.595      ; 3.167      ;
; -0.036 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.612      ; 3.184      ;
; -0.036 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.331      ; 0.903      ;
; -0.030 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.582      ; 3.148      ;
; -0.030 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.582      ; 3.148      ;
; -0.023 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; -0.068     ; 0.491      ;
; -0.020 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.580      ; 3.136      ;
; -0.008 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.587      ; 3.131      ;
; -0.006 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.591      ; 3.133      ;
; -0.006 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.247      ; 0.789      ;
; 0.039  ; Arena_32bitInput:inst2|Arena_32bitOutput[18]                                 ; Arena_32bitAccumulator:inst|inst2[18]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.002     ; 0.495      ;
; 0.064  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.033      ; 0.505      ;
; 0.081  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 2.586      ; 3.041      ;
; 0.081  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.036      ; 0.491      ;
; 0.124  ; Arena_32bitInput:inst2|Arena_32bitOutput[10]                                 ; Arena_32bitAccumulator:inst|inst2[10]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.080      ; 0.492      ;
; 0.149  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.240      ; 0.627      ;
; 0.152  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.238      ; 0.622      ;
; 0.153  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.244      ; 0.627      ;
; 0.154  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.245      ; 0.627      ;
; 0.163  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.252      ; 0.625      ;
; 0.167  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.244      ; 0.613      ;
; 0.168  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.246      ; 0.614      ;
; 0.169  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.250      ; 0.617      ;
; 0.170  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.663      ; 1.029      ;
; 0.192  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.136      ; 0.480      ;
; 0.200  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.672      ; 1.508      ;
; 0.207  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.297      ; 0.626      ;
; 0.209  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.288      ; 0.615      ;
; 0.211  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.299      ; 0.624      ;
; 0.215  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.660      ; 0.981      ;
; 0.217  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.307      ; 0.626      ;
; 0.218  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.166      ; 0.484      ;
; 0.218  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.308      ; 0.626      ;
; 0.220  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.171      ; 0.487      ;
; 0.224  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.665      ; 1.477      ;
; 0.235  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.189      ; 0.490      ;
; 0.236  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.653      ; 1.453      ;
; 0.238  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.597      ; 3.395      ;
; 0.245  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.665      ; 1.456      ;
; 0.256  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.675      ; 1.455      ;
; 0.264  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.667      ; 1.439      ;
; 0.277  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.226      ; 0.985      ;
; 0.313  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.038      ; 0.761      ;
; 0.319  ; Arena_32bitInput:inst2|Arena_32bitOutput[22]                                 ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.133     ; 0.084      ;
; 0.319  ; Arena_32bitInput:inst2|Arena_32bitOutput[24]                                 ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.133     ; 0.084      ;
; 0.321  ; Arena_32bitInput:inst2|Arena_32bitOutput[26]                                 ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; -0.131     ; 0.084      ;
; 0.324  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.279      ; 0.491      ;
; 0.327  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.277      ; 0.486      ;
; 0.328  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.582      ; 3.290      ;
; 0.331  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.610      ; 3.315      ;
; 0.331  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.610      ; 3.315      ;
; 0.335  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.256      ; 0.957      ;
; 0.343  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.599      ; 3.292      ;
; 0.344  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.295      ; 0.487      ;
; 0.346  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.291      ; 0.481      ;
; 0.347  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.601      ; 3.290      ;
; 0.358  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.496      ; 1.174      ;
; 0.362  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.612      ; 3.286      ;
; 0.380  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.592      ; 3.248      ;
; 0.396  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.660      ; 0.800      ;
; 0.406  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.168      ; 0.798      ;
; 0.407  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 2.598      ; 3.227      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.308 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.663      ; 0.621      ;
; -0.262 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.667      ; 0.671      ;
; -0.259 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.666      ; 0.673      ;
; -0.247 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.660      ; 0.679      ;
; -0.121 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.548      ; 0.693      ;
; 0.063  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.664      ; 0.493      ;
; 0.159  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.191      ; 0.616      ;
; 0.183  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.307      ; 0.756      ;
; 0.185  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.171      ; 0.622      ;
; 0.189  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.586      ; 3.041      ;
; 0.192  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.494      ; 0.952      ;
; 0.199  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.307      ; 0.772      ;
; 0.207  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.203      ; 0.410      ;
; 0.214  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.133      ; 0.613      ;
; 0.229  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.494      ; 0.989      ;
; 0.245  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.670      ; 1.181      ;
; 0.249  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.252      ; 0.767      ;
; 0.250  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.243      ; 0.759      ;
; 0.276  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.591      ; 3.133      ;
; 0.278  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.587      ; 3.131      ;
; 0.288  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.245      ; 0.799      ;
; 0.288  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.244      ; 0.798      ;
; 0.290  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.580      ; 3.136      ;
; 0.293  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.238      ; 0.797      ;
; 0.295  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.550      ; 0.611      ;
; 0.300  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.582      ; 3.148      ;
; 0.300  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.582      ; 3.148      ;
; 0.302  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.551      ; 0.619      ;
; 0.306  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.612      ; 3.184      ;
; 0.306  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.595      ; 3.167      ;
; 0.306  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.595      ; 3.167      ;
; 0.307  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.612      ; 3.185      ;
; 0.308  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.586      ; 3.160      ;
; 0.309  ; Arena_32bitInput:inst2|Arena_32bitOutput[15]                                 ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.009      ; 0.084      ;
; 0.309  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.586      ; 3.161      ;
; 0.310  ; Arena_32bitInput:inst2|Arena_32bitOutput[11]                                 ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.008      ; 0.084      ;
; 0.311  ; Arena_32bitInput:inst2|Arena_32bitOutput[13]                                 ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.007      ; 0.084      ;
; 0.311  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.586      ; 3.163      ;
; 0.312  ; Arena_32bitInput:inst2|Arena_32bitOutput[12]                                 ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.006      ; 0.084      ;
; 0.312  ; Arena_32bitInput:inst2|Arena_32bitOutput[14]                                 ; Arena_32bitAccumulator:inst|inst2[14]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.006      ; 0.084      ;
; 0.314  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.600      ; 3.180      ;
; 0.314  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.600      ; 3.180      ;
; 0.317  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.600      ; 3.183      ;
; 0.319  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.596      ; 3.181      ;
; 0.320  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.596      ; 3.182      ;
; 0.322  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.036      ; 0.624      ;
; 0.325  ; Arena_32bitInput:inst2|Arena_32bitOutput[19]                                 ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.007     ; 0.084      ;
; 0.326  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.036      ; 0.628      ;
; 0.326  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.595      ; 3.187      ;
; 0.327  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.600      ; 3.193      ;
; 0.343  ; Arena_32bitInput:inst2|Arena_32bitOutput[16]                                 ; Arena_32bitAccumulator:inst|inst2[16]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.025     ; 0.084      ;
; 0.345  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.582      ; 3.193      ;
; 0.345  ; Arena_32bitInput:inst2|Arena_32bitOutput[20]                                 ; Arena_32bitAccumulator:inst|inst2[20]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.027     ; 0.084      ;
; 0.345  ; Arena_32bitInput:inst2|Arena_32bitOutput[21]                                 ; Arena_32bitAccumulator:inst|inst2[21]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.027     ; 0.084      ;
; 0.346  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.150      ; 0.762      ;
; 0.346  ; Arena_32bitInput:inst2|Arena_32bitOutput[25]                                 ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.028     ; 0.084      ;
; 0.347  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.601      ; 3.214      ;
; 0.354  ; Arena_32bitInput:inst2|Arena_32bitOutput[27]                                 ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.036     ; 0.084      ;
; 0.354  ; Arena_32bitInput:inst2|Arena_32bitOutput[29]                                 ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.036     ; 0.084      ;
; 0.355  ; Arena_32bitInput:inst2|Arena_32bitOutput[28]                                 ; Arena_32bitAccumulator:inst|inst2[28]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.037     ; 0.084      ;
; 0.355  ; Arena_32bitInput:inst2|Arena_32bitOutput[31]                                 ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.037     ; 0.084      ;
; 0.355  ; Arena_32bitInput:inst2|Arena_32bitOutput[30]                                 ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.037     ; 0.084      ;
; 0.359  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.598      ; 3.223      ;
; 0.363  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.598      ; 3.227      ;
; 0.364  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.168      ; 0.798      ;
; 0.374  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.660      ; 0.800      ;
; 0.390  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.592      ; 3.248      ;
; 0.408  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.612      ; 3.286      ;
; 0.412  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.496      ; 1.174      ;
; 0.423  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.601      ; 3.290      ;
; 0.424  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.291      ; 0.481      ;
; 0.426  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.295      ; 0.487      ;
; 0.427  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.599      ; 3.292      ;
; 0.435  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.256      ; 0.957      ;
; 0.439  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.610      ; 3.315      ;
; 0.439  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.610      ; 3.315      ;
; 0.442  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.582      ; 3.290      ;
; 0.443  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.277      ; 0.486      ;
; 0.446  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.279      ; 0.491      ;
; 0.449  ; Arena_32bitInput:inst2|Arena_32bitOutput[26]                                 ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.131     ; 0.084      ;
; 0.451  ; Arena_32bitInput:inst2|Arena_32bitOutput[22]                                 ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.133     ; 0.084      ;
; 0.451  ; Arena_32bitInput:inst2|Arena_32bitOutput[24]                                 ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.133     ; 0.084      ;
; 0.457  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.038      ; 0.761      ;
; 0.493  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.226      ; 0.985      ;
; 0.506  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.667      ; 1.439      ;
; 0.514  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.675      ; 1.455      ;
; 0.525  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.665      ; 1.456      ;
; 0.532  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 2.597      ; 3.395      ;
; 0.534  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.653      ; 1.453      ;
; 0.535  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.189      ; 0.490      ;
; 0.546  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.665      ; 1.477      ;
; 0.550  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.171      ; 0.487      ;
; 0.552  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.166      ; 0.484      ;
; 0.552  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.308      ; 0.626      ;
; 0.553  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.307      ; 0.626      ;
; 0.555  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.660      ; 0.981      ;
; 0.559  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.299      ; 0.624      ;
; 0.561  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.288      ; 0.615      ;
; 0.563  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.297      ; 0.626      ;
; 0.570  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.672      ; 1.508      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_sub_add'                                                                                                                                                                     ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 1.397 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.152     ; 1.245      ;
; 1.589 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.038     ; 1.551      ;
; 1.634 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 1.598      ;
; 1.734 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 1.698      ;
; 1.736 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.133     ; 1.603      ;
; 1.809 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.033     ; 1.276      ;
; 1.818 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.243     ; 1.575      ;
; 1.843 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.307     ; 1.536      ;
; 1.892 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.191     ; 1.701      ;
; 1.902 ; Arena_32bitAccumulator:inst|inst2[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.245     ; 1.657      ;
; 1.951 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.245     ; 1.706      ;
; 1.985 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.126     ; 1.859      ;
; 1.993 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.128     ; 1.865      ;
; 1.994 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.252     ; 1.742      ;
; 2.006 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.231     ; 1.775      ;
; 2.011 ; Arena_32bitAccumulator:inst|inst2[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.171     ; 1.840      ;
; 2.035 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.307     ; 1.728      ;
; 2.036 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.244     ; 1.792      ;
; 2.048 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.156     ; 1.392      ;
; 2.114 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.166     ; 1.448      ;
; 2.133 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 2.097      ;
; 2.136 ; Arena_32bitAccumulator:inst|inst2[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.171     ; 1.465      ;
; 2.149 ; Arena_32bitAccumulator:inst|inst2[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.029     ; 2.120      ;
; 2.163 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.171     ; 1.992      ;
; 2.180 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.135     ; 2.045      ;
; 2.182 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.250     ; 1.432      ;
; 2.186 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.137     ; 2.049      ;
; 2.216 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.279     ; 1.437      ;
; 2.231 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.240     ; 1.991      ;
; 2.239 ; Arena_32bitAccumulator:inst|inst2[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.145     ; 2.094      ;
; 2.244 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.068      ; 1.812      ;
; 2.254 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.077      ; 1.831      ;
; 2.281 ; Arena_32bitAccumulator:inst|inst3[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.133     ; 2.148      ;
; 2.330 ; Arena_32bitAccumulator:inst|inst3[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.171     ; 2.159      ;
; 2.334 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.277     ; 1.557      ;
; 2.337 ; Arena_32bitAccumulator:inst|inst2[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.244     ; 1.593      ;
; 2.351 ; Arena_32bitAccumulator:inst|inst3[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.667     ; 1.684      ;
; 2.356 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.254     ; 2.102      ;
; 2.357 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 2.326      ;
; 2.362 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.128     ; 2.234      ;
; 2.383 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.029     ; 2.354      ;
; 2.384 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.170     ; 2.214      ;
; 2.417 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.150     ; 2.267      ;
; 2.419 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.135     ; 2.284      ;
; 2.423 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.238     ; 1.685      ;
; 2.425 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.494     ; 1.931      ;
; 2.441 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 2.410      ;
; 2.442 ; Arena_32bitAccumulator:inst|inst3[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.666     ; 1.776      ;
; 2.448 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.256     ; 2.192      ;
; 2.448 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.254     ; 2.194      ;
; 2.489 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.252     ; 1.737      ;
; 2.495 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.238     ; 2.257      ;
; 2.496 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.299     ; 1.697      ;
; 2.513 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.126     ; 2.387      ;
; 2.514 ; Arena_32bitAccumulator:inst|inst3[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.136     ; 1.878      ;
; 2.519 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.128     ; 2.391      ;
; 2.524 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.280     ; 1.744      ;
; 2.527 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.288     ; 1.739      ;
; 2.530 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.028     ; 2.002      ;
; 2.531 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.307     ; 1.724      ;
; 2.559 ; Arena_32bitAccumulator:inst|inst2[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.554     ; 2.005      ;
; 2.568 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.167     ; 2.401      ;
; 2.570 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.029     ; 2.541      ;
; 2.578 ; Arena_32bitAccumulator:inst|inst3[13] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.246     ; 1.832      ;
; 2.580 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.183     ; 2.397      ;
; 2.580 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.053     ; 2.527      ;
; 2.594 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.254     ; 2.340      ;
; 2.597 ; Arena_32bitAccumulator:inst|inst3[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.307     ; 2.290      ;
; 2.603 ; Arena_32bitAccumulator:inst|inst3[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.171     ; 1.932      ;
; 2.604 ; Arena_32bitAccumulator:inst|inst2[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.183     ; 2.421      ;
; 2.619 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.159     ; 2.460      ;
; 2.630 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.494     ; 2.136      ;
; 2.639 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.132     ; 2.007      ;
; 2.642 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.231     ; 2.411      ;
; 2.645 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.226     ; 2.419      ;
; 2.656 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.244     ; 1.912      ;
; 2.689 ; Arena_32bitAccumulator:inst|inst2[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.305     ; 2.384      ;
; 2.690 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.496     ; 2.194      ;
; 2.700 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.275     ; 1.925      ;
; 2.700 ; Arena_32bitAccumulator:inst|inst3[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.548     ; 2.152      ;
; 2.703 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.308     ; 1.895      ;
; 2.719 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.254     ; 2.465      ;
; 2.736 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.126     ; 2.610      ;
; 2.737 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.183     ; 2.554      ;
; 2.746 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.236     ; 2.510      ;
; 2.755 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.231     ; 2.524      ;
; 2.763 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.494     ; 2.269      ;
; 2.763 ; Arena_32bitAccumulator:inst|inst2[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.669     ; 2.094      ;
; 2.764 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.170     ; 2.594      ;
; 2.765 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.255     ; 2.510      ;
; 2.767 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.279     ; 1.988      ;
; 2.770 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.660     ; 2.110      ;
; 2.774 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.273     ; 2.001      ;
; 2.776 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.159     ; 2.617      ;
; 2.788 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.139     ; 2.149      ;
; 2.791 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.232     ; 2.559      ;
; 2.797 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.653     ; 2.144      ;
; 2.837 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.254     ; 2.083      ;
; 2.881 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.231     ; 2.150      ;
; 2.887 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.165     ; 2.222      ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[0]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[1]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[16]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[16]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[18]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[18]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[22]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[22]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[23]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[23]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[24]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[24]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[26]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[26]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[28]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[28]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[31]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[31]|datad            ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_sub_add'                                                                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 4.174  ; 4.174  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 2.227  ; 2.227  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 2.058  ; 2.058  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 1.957  ; 1.957  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 1.242  ; 1.242  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 1.403  ; 1.403  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 1.304  ; 1.304  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 1.114  ; 1.114  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 1.574  ; 1.574  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 1.831  ; 1.831  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 1.564  ; 1.564  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.977  ; 0.977  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.508  ; 0.508  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.538  ; 0.538  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 4.144  ; 4.144  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 4.174  ; 4.174  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 4.097  ; 4.097  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 4.318  ; 4.318  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 1.723  ; 1.723  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 2.015  ; 2.015  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 2.218  ; 2.218  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 1.562  ; 1.562  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 1.505  ; 1.505  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 1.269  ; 1.269  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 1.099  ; 1.099  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 1.520  ; 1.520  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 1.721  ; 1.721  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 1.473  ; 1.473  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.561  ; 0.561  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.493  ; 0.493  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.643  ; 0.643  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 4.101  ; 4.101  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 4.318  ; 4.318  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 4.081  ; 4.081  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.762  ; 0.762  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 21.758 ; 21.758 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 18.306 ; 18.306 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.320  ; 0.320  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -1.395 ; -1.395 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -1.369 ; -1.369 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -1.264 ; -1.264 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -0.544 ; -0.544 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -0.716 ; -0.716 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -0.623 ; -0.623 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -0.417 ; -0.417 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -0.732 ; -0.732 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -1.134 ; -1.134 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -0.740 ; -0.740 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -0.098 ; -0.098 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.320  ; 0.320  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.145  ; 0.145  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -3.316 ; -3.316 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -3.492 ; -3.492 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -3.270 ; -3.270 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.365  ; 0.365  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -1.044 ; -1.044 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -1.333 ; -1.333 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -1.333 ; -1.333 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -0.880 ; -0.880 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -0.676 ; -0.676 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -0.441 ; -0.441 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.431 ; -0.431 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -0.824 ; -0.824 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -1.057 ; -1.057 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -0.656 ; -0.656 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.113  ; 0.113  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.365  ; 0.365  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.186  ; 0.186  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -3.273 ; -3.273 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -3.445 ; -3.445 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -3.399 ; -3.399 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; -0.189 ; -0.189 ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -4.757 ; -4.757 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -5.312 ; -5.312 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 7.513  ; 7.513  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 6.375  ; 6.375  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 6.673  ; 6.673  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 7.513  ; 7.513  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 6.284  ; 6.284  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 6.428  ; 6.428  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 6.637  ; 6.637  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 6.431  ; 6.431  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 6.926  ; 6.926  ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 6.427  ; 6.427  ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 6.455  ; 6.455  ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 6.481  ; 6.481  ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 6.037  ; 6.037  ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 6.989  ; 6.989  ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 6.834  ; 6.834  ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 6.590  ; 6.590  ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 6.035  ; 6.035  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 7.303  ; 7.303  ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 7.002  ; 7.002  ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 6.344  ; 6.344  ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 7.062  ; 7.062  ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 6.364  ; 6.364  ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 6.737  ; 6.737  ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 6.450  ; 6.450  ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 7.191  ; 7.191  ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 6.769  ; 6.769  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 6.332  ; 6.332  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 6.766  ; 6.766  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 7.303  ; 7.303  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 6.055  ; 6.055  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 6.045  ; 6.045  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 6.773  ; 6.773  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 6.403  ; 6.403  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 6.027  ; 6.027  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 10.714 ; 10.714 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 9.649  ; 9.649  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.579  ; 7.579  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 7.780  ; 7.780  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.209  ; 7.209  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.564  ; 7.564  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 7.214  ; 7.214  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.494  ; 7.494  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 6.962  ; 6.962  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.063  ; 7.063  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.606  ; 7.606  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.021  ; 7.021  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.227  ; 7.227  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.273  ; 7.273  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 8.075  ; 8.075  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 6.815  ; 6.815  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 7.088  ; 7.088  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.414  ; 7.414  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.464  ; 7.464  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.677  ; 7.677  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.724  ; 7.724  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.154  ; 7.154  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 7.498  ; 7.498  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 7.866  ; 7.866  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 7.644  ; 7.644  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.181  ; 7.181  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.443  ; 7.443  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 6.821  ; 6.821  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 6.947  ; 6.947  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.289  ; 7.289  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.436  ; 7.436  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 6.835  ; 6.835  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.452  ; 7.452  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 7.820  ; 7.820  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.209  ; 7.209  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.806  ; 7.806  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 7.224  ; 7.224  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.534  ; 7.534  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 6.972  ; 6.972  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.053  ; 7.053  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.616  ; 7.616  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.001  ; 7.001  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.217  ; 7.217  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.413  ; 7.413  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 8.075  ; 8.075  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 6.845  ; 6.845  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 7.088  ; 7.088  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.394  ; 7.394  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.474  ; 7.474  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.257  ; 7.257  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.734  ; 7.734  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.174  ; 7.174  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 7.488  ; 7.488  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 7.896  ; 7.896  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 7.644  ; 7.644  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.181  ; 7.181  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.453  ; 7.453  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 6.821  ; 6.821  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 6.937  ; 6.937  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.299  ; 7.299  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.436  ; 7.436  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 6.835  ; 6.835  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 9.841  ; 9.841  ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 9.878  ; 9.878  ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 9.845  ; 9.845  ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 10.171 ; 10.171 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 9.909  ; 9.909  ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 9.473  ; 9.473  ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 9.954  ; 9.954  ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 10.350 ; 10.350 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 10.495 ; 10.495 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 10.095 ; 10.095 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 11.287 ; 11.287 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 11.771 ; 11.771 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 10.114 ; 10.114 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 11.318 ; 11.318 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 11.268 ; 11.268 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 11.379 ; 11.379 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 10.926 ; 10.926 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 10.274 ; 10.274 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 9.972  ; 9.972  ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 11.448 ; 11.448 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 9.928  ; 9.928  ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 10.356 ; 10.356 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 11.338 ; 11.338 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 11.807 ; 11.807 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 11.695 ; 11.695 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 12.587 ; 12.587 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 10.299 ; 10.299 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 10.043 ; 10.043 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 8.313  ; 8.313  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 8.318  ; 8.318  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 8.175  ; 8.175  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 8.022  ; 8.022  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 8.033  ; 8.033  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 8.045  ; 8.045  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 8.190  ; 8.190  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 7.597  ; 7.597  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 7.564  ; 7.564  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 7.874  ; 7.874  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 7.730  ; 7.730  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 7.871  ; 7.871  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 7.884  ; 7.884  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 7.753  ; 7.753  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 7.761  ; 7.761  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 7.720  ; 7.720  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 8.308  ; 8.308  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 8.289  ; 8.289  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 8.322  ; 8.322  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 8.294  ; 8.294  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 8.330  ; 8.330  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 8.303  ; 8.303  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 8.552  ; 8.552  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 8.262  ; 8.262  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 8.508  ; 8.508  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 8.495  ; 8.495  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 8.226  ; 8.226  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 6.035  ; 6.035  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 6.375  ; 6.375  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 6.673  ; 6.673  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 7.513  ; 7.513  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 6.284  ; 6.284  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 6.428  ; 6.428  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 6.637  ; 6.637  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 6.431  ; 6.431  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 6.926  ; 6.926  ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 6.427  ; 6.427  ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 6.455  ; 6.455  ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 6.481  ; 6.481  ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 6.037  ; 6.037  ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 6.989  ; 6.989  ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 6.834  ; 6.834  ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 6.590  ; 6.590  ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 6.035  ; 6.035  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 6.027  ; 6.027  ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 7.002  ; 7.002  ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 6.344  ; 6.344  ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 7.062  ; 7.062  ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 6.364  ; 6.364  ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 6.737  ; 6.737  ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 6.450  ; 6.450  ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 7.191  ; 7.191  ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 6.769  ; 6.769  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 6.332  ; 6.332  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 6.766  ; 6.766  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 7.303  ; 7.303  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 6.055  ; 6.055  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 6.045  ; 6.045  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 6.773  ; 6.773  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 6.403  ; 6.403  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 6.027  ; 6.027  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 10.714 ; 10.714 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 9.649  ; 9.649  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 6.815  ; 6.815  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.579  ; 7.579  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 7.780  ; 7.780  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.209  ; 7.209  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.564  ; 7.564  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 7.214  ; 7.214  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.494  ; 7.494  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 6.962  ; 6.962  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.063  ; 7.063  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.606  ; 7.606  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.021  ; 7.021  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.227  ; 7.227  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.273  ; 7.273  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 8.075  ; 8.075  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 6.815  ; 6.815  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 7.088  ; 7.088  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.414  ; 7.414  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.464  ; 7.464  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.677  ; 7.677  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.724  ; 7.724  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.154  ; 7.154  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 7.498  ; 7.498  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 7.866  ; 7.866  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 7.644  ; 7.644  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.181  ; 7.181  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.443  ; 7.443  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 6.821  ; 6.821  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 6.947  ; 6.947  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.289  ; 7.289  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.436  ; 7.436  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 6.835  ; 6.835  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 6.821  ; 6.821  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.452  ; 7.452  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 7.820  ; 7.820  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.209  ; 7.209  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.806  ; 7.806  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 7.224  ; 7.224  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.534  ; 7.534  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 6.972  ; 6.972  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.053  ; 7.053  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.616  ; 7.616  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.001  ; 7.001  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.217  ; 7.217  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.413  ; 7.413  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 8.075  ; 8.075  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 6.845  ; 6.845  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 7.088  ; 7.088  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.394  ; 7.394  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.474  ; 7.474  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.257  ; 7.257  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.734  ; 7.734  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.174  ; 7.174  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 7.488  ; 7.488  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 7.896  ; 7.896  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 7.644  ; 7.644  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.181  ; 7.181  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.453  ; 7.453  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 6.821  ; 6.821  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 6.937  ; 6.937  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.299  ; 7.299  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.436  ; 7.436  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 6.835  ; 6.835  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 9.002  ; 9.002  ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 9.007  ; 9.007  ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 8.974  ; 8.974  ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 9.302  ; 9.302  ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 9.072  ; 9.072  ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 8.638  ; 8.638  ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 9.088  ; 9.088  ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 9.569  ; 9.569  ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 9.723  ; 9.723  ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 9.334  ; 9.334  ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 10.519 ; 10.519 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 10.985 ; 10.985 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 9.333  ; 9.333  ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 10.536 ; 10.536 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 9.987  ; 9.987  ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 10.106 ; 10.106 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 9.655  ; 9.655  ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 9.005  ; 9.005  ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 8.704  ; 8.704  ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 10.184 ; 10.184 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 8.648  ; 8.648  ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 9.129  ; 9.129  ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 10.115 ; 10.115 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 10.574 ; 10.574 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 10.479 ; 10.479 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 11.372 ; 11.372 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 9.069  ; 9.069  ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 8.824  ; 8.824  ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 7.455  ; 7.455  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 7.455  ; 7.455  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 7.332  ; 7.332  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 7.159  ; 7.159  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 7.169  ; 7.169  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 7.181  ; 7.181  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 7.341  ; 7.341  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 7.180  ; 7.180  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 7.154  ; 7.154  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 7.141  ; 7.141  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 7.468  ; 7.468  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 7.325  ; 7.325  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 7.444  ; 7.444  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 7.471  ; 7.471  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 7.183  ; 7.183  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 7.191  ; 7.191  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 7.179  ; 7.179  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 7.738  ; 7.738  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 7.723  ; 7.723  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 7.753  ; 7.753  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 7.724  ; 7.724  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 8.156  ; 8.156  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 8.129  ; 8.129  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 8.377  ; 8.377  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 8.087  ; 8.087  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 8.331  ; 8.331  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 8.319  ; 8.319  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 8.049  ; 8.049  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_sub_add ; -7.781 ; -268.133      ;
; Arena_clk     ; 0.193  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -0.420 ; -5.912        ;
; Arena_sub_add ; 0.910  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Fast Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_clk       ; -1.222 ; -65.222       ;
; Arena_button[0] ; -1.222 ; -1.222        ;
; Arena_button[1] ; -1.222 ; -1.222        ;
; Arena_sub_add   ; -1.222 ; -1.222        ;
+-----------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_sub_add'                                                                                                                                                                  ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -7.781 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.332     ; 7.542      ;
; -7.741 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.332     ; 7.502      ;
; -7.659 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.332     ; 7.420      ;
; -7.646 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.339     ; 7.400      ;
; -7.602 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.340     ; 7.355      ;
; -7.599 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.340     ; 7.352      ;
; -7.596 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.388     ; 7.354      ;
; -7.556 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.388     ; 7.314      ;
; -7.489 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.361     ; 7.346      ;
; -7.485 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.340     ; 7.238      ;
; -7.474 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.388     ; 7.232      ;
; -7.461 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.395     ; 7.212      ;
; -7.449 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.361     ; 7.306      ;
; -7.417 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.396     ; 7.167      ;
; -7.414 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.396     ; 7.164      ;
; -7.406 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.339     ; 7.160      ;
; -7.367 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.361     ; 7.224      ;
; -7.354 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.368     ; 7.204      ;
; -7.348 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.244     ; 7.200      ;
; -7.310 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.369     ; 7.159      ;
; -7.308 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.244     ; 7.160      ;
; -7.307 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.369     ; 7.156      ;
; -7.300 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.396     ; 7.050      ;
; -7.246 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.332     ; 7.007      ;
; -7.226 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.244     ; 7.078      ;
; -7.221 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.395     ; 6.972      ;
; -7.213 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.251     ; 7.058      ;
; -7.207 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.388     ; 7.035      ;
; -7.193 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.369     ; 7.042      ;
; -7.169 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.252     ; 7.013      ;
; -7.167 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.388     ; 6.995      ;
; -7.166 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.252     ; 7.010      ;
; -7.141 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.326     ; 6.908      ;
; -7.114 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.368     ; 6.964      ;
; -7.112 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.334     ; 6.871      ;
; -7.085 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.388     ; 6.913      ;
; -7.072 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.395     ; 6.893      ;
; -7.061 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.388     ; 6.819      ;
; -7.052 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.252     ; 6.896      ;
; -7.051 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.374     ; 6.818      ;
; -7.028 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.396     ; 6.848      ;
; -7.025 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.396     ; 6.845      ;
; -7.017 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.334     ; 6.776      ;
; -7.011 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.374     ; 6.778      ;
; -6.973 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.251     ; 6.818      ;
; -6.956 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.382     ; 6.720      ;
; -6.954 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.361     ; 6.811      ;
; -6.929 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.374     ; 6.696      ;
; -6.927 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.390     ; 6.683      ;
; -6.916 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.381     ; 6.676      ;
; -6.911 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.396     ; 6.731      ;
; -6.910 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.333     ; 6.670      ;
; -6.872 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.382     ; 6.631      ;
; -6.869 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.382     ; 6.628      ;
; -6.849 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.355     ; 6.712      ;
; -6.832 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.390     ; 6.588      ;
; -6.832 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.395     ; 6.653      ;
; -6.830 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.338     ; 6.585      ;
; -6.827 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.339     ; 6.581      ;
; -6.820 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.363     ; 6.675      ;
; -6.813 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.244     ; 6.665      ;
; -6.755 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.382     ; 6.514      ;
; -6.725 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.378     ; 6.481      ;
; -6.725 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.389     ; 6.482      ;
; -6.725 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.363     ; 6.580      ;
; -6.708 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.238     ; 6.566      ;
; -6.685 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.378     ; 6.441      ;
; -6.679 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.246     ; 6.529      ;
; -6.676 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.381     ; 6.436      ;
; -6.672 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.388     ; 6.500      ;
; -6.645 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.394     ; 6.397      ;
; -6.642 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.395     ; 6.393      ;
; -6.618 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.362     ; 6.474      ;
; -6.603 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.378     ; 6.359      ;
; -6.590 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.385     ; 6.339      ;
; -6.584 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.246     ; 6.434      ;
; -6.567 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.382     ; 6.401      ;
; -6.546 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.386     ; 6.294      ;
; -6.543 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.386     ; 6.291      ;
; -6.538 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.367     ; 6.389      ;
; -6.538 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.390     ; 6.364      ;
; -6.535 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.368     ; 6.385      ;
; -6.526 ; Arena_32bitAccumulator:inst|inst3[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.356     ; 6.387      ;
; -6.516 ; Arena_32bitAccumulator:inst|inst2[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.374     ; 6.283      ;
; -6.505 ; Arena_32bitAccumulator:inst|inst3[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.330     ; 6.268      ;
; -6.504 ; Arena_32bitAccumulator:inst|inst2[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.338     ; 6.259      ;
; -6.486 ; Arena_32bitAccumulator:inst|inst2[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.356     ; 6.347      ;
; -6.477 ; Arena_32bitAccumulator:inst|inst2[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.245     ; 6.328      ;
; -6.443 ; Arena_32bitAccumulator:inst|inst3[5] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.390     ; 6.269      ;
; -6.435 ; Arena_32bitAccumulator:inst|inst3[8] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.335     ; 6.193      ;
; -6.429 ; Arena_32bitAccumulator:inst|inst3[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.386     ; 6.177      ;
; -6.411 ; Arena_32bitAccumulator:inst|inst3[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.368     ; 6.184      ;
; -6.404 ; Arena_32bitAccumulator:inst|inst2[0] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.356     ; 6.265      ;
; -6.397 ; Arena_32bitAccumulator:inst|inst2[6] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.250     ; 6.243      ;
; -6.394 ; Arena_32bitAccumulator:inst|inst2[7] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.251     ; 6.239      ;
; -6.391 ; Arena_32bitAccumulator:inst|inst3[1] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.363     ; 6.245      ;
; -6.382 ; Arena_32bitAccumulator:inst|inst3[4] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.376     ; 6.147      ;
; -6.350 ; Arena_32bitAccumulator:inst|inst2[3] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.385     ; 6.099      ;
; -6.347 ; Arena_32bitAccumulator:inst|inst2[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.364     ; 6.200      ;
; -6.344 ; Arena_32bitAccumulator:inst|inst3[2] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.364     ; 6.197      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.193 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit         ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.263      ; 0.168      ;
; 0.233 ; Arena_32bitInput:inst2|Arena_32bitOutput[7]                                ; Arena_32bitAccumulator:inst|inst2[7]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.085      ; 0.384      ;
; 0.236 ; Arena_32bitInput:inst2|Arena_32bitOutput[3]                                ; Arena_32bitAccumulator:inst|inst2[3]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.087      ; 0.383      ;
; 0.240 ; Arena_32bitInput:inst2|Arena_32bitOutput[4]                                ; Arena_32bitAccumulator:inst|inst2[4]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.078      ; 0.370      ;
; 0.253 ; Arena_32bitInput:inst2|Arena_32bitOutput[9]                                ; Arena_32bitAccumulator:inst|inst2[9]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.098      ; 0.377      ;
; 0.273 ; Arena_32bitInput:inst2|Arena_32bitOutput[23]                               ; Arena_32bitAccumulator:inst|inst2[23]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.049      ; 0.308      ;
; 0.299 ; Arena_32bitInput:inst2|Arena_32bitOutput[17]                               ; Arena_32bitAccumulator:inst|inst2[17]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.064      ; 0.297      ;
; 0.313 ; Arena_32bitInput:inst2|Arena_32bitOutput[5]                                ; Arena_32bitAccumulator:inst|inst2[5]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.078      ; 0.297      ;
; 0.317 ; Arena_32bitInput:inst2|Arena_32bitOutput[2]                                ; Arena_32bitAccumulator:inst|inst2[2]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.089      ; 0.304      ;
; 0.325 ; Arena_32bitInput:inst2|Arena_32bitOutput[6]                                ; Arena_32bitAccumulator:inst|inst2[6]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.099      ; 0.306      ;
; 0.325 ; Arena_32bitInput:inst2|Arena_32bitOutput[8]                                ; Arena_32bitAccumulator:inst|inst2[8]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.098      ; 0.305      ;
; 0.325 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.574      ; 1.781      ;
; 0.328 ; Arena_32bitInput:inst2|Arena_32bitOutput[1]                                ; Arena_32bitAccumulator:inst|inst2[1]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.096      ; 0.300      ;
; 0.332 ; Arena_32bitInput:inst2|Arena_32bitOutput[0]                                ; Arena_32bitAccumulator:inst|inst2[0]                          ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.098      ; 0.298      ;
; 0.361 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.560      ; 1.731      ;
; 0.370 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.580      ; 1.742      ;
; 0.370 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.580      ; 1.742      ;
; 0.374 ; Arena_32bitInput:inst2|Arena_32bitOutput[18]                               ; Arena_32bitAccumulator:inst|inst2[18]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.058      ; 0.216      ;
; 0.375 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.576      ; 1.733      ;
; 0.386 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.728      ;
; 0.387 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.570      ; 1.715      ;
; 0.396 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.573      ; 1.709      ;
; 0.397 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.573      ; 1.708      ;
; 0.403 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.564      ; 1.693      ;
; 0.404 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.564      ; 1.692      ;
; 0.405 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.564      ; 1.691      ;
; 0.406 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.572      ; 1.698      ;
; 0.406 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.572      ; 1.698      ;
; 0.406 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.562      ; 1.688      ;
; 0.409 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.573      ; 1.696      ;
; 0.413 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.577      ; 1.696      ;
; 0.413 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.577      ; 1.696      ;
; 0.414 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.577      ; 1.695      ;
; 0.418 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.560      ; 1.674      ;
; 0.418 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.696      ;
; 0.420 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.560      ; 1.672      ;
; 0.421 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.582      ; 1.693      ;
; 0.423 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.566      ; 1.675      ;
; 0.426 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.559      ; 1.665      ;
; 0.428 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.568      ; 1.672      ;
; 0.437 ; Arena_32bitInput:inst2|Arena_32bitOutput[10]                               ; Arena_32bitAccumulator:inst|inst2[10]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.116      ; 0.211      ;
; 0.486 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.578      ; 1.624      ;
; 0.494 ; Arena_32bitInput:inst2|Arena_32bitOutput[22]                               ; Arena_32bitAccumulator:inst|inst2[22]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.004      ; 0.042      ;
; 0.494 ; Arena_32bitInput:inst2|Arena_32bitOutput[24]                               ; Arena_32bitAccumulator:inst|inst2[24]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.004      ; 0.042      ;
; 0.496 ; Arena_32bitInput:inst2|Arena_32bitOutput[26]                               ; Arena_32bitAccumulator:inst|inst2[26]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.006      ; 0.042      ;
; 0.505 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.576      ; 1.603      ;
; 0.509 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.576      ; 1.599      ;
; 0.526 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.578      ; 1.584      ;
; 0.526 ; Arena_32bitInput:inst2|Arena_32bitOutput[30]                               ; Arena_32bitAccumulator:inst|inst2[30]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.036      ; 0.042      ;
; 0.527 ; Arena_32bitInput:inst2|Arena_32bitOutput[27]                               ; Arena_32bitAccumulator:inst|inst2[27]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.037      ; 0.042      ;
; 0.527 ; Arena_32bitInput:inst2|Arena_32bitOutput[28]                               ; Arena_32bitAccumulator:inst|inst2[28]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.037      ; 0.042      ;
; 0.527 ; Arena_32bitInput:inst2|Arena_32bitOutput[31]                               ; Arena_32bitAccumulator:inst|inst2[31]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.037      ; 0.042      ;
; 0.528 ; Arena_32bitInput:inst2|Arena_32bitOutput[29]                               ; Arena_32bitAccumulator:inst|inst2[29]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.038      ; 0.042      ;
; 0.532 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.577      ; 1.577      ;
; 0.533 ; Arena_32bitInput:inst2|Arena_32bitOutput[25]                               ; Arena_32bitAccumulator:inst|inst2[25]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.043      ; 0.042      ;
; 0.534 ; Arena_32bitInput:inst2|Arena_32bitOutput[20]                               ; Arena_32bitAccumulator:inst|inst2[20]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.044      ; 0.042      ;
; 0.534 ; Arena_32bitInput:inst2|Arena_32bitOutput[21]                               ; Arena_32bitAccumulator:inst|inst2[21]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.044      ; 0.042      ;
; 0.536 ; Arena_32bitInput:inst2|Arena_32bitOutput[16]                               ; Arena_32bitAccumulator:inst|inst2[16]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.046      ; 0.042      ;
; 0.547 ; Arena_32bitInput:inst2|Arena_32bitOutput[19]                               ; Arena_32bitAccumulator:inst|inst2[19]                         ; Arena_button[1] ; Arena_clk   ; 0.500        ; 0.057      ; 0.042      ;
; 0.550 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.412      ; 0.394      ;
; 0.560 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.364      ; 0.336      ;
; 0.561 ; Arena_32bitInput:inst2|Arena_32bitOutput[14]                               ; Arena_32bitAccumulator:inst|inst2[14]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.071      ; 0.042      ;
; 0.562 ; Arena_32bitInput:inst2|Arena_32bitOutput[12]                               ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.072      ; 0.042      ;
; 0.563 ; Arena_32bitInput:inst2|Arena_32bitOutput[13]                               ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.073      ; 0.042      ;
; 0.564 ; Arena_32bitInput:inst2|Arena_32bitOutput[11]                               ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.074      ; 0.042      ;
; 0.564 ; Arena_32bitInput:inst2|Arena_32bitOutput[15]                               ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[0] ; Arena_clk   ; 0.500        ; 0.074      ; 0.042      ;
; 0.566 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.248      ; 0.214      ;
; 0.575 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 1.564      ; 1.521      ;
; 0.589 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.280      ; 0.223      ;
; 0.601 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.284      ; 0.215      ;
; 0.624 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.532      ; 0.440      ;
; 0.628 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.361      ; 0.265      ;
; 0.628 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.363      ; 0.267      ;
; 0.630 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.359      ; 0.261      ;
; 0.631 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.366      ; 0.267      ;
; 0.633 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.364      ; 0.263      ;
; 0.633 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.368      ; 0.267      ;
; 0.636 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.361      ; 0.257      ;
; 0.638 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.364      ; 0.258      ;
; 0.638 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.311      ; 0.205      ;
; 0.643 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.531      ; 0.420      ;
; 0.659 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.334      ; 0.207      ;
; 0.660 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.339      ; 0.211      ;
; 0.664 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.398      ; 0.266      ;
; 0.664 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.398      ; 0.266      ;
; 0.664 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.391      ; 0.259      ;
; 0.666 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.400      ; 0.266      ;
; 0.666 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.348      ; 0.214      ;
; 0.668 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.400      ; 0.264      ;
; 0.701 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit         ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 0.274      ; 0.174      ;
; 0.706 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.388      ; 0.214      ;
; 0.708 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.387      ; 0.211      ;
; 0.718 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.397      ; 0.211      ;
; 0.719 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.528      ; 0.341      ;
; 0.722 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.395      ; 0.205      ;
; 0.775 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.508      ; 0.265      ;
; 0.780 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.507      ; 0.259      ;
; 0.825 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 1.574      ; 1.781      ;
; 0.852 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.500        ; 0.536      ; 0.216      ;
; 0.861 ; Arena_sub_add                                                              ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 1.000        ; 1.560      ; 1.731      ;
+-------+----------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                                                                                   ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                       ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; -0.420 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.535      ; 0.267      ;
; -0.401 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.539      ; 0.290      ;
; -0.397 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.535      ; 0.290      ;
; -0.386 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.529      ; 0.295      ;
; -0.352 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.505      ; 0.305      ;
; -0.241 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.351      ; 0.262      ;
; -0.224 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.339      ; 0.267      ;
; -0.224 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.483      ; 0.411      ;
; -0.220 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.399      ; 0.331      ;
; -0.210 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.398      ; 0.340      ;
; -0.210 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.482      ; 0.424      ;
; -0.202 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.309      ; 0.259      ;
; -0.195 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.564      ; 1.521      ;
; -0.184 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.364      ; 0.332      ;
; -0.175 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.362      ; 0.339      ;
; -0.173 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.539      ; 0.518      ;
; -0.169 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.367      ; 0.350      ;
; -0.168 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.365      ; 0.349      ;
; -0.168 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.364      ; 0.348      ;
; -0.165 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.282      ; 0.269      ;
; -0.165 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.284      ; 0.271      ;
; -0.156 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.341      ; 0.337      ;
; -0.152 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.577      ; 1.577      ;
; -0.146 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.336      ; 0.342      ;
; -0.146 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.578      ; 1.584      ;
; -0.129 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.576      ; 1.599      ;
; -0.126 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.482      ; 0.508      ;
; -0.125 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.576      ; 1.603      ;
; -0.107 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.374      ; 0.419      ;
; -0.106 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.578      ; 1.624      ;
; -0.102 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.280      ; 0.330      ;
; -0.100 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_32bitAccumulator:inst|Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.274      ; 0.174      ;
; -0.064 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.351      ; 0.439      ;
; -0.056 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.537      ; 0.633      ;
; -0.048 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.568      ; 1.672      ;
; -0.047 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.542      ; 0.647      ;
; -0.046 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.559      ; 1.665      ;
; -0.045 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.535      ; 0.642      ;
; -0.043 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.566      ; 1.675      ;
; -0.042 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.524      ; 0.634      ;
; -0.041 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.582      ; 1.693      ;
; -0.040 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.560      ; 1.672      ;
; -0.039 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.534      ; 0.647      ;
; -0.038 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.582      ; 1.696      ;
; -0.038 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.560      ; 1.674      ;
; -0.034 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.577      ; 1.695      ;
; -0.033 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.577      ; 1.696      ;
; -0.033 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.577      ; 1.696      ;
; -0.029 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.573      ; 1.696      ;
; -0.026 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.562      ; 1.688      ;
; -0.026 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.572      ; 1.698      ;
; -0.026 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.572      ; 1.698      ;
; -0.025 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.564      ; 1.691      ;
; -0.024 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.564      ; 1.692      ;
; -0.023 ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 0.540      ; 0.669      ;
; -0.023 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.564      ; 1.693      ;
; -0.017 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.573      ; 1.708      ;
; -0.016 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.573      ; 1.709      ;
; -0.007 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[0]                          ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.570      ; 1.715      ;
; -0.006 ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.582      ; 1.728      ;
; 0.005  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.576      ; 1.733      ;
; 0.010  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.580      ; 1.742      ;
; 0.010  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.580      ; 1.742      ;
; 0.019  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[27]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.560      ; 1.731      ;
; 0.028  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ; Arena_32bitAccumulator:inst|inst3[9]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.536      ; 0.216      ;
; 0.055  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; 0.000        ; 1.574      ; 1.781      ;
; 0.100  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ; Arena_32bitAccumulator:inst|inst3[21]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.507      ; 0.259      ;
; 0.105  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ; Arena_32bitAccumulator:inst|inst3[23]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.508      ; 0.265      ;
; 0.158  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ; Arena_32bitAccumulator:inst|inst3[14]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.395      ; 0.205      ;
; 0.161  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ; Arena_32bitAccumulator:inst|inst3[12]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.528      ; 0.341      ;
; 0.162  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ; Arena_32bitAccumulator:inst|inst3[20]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.397      ; 0.211      ;
; 0.172  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_32bitAccumulator:inst|inst3[24]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.387      ; 0.211      ;
; 0.174  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_32bitAccumulator:inst|inst3[26]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.388      ; 0.214      ;
; 0.212  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_32bitAccumulator:inst|inst3[28]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.400      ; 0.264      ;
; 0.214  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ; Arena_32bitAccumulator:inst|inst3[1]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.348      ; 0.214      ;
; 0.214  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ; Arena_32bitAccumulator:inst|inst3[31]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.400      ; 0.266      ;
; 0.216  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ; Arena_32bitAccumulator:inst|inst3[4]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.398      ; 0.266      ;
; 0.216  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ; Arena_32bitAccumulator:inst|inst3[5]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.398      ; 0.266      ;
; 0.216  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ; Arena_32bitAccumulator:inst|inst3[15]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.391      ; 0.259      ;
; 0.220  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_32bitAccumulator:inst|inst3[2]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.339      ; 0.211      ;
; 0.221  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_32bitAccumulator:inst|inst3[3]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.334      ; 0.207      ;
; 0.237  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ; Arena_32bitAccumulator:inst|inst3[19]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.531      ; 0.420      ;
; 0.242  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.311      ; 0.205      ;
; 0.242  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ; Arena_32bitAccumulator:inst|inst3[13]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.364      ; 0.258      ;
; 0.244  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ; Arena_32bitAccumulator:inst|inst3[11]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.361      ; 0.257      ;
; 0.247  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ; Arena_32bitAccumulator:inst|inst3[22]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.368      ; 0.267      ;
; 0.247  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_32bitAccumulator:inst|inst3[30]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.364      ; 0.263      ;
; 0.249  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_32bitAccumulator:inst|inst3[18]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.366      ; 0.267      ;
; 0.250  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_32bitAccumulator:inst|inst3[10]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.359      ; 0.261      ;
; 0.252  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_32bitAccumulator:inst|inst3[8]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.361      ; 0.265      ;
; 0.252  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ; Arena_32bitAccumulator:inst|inst3[25]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.363      ; 0.267      ;
; 0.256  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ; Arena_32bitAccumulator:inst|inst3[7]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.532      ; 0.440      ;
; 0.279  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ; Arena_32bitAccumulator:inst|inst3[17]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.284      ; 0.215      ;
; 0.291  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_32bitAccumulator:inst|inst3[16]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.280      ; 0.223      ;
; 0.305  ; Arena_sub_add                                                                ; Arena_32bitAccumulator:inst|inst3[6]                          ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 1.564      ; 1.521      ;
; 0.314  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_32bitAccumulator:inst|inst3[29]                         ; Arena_sub_add   ; Arena_clk   ; -0.500       ; 0.248      ; 0.214      ;
; 0.316  ; Arena_32bitInput:inst2|Arena_32bitOutput[11]                                 ; Arena_32bitAccumulator:inst|inst2[11]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.074      ; 0.042      ;
; 0.316  ; Arena_32bitInput:inst2|Arena_32bitOutput[15]                                 ; Arena_32bitAccumulator:inst|inst2[15]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.074      ; 0.042      ;
; 0.317  ; Arena_32bitInput:inst2|Arena_32bitOutput[13]                                 ; Arena_32bitAccumulator:inst|inst2[13]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.073      ; 0.042      ;
; 0.318  ; Arena_32bitInput:inst2|Arena_32bitOutput[12]                                 ; Arena_32bitAccumulator:inst|inst2[12]                         ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.072      ; 0.042      ;
+--------+------------------------------------------------------------------------------+---------------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_sub_add'                                                                                                                                                                     ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.910 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.337     ; 0.573      ;
; 0.986 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.280     ; 0.706      ;
; 1.025 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.282     ; 0.743      ;
; 1.061 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.284     ; 0.777      ;
; 1.067 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.332     ; 0.735      ;
; 1.078 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.364     ; 0.714      ;
; 1.098 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.399     ; 0.699      ;
; 1.128 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.351     ; 0.777      ;
; 1.128 ; Arena_32bitAccumulator:inst|inst2[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.367     ; 0.761      ;
; 1.146 ; Arena_32bitAccumulator:inst|inst3[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.367     ; 0.779      ;
; 1.162 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.362     ; 0.800      ;
; 1.173 ; Arena_32bitAccumulator:inst|inst2[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.339     ; 0.834      ;
; 1.173 ; Arena_32bitAccumulator:inst|inst3[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.365     ; 0.808      ;
; 1.175 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.359     ; 0.816      ;
; 1.175 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.327     ; 0.848      ;
; 1.177 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.323     ; 0.854      ;
; 1.185 ; Arena_32bitAccumulator:inst|inst3[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.398     ; 0.787      ;
; 1.236 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.284     ; 0.952      ;
; 1.240 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.339     ; 0.901      ;
; 1.244 ; Arena_32bitAccumulator:inst|inst2[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.276     ; 0.968      ;
; 1.251 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.329     ; 0.922      ;
; 1.252 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.333     ; 0.919      ;
; 1.271 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.365     ; 0.906      ;
; 1.287 ; Arena_32bitAccumulator:inst|inst2[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.321     ; 0.966      ;
; 1.297 ; Arena_32bitAccumulator:inst|inst3[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.309     ; 0.988      ;
; 1.305 ; Arena_32bitAccumulator:inst|inst3[23] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.539     ; 0.766      ;
; 1.317 ; Arena_32bitAccumulator:inst|inst3[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.339     ; 0.978      ;
; 1.332 ; Arena_32bitAccumulator:inst|inst2[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.365     ; 0.967      ;
; 1.334 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.323     ; 1.011      ;
; 1.341 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.277     ; 1.064      ;
; 1.348 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.274     ; 1.074      ;
; 1.351 ; Arena_32bitAccumulator:inst|inst2[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.338     ; 1.013      ;
; 1.352 ; Arena_32bitAccumulator:inst|inst3[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.535     ; 0.817      ;
; 1.357 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.341     ; 1.016      ;
; 1.358 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.482     ; 0.876      ;
; 1.358 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.328     ; 1.030      ;
; 1.363 ; Arena_32bitAccumulator:inst|inst2[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.279     ; 1.084      ;
; 1.367 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.364     ; 1.003      ;
; 1.370 ; Arena_32bitAccumulator:inst|inst2[22] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.368     ; 1.002      ;
; 1.371 ; Arena_32bitAccumulator:inst|inst3[16] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.280     ; 0.591      ;
; 1.374 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.374     ; 1.000      ;
; 1.410 ; Arena_32bitAccumulator:inst|inst3[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.399     ; 1.011      ;
; 1.414 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.274     ; 1.140      ;
; 1.417 ; Arena_32bitAccumulator:inst|inst2[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.510     ; 0.907      ;
; 1.423 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.323     ; 1.100      ;
; 1.424 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.327     ; 1.097      ;
; 1.425 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.371     ; 1.054      ;
; 1.426 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.288     ; 1.138      ;
; 1.427 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.335     ; 1.092      ;
; 1.440 ; Arena_32bitAccumulator:inst|inst2[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.359     ; 1.081      ;
; 1.446 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.483     ; 0.963      ;
; 1.452 ; Arena_32bitAccumulator:inst|inst3[27] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.351     ; 1.101      ;
; 1.454 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.328     ; 1.126      ;
; 1.456 ; Arena_32bitAccumulator:inst|inst2[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.344     ; 1.112      ;
; 1.457 ; Arena_32bitAccumulator:inst|inst2[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.398     ; 1.059      ;
; 1.474 ; Arena_32bitAccumulator:inst|inst3[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.482     ; 0.992      ;
; 1.474 ; Arena_32bitAccumulator:inst|inst2[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.344     ; 1.130      ;
; 1.481 ; Arena_32bitAccumulator:inst|inst3[12] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.529     ; 0.952      ;
; 1.482 ; Arena_32bitAccumulator:inst|inst3[21] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.505     ; 0.977      ;
; 1.489 ; Arena_32bitAccumulator:inst|inst3[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.344     ; 0.645      ;
; 1.489 ; Arena_32bitAccumulator:inst|inst3[1]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.338     ; 1.151      ;
; 1.490 ; Arena_32bitAccumulator:inst|inst2[31] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.327     ; 1.163      ;
; 1.492 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.359     ; 1.133      ;
; 1.493 ; Arena_32bitAccumulator:inst|inst2[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.358     ; 1.135      ;
; 1.493 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.371     ; 1.122      ;
; 1.494 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.328     ; 1.166      ;
; 1.496 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.344     ; 1.152      ;
; 1.499 ; Arena_32bitAccumulator:inst|inst3[3]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.334     ; 0.665      ;
; 1.501 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.524     ; 0.977      ;
; 1.504 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.373     ; 1.131      ;
; 1.509 ; Arena_32bitAccumulator:inst|inst2[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.482     ; 1.027      ;
; 1.515 ; Arena_32bitAccumulator:inst|inst2[19] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.538     ; 0.977      ;
; 1.518 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.360     ; 1.158      ;
; 1.527 ; Arena_32bitAccumulator:inst|inst3[10] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.359     ; 0.668      ;
; 1.541 ; Arena_32bitAccumulator:inst|inst2[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.339     ; 0.702      ;
; 1.547 ; Arena_32bitAccumulator:inst|inst3[26] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.388     ; 0.659      ;
; 1.556 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.367     ; 1.189      ;
; 1.557 ; Arena_32bitAccumulator:inst|inst3[9]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.535     ; 1.022      ;
; 1.574 ; Arena_32bitAccumulator:inst|inst3[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.248     ; 0.826      ;
; 1.590 ; Arena_32bitAccumulator:inst|inst3[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.387     ; 0.703      ;
; 1.590 ; Arena_32bitAccumulator:inst|inst2[29] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.242     ; 0.848      ;
; 1.592 ; Arena_32bitAccumulator:inst|inst2[18] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.366     ; 0.726      ;
; 1.594 ; Arena_32bitAccumulator:inst|inst3[17] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.366     ; 1.228      ;
; 1.610 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.483     ; 1.127      ;
; 1.612 ; Arena_32bitAccumulator:inst|inst3[25] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.368     ; 1.244      ;
; 1.615 ; Arena_32bitAccumulator:inst|inst3[0]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.537     ; 1.078      ;
; 1.619 ; Arena_32bitAccumulator:inst|inst2[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.336     ; 1.283      ;
; 1.623 ; Arena_32bitAccumulator:inst|inst2[24] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.367     ; 1.256      ;
; 1.635 ; Arena_32bitAccumulator:inst|inst3[30] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.364     ; 0.771      ;
; 1.637 ; Arena_32bitAccumulator:inst|inst2[4]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.397     ; 1.240      ;
; 1.656 ; Arena_32bitAccumulator:inst|inst3[8]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.361     ; 0.795      ;
; 1.657 ; Arena_32bitAccumulator:inst|inst3[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.267     ; 1.390      ;
; 1.657 ; Arena_32bitAccumulator:inst|inst3[5]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.317     ; 1.340      ;
; 1.660 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.323     ; 1.337      ;
; 1.661 ; Arena_32bitAccumulator:inst|inst2[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.327     ; 1.334      ;
; 1.663 ; Arena_32bitAccumulator:inst|inst3[6]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.311     ; 0.852      ;
; 1.663 ; Arena_32bitAccumulator:inst|inst3[2]  ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.336     ; 1.327      ;
; 1.665 ; Arena_32bitAccumulator:inst|inst2[20] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.471     ; 1.194      ;
; 1.670 ; Arena_32bitAccumulator:inst|inst3[28] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.400     ; 0.770      ;
; 1.670 ; Arena_32bitAccumulator:inst|inst2[15] ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.276     ; 1.394      ;
+-------+---------------------------------------+------------------------------------------------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_32bitAccumulator:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[0]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_32bitOutput[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[1]'                                                                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_32bitOutput[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clk_delay_ctrl|clkout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[16]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[16]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[17]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[18]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[18]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[19]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[20]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[21]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[22]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[22]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[23]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[23]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[24]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[24]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[25]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[26]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[26]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[27]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[28]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[28]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[29]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[30]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[31]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_32bitOutput[31]|datad            ;
+--------+--------------+----------------+------------------+-----------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_sub_add'                                                                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[10]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[11]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[12]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[13]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[14]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[15]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[16]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[17]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[18]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[19]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[1]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[20]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[21]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[22]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[23]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[24]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[25]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[26]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[27]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[28]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[29]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[30]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[31]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[4]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[7]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[8]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_AccumOut_32bit[9]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAccumulator:inst|Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 2.276  ; 2.276  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 0.874  ; 0.874  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 0.790  ; 0.790  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 0.776  ; 0.776  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 0.452  ; 0.452  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 0.481  ; 0.481  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 0.421  ; 0.421  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 0.336  ; 0.336  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 0.597  ; 0.597  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 0.711  ; 0.711  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 0.598  ; 0.598  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.195  ; 0.195  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -0.004 ; -0.004 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -0.001 ; -0.001 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 2.276  ; 2.276  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 2.276  ; 2.276  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 2.251  ; 2.251  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 2.325  ; 2.325  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 0.626  ; 0.626  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 0.759  ; 0.759  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 0.874  ; 0.874  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 0.568  ; 0.568  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 0.518  ; 0.518  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 0.389  ; 0.389  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 0.321  ; 0.321  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 0.560  ; 0.560  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 0.646  ; 0.646  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 0.536  ; 0.536  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -0.006 ; -0.006 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -0.031 ; -0.031 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.035  ; 0.035  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 2.241  ; 2.241  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 2.325  ; 2.325  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 2.225  ; 2.225  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.175  ; 0.175  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 9.911  ; 9.911  ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 8.422  ; 8.422  ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.353  ; 0.353  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.523 ; -0.523 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.507 ; -0.507 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -0.490 ; -0.490 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -0.166 ; -0.166 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -0.202 ; -0.202 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -0.143 ; -0.143 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -0.048 ; -0.048 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -0.241 ; -0.241 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -0.422 ; -0.422 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -0.252 ; -0.252 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.172  ; 0.172  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.353  ; 0.353  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.280  ; 0.280  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -1.927 ; -1.927 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -1.997 ; -1.997 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -1.904 ; -1.904 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.390  ; 0.390  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -0.350 ; -0.350 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.480 ; -0.480 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -0.504 ; -0.504 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -0.289 ; -0.289 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -0.169 ; -0.169 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -0.040 ; -0.040 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.050 ; -0.050 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -0.273 ; -0.273 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -0.378 ; -0.378 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -0.192 ; -0.192 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.280  ; 0.280  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.390  ; 0.390  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.313  ; 0.313  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -1.892 ; -1.892 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -1.958 ; -1.958 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -1.946 ; -1.946 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.195  ; 0.195  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -2.753 ; -2.753 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -2.964 ; -2.964 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 4.029 ; 4.029 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 3.435 ; 3.435 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 3.573 ; 3.573 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 4.029 ; 4.029 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 3.388 ; 3.388 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 3.464 ; 3.464 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 3.567 ; 3.567 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 3.478 ; 3.478 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 3.732 ; 3.732 ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 3.474 ; 3.474 ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 3.500 ; 3.500 ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 3.512 ; 3.512 ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 3.300 ; 3.300 ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 3.767 ; 3.767 ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 3.683 ; 3.683 ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 3.584 ; 3.584 ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 3.303 ; 3.303 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 3.907 ; 3.907 ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 3.837 ; 3.837 ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 3.439 ; 3.439 ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 3.799 ; 3.799 ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 3.467 ; 3.467 ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 3.687 ; 3.687 ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 3.486 ; 3.486 ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 3.873 ; 3.873 ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 3.644 ; 3.644 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 3.431 ; 3.431 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 3.723 ; 3.723 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 3.907 ; 3.907 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 3.318 ; 3.318 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 3.307 ; 3.307 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 3.691 ; 3.691 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 3.495 ; 3.495 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 3.297 ; 3.297 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 5.472 ; 5.472 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 5.188 ; 5.188 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 4.514 ; 4.514 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.181 ; 4.181 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.262 ; 4.262 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 3.995 ; 3.995 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 4.010 ; 4.010 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 4.127 ; 4.127 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 3.881 ; 3.881 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 3.934 ; 3.934 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.024 ; 4.024 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 4.031 ; 4.031 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 4.460 ; 4.460 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 3.763 ; 3.763 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 4.514 ; 4.514 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.076 ; 4.076 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 4.216 ; 4.216 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 4.208 ; 4.208 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 3.941 ; 3.941 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 4.123 ; 4.123 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 4.288 ; 4.288 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 4.081 ; 4.081 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 3.770 ; 3.770 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 3.870 ; 3.870 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.041 ; 4.041 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 3.856 ; 3.856 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 4.514 ; 4.514 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.302 ; 4.302 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 3.995 ; 3.995 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 4.300 ; 4.300 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 4.020 ; 4.020 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 4.167 ; 4.167 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 3.891 ; 3.891 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 3.890 ; 3.890 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 3.914 ; 3.914 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.014 ; 4.014 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 4.074 ; 4.074 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 4.460 ; 4.460 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 3.793 ; 3.793 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.514 ; 4.514 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.056 ; 4.056 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 4.218 ; 4.218 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 4.113 ; 4.113 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 4.318 ; 4.318 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 3.770 ; 3.770 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 3.860 ; 3.860 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 3.856 ; 3.856 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 5.206 ; 5.206 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 5.202 ; 5.202 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 5.188 ; 5.188 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 5.438 ; 5.438 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 5.286 ; 5.286 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 5.098 ; 5.098 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 5.293 ; 5.293 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.490 ; 5.490 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.530 ; 5.530 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 5.316 ; 5.316 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 5.798 ; 5.798 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.997 ; 5.997 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 5.319 ; 5.319 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 5.934 ; 5.934 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 5.897 ; 5.897 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.846 ; 5.846 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.670 ; 5.670 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 5.418 ; 5.418 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 5.261 ; 5.261 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.831 ; 5.831 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 5.235 ; 5.235 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 5.440 ; 5.440 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.862 ; 5.862 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 6.257 ; 6.257 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 6.175 ; 6.175 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 6.534 ; 6.534 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 5.397 ; 5.397 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 5.310 ; 5.310 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 4.429 ; 4.429 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 4.433 ; 4.433 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 4.380 ; 4.380 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 4.287 ; 4.287 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 4.312 ; 4.312 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 4.308 ; 4.308 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 4.371 ; 4.371 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 4.106 ; 4.106 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 4.081 ; 4.081 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 4.082 ; 4.082 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.224 ; 4.224 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 4.151 ; 4.151 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.219 ; 4.219 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 4.232 ; 4.232 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 4.165 ; 4.165 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 4.158 ; 4.158 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 4.154 ; 4.154 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.443 ; 4.443 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.440 ; 4.440 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.435 ; 4.435 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.425 ; 4.425 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.485 ; 4.485 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.477 ; 4.477 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.572 ; 4.572 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.428 ; 4.428 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.550 ; 4.550 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.558 ; 4.558 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.433 ; 4.433 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 3.300 ; 3.300 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 3.435 ; 3.435 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 3.573 ; 3.573 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 4.029 ; 4.029 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 3.388 ; 3.388 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 3.464 ; 3.464 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 3.567 ; 3.567 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 3.478 ; 3.478 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 3.732 ; 3.732 ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 3.474 ; 3.474 ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 3.500 ; 3.500 ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 3.512 ; 3.512 ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 3.300 ; 3.300 ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 3.767 ; 3.767 ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 3.683 ; 3.683 ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 3.584 ; 3.584 ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 3.303 ; 3.303 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 3.297 ; 3.297 ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 3.837 ; 3.837 ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 3.439 ; 3.439 ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 3.799 ; 3.799 ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 3.467 ; 3.467 ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 3.687 ; 3.687 ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 3.486 ; 3.486 ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 3.873 ; 3.873 ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 3.644 ; 3.644 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 3.431 ; 3.431 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 3.723 ; 3.723 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 3.907 ; 3.907 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 3.318 ; 3.318 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 3.307 ; 3.307 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 3.691 ; 3.691 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 3.495 ; 3.495 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 3.297 ; 3.297 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 5.472 ; 5.472 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 5.188 ; 5.188 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 3.763 ; 3.763 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.181 ; 4.181 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.262 ; 4.262 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 3.995 ; 3.995 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 4.010 ; 4.010 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 4.127 ; 4.127 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 3.881 ; 3.881 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 3.934 ; 3.934 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.024 ; 4.024 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 4.031 ; 4.031 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 4.460 ; 4.460 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 3.763 ; 3.763 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 4.514 ; 4.514 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.076 ; 4.076 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 4.216 ; 4.216 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 4.208 ; 4.208 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 3.941 ; 3.941 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 4.123 ; 4.123 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 4.288 ; 4.288 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 4.081 ; 4.081 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 3.770 ; 3.770 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 3.870 ; 3.870 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.041 ; 4.041 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 3.856 ; 3.856 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 3.770 ; 3.770 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.302 ; 4.302 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 3.995 ; 3.995 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 4.300 ; 4.300 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 4.020 ; 4.020 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 4.167 ; 4.167 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 3.891 ; 3.891 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 3.890 ; 3.890 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 3.914 ; 3.914 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.014 ; 4.014 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 4.074 ; 4.074 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 4.460 ; 4.460 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 3.793 ; 3.793 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.514 ; 4.514 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.056 ; 4.056 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 4.218 ; 4.218 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 4.113 ; 4.113 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 4.318 ; 4.318 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 3.770 ; 3.770 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 3.860 ; 3.860 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 3.856 ; 3.856 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 4.814 ; 4.814 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 4.807 ; 4.807 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 4.787 ; 4.787 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 5.046 ; 5.046 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 4.892 ; 4.892 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 4.704 ; 4.704 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 4.901 ; 4.901 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.138 ; 5.138 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.187 ; 5.187 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 4.981 ; 4.981 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 5.457 ; 5.457 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.640 ; 5.640 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 4.969 ; 4.969 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 5.584 ; 5.584 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 5.335 ; 5.335 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.290 ; 5.290 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.112 ; 5.112 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 4.866 ; 4.866 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 4.710 ; 4.710 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.284 ; 5.284 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 4.671 ; 4.671 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 4.870 ; 4.870 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.290 ; 5.290 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 5.680 ; 5.680 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 5.602 ; 5.602 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 5.963 ; 5.963 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 4.820 ; 4.820 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 4.742 ; 4.742 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 4.031 ; 4.031 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 4.034 ; 4.034 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 3.979 ; 3.979 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 3.891 ; 3.891 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 3.909 ; 3.909 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 3.910 ; 3.910 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 3.983 ; 3.983 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 3.913 ; 3.913 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 3.884 ; 3.884 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 3.879 ; 3.879 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.041 ; 4.041 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 3.968 ; 3.968 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.015 ; 4.015 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 4.042 ; 4.042 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 3.938 ; 3.938 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 3.937 ; 3.937 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 3.933 ; 3.933 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.221 ; 4.221 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.214 ; 4.214 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.215 ; 4.215 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.204 ; 4.204 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.407 ; 4.407 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.403 ; 4.403 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.498 ; 4.498 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.355 ; 4.355 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.480 ; 4.480 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.485 ; 4.485 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.360 ; 4.360 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -18.423  ; -0.420 ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[1] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_clk       ; -0.695   ; -0.420 ; N/A      ; N/A     ; -1.222              ;
;  Arena_sub_add   ; -18.423  ; 0.910  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -658.274 ; -5.912 ; 0.0      ; 0.0     ; -68.888             ;
;  Arena_button[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_button[1] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
;  Arena_clk       ; -4.817   ; -5.912 ; N/A      ; N/A     ; -65.222             ;
;  Arena_sub_add   ; -653.457 ; 0.000  ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 4.174  ; 4.174  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 2.227  ; 2.227  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 2.058  ; 2.058  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 1.957  ; 1.957  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 1.242  ; 1.242  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 1.403  ; 1.403  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 1.304  ; 1.304  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 1.114  ; 1.114  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 1.574  ; 1.574  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 1.831  ; 1.831  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 1.564  ; 1.564  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.977  ; 0.977  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.508  ; 0.508  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.538  ; 0.538  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 4.144  ; 4.144  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 4.174  ; 4.174  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 4.097  ; 4.097  ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 4.318  ; 4.318  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 1.723  ; 1.723  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 2.015  ; 2.015  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 2.218  ; 2.218  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 1.562  ; 1.562  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 1.505  ; 1.505  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 1.269  ; 1.269  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 1.099  ; 1.099  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 1.520  ; 1.520  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 1.721  ; 1.721  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 1.473  ; 1.473  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.561  ; 0.561  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.493  ; 0.493  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.643  ; 0.643  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 4.101  ; 4.101  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 4.318  ; 4.318  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 4.081  ; 4.081  ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.762  ; 0.762  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; 21.758 ; 21.758 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; 18.306 ; 18.306 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 0.353  ; 0.353  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.523 ; -0.523 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.507 ; -0.507 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -0.490 ; -0.490 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -0.166 ; -0.166 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -0.202 ; -0.202 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -0.143 ; -0.143 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -0.048 ; -0.048 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -0.241 ; -0.241 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -0.422 ; -0.422 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -0.252 ; -0.252 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 0.172  ; 0.172  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 0.353  ; 0.353  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 0.280  ; 0.280  ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -1.927 ; -1.927 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -1.997 ; -1.997 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -1.904 ; -1.904 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 0.390  ; 0.390  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -0.350 ; -0.350 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.480 ; -0.480 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -0.504 ; -0.504 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -0.289 ; -0.289 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -0.169 ; -0.169 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -0.040 ; -0.040 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -0.050 ; -0.050 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -0.273 ; -0.273 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -0.378 ; -0.378 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -0.192 ; -0.192 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 0.280  ; 0.280  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 0.390  ; 0.390  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 0.313  ; 0.313  ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -1.892 ; -1.892 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -1.958 ; -1.958 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -1.946 ; -1.946 ; Rise       ; Arena_button[1] ;
; Arena_sub_add        ; Arena_clk       ; 0.195  ; 0.195  ; Fall       ; Arena_clk       ;
; Arena_Cin_32bit      ; Arena_sub_add   ; -2.753 ; -2.753 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit      ; Arena_sub_add   ; -2.964 ; -2.964 ; Fall       ; Arena_sub_add   ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+--------+--------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 7.513  ; 7.513  ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 6.375  ; 6.375  ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 6.673  ; 6.673  ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 7.513  ; 7.513  ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 6.284  ; 6.284  ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 6.428  ; 6.428  ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 6.637  ; 6.637  ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 6.431  ; 6.431  ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 6.926  ; 6.926  ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 6.427  ; 6.427  ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 6.455  ; 6.455  ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 6.481  ; 6.481  ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 6.037  ; 6.037  ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 6.989  ; 6.989  ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 6.834  ; 6.834  ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 6.590  ; 6.590  ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 6.035  ; 6.035  ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 7.303  ; 7.303  ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 7.002  ; 7.002  ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 6.344  ; 6.344  ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 7.062  ; 7.062  ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 6.364  ; 6.364  ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 6.737  ; 6.737  ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 6.450  ; 6.450  ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 7.191  ; 7.191  ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 6.769  ; 6.769  ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 6.332  ; 6.332  ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 6.766  ; 6.766  ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 7.303  ; 7.303  ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 6.055  ; 6.055  ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 6.045  ; 6.045  ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 6.773  ; 6.773  ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 6.403  ; 6.403  ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 6.027  ; 6.027  ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 10.714 ; 10.714 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 9.649  ; 9.649  ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 7.579  ; 7.579  ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 7.780  ; 7.780  ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 7.209  ; 7.209  ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 7.564  ; 7.564  ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 7.214  ; 7.214  ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 7.494  ; 7.494  ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 6.962  ; 6.962  ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 7.063  ; 7.063  ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 7.606  ; 7.606  ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 7.021  ; 7.021  ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 7.227  ; 7.227  ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 7.273  ; 7.273  ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 8.075  ; 8.075  ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 6.815  ; 6.815  ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 7.088  ; 7.088  ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 7.414  ; 7.414  ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 7.464  ; 7.464  ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 7.677  ; 7.677  ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 7.724  ; 7.724  ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 7.154  ; 7.154  ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 7.498  ; 7.498  ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 7.866  ; 7.866  ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 7.644  ; 7.644  ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 7.181  ; 7.181  ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 7.443  ; 7.443  ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 6.821  ; 6.821  ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 6.947  ; 6.947  ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 7.289  ; 7.289  ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 7.436  ; 7.436  ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 6.835  ; 6.835  ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 7.452  ; 7.452  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 7.820  ; 7.820  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 7.209  ; 7.209  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 7.806  ; 7.806  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 7.224  ; 7.224  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 7.534  ; 7.534  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 6.972  ; 6.972  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 7.053  ; 7.053  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 7.616  ; 7.616  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 7.001  ; 7.001  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 7.217  ; 7.217  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 7.413  ; 7.413  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 8.075  ; 8.075  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 6.845  ; 6.845  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 7.088  ; 7.088  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 8.179  ; 8.179  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 7.394  ; 7.394  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 7.474  ; 7.474  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 7.257  ; 7.257  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 7.734  ; 7.734  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 7.174  ; 7.174  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 7.488  ; 7.488  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 7.896  ; 7.896  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 7.644  ; 7.644  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 7.181  ; 7.181  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 7.453  ; 7.453  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 6.821  ; 6.821  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 6.937  ; 6.937  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 7.299  ; 7.299  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 7.436  ; 7.436  ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 6.835  ; 6.835  ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 9.841  ; 9.841  ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 9.878  ; 9.878  ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 9.845  ; 9.845  ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 10.171 ; 10.171 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 9.909  ; 9.909  ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 9.473  ; 9.473  ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 9.954  ; 9.954  ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 10.350 ; 10.350 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 10.495 ; 10.495 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 10.095 ; 10.095 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 11.287 ; 11.287 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 11.771 ; 11.771 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 10.114 ; 10.114 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 11.318 ; 11.318 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 11.268 ; 11.268 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 11.379 ; 11.379 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 10.926 ; 10.926 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 10.274 ; 10.274 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 9.972  ; 9.972  ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 11.448 ; 11.448 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 9.928  ; 9.928  ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 10.356 ; 10.356 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 11.338 ; 11.338 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 11.807 ; 11.807 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 11.695 ; 11.695 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 12.587 ; 12.587 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 10.299 ; 10.299 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 10.043 ; 10.043 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 8.313  ; 8.313  ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 8.318  ; 8.318  ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 8.175  ; 8.175  ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 8.022  ; 8.022  ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 8.033  ; 8.033  ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 8.045  ; 8.045  ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 8.190  ; 8.190  ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 7.597  ; 7.597  ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 7.575  ; 7.575  ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 7.564  ; 7.564  ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 7.874  ; 7.874  ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 7.730  ; 7.730  ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 7.871  ; 7.871  ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 7.884  ; 7.884  ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 7.753  ; 7.753  ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 7.761  ; 7.761  ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 7.720  ; 7.720  ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 8.308  ; 8.308  ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 8.289  ; 8.289  ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 8.322  ; 8.322  ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 8.294  ; 8.294  ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 8.330  ; 8.330  ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 8.303  ; 8.303  ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 8.552  ; 8.552  ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 8.262  ; 8.262  ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 8.508  ; 8.508  ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 8.495  ; 8.495  ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 8.226  ; 8.226  ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Data Port                 ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------+-----------------+-------+-------+------------+-----------------+
; Arena_A[*]                ; Arena_button[0] ; 3.300 ; 3.300 ; Rise       ; Arena_button[0] ;
;  Arena_A[0]               ; Arena_button[0] ; 3.435 ; 3.435 ; Rise       ; Arena_button[0] ;
;  Arena_A[1]               ; Arena_button[0] ; 3.573 ; 3.573 ; Rise       ; Arena_button[0] ;
;  Arena_A[2]               ; Arena_button[0] ; 4.029 ; 4.029 ; Rise       ; Arena_button[0] ;
;  Arena_A[3]               ; Arena_button[0] ; 3.388 ; 3.388 ; Rise       ; Arena_button[0] ;
;  Arena_A[4]               ; Arena_button[0] ; 3.464 ; 3.464 ; Rise       ; Arena_button[0] ;
;  Arena_A[5]               ; Arena_button[0] ; 3.567 ; 3.567 ; Rise       ; Arena_button[0] ;
;  Arena_A[6]               ; Arena_button[0] ; 3.478 ; 3.478 ; Rise       ; Arena_button[0] ;
;  Arena_A[7]               ; Arena_button[0] ; 3.732 ; 3.732 ; Rise       ; Arena_button[0] ;
;  Arena_A[8]               ; Arena_button[0] ; 3.474 ; 3.474 ; Rise       ; Arena_button[0] ;
;  Arena_A[9]               ; Arena_button[0] ; 3.500 ; 3.500 ; Rise       ; Arena_button[0] ;
;  Arena_A[10]              ; Arena_button[0] ; 3.512 ; 3.512 ; Rise       ; Arena_button[0] ;
;  Arena_A[11]              ; Arena_button[0] ; 3.300 ; 3.300 ; Rise       ; Arena_button[0] ;
;  Arena_A[12]              ; Arena_button[0] ; 3.767 ; 3.767 ; Rise       ; Arena_button[0] ;
;  Arena_A[13]              ; Arena_button[0] ; 3.683 ; 3.683 ; Rise       ; Arena_button[0] ;
;  Arena_A[14]              ; Arena_button[0] ; 3.584 ; 3.584 ; Rise       ; Arena_button[0] ;
;  Arena_A[15]              ; Arena_button[0] ; 3.303 ; 3.303 ; Rise       ; Arena_button[0] ;
; Arena_A[*]                ; Arena_button[1] ; 3.297 ; 3.297 ; Rise       ; Arena_button[1] ;
;  Arena_A[16]              ; Arena_button[1] ; 3.837 ; 3.837 ; Rise       ; Arena_button[1] ;
;  Arena_A[17]              ; Arena_button[1] ; 3.439 ; 3.439 ; Rise       ; Arena_button[1] ;
;  Arena_A[18]              ; Arena_button[1] ; 3.799 ; 3.799 ; Rise       ; Arena_button[1] ;
;  Arena_A[19]              ; Arena_button[1] ; 3.467 ; 3.467 ; Rise       ; Arena_button[1] ;
;  Arena_A[20]              ; Arena_button[1] ; 3.687 ; 3.687 ; Rise       ; Arena_button[1] ;
;  Arena_A[21]              ; Arena_button[1] ; 3.486 ; 3.486 ; Rise       ; Arena_button[1] ;
;  Arena_A[22]              ; Arena_button[1] ; 3.873 ; 3.873 ; Rise       ; Arena_button[1] ;
;  Arena_A[23]              ; Arena_button[1] ; 3.644 ; 3.644 ; Rise       ; Arena_button[1] ;
;  Arena_A[24]              ; Arena_button[1] ; 3.431 ; 3.431 ; Rise       ; Arena_button[1] ;
;  Arena_A[25]              ; Arena_button[1] ; 3.723 ; 3.723 ; Rise       ; Arena_button[1] ;
;  Arena_A[26]              ; Arena_button[1] ; 3.907 ; 3.907 ; Rise       ; Arena_button[1] ;
;  Arena_A[27]              ; Arena_button[1] ; 3.318 ; 3.318 ; Rise       ; Arena_button[1] ;
;  Arena_A[28]              ; Arena_button[1] ; 3.307 ; 3.307 ; Rise       ; Arena_button[1] ;
;  Arena_A[29]              ; Arena_button[1] ; 3.691 ; 3.691 ; Rise       ; Arena_button[1] ;
;  Arena_A[30]              ; Arena_button[1] ; 3.495 ; 3.495 ; Rise       ; Arena_button[1] ;
;  Arena_A[31]              ; Arena_button[1] ; 3.297 ; 3.297 ; Rise       ; Arena_button[1] ;
; Arena_Bout_32bit          ; Arena_clk       ; 5.472 ; 5.472 ; Rise       ; Arena_clk       ;
; Arena_Cout_32bit          ; Arena_clk       ; 5.188 ; 5.188 ; Rise       ; Arena_clk       ;
; AccumOut[*]               ; Arena_clk       ; 3.763 ; 3.763 ; Fall       ; Arena_clk       ;
;  AccumOut[0]              ; Arena_clk       ; 4.181 ; 4.181 ; Fall       ; Arena_clk       ;
;  AccumOut[1]              ; Arena_clk       ; 4.262 ; 4.262 ; Fall       ; Arena_clk       ;
;  AccumOut[2]              ; Arena_clk       ; 3.995 ; 3.995 ; Fall       ; Arena_clk       ;
;  AccumOut[3]              ; Arena_clk       ; 4.188 ; 4.188 ; Fall       ; Arena_clk       ;
;  AccumOut[4]              ; Arena_clk       ; 4.010 ; 4.010 ; Fall       ; Arena_clk       ;
;  AccumOut[5]              ; Arena_clk       ; 4.127 ; 4.127 ; Fall       ; Arena_clk       ;
;  AccumOut[6]              ; Arena_clk       ; 3.881 ; 3.881 ; Fall       ; Arena_clk       ;
;  AccumOut[7]              ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[8]              ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  AccumOut[9]              ; Arena_clk       ; 3.934 ; 3.934 ; Fall       ; Arena_clk       ;
;  AccumOut[10]             ; Arena_clk       ; 4.024 ; 4.024 ; Fall       ; Arena_clk       ;
;  AccumOut[11]             ; Arena_clk       ; 4.031 ; 4.031 ; Fall       ; Arena_clk       ;
;  AccumOut[12]             ; Arena_clk       ; 4.460 ; 4.460 ; Fall       ; Arena_clk       ;
;  AccumOut[13]             ; Arena_clk       ; 3.763 ; 3.763 ; Fall       ; Arena_clk       ;
;  AccumOut[14]             ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  AccumOut[15]             ; Arena_clk       ; 4.514 ; 4.514 ; Fall       ; Arena_clk       ;
;  AccumOut[16]             ; Arena_clk       ; 4.076 ; 4.076 ; Fall       ; Arena_clk       ;
;  AccumOut[17]             ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  AccumOut[18]             ; Arena_clk       ; 4.107 ; 4.107 ; Fall       ; Arena_clk       ;
;  AccumOut[19]             ; Arena_clk       ; 4.216 ; 4.216 ; Fall       ; Arena_clk       ;
;  AccumOut[20]             ; Arena_clk       ; 4.208 ; 4.208 ; Fall       ; Arena_clk       ;
;  AccumOut[21]             ; Arena_clk       ; 3.941 ; 3.941 ; Fall       ; Arena_clk       ;
;  AccumOut[22]             ; Arena_clk       ; 4.123 ; 4.123 ; Fall       ; Arena_clk       ;
;  AccumOut[23]             ; Arena_clk       ; 4.288 ; 4.288 ; Fall       ; Arena_clk       ;
;  AccumOut[24]             ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  AccumOut[25]             ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  AccumOut[26]             ; Arena_clk       ; 4.081 ; 4.081 ; Fall       ; Arena_clk       ;
;  AccumOut[27]             ; Arena_clk       ; 3.770 ; 3.770 ; Fall       ; Arena_clk       ;
;  AccumOut[28]             ; Arena_clk       ; 3.870 ; 3.870 ; Fall       ; Arena_clk       ;
;  AccumOut[29]             ; Arena_clk       ; 4.041 ; 4.041 ; Fall       ; Arena_clk       ;
;  AccumOut[30]             ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  AccumOut[31]             ; Arena_clk       ; 3.856 ; 3.856 ; Fall       ; Arena_clk       ;
; Arena_AccumOut_32bit[*]   ; Arena_clk       ; 3.770 ; 3.770 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[0]  ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[1]  ; Arena_clk       ; 4.302 ; 4.302 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[2]  ; Arena_clk       ; 3.995 ; 3.995 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[3]  ; Arena_clk       ; 4.300 ; 4.300 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[4]  ; Arena_clk       ; 4.020 ; 4.020 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[5]  ; Arena_clk       ; 4.167 ; 4.167 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[6]  ; Arena_clk       ; 3.891 ; 3.891 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[7]  ; Arena_clk       ; 3.890 ; 3.890 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[8]  ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[9]  ; Arena_clk       ; 3.914 ; 3.914 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[10] ; Arena_clk       ; 4.014 ; 4.014 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[11] ; Arena_clk       ; 4.074 ; 4.074 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[12] ; Arena_clk       ; 4.460 ; 4.460 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[13] ; Arena_clk       ; 3.793 ; 3.793 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[14] ; Arena_clk       ; 3.900 ; 3.900 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[15] ; Arena_clk       ; 4.514 ; 4.514 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[16] ; Arena_clk       ; 4.056 ; 4.056 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[17] ; Arena_clk       ; 4.174 ; 4.174 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[18] ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[19] ; Arena_clk       ; 4.045 ; 4.045 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[20] ; Arena_clk       ; 4.218 ; 4.218 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[21] ; Arena_clk       ; 3.961 ; 3.961 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[22] ; Arena_clk       ; 4.113 ; 4.113 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[23] ; Arena_clk       ; 4.318 ; 4.318 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[24] ; Arena_clk       ; 4.184 ; 4.184 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[25] ; Arena_clk       ; 3.969 ; 3.969 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[26] ; Arena_clk       ; 4.091 ; 4.091 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[27] ; Arena_clk       ; 3.770 ; 3.770 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[28] ; Arena_clk       ; 3.860 ; 3.860 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[29] ; Arena_clk       ; 4.051 ; 4.051 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[30] ; Arena_clk       ; 4.117 ; 4.117 ; Fall       ; Arena_clk       ;
;  Arena_AccumOut_32bit[31] ; Arena_clk       ; 3.856 ; 3.856 ; Fall       ; Arena_clk       ;
; Arena_segment1_A          ; Arena_clk       ; 4.814 ; 4.814 ; Fall       ; Arena_clk       ;
; Arena_segment1_B          ; Arena_clk       ; 4.807 ; 4.807 ; Fall       ; Arena_clk       ;
; Arena_segment1_C          ; Arena_clk       ; 4.787 ; 4.787 ; Fall       ; Arena_clk       ;
; Arena_segment1_D          ; Arena_clk       ; 5.046 ; 5.046 ; Fall       ; Arena_clk       ;
; Arena_segment1_E          ; Arena_clk       ; 4.892 ; 4.892 ; Fall       ; Arena_clk       ;
; Arena_segment1_F          ; Arena_clk       ; 4.704 ; 4.704 ; Fall       ; Arena_clk       ;
; Arena_segment1_G          ; Arena_clk       ; 4.901 ; 4.901 ; Fall       ; Arena_clk       ;
; Arena_segment2_A          ; Arena_clk       ; 5.138 ; 5.138 ; Fall       ; Arena_clk       ;
; Arena_segment2_B          ; Arena_clk       ; 5.187 ; 5.187 ; Fall       ; Arena_clk       ;
; Arena_segment2_C          ; Arena_clk       ; 4.981 ; 4.981 ; Fall       ; Arena_clk       ;
; Arena_segment2_D          ; Arena_clk       ; 5.457 ; 5.457 ; Fall       ; Arena_clk       ;
; Arena_segment2_E          ; Arena_clk       ; 5.640 ; 5.640 ; Fall       ; Arena_clk       ;
; Arena_segment2_F          ; Arena_clk       ; 4.969 ; 4.969 ; Fall       ; Arena_clk       ;
; Arena_segment2_G          ; Arena_clk       ; 5.584 ; 5.584 ; Fall       ; Arena_clk       ;
; Arena_segment3_A          ; Arena_clk       ; 5.335 ; 5.335 ; Fall       ; Arena_clk       ;
; Arena_segment3_B          ; Arena_clk       ; 5.290 ; 5.290 ; Fall       ; Arena_clk       ;
; Arena_segment3_C          ; Arena_clk       ; 5.112 ; 5.112 ; Fall       ; Arena_clk       ;
; Arena_segment3_D          ; Arena_clk       ; 4.866 ; 4.866 ; Fall       ; Arena_clk       ;
; Arena_segment3_E          ; Arena_clk       ; 4.710 ; 4.710 ; Fall       ; Arena_clk       ;
; Arena_segment3_F          ; Arena_clk       ; 5.284 ; 5.284 ; Fall       ; Arena_clk       ;
; Arena_segment3_G          ; Arena_clk       ; 4.671 ; 4.671 ; Fall       ; Arena_clk       ;
; Arena_segment4_A          ; Arena_clk       ; 4.870 ; 4.870 ; Fall       ; Arena_clk       ;
; Arena_segment4_B          ; Arena_clk       ; 5.290 ; 5.290 ; Fall       ; Arena_clk       ;
; Arena_segment4_C          ; Arena_clk       ; 5.680 ; 5.680 ; Fall       ; Arena_clk       ;
; Arena_segment4_D          ; Arena_clk       ; 5.602 ; 5.602 ; Fall       ; Arena_clk       ;
; Arena_segment4_E          ; Arena_clk       ; 5.963 ; 5.963 ; Fall       ; Arena_clk       ;
; Arena_segment4_F          ; Arena_clk       ; 4.820 ; 4.820 ; Fall       ; Arena_clk       ;
; Arena_segment4_G          ; Arena_clk       ; 4.742 ; 4.742 ; Fall       ; Arena_clk       ;
; Arena_segment5_A          ; Arena_clk       ; 4.031 ; 4.031 ; Fall       ; Arena_clk       ;
; Arena_segment5_B          ; Arena_clk       ; 4.034 ; 4.034 ; Fall       ; Arena_clk       ;
; Arena_segment5_C          ; Arena_clk       ; 3.979 ; 3.979 ; Fall       ; Arena_clk       ;
; Arena_segment5_D          ; Arena_clk       ; 3.891 ; 3.891 ; Fall       ; Arena_clk       ;
; Arena_segment5_E          ; Arena_clk       ; 3.909 ; 3.909 ; Fall       ; Arena_clk       ;
; Arena_segment5_F          ; Arena_clk       ; 3.910 ; 3.910 ; Fall       ; Arena_clk       ;
; Arena_segment5_G          ; Arena_clk       ; 3.983 ; 3.983 ; Fall       ; Arena_clk       ;
; Arena_segment6_A          ; Arena_clk       ; 3.913 ; 3.913 ; Fall       ; Arena_clk       ;
; Arena_segment6_B          ; Arena_clk       ; 3.884 ; 3.884 ; Fall       ; Arena_clk       ;
; Arena_segment6_C          ; Arena_clk       ; 3.879 ; 3.879 ; Fall       ; Arena_clk       ;
; Arena_segment6_D          ; Arena_clk       ; 4.041 ; 4.041 ; Fall       ; Arena_clk       ;
; Arena_segment6_E          ; Arena_clk       ; 3.968 ; 3.968 ; Fall       ; Arena_clk       ;
; Arena_segment6_F          ; Arena_clk       ; 4.015 ; 4.015 ; Fall       ; Arena_clk       ;
; Arena_segment6_G          ; Arena_clk       ; 4.042 ; 4.042 ; Fall       ; Arena_clk       ;
; Arena_segment7_A          ; Arena_clk       ; 3.938 ; 3.938 ; Fall       ; Arena_clk       ;
; Arena_segment7_B          ; Arena_clk       ; 3.937 ; 3.937 ; Fall       ; Arena_clk       ;
; Arena_segment7_C          ; Arena_clk       ; 3.933 ; 3.933 ; Fall       ; Arena_clk       ;
; Arena_segment7_D          ; Arena_clk       ; 4.221 ; 4.221 ; Fall       ; Arena_clk       ;
; Arena_segment7_E          ; Arena_clk       ; 4.214 ; 4.214 ; Fall       ; Arena_clk       ;
; Arena_segment7_F          ; Arena_clk       ; 4.215 ; 4.215 ; Fall       ; Arena_clk       ;
; Arena_segment7_G          ; Arena_clk       ; 4.204 ; 4.204 ; Fall       ; Arena_clk       ;
; Arena_segment8_A          ; Arena_clk       ; 4.407 ; 4.407 ; Fall       ; Arena_clk       ;
; Arena_segment8_B          ; Arena_clk       ; 4.403 ; 4.403 ; Fall       ; Arena_clk       ;
; Arena_segment8_C          ; Arena_clk       ; 4.498 ; 4.498 ; Fall       ; Arena_clk       ;
; Arena_segment8_D          ; Arena_clk       ; 4.355 ; 4.355 ; Fall       ; Arena_clk       ;
; Arena_segment8_E          ; Arena_clk       ; 4.480 ; 4.480 ; Fall       ; Arena_clk       ;
; Arena_segment8_F          ; Arena_clk       ; 4.485 ; 4.485 ; Fall       ; Arena_clk       ;
; Arena_segment8_G          ; Arena_clk       ; 4.360 ; 4.360 ; Fall       ; Arena_clk       ;
+---------------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+-----------------+---------------+----------+----------+----------+----------+
; From Clock      ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_button[1] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_sub_add   ; Arena_clk     ; 1        ; 1        ; 64       ; 64       ;
; Arena_clk       ; Arena_sub_add ; 0        ; 589716   ; 0        ; 1238     ;
+-----------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+-----------------+---------------+----------+----------+----------+----------+
; From Clock      ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+---------------+----------+----------+----------+----------+
; Arena_button[0] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_button[1] ; Arena_clk     ; 0        ; 0        ; 16       ; 0        ;
; Arena_sub_add   ; Arena_clk     ; 1        ; 1        ; 64       ; 64       ;
; Arena_clk       ; Arena_sub_add ; 0        ; 589716   ; 0        ; 1238     ;
+-----------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 162   ; 162  ;
; Unconstrained Output Ports      ; 154   ; 154  ;
; Unconstrained Output Port Paths ; 322   ; 322  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 01 12:08:03 2019
Info: Command: quartus_sta Add_Sub_Mul_Div_Accum_Lab4 -c Add_Sub_Mul_Div_Accum_Lab4
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 100 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_button[0] Arena_button[0]
    Info (332105): create_clock -period 1.000 -name Arena_sub_add Arena_sub_add
    Info (332105): create_clock -period 1.000 -name Arena_button[1] Arena_button[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.423      -653.457 Arena_sub_add 
    Info (332119):    -0.695        -4.817 Arena_clk 
Info (332146): Worst-case hold slack is -0.308
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.308        -1.197 Arena_clk 
    Info (332119):     1.397         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -65.222 Arena_clk 
    Info (332119):    -1.222        -1.222 Arena_button[0] 
    Info (332119):    -1.222        -1.222 Arena_button[1] 
    Info (332119):    -1.222        -1.222 Arena_sub_add 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.781
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.781      -268.133 Arena_sub_add 
    Info (332119):     0.193         0.000 Arena_clk 
Info (332146): Worst-case hold slack is -0.420
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.420        -5.912 Arena_clk 
    Info (332119):     0.910         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -65.222 Arena_clk 
    Info (332119):    -1.222        -1.222 Arena_button[0] 
    Info (332119):    -1.222        -1.222 Arena_button[1] 
    Info (332119):    -1.222        -1.222 Arena_sub_add 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4636 megabytes
    Info: Processing ended: Wed May 01 12:08:06 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


