Ein anwendungsspezifischer integrierter Schaltkreis (ASIC ) ist ein integrierter Schaltkreis (IC) für eine bestimmte Verwendung, anstatt für die allgemeine Verwendung bestimmt. Zum Beispiel ist ein Chip, der in einem digitalen Sprachaufzeichnungsgerät oder einem hoch Effizienzgewinnigen Taschenminer verwendet werden soll, ein ASIC. Anwendungsspezifische Standard-Produkt (ASSP)-Chips sind zwischen ASIC und brancheninternen integrierten Schaltkreisen wie der 7400 Serie oder der 4000 Serie. ASIC-Chips werden in der Regel mit Metall-Oxide-Semiconduktor (MOS) hergestellt, da MOS integrierte Schaltchips. Da sich die Größe der Größe verringert hat und die Gestaltungsinstrumente im Laufe der Jahre verbessert haben, ist die maximale Komplexität (und damit die Funktionalität) in einem ASIC von 5.000 Logik Toren auf über 100 Millionen gestiegen. Moderne ASICs umfassen häufig alle Mikroprozessoren, Speicherblöcke einschließlich ROM, RAM, EEPROM, Flashspeicher und andere große Bausteine. Ein solcher ASIC wird häufig als SoC (System-on-Chip) bezeichnet. Designer digitaler ASICs verwenden häufig eine Hardwarebeschreibungssprache (HDL), wie Verilog oder VHDL, um die Funktionalität von ASICs zu beschreiben. Feldprogrammierbare Gates (FPGA) sind die moderne Technologie für den Bau eines Brotboard oder Prototyps aus Standardteilen; programmierbare Logikblöcke und programmierbare Verbindungsleitungen ermöglichen es, dass das RPGA in vielen verschiedenen Anwendungen verwendet wird. Für kleinere Designs oder niedrigere Produktionsmengen können FPGAs kostengünstiger sein als ein ASIC-Design, auch in der Produktion. Kosten eines ASIC können in die Millionen von Dollar fließen. Gerätehersteller bevorzugen daher in der Regel RPGAs für Prototyp- und Geräte mit geringem Produktionsvolumen und ASICs für sehr große Produktionsmengen, bei denen NRE-Kosten über viele Geräte abgeschafft werden können. Frühzeitige ASICs nutzen die Technologie für das Torspektrum. Seit 1967 produzierten Ferranti und Interdesign früh bipolare Gates. Fairchild Semiconductor hat 1967 die Mikromatrix-Familie von bipolaren Dioden-Transistor Logik (DTL) und transistor-transistor- Logik (TTL)-Sorten eingeführt. Komplementarierte Metalloxide-Semiconduktor (CMOS) öffnete die Tür zur breiten Kommerzialisierung von Toren. Robert Lipp, 1974 für International Micro Zirkusits, Inc.(IMI) entwickelt. Metall-Oxide-semiconduktor (MOS) wurde von Fairchild und Motorola unter den Handelsnamen Micromosaic und Polycell in den siebziger Jahren eingeführt. Diese Technologie wurde später erfolgreich von VLSI Technology (begründet 1979) und LSI Logic (2003) vermarktet. Eine erfolgreiche kommerzielle Anwendung von Gate Arrays wurde im Low-End 8-bit ZX81 und ZX-Frequenzcomputern, die 1981 und 1982 eingeführt wurden, gefunden. Letztere wurden im Wesentlichen als kostengünstige I/O-Lösung verwendet, die auf den Umgang mit den Computerbildern abzielte. Zollisierung erfolgte durch unterschiedliche Metallverbindungsmaske. Gate Arrays hatten Komplexitäten von bis zu einigen tausend Toren; dies wird nun als Mid-scale-Integration bezeichnet. Spätere Versionen wurden allgemeinerisiert, wobei unterschiedliche Basis sowohl von Metall- als auch von Polysiliconschichten angepasst wird. Manche Grund stirbt auch an zufälligem Gedächtnis (RAM). Standardzellen-Design Mitte der 80er Jahre wählt ein Designer einen ASIC-Hersteller aus und setzt ihr Design unter Verwendung der vom Hersteller zur Verfügung stehenden Gestaltungsinstrumente ein. Drittens wurden zwar Gestaltungsinstrumente zur Verfügung gestellt, aber es gab keinen wirksamen Link von den Dritten Designwerkzeugen zur Gestaltung und tatsächlichen Leistungsmerkmale des Halbleiterprozesses der verschiedenen ASIC-Hersteller. Die meisten Designer nutzten fabrikspezifische Werkzeuge, um die Umsetzung ihrer Designs zu vollenden. Eine Lösung für dieses Problem, das auch ein viel höheres Besatzungsgerät lieferte, war die Umsetzung von Standardzellen. Jeder ASIC-Hersteller könnte funktionale Blöcke mit bekannten elektrischen Merkmalen schaffen, wie z.B. Verzögerung, Kapazitätsauslastung und Induktivität, die auch in Dritten vertreten sein könnten. Standardzellendesign ist die Nutzung dieser funktionalen Blöcke, um eine sehr hohe Lichtdichte und gute elektrische Leistung zu erreichen. Standard-Zell-Design ist zwischen § Gate-array und semi-custom Design und § Full-custom Design in Bezug auf seine nicht-recuring Engineering und wiederkehrenden Komponentenkosten sowie Leistung und Geschwindigkeit der Entwicklung (einschließlich Zeit zum Markt). Ende der 90er Jahre wurden Logiksynthesewerkzeuge zur Verfügung gestellt. Solche Werkzeuge könnten HDL-Bezeichnungen in eine Gate-Level-Netzliste zusammenführen. Standardzellente integrierte Schaltkreise (ICs) werden in den folgenden konzeptuellen Phasen entwickelt, die als Elektronikdesign dienen, obwohl diese Phasen in der Praxis deutlich überschneiden: Technik: Ein Team von Designingenieuren beginnt mit einem nicht formalen Verständnis der erforderlichen Funktionen für ein neues ASIC, das in der Regel aus der Bedarfsanalyse abgeleitet wird. Register (RTL) Design: Das Designteam baut eine Beschreibung eines ASIC auf, um diese Ziele mit einer Hardwarebeschreibungssprache zu erreichen. Dieser Prozess ist ähnlich wie ein Computerprogramm in einer hohen Sprache. Funktionsüberprüfung: Eignung für Zwecke wird durch funktionelle Überprüfung überprüft. Hierzu gehören solche Techniken wie Logiksimulation durch Prüfstellen, formale Überprüfung, Emulation oder die Erstellung und Bewertung eines gleichwertigen reinen Softwaremodells wie in Simics. Jede Überprüfungstechnik hat Vorteile und Nachteile, und die meisten oft werden mehrere Methoden für die ASIC-Überprüfung verwendet. Anders als die meisten RPGAs können ASICs nicht neuprogrammiert werden, so dass ASIC-Designer, die nicht vollständig korrekt sind, viel teurer sind und die Notwendigkeit einer vollständigen Testabdeckung erhöhen. Synthese: Logik-Synthese verwandelt das RTL-Design in eine große Sammlung mit niedrigeren Konstruktionen namens Standardzellen. Diese Bauarbeiten werden aus einer Standard-Zell-Bibliothek, bestehend aus vorgefertigten Sammlungen von Logik Toren, die bestimmte Funktionen erfüllen. Standardzellen sind in der Regel auf den geplanten Hersteller des ASIC zugeschnitten. Die daraus resultierende Sammlung von Standardzellen und die erforderlichen elektrischen Verbindungen zwischen ihnen wird als Tor-Level-Netzliste bezeichnet. Ortung: Die Gate-Level-Netzliste wird in der nächsten Zeit mit einem Placement-Werkzeug verarbeitet, das die Standardzellen in eine Region eines integrierten Schaltkreises stellt, das die endgültige ASIC repräsentiert. Das Platzierungsinstrument versucht, eine optimierte Platzierung der Standardzellen zu finden, wobei eine Vielzahl von bestimmten Zwängen bestehen. Leitung: Ein Elektronik-System führt die physische Platzierung der Standardzellen durch und nutzt die Netlist, um die elektrischen Verbindungen zwischen ihnen herzustellen. Da der Suchraum groß ist, wird dieser Prozess eine ausreichende und nicht globale optimale Lösung erzeugen. Das Ergebnis ist eine Datei, die verwendet werden kann, um eine Reihe von Photomasken zu schaffen, die eine Halbleiterstrukturanlage ermöglichen, die häufig als Fab oder Gießerei bezeichnet wird, um physische integrierte Schaltkreise herzustellen. Ortung und Leitung sind eng miteinander verknüpft und werden gemeinsam als Ort und Route im Elektronikdesign bezeichnet. Sign-off: Angesichts der endgültigen Gestaltung berechnet die Kreisgewinnung die parasitischen Resistenzen und Kapazitäten. Im Falle eines digitalen Schaltkreises wird dies später zu Verzögerungen bei Informationen führen, von denen die Leistung der Schaltkreise geschätzt werden kann, in der Regel durch statische Zeitanalyse. Dies und andere abschließende Tests wie die allgemeine Überprüfung der Gestaltungsregel und die Energieanalyse, die gemeinsam als Signoff bezeichnet werden, sollen sicherstellen, dass das Gerät in allen Extremen des Prozesses, der Spannung und der Temperatur ordnungsgemäß funktioniert. Wenn diese Prüfung abgeschlossen ist, werden die Fotomaske-Informationen für Chipgewebe freigegeben. Diese Schritte, die mit einem gemeinsamen Qualifikationsniveau in der Industrie umgesetzt werden, erzeugen fast immer ein letztes Gerät, das das Originaldesign ordnungsgemäß umgesetzt hat, es sei denn, Mängel werden später durch den physikalischen Herstellungsprozess eingeführt. Die Konstruktionsschritte, die auch den Designfluss genannt haben, sind auch für Standard-Produktdesign üblich. Der signifikante Unterschied ist, dass Standard-Zellendesign die Zellbibliotheken des Herstellers nutzt, die in möglicherweise Hunderten anderer Ausführungen verwendet wurden und daher wesentlich geringer sind als ein vollständiges Design. Standardzellen produzieren eine kostenwirksame Gestaltungsdichte, und sie können auch IP- Kerne und statisches Random-Zugangsspeicher (SRAM) effektiv integrieren, im Gegensatz zu Gates. Gate-array und semi-custom Design Gate Arrays sind eine Herstellungsmethode, in der diffuse Schichten, die jeweils aus Transistoren und anderen aktiven Geräten bestehen, vorab festgelegt sind und Elektronik-Wafer, die solche Geräte enthalten, "bewahrt" oder vor der Metallisierungsphase des Herstellungsprozesses nicht miteinander verbunden sind. In dem physikalischen Gestaltungsprozess werden die Verbindungselemente dieser Schichten für das Endprodukt festgelegt. Für die meisten ASIC-Hersteller besteht dies aus zwei bis neun Metallschichten mit jeder Schicht, die auf die unter ihnen liegende Ebene führt. Nichterfüllung der ingenieurtechnischen Kosten ist viel niedriger als vollständig üblich, da Photolithographische Masken nur für die Metallschichten erforderlich sind. Produktionszyklen sind viel kürzer, da die Metallisierung ein vergleichsweise schneller Prozess ist und dadurch die Markteinführungszeit beschleunigt. Gate-array ASICs sind immer ein Kompromiss zwischen schnellem Design und Leistung als Kartierung eines bestimmten Entwurfs auf das, was ein Hersteller, der als Lager gehalten wird, nie 100 % Schaltkreis nutzt. häufig Schwierigkeiten bei der Leitung der Verbindungsleitung erfordern Migration auf ein größeres Gerät mit einer sich daraus ergebenden Erhöhung des Stückpreises. Diese Schwierigkeiten sind häufig das Ergebnis der EDA-Software zur Entwicklung der Verbindungsleitung. Pure, Logik-nur Tor-array-Design wird heute selten von Schaltkreisen umgesetzt, die fast vollständig durch programmierbare Geräte ersetzt wurden. Die meisten dieser Geräte sind bereichs-programmierbare Gates (FPGAs), die vom Benutzer programmiert werden können, und bieten so minimale Werkzeugabgaben nicht-recuring Engineering, nur geringfügig erhöhte Stückkosten und vergleichbare Leistung. Heute entwickeln sich Gate Arrays in strukturierte ASICs, die aus einem großen IP-Kern wie einer CPU, digitale Signalverarbeitungseinheiten, Peripheriegeräte, Standardschnittstellen, integrierten Speichern, BMC und einem Block der umgestaltbaren, unkompensierten Logik bestehen. Diese Verlagerung ist weitgehend, weil ASIC-Geräte in der Lage sind, große Blöcke von Systemfunktionen zu integrieren, und Systeme auf einem Chip (SoCs) erfordern Klebelogik, Kommunikations-Untersysteme (z.B. auf Chip), Peripheriegeräte und andere Komponenten anstelle nur funktioneller Einheiten und grundlegender Verbund. In ihrer häufigen Verwendung auf dem Gebiet sind die Begriffe "Gateline" und "Kleinkunden" bei der Beantragung von ASIC gleich. Prozessingenieure verwenden häufiger den Begriff semi-custom, während Tor-array häufiger von Logikern (oder Gate-Level-) Designern genutzt wird. Full-custom-Design Kontrastlich definiert das voll-Zoll ASIC-Design alle photolithographischen Schichten des Geräts. Full-custom-Design wird sowohl für ASIC-Design als auch für Standard-Produktdesign verwendet. Leistungsverbesserungen sowie die Fähigkeit, analoge Komponenten und andere vorgefertigte Komponenten zu integrieren – und damit vollständig verifiziert – Komponenten wie Mikroprozessorkerne, die ein System auf einem Chip bilden. Zu den Nachteilen der vollständigen Zollgestaltung gehören eine verstärkte Herstellungs- und Gestaltungszeit, erhöhte nicht-recuring-technische Kosten, mehr Komplexität im computergestützten Design (CAD) und elektronische Gestaltungssysteme sowie ein wesentlich höheres Qualifikationserfordernis im Rahmen des Designteams. Nur für digitale Modelle können Standardzellbibliotheken zusammen mit modernen CAD-Systemen erhebliche Leistungs-/Kostenvorteile mit geringem Risiko bieten. automatisierte Gestaltungsinstrumente sind schnell und einfach zu nutzen und bieten auch die Möglichkeit, alle leistungsgrenzenden Aspekte des Entwurfs manuell zu optimieren oder manuell zu optimieren. Es handelt sich um die Verwendung grundlegender Logik Tore, Schaltkreise oder speziell für ein Design. Strukturiertes ASIC-Design (auch als "Plattform ASIC Design" bezeichnet) ist ein relativ neuer Trend in der Halbleiterindustrie, der zu einer gewissen Änderung ihrer Definition führt. Jedoch ist die grundlegende Prämisse einer strukturierten ASIC, dass sowohl die Produktionszykluszeit als auch die Gestaltungszykluszeit im Vergleich zu zellbasierten ASIC gesenkt werden, da es vordefinierte Metallschichten (z.B. die Verkürzung der Fertigungszeit) und die Vorabsetzung desjenigen auf dem Silizium (thus verringerte Gestaltungszeit) gibt. Definition von Stiftungen von Embedded Systems erklärt: In einem "strukturierten ASIC"-Design werden die Logikmasken eines Geräts vom ASIC-Anbieter (oder in einigen Fällen von Dritten) festgelegt. Gestaltungsdifferenzierung und Anpassung werden durch die Schaffung von Zollschichten erreicht, die maßgeschneiderte Verbindungen zwischen vordefinierten, wenigerschichtlichen Logikelementen schaffen." Strukturierte ASIC-Technologie wird als Überbrückung der Kluft zwischen programmierbaren Gates und Standardzell ASIC-Designern angesehen. Denn nur eine kleine Anzahl von Chipschichten muss gespeist werden, "strukturierte ASIC"-Modelle haben viel kleinere nicht-recuring-Ausgaben (NRE) als Standard-Zell- oder vollständige Zollchips, die eine vollständige, für jedes Design festgelegte Maske erfordern. Dies ist effektiv die gleiche Definition wie ein Gate-Mix. Man unterscheidet ein strukturiertes ASIC von einer Gate-Sorte, dass in einem Fensterbereich die vordefinierten Metallschichten dazu dienen, die Herstellung schneller zu gestalten. In einem strukturierten ASIC ist die Verwendung der vordefinierten Metallisierung in erster Linie darauf ausgerichtet, die Kosten der Masken zu senken und die Gestaltungszeit deutlich kürzer zu machen. Zum Beispiel muss der Nutzer in einem zellbasierten oder oberflächenbasierten Design oft Macht, Uhr und Teststrukturen selbst bestimmen. Kontrastlich sind dies in den meisten strukturierten ASICs vorher definiert und können daher Zeit und Kosten für den Designer im Vergleich zu Tor-array-basierten Modellen sparen. Ebenso können die für strukturierte ASIC verwendeten Gestaltungsinstrumente wesentlich niedrigere Kosten und einfacher (faster) Nutzung als zellbasierte Werkzeuge sein, da sie nicht alle Funktionen erfüllen müssen, die zellbasierte Werkzeuge tun. In einigen Fällen verlangt der strukturierte ASIC-Anbieter maßgeschneiderte Werkzeuge für ihr Gerät (z.B. die übliche physische Synthese) und ermöglicht es auch, das Design schneller in die Fertigung zu bringen. Zellbibliotheken, IP-basiertes Design, harte und weiche MakrosCell-Bibliotheken logischer Variablen werden in der Regel vom Hersteller im Rahmen des Dienstes bereitgestellt. Obwohl sie keine zusätzlichen Kosten verursachen werden, wird ihre Freisetzung unter die Bedingungen einer Nichtwahlvereinbarung (NDA) fallen und als geistiges Eigentum des Herstellers gelten. In der Regel wird ihr physisches Design vordefiniert, damit sie "harte Makros" bezeichnet werden können. Was die meisten Ingenieure verstehen als "intellectual Property" sind IP Kerne, Designs, die von Dritten als Teilkomponenten eines größeren ASIC gekauft werden. Sie können in Form einer Hardwarebeschreibungssprache (oft als "soft macro") oder als vollständig gestrecktes Design bereitgestellt werden, das direkt auf eine ASIC-Kürzung (oft als "harte Makro") gedruckt werden könnte. Viele Organisationen verkaufen solche vorgefertigten Kerne – CPUs, Ethernet, USB oder Telefonschnittstellen – und größere Organisationen können über eine ganze Abteilung oder einen Teil verfügen, um Kerne für die restliche Organisation zu produzieren. Das Unternehmen ARM (Advanced RISC Maschinen) verkauft nur IP Kerne, wodurch es ein fables Hersteller ist. Das breite Spektrum an Funktionen, die jetzt im strukturierten ASIC-Design verfügbar sind, ist das Ergebnis der phänomenalen Verbesserung der Elektronik in den späten 90er und frühen 2000er Jahren; als Kern dauert viel Zeit und Investitionen, um Produktzykluszeiten zu schaffen, zu verwenden und weiter zu entwickeln und bessere Produkte zu schaffen. Darüber hinaus sammeln Open-Source-Hardware-Organisationen wie OpenCores kostenlose IP- Kerne, parallel zur Open-Source-Software-Bewegung im Hardwaredesign. Soft Makros sind häufig prozessunabhängig (d. h. sie können auf einer Vielzahl von Produktionsprozessen und verschiedenen Herstellern hergestellt werden). Hard Makros sind prozessbegrenzt und in der Regel müssen weitere Designanstrengungen investiert werden, um (port) auf einen anderen Prozess oder Hersteller zu übertragen. Multi-project-Wafers Manche Hersteller und IC-Designhäuser bieten Multi-project-Wafer Service (MPW) als Methode zur Beschaffung von kostengünstigen Prototypen. Häufig bezeichneten diese MPWs, die mehrere Muster enthalten, die regelmäßig und in planmäßigen Abständen auf einer "kuten" Basis laufen, in der Regel mit beschränkter Haftung des Herstellers. Der Vertrag umfasst die Lieferung von Einwegnahrungsmitteln oder die Montage und Verpackung eines Handzeichens. In der Regel handelt es sich um die Lieferung einer physischen Entwurfsdatenbank (d.h. die Verschleierung von Informationen oder Mustern (PG). Der Hersteller wird häufig als "silicon" bezeichnet, weil er in den Prozess einbezogen hat. Anwendungsspezifisches Standardprodukt Ein anwendungsspezifisches Standard-Produkt oder ASSP ist ein integrierter Schaltkreis, der eine spezifische Funktion wahrnimmt, die auf einen breiten Markt eindringt. Anders als ASICs, die eine Sammlung von Funktionen kombinieren und von oder für einen Kunden entworfen werden, stehen ASSP als außer-the-frame-Komponenten zur Verfügung. ASSP werden in allen Branchen von der Automobilindustrie bis hin zur Kommunikation verwendet. Grundsätzlich, wenn Sie ein Design in einem Datenbuch finden können, ist es wahrscheinlich nicht ein ASIC, aber es gibt einige Ausnahmen. Beispielsweise sind zwei ICs, die möglicherweise oder möglicherweise nicht als ASIC angesehen werden könnten, für einen PC und einen Chip für einen Modem. Beide Beispiele sind spezifisch auf eine Anwendung (die typisch für eine ASIC ist), werden jedoch an viele verschiedene Systemanbieter verkauft (die für Standardteile typisch sind). ASICs wie diese werden manchmal als anwendungsspezifische Standardprodukte (ASSP) bezeichnet. Beispiele von ASSPs sind die Kodierungs-/Decode-Chip, eigenständige USB-Schnittstellenchips usw. IEC benutzte die Veröffentlichung eines ASSP-magazins, das 1990 in das IEC Signalverarbeitungsmagazin umbenannt wurde. Siehe auch Bezugsquellen Barr, Keith (2007). ASIC Design in der Silicium Sandbox: Ein vollständiger Leitfaden für den Aufbau von gemischten Schaltkreisen. McGraw Hill Professional.ISBN gegen0-0-148161-8.Anthony Cataldo (26.März 2002)“ Xilinx sieht den Weg zu normalen FPGAs ab. EE Times. CMP Media, LLC."Xilinx intros nächste-gen EasyPath FPGA-Preise unterhalb strukturierter ASICs. IT Monitor von EDP Weekly. Millin Publishing, Inc. 18 Oktober 2004.Golshan, K. (2007). Physikalische Gestaltung: eine ASIC-Konformitätsperspektive. New York: Springer.ISBN gegen0-387-36642-5. Externe Links Medien im Zusammenhang mit anwendungsspezifischen integrierten Schaltkreisen an der Wikimedia Commons