<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1">
    <tool name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </tool>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(90,220)" to="(90,390)"/>
    <wire from="(510,350)" to="(560,350)"/>
    <wire from="(370,370)" to="(440,370)"/>
    <wire from="(590,340)" to="(670,340)"/>
    <wire from="(370,370)" to="(370,440)"/>
    <wire from="(390,400)" to="(390,420)"/>
    <wire from="(360,280)" to="(360,420)"/>
    <wire from="(510,390)" to="(660,390)"/>
    <wire from="(650,320)" to="(670,320)"/>
    <wire from="(120,180)" to="(120,240)"/>
    <wire from="(680,390)" to="(700,390)"/>
    <wire from="(710,210)" to="(850,210)"/>
    <wire from="(120,240)" to="(540,240)"/>
    <wire from="(350,180)" to="(410,180)"/>
    <wire from="(120,240)" to="(120,260)"/>
    <wire from="(650,200)" to="(680,200)"/>
    <wire from="(510,420)" to="(510,430)"/>
    <wire from="(80,440)" to="(370,440)"/>
    <wire from="(410,330)" to="(560,330)"/>
    <wire from="(410,330)" to="(410,350)"/>
    <wire from="(360,280)" to="(410,280)"/>
    <wire from="(80,220)" to="(90,220)"/>
    <wire from="(450,190)" to="(480,190)"/>
    <wire from="(80,420)" to="(360,420)"/>
    <wire from="(90,390)" to="(390,390)"/>
    <wire from="(800,220)" to="(800,330)"/>
    <wire from="(80,400)" to="(350,400)"/>
    <wire from="(390,400)" to="(560,400)"/>
    <wire from="(520,320)" to="(630,320)"/>
    <wire from="(510,360)" to="(510,390)"/>
    <wire from="(80,200)" to="(110,200)"/>
    <wire from="(700,330)" to="(800,330)"/>
    <wire from="(480,430)" to="(510,430)"/>
    <wire from="(570,250)" to="(670,250)"/>
    <wire from="(350,160)" to="(350,180)"/>
    <wire from="(840,230)" to="(840,400)"/>
    <wire from="(530,260)" to="(540,260)"/>
    <wire from="(350,200)" to="(410,200)"/>
    <wire from="(430,440)" to="(440,440)"/>
    <wire from="(410,350)" to="(440,350)"/>
    <wire from="(520,180)" to="(530,180)"/>
    <wire from="(840,170)" to="(840,190)"/>
    <wire from="(840,230)" to="(850,230)"/>
    <wire from="(350,160)" to="(530,160)"/>
    <wire from="(80,460)" to="(430,460)"/>
    <wire from="(670,220)" to="(680,220)"/>
    <wire from="(840,190)" to="(850,190)"/>
    <wire from="(110,330)" to="(410,330)"/>
    <wire from="(560,170)" to="(840,170)"/>
    <wire from="(80,160)" to="(350,160)"/>
    <wire from="(520,200)" to="(620,200)"/>
    <wire from="(390,390)" to="(390,400)"/>
    <wire from="(120,260)" to="(410,260)"/>
    <wire from="(430,440)" to="(430,460)"/>
    <wire from="(520,180)" to="(520,200)"/>
    <wire from="(480,180)" to="(520,180)"/>
    <wire from="(800,220)" to="(850,220)"/>
    <wire from="(520,270)" to="(530,270)"/>
    <wire from="(110,200)" to="(110,330)"/>
    <wire from="(480,180)" to="(480,190)"/>
    <wire from="(530,260)" to="(530,270)"/>
    <wire from="(480,360)" to="(510,360)"/>
    <wire from="(670,220)" to="(670,250)"/>
    <wire from="(730,400)" to="(840,400)"/>
    <wire from="(390,420)" to="(440,420)"/>
    <wire from="(520,270)" to="(520,320)"/>
    <wire from="(350,200)" to="(350,400)"/>
    <wire from="(590,410)" to="(700,410)"/>
    <wire from="(510,350)" to="(510,360)"/>
    <wire from="(80,180)" to="(120,180)"/>
    <wire from="(510,420)" to="(560,420)"/>
    <wire from="(450,270)" to="(520,270)"/>
    <comp lib="1" loc="(700,330)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(570,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(80,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(900,210)" name="OR Gate"/>
    <comp lib="1" loc="(730,400)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(450,190)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(710,210)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(80,180)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(590,410)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(404,77)" name="Text">
      <a name="text" val="exercicio 07"/>
    </comp>
    <comp lib="0" loc="(80,460)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(570,250)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(450,270)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(650,320)" name="NOT Gate">
      <a name="size" val="20"/>
    </comp>
    <comp lib="1" loc="(560,170)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(80,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(900,210)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(650,200)" name="NOT Gate"/>
    <comp lib="0" loc="(80,220)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(480,360)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(590,340)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(450,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(480,360)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(590,410)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(480,430)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(80,440)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(560,170)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(450,270)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(590,340)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(407,47)" name="Text">
      <a name="text" val="Lucas Siqueira Chagas - 380783"/>
    </comp>
    <comp lib="0" loc="(480,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(80,400)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(80,420)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(680,390)" name="NOT Gate">
      <a name="size" val="20"/>
    </comp>
  </circuit>
</project>
