2低功高速低面積同步延遲鏡射器之研究
Study on Low-Power High-Speed Low-Area Synchronous Mirror Delay
計畫編號：NSC94-2215-E-018-007
執行期間：94年 8月 1日 至 95年 7月 31日
主持人：黃宗柱 彰化師範大學電子工程學系副教授
一、中文摘要
在高速、高密度的系統中，時脈扭曲問題
日益嚴重。一般時脈扭曲補償電路，像是鎖相
迴路、延遲鎖相迴路及傳統同步映射延遲電
路，然而它們在時脈扭曲補償上，典型的鎖相
迴路/延遲鎖相迴路於鎖定時間上，需數百個週
期訊號，不僅使得功耗難以管理，亦使速率降
低。傳統的同步映射延遲電路雖可快速於兩個
週期訊號內達到相位的鎖定，但其組成主要由
一條或多條很長的延遲線所構成，因此在多時
脈或高效能功耗管理系統中，面積及待命電流
的負擔將會是一大隱憂；特別是對於細分許多
核心電路以提昇功耗管理效能的系統晶片尤為
重要。
本計畫中，針對傳統同步映射延遲電路或
映射型態同步電路存在的問題，提出一個建構
於同餘定理及環形計數器觀點上的同餘同步映
射延遲電路，以達到低功、高速、低面積的需
求。在相位達到鎖定後之靜態相位誤差值的量
測上，使用游標延遲線的技術量測。
在計畫中所提出的架構，在一般的應用上
其面積減少率可以達到 60%以上。因此可以更
有效地提升功耗管理及電路之效能。
英文摘要
The clock skew issue becomes more critical
in high-speed high-density systems. For clock
skew compensation, a typical PLL/DLL requires
more than hundreds clock cycles to lock in time.
This not only makes power management difficulty
but also forces date rate reduced. Although a con-
ventional SMD takes only two clock cycles to
lock in, it consists of several long delaylines.
Therefore area overhead and standby current be-
come critical issues especially in the
high-performance power management.
In this project, we propose a Congruence
Synchronous Mirror Delay based on the congru-
ence theorem and the ring-counter concept in or-
der to improve the conventional SMD or mir-
ror-type synchronous circuits, to reach the de-
mands of low-power, high-speed and low-area. In
our implementation, we also develop a Vernier
delay line for measuring the static phase error.
From experiments, our design can save more
than 60% of area. This is essential especially for
multiple-core power management.
二、計畫的緣由與目的
近年來，隨著消費性電子與通訊電子產品
蓬勃發展，有效地降低不必要的功率消耗，提
昇可攜性電子產品之使用週期，以及提高電路
之操作速度使得系統效能提昇乃當務之急，因
此低功耗及高速嚴然成為新一代可攜性電子產
品不可忽視的課題。
在低功耗的訴求下，功耗管理 (Power
Management)系統將扮演著重要的角色，在一般
的功耗管理系統中常見的技術為時脈閘控
(Clock-gating)，此技術乃利用時脈產生器作為
控制閘，控制電路在睡眠模式(Sleep Mode)與甦
醒至 active 模式之間轉換，以降低不必要功率
消耗。但是時脈閘控技術常會產生不可忽略的
時脈扭曲(Clock Skew)，因此有模式轉換後重新
