# Controlador Digital de NÃ­vel de LÃ­quido (FSM)  
Sistema automatizado de bombeamento entre dois reservatÃ³rios utilizando MÃ¡quina de Estados Finitos (FSM) em Verilog, com implementaÃ§Ã£o direcionada Ã  FPGA **Lattice ECP5 (Colorlight i9)**.

RepositÃ³rio oficial: https://github.com/ManoelFelipe/Embarcatech_37_FPGA

---

## ğŸ“Œ VisÃ£o Geral

Este projeto implementa um **controlador digital de nÃ­vel de lÃ­quido** baseado em FSM, capaz de monitorar sensores discretos (0â€“100 % em 5 nÃ­veis) e acionar:

- **Bomba hidrÃ¡ulica** (transferÃªncia entre tanques)  
- **VÃ¡lvula solenÃ³ide** (reposiÃ§Ã£o do reservatÃ³rio inferior)  
- **Indicadores visuais (LEDs + Displays 7 segmentos)**  

A lÃ³gica inclui histerese (25 % / 75 %) para evitar chattering e foi modelada seguindo boas prÃ¡ticas de projeto digital sequencial.

> O projeto pode ser usado didaticamente em cursos de eletrÃ´nica digital, sistemas embarcados, HDL ou automaÃ§Ã£o.

---

## ğŸ§  Arquitetura Funcional

Fluxo principal:

Sensores discretos â†’ FSM â†’ Atuadores (bomba/vÃ¡lvula) + LEDs/Displays


![Figura 1 â€“ Arquitetura funcional](/docs/figures/fig1_arch.png)

---

## ğŸ” MÃ¡quina de Estados (FSM)

| Estado     | CondiÃ§Ã£o de TransiÃ§Ã£o                           | AÃ§Ã£o                              |
|------------|-------------------------------------------------|-----------------------------------|
| `IDLE`     | Sup â‰¤ 25 % **e** Inf â‰¥ 75 %                     | Liga bomba / vÃ¡lvula aberta       |
| `PUMPING`  | Sup â‰¥ 75 % **ou** Inf â‰¤ 25 %                    | Desliga bomba / vÃ¡lvula aberta\*  |

\* A vÃ¡lvula sÃ³ fecha quando o nÃ­vel inferior atinge **100 %**.

FSM mÃ­nima: dois estados â†’ `IDLE` e `PUMPING`.

---

## ğŸ—‚ï¸ Estrutura do RepositÃ³rio

Embarcatech_37_FPGA/
â”‚
â”œâ”€â”€ src/hdl/ # mÃ³dulos Verilog
â”‚ â”œâ”€â”€ fsm_core.v
â”‚ â”œâ”€â”€ sensors.v
â”‚ â”œâ”€â”€ drivers.v
â”‚ â””â”€â”€ top.v
â”‚
â”œâ”€â”€ sim/ # testbenches + scripts
â”‚ â”œâ”€â”€ tb_fsm.v
â”‚ â””â”€â”€ waves.gtkw
â”‚
â”œâ”€â”€ docs/
â”‚ â”œâ”€â”€ figures/
â”‚ â”‚ â””â”€â”€ fig1_arch.png
â”‚ â””â”€â”€ nivel_liquido.pdf # artigo do projeto
â”‚
â”œâ”€â”€ hw/ # pinout, esquemas, PCB ou ligaÃ§Ã£o Colorlight i9
â”‚
â”œâ”€â”€ Makefile # (opcional) automaÃ§Ã£o simulaÃ§Ã£o/sÃ­ntese
â””â”€â”€ README.md


---

## â–¶ï¸ SimulaÃ§Ã£o (Icarus Verilog + GTKWave)

Requisitos:

```bash
sudo apt install iverilog gtkwave

Rodar simulaÃ§Ã£o:

cd sim
iverilog -o fsm_tb tb_fsm.v ../src/hdl/*.v
vvp fsm_tb
gtkwave waves.vcd

sudo apt install yosys nextpnr-ecp5 fpga-toolchain
yosys -p "synth_ecp5 -top top -json top.json" src/hdl/*.v
nextpnr-ecp5 --json top.json --lpf colorlight_i9.lpf --textcfg top.cfg --um5g-85k
ecppack top.cfg top.bit
openFPGALoader -b colorlight_i9 top.bit

 ```

Roadmap / Trabalhos Futuros

 FSM robusta (timeout, debounce, FAULT recovery)

 Modo manual/teste

 ExibiÃ§Ã£o de falhas no display

 IntegraÃ§Ã£o com supervisÃ³rio UART/MQTT

 VersÃ£o com sensores analÃ³gicos (ADC)



ğŸ‘¨â€ğŸ’» Autores

Projeto acadÃªmico â€” Instituto Federal do MaranhÃ£o (IFMA)
Manoel Furtado, Yuri CÃ¢ndido, Paulo Gomes

ğŸ“œ LicenÃ§a

DistribuÃ­do sob a licenÃ§a MIT.
VocÃª Ã© livre para usar, modificar e distribuir, mantendo os crÃ©ditos.
Roadmap / Trabalhos Futuros

 FSM robusta (timeout, debounce, FAULT recovery)

 Modo manual/teste

 ExibiÃ§Ã£o de falhas no display

 IntegraÃ§Ã£o com supervisÃ³rio UART/MQTT

 VersÃ£o com sensores analÃ³gicos (ADC)

ğŸ‘¨â€ğŸ’» Autores

Projeto acadÃªmico â€” Instituto Federal do MaranhÃ£o (IFMA)
Manoel Furtado, Yuri CÃ¢ndido, Paulo Gomes

ğŸ“œ LicenÃ§a

DistribuÃ­do sob a licenÃ§a MIT.
VocÃª Ã© livre para usar, modificar e distribuir, mantendo os crÃ©ditos.
