

================================================================
== Synthesis Summary Report of 'backward_fcc'
================================================================
+ General Information: 
    * Date:           Tue Apr 26 12:22:07 2022
    * Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
    * Project:        backward_fcc
    * Solution:       solution1 (Vivado IP Flow Target)
    * Product family: zynq
    * Target device:  xc7z020-clg400-1
    

+ Performance & Resource Estimates: 
    
    PS: '+' for module; 'o' for loop; '*' for dataflow
    +--------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+----------+---------+-------------+-------------+-----+
    |                Modules               |  Issue |       | Latency | Latency| Iteration|         | Trip |          |          |         |             |             |     |
    |                & Loops               |  Type  | Slack | (cycles)|  (ns)  |  Latency | Interval| Count| Pipelined|   BRAM   |   DSP   |      FF     |     LUT     | URAM|
    +--------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+----------+---------+-------------+-------------+-----+
    |+ backward_fcc                        |  Timing|   0.00|        -|       -|         -|        -|     -|        no|  70 (25%)|  11 (5%)|  59019 (55%)|  46187 (86%)|    -|
    | o Loop 1                             |       -|  -7.30|        -|       -|         3|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o Loop 2                             |       -|  -7.30|        -|       -|         3|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o Loop 3                             |       -|  -7.30|        -|       -|         3|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o Loop 4                             |       -|  -7.30|        -|       -|         3|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o VITIS_LOOP_40_1_VITIS_LOOP_41_2    |       -|  -7.30|        -|       -|        77|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o VITIS_LOOP_46_3_VITIS_LOOP_47_4    |       -|  -7.30|        -|       -|        77|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o VITIS_LOOP_52_5_VITIS_LOOP_53_6    |       -|  -7.30|        -|       -|        12|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o VITIS_LOOP_60_7                    |       -|  -7.30|        -|       -|         8|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o Loop 9                             |       -|  -7.30|        -|       -|         3|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o Loop 10                            |       -|  -7.30|        -|       -|         3|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o Loop 11                            |       -|  -7.30|        -|       -|         3|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o Loop 12                            |       -|  -7.30|        -|       -|         3|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o VITIS_LOOP_70_8_VITIS_LOOP_71_9    |       -|  -7.30|        -|       -|        75|        1|     -|       yes|         -|        -|            -|            -|    -|
    | o VITIS_LOOP_76_10_VITIS_LOOP_77_11  |       -|  -7.30|        -|       -|        76|        1|     -|       yes|         -|        -|            -|            -|    -|
    +--------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+----------+---------+-------------+-------------+-----+

