Classic Timing Analyzer report for main
Fri Dec 11 12:05:46 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+---------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                        ; To                              ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+---------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 4.580 ns                         ; rst                         ; display:dp1|LFSR:LFSR1|state.s0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 14.098 ns                        ; display:dp1|barrier_out[37] ; col                             ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -4.528 ns                        ; rst                         ; display:dp1|LFSR:LFSR1|state.s0 ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 112.84 MHz ( period = 8.862 ns ) ; display:dp1|barrier_out[36] ; display:dp1|R_o[4]              ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; controll:comb_20|con_up     ; display:dp1|barrier_out[17]     ; clk        ; clk      ; 44           ;
; Total number of failed paths ;                                          ;               ;                                  ;                             ;                                 ;            ;          ; 44           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-----------------------------+---------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+--------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                         ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+--------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 112.84 MHz ( period = 8.862 ns )                    ; display:dp1|barrier_out[36]               ; display:dp1|R_o[4]                         ; clk        ; clk      ; None                        ; None                      ; 3.311 ns                ;
; N/A                                     ; 112.85 MHz ( period = 8.861 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_o[5]                         ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A                                     ; 114.69 MHz ( period = 8.719 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_o[6]                         ; clk        ; clk      ; None                        ; None                      ; 3.168 ns                ;
; N/A                                     ; 114.69 MHz ( period = 8.719 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_o[7]                         ; clk        ; clk      ; None                        ; None                      ; 3.168 ns                ;
; N/A                                     ; 116.47 MHz ( period = 8.586 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d4|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; 116.48 MHz ( period = 8.585 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d4|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 3.034 ns                ;
; N/A                                     ; 116.52 MHz ( period = 8.582 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d4|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 116.56 MHz ( period = 8.579 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d4|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 3.028 ns                ;
; N/A                                     ; 116.69 MHz ( period = 8.570 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_o[4]                         ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 117.26 MHz ( period = 8.528 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d4|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 2.977 ns                ;
; N/A                                     ; 117.30 MHz ( period = 8.525 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d4|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 118.18 MHz ( period = 8.462 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|C[3]                           ; clk        ; clk      ; None                        ; None                      ; 2.911 ns                ;
; N/A                                     ; 118.19 MHz ( period = 8.461 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|C[2]                           ; clk        ; clk      ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 118.20 MHz ( period = 8.460 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|C[5]                           ; clk        ; clk      ; None                        ; None                      ; 2.909 ns                ;
; N/A                                     ; 118.22 MHz ( period = 8.459 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|C[4]                           ; clk        ; clk      ; None                        ; None                      ; 2.908 ns                ;
; N/A                                     ; 118.32 MHz ( period = 8.452 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|C[1]                           ; clk        ; clk      ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 118.36 MHz ( period = 8.449 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|C[0]                           ; clk        ; clk      ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 119.02 MHz ( period = 8.402 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d2|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 2.851 ns                ;
; N/A                                     ; 119.06 MHz ( period = 8.399 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d2|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 2.848 ns                ;
; N/A                                     ; 119.08 MHz ( period = 8.398 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d2|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 2.847 ns                ;
; N/A                                     ; 119.09 MHz ( period = 8.397 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d1|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 2.846 ns                ;
; N/A                                     ; 119.12 MHz ( period = 8.395 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d2|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 2.844 ns                ;
; N/A                                     ; 119.15 MHz ( period = 8.393 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d3|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 2.842 ns                ;
; N/A                                     ; 119.16 MHz ( period = 8.392 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d3|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 119.18 MHz ( period = 8.391 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d1|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 2.840 ns                ;
; N/A                                     ; 119.19 MHz ( period = 8.390 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d1|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A                                     ; 119.20 MHz ( period = 8.389 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d1|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 2.838 ns                ;
; N/A                                     ; 119.27 MHz ( period = 8.384 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d1|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 2.833 ns                ;
; N/A                                     ; 119.29 MHz ( period = 8.383 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d1|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 120.70 MHz ( period = 8.285 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d3|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 2.734 ns                ;
; N/A                                     ; 120.73 MHz ( period = 8.283 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d3|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 2.732 ns                ;
; N/A                                     ; 120.77 MHz ( period = 8.280 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d3|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 2.729 ns                ;
; N/A                                     ; 120.82 MHz ( period = 8.277 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d3|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 2.726 ns                ;
; N/A                                     ; 120.85 MHz ( period = 8.275 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d4|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 2.724 ns                ;
; N/A                                     ; 121.24 MHz ( period = 8.248 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d4|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 2.697 ns                ;
; N/A                                     ; 121.27 MHz ( period = 8.246 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d3|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 2.695 ns                ;
; N/A                                     ; 121.30 MHz ( period = 8.244 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d3|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 2.693 ns                ;
; N/A                                     ; 122.87 MHz ( period = 8.139 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_o[0]                         ; clk        ; clk      ; None                        ; None                      ; 2.588 ns                ;
; N/A                                     ; 122.93 MHz ( period = 8.135 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_o[1]                         ; clk        ; clk      ; None                        ; None                      ; 2.584 ns                ;
; N/A                                     ; 122.93 MHz ( period = 8.135 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_o[2]                         ; clk        ; clk      ; None                        ; None                      ; 2.584 ns                ;
; N/A                                     ; 125.66 MHz ( period = 7.958 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d2|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 2.407 ns                ;
; N/A                                     ; 125.72 MHz ( period = 7.954 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d2|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 2.403 ns                ;
; N/A                                     ; 125.82 MHz ( period = 7.948 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d2|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 2.397 ns                ;
; N/A                                     ; 125.87 MHz ( period = 7.945 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d2|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 2.394 ns                ;
; N/A                                     ; 127.55 MHz ( period = 7.840 ns )                    ; display:dp1|barrier_out[38]               ; display:dp1|R_o[6]                         ; clk        ; clk      ; None                        ; None                      ; 2.289 ns                ;
; N/A                                     ; 127.86 MHz ( period = 7.821 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d1|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 2.270 ns                ;
; N/A                                     ; 127.93 MHz ( period = 7.817 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|dp:d1|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 2.266 ns                ;
; N/A                                     ; 129.77 MHz ( period = 7.706 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_s[1]                         ; clk        ; clk      ; None                        ; None                      ; 2.155 ns                ;
; N/A                                     ; 129.82 MHz ( period = 7.703 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_s[0]                         ; clk        ; clk      ; None                        ; None                      ; 2.152 ns                ;
; N/A                                     ; 130.33 MHz ( period = 7.673 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|C[6]                           ; clk        ; clk      ; None                        ; None                      ; 2.122 ns                ;
; N/A                                     ; 132.00 MHz ( period = 7.576 ns )                    ; display:dp1|barrier_out[25]               ; display:dp1|dp:d1|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 2.025 ns                ;
; N/A                                     ; 133.05 MHz ( period = 7.516 ns )                    ; display:dp1|barrier_out[12]               ; display:dp1|dp:d3|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 1.965 ns                ;
; N/A                                     ; 133.07 MHz ( period = 7.515 ns )                    ; display:dp1|barrier_out[1]                ; display:dp1|dp:d4|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 1.964 ns                ;
; N/A                                     ; 133.76 MHz ( period = 7.476 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_o[3]                         ; clk        ; clk      ; None                        ; None                      ; 1.925 ns                ;
; N/A                                     ; 134.92 MHz ( period = 7.412 ns )                    ; display:dp1|barrier_out[30]               ; display:dp1|dp:d1|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 1.861 ns                ;
; N/A                                     ; 135.54 MHz ( period = 7.378 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|C[7]                           ; clk        ; clk      ; None                        ; None                      ; 1.827 ns                ;
; N/A                                     ; 136.80 MHz ( period = 7.310 ns )                    ; display:dp1|barrier_out[20]               ; display:dp1|dp:d2|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 1.759 ns                ;
; N/A                                     ; 138.22 MHz ( period = 7.235 ns )                    ; display:dp1|barrier_out[14]               ; display:dp1|dp:d3|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 1.684 ns                ;
; N/A                                     ; 138.81 MHz ( period = 7.204 ns )                    ; display:dp1|barrier_out[16]               ; display:dp1|dp:d2|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 1.653 ns                ;
; N/A                                     ; 139.10 MHz ( period = 7.189 ns )                    ; display:dp1|barrier_out[4]                ; display:dp1|dp:d4|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 1.638 ns                ;
; N/A                                     ; 139.28 MHz ( period = 7.180 ns )                    ; display:dp1|barrier_out[37]               ; display:dp1|R_s[2]                         ; clk        ; clk      ; None                        ; None                      ; 1.629 ns                ;
; N/A                                     ; 140.83 MHz ( period = 7.101 ns )                    ; display:dp1|barrier_out[35]               ; display:dp1|R_o[3]                         ; clk        ; clk      ; None                        ; None                      ; 1.550 ns                ;
; N/A                                     ; 141.50 MHz ( period = 7.067 ns )                    ; display:dp1|barrier_out[11]               ; display:dp1|dp:d3|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 1.516 ns                ;
; N/A                                     ; 142.01 MHz ( period = 7.042 ns )                    ; display:dp1|barrier_out[34]               ; display:dp1|R_o[2]                         ; clk        ; clk      ; None                        ; None                      ; 1.491 ns                ;
; N/A                                     ; 142.98 MHz ( period = 6.994 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_o[4]                         ; clk        ; clk      ; None                        ; None                      ; 3.236 ns                ;
; N/A                                     ; 143.64 MHz ( period = 6.962 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_o[6]                         ; clk        ; clk      ; None                        ; None                      ; 3.220 ns                ;
; N/A                                     ; 143.64 MHz ( period = 6.962 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_o[7]                         ; clk        ; clk      ; None                        ; None                      ; 3.220 ns                ;
; N/A                                     ; 144.38 MHz ( period = 6.926 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_o[5]                         ; clk        ; clk      ; None                        ; None                      ; 3.202 ns                ;
; N/A                                     ; 145.62 MHz ( period = 6.867 ns )                    ; display:dp1|barrier_out[32]               ; display:dp1|R_o[0]                         ; clk        ; clk      ; None                        ; None                      ; 1.316 ns                ;
; N/A                                     ; 146.20 MHz ( period = 6.840 ns )                    ; display:dp1|barrier_out[2]                ; display:dp1|dp:d4|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 1.289 ns                ;
; N/A                                     ; 146.22 MHz ( period = 6.839 ns )                    ; display:dp1|barrier_out[17]               ; display:dp1|dp:d2|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 1.288 ns                ;
; N/A                                     ; 146.24 MHz ( period = 6.838 ns )                    ; display:dp1|barrier_out[5]                ; display:dp1|dp:d4|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 1.287 ns                ;
; N/A                                     ; 146.46 MHz ( period = 6.828 ns )                    ; display:dp1|barrier_out[22]               ; display:dp1|dp:d2|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 1.277 ns                ;
; N/A                                     ; 146.63 MHz ( period = 6.820 ns )                    ; display:dp1|barrier_out[15]               ; display:dp1|dp:d3|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 1.269 ns                ;
; N/A                                     ; 146.78 MHz ( period = 6.813 ns )                    ; display:dp1|barrier_out[27]               ; display:dp1|dp:d1|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 1.262 ns                ;
; N/A                                     ; 146.89 MHz ( period = 6.808 ns )                    ; display:dp1|barrier_out[33]               ; display:dp1|R_o[1]                         ; clk        ; clk      ; None                        ; None                      ; 1.257 ns                ;
; N/A                                     ; 147.12 MHz ( period = 6.797 ns )                    ; display:dp1|barrier_out[7]                ; display:dp1|dp:d4|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 1.246 ns                ;
; N/A                                     ; 149.34 MHz ( period = 6.696 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d4|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 3.087 ns                ;
; N/A                                     ; 149.39 MHz ( period = 6.694 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d4|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 3.086 ns                ;
; N/A                                     ; 149.52 MHz ( period = 6.688 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d4|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 3.083 ns                ;
; N/A                                     ; 149.66 MHz ( period = 6.682 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d4|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 3.080 ns                ;
; N/A                                     ; 149.72 MHz ( period = 6.679 ns )                    ; display:dp1|barrier_out[0]                ; display:dp1|dp:d4|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 1.128 ns                ;
; N/A                                     ; 149.81 MHz ( period = 6.675 ns )                    ; display:dp1|barrier_out[19]               ; display:dp1|dp:d2|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 1.124 ns                ;
; N/A                                     ; 149.88 MHz ( period = 6.672 ns )                    ; display:dp1|barrier_out[21]               ; display:dp1|dp:d2|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 1.121 ns                ;
; N/A                                     ; 149.90 MHz ( period = 6.671 ns )                    ; display:dp1|barrier_out[13]               ; display:dp1|dp:d3|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 1.120 ns                ;
; N/A                                     ; 149.99 MHz ( period = 6.667 ns )                    ; display:dp1|barrier_out[3]                ; display:dp1|dp:d4|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 1.116 ns                ;
; N/A                                     ; 150.02 MHz ( period = 6.666 ns )                    ; display:dp1|barrier_out[6]                ; display:dp1|dp:d4|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 1.115 ns                ;
; N/A                                     ; 150.24 MHz ( period = 6.656 ns )                    ; display:dp1|barrier_out[29]               ; display:dp1|dp:d1|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 1.105 ns                ;
; N/A                                     ; 151.61 MHz ( period = 6.596 ns )                    ; display:dp1|barrier_out[26]               ; display:dp1|dp:d1|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 151.68 MHz ( period = 6.593 ns )                    ; display:dp1|barrier_out[28]               ; display:dp1|dp:d1|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 1.042 ns                ;
; N/A                                     ; 151.77 MHz ( period = 6.589 ns )                    ; display:dp1|barrier_out[24]               ; display:dp1|dp:d1|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 1.038 ns                ;
; N/A                                     ; 151.81 MHz ( period = 6.587 ns )                    ; display:dp1|barrier_out[23]               ; display:dp1|dp:d2|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 1.036 ns                ;
; N/A                                     ; 151.91 MHz ( period = 6.583 ns )                    ; display:dp1|barrier_out[31]               ; display:dp1|dp:d1|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 1.032 ns                ;
; N/A                                     ; 151.95 MHz ( period = 6.581 ns )                    ; display:dp1|barrier_out[18]               ; display:dp1|dp:d2|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 1.030 ns                ;
; N/A                                     ; 151.98 MHz ( period = 6.580 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d4|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 3.029 ns                ;
; N/A                                     ; 152.11 MHz ( period = 6.574 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d4|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 152.32 MHz ( period = 6.565 ns )                    ; display:dp1|barrier_out[10]               ; display:dp1|dp:d3|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 1.014 ns                ;
; N/A                                     ; 155.09 MHz ( period = 6.448 ns )                    ; controll:comb_20|con_up                   ; display:dp1|C[3]                           ; clk        ; clk      ; None                        ; None                      ; 2.963 ns                ;
; N/A                                     ; 155.13 MHz ( period = 6.446 ns )                    ; controll:comb_20|con_up                   ; display:dp1|C[2]                           ; clk        ; clk      ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 155.18 MHz ( period = 6.444 ns )                    ; controll:comb_20|con_up                   ; display:dp1|C[5]                           ; clk        ; clk      ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; display:dp1|barrier_out[39]               ; display:dp1|R_o[7]                         ; clk        ; clk      ; None                        ; None                      ; 0.891 ns                ;
; N/A                                     ; 155.23 MHz ( period = 6.442 ns )                    ; controll:comb_20|con_up                   ; display:dp1|C[4]                           ; clk        ; clk      ; None                        ; None                      ; 2.960 ns                ;
; N/A                                     ; 155.57 MHz ( period = 6.428 ns )                    ; controll:comb_20|con_up                   ; display:dp1|C[1]                           ; clk        ; clk      ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 155.71 MHz ( period = 6.422 ns )                    ; controll:comb_20|con_up                   ; display:dp1|C[0]                           ; clk        ; clk      ; None                        ; None                      ; 2.950 ns                ;
; N/A                                     ; 155.98 MHz ( period = 6.411 ns )                    ; display:dp1|barrier_out[9]                ; display:dp1|dp:d3|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 0.860 ns                ;
; N/A                                     ; 156.01 MHz ( period = 6.410 ns )                    ; display:dp1|barrier_out[8]                ; display:dp1|dp:d3|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 0.859 ns                ;
; N/A                                     ; 158.03 MHz ( period = 6.328 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d2|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 2.903 ns                ;
; N/A                                     ; 158.18 MHz ( period = 6.322 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d2|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 2.900 ns                ;
; N/A                                     ; 158.23 MHz ( period = 6.320 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d2|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 2.899 ns                ;
; N/A                                     ; 158.28 MHz ( period = 6.318 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d1|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 158.38 MHz ( period = 6.314 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d2|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 2.896 ns                ;
; N/A                                     ; 158.48 MHz ( period = 6.310 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d3|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 158.53 MHz ( period = 6.308 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d3|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 2.893 ns                ;
; N/A                                     ; 158.58 MHz ( period = 6.306 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d1|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 2.892 ns                ;
; N/A                                     ; 158.63 MHz ( period = 6.304 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d1|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 158.68 MHz ( period = 6.302 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d1|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 2.890 ns                ;
; N/A                                     ; 158.93 MHz ( period = 6.292 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d1|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 2.885 ns                ;
; N/A                                     ; 158.98 MHz ( period = 6.290 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d1|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 2.884 ns                ;
; N/A                                     ; 164.10 MHz ( period = 6.094 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d3|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 2.786 ns                ;
; N/A                                     ; 164.20 MHz ( period = 6.090 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d3|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 2.784 ns                ;
; N/A                                     ; 164.37 MHz ( period = 6.084 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d3|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 2.781 ns                ;
; N/A                                     ; 164.53 MHz ( period = 6.078 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d3|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 2.778 ns                ;
; N/A                                     ; 164.64 MHz ( period = 6.074 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d4|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 2.776 ns                ;
; N/A                                     ; 166.11 MHz ( period = 6.020 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d4|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 2.749 ns                ;
; N/A                                     ; 166.22 MHz ( period = 6.016 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d3|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 2.747 ns                ;
; N/A                                     ; 166.33 MHz ( period = 6.012 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d3|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 2.745 ns                ;
; N/A                                     ; 172.35 MHz ( period = 5.802 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_o[0]                         ; clk        ; clk      ; None                        ; None                      ; 2.640 ns                ;
; N/A                                     ; 172.59 MHz ( period = 5.794 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_o[1]                         ; clk        ; clk      ; None                        ; None                      ; 2.636 ns                ;
; N/A                                     ; 172.59 MHz ( period = 5.794 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_o[2]                         ; clk        ; clk      ; None                        ; None                      ; 2.636 ns                ;
; N/A                                     ; 183.35 MHz ( period = 5.454 ns )                    ; divider:divider_barrier|divide_counter[9] ; divider:divider_barrier|d_clock            ; clk        ; clk      ; None                        ; None                      ; 2.466 ns                ;
; N/A                                     ; 183.82 MHz ( period = 5.440 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d2|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 2.459 ns                ;
; N/A                                     ; 184.09 MHz ( period = 5.432 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d2|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 2.455 ns                ;
; N/A                                     ; 184.50 MHz ( period = 5.420 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d2|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 184.71 MHz ( period = 5.414 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d2|R_o[0]                   ; clk        ; clk      ; None                        ; None                      ; 2.446 ns                ;
; N/A                                     ; 193.57 MHz ( period = 5.166 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d1|R_o[7]                   ; clk        ; clk      ; None                        ; None                      ; 2.322 ns                ;
; N/A                                     ; 193.87 MHz ( period = 5.158 ns )                    ; controll:comb_20|con_up                   ; display:dp1|dp:d1|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 2.318 ns                ;
; N/A                                     ; 202.18 MHz ( period = 4.946 ns )                    ; divider:divider_barrier|divide_counter[5] ; divider:divider_barrier|d_clock            ; clk        ; clk      ; None                        ; None                      ; 2.212 ns                ;
; N/A                                     ; 205.34 MHz ( period = 4.870 ns )                    ; controll:comb_20|con_up                   ; display:dp1|C[6]                           ; clk        ; clk      ; None                        ; None                      ; 2.174 ns                ;
; N/A                                     ; 209.47 MHz ( period = 4.774 ns )                    ; divider:divider_barrier|divide_counter[4] ; divider:divider_barrier|d_clock            ; clk        ; clk      ; None                        ; None                      ; 2.126 ns                ;
; N/A                                     ; 221.43 MHz ( period = 4.516 ns )                    ; divider:divider_barrier|divide_counter[5] ; divider:divider_barrier|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 4.255 ns                ;
; N/A                                     ; 222.87 MHz ( period = 4.487 ns )                    ; divider:divider_barrier|divide_counter[0] ; divider:divider_barrier|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 4.226 ns                ;
; N/A                                     ; 223.41 MHz ( period = 4.476 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_o[3]                         ; clk        ; clk      ; None                        ; None                      ; 1.977 ns                ;
; N/A                                     ; 224.92 MHz ( period = 4.446 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_s[1]                         ; clk        ; clk      ; None                        ; None                      ; 1.962 ns                ;
; N/A                                     ; 225.12 MHz ( period = 4.442 ns )                    ; divider:divider_barrier|divide_counter[6] ; divider:divider_barrier|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 4.181 ns                ;
; N/A                                     ; 225.12 MHz ( period = 4.442 ns )                    ; divider:divider_barrier|divide_counter[1] ; divider:divider_barrier|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 4.181 ns                ;
; N/A                                     ; 225.12 MHz ( period = 4.442 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_s[0]                         ; clk        ; clk      ; None                        ; None                      ; 1.960 ns                ;
; N/A                                     ; 230.26 MHz ( period = 4.343 ns )                    ; divider:divider_barrier|divide_counter[2] ; divider:divider_barrier|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 230.63 MHz ( period = 4.336 ns )                    ; divider:divider_barrier|divide_counter[0] ; divider:divider_barrier|d_clock            ; clk        ; clk      ; None                        ; None                      ; 1.907 ns                ;
; N/A                                     ; 231.80 MHz ( period = 4.314 ns )                    ; divider:divider_barrier|divide_counter[5] ; divider:divider_barrier|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 4.053 ns                ;
; N/A                                     ; 231.91 MHz ( period = 4.312 ns )                    ; divider:divider_barrier|divide_counter[6] ; divider:divider_barrier|d_clock            ; clk        ; clk      ; None                        ; None                      ; 1.895 ns                ;
; N/A                                     ; 232.61 MHz ( period = 4.299 ns )                    ; divider:divider_barrier|divide_counter[0] ; divider:divider_barrier|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 4.038 ns                ;
; N/A                                     ; 233.92 MHz ( period = 4.275 ns )                    ; divider:divider_barrier|divide_counter[4] ; divider:divider_barrier|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 4.014 ns                ;
; N/A                                     ; 235.07 MHz ( period = 4.254 ns )                    ; divider:divider_barrier|divide_counter[1] ; divider:divider_barrier|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 3.993 ns                ;
; N/A                                     ; 235.24 MHz ( period = 4.251 ns )                    ; divider:divider_barrier|divide_counter[8] ; divider:divider_barrier|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 3.990 ns                ;
; N/A                                     ; 235.40 MHz ( period = 4.248 ns )                    ; divider:divider_barrier|divide_counter[5] ; divider:divider_barrier|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 3.987 ns                ;
; N/A                                     ; 235.74 MHz ( period = 4.242 ns )                    ; divider:divider_barrier|divide_counter[6] ; divider:divider_barrier|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 236.18 MHz ( period = 4.234 ns )                    ; divider:divider_barrier|divide_counter[9] ; divider:divider_barrier|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 3.973 ns                ;
; N/A                                     ; 236.91 MHz ( period = 4.221 ns )                    ; display:dp1|C[6]                          ; display:dp1|C[6]                           ; clk        ; clk      ; None                        ; None                      ; 3.960 ns                ;
; N/A                                     ; 236.91 MHz ( period = 4.221 ns )                    ; display:dp1|C[6]                          ; display:dp1|C[7]                           ; clk        ; clk      ; None                        ; None                      ; 3.960 ns                ;
; N/A                                     ; 237.42 MHz ( period = 4.212 ns )                    ; divider:divider_barrier|divide_counter[5] ; divider:divider_barrier|divide_counter[8]  ; clk        ; clk      ; None                        ; None                      ; 3.951 ns                ;
; N/A                                     ; 238.27 MHz ( period = 4.197 ns )                    ; divider:divider_barrier|divide_counter[3] ; divider:divider_barrier|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 3.936 ns                ;
; N/A                                     ; 239.18 MHz ( period = 4.181 ns )                    ; divider:divider_barrier|divide_counter[7] ; divider:divider_barrier|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 3.920 ns                ;
; N/A                                     ; 240.67 MHz ( period = 4.155 ns )                    ; divider:divider_barrier|divide_counter[2] ; divider:divider_barrier|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 3.894 ns                ;
; N/A                                     ; 240.79 MHz ( period = 4.153 ns )                    ; divider:divider_barrier|divide_counter[0] ; divider:divider_barrier|divide_counter[5]  ; clk        ; clk      ; None                        ; None                      ; 3.892 ns                ;
; N/A                                     ; 241.66 MHz ( period = 4.138 ns )                    ; divider:divider_barrier|divide_counter[6] ; divider:divider_barrier|divide_counter[8]  ; clk        ; clk      ; None                        ; None                      ; 3.877 ns                ;
; N/A                                     ; 242.37 MHz ( period = 4.126 ns )                    ; divider:divider_barrier|divide_counter[5] ; divider:divider_barrier|divide_counter[9]  ; clk        ; clk      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 243.43 MHz ( period = 4.108 ns )                    ; divider:divider_barrier|divide_counter[1] ; divider:divider_barrier|divide_counter[5]  ; clk        ; clk      ; None                        ; None                      ; 3.847 ns                ;
; N/A                                     ; 243.72 MHz ( period = 4.103 ns )                    ; divider:divider_barrier|divide_counter[0] ; divider:divider_barrier|divide_counter[8]  ; clk        ; clk      ; None                        ; None                      ; 3.842 ns                ;
; N/A                                     ; 244.68 MHz ( period = 4.087 ns )                    ; divider:divider_barrier|divide_counter[4] ; divider:divider_barrier|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 3.826 ns                ;
; N/A                                     ; 245.40 MHz ( period = 4.075 ns )                    ; divider:divider_barrier|divide_counter[7] ; divider:divider_barrier|divide_counter[8]  ; clk        ; clk      ; None                        ; None                      ; 3.814 ns                ;
; N/A                                     ; 246.37 MHz ( period = 4.059 ns )                    ; divider:divider_barrier|divide_counter[8] ; divider:divider_barrier|divide_counter[9]  ; clk        ; clk      ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 246.43 MHz ( period = 4.058 ns )                    ; divider:divider_barrier|divide_counter[1] ; divider:divider_barrier|divide_counter[8]  ; clk        ; clk      ; None                        ; None                      ; 3.797 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; divider:divider_barrier|divide_counter[6] ; divider:divider_barrier|divide_counter[9]  ; clk        ; clk      ; None                        ; None                      ; 3.791 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; display:dp1|C[7]                          ; display:dp1|C[6]                           ; clk        ; clk      ; None                        ; None                      ; 3.783 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; display:dp1|C[7]                          ; display:dp1|C[7]                           ; clk        ; clk      ; None                        ; None                      ; 3.783 ns                ;
; N/A                                     ; 248.32 MHz ( period = 4.027 ns )                    ; divider:divider_barrier|divide_counter[0] ; divider:divider_barrier|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 3.766 ns                ;
; N/A                                     ; 248.63 MHz ( period = 4.022 ns )                    ; display:dp1|R_s[0]                        ; display:dp1|dp:d4|R_o[3]                   ; clk        ; clk      ; None                        ; None                      ; 3.761 ns                ;
; N/A                                     ; 248.69 MHz ( period = 4.021 ns )                    ; display:dp1|R_s[0]                        ; display:dp1|dp:d4|R_o[6]                   ; clk        ; clk      ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 248.88 MHz ( period = 4.018 ns )                    ; display:dp1|R_s[0]                        ; display:dp1|dp:d4|R_o[4]                   ; clk        ; clk      ; None                        ; None                      ; 3.757 ns                ;
; N/A                                     ; 249.07 MHz ( period = 4.015 ns )                    ; display:dp1|R_s[0]                        ; display:dp1|dp:d4|R_o[1]                   ; clk        ; clk      ; None                        ; None                      ; 3.754 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; divider:divider_barrier|divide_counter[3] ; divider:divider_barrier|divide_counter[6]  ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; divider:divider_barrier|divide_counter[2] ; divider:divider_barrier|divide_counter[5]  ; clk        ; clk      ; None                        ; None                      ; 3.748 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; divider:divider_barrier|divide_counter[7] ; divider:divider_barrier|divide_counter[9]  ; clk        ; clk      ; None                        ; None                      ; 3.728 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; divider:divider_barrier|divide_counter[1] ; divider:divider_barrier|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 3.721 ns                ;
; N/A                                     ; 252.27 MHz ( period = 3.964 ns )                    ; display:dp1|R_s[0]                        ; display:dp1|dp:d4|R_o[2]                   ; clk        ; clk      ; None                        ; None                      ; 3.703 ns                ;
; N/A                                     ; 252.46 MHz ( period = 3.961 ns )                    ; display:dp1|R_s[0]                        ; display:dp1|dp:d4|R_o[5]                   ; clk        ; clk      ; None                        ; None                      ; 3.700 ns                ;
; N/A                                     ; 252.59 MHz ( period = 3.959 ns )                    ; divider:divider_barrier|divide_counter[2] ; divider:divider_barrier|divide_counter[8]  ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 253.29 MHz ( period = 3.948 ns )                    ; divider:divider_barrier|divide_counter[3] ; divider:divider_barrier|d_clock            ; clk        ; clk      ; None                        ; None                      ; 1.713 ns                ;
; N/A                                     ; 253.74 MHz ( period = 3.941 ns )                    ; divider:divider_barrier|divide_counter[4] ; divider:divider_barrier|divide_counter[5]  ; clk        ; clk      ; None                        ; None                      ; 3.680 ns                ;
; N/A                                     ; 254.00 MHz ( period = 3.937 ns )                    ; divider:divider_barrier|divide_counter[0] ; divider:divider_barrier|divide_counter[9]  ; clk        ; clk      ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; display:dp1|R_s[1]                        ; display:dp1|R_o[6]                         ; clk        ; clk      ; None                        ; None                      ; 3.671 ns                ;
; N/A                                     ; 254.32 MHz ( period = 3.932 ns )                    ; display:dp1|R_s[1]                        ; display:dp1|R_o[7]                         ; clk        ; clk      ; None                        ; None                      ; 3.671 ns                ;
; N/A                                     ; 254.71 MHz ( period = 3.926 ns )                    ; divider:divider_barrier|divide_counter[7] ; divider:divider_barrier|d_clock            ; clk        ; clk      ; None                        ; None                      ; 1.702 ns                ;
; N/A                                     ; 256.48 MHz ( period = 3.899 ns )                    ; display:dp1|R_s[2]                        ; display:dp1|R_o[4]                         ; clk        ; clk      ; None                        ; None                      ; 3.638 ns                ;
; N/A                                     ; 256.94 MHz ( period = 3.892 ns )                    ; divider:divider_barrier|divide_counter[1] ; divider:divider_barrier|divide_counter[9]  ; clk        ; clk      ; None                        ; None                      ; 3.631 ns                ;
; N/A                                     ; 257.00 MHz ( period = 3.891 ns )                    ; divider:divider_barrier|divide_counter[4] ; divider:divider_barrier|divide_counter[8]  ; clk        ; clk      ; None                        ; None                      ; 3.630 ns                ;
; N/A                                     ; 257.47 MHz ( period = 3.884 ns )                    ; controll:comb_20|con_up                   ; display:dp1|R_s[2]                         ; clk        ; clk      ; None                        ; None                      ; 1.681 ns                ;
; N/A                                     ; 257.53 MHz ( period = 3.883 ns )                    ; divider:divider_barrier|divide_counter[2] ; divider:divider_barrier|divide_counter[10] ; clk        ; clk      ; None                        ; None                      ; 3.622 ns                ;
; N/A                                     ; 258.87 MHz ( period = 3.863 ns )                    ; divider:divider_barrier|divide_counter[3] ; divider:divider_barrier|divide_counter[5]  ; clk        ; clk      ; None                        ; None                      ; 3.602 ns                ;
; N/A                                     ; 259.00 MHz ( period = 3.861 ns )                    ; divider:divider_barrier|divide_counter[7] ; divider:divider_barrier|divide_counter[7]  ; clk        ; clk      ; None                        ; None                      ; 3.600 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                            ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+--------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                        ;
+------------------------------------------+------------------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                               ; To                          ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+------------------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[17] ; clk        ; clk      ; None                       ; None                       ; 1.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[19] ; clk        ; clk      ; None                       ; None                       ; 1.198 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[18] ; clk        ; clk      ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[20] ; clk        ; clk      ; None                       ; None                       ; 1.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[31] ; clk        ; clk      ; None                       ; None                       ; 1.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[32] ; clk        ; clk      ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[37] ; clk        ; clk      ; None                       ; None                       ; 1.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[36] ; clk        ; clk      ; None                       ; None                       ; 1.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[26] ; clk        ; clk      ; None                       ; None                       ; 1.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[28] ; clk        ; clk      ; None                       ; None                       ; 1.711 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[30] ; clk        ; clk      ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[29] ; clk        ; clk      ; None                       ; None                       ; 1.714 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[1]  ; clk        ; clk      ; None                       ; None                       ; 1.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[15] ; clk        ; clk      ; None                       ; None                       ; 1.725 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[13] ; clk        ; clk      ; None                       ; None                       ; 1.726 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[33] ; clk        ; clk      ; None                       ; None                       ; 1.939 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[34] ; clk        ; clk      ; None                       ; None                       ; 1.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[35] ; clk        ; clk      ; None                       ; None                       ; 1.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[16] ; clk        ; clk      ; None                       ; None                       ; 1.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[27] ; clk        ; clk      ; None                       ; None                       ; 1.986 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[39] ; clk        ; clk      ; None                       ; None                       ; 2.410 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[24] ; clk        ; clk      ; None                       ; None                       ; 2.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[0]  ; clk        ; clk      ; None                       ; None                       ; 2.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[38] ; clk        ; clk      ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[5]  ; clk        ; clk      ; None                       ; None                       ; 2.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[2]  ; clk        ; clk      ; None                       ; None                       ; 2.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[22] ; clk        ; clk      ; None                       ; None                       ; 2.867 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[21] ; clk        ; clk      ; None                       ; None                       ; 2.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[23] ; clk        ; clk      ; None                       ; None                       ; 2.869 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[25] ; clk        ; clk      ; None                       ; None                       ; 2.871 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[14] ; clk        ; clk      ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[11] ; clk        ; clk      ; None                       ; None                       ; 2.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[7]  ; clk        ; clk      ; None                       ; None                       ; 2.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[4]  ; clk        ; clk      ; None                       ; None                       ; 2.902 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|LFSR:LFSR1|state.s111  ; display:dp1|barrier_out[0]  ; clk        ; clk      ; None                       ; None                       ; 3.045 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|LFSR:LFSR1|state.s1001 ; display:dp1|barrier_out[0]  ; clk        ; clk      ; None                       ; None                       ; 3.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|LFSR:LFSR1|Y[8]        ; display:dp1|barrier_out[0]  ; clk        ; clk      ; None                       ; None                       ; 3.289 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[9]  ; clk        ; clk      ; None                       ; None                       ; 3.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[12] ; clk        ; clk      ; None                       ; None                       ; 3.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[10] ; clk        ; clk      ; None                       ; None                       ; 3.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[8]  ; clk        ; clk      ; None                       ; None                       ; 3.247 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[6]  ; clk        ; clk      ; None                       ; None                       ; 3.270 ns                 ;
; Not operational: Clock Skew > Data Delay ; controll:comb_20|con_up            ; display:dp1|barrier_out[3]  ; clk        ; clk      ; None                       ; None                       ; 3.279 ns                 ;
; Not operational: Clock Skew > Data Delay ; display:dp1|LFSR:LFSR1|state.s101  ; display:dp1|barrier_out[0]  ; clk        ; clk      ; None                       ; None                       ; 3.492 ns                 ;
+------------------------------------------+------------------------------------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------+
; tsu                                                                                      ;
+-------+--------------+------------+------+------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To                                 ; To Clock ;
+-------+--------------+------------+------+------------------------------------+----------+
; N/A   ; None         ; 4.580 ns   ; rst  ; display:dp1|LFSR:LFSR1|state.s111  ; clk      ;
; N/A   ; None         ; 4.580 ns   ; rst  ; display:dp1|LFSR:LFSR1|state.s1001 ; clk      ;
; N/A   ; None         ; 4.580 ns   ; rst  ; display:dp1|LFSR:LFSR1|state.s101  ; clk      ;
; N/A   ; None         ; 4.580 ns   ; rst  ; display:dp1|LFSR:LFSR1|state.s10   ; clk      ;
; N/A   ; None         ; 4.580 ns   ; rst  ; display:dp1|LFSR:LFSR1|state.s100  ; clk      ;
; N/A   ; None         ; 4.580 ns   ; rst  ; display:dp1|LFSR:LFSR1|state.s11   ; clk      ;
; N/A   ; None         ; 4.580 ns   ; rst  ; display:dp1|LFSR:LFSR1|state.s1    ; clk      ;
; N/A   ; None         ; 4.580 ns   ; rst  ; display:dp1|LFSR:LFSR1|state.s0    ; clk      ;
+-------+--------------+------------+------+------------------------------------+----------+


+------------------------------------------------------------------------------------------+
; tco                                                                                      ;
+-------+--------------+------------+-----------------------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From                        ; To        ; From Clock ;
+-------+--------------+------------+-----------------------------+-----------+------------+
; N/A   ; None         ; 14.098 ns  ; display:dp1|barrier_out[37] ; col       ; clk        ;
; N/A   ; None         ; 9.012 ns   ; display:dp1|dp:d1|R_o[6]    ; led1_r[1] ; clk        ;
; N/A   ; None         ; 8.860 ns   ; controll:comb_20|con_up     ; col       ; clk        ;
; N/A   ; None         ; 8.796 ns   ; display:dp1|dp:d1|R_o[7]    ; led1_r[0] ; clk        ;
; N/A   ; None         ; 8.608 ns   ; display:dp1|R_o[4]          ; led_c[3]  ; clk        ;
; N/A   ; None         ; 8.606 ns   ; display:dp1|R_o[3]          ; led_c[4]  ; clk        ;
; N/A   ; None         ; 8.456 ns   ; display:dp1|dp:d1|R_o[3]    ; led1_r[4] ; clk        ;
; N/A   ; None         ; 8.452 ns   ; display:dp1|dp:d1|R_o[1]    ; led1_r[6] ; clk        ;
; N/A   ; None         ; 8.432 ns   ; display:dp1|dp:d1|R_o[2]    ; led1_r[5] ; clk        ;
; N/A   ; None         ; 8.417 ns   ; display:dp1|R_o[1]          ; led_c[6]  ; clk        ;
; N/A   ; None         ; 8.410 ns   ; display:dp1|dp:d1|R_o[4]    ; led1_r[3] ; clk        ;
; N/A   ; None         ; 8.396 ns   ; display:dp1|dp:d1|R_o[5]    ; led1_r[2] ; clk        ;
; N/A   ; None         ; 8.396 ns   ; display:dp1|dp:d1|R_o[0]    ; led1_r[7] ; clk        ;
; N/A   ; None         ; 8.377 ns   ; display:dp1|dp:d2|R_o[7]    ; led2_r[0] ; clk        ;
; N/A   ; None         ; 8.336 ns   ; display:dp1|R_o[0]          ; led_c[7]  ; clk        ;
; N/A   ; None         ; 8.334 ns   ; display:dp1|R_o[2]          ; led_c[5]  ; clk        ;
; N/A   ; None         ; 8.274 ns   ; display:dp1|dp:d3|R_o[7]    ; led3_r[0] ; clk        ;
; N/A   ; None         ; 8.236 ns   ; display:dp1|dp:d3|R_o[6]    ; led3_r[1] ; clk        ;
; N/A   ; None         ; 8.149 ns   ; display:dp1|dp:d2|R_o[6]    ; led2_r[1] ; clk        ;
; N/A   ; None         ; 8.129 ns   ; display:dp1|dp:d2|R_o[1]    ; led2_r[6] ; clk        ;
; N/A   ; None         ; 8.123 ns   ; display:dp1|dp:d2|R_o[5]    ; led2_r[2] ; clk        ;
; N/A   ; None         ; 8.121 ns   ; display:dp1|dp:d2|R_o[3]    ; led2_r[4] ; clk        ;
; N/A   ; None         ; 8.102 ns   ; display:dp1|dp:d2|R_o[4]    ; led2_r[3] ; clk        ;
; N/A   ; None         ; 8.056 ns   ; display:dp1|C[7]            ; led_r[0]  ; clk        ;
; N/A   ; None         ; 8.007 ns   ; display:dp1|dp:d2|R_o[0]    ; led2_r[7] ; clk        ;
; N/A   ; None         ; 7.999 ns   ; display:dp1|C[6]            ; led_r[1]  ; clk        ;
; N/A   ; None         ; 7.968 ns   ; display:dp1|R_o[5]          ; led_c[2]  ; clk        ;
; N/A   ; None         ; 7.915 ns   ; display:dp1|R_o[6]          ; led_c[1]  ; clk        ;
; N/A   ; None         ; 7.902 ns   ; display:dp1|R_o[7]          ; led_c[0]  ; clk        ;
; N/A   ; None         ; 7.874 ns   ; display:dp1|C[4]            ; led_r[3]  ; clk        ;
; N/A   ; None         ; 7.832 ns   ; display:dp1|dp:d4|R_o[0]    ; led4_r[7] ; clk        ;
; N/A   ; None         ; 7.831 ns   ; display:dp1|C[5]            ; led_r[2]  ; clk        ;
; N/A   ; None         ; 7.792 ns   ; display:dp1|C[2]            ; led_r[5]  ; clk        ;
; N/A   ; None         ; 7.781 ns   ; display:dp1|dp:d3|R_o[5]    ; led3_r[2] ; clk        ;
; N/A   ; None         ; 7.677 ns   ; display:dp1|C[3]            ; led_r[4]  ; clk        ;
; N/A   ; None         ; 7.666 ns   ; display:dp1|dp:d2|R_o[2]    ; led2_r[5] ; clk        ;
; N/A   ; None         ; 7.483 ns   ; display:dp1|C[1]            ; led_r[6]  ; clk        ;
; N/A   ; None         ; 7.476 ns   ; display:dp1|C[0]            ; led_r[7]  ; clk        ;
; N/A   ; None         ; 7.413 ns   ; display:dp1|dp:d3|R_o[4]    ; led3_r[3] ; clk        ;
; N/A   ; None         ; 7.221 ns   ; display:dp1|dp:d4|R_o[7]    ; led4_r[0] ; clk        ;
; N/A   ; None         ; 7.217 ns   ; display:dp1|dp:d3|R_o[0]    ; led3_r[7] ; clk        ;
; N/A   ; None         ; 7.215 ns   ; display:dp1|dp:d3|R_o[1]    ; led3_r[6] ; clk        ;
; N/A   ; None         ; 7.202 ns   ; display:dp1|dp:d4|R_o[4]    ; led4_r[3] ; clk        ;
; N/A   ; None         ; 7.187 ns   ; display:dp1|dp:d4|R_o[6]    ; led4_r[1] ; clk        ;
; N/A   ; None         ; 7.182 ns   ; display:dp1|dp:d4|R_o[5]    ; led4_r[2] ; clk        ;
; N/A   ; None         ; 7.182 ns   ; display:dp1|dp:d4|R_o[1]    ; led4_r[6] ; clk        ;
; N/A   ; None         ; 7.181 ns   ; display:dp1|dp:d4|R_o[3]    ; led4_r[4] ; clk        ;
; N/A   ; None         ; 7.180 ns   ; display:dp1|dp:d4|R_o[2]    ; led4_r[5] ; clk        ;
; N/A   ; None         ; 7.017 ns   ; display:dp1|dp:d3|R_o[2]    ; led3_r[5] ; clk        ;
; N/A   ; None         ; 7.008 ns   ; display:dp1|dp:d3|R_o[3]    ; led3_r[4] ; clk        ;
+-------+--------------+------------+-----------------------------+-----------+------------+


+------------------------------------------------------------------------------------------------+
; th                                                                                             ;
+---------------+-------------+-----------+------+------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To                                 ; To Clock ;
+---------------+-------------+-----------+------+------------------------------------+----------+
; N/A           ; None        ; -4.528 ns ; rst  ; display:dp1|LFSR:LFSR1|state.s111  ; clk      ;
; N/A           ; None        ; -4.528 ns ; rst  ; display:dp1|LFSR:LFSR1|state.s1001 ; clk      ;
; N/A           ; None        ; -4.528 ns ; rst  ; display:dp1|LFSR:LFSR1|state.s101  ; clk      ;
; N/A           ; None        ; -4.528 ns ; rst  ; display:dp1|LFSR:LFSR1|state.s10   ; clk      ;
; N/A           ; None        ; -4.528 ns ; rst  ; display:dp1|LFSR:LFSR1|state.s100  ; clk      ;
; N/A           ; None        ; -4.528 ns ; rst  ; display:dp1|LFSR:LFSR1|state.s11   ; clk      ;
; N/A           ; None        ; -4.528 ns ; rst  ; display:dp1|LFSR:LFSR1|state.s1    ; clk      ;
; N/A           ; None        ; -4.528 ns ; rst  ; display:dp1|LFSR:LFSR1|state.s0    ; clk      ;
+---------------+-------------+-----------+------+------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Fri Dec 11 12:05:46 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off main -c main --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "divider:divider_barrier|d_clock" as buffer
Info: Clock "clk" has Internal fmax of 112.84 MHz between source register "display:dp1|barrier_out[36]" and destination register "display:dp1|R_o[4]" (period= 8.862 ns)
    Info: + Longest register to register delay is 3.311 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y14_N9; Fanout = 2; REG Node = 'display:dp1|barrier_out[36]'
        Info: 2: + IC(1.513 ns) + CELL(0.292 ns) = 1.805 ns; Loc. = LC_X7_Y13_N7; Fanout = 1; COMB Node = 'display:dp1|R_o~17'
        Info: 3: + IC(1.197 ns) + CELL(0.309 ns) = 3.311 ns; Loc. = LC_X8_Y14_N1; Fanout = 1; REG Node = 'display:dp1|R_o[4]'
        Info: Total cell delay = 0.601 ns ( 18.15 % )
        Info: Total interconnect delay = 2.710 ns ( 81.85 % )
    Info: - Smallest clock skew is -5.290 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.954 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 80; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X8_Y14_N1; Fanout = 1; REG Node = 'display:dp1|R_o[4]'
            Info: Total cell delay = 2.180 ns ( 73.80 % )
            Info: Total interconnect delay = 0.774 ns ( 26.20 % )
        Info: - Longest clock path from clock "clk" to source register is 8.244 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 80; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.935 ns) = 3.149 ns; Loc. = LC_X12_Y11_N3; Fanout = 40; REG Node = 'divider:divider_barrier|d_clock'
            Info: 3: + IC(4.384 ns) + CELL(0.711 ns) = 8.244 ns; Loc. = LC_X9_Y14_N9; Fanout = 2; REG Node = 'display:dp1|barrier_out[36]'
            Info: Total cell delay = 3.115 ns ( 37.79 % )
            Info: Total interconnect delay = 5.129 ns ( 62.21 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 44 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "controll:comb_20|con_up" and destination pin or register "display:dp1|barrier_out[17]" for clock "clk" (Hold time is 3.884 ns)
    Info: + Largest clock skew is 5.290 ns
        Info: + Longest clock path from clock "clk" to destination register is 8.244 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 80; CLK Node = 'clk'
            Info: 2: + IC(0.745 ns) + CELL(0.935 ns) = 3.149 ns; Loc. = LC_X12_Y11_N3; Fanout = 40; REG Node = 'divider:divider_barrier|d_clock'
            Info: 3: + IC(4.384 ns) + CELL(0.711 ns) = 8.244 ns; Loc. = LC_X7_Y14_N1; Fanout = 2; REG Node = 'display:dp1|barrier_out[17]'
            Info: Total cell delay = 3.115 ns ( 37.79 % )
            Info: Total interconnect delay = 5.129 ns ( 62.21 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.954 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 80; CLK Node = 'clk'
            Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X8_Y14_N3; Fanout = 48; REG Node = 'controll:comb_20|con_up'
            Info: Total cell delay = 2.180 ns ( 73.80 % )
            Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 1.197 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X8_Y14_N3; Fanout = 48; REG Node = 'controll:comb_20|con_up'
        Info: 2: + IC(0.888 ns) + CELL(0.309 ns) = 1.197 ns; Loc. = LC_X7_Y14_N1; Fanout = 2; REG Node = 'display:dp1|barrier_out[17]'
        Info: Total cell delay = 0.309 ns ( 25.81 % )
        Info: Total interconnect delay = 0.888 ns ( 74.19 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "display:dp1|LFSR:LFSR1|state.s111" (data pin = "rst", clock pin = "clk") is 4.580 ns
    Info: + Longest pin to register delay is 7.445 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_79; Fanout = 68; PIN Node = 'rst'
        Info: 2: + IC(5.103 ns) + CELL(0.867 ns) = 7.445 ns; Loc. = LC_X8_Y3_N6; Fanout = 2; REG Node = 'display:dp1|LFSR:LFSR1|state.s111'
        Info: Total cell delay = 2.342 ns ( 31.46 % )
        Info: Total interconnect delay = 5.103 ns ( 68.54 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 80; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X8_Y3_N6; Fanout = 2; REG Node = 'display:dp1|LFSR:LFSR1|state.s111'
        Info: Total cell delay = 2.180 ns ( 75.12 % )
        Info: Total interconnect delay = 0.722 ns ( 24.88 % )
Info: tco from clock "clk" to destination pin "col" through register "display:dp1|barrier_out[37]" is 14.098 ns
    Info: + Longest clock path from clock "clk" to source register is 8.244 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 80; CLK Node = 'clk'
        Info: 2: + IC(0.745 ns) + CELL(0.935 ns) = 3.149 ns; Loc. = LC_X12_Y11_N3; Fanout = 40; REG Node = 'divider:divider_barrier|d_clock'
        Info: 3: + IC(4.384 ns) + CELL(0.711 ns) = 8.244 ns; Loc. = LC_X9_Y14_N4; Fanout = 44; REG Node = 'display:dp1|barrier_out[37]'
        Info: Total cell delay = 3.115 ns ( 37.79 % )
        Info: Total interconnect delay = 5.129 ns ( 62.21 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Longest register to pin delay is 5.630 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X9_Y14_N4; Fanout = 44; REG Node = 'display:dp1|barrier_out[37]'
        Info: 2: + IC(0.782 ns) + CELL(0.114 ns) = 0.896 ns; Loc. = LC_X8_Y14_N5; Fanout = 12; COMB Node = 'display:dp1|col'
        Info: 3: + IC(2.626 ns) + CELL(2.108 ns) = 5.630 ns; Loc. = PIN_76; Fanout = 0; PIN Node = 'col'
        Info: Total cell delay = 2.222 ns ( 39.47 % )
        Info: Total interconnect delay = 3.408 ns ( 60.53 % )
Info: th for register "display:dp1|LFSR:LFSR1|state.s111" (data pin = "rst", clock pin = "clk") is -4.528 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 80; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X8_Y3_N6; Fanout = 2; REG Node = 'display:dp1|LFSR:LFSR1|state.s111'
        Info: Total cell delay = 2.180 ns ( 75.12 % )
        Info: Total interconnect delay = 0.722 ns ( 24.88 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 7.445 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_79; Fanout = 68; PIN Node = 'rst'
        Info: 2: + IC(5.103 ns) + CELL(0.867 ns) = 7.445 ns; Loc. = LC_X8_Y3_N6; Fanout = 2; REG Node = 'display:dp1|LFSR:LFSR1|state.s111'
        Info: Total cell delay = 2.342 ns ( 31.46 % )
        Info: Total interconnect delay = 5.103 ns ( 68.54 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 194 megabytes
    Info: Processing ended: Fri Dec 11 12:05:47 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


