<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üëßüèø ü§πüèΩ üèáüèª N√ºtzliche Tipps zur Verwendung des HyperLynx DDR-Assistenten f√ºr die QDR4-Analyse üçÆ üì≤ üöº</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Die Quad Data Rate (QDR-IV) ist ein Hochleistungsspeicherstandard f√ºr Netzwerkanwendungen und ideal f√ºr die n√§chste Generation von Netzwerkger√§ten, Ko...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>N√ºtzliche Tipps zur Verwendung des HyperLynx DDR-Assistenten f√ºr die QDR4-Analyse</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/company/nanosoft/blog/423897/"><div style="text-align:center;"><img src="https://habrastorage.org/webt/u-/er/qq/u-erqq7n5iv6ge1-wyynu27goae.png"></div><br><br>  Die Quad Data Rate (QDR-IV) ist ein Hochleistungsspeicherstandard f√ºr Netzwerkanwendungen und ideal f√ºr die n√§chste Generation von Netzwerkger√§ten, Kommunikationsger√§ten und Computersystemen. <br><br>  QDR-IV SRAM verf√ºgt √ºber eine integrierte Fehlererkennungs- und -korrektureinheit (ECC), um die Datenintegrit√§t sicherzustellen.  Dieses Ger√§t kann alle Einzelbit-Speicherfehler verarbeiten, einschlie√ülich solcher, die durch kosmische Strahlung und Alpha-Partikel verursacht werden.  Infolgedessen haben Speichermodule eine Programmfehlerrate (SER) von nicht mehr als 0,01 Fehlern / MB.  QDR-IV ist mit einer programmierbaren Adressparit√§tsfunktion ausgestattet, die die Datenintegrit√§t auf dem Adressbus sicherstellt. <br><br>  Besonderheiten des QDR-SRAM-Speichers: <br><br><ul><li>  Das integrierte Fehlerkorrekturmodul stellt die Datenintegrit√§t sicher und eliminiert Softwarefehler </li><li>  Die Module sind in zwei Versionen erh√§ltlich: QDR-IV HP (Datenrate 1334 Mtrans / s) und QDR-IV XP (Datenrate 2132 Mtrans / s) </li><li>  Zwei unabh√§ngige bidirektionale DDR1-Speicherdatenports </li><li>  Businversionsfunktion zur Rauschunterdr√ºckung beim Anschlie√üen von Eingangs- und Ausgangsleitungen </li><li>  Das integrierte Verhandlungsschema (ODT) reduziert die Komplexit√§t der Platine </li><li> Schr√§glauftraining zur Verbesserung des Timings der Signalerfassung </li><li>  E / A-Signalst√§rke: 1,2 V bis 1,25 V (Hochgeschwindigkeits-Transceiver-Logik (HSTL) / Terminierte Logik (SSTL)), 1,1 V bis 1,2 V (POD2) </li><li>  361-poliges FCBGA3-Geh√§use </li><li>  Busbreite: x18, x36 Bit </li></ul><a name="habracut"></a><br><h3>  Einf√ºhrung </h3><br>  Der DDRx-Assistent ist ein benutzerfreundliches Tool in HyperLynx, mit dem Sie zeitliche Wellenformen stapelweise steuern und die Signalintegrit√§t von Standard-DDR-JEDEC-Protokollen analysieren k√∂nnen.  Der DDRx-Assistent kann sowohl in der Phase der vor-topologischen Analyse gem√§√ü dem Was-w√§re-wenn-Szenario als auch auf einer vollst√§ndig verfolgten Karte gestartet werden.  Dar√ºber hinaus k√∂nnen Sie mit dem Tool die meisten Modellformate importieren, die von gro√üen Chiplieferanten erstellt wurden. <br><br>  Mit dem DDRx-Assistenten k√∂nnen Sie alle Bits des Speicherbusses auf √úbereinstimmung mit der Signalintegrit√§t sowie auf Einhaltung der Anforderungen f√ºr die Synchronisation zwischen Signalen √ºberpr√ºfen.  In diesem Artikel wird die Verwendung des interaktiven Assistenten zur Analyse von Projekten zur Implementierung des QDR4-Protokolls beschrieben (Abb. 1). <br><br> <a href=""><img src="https://habrastorage.org/webt/mn/r7/dn/mnr7dnxaogwzla5vb4nyk_nqqja.jpeg"></a> <br>  <i>Abb.</i>  <i>1. Die interne Architektur von QDR am Beispiel des Moduls CY7C4142KV13 (anklickbar)</i> <br><br><h3>  Schauen Sie sich zuerst QDR-IV in HyperLynx DDRx WIZARD an </h3><br>  Das QDR-IV-Protokoll definiert zwei unidirektionale Paare eines Daten-Strobe-Signals: eines zum Lesen von Daten, das andere zum Schreiben, die voneinander unabh√§ngige Operationen und gleichzeitige Lese- und Schreiboperationen unterst√ºtzen, und die Ports k√∂nnen mit unterschiedlichen Frequenzen arbeiten (Abb. 2).  Damit ist das Risiko einer Fehlfunktion vollst√§ndig ausgeschlossen. <br><br><img src="https://habrastorage.org/webt/hd/1q/5d/hd1q5dmj0rdirsow7slcp1vl7je.jpeg"><br>  <i>Abb.</i>  <i>2. Verf√ºgbarkeit separater Lese- und Schreibports in der QDR-SRAM-Architektur</i> <br><br>  F√ºr dieses Protokoll verwendet der DDRx-Assistent separate Gates zum Lesen und Schreiben von Daten.  QDR IV wird normalerweise unter Verwendung eines x36- oder x18-Bit-Busses implementiert (siehe Fig. 3a und 3b). <br><br><div class="scrollable-table"><table><tbody><tr><td><img src="https://habrastorage.org/webt/7t/sa/gz/7tsagzumuack4l7fysxfphqfy_w.png" alt="Bild">  Abb.  3a.  QDR-IV, x36-Bit </td><td><img src="https://habrastorage.org/webt/jv/0g/rm/jv0grmzpzjv4kyxvcwokuav2jty.png" alt="Bild">  Abb.  3b.  QDR-IV, x36-Bit </td></tr></tbody></table></div><br>  Der DDRx-Assistent aktiviert die QDR-IV-Simulation in drei Schritten: <br><br><ul><li>  √úberpr√ºfung des Datenlesens </li><li>  Datensatzpr√ºfung </li><li>  Adress- / Steuerbuspr√ºfung </li></ul><br>  Da Adress- / Steuerbuspr√ºfungen unabh√§ngig von Datenlese- / Schreibpr√ºfungen durchgef√ºhrt werden k√∂nnen, k√∂nnen Sie Zeit sparen, indem Sie diesen Schritt mit einem der Datentestschritte kombinieren.  Im Folgenden werden alle drei Szenarien f√ºr diese Tests beschrieben. <br><br><h3>  Technologische Merkmale </h3><br>  QDR-IV unterst√ºtzt die POD-Technologie (Pseudo Open Drain) und die Terminierungslogik SSTL (Stub Series Terminated Logic) (Abbildung 4). <br><br><img src="https://habrastorage.org/webt/ou/du/fn/oudufnsg9ijaclyuttgthdomfcg.jpeg"><br>  <i>Abb.</i>  <i>4. Unterschiede zwischen POD und SSTL</i> <br><br>  W√§hlen Sie unabh√§ngig vom verwendeten Logikstandard <b>LPDDR3</b> als Technologie (Abb. 5), da das <b>Vref-Training</b> nicht unterst√ºtzt wird, wie dies beim POD-Modul des DDR4 der Fall ist.  Stattdessen werden Vref- und Vinh / Vinl-Festwerte verwendet, √§hnlich wie bei DDR3 und LPDDR3.  Da QDR-IV f√ºr Adressensignale wie LPDDR3 eine doppelte Datenrate verwendet, wird empfohlen, diese Option auszuw√§hlen.  Geben Sie als N√§chstes die Benutzerdaten√ºbertragungsrate ein, z. B. 1866 MT / s oder 2133 MT / s, wobei MT / s die Anzahl der Megatransfers pro Sekunde (Megatransfers pro Sekunde) ist. <br><br><img src="https://habrastorage.org/webt/hb/i9/sk/hbi9skjwgvjl1decuuy5vpcyo2k.png"><br>  <i>Abb.</i>  <i>5. Die Wahl der Standardlogik</i> <br><br><h3>  Datensignal: Lesevorgang </h3><br>  F√ºr Datensignal-Leseoperationen steuert der DRAM die DQ-Signale in Verbindung mit den Differenz-Strobe-QK-Signalen.  Somit konzentriert sich der Aufbau auf den Datenlesevorgang und weist dem entsprechenden QK-Gatter die erforderlichen Schaltungen (Signale) zu. <br>  <b>Aktivieren Sie im</b> Abschnitt <b>Zu simulierende Netze</b> (Abbildung 6) das Kontrollk√§stchen ‚Äû <b>Nur Lesezyklen</b> ‚Äú.  Die <b>Kontrollk√§stchen Clock-to-Strobe und Address</b> sind optional. <br><br>  √úberpr√ºfen Sie au√üerdem die Installation der <b>Startversuche</b> f√ºr das <b>Compensate-Signal, um Abweichungen im</b> Kontrollk√§stchen f√ºr die <b>Zeit bis zur Messung zu ber√ºcksichtigen</b> . <br><br><img src="https://habrastorage.org/webt/to/ij/9u/toij9ue7wvjtvumqp1grzpyajfy.png"><br>  <i>Abb.</i>  <i>6. Daten lesen</i> <br><br>  Stellen Sie sicher, dass alle erforderlichen Datenblitze ausgew√§hlt sind (Abbildung 7). <br>  √úberpr√ºfen Sie im Abschnitt <b>Datennetze</b> , ob jedes Signal mit jedem Gate korrekt √ºbereinstimmt.  Bitte beachten Sie, dass die Signale f√ºr die x18- und x36-Bit-Busse unterschiedlich sind. Stellen Sie daher sicher, dass die Pinbelegung f√ºr Ihren speziellen Fall geeignet ist (Abb. 8a und 8b). <br><br><img src="https://habrastorage.org/webt/3c/46/ul/3c46ulzcxrz21kz4brsts1xdx7y.png"><br>  <i>Abb.</i>  <i>7. Datenblitz lesen</i> <br><br><img src="https://habrastorage.org/webt/ti/y1/o-/tiy1o-mhfmomhbwuxneat1eii7y.png"><br>  <i>Abb.</i>  <i>8a.</i>  <i>Signalgruppe f√ºr 36-Bit-Bus</i> <br><br><img src="https://habrastorage.org/webt/qy/df/ua/qydfuaz74qgkfu94gjacxofcqae.png"><br>  <i>Abb.</i>  <i>8b.</i>  <i>Signalgruppe f√ºr den 18-Bit-Bus</i> <br><br>  Der parallele Bustest wird normalerweise durchgef√ºhrt, indem die Zeit zwischen dem Blitz und dem Signal eingestellt / gehalten wird.  Alle diese Anforderungen sowie andere tempor√§re Werte werden vom DDRx-Assistenten ben√∂tigt, um die Ergebnisse zu √ºberpr√ºfen.  Diese Werte k√∂nnen von Mikrochip zu Mikrochip unterschiedlich sein. Daher wird empfohlen, Werte einzugeben, die f√ºr ein bestimmtes Speicherger√§t gelten.  Dar√ºber hinaus sind die Standard-Timing-Informationen f√ºr LPDDR3 nicht mit QDR-IV kompatibel.  Daher sollten alle Timing-Informationen f√ºr QDR-IV eingegeben werden und mit der Dokumentation f√ºr Ihren Chip √ºbereinstimmen. <br><br>  Dies kann entweder mit dem <b>Timing-Assistenten</b> (Abb. 9) erfolgen, der den Benutzer auffordert, mehrere Formulare f√ºr die nachfolgende Generierung tempor√§rer Werte auszuf√ºllen, oder Sie k√∂nnen die .V-Synchronisationsdateien bearbeiten, die Ihrem Controller und DRAM entsprechen. <br><br><img src="https://habrastorage.org/webt/a6/fq/au/a6fqauglj2vrlmr_xm4gr2ijylu.png"><br>  <i>Abb.</i>  <i>9. Timing-Werte einstellen</i> <br><br>  <b>Bitte beachten Sie</b> : Da die Simulation im <b>LPDDR3-</b> Modus durchgef√ºhrt wird, m√ºssen die Ergebnisse entsprechend interpretiert werden. <br><br><h3>  Datensignal: Schreibvorgang </h3><br>  Die Datenschreiboperation und ihre Analyse √§hneln der oben beschriebenen Analyse f√ºr die Leseoperation.  Es gibt jedoch zwei wesentliche Unterschiede, die wir jetzt betrachten werden.  Mit Ausnahme dieser beiden Nuancen k√∂nnen die f√ºr den Datenlesevorgang unternommenen Schritte wiederholt werden, um das Schreiben von Daten zu simulieren. <br><br>  <b>Stellen Sie im</b> Abschnitt <b>Zu simulierende Netze</b> (Abbildung 10) sicher, dass <b>Nur Schreibzyklen</b> ausgew√§hlt ist. <br><br>  Es ist auch m√∂glich, <b>Schreibvorg√§nge</b> f√ºr <b>Adressensignale</b> zu simulieren.  Vergessen Sie nicht, sicherzustellen, dass das <b>Kontrollk√§stchen Start</b> des <b>Kompensationsversatzes aktiviert ist, um Abweichungen in der aktivierten Zeit bis zur Messung zu ber√ºcksichtigen</b> . <br><br><img src="https://habrastorage.org/webt/yf/14/a3/yf14a37oqikvjwsgc9j8gdcunbe.png"><br>  <i>Abb.</i>  <i>10. Datenaufzeichnung</i> <br><br>  Stellen Sie sicher, dass im Abschnitt <b>Data Strobe</b> die richtigen Gates ausgew√§hlt sind (Abbildung 11).  Der Hauptunterschied zwischen einer Lesetransaktion und einer Schreibtransaktion ist der Strobe, der zum Synchronisieren der Daten verwendet wird. Dieser Strobe unterscheidet sich von dem Strobe, der f√ºr die Datenleseoperation verwendet wird (Fig. 12 und 13). <br><br><img src="https://habrastorage.org/webt/b1/ny/3m/b1ny3m7pi1j_inrxvqxinjdxefy.png"><br>  <i>Abb.</i>  <i>11. Gates von Datensatzdaten</i> <br><br><img src="https://habrastorage.org/webt/l9/x8/ff/l9x8ffrx1y7p7fry-8gc0vfh59u.png"><br>  <i>Abb.</i>  <i>12. Signal-Strobe-Signalgruppen (36-Bit-Bus)</i> <br><br><img src="https://habrastorage.org/webt/ex/fx/q9/exfxq9o4qptlwp8ltjhg_cf2hom.png"><br>  <i>Abb.</i>  <i>13. Signal-Strobe-Signalgruppen (18-Bit-Bus)</i> <br><br><h3>  Busadresse, Befehl und Steuerung </h3><br>  Der QDR-IV verwendet CK / CK # -Differentialsperren, um Steuersignale, Adressen und Befehlssignale auszuw√§hlen.  Die Vorderflanke des CK-Signals wird verwendet, um Informationen √ºber Port A einzugeben, und die Hinterflanke wird verwendet, um Informationen √ºber Port B auszuw√§hlen. <br><br>  Unter Ber√ºcksichtigung der Integrit√§t des Signals m√ºssen die Wellenformen f√ºr die Adressleitungen die Installationsanforderungen und Verz√∂gerungen sowohl der Vorder- als auch der Hinterflanke des Taktsignals erf√ºllen.  Dies ist dem Verhalten von LPDDR3 sehr √§hnlich. <br><br>  Die Signale <b>LDA #, LDB #, RWA # und RWB # werden</b> mit derselben Datenrate (Einzeldatenrate) synchronisiert.  Dies bedeutet, dass diese Signale nur an einer der beiden Fronten der Taktimpulse synchronisiert werden.  Die Signale LDA # und RWA # werden bei der ansteigenden Flanke des Takts synchronisiert, und die Signale LDB # und RWB # befinden sich bei der abfallenden Flanke. <br><br>  Die Bl√∂cke sind weitgehend symmetrisch - das vordere Differential vorne unterscheidet sich nicht wesentlich vom hinteren.  Dies bedeutet, dass zur Gew√§hrleistung der Signalintegrit√§t die Zeitsteuerungswerte f√ºr <b>LDB # und RWB #</b> beim Abtasten an den ansteigenden oder <b>abfallenden Flanken des</b> Takts nahezu gleich, wenn nicht identisch sein sollten.  LPDDR3-Steuersignale werden auch nur bei steigender Flanke synchronisiert. <br><br>  Die folgenden Schritte sind spezifisch f√ºr die Adressbus-, Befehls- und Steuerbussimulation mit QDR-IV. <br><br>  Stellen Sie sicher, dass im Abschnitt <b>Zu simulierende Netze</b> das <b>Kontrollk√§stchen Adress-, Befehls- und Steuerzeitpunkt (relativ zu Uhren)</b> aktiviert ist (Abb. 14). <br><br><img src="https://habrastorage.org/webt/04/m2/sh/04m2shw2um0hirsnqex-xiz2-ya.png"><br>  <i>Abb.</i>  <i>14. Aktivieren Sie das Kontrollk√§stchen Adresse, Befehl und Steuerung</i> <br><br>  <b>Stellen Sie im</b> Abschnitt Taktnetze sicher, dass das Differenzpaar der Taktsignale CK / CK # ausgew√§hlt ist (Abb. 15). <br><br><img src="https://habrastorage.org/webt/tk/xx/zn/tkxxznuwkw6esdmhn6i3hbg-9ac.png"><br>  <i>Abb.</i>  <i>15. Die Wahl der Differenzuhr</i> <br><br>  <b>Stellen Sie im</b> Abschnitt <b>Addr / Comm Nets</b> sicher, dass die Bits <b>A [20: 0]</b> f√ºr Ger√§te mit x36 Bit und die Bits <b>A [19: 0]</b> f√ºr Ger√§te mit x18 Bit ausgew√§hlt sind.  <b>Stellen Sie</b> zus√§tzlich die <b>AP- und AINV-Signale ein</b> (Abb. 16 und 17). <br><br><img src="https://habrastorage.org/webt/k3/k7/ge/k3k7geoif_muyxncmxve3dutuk8.png"><br>  <i>Abb.</i>  <i>16. Einstellungen f√ºr x36-Bit-Busse</i> <br><br><img src="https://habrastorage.org/webt/hy/y3/ke/hyy3kem7zrvziequz2u_wjqfoq0.png"><br>  <i>Abb.</i>  <i>17. Einstellungen f√ºr x18-Bit-Busse</i> <br><br>  W√§hlen Sie im Abschnitt <b>Kontrollnetze</b> die Signale LDA #, LDB #, RWA # und RWB # aus (Abbildung 18). <br><br><img src="https://habrastorage.org/webt/so/5i/pi/so5ipiblvfvzhksebfrlwwxxueg.png"><br>  <i>Abb.</i>  <i>18. Steuersignale</i> <br><br>  Stellen Sie wie beim Modellieren eines Datensignals sicher, dass Sie die richtigen Dateien mit Timing-Parametern verwenden.  Der Rest der Modellierung und Auswertung der Ergebnisse √§hnelt LPDDR3. <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">"Interpretieren der Ergebnisse des HyperLynx DDRx-Berichts"</a> <br><br><h3>  Fazit </h3><br>  Wenn Sie den einfachen Anweisungen in diesem Artikel folgen, k√∂nnen Sie das Hilfspaket des DDRx-Assistenten nutzen und verwenden, um QDR-IV-Busse zu simulieren und zu testen. <br><br>  Ich hoffe, dieses Handbuch wird jemandem n√ºtzlich sein. <br>  Mit freundlichen Gr√º√üen Filipov Bogdan ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=" class="user_link">pbo</a> ). <br><br>  Bei dieser Gelegenheit m√∂chte ich die Entwickler der REU zu einem von Nanosoft und Mentor Graphics organisierten Seminar einladen: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">"Eine neue Generation von L√∂sungen f√ºr das Design elektronischer Ger√§te von Mentor Graphics"</a> <br><br><img src="https://habrastorage.org/webt/ci/j5/vz/cij5vzabktrgzczbensiqv6inyq.png"></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de423897/">https://habr.com/ru/post/de423897/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de423885/index.html">Eine Einladung zu einer Lichtshow und ein kleiner Insider von der zuk√ºnftigen Circle of Light-Plattform in Moskau</a></li>
<li><a href="../de423889/index.html">Meine Entt√§uschung √ºber Software</a></li>
<li><a href="../de423891/index.html">Ausdrucksb√§ume f√ºr die Unternehmensentwicklung</a></li>
<li><a href="../de423893/index.html">Hallo Welt f√ºr den Empfang von Daten von einem Bluetooth (BLE) -Ger√§t √ºber C #</a></li>
<li><a href="../de423895/index.html">Sie brauchen keinen Anwalt. Das ist aber nicht sicher</a></li>
<li><a href="../de423901/index.html">Wenn Geschwindigkeit und Skalierung ben√∂tigt werden: Server von verteilten iOS-Ger√§ten</a></li>
<li><a href="../de423903/index.html">Eintauchen in AD: Wir analysieren erweiterte Angriffe auf Microsoft Active Directory und wie sie erkannt werden</a></li>
<li><a href="../de423905/index.html">Die Entwickler blieben unbekannt. Yandex Vortrag</a></li>
<li><a href="../de423911/index.html">Die Siliziumphotonik stolpert √ºber den letzten Meter</a></li>
<li><a href="../de423919/index.html">So automatisieren Sie die Erfassung von KPI pro Monat und lassen Benutzer fast zufrieden sein</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>