# [🌍 Who We Are?](https://semisgdh.com/)
[![SGDH_Banner](../images/SGDH_Banner.jpg)](https://semisgdh.com/)
# 🌐 SGDH's Community (Only for Korean👨‍💻)
설계독학과 함께하는 반도체 설계 Open 커뮤니티! (그림을 누르면 참여할 수 있습니다)
[![SGDH_Community](../images/SGDH_Community.jpg)](https://discord.gg/QaKHFvtS25)

# 🚀 SGDH's Awesome RISC-V Open Source Project (SGDH-RVSOC)
![Version](https://img.shields.io/badge/version-1.0.0-blue)
![License](https://img.shields.io/badge/license-MIT-green)

설계독학의 교육용 RISC-V Processor on FPGA 프로젝트!! (그림을 누르면 Git repo 로 넘어갑니다.)
[![SGDH_RVSOC](../images/SGDH_RVSOC.jpg)](https://github.com/semisgdh/SGDH-RVSoC)

# 📖 SGDH's Awesome Lecture Roadmap (Only for Korean👨‍💻)
설계독학에서 진행중인 강의 list!
| Lecture       | Description                        | Level    |
|---------------|------------------------------------|-----------|
| 설계독학맛비's 실전 Verilog HDL Season 0 (Language Reference Manual 완전정복) - Comming Soon 25Y 1Q   | [Verilog LRM 2001](https://picture.iczhiku.com/resource/eetop/WyKEdIyHgLhiwNmV.pdf) 문서를 직접 분석하여 만든 실무 중심의 문법강의. 어중간하게 배우지 말고 이 강의 하나로 끝내요.     | L0 초급 강의 (대학교 1~2학년)  |
| [설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)](https://inf.run/Ma3a)    | Verilog HDL 문법 공부 이후의 현업에 입문하기 위한 강의  | L1 초급 강의 (대학교 1~2학년)  |
| [설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)](https://inf.run/Q13B)     | Verilog HDL Season1 에서 배운 코드를 FPGA 에 올려보면서 설계의 즐거움을 느낄 수 있는 강의     | L2 중급 강의 (대학교 3~4학년)  |
| [설계독학맛비's 실전 AI HW 설계를 위한 바이블, CNN 연산 완전정복 (Verilog HDL + FPGA 를 이용한 가속기 실습)](https://inf.run/1mFx)     | AI HW 를 시작해야하는 사람들을 위한 기초 강의     | L3 중급 강의 (대학원, 현업 신입)  |
| [설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)](https://inf.run/R7R4)     | 현업 설계자라면 꼭 알아야하는 AMBA 를 공부하면서 System 을 이해하고 DMA (Direct Memory Access) 를 설계하는 강의    | L4 고급 강의 (현업 4년차 이상의 수준)  |

설계독학의 로드맵 (그림을 누르면 자세히 볼 수 있어요!)
[![Miro Board](../images/SGDH_Roadmap.jpg)](https://miro.com/app/board/uXjVP9MN5ws=/)

# 💻 SGDH's Awesome Challenge. HDLBits
- [🎬Youtube](https://www.youtube.com/playlist?list=PLm4EZB3VG6zm829pwH7RfD8CXufNHxEbi)
- [🔧Git SGDH_HDL_Bits](https://github.com/semisgdh/SGDH_HDL_Bits)

<!--
<div align="center">
  <a href="https://www.youtube.com/playlist?list=PLm4EZB3VG6zm829pwH7RfD8CXufNHxEbi">
    <img src="../images/SGDH_LRM.jpg" alt="Image description" width="500" height="320">
  </a>
</div>
-->
[![HDLBits Challenge](../images/SGDH_LRM.jpg)](https://www.youtube.com/playlist?list=PLm4EZB3VG6zm829pwH7RfD8CXufNHxEbi)

<!--
[![Top Langs](https://github-readme-stats.vercel.app/api/top-langs/?username=matbi86&layout=compact)](https://github.com/matbi86/github-readme-stats)
![GitHub Stats](https://github-readme-stats.vercel.app/api?username=matbi86&show_icons=true&theme=radical)
# GitHub Contributions
![GitHub Streak](https://github-readme-streak-stats.herokuapp.com/?user=matbi86&theme=dark)
-->
