static int
F_1 ( T_1 * V_1 , T_2 * V_2 )
{
T_3 * V_3 = NULL ;
if( V_4 != - 1 ) return V_4 ;
V_3 = F_2 ( V_2 , V_5 , NULL ) ;
if ( V_3 != NULL ) {
switch( ( * V_3 & 0xff00 ) >> 8 ) {
case 1 :
return 1 ;
case 2 :
return 4 ;
case 3 :
return 16 ;
default:
;
}
}
switch( F_3 ( V_1 ) ) {
case 2430 :
return 1 ;
case 9720 :
return 4 ;
case 19440 :
return 8 ;
case 38880 :
return 16 ;
}
return 1 ;
}
static void
F_4 ( T_1 * V_1 , T_2 * V_2 , T_4 * V_6 )
{
F_5 ( V_2 -> V_7 , V_8 , L_1 ) ;
F_6 ( V_2 -> V_7 , V_9 ) ;
if ( V_6 ) {
T_4 * V_10 ;
T_5 * V_11 ;
int V_12 = F_1 ( V_1 , V_2 ) ;
T_6 V_13 ;
T_6 V_14 ;
T_7 V_15 ;
int V_16 ;
V_11 = F_7 ( V_6 , V_17 , V_1 , 0 , - 1 , L_1 ) ;
V_10 = F_8 ( V_11 , V_18 ) ;
V_13 = F_9 ( V_1 , 0 * V_12 + ( 3 * V_12 * V_19 ) ) ;
V_14 = F_9 ( V_1 , 3 * V_12 + ( 3 * V_12 * V_19 ) ) ;
V_15 = ( V_14 | ( ( 0x03 & V_13 ) << 8 ) ) ;
F_10 ( V_10 , V_20 , V_1 , 0 * V_12 , 3 * V_12 , V_21 ) ;
F_10 ( V_10 , V_22 , V_1 , 3 * V_12 , 3 * V_12 , V_21 ) ;
F_10 ( V_10 , V_23 , V_1 , 6 * V_12 , 1 , V_21 ) ;
F_10 ( V_10 , V_24 , V_1 , 0 * V_12 + ( 1 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_25 , V_1 , 3 * V_12 + ( 1 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_26 , V_1 , 6 * V_12 + ( 1 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_27 , V_1 , 0 * V_12 + ( 2 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_28 , V_1 , 3 * V_12 + ( 2 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_29 , V_1 , 6 * V_12 + ( 2 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_30 , V_1 , 0 * V_12 + ( 3 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_31 , V_1 , 3 * V_12 + ( 3 * V_12 * V_19 ) , 1 , V_21 ) ;
F_11 ( V_10 , V_32 , V_1 , 0 * V_12 + ( 3 * V_12 * V_19 ) , 3 * V_12 + 1 , V_15 ) ;
F_10 ( V_10 , V_33 , V_1 , 0 * V_12 + ( 4 * V_12 * V_19 ) , 3 * V_12 , V_21 ) ;
F_10 ( V_10 , V_34 , V_1 , 3 * V_12 + ( 4 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_35 , V_1 , 6 * V_12 + ( 4 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_36 , V_1 , 0 * V_12 + ( 5 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_37 , V_1 , 3 * V_12 + ( 5 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_38 , V_1 , 6 * V_12 + ( 5 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_39 , V_1 , 0 * V_12 + ( 6 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_40 , V_1 , 3 * V_12 + ( 6 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_41 , V_1 , 6 * V_12 + ( 6 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_42 , V_1 , 0 * V_12 + ( 7 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_43 , V_1 , 3 * V_12 + ( 7 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_44 , V_1 , 6 * V_12 + ( 7 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_45 , V_1 , 0 * V_12 + ( 8 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_46 , V_1 , 3 * V_12 + 2 + ( 8 * V_12 * V_19 ) , 1 , V_21 ) ;
F_10 ( V_10 , V_47 , V_1 , 6 * V_12 + ( 8 * V_12 * V_19 ) , 1 , V_21 ) ;
V_16 = ( ( ( 9 + 3 * V_19 ) + V_15 * 3 + 9 * ( V_15 / 87 ) ) * V_12 ) % ( V_19 * 9 * V_12 ) ;
F_10 ( V_10 , V_48 , V_1 , V_16 , 1 , V_21 ) ;
}
}
void
F_12 ( void )
{
static T_8 V_49 [] = {
{ & V_20 ,
{ L_2 , L_3 , V_50 , V_51 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_22 ,
{ L_4 , L_5 , V_50 , V_51 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_23 ,
{ L_6 , L_7 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_24 ,
{ L_8 , L_9 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_25 ,
{ L_10 , L_11 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_26 ,
{ L_12 , L_13 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_27 ,
{ L_14 , L_15 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_28 ,
{ L_16 , L_17 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_29 ,
{ L_18 , L_19 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_32 ,
{ L_20 , L_21 , V_55 , V_56 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_33 ,
{ L_22 , L_23 , V_50 , V_51 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_34 ,
{ L_24 , L_25 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_35 ,
{ L_26 , L_27 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_36 ,
{ L_28 , L_29 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_37 ,
{ L_30 , L_31 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_38 ,
{ L_32 , L_33 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_39 ,
{ L_34 , L_35 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_40 ,
{ L_36 , L_37 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_41 ,
{ L_38 , L_39 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_42 ,
{ L_40 , L_41 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_43 ,
{ L_42 , L_43 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_44 ,
{ L_44 , L_45 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_45 ,
{ L_46 , L_47 , V_53 , V_54 , F_13 ( V_57 ) , 0x0 , NULL , V_52 } } ,
{ & V_46 ,
{ L_48 , L_49 , V_53 , V_56 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_47 ,
{ L_50 , L_51 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_48 ,
{ L_52 , L_53 , V_53 , V_56 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_30 ,
{ L_54 , L_55 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
{ & V_31 ,
{ L_56 , L_57 , V_53 , V_54 , NULL , 0x0 , NULL , V_52 } } ,
} ;
static T_9 * V_58 [] = {
& V_18 ,
} ;
T_10 * V_59 ;
V_17 = F_14 ( L_58 , L_1 , L_59 ) ;
F_15 ( V_17 , V_49 , F_16 ( V_49 ) ) ;
F_17 ( V_58 , F_16 ( V_58 ) ) ;
V_59 = F_18 ( V_17 , NULL ) ;
F_19 ( V_59 , L_60 ,
L_61 ,
L_61 ,
& V_4 , V_60 , V_21 ) ;
F_20 ( L_59 , F_4 , V_17 ) ;
}
void
F_21 ( void )
{
T_11 V_61 ;
V_61 = F_22 ( L_59 ) ;
F_23 ( L_62 , V_62 , V_61 ) ;
V_63 = F_22 ( L_63 ) ;
}
