+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst2|irq_synchronizer_001                                                                        ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|irq_synchronizer                                                                            ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|irq_mapper                                                                                  ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crosser_001|clock_xer                                                                       ; 115   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crosser_001                                                                                 ; 117   ; 2              ; 0            ; 2              ; 111    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crosser|clock_xer                                                                           ; 115   ; 0              ; 0            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crosser                                                                                     ; 117   ; 2              ; 0            ; 2              ; 111    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_002|arb|adder                                                                  ; 12    ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_002|arb                                                                        ; 7     ; 0              ; 4            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_002                                                                            ; 264   ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_008                                                                          ; 90    ; 1              ; 2            ; 1              ; 88     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_007                                                                          ; 90    ; 1              ; 2            ; 1              ; 88     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_006                                                                          ; 90    ; 1              ; 2            ; 1              ; 88     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_demux_002                                                                          ; 94    ; 9              ; 2            ; 9              ; 262    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_001|arb|adder                                                                  ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_001|arb                                                                        ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux_001                                                                            ; 663   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux|arb|adder                                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux|arb                                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_mux                                                                                ; 223   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_005                                                                          ; 113   ; 1              ; 2            ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_004                                                                          ; 113   ; 1              ; 2            ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_003                                                                          ; 113   ; 1              ; 2            ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_002                                                                          ; 113   ; 1              ; 2            ; 1              ; 111    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux_001                                                                          ; 114   ; 4              ; 2            ; 4              ; 221    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rsp_xbar_demux                                                                              ; 114   ; 4              ; 2            ; 4              ; 221    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux_001|arb|adder                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux_001|arb                                                                        ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux_001                                                                            ; 223   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux|arb|adder                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux|arb                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_mux                                                                                ; 223   ; 0              ; 0            ; 0              ; 112    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_demux_001                                                                          ; 118   ; 36             ; 2            ; 36             ; 661    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cmd_xbar_demux                                                                              ; 119   ; 4              ; 6            ; 4              ; 221    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller_004|alt_rst_sync_uq1                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller_004                                                                          ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller_003|alt_rst_sync_uq1                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller_003                                                                          ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller_002|alt_rst_sync_uq1                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller_002                                                                          ; 17    ; 14             ; 0            ; 14             ; 1      ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller_001|alt_rst_sync_uq1                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller_001                                                                          ; 17    ; 14             ; 0            ; 14             ; 1      ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller|alt_rst_sync_uq1                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|rst_controller                                                                              ; 17    ; 14             ; 0            ; 14             ; 1      ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|limiter_001                                                                                 ; 178   ; 0              ; 0            ; 0              ; 178    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|limiter                                                                                     ; 224   ; 0              ; 0            ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_008|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_008                                                                               ; 87    ; 0              ; 2            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_007|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_007                                                                               ; 87    ; 0              ; 2            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_006|the_default_decode                                                            ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_006                                                                               ; 87    ; 0              ; 2            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router_002|the_default_decode                                                          ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router_002                                                                             ; 87    ; 0              ; 4            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_005|the_default_decode                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_005                                                                               ; 107   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_004|the_default_decode                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_004                                                                               ; 107   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_003|the_default_decode                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_003                                                                               ; 107   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_002|the_default_decode                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_002                                                                               ; 107   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_001|the_default_decode                                                            ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router_001                                                                               ; 107   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router|the_default_decode                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|id_router                                                                                   ; 107   ; 0              ; 2            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router_001|the_default_decode                                                          ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router_001                                                                             ; 107   ; 0              ; 5            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router|the_default_decode                                                              ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|addr_router                                                                                 ; 107   ; 0              ; 5            ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                 ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent|uncompressor             ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer_s1_translator_avalon_universal_slave_0_agent                          ; 244   ; 38             ; 40           ; 38             ; 258    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                      ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid_control_slave_translator_avalon_universal_slave_0_agent|uncompressor                  ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid_control_slave_translator_avalon_universal_slave_0_agent                               ; 244   ; 38             ; 40           ; 38             ; 258    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                 ; 127   ; 39             ; 0            ; 39             ; 86     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer_s1_translator_avalon_universal_slave_0_agent|uncompressor                             ; 26    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer_s1_translator_avalon_universal_slave_0_agent                                          ; 244   ; 38             ; 40           ; 38             ; 258    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0_m0_translator_avalon_universal_master_0_agent                    ; 143   ; 32             ; 58           ; 32             ; 119    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo              ; 147   ; 39             ; 0            ; 39             ; 106    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor          ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                       ; 287   ; 38             ; 43           ; 38             ; 316    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                       ; 77    ; 41             ; 0            ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                         ; 147   ; 39             ; 0            ; 39             ; 106    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll_pll_slave_translator_avalon_universal_slave_0_agent|uncompressor                     ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll_pll_slave_translator_avalon_universal_slave_0_agent                                  ; 287   ; 38             ; 43           ; 38             ; 316    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo            ; 147   ; 39             ; 0            ; 39             ; 106    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent|uncompressor        ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent                     ; 287   ; 38             ; 43           ; 38             ; 316    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                               ; 147   ; 39             ; 0            ; 39             ; 106    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out_s1_translator_avalon_universal_slave_0_agent|uncompressor                           ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out_s1_translator_avalon_universal_slave_0_agent                                        ; 287   ; 38             ; 43           ; 38             ; 316    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                    ; 147   ; 39             ; 0            ; 39             ; 106    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|uncompressor                ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                             ; 287   ; 38             ; 43           ; 38             ; 316    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                       ; 147   ; 39             ; 0            ; 39             ; 106    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sdramcontroller_s1_translator_avalon_universal_slave_0_agent|uncompressor                   ; 44    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sdramcontroller_s1_translator_avalon_universal_slave_0_agent                                ; 287   ; 38             ; 43           ; 38             ; 316    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_data_master_translator_avalon_universal_master_0_agent                                  ; 184   ; 34             ; 81           ; 34             ; 139    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_instruction_master_translator_avalon_universal_master_0_agent                           ; 184   ; 34             ; 81           ; 34             ; 139    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer_s1_translator                                                         ; 74    ; 19             ; 26           ; 19             ; 55     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid_control_slave_translator                                                              ; 90    ; 3              ; 9            ; 3              ; 35     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer_s1_translator                                                                         ; 74    ; 19             ; 26           ; 19             ; 55     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0_m0_translator                                                    ; 91    ; 7              ; 2            ; 7              ; 87     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart_avalon_jtag_slave_translator                                                      ; 108   ; 2              ; 30           ; 2              ; 70     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll_pll_slave_translator                                                                 ; 108   ; 3              ; 26           ; 3              ; 70     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0_s0_translator                                                    ; 108   ; 1              ; 18           ; 1              ; 84     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out_s1_translator                                                                       ; 108   ; 3              ; 29           ; 3              ; 70     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_jtag_debug_module_translator                                                            ; 108   ; 3              ; 19           ; 3              ; 83     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sdramcontroller_s1_translator                                                               ; 108   ; 1              ; 3            ; 1              ; 98     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_data_master_translator                                                                  ; 109   ; 9              ; 0            ; 9              ; 104    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_instruction_master_translator                                                           ; 109   ; 48             ; 2            ; 48             ; 105    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_custom_instruction_master_multi_slave_translator0                                       ; 160   ; 0              ; 5            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_custom_instruction_master_multi_xconnect                                                ; 127   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu_custom_instruction_master_translator                                                    ; 250   ; 123            ; 0            ; 123            ; 127    ; 123             ; 123           ; 123             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3|bit_7                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3|bit_6                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3|bit_5                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3|bit_4                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3|bit_3                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3|bit_2                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3|bit_1                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3|bit_0                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block3                                                           ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2|bit_7                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2|bit_6                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2|bit_5                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2|bit_4                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2|bit_3                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2|bit_2                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2|bit_1                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2|bit_0                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block2                                                           ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1|bit_7                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1|bit_6                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1|bit_5                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1|bit_4                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1|bit_3                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1|bit_2                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1|bit_1                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1|bit_0                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block1                                                           ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0|bit_7                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0|bit_6                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0|bit_5                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0|bit_4                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0|bit_3                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0|bit_2                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0|bit_1                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0|bit_0                                                     ; 65    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring|cascade_block0                                                           ; 72    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc|wrapper_wiring                                                                          ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|crc                                                                                         ; 39    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|high_resolution_timer                                                                       ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0|rsp_fifo|read_crosser                                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0|rsp_fifo|write_crosser                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0|rsp_fifo                                                         ; 38    ; 1              ; 0            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0|cmd_fifo|read_crosser                                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0|cmd_fifo|write_crosser                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0|cmd_fifo                                                         ; 56    ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|mm_clock_crossing_bridge_0                                                                  ; 88    ; 0              ; 0            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|led_out                                                                                     ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sysid                                                                                       ; 3     ; 19             ; 2            ; 19             ; 32     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|timer                                                                                       ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll|sd1                                                                                  ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll|stdsync2|dffpipe3                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll|stdsync2                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|altpll                                                                                      ; 38    ; 30             ; 30           ; 30             ; 35     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart|the_Decoder_jtag_uart_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|jtag_uart                                                                                   ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|cpu                                                                                         ; 183   ; 0              ; 29           ; 0              ; 223    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sdramcontroller|the_Decoder_sdramController_input_efifo_module                              ; 66    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst2|sdramcontroller                                                                             ; 66    ; 1              ; 1            ; 1              ; 58     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; inst2                                                                                             ; 2     ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
