Fitter report for pilaFinal
Mon Dec 19 21:56:51 2022
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 19 21:56:51 2022       ;
; Quartus Prime Version              ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                      ; pilaFinal                                   ;
; Top-level Entity Name              ; pilaFinal                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,146 / 6,272 ( 66 % )                      ;
;     Total combinational functions  ; 4,080 / 6,272 ( 65 % )                      ;
;     Dedicated logic registers      ; 1,904 / 6,272 ( 30 % )                      ;
; Total registers                    ; 1904                                        ;
; Total pins                         ; 28 / 92 ( 30 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.37        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.1%      ;
;     Processor 3            ;   3.0%      ;
;     Processor 4            ;   2.9%      ;
;     Processor 5            ;   2.8%      ;
;     Processor 6            ;   2.7%      ;
;     Processor 7            ;   2.6%      ;
;     Processor 8            ;   2.5%      ;
;     Processors 9-16        ;   2.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6052 ) ; 0.00 % ( 0 / 6052 )        ; 0.00 % ( 0 / 6052 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6052 ) ; 0.00 % ( 0 / 6052 )        ; 0.00 % ( 0 / 6052 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6042 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/miparte/ArquitecturaComputadoras/p4/output_files/pilaFinal.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 4,146 / 6,272 ( 66 % ) ;
;     -- Combinational with no register       ; 2242                   ;
;     -- Register only                        ; 66                     ;
;     -- Combinational with a register        ; 1838                   ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 2845                   ;
;     -- 3 input functions                    ; 555                    ;
;     -- <=2 input functions                  ; 680                    ;
;     -- Register only                        ; 66                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 3476                   ;
;     -- arithmetic mode                      ; 604                    ;
;                                             ;                        ;
; Total registers*                            ; 1,904 / 6,684 ( 28 % ) ;
;     -- Dedicated logic registers            ; 1,904 / 6,272 ( 30 % ) ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 296 / 392 ( 76 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 28 / 92 ( 30 % )       ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 30 ( 0 % )         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 9.5% / 8.6% / 10.7%    ;
; Peak interconnect usage (total/H/V)         ; 16.6% / 15.3% / 19.8%  ;
; Maximum fan-out                             ; 1465                   ;
; Highest non-global fan-out                  ; 182                    ;
; Total fan-out                               ; 19331                  ;
; Average fan-out                             ; 3.17                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4146 / 6272 ( 66 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 2242                 ; 0                              ;
;     -- Register only                        ; 66                   ; 0                              ;
;     -- Combinational with a register        ; 1838                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2845                 ; 0                              ;
;     -- 3 input functions                    ; 555                  ; 0                              ;
;     -- <=2 input functions                  ; 680                  ; 0                              ;
;     -- Register only                        ; 66                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3476                 ; 0                              ;
;     -- arithmetic mode                      ; 604                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1904                 ; 0                              ;
;     -- Dedicated logic registers            ; 1904 / 6272 ( 30 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 296 / 392 ( 76 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 28                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 0 / 12 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 19326                ; 5                              ;
;     -- Registered Connections               ; 7718                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 9                    ; 0                              ;
;     -- Output Ports                         ; 19                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clock    ; 91    ; 6        ; 34           ; 12           ; 0            ; 439                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; enable   ; 76    ; 5        ; 34           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; filas[1] ; 110   ; 7        ; 30           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; filas[2] ; 111   ; 7        ; 30           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; filas[3] ; 112   ; 7        ; 28           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; filas[4] ; 113   ; 7        ; 28           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; pop      ; 75    ; 5        ; 34           ; 3            ; 21           ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; push     ; 74    ; 5        ; 34           ; 2            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; rst      ; 73    ; 5        ; 34           ; 2            ; 21           ; 150                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; a             ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; b             ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; c             ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; carry_flag    ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; columns[1]    ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; columns[2]    ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; columns[3]    ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; columns[4]    ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d             ; 33    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d1            ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d2            ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d3            ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d4            ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; e             ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; f             ; 46    ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; g             ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; overflow_flag ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sign_flag     ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; zero_flag     ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; sign_flag               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 5 / 8 ( 63 % )  ; 2.5V          ; --           ;
; 3        ; 7 / 11 ( 64 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 13 ( 31 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 10 ( 50 % ) ; 2.5V          ; --           ;
; 7        ; 8 / 13 ( 62 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; a                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; b                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; c                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; d                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 41         ; 2        ; zero_flag                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; d1                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; d2                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; d3                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; d4                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; e                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; f                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; g                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; push                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; pop                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; enable                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; sign_flag                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; overflow_flag                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; carry_flag                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; filas[1]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; filas[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; filas[3]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; filas[4]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; columns[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; columns[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; columns[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; columns[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; d1            ; Incomplete set of assignments ;
; d2            ; Incomplete set of assignments ;
; d3            ; Incomplete set of assignments ;
; d4            ; Incomplete set of assignments ;
; a             ; Incomplete set of assignments ;
; b             ; Incomplete set of assignments ;
; c             ; Incomplete set of assignments ;
; d             ; Incomplete set of assignments ;
; e             ; Incomplete set of assignments ;
; f             ; Incomplete set of assignments ;
; g             ; Incomplete set of assignments ;
; zero_flag     ; Incomplete set of assignments ;
; sign_flag     ; Incomplete set of assignments ;
; overflow_flag ; Incomplete set of assignments ;
; carry_flag    ; Incomplete set of assignments ;
; columns[1]    ; Incomplete set of assignments ;
; columns[2]    ; Incomplete set of assignments ;
; columns[3]    ; Incomplete set of assignments ;
; columns[4]    ; Incomplete set of assignments ;
; rst           ; Incomplete set of assignments ;
; clock         ; Incomplete set of assignments ;
; enable        ; Incomplete set of assignments ;
; push          ; Incomplete set of assignments ;
; pop           ; Incomplete set of assignments ;
; filas[3]      ; Incomplete set of assignments ;
; filas[1]      ; Incomplete set of assignments ;
; filas[4]      ; Incomplete set of assignments ;
; filas[2]      ; Incomplete set of assignments ;
; zero_flag     ; Missing location assignment   ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+----------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                          ; Entity Name    ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+----------------+--------------+
; |pilaFinal                                      ; 4146 (1)    ; 1904 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 28   ; 0            ; 2242 (1)     ; 66 (0)            ; 1838 (0)         ; |pilaFinal                                                                                                   ; pilaFinal      ; work         ;
;    |datapath:inst|                              ; 3255 (2458) ; 1401 (1339)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1854 (1130)  ; 26 (20)           ; 1375 (1310)      ; |pilaFinal|datapath:inst                                                                                     ; datapath       ; work         ;
;       |ALU:alu1|                                ; 809 (49)    ; 62 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 724 (48)     ; 6 (0)             ; 79 (8)           ; |pilaFinal|datapath:inst|ALU:alu1                                                                            ; ALU            ; work         ;
;          |Logicas:unidad_logica|                ; 63 (63)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 34 (34)          ; |pilaFinal|datapath:inst|ALU:alu1|Logicas:unidad_logica                                                      ; Logicas        ; work         ;
;          |barrelShifters:barrel_shifters|       ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 24 (24)          ; |pilaFinal|datapath:inst|ALU:alu1|barrelShifters:barrel_shifters                                             ; barrelShifters ; work         ;
;          |comparador16:comparador|              ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador                                                    ; comparador16   ; work         ;
;             |comparador8:comp0|                 ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0                                  ; comparador8    ; work         ;
;                |comparador4:comp0|              ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp0                ; comparador4    ; work         ;
;                   |compara1:comp0|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp0|compara1:comp0 ; compara1       ; work         ;
;                   |compara1:comp1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp0|compara1:comp1 ; compara1       ; work         ;
;                   |compara1:comp2|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp0|compara1:comp2 ; compara1       ; work         ;
;                   |compara1:comp3|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp0|compara1:comp3 ; compara1       ; work         ;
;                |comparador4:comp1|              ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp1                ; comparador4    ; work         ;
;                   |compara1:comp0|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp1|compara1:comp0 ; compara1       ; work         ;
;                   |compara1:comp1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp1|compara1:comp1 ; compara1       ; work         ;
;                   |compara1:comp2|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp1|compara1:comp2 ; compara1       ; work         ;
;                   |compara1:comp3|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp0|comparador4:comp1|compara1:comp3 ; compara1       ; work         ;
;             |comparador8:comp1|                 ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1                                  ; comparador8    ; work         ;
;                |comparador4:comp0|              ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp0                ; comparador4    ; work         ;
;                   |compara1:comp0|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp0|compara1:comp0 ; compara1       ; work         ;
;                   |compara1:comp1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp0|compara1:comp1 ; compara1       ; work         ;
;                   |compara1:comp2|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp0|compara1:comp2 ; compara1       ; work         ;
;                   |compara1:comp3|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp0|compara1:comp3 ; compara1       ; work         ;
;                |comparador4:comp1|              ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp1                ; comparador4    ; work         ;
;                   |compara1:comp0|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp1|compara1:comp0 ; compara1       ; work         ;
;                   |compara1:comp1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp1|compara1:comp1 ; compara1       ; work         ;
;                   |compara1:comp2|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp1|compara1:comp2 ; compara1       ; work         ;
;                   |compara1:comp3|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|comparador16:comparador|comparador8:comp1|comparador4:comp1|compara1:comp3 ; compara1       ; work         ;
;          |uapro:unidad_aritmetica|              ; 642 (32)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 619 (29)     ; 0 (0)             ; 23 (3)           ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica                                                    ; uapro          ; work         ;
;             |Divisorsito:divi|                  ; 306 (306)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 286 (286)    ; 0 (0)             ; 20 (20)          ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|Divisorsito:divi                                   ; Divisorsito    ; work         ;
;             |fullA10b:resta|                    ; 45 (2)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (2)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta                                     ; fullA10b       ; work         ;
;                |fullAdder:\sR:10:sP|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:10:sP                 ; fullAdder      ; work         ;
;                |fullAdder:\sR:11:sP|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:11:sP                 ; fullAdder      ; work         ;
;                |fullAdder:\sR:12:sP|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:12:sP                 ; fullAdder      ; work         ;
;                |fullAdder:\sR:13:sP|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:13:sP                 ; fullAdder      ; work         ;
;                |fullAdder:\sR:14:sP|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:14:sP                 ; fullAdder      ; work         ;
;                |fullAdder:\sR:1:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:1:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:2:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:2:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:3:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:3:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:4:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:4:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:5:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:5:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:6:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:6:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:7:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:7:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:8:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:8:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:9:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:\sR:9:sP                  ; fullAdder      ; work         ;
;                |fullAdder:s0|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:resta|fullAdder:s0                        ; fullAdder      ; work         ;
;             |fullA10b:suma|                     ; 95 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (30)      ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma                                      ; fullA10b       ; work         ;
;                |fullAdder:\sR:10:sP|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:10:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:11:sP|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:11:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:12:sP|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:12:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:13:sP|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:13:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:14:sP|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:14:sP                  ; fullAdder      ; work         ;
;                |fullAdder:\sR:1:sP|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:1:sP                   ; fullAdder      ; work         ;
;                |fullAdder:\sR:2:sP|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:2:sP                   ; fullAdder      ; work         ;
;                |fullAdder:\sR:3:sP|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:3:sP                   ; fullAdder      ; work         ;
;                |fullAdder:\sR:4:sP|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:4:sP                   ; fullAdder      ; work         ;
;                |fullAdder:\sR:5:sP|             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:5:sP                   ; fullAdder      ; work         ;
;                |fullAdder:\sR:6:sP|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:6:sP                   ; fullAdder      ; work         ;
;                |fullAdder:\sR:7:sP|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:7:sP                   ; fullAdder      ; work         ;
;                |fullAdder:\sR:8:sP|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:8:sP                   ; fullAdder      ; work         ;
;                |fullAdder:\sR:9:sP|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:\sR:9:sP                   ; fullAdder      ; work         ;
;                |fullAdder:s0|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|fullA10b:suma|fullAdder:s0                         ; fullAdder      ; work         ;
;             |multP:mult|                        ; 164 (8)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (8)      ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult                                         ; multP          ; work         ;
;                |fullA10b:multi1|                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1                         ; fullA10b       ; work         ;
;                   |fullAdder:\sR:1:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:\sR:1:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:2:sP|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:\sR:2:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:3:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:\sR:3:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:4:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:\sR:4:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:5:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:\sR:5:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:6:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:\sR:6:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:7:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:\sR:7:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:8:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi1|fullAdder:\sR:8:sP      ; fullAdder      ; work         ;
;                |fullA10b:multi2|                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2                         ; fullA10b       ; work         ;
;                   |fullAdder:\sR:2:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:\sR:2:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:3:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:\sR:3:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:4:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:\sR:4:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:5:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:\sR:5:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:6:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:\sR:6:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:7:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:\sR:7:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:8:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:\sR:8:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:9:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi2|fullAdder:\sR:9:sP      ; fullAdder      ; work         ;
;                |fullA10b:multi3|                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3                         ; fullA10b       ; work         ;
;                   |fullAdder:\sR:10:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:\sR:10:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:3:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:\sR:3:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:4:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:\sR:4:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:5:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:\sR:5:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:6:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:\sR:6:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:7:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:\sR:7:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:8:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:\sR:8:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:9:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi3|fullAdder:\sR:9:sP      ; fullAdder      ; work         ;
;                |fullA10b:multi4|                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4                         ; fullA10b       ; work         ;
;                   |fullAdder:\sR:10:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:\sR:10:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:11:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:\sR:11:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:4:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:\sR:4:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:5:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:\sR:5:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:6:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:\sR:6:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:7:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:\sR:7:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:8:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:\sR:8:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:9:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi4|fullAdder:\sR:9:sP      ; fullAdder      ; work         ;
;                |fullA10b:multi5|                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5                         ; fullA10b       ; work         ;
;                   |fullAdder:\sR:10:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5|fullAdder:\sR:10:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:11:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5|fullAdder:\sR:11:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:12:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5|fullAdder:\sR:12:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:5:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5|fullAdder:\sR:5:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:6:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5|fullAdder:\sR:6:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:7:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5|fullAdder:\sR:7:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:8:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5|fullAdder:\sR:8:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:9:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi5|fullAdder:\sR:9:sP      ; fullAdder      ; work         ;
;                |fullA10b:multi6|                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6                         ; fullA10b       ; work         ;
;                   |fullAdder:\sR:10:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6|fullAdder:\sR:10:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:11:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6|fullAdder:\sR:11:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:12:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6|fullAdder:\sR:12:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:13:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6|fullAdder:\sR:13:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:6:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6|fullAdder:\sR:6:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:7:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6|fullAdder:\sR:7:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:8:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6|fullAdder:\sR:8:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:9:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi6|fullAdder:\sR:9:sP      ; fullAdder      ; work         ;
;                |fullA10b:multi7|                ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7                         ; fullA10b       ; work         ;
;                   |fullAdder:\sR:10:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|fullAdder:\sR:10:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:11:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|fullAdder:\sR:11:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:12:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|fullAdder:\sR:12:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:13:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|fullAdder:\sR:13:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:14:sP|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|fullAdder:\sR:14:sP     ; fullAdder      ; work         ;
;                   |fullAdder:\sR:7:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|fullAdder:\sR:7:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:8:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|fullAdder:\sR:8:sP      ; fullAdder      ; work         ;
;                   |fullAdder:\sR:9:sP|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|fullAdder:\sR:9:sP      ; fullAdder      ; work         ;
;                   |negativoP:negativo|          ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 0 (0)            ; |pilaFinal|datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|negativoP:negativo      ; negativoP      ; work         ;
;    |display:inst4|                              ; 31 (31)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 22 (22)          ; |pilaFinal|display:inst4                                                                                     ; display        ; work         ;
;    |frecuencia_5Hz:inst5|                       ; 43 (43)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 26 (26)          ; |pilaFinal|frecuencia_5Hz:inst5                                                                              ; frecuencia_5Hz ; work         ;
;    |join:inst1|                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |pilaFinal|join:inst1                                                                                        ; join           ; work         ;
;    |pila:inst3|                                 ; 108 (108)   ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 3 (3)             ; 52 (52)          ; |pilaFinal|pila:inst3                                                                                        ; pila           ; work         ;
;    |pmod_keypad:inst2|                          ; 722 (232)   ; 412 (60)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 309 (171)    ; 36 (4)            ; 377 (67)         ; |pilaFinal|pmod_keypad:inst2                                                                                 ; pmod_keypad    ; work         ;
;       |debounce:\row_debounce:0:debounce_keys|  ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:0:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:10:debounce_keys| ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:10:debounce_keys                                         ; debounce       ; work         ;
;       |debounce:\row_debounce:11:debounce_keys| ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:11:debounce_keys                                         ; debounce       ; work         ;
;       |debounce:\row_debounce:12:debounce_keys| ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:12:debounce_keys                                         ; debounce       ; work         ;
;       |debounce:\row_debounce:13:debounce_keys| ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:13:debounce_keys                                         ; debounce       ; work         ;
;       |debounce:\row_debounce:14:debounce_keys| ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:14:debounce_keys                                         ; debounce       ; work         ;
;       |debounce:\row_debounce:15:debounce_keys| ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:15:debounce_keys                                         ; debounce       ; work         ;
;       |debounce:\row_debounce:1:debounce_keys|  ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:1:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:2:debounce_keys|  ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:2:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:3:debounce_keys|  ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:3:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:4:debounce_keys|  ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:4:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:5:debounce_keys|  ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:5:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:6:debounce_keys|  ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:6:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:7:debounce_keys|  ; 31 (31)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:7:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:8:debounce_keys|  ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:8:debounce_keys                                          ; debounce       ; work         ;
;       |debounce:\row_debounce:9:debounce_keys|  ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 2 (2)             ; 20 (20)          ; |pilaFinal|pmod_keypad:inst2|debounce:\row_debounce:9:debounce_keys                                          ; debounce       ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; d1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d2            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d3            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d4            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; e             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; f             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; g             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zero_flag     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sign_flag     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; overflow_flag ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; carry_flag    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; columns[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; columns[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; columns[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; columns[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clock         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; enable        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; push          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; pop           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; filas[3]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; filas[1]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; filas[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; filas[2]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                              ;
+-------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------+-------------------+---------+
; rst                                                                           ;                   ;         ;
;      - frecuencia_5Hz:inst5|salida                                            ; 1                 ; 6       ;
;      - datapath:inst|PC[2]                                                    ; 1                 ; 6       ;
;      - datapath:inst|PC[3]                                                    ; 1                 ; 6       ;
;      - datapath:inst|PC[5]                                                    ; 1                 ; 6       ;
;      - datapath:inst|PC[4]                                                    ; 1                 ; 6       ;
;      - datapath:inst|PC[1]                                                    ; 1                 ; 6       ;
;      - datapath:inst|PC[0]                                                    ; 1                 ; 6       ;
;      - datapath:inst|PC[6]                                                    ; 1                 ; 6       ;
;      - pmod_keypad:inst2|columns[1]                                           ; 1                 ; 6       ;
;      - pmod_keypad:inst2|columns[2]                                           ; 1                 ; 6       ;
;      - pmod_keypad:inst2|columns[3]                                           ; 1                 ; 6       ;
;      - pmod_keypad:inst2|columns[4]                                           ; 1                 ; 6       ;
;      - datapath:inst|pr_state.state3                                          ; 1                 ; 6       ;
;      - datapath:inst|z_flag~0                                                 ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[25]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[24]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[23]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[22]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[21]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[20]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[19]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[18]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[16]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[17]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[15]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[14]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[13]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[12]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[11]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[10]                                        ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[7]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[9]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[8]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[6]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[5]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[4]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[3]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[2]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[1]                                         ; 1                 ; 6       ;
;      - frecuencia_5Hz:inst5|cuenta[0]                                         ; 1                 ; 6       ;
;      - datapath:inst|enable~0                                                 ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:12:debounce_keys|result       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:10:debounce_keys|result       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:11:debounce_keys|result       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:13:debounce_keys|result       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:0:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:4:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:2:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:3:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:5:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:7:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:1:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:6:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:8:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:15:debounce_keys|result       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:9:debounce_keys|result        ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:14:debounce_keys|result       ; 1                 ; 6       ;
;      - datapath:inst|ram_pila[93][11]~52                                      ; 1                 ; 6       ;
;      - datapath:inst|reggy[1][5]~20                                           ; 1                 ; 6       ;
;      - datapath:inst|pr_state.state1                                          ; 1                 ; 6       ;
;      - datapath:inst|pr_state.state2                                          ; 1                 ; 6       ;
;      - datapath:inst|reggy[1][15]~23                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|count[3]~0                                           ; 1                 ; 6       ;
;      - pmod_keypad:inst2|count[2]~2                                           ; 1                 ; 6       ;
;      - pmod_keypad:inst2|count[1]~3                                           ; 1                 ; 6       ;
;      - pmod_keypad:inst2|count[0]~4                                           ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:12:debounce_keys|flipflops[1] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:12:debounce_keys|flipflops[0] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:10:debounce_keys|flipflops[1] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:10:debounce_keys|flipflops[0] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:11:debounce_keys|flipflops[1] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:11:debounce_keys|flipflops[0] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:13:debounce_keys|flipflops[1] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:13:debounce_keys|flipflops[0] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:0:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:0:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:4:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:4:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:2:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:2:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:3:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:3:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:5:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:5:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:7:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:7:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:1:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:1:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:6:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:6:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:8:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:8:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:15:debounce_keys|flipflops[1] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:15:debounce_keys|flipflops[0] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:9:debounce_keys|flipflops[1]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:9:debounce_keys|flipflops[0]  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:14:debounce_keys|flipflops[1] ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:14:debounce_keys|flipflops[0] ; 1                 ; 6       ;
;      - datapath:inst|pr_state.state0                                          ; 1                 ; 6       ;
;      - datapath:inst|MAR[11]~2                                                ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:12:debounce_keys|count[18]~32 ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:10:debounce_keys|count[18]~32 ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:11:debounce_keys|count[18]~32 ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:13:debounce_keys|count[18]~32 ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:0:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:4:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:2:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:3:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:5:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:7:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:1:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:6:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:8:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:15:debounce_keys|count[18]~32 ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:9:debounce_keys|count[18]~32  ; 1                 ; 6       ;
;      - pmod_keypad:inst2|debounce:\row_debounce:14:debounce_keys|count[18]~32 ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[12]                                         ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[12]                                      ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[2]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[2]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[1]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[0]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[0]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[1]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[3]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[3]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[4]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[4]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[13]                                         ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[14]                                         ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[14]                                      ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[13]                                      ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[6]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[6]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[5]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[5]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[7]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[7]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[8]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[8]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[9]                                          ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[9]                                       ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[10]                                         ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[10]                                      ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[11]                                         ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[11]                                      ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_int[15]                                         ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_double[15]                                      ; 1                 ; 6       ;
;      - pmod_keypad:inst2|keys_stored[0]~0                                     ; 1                 ; 6       ;
;      - datapath:inst|REG_D[15]~2                                              ; 1                 ; 6       ;
; clock                                                                         ;                   ;         ;
; enable                                                                        ;                   ;         ;
;      - datapath:inst|enable~0                                                 ; 1                 ; 6       ;
; push                                                                          ;                   ;         ;
;      - datapath:inst|iB[0]~0                                                  ; 0                 ; 6       ;
;      - datapath:inst|iB[0]~1                                                  ; 0                 ; 6       ;
;      - datapath:inst|deb[0]~4                                                 ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[25][5]~55                                       ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[0][5]~226                                       ; 0                 ; 6       ;
; pop                                                                           ;                   ;         ;
;      - datapath:inst|process_0~1                                              ; 0                 ; 6       ;
;      - datapath:inst|ram_pila~57                                              ; 0                 ; 6       ;
;      - datapath:inst|ram_pila~66                                              ; 0                 ; 6       ;
;      - datapath:inst|ram_pila~81                                              ; 0                 ; 6       ;
;      - datapath:inst|ram_pila~90                                              ; 0                 ; 6       ;
;      - datapath:inst|ram_pila~103                                             ; 0                 ; 6       ;
;      - datapath:inst|ram_pila~119                                             ; 0                 ; 6       ;
;      - datapath:inst|ram_pila~144                                             ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[89][3]~1348                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[85][3]~1350                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[81][3]~1352                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[93][3]~1354                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[84][3]~1356                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[88][3]~1357                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[80][3]~1358                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[92][3]~1359                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[21][3]~1360                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[20][3]~1363                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[25][3]~1364                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[24][3]~1367                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[29][3]~1370                                     ; 0                 ; 6       ;
;      - datapath:inst|ram_pila[28][3]~1373                                     ; 0                 ; 6       ;
; filas[3]                                                                      ;                   ;         ;
;      - pmod_keypad:inst2|rows_int[3]~feeder                                   ; 1                 ; 6       ;
; filas[1]                                                                      ;                   ;         ;
;      - pmod_keypad:inst2|rows_int[1]~feeder                                   ; 1                 ; 6       ;
; filas[4]                                                                      ;                   ;         ;
;      - pmod_keypad:inst2|rows_int[4]~feeder                                   ; 0                 ; 6       ;
; filas[2]                                                                      ;                   ;         ;
;      - pmod_keypad:inst2|rows_int[2]~feeder                                   ; 1                 ; 6       ;
+-------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock                                                                                                ; PIN_91             ; 439     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; datapath:inst|ALU:alu1|uapro:unidad_aritmetica|multP:mult|fullA10b:multi7|negativoP:negativo|Add0~63 ; LCCOMB_X7_Y10_N30  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|MAR[11]~2                                                                              ; LCCOMB_X14_Y8_N16  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|OP[2]~0                                                                                ; LCCOMB_X13_Y8_N2   ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|PC[6]~18                                                                               ; LCCOMB_X14_Y8_N22  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|REG_D[15]~2                                                                            ; LCCOMB_X14_Y8_N8   ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|enable                                                                                 ; FF_X14_Y8_N5       ; 23      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|pr_state.state2                                                                        ; FF_X14_Y8_N3       ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; datapath:inst|ram_pila[93][11]~52                                                                    ; LCCOMB_X14_Y6_N18  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|reggy[0][1]~86                                                                         ; LCCOMB_X12_Y6_N18  ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|reggy[1][11]~37                                                                        ; LCCOMB_X12_Y6_N0   ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|reggy[2][1]~85                                                                         ; LCCOMB_X12_Y6_N14  ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|reggy[3][1]~87                                                                         ; LCCOMB_X12_Y6_N30  ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|reggy[4][1]~82                                                                         ; LCCOMB_X12_Y6_N22  ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|reggy[5][1]~80                                                                         ; LCCOMB_X12_Y6_N10  ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|reggy[6][1]~81                                                                         ; LCCOMB_X12_Y6_N6   ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|reggy[7][1]~84                                                                         ; LCCOMB_X8_Y6_N12   ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|tot[7]~1                                                                               ; LCCOMB_X17_Y3_N18  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; datapath:inst|z_flag~0                                                                               ; LCCOMB_X14_Y8_N0   ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; frecuencia_5Hz:inst5|salida                                                                          ; FF_X26_Y23_N15     ; 1465    ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pila:inst3|aux[11]~5                                                                                 ; LCCOMB_X25_Y13_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pila:inst3|aux[3]~1                                                                                  ; LCCOMB_X24_Y13_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pila:inst3|aux[7]~3                                                                                  ; LCCOMB_X29_Y13_N30 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pila:inst3|deb[7]~49                                                                                 ; LCCOMB_X25_Y13_N16 ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pila:inst3|deb~24                                                                                    ; LCCOMB_X25_Y13_N18 ; 14      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|LessThan0~0                                                                        ; LCCOMB_X29_Y16_N4  ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:0:debounce_keys|count[18]~32                                ; LCCOMB_X19_Y16_N30 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:0:debounce_keys|counter_set                                 ; LCCOMB_X22_Y16_N0  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:10:debounce_keys|count[18]~32                               ; LCCOMB_X24_Y17_N0  ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:10:debounce_keys|counter_set                                ; LCCOMB_X25_Y17_N24 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:11:debounce_keys|count[18]~32                               ; LCCOMB_X25_Y14_N30 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:11:debounce_keys|counter_set                                ; LCCOMB_X24_Y14_N16 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:12:debounce_keys|count[18]~32                               ; LCCOMB_X19_Y14_N22 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:12:debounce_keys|counter_set                                ; LCCOMB_X19_Y13_N2  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:13:debounce_keys|count[18]~32                               ; LCCOMB_X17_Y13_N30 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:13:debounce_keys|counter_set                                ; LCCOMB_X18_Y13_N0  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:14:debounce_keys|count[18]~32                               ; LCCOMB_X21_Y17_N20 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:14:debounce_keys|counter_set                                ; LCCOMB_X22_Y17_N14 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:15:debounce_keys|count[18]~32                               ; LCCOMB_X23_Y18_N26 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:15:debounce_keys|counter_set                                ; LCCOMB_X23_Y17_N2  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:1:debounce_keys|count[18]~32                                ; LCCOMB_X22_Y18_N30 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:1:debounce_keys|counter_set                                 ; LCCOMB_X22_Y15_N4  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:2:debounce_keys|count[18]~32                                ; LCCOMB_X21_Y19_N30 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:2:debounce_keys|counter_set                                 ; LCCOMB_X21_Y16_N2  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:3:debounce_keys|count[18]~32                                ; LCCOMB_X26_Y15_N22 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:3:debounce_keys|counter_set                                 ; LCCOMB_X26_Y14_N26 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:4:debounce_keys|count[18]~32                                ; LCCOMB_X23_Y15_N2  ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:4:debounce_keys|counter_set                                 ; LCCOMB_X24_Y15_N24 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:5:debounce_keys|count[18]~32                                ; LCCOMB_X31_Y13_N30 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:5:debounce_keys|counter_set                                 ; LCCOMB_X31_Y13_N26 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:6:debounce_keys|count[18]~32                                ; LCCOMB_X18_Y17_N28 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:6:debounce_keys|counter_set                                 ; LCCOMB_X19_Y17_N0  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:7:debounce_keys|count[18]~32                                ; LCCOMB_X18_Y14_N30 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:7:debounce_keys|counter_set                                 ; LCCOMB_X22_Y14_N0  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:8:debounce_keys|count[18]~32                                ; LCCOMB_X28_Y14_N22 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:8:debounce_keys|counter_set                                 ; LCCOMB_X26_Y14_N8  ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:9:debounce_keys|count[18]~32                                ; LCCOMB_X21_Y14_N22 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|debounce:\row_debounce:9:debounce_keys|counter_set                                 ; LCCOMB_X21_Y14_N26 ; 19      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|keys_int[0]~2                                                                      ; LCCOMB_X28_Y16_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|keys_int[11]~0                                                                     ; LCCOMB_X29_Y16_N22 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|keys_int[8]~1                                                                      ; LCCOMB_X30_Y18_N0  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|keys_int[9]~3                                                                      ; LCCOMB_X29_Y16_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pmod_keypad:inst2|keys_stored[0]~1                                                                   ; LCCOMB_X29_Y16_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                                                                                  ; PIN_73             ; 150     ; Async. clear ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                         ;
+-----------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                        ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock                       ; PIN_91         ; 439     ; 22                                   ; Global Clock         ; GCLK9            ; --                        ;
; frecuencia_5Hz:inst5|salida ; FF_X26_Y23_N15 ; 1465    ; 45                                   ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,368 / 32,401 ( 17 % ) ;
; C16 interconnects     ; 21 / 1,326 ( 2 % )      ;
; C4 interconnects      ; 2,378 / 21,816 ( 11 % ) ;
; Direct links          ; 846 / 32,401 ( 3 % )    ;
; Global clocks         ; 2 / 10 ( 20 % )         ;
; Local interconnects   ; 2,463 / 10,320 ( 24 % ) ;
; R24 interconnects     ; 48 / 1,289 ( 4 % )      ;
; R4 interconnects      ; 2,440 / 28,186 ( 9 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.01) ; Number of LABs  (Total = 296) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 3                             ;
; 3                                           ; 6                             ;
; 4                                           ; 6                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 8                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 16                            ;
; 11                                          ; 4                             ;
; 12                                          ; 5                             ;
; 13                                          ; 11                            ;
; 14                                          ; 25                            ;
; 15                                          ; 24                            ;
; 16                                          ; 179                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.27) ; Number of LABs  (Total = 296) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 30                            ;
; 1 Clock                            ; 247                           ;
; 1 Clock enable                     ; 52                            ;
; 1 Sync. clear                      ; 29                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 17                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.07) ; Number of LABs  (Total = 296) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 2                             ;
; 4                                            ; 7                             ;
; 5                                            ; 6                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 4                             ;
; 12                                           ; 1                             ;
; 13                                           ; 6                             ;
; 14                                           ; 9                             ;
; 15                                           ; 5                             ;
; 16                                           ; 24                            ;
; 17                                           ; 6                             ;
; 18                                           ; 11                            ;
; 19                                           ; 25                            ;
; 20                                           ; 11                            ;
; 21                                           ; 5                             ;
; 22                                           ; 14                            ;
; 23                                           ; 18                            ;
; 24                                           ; 24                            ;
; 25                                           ; 29                            ;
; 26                                           ; 33                            ;
; 27                                           ; 17                            ;
; 28                                           ; 10                            ;
; 29                                           ; 4                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.29) ; Number of LABs  (Total = 296) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 18                            ;
; 2                                               ; 23                            ;
; 3                                               ; 24                            ;
; 4                                               ; 26                            ;
; 5                                               ; 33                            ;
; 6                                               ; 29                            ;
; 7                                               ; 18                            ;
; 8                                               ; 16                            ;
; 9                                               ; 22                            ;
; 10                                              ; 15                            ;
; 11                                              ; 18                            ;
; 12                                              ; 12                            ;
; 13                                              ; 9                             ;
; 14                                              ; 11                            ;
; 15                                              ; 10                            ;
; 16                                              ; 7                             ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.68) ; Number of LABs  (Total = 296) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 21                            ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 15                            ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 8                             ;
; 12                                           ; 5                             ;
; 13                                           ; 6                             ;
; 14                                           ; 15                            ;
; 15                                           ; 20                            ;
; 16                                           ; 18                            ;
; 17                                           ; 12                            ;
; 18                                           ; 17                            ;
; 19                                           ; 13                            ;
; 20                                           ; 11                            ;
; 21                                           ; 14                            ;
; 22                                           ; 8                             ;
; 23                                           ; 8                             ;
; 24                                           ; 13                            ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 9                             ;
; 28                                           ; 8                             ;
; 29                                           ; 6                             ;
; 30                                           ; 1                             ;
; 31                                           ; 7                             ;
; 32                                           ; 3                             ;
; 33                                           ; 5                             ;
; 34                                           ; 3                             ;
; 35                                           ; 4                             ;
; 36                                           ; 4                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 27           ; 0            ; 27           ; 0            ; 0            ; 28        ; 27           ; 0            ; 28        ; 28        ; 0            ; 19           ; 0            ; 0            ; 9            ; 0            ; 19           ; 9            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 28        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 28           ; 1            ; 28           ; 28           ; 0         ; 1            ; 28           ; 0         ; 0         ; 28           ; 9            ; 28           ; 28           ; 19           ; 28           ; 9            ; 19           ; 28           ; 28           ; 28           ; 9            ; 28           ; 28           ; 28           ; 28           ; 28           ; 0         ; 28           ; 28           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; d1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d3                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d4                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; e                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; f                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; g                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zero_flag          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sign_flag          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; overflow_flag      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; carry_flag         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; columns[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; columns[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; columns[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; columns[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enable             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; push               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pop                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; filas[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; filas[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; filas[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; filas[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                     ;
+-----------------+-----------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)        ; Delay Added in ns ;
+-----------------+-----------------------------+-------------------+
; clock           ; clock                       ; 3.5               ;
; clock           ; frecuencia_5Hz:inst5|salida ; 2.8               ;
+-----------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                      ;
+------------------------------------------------------------------+-----------------------------+-------------------+
; Source Register                                                  ; Destination Register        ; Delay Added in ns ;
+------------------------------------------------------------------+-----------------------------+-------------------+
; frecuencia_5Hz:inst5|salida                                      ; frecuencia_5Hz:inst5|salida ; 3.475             ;
; frecuencia_5Hz:inst5|cuenta[25]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[24]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[23]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[22]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[21]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[20]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[19]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[18]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[16]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[17]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[15]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[14]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[13]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[12]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[11]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[10]                                  ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[9]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[7]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[8]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[6]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[5]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[4]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[3]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[2]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[1]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; frecuencia_5Hz:inst5|cuenta[0]                                   ; frecuencia_5Hz:inst5|salida ; 1.738             ;
; pmod_keypad:inst2|debounce:\row_debounce:4:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:2:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:3:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:5:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:7:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:1:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:6:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:8:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:15:debounce_keys|result ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:14:debounce_keys|result ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:0:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:9:debounce_keys|result  ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:13:debounce_keys|result ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:11:debounce_keys|result ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:12:debounce_keys|result ; pila:inst3|aux[3]           ; 0.708             ;
; pmod_keypad:inst2|debounce:\row_debounce:10:debounce_keys|result ; pila:inst3|aux[3]           ; 0.708             ;
; pila:inst3|deb[0]                                                ; pila:inst3|cont[0]          ; 0.048             ;
; pila:inst3|cont[0]                                               ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|cont[1]                                               ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[12]                                               ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[11]                                               ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[10]                                               ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[9]                                                ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[8]                                                ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[7]                                                ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[6]                                                ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[5]                                                ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[4]                                                ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[3]                                                ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[2]                                                ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[13]                                               ; pila:inst3|cont[0]          ; 0.043             ;
; pila:inst3|deb[1]                                                ; pila:inst3|cont[0]          ; 0.043             ;
+------------------------------------------------------------------+-----------------------------+-------------------+
Note: This table only shows the top 59 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "pilaFinal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 28 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pilaFinal.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node frecuencia_5Hz:inst5|salida  File: C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/miparte/ArquitecturaComputadoras/p4/divisor.vhd Line: 23
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node frecuencia_5Hz:inst5|salida~0 File: C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/miparte/ArquitecturaComputadoras/p4/divisor.vhd Line: 23
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 2.5V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/miparte/ArquitecturaComputadoras/p4/output_files/pilaFinal.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6585 megabytes
    Info: Processing ended: Mon Dec 19 21:56:51 2022
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Angel/Documents/Documentos de ESCOM/5to Semestre/Arquitectura de Computadoras/miparte/ArquitecturaComputadoras/p4/output_files/pilaFinal.fit.smsg.


