Fitter report for FinalDesign_zyq
Tue Nov 26 10:19:11 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Nov 26 10:19:11 2024       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; FinalDesign_zyq                             ;
; Top-level Entity Name           ; FinalDesign_zyq                             ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA2F23C8                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,417 / 9,430 ( 47 % )                      ;
; Total registers                 ; 126                                         ;
; Total pins                      ; 26 / 224 ( 12 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 1,802,240 ( 0 % )                       ;
; Total DSP Blocks                ; 2 / 25 ( 8 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI TX Channels          ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 3.64        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  54.7%      ;
;     Processors 5-8         ;  10.0%      ;
;     Processors 9-10        ;   8.0%      ;
;     Processors 11-16       ;   7.3%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; C3       ; Missing drive strength and slew rate ;
; C2       ; Missing drive strength and slew rate ;
; C1       ; Missing drive strength and slew rate ;
; C0       ; Missing drive strength and slew rate ;
; led0     ; Missing drive strength and slew rate ;
; led1     ; Missing drive strength and slew rate ;
; led2     ; Missing drive strength and slew rate ;
; led3     ; Missing drive strength and slew rate ;
; led4     ; Missing drive strength and slew rate ;
; led5     ; Missing drive strength and slew rate ;
; led6     ; Missing drive strength and slew rate ;
; led7     ; Missing drive strength and slew rate ;
; a        ; Missing drive strength and slew rate ;
; b        ; Missing drive strength and slew rate ;
; c        ; Missing drive strength and slew rate ;
; d        ; Missing drive strength and slew rate ;
; e        ; Missing drive strength and slew rate ;
; f        ; Missing drive strength and slew rate ;
; g        ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                         ;
+----------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                                   ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                  ;                  ;                       ;
; work_zyq:work|first[0]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[0]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[0]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[0]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[0]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[0]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[1]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[1]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[1]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[1]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[1]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[1]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[2]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[2]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[2]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[2]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[2]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[2]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[3]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[3]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[3]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[3]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[3]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[3]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[4]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[4]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[4]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[4]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[4]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[4]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[5]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[5]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[5]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[5]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[5]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[5]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[6]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[6]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[6]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[6]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[6]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[6]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[7]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[7]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[7]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[7]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[7]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[7]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[8]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[8]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[8]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[8]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[8]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[8]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[9]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[9]                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[9]~_Duplicate_1              ; Q                ;                       ;
; work_zyq:work|first[9]~_Duplicate_1    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[9]~_Duplicate_1    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[9]~_Duplicate_2              ; Q                ;                       ;
; work_zyq:work|first[10]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[10]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[10]~_Duplicate_1             ; Q                ;                       ;
; work_zyq:work|first[10]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[10]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[10]~_Duplicate_2             ; Q                ;                       ;
; work_zyq:work|first[11]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[11]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[11]~_Duplicate_1             ; Q                ;                       ;
; work_zyq:work|first[11]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[11]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[11]~_Duplicate_2             ; Q                ;                       ;
; work_zyq:work|first[12]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[12]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[12]~_Duplicate_1             ; Q                ;                       ;
; work_zyq:work|first[12]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[12]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[12]~_Duplicate_2             ; Q                ;                       ;
; work_zyq:work|first[13]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[13]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[13]~_Duplicate_1             ; Q                ;                       ;
; work_zyq:work|first[13]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[13]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[13]~_Duplicate_2             ; Q                ;                       ;
; work_zyq:work|first[14]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~353                          ; AY               ;                       ;
; work_zyq:work|first[14]                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[14]~_Duplicate_1             ; Q                ;                       ;
; work_zyq:work|first[14]~_Duplicate_1   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|Mult0~12                           ; BY               ;                       ;
; work_zyq:work|first[14]~_Duplicate_1   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; work_zyq:work|first[14]~_Duplicate_2             ; Q                ;                       ;
; dividersmall_zyq:div1|cnt[0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dividersmall_zyq:div1|cnt[0]~DUPLICATE           ;                  ;                       ;
; dividersmall_zyq:div1|cnt[1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dividersmall_zyq:div1|cnt[1]~DUPLICATE           ;                  ;                       ;
; dividersmall_zyq:div1|cnt[5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dividersmall_zyq:div1|cnt[5]~DUPLICATE           ;                  ;                       ;
; get_key_zyq:gk|cnt[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; get_key_zyq:gk|cnt[0]~DUPLICATE                  ;                  ;                       ;
; smgshow_zyq:smg|Counter7_zyq:cnt7|d[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; smgshow_zyq:smg|Counter7_zyq:cnt7|d[1]~DUPLICATE ;                  ;                       ;
+----------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8779 ) ; 0.00 % ( 0 / 8779 )        ; 0.00 % ( 0 / 8779 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8779 ) ; 0.00 % ( 0 / 8779 )        ; 0.00 % ( 0 / 8779 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8779 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Myverilogspace/FinalDesign/output_files/FinalDesign_zyq.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,417 / 9,430   ; 47 %  ;
; ALMs needed [=A-B+C]                                        ; 4,417           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,394 / 9,430   ; 47 %  ;
;         [a] ALMs used for LUT logic and registers           ; 46              ;       ;
;         [b] ALMs used for LUT logic                         ; 4,333           ;       ;
;         [c] ALMs used for registers                         ; 15              ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 35 / 9,430      ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 58 / 9,430      ; < 1 % ;
;         [a] Due to location constrained logic               ; 13              ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2               ;       ;
;         [c] Due to LAB input limits                         ; 43              ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 544 / 943       ; 58 %  ;
;     -- Logic LABs                                           ; 544             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 8,604           ;       ;
;     -- 7 input functions                                    ; 6               ;       ;
;     -- 6 input functions                                    ; 162             ;       ;
;     -- 5 input functions                                    ; 315             ;       ;
;     -- 4 input functions                                    ; 2,412           ;       ;
;     -- <=3 input functions                                  ; 5,709           ;       ;
; Combinational ALUT usage for route-throughs                 ; 5               ;       ;
; Dedicated logic registers                                   ; 126             ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 121 / 18,860    ; < 1 % ;
;         -- Secondary logic registers                        ; 5 / 18,860      ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 121             ;       ;
;         -- Routing optimization registers                   ; 5               ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 26 / 224        ; 12 %  ;
;     -- Clock pins                                           ; 2 / 9           ; 22 %  ;
;     -- Dedicated input pins                                 ; 0 / 11          ; 0 %   ;
;                                                             ;                 ;       ;
; Global signals                                              ; 1               ;       ;
; M10K blocks                                                 ; 0 / 176         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 1,802,240   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 1,802,240   ; 0 %   ;
; Total DSP Blocks                                            ; 2 / 25          ; 8 %   ;
; Fractional PLLs                                             ; 0 / 4           ; 0 %   ;
; Global clocks                                               ; 1 / 16          ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68          ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68          ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3           ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6% / 6% / 6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 23% / 22% / 26% ;       ;
; Maximum fan-out                                             ; 128             ;       ;
; Highest non-global fan-out                                  ; 128             ;       ;
; Total fan-out                                               ; 27218           ;       ;
; Average fan-out                                             ; 3.10            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4417 / 9430 ( 47 % )  ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 4417                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4394 / 9430 ( 47 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 46                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4333                  ; 0                              ;
;         [c] ALMs used for registers                         ; 15                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 35 / 9430 ( < 1 % )   ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 58 / 9430 ( < 1 % )   ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 13                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 43                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 544 / 943 ( 58 % )    ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 544                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 8604                  ; 0                              ;
;     -- 7 input functions                                    ; 6                     ; 0                              ;
;     -- 6 input functions                                    ; 162                   ; 0                              ;
;     -- 5 input functions                                    ; 315                   ; 0                              ;
;     -- 4 input functions                                    ; 2412                  ; 0                              ;
;     -- <=3 input functions                                  ; 5709                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 5                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 121 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 5 / 18860 ( < 1 % )   ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 121                   ; 0                              ;
;         -- Routing optimization registers                   ; 5                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 26                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 2 / 25 ( 8 % )        ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 27340                 ; 0                              ;
;     -- Registered Connections                               ; 873                   ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 7                     ; 0                              ;
;     -- Output Ports                                         ; 19                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLK    ; W16   ; 4A       ; 46           ; 0            ; 0            ; 14                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; R0     ; Y21   ; 4A       ; 50           ; 0            ; 51           ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; R1     ; Y19   ; 4A       ; 48           ; 0            ; 40           ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; R2     ; W21   ; 4A       ; 50           ; 0            ; 34           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; R3     ; V21   ; 4A       ; 51           ; 0            ; 34           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RST    ; T19   ; 5A       ; 54           ; 14           ; 77           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; fpqRST ; Y22   ; 4A       ; 48           ; 0            ; 91           ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; C0   ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C1   ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C2   ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C3   ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; a    ; K19   ; 7A       ; 52           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b    ; H18   ; 7A       ; 48           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; c    ; K20   ; 7A       ; 52           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; d    ; M18   ; 5B       ; 54           ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; e    ; E16   ; 7A       ; 50           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; f    ; G13   ; 7A       ; 38           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g    ; G17   ; 7A       ; 50           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led0 ; E12   ; 7A       ; 32           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led1 ; D13   ; 7A       ; 36           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led2 ; A13   ; 7A       ; 42           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led3 ; C11   ; 7A       ; 32           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led4 ; F13   ; 7A       ; 40           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led5 ; E14   ; 7A       ; 40           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led6 ; B15   ; 7A       ; 43           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led7 ; B16   ; 7A       ; 52           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 14 / 48 ( 29 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; led2                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; C1                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; C2                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; C3                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; led6                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; led7                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; led3                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; led1                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; led0                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; led5                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; e                               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; led4                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; f                               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; g                               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; b                               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; a                               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K20      ; 203        ; 7A       ; c                               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; d                               ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RST                             ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; R3                              ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; CLK                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; R2                              ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; C0                              ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; R1                              ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; R0                              ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; fpqRST                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                         ; Library Name ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
; |FinalDesign_zyq                         ; 4416.5 (0.5)         ; 4393.0 (0.5)                     ; 34.5 (0.0)                                        ; 58.0 (0.0)                       ; 0.0 (0.0)            ; 8604 (1)            ; 126 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 26   ; 0            ; |FinalDesign_zyq                                                                                                            ; work         ;
;    |dividerbig_zyq:div2|                 ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|dividerbig_zyq:div2                                                                                        ; work         ;
;    |dividersmall_zyq:div1|               ; 8.1 (8.1)            ; 8.0 (8.0)                        ; 1.7 (1.7)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 12 (12)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|dividersmall_zyq:div1                                                                                      ; work         ;
;    |get_key_zyq:gk|                      ; 20.0 (20.0)          ; 21.7 (21.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|get_key_zyq:gk                                                                                             ; work         ;
;    |smgshow_zyq:smg|                     ; 19.2 (0.0)           ; 20.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|smgshow_zyq:smg                                                                                            ; work         ;
;       |Counter7_zyq:cnt7|                ; 1.8 (1.8)            ; 2.8 (2.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|smgshow_zyq:smg|Counter7_zyq:cnt7                                                                          ; work         ;
;       |Select_81_zyq:sel81|              ; 9.8 (9.8)            ; 10.0 (10.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|smgshow_zyq:smg|Select_81_zyq:sel81                                                                        ; work         ;
;       |ymq38_zyq:ymq38|                  ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|smgshow_zyq:smg|ymq38_zyq:ymq38                                                                            ; work         ;
;       |ymq47_zyq:y47|                    ; 3.7 (3.7)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|smgshow_zyq:smg|ymq47_zyq:y47                                                                              ; work         ;
;    |work_zyq:work|                       ; 4368.3 (242.9)       ; 4342.3 (262.5)                   ; 29.8 (29.2)                                       ; 55.8 (9.5)                       ; 0.0 (0.0)            ; 8528 (378)          ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work                                                                                              ; work         ;
;       |lpm_divide:Div0|                  ; 566.5 (0.0)          ; 528.0 (0.0)                      ; 1.2 (0.0)                                         ; 39.7 (0.0)                       ; 0.0 (0.0)            ; 1056 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div0                                                                              ; work         ;
;          |lpm_divide_oqo:auto_generated| ; 566.5 (0.0)          ; 528.0 (0.0)                      ; 1.2 (0.0)                                         ; 39.7 (0.0)                       ; 0.0 (0.0)            ; 1056 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated                                                ; work         ;
;             |abs_divider_1dg:divider|    ; 566.5 (0.0)          ; 528.0 (0.0)                      ; 1.2 (0.0)                                         ; 39.7 (0.0)                       ; 0.0 (0.0)            ; 1056 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider                        ; work         ;
;                |alt_u_div_i2f:divider|   ; 566.5 (566.5)        ; 528.0 (528.0)                    ; 1.2 (1.2)                                         ; 39.7 (39.7)                      ; 0.0 (0.0)            ; 1056 (1056)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider  ; work         ;
;       |lpm_divide:Div1|                  ; 242.4 (0.0)          ; 241.0 (0.0)                      ; 0.0 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div1                                                                              ; work         ;
;          |lpm_divide_bpo:auto_generated| ; 242.4 (0.0)          ; 241.0 (0.0)                      ; 0.0 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 242.4 (16.5)         ; 241.0 (16.0)                     ; 0.0 (0.0)                                         ; 1.4 (0.5)                        ; 0.0 (0.0)            ; 483 (32)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 209.9 (209.9)        ; 209.0 (209.0)                    ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Div2|                  ; 242.3 (0.0)          ; 241.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div2                                                                              ; work         ;
;          |lpm_divide_bpo:auto_generated| ; 242.3 (0.0)          ; 241.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 242.3 (16.5)         ; 241.5 (16.0)                     ; 0.0 (0.0)                                         ; 0.8 (0.5)                        ; 0.0 (0.0)            ; 483 (32)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 209.8 (209.8)        ; 209.5 (209.5)                    ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Div3|                  ; 242.3 (0.0)          ; 241.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div3                                                                              ; work         ;
;          |lpm_divide_bpo:auto_generated| ; 242.3 (0.0)          ; 241.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 242.3 (16.5)         ; 241.5 (16.0)                     ; 0.0 (0.0)                                         ; 0.8 (0.5)                        ; 0.0 (0.0)            ; 483 (32)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 209.8 (209.8)        ; 209.5 (209.5)                    ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Div4|                  ; 241.5 (0.0)          ; 241.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div4                                                                              ; work         ;
;          |lpm_divide_bpo:auto_generated| ; 241.5 (0.0)          ; 241.5 (0.0)                      ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 241.5 (16.5)         ; 241.5 (16.0)                     ; 0.5 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 483 (32)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 209.0 (209.0)        ; 209.5 (209.5)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Div5|                  ; 241.5 (0.0)          ; 241.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div5                                                                              ; work         ;
;          |lpm_divide_bpo:auto_generated| ; 241.5 (0.0)          ; 241.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 241.5 (16.5)         ; 241.0 (16.0)                     ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 483 (32)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 209.0 (209.0)        ; 209.0 (209.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Div6|                  ; 242.0 (0.0)          ; 241.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div6                                                                              ; work         ;
;          |lpm_divide_bpo:auto_generated| ; 242.0 (0.0)          ; 241.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 242.0 (16.5)         ; 241.5 (16.0)                     ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 483 (32)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 209.5 (209.5)        ; 209.5 (209.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Div7|                  ; 242.0 (0.0)          ; 241.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div7                                                                              ; work         ;
;          |lpm_divide_bpo:auto_generated| ; 242.0 (0.0)          ; 241.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 483 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 242.0 (16.5)         ; 241.5 (16.0)                     ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 483 (32)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 209.5 (209.5)        ; 209.5 (209.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Mod0|                  ; 230.6 (0.0)          ; 230.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 461 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod0                                                                              ; work         ;
;          |lpm_divide_eho:auto_generated| ; 230.6 (0.0)          ; 230.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 461 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 230.6 (2.5)          ; 230.0 (2.5)                      ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 461 (5)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 212.4 (212.4)        ; 211.8 (211.8)                    ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 15.7 (15.7)          ; 15.7 (15.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Mod1|                  ; 233.9 (0.0)          ; 233.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod1                                                                              ; work         ;
;          |lpm_divide_eho:auto_generated| ; 233.9 (0.0)          ; 233.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 233.9 (5.0)          ; 233.0 (5.0)                      ; 0.0 (0.0)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 464 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 212.9 (212.9)        ; 212.0 (212.0)                    ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Mod2|                  ; 232.3 (0.0)          ; 233.0 (0.0)                      ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod2                                                                              ; work         ;
;          |lpm_divide_eho:auto_generated| ; 232.3 (0.0)          ; 233.0 (0.0)                      ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 232.3 (4.3)          ; 233.0 (5.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 212.0 (212.0)        ; 212.0 (212.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Mod3|                  ; 233.1 (0.0)          ; 234.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod3                                                                              ; work         ;
;          |lpm_divide_eho:auto_generated| ; 233.1 (0.0)          ; 234.0 (0.0)                      ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 233.1 (5.0)          ; 234.0 (6.0)                      ; 1.0 (1.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 464 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 212.1 (212.1)        ; 212.0 (212.0)                    ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Mod4|                  ; 233.5 (0.0)          ; 233.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod4                                                                              ; work         ;
;          |lpm_divide_eho:auto_generated| ; 233.5 (0.0)          ; 233.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 233.5 (6.0)          ; 233.5 (6.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 211.5 (211.5)        ; 211.5 (211.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Mod5|                  ; 233.0 (0.0)          ; 233.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod5                                                                              ; work         ;
;          |lpm_divide_eho:auto_generated| ; 233.0 (0.0)          ; 233.0 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 233.0 (5.5)          ; 233.0 (5.7)                      ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 464 (8)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 211.3 (211.3)        ; 211.3 (211.3)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Mod6|                  ; 233.5 (0.0)          ; 233.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 467 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod6                                                                              ; work         ;
;          |lpm_divide_eho:auto_generated| ; 233.5 (0.0)          ; 233.5 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 467 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 233.5 (5.5)          ; 233.5 (5.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 467 (11)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 212.0 (212.0)        ; 212.0 (212.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
;       |lpm_divide:Mod7|                  ; 232.4 (0.0)          ; 232.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 465 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod7                                                                              ; work         ;
;          |lpm_divide_eho:auto_generated| ; 232.4 (0.0)          ; 232.3 (0.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 465 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated                                                ; work         ;
;             |abs_divider_kbg:divider|    ; 232.4 (5.0)          ; 232.3 (5.0)                      ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 465 (9)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider                        ; work         ;
;                |alt_u_div_ove:divider|   ; 211.4 (211.4)        ; 211.3 (211.3)                    ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 424 (424)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider  ; work         ;
;                |lpm_abs_4p9:my_abs_num|  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FinalDesign_zyq|work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num ; work         ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; C3     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C2     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C1     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C0     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led0   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led1   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led2   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led3   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led4   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led5   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led6   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led7   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; a      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; c      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; d      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; e      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; f      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RST    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fpqRST ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R3     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R2     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R1     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; R0     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; RST                                                     ;                   ;         ;
;      - smgshow_zyq:smg|Counter7_zyq:cnt7|d[0]           ; 1                 ; 0       ;
;      - smgshow_zyq:smg|Counter7_zyq:cnt7|d[1]           ; 1                 ; 0       ;
;      - smgshow_zyq:smg|Counter7_zyq:cnt7|d[2]           ; 1                 ; 0       ;
;      - smgshow_zyq:smg|Counter7_zyq:cnt7|d[1]~DUPLICATE ; 1                 ; 0       ;
; CLK                                                     ;                   ;         ;
;      - dividersmall_zyq:div1|CLK10D                     ; 0                 ; 0       ;
;      - dividerbig_zyq:div2|CLK10D                       ; 0                 ; 0       ;
; fpqRST                                                  ;                   ;         ;
;      - dividersmall_zyq:div1|CLK10D                     ; 1                 ; 0       ;
;      - dividerbig_zyq:div2|CLK10D                       ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[2]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[8]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[7]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[6]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[4]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[1]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[0]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[3]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[5]                     ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[1]~DUPLICATE           ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[0]~DUPLICATE           ; 1                 ; 0       ;
;      - dividersmall_zyq:div1|cnt[5]~DUPLICATE           ; 1                 ; 0       ;
; R3                                                      ;                   ;         ;
;      - get_key_zyq:gk|WideOr1~0                         ; 0                 ; 0       ;
;      - get_key_zyq:gk|result2~0                         ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux12~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux13~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux11~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux19~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux19~1                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux21~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux21~1                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux20~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux20~1                           ; 0                 ; 0       ;
; R2                                                      ;                   ;         ;
;      - get_key_zyq:gk|WideOr1~0                         ; 0                 ; 0       ;
;      - get_key_zyq:gk|result2~0                         ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux12~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux13~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux11~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux3~0                            ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux19~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux19~1                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux21~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux21~1                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux20~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux20~1                           ; 0                 ; 0       ;
; R1                                                      ;                   ;         ;
;      - get_key_zyq:gk|WideOr1~0                         ; 0                 ; 0       ;
;      - get_key_zyq:gk|result2~0                         ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux12~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux13~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux11~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux14~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux3~0                            ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux19~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux19~1                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux21~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux21~1                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux20~0                           ; 0                 ; 0       ;
;      - get_key_zyq:gk|Mux20~1                           ; 0                 ; 0       ;
; R0                                                      ;                   ;         ;
;      - get_key_zyq:gk|WideOr1~0                         ; 1                 ; 0       ;
;      - get_key_zyq:gk|result2~0                         ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux12~0                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux13~0                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux11~0                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux14~0                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux3~0                            ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux19~0                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux19~1                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux21~0                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux21~1                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux20~0                           ; 1                 ; 0       ;
;      - get_key_zyq:gk|Mux20~1                           ; 1                 ; 0       ;
+---------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                              ;
+--------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location            ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK                            ; PIN_W16             ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLK                            ; PIN_W16             ; 12      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; RST                            ; PIN_T19             ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; dividerbig_zyq:div2|CLK10D     ; FF_X26_Y25_N35      ; 91      ; Clock        ; no     ; --                   ; --               ; --                        ;
; dividersmall_zyq:div1|CLK10D   ; FF_X26_Y25_N41      ; 25      ; Clock        ; no     ; --                   ; --               ; --                        ;
; dividersmall_zyq:div1|Equal0~1 ; LABCELL_X26_Y25_N42 ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fpqRST                         ; PIN_Y22             ; 14      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; get_key_zyq:gk|Decoder1~3      ; LABCELL_X32_Y26_N39 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; work_zyq:work|Equal0~2         ; LABCELL_X35_Y25_N39 ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; work_zyq:work|ans[31]~10       ; LABCELL_X35_Y25_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; work_zyq:work|dataout[0]~7     ; LABCELL_X35_Y25_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; work_zyq:work|err~1            ; LABCELL_X21_Y24_N12 ; 62      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; work_zyq:work|first[0]~1       ; LABCELL_X35_Y25_N48 ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------+---------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_W16  ; 12      ; Global Clock         ; GCLK6            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; work_zyq:work|Mux0~3                                                                                                                ; 128     ;
; dividerbig_zyq:div2|CLK10D                                                                                                          ; 91      ;
; work_zyq:work|Add5~49                                                                                                               ; 68      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|_~0                                             ; 65      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|_~0                                             ; 65      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|_~0                                             ; 65      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|_~0                                             ; 65      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|_~0                                             ; 65      ;
; work_zyq:work|err~1                                                                                                                 ; 62      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|op_1~1                                          ; 61      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|op_1~1                                          ; 61      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|op_1~1                                          ; 61      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|op_1~1                                          ; 61      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|op_1~1                                          ; 61      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|op_1~1                                          ; 61      ;
; get_key_zyq:gk|result2[2]                                                                                                           ; 50      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_8~1                    ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_12~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_14~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_15~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_16~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_17~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_18~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_19~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_20~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_21~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_22~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_23~1                   ; 49      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_11~1                   ; 48      ;
; get_key_zyq:gk|result2[3]                                                                                                           ; 47      ;
; work_zyq:work|Add5~5                                                                                                                ; 47      ;
; work_zyq:work|Add5~1                                                                                                                ; 47      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_10~1                   ; 46      ;
; work_zyq:work|Mux19~1                                                                                                               ; 45      ;
; get_key_zyq:gk|result2[4]                                                                                                           ; 44      ;
; work_zyq:work|Add5~25                                                                                                               ; 44      ;
; get_key_zyq:gk|result2[1]                                                                                                           ; 43      ;
; work_zyq:work|dataout[0]                                                                                                            ; 43      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_9~1                    ; 43      ;
; work_zyq:work|Add5~21                                                                                                               ; 42      ;
; work_zyq:work|Add5~17                                                                                                               ; 42      ;
; work_zyq:work|Add5~53                                                                                                               ; 41      ;
; work_zyq:work|Add5~13                                                                                                               ; 40      ;
; work_zyq:work|Add5~9                                                                                                                ; 40      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|_~0                                             ; 39      ;
; work_zyq:work|Add5~45                                                                                                               ; 39      ;
; work_zyq:work|Add5~41                                                                                                               ; 38      ;
; work_zyq:work|Add5~33                                                                                                               ; 38      ;
; work_zyq:work|Add5~37                                                                                                               ; 37      ;
; work_zyq:work|Add5~29                                                                                                               ; 37      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_7~1                    ; 33      ;
; work_zyq:work|ans[31]~10                                                                                                            ; 32      ;
; work_zyq:work|dataout[0]~7                                                                                                          ; 32      ;
; work_zyq:work|Mux10~2                                                                                                               ; 31      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|op_1~1                                          ; 31      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_6~1                    ; 30      ;
; work_zyq:work|Equal17~4                                                                                                             ; 28      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_5~1                    ; 28      ;
; work_zyq:work|Equal17~0                                                                                                             ; 27      ;
; work_zyq:work|preop[2]                                                                                                              ; 27      ;
; work_zyq:work|preop[0]                                                                                                              ; 25      ;
; dividersmall_zyq:div1|CLK10D                                                                                                        ; 25      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_4~1                    ; 25      ;
; work_zyq:work|Equal17~6                                                                                                             ; 24      ;
; work_zyq:work|Equal17~5                                                                                                             ; 24      ;
; work_zyq:work|preop[3]                                                                                                              ; 24      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_3~1                    ; 24      ;
; work_zyq:work|first[0]~1                                                                                                            ; 21      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_32~1                   ; 21      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_25~1                   ; 21      ;
; work_zyq:work|Equal17~7                                                                                                             ; 20      ;
; work_zyq:work|dataout~0                                                                                                             ; 20      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_31~1                   ; 20      ;
; smgshow_zyq:smg|Counter7_zyq:cnt7|d[0]                                                                                              ; 19      ;
; work_zyq:work|Mux10~1                                                                                                               ; 18      ;
; work_zyq:work|Equal17~3                                                                                                             ; 17      ;
; work_zyq:work|Equal17~1                                                                                                             ; 17      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_30~1                   ; 17      ;
; work_zyq:work|Equal17~9                                                                                                             ; 16      ;
; work_zyq:work|Equal17~8                                                                                                             ; 16      ;
; work_zyq:work|dataout[19]~4                                                                                                         ; 16      ;
; work_zyq:work|dataout[23]~3                                                                                                         ; 16      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_29~1                   ; 16      ;
; work_zyq:work|Mux19~0                                                                                                               ; 15      ;
; work_zyq:work|Mux0~0                                                                                                                ; 15      ;
; get_key_zyq:gk|cnt[1]                                                                                                               ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 15      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 15      ;
; work_zyq:work|Add8~1                                                                                                                ; 15      ;
; work_zyq:work|Add7~1                                                                                                                ; 15      ;
; fpqRST~input                                                                                                                        ; 14      ;
; work_zyq:work|Mux0~5                                                                                                                ; 14      ;
; work_zyq:work|Mux19~2                                                                                                               ; 14      ;
; work_zyq:work|LessThan0~17                                                                                                          ; 14      ;
; work_zyq:work|LessThan0~9                                                                                                           ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 14      ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 14      ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 14      ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 14      ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 14      ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 14      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 14      ;
; R0~input                                                                                                                            ; 13      ;
; R1~input                                                                                                                            ; 13      ;
; work_zyq:work|first[8]~_Duplicate_2                                                                                                 ; 13      ;
; work_zyq:work|first[9]~_Duplicate_2                                                                                                 ; 13      ;
; work_zyq:work|first[10]~_Duplicate_2                                                                                                ; 13      ;
; work_zyq:work|first[13]~_Duplicate_2                                                                                                ; 13      ;
; work_zyq:work|first[14]~_Duplicate_2                                                                                                ; 13      ;
; get_key_zyq:gk|result2[0]                                                                                                           ; 13      ;
; smgshow_zyq:smg|Counter7_zyq:cnt7|d[2]                                                                                              ; 13      ;
; work_zyq:work|Equal24~2                                                                                                             ; 13      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_28~1                   ; 13      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 13      ;
; smgshow_zyq:smg|Counter7_zyq:cnt7|d[1]~DUPLICATE                                                                                    ; 12      ;
; R2~input                                                                                                                            ; 12      ;
; work_zyq:work|Equal17~11                                                                                                            ; 12      ;
; work_zyq:work|Equal17~10                                                                                                            ; 12      ;
; dividersmall_zyq:div1|Equal0~1                                                                                                      ; 12      ;
; work_zyq:work|always0~0                                                                                                             ; 12      ;
; work_zyq:work|first[6]~_Duplicate_2                                                                                                 ; 12      ;
; work_zyq:work|first[7]~_Duplicate_2                                                                                                 ; 12      ;
; work_zyq:work|first[11]~_Duplicate_2                                                                                                ; 12      ;
; work_zyq:work|first[12]~_Duplicate_2                                                                                                ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_28~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_29~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_30~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_31~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_32~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_3~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_4~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_5~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_6~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_7~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_8~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_9~1                    ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_10~1                   ; 12      ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_27~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_11~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_12~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_14~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_15~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_16~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_17~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_18~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_19~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_20~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_21~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_22~1                   ; 12      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_23~1                   ; 12      ;
; R3~input                                                                                                                            ; 11      ;
; work_zyq:work|ans~6                                                                                                                 ; 11      ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|_~0                                             ; 11      ;
; work_zyq:work|dataout[23]~1                                                                                                         ; 11      ;
; work_zyq:work|ans~3                                                                                                                 ; 11      ;
; work_zyq:work|first[4]~_Duplicate_2                                                                                                 ; 11      ;
; work_zyq:work|first[5]~_Duplicate_2                                                                                                 ; 11      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 11      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 11      ;
; get_key_zyq:gk|WideOr1~0                                                                                                            ; 10      ;
; work_zyq:work|first[2]~_Duplicate_2                                                                                                 ; 10      ;
; work_zyq:work|first[3]~_Duplicate_2                                                                                                 ; 10      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 10      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 10      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 10      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 10      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 10      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~1 ; 10      ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 10      ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 10      ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 10      ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 10      ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 10      ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 10      ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 10      ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 10      ;
; work_zyq:work|Equal24~0                                                                                                             ; 9       ;
; work_zyq:work|first[1]~_Duplicate_2                                                                                                 ; 9       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_24~1                   ; 9       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_26~1                   ; 9       ;
; work_zyq:work|Equal17~12                                                                                                            ; 8       ;
; get_key_zyq:gk|cnt2[0]                                                                                                              ; 8       ;
; work_zyq:work|first[0]~_Duplicate_2                                                                                                 ; 8       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_13~1                   ; 8       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 8       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 8       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 8       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 8       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 8       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 8       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_26~1                   ; 8       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_26~1                   ; 8       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_26~1                   ; 8       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_26~1                   ; 8       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_26~1                   ; 8       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_26~1                   ; 8       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_26~1                   ; 8       ;
; get_key_zyq:gk|cnt[0]~DUPLICATE                                                                                                     ; 7       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|selnose[429]              ; 7       ;
; get_key_zyq:gk|cnt2[1]                                                                                                              ; 7       ;
; work_zyq:work|preop[1]                                                                                                              ; 7       ;
; smgshow_zyq:smg|Select_81_zyq:sel81|Mux0~2                                                                                          ; 7       ;
; smgshow_zyq:smg|Select_81_zyq:sel81|Mux1~2                                                                                          ; 7       ;
; smgshow_zyq:smg|Select_81_zyq:sel81|Mux2~2                                                                                          ; 7       ;
; smgshow_zyq:smg|Select_81_zyq:sel81|Mux3~2                                                                                          ; 7       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|alt_u_div_ove:divider|op_25~1                   ; 7       ;
; get_key_zyq:gk|cnt2[2]                                                                                                              ; 6       ;
; work_zyq:work|dataout~26                                                                                                            ; 6       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|remainder[3]~1                                  ; 6       ;
; get_key_zyq:gk|Decoder1~3                                                                                                           ; 6       ;
; get_key_zyq:gk|cnt[0]                                                                                                               ; 6       ;
; work_zyq:work|dataout[12]                                                                                                           ; 6       ;
; smgshow_zyq:smg|Counter7_zyq:cnt7|d[1]                                                                                              ; 6       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|op_2~9                                          ; 6       ;
; work_zyq:work|Equal0~2                                                                                                              ; 5       ;
; work_zyq:work|LessThan0~8                                                                                                           ; 5       ;
; work_zyq:work|dataout[11]                                                                                                           ; 5       ;
; work_zyq:work|dataout[13]                                                                                                           ; 5       ;
; RST~input                                                                                                                           ; 4       ;
; work_zyq:work|dataout[15]~22                                                                                                        ; 4       ;
; work_zyq:work|dataout[28]~15                                                                                                        ; 4       ;
; work_zyq:work|dataout[28]~14                                                                                                        ; 4       ;
; work_zyq:work|always0~1                                                                                                             ; 4       ;
; work_zyq:work|Equal24~1                                                                                                             ; 4       ;
; work_zyq:work|dataout[24]~11                                                                                                        ; 4       ;
; work_zyq:work|dataout[23]~8                                                                                                         ; 4       ;
; work_zyq:work|Equal0~1                                                                                                              ; 4       ;
; work_zyq:work|Equal0~0                                                                                                              ; 4       ;
; work_zyq:work|prestat[2]                                                                                                            ; 4       ;
; work_zyq:work|dataout[19]~2                                                                                                         ; 4       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|remainder[2]~2                                  ; 4       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|remainder[2]~1                                  ; 4       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|remainder[3]~0                                  ; 4       ;
; work_zyq:work|Equal17~2                                                                                                             ; 4       ;
; work_zyq:work|dataout[15]                                                                                                           ; 4       ;
; work_zyq:work|dataout[14]                                                                                                           ; 4       ;
; work_zyq:work|dataout[4]                                                                                                            ; 4       ;
; work_zyq:work|dataout[8]                                                                                                            ; 4       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_7~61                   ; 4       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_2~1                    ; 4       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|op_2~13                                         ; 4       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~5                   ; 4       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|op_2~1                                          ; 4       ;
; work_zyq:work|dataout~73                                                                                                            ; 3       ;
; work_zyq:work|Mux6~2                                                                                                                ; 3       ;
; work_zyq:work|Mux7~2                                                                                                                ; 3       ;
; work_zyq:work|Mux5~2                                                                                                                ; 3       ;
; work_zyq:work|Mux4~2                                                                                                                ; 3       ;
; work_zyq:work|Mux8~2                                                                                                                ; 3       ;
; work_zyq:work|Mux9~2                                                                                                                ; 3       ;
; work_zyq:work|Mux10~5                                                                                                               ; 3       ;
; work_zyq:work|Mux11~2                                                                                                               ; 3       ;
; work_zyq:work|Mux12~2                                                                                                               ; 3       ;
; work_zyq:work|Mux3~2                                                                                                                ; 3       ;
; work_zyq:work|Mux2~2                                                                                                                ; 3       ;
; work_zyq:work|Mux13~2                                                                                                               ; 3       ;
; work_zyq:work|Mux14~1                                                                                                               ; 3       ;
; work_zyq:work|Mux15~1                                                                                                               ; 3       ;
; work_zyq:work|Mux16~1                                                                                                               ; 3       ;
; work_zyq:work|Mux17~1                                                                                                               ; 3       ;
; work_zyq:work|Mux1~2                                                                                                                ; 3       ;
; work_zyq:work|Mux18~1                                                                                                               ; 3       ;
; work_zyq:work|Mux19~4                                                                                                               ; 3       ;
; work_zyq:work|Mux20~1                                                                                                               ; 3       ;
; work_zyq:work|Mux21~1                                                                                                               ; 3       ;
; work_zyq:work|Mux22~1                                                                                                               ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[295]~330         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[317]~329         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[307]~284         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[329]~271         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[306]~263         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[306]~249         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[305]~239         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[327]~228         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[304]~217         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[304]~205         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[303]~192         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[325]~183         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[302]~169         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[302]~159         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[301]~143         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[323]~136         ; 3       ;
; work_zyq:work|Mux27~1                                                                                                               ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[296]~112         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[296]~108         ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[300]~90          ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[300]~82          ; 3       ;
; work_zyq:work|Mux23~1                                                                                                               ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[299]~63          ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[321]~58          ; 3       ;
; work_zyq:work|Mux24~1                                                                                                               ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[298]~38          ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[298]~32          ; 3       ;
; work_zyq:work|Mux25~1                                                                                                               ; 3       ;
; work_zyq:work|Mux26~1                                                                                                               ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[297]~10          ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|StageOut[319]~7           ; 3       ;
; work_zyq:work|ans~13                                                                                                                ; 3       ;
; work_zyq:work|ans~12                                                                                                                ; 3       ;
; work_zyq:work|ans~11                                                                                                                ; 3       ;
; work_zyq:work|Mux28~1                                                                                                               ; 3       ;
; work_zyq:work|Mux29~1                                                                                                               ; 3       ;
; work_zyq:work|Mux30~1                                                                                                               ; 3       ;
; work_zyq:work|Mux31~1                                                                                                               ; 3       ;
; get_key_zyq:gk|result[3]                                                                                                            ; 3       ;
; get_key_zyq:gk|result[1]                                                                                                            ; 3       ;
; get_key_zyq:gk|result[2]                                                                                                            ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|remainder[2]~4                                  ; 3       ;
; work_zyq:work|dataout~40                                                                                                            ; 3       ;
; work_zyq:work|ans~8                                                                                                                 ; 3       ;
; work_zyq:work|dataout~18                                                                                                            ; 3       ;
; work_zyq:work|ans~7                                                                                                                 ; 3       ;
; work_zyq:work|Equal23~0                                                                                                             ; 3       ;
; work_zyq:work|Equal22~0                                                                                                             ; 3       ;
; work_zyq:work|Equal21~0                                                                                                             ; 3       ;
; work_zyq:work|dataout[7]                                                                                                            ; 3       ;
; work_zyq:work|dataout[3]                                                                                                            ; 3       ;
; work_zyq:work|dataout[6]                                                                                                            ; 3       ;
; work_zyq:work|dataout[2]                                                                                                            ; 3       ;
; work_zyq:work|dataout[10]                                                                                                           ; 3       ;
; work_zyq:work|dataout[5]                                                                                                            ; 3       ;
; work_zyq:work|dataout[1]                                                                                                            ; 3       ;
; work_zyq:work|dataout[9]                                                                                                            ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~125                 ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~125                 ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~125                 ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~125                 ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~125                 ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~125                 ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~125                 ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~121                 ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~117                 ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~113                 ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~109                 ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~105                 ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~101                 ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~97                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~89                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~89                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~89                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~89                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~89                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~89                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~89                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~93                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~89                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~85                  ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_8~65                   ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~81                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~77                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_8~61                   ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Mod5|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Mod4|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Mod3|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Mod2|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Mod1|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~73                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~69                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~65                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~61                  ; 3       ;
; work_zyq:work|lpm_divide:Mod6|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~57                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_8~49                   ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_8~41                   ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_8~33                   ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~33                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~29                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~25                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~33                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~29                  ; 3       ;
; work_zyq:work|lpm_divide:Div5|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~25                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~33                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~29                  ; 3       ;
; work_zyq:work|lpm_divide:Div4|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~25                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~33                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~29                  ; 3       ;
; work_zyq:work|lpm_divide:Div3|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~25                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~33                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~29                  ; 3       ;
; work_zyq:work|lpm_divide:Div2|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~25                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~33                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~29                  ; 3       ;
; work_zyq:work|lpm_divide:Div1|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~25                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~33                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~29                  ; 3       ;
; work_zyq:work|lpm_divide:Div6|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~25                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Mod0|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
; work_zyq:work|lpm_divide:Div0|lpm_divide_oqo:auto_generated|abs_divider_1dg:divider|alt_u_div_i2f:divider|op_8~25                   ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~53                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~49                  ; 3       ;
; work_zyq:work|lpm_divide:Div7|lpm_divide_bpo:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~17                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~45                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~41                  ; 3       ;
; work_zyq:work|lpm_divide:Mod7|lpm_divide_eho:auto_generated|abs_divider_kbg:divider|lpm_abs_4p9:my_abs_num|op_1~37                  ; 3       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 1           ; 2.00                ; 50                ;
; Sum of two 18x18    ; 1           ; 1.00                ; 25                ;
; DSP Block           ; 2           ; --                  ; 25                ;
; DSP 18-bit Element  ; 3           ; 2.00                ; 50                ;
; Unsigned Multiplier ; 3           ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 12,527 / 140,056 ( 9 % ) ;
; C12 interconnects            ; 195 / 6,048 ( 3 % )      ;
; C2 interconnects             ; 3,991 / 54,648 ( 7 % )   ;
; C4 interconnects             ; 1,876 / 25,920 ( 7 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )           ;
; Direct links                 ; 2,644 / 140,056 ( 2 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )           ;
; Local interconnects          ; 3,301 / 36,960 ( 9 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 252 / 5,984 ( 4 % )      ;
; R14/C12 interconnect drivers ; 410 / 9,504 ( 4 % )      ;
; R3 interconnects             ; 5,145 / 60,192 ( 9 % )   ;
; R6 interconnects             ; 6,844 / 127,072 ( 5 % )  ;
; Spine clocks                 ; 1 / 120 ( < 1 % )        ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )        ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 26        ; 0            ; 26        ; 0            ; 0            ; 26        ; 26        ; 0            ; 26        ; 26        ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 26           ; 0         ; 26           ; 26           ; 0         ; 0         ; 26           ; 0         ; 0         ; 26           ; 7            ; 26           ; 26           ; 26           ; 26           ; 7            ; 26           ; 26           ; 26           ; 26           ; 7            ; 26           ; 26           ; 26           ; 26           ; 26           ; 26           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; C3                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C2                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C0                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led4               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led5               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led6               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led7               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; a                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; c                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; d                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; e                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; f                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RST                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fpqRST             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R3                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R2                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R0                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                   ;
+------------------------------+------------------------------+-------------------+
; Source Clock(s)              ; Destination Clock(s)         ; Delay Added in ns ;
+------------------------------+------------------------------+-------------------+
; dividerbig_zyq:div2|CLK10D   ; dividerbig_zyq:div2|CLK10D   ; 85.5              ;
; dividersmall_zyq:div1|CLK10D ; dividersmall_zyq:div1|CLK10D ; 16.1              ;
; CLK                          ; CLK                          ; 12.9              ;
; CLK                          ; dividerbig_zyq:div2|CLK10D   ; 11.5              ;
; dividersmall_zyq:div1|CLK10D ; dividerbig_zyq:div2|CLK10D   ; 11.2              ;
+------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                       ;
+----------------------------------------+----------------------------------------+-------------------+
; Source Register                        ; Destination Register                   ; Delay Added in ns ;
+----------------------------------------+----------------------------------------+-------------------+
; work_zyq:work|preop[0]                 ; work_zyq:work|ans[31]                  ; 12.883            ;
; work_zyq:work|ans[31]                  ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[0]~_Duplicate_1    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[14]~_Duplicate_2   ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[13]~_Duplicate_2   ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[13]              ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[12]~_Duplicate_2   ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[11]              ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[15]              ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[11]~_Duplicate_2   ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[14]              ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[10]~_Duplicate_2   ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[10]              ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[9]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[12]              ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[8]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[9]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[7]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[7]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[6]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[6]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[5]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[8]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[5]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[4]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[3]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[0]                 ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[2]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[3]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[2]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[4]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[1]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|preop[3]                 ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|preop[2]                 ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|preop[1]                 ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[0]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|first[0]~_Duplicate_2    ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|dataout[1]               ; work_zyq:work|ans[31]                  ; 11.535            ;
; work_zyq:work|ans[17]                  ; work_zyq:work|ans[17]                  ; 8.724             ;
; work_zyq:work|ans[16]                  ; work_zyq:work|ans[16]                  ; 7.746             ;
; work_zyq:work|ans[19]                  ; work_zyq:work|ans[19]                  ; 7.672             ;
; work_zyq:work|ans[18]                  ; work_zyq:work|ans[18]                  ; 7.634             ;
; work_zyq:work|ans[24]                  ; work_zyq:work|ans[24]                  ; 7.145             ;
; work_zyq:work|ans[25]                  ; work_zyq:work|ans[25]                  ; 7.072             ;
; work_zyq:work|ans[26]                  ; work_zyq:work|ans[26]                  ; 6.906             ;
; work_zyq:work|ans[30]                  ; work_zyq:work|ans[30]                  ; 6.627             ;
; dividersmall_zyq:div1|CLK10D           ; dividersmall_zyq:div1|CLK10D           ; 4.724             ;
; dividerbig_zyq:div2|CLK10D             ; dividerbig_zyq:div2|CLK10D             ; 4.716             ;
; dividersmall_zyq:div1|cnt[3]           ; dividersmall_zyq:div1|CLK10D           ; 2.308             ;
; dividersmall_zyq:div1|cnt[5]           ; dividersmall_zyq:div1|CLK10D           ; 2.241             ;
; dividersmall_zyq:div1|cnt[1]           ; dividersmall_zyq:div1|CLK10D           ; 1.997             ;
; dividersmall_zyq:div1|cnt[6]           ; dividersmall_zyq:div1|CLK10D           ; 1.983             ;
; dividersmall_zyq:div1|cnt[2]           ; dividersmall_zyq:div1|CLK10D           ; 1.973             ;
; dividersmall_zyq:div1|cnt[0]           ; dividersmall_zyq:div1|CLK10D           ; 1.931             ;
; dividersmall_zyq:div1|cnt[8]           ; dividersmall_zyq:div1|CLK10D           ; 1.910             ;
; dividersmall_zyq:div1|cnt[7]           ; dividersmall_zyq:div1|CLK10D           ; 1.910             ;
; dividersmall_zyq:div1|cnt[4]           ; dividersmall_zyq:div1|CLK10D           ; 1.910             ;
; get_key_zyq:gk|result2[0]              ; work_zyq:work|dataout[2]               ; 0.802             ;
; get_key_zyq:gk|result2[2]              ; work_zyq:work|dataout[2]               ; 0.786             ;
; get_key_zyq:gk|result2[3]              ; work_zyq:work|dataout[1]               ; 0.783             ;
; get_key_zyq:gk|result2[4]              ; work_zyq:work|dataout[2]               ; 0.773             ;
; get_key_zyq:gk|cnt[0]                  ; get_key_zyq:gk|scan[2]                 ; 0.697             ;
; get_key_zyq:gk|result2[1]              ; work_zyq:work|dataout[1]               ; 0.695             ;
; get_key_zyq:gk|result[3]               ; get_key_zyq:gk|result[3]               ; 0.682             ;
; get_key_zyq:gk|cnt[1]                  ; get_key_zyq:gk|scan[0]                 ; 0.668             ;
; get_key_zyq:gk|result[2]               ; get_key_zyq:gk|result[2]               ; 0.646             ;
; get_key_zyq:gk|result[1]               ; get_key_zyq:gk|result[1]               ; 0.639             ;
; get_key_zyq:gk|cnt2[2]                 ; get_key_zyq:gk|result2[0]              ; 0.617             ;
; get_key_zyq:gk|cnt2[1]                 ; get_key_zyq:gk|result2[0]              ; 0.596             ;
; work_zyq:work|ans[14]                  ; work_zyq:work|ans[14]                  ; 0.571             ;
; get_key_zyq:gk|cnt2[0]                 ; get_key_zyq:gk|result2[0]              ; 0.505             ;
; work_zyq:work|dataout[25]              ; work_zyq:work|dataout[29]              ; 0.467             ;
; work_zyq:work|dataout[27]              ; work_zyq:work|dataout[31]              ; 0.467             ;
; work_zyq:work|ans[12]                  ; work_zyq:work|ans[12]                  ; 0.461             ;
; work_zyq:work|ans[11]                  ; work_zyq:work|ans[11]                  ; 0.461             ;
; work_zyq:work|dataout[26]              ; work_zyq:work|dataout[30]              ; 0.452             ;
; work_zyq:work|ans[10]                  ; work_zyq:work|ans[10]                  ; 0.406             ;
; work_zyq:work|ans[7]                   ; work_zyq:work|ans[7]                   ; 0.405             ;
; work_zyq:work|ans[9]                   ; work_zyq:work|ans[9]                   ; 0.367             ;
; work_zyq:work|ans[5]                   ; work_zyq:work|ans[5]                   ; 0.321             ;
; R0                                     ; get_key_zyq:gk|result[3]               ; 0.314             ;
; R1                                     ; get_key_zyq:gk|result[3]               ; 0.314             ;
; R2                                     ; get_key_zyq:gk|result[3]               ; 0.314             ;
; R3                                     ; get_key_zyq:gk|result[3]               ; 0.314             ;
; work_zyq:work|ans[6]                   ; work_zyq:work|ans[6]                   ; 0.308             ;
; work_zyq:work|ans[4]                   ; work_zyq:work|ans[4]                   ; 0.307             ;
; work_zyq:work|ans[8]                   ; work_zyq:work|ans[8]                   ; 0.295             ;
; smgshow_zyq:smg|Counter7_zyq:cnt7|d[0] ; smgshow_zyq:smg|Counter7_zyq:cnt7|d[1] ; 0.284             ;
; work_zyq:work|ans[15]                  ; work_zyq:work|ans[15]                  ; 0.281             ;
; work_zyq:work|prestat[3]               ; work_zyq:work|dataout[28]              ; 0.242             ;
; work_zyq:work|prestat[2]               ; work_zyq:work|dataout[28]              ; 0.242             ;
; work_zyq:work|prestat[0]               ; work_zyq:work|dataout[28]              ; 0.242             ;
; work_zyq:work|prestat[1]               ; work_zyq:work|dataout[28]              ; 0.242             ;
; work_zyq:work|prestat[4]               ; work_zyq:work|dataout[28]              ; 0.242             ;
; get_key_zyq:gk|result[4]               ; get_key_zyq:gk|result2[4]              ; 0.242             ;
; work_zyq:work|ans[0]                   ; work_zyq:work|dataout[31]              ; 0.209             ;
; work_zyq:work|ans[1]                   ; work_zyq:work|dataout[31]              ; 0.209             ;
; work_zyq:work|ans[2]                   ; work_zyq:work|dataout[31]              ; 0.209             ;
; work_zyq:work|ans[29]                  ; work_zyq:work|dataout[31]              ; 0.209             ;
; work_zyq:work|ans[28]                  ; work_zyq:work|dataout[31]              ; 0.209             ;
+----------------------------------------+----------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CEFA2F23C8 for design "FinalDesign_zyq"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK~inputCLKENA0 with 9 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FinalDesign_zyq.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 30 registers into blocks of type DSP block
    Extra Info (176220): Created 30 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X33_Y23 to location X43_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:01:21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 13.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:15
Info (144001): Generated suppressed messages file D:/Myverilogspace/FinalDesign/output_files/FinalDesign_zyq.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 6625 megabytes
    Info: Processing ended: Tue Nov 26 10:19:15 2024
    Info: Elapsed time: 00:02:35
    Info: Total CPU time (on all processors): 00:02:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Myverilogspace/FinalDesign/output_files/FinalDesign_zyq.fit.smsg.


