$date
	Sun Aug 10 18:22:31 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ps
$end
$scope module ALU_Ctrl_tb $end
$var wire 1 ! shifhterSource_o $end
$var wire 1 " leftRight_o $end
$var wire 1 # PC_source_o $end
$var wire 1 $ FURslt_o $end
$var wire 4 % ALUCtrl_o [3:0] $end
$var parameter 6 & ADD $end
$var parameter 6 ' AND_ $end
$var parameter 6 ( JR $end
$var parameter 6 ) NOR_ $end
$var parameter 6 * OR_ $end
$var parameter 6 + SLL $end
$var parameter 6 , SLLV $end
$var parameter 6 - SLT $end
$var parameter 6 . SRL $end
$var parameter 6 / SRLV $end
$var parameter 6 0 SUB $end
$var reg 2 1 ALUOp_i [1:0] $end
$var reg 6 2 funct_i [5:0] $end
$var integer 32 3 fail_cnt [31:0] $end
$var integer 32 4 pass_cnt [31:0] $end
$scope module dut $end
$var wire 2 5 ALUOp_i [1:0] $end
$var wire 6 6 funct_i [5:0] $end
$var parameter 6 7 ADD $end
$var parameter 6 8 AND $end
$var parameter 6 9 JR $end
$var parameter 6 : NOR $end
$var parameter 6 ; OR $end
$var parameter 6 < SLL $end
$var parameter 6 = SLLV $end
$var parameter 6 > SLT $end
$var parameter 6 ? SRL $end
$var parameter 6 @ SRLV $end
$var parameter 6 A SUB $end
$var reg 4 B ALUCtrl_o [3:0] $end
$var reg 1 $ FURslt_o $end
$var reg 1 # PC_source_o $end
$var reg 1 " leftRight_o $end
$var reg 1 ! shifhterSource_o $end
$upscope $end
$scope task expect_exact $end
$var reg 4 C exp_alu [3:0] $end
$var reg 1 D exp_fur $end
$var reg 1 E exp_lr $end
$var reg 1 F exp_pc $end
$var reg 1 G exp_src $end
$upscope $end
$scope task expect_x_alu $end
$var reg 1 H exp_fur $end
$var reg 1 I exp_lr $end
$var reg 1 J exp_pc $end
$var reg 1 K exp_src $end
$upscope $end
$scope task show $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b100001 A
b1000 @
b100 ?
b101000 >
b110 =
b10 <
b100101 ;
b101011 :
b1100 9
b100110 8
b100011 7
b100001 0
b1000 /
b100 .
b101000 -
b110 ,
b10 +
b100101 *
b101011 )
b1100 (
b100110 '
b100011 &
$end
#0
$dumpvars
xK
xJ
xI
xH
xG
xF
xE
xD
bx C
b10 B
b100011 6
b10 5
b0 4
b0 3
b100011 2
b10 1
b10 %
0$
0#
0"
0!
$end
#1000
0F
0G
0E
0D
b10 C
#2000
b110 %
b110 B
b100001 2
b100001 6
b1 4
#3000
b110 C
#4000
b1 %
b1 B
b100110 2
b100110 6
b10 4
#5000
b1 C
#6000
b0 %
b0 B
b100101 2
b100101 6
b11 4
#7000
b0 C
#8000
b1101 %
b1101 B
b101011 2
b101011 6
b100 4
#9000
b1101 C
#10000
b111 %
b111 B
b101000 2
b101000 6
b101 4
#11000
b111 C
#12000
1$
bx %
bx B
b10 2
b10 6
b110 4
#13000
0J
0K
0I
1H
#14000
1"
1$
bx %
bx B
b100 2
b100 6
b111 4
#15000
1I
#16000
1!
0"
1$
bx %
bx B
b110 2
b110 6
b1000 4
#17000
1K
0I
#18000
1"
1!
1$
bx %
bx B
b1000 2
b1000 6
b1001 4
#19000
1I
#20000
1#
0!
0"
0$
bx %
bx B
b1100 2
b1100 6
b1010 4
#21000
1J
0K
0I
0H
#22000
0#
b10 %
b10 B
bx 2
bx 6
b0 1
b0 5
b1011 4
#23000
b10 C
#24000
b110 %
b110 B
b1 1
b1 5
b1100 4
#25000
b110 C
#26000
bx %
bx B
b0 2
b0 6
b11 1
b11 5
b1101 4
#27000
0J
#28000
b1110 4
