{
    "files.associations": {
        "*.v": "verilog",
        "cmath": "cpp",
        "cstddef": "cpp",
        "limits": "cpp",
        "string": "cpp"
    }
}