<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:14.3614</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.12.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0187990</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 디바이스 및 칩 온 웨이퍼 언더필 배리어를 제조하는 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MAKING A CHIP-ON-WAFER  UNDERFILL BARRIER</inventionTitleEng><openDate>2025.07.10</openDate><openNumber>10-2025-0106689</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/485</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/053</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 제1 반도체 다이와 제1 반도체 다이에 형성된 제1 절연 층을 포함한다. 제1 절연 층에 트렌치가 형성된다. 제1 절연 층 위에 제2 절연 층이 형성된다. 제2 절연 층의 형성 과정의 일부로 트렌치 위에 제2 절연 층에 리세스가 자동으로 형성된다. 제2 절연 층 위에 제2 반도체 다이가 장착된다. 평면도에서 리세스가 제2 반도체 다이를 완전히 둘러싼다. 제1 반도체 다이와 제2 반도체 다이 사이에 언더필이 분배된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스를 제조하는 방법으로서, 상기 방법은: 반도체 다이를 제공하는 단계;제1 반도체 다이 위에 제1 절연 층 형성하는 단계;제1 절연 층에 트렌치 형성하는 단계;제1 절연 층 위에 제2 절연 층을 형성하는 단계 - 제2 절연 층의 형성 과정의 일부로서 자동으로 트렌치 위의 제2 절연 층 내에 리세스가 형성됨 -;제2 절연 층 위에 제2 반도체 다이를 장착하는 단계 - 리세스는 평면도에서 제2 반도체 다이를 완전히 둘러쌈 -; 및제1 반도체 다이와 제2 반도체 다이 사이에 언더필을 분배하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 언더필의 일부가 리세스 내로 흐르는,  방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 제2 반도체 다이의 풋프린트를 완전히 채우기 위해 언더필을 분배하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 제1 절연 층과 제2 절연 층 사이에 제1 전도성 층을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 제2 절연 층 위에 제2 전도성 층을 형성하는 단계를 더 포함하고, 제1 반도체 다이는 제1 전도성 층과 제2 전도성 층을 통해 제2 반도체 다이에 전기적으로 연결되는, 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 리세스에 의해 형성된 경계 외부의 제2 전도성 층에 솔더 범프를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 반도체 디바이스를 제조하는 방법으로서, 상기 방법은:제1 반도체 다이를 제공하는 단계;제1 반도체 다이 위에 배리어를 형성하는 단계;제1 반도체 다이 위에 제2 반도체 다이를 배치하는 단계 - 제2 반도체 다이 주위에서 배리어가 완전히 연장됨 -; 및제1 반도체 다이와 제2 반도체 다이 사이에 언더필을 분배하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 제1 반도체 다이 위에 제1 절연 층 형성하고, 제1 절연 층에 트렌치 형성함으로써 배이어를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 제1 절연 층 위에 제2 절연 층을 형성함으로써 배리어를 형성하는 단계를 더 포함하고, 제2 절연 층의 형성 과정의 일부로서 자동으로 트렌치 위의 제2 절연 층 내에 리세스가 형성되는, 방법.</claim></claimInfo><claimInfo><claim>10. 제7항에 있어서, 댐을 형성하기 위해 절연 물질을 분배함으로써 배리어를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스로서, 상기 반도체 디바이스는:제1 반도체 다이;제1 반도체 다이 위에 형성된 배리어;제1 반도체 다이 위에 배열된 제2 반도체 다이 - 배리어가 제2 반도체 다이 주위로 완전히 연장됨 -; 및제1 반도체 다이와 제2 반도체 다이 사이에 분배된 언더필을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 제1 반도체 다이 위에 형성된 제1 절연 층; 및제1 절연 층에 형성된 트렌치를 더 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 제1 절연 층 위에 형성된 제2 절연 층을 더 포함하며, 제2 절연 층에 트렌치 위의 리세스가 형성되어 있는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 배리어는 절연 물질로 형성된 댐을 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 제1 반도체 다이에 형성된 전도성 층; 및 전도성 층 위에 형성된 접촉 패드를 더 포함하고, 제2 반도체 다이는 접촉 패드에 장착되는, 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르, ******, #...</address><code> </code><country>필리핀</country><engName>ROQUE, Marites</engName><name>로큐, 마리테스</name></inventorInfo><inventorInfo><address>싱가포르 ******, #*...</address><code> </code><country>싱가포르</country><engName>CHUA, Linda Pei Ee</engName><name>추아, 린다 페이 에</name></inventorInfo><inventorInfo><address>싱가포르, ******, #**...</address><code> </code><country>필리핀</country><engName>ZARATE, Rowena</engName><name>자라트, 로웨나</name></inventorInfo><inventorInfo><address>싱가포르 ******, #**...</address><code> </code><country>싱가포르</country><engName>CHONG, Yi Jing Eric</engName><name>총, 이 징 에릭</name></inventorInfo><inventorInfo><address>싱가포르, ******, #**-...</address><code> </code><country>싱가포르</country><engName>CHAN, Kai Chong</engName><name>찬, 카이 총</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.01.03</priorityApplicationDate><priorityApplicationNumber>18/403,288</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.12.17</receiptDate><receiptNumber>1-1-2024-1397296-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.12.24</receiptDate><receiptNumber>9-1-2024-9015439-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240187990.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9371e1a0eb2c4ae3ee7792afe7ab198f3cf234501c4e8eecc9f78104e5c40c88a883fb3ea67ca69be25ffbd186cb43e9d49f661e88a5c5830b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff0b021a34fe61130686874588bac66ccfd9e1dd7cb4ccd52ffc40afecc068a9eee98d99f663943f9220d5b0bf4e0660a423059f759d49ac9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>