# 第十四章 使用verilog HDL进行逻辑综合
简而言之，逻辑综合是在标准单元库和特定设计约束的基础上，把设计的高层次描述转换成优化的门级网络的过程
标准单元库可以包含简单的单元，如与门，或门和或非门等基本逻辑门，也可以包含宏单元，如加法器，多路选择器和特殊的触发器。
标准单元库也就是** 工艺库 ** 
TRL(寄存器传输级) 采用数据流和行为结构相结合的方式
通常，周期到周期的任何RTL verilog 结构描述都能为逻辑综合工具所接受
综合工具忽略所有的 #delay 结构指定的延迟

如果遇到算术运算符，那么每个算术操作符由逻辑工具中可用的算术运算硬件模块实现。 
如果使用条件操作符?，就会推断出多路选择器电路
if-else 语句被转换为多路选择器，它的控制信号就是if子句中的信号或者变量
case语句 多路选择器
for循环用来产生级联的链式组合逻辑
always 可用于产生组合和时序逻辑，对于时序逻辑来说，always语句必须由时钟信号clk的变化所控制
函数被综合成一个具有输出变量的组合模块，输出变量可以是标量或者变量
## 从RTL 到逻辑门
RTL描述被逻辑综合工具转换为一个未经优化的内部中间表示，这一过程称为翻译
翻译过程产生未经优化的中间表示
逻辑优化 
工艺映射和优化：设计被映射到所需要的目标工艺
** 原件特性描述 ** 

使用建模技术来估计每个库单元的时序和功耗特性，这个过程被称为** 单元特性描述 ** 

单元描述包含以下的信息：
1. 单元功能
2. 单元的版图面积
3. 单元的时序信息
4. 单元的功耗信息

设计约束：
1. 时序：电路必须满足一定的时序要求，一个内部的静态时序分析器会检查时序
2. 面积：最终的版图面积不能超过一定的界限
3. 功耗： 电路功耗不能超过一定的界限
一般来说：面积和时序之间有一个相反的关系
在设计约束上，** 工作环境约束 ** 会影响对目标工艺产生优化的程度 
## 门级网表的验证:
逻辑综合工具生成的优化后的门级网表必须验证其功能的正确性
## 设计划分
1. 水平划分：使用位划分方式为逻辑综合工具提供更小的模块进行优化，这种方式称为水平划分，它降低了问题的复杂度，而且为每个模块产生了更为有优化的结果
2. 垂直划分：把模块按照功能划分成更小的模块
** 并行化设计结构 ** 
采用并行化结构的设计技术需要用更多的资源生成速度更快的设计。使用更多的逻辑单元将顺序操作转换成并行操作，以提高运行速度
环境参数：输入驱动强度，输出负载，输入到达时间。

