{
  "module_name": "otx2_struct.h",
  "hash_id": "0d22d1d7aec11ae3dfcf414179fe6c57cda6459da506f671c10664b237e6cc7c",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/marvell/octeontx2/nic/otx2_struct.h",
  "human_readable_source": " \n \n\n#ifndef OTX2_STRUCT_H\n#define OTX2_STRUCT_H\n\n \nenum nix_cqesz_e {\n\tNIX_XQESZ_W64 = 0x0,\n\tNIX_XQESZ_W16 = 0x1,\n};\n\nenum nix_sqes_e {\n\tNIX_SQESZ_W16 = 0x0,\n\tNIX_SQESZ_W8 = 0x1,\n};\n\nenum nix_send_ldtype {\n\tNIX_SEND_LDTYPE_LDD  = 0x0,\n\tNIX_SEND_LDTYPE_LDT  = 0x1,\n\tNIX_SEND_LDTYPE_LDWB = 0x2,\n};\n\n \nenum nix_sendl3type {\n\tNIX_SENDL3TYPE_NONE = 0x0,\n\tNIX_SENDL3TYPE_IP4 = 0x2,\n\tNIX_SENDL3TYPE_IP4_CKSUM = 0x3,\n\tNIX_SENDL3TYPE_IP6 = 0x4,\n};\n\nenum nix_sendl4type {\n\tNIX_SENDL4TYPE_NONE,\n\tNIX_SENDL4TYPE_TCP_CKSUM,\n\tNIX_SENDL4TYPE_SCTP_CKSUM,\n\tNIX_SENDL4TYPE_UDP_CKSUM,\n};\n\n \nenum nix_xqe_type {\n\tNIX_XQE_TYPE_INVALID   = 0x0,\n\tNIX_XQE_TYPE_RX        = 0x1,\n\tNIX_XQE_TYPE_RX_IPSECS = 0x2,\n\tNIX_XQE_TYPE_RX_IPSECH = 0x3,\n\tNIX_XQE_TYPE_RX_IPSECD = 0x4,\n\tNIX_XQE_TYPE_SEND      = 0x8,\n};\n\n \nenum nix_subdc {\n\tNIX_SUBDC_NOP  = 0x0,\n\tNIX_SUBDC_EXT  = 0x1,\n\tNIX_SUBDC_CRC  = 0x2,\n\tNIX_SUBDC_IMM  = 0x3,\n\tNIX_SUBDC_SG   = 0x4,\n\tNIX_SUBDC_MEM  = 0x5,\n\tNIX_SUBDC_JUMP = 0x6,\n\tNIX_SUBDC_WORK = 0x7,\n\tNIX_SUBDC_SOD  = 0xf,\n};\n\n \nenum nix_sendmemalg {\n\tNIX_SENDMEMALG_E_SET       = 0x0,\n\tNIX_SENDMEMALG_E_SETTSTMP  = 0x1,\n\tNIX_SENDMEMALG_E_SETRSLT   = 0x2,\n\tNIX_SENDMEMALG_E_ADD       = 0x8,\n\tNIX_SENDMEMALG_E_SUB       = 0x9,\n\tNIX_SENDMEMALG_E_ADDLEN    = 0xa,\n\tNIX_SENDMEMALG_E_SUBLEN    = 0xb,\n\tNIX_SENDMEMALG_E_ADDMBUF   = 0xc,\n\tNIX_SENDMEMALG_E_SUBMBUF   = 0xd,\n\tNIX_SENDMEMALG_E_ENUM_LAST = 0xe,\n};\n\n \nstruct nix_cqe_hdr_s {\n\tu64 flow_tag              : 32;\n\tu64 q                     : 20;\n\tu64 reserved_52_57        : 6;\n\tu64 node                  : 2;\n\tu64 cqe_type              : 4;\n};\n\n \nstruct nix_rx_parse_s {\n\tu64 chan         : 12;\n\tu64 desc_sizem1  : 5;\n\tu64 rsvd_17      : 1;\n\tu64 express      : 1;\n\tu64 wqwd         : 1;\n\tu64 errlev       : 4;\n\tu64 errcode      : 8;\n\tu64 latype       : 4;\n\tu64 lbtype       : 4;\n\tu64 lctype       : 4;\n\tu64 ldtype       : 4;\n\tu64 letype       : 4;\n\tu64 lftype       : 4;\n\tu64 lgtype       : 4;\n\tu64 lhtype       : 4;\n\tu64 pkt_lenm1    : 16;  \n\tu64 l2m          : 1;\n\tu64 l2b          : 1;\n\tu64 l3m          : 1;\n\tu64 l3b          : 1;\n\tu64 vtag0_valid  : 1;\n\tu64 vtag0_gone   : 1;\n\tu64 vtag1_valid  : 1;\n\tu64 vtag1_gone   : 1;\n\tu64 pkind        : 6;\n\tu64 rsvd_95_94   : 2;\n\tu64 vtag0_tci    : 16;\n\tu64 vtag1_tci    : 16;\n\tu64 laflags      : 8;  \n\tu64 lbflags      : 8;\n\tu64 lcflags      : 8;\n\tu64 ldflags      : 8;\n\tu64 leflags      : 8;\n\tu64 lfflags      : 8;\n\tu64 lgflags      : 8;\n\tu64 lhflags      : 8;\n\tu64 eoh_ptr      : 8;  \n\tu64 wqe_aura     : 20;\n\tu64 pb_aura      : 20;\n\tu64 match_id     : 16;\n\tu64 laptr        : 8;  \n\tu64 lbptr        : 8;\n\tu64 lcptr        : 8;\n\tu64 ldptr        : 8;\n\tu64 leptr        : 8;\n\tu64 lfptr        : 8;\n\tu64 lgptr        : 8;\n\tu64 lhptr        : 8;\n\tu64 vtag0_ptr    : 8;  \n\tu64 vtag1_ptr    : 8;\n\tu64 flow_key_alg : 5;\n\tu64 rsvd_359_341 : 19;\n\tu64 color\t : 2;\n\tu64 rsvd_383_362 : 22;\n\tu64 rsvd_447_384;      \n};\n\n \nstruct nix_rx_sg_s {\n\tu64 seg_size   : 16;  \n\tu64 seg2_size  : 16;\n\tu64 seg3_size  : 16;\n\tu64 segs       : 2;\n\tu64 rsvd_59_50 : 10;\n\tu64 subdc      : 4;\n\tu64 seg_addr;\n\tu64 seg2_addr;\n\tu64 seg3_addr;\n};\n\nstruct nix_send_comp_s {\n\tu64 status\t: 8;\n\tu64 sqe_id\t: 16;\n\tu64 rsvd_24_63\t: 40;\n};\n\nstruct nix_cqe_rx_s {\n\tstruct nix_cqe_hdr_s  hdr;\n\tstruct nix_rx_parse_s parse;\n\tstruct nix_rx_sg_s sg;\n};\n\nstruct nix_cqe_tx_s {\n\tstruct nix_cqe_hdr_s  hdr;\n\tstruct nix_send_comp_s comp;\n};\n\n \nstruct nix_sqe_hdr_s {\n\tu64 total\t\t: 18;  \n\tu64 reserved_18\t\t: 1;\n\tu64 df\t\t\t: 1;\n\tu64 aura\t\t: 20;\n\tu64 sizem1\t\t: 3;\n\tu64 pnc\t\t\t: 1;\n\tu64 sq\t\t\t: 20;\n\tu64 ol3ptr\t\t: 8;  \n\tu64 ol4ptr\t\t: 8;\n\tu64 il3ptr\t\t: 8;\n\tu64 il4ptr\t\t: 8;\n\tu64 ol3type\t\t: 4;\n\tu64 ol4type\t\t: 4;\n\tu64 il3type\t\t: 4;\n\tu64 il4type\t\t: 4;\n\tu64 sqe_id\t\t: 16;\n\n};\n\n \nstruct nix_sqe_ext_s {\n\tu64 lso_mps       : 14;  \n\tu64 lso           : 1;\n\tu64 tstmp         : 1;\n\tu64 lso_sb        : 8;\n\tu64 lso_format    : 5;\n\tu64 rsvd_31_29    : 3;\n\tu64 shp_chg       : 9;\n\tu64 shp_dis       : 1;\n\tu64 shp_ra        : 2;\n\tu64 markptr       : 8;\n\tu64 markform      : 7;\n\tu64 mark_en       : 1;\n\tu64 subdc         : 4;\n\tu64 vlan0_ins_ptr : 8;  \n\tu64 vlan0_ins_tci : 16;\n\tu64 vlan1_ins_ptr : 8;\n\tu64 vlan1_ins_tci : 16;\n\tu64 vlan0_ins_ena : 1;\n\tu64 vlan1_ins_ena : 1;\n\tu64 init_color    : 2;\n\tu64 rsvd_127_116  : 12;\n};\n\nstruct nix_sqe_sg_s {\n\tu64 seg1_size\t: 16;\n\tu64 seg2_size\t: 16;\n\tu64 seg3_size\t: 16;\n\tu64 segs\t: 2;\n\tu64 rsvd_54_50\t: 5;\n\tu64 i1\t\t: 1;\n\tu64 i2\t\t: 1;\n\tu64 i3\t\t: 1;\n\tu64 ld_type\t: 2;\n\tu64 subdc\t: 4;\n};\n\n \nstruct nix_sqe_mem_s {\n\tu64 start_offset  : 8;\n\tu64 rsvd_11_8\t  : 4;\n\tu64 rsvd_12\t  : 1;\n\tu64 udp_csum_crt  : 1;\n\tu64 update64      : 1;\n\tu64 rsvd_15_16    : 1;\n\tu64 base_ns       : 32;\n\tu64 step_type     : 1;\n\tu64 rsvd_51_49    : 3;\n\tu64 per_lso_seg   : 1;\n\tu64 wmem          : 1;\n\tu64 dsz           : 2;\n\tu64 alg           : 4;\n\tu64 subdc         : 4;\n\tu64 addr;  \n};\n\nenum nix_cqerrint_e {\n\tNIX_CQERRINT_DOOR_ERR = 0,\n\tNIX_CQERRINT_WR_FULL = 1,\n\tNIX_CQERRINT_CQE_FAULT = 2,\n};\n\n#define NIX_CQERRINT_BITS (BIT_ULL(NIX_CQERRINT_DOOR_ERR) | \\\n\t\t\t   BIT_ULL(NIX_CQERRINT_CQE_FAULT))\n\nenum nix_rqint_e {\n\tNIX_RQINT_DROP = 0,\n\tNIX_RQINT_RED = 1,\n};\n\n#define NIX_RQINT_BITS (BIT_ULL(NIX_RQINT_DROP) | BIT_ULL(NIX_RQINT_RED))\n\nenum nix_sqint_e {\n\tNIX_SQINT_LMT_ERR = 0,\n\tNIX_SQINT_MNQ_ERR = 1,\n\tNIX_SQINT_SEND_ERR = 2,\n\tNIX_SQINT_SQB_ALLOC_FAIL = 3,\n};\n\n#define NIX_SQINT_BITS (BIT_ULL(NIX_SQINT_LMT_ERR) | \\\n\t\t\tBIT_ULL(NIX_SQINT_MNQ_ERR) | \\\n\t\t\tBIT_ULL(NIX_SQINT_SEND_ERR) | \\\n\t\t\tBIT_ULL(NIX_SQINT_SQB_ALLOC_FAIL))\n\nenum nix_sqoperr_e {\n\tNIX_SQOPERR_OOR = 0,\n\tNIX_SQOPERR_CTX_FAULT = 1,\n\tNIX_SQOPERR_CTX_POISON = 2,\n\tNIX_SQOPERR_DISABLED = 3,\n\tNIX_SQOPERR_SIZE_ERR = 4,\n\tNIX_SQOPERR_OFLOW = 5,\n\tNIX_SQOPERR_SQB_NULL = 6,\n\tNIX_SQOPERR_SQB_FAULT = 7,\n\tNIX_SQOPERR_SQE_SZ_ZERO = 8,\n\tNIX_SQOPERR_MAX,\n};\n\nenum nix_mnqerr_e {\n\tNIX_MNQERR_SQ_CTX_FAULT = 0,\n\tNIX_MNQERR_SQ_CTX_POISON = 1,\n\tNIX_MNQERR_SQB_FAULT = 2,\n\tNIX_MNQERR_SQB_POISON = 3,\n\tNIX_MNQERR_TOTAL_ERR = 4,\n\tNIX_MNQERR_LSO_ERR = 5,\n\tNIX_MNQERR_CQ_QUERY_ERR = 6,\n\tNIX_MNQERR_MAX_SQE_SIZE_ERR = 7,\n\tNIX_MNQERR_MAXLEN_ERR = 8,\n\tNIX_MNQERR_SQE_SIZEM1_ZERO = 9,\n\tNIX_MNQERR_MAX,\n};\n\nenum nix_snd_status_e {\n\tNIX_SND_STATUS_GOOD = 0x0,\n\tNIX_SND_STATUS_SQ_CTX_FAULT = 0x1,\n\tNIX_SND_STATUS_SQ_CTX_POISON = 0x2,\n\tNIX_SND_STATUS_SQB_FAULT = 0x3,\n\tNIX_SND_STATUS_SQB_POISON = 0x4,\n\tNIX_SND_STATUS_HDR_ERR = 0x5,\n\tNIX_SND_STATUS_EXT_ERR = 0x6,\n\tNIX_SND_STATUS_JUMP_FAULT = 0x7,\n\tNIX_SND_STATUS_JUMP_POISON = 0x8,\n\tNIX_SND_STATUS_CRC_ERR = 0x10,\n\tNIX_SND_STATUS_IMM_ERR = 0x11,\n\tNIX_SND_STATUS_SG_ERR = 0x12,\n\tNIX_SND_STATUS_MEM_ERR = 0x13,\n\tNIX_SND_STATUS_INVALID_SUBDC = 0x14,\n\tNIX_SND_STATUS_SUBDC_ORDER_ERR = 0x15,\n\tNIX_SND_STATUS_DATA_FAULT = 0x16,\n\tNIX_SND_STATUS_DATA_POISON = 0x17,\n\tNIX_SND_STATUS_NPC_DROP_ACTION = 0x20,\n\tNIX_SND_STATUS_LOCK_VIOL = 0x21,\n\tNIX_SND_STATUS_NPC_UCAST_CHAN_ERR = 0x22,\n\tNIX_SND_STATUS_NPC_MCAST_CHAN_ERR = 0x23,\n\tNIX_SND_STATUS_NPC_MCAST_ABORT = 0x24,\n\tNIX_SND_STATUS_NPC_VTAG_PTR_ERR = 0x25,\n\tNIX_SND_STATUS_NPC_VTAG_SIZE_ERR = 0x26,\n\tNIX_SND_STATUS_SEND_MEM_FAULT = 0x27,\n\tNIX_SND_STATUS_SEND_STATS_ERR = 0x28,\n\tNIX_SND_STATUS_MAX,\n};\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}