<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.14.6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
      <a name="appear" val="center"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="2"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0xff"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#HDL-IP" name="6">
    <tool name="VHDL Entity">
      <a name="content">--------------------------------------------------------------------------------
-- HEIG-VD, institute REDS, 1400 Yverdon-les-Bains
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

library ieee;
  use ieee.std_logic_1164.all;
  --use ieee.numeric_std.all;

entity VHDL_Component is
  port(
  ------------------------------------------------------------------------------
  --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example
  ------------------------------------------------------------------------------
  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
    );
end VHDL_Component;

--------------------------------------------------------------------------------
--Complete your VHDL description below
architecture type_architecture of VHDL_Component is


begin


end type_architecture;
</a>
    </tool>
  </lib>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <main name="NAND1"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
    <a name="tickmain" val="half_period"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="NAND1">
    <a name="circuit" val="NAND1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(240,220)" to="(300,220)"/>
    <wire from="(240,180)" to="(300,180)"/>
    <wire from="(350,200)" to="(380,200)"/>
    <wire from="(410,200)" to="(460,200)"/>
    <comp lib="0" loc="(240,220)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(460,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(350,128)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(350,200)" name="AND Gate"/>
    <comp lib="0" loc="(240,180)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(410,200)" name="NOT Gate"/>
  </circuit>
  <circuit name="NOR1">
    <a name="circuit" val="NOR1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(290,200)" to="(350,200)"/>
    <wire from="(290,240)" to="(350,240)"/>
    <wire from="(400,220)" to="(420,220)"/>
    <wire from="(450,220)" to="(490,220)"/>
    <comp lib="0" loc="(290,200)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(290,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(490,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(394,148)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(400,220)" name="OR Gate"/>
    <comp lib="1" loc="(450,220)" name="NOT Gate"/>
  </circuit>
  <circuit name="XOR1">
    <a name="circuit" val="XOR1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(280,160)" to="(340,160)"/>
    <wire from="(290,200)" to="(380,200)"/>
    <wire from="(430,180)" to="(460,180)"/>
    <wire from="(430,260)" to="(460,260)"/>
    <wire from="(260,280)" to="(290,280)"/>
    <wire from="(260,160)" to="(280,160)"/>
    <wire from="(290,280)" to="(340,280)"/>
    <wire from="(370,160)" to="(380,160)"/>
    <wire from="(370,280)" to="(380,280)"/>
    <wire from="(460,180)" to="(460,200)"/>
    <wire from="(460,240)" to="(460,260)"/>
    <wire from="(290,200)" to="(290,280)"/>
    <wire from="(280,160)" to="(280,240)"/>
    <wire from="(280,240)" to="(380,240)"/>
    <wire from="(550,220)" to="(630,220)"/>
    <wire from="(460,200)" to="(500,200)"/>
    <wire from="(460,240)" to="(500,240)"/>
    <comp lib="0" loc="(630,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(404,110)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(430,260)" name="AND Gate"/>
    <comp lib="1" loc="(430,180)" name="AND Gate"/>
    <comp lib="0" loc="(260,160)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(370,160)" name="NOT Gate"/>
    <comp lib="0" loc="(260,280)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(370,280)" name="NOT Gate"/>
    <comp lib="1" loc="(550,220)" name="OR Gate"/>
  </circuit>
  <circuit name="MUX2">
    <a name="circuit" val="MUX2"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(460,310)" to="(550,310)"/>
    <wire from="(530,260)" to="(530,270)"/>
    <wire from="(250,190)" to="(410,190)"/>
    <wire from="(530,270)" to="(550,270)"/>
    <wire from="(730,240)" to="(780,240)"/>
    <wire from="(460,240)" to="(490,240)"/>
    <wire from="(250,300)" to="(460,300)"/>
    <wire from="(520,240)" to="(550,240)"/>
    <wire from="(410,190)" to="(410,200)"/>
    <wire from="(250,260)" to="(530,260)"/>
    <wire from="(460,300)" to="(460,310)"/>
    <wire from="(600,290)" to="(640,290)"/>
    <wire from="(640,260)" to="(680,260)"/>
    <wire from="(410,200)" to="(550,200)"/>
    <wire from="(640,260)" to="(640,290)"/>
    <wire from="(600,220)" to="(680,220)"/>
    <wire from="(460,240)" to="(460,300)"/>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(780,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(507,102)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="0" loc="(250,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,300)" name="Pin">
      <a name="label" val="Sel"/>
    </comp>
    <comp lib="1" loc="(730,240)" name="OR Gate"/>
    <comp lib="1" loc="(600,220)" name="AND Gate"/>
    <comp lib="1" loc="(600,290)" name="AND Gate"/>
    <comp lib="1" loc="(520,240)" name="NOT Gate"/>
  </circuit>
  <circuit name="MUX4">
    <a name="circuit" val="MUX4"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(600,330)" to="(600,660)"/>
    <wire from="(600,180)" to="(650,180)"/>
    <wire from="(250,160)" to="(550,160)"/>
    <wire from="(330,480)" to="(330,560)"/>
    <wire from="(330,560)" to="(330,640)"/>
    <wire from="(330,640)" to="(330,720)"/>
    <wire from="(640,390)" to="(640,740)"/>
    <wire from="(250,290)" to="(610,290)"/>
    <wire from="(650,230)" to="(650,250)"/>
    <wire from="(250,350)" to="(660,350)"/>
    <wire from="(530,200)" to="(550,200)"/>
    <wire from="(380,520)" to="(410,520)"/>
    <wire from="(380,600)" to="(410,600)"/>
    <wire from="(640,390)" to="(660,390)"/>
    <wire from="(730,210)" to="(760,210)"/>
    <wire from="(510,500)" to="(530,500)"/>
    <wire from="(650,190)" to="(680,190)"/>
    <wire from="(650,230)" to="(680,230)"/>
    <wire from="(510,660)" to="(600,660)"/>
    <wire from="(660,310)" to="(730,310)"/>
    <wire from="(250,390)" to="(330,390)"/>
    <wire from="(240,340)" to="(250,340)"/>
    <wire from="(380,760)" to="(460,760)"/>
    <wire from="(380,680)" to="(460,680)"/>
    <wire from="(890,250)" to="(900,250)"/>
    <wire from="(710,370)" to="(720,370)"/>
    <wire from="(840,250)" to="(890,250)"/>
    <wire from="(650,180)" to="(650,190)"/>
    <wire from="(250,230)" to="(570,230)"/>
    <wire from="(510,580)" to="(560,580)"/>
    <wire from="(380,440)" to="(380,520)"/>
    <wire from="(380,520)" to="(380,600)"/>
    <wire from="(380,600)" to="(380,680)"/>
    <wire from="(380,680)" to="(380,760)"/>
    <wire from="(330,390)" to="(330,480)"/>
    <wire from="(720,350)" to="(720,370)"/>
    <wire from="(760,210)" to="(760,230)"/>
    <wire from="(530,200)" to="(530,500)"/>
    <wire from="(760,230)" to="(790,230)"/>
    <wire from="(440,480)" to="(460,480)"/>
    <wire from="(440,520)" to="(460,520)"/>
    <wire from="(440,600)" to="(460,600)"/>
    <wire from="(440,640)" to="(460,640)"/>
    <wire from="(620,250)" to="(650,250)"/>
    <wire from="(330,480)" to="(410,480)"/>
    <wire from="(330,640)" to="(410,640)"/>
    <wire from="(510,740)" to="(640,740)"/>
    <wire from="(780,270)" to="(780,330)"/>
    <wire from="(250,440)" to="(380,440)"/>
    <wire from="(330,560)" to="(460,560)"/>
    <wire from="(330,720)" to="(460,720)"/>
    <wire from="(720,350)" to="(730,350)"/>
    <wire from="(780,270)" to="(790,270)"/>
    <wire from="(560,270)" to="(560,580)"/>
    <wire from="(560,270)" to="(570,270)"/>
    <wire from="(600,330)" to="(610,330)"/>
    <comp lib="0" loc="(250,390)" name="Pin">
      <a name="label" val="Sel1"/>
    </comp>
    <comp lib="0" loc="(250,440)" name="Pin">
      <a name="label" val="Sel2"/>
    </comp>
    <comp lib="0" loc="(250,160)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="1" loc="(440,480)" name="NOT Gate"/>
    <comp lib="1" loc="(440,520)" name="NOT Gate"/>
    <comp lib="1" loc="(440,600)" name="NOT Gate"/>
    <comp lib="1" loc="(440,640)" name="NOT Gate"/>
    <comp lib="1" loc="(510,500)" name="AND Gate"/>
    <comp lib="1" loc="(510,580)" name="AND Gate"/>
    <comp lib="1" loc="(510,660)" name="AND Gate"/>
    <comp lib="1" loc="(510,740)" name="AND Gate"/>
    <comp lib="1" loc="(600,180)" name="AND Gate"/>
    <comp lib="0" loc="(250,230)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(620,250)" name="AND Gate"/>
    <comp lib="0" loc="(250,290)" name="Pin">
      <a name="label" val="C"/>
    </comp>
    <comp lib="1" loc="(660,310)" name="AND Gate"/>
    <comp lib="0" loc="(250,350)" name="Pin">
      <a name="label" val="D"/>
    </comp>
    <comp lib="1" loc="(710,370)" name="AND Gate"/>
    <comp lib="1" loc="(730,210)" name="OR Gate"/>
    <comp lib="1" loc="(780,330)" name="OR Gate"/>
    <comp lib="1" loc="(840,250)" name="OR Gate"/>
    <comp lib="0" loc="(890,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(490,91)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
  </circuit>
</project>
