//
//                                                                        
//
#ifndef __MT_REG_BASE
#define __MT_REG_BASE

/*                                                               */

#define BOOTROM_BASE (0x00000000)
#define BOOTSRAM_BASE (0x00100000)

//       
#define CCI400_BASE (0xF0390000)

//                 
#define CKSYS_BASE (0xF0000000)

//                       
#define INFRACFG_AO_BASE (0xF0001000)

//                   
#define PERICFG_BASE (0xF0003000)

//                 
#define DRAMC0_BASE (0xF0004000)

//                
#define GPIO_BASE (0xF0005000)

//                 
#define SLEEP_BASE (0xF0006000)

//                  
#define TOPRGU_BASE (0xF0007000)

//                  
#define APXGPT_BASE (0xF0008000)

//                
#define RSVD_BASE (0xF0009000)

//               
#define SEJ_BASE (0xF000A000)

//                        
#define APIRQ_BASE (0xF000B000)

//               
#define SMI_COMMON_AO_BASE (0xF000C000)

//                     
#define PWRAP_BASE (0xF000D000)

//                         
#define DEVAPC_AO_BASE (0xF000E000)

//                  
#define DDRPHY_BASE (0xF000F000)

//              
#define KP_BASE (0xF0010000)

//                       
#define DRAMC1_BASE (0xF0011000)

//                        
#define DDRPHY1_BASE (0xF0012000)

//                
//                              

//                  
#define DBGAPB_BASE (0xF0100000)

//                  
#define MCUCFG_BASE (0xF0200000)

//                     
#define CA7MCUCFG_BASE (0xF0200100)

//                        
#define CA15L_CONFIG_BASE (0xF0200200)

//                    
#define INFRACFG_BASE (0xF0201000)

//                   
#define SRAMROM_BASE (0xF0202000)

//               
#define EMI_BASE (0xF0203000)

//                    
//                                  

//                    
#define M4U_BASE (0xF0205000)

//                  
#define EFUSEC_BASE (0xF0206000)

//                      
#define DEVAPC_BASE (0xF0207000)

//                               
//                                 

//                   
#define APMIXED_BASE (0xF0209000)

//                 
#define FHCTL_BASE (0xF0209F00)

//                
#define AP_CCIF0_BASE (0xF020A000)

//                
#define MD_CCIF0_BASE (0xA020B000)

//                 
#define GPIO1_BASE (0xF020C000)

//                       
#define INFRA_MBIST_BASE (0xF020D000)

//                          
#define DRAMC_NAO_BASE (0xF020E000)

//                
#define TRNG_BASE (0xF020F000)

//                
#define GCPU_BASE (0xF0210000)

//                   
#define GCPU_NS_BASE (0xF0211000)

//                   
#define GCE_BASE (0xF0212000)

//                          
#define DRAMC1_NAO_BASE (0xF0213000)

//                         
#define PERISYS_IOMMU_BASE (0xF0214000)

//                          
#define MIPI_TX0_BASE (0xF0215000)

//                          
#define MIPI_TX1_BASE (0xF0216000)

//               
#define MIPI_TX_CONFIG_BASE	(0xF0012000)

//                            
#define MIPI_RX_ANA_CSI0_BASE (0xF0217000)

//                            
#define MIPI_RX_ANA_CSI1_BASE (0xF0218000)

//                            
#define MIPI_RX_ANA_CSI2_BASE (0xF0219000)

//               
#define CA9_BASE (0xF0220000)

//               
#define GCE_BASE (0xF0212000)

//                  
//                                

//                  
#define AP_DMA_BASE (0xF1000000)

//                  
#define AUXADC_BASE (0xF1001000)

//                
#define AP_UART0_BASE (0xF1002000)

//                
#define AP_UART1_BASE (0xF1003000)

//                
#define AP_UART2_BASE (0xF1004000)

//                
#define AP_UART3_BASE (0xF1005000)

//               
#define PWM_BASE (0xF1006000)

//               
#define I2C0_BASE (0xF1007000)

//               
#define I2C1_BASE (0xF1008000)

//               
#define I2C2_BASE (0xF1009000)

//               
#define SPI1_BASE (0xF100A000)

//                      
#define THERM_CTRL_BASE (0xF100B000)

//                
#define IRDA_FRAMER_BASE (0xF100C000)

//               
#define NFI_BASE (0xF100D000)

//                  
#define NFIECC_BASE (0xF100E000)

//                   
#define NLI_ARB_BASE (0xF100F000)

//               
#define I2C3_BASE (0xF1010000)

//               
#define I2C4_BASE (0xF1011000)

//                
#define USB0_BASE (0xF1200000)

//                   
#define USB_SIF_BASE (0xF1210000)

//                 
#define AUDIO_BASE (0xF1220000)

//                
#define MSDC0_BASE (0xF1230000)

//                
#define MSDC1_BASE (0xF1240000)

//                
#define MSDC2_BASE (0xF1250000)

//                
#define MSDC3_BASE (0xF1260000)

//                     
#define USB3_BASE (0xF1270000)

//                         
#define USB3_SIF_BASE (0xF1280000)

//                          
#define USB3_SIF2_BASE (0xF1290000)

//                   
#define MFGCFG_BASE (0xF3FFF000)

//               
#define HAN_BASE (0xF3000000)

//                        
//                                      

//                    
//                                   

//                    
//                                   

//                   
//                                  

//                   
//                                  

//                   
//                                  

//                     
//                                  

//                    
//                                   

//                    
//                                   

//                     
//                                    

//                     
//                                    

//                     
#define MDP_CROP_BASE (0xF400b000)

//               
#define OVL0_BASE (0xF400c000)

//               
#define OVL1_BASE (0xF400d000)

//                     
#define DISP_RDMA0_BASE (0xF400e000)

//                     
#define DISP_RDMA1_BASE (0xF400f000)

//                     
#define DISP_RDMA2_BASE (0xF4010000)

//                     
#define DISP_WDMA0_BASE (0xF4011000)

//                     
#define DISP_WDMA1_BASE (0xF4012000)

//                             
#define COLOR0_BASE (0xF4013000)

//                             
#define COLOR1_BASE (0xF4014000)

//                    
#define DISP_AAL_BASE (0xF4015000)

//                      
#define DISP_GAMMA_BASE (0xF4016000)

//                 
#define DISP_MERGE_BASE (0xF4017000)

//                 
#define DISP_SPLIT0_BASE (0xF4018000)

//                 
#define DISP_SPLIT1_BASE (0xF4019000)

//                            
#define DISP_UFOE_BASE (0xF401a000)

//               
#define DSI0_BASE (0xF401b000)

//               
#define DSI1_BASE (0xF401c000)

//                    
#define DPI_BASE (0xF401d000)

//                    
#define DISP_PWM0_BASE (0xF401e000)

//                    
#define DISP_PWM1_BASE (0xF401f000)

//                      
#define MM_MUTEX_BASE (0xF4020000)

//                    
#define SMI_LARB0_BASE (0xF4021000)

//               
#define SMI_COMMON_BASE (0xF4022000)

//                   
#define DISP_OD_BASE (0xF4023000)

//                    
#define SMI_LARB2_BASE (0xF5001000)

//                    
#define FAKE_ENG_BASE (0xF5002000)

//                  
#define IMGSYS_BASE (0xF5000000)

//                
#define CAM1_BASE (0xF5004000)

//                
#define CAM2_BASE (0xF5005000)

//                
#define CAM3_BASE (0xF5006000)

//                
#define CAM4_BASE (0xF5007000)

//                 
#define CAMSV_BASE (0xF5009000)

//                     
#define CAMSV_TOP_BASE (0xF5009000)

//                
#define CSI2_BASE (0xF5008000)

//                  
#define SENINF_BASE (0xF5008000)

//                     
#define SENINF_TG_BASE (0xF5008000)

//                      
#define SENINF_TOP_BASE (0xF5008000)

//                      
#define SENINF_MUX_BASE (0xF5008000)

//                          
#define MIPI_RX_CONFIG_BASE (0xF5008000)

//                
#define SCAM_BASE (0xF5008C00)

//                 
#define NCSI2_BASE (0xF5008000)

//                   
#define CCIR656_BASE (0xF5008000)

//                   
#define N3D_CTL_BASE (0xF5008000)

//                
#define FDVT_BASE (0xF500B000)

//                          
#define VDEC_GCON_BASE (0xF6000000)

//                    
#define SMI_LARB1_BASE (0xF6010000)

//                 
#define VDEC_BASE (0xF6020000)

//                 
#define VDTOP_BASE (0xF6020000)

//               
#define VLD_BASE (0xF6021000)

//                   
#define VLD_TOP_BASE (0xF6021800)

//              
#define MC_BASE (0xF6022000)

//                   
#define AVC_VLD_BASE (0xF6023000)

//                  
#define AVC_MV_BASE (0xF6024000)

//                   
#define VDEC_PP_BASE (0xF6025000)

//                    
#define HEVC_VLD_BASE (0xF6028000)

//                   
#define VP8_VLD_BASE (0xF6026800)

//               
#define VP6_BASE (0xF6027000)

//                
#define VLD2_BASE (0xF6027800)

//                   
#define MC_VMMU_BASE (0xF6028000)

//                   
#define PP_VMMU_BASE (0xF6029000)

//                      
#define MJC_CONFIG_BASE (0xF7000000)

//                   
#define MJC_TOP_BASE (0xF7001000)

//                    
#define SMI_LARB4_BASE (0xF7002000)

//                       
//                                   

//                    
#define SMI_LARB3_BASE (0xF8001000)

//                
//                              

//                  
#define JPGENC_BASE (0xF8003000)

//                  
#define JPGDEC_BASE (0xF8004000)

//                    
#define AUDIOSYS_BASE (0xF1220000)


//                            
#define SYSRAM_BASE (0xF9000000)
//                                         
//                                         
//                            
//          
#define DEVINFO_BASE (0xF0001000)
//      

/*                                                */
/*                                                                         */
/*                                                                          */
#define INTER_SRAM SYSRAM_BASE
#if defined(CONFIG_LGE_HANDLE_PANIC) || defined(CONFIG_LGE_HIDDEN_RESET)
#define LGE_RAM_CONSOLE_MEM_VBASE   0xFA000000 //                                           
#define LGE_RAM_CONSOLE_MEM_SIZE    0x0003E000 //      
#endif
/*                                                */

#endif
