一、 計畫中、英文摘要及關鍵詞 
中文摘要： 
關鍵字：可程式規劃邏輯陣列、矽編譯器、動態可程式邏輯陣列、低功率消耗 
在現今的高效能晶片設計當中，可程式規劃邏輯陣列 (Programmable logic array, 
PLA) 具有電路架構規律性 (Regularity) 與資料讀取時間之可預估性 (Predictability) 
的優點，因此非常適合設計自動化的邏輯電路，而動態可程式邏輯陣列 (Dynamic 
programmable logic array, DPLA) 更具有高速(High Speed) 與低功率消耗(Low Power) 
之特性。許多先進的DPLA架構更被用來實現高階處理器的邏輯控制電路。 
 然而，單一個DPLA架構不能適用於實現所有的電路，並且以全客戶式設計方式設計電
路需耗費較久之時間與人力成本。因此本研究針對動態可程式邏輯陣列設計一個具有可自
動產生多種不同電路架構之佈局圖的矽編譯器(Silicon compiler)。我們所完成的編譯器
可產生具有高速度且低功率或低漏電流特性之動態可程式邏輯陣列佈局圖。當一個DPLA電
路要實現時，動態可程式邏輯陣列編譯器可根據使用者輸入的設計條件去選擇適當的DPLA
架構，並於事先設計好之元件庫 (Cell Library) 選擇適當之輸入/輸出緩衝器、中間緩衝
器、時脈緩衝器的尺寸來合成佈局圖，並自動產生 Netlist檔案以便後續驗證工作 (如
LVS、PEX等)。 
 
英文摘要： 
Keywords: Programmable Logic Array, Silicon Compiler, Dynamic Programmable Logic Array, 
Low Power 
Nowadays due to Programmable Logic Array (PLA) possesses the advantages of structure 
regularity and data access time predictability, it is highly suitable to design an automated logic 
circuit. Dynamic Programmable Logic Array (DPLA), moreover, has the benefits of high speed 
performance and low power consumption while maintaining the original advantages of PLA. 
Therefore, many developed DPLA structures have been widely adopted for implementing control 
logic circuit in high-end processors.  
Even so, a single DPLA structure cannot be applied to all circuits. Besides, it takes further 
working hours and human resource costs to design a circuit by fully custom methodology. For 
these reasons, this paper aims at DPLA to design a compiler with various schemes. The compiler 
is able to generate a low power, high speed DPLA layout or a low leakage power one. When we 
implementing a circuit of DPLA, the compiler will select the scheme appropriately according to 
the design constrains input by users, and chooses the proper dimension of input/output buffers, 
inter-buffers, and clock buffers established in advance to synthesis a layout. Then generating a 
netlist file to facilitate the subsequent verification work (e.g. LVS, PEX, etc) automatically. 
 
二、 成果報告內容 
(一)、導論  
在深次微米 (Deep Sub-micron) 積體電路設計中，使用標準細胞元 (Standard Cells) 
設計積體電路時，導線中的延遲 (Wire Delay) 時間很難在邏輯電路設計中加以精確計
路整體速度，在面積的部份也較傳統的電源閘控減少許多。  
 
 
圖2. (a) N型電源閘控及 (b) P型電源閘控示意圖 
 
 
圖3. 漏電流區塊測量圖 
 
以下我們提出一個使用電源閘控且非常規律性的動態可程式邏輯陣列，在Input-Buffer
端下方與接地端之間接上一個Sleep Transistor，如圖4所示。 其中，Sleep Transistor是一個
L=0.18μm、W=13.44μm的NMOS電晶體，由 “SL” 這個獨立外部訊號作為開關控制。當
電路運作在操作模式 (Active Mode) 時，SL訊號為HIGH，Sleep Transistor則導通，讓電路
正常運作；當電路運作在靜態模式時，SL訊號為LOW，Sleep Transistor則截止，抑制對地
的次臨界漏電流。 
三、 計畫成果自評 
(一)、預期完成之工作項目及達成情形： 
本計畫預期完成之工作項目及成果如下： 
1. 低漏電流動態可程式邏輯陣列架構。 
2. 研發完成具有可自動產生多種動態可程式邏輯陣列電路架構之佈局編譯器。 
3. 研發完成具有可自動產生多種動態可程式邏輯陣列電路 netlist 檔的 Spice netlist 
generator以供 LVS驗證用。 
4. 一個整合自動化與最佳化的動態可程式邏輯陣列電路佈局編譯器及其相關 CAD
環境。 
(二)、對於學術研究、國家發展及其他應用方面之貢獻 
本計畫研究結果有助於增加動態可程式邏輯陣列應用的實用性與提高電路應用之範
圍。 
 
(三)、對於參與之工作人員，所獲之訓練 
參與本計畫之人員皆學習到動態可程式邏輯陣列電路之特性及進一步之應用。在研發
的過程不論是對電路架構的設計與分析皆能獲得重要之經驗同時可接觸並學習 CAD 環境
與 CAD tools的操作及學習程式之撰寫技巧。此外參與人員對 CAD演算法的認識與應用將
有更新之體認。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
