---
status: backlog
published: false
done: false
type: []
priority: 
title: 
start: 2024-02-13T07:02
end: 
deadline: 
tags:
    -
duration: '`= choice(this.end, sum(date("2023-01-01T" + this.end) - date("2023-01-01T" + this.start)), "not finished")`'
ago: '`= choice((date(today) - date(this.date)).days = 0, "Today", choice((date(today) - date(this.date)).days >= 365, regexreplace(string(date(today) - date(this.date)), "\D\d?\d?", "") + " years ago", choice((date(today) - date(this.date)).days >= 31, regexreplace(string(date(today) - date(this.date)), "\D\d?d?", "") + " months ago", choice((date(today) - date(this.date)).days > 6, regexreplace(string(date(today) - date(this.date)), "\D\d?d?", "") + " weeks ago", choice((date(today) - date(this.date)).days > 1, regexreplace(string(date(today) - date(this.date)), "\D\d?d?", "") + " days ago", choice((date(today) - date(this.date)).days = 1, "yesterday", choice((date(today) - date(this.date)).days = -1, "by tomorrow", regexreplace(string(date(this.date) - date(today)), "\D\d?\d?", "") + " days later")))))))`'
remains: '`= choice((date(this.deadline) - date(today)).days = 0, "Today", choice((date(this.deadline) - date(today)).days >= 365, regexreplace(string(date(this.deadline) - date(today)), "\D\d?\d?", "") + " years remain", choice((date(this.deadline) - date(today)).days >= 31, regexreplace(string(date(this.deadline) - date(today)), "\D\d?d?", "") + " months remain", choice((date(this.deadline) - date(today)).days > 6, regexreplace(string(date(this.deadline) - date(today)), "\D\d?d?", "") + " weeks remain", choice((date(this.deadline) - date(today)).days > 1, regexreplace(string(date(this.deadline) - date(today)), "\D\d?d?", "") + " days remain", choice((date(this.deadline) - date(today)).days = 1, "tomorrow", regexreplace(string(date(today) - date(this.deadline)), "\D\d?\d?", "") + " past deadline"))))))`'
---

%%
date:: 2024-02-13
parents::
children:: 
related:: 
summary:: ""
ref:: 
update log:: "",
source:: 
%%

# [[5.CPU_performance_improvement]]


## 5.1. CPU design

### 5.1.1. Clock

![[Pasted image 20240213071731.png|500]]

- Hz 단위로 측정하며, 초당 몇 사이클을 반복하는지 나타낸다.
- 최대 클럭 속도로 끌어올리는 작업을 overclocking이라 한다.
- 클럭 속도를 올리면 성능(속도)이 좋아지지만 발열문제가 발생한다.


### 5.1.2. (multi) Core

- 클럭 속도 외에 Core와 Thread를 늘리는 방법이 있다.
- 코어는 명령어를 실행하는 부분이며, 코어가 여러개인 CPU, multi core processor도 있다.
- 코어가 많기만 해서는 작업속도의 향상을 기대하기 어렵다.
- 코어 수와 더불어 명령어의 적절한 분배도 중요해진다.

### 5.1.3. (multi)Thread

#### 5.1.3.1. Hardware thread

- 하나의 코어가 동시에 처리하는 명령어의 단위
- 다수의 스레드가 지원된다면 한 번에 여러 개의 명령어를 동시에 처리 가능
- 이를 multithread (processor) 혹은 hyper-threading이라 부르기도 한다.

#### 5.1.3.2. Software thread

- 하나의 프로그램에서 독립적으로 실행되는 단위
- 프로그램의 여러 부분이 동시에 실행될 수 있으며, 1코어 1스레드 CPU도 수행 가능하다[^multithreading-with-time-sharing].

#### 5.1.3.3. mutithread processor

- 멀티 스레드에서 핵심적인 부분은 레지스터다.
- 하나의 코어로 여러 명령어를 처리하기 위해서는 PC, stack pointer, MBR, MAR 등 명령어 처리를 위한 레지스터가 여러 개 있어야 한다.
- 프로그램 입장에서는 다수의 스레드를 개별 CPU(한 번에 하나의 명령어를 처리하는 부품)로 보기 때문에, 4코어 8스레드의 경우 8개의 부품이 명령어를 처리하는 것 처럼 인식하며, 이를 따로 logic processor라 부른다.

## 5.2. Instruction-Level Parallelism

- 명령어 병렬 처리 기법
- 파이프라이닝, 슈퍼스칼라, 비순차적 명령어 처리가 있다.

### 5.2.1. Pipeline

![[Pasted image 20240213074522.png|400]][^word-in-pipe-lining]

- 하나의 명령어 처리는 "인출 - 해석 - 실행 - 저장" 과정을 거친다.
- CPU는 단계가 겹치지 않는다면 작업을 동시에 처리(인출과 해석 혹은 해석과 실행 등)할 수 있다.
- 이를 instruction pipelining이라 한다.
- instruction pipelining는 다음 세 가지의 위험을 가진다.
    - data hazard
        - 명령어 간 데이터 의존성에 의해 발생
        - `R1 <- R2 + R3, R4 <- R1 + R5`의 경우 `R4`는 `R1` 값에 의존하기 때문에 `R1` 작업이 끝나지 않으면 실행할 수 없다.
    - control hazard
        ![[Pasted image 20240213074830.png|300]]
        - 제어 위험은 주로 분기로 인한 PC의 변화로 발생한다.
        - IE에서 분기가 이루어졌다면 명령어 2 - 3는 $t_3$까지 의미없는 작업을 처리한 게 된다.
        - 이를 위해 branch prediction을 도입하기도 한다.
    - structural hazard
        ![[Pasted image 20240213075350.png|300]]
        - 서로 다른 명령어가 ALU, CPU 등 동일한 자원을 사용하려 할 때 발생한다.
        - resource hazard라 부르기도 한다.

### 5.2.2. Super scalar

![[Pasted image 20240213075548.png|400]]

- 동일한 작업을 동시에 처리 가능할 때 사용할 수 있는 방법이다.
- 각종 위험을 피하기가 더 까다롭기 때문에 고도로 설계되어야 한다.

### 5.2.3. Out-of-order execution

- OoOE라 부른다.
- 앞서 살핀 방법들은 모두 순차적 처리이며, 이 경우 예상치 못한 문제들은 파이프라인을 중지시킬 수 있다.

![[Pasted image 20240213080129.png|400]]

- 위 예시는 `MOV M[R1], R2`에서 `W`가 예약되어있기 때문에 나머지 명령어들이 대기중이었지만, `MOVE` 작업 중 `W`를 사용할 수 있기 때문에 순서를 무시하고 먼저 처리한 경우다.
- 이 외에 앞서 살폈던 의존적 상황의 경우, 의존하고 있는 명령어 처리 순서를 뒤로 미뤄 비의존적 명령어들을 먼저 처리할 수도 있다.
    1. M(100) $\leftarrow$ 1
    2. M(101) $\leftarrow$ 2
    3. M(102) $\leftarrow$ M(100) + M(101)
    4. M(150) $\leftarrow$ 1
    5. M(151) $\leftarrow$ 2
    6. M(152) $\leftarrow$ 3
    - 이 경우 `3.`은 `1.`, `2.`를 기다려야 한다.
    1. M(100) $\leftarrow$ 1
    2. M(101) $\leftarrow$ 2
    4. M(150) $\leftarrow$ 1
    5. M(151) $\leftarrow$ 2
    6. M(152) $\leftarrow$ 3
    3. M(102) $\leftarrow$ M(100) + M(101)
    - `3.`을 가장 마지막에 처리한다면 Stall 상태를 피할 수 있다.

## 5.3. CISC & RISC

### 5.3.1. ISA

- Instruction set architecture
- CPU 마다 ISA는 다르다.

```c
int main(void)
{
    int a = 1;
    int b = 2;
    int c = a + b;
    return 0;
}
```

```x86-64
main:
    push rbp
    mov  rbp, rsp
    mov  DWORD PTR [rbp-4], 1
    mov  DWORD PTR [rbp-8], 2
    mov  edx, DWORD PTR [rbp-4]
    mov  eax, DWORD PTR [rbp-8]
    add  eax, edx
    mov  DWORD pTR [rbp-12], eax
    mov  eax, 0
    pop  rbp
    ret
```

```arm
main:
    push {r7}
    sub  sp, sp, #20
    add  r7m sp, #0
    movs r3, #1
    str  r3, [r7,  #12]
    movs r3, #2
    str  r3, [r7, #8]
    ldr  r2, [r7, #12]
    ldr  r3, [47, #8]
    add  r3, r3, r2
    str  r3, [47, #4]
    movs r3, #0
    mov  r0, 43
    adds r7, r7, #20
    mov  sp, r7
    ldr  r7, [sp], #4
    bx   lr
```

- 같은 코드를 컴파일 했음에도 intel x86-64와 arm은 다르다.

### 3.1.2. CISC

- Complex Instruction Set Computer
- x86, x86-64가 대표적이다.
- 형태와 크기가 다양한 **가변 길이 명령어**를 사용한다.
- 주소 지정 방식도 다양하다.
- 비교적 적은 수의 명령어로 동작한다.
- 때문에 메모리 공간을 절약할 수 있지만, 명령어의 복잡성으로 명령어 하나에 여러 클럭 주기를 필요로 한다.
- 이런 특징은 파이프라인을 구현하는 데 문제가 된다. 파이프라인을 구성하려면 각 단계는 최대한 1클럭으로 동일해야하기 때문이다.
- 또한, 전체 명령어 중 복잡한 명령어의 사용량은 많지 않다.
- 이런 조건들은 구현에 있어 어려움을 준다.[^cisc-implemetation-difficult]

### 3.1.3. RISC

- CISC의 한계로 다음을 알 수 있다.
    - 빠른 처리를 위해 파이프라인을 활용해야 하며, 이를 위해서는 명려어의 길이와 수행 시간이 짧고 규격화 되어야 한다.
    - 복잡한 기능을 지원하는 명령어보다 자주 쓰이는 기본적인 명령어의 성능을 더 향상시키는 편이 더 중요하다.
- 위 두 사항을 기반으로 등장한 것이 Reduced Instruction Set Computer다.
- 명령어의 종류가 비교적 적고, 짧고 규격화된 명령어, 1클럭 내외로 실행되는 명령어를 지향한다.
- 메모리에 직접 접근하는 명령어를 load, store 두 개로 제한해 메모리 접근을 단순화, 최소화 했다. 이 특징 때문에 load-store 구조라 부르기도 한다.
- 메모리 접근을 단순화, 최소화한 대신 레지스터를 더 많이 활용한다. CISC 보다 레지스터를 활용한 연산이 많고 범용 레지스터 개수도 많다.
- 다만 더 많은 명령으로 프로그램을 동작시킨다.

### 3.1.4. 정리

| CISC                                 | RISC                                 |
| ------------------------------------ | ------------------------------------ |
| 복잡하고 다양한 명령어               | 단순하고 적은 명려어                 |
| 가변 길이 명령어                     | 고정 길이 명령어                     |
| 다양한 주소 지정 방식                | 적은 주소 지정 방식                  |
| 프로그램을 이루는 명령어의 수가 적음 | 프로그램에 사용하는 명령어 수가 많음 |
| 여러 클럭에 걸쳐 명령어 수행         | 1클럭 내외로 명령어 수행             |
| 파이프라이닝 어려움                  | 파이프라이닝 쉬움                    |





[^multithreading-with-time-sharing]: CPU의 처리속도가 워낙 빠르기 때문에 사람을 기준으로 다수의 작업이 동시에 처리되는 것처럼 보일 수 있다.  즉, '동시'라는 개념은 아주 짧은 시간을 여러 단위로 쪼개 여러 작업을 처리하는 CPU의 성능 덕분에 얻어질 수 있다. 
[^word-in-pipe-lining]: 
    - Instruction fetches: Fetch the instruction from the main memory or cache.
    - Instruction decoding: The processor interprets instruction and determines the operation that has to be performed.
    - Operand fetch: If the execution of the instruction requires operand then the processor fetches operand from the main memory or cache.
    - Instruction Execution: The processor performs the desired operation.
    - Operand Store: The result of execution is stored.
[^cisc-implemetation-difficult]: ![[컴퓨터구조_2.17-20.Instructions-Language_of_the_Computer(x86_instructions,64-bit_Instructions,etc)_20230817#2.17.5. Implementing IA-32|컴퓨터구조 #2.17.5. Implementing IA-32]]