$comment
	File created using the following command:
		vcd file Computador.msim.vcd -direction
$end
$date
	Thu Dec 03 03:09:43 2020
$end
$version
	ModelSim Version 10.1d
$end
$timescale
	1ps
$end
$scope module Computador_vlg_vec_tst $end
$var reg 1 ! Clock $end
$var reg 1 " Int $end
$var reg 1 # ResetSystem $end
$var wire 1 $ Acum [15] $end
$var wire 1 % Acum [14] $end
$var wire 1 & Acum [13] $end
$var wire 1 ' Acum [12] $end
$var wire 1 ( Acum [11] $end
$var wire 1 ) Acum [10] $end
$var wire 1 * Acum [9] $end
$var wire 1 + Acum [8] $end
$var wire 1 , Acum [7] $end
$var wire 1 - Acum [6] $end
$var wire 1 . Acum [5] $end
$var wire 1 / Acum [4] $end
$var wire 1 0 Acum [3] $end
$var wire 1 1 Acum [2] $end
$var wire 1 2 Acum [1] $end
$var wire 1 3 Acum [0] $end
$var wire 1 4 Count [15] $end
$var wire 1 5 Count [14] $end
$var wire 1 6 Count [13] $end
$var wire 1 7 Count [12] $end
$var wire 1 8 Count [11] $end
$var wire 1 9 Count [10] $end
$var wire 1 : Count [9] $end
$var wire 1 ; Count [8] $end
$var wire 1 < Count [7] $end
$var wire 1 = Count [6] $end
$var wire 1 > Count [5] $end
$var wire 1 ? Count [4] $end
$var wire 1 @ Count [3] $end
$var wire 1 A Count [2] $end
$var wire 1 B Count [1] $end
$var wire 1 C Count [0] $end
$var wire 1 D Estados [99] $end
$var wire 1 E Estados [98] $end
$var wire 1 F Estados [97] $end
$var wire 1 G Estados [96] $end
$var wire 1 H Estados [95] $end
$var wire 1 I Estados [94] $end
$var wire 1 J Estados [93] $end
$var wire 1 K Estados [92] $end
$var wire 1 L Estados [91] $end
$var wire 1 M Estados [90] $end
$var wire 1 N Estados [89] $end
$var wire 1 O Estados [88] $end
$var wire 1 P Estados [87] $end
$var wire 1 Q Estados [86] $end
$var wire 1 R Estados [85] $end
$var wire 1 S Estados [84] $end
$var wire 1 T Estados [83] $end
$var wire 1 U Estados [82] $end
$var wire 1 V Estados [81] $end
$var wire 1 W Estados [80] $end
$var wire 1 X Estados [79] $end
$var wire 1 Y Estados [78] $end
$var wire 1 Z Estados [77] $end
$var wire 1 [ Estados [76] $end
$var wire 1 \ Estados [75] $end
$var wire 1 ] Estados [74] $end
$var wire 1 ^ Estados [73] $end
$var wire 1 _ Estados [72] $end
$var wire 1 ` Estados [71] $end
$var wire 1 a Estados [70] $end
$var wire 1 b Estados [69] $end
$var wire 1 c Estados [68] $end
$var wire 1 d Estados [67] $end
$var wire 1 e Estados [66] $end
$var wire 1 f Estados [65] $end
$var wire 1 g Estados [64] $end
$var wire 1 h Estados [63] $end
$var wire 1 i Estados [62] $end
$var wire 1 j Estados [61] $end
$var wire 1 k Estados [60] $end
$var wire 1 l Estados [59] $end
$var wire 1 m Estados [58] $end
$var wire 1 n Estados [57] $end
$var wire 1 o Estados [56] $end
$var wire 1 p Estados [55] $end
$var wire 1 q Estados [54] $end
$var wire 1 r Estados [53] $end
$var wire 1 s Estados [52] $end
$var wire 1 t Estados [51] $end
$var wire 1 u Estados [50] $end
$var wire 1 v Estados [49] $end
$var wire 1 w Estados [48] $end
$var wire 1 x Estados [47] $end
$var wire 1 y Estados [46] $end
$var wire 1 z Estados [45] $end
$var wire 1 { Estados [44] $end
$var wire 1 | Estados [43] $end
$var wire 1 } Estados [42] $end
$var wire 1 ~ Estados [41] $end
$var wire 1 !! Estados [40] $end
$var wire 1 "! Estados [39] $end
$var wire 1 #! Estados [38] $end
$var wire 1 $! Estados [37] $end
$var wire 1 %! Estados [36] $end
$var wire 1 &! Estados [35] $end
$var wire 1 '! Estados [34] $end
$var wire 1 (! Estados [33] $end
$var wire 1 )! Estados [32] $end
$var wire 1 *! Estados [31] $end
$var wire 1 +! Estados [30] $end
$var wire 1 ,! Estados [29] $end
$var wire 1 -! Estados [28] $end
$var wire 1 .! Estados [27] $end
$var wire 1 /! Estados [26] $end
$var wire 1 0! Estados [25] $end
$var wire 1 1! Estados [24] $end
$var wire 1 2! Estados [23] $end
$var wire 1 3! Estados [22] $end
$var wire 1 4! Estados [21] $end
$var wire 1 5! Estados [20] $end
$var wire 1 6! Estados [19] $end
$var wire 1 7! Estados [18] $end
$var wire 1 8! Estados [17] $end
$var wire 1 9! Estados [16] $end
$var wire 1 :! Estados [15] $end
$var wire 1 ;! Estados [14] $end
$var wire 1 <! Estados [13] $end
$var wire 1 =! Estados [12] $end
$var wire 1 >! Estados [11] $end
$var wire 1 ?! Estados [10] $end
$var wire 1 @! Estados [9] $end
$var wire 1 A! Estados [8] $end
$var wire 1 B! Estados [7] $end
$var wire 1 C! Estados [6] $end
$var wire 1 D! Estados [5] $end
$var wire 1 E! Estados [4] $end
$var wire 1 F! Estados [3] $end
$var wire 1 G! Estados [2] $end
$var wire 1 H! Estados [1] $end
$var wire 1 I! Estados [0] $end
$var wire 1 J! MemoryOUT [22] $end
$var wire 1 K! MemoryOUT [21] $end
$var wire 1 L! MemoryOUT [20] $end
$var wire 1 M! MemoryOUT [19] $end
$var wire 1 N! MemoryOUT [18] $end
$var wire 1 O! MemoryOUT [17] $end
$var wire 1 P! MemoryOUT [16] $end
$var wire 1 Q! MemoryOUT [15] $end
$var wire 1 R! MemoryOUT [14] $end
$var wire 1 S! MemoryOUT [13] $end
$var wire 1 T! MemoryOUT [12] $end
$var wire 1 U! MemoryOUT [11] $end
$var wire 1 V! MemoryOUT [10] $end
$var wire 1 W! MemoryOUT [9] $end
$var wire 1 X! MemoryOUT [8] $end
$var wire 1 Y! MemoryOUT [7] $end
$var wire 1 Z! MemoryOUT [6] $end
$var wire 1 [! MemoryOUT [5] $end
$var wire 1 \! MemoryOUT [4] $end
$var wire 1 ]! MemoryOUT [3] $end
$var wire 1 ^! MemoryOUT [2] $end
$var wire 1 _! MemoryOUT [1] $end
$var wire 1 `! MemoryOUT [0] $end
$var wire 1 a! SEnaMP $end
$var wire 1 b! sampler $end
$scope module i1 $end
$var wire 1 c! gnd $end
$var wire 1 d! vcc $end
$var wire 1 e! unknown $end
$var tri1 1 f! devclrn $end
$var tri1 1 g! devpor $end
$var tri1 1 h! devoe $end
$var wire 1 i! MemoryOUT[0]~output_o $end
$var wire 1 j! MemoryOUT[1]~output_o $end
$var wire 1 k! MemoryOUT[2]~output_o $end
$var wire 1 l! MemoryOUT[3]~output_o $end
$var wire 1 m! MemoryOUT[4]~output_o $end
$var wire 1 n! MemoryOUT[5]~output_o $end
$var wire 1 o! MemoryOUT[6]~output_o $end
$var wire 1 p! MemoryOUT[7]~output_o $end
$var wire 1 q! MemoryOUT[8]~output_o $end
$var wire 1 r! MemoryOUT[9]~output_o $end
$var wire 1 s! MemoryOUT[10]~output_o $end
$var wire 1 t! MemoryOUT[11]~output_o $end
$var wire 1 u! MemoryOUT[12]~output_o $end
$var wire 1 v! MemoryOUT[13]~output_o $end
$var wire 1 w! MemoryOUT[14]~output_o $end
$var wire 1 x! MemoryOUT[15]~output_o $end
$var wire 1 y! MemoryOUT[16]~output_o $end
$var wire 1 z! MemoryOUT[17]~output_o $end
$var wire 1 {! MemoryOUT[18]~output_o $end
$var wire 1 |! MemoryOUT[19]~output_o $end
$var wire 1 }! MemoryOUT[20]~output_o $end
$var wire 1 ~! MemoryOUT[21]~output_o $end
$var wire 1 !" MemoryOUT[22]~output_o $end
$var wire 1 "" Count[0]~output_o $end
$var wire 1 #" Count[1]~output_o $end
$var wire 1 $" Count[2]~output_o $end
$var wire 1 %" Count[3]~output_o $end
$var wire 1 &" Count[4]~output_o $end
$var wire 1 '" Count[5]~output_o $end
$var wire 1 (" Count[6]~output_o $end
$var wire 1 )" Count[7]~output_o $end
$var wire 1 *" Count[8]~output_o $end
$var wire 1 +" Count[9]~output_o $end
$var wire 1 ," Count[10]~output_o $end
$var wire 1 -" Count[11]~output_o $end
$var wire 1 ." Count[12]~output_o $end
$var wire 1 /" Count[13]~output_o $end
$var wire 1 0" Count[14]~output_o $end
$var wire 1 1" Count[15]~output_o $end
$var wire 1 2" Acum[0]~output_o $end
$var wire 1 3" Acum[1]~output_o $end
$var wire 1 4" Acum[2]~output_o $end
$var wire 1 5" Acum[3]~output_o $end
$var wire 1 6" Acum[4]~output_o $end
$var wire 1 7" Acum[5]~output_o $end
$var wire 1 8" Acum[6]~output_o $end
$var wire 1 9" Acum[7]~output_o $end
$var wire 1 :" Acum[8]~output_o $end
$var wire 1 ;" Acum[9]~output_o $end
$var wire 1 <" Acum[10]~output_o $end
$var wire 1 =" Acum[11]~output_o $end
$var wire 1 >" Acum[12]~output_o $end
$var wire 1 ?" Acum[13]~output_o $end
$var wire 1 @" Acum[14]~output_o $end
$var wire 1 A" Acum[15]~output_o $end
$var wire 1 B" Estados[0]~output_o $end
$var wire 1 C" Estados[1]~output_o $end
$var wire 1 D" Estados[2]~output_o $end
$var wire 1 E" Estados[3]~output_o $end
$var wire 1 F" Estados[4]~output_o $end
$var wire 1 G" Estados[5]~output_o $end
$var wire 1 H" Estados[6]~output_o $end
$var wire 1 I" Estados[7]~output_o $end
$var wire 1 J" Estados[8]~output_o $end
$var wire 1 K" Estados[9]~output_o $end
$var wire 1 L" Estados[10]~output_o $end
$var wire 1 M" Estados[11]~output_o $end
$var wire 1 N" Estados[12]~output_o $end
$var wire 1 O" Estados[13]~output_o $end
$var wire 1 P" Estados[14]~output_o $end
$var wire 1 Q" Estados[15]~output_o $end
$var wire 1 R" Estados[16]~output_o $end
$var wire 1 S" Estados[17]~output_o $end
$var wire 1 T" Estados[18]~output_o $end
$var wire 1 U" Estados[19]~output_o $end
$var wire 1 V" Estados[20]~output_o $end
$var wire 1 W" Estados[21]~output_o $end
$var wire 1 X" Estados[22]~output_o $end
$var wire 1 Y" Estados[23]~output_o $end
$var wire 1 Z" Estados[24]~output_o $end
$var wire 1 [" Estados[25]~output_o $end
$var wire 1 \" Estados[26]~output_o $end
$var wire 1 ]" Estados[27]~output_o $end
$var wire 1 ^" Estados[28]~output_o $end
$var wire 1 _" Estados[29]~output_o $end
$var wire 1 `" Estados[30]~output_o $end
$var wire 1 a" Estados[31]~output_o $end
$var wire 1 b" Estados[32]~output_o $end
$var wire 1 c" Estados[33]~output_o $end
$var wire 1 d" Estados[34]~output_o $end
$var wire 1 e" Estados[35]~output_o $end
$var wire 1 f" Estados[36]~output_o $end
$var wire 1 g" Estados[37]~output_o $end
$var wire 1 h" Estados[38]~output_o $end
$var wire 1 i" Estados[39]~output_o $end
$var wire 1 j" Estados[40]~output_o $end
$var wire 1 k" Estados[41]~output_o $end
$var wire 1 l" Estados[42]~output_o $end
$var wire 1 m" Estados[43]~output_o $end
$var wire 1 n" Estados[44]~output_o $end
$var wire 1 o" Estados[45]~output_o $end
$var wire 1 p" Estados[46]~output_o $end
$var wire 1 q" Estados[47]~output_o $end
$var wire 1 r" Estados[48]~output_o $end
$var wire 1 s" Estados[49]~output_o $end
$var wire 1 t" Estados[50]~output_o $end
$var wire 1 u" Estados[51]~output_o $end
$var wire 1 v" Estados[52]~output_o $end
$var wire 1 w" Estados[53]~output_o $end
$var wire 1 x" Estados[54]~output_o $end
$var wire 1 y" Estados[55]~output_o $end
$var wire 1 z" Estados[56]~output_o $end
$var wire 1 {" Estados[57]~output_o $end
$var wire 1 |" Estados[58]~output_o $end
$var wire 1 }" Estados[59]~output_o $end
$var wire 1 ~" Estados[60]~output_o $end
$var wire 1 !# Estados[61]~output_o $end
$var wire 1 "# Estados[62]~output_o $end
$var wire 1 ## Estados[63]~output_o $end
$var wire 1 $# Estados[64]~output_o $end
$var wire 1 %# Estados[65]~output_o $end
$var wire 1 &# Estados[66]~output_o $end
$var wire 1 '# Estados[67]~output_o $end
$var wire 1 (# Estados[68]~output_o $end
$var wire 1 )# Estados[69]~output_o $end
$var wire 1 *# Estados[70]~output_o $end
$var wire 1 +# Estados[71]~output_o $end
$var wire 1 ,# Estados[72]~output_o $end
$var wire 1 -# Estados[73]~output_o $end
$var wire 1 .# Estados[74]~output_o $end
$var wire 1 /# Estados[75]~output_o $end
$var wire 1 0# Estados[76]~output_o $end
$var wire 1 1# Estados[77]~output_o $end
$var wire 1 2# Estados[78]~output_o $end
$var wire 1 3# Estados[79]~output_o $end
$var wire 1 4# Estados[80]~output_o $end
$var wire 1 5# Estados[81]~output_o $end
$var wire 1 6# Estados[82]~output_o $end
$var wire 1 7# Estados[83]~output_o $end
$var wire 1 8# Estados[84]~output_o $end
$var wire 1 9# Estados[85]~output_o $end
$var wire 1 :# Estados[86]~output_o $end
$var wire 1 ;# Estados[87]~output_o $end
$var wire 1 <# Estados[88]~output_o $end
$var wire 1 =# Estados[89]~output_o $end
$var wire 1 ># Estados[90]~output_o $end
$var wire 1 ?# Estados[91]~output_o $end
$var wire 1 @# Estados[92]~output_o $end
$var wire 1 A# Estados[93]~output_o $end
$var wire 1 B# Estados[94]~output_o $end
$var wire 1 C# Estados[95]~output_o $end
$var wire 1 D# Estados[96]~output_o $end
$var wire 1 E# Estados[97]~output_o $end
$var wire 1 F# Estados[98]~output_o $end
$var wire 1 G# Estados[99]~output_o $end
$var wire 1 H# SEnaMP~output_o $end
$var wire 1 I# Clock~input_o $end
$var wire 1 J# ResetSystem~input_o $end
$var wire 1 K# B_Procesador|B_Control|FF2~q $end
$var wire 1 L# B_MemoryROM|altsyncram_component|auto_generated|rden_a_store~q $end
$var wire 1 M# B_MemoryROM|altsyncram_component|auto_generated|ram_block1a0~0_combout $end
$var wire 1 N# B_Procesador|B_GPR|FF0~q $end
$var wire 1 O# Int~input_o $end
$var wire 1 P# B_Procesador|B_GPR|FF7~q $end
$var wire 1 Q# B_Procesador|B_GPR|FF18~q $end
$var wire 1 R# B_Procesador|B_GPR|FF20~q $end
$var wire 1 S# B_Procesador|B_GPR|FF21~q $end
$var wire 1 T# B_Procesador|B_Control|D~9_combout $end
$var wire 1 U# B_Procesador|B_Control|FF3~q $end
$var wire 1 V# B_Procesador|B_GPR|FF17~q $end
$var wire 1 W# B_Procesador|B_Control|D[27]~16_combout $end
$var wire 1 X# B_Procesador|B_GPR|FF22~q $end
$var wire 1 Y# B_Procesador|B_Control|FF27~q $end
$var wire 1 Z# B_Procesador|B_Control|FF28~q $end
$var wire 1 [# B_Procesador|B_Control|FF29~q $end
$var wire 1 \# B_Procesador|B_Control|D~10_combout $end
$var wire 1 ]# B_Procesador|B_Control|FF4~q $end
$var wire 1 ^# B_Procesador|B_Control|FF5~q $end
$var wire 1 _# B_Procesador|B_Control|FF6~q $end
$var wire 1 `# B_Procesador|B_ALU|B_Control|B_SeleccionOpera|None~0_combout $end
$var wire 1 a# B_Procesador|B_Control|D[7]~11_combout $end
$var wire 1 b# B_Procesador|B_Control|FF7~q $end
$var wire 1 c# B_Procesador|B_Control|D[8]~12_combout $end
$var wire 1 d# B_Procesador|B_Control|D[8]~13_combout $end
$var wire 1 e# B_Procesador|B_Control|D[8]~14_combout $end
$var wire 1 f# B_Procesador|B_Control|FF8~q $end
$var wire 1 g# B_Procesador|B_ALU|B_Control|D[0]~1_combout $end
$var wire 1 h# B_Procesador|B_Control|D[11]~15_combout $end
$var wire 1 i# B_Procesador|B_Control|FF11~q $end
$var wire 1 j# B_Procesador|B_Control|Habilitar~0_combout $end
$var wire 1 k# B_Procesador|B_ALU|B_Control|D~5_combout $end
$var wire 1 l# B_Procesador|B_ALU|B_Control|FF1~q $end
$var wire 1 m# B_Procesador|B_ALU|B_Control|B_Counter|FF3~0_combout $end
$var wire 1 n# B_Procesador|B_ALU|B_Control|B_SeleccionOpera|MULT~0_combout $end
$var wire 1 o# B_Procesador|B_ALU|B_Control|FF2~q $end
$var wire 1 p# B_Procesador|B_ALU|B_Control|comb~0_combout $end
$var wire 1 q# B_Procesador|B_ALU|B_Control|B_SeleccionOpera|SR~0_combout $end
$var wire 1 r# B_Procesador|B_GPR|FF15~q $end
$var wire 1 s# B_Procesador|B_Control|D[35]~17_combout $end
$var wire 1 t# B_Procesador|B_Control|D[14]~18_combout $end
$var wire 1 u# B_Procesador|B_Control|FF14~q $end
$var wire 1 v# B_Procesador|B_Control|FF15~q $end
$var wire 1 w# B_Procesador|B_Control|FF16~q $end
$var wire 1 x# B_Procesador|B_Control|SelectDir[0]~1_combout $end
$var wire 1 y# B_Procesador|B_Control|SelectDataMd[1]~0_combout $end
$var wire 1 z# B_Procesador|B_Control|SelectDir[0]~2_combout $end
$var wire 1 {# B_Procesador|B_Control|Ena_Md_Write~combout $end
$var wire 1 |# B_Procesador|B_Control|D[17]~24_combout $end
$var wire 1 }# B_Procesador|B_Control|FF17~q $end
$var wire 1 ~# B_Procesador|B_Control|FF18~q $end
$var wire 1 !$ B_Procesador|B_Control|FF19~q $end
$var wire 1 "$ B_Procesador|B_Control|SelectAcum~0_combout $end
$var wire 1 #$ B_Procesador|B_Control|FF30~q $end
$var wire 1 $$ B_Procesador|B_Control|SelectALU~1_combout $end
$var wire 1 %$ B_Procesador|B_Control|FF31~q $end
$var wire 1 &$ B_Procesador|B_Control|FF32~q $end
$var wire 1 '$ B_Procesador|B_Control|SelectDir[1]~3_combout $end
$var wire 1 ($ B_Procesador|B_Control|FF12~q $end
$var wire 1 )$ B_Procesador|B_Control|FF13~q $end
$var wire 1 *$ B_Procesador|B_Control|Ena_AcALU~0_combout $end
$var wire 1 +$ B_Procesador|B_ALU|B_SelectorG|SignalOUT~111_combout $end
$var wire 1 ,$ B_Procesador|B_ALU|B_SelectorG|SignalOUT[15]~114_combout $end
$var wire 1 -$ B_Procesador|B_ALU|B_SelectorG|SignalOUT[0]~2_combout $end
$var wire 1 .$ B_Procesador|B_ALU|B_SelectorG|SignalOUT[0]~7_combout $end
$var wire 1 /$ B_Procesador|B_ALU|B_Control|Show_Foo~0_combout $end
$var wire 1 0$ B_Procesador|B_ALU|B_registroAQE|Din~2_combout $end
$var wire 1 1$ B_Procesador|B_ALU|B_registroAQE|Reset_Mul~combout $end
$var wire 1 2$ B_Procesador|B_ALU|B_registroAQE|Eregistro~combout $end
$var wire 1 3$ B_Procesador|B_ALU|B_registroAQE|Registro0~q $end
$var wire 1 4$ B_Procesador|B_ALU|B_Control|Restar~0_combout $end
$var wire 1 5$ B_Procesador|B_ALU|B_SelectorSM|SignalOUT[2]~9_combout $end
$var wire 1 6$ B_Procesador|B_Control|SelectDir[1]~0_combout $end
$var wire 1 7$ B_Procesador|B_Control|SelectDataMd[0]~1_combout $end
$var wire 1 8$ B_Procesador|B_ALU|B_Banderas|SResultado_C~combout $end
$var wire 1 9$ B_Procesador|B_ALU|B_Banderas|FF4~0_combout $end
$var wire 1 :$ B_Procesador|B_ALU|B_Banderas|FF4~q $end
$var wire 1 ;$ B_Procesador|B_ALU|B_Banderas|FF2~q $end
$var wire 1 <$ B_Procesador|B_Control|D[26]~22_combout $end
$var wire 1 =$ B_Procesador|B_Control|FF26~q $end
$var wire 1 >$ B_Procesador|B_ProgramStatus|FF1~q $end
$var wire 1 ?$ B_Procesador|B_Data_MdMux|DatOut_Md[1]~2_combout $end
$var wire 1 @$ B_Procesador|B_Data_MdMux|DatOut_Md[1]~3_combout $end
$var wire 1 A$ B_Procesador|B_DirMdMux|DirMd~0_combout $end
$var wire 1 B$ B_Procesador|B_DirMdMux|DirMd~1_combout $end
$var wire 1 C$ B_Procesador|B_StackPointer|FF0~0_combout $end
$var wire 1 D$ B_Procesador|B_Control|FF46~q $end
$var wire 1 E$ B_Procesador|B_Control|Ena_SP~0_combout $end
$var wire 1 F$ B_Procesador|B_StackPointer|FF0~q $end
$var wire 1 G$ B_Procesador|B_StackPointer|FF1~0_combout $end
$var wire 1 H$ B_Procesador|B_StackPointer|ENA[1]~0_combout $end
$var wire 1 I$ B_Procesador|B_StackPointer|FF1~q $end
$var wire 1 J$ B_Procesador|B_StackPointer|FF2~0_combout $end
$var wire 1 K$ B_Procesador|B_StackPointer|ENA[2]~1_combout $end
$var wire 1 L$ B_Procesador|B_StackPointer|FF2~q $end
$var wire 1 M$ B_Procesador|B_StackPointer|FF3~0_combout $end
$var wire 1 N$ B_Procesador|B_StackPointer|ENA[3]~2_combout $end
$var wire 1 O$ B_Procesador|B_StackPointer|FF3~q $end
$var wire 1 P$ B_Procesador|B_StackPointer|FF4~0_combout $end
$var wire 1 Q$ B_Procesador|B_StackPointer|ENA[7]~3_combout $end
$var wire 1 R$ B_Procesador|B_StackPointer|FF4~q $end
$var wire 1 S$ B_Procesador|B_StackPointer|FF5~0_combout $end
$var wire 1 T$ B_Procesador|B_StackPointer|ENA[5]~4_combout $end
$var wire 1 U$ B_Procesador|B_StackPointer|FF5~q $end
$var wire 1 V$ B_Procesador|B_StackPointer|FF6~0_combout $end
$var wire 1 W$ B_Procesador|B_StackPointer|ENA[7]~5_combout $end
$var wire 1 X$ B_Procesador|B_StackPointer|FF6~q $end
$var wire 1 Y$ B_Procesador|B_StackPointer|FF7~0_combout $end
$var wire 1 Z$ B_Procesador|B_StackPointer|ENA[7]~6_combout $end
$var wire 1 [$ B_Procesador|B_StackPointer|FF7~q $end
$var wire 1 \$ B_Procesador|B_Control|SelectALU~2_combout $end
$var wire 1 ]$ B_Procesador|B_ALUMux|ALUMUXOut[1]~2_combout $end
$var wire 1 ^$ B_Procesador|B_ALUMux|ALUMUXOut[1]~3_combout $end
$var wire 1 _$ B_Procesador|B_ALU|B_Control|Restar~1_combout $end
$var wire 1 `$ B_Procesador|B_Control|SelectALU~0_combout $end
$var wire 1 a$ B_Procesador|B_ALU|B_Control|B_SeleccionOpera|SUB~combout $end
$var wire 1 b$ B_Procesador|B_ALU|B_Banderas|SResultado_O~0_combout $end
$var wire 1 c$ B_Procesador|B_ALU|B_Control|SaveCarry~0_combout $end
$var wire 1 d$ B_Procesador|B_ALU|B_Banderas|SResultado_O~1_combout $end
$var wire 1 e$ B_Procesador|B_ALU|B_Banderas|FF1~q $end
$var wire 1 f$ B_Procesador|B_ProgramStatus|FF0~q $end
$var wire 1 g$ B_Procesador|B_Data_MdMux|DatOut_Md[0]~0_combout $end
$var wire 1 h$ B_Procesador|B_Data_MdMux|DatOut_Md[0]~1_combout $end
$var wire 1 i$ B_Procesador|B_ALUMux|ALUMUXOut[0]~0_combout $end
$var wire 1 j$ B_Procesador|B_ALUMux|ALUMUXOut[0]~1_combout $end
$var wire 1 k$ B_Procesador|B_ALU|B_SelectorMP|SignalOUT[0]~0_combout $end
$var wire 1 l$ B_Procesador|B_ALU|B_ADDER|FA1|SCarry~0_combout $end
$var wire 1 m$ B_Procesador|B_ALU|B_SelectorG|SignalOUT[1]~13_combout $end
$var wire 1 n$ B_Procesador|B_ALU|B_registroAQE|Din[10]~4_combout $end
$var wire 1 o$ B_Procesador|B_ALU|B_registroAQE|EregisA~combout $end
$var wire 1 p$ B_Procesador|B_ALU|B_registroAQE|Registro10~q $end
$var wire 1 q$ B_Procesador|B_ALU|B_SelectorMP|SignalOUT[1]~1_combout $end
$var wire 1 r$ B_Procesador|B_ALU|B_ADDER|FA2|SCarry~0_combout $end
$var wire 1 s$ B_Procesador|B_ALU|B_registroAQE|Din[11]~6_combout $end
$var wire 1 t$ B_Procesador|B_ALU|B_Banderas|SResultado_Z~0_combout $end
$var wire 1 u$ B_Procesador|B_AcumMUX|AcumMUXOut[4]~4_combout $end
$var wire 1 v$ B_Procesador|B_Control|Save_Acum~combout $end
$var wire 1 w$ B_Procesador|B_Acumulador|FF4~q $end
$var wire 1 x$ B_Procesador|B_Control|D[20]~19_combout $end
$var wire 1 y$ B_Procesador|B_Control|D[24]~21_combout $end
$var wire 1 z$ B_Procesador|B_Control|FF24~q $end
$var wire 1 {$ B_Procesador|B_Control|FF25~q $end
$var wire 1 |$ B_Procesador|B_Control|SaveInt~0_combout $end
$var wire 1 }$ B_Procesador|B_ProgramStatus|FF4~q $end
$var wire 1 ~$ B_Procesador|B_Data_MdMux|DatOut_Md[4]~8_combout $end
$var wire 1 !% B_Procesador|B_Data_MdMux|DatOut_Md[4]~9_combout $end
$var wire 1 "% B_Procesador|B_ALUMux|ALUMUXOut[4]~8_combout $end
$var wire 1 #% B_Procesador|B_ALU|B_SelectorSM|SignalOUT[4]~3_combout $end
$var wire 1 $% B_Procesador|B_ALUMux|ALUMUXOut[3]~7_combout $end
$var wire 1 %% B_Procesador|B_ALU|B_ADDER|FA3|SCarry~0_combout $end
$var wire 1 &% B_Procesador|B_ALU|B_ADDER|FA4|SCarry~0_combout $end
$var wire 1 '% B_Procesador|B_ALU|B_registroAQE|Din[13]~10_combout $end
$var wire 1 (% B_Procesador|B_Data_MdMux|DatOut_Md[5]~10_combout $end
$var wire 1 )% B_Procesador|B_Data_MdMux|DatOut_Md[5]~11_combout $end
$var wire 1 *% B_Procesador|B_ALUMux|ALUMUXOut[5]~10_combout $end
$var wire 1 +% B_Procesador|B_ALUMux|ALUMUXOut[5]~11_combout $end
$var wire 1 ,% B_Procesador|B_ALUMux|ALUMUXOut[4]~9_combout $end
$var wire 1 -% B_Procesador|B_ALU|B_ADDER|FA5|SCarry~0_combout $end
$var wire 1 .% B_Procesador|B_ALU|B_SelectorG|SignalOUT[5]~39_combout $end
$var wire 1 /% B_Procesador|B_Data_MdMux|DatOut_Md[6]~12_combout $end
$var wire 1 0% B_Procesador|B_Data_MdMux|DatOut_Md[6]~13_combout $end
$var wire 1 1% B_Procesador|B_ALUMux|ALUMUXOut[6]~12_combout $end
$var wire 1 2% B_Procesador|B_ALUMux|ALUMUXOut[6]~13_combout $end
$var wire 1 3% B_Procesador|B_ALU|B_SelectorSM|SignalOUT[6]~8_combout $end
$var wire 1 4% B_Procesador|B_ALU|B_ADDER|FA6|SCarry~0_combout $end
$var wire 1 5% B_Procesador|B_ALU|B_registroAQE|Din[15]~14_combout $end
$var wire 1 6% B_Procesador|B_ALU|B_SelectorG|SignalOUT~9_combout $end
$var wire 1 7% B_Procesador|B_GPR|FF8~q $end
$var wire 1 8% B_Procesador|B_Data_MdMux|DatOut_Md[8]~16_combout $end
$var wire 1 9% B_Procesador|B_Control|Save_PC~combout $end
$var wire 1 :% B_Procesador|B_Control|D~7_combout $end
$var wire 1 ;% B_Procesador|B_Program_counter|ENA[1]~16_combout $end
$var wire 1 <% B_Procesador|B_Program_counter|ENA[3]~17_combout $end
$var wire 1 =% B_Procesador|B_Program_counter|ENA[5]~18_combout $end
$var wire 1 >% B_Procesador|B_Program_counter|ENA[7]~19_combout $end
$var wire 1 ?% B_Procesador|B_Program_counter|FF8~q $end
$var wire 1 @% B_Procesador|B_Data_MdMux|DatOut_Md[8]~17_combout $end
$var wire 1 A% B_Procesador|B_ALUMux|ALUMUXOut[8]~16_combout $end
$var wire 1 B% B_Procesador|B_ALU|B_SelectorG|SignalOUT~60_combout $end
$var wire 1 C% B_Procesador|B_ALU|B_Control|Show_Foo[2]~1_combout $end
$var wire 1 D% B_Procesador|B_ALUMux|ALUMUXOut[8]~17_combout $end
$var wire 1 E% B_Procesador|B_ALU|B_SelectorG|SignalOUT[8]~61_combout $end
$var wire 1 F% B_Procesador|B_GPR|FF9~q $end
$var wire 1 G% B_Procesador|B_Data_MdMux|DatOut_Md[9]~18_combout $end
$var wire 1 H% B_Procesador|B_Program_counter|ENA[9]~20_combout $end
$var wire 1 I% B_Procesador|B_Program_counter|FF9~q $end
$var wire 1 J% B_Procesador|B_Data_MdMux|DatOut_Md[9]~19_combout $end
$var wire 1 K% B_Procesador|B_ALUMux|ALUMUXOut[9]~18_combout $end
$var wire 1 L% B_Procesador|B_ALU|B_SelectorG|SignalOUT~70_combout $end
$var wire 1 M% B_Procesador|B_ALUMux|ALUMUXOut[9]~19_combout $end
$var wire 1 N% B_Procesador|B_ALU|B_SelectorG|SignalOUT[9]~71_combout $end
$var wire 1 O% B_Procesador|B_GPR|FF10~q $end
$var wire 1 P% B_Procesador|B_Data_MdMux|DatOut_Md[10]~20_combout $end
$var wire 1 Q% B_Procesador|B_Program_counter|FF10~q $end
$var wire 1 R% B_Procesador|B_Data_MdMux|DatOut_Md[10]~21_combout $end
$var wire 1 S% B_Procesador|B_ALUMux|ALUMUXOut[10]~20_combout $end
$var wire 1 T% B_Procesador|B_ALU|B_SelectorG|SignalOUT~77_combout $end
$var wire 1 U% B_Procesador|B_ALUMux|ALUMUXOut[10]~21_combout $end
$var wire 1 V% B_Procesador|B_ALU|B_SelectorG|SignalOUT[10]~78_combout $end
$var wire 1 W% B_Procesador|B_GPR|FF11~q $end
$var wire 1 X% B_Procesador|B_Data_MdMux|DatOut_Md[11]~22_combout $end
$var wire 1 Y% B_Procesador|B_Program_counter|ENA[11]~21_combout $end
$var wire 1 Z% B_Procesador|B_Program_counter|FF11~q $end
$var wire 1 [% B_Procesador|B_Data_MdMux|DatOut_Md[11]~23_combout $end
$var wire 1 \% B_Procesador|B_ALUMux|ALUMUXOut[11]~22_combout $end
$var wire 1 ]% B_Procesador|B_ALU|B_SelectorG|SignalOUT~84_combout $end
$var wire 1 ^% B_Procesador|B_ALUMux|ALUMUXOut[11]~23_combout $end
$var wire 1 _% B_Procesador|B_ALU|B_SelectorG|SignalOUT[11]~85_combout $end
$var wire 1 `% B_Procesador|B_GPR|FF12~q $end
$var wire 1 a% B_Procesador|B_Data_MdMux|DatOut_Md[12]~24_combout $end
$var wire 1 b% B_Procesador|B_Program_counter|FF12~q $end
$var wire 1 c% B_Procesador|B_Data_MdMux|DatOut_Md[12]~25_combout $end
$var wire 1 d% B_Procesador|B_ALUMux|ALUMUXOut[12]~24_combout $end
$var wire 1 e% B_Procesador|B_ALU|B_SelectorG|SignalOUT~91_combout $end
$var wire 1 f% B_Procesador|B_ALUMux|ALUMUXOut[12]~25_combout $end
$var wire 1 g% B_Procesador|B_ALU|B_SelectorG|SignalOUT[12]~92_combout $end
$var wire 1 h% B_Procesador|B_GPR|FF13~q $end
$var wire 1 i% B_Procesador|B_Data_MdMux|DatOut_Md[13]~26_combout $end
$var wire 1 j% B_Procesador|B_Program_counter|ENA[13]~22_combout $end
$var wire 1 k% B_Procesador|B_Program_counter|FF13~q $end
$var wire 1 l% B_Procesador|B_Data_MdMux|DatOut_Md[13]~27_combout $end
$var wire 1 m% B_Procesador|B_ALUMux|ALUMUXOut[13]~26_combout $end
$var wire 1 n% B_Procesador|B_ALU|B_SelectorG|SignalOUT~98_combout $end
$var wire 1 o% B_Procesador|B_ALUMux|ALUMUXOut[13]~27_combout $end
$var wire 1 p% B_Procesador|B_ALU|B_SelectorG|SignalOUT[13]~99_combout $end
$var wire 1 q% B_Procesador|B_ALU|B_SelectorG|SignalOUT~105_combout $end
$var wire 1 r% B_Procesador|B_ALU|B_SelectorMP|SignalOUT~14_combout $end
$var wire 1 s% B_Procesador|B_GPR|FF14~q $end
$var wire 1 t% B_Procesador|B_Data_MdMux|DatOut_Md[14]~28_combout $end
$var wire 1 u% B_Procesador|B_Program_counter|FF14~q $end
$var wire 1 v% B_Procesador|B_Data_MdMux|DatOut_Md[14]~29_combout $end
$var wire 1 w% B_Procesador|B_ALUMux|ALUMUXOut[14]~28_combout $end
$var wire 1 x% B_Procesador|B_ALU|B_SelectorSM|SignalOUT[14]~5_combout $end
$var wire 1 y% B_Procesador|B_ALU|B_ADDER|FA7|SCarry~0_combout $end
$var wire 1 z% B_Procesador|B_ALU|B_SelectorMP|SignalOUT[7]~7_combout $end
$var wire 1 {% B_Procesador|B_ALU|B_ADDER|FA8|SCarry~0_combout $end
$var wire 1 |% B_Procesador|B_ALU|B_SelectorMP|SignalOUT~8_combout $end
$var wire 1 }% B_Procesador|B_ALU|B_ADDER|FA9|SCarry~0_combout $end
$var wire 1 ~% B_Procesador|B_ALU|B_SelectorMP|SignalOUT~9_combout $end
$var wire 1 !& B_Procesador|B_ALU|B_ADDER|FA10|SCarry~0_combout $end
$var wire 1 "& B_Procesador|B_ALU|B_SelectorMP|SignalOUT~10_combout $end
$var wire 1 #& B_Procesador|B_ALU|B_ADDER|FA11|SCarry~0_combout $end
$var wire 1 $& B_Procesador|B_ALU|B_SelectorMP|SignalOUT~11_combout $end
$var wire 1 %& B_Procesador|B_ALU|B_ADDER|FA12|SCarry~0_combout $end
$var wire 1 && B_Procesador|B_ALU|B_SelectorMP|SignalOUT~12_combout $end
$var wire 1 '& B_Procesador|B_ALU|B_ADDER|FA13|SCarry~0_combout $end
$var wire 1 (& B_Procesador|B_ALU|B_SelectorMP|SignalOUT~13_combout $end
$var wire 1 )& B_Procesador|B_ALU|B_ADDER|FA14|SCarry~0_combout $end
$var wire 1 *& B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~106_combout $end
$var wire 1 +& B_Procesador|B_ALUMux|ALUMUXOut[14]~29_combout $end
$var wire 1 ,& B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~107_combout $end
$var wire 1 -& B_Procesador|B_ALU|B_SelectorG|SignalOUT~67_combout $end
$var wire 1 .& B_Procesador|B_ALU|B_SelectorG|SignalOUT~5_combout $end
$var wire 1 /& B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~108_combout $end
$var wire 1 0& B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~66_combout $end
$var wire 1 1& B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~109_combout $end
$var wire 1 2& B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~110_combout $end
$var wire 1 3& B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~112_combout $end
$var wire 1 4& B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~113_combout $end
$var wire 1 5& B_Procesador|B_ALU|B_R_Resultado|FF14~q $end
$var wire 1 6& B_Procesador|B_AcumMUX|AcumMUXOut[14]~14_combout $end
$var wire 1 7& B_Procesador|B_Acumulador|FF14~q $end
$var wire 1 8& B_Procesador|B_ALU|B_SelectorG|SignalOUT[13]~100_combout $end
$var wire 1 9& B_Procesador|B_ALU|B_SelectorSM|SignalOUT[13]~4_combout $end
$var wire 1 :& B_Procesador|B_ALU|B_SelectorG|SignalOUT~64_combout $end
$var wire 1 ;& B_Procesador|B_ALU|B_SelectorG|SignalOUT[13]~101_combout $end
$var wire 1 <& B_Procesador|B_ALU|B_SelectorG|SignalOUT[13]~102_combout $end
$var wire 1 =& B_Procesador|B_ALU|B_SelectorG|SignalOUT[13]~103_combout $end
$var wire 1 >& B_Procesador|B_ALU|B_SelectorG|SignalOUT[13]~104_combout $end
$var wire 1 ?& B_Procesador|B_ALU|B_R_Resultado|FF13~q $end
$var wire 1 @& B_Procesador|B_AcumMUX|AcumMUXOut[13]~13_combout $end
$var wire 1 A& B_Procesador|B_Acumulador|FF13~q $end
$var wire 1 B& B_Procesador|B_ALU|B_SelectorG|SignalOUT[12]~93_combout $end
$var wire 1 C& B_Procesador|B_ALU|B_SelectorG|SignalOUT[12]~94_combout $end
$var wire 1 D& B_Procesador|B_ALU|B_SelectorG|SignalOUT[12]~95_combout $end
$var wire 1 E& B_Procesador|B_ALU|B_SelectorG|SignalOUT[12]~96_combout $end
$var wire 1 F& B_Procesador|B_ALU|B_SelectorG|SignalOUT[12]~97_combout $end
$var wire 1 G& B_Procesador|B_ALU|B_R_Resultado|FF12~q $end
$var wire 1 H& B_Procesador|B_AcumMUX|AcumMUXOut[12]~12_combout $end
$var wire 1 I& B_Procesador|B_Acumulador|FF12~q $end
$var wire 1 J& B_Procesador|B_ALU|B_SelectorG|SignalOUT[11]~86_combout $end
$var wire 1 K& B_Procesador|B_ALU|B_SelectorG|SignalOUT[11]~87_combout $end
$var wire 1 L& B_Procesador|B_ALU|B_SelectorG|SignalOUT[11]~88_combout $end
$var wire 1 M& B_Procesador|B_ALU|B_SelectorG|SignalOUT[11]~89_combout $end
$var wire 1 N& B_Procesador|B_ALU|B_SelectorG|SignalOUT[11]~90_combout $end
$var wire 1 O& B_Procesador|B_ALU|B_R_Resultado|FF11~q $end
$var wire 1 P& B_Procesador|B_AcumMUX|AcumMUXOut[11]~11_combout $end
$var wire 1 Q& B_Procesador|B_Acumulador|FF11~q $end
$var wire 1 R& B_Procesador|B_ALU|B_SelectorG|SignalOUT[10]~79_combout $end
$var wire 1 S& B_Procesador|B_ALU|B_SelectorG|SignalOUT[10]~80_combout $end
$var wire 1 T& B_Procesador|B_ALU|B_SelectorG|SignalOUT[10]~81_combout $end
$var wire 1 U& B_Procesador|B_ALU|B_SelectorG|SignalOUT[10]~82_combout $end
$var wire 1 V& B_Procesador|B_ALU|B_SelectorG|SignalOUT[10]~83_combout $end
$var wire 1 W& B_Procesador|B_ALU|B_R_Resultado|FF10~q $end
$var wire 1 X& B_Procesador|B_AcumMUX|AcumMUXOut[10]~10_combout $end
$var wire 1 Y& B_Procesador|B_Acumulador|FF10~q $end
$var wire 1 Z& B_Procesador|B_ALU|B_SelectorG|SignalOUT[9]~72_combout $end
$var wire 1 [& B_Procesador|B_ALU|B_SelectorG|SignalOUT[9]~73_combout $end
$var wire 1 \& B_Procesador|B_ALU|B_SelectorG|SignalOUT[9]~74_combout $end
$var wire 1 ]& B_Procesador|B_ALU|B_SelectorG|SignalOUT[9]~75_combout $end
$var wire 1 ^& B_Procesador|B_ALU|B_SelectorG|SignalOUT[9]~76_combout $end
$var wire 1 _& B_Procesador|B_ALU|B_R_Resultado|FF9~q $end
$var wire 1 `& B_Procesador|B_AcumMUX|AcumMUXOut[9]~9_combout $end
$var wire 1 a& B_Procesador|B_Acumulador|FF9~q $end
$var wire 1 b& B_Procesador|B_ALU|B_SelectorG|SignalOUT[8]~62_combout $end
$var wire 1 c& B_Procesador|B_ALU|B_SelectorG|SignalOUT[8]~63_combout $end
$var wire 1 d& B_Procesador|B_ALU|B_SelectorG|SignalOUT[8]~65_combout $end
$var wire 1 e& B_Procesador|B_ALU|B_SelectorG|SignalOUT[8]~68_combout $end
$var wire 1 f& B_Procesador|B_ALU|B_SelectorG|SignalOUT[8]~69_combout $end
$var wire 1 g& B_Procesador|B_ALU|B_R_Resultado|FF8~q $end
$var wire 1 h& B_Procesador|B_AcumMUX|AcumMUXOut[8]~8_combout $end
$var wire 1 i& B_Procesador|B_Acumulador|FF8~q $end
$var wire 1 j& B_Procesador|B_ALU|B_SelectorG|SignalOUT[7]~54_combout $end
$var wire 1 k& B_Procesador|B_ALU|B_SelectorG|SignalOUT[7]~55_combout $end
$var wire 1 l& B_Procesador|B_ALU|B_SelectorG|SignalOUT[7]~56_combout $end
$var wire 1 m& B_Procesador|B_ALU|B_SelectorG|SignalOUT[7]~57_combout $end
$var wire 1 n& B_Procesador|B_ALU|B_SelectorG|SignalOUT[7]~58_combout $end
$var wire 1 o& B_Procesador|B_ALU|B_SelectorG|SignalOUT[7]~59_combout $end
$var wire 1 p& B_Procesador|B_ALU|B_R_Resultado|FF7~q $end
$var wire 1 q& B_Procesador|B_AcumMUX|AcumMUXOut[7]~7_combout $end
$var wire 1 r& B_Procesador|B_Acumulador|FF7~q $end
$var wire 1 s& B_Procesador|B_Data_MdMux|DatOut_Md[7]~14_combout $end
$var wire 1 t& B_Procesador|B_Data_MdMux|DatOut_Md[7]~15_combout $end
$var wire 1 u& B_Procesador|B_ALUMux|ALUMUXOut[7]~14_combout $end
$var wire 1 v& B_Procesador|B_ALUMux|ALUMUXOut[7]~15_combout $end
$var wire 1 w& B_Procesador|B_ALU|B_SelectorG|SignalOUT[7]~53_combout $end
$var wire 1 x& B_Procesador|B_ALU|B_registroAQE|Din[16]~16_combout $end
$var wire 1 y& B_Procesador|B_ALU|B_registroAQE|Registro16~q $end
$var wire 1 z& B_Procesador|B_ALU|B_registroAQE|Registro15~q $end
$var wire 1 {& B_Procesador|B_ALU|B_SelectorMP|SignalOUT[6]~6_combout $end
$var wire 1 |& B_Procesador|B_ALU|B_SelectorG|SignalOUT[6]~46_combout $end
$var wire 1 }& B_Procesador|B_ALU|B_SelectorG|SignalOUT[6]~47_combout $end
$var wire 1 ~& B_Procesador|B_ALU|B_SelectorG|SignalOUT[6]~48_combout $end
$var wire 1 !' B_Procesador|B_ALU|B_SelectorG|SignalOUT[6]~49_combout $end
$var wire 1 "' B_Procesador|B_ALU|B_SelectorG|SignalOUT[6]~50_combout $end
$var wire 1 #' B_Procesador|B_ALU|B_SelectorG|SignalOUT[6]~51_combout $end
$var wire 1 $' B_Procesador|B_ALU|B_SelectorG|SignalOUT[6]~52_combout $end
$var wire 1 %' B_Procesador|B_ALU|B_R_Resultado|FF6~q $end
$var wire 1 &' B_Procesador|B_AcumMUX|AcumMUXOut[6]~6_combout $end
$var wire 1 '' B_Procesador|B_Acumulador|FF6~q $end
$var wire 1 (' B_Procesador|B_ALU|B_SelectorG|SignalOUT[5]~40_combout $end
$var wire 1 )' B_Procesador|B_ALU|B_SelectorG|SignalOUT[5]~41_combout $end
$var wire 1 *' B_Procesador|B_ALU|B_SelectorG|SignalOUT[5]~42_combout $end
$var wire 1 +' B_Procesador|B_ALU|B_SelectorG|SignalOUT[5]~43_combout $end
$var wire 1 ,' B_Procesador|B_ALU|B_SelectorG|SignalOUT[5]~44_combout $end
$var wire 1 -' B_Procesador|B_ALU|B_SelectorG|SignalOUT[5]~45_combout $end
$var wire 1 .' B_Procesador|B_ALU|B_R_Resultado|FF5~q $end
$var wire 1 /' B_Procesador|B_AcumMUX|AcumMUXOut[5]~5_combout $end
$var wire 1 0' B_Procesador|B_Acumulador|FF5~q $end
$var wire 1 1' B_Procesador|B_ALU|B_SelectorMP|SignalOUT[5]~5_combout $end
$var wire 1 2' B_Procesador|B_ALU|B_SelectorSM|SignalOUT[5]~7_combout $end
$var wire 1 3' B_Procesador|B_ALU|B_registroAQE|Din[14]~12_combout $end
$var wire 1 4' B_Procesador|B_ALU|B_registroAQE|Registro14~q $end
$var wire 1 5' B_Procesador|B_ALU|B_registroAQE|Registro13~q $end
$var wire 1 6' B_Procesador|B_ALU|B_SelectorMP|SignalOUT[4]~4_combout $end
$var wire 1 7' B_Procesador|B_ALU|B_SelectorG|SignalOUT[4]~32_combout $end
$var wire 1 8' B_Procesador|B_ALU|B_SelectorG|SignalOUT[4]~33_combout $end
$var wire 1 9' B_Procesador|B_ALU|B_SelectorG|SignalOUT[4]~34_combout $end
$var wire 1 :' B_Procesador|B_ALU|B_SelectorG|SignalOUT[4]~35_combout $end
$var wire 1 ;' B_Procesador|B_ALU|B_SelectorG|SignalOUT[4]~36_combout $end
$var wire 1 <' B_Procesador|B_ALU|B_SelectorG|SignalOUT[4]~37_combout $end
$var wire 1 =' B_Procesador|B_ALU|B_SelectorG|SignalOUT[4]~38_combout $end
$var wire 1 >' B_Procesador|B_ALU|B_R_Resultado|FF4~q $end
$var wire 1 ?' B_Procesador|B_ALU|B_Banderas|SResultado_Z~1_combout $end
$var wire 1 @' B_Procesador|B_ALU|B_Banderas|SResultado_Z~2_combout $end
$var wire 1 A' B_Procesador|B_ALU|B_Banderas|SResultado_Z~3_combout $end
$var wire 1 B' B_Procesador|B_ALU|B_Banderas|SResultado_Z~4_combout $end
$var wire 1 C' B_Procesador|B_ALU|B_Banderas|FF0~q $end
$var wire 1 D' B_Procesador|B_ProgramStatus|FF3~q $end
$var wire 1 E' B_Procesador|B_Data_MdMux|DatOut_Md[3]~6_combout $end
$var wire 1 F' B_Procesador|B_Data_MdMux|DatOut_Md[3]~7_combout $end
$var wire 1 G' B_Procesador|B_ALUMux|ALUMUXOut[3]~6_combout $end
$var wire 1 H' B_Procesador|B_ALU|B_SelectorSM|SignalOUT[3]~2_combout $end
$var wire 1 I' B_Procesador|B_ALU|B_SelectorG|SignalOUT[3]~25_combout $end
$var wire 1 J' B_Procesador|B_ALU|B_SelectorG|SignalOUT[3]~26_combout $end
$var wire 1 K' B_Procesador|B_ALU|B_SelectorG|SignalOUT[3]~27_combout $end
$var wire 1 L' B_Procesador|B_ALU|B_SelectorG|SignalOUT[3]~28_combout $end
$var wire 1 M' B_Procesador|B_ALU|B_SelectorG|SignalOUT[3]~29_combout $end
$var wire 1 N' B_Procesador|B_ALU|B_SelectorG|SignalOUT[3]~30_combout $end
$var wire 1 O' B_Procesador|B_ALU|B_SelectorG|SignalOUT[3]~31_combout $end
$var wire 1 P' B_Procesador|B_ALU|B_R_Resultado|FF3~q $end
$var wire 1 Q' B_Procesador|B_AcumMUX|AcumMUXOut[3]~3_combout $end
$var wire 1 R' B_Procesador|B_Acumulador|FF3~q $end
$var wire 1 S' B_Procesador|B_ALU|B_SelectorMP|SignalOUT[3]~3_combout $end
$var wire 1 T' B_Procesador|B_ALU|B_registroAQE|Din[12]~8_combout $end
$var wire 1 U' B_Procesador|B_ALU|B_registroAQE|Registro12~q $end
$var wire 1 V' B_Procesador|B_ALU|B_registroAQE|Registro11~q $end
$var wire 1 W' B_Procesador|B_ALU|B_SelectorMP|SignalOUT[2]~2_combout $end
$var wire 1 X' B_Procesador|B_ALU|B_SelectorG|SignalOUT[2]~18_combout $end
$var wire 1 Y' B_Procesador|B_ALU|B_SelectorG|SignalOUT[2]~19_combout $end
$var wire 1 Z' B_Procesador|B_ALU|B_SelectorG|SignalOUT[2]~20_combout $end
$var wire 1 [' B_Procesador|B_ALU|B_SelectorG|SignalOUT[2]~21_combout $end
$var wire 1 \' B_Procesador|B_ALU|B_SelectorG|SignalOUT[2]~22_combout $end
$var wire 1 ]' B_Procesador|B_ALU|B_SelectorG|SignalOUT[2]~23_combout $end
$var wire 1 ^' B_Procesador|B_ALU|B_SelectorG|SignalOUT[2]~24_combout $end
$var wire 1 _' B_Procesador|B_ALU|B_R_Resultado|FF2~q $end
$var wire 1 `' B_Procesador|B_AcumMUX|AcumMUXOut[2]~2_combout $end
$var wire 1 a' B_Procesador|B_Acumulador|FF2~q $end
$var wire 1 b' B_Procesador|B_ALU|B_Control|B_SeleccionOpera|COMP~0_combout $end
$var wire 1 c' B_Procesador|B_ALU|B_Banderas|SResultado_N~0_combout $end
$var wire 1 d' B_Procesador|B_ALU|B_Banderas|FF3~q $end
$var wire 1 e' B_Procesador|B_ProgramStatus|FF2~q $end
$var wire 1 f' B_Procesador|B_Data_MdMux|DatOut_Md[2]~4_combout $end
$var wire 1 g' B_Procesador|B_Data_MdMux|DatOut_Md[2]~5_combout $end
$var wire 1 h' B_Procesador|B_ALUMux|ALUMUXOut[2]~4_combout $end
$var wire 1 i' B_Procesador|B_ALUMux|ALUMUXOut[2]~5_combout $end
$var wire 1 j' B_Procesador|B_ALU|B_SelectorG|SignalOUT[1]~11_combout $end
$var wire 1 k' B_Procesador|B_ALU|B_SelectorG|SignalOUT[1]~12_combout $end
$var wire 1 l' B_Procesador|B_ALU|B_SelectorG|SignalOUT[1]~14_combout $end
$var wire 1 m' B_Procesador|B_ALU|B_SelectorG|SignalOUT[1]~15_combout $end
$var wire 1 n' B_Procesador|B_ALU|B_SelectorG|SignalOUT[1]~16_combout $end
$var wire 1 o' B_Procesador|B_ALU|B_SelectorG|SignalOUT[1]~17_combout $end
$var wire 1 p' B_Procesador|B_ALU|B_R_Resultado|FF1~q $end
$var wire 1 q' B_Procesador|B_AcumMUX|AcumMUXOut[1]~1_combout $end
$var wire 1 r' B_Procesador|B_Acumulador|FF1~q $end
$var wire 1 s' B_Procesador|B_ALU|B_SelectorG|SignalOUT[0]~3_combout $end
$var wire 1 t' B_Procesador|B_ALU|B_SelectorG|SignalOUT[0]~4_combout $end
$var wire 1 u' B_Procesador|B_ALU|B_SelectorG|SignalOUT[0]~6_combout $end
$var wire 1 v' B_Procesador|B_ALU|B_SelectorG|SignalOUT[0]~8_combout $end
$var wire 1 w' B_Procesador|B_ALU|B_SelectorG|SignalOUT[0]~121_combout $end
$var wire 1 x' B_Procesador|B_ALU|B_SelectorG|SignalOUT[0]~10_combout $end
$var wire 1 y' B_Procesador|B_ALU|B_R_Resultado|FF0~q $end
$var wire 1 z' B_Procesador|B_AcumMUX|AcumMUXOut[0]~0_combout $end
$var wire 1 {' B_Procesador|B_Acumulador|FF0~q $end
$var wire 1 |' B_Procesador|B_ALU|B_SelectorG|SignalOUT[14]~115_combout $end
$var wire 1 }' B_Procesador|B_ALU|B_SelectorG|SignalOUT[15]~116_combout $end
$var wire 1 ~' B_Procesador|B_ALU|B_SelectorMP|SignalOUT~15_combout $end
$var wire 1 !( B_Procesador|B_ALU|B_SelectorSM|SignalOUT[15]~6_combout $end
$var wire 1 "( B_Procesador|B_ALU|B_ADDER|FA15|SCarry~0_combout $end
$var wire 1 #( B_Procesador|B_ALU|B_SelectorG|SignalOUT[15]~117_combout $end
$var wire 1 $( B_Procesador|B_ALU|B_SelectorG|SignalOUT[15]~118_combout $end
$var wire 1 %( B_Procesador|B_ALU|B_SelectorG|SignalOUT[15]~119_combout $end
$var wire 1 &( B_Procesador|B_ALU|B_SelectorG|SignalOUT[15]~120_combout $end
$var wire 1 '( B_Procesador|B_ALU|B_R_Resultado|FF15~q $end
$var wire 1 (( B_Procesador|B_AcumMUX|AcumMUXOut[15]~15_combout $end
$var wire 1 )( B_Procesador|B_Acumulador|FF15~q $end
$var wire 1 *( B_Procesador|B_Data_MdMux|DatOut_Md[15]~30_combout $end
$var wire 1 +( B_Procesador|B_Program_counter|ENA[15]~23_combout $end
$var wire 1 ,( B_Procesador|B_Program_counter|FF15~q $end
$var wire 1 -( B_Procesador|B_Data_MdMux|DatOut_Md[15]~31_combout $end
$var wire 1 .( B_Procesador|B_ALUMux|ALUMUXOut[15]~30_combout $end
$var wire 1 /( B_Procesador|B_ALUMux|ALUMUXOut[15]~31_combout $end
$var wire 1 0( B_Procesador|B_ALU|B_ADDER|FA16|SCarry~0_combout $end
$var wire 1 1( B_Procesador|B_ALU|B_Control|SaveCarry~1_combout $end
$var wire 1 2( B_Procesador|B_ALU|BR_Carry~q $end
$var wire 1 3( B_Procesador|B_ALU|B_Control|CarryOutput~combout $end
$var wire 1 4( B_Procesador|B_ALU|B_registroAQE|Din[9]~0_combout $end
$var wire 1 5( B_Procesador|B_ALU|B_registroAQE|Din[9]~3_combout $end
$var wire 1 6( B_Procesador|B_ALU|B_registroAQE|Registro9~q $end
$var wire 1 7( B_Procesador|B_ALU|B_registroAQE|Din[8]~17_combout $end
$var wire 1 8( B_Procesador|B_ALU|B_registroAQE|Registro8~q $end
$var wire 1 9( B_Procesador|B_ALU|B_registroAQE|Din[7]~15_combout $end
$var wire 1 :( B_Procesador|B_ALU|B_registroAQE|Registro7~q $end
$var wire 1 ;( B_Procesador|B_ALU|B_registroAQE|Din[6]~13_combout $end
$var wire 1 <( B_Procesador|B_ALU|B_registroAQE|Registro6~q $end
$var wire 1 =( B_Procesador|B_ALU|B_registroAQE|Din[5]~11_combout $end
$var wire 1 >( B_Procesador|B_ALU|B_registroAQE|Registro5~q $end
$var wire 1 ?( B_Procesador|B_ALU|B_registroAQE|Din[4]~9_combout $end
$var wire 1 @( B_Procesador|B_ALU|B_registroAQE|Registro4~q $end
$var wire 1 A( B_Procesador|B_ALU|B_registroAQE|Din[3]~7_combout $end
$var wire 1 B( B_Procesador|B_ALU|B_registroAQE|Registro3~q $end
$var wire 1 C( B_Procesador|B_ALU|B_registroAQE|Din[2]~5_combout $end
$var wire 1 D( B_Procesador|B_ALU|B_registroAQE|Registro2~q $end
$var wire 1 E( B_Procesador|B_ALU|B_registroAQE|Din[1]~1_combout $end
$var wire 1 F( B_Procesador|B_ALU|B_registroAQE|Registro1~q $end
$var wire 1 G( B_Procesador|B_ALU|B_Control|D~3_combout $end
$var wire 1 H( B_Procesador|B_ALU|B_Control|FF5~q $end
$var wire 1 I( B_Procesador|B_ALU|B_Control|D[3]~4_combout $end
$var wire 1 J( B_Procesador|B_ALU|B_Control|FF3~q $end
$var wire 1 K( B_Procesador|B_ALU|B_Control|D~6_combout $end
$var wire 1 L( B_Procesador|B_ALU|B_Control|FF4~q $end
$var wire 1 M( B_Procesador|B_ALU|B_Control|B_Counter|FF0~0_combout $end
$var wire 1 N( B_Procesador|B_ALU|B_Control|B_Counter|FF0~q $end
$var wire 1 O( B_Procesador|B_ALU|B_Control|B_Counter|FF1~0_combout $end
$var wire 1 P( B_Procesador|B_ALU|B_Control|B_Counter|FF1~q $end
$var wire 1 Q( B_Procesador|B_ALU|B_Control|B_Counter|FF2~0_combout $end
$var wire 1 R( B_Procesador|B_ALU|B_Control|B_Counter|FF2~q $end
$var wire 1 S( B_Procesador|B_ALU|B_Control|B_Counter|FF3~q $end
$var wire 1 T( B_Procesador|B_ALU|B_Control|D[0]~0_combout $end
$var wire 1 U( B_Procesador|B_ALU|B_Control|D[0]~2_combout $end
$var wire 1 V( B_Procesador|B_ALU|B_Control|FF0~q $end
$var wire 1 W( B_Procesador|B_Control|FF9~q $end
$var wire 1 X( B_Procesador|B_Control|FF10~q $end
$var wire 1 Y( B_Procesador|B_Control|D~6_combout $end
$var wire 1 Z( B_Procesador|B_Control|D~8_combout $end
$var wire 1 [( B_Procesador|B_Program_counter|FF7~q $end
$var wire 1 \( B_Procesador|B_GPR|FF6~q $end
$var wire 1 ]( B_Procesador|B_Program_counter|FF6~q $end
$var wire 1 ^( B_Procesador|B_GPR|FF5~q $end
$var wire 1 _( B_Procesador|B_Program_counter|FF5~q $end
$var wire 1 `( B_Procesador|B_GPR|FF4~q $end
$var wire 1 a( B_Procesador|B_Program_counter|FF4~q $end
$var wire 1 b( B_Procesador|B_GPR|FF3~q $end
$var wire 1 c( B_Procesador|B_Program_counter|FF3~q $end
$var wire 1 d( B_Procesador|B_GPR|FF2~q $end
$var wire 1 e( B_Procesador|B_Program_counter|D[2]~1_combout $end
$var wire 1 f( B_Procesador|B_Program_counter|D[2]~2_combout $end
$var wire 1 g( B_Procesador|B_Program_counter|FF2~q $end
$var wire 1 h( B_Procesador|B_GPR|FF1~q $end
$var wire 1 i( B_Procesador|B_Program_counter|FF1~q $end
$var wire 1 j( B_Procesador|B_GPR|FF19~q $end
$var wire 1 k( B_Procesador|B_Control|D[35]~23_combout $end
$var wire 1 l( B_Procesador|B_Control|FF35~q $end
$var wire 1 m( B_Procesador|B_Control|FF36~q $end
$var wire 1 n( B_Procesador|B_Control|FF37~q $end
$var wire 1 o( B_Procesador|B_Control|FF38~q $end
$var wire 1 p( B_Procesador|B_Control|FF39~q $end
$var wire 1 q( B_Procesador|B_Control|FF40~q $end
$var wire 1 r( B_Procesador|B_Control|FF41~q $end
$var wire 1 s( B_Procesador|B_Control|FF42~q $end
$var wire 1 t( B_Procesador|B_Control|FF43~q $end
$var wire 1 u( B_Procesador|B_Control|FF44~q $end
$var wire 1 v( B_Procesador|B_Control|FF45~q $end
$var wire 1 w( B_Procesador|B_Program_counter|D~0_combout $end
$var wire 1 x( B_Procesador|B_Program_counter|FF0~q $end
$var wire 1 y( B_Procesador|B_GPR|FF16~q $end
$var wire 1 z( B_Procesador|B_Control|D[21]~26_combout $end
$var wire 1 {( B_Procesador|B_Control|D[21]~27_combout $end
$var wire 1 |( B_Procesador|B_Control|D[21]~20_combout $end
$var wire 1 }( B_Procesador|B_Control|FF21~q $end
$var wire 1 ~( B_Procesador|B_Control|FF22~q $end
$var wire 1 !) B_Procesador|B_Control|FF23~q $end
$var wire 1 ") B_Procesador|B_Control|FF0~q $end
$var wire 1 #) B_Procesador|B_Control|FF1~0_combout $end
$var wire 1 $) B_Procesador|B_Control|FF1~q $end
$var wire 1 %) B_Procesador|B_Control|Ena_Mp~0_combout $end
$var wire 1 &) B_Procesador|B_Control|D[20]~25_combout $end
$var wire 1 ') B_Procesador|B_Control|FF20~q $end
$var wire 1 () B_Procesador|B_Control|FF33~q $end
$var wire 1 )) B_Procesador|B_Control|FF34~q $end
$var wire 1 *) B_Procesador|B_Program_counter|ENA [15] $end
$var wire 1 +) B_Procesador|B_Program_counter|ENA [14] $end
$var wire 1 ,) B_Procesador|B_Program_counter|ENA [13] $end
$var wire 1 -) B_Procesador|B_Program_counter|ENA [12] $end
$var wire 1 .) B_Procesador|B_Program_counter|ENA [11] $end
$var wire 1 /) B_Procesador|B_Program_counter|ENA [10] $end
$var wire 1 0) B_Procesador|B_Program_counter|ENA [9] $end
$var wire 1 1) B_Procesador|B_Program_counter|ENA [8] $end
$var wire 1 2) B_Procesador|B_Program_counter|ENA [7] $end
$var wire 1 3) B_Procesador|B_Program_counter|ENA [6] $end
$var wire 1 4) B_Procesador|B_Program_counter|ENA [5] $end
$var wire 1 5) B_Procesador|B_Program_counter|ENA [4] $end
$var wire 1 6) B_Procesador|B_Program_counter|ENA [3] $end
$var wire 1 7) B_Procesador|B_Program_counter|ENA [2] $end
$var wire 1 8) B_Procesador|B_Program_counter|ENA [1] $end
$var wire 1 9) B_Procesador|B_Program_counter|ENA [0] $end
$var wire 1 :) B_Procesador|B_Program_counter|D [15] $end
$var wire 1 ;) B_Procesador|B_Program_counter|D [14] $end
$var wire 1 <) B_Procesador|B_Program_counter|D [13] $end
$var wire 1 =) B_Procesador|B_Program_counter|D [12] $end
$var wire 1 >) B_Procesador|B_Program_counter|D [11] $end
$var wire 1 ?) B_Procesador|B_Program_counter|D [10] $end
$var wire 1 @) B_Procesador|B_Program_counter|D [9] $end
$var wire 1 A) B_Procesador|B_Program_counter|D [8] $end
$var wire 1 B) B_Procesador|B_Program_counter|D [7] $end
$var wire 1 C) B_Procesador|B_Program_counter|D [6] $end
$var wire 1 D) B_Procesador|B_Program_counter|D [5] $end
$var wire 1 E) B_Procesador|B_Program_counter|D [4] $end
$var wire 1 F) B_Procesador|B_Program_counter|D [3] $end
$var wire 1 G) B_Procesador|B_Program_counter|D [2] $end
$var wire 1 H) B_Procesador|B_Program_counter|D [1] $end
$var wire 1 I) B_Procesador|B_Program_counter|D [0] $end
$var wire 1 J) B_Procesador|B_Control|D [99] $end
$var wire 1 K) B_Procesador|B_Control|D [98] $end
$var wire 1 L) B_Procesador|B_Control|D [97] $end
$var wire 1 M) B_Procesador|B_Control|D [96] $end
$var wire 1 N) B_Procesador|B_Control|D [95] $end
$var wire 1 O) B_Procesador|B_Control|D [94] $end
$var wire 1 P) B_Procesador|B_Control|D [93] $end
$var wire 1 Q) B_Procesador|B_Control|D [92] $end
$var wire 1 R) B_Procesador|B_Control|D [91] $end
$var wire 1 S) B_Procesador|B_Control|D [90] $end
$var wire 1 T) B_Procesador|B_Control|D [89] $end
$var wire 1 U) B_Procesador|B_Control|D [88] $end
$var wire 1 V) B_Procesador|B_Control|D [87] $end
$var wire 1 W) B_Procesador|B_Control|D [86] $end
$var wire 1 X) B_Procesador|B_Control|D [85] $end
$var wire 1 Y) B_Procesador|B_Control|D [84] $end
$var wire 1 Z) B_Procesador|B_Control|D [83] $end
$var wire 1 [) B_Procesador|B_Control|D [82] $end
$var wire 1 \) B_Procesador|B_Control|D [81] $end
$var wire 1 ]) B_Procesador|B_Control|D [80] $end
$var wire 1 ^) B_Procesador|B_Control|D [79] $end
$var wire 1 _) B_Procesador|B_Control|D [78] $end
$var wire 1 `) B_Procesador|B_Control|D [77] $end
$var wire 1 a) B_Procesador|B_Control|D [76] $end
$var wire 1 b) B_Procesador|B_Control|D [75] $end
$var wire 1 c) B_Procesador|B_Control|D [74] $end
$var wire 1 d) B_Procesador|B_Control|D [73] $end
$var wire 1 e) B_Procesador|B_Control|D [72] $end
$var wire 1 f) B_Procesador|B_Control|D [71] $end
$var wire 1 g) B_Procesador|B_Control|D [70] $end
$var wire 1 h) B_Procesador|B_Control|D [69] $end
$var wire 1 i) B_Procesador|B_Control|D [68] $end
$var wire 1 j) B_Procesador|B_Control|D [67] $end
$var wire 1 k) B_Procesador|B_Control|D [66] $end
$var wire 1 l) B_Procesador|B_Control|D [65] $end
$var wire 1 m) B_Procesador|B_Control|D [64] $end
$var wire 1 n) B_Procesador|B_Control|D [63] $end
$var wire 1 o) B_Procesador|B_Control|D [62] $end
$var wire 1 p) B_Procesador|B_Control|D [61] $end
$var wire 1 q) B_Procesador|B_Control|D [60] $end
$var wire 1 r) B_Procesador|B_Control|D [59] $end
$var wire 1 s) B_Procesador|B_Control|D [58] $end
$var wire 1 t) B_Procesador|B_Control|D [57] $end
$var wire 1 u) B_Procesador|B_Control|D [56] $end
$var wire 1 v) B_Procesador|B_Control|D [55] $end
$var wire 1 w) B_Procesador|B_Control|D [54] $end
$var wire 1 x) B_Procesador|B_Control|D [53] $end
$var wire 1 y) B_Procesador|B_Control|D [52] $end
$var wire 1 z) B_Procesador|B_Control|D [51] $end
$var wire 1 {) B_Procesador|B_Control|D [50] $end
$var wire 1 |) B_Procesador|B_Control|D [49] $end
$var wire 1 }) B_Procesador|B_Control|D [48] $end
$var wire 1 ~) B_Procesador|B_Control|D [47] $end
$var wire 1 !* B_Procesador|B_Control|D [46] $end
$var wire 1 "* B_Procesador|B_Control|D [45] $end
$var wire 1 #* B_Procesador|B_Control|D [44] $end
$var wire 1 $* B_Procesador|B_Control|D [43] $end
$var wire 1 %* B_Procesador|B_Control|D [42] $end
$var wire 1 &* B_Procesador|B_Control|D [41] $end
$var wire 1 '* B_Procesador|B_Control|D [40] $end
$var wire 1 (* B_Procesador|B_Control|D [39] $end
$var wire 1 )* B_Procesador|B_Control|D [38] $end
$var wire 1 ** B_Procesador|B_Control|D [37] $end
$var wire 1 +* B_Procesador|B_Control|D [36] $end
$var wire 1 ,* B_Procesador|B_Control|D [35] $end
$var wire 1 -* B_Procesador|B_Control|D [34] $end
$var wire 1 .* B_Procesador|B_Control|D [33] $end
$var wire 1 /* B_Procesador|B_Control|D [32] $end
$var wire 1 0* B_Procesador|B_Control|D [31] $end
$var wire 1 1* B_Procesador|B_Control|D [30] $end
$var wire 1 2* B_Procesador|B_Control|D [29] $end
$var wire 1 3* B_Procesador|B_Control|D [28] $end
$var wire 1 4* B_Procesador|B_Control|D [27] $end
$var wire 1 5* B_Procesador|B_Control|D [26] $end
$var wire 1 6* B_Procesador|B_Control|D [25] $end
$var wire 1 7* B_Procesador|B_Control|D [24] $end
$var wire 1 8* B_Procesador|B_Control|D [23] $end
$var wire 1 9* B_Procesador|B_Control|D [22] $end
$var wire 1 :* B_Procesador|B_Control|D [21] $end
$var wire 1 ;* B_Procesador|B_Control|D [20] $end
$var wire 1 <* B_Procesador|B_Control|D [19] $end
$var wire 1 =* B_Procesador|B_Control|D [18] $end
$var wire 1 >* B_Procesador|B_Control|D [17] $end
$var wire 1 ?* B_Procesador|B_Control|D [16] $end
$var wire 1 @* B_Procesador|B_Control|D [15] $end
$var wire 1 A* B_Procesador|B_Control|D [14] $end
$var wire 1 B* B_Procesador|B_Control|D [13] $end
$var wire 1 C* B_Procesador|B_Control|D [12] $end
$var wire 1 D* B_Procesador|B_Control|D [11] $end
$var wire 1 E* B_Procesador|B_Control|D [10] $end
$var wire 1 F* B_Procesador|B_Control|D [9] $end
$var wire 1 G* B_Procesador|B_Control|D [8] $end
$var wire 1 H* B_Procesador|B_Control|D [7] $end
$var wire 1 I* B_Procesador|B_Control|D [6] $end
$var wire 1 J* B_Procesador|B_Control|D [5] $end
$var wire 1 K* B_Procesador|B_Control|D [4] $end
$var wire 1 L* B_Procesador|B_Control|D [3] $end
$var wire 1 M* B_Procesador|B_Control|D [2] $end
$var wire 1 N* B_Procesador|B_Control|D [1] $end
$var wire 1 O* B_Procesador|B_Control|D [0] $end
$var wire 1 P* B_Procesador|B_ALU|B_Control|D [5] $end
$var wire 1 Q* B_Procesador|B_ALU|B_Control|D [4] $end
$var wire 1 R* B_Procesador|B_ALU|B_Control|D [3] $end
$var wire 1 S* B_Procesador|B_ALU|B_Control|D [2] $end
$var wire 1 T* B_Procesador|B_ALU|B_Control|D [1] $end
$var wire 1 U* B_Procesador|B_ALU|B_Control|D [0] $end
$var wire 1 V* B_Procesador|B_ALU|B_Control|B_Counter|ENA [3] $end
$var wire 1 W* B_Procesador|B_ALU|B_Control|B_Counter|ENA [2] $end
$var wire 1 X* B_Procesador|B_ALU|B_Control|B_Counter|ENA [1] $end
$var wire 1 Y* B_Procesador|B_ALU|B_Control|B_Counter|ENA [0] $end
$var wire 1 Z* B_MemoryRAM|altsyncram_component|auto_generated|q_a [15] $end
$var wire 1 [* B_MemoryRAM|altsyncram_component|auto_generated|q_a [14] $end
$var wire 1 \* B_MemoryRAM|altsyncram_component|auto_generated|q_a [13] $end
$var wire 1 ]* B_MemoryRAM|altsyncram_component|auto_generated|q_a [12] $end
$var wire 1 ^* B_MemoryRAM|altsyncram_component|auto_generated|q_a [11] $end
$var wire 1 _* B_MemoryRAM|altsyncram_component|auto_generated|q_a [10] $end
$var wire 1 `* B_MemoryRAM|altsyncram_component|auto_generated|q_a [9] $end
$var wire 1 a* B_MemoryRAM|altsyncram_component|auto_generated|q_a [8] $end
$var wire 1 b* B_MemoryRAM|altsyncram_component|auto_generated|q_a [7] $end
$var wire 1 c* B_MemoryRAM|altsyncram_component|auto_generated|q_a [6] $end
$var wire 1 d* B_MemoryRAM|altsyncram_component|auto_generated|q_a [5] $end
$var wire 1 e* B_MemoryRAM|altsyncram_component|auto_generated|q_a [4] $end
$var wire 1 f* B_MemoryRAM|altsyncram_component|auto_generated|q_a [3] $end
$var wire 1 g* B_MemoryRAM|altsyncram_component|auto_generated|q_a [2] $end
$var wire 1 h* B_MemoryRAM|altsyncram_component|auto_generated|q_a [1] $end
$var wire 1 i* B_MemoryRAM|altsyncram_component|auto_generated|q_a [0] $end
$var wire 1 j* B_Procesador|B_DirMdMux|DirMd [15] $end
$var wire 1 k* B_Procesador|B_DirMdMux|DirMd [14] $end
$var wire 1 l* B_Procesador|B_DirMdMux|DirMd [13] $end
$var wire 1 m* B_Procesador|B_DirMdMux|DirMd [12] $end
$var wire 1 n* B_Procesador|B_DirMdMux|DirMd [11] $end
$var wire 1 o* B_Procesador|B_DirMdMux|DirMd [10] $end
$var wire 1 p* B_Procesador|B_DirMdMux|DirMd [9] $end
$var wire 1 q* B_Procesador|B_DirMdMux|DirMd [8] $end
$var wire 1 r* B_Procesador|B_DirMdMux|DirMd [7] $end
$var wire 1 s* B_Procesador|B_DirMdMux|DirMd [6] $end
$var wire 1 t* B_Procesador|B_DirMdMux|DirMd [5] $end
$var wire 1 u* B_Procesador|B_DirMdMux|DirMd [4] $end
$var wire 1 v* B_Procesador|B_DirMdMux|DirMd [3] $end
$var wire 1 w* B_Procesador|B_DirMdMux|DirMd [2] $end
$var wire 1 x* B_Procesador|B_DirMdMux|DirMd [1] $end
$var wire 1 y* B_Procesador|B_DirMdMux|DirMd [0] $end
$var wire 1 z* B_MemoryROM|altsyncram_component|auto_generated|q_a [22] $end
$var wire 1 {* B_MemoryROM|altsyncram_component|auto_generated|q_a [21] $end
$var wire 1 |* B_MemoryROM|altsyncram_component|auto_generated|q_a [20] $end
$var wire 1 }* B_MemoryROM|altsyncram_component|auto_generated|q_a [19] $end
$var wire 1 ~* B_MemoryROM|altsyncram_component|auto_generated|q_a [18] $end
$var wire 1 !+ B_MemoryROM|altsyncram_component|auto_generated|q_a [17] $end
$var wire 1 "+ B_MemoryROM|altsyncram_component|auto_generated|q_a [16] $end
$var wire 1 #+ B_MemoryROM|altsyncram_component|auto_generated|q_a [15] $end
$var wire 1 $+ B_MemoryROM|altsyncram_component|auto_generated|q_a [14] $end
$var wire 1 %+ B_MemoryROM|altsyncram_component|auto_generated|q_a [13] $end
$var wire 1 &+ B_MemoryROM|altsyncram_component|auto_generated|q_a [12] $end
$var wire 1 '+ B_MemoryROM|altsyncram_component|auto_generated|q_a [11] $end
$var wire 1 (+ B_MemoryROM|altsyncram_component|auto_generated|q_a [10] $end
$var wire 1 )+ B_MemoryROM|altsyncram_component|auto_generated|q_a [9] $end
$var wire 1 *+ B_MemoryROM|altsyncram_component|auto_generated|q_a [8] $end
$var wire 1 ++ B_MemoryROM|altsyncram_component|auto_generated|q_a [7] $end
$var wire 1 ,+ B_MemoryROM|altsyncram_component|auto_generated|q_a [6] $end
$var wire 1 -+ B_MemoryROM|altsyncram_component|auto_generated|q_a [5] $end
$var wire 1 .+ B_MemoryROM|altsyncram_component|auto_generated|q_a [4] $end
$var wire 1 /+ B_MemoryROM|altsyncram_component|auto_generated|q_a [3] $end
$var wire 1 0+ B_MemoryROM|altsyncram_component|auto_generated|q_a [2] $end
$var wire 1 1+ B_MemoryROM|altsyncram_component|auto_generated|q_a [1] $end
$var wire 1 2+ B_MemoryROM|altsyncram_component|auto_generated|q_a [0] $end
$var wire 1 3+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a0_PORTADATAOUT_bus [0] $end
$var wire 1 4+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a1_PORTADATAOUT_bus [0] $end
$var wire 1 5+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a2_PORTADATAOUT_bus [0] $end
$var wire 1 6+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a3_PORTADATAOUT_bus [0] $end
$var wire 1 7+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a4_PORTADATAOUT_bus [0] $end
$var wire 1 8+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a5_PORTADATAOUT_bus [0] $end
$var wire 1 9+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a6_PORTADATAOUT_bus [0] $end
$var wire 1 :+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a7_PORTADATAOUT_bus [0] $end
$var wire 1 ;+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a8_PORTADATAOUT_bus [0] $end
$var wire 1 <+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a9_PORTADATAOUT_bus [0] $end
$var wire 1 =+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a10_PORTADATAOUT_bus [0] $end
$var wire 1 >+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a11_PORTADATAOUT_bus [0] $end
$var wire 1 ?+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a12_PORTADATAOUT_bus [0] $end
$var wire 1 @+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a13_PORTADATAOUT_bus [0] $end
$var wire 1 A+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a14_PORTADATAOUT_bus [0] $end
$var wire 1 B+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a15_PORTADATAOUT_bus [0] $end
$var wire 1 C+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a16_PORTADATAOUT_bus [0] $end
$var wire 1 D+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a17_PORTADATAOUT_bus [0] $end
$var wire 1 E+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a18_PORTADATAOUT_bus [0] $end
$var wire 1 F+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a19_PORTADATAOUT_bus [0] $end
$var wire 1 G+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a20_PORTADATAOUT_bus [0] $end
$var wire 1 H+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a21_PORTADATAOUT_bus [0] $end
$var wire 1 I+ B_MemoryROM|altsyncram_component|auto_generated|ram_block1a22_PORTADATAOUT_bus [0] $end
$var wire 1 J+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a0_PORTADATAOUT_bus [0] $end
$var wire 1 K+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a1_PORTADATAOUT_bus [0] $end
$var wire 1 L+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a2_PORTADATAOUT_bus [0] $end
$var wire 1 M+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a3_PORTADATAOUT_bus [0] $end
$var wire 1 N+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a4_PORTADATAOUT_bus [0] $end
$var wire 1 O+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a5_PORTADATAOUT_bus [0] $end
$var wire 1 P+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a6_PORTADATAOUT_bus [0] $end
$var wire 1 Q+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a7_PORTADATAOUT_bus [0] $end
$var wire 1 R+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a8_PORTADATAOUT_bus [0] $end
$var wire 1 S+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a9_PORTADATAOUT_bus [0] $end
$var wire 1 T+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a10_PORTADATAOUT_bus [0] $end
$var wire 1 U+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a11_PORTADATAOUT_bus [0] $end
$var wire 1 V+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a12_PORTADATAOUT_bus [0] $end
$var wire 1 W+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a13_PORTADATAOUT_bus [0] $end
$var wire 1 X+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a14_PORTADATAOUT_bus [0] $end
$var wire 1 Y+ B_MemoryRAM|altsyncram_component|auto_generated|ram_block1a15_PORTADATAOUT_bus [0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
0"
1#
03
02
01
00
0/
0.
0-
0,
0+
0*
0)
0(
0'
0&
0%
0$
0C
0B
0A
0@
0?
0>
0=
0<
0;
0:
09
08
07
06
05
04
1I!
0H!
0G!
0F!
0E!
0D!
0C!
0B!
0A!
0@!
0?!
0>!
0=!
0<!
0;!
0:!
09!
08!
07!
06!
05!
04!
03!
02!
01!
00!
0/!
0.!
0-!
0,!
0+!
0*!
0)!
0(!
0'!
0&!
0%!
0$!
0#!
0"!
0!!
0~
0}
0|
0{
0z
0y
0x
0w
0v
0u
0t
0s
0r
0q
0p
0o
0n
0m
0l
0k
0j
0i
0h
0g
0f
0e
0d
0c
0b
0a
0`
0_
0^
0]
0\
0[
0Z
0Y
0X
0W
0V
0U
0T
0S
0R
0Q
0P
0O
0N
0M
0L
0K
0J
0I
0H
0G
0F
0E
0D
0`!
0_!
0^!
0]!
0\!
0[!
0Z!
0Y!
0X!
0W!
0V!
0U!
0T!
0S!
0R!
0Q!
0P!
0O!
0N!
0M!
0L!
0K!
0J!
1a!
xb!
0c!
1d!
xe!
1f!
1g!
1h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
0r!
0s!
0t!
0u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
03"
04"
05"
06"
07"
08"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
1B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
0R"
0S"
0T"
0U"
0V"
0W"
0X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
0r"
0s"
0t"
0u"
0v"
0w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
0!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
04#
05#
06#
07#
08#
09#
0:#
0;#
0<#
0=#
0>#
0?#
0@#
0A#
0B#
0C#
0D#
0E#
0F#
0G#
1H#
0I#
1J#
0K#
0L#
1M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
1`#
0a#
0b#
0c#
0d#
0e#
0f#
1g#
0h#
0i#
0j#
0k#
0l#
1m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
1x#
1y#
1z#
0{#
0|#
0}#
0~#
0!$
1"$
0#$
1$$
0%$
0&$
1'$
0($
0)$
0*$
0+$
0,$
1-$
0.$
1/$
10$
01$
02$
03$
14$
05$
16$
17$
08$
09$
0:$
0;$
0<$
0=$
0>$
0?$
0@$
0A$
0B$
1C$
0D$
0E$
0F$
1G$
0H$
0I$
1J$
0K$
0L$
1M$
0N$
0O$
1P$
0Q$
0R$
1S$
0T$
0U$
1V$
0W$
0X$
1Y$
0Z$
0[$
1\$
0]$
0^$
0_$
1`$
0a$
0b$
1c$
0d$
0e$
0f$
0g$
0h$
0i$
0j$
0k$
0l$
0m$
0n$
0o$
0p$
0q$
0r$
0s$
0t$
0u$
0v$
0w$
0x$
0y$
0z$
0{$
0|$
0}$
0~$
0!%
0"%
0#%
0$%
0%%
0&%
0'%
0(%
0)%
0*%
0+%
0,%
0-%
0.%
0/%
00%
01%
02%
03%
04%
05%
06%
07%
08%
09%
1:%
0;%
0<%
0=%
0>%
0?%
0@%
0A%
0B%
1C%
0D%
0E%
0F%
0G%
0H%
0I%
0J%
0K%
0L%
0M%
0N%
0O%
0P%
0Q%
0R%
0S%
0T%
0U%
0V%
0W%
0X%
0Y%
0Z%
0[%
0\%
0]%
0^%
0_%
0`%
0a%
0b%
0c%
0d%
0e%
0f%
0g%
0h%
0i%
0j%
0k%
0l%
0m%
0n%
0o%
0p%
0q%
0r%
0s%
0t%
0u%
0v%
0w%
0x%
0y%
0z%
0{%
0|%
0}%
0~%
0!&
0"&
0#&
0$&
0%&
0&&
0'&
0(&
0)&
0*&
0+&
0,&
0-&
1.&
1/&
00&
01&
02&
03&
04&
05&
06&
07&
08&
09&
0:&
0;&
0<&
1=&
0>&
0?&
0@&
0A&
0B&
0C&
0D&
1E&
0F&
0G&
0H&
0I&
0J&
0K&
0L&
1M&
0N&
0O&
0P&
0Q&
0R&
0S&
0T&
1U&
0V&
0W&
0X&
0Y&
0Z&
0[&
0\&
1]&
0^&
0_&
0`&
0a&
0b&
0c&
0d&
1e&
0f&
0g&
0h&
0i&
0j&
0k&
0l&
0m&
0n&
0o&
0p&
0q&
0r&
0s&
0t&
0u&
0v&
0w&
0x&
0y&
0z&
0{&
0|&
0}&
0~&
0!'
0"'
0#'
0$'
0%'
0&'
0''
0('
0)'
0*'
0+'
0,'
0-'
0.'
0/'
00'
01'
02'
03'
04'
05'
06'
07'
08'
09'
0:'
0;'
0<'
0='
0>'
0?'
0@'
0A'
1B'
0C'
0D'
0E'
0F'
0G'
0H'
0I'
0J'
0K'
0L'
0M'
0N'
0O'
0P'
0Q'
0R'
0S'
0T'
0U'
0V'
0W'
0X'
0Y'
0Z'
0['
0\'
0]'
0^'
0_'
0`'
0a'
1b'
0c'
0d'
0e'
0f'
0g'
0h'
0i'
0j'
0k'
0l'
0m'
0n'
0o'
0p'
0q'
0r'
0s'
0t'
0u'
0v'
0w'
0x'
0y'
0z'
0{'
0|'
0}'
0~'
0!(
0"(
0#(
0$(
1%(
0&(
0'(
0((
0)(
0*(
0+(
0,(
0-(
0.(
0/(
00(
01(
02(
03(
04(
05(
06(
07(
08(
09(
0:(
0;(
0<(
0=(
0>(
0?(
0@(
0A(
0B(
0C(
0D(
0E(
0F(
0G(
0H(
0I(
0J(
0K(
0L(
1M(
0N(
1O(
0P(
1Q(
0R(
0S(
1T(
0U(
0V(
0W(
0X(
1Y(
1Z(
0[(
0\(
0](
0^(
0_(
0`(
0a(
0b(
0c(
0d(
0e(
0f(
0g(
0h(
0i(
0j(
0k(
0l(
0m(
0n(
0o(
0p(
0q(
0r(
0s(
0t(
0u(
0v(
0w(
0x(
0y(
0z(
0{(
0|(
0}(
0~(
0!)
0")
1#)
0$)
1%)
0&)
0')
0()
0))
09)
z8)
07)
z6)
05)
z4)
03)
z2)
01)
z0)
0/)
z.)
0-)
z,)
0+)
z*)
0I)
0H)
zG)
0F)
0E)
0D)
0C)
0B)
0A)
0@)
0?)
0>)
0=)
0<)
0;)
0:)
1O*
zN*
zM*
zL*
0K*
zJ*
zI*
zH*
zG*
0F*
0E*
zD*
zC*
zB*
zA*
z@*
z?*
z>*
z=*
z<*
z;*
z:*
z9*
z8*
z7*
06*
z5*
04*
z3*
z2*
z1*
z0*
z/*
z.*
z-*
z,*
z+*
z**
z)*
z(*
z'*
z&*
z%*
z$*
z#*
z"*
z!*
z~)
z})
z|)
z{)
zz)
zy)
zx)
zw)
zv)
zu)
zt)
zs)
zr)
zq)
zp)
zo)
zn)
zm)
zl)
zk)
zj)
zi)
zh)
zg)
zf)
ze)
zd)
zc)
zb)
za)
z`)
z_)
z^)
z])
z\)
z[)
zZ)
zY)
zX)
zW)
zV)
zU)
zT)
zS)
zR)
zQ)
zP)
zO)
zN)
zM)
zL)
zK)
zJ)
zU*
0T*
0S*
zR*
0Q*
zP*
zY*
0X*
0W*
0V*
0i*
0h*
0g*
0f*
0e*
0d*
0c*
0b*
0a*
0`*
0_*
0^*
0]*
0\*
0[*
0Z*
0y*
0x*
0w*
0v*
0u*
0t*
0s*
0r*
zq*
zp*
zo*
zn*
zm*
zl*
zk*
zj*
02+
01+
00+
0/+
0.+
0-+
0,+
0++
0*+
0)+
0(+
0'+
0&+
0%+
0$+
0#+
0"+
0!+
0~*
0}*
0|*
0{*
0z*
03+
04+
05+
06+
07+
08+
09+
0:+
0;+
0<+
0=+
0>+
0?+
0@+
0A+
0B+
0C+
0D+
0E+
0F+
0G+
0H+
0I+
0J+
0K+
0L+
0M+
0N+
0O+
0P+
0Q+
0R+
0S+
0T+
0U+
0V+
0W+
0X+
0Y+
$end
#10000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#20000
0!
0I#
1b!
#30000
1!
1I#
0b!
14+
15+
1E+
11+
10+
1~*
0$)
1K#
1j!
1k!
1{!
0C"
1D"
1_!
1^!
1N!
0H!
1G!
#40000
0!
0I#
1b!
#50000
1!
1I#
0b!
1h(
1d(
1Q#
1U#
0K#
1]$
1h'
1z(
1|'
0b'
0.&
1-&
1q%
0c$
1+$
1q#
1k#
0g#
0`#
1T#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
1^$
1i'
1{(
0%(
0/&
0e&
0]&
0U&
0M&
0E&
0=&
0a#
1K*
0H#
0a!
1m'
1m$
1Z'
15$
1l'
1X'
1o'
1Y'
1['
1^'
#60000
0!
0I#
1b!
#70000
1!
1I#
0b!
0L#
1]#
0U#
0M#
1j#
0c#
0\#
1F"
0E"
1E!
0F!
1U(
1T*
0K*
#80000
0!
0I#
1b!
#90000
1!
1I#
0b!
1V(
1l#
1^#
0]#
0T(
11(
0T*
0j#
1G"
0F"
1D!
0E!
0U(
19$
#100000
0!
0I#
1b!
#110000
1!
1I#
0b!
0V(
1p'
1_'
1:$
0l#
1_#
0^#
1q'
1t$
1`'
1T(
01(
0Y(
1v$
1<$
1H"
0G"
1C!
0D!
0B'
09$
19)
1f(
0Z(
0O*
1I)
1H)
1F)
1E)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#120000
0!
0I#
1b!
#130000
1!
1I#
0b!
0")
0:$
1x(
1r'
1a'
1=$
0_#
1#)
1M#
0I)
1;%
1C(
1q$
1A(
1W'
1Y(
0v$
0<$
1B"
1""
13"
14"
1\"
0H"
1I!
1C
12
11
1/!
0C!
1%)
1r$
0m$
0X'
1%%
09)
0f(
1Z(
0;%
1H#
1a!
1X'
0l'
0Y'
1I'
1O*
0H)
0F)
0E)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
1Y'
0o'
0['
1J'
1['
0^'
1L'
1^'
1O'
#140000
0!
0I#
1b!
#150000
1!
1I#
0b!
1")
1L#
1$)
0=$
0#)
0B"
1C"
0\"
0I!
1H!
0/!
#160000
0!
0I#
1b!
#170000
1!
1I#
0b!
1F+
04+
05+
1G+
0E+
1}*
01+
00+
1|*
0~*
0$)
1K#
1|!
0j!
0k!
1}!
0{!
0C"
1D"
1M!
0_!
0^!
1L!
0N!
0H!
1G!
#180000
0!
0I#
1b!
#190000
1!
1I#
0b!
1j(
0h(
0d(
1R#
0Q#
1U#
0K#
0{(
0z(
0|'
1:&
10&
1.&
0q%
0C%
16%
1c$
0/$
0+$
0]$
0h'
0q#
1\#
1E"
0D"
1F!
0G!
0%)
0['
0L'
0m'
0Z'
1k'
1]'
1s'
1l'
0X'
0I'
0^$
0i'
1K*
0H#
0a!
0O'
1o'
0Y'
0J'
0k'
0r$
1m$
0]'
05$
0o'
0%%
0^'
#200000
0!
0I#
1b!
#210000
1!
1I#
0b!
0L#
1]#
0U#
0M#
1j#
0\#
1F"
0E"
1E!
0F!
1U(
1T*
0K*
#220000
0!
0I#
1b!
#230000
1!
1I#
0b!
1V(
1l#
1^#
0]#
0T(
0T*
0j#
1G"
0F"
1D!
0E!
0U(
19$
#240000
0!
0I#
1b!
#250000
1!
1I#
0b!
0V(
0p'
0_'
1:$
0l#
1_#
0^#
0q'
0t$
0`'
1T(
0Y(
1v$
1<$
1H"
0G"
1C!
0D!
1B'
09$
19)
1f(
0Z(
1;%
0O*
1H)
1F)
1E)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#260000
0!
0I#
1b!
#270000
1!
1I#
0b!
0")
1C'
0:$
0x(
1i(
0r'
0a'
1=$
0_#
1#)
1M#
1I)
0;%
0H)
17)
0C(
0s'
0q$
0A(
0l'
0W'
1Y(
0v$
0<$
1B"
0""
1#"
03"
04"
1\"
0H"
1I!
0C
1B
02
01
1/!
0C!
1%)
07)
0m$
09)
0f(
1Z(
1H#
1a!
1O*
0I)
0F)
0E)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#280000
0!
0I#
1b!
#290000
1!
1I#
0b!
1")
1D'
1L#
1$)
0=$
0#)
1z(
1E'
0B"
1C"
0\"
0I!
1H!
0/!
1F'
#300000
0!
0I#
1b!
#310000
1!
1I#
0b!
13+
1C+
14+
15+
16+
1I+
0G+
12+
1"+
11+
10+
1/+
1z*
0|*
0$)
1K#
1i!
1y!
1j!
1k!
1l!
1!"
0}!
0C"
1D"
1`!
1P!
1_!
1^!
1]!
1J!
0L!
0H!
1G!
#320000
0!
0I#
1b!
#330000
1!
1I#
0b!
1y(
1h(
1d(
1b(
1X#
0R#
1N#
1U#
0K#
1W#
1]$
1h'
1G'
1x$
1{(
1|'
0:&
00&
0.&
1q%
1C%
06%
0c$
1/$
1+$
1i$
1E"
0D"
1F!
0G!
0%)
1^$
1i'
1H'
1$%
1|(
1j$
0H#
0a!
1m'
1m$
1Z'
15$
1I'
1K'
14(
1t'
1l'
1X'
1J'
1s'
1o'
1Y'
1L'
1u'
1['
1O'
1x'
1^'
#340000
0!
0I#
1b!
#350000
1!
1I#
0b!
0L#
1}(
0U#
0M#
0x$
0W#
1W"
0E"
14!
0F!
0|(
#360000
0!
0I#
1b!
#370000
1!
1I#
0b!
1~(
0}(
19)
1w(
17)
1e(
15)
13)
1+)
1-)
1/)
11)
19%
1X"
0W"
13!
04!
1I)
1H)
1F)
1f(
1+(
1j%
1Y%
1H%
1>%
1=%
1<%
1;%
#380000
0!
0I#
1b!
#390000
1!
1I#
0b!
1!)
0~(
1x(
1g(
1c(
0O*
09)
0w(
0e(
03)
0+)
0-)
0/)
01)
09%
1Y"
0X"
1""
1$"
1%"
12!
03!
1C
1A
1@
0I)
0H)
0F)
0f(
0+(
0j%
0Y%
0H%
0>%
0=%
0;%
07)
0<%
05)
#400000
0!
0I#
1b!
#410000
1!
1I#
0b!
0")
0!)
1#)
1M#
1O*
1B"
0Y"
1I!
02!
1%)
1H#
1a!
#420000
0!
0I#
1b!
#430000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#440000
0!
0I#
1b!
#450000
1!
1I#
0b!
03+
0C+
0F+
04+
05+
06+
0I+
02+
0"+
0}*
01+
00+
0/+
0z*
0$)
1K#
0i!
0y!
0|!
0j!
0k!
0l!
0!"
0C"
1D"
0`!
0P!
0M!
0_!
0^!
0]!
0J!
0H!
1G!
#460000
0!
0I#
1b!
#470000
1!
1I#
0b!
0y(
0j(
0h(
0d(
0b(
0X#
0N#
1U#
0K#
1c#
1\#
0z(
0|'
1b'
1.&
0-&
0q%
1c$
0+$
0k#
1g#
1`#
0T#
0]$
0h'
0G'
0i$
1E"
0D"
1F!
0G!
0%)
0{(
1%(
0u'
0o'
0['
0L'
1/&
1e&
1]&
1U&
1M&
1E&
1=&
1a#
0^$
0i'
0H'
0$%
0j$
0H#
0a!
0x'
0^'
0O'
0m'
0m$
0Z'
05$
0I'
0K'
04(
0t'
0l'
0X'
0J'
0s'
0Y'
#480000
0!
0I#
1b!
#490000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
0Z(
1;%
0O*
1E)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
17)
1<%
15)
#500000
0!
0I#
1b!
#510000
1!
1I#
0b!
0")
0x(
0i(
0g(
0c(
1a(
0b#
1#)
1M#
1I)
0;%
1H)
07)
0<%
1f(
1F)
05)
0E)
1Y(
1B"
0""
0#"
0$"
0%"
1&"
0I"
1I!
0C
0B
0A
0@
1?
0B!
1%)
09)
0f(
1Z(
1H#
1a!
1O*
0I)
0H)
0F)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#520000
0!
0I#
1b!
#530000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#540000
0!
0I#
1b!
#550000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#560000
0!
0I#
1b!
#570000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#580000
0!
0I#
1b!
#590000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
1f(
0Z(
0O*
1I)
1H)
1F)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#600000
0!
0I#
1b!
#610000
1!
1I#
0b!
0")
1x(
0b#
1#)
1M#
0I)
1;%
1Y(
1B"
1""
0I"
1I!
1C
0B!
1%)
09)
0f(
1Z(
0;%
1H#
1a!
1O*
0H)
0F)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#620000
0!
0I#
1b!
#630000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#640000
0!
0I#
1b!
#650000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#660000
0!
0I#
1b!
#670000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#680000
0!
0I#
1b!
#690000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
1f(
0Z(
1;%
0O*
1H)
1F)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#700000
0!
0I#
1b!
#710000
1!
1I#
0b!
0")
0x(
1i(
0b#
1#)
1M#
1I)
0;%
0H)
17)
1Y(
1B"
0""
1#"
0I"
1I!
0C
1B
0B!
1%)
07)
09)
0f(
1Z(
1H#
1a!
1O*
0I)
0F)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#720000
0!
0I#
1b!
#730000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#740000
0!
0I#
1b!
#750000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#760000
0!
0I#
1b!
#770000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#780000
0!
0I#
1b!
#790000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
1f(
0Z(
0O*
1I)
1F)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#800000
0!
0I#
1b!
#810000
1!
1I#
0b!
0")
1x(
0b#
1#)
1M#
0I)
1;%
1Y(
1B"
1""
0I"
1I!
1C
0B!
1%)
17)
09)
0f(
1Z(
0;%
1H#
1a!
1O*
0F)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
07)
#820000
0!
0I#
1b!
#830000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#840000
0!
0I#
1b!
#850000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#860000
0!
0I#
1b!
#870000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#880000
0!
0I#
1b!
#890000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
1f(
0Z(
1;%
0O*
1F)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
17)
#900000
0!
0I#
1b!
#910000
1!
1I#
0b!
0")
0x(
0i(
1g(
0b#
1#)
1M#
1I)
0;%
1H)
07)
0f(
1Y(
1B"
0""
0#"
1$"
0I"
1I!
0C
0B
1A
0B!
1%)
09)
1Z(
1H#
1a!
1O*
0I)
0H)
0F)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#920000
0!
0I#
1b!
#930000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#940000
0!
0I#
1b!
#950000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#960000
0!
0I#
1b!
#970000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#980000
0!
0I#
1b!
#990000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
0Z(
0O*
1I)
1H)
1F)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1000000
0!
0I#
1b!
#1010000
1!
1I#
0b!
0")
1x(
0b#
1#)
1M#
0I)
1;%
1Y(
1B"
1""
0I"
1I!
1C
0B!
1%)
09)
1Z(
0;%
1H#
1a!
1O*
0H)
0F)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#1020000
0!
0I#
1b!
#1030000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1040000
0!
0I#
1b!
#1050000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1060000
0!
0I#
1b!
#1070000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1080000
0!
0I#
1b!
#1090000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
0Z(
1;%
0O*
1H)
1F)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1100000
0!
0I#
1b!
#1110000
1!
1I#
0b!
0")
0x(
1i(
0b#
1#)
1M#
1I)
0;%
0H)
17)
1<%
1Y(
1B"
0""
1#"
0I"
1I!
0C
1B
0B!
1%)
07)
0<%
09)
1Z(
1H#
1a!
1O*
0I)
0F)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#1120000
0!
0I#
1b!
#1130000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1140000
0!
0I#
1b!
#1150000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1160000
0!
0I#
1b!
#1170000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1180000
0!
0I#
1b!
#1190000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
0Z(
0O*
1I)
1F)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1200000
0!
0I#
1b!
#1210000
1!
1I#
0b!
0")
1x(
0b#
1#)
1M#
0I)
1;%
1Y(
1B"
1""
0I"
1I!
1C
0B!
1%)
17)
1<%
09)
1Z(
0;%
1H#
1a!
1O*
0F)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
07)
0<%
#1220000
0!
0I#
1b!
#1230000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1240000
0!
0I#
1b!
#1250000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1260000
0!
0I#
1b!
#1270000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1280000
0!
0I#
1b!
#1290000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
0Z(
1;%
0O*
1F)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
17)
1<%
#1300000
0!
0I#
1b!
#1310000
1!
1I#
0b!
0")
0x(
0i(
0g(
1c(
0b#
1#)
1M#
1I)
0;%
1H)
07)
0<%
1f(
0F)
15)
1=%
1Y(
1B"
0""
0#"
0$"
1%"
0I"
1I!
0C
0B
0A
1@
0B!
1%)
05)
0=%
09)
0f(
1Z(
1H#
1a!
1O*
0I)
0H)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#1320000
0!
0I#
1b!
#1330000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1340000
0!
0I#
1b!
#1350000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1360000
0!
0I#
1b!
#1370000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1380000
0!
0I#
1b!
#1390000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
1f(
0Z(
0O*
1I)
1H)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1400000
0!
0I#
1b!
#1410000
1!
1I#
0b!
0")
1x(
0b#
1#)
1M#
0I)
1;%
1Y(
1B"
1""
0I"
1I!
1C
0B!
1%)
09)
0f(
1Z(
0;%
1H#
1a!
1O*
0H)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#1420000
0!
0I#
1b!
#1430000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1440000
0!
0I#
1b!
#1450000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1460000
0!
0I#
1b!
#1470000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1480000
0!
0I#
1b!
#1490000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
1f(
0Z(
1;%
0O*
1H)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1500000
0!
0I#
1b!
#1510000
1!
1I#
0b!
0")
0x(
1i(
0b#
1#)
1M#
1I)
0;%
0H)
17)
1Y(
1B"
0""
1#"
0I"
1I!
0C
1B
0B!
1%)
07)
09)
0f(
1Z(
1H#
1a!
1O*
0I)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#1520000
0!
0I#
1b!
#1530000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1540000
0!
0I#
1b!
#1550000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1560000
0!
0I#
1b!
#1570000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1580000
0!
0I#
1b!
#1590000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
1f(
0Z(
0O*
1I)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1600000
0!
0I#
1b!
#1610000
1!
1I#
0b!
0")
1x(
0b#
1#)
1M#
0I)
1;%
1Y(
1B"
1""
0I"
1I!
1C
0B!
1%)
17)
09)
0f(
1Z(
0;%
1H#
1a!
1O*
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
07)
#1620000
0!
0I#
1b!
#1630000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1640000
0!
0I#
1b!
#1650000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1660000
0!
0I#
1b!
#1670000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1680000
0!
0I#
1b!
#1690000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
1f(
0Z(
1;%
0O*
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
17)
#1700000
0!
0I#
1b!
#1710000
1!
1I#
0b!
0")
0x(
0i(
1g(
0b#
1#)
1M#
1I)
0;%
1H)
07)
0f(
1Y(
1B"
0""
0#"
1$"
0I"
1I!
0C
0B
1A
0B!
1%)
09)
1Z(
1H#
1a!
1O*
0I)
0H)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#1720000
0!
0I#
1b!
#1730000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1740000
0!
0I#
1b!
#1750000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1760000
0!
0I#
1b!
#1770000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1780000
0!
0I#
1b!
#1790000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
0Z(
0O*
1I)
1H)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1800000
0!
0I#
1b!
#1810000
1!
1I#
0b!
0")
1x(
0b#
1#)
1M#
0I)
1;%
1Y(
1B"
1""
0I"
1I!
1C
0B!
1%)
09)
1Z(
0;%
1H#
1a!
1O*
0H)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#1820000
0!
0I#
1b!
#1830000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1840000
0!
0I#
1b!
#1850000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1860000
0!
0I#
1b!
#1870000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1880000
0!
0I#
1b!
#1890000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
0Z(
1;%
0O*
1H)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1900000
0!
0I#
1b!
#1910000
1!
1I#
0b!
0")
0x(
1i(
0b#
1#)
1M#
1I)
0;%
0H)
17)
1<%
1Y(
1B"
0""
1#"
0I"
1I!
0C
1B
0B!
1%)
07)
0<%
15)
1=%
09)
1Z(
1H#
1a!
05)
0=%
1O*
0I)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#1920000
0!
0I#
1b!
#1930000
1!
1I#
0b!
1")
1L#
1$)
0#)
0B"
1C"
0I!
1H!
#1940000
0!
0I#
1b!
#1950000
1!
1I#
0b!
0$)
1K#
0C"
1D"
0H!
1G!
#1960000
0!
0I#
1b!
#1970000
1!
1I#
0b!
1U#
0K#
1c#
1a#
1\#
1E"
0D"
1F!
0G!
0%)
0H#
0a!
#1980000
0!
0I#
1b!
#1990000
1!
1I#
0b!
0L#
1b#
0U#
0M#
0Y(
0c#
0a#
0\#
1I"
0E"
1B!
0F!
19)
0Z(
0O*
1I)
1D)
1C)
1B)
1:)
1;)
1<)
1=)
1>)
1?)
1@)
1A)
#1999000
0#
0!
0J#
0I#
1b!
11$
1p#
0")
0D'
0C'
0i(
0g(
0c(
0a(
0b#
1#)
1M#
0E'
1H)
1f(
1F)
1E)
1Y(
1B"
0#"
0$"
0%"
0&"
0I"
1I!
0B
0A
0@
0?
0B!
1%)
0F'
09)
0f(
1Z(
1H#
1a!
1O*
0I)
0H)
0F)
0E)
0D)
0C)
0B)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
#2000000
