<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1701407265" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/CS411_task1_wrapper.dcp">
  <File Type="VDS-TIMINGSUMMARY" Name="fpga_wrapper_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="fpga_wrapper.dcp"/>
  <File Type="RDS-UTIL-PB" Name="fpga_wrapper_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="fpga_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="fpga_wrapper_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="fpga_wrapper.vds"/>
  <File Type="REPORTS-TCL" Name="fpga_wrapper_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="fpga_wrapper_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="fpga_wrapper.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/a_ram_address_generator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/a_ram_address_generator.v"/>
        <Attr Name="ImportTime" Val="1701350094"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/adder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/adder.v"/>
        <Attr Name="ImportTime" Val="1699183453"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/buffer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/buffer.v"/>
        <Attr Name="ImportTime" Val="1699446512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/multiplier.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/multiplier.v"/>
        <Attr Name="ImportTime" Val="1699183453"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/mux.v"/>
        <Attr Name="ImportTime" Val="1699183453"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/o_ram_address_generator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/o_ram_address_generator.v"/>
        <Attr Name="ImportTime" Val="1701353377"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/pe.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/pe.v"/>
        <Attr Name="ImportTime" Val="1701187376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/ram.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/ram.v"/>
        <Attr Name="ImportTime" Val="1701187376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/ram_array_read_bias.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/ram_array_read_bias.v"/>
        <Attr Name="ImportTime" Val="1701187376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/ram_array_write_bias.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/ram_array_write_bias.v"/>
        <Attr Name="ImportTime" Val="1701187376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/sys_arr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/sys_arr.v"/>
        <Attr Name="ImportTime" Val="1701187376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/sys_control.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/sys_control.v"/>
        <Attr Name="ImportTime" Val="1701187376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/w_ram_address_generator.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/w_ram_address_generator.v"/>
        <Attr Name="ImportTime" Val="1701187376"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/task1_verilog_steleton_code/matmul_system.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../cs411/project2/TASK1/task1_verilog_steleton_code/matmul_system.v"/>
        <Attr Name="ImportTime" Val="1701354874"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/fpga/fpga.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../tb_matmul/tb_matmul.srcs/sources_1/bd/fpga/fpga.bd"/>
        <Attr Name="ImportTime" Val="1701406526"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/fpga_wrapper.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../tb_matmul/tb_matmul.gen/sources_1/bd/fpga/hdl/fpga_wrapper.v"/>
        <Attr Name="ImportTime" Val="1701358071"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpga_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/CS411_task1_wrapper.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../task1/task1.srcs/utils_1/imports/synth_1/CS411_task1_wrapper.dcp"/>
        <Attr Name="ImportTime" Val="1701406534"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="fpga_mat_mul_system_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="fpga_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="fpga_axi_bram_ctrl_1_0"/>
  <BlockFileSet Type="BlockSrcs" Name="fpga_axi_bram_ctrl_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="fpga_proc_sys_reset_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="fpga_axi_bram_ctrl_3_0"/>
  <BlockFileSet Type="BlockSrcs" Name="fpga_axi_bram_ctrl_2_0"/>
</GenRun>
