// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module Queue1_DCacheCoreRsp_d(	// src/main/scala/chisel3/util/Decoupled.scala:243:7
  input         clock,	// src/main/scala/chisel3/util/Decoupled.scala:243:7
                reset,	// src/main/scala/chisel3/util/Decoupled.scala:243:7
  output        io_enq_ready,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_valid,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [2:0]  io_enq_bits_instrId,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_bits_isWrite,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [31:0] io_enq_bits_data_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_data_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_bits_activeMask_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_activeMask_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_ready,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [2:0]  io_deq_bits_instrId,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output        io_deq_bits_isWrite,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [31:0] io_deq_bits_data_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_data_31,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output        io_deq_bits_activeMask_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_16,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_17,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_18,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_19,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_20,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_21,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_22,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_23,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_24,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_25,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_26,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_27,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_28,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_29,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_30,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_activeMask_31	// src/main/scala/chisel3/util/Decoupled.scala:255:14
);

  reg  [1059:0] ram;	// src/main/scala/chisel3/util/Decoupled.scala:256:91
  reg           full;	// src/main/scala/chisel3/util/Decoupled.scala:259:27
  wire          io_enq_ready_0 = io_deq_ready | ~full;	// src/main/scala/chisel3/util/Decoupled.scala:259:27, :286:{16,19}, :306:{24,39}
  always @(posedge clock) begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    automatic logic do_enq;	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    do_enq = io_enq_ready_0 & io_enq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :286:16, :306:{24,39}
    if (do_enq)	// src/main/scala/chisel3/util/Decoupled.scala:51:35
      ram <=
        {io_enq_bits_activeMask_31,
         io_enq_bits_activeMask_30,
         io_enq_bits_activeMask_29,
         io_enq_bits_activeMask_28,
         io_enq_bits_activeMask_27,
         io_enq_bits_activeMask_26,
         io_enq_bits_activeMask_25,
         io_enq_bits_activeMask_24,
         io_enq_bits_activeMask_23,
         io_enq_bits_activeMask_22,
         io_enq_bits_activeMask_21,
         io_enq_bits_activeMask_20,
         io_enq_bits_activeMask_19,
         io_enq_bits_activeMask_18,
         io_enq_bits_activeMask_17,
         io_enq_bits_activeMask_16,
         io_enq_bits_activeMask_15,
         io_enq_bits_activeMask_14,
         io_enq_bits_activeMask_13,
         io_enq_bits_activeMask_12,
         io_enq_bits_activeMask_11,
         io_enq_bits_activeMask_10,
         io_enq_bits_activeMask_9,
         io_enq_bits_activeMask_8,
         io_enq_bits_activeMask_7,
         io_enq_bits_activeMask_6,
         io_enq_bits_activeMask_5,
         io_enq_bits_activeMask_4,
         io_enq_bits_activeMask_3,
         io_enq_bits_activeMask_2,
         io_enq_bits_activeMask_1,
         io_enq_bits_activeMask_0,
         io_enq_bits_data_31,
         io_enq_bits_data_30,
         io_enq_bits_data_29,
         io_enq_bits_data_28,
         io_enq_bits_data_27,
         io_enq_bits_data_26,
         io_enq_bits_data_25,
         io_enq_bits_data_24,
         io_enq_bits_data_23,
         io_enq_bits_data_22,
         io_enq_bits_data_21,
         io_enq_bits_data_20,
         io_enq_bits_data_19,
         io_enq_bits_data_18,
         io_enq_bits_data_17,
         io_enq_bits_data_16,
         io_enq_bits_data_15,
         io_enq_bits_data_14,
         io_enq_bits_data_13,
         io_enq_bits_data_12,
         io_enq_bits_data_11,
         io_enq_bits_data_10,
         io_enq_bits_data_9,
         io_enq_bits_data_8,
         io_enq_bits_data_7,
         io_enq_bits_data_6,
         io_enq_bits_data_5,
         io_enq_bits_data_4,
         io_enq_bits_data_3,
         io_enq_bits_data_2,
         io_enq_bits_data_1,
         io_enq_bits_data_0,
         io_enq_bits_isWrite,
         io_enq_bits_instrId};	// src/main/scala/chisel3/util/Decoupled.scala:256:91
    if (reset)	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      full <= 1'h0;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :259:27
    else if (~(do_enq == (io_deq_ready & full)))	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :259:27, :276:{15,27}, :277:16
      full <= do_enq;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :259:27
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `ifdef FIRRTL_BEFORE_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `FIRRTL_BEFORE_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      automatic logic [31:0] _RANDOM[0:33];	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `ifdef INIT_RANDOM_PROLOG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        `INIT_RANDOM_PROLOG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        for (logic [5:0] i = 6'h0; i < 6'h22; i += 6'h1) begin
          _RANDOM[i] = `RANDOM;	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        end	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        ram =
          {_RANDOM[6'h0][31:1],
           _RANDOM[6'h1],
           _RANDOM[6'h2],
           _RANDOM[6'h3],
           _RANDOM[6'h4],
           _RANDOM[6'h5],
           _RANDOM[6'h6],
           _RANDOM[6'h7],
           _RANDOM[6'h8],
           _RANDOM[6'h9],
           _RANDOM[6'hA],
           _RANDOM[6'hB],
           _RANDOM[6'hC],
           _RANDOM[6'hD],
           _RANDOM[6'hE],
           _RANDOM[6'hF],
           _RANDOM[6'h10],
           _RANDOM[6'h11],
           _RANDOM[6'h12],
           _RANDOM[6'h13],
           _RANDOM[6'h14],
           _RANDOM[6'h15],
           _RANDOM[6'h16],
           _RANDOM[6'h17],
           _RANDOM[6'h18],
           _RANDOM[6'h19],
           _RANDOM[6'h1A],
           _RANDOM[6'h1B],
           _RANDOM[6'h1C],
           _RANDOM[6'h1D],
           _RANDOM[6'h1E],
           _RANDOM[6'h1F],
           _RANDOM[6'h20],
           _RANDOM[6'h21][4:0]};	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
        full = _RANDOM[6'h0][0];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91, :259:27
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `FIRRTL_AFTER_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_enq_ready = io_enq_ready_0;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :286:16, :306:{24,39}
  assign io_deq_bits_instrId = ram[2:0];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_isWrite = ram[3];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_0 = ram[35:4];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_1 = ram[67:36];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_2 = ram[99:68];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_3 = ram[131:100];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_4 = ram[163:132];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_5 = ram[195:164];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_6 = ram[227:196];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_7 = ram[259:228];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_8 = ram[291:260];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_9 = ram[323:292];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_10 = ram[355:324];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_11 = ram[387:356];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_12 = ram[419:388];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_13 = ram[451:420];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_14 = ram[483:452];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_15 = ram[515:484];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_16 = ram[547:516];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_17 = ram[579:548];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_18 = ram[611:580];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_19 = ram[643:612];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_20 = ram[675:644];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_21 = ram[707:676];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_22 = ram[739:708];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_23 = ram[771:740];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_24 = ram[803:772];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_25 = ram[835:804];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_26 = ram[867:836];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_27 = ram[899:868];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_28 = ram[931:900];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_29 = ram[963:932];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_30 = ram[995:964];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_data_31 = ram[1027:996];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_0 = ram[1028];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_1 = ram[1029];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_2 = ram[1030];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_3 = ram[1031];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_4 = ram[1032];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_5 = ram[1033];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_6 = ram[1034];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_7 = ram[1035];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_8 = ram[1036];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_9 = ram[1037];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_10 = ram[1038];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_11 = ram[1039];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_12 = ram[1040];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_13 = ram[1041];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_14 = ram[1042];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_15 = ram[1043];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_16 = ram[1044];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_17 = ram[1045];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_18 = ram[1046];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_19 = ram[1047];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_20 = ram[1048];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_21 = ram[1049];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_22 = ram[1050];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_23 = ram[1051];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_24 = ram[1052];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_25 = ram[1053];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_26 = ram[1054];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_27 = ram[1055];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_28 = ram[1056];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_29 = ram[1057];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_30 = ram[1058];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_activeMask_31 = ram[1059];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
endmodule

