[caas]

[project]
Backend = openxc7
Part = xc7a100tfgg484-1
Top = pcie_7x_top_uart
Sources = ./src/xilinx_pcie_mmcm.v,./src/axil_to_al.v,./src/axis_pcie_to_al_us.v,./src/pcie_7x.v,./src/pcie_axi_rx.v,./src/pcie_axi_tx.v,./src/pcie_block.v,./src/pcie_brams.v,./src/pcie_tx_thrtl_ctl.v,./src/pipe_wrapper.v,./src/uart16550/axil2mm.v,./src/uart16550/pcie_7x_top_uart.v,./src/uart16550/uart16550.v
Constraint = ./pcie_7x_ac7100b_uart.xdc
