mvn r0, r1 
mov r1, r0 
add r0, r1, r1 
asr r2, r0, #4 
