# Guia 00

## Repositorio del TP#0

## Estructura de la carpeta

* ***Capturas***: Se encuentran las capturas del flujo de entrada/salida de las distintas entidades.

* ***Enunciado***: Se encuentra el enunciado del TP a desarrollar.

* ***Src***: Se encuentra el archivo fuente de los distintos TPS.

* ***Test_Bench***: Se encuentra el código fuente de los test bench realizados.

## Acceso rapido de la carpeta

* [Capturas](/guia00/capturas/)

* [Enunciado](/guia00/enunciado/guiaDeClase00.pdf)

* [Src](/guia00/src/)

* [Test_Bench](/guia00/test_bench/)

## Descripción de los Ejercicios

* **Ejercicio 01**: *Compuerta AND de 2 entradas*

La entidad de corresponde a la siguiente: 

```vhdl
entity myAnd2 is
    Port ( a : in  STD_LOGIC;
           b : in  STD_LOGIC;
           c : out  STD_LOGIC);
end myAnd2;
```
En donde podemos encontrar su correspondiente archivo [fuente](/guia00/src/guiaDeClase00_01.vhd) y podemos ver una pequeña simulación en el siguiente [test bench](/guia00/test_bench/guiaDeClase00_01_tb.vhd)

Inline-style:
![alt text]( "Logo Title Text 1")

Inline-style: 
![alt text](https://github.com/adam-p/markdown-here/raw/master/src/common/images/icon48.png "Logo Title Text 1")



* **Ejercicio 02**: *Compuerta AND de 4 entradas*
A
* **Ejercicio 03**: *Sumador completo de 1 bit*
A
* **Ejercicio 04**: *Generador de Paridad de 4 bits*
A
* **Ejercicio 05**: *Multiplexor de 2 vías*
A
* **Ejercicio 06**: *Buffer Tri-State*\
A
* **Ejercicio 07**: *8 Buffers Tri-State*\
A
* **Ejercicio 08**: *Comparador de Magnitudes de 8 bits*\
A
* **Ejercicio 09**: *Decodificador BCD a 7 segmentos*\
A
* **Ejercicio 10**: *Decodificador 3 a 8*\
A
* **Ejercicio 11**: *Codificador 4 a 2*\
A
* **Ejercicio 12**: *Divisor de Magnitudes de 8 bits x1 x2 x4 y x8*\
A
* **Ejercicio 13**: *Divisor de Numeros Signados de 8 bits representados en CA2 x1 x2 x4 y x8*\
A