module ALU_COND_En(input [3:0] COND,ALUF,
					output logic ENW); //NCZV
	always@(COND)
	begin case(A)
		4'b0000 : R = 4'b0010;//EQ Z
		4'b0001 : R = 4'b0000;//NE ~Z
		4'b0010 : R = 4'b0001;//CS/HS	
		4'b0011 : R = 4'b0000;//ADD
		4'b0100 : R = 4'b0000;//ADD
		4'b0101 : R = 4'b0000;//ADD
		4'b0110 : R = 4'b0000;//ADD
		4'b0111 : R = 4'b0000;//ADD
		4'b1000 : R = 4'b0000;//ADD
		4'b1001 : R = 4'b0000;//ADD
		4'b1010 : R = 4'b0000;//ADD
		4'b1011 : R = 4'b0011;//ORR
		4'b1100 : R = 4'b0100;//NOT
		4'b1101 : R = 4'b0000;//ADD
		4'b1110 : R = 4'b0000;//ADD
		4'b1111 : R = 4'b0000;//ADD
		default : R = 4'b0000;//nothing
	endcase
	end
endmodule