# 向量拓展编程模型

+ 向量拓展（v拓展）在riscv基础指令集的基础上添加了32个向量寄存器，7个非特权级寄存器。向量寄存器的位宽由VLEN定义。

| 地址  | 特权 | 名称   | 描述                          | 0.7.1->1.0 |
| ----- | ---- | ------ | ----------------------------- | ---------- |
| 0x008 | URW  | vstart | 向量起始位置                  |            |
| 0x009 | URW  | vxsat  | 定点数饱和标志//??            |            |
| 0x00A | URW  | vxrm   | 定点数取整模型                |            |
| 0x00F | URW  | vcsr   | 向量控制和状态寄存器          | **新加入** |
| 0xC20 | URO  | vl     | 向量长度                      |            |
| 0xC21 | URO  | vtype  | 向量数据类型                  |            |
| 0xC22 | URO  | vlenb  | VLEN/8 向量寄存器的长度(字节) | **新加入** |



## 3.1 向量寄存器

v拓展在RISC-V标量指令集的基础上，添加了32个体系结构向量寄存器（v0-v31）。

每个向量寄存器都有固定的VLEN位宽。

> Zfinx（"F in X"） 是正在计划中的新 ISA 拓展，其浮点指令从整数寄存器堆中获取参数。



## 3.2 mstatus寄存器中的向量上下文状态（新增）

[]: C:\Users\胡轩\Desktop\riscv学习\riscv-priv-翻译.md	"riscv-priv"

![image-20210806232955820](C:\Users\胡轩\AppData\Roaming\Typora\typora-user-images\image-20210806232955820.png)



[^译注]: 不知道为啥占用了原本留给虚拟机特权级的VPP字段，，，

向量上下文状态字段，VS(Vector Status)，添加在mstatus[10:9]，它类似于 浮点数上下文状态字段， FS (Floating-point Status)

当VS字段设置为关闭时，任何执行向量指令和获取向量CSR的指令都将引发非法指令异常（illegal-instruction exception）

当VS字段设置为Initial或Clean时，执行任何改变向量状态寄存器的指令，都将改变VS字段为Dirty。CPU实现可以随时将VS字段设置为Initial或Clean，即使向量状态并未发生改变。

[^注]: 精确设定VS字段是可选的。软件通常可以获取VS字段来减少上下文交换开销


CPU可以实现一个可写入的misa.v字段，与浮点单元在misa中的操作相同，即使misa.v字段置为0，mstatus.vs字段仍然可能存在。

[^注]: 允许misa.v字段置为0时mstatus.vs字段仍然存在，可以启用模拟向量的手段，并且简化当misa.v可写入时，mstatus.vs在的处理过程。
[^译注]: 不太理解原注解：Allowing mstatus.vs to exist when misa.v is clear, enables vector emulation and simplifies handling of mstatus.vs in systems with writable misa.v. 



## 3.3 向量类型寄存器 vtype

vtype是位宽为XLEN的只读寄存器，解释向量寄存器中的数据。vtype只能通过vset{i}vl{i}指令修改。向量类型决定了寄存器中每个元素的组织方式，也决定了多个寄存器如何分组。

> 仅允许通过vset{i}vl{i}指令修改vtype寄存器，简化了堆vtype寄存器状态的维护

vtype寄存器具有5个字段

+ vill: 非法指令标识
+ vma: vector mask agnostic 向量掩码不可知
+ vta: vector tail agnostic 向量末尾不可知
+ vsew[2:0]: Selected element width(SEW) setting 选定的元素位宽设置
+ vlmul[2:0]: Vector register group multiplier setting 向量寄存器组乘法设置

**0.7.1**里的vediv字段被移除

Todo 注解

### 3.3.1 向量选定元素位宽vsew[2:0]

vsew中的值设为动态的选定元素的位宽。默认情况下，一个向量寄存器被视为划分成VLEN/SEW个元素

支持的元素位宽vsew为8，16，32，64。更高的位宽目前是reserved。

| vsew[2:0] | SEW  |
| :-------: | :--: |
|    000    |  8   |
|    001    |  16  |
|    010    |  32  |
|    011    |  64  |

以VLEN=128 bits为例。

| SEW  | 每个向量寄存器元素个数 |
| :--: | :--------------------: |
|  64  |           2            |
|  32  |           4            |
|  16  |           8            |
|  8   |           16           |



### 3.3.2 向量寄存器组字段 vlmul[2:0]

多个向量寄存器可以被组织在一起，因此一个向量指令能够操作多个向量寄存器。

当vlmul设为大于1的数时，表示向量寄存器被组合形成向量寄存器组。CPU必须支持的LMUL值为1，2，4，8。

LMUL也可以是分数值，减少向量寄存器中使用的位宽。LMUL可以设为分数值1/2，1/4，1/8。分数 LMUL 用于在对混合宽度值进行操作时增加可用架构寄存器的数量，因为它不需要较大宽度的向量占用多个向量寄存器。相反，较宽的值可以占用单个向量寄存器，而较窄的值可以占用向量寄存器的一小部分。

CPU实现必须支持 $LMUL ≥ SEW_{LMUL1MIN}$ / $SEW_{LMUL1MAX}$的分数 LMUL 设置，其中 $SEW_{LMUL1MIN}$ 是 LMUL=1 时支持的最窄 SEW 值，$SEW_{LMUL1MAX}$ 是 LMUL=1 时支持的最宽 SEW 值。 尝试设置不受支持的 SEW 和 LMUL 配置会将 vtype 中的 vill 位置为1。 

![image-20210902124030126](C:\Users\胡轩\AppData\Roaming\Typora\typora-user-images\image-20210902124030126.png)

### 3.3.3 向量末尾未知和向量掩码未知字段vta和vma

**todo：这里非常懵逼，需要找个例子反复理解**

这两位分别在向量指令执行期间修改目标尾元素和目标非活动屏蔽元素的行为。 尾部和非活动集包含在矢量运算期间不存储新结果的元素位置，如部分 Prestart、Active、Inactive、Body 和 Tail Element Definitions 中所定义。
所有系统都必须支持所有四个选项： 


| vta  | vma  |        末尾元素         | 非活动元素 |
| :--: | :--: | :---------------------: | ---------- |
|  0   |  0   | undisturbed（不受影响） | 不受影响   |
|  0   |  1   |        不受影响         | agnostic   |
|  1   |  0   |   agnostic（不可知）    | 不受影响   |
|  1   |  1   |        agnostic         | agnostic   |



[^译注]: 暂时不理解agnostic的含义，放在例子里看看

当集合被标记为不受影响（undisturbed）时，向量寄存器组中相应的一组目标元素会保留它们之前保存的值。 无论 vta 的设置如何，掩码目标值始终被视为尾部不可知（tail-agnostic）。 



当集合被标记为不可知（agnostic）时，任何向量目标操作数中相应的目标元素集要么保留旧值，要么填充全1。 在单个向量指令中，每个目标元素要么不改变，要么填充全1 ，二者可以任意组合。但当指令以相同的输入执行时，元素无变化或被 1 覆盖的行为可以是不确定的。 此外，除了掩码加载指令(mask load instruction)，掩码结果尾部的任何元素也可以写入掩码生成操作计算出的值，即 vl=VLMAX。 

> 添加了不可知（agnostic）策略以适应具有向量寄存器重命名的机器，和/或具有深度时间向量寄存器的机器。 使用不受干扰的策略，所有元素都必须从旧的物理目标向量寄存器中读取才能复制到新的物理目标向量寄存器中。 当后续计算不需要这些非活动值或尾值时，这会导致效率低下。 

>掩码尾部总是被视为不可知（agnostic）的，以降低管理掩码数据的复杂性，掩码可以按位粒度写入。 似乎几乎不需要软件来支持屏蔽寄存器值的尾部不受干扰（undisturbed）。 允许掩码生成指令写回指令的执行结果，不再需要掩码尾部的逻辑，除了掩码加载不能将内存值写入目标掩码尾部，因为这意味着访问内存超过软件意图。？？

>覆盖值选择全 1 而不是全 0 的值，目的是阻止软件开发人员依赖写入的覆盖值。？？

>
>
>一个简单的顺序发射实现可以忽略设置并使用不受干扰（undisturbed）的策略简单地执行所有向量指令。 为了兼容性和支持线程迁移，vta 和 vma 状态位仍然必须在 vtype 中提供。 

>
>
>乱序实现可以选择使用tail-agnostic + mask-undisturbed来实现tail-agnostic + mask-agnostic，以降低实现复杂度。 ??

> 不可知结果策略的定义是宽松的，以适应在小型有序内核上的 hart（这可能使不可知区域不受干扰）和具有寄存器重命名的较大乱序内核上的 hart（这可能使用全1覆盖不可知区域）之间迁移应用程序线程。 由于可能需要在中间重新开始？？，我们允许在单个向量指令中任意混合不可知策略。 这种混合策略还支持为一个向量寄存器的不同粒度改变策略的CPU实现。例如，在运算的寄存器粒度内使用不受干扰（undisturbed）策略，但将尾部的粒度重写为全1。 

以下是在vsetvli指令中添加vta和vma两个标志的汇编语法：

```assembly
ta # Tail agnostic 
tu # Tail undisturbed 
ma # Mask agnostic 
mu # Mask undisturbed
vsetvli t0, a0, e32, m4, ta, ma # Tail agnostic, mask agnostic 
vsetvli t0, a0, e32, m4, tu, ma # Tail undisturbed, mask agnostic 
vsetvli t0, a0, e32, m4, ta, mu # Tail agnostic, mask undisturbed 
vsetvli t0, a0, e32, m4, tu, mu # Tail undisturbed, mask undisturbed
```



### 3.3.4 不合法字段vill

当前一条`vset{i}vl{i}`指令试图写入一个CPU不支持的vtype值，vill字段置为1。

>vill 位保存在 CSR 的位 XLEN-1 中，以支持通过符号位检查非法值。 

如果设置了 vill 位，则任何依赖于 vtype 的向量指令都将引发非法指令异常。 

> `vset{i}vl{i}` 指令和整个寄存器加载、存储以及移动指令不依赖于 vtype。 

当vill字段置为1时，vtype中的其它位全部置为0。



## 3.4 向量长度寄存器vector length，vl

vl是只读寄存器，只能通过`vset{i}vl{i}`指令和 *fault-only-first* 向量加载指令改变。

vl 寄存器保存一个无符号整数，指定要使用向量指令的结果更新的元素数量，详细信息请参见 Prestart、Active、Inactive、Body 和 Tail Element Definition 部分 

> vl 中实现的位数取决于实现的最小支持类型的最大向量长度。 VLEN=32 并支持 SEW=8 的最小向量实现需要 vl 中至少 6 位来保存值 0~32（VLEN=32，LMUL=8 和 SEW=8，产生 VLMAX=32）。



## 3.5 向量字节长度寄存器Vector Byte Length，vlenb

vlenb寄存器值为VLEN/8，表示向量的字节数。

> 在所有实现中，vlenb寄存器的值都是设计时的常量


> 如果没有这个CSR寄存器，一些指令需要计算VLEN的字节数，然后不得不用代码改变当前vl和vtype的设置。



## 3.6 向量起始序号寄存器Vector Start Index CSR，vstart

vstart 读写 CSR 指定向量指令要执行的第一个元素的索引，如部分 Prestart、Active、Inactive、Body 和 Tail Element Definition 部分所述。

通常，vstart 仅由硬件在向量指令上的陷入写入，vstart 值表示发生陷入的元素（同步异常或异步中断），和在处理可恢复陷入后应恢复执行的位置。 



所有向量指令都以 vstart CSR 中给定的元素编号开始执行，让小于vstart编号的向量寄存器中的元素不改变，并在执行结束时将 vstart CSR 重置为零。 

> 所有的向量指令，包括`vset{i}vl{i}`，都将把vstart寄存器置为0。

vstart 不会被引发非法指令异常的向量指令修改。

vstart CSR 被定义为只有足够的可写位来保存最大元素索引（比最大 VLMAX 小 1）。

> 最大向量长度是用最大的 LMUL 设置 (8) 和最小的 SEW 设置 (8) 获得的，因此 VLMAX_max = 8*VLEN/8 = VLEN。 例如，对于 VLEN=256，vstart 将有 8 位来表示从 0 到 255 的索引。 

保留使用大于当前 SEW 设置的最大元素索引的 vstart 值。

> 如果 vstart 超出范围，建议实现陷阱。当使用高 vstart 位来存储不精确的陷入信息时， 不需要陷阱，

vstart CSR 可由非特权代码写入，但非零 vstart 值可能会导致向量指令在某些实现上运行速度明显变慢，因此应用程序员不应使用 vstart。 一些向量指令无法使用非零的 vstart 值执行，并且会引发如下定义的非法指令异常。

> 使 vstart 对非特权代码可见能够为用户级线程库提供支持。 





Implementations are permitted to raise illegal instruction exceptions when attempting to execute a vector instruction with a value of vstart that the implementation can never produce when executing that same instruction with the same vtype setting.

当执行具有 vstart 值的向量指令时，允许实现引发非法指令异常，当执行具有相同 vtype 设置的相同指令时，实现永远不会产生该向量指令。 

> 例如，一些实现在执行向量算术指令期间从不接受中断，而是等到指令完成才接受中断。 当 vstart 非零时尝试执行向量算术指令时，允许此类实现引发非法指令异常。 

[^译注]: 看着例子还是不能理解上面这段话。

> 在具有不同微架构的两个 hart 之间迁移软件线程时，新的 hart 微架构可能不支持 迁移的vstart 值。接收 hart 上的运行时可能必须模拟指令执行到支持的 vstart 元素位置。 或者，可以限制为仅在相互支持的 vstart 位置发生迁移事件。



### 3.7 向量定点数舍入模式寄存器 Vector Fixed-Point Rounding Mode Register，vxrm

vector 定点数舍入模式寄存器具有一个两位可读写的舍入模式。该寄存器被赋予一个单独的 CSR 地址以允许独立访问，也反映为 vcsr 中的一个字段。 

舍入算法指定如下。 假设预舍入结果是 v，并且该结果的 d 位将被舍入。 那么舍入结果为 (v >> d) + r，其中 r 取决于下表中指定的舍入模式。 

![image-20210902175905195](C:\Users\胡轩\AppData\Roaming\Typora\typora-user-images\image-20210902175905195.png)

舍入公式如下：

```text
roundoff_unsigned(v, d) = (unsigned(v) >> d) + r
roundoff_signed(v, d) = (signed(v) >> d) + r
```

用于在下面的指令描述中表示此操作。 

vxrm[XLEN-1:2] 应写为零。 

> 可以在使用单个 csrwi 指令保存原始舍入模式的同时设置新的舍入模式。 



## 3.8 向量定点数饱和标志 Vector Fixed-Point Saturation Flag， vxsat 

vxsat CSR 保存一个读写位，指示定点指令是否必须使输出值饱和以适应目标格式。 

vxsat 位映射在vcsr中。



## 3.9 向量控制和状态寄存器 Vector Control 安定Status Register，vcsr

vxrm 和 vxsat单独的CSR也可以通过  vcsr  中的字段访问。