# ğŸ§  System on Chip (SoC) - Proyectos y PrÃ¡cticas

Este repositorio contiene los proyectos, prÃ¡cticas y recursos desarrollados durante el curso de **System on Chip (SoC)**. El objetivo de esta materia es diseÃ±ar, implementar y probar sistemas embebidos complejos en un solo chip, integrando mÃ³dulos de procesamiento, control, comunicaciÃ³n y perifÃ©ricos.

## ğŸ“š Contenido del repositorio
`
SoC/
â”œâ”€â”€ README.md                                  <- README principal del repositorio
â””â”€â”€ practicas_gonzalo/                         <- Directorio para las prÃ¡cticas
    â”œâ”€â”€ Matriz_mult_RISCV/                     <- PrÃ¡ctica: MultiplicaciÃ³n de Matrices en RISC-V
    â”‚   â”œâ”€â”€ Matriz_mult_RISCV.txt              <- CÃ³digo de la multiplicaciÃ³n de matrices (quizÃ¡s ensamblador o datos)
    â”‚   â””â”€â”€ README.md                          <- README especÃ­fico de esta prÃ¡ctica
    â””â”€â”€ Single_cycle_RISCV/                    <- PrÃ¡ctica: Procesador RISC-V de Ciclo Ãšnico
        â”œâ”€â”€ simulation/questa                  <- Archivos de simulaciÃ³n (e.g., resultados, logs)
        â”œâ”€â”€ .gitignore                         <- Archivo para ignorar archivos en Git
        â”œâ”€â”€ README.md                          <- README especÃ­fico de esta prÃ¡ctica
        â”œâ”€â”€ RISCV.qpf                          <- Archivo de proyecto Quartus (o similar)
        â”œâ”€â”€ RISCV.qsf                          <- Archivo de configuraciÃ³n de Quartus (o similar)
        â”œâ”€â”€ alu.v                              <- MÃ³dulo de la Unidad AritmÃ©tico-LÃ³gica (ALU)
        â”œâ”€â”€ alu_decoder.v                      <- MÃ³dulo decodificador de la ALU
        â”œâ”€â”€ control_unit.v                     <- MÃ³dulo de la Unidad de Control
        â”œâ”€â”€ data_memory.v                      <- MÃ³dulo de la Memoria de Datos
        â”œâ”€â”€ extend.v                           <- MÃ³dulo de ExtensiÃ³n de Inmediatos
        â”œâ”€â”€ image.png                          <- Imagen de evidencia de simulaciÃ³n
        â”œâ”€â”€ instruction_memory.v               <- MÃ³dulo de la Memoria de Instrucciones
        â”œâ”€â”€ instructions.txt                   <- Archivo de texto con las instrucciones de prueba
        â”œâ”€â”€ main_decoder.v                     <- MÃ³dulo decodificador principal
        â”œâ”€â”€ program_counter.v                  <- MÃ³dulo del Program Counter (PC)
        â”œâ”€â”€ register_file.v                    <- MÃ³dulo del Archivo de Registros
        â”œâ”€â”€ single_cycle_RISCV.v               <- MÃ³dulo principal del procesador de ciclo Ãºnico
        â””â”€â”€ single_cycle_RISCV_tb.v            <- Testbench para el procesador de ciclo Ãºnico
`

## ğŸ› ï¸ TecnologÃ­as y herramientas

- ğŸ§¬ **Verilog HDL / VHDL**
- ğŸ”§ **Intel Quartus Prime / Vivado**
- ğŸ§ª **ModelSim / GTKWave** para simulaciÃ³n
  
