# 一、填空题
### 1.
开态 低电平 关态 高电平
### 2.
CMOS TTL ECL  
ECL TTL CMOS  
CMOS TTL ECL
### 3.
0 1
### 4.
$\overline F = (A+B)*(\overline C+\overline D)$  
$\overline F = (\overline A+\overline B)*(C+D)$  
### 5.
$A\overline B + AC + \overline CD$
### 6.
存储电路 &nbsp; 环路 &nbsp; 输入
### 7.
编码
### 8.
译码 &nbsp; $n$ &nbsp; $2^n$
### 9.
$111111011$
### 10.
消除互补变量 &nbsp; 增加冗余项 &nbsp; 输出端并联电容
### 11.
逻辑图 &nbsp; 真值表 &nbsp; 代数表达式 &nbsp; 卡诺图
# 二、选择题
### 1.④
### 2.②
### 3.③
### 4.③
### 5.④
### 6.①
### 7.②
### 8.③
### 9.③
# 三、问答与计算题
### 1.
$F = ABCD + ABC\overline D+\overline ABCD + \overline AB\overline CD$
### 2.
$F=\overline A\overline B*\overline B\overline C +A\overline C \\= (\overline A +\overline B)*(\overline B+\overline C)+A\overline C \\=\overline B+\overline A \hspace{0.05cm} \overline C+A\overline C\\=\overline B+\overline C$
### 3.
|ABC|output|
|:-:|:-:|
|000|0| 
|001|0|
|010|0|
|011|1|
|100|0|
|101|1|
|110|1|
|111|1|

$output=\overline ABC+A\overline BC+AB\overline C+ABC\\=\overline ABC+ABC+A\overline BC+ABC+AB\overline C+ABC\\=AB+BC+AC$  
![ada](https://imgur.com/a/logisim-kK3W5l4)
```v
module vote(
    input A,
    input B,
    input C,
    output out
    );
assign out = A*B + B*C + A*C;
endmodule 
```  

### 4.
$BC+D+\overline D(\overline B+\overline C)(AD+B)\\=BC+D+(\overline B\hspace{0.05cm}\overline C+\overline C\hspace{0.05cm}\overline D)(AD+B)\\=BC+D+B\overline C\hspace{0.05cm}\overline D\\=BC+D+B\overline C\hspace{0.05cm}\overline D+B\overline C\\=B+D+B\overline C\hspace{0.05cm}\overline D\\=B+D$
### 5.
高电平:$D_1 D_2 D_5 D_7$  
低电平:$D_0 D_3 D_4 D_6$  
### 6.
#### (1).
|character|$I_3I_2I_1I_0$|abcdefg|
|:-:|:-:|:-:|
|0|0000|1111110|
|1|0001|0000110|
|2|0010|1011011|
|3|0011|1001111|
|4|0100|0100111|
|5|0101|1101101|
|6|0110|1111101|
|7|0111|1000110|
|8|1000|1111111|
|9|1001|1101111|
|A|1010|1110111|
|B|1011|0111101|
|C|1100|1111100|
|D|1101|0011111|
|E|1110|1111001|
|F|1111|1110001|
#### (2).
$a=\overline I_2 \overline I_0 + \overline I_3 I_1 + \overline I_3 I_2 I_0 + I_2 I_1 + I_3 \overline I_2 \overline I_1 + I_3 \overline I_0$  
$b=\overline I_1 \overline I_0 + \overline I_3 I_2 \overline I_1 + I_2 \overline I_0 + I_3 \overline I_2 + I_3 I_1$  
$c=\overline I_2 \overline I_0 + I_1 \overline I_0 + I_3 I_1 + I_3 I_2$  
$d=\overline I_3 \overline I_2 \overline I_0 + \overline I_2 I_1 I_0 + I_2 \overline I_1 I_0 + I_2 I_1 \overline I_0 + I_3 \overline I_1$  
$e=\overline I_1 + \overline I_3 I_0 + \overline I_3 I_2 + I_3 \overline I_2$  
$f=\overline I_3 \overline I_2 + \overline I_3 \overline I_1 \overline I_0 + \overline I_2 \overline I_0 + \overline I_3 I_1 I_0 + I_3 \overline I_1 I_0$  
$g=\overline I_2 I_1 + I_1 \overline I_0 + \overline I_3 I_2 \overline I_1 + I_3 \overline I_2 + I_3 I_0$  
#### (3).
```v
module char(
    input I3,
    input I2,
    input I1,
    input I0,
    output a,
    output b,
    output c,
    output d,
    output e,
    output f,
    output g
    );
assign a = ~I2 * ~I0 + ~I3 * I1 + ~I3 * I2 * I0 + I2 * I1 + I3 * ~I2 * ~I1 + I3 * ~I0;
assign b = ~I1 * ~I0 + ~I3 * I2 * ~I1 + I2 * ~I0 + I3 * ~I2 + I3 * I1;
assign c = ~I2 * ~I0 + I1 * ~I0 + I3 * I1 + I3 * I2;
assign d = ~I3 * ~I2 * ~I0 + ~I2 * I1 * I0 + I2 * ~I1 * I0 + I2 * I1 * ~I0 + I3 * ~I1;
assign e = ~I1 + ~I3 * I0 + ~I3 * I2 + I3 * ~I2;
assign f = ~I3 * ~I2 + ~I3 * ~I1 * ~I0 + ~I2 * ~I0 + ~I3 * I1 * I0 + I3 * ~I1 * I0;
assign g = ~I2 * I1 + I1 * ~I0 + ~I3 * I2 * ~I1 + I3 * ~I2 + I3 * I0;
endmodule
```