V3 35
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/ADD.vhd 2016/04/27.17:46:16 P.20131013
EN work/ADD 1461799348 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/ADD.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179
AR work/ADD/AruitecturaSumador 1461799349 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/ADD.vhd \
      EN work/ADD 1461799348
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/ALU.vhd 2016/04/26.19:08:52 P.20131013
EN work/ALU 1461799362 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/ALU.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179
AR work/ALU/ArquitecturaALU 1461799363 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/ALU.vhd \
      EN work/ALU 1461799362
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/MeomoriaInstrucciones.vhd 2016/04/19.18:56:35 P.20131013
EN work/MeomoriaInstrucciones 1461799352 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/MeomoriaInstrucciones.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179 \
      PB std/TEXTIO 1381692176
AR work/MeomoriaInstrucciones/ArquiterturaMemInstrucciones 1461799353 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/MeomoriaInstrucciones.vhd \
      EN work/MeomoriaInstrucciones 1461799352
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/MUX.vhd 2016/04/26.18:49:13 P.20131013
EN work/MUX 1461799358 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/MUX.vhd \
      PB ieee/std_logic_1164 1381692176
AR work/MUX/ArquitecturaMUX 1461799359 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/MUX.vhd \
      EN work/MUX 1461799358
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/NPC.vhd 2016/04/11.18:43:48 P.20131013
EN work/NPC 1461799350 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/NPC.vhd \
      PB ieee/std_logic_1164 1381692176
AR work/NPC/ArquitecturaNPC 1461799351 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/NPC.vhd \
      EN work/NPC 1461799350
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/PorcesadorMonoCiclo.vhd 2016/04/27.18:21:42 P.20131013
EN work/PorcesadroMonoCiclo 1461799364 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/PorcesadorMonoCiclo.vhd \
      PB ieee/std_logic_1164 1381692176
AR work/PorcesadroMonoCiclo/ArquitecturaProcesadorMonoCiclo 1461799365 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/PorcesadorMonoCiclo.vhd \
      EN work/PorcesadroMonoCiclo 1461799364 CP ADD CP NPC CP MeomoriaInstrucciones \
      CP UnidadControl CP RegisterFille CP MUX CP SEU CP ALU
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/RegisterFille.vhd 2016/04/25.18:38:33 P.20131013
EN work/RegisterFille 1461799356 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/RegisterFille.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179
AR work/RegisterFille/ArquitecturaRegisterFille 1461799357 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/RegisterFille.vhd \
      EN work/RegisterFille 1461799356
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/SEU.vhd 2016/04/25.19:27:51 P.20131013
EN work/SEU 1461799360 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/SEU.vhd \
      PB ieee/std_logic_1164 1381692176
AR work/SEU/ArquitecturaSEU 1461799361 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/SEU.vhd \
      EN work/SEU 1461799360
FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/UnidadControl.vhd 2016/04/26.19:07:42 P.20131013
EN work/UnidadControl 1461799354 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/UnidadControl.vhd \
      PB ieee/std_logic_1164 1381692176 PB ieee/STD_LOGIC_UNSIGNED 1381692179
AR work/UnidadControl/ArquitecturaUnidadControl 1461799355 \
      FL C:/Users/Melissa/Documents/Arquitectura/Ejercicios_Xilinx/Procesador_Mono_Ciclo/UnidadControl.vhd \
      EN work/UnidadControl 1461799354
