<!DOCTYPE html>

<html lang="ja">
<head>
  <meta http-equiv="content-type" content=
  "text/html; charset=utf-8">
  <meta name="viewport" content=
  "width=device-width, initial-scale=1">

  <title>QPU: 命令，uniforms及びL2キャッシュのサイズと特性</title>
  <script type="text/x-mathjax-config">
    MathJax.Hub.Config({
      jax: [
        "input/TeX",
        "output/HTML-CSS"
      ],
      extensions: [
        "tex2jax.js"
      ],
      "TeX": {
        extensions: [
          "AMSmath.js",
          "AMSsymbols.js",
          "noErrors.js",
          "noUndefined.js"
        ],
	Macros: {
		ceil: ['\\lceil #1 \\rceil', 1]
	}
      },
      "HTML-CSS": {
        scale: 85
      },
      "tex2jax": {
        inlineMath: [
          ['$', '$']
        ]
      },
    });
  </script>
  <script type="text/javascript" src=
  "https://cdn.mathjax.org/mathjax/latest/MathJax.js">
  </script>
  <style type="text/css">
    figure {
      text-align: center;
    }
    figure figcaption {
      text-align: center;
    }
    img {
      width: 50%;
    }
  </style>
</head>

<body>
  <h1>QPU: 命令，uniforms及びL2キャッシュのサイズと特性</h1>

  <h2>概要</h2>

  <p>命令，uniforms及びL2キャッシュについて，以下のことがわかった．</p>

	<ul>
		<li>命令はprogram_endシグナル付きの命令に続く$2$命令以降はフェッチされない．</li>
		<li>命令キャッシュはL2キャッシュから$64$バイト ($8$命令) 単位でフェッチする．</li>
		<li>uniformsキャッシュとQPUの間に$8$バイト ($2$要素) の容量をもつキャッシュ (uniforms L0キャッシュとする) が存在する．</li>
		<li>uniformsストリームは，uniform_readの読み込みがなくても，uniforms L0キャッシュにキャッシュされる．</li>
		<li>uniforms L0キャッシュはuniformsキャッシュから$4$バイト ($1$要素) 単位でフェッチする．</li>
		<li>uniformsキャッシュはL2キャッシュから$8$バイト以上の単位でフェッチする．</li>
		<li>L2キャッシュはメインメモリから$64$バイト単位でフェッチする．</li>
	</ul>

	<p>ここで，パフォーマンスカウンタが全QPUコアで共通であるということを，
	QPU$1$コアの$1$スレッドにおけるカウントが
	該当するパフォーマンスカウンタの値になることと定義する．</p>

	<p>命令，uniforms及びL2キャッシュのパフォーマンスカウンタについて，以下のことがわかった．</p>

	<ul>
			<li>命令キャッシュヒット数は命令を$1$つ実行するたびにカウントアップされる．</li>
			<li>命令キャッシュミス数は，命令キャッシュがL2キャッシュからフェッチするたびにカウントアップされる．</li>
			<li>命令キャッシュヒット数は命令キャッシュミス時にもカウントアップされる．</li>
			<li>命令キャッシュヒット・ミス数は全QPUで共通である．</li>
			<li>uniformsキャッシュヒット数はuniformsキャッシュミス時にもカウントアップされる．</li>
			<li>uniformsキャッシュヒット数は，uniforms L0キャッシュがuniformsキャッシュからフェッチするたびにカウントアップされる．</li>
			<li>uniformsキャッシュミス数は，uniformsキャッシュがL2キャッシュからフェッチするたびにカウントアップされる．</li>
			<li>uniformsキャッシュヒット・ミス数は全QPUで共通である．</li>
			<li>L2キャッシュヒット数はL2キャッシュミス時にはカウントアップされない．</li>
			<li>L2キャッシュがメインメモリからフェッチするたびにL2キャッシュミス数がカウントアップされる．</li>
	</ul>


  <h2>実験環境</h2>

  <p>実験環境として Raspberry Pi 2 Model B を使用した． オーバークロックを施していないため，QPU
  の1コアは $250 / 4 = 62.5$ MHz で動作するとした．</p>


  <h2>プログラムの流れ</h2>

	<p>実行するプログラム全体の命令数を$I$とし，
	これを$3$以上$603$以下の整数として変化させた．
	プログラム中ではジャンプ命令を用いていないため，
	$I$ 個の命令を実行するとプログラムの実行は停止する．
	プログラムは$10$回実行し，平均値をパフォーマンスカウンタの測定値とした．</p>


  <h2>結果</h2>

	<p>パフォーマンスカウンタにより測定した
	命令キャッシュ，uniformsキャッシュ，L2キャッシュのヒット数をそれぞれ
	$H_{inst}$，$H_{unif}$，$H_{L2}$ とし，
	命令キャッシュ，uniformsキャッシュ，L2キャッシュのミス数をそれぞれ
	$M_{inst}$，$M_{unif}$，$M_{L2}$ とする．</p>

	<p>それぞれの$I$において，
	すべての実行におけるパフォーマンスカウンタの値が一致した
	(平均をとるまでもなかった)．</p>

	<ul>
		<li>$H_{inst}$ は $I$ と一致した．</li>
		<li>$M_{inst}$ は $\ceil{I / 8}$ と一致した．</li>
		<li>$H_{unif}$ は $I=3$ のとき $1$，$I \gt 3$ のとき $2$ であった．</li>
		<li>$M_{unif}$ は $1$ であった．</li>
		<li>$H_{L2}$ は $0$ であった．</li>
		<li>$M_{L2}$ は $\ceil{H_{inst} / 8} + 1$ と一致した．</li>
	</ul>


	<h2>考察</h2>

	<p>$n$を，L2キャッシュからuniformsキャッシュに一度にフェッチされるバイト数とする．
	$n$は$2$以上$16$以下であると仮定する．</p>

	<p>$H_{inst}$と$I$が一致したことより，以下のことがわかる．</p>
	<ul>
		<li>命令を1つ実行するたびに$H_{inst}$がカウントアップされる．</li>
		<li>program_endシグナル付きの命令に続く$2$命令以降はフェッチされない．</li>
		<li>$H_{inst}$と$M_{inst}$は全QPUコアで共通である．</li>
	</ul>

	<p>$M_{inst}$と$\ceil{I / 8}$すなわち$\ceil{H_{inst} / 8}$が一致したことより，以下のことがわかる．</p>

	<ul>
		<li>命令キャッシュはL2キャッシュから$64$バイト ($8$命令) 単位でフェッチする．</li>
		<li>命令キャッシュがL2キャッシュから
		フェッチするたびに$M_{inst}$がカウントアップされる．</li>
		<li>命令キャッシュミス時にも$H_{inst}$がカウントアップされる．</li>
	</ul>


	<p>プログラム中でuniform_readレジスタを読まなかったにも関わらず
	$H_{unif}$が非$0$であったことより，以下のことがわかる．</p>

	<ul>
		<li>uniform_readレジスタが読まれなくても
		QPUはuniformsストリームをuniformsキャッシュから
		よりローカルなキャッシュにキャッシュする．</li>
	</ul>

	<p>上記キャッシュを以下「uniforms L0キャッシュ」と記す．</p>

	<p>$H_{unif}$が$1$または$2$，
	つまりuniformsストリームがuniforms L0キャッシュに
	$4$または$8$バイト ($1$または$2$要素) キャッシュされたことと，
	$M_{unif}$が$1$であったことより，以下のことがわかる．</p>

	<ul>
		<li>uniforms L0キャッシュは$8$バイト ($2$要素) の容量をもつ．</li>
		<li>uniformsストリームはuniformsキャッシュからuniforms L0キャッシュへ
		$4$バイト ($1$要素) 単位でフェッチされる．</li>
		<li>uniformsキャッシュはL2キャッシュから
		$8$バイト ($2$要素) 以上の単位でフェッチする．</li>
		<li>uniforms L0キャッシュがuniformsキャッシュから
		フェッチするたびに$H_{unif}$がカウントアップされる．</li>
		<li>uniformsキャッシュがL2キャッシュからにフェッチするたびに
		$M_{unif}$がカウントアップされる．</li>
	</ul>

	<p>$M_{unif}$と$\ceil{H_{unif} / n}$が一致したことより，以下のことがわかる．</p>

	<ul>
		<li>uniformsキャッシュミス時にも$H_{unif}$がカウントアップされる．</li>
		<li>$H_{unif}$と$M_{unif}$は全QPUコアで共通である．</li>
	</ul>

	<p>$H_{L2}$ が$0$であったにも関わらず
	$M_{L2}$ が非$0$であったことから，以下のことがわかる．</p>

	<ul>
		<li>$M_{L2}$ はL2キャッシュミス時にカウントアップされない．</li>
	</ul>

	<p>$M_{L2}$ が $\ceil{H_{inst} / 8} + 1$ と一致したが，
	これは $M_{L2}$ が $\ceil{H_{inst} / 8} + \ceil{H_{unif} / 16}$と
	一致したと考えられる．
	このことから，以下のことがわかる．</p>

	<ul>
		<li>L2キャッシュはメインメモリ
		から$8 \times 8 = 4 \times 16 = 64$バイト単位で
		フェッチする．</li>
		<li>L2キャッシュがメインメモリからフェッチするたびに$M_{L2}$が
		カウントアップされる．</li>
	</ul>



  <h2>Copyright notice</h2>


  <p>© 2016 Yukimasa Sugizaki. All rights reserved.</p>


  <p>This work is licensed under a <a rel="license" href=
  "http://creativecommons.org/licenses/by-nc-sa/4.0/">Creative
  Commons Attribution-NonCommercial-ShareAlike 4.0 International
  License</a>.</p>
</body>
</html>
