clk 1 std_logic bool
rst 1 std_logic sc_logic
run_rsc_rdy 1 std_logic sc_logic
run_rsc_vld 1 std_logic sc_logic
a_rsc_adr 4 std_logic_vector sc_lv
a_rsc_d 32 std_logic_vector sc_lv
a_rsc_we 1 std_logic sc_logic
a_rsc_q 32 std_logic_vector sc_lv
a_rsc_triosy_lz 1 std_logic sc_logic
b_rsc_adr 4 std_logic_vector sc_lv
b_rsc_d 32 std_logic_vector sc_lv
b_rsc_we 1 std_logic sc_logic
b_rsc_q 32 std_logic_vector sc_lv
b_rsc_triosy_lz 1 std_logic sc_logic
complete_rsc_rdy 1 std_logic sc_logic
complete_rsc_vld 1 std_logic sc_logic
