 
（一） 計畫中文摘要。 
 
本計畫目的是開發低操作電壓（3.3V）互補型複晶矽薄膜電晶體製程，設計新型符合
量產需求之低操作電壓高效能元件；於本計劃當中，第一年致力於發展低操作電壓結構之研
究，包含:探討自我基板偏壓複晶矽薄膜電晶體（Self-Biased Body Poly-Si TFTs，SBB TFTs）
元件製作之可行性，與 high-k 介電層材料應用之發展潛力，試圖從中選擇適合發展的低操作
電壓技術；第二年則選擇出 high-k 材料引進為主要發展技術，並於第三年度延續第二年度的
high-k 材料應用，發展符合量產需求之雙層複合性介電材料，以製作特性均勻之 CMOS 反相
器。在本報告內容中已完成製作具有高介電係數介電層之雷射結晶複晶矽薄膜電晶體；同時
亦研究於不同雷射能量密度底下的 n-type 與 p-type 薄膜電晶體之電特性，並取用最佳的對稱
元件模擬出 CMOS 反相器。目前已獲得最佳條件之對稱 n-type 與 p-type 元件，且已成功的藉
由該元件特性模擬出完整的 CMOS 反相器。 
 
（二）計畫英文摘要。 
  
In this project, LTPS technologies for low-voltage (3.3 V) CMOS TFTs are studied. In this 
first year, low-voltage device structures (such as the Self-Biased Body Poly-Si TFTs) and high-k 
gate insulating (GI) materials (such as AlN, Al2O3, Ta2O5, Si3N4) were investigated and 
evaluated. AlN was found to be a promising high-k GI. In the second year, the AlN deposition 
process window was carefully studied. The leakage mechanism and the surface roughness 
control were studied. In the third year, the influences of polycrystalline grain size on the device 
performance and on the CMOS inverter characteristics were studied. Dual layer GI (SiO2 and 
Si3N4) was also proposed to enlarge the k value. By using the heat flow simulation (FEMLAB), 
the influence of laser energy on the grain size was performed. The conventional n-type and 
p-type devices with poly-Si film crystallized by ELA at different laser energies were fabricated 
and characterized. Finally, the CMOS inverter characteristics for these devices with various 
grain size were simulated and discussed.   
 
 
 
 
 
 
 
 
另外由於非晶矽薄膜之晶粒邊界將會降低載子遷移率及增加漏電，故而目前具較少缺
陷於元件通道中之多晶矽薄膜已逐漸被注意並應用到薄膜電晶體液晶顯示器上[6-8]。如圖
二所示，矽薄膜隨著結晶條件不同將有不同的結晶狀況，而在結晶之晶粒邊界將會影響載
子於材料中的遷移特性(如圖三)，致使載子遷移率改變並影響其材料應用，如表一所列，
單晶狀態的載子遷移率遠大於多晶與非晶狀態的矽薄膜，故而為了降低晶粒邊界對於元件
特性的影響，並提升元件的載子遷移率，有許多的半導體結晶方式已被廣泛的運用；然而
為了搭配薄膜電晶體液晶顯示器將電晶體製作於玻璃面板上之溫度限制，目前主要以雷射
再結晶、金屬誘化結晶、固相結晶…等三種低溫結晶方式為主要的方法增大晶粒，與減少
通道中之晶粒邊界以改善元件電特性[9-11]； 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
作為週邊驅動電路，CMOS 製程的開發是必要的，現今做出的 CMOS 主要有下列問
題：（1）CMOS TFT Inverter 的特性曲線在 Noise margin 的表現差（如 NMH 與 NML 差距
過大）。其原因有可能出在，在低溫製程中所做出的閘極氧化層品質太差，以致於過多的正
離子（Na 離子…）存在氧化層之中，使得 PMOS 在形成通道時，會消耗過多的負電壓在正
[圖二]  矽薄膜結晶示意圖。 
Grain
Grain 
Boundary
Amorphous 
Structure
Polycrystalline 
Structure
Single Crystal 
Structure
 a-Si 
amorphous 
Poly-Si 
Poly-crystal 
c-Si 
single crystal
Field-effect mobility u 
(cm2/Vs) 0.5 - 1.0 30 - 300 600 - 700 
Application Pixel Switching Driver Circuit Driver LSI 
 
[表一] 矽薄膜不同結晶狀態載子遷移率與應用比較表 
[圖三] 矽薄膜載子遷移率示意圖 
[11] N. Kuno, N. Kusumoyo, T. Insushima, and S. Ymaazaki, “Characterization of 
polycrystalline-Si thin-film transistor fabricated by excimer laser annealing method,” IEEE 
Trans. Electron Devices, Vol. 40, pp. 1876-1879, 1994. 
 
C 研究方法 
  第一年: 
(1) 探討自我基板偏壓複晶矽薄膜電晶體（Self-Biased Body Poly-Si TFTs，SBB TFTs）元
件製作之可行性 
(2) 首先針對希望成為 getting layer 的 SiGe 薄膜作沉積和材料分析 
(a) 在基板上成長矽鍺等薄膜為 getting center，先利用沉積時候 SiH4 和 GeH4 氣體流量
控制薄膜的 Ge 含量。 
(b) 利用 AFM、FTIR、Raman 等儀器來分析 getting center layer 薄膜品質，觀察鍺於
不同製程條件下析出形成 getting center 的狀態。 
(3) 也針對欲開發之 high-K 薄膜做基本電性測試 
(a) 利用 E-gun 方式沉積 Ta2O5、Si3N4、Al2O3。Ta2O5 、Al2O3 等薄膜。 
(b) 製做基本電容元件 
(c) 量測不同薄膜的電容大小和記憶效應。 
(d) 測量電容漏電和崩潰電壓等閘極絕緣層特性。 
 
第二年: 
(1) 低溫 High-K 材料的漏電控制與分析 
(a) 在基板上成長氮化鋁(Alumina Nitride)作為低溫薄膜介電層 
(b) 利用 AFM 來分析薄膜品質，觀察不同製程條件介電層的狀態 
(c) 調變介電層沉積溫度，控制漏電 
(2) 矽鍺薄膜於雷射再結晶上的分析 
(a) 利用 UHVCVD 沉積非晶的矽鍺薄膜 
(b) 調變沉積溫度，分析矽鍺薄膜的晶相 
(c) 分析雷射再結晶的矽鍺薄膜 
(3) 薄膜電晶體的串聯電阻分析 
(a) 製作薄膜電晶體元件 
(b) 量測元件輸出特性 
(c) 改變元件通道長度，分析元件通道及串聯電阻 
 
2. SiGe 薄膜 AFM 特性分析: 
利用 HDPCVD 系統成長三種不同含量之 SiGe 薄膜(Si0.85Ge.15、Si0.7Ge0.3、Si0.55Ge0.45)，
所成長薄膜如圖六所示應為microcrystal晶相，三種薄膜的晶粒大小相似。表面的 roughness 
在不同的 Ge 含量都是在 1nm 左右，可以合適於下一個步驟的薄膜沉積。 
     
                (a)                        (b)                        (c) 
    [圖六] AFM image of (a) Si0.55Ge0.45、(b) Si0.7Ge0.3、和(c) Si0.85Ge.15 薄膜 
 
 
3. SiGe 薄膜 Raman 分析其不同薄膜成長條件之 SiGe 鍵結狀況： 
如圖七所示，在 Si0.87Ge0.13 的薄膜成長條件下，基本上沒有觀察到明顯 Si-Ge 或 Ge-Ge
鍵結的峰值，Ge 含量過低的薄膜，並無法順利產生穩定的鍵結。在 Si0.79Ge0.21 的薄膜成
長條件下，觀察到明顯 Si-Ge 或 Ge-Ge 鍵結的峰值。在 Si0.7Ge0.3 的薄膜成長條件下，也
觀察到明顯 Si-Ge 或 Ge-Ge 鍵結的峰值。 
非晶或微晶的 SiGe 薄膜，Ge 在濃度低的時候（Ge=13％），SiGe 鍵結不易觀察到。在
濃度高於某一個程度後（ex. Ge=21％），不同濃度 Ge 含量的薄膜，SiGe 鍵結和 Ge-Ge 鍵
結的含量差不多，也就是過高的 Ge 含量無法增加鍵結 Ge 的成分，反而可能使多餘的 Ge
析出形成未鍵結的原子。目前結果看來，Ge 含量在 20%左右是較適當的低雜質 SiGe 薄
膜。 
 
[圖十] 三種不同材料電容在順向掃描和逆向掃描量測時的電容曲線，可以看到 high-k 材料
如 Ta2O5 或 ONO 薄膜比起 SiO2 還有更快速的轉換曲線。 
 
5. high-k 材料的漏電流特性 
 
觀察 high-K 薄膜(如圖十一)的漏電特性，可以看到所沉積的 high-k 薄膜普遍有漏電問題，
相較於傳統 SiO2 薄膜，Al2O3 和 Ta2O5 薄膜在電場強度 6MV/cm 的時候就有約 mA/cm2 等級
的漏電，基於此，我們接下來所要努力的是希望可以調整沉積條件，並結合 dual-layer 結構
製作閘極絕緣層，希望在元件閘極電容值和漏電中取得最佳化。 
 
 
 
 
 
 
 Ta2O5
V(volt)
-15 -10 -5 0 5 10 15
C
(n
F/
cm
2 )
0
20
40
60
80
100
120
140
foward
back
(a) 
 SiO2
V(volt)
-40 -30 -20 -10 0 10 20 30 40
C
(n
F/
cm
2 )
60
62
64
66
68
70
72
74
foward
back  
(b) 
 Oxide-Si3N4-Oxide
V(volt)
-15 -10 -5 0 5 10 15
C
(n
F/
cm
2 )
0
20
40
60
80
100
120
foward
back  
(c) 
Si3N4
Field ( MV/cm )
(b) Si3N4
-10 -8 -6 -4 -2 0
C
ur
re
nt
 D
en
si
ty
 ( 
A/
cm
2 
)
10-10
10-9
10-8
10-7
10-6
10-5
Ta2O5
Field ( MV/cm )
(d) Ta2O5
-12 -10 -8 -6 -4 -2 0
C
ur
re
nt
 D
en
si
ty
 ( 
A
/c
m
2 
)
10-6
10-5
10-4
10-3
10-2
 
Al2O3
Field ( MV/cm )
(c) Al2O3
-10 -8 -6 -4 -2 0
C
ur
re
nt
 D
en
si
ty
 ( 
A
/c
m
2 
)
10-6
10-5
10-4
10-3
10-2
10-1
100
101
102
SiO2
Field ( MV/cm )
(a) SiO2
-6 -5 -4 -3 -2 -1 0
C
ur
re
nt
 D
en
si
ty
 ( 
A
/c
m
2 
)
10-10
10-9
10-8
10-7
10-6
10-5
在漏電分析中，我們可以觀察到降低介電層的沉積溫度，有利於抑制介電層的漏電，
而根據變頻率的電容分析，在準直流分析（低頻）下的電容值約為 64 nf/cm2，而推算出
低溫氮化鋁的相對介電係數約為＂7＂，而與傳統的高溫 SiO2介電層相比，介電係數約提
升了兩倍，如果將低溫氮化鋁運用在薄膜電晶體上，將有助於操作電壓的改善。 
 
2. 矽鍺薄膜於雷射再結晶上的分析： 
 
延續去年的研究，我們開發適合雷射再結晶的矽鍺薄膜。在今年度了研究中，我們更
進一步利用超高真空化學氣相沉積系統（Ultra High Vacuum Chemical Vapor Deposition 
System）來成長非晶矽鍺薄膜。有別於 HDPCVD(High Density Plasma Chemical Vapor 
Deposition)系統所成長的矽鍺薄膜，僅能沉積高鍺含量的微晶矽鍺薄膜；我們利用兩階段
成長與基板溫度調變，可成長出非晶矽鍺薄膜。由下圖十四的拉曼光譜可知，當基板的沉
積溫度由 430°C 下降到 400°C 時，位於 285 cm-1、405 cm-1及 489 cm-1的複晶矽鍺膜訊號
將開始消失，而當沉積溫度下降到 350°C 時，則觀察不到複晶矽鍺的訊號，這代表了降低
沉 積 溫 度 則 可 以 沉 積 出 我 們 雷 射 再 結 晶 所 需 要 的 非 晶 矽 鍺 薄 膜 。 
0 200 400 600 800 1000
0
100
200
300
400
500
600
700 430 oC
 
 
 
 
In
te
ns
ity
 (a
.u
.)
Raman Shift (cm-1)
0 200 400 600 800 1000
0
100
200
300
400
500
600
700
 
 
 
 
400 oC
In
te
ns
ity
 (a
.u
.)
Raman Shift (cm-1)
0 200 400 600 800 1000
0
100
200
300
400
500
600
700
 
 
350 oC
In
te
ns
ity
 (a
.u
.)
Raman Shift (cm-1)
(a) (b) (c)
 
[圖十四]不同溫度下沉積的矽鍺薄膜拉曼光譜 
要將雷射退火再結晶的技術發展到薄膜元件上，我們需要相當對於光吸收相當好的主
動層材料。我們所使用的雷射機台工作波長為 532nm，但是對於傳統的非晶矽薄膜而言，
並不具有最佳的吸收特性，為了增進主動薄膜的吸收特性，我們引入了非晶矽鍺薄膜作為
我們的主動層材料，以增加對綠光雷射的吸收轉換效率。為驗證矽鍺薄膜對光吸收的改
善，我們分析了非晶矽與非晶矽鍺薄膜的吸收特性。如下圖十五所示，在可見光波段
(400-700nm)，非晶矽鍺薄膜具有較高的析收率，就 532nm 而言，約有 50%的提昇。這將
有助於該薄膜在雷射退火階段的吸收轉換效率。 
W/L = 3/10
Gate Voltage ( V )
-20 -10 0 10 20 30
D
ra
in
 c
ur
re
nt
 ( 
A
 )
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
10-4
VD = 0.1
VD = 2.1
VD = 4.1
VD = 6.1
W/L = 3/10
Drain Voltage ( V )
0 5 10 15 20
D
ra
in
 c
ur
re
nt
 ( 
μ A
 )
0.0
0.5
1.0
1.5
2.0
2.5
3.0
VG = 2 ( V )
VG = 4 ( V )
VG = 6 ( V )
VG = 8 ( V )
VG = 10 ( V )
(a) (b)
 
[圖十七]低溫多晶矽薄膜電晶體的(a)傳輸與(b)輸出特性曲線 
根據薄膜電晶體的電阻分析理論可知，在低汲極偏壓下(VD<<VG)，從輸出的汲極電
流(ID)可求出開關電阻(Ron)，若進一步調變元件通道長度(L)，則可萃取出通道電阻
(Rch)以及串聯電阻(Rp)，分析的方式如下方程式所示： 
p
thGox
pch
VVD
D
on RVVCW
LRR
I
VR
GD
+−=+=∂
∂=
<< )(μ
 
其中 W 為元件通道寬度，μ為元件載子的漂移率，Cox 為元件電容密度，VG 為閘極
電壓，Vth 為元件臨界電壓。在實驗中，我們分別選取了通道長度為 3μm、4μm、5
μm、8μm的薄膜電晶體進行串聯電阻分析，萃取出的電阻對通道長度關係如下圖十
八： 
2 4 6 8 10
0
20
40
60
80
100
RP*W
l0
 
 
 
 
 VG=10 V
  
 VG=8 V
  
 VG=6 V
 
R
re
si
st
an
ce
 * 
W
 ( 
Ω-
cm
 )
Channel length ( μm )
 VG=4 V
 
[圖十八]不同閘極偏壓下的開關電阻(Ron)與通道長度(L)的關係圖 
由分析的資料可知，該元件的串聯電阻(Rp×W)與通道電阻(Rch×W)分別約為 1.5-2.0 
(Ω-cm)及 1-53(Ω-cm)，而元件通道寬度(W)為 3μm，推算出的真實串聯電阻為 5-6.6 
kΩ。該元件的串聯電阻值與其它已知的相關研究相當，利用該元件製程即可開發出
高效能低功率的薄膜電晶體。 
 
 
 
 
 
 
 
     
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
                
    [圖二十] SEM images of poly-si grain in laser energy from 340 mJ/cm2 to 420 mJ/cm2 
 
3. 多晶矽薄膜電晶體於不同雷射能量密度結晶製作之電晶體元件特性： 
如圖二十一所示，隨著雷射能量密度的提升，多晶矽晶粒尺寸將隨之增大；如圖二十
二所示，於雷射結晶期間，材料中之溫度分布可以藉由有效元素分析軟體對於熱傳導來
模擬得知，當入射之雷射能量提升時，將致使矽薄膜之相轉換潛熱時間增長，幫助矽晶
粒尺寸增加。 
 
360 mJ/cm2
(Grain Size ~ 0.25μm)
340 mJ/cm2 
(Grain Size ~ 0.15μm)
380 mJ/cm2
(Grain Size ~ 0. 5μm)
420 mJ/cm2
(Grain Size ~ 0.8μm)
400 mJ/cm2
(Grain Size ~ 0.6μm)
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
4. CMOS 反向器模擬分析 
將前述藉由不同雷射能量密度結晶製作完成之 N 型與 P 型薄膜電晶體元件進行 CMOS
反向器模擬分析，該模擬乃是藉由 MicroSim 模擬軟體，並搭配如圖二十五之電路圖模擬
  [圖二十三]不同雷射能量密度結晶致使元件載子遷移律改變比較圖 
Laser Energy ( mJ/cm2 )
320 340 360 380 400 420 440
M
ob
ili
ty
 ( 
cm
2  /
 V
s 
)
0
50
100
150
200
250
300
P - Type
N- Type
Laser energy ( mJ / cm2 )
320 340 360 380 400 420 440 460
Th
re
sh
ol
d 
V
ol
ta
ge
 ( 
V
 )
-3.0
-2.5
-2.0
-1.5
-1.0
-0.5
0.0
0.5
N channel
P channel
T = 298 K
P channel VD = - 0.1 ( V )
N channel VD = 0.1 ( V )
W / L = 6 ( μm ) / 3 ( μm )  
[圖二十四] 不同雷射能量之元件臨界電壓比較
E. 成果自評 
首先在 SiGe 薄膜沉積條件控制下，我們可以得到不同鍵結模式的薄膜特性，其中可以
看到，高濃度 Ge 含量確實會出現鍵結飽和的現象，而極可能在晶粒邊界產生析出物。後續
將進行薄膜再結晶動作以 SPM(Surface Potential Microscopy)分析晶粒邊界的狀況，並
配合摻雜進行薄膜電性分析。 
另外，在低溫介電層方面，我們成功的製作出 high-k 材料的電容元件。可與一般期刊
的成果相比，因此在低溫的製程之下，我們是可以得到相當不錯的電容，藉由 high-k 材料
可以降低我們的操作電壓。我們已經成功的開發氮化鋁薄膜做為一新穎低溫介電層。藉由
降低基板的沉積溫度，可明顯的該善介電層的平整度，減少表面的不規則，並大幅度的改
善該介電材料的閘極漏電。而元件所需的非晶矽鍺主動層，也成功的利用基板溫度以及二
階段沉積的方法成長出可供雷射退火再結晶的非晶矽鍺薄膜，並提高了該薄膜對雷射光的
吸收效率，並觀察到矽鍺薄膜在雷射的退火後的相分離行為，以上的研究成果將有機會可
成功的運用在互補式薄膜電晶體(CMOS TFTs)上。而從通道以及串聯電阻分析可知，我們
也實現了低串聯電阻的低溫複晶矽薄膜電晶體。 
並且我們引進雙層介電層材料結構，達到發展元件尺寸 scale down 的效果，利用實際
介電層厚度為 700 埃等效於二氧化矽厚度 600 埃之薄膜電晶體元件，獲得相似於介電層-
二氧化矽厚度為 1000 埃之元件特性。另外，利用該雙層介電層材料結構撘配不同的雷射能
量製作 N型與 P型薄膜電晶體，萃取分析其電特性，並模擬分析出反向器之轉移曲線。由
此一反向器模擬成果可得知，本報告中建議之高介電係數雙層結構將有足夠潛力應用於量
產顯示器周邊電路。 
