<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(120,180)" to="(120,290)"/>
    <wire from="(260,210)" to="(260,220)"/>
    <wire from="(140,440)" to="(270,440)"/>
    <wire from="(210,370)" to="(270,370)"/>
    <wire from="(210,60)" to="(210,130)"/>
    <wire from="(120,180)" to="(190,180)"/>
    <wire from="(210,130)" to="(250,130)"/>
    <wire from="(90,180)" to="(110,180)"/>
    <wire from="(150,300)" to="(270,300)"/>
    <wire from="(150,220)" to="(260,220)"/>
    <wire from="(290,570)" to="(390,570)"/>
    <wire from="(300,60)" to="(400,60)"/>
    <wire from="(340,450)" to="(400,450)"/>
    <wire from="(330,370)" to="(400,370)"/>
    <wire from="(190,200)" to="(260,200)"/>
    <wire from="(150,300)" to="(150,310)"/>
    <wire from="(170,470)" to="(270,470)"/>
    <wire from="(150,110)" to="(150,220)"/>
    <wire from="(90,180)" to="(90,470)"/>
    <wire from="(170,470)" to="(170,520)"/>
    <wire from="(210,130)" to="(210,180)"/>
    <wire from="(190,180)" to="(210,180)"/>
    <wire from="(330,290)" to="(390,290)"/>
    <wire from="(150,220)" to="(150,300)"/>
    <wire from="(210,310)" to="(210,370)"/>
    <wire from="(170,520)" to="(280,520)"/>
    <wire from="(70,180)" to="(90,180)"/>
    <wire from="(150,50)" to="(250,50)"/>
    <wire from="(120,290)" to="(270,290)"/>
    <wire from="(300,130)" to="(400,130)"/>
    <wire from="(310,520)" to="(390,520)"/>
    <wire from="(320,210)" to="(400,210)"/>
    <wire from="(70,310)" to="(140,310)"/>
    <wire from="(140,310)" to="(140,440)"/>
    <wire from="(150,310)" to="(210,310)"/>
    <wire from="(150,110)" to="(250,110)"/>
    <wire from="(110,570)" to="(260,570)"/>
    <wire from="(400,130)" to="(400,140)"/>
    <wire from="(150,50)" to="(150,110)"/>
    <wire from="(110,180)" to="(120,180)"/>
    <wire from="(190,180)" to="(190,200)"/>
    <wire from="(90,470)" to="(170,470)"/>
    <wire from="(110,180)" to="(110,570)"/>
    <wire from="(140,310)" to="(150,310)"/>
    <wire from="(210,60)" to="(250,60)"/>
    <comp lib="0" loc="(70,180)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(290,570)" name="NOT Gate"/>
    <comp lib="0" loc="(410,60)" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(410,290)" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(340,450)" name="XNOR Gate"/>
    <comp lib="0" loc="(410,570)" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(330,290)" name="NOR Gate"/>
    <comp lib="1" loc="(300,60)" name="AND Gate"/>
    <comp lib="0" loc="(410,450)" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(310,520)" name="NOT Gate"/>
    <comp lib="0" loc="(410,150)" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(330,370)" name="XOR Gate"/>
    <comp lib="1" loc="(300,130)" name="OR Gate"/>
    <comp lib="0" loc="(410,520)" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(420,370)" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(320,210)" name="NAND Gate"/>
    <comp lib="0" loc="(70,310)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(410,210)" name="Pin">
      <a name="output" val="true"/>
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
