Timing Analyzer report for top
Sun Oct 20 20:47:55 2024
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.41        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  24.2%      ;
;     Processor 3            ;   9.3%      ;
;     Processor 4            ;   7.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.17 MHz ; 67.17 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -13.888 ; -25858.201        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2324.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.888 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.058     ; 14.825     ;
; -13.838 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.068     ; 14.765     ;
; -13.835 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.058     ; 14.772     ;
; -13.822 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 14.754     ;
; -13.821 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 14.746     ;
; -13.798 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.063     ; 14.730     ;
; -13.786 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.051     ; 14.730     ;
; -13.785 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.068     ; 14.712     ;
; -13.777 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.068     ; 14.704     ;
; -13.768 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 14.693     ;
; -13.762 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.051     ; 14.706     ;
; -13.724 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.068     ; 14.651     ;
; -13.696 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.051     ; 14.640     ;
; -13.675 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 14.609     ;
; -13.669 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.306      ; 14.970     ;
; -13.664 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 14.598     ;
; -13.660 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.294      ; 14.949     ;
; -13.651 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.585     ;
; -13.646 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.580     ;
; -13.640 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.574     ;
; -13.634 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.064     ; 14.565     ;
; -13.629 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.063     ; 14.561     ;
; -13.627 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.250      ; 14.872     ;
; -13.624 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.306      ; 14.925     ;
; -13.619 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.296      ; 14.910     ;
; -13.617 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 14.542     ;
; -13.615 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; 0.291      ; 14.901     ;
; -13.609 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.051     ; 14.553     ;
; -13.604 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 14.525     ;
; -13.602 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.294      ; 14.891     ;
; -13.598 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.052     ; 14.541     ;
; -13.597 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.051     ; 14.541     ;
; -13.591 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.262      ; 14.848     ;
; -13.585 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.519     ;
; -13.579 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.063     ; 14.511     ;
; -13.579 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; 0.303      ; 14.877     ;
; -13.568 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.501     ;
; -13.564 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.070     ; 14.489     ;
; -13.559 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.493     ;
; -13.558 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.296      ; 14.849     ;
; -13.555 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.051     ; 14.499     ;
; -13.553 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.238      ; 14.786     ;
; -13.551 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~401 ; clk          ; clk         ; 1.000        ; 0.295      ; 14.841     ;
; -13.547 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.481     ;
; -13.543 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.051     ; 14.487     ;
; -13.542 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.063     ; 14.474     ;
; -13.539 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.282      ; 14.816     ;
; -13.539 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.302      ; 14.836     ;
; -13.531 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[25] ; clk          ; clk         ; 1.000        ; -0.070     ; 14.456     ;
; -13.530 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 14.462     ;
; -13.517 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.250      ; 14.762     ;
; -13.515 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 14.447     ;
; -13.515 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~401 ; clk          ; clk         ; 1.000        ; 0.307      ; 14.817     ;
; -13.513 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.296      ; 14.804     ;
; -13.512 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.310      ; 14.817     ;
; -13.508 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.330      ; 14.833     ;
; -13.505 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~406 ; clk          ; clk         ; 1.000        ; 0.306      ; 14.806     ;
; -13.505 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.439     ;
; -13.502 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.296      ; 14.793     ;
; -13.498 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~40  ; clk          ; clk         ; 1.000        ; 0.292      ; 14.785     ;
; -13.498 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.432     ;
; -13.495 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[25] ; clk          ; clk         ; 1.000        ; -0.058     ; 14.432     ;
; -13.491 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.063     ; 14.423     ;
; -13.490 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.051     ; 14.434     ;
; -13.489 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.756     ;
; -13.489 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.292      ; 14.776     ;
; -13.488 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.063     ; 14.420     ;
; -13.487 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.420     ;
; -13.486 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.420     ;
; -13.480 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.252      ; 14.727     ;
; -13.477 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.064     ; 14.408     ;
; -13.476 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.409     ;
; -13.473 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~438 ; clk          ; clk         ; 1.000        ; 0.302      ; 14.770     ;
; -13.472 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.270      ; 14.737     ;
; -13.472 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.290      ; 14.757     ;
; -13.471 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 14.403     ;
; -13.469 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.294      ; 14.758     ;
; -13.469 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.252      ; 14.716     ;
; -13.468 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; 0.293      ; 14.756     ;
; -13.462 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.300      ; 14.757     ;
; -13.462 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~40  ; clk          ; clk         ; 1.000        ; 0.304      ; 14.761     ;
; -13.458 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.320      ; 14.773     ;
; -13.457 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 14.380     ;
; -13.457 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; 0.293      ; 14.745     ;
; -13.455 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~388 ; clk          ; clk         ; 1.000        ; 0.285      ; 14.735     ;
; -13.455 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~406 ; clk          ; clk         ; 1.000        ; 0.296      ; 14.746     ;
; -13.446 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 14.369     ;
; -13.445 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~102 ; clk          ; clk         ; 1.000        ; 0.279      ; 14.719     ;
; -13.445 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.298      ; 14.738     ;
; -13.444 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~86  ; clk          ; clk         ; 1.000        ; 0.330      ; 14.769     ;
; -13.444 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.378     ;
; -13.441 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.318      ; 14.754     ;
; -13.441 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.052     ; 14.384     ;
; -13.440 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 14.374     ;
; -13.438 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~406 ; clk          ; clk         ; 1.000        ; 0.294      ; 14.727     ;
; -13.435 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.051     ; 14.379     ;
; -13.433 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.306      ; 14.734     ;
; -13.432 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.061     ; 14.366     ;
; -13.428 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 14.353     ;
; -13.428 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.272      ; 14.695     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.780 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.000      ;
; 0.971 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; -0.260     ; 0.868      ;
; 1.081 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.461      ; 1.699      ;
; 1.133 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.365      ;
; 1.202 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.314     ; 1.045      ;
; 1.213 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.429      ; 1.799      ;
; 1.291 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.409      ; 1.857      ;
; 1.300 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.444      ; 1.901      ;
; 1.325 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.378      ; 1.860      ;
; 1.343 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; -0.320     ; 1.180      ;
; 1.502 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~1                     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.760      ;
; 1.539 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~421                   ; clk          ; clk         ; 0.000        ; 0.410      ; 2.106      ;
; 1.539 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.386      ; 2.082      ;
; 1.547 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.293     ; 1.411      ;
; 1.569 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.391      ; 2.117      ;
; 1.601 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.406      ; 2.164      ;
; 1.643 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.386      ; 2.186      ;
; 1.662 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~103                   ; clk          ; clk         ; 0.000        ; -0.332     ; 1.487      ;
; 1.679 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~66                    ; clk          ; clk         ; 0.000        ; 0.016      ; 1.852      ;
; 1.690 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; -0.341     ; 1.506      ;
; 1.705 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.924      ;
; 1.717 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.948      ;
; 1.723 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~60                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.349      ;
; 1.723 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~62                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.349      ;
; 1.723 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; clk          ; clk         ; 0.000        ; 0.469      ; 2.349      ;
; 1.751 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.970      ;
; 1.753 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.977      ;
; 1.757 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; clk          ; clk         ; 0.000        ; 0.125      ; 2.039      ;
; 1.759 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.035      ; 1.951      ;
; 1.768 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.386      ; 2.311      ;
; 1.774 ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; dmem:dmem|RAM~2047                                      ; clk          ; clk         ; 0.000        ; -0.313     ; 1.618      ;
; 1.782 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.044      ; 1.983      ;
; 1.787 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~416                   ; clk          ; clk         ; 0.000        ; 0.096      ; 2.040      ;
; 1.793 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.390      ; 2.340      ;
; 1.814 ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; dmem:dmem|RAM~486                                       ; clk          ; clk         ; 0.000        ; -0.266     ; 1.705      ;
; 1.817 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.037      ;
; 1.822 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.406      ; 2.385      ;
; 1.832 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~34                    ; clk          ; clk         ; 0.000        ; 0.098      ; 2.087      ;
; 1.837 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~64                    ; clk          ; clk         ; 0.000        ; 0.136      ; 2.130      ;
; 1.837 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.076      ; 2.070      ;
; 1.860 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; 0.045      ; 2.062      ;
; 1.861 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.069      ; 2.087      ;
; 1.861 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.081      ;
; 1.866 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~0                     ; clk          ; clk         ; 0.000        ; 0.106      ; 2.129      ;
; 1.867 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; -0.265     ; 1.759      ;
; 1.885 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.046      ; 2.088      ;
; 1.893 ; arm:arm|datapath:dp|regfile:rf|rf~96                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.300     ; 1.750      ;
; 1.896 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.103      ;
; 1.915 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~32                    ; clk          ; clk         ; 0.000        ; 0.162      ; 2.234      ;
; 1.916 ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.135      ;
; 1.944 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.406      ; 2.507      ;
; 1.947 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~96                    ; clk          ; clk         ; 0.000        ; 0.133      ; 2.237      ;
; 1.950 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 2.169      ;
; 1.964 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~58                    ; clk          ; clk         ; 0.000        ; 0.431      ; 2.552      ;
; 1.964 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~59                    ; clk          ; clk         ; 0.000        ; 0.431      ; 2.552      ;
; 1.964 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~61                    ; clk          ; clk         ; 0.000        ; 0.431      ; 2.552      ;
; 1.965 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.386      ; 2.508      ;
; 1.979 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.198      ;
; 1.984 ; dmem:dmem|RAM~1465                                      ; arm:arm|datapath:dp|regfile:rf|rf~121                   ; clk          ; clk         ; 0.000        ; 0.411      ; 2.552      ;
; 1.996 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; clk          ; clk         ; 0.000        ; 0.119      ; 2.272      ;
; 1.997 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.405      ; 2.559      ;
; 1.999 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.386      ; 2.542      ;
; 2.000 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; clk          ; clk         ; 0.000        ; -0.256     ; 1.901      ;
; 2.017 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~60                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.644      ;
; 2.017 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~62                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.644      ;
; 2.017 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; clk          ; clk         ; 0.000        ; 0.470      ; 2.644      ;
; 2.024 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.068      ; 2.249      ;
; 2.035 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.397      ; 2.589      ;
; 2.044 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.275      ;
; 2.047 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~11                    ; clk          ; clk         ; 0.000        ; 0.449      ; 2.653      ;
; 2.047 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~8                     ; clk          ; clk         ; 0.000        ; 0.449      ; 2.653      ;
; 2.047 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~9                     ; clk          ; clk         ; 0.000        ; 0.449      ; 2.653      ;
; 2.047 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~23                    ; clk          ; clk         ; 0.000        ; 0.449      ; 2.653      ;
; 2.047 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~24                    ; clk          ; clk         ; 0.000        ; 0.449      ; 2.653      ;
; 2.047 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~25                    ; clk          ; clk         ; 0.000        ; 0.449      ; 2.653      ;
; 2.047 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~7                     ; clk          ; clk         ; 0.000        ; 0.449      ; 2.653      ;
; 2.063 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 2.292      ;
; 2.068 ; arm:arm|datapath:dp|regfile:rf|rf~478                   ; dmem:dmem|RAM~2046                                      ; clk          ; clk         ; 0.000        ; -0.291     ; 1.934      ;
; 2.068 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.323     ; 1.902      ;
; 2.071 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 2.289      ;
; 2.077 ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.287     ; 1.947      ;
; 2.078 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 2.290      ;
; 2.080 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; -0.329     ; 1.908      ;
; 2.080 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~36                    ; clk          ; clk         ; 0.000        ; 0.439      ; 2.676      ;
; 2.080 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~44                    ; clk          ; clk         ; 0.000        ; 0.439      ; 2.676      ;
; 2.080 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~46                    ; clk          ; clk         ; 0.000        ; 0.439      ; 2.676      ;
; 2.083 ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; dmem:dmem|RAM~1919                                      ; clk          ; clk         ; 0.000        ; 0.053      ; 2.293      ;
; 2.084 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~418                   ; clk          ; clk         ; 0.000        ; 0.052      ; 2.293      ;
; 2.091 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.310      ;
; 2.093 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 2.311      ;
; 2.096 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 2.315      ;
; 2.098 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.063      ; 2.318      ;
; 2.104 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; dmem:dmem|RAM~1017                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 2.321      ;
; 2.105 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~90                    ; clk          ; clk         ; 0.000        ; 0.442      ; 2.704      ;
; 2.105 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~91                    ; clk          ; clk         ; 0.000        ; 0.442      ; 2.704      ;
; 2.105 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~92                    ; clk          ; clk         ; 0.000        ; 0.442      ; 2.704      ;
; 2.105 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~93                    ; clk          ; clk         ; 0.000        ; 0.442      ; 2.704      ;
; 2.105 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~94                    ; clk          ; clk         ; 0.000        ; 0.442      ; 2.704      ;
; 2.105 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~95                    ; clk          ; clk         ; 0.000        ; 0.442      ; 2.704      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.69 MHz ; 74.69 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -12.389 ; -23064.729       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2324.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.389 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.051     ; 13.333     ;
; -12.341 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 13.277     ;
; -12.336 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.051     ; 13.280     ;
; -12.306 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.060     ; 13.241     ;
; -12.296 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.059     ; 13.232     ;
; -12.288 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 13.224     ;
; -12.273 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 13.213     ;
; -12.258 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.055     ; 13.198     ;
; -12.253 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 13.188     ;
; -12.243 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 13.179     ;
; -12.229 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.046     ; 13.178     ;
; -12.222 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.171     ;
; -12.214 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.163     ;
; -12.179 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.055     ; 13.119     ;
; -12.174 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 13.115     ;
; -12.163 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.055     ; 13.103     ;
; -12.162 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.274      ; 13.431     ;
; -12.150 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.099     ;
; -12.146 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.266      ; 13.407     ;
; -12.144 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.060     ; 13.079     ;
; -12.136 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 13.077     ;
; -12.135 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.084     ;
; -12.132 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.225      ; 13.352     ;
; -12.129 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.054     ; 13.070     ;
; -12.121 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 13.062     ;
; -12.115 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 13.054     ;
; -12.114 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.266      ; 13.375     ;
; -12.109 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.054     ; 13.050     ;
; -12.102 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 13.043     ;
; -12.102 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.275      ; 13.372     ;
; -12.094 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.054     ; 13.035     ;
; -12.091 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 13.026     ;
; -12.088 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.234      ; 13.317     ;
; -12.079 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.265      ; 13.339     ;
; -12.071 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.020     ;
; -12.071 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.047     ; 13.019     ;
; -12.069 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.266      ; 13.330     ;
; -12.067 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 13.007     ;
; -12.064 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.013     ;
; -12.059 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.214      ; 13.268     ;
; -12.057 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.998     ;
; -12.053 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~102 ; clk          ; clk         ; 1.000        ; 0.248      ; 13.296     ;
; -12.052 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[25] ; clk          ; clk         ; 1.000        ; -0.060     ; 12.987     ;
; -12.051 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.272      ; 13.318     ;
; -12.044 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.046     ; 12.993     ;
; -12.043 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; 0.263      ; 13.301     ;
; -12.042 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.983     ;
; -12.038 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~401 ; clk          ; clk         ; 1.000        ; 0.266      ; 13.299     ;
; -12.035 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.251      ; 13.281     ;
; -12.028 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.968     ;
; -12.024 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~406 ; clk          ; clk         ; 1.000        ; 0.274      ; 13.293     ;
; -12.023 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.299      ; 13.317     ;
; -12.023 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.964     ;
; -12.020 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.064     ; 12.951     ;
; -12.019 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~38  ; clk          ; clk         ; 1.000        ; 0.277      ; 13.291     ;
; -12.016 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.957     ;
; -12.015 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.956     ;
; -12.015 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.223      ; 13.233     ;
; -12.010 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.278      ; 13.283     ;
; -12.009 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.271     ;
; -12.008 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~6   ; clk          ; clk         ; 1.000        ; 0.295      ; 13.298     ;
; -12.008 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[25] ; clk          ; clk         ; 1.000        ; -0.051     ; 12.952     ;
; -12.007 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 12.947     ;
; -12.006 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~40  ; clk          ; clk         ; 1.000        ; 0.265      ; 13.266     ;
; -12.006 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~438 ; clk          ; clk         ; 1.000        ; 0.272      ; 13.273     ;
; -12.005 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~102 ; clk          ; clk         ; 1.000        ; 0.240      ; 13.240     ;
; -12.003 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~454 ; clk          ; clk         ; 1.000        ; 0.243      ; 13.241     ;
; -12.003 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.264      ; 13.262     ;
; -12.000 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.265      ; 13.260     ;
; -11.999 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; 0.272      ; 13.266     ;
; -11.998 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.060     ; 12.933     ;
; -11.996 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 12.937     ;
; -11.995 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.226      ; 13.216     ;
; -11.994 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~401 ; clk          ; clk         ; 1.000        ; 0.275      ; 13.264     ;
; -11.992 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.263      ; 13.250     ;
; -11.989 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~412 ; clk          ; clk         ; 1.000        ; 0.265      ; 13.249     ;
; -11.988 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.928     ;
; -11.987 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.243      ; 13.225     ;
; -11.984 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 12.924     ;
; -11.984 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[11] ; clk          ; clk         ; 1.000        ; -0.046     ; 12.933     ;
; -11.982 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.267      ; 13.244     ;
; -11.981 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.921     ;
; -11.980 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 12.919     ;
; -11.980 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~102 ; clk          ; clk         ; 1.000        ; 0.239      ; 13.214     ;
; -11.978 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~86  ; clk          ; clk         ; 1.000        ; 0.299      ; 13.272     ;
; -11.978 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.919     ;
; -11.978 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 12.918     ;
; -11.977 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~422 ; clk          ; clk         ; 1.000        ; 0.268      ; 13.240     ;
; -11.977 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.917     ;
; -11.976 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~406 ; clk          ; clk         ; 1.000        ; 0.266      ; 13.237     ;
; -11.976 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 12.916     ;
; -11.975 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~388 ; clk          ; clk         ; 1.000        ; 0.257      ; 13.227     ;
; -11.975 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.291      ; 13.261     ;
; -11.971 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 12.912     ;
; -11.971 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~38  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.235     ;
; -11.969 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.055     ; 12.909     ;
; -11.968 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.226      ; 13.189     ;
; -11.964 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.290      ; 13.249     ;
; -11.962 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.227     ;
; -11.962 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~40  ; clk          ; clk         ; 1.000        ; 0.274      ; 13.231     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.691 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.890      ;
; 0.863 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; -0.232     ; 0.775      ;
; 0.953 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.413      ; 1.510      ;
; 1.030 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.241      ;
; 1.090 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.384      ; 1.618      ;
; 1.102 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.284     ; 0.962      ;
; 1.156 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.369      ; 1.669      ;
; 1.163 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.402      ; 1.709      ;
; 1.187 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.339      ; 1.670      ;
; 1.194 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; -0.291     ; 1.047      ;
; 1.332 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~1                     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.567      ;
; 1.381 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~421                   ; clk          ; clk         ; 0.000        ; 0.370      ; 1.895      ;
; 1.394 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.264     ; 1.274      ;
; 1.410 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.344      ; 1.898      ;
; 1.427 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.347      ; 1.918      ;
; 1.452 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.361      ; 1.957      ;
; 1.484 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~103                   ; clk          ; clk         ; 0.000        ; -0.300     ; 1.328      ;
; 1.501 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.344      ; 1.989      ;
; 1.511 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; -0.304     ; 1.351      ;
; 1.513 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~66                    ; clk          ; clk         ; 0.000        ; 0.008      ; 1.665      ;
; 1.537 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.064      ; 1.745      ;
; 1.565 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~60                    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.127      ;
; 1.565 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~62                    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.127      ;
; 1.565 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; clk          ; clk         ; 0.000        ; 0.418      ; 2.127      ;
; 1.566 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.765      ;
; 1.588 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.029      ; 1.761      ;
; 1.596 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.782      ;
; 1.597 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.801      ;
; 1.601 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.800      ;
; 1.603 ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; dmem:dmem|RAM~2047                                      ; clk          ; clk         ; 0.000        ; -0.282     ; 1.465      ;
; 1.603 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.344      ; 2.091      ;
; 1.611 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; clk          ; clk         ; 0.000        ; 0.113      ; 1.868      ;
; 1.635 ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; dmem:dmem|RAM~486                                       ; clk          ; clk         ; 0.000        ; -0.237     ; 1.542      ;
; 1.640 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~416                   ; clk          ; clk         ; 0.000        ; 0.085      ; 1.869      ;
; 1.641 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.350      ; 2.135      ;
; 1.644 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.067      ; 1.855      ;
; 1.656 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~64                    ; clk          ; clk         ; 0.000        ; 0.120      ; 1.920      ;
; 1.660 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.840      ;
; 1.661 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; -0.238     ; 1.567      ;
; 1.664 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~34                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.889      ;
; 1.664 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.361      ; 2.169      ;
; 1.670 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.869      ;
; 1.684 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~0                     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.919      ;
; 1.692 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.053      ; 1.889      ;
; 1.706 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.905      ;
; 1.711 ; arm:arm|datapath:dp|regfile:rf|rf~96                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.270     ; 1.585      ;
; 1.714 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.049      ; 1.907      ;
; 1.722 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.910      ;
; 1.739 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~32                    ; clk          ; clk         ; 0.000        ; 0.147      ; 2.030      ;
; 1.758 ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.957      ;
; 1.764 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.963      ;
; 1.767 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~96                    ; clk          ; clk         ; 0.000        ; 0.119      ; 2.030      ;
; 1.769 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.361      ; 2.274      ;
; 1.783 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~58                    ; clk          ; clk         ; 0.000        ; 0.386      ; 2.313      ;
; 1.783 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~59                    ; clk          ; clk         ; 0.000        ; 0.386      ; 2.313      ;
; 1.783 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~61                    ; clk          ; clk         ; 0.000        ; 0.386      ; 2.313      ;
; 1.787 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.344      ; 2.275      ;
; 1.801 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.344      ; 2.289      ;
; 1.803 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.353      ; 2.300      ;
; 1.804 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; clk          ; clk         ; 0.000        ; -0.227     ; 1.721      ;
; 1.815 ; dmem:dmem|RAM~1465                                      ; arm:arm|datapath:dp|regfile:rf|rf~121                   ; clk          ; clk         ; 0.000        ; 0.366      ; 2.325      ;
; 1.820 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.360      ; 2.324      ;
; 1.821 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; clk          ; clk         ; 0.000        ; 0.106      ; 2.071      ;
; 1.822 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~60                    ; clk          ; clk         ; 0.000        ; 0.419      ; 2.385      ;
; 1.822 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~62                    ; clk          ; clk         ; 0.000        ; 0.419      ; 2.385      ;
; 1.822 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; clk          ; clk         ; 0.000        ; 0.419      ; 2.385      ;
; 1.824 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 2.023      ;
; 1.842 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.049      ;
; 1.847 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.058      ; 2.049      ;
; 1.848 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.064      ; 2.056      ;
; 1.852 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; -0.298     ; 1.698      ;
; 1.862 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.285     ; 1.721      ;
; 1.863 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~418                   ; clk          ; clk         ; 0.000        ; 0.043      ; 2.050      ;
; 1.883 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~36                    ; clk          ; clk         ; 0.000        ; 0.393      ; 2.420      ;
; 1.883 ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; dmem:dmem|RAM~1919                                      ; clk          ; clk         ; 0.000        ; 0.050      ; 2.077      ;
; 1.883 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~44                    ; clk          ; clk         ; 0.000        ; 0.393      ; 2.420      ;
; 1.883 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~46                    ; clk          ; clk         ; 0.000        ; 0.393      ; 2.420      ;
; 1.887 ; arm:arm|datapath:dp|regfile:rf|rf~478                   ; dmem:dmem|RAM~2046                                      ; clk          ; clk         ; 0.000        ; -0.257     ; 1.774      ;
; 1.889 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 2.087      ;
; 1.890 ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.258     ; 1.776      ;
; 1.894 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~11                    ; clk          ; clk         ; 0.000        ; 0.397      ; 2.435      ;
; 1.894 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~8                     ; clk          ; clk         ; 0.000        ; 0.397      ; 2.435      ;
; 1.894 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~9                     ; clk          ; clk         ; 0.000        ; 0.397      ; 2.435      ;
; 1.894 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~23                    ; clk          ; clk         ; 0.000        ; 0.397      ; 2.435      ;
; 1.894 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~24                    ; clk          ; clk         ; 0.000        ; 0.397      ; 2.435      ;
; 1.894 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~25                    ; clk          ; clk         ; 0.000        ; 0.397      ; 2.435      ;
; 1.894 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~7                     ; clk          ; clk         ; 0.000        ; 0.397      ; 2.435      ;
; 1.895 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~7                     ; clk          ; clk         ; 0.000        ; 0.032      ; 2.071      ;
; 1.896 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.050      ; 2.090      ;
; 1.904 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; clk          ; clk         ; 0.000        ; 0.407      ; 2.455      ;
; 1.904 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 2.103      ;
; 1.905 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 2.103      ;
; 1.909 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~90                    ; clk          ; clk         ; 0.000        ; 0.394      ; 2.447      ;
; 1.909 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~91                    ; clk          ; clk         ; 0.000        ; 0.394      ; 2.447      ;
; 1.909 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~92                    ; clk          ; clk         ; 0.000        ; 0.394      ; 2.447      ;
; 1.909 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~93                    ; clk          ; clk         ; 0.000        ; 0.394      ; 2.447      ;
; 1.909 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~94                    ; clk          ; clk         ; 0.000        ; 0.394      ; 2.447      ;
; 1.909 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~95                    ; clk          ; clk         ; 0.000        ; 0.394      ; 2.447      ;
; 1.909 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~64                    ; clk          ; clk         ; 0.000        ; 0.394      ; 2.447      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.734 ; -14115.427        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2487.261                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.734 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.031     ; 8.690      ;
; -7.718 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.031     ; 8.674      ;
; -7.713 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 8.663      ;
; -7.697 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 8.647      ;
; -7.692 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 8.643      ;
; -7.673 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.029     ; 8.631      ;
; -7.672 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 8.621      ;
; -7.671 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 8.621      ;
; -7.665 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.623      ;
; -7.659 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 8.610      ;
; -7.658 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.607      ;
; -7.655 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 8.605      ;
; -7.653 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.031     ; 8.609      ;
; -7.644 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.596      ;
; -7.642 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.591      ;
; -7.640 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.598      ;
; -7.624 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.163      ; 8.774      ;
; -7.610 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 8.562      ;
; -7.607 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.565      ;
; -7.603 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.157      ; 8.747      ;
; -7.602 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.554      ;
; -7.590 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 8.540      ;
; -7.589 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 8.540      ;
; -7.586 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.157      ; 8.730      ;
; -7.586 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.538      ;
; -7.584 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 8.536      ;
; -7.582 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.531      ;
; -7.577 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.529      ;
; -7.574 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~388 ; clk          ; clk         ; 1.000        ; 0.150      ; 8.711      ;
; -7.572 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.133      ; 8.692      ;
; -7.567 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.164      ; 8.718      ;
; -7.566 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.515      ;
; -7.564 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.162      ; 8.713      ;
; -7.564 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 8.514      ;
; -7.561 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.157      ; 8.705      ;
; -7.557 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[25] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.506      ;
; -7.555 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~388 ; clk          ; clk         ; 1.000        ; 0.157      ; 8.699      ;
; -7.553 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.140      ; 8.680      ;
; -7.551 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.503      ;
; -7.550 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.176      ; 8.713      ;
; -7.548 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.506      ;
; -7.548 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.125      ; 8.660      ;
; -7.548 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.686      ;
; -7.548 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.156      ; 8.691      ;
; -7.547 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 8.498      ;
; -7.544 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.496      ;
; -7.543 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.156      ; 8.686      ;
; -7.538 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[25] ; clk          ; clk         ; 1.000        ; -0.031     ; 8.494      ;
; -7.535 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.166      ; 8.688      ;
; -7.531 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 8.482      ;
; -7.529 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.170      ; 8.686      ;
; -7.529 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.132      ; 8.648      ;
; -7.528 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.486      ;
; -7.527 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.479      ;
; -7.527 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.145      ; 8.659      ;
; -7.521 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.029     ; 8.479      ;
; -7.521 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~40  ; clk          ; clk         ; 1.000        ; 0.151      ; 8.659      ;
; -7.521 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 8.472      ;
; -7.514 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.661      ;
; -7.513 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 8.464      ;
; -7.512 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~401 ; clk          ; clk         ; 1.000        ; 0.157      ; 8.656      ;
; -7.511 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~406 ; clk          ; clk         ; 1.000        ; 0.163      ; 8.661      ;
; -7.504 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.158      ; 8.649      ;
; -7.502 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~40  ; clk          ; clk         ; 1.000        ; 0.158      ; 8.647      ;
; -7.501 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 8.450      ;
; -7.501 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.156      ; 8.644      ;
; -7.500 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.452      ;
; -7.495 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.156      ; 8.638      ;
; -7.493 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; 0.155      ; 8.635      ;
; -7.493 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~401 ; clk          ; clk         ; 1.000        ; 0.164      ; 8.644      ;
; -7.492 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~388 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.630      ;
; -7.490 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.134      ; 8.611      ;
; -7.490 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~406 ; clk          ; clk         ; 1.000        ; 0.157      ; 8.634      ;
; -7.489 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 8.440      ;
; -7.488 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|flopr:pcreg|q[17] ; clk          ; clk         ; 1.000        ; -0.036     ; 8.439      ;
; -7.488 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~434 ; clk          ; clk         ; 1.000        ; 0.155      ; 8.630      ;
; -7.487 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.170      ; 8.644      ;
; -7.485 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.437      ;
; -7.485 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.145      ; 8.617      ;
; -7.482 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~18  ; clk          ; clk         ; 1.000        ; 0.177      ; 8.646      ;
; -7.480 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 8.424      ;
; -7.478 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~465 ; clk          ; clk         ; 1.000        ; 0.158      ; 8.623      ;
; -7.476 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~392 ; clk          ; clk         ; 1.000        ; 0.163      ; 8.626      ;
; -7.475 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 8.425      ;
; -7.474 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~82  ; clk          ; clk         ; 1.000        ; 0.169      ; 8.630      ;
; -7.474 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~418 ; clk          ; clk         ; 1.000        ; 0.162      ; 8.623      ;
; -7.473 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 8.422      ;
; -7.472 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~396 ; clk          ; clk         ; 1.000        ; 0.156      ; 8.615      ;
; -7.472 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 8.423      ;
; -7.472 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.144      ; 8.603      ;
; -7.472 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~44  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.619      ;
; -7.470 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~438 ; clk          ; clk         ; 1.000        ; 0.162      ; 8.619      ;
; -7.470 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[3]  ; clk          ; clk         ; 1.000        ; -0.029     ; 8.428      ;
; -7.466 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~104 ; clk          ; clk         ; 1.000        ; 0.126      ; 8.579      ;
; -7.466 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~388 ; clk          ; clk         ; 1.000        ; 0.151      ; 8.604      ;
; -7.465 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[28] ; clk          ; clk         ; 1.000        ; -0.035     ; 8.417      ;
; -7.464 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~433 ; clk          ; clk         ; 1.000        ; 0.134      ; 8.585      ;
; -7.462 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.038     ; 8.411      ;
; -7.461 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~18  ; clk          ; clk         ; 1.000        ; 0.171      ; 8.619      ;
; -7.461 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 8.412      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.407 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~101                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.513 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~448                   ; clk          ; clk         ; 0.000        ; -0.138     ; 0.459      ;
; 0.567 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~69                    ; clk          ; clk         ; 0.000        ; 0.249      ; 0.900      ;
; 0.596 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.724      ;
; 0.624 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~5                     ; clk          ; clk         ; 0.000        ; 0.234      ; 0.942      ;
; 0.633 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; -0.164     ; 0.553      ;
; 0.667 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~37                    ; clk          ; clk         ; 0.000        ; 0.222      ; 0.973      ;
; 0.673 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~453                   ; clk          ; clk         ; 0.000        ; 0.239      ; 0.996      ;
; 0.685 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; clk          ; clk         ; 0.000        ; 0.206      ; 0.975      ;
; 0.714 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~450                   ; clk          ; clk         ; 0.000        ; -0.170     ; 0.628      ;
; 0.789 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~1                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.929      ;
; 0.810 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~421                   ; clk          ; clk         ; 0.000        ; 0.223      ; 1.117      ;
; 0.819 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.211      ; 1.114      ;
; 0.824 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.156     ; 0.752      ;
; 0.839 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.214      ; 1.137      ;
; 0.879 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~66                    ; clk          ; clk         ; 0.000        ; 0.012      ; 0.975      ;
; 0.879 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.211      ; 1.174      ;
; 0.888 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.222      ; 1.194      ;
; 0.898 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.018      ;
; 0.900 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~103                   ; clk          ; clk         ; 0.000        ; -0.177     ; 0.807      ;
; 0.917 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.043      ; 1.044      ;
; 0.917 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.037      ;
; 0.922 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; -0.182     ; 0.824      ;
; 0.930 ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; dmem:dmem|RAM~2047                                      ; clk          ; clk         ; 0.000        ; -0.164     ; 0.850      ;
; 0.935 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.039      ; 1.058      ;
; 0.938 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.022      ; 1.044      ;
; 0.940 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.211      ; 1.235      ;
; 0.949 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.105      ;
; 0.954 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.025      ; 1.063      ;
; 0.956 ; arm:arm|datapath:dp|flopr:pcreg|q[19]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.216      ; 1.256      ;
; 0.959 ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; dmem:dmem|RAM~486                                       ; clk          ; clk         ; 0.000        ; -0.141     ; 0.902      ;
; 0.966 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~416                   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.106      ;
; 0.969 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~2                     ; clk          ; clk         ; 0.000        ; 0.043      ; 1.096      ;
; 0.972 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.222      ; 1.278      ;
; 0.973 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.093      ;
; 0.975 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~60                    ; clk          ; clk         ; 0.000        ; 0.254      ; 1.313      ;
; 0.975 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~62                    ; clk          ; clk         ; 0.000        ; 0.254      ; 1.313      ;
; 0.975 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; clk          ; clk         ; 0.000        ; 0.254      ; 1.313      ;
; 0.980 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~64                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.142      ;
; 0.980 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~34                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.119      ;
; 0.982 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~386                   ; clk          ; clk         ; 0.000        ; 0.027      ; 1.093      ;
; 0.987 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; -0.142     ; 0.929      ;
; 0.990 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.110      ;
; 0.995 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~0                     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.142      ;
; 0.996 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~98                    ; clk          ; clk         ; 0.000        ; 0.040      ; 1.120      ;
; 1.009 ; arm:arm|datapath:dp|regfile:rf|rf~96                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.159     ; 0.934      ;
; 1.010 ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; arm:arm|datapath:dp|flopr:pcreg|q[30]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.130      ;
; 1.017 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~390                   ; clk          ; clk         ; 0.000        ; 0.027      ; 1.128      ;
; 1.024 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.026      ; 1.134      ;
; 1.030 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~32                    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.203      ;
; 1.045 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~96                    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.204      ;
; 1.048 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.168      ;
; 1.052 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.211      ; 1.347      ;
; 1.056 ; dmem:dmem|RAM~1465                                      ; arm:arm|datapath:dp|regfile:rf|rf~121                   ; clk          ; clk         ; 0.000        ; 0.227      ; 1.367      ;
; 1.062 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 1.182      ;
; 1.063 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.222      ; 1.369      ;
; 1.065 ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; clk          ; clk         ; 0.000        ; -0.133     ; 1.016      ;
; 1.077 ; arm:arm|datapath:dp|flopr:pcreg|q[11]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.211      ; 1.372      ;
; 1.088 ; port:inport|OUT[0]                                      ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.238      ;
; 1.088 ; arm:arm|datapath:dp|flopr:pcreg|q[16]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.039      ; 1.211      ;
; 1.095 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.223      ; 1.402      ;
; 1.096 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.043      ; 1.223      ;
; 1.099 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|regfile:rf|rf~418                   ; clk          ; clk         ; 0.000        ; 0.033      ; 1.216      ;
; 1.103 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 1.229      ;
; 1.103 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.223      ;
; 1.103 ; arm:arm|datapath:dp|regfile:rf|rf~122                   ; dmem:dmem|RAM~2042                                      ; clk          ; clk         ; 0.000        ; -0.172     ; 1.015      ;
; 1.103 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.222      ;
; 1.104 ; arm:arm|datapath:dp|regfile:rf|rf~384                   ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; -0.151     ; 1.037      ;
; 1.105 ; arm:arm|datapath:dp|regfile:rf|rf~478                   ; dmem:dmem|RAM~2046                                      ; clk          ; clk         ; 0.000        ; -0.151     ; 1.038      ;
; 1.106 ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; dmem:dmem|RAM~1919                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.226      ;
; 1.107 ; arm:arm|datapath:dp|flopr:pcreg|q[24]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.034      ; 1.225      ;
; 1.112 ; arm:arm|datapath:dp|flopr:pcreg|q[25]                   ; dmem:dmem|RAM~1017                                      ; clk          ; clk         ; 0.000        ; 0.034      ; 1.230      ;
; 1.112 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; dmem:dmem|RAM~2017                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.231      ;
; 1.113 ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.233      ;
; 1.114 ; port:inport|OUT[2]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; clk          ; clk         ; 0.000        ; -0.174     ; 1.024      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~11                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.444      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~8                     ; clk          ; clk         ; 0.000        ; 0.244      ; 1.444      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~9                     ; clk          ; clk         ; 0.000        ; 0.244      ; 1.444      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~23                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.444      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~24                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.444      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~25                    ; clk          ; clk         ; 0.000        ; 0.244      ; 1.444      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~7                     ; clk          ; clk         ; 0.000        ; 0.244      ; 1.444      ;
; 1.116 ; arm:arm|datapath:dp|flopr:pcreg|q[22]                   ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.236      ;
; 1.118 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.239      ;
; 1.123 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~58                    ; clk          ; clk         ; 0.000        ; 0.237      ; 1.444      ;
; 1.123 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~59                    ; clk          ; clk         ; 0.000        ; 0.237      ; 1.444      ;
; 1.123 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|regfile:rf|rf~61                    ; clk          ; clk         ; 0.000        ; 0.237      ; 1.444      ;
; 1.127 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~7                     ; clk          ; clk         ; 0.000        ; 0.022      ; 1.233      ;
; 1.128 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 1.248      ;
; 1.129 ; arm:arm|datapath:dp|regfile:rf|rf~38                    ; dmem:dmem|RAM~486                                       ; clk          ; clk         ; 0.000        ; -0.157     ; 1.056      ;
; 1.131 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[20]                   ; clk          ; clk         ; 0.000        ; 0.218      ; 1.433      ;
; 1.134 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~60                    ; clk          ; clk         ; 0.000        ; 0.256      ; 1.474      ;
; 1.134 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~62                    ; clk          ; clk         ; 0.000        ; 0.256      ; 1.474      ;
; 1.134 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~63                    ; clk          ; clk         ; 0.000        ; 0.256      ; 1.474      ;
; 1.135 ; arm:arm|datapath:dp|flopr:pcreg|q[26]                   ; dmem:dmem|RAM~2043                                      ; clk          ; clk         ; 0.000        ; 0.033      ; 1.252      ;
; 1.137 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|regfile:rf|rf~70                    ; clk          ; clk         ; 0.000        ; 0.224      ; 1.445      ;
; 1.143 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; 0.016      ; 1.243      ;
; 1.144 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 1.263      ;
; 1.152 ; arm:arm|datapath:dp|regfile:rf|rf~57                    ; dmem:dmem|RAM~1017                                      ; clk          ; clk         ; 0.000        ; -0.155     ; 1.081      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.888    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -13.888    ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25858.201 ; 0.0   ; 0.0      ; 0.0     ; -2487.261           ;
;  clk             ; -25858.201 ; 0.000 ; N/A      ; N/A     ; -2487.261           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUTport[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 152880855 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 152880855 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Sun Oct 20 20:47:52 2024
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.888          -25858.201 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2324.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.389          -23064.729 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2324.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.734          -14115.427 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2487.261 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 909 megabytes
    Info: Processing ended: Sun Oct 20 20:47:55 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


