# VLSI-ARMv2

VLSI ARMv2 en VHDL

Durant le premier semestre, nous avons été amenés à modéliser un processeur ARMv2 pipeliné en VHDL.
En utilisant des fonctions en langage C, nous avions à notre disposition une iCache (instruction cache) et dCache (data cache).

Enfin à l'aide du testbench, nous avons visualisé le bon fonctionnement de notre processeur.

Les 16 instructions du type REGOP (operations sur les registres) sont fonctionnelles.
Les instructions du type TRANS (loads/store) sont fonctionnelles.

Le banc de registre est compatible aux instructions de branchement.

Pour plus d'informations, je vous invite à voir les captures d'écrans.
