# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Trabajo-FPGA.gen/sources_1/ip/cordic_0/demo_tb/tb_cordic_0.vhd" \
"../../../../Trabajo-FPGA.gen/sources_1/ip/cordic_0/sim/cordic_0.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/imports/new/ADXL362Ctrl.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/imports/new/AccelerometerCtl.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/AngleCalculator.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/Converter.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/ExpandAccel.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/FSM.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/Fix16_13_to_Radians.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/imports/new/SPI_If.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/decoder.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/seven_segment_dynamic.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/split_real_number_bin.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/top1.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/mux_display.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/FrequencyDivider.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/RingCounter.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/SelectorDisplay.vhd" \
"../../../../Trabajo-FPGA.srcs/sources_1/new/raw_to_fix16_14.vhd" \
"../../../../Trabajo-FPGA.srcs/sim_1/new/tb_split_real_number_bin.vhd" \
"../../../../Trabajo-FPGA.srcs/sim_1/new/Tb_AngleCalculator.vhd" \
"../../../../Trabajo-FPGA.srcs/sim_1/new/tb_raw_to_fix16_14.vhd" \

# Do not sort compile order
nosort
