#Substrate Graph
# noVertices
30
# noArcs
98
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 223 223 1
2 279 279 1
3 279 279 1
4 1252 1252 1
5 279 279 1
6 749 749 1
7 1377 1377 1
8 279 279 1
9 37 37 0
10 37 37 0
11 279 279 1
12 500 500 1
13 292 292 1
14 1004 1004 1
15 37 37 0
16 842 842 1
17 37 37 0
18 150 150 0
19 150 150 0
20 150 150 0
21 410 410 1
22 150 150 0
23 37 37 0
24 37 37 0
25 37 37 0
26 37 37 0
27 1497 1497 1
28 37 37 0
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 37
1 0 1 37
1 2 1 93
2 1 1 93
1 3 1 93
3 1 1 93
2 13 1 93
13 2 1 93
2 3 8 93
3 2 8 93
3 4 10 93
4 3 10 93
4 5 1 93
5 4 1 93
4 6 1 156
6 4 1 156
4 7 1 281
7 4 1 281
4 10 2 37
10 4 2 37
4 27 6 281
27 4 6 281
4 11 10 93
11 4 10 93
4 8 3 93
8 4 3 93
4 12 8 125
12 4 8 125
5 27 2 93
27 5 2 93
5 7 4 93
7 5 4 93
6 7 1 156
7 6 1 156
6 12 7 125
12 6 7 125
6 27 3 156
27 6 3 156
6 14 3 156
14 6 3 156
7 8 1 93
8 7 1 93
7 9 2 37
9 7 2 37
7 11 1 93
11 7 1 93
7 12 1 125
12 7 1 125
7 14 5 218
14 7 5 218
7 27 4 281
27 7 4 281
8 27 6 93
27 8 6 93
11 27 5 93
27 11 5 93
12 27 3 125
27 12 3 125
13 15 1 37
15 13 1 37
13 17 1 37
17 13 1 37
13 27 10 125
27 13 10 125
14 16 1 218
16 14 1 218
14 19 1 75
19 14 1 75
14 20 1 75
20 14 1 75
14 22 1 75
22 14 1 75
14 21 6 187
21 14 6 187
16 18 11 75
18 16 11 75
16 25 1 37
25 16 1 37
16 28 13 37
28 16 13 37
16 27 3 250
27 16 3 250
16 20 2 75
20 16 2 75
16 22 7 75
22 16 7 75
16 19 5 75
19 16 5 75
18 21 1 75
21 18 1 75
21 23 1 37
23 21 1 37
21 24 1 37
24 21 1 37
21 26 1 37
26 21 1 37
21 29 1 37
29 21 1 37
