Classic Timing Analyzer report for CPU
Thu Mar 25 20:50:30 2021
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clock'
  7. Clock Hold: 'clock'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                    ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                   ; To                                            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 6.587 ns                         ; reset                                  ; multiplier:multiplier|lo[25]                  ; --         ; clock    ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 17.145 ns                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1] ; MuxMemAddOut[27]                              ; clock      ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.252 ns                        ; reset                                  ; Controle:Controle|estado[5]                   ; --         ; clock    ; 0            ;
; Clock Setup: 'clock'         ; N/A                                      ; None          ; 70.73 MHz ( period = 14.138 ns ) ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][10] ; clock      ; clock    ; 0            ;
; Clock Hold: 'clock'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:MDR|Saida[3]               ; loadsize:loadsize|saida[3]                    ; clock      ; clock    ; 572          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                        ;                                               ;            ;          ; 572          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F672C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clock           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clock'                                                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                   ; To                                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 70.73 MHz ( period = 14.138 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][10] ; clock      ; clock    ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][0]  ; clock      ; clock    ; None                        ; None                      ; 3.193 ns                ;
; N/A                                     ; 70.92 MHz ( period = 14.100 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][1]  ; clock      ; clock    ; None                        ; None                      ; 3.193 ns                ;
; N/A                                     ; 70.95 MHz ( period = 14.094 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[27][0]  ; clock      ; clock    ; None                        ; None                      ; 3.190 ns                ;
; N/A                                     ; 70.95 MHz ( period = 14.094 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[27][1]  ; clock      ; clock    ; None                        ; None                      ; 3.190 ns                ;
; N/A                                     ; 71.02 MHz ( period = 14.080 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][10] ; clock      ; clock    ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 71.09 MHz ( period = 14.066 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[1][14]  ; clock      ; clock    ; None                        ; None                      ; 3.193 ns                ;
; N/A                                     ; 71.34 MHz ( period = 14.018 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][26] ; clock      ; clock    ; None                        ; None                      ; 3.162 ns                ;
; N/A                                     ; 71.34 MHz ( period = 14.018 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][21] ; clock      ; clock    ; None                        ; None                      ; 3.162 ns                ;
; N/A                                     ; 71.49 MHz ( period = 13.988 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][25] ; clock      ; clock    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 71.49 MHz ( period = 13.988 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][18] ; clock      ; clock    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 71.49 MHz ( period = 13.988 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][16] ; clock      ; clock    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 71.49 MHz ( period = 13.988 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][17] ; clock      ; clock    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 71.49 MHz ( period = 13.988 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][19] ; clock      ; clock    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 71.49 MHz ( period = 13.988 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][15] ; clock      ; clock    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 71.53 MHz ( period = 13.980 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[1][14]  ; clock      ; clock    ; None                        ; None                      ; 3.150 ns                ;
; N/A                                     ; 71.63 MHz ( period = 13.960 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][26] ; clock      ; clock    ; None                        ; None                      ; 3.134 ns                ;
; N/A                                     ; 71.63 MHz ( period = 13.960 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][21] ; clock      ; clock    ; None                        ; None                      ; 3.134 ns                ;
; N/A                                     ; 71.79 MHz ( period = 13.930 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][25] ; clock      ; clock    ; None                        ; None                      ; 3.122 ns                ;
; N/A                                     ; 71.79 MHz ( period = 13.930 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][18] ; clock      ; clock    ; None                        ; None                      ; 3.122 ns                ;
; N/A                                     ; 71.79 MHz ( period = 13.930 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][16] ; clock      ; clock    ; None                        ; None                      ; 3.122 ns                ;
; N/A                                     ; 71.79 MHz ( period = 13.930 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][17] ; clock      ; clock    ; None                        ; None                      ; 3.122 ns                ;
; N/A                                     ; 71.79 MHz ( period = 13.930 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][19] ; clock      ; clock    ; None                        ; None                      ; 3.122 ns                ;
; N/A                                     ; 71.79 MHz ( period = 13.930 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][15] ; clock      ; clock    ; None                        ; None                      ; 3.122 ns                ;
; N/A                                     ; 72.20 MHz ( period = 13.850 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][0]  ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 72.20 MHz ( period = 13.850 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[27][1]  ; clock      ; clock    ; None                        ; None                      ; 3.069 ns                ;
; N/A                                     ; 72.26 MHz ( period = 13.838 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][0]  ; clock      ; clock    ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; 72.26 MHz ( period = 13.838 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][1]  ; clock      ; clock    ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[27][0]  ; clock      ; clock    ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 72.35 MHz ( period = 13.822 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[27][1]  ; clock      ; clock    ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 72.57 MHz ( period = 13.780 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][0]  ; clock      ; clock    ; None                        ; None                      ; 3.057 ns                ;
; N/A                                     ; 72.57 MHz ( period = 13.780 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][1]  ; clock      ; clock    ; None                        ; None                      ; 3.057 ns                ;
; N/A                                     ; 72.61 MHz ( period = 13.772 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[27][0]  ; clock      ; clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 72.61 MHz ( period = 13.772 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[27][1]  ; clock      ; clock    ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][22] ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][2]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][3]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][4]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][5]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][6]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][7]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][8]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][9]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.62 MHz ( period = 13.770 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[31][10] ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 72.76 MHz ( period = 13.744 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][10] ; clock      ; clock    ; None                        ; None                      ; 3.013 ns                ;
; N/A                                     ; 72.77 MHz ( period = 13.742 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][28] ; clock      ; clock    ; None                        ; None                      ; 3.009 ns                ;
; N/A                                     ; 72.83 MHz ( period = 13.730 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[1][12]  ; clock      ; clock    ; None                        ; None                      ; 3.028 ns                ;
; N/A                                     ; 72.90 MHz ( period = 13.718 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[1][14]  ; clock      ; clock    ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; 73.02 MHz ( period = 13.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][18]  ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 73.02 MHz ( period = 13.694 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][17]  ; clock      ; clock    ; None                        ; None                      ; 3.027 ns                ;
; N/A                                     ; 73.08 MHz ( period = 13.684 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][28] ; clock      ; clock    ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 73.13 MHz ( period = 13.674 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][17] ; clock      ; clock    ; None                        ; None                      ; 2.994 ns                ;
; N/A                                     ; 73.20 MHz ( period = 13.662 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[1][30]  ; clock      ; clock    ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 73.24 MHz ( period = 13.654 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][13] ; clock      ; clock    ; None                        ; None                      ; 2.980 ns                ;
; N/A                                     ; 73.27 MHz ( period = 13.648 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[0][7]   ; clock      ; clock    ; None                        ; None                      ; 2.990 ns                ;
; N/A                                     ; 73.29 MHz ( period = 13.644 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[1][12]  ; clock      ; clock    ; None                        ; None                      ; 2.985 ns                ;
; N/A                                     ; 73.39 MHz ( period = 13.626 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][31] ; clock      ; clock    ; None                        ; None                      ; 2.961 ns                ;
; N/A                                     ; 73.39 MHz ( period = 13.626 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[0][4]   ; clock      ; clock    ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][26] ; clock      ; clock    ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 73.40 MHz ( period = 13.624 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][21] ; clock      ; clock    ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 73.42 MHz ( period = 13.620 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][0]  ; clock      ; clock    ; None                        ; None                      ; 2.946 ns                ;
; N/A                                     ; 73.42 MHz ( period = 13.620 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][1]  ; clock      ; clock    ; None                        ; None                      ; 2.946 ns                ;
; N/A                                     ; 73.43 MHz ( period = 13.618 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][18]  ; clock      ; clock    ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 73.43 MHz ( period = 13.618 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][17]  ; clock      ; clock    ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 73.45 MHz ( period = 13.614 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[0][20]  ; clock      ; clock    ; None                        ; None                      ; 2.975 ns                ;
; N/A                                     ; 73.46 MHz ( period = 13.612 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[1][14]  ; clock      ; clock    ; None                        ; None                      ; 2.967 ns                ;
; N/A                                     ; 73.56 MHz ( period = 13.594 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][25] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 73.56 MHz ( period = 13.594 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][18] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 73.56 MHz ( period = 13.594 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][16] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 73.56 MHz ( period = 13.594 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][17] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 73.56 MHz ( period = 13.594 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][19] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 73.56 MHz ( period = 13.594 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[17][15] ; clock      ; clock    ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][27] ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][6]  ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][7]  ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][18] ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][8]  ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 73.61 MHz ( period = 13.586 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[20][9]  ; clock      ; clock    ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 73.65 MHz ( period = 13.578 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][24]  ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 73.65 MHz ( period = 13.578 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][16]  ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 73.65 MHz ( period = 13.578 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][14]  ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 73.65 MHz ( period = 13.578 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][15]  ; clock      ; clock    ; None                        ; None                      ; 2.972 ns                ;
; N/A                                     ; 73.66 MHz ( period = 13.576 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[1][30]  ; clock      ; clock    ; None                        ; None                      ; 2.922 ns                ;
; N/A                                     ; 73.74 MHz ( period = 13.562 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][0]  ; clock      ; clock    ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 73.74 MHz ( period = 13.562 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][1]  ; clock      ; clock    ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 73.78 MHz ( period = 13.554 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.753 ns                ;
; N/A                                     ; 73.83 MHz ( period = 13.544 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][13]  ; clock      ; clock    ; None                        ; None                      ; 2.948 ns                ;
; N/A                                     ; 73.86 MHz ( period = 13.540 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.746 ns                ;
; N/A                                     ; 73.90 MHz ( period = 13.532 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][23]  ; clock      ; clock    ; None                        ; None                      ; 2.945 ns                ;
; N/A                                     ; 73.90 MHz ( period = 13.532 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][10]  ; clock      ; clock    ; None                        ; None                      ; 2.945 ns                ;
; N/A                                     ; 73.90 MHz ( period = 13.532 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][11]  ; clock      ; clock    ; None                        ; None                      ; 2.945 ns                ;
; N/A                                     ; 73.90 MHz ( period = 13.532 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][12]  ; clock      ; clock    ; None                        ; None                      ; 2.945 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][22] ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][2]  ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][3]  ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][4]  ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][5]  ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 73.92 MHz ( period = 13.528 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][14] ; clock      ; clock    ; None                        ; None                      ; 2.926 ns                ;
; N/A                                     ; 73.95 MHz ( period = 13.522 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][23] ; clock      ; clock    ; None                        ; None                      ; 2.911 ns                ;
; N/A                                     ; 73.95 MHz ( period = 13.522 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][9]  ; clock      ; clock    ; None                        ; None                      ; 2.911 ns                ;
; N/A                                     ; 74.00 MHz ( period = 13.514 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[1][3]   ; clock      ; clock    ; None                        ; None                      ; 2.919 ns                ;
; N/A                                     ; 74.01 MHz ( period = 13.512 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][29] ; clock      ; clock    ; None                        ; None                      ; 2.905 ns                ;
; N/A                                     ; 74.01 MHz ( period = 13.512 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][27] ; clock      ; clock    ; None                        ; None                      ; 2.905 ns                ;
; N/A                                     ; 74.01 MHz ( period = 13.512 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[17][20] ; clock      ; clock    ; None                        ; None                      ; 2.905 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][22] ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][2]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][3]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][4]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][5]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][6]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][7]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][8]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][9]  ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.03 MHz ( period = 13.508 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[31][10] ; clock      ; clock    ; None                        ; None                      ; 2.912 ns                ;
; N/A                                     ; 74.05 MHz ( period = 13.504 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][27]  ; clock      ; clock    ; None                        ; None                      ; 2.925 ns                ;
; N/A                                     ; 74.06 MHz ( period = 13.502 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][24]  ; clock      ; clock    ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 74.06 MHz ( period = 13.502 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][16]  ; clock      ; clock    ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 74.06 MHz ( period = 13.502 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][14]  ; clock      ; clock    ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 74.06 MHz ( period = 13.502 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][15]  ; clock      ; clock    ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 74.11 MHz ( period = 13.494 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[10][30] ; clock      ; clock    ; None                        ; None                      ; 2.875 ns                ;
; N/A                                     ; 74.11 MHz ( period = 13.494 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[10][31] ; clock      ; clock    ; None                        ; None                      ; 2.875 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][0]  ; clock      ; clock    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][1]  ; clock      ; clock    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][2]  ; clock      ; clock    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][3]  ; clock      ; clock    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][4]  ; clock      ; clock    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][5]  ; clock      ; clock    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][6]  ; clock      ; clock    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.492 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][7]  ; clock      ; clock    ; None                        ; None                      ; 2.915 ns                ;
; N/A                                     ; 74.13 MHz ( period = 13.490 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][25]  ; clock      ; clock    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 74.13 MHz ( period = 13.490 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][20]  ; clock      ; clock    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 74.13 MHz ( period = 13.490 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][21]  ; clock      ; clock    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 74.13 MHz ( period = 13.490 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[4][19]  ; clock      ; clock    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 74.15 MHz ( period = 13.486 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][30] ; clock      ; clock    ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 74.15 MHz ( period = 13.486 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][31] ; clock      ; clock    ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 74.15 MHz ( period = 13.486 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][28] ; clock      ; clock    ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 74.15 MHz ( period = 13.486 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[18][29] ; clock      ; clock    ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][30] ; clock      ; clock    ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 74.22 MHz ( period = 13.474 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[26][31] ; clock      ; clock    ; None                        ; None                      ; 2.871 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[16][31] ; clock      ; clock    ; None                        ; None                      ; 2.906 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][22] ; clock      ; clock    ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[31][0]  ; clock      ; clock    ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[31][1]  ; clock      ; clock    ; None                        ; None                      ; 2.879 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][2]  ; clock      ; clock    ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][3]  ; clock      ; clock    ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][4]  ; clock      ; clock    ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][5]  ; clock      ; clock    ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 74.24 MHz ( period = 13.470 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][14] ; clock      ; clock    ; None                        ; None                      ; 2.898 ns                ;
; N/A                                     ; 74.25 MHz ( period = 13.468 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][13]  ; clock      ; clock    ; None                        ; None                      ; 2.886 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][23] ; clock      ; clock    ; None                        ; None                      ; 2.883 ns                ;
; N/A                                     ; 74.27 MHz ( period = 13.464 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][9]  ; clock      ; clock    ; None                        ; None                      ; 2.883 ns                ;
; N/A                                     ; 74.29 MHz ( period = 13.460 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[0][7]   ; clock      ; clock    ; None                        ; None                      ; 2.895 ns                ;
; N/A                                     ; 74.31 MHz ( period = 13.458 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[1][2]   ; clock      ; clock    ; None                        ; None                      ; 2.889 ns                ;
; N/A                                     ; 74.32 MHz ( period = 13.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][30]  ; clock      ; clock    ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 74.32 MHz ( period = 13.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][31]  ; clock      ; clock    ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 74.32 MHz ( period = 13.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][28]  ; clock      ; clock    ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 74.32 MHz ( period = 13.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][29]  ; clock      ; clock    ; None                        ; None                      ; 2.880 ns                ;
; N/A                                     ; 74.32 MHz ( period = 13.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][23]  ; clock      ; clock    ; None                        ; None                      ; 2.883 ns                ;
; N/A                                     ; 74.32 MHz ( period = 13.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][10]  ; clock      ; clock    ; None                        ; None                      ; 2.883 ns                ;
; N/A                                     ; 74.32 MHz ( period = 13.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][11]  ; clock      ; clock    ; None                        ; None                      ; 2.883 ns                ;
; N/A                                     ; 74.32 MHz ( period = 13.456 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[4][12]  ; clock      ; clock    ; None                        ; None                      ; 2.883 ns                ;
; N/A                                     ; 74.33 MHz ( period = 13.454 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][29] ; clock      ; clock    ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 74.33 MHz ( period = 13.454 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][27] ; clock      ; clock    ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 74.33 MHz ( period = 13.454 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[1] ; Banco_reg:banco_registradores|Cluster[17][20] ; clock      ; clock    ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 74.34 MHz ( period = 13.452 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][26]  ; clock      ; clock    ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 74.34 MHz ( period = 13.452 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][25]  ; clock      ; clock    ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 74.34 MHz ( period = 13.452 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][20]  ; clock      ; clock    ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 74.34 MHz ( period = 13.452 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][18]  ; clock      ; clock    ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 74.34 MHz ( period = 13.452 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[2][19]  ; clock      ; clock    ; None                        ; None                      ; 2.891 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][22] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][2]  ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][3]  ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][4]  ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][5]  ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][6]  ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][7]  ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][8]  ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][9]  ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.35 MHz ( period = 13.450 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[31][10] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.42 MHz ( period = 13.438 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[0][4]   ; clock      ; clock    ; None                        ; None                      ; 2.886 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][30] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][31] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][28] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][29] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][26] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][27] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][25] ; clock      ; clock    ; None                        ; None                      ; 2.907 ns                ;
; N/A                                     ; 74.43 MHz ( period = 13.436 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[20][17] ; clock      ; clock    ; None                        ; None                      ; 2.874 ns                ;
; N/A                                     ; 74.45 MHz ( period = 13.432 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[9][1]   ; clock      ; clock    ; None                        ; None                      ; 2.877 ns                ;
; N/A                                     ; 74.45 MHz ( period = 13.432 ns )                    ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0] ; MuxRegData:MuxRegData|MuxRegDataOut[0]        ; clock      ; clock    ; None                        ; None                      ; 6.695 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[0] ; Banco_reg:banco_registradores|Cluster[2][27]  ; clock      ; clock    ; None                        ; None                      ; 2.863 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][24] ; clock      ; clock    ; None                        ; None                      ; 2.904 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[2] ; Banco_reg:banco_registradores|Cluster[1][3]   ; clock      ; clock    ; None                        ; None                      ; 2.876 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][23] ; clock      ; clock    ; None                        ; None                      ; 2.904 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][20] ; clock      ; clock    ; None                        ; None                      ; 2.904 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][21] ; clock      ; clock    ; None                        ; None                      ; 2.904 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][18] ; clock      ; clock    ; None                        ; None                      ; 2.904 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][16] ; clock      ; clock    ; None                        ; None                      ; 2.904 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][17] ; clock      ; clock    ; None                        ; None                      ; 2.904 ns                ;
; N/A                                     ; 74.47 MHz ( period = 13.428 ns )                    ; MuxRegDest:MuxRegDest|MuxRegDestOut[4] ; Banco_reg:banco_registradores|Cluster[14][19] ; clock      ; clock    ; None                        ; None                      ; 2.904 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                        ;                                               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------+-----------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clock'                                                                                                                                                                                                                                   ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadsize:loadsize|saida[3]              ; clock      ; clock    ; None                       ; None                       ; 0.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadsize:loadsize|saida[2]              ; clock      ; clock    ; None                       ; None                       ; 0.475 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadsize:loadsize|saida[1]              ; clock      ; clock    ; None                       ; None                       ; 0.544 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadsize:loadsize|saida[6]              ; clock      ; clock    ; None                       ; None                       ; 0.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadsize:loadsize|saida[7]              ; clock      ; clock    ; None                       ; None                       ; 0.751 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[31]                          ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadsize:loadsize|saida[0]              ; clock      ; clock    ; None                       ; None                       ; 0.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 0.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[27]                          ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[30]                          ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[29]                          ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[26]                          ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadsize:loadsize|saida[4]              ; clock      ; clock    ; None                       ; None                       ; 0.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[19]                          ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 0.758 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[20]                          ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.762 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[21]                          ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[28]                          ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 0.765 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[23]                          ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadsize:loadsize|saida[19]             ; clock      ; clock    ; None                       ; None                       ; 0.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadsize:loadsize|saida[31]             ; clock      ; clock    ; None                       ; None                       ; 0.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; storesize:storesize|saida[4]            ; clock      ; clock    ; None                       ; None                       ; 0.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; storesize:storesize|saida[5]            ; clock      ; clock    ; None                       ; None                       ; 0.453 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadsize:loadsize|saida[25]             ; clock      ; clock    ; None                       ; None                       ; 0.642 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[24]                          ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 0.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadsize:loadsize|saida[11]             ; clock      ; clock    ; None                       ; None                       ; 0.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadsize:loadsize|saida[21]             ; clock      ; clock    ; None                       ; None                       ; 0.495 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; storesize:storesize|saida[21]           ; clock      ; clock    ; None                       ; None                       ; 0.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[12]                        ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 0.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[4]                           ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 0.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadsize:loadsize|saida[17]             ; clock      ; clock    ; None                       ; None                       ; 0.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[14]                        ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 0.971 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadsize:loadsize|saida[26]             ; clock      ; clock    ; None                       ; None                       ; 0.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadsize:loadsize|saida[27]             ; clock      ; clock    ; None                       ; None                       ; 0.637 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadsize:loadsize|saida[22]             ; clock      ; clock    ; None                       ; None                       ; 0.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadsize:loadsize|saida[29]             ; clock      ; clock    ; None                       ; None                       ; 0.643 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; storesize:storesize|saida[7]            ; clock      ; clock    ; None                       ; None                       ; 0.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadsize:loadsize|saida[13]             ; clock      ; clock    ; None                       ; None                       ; 0.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[1]                           ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadsize:loadsize|saida[5]              ; clock      ; clock    ; None                       ; None                       ; 1.195 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[16]                          ; MuxRegData:MuxRegData|MuxRegDataOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.260 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; storesize:storesize|saida[20]           ; clock      ; clock    ; None                       ; None                       ; 0.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; storesize:storesize|saida[11]           ; clock      ; clock    ; None                       ; None                       ; 0.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; storesize:storesize|saida[13]           ; clock      ; clock    ; None                       ; None                       ; 0.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[20]         ; MuxRegData:MuxRegData|MuxRegDataOut[20] ; clock      ; clock    ; None                       ; None                       ; 1.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[2]                           ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.139 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; storesize:storesize|saida[29]           ; clock      ; clock    ; None                       ; None                       ; 0.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadsize:loadsize|saida[20]             ; clock      ; clock    ; None                       ; None                       ; 0.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[3]                           ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.179 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[12]                          ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; storesize:storesize|saida[23]           ; clock      ; clock    ; None                       ; None                       ; 0.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[1]                      ; storesize:storesize|saida[13]           ; clock      ; clock    ; None                       ; None                       ; 1.263 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[14]                          ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.232 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; storesize:storesize|saida[27]           ; clock      ; clock    ; None                       ; None                       ; 1.072 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; clock      ; clock    ; None                       ; None                       ; 0.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25] ; clock      ; clock    ; None                       ; None                       ; 0.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[6]                           ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.268 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[1]                         ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; storesize:storesize|saida[22]           ; clock      ; clock    ; None                       ; None                       ; 0.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.329 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadsize:loadsize|saida[30]             ; clock      ; clock    ; None                       ; None                       ; 0.949 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[13]           ; clock      ; clock    ; None                       ; None                       ; 1.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.009 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; clock      ; clock    ; None                       ; None                       ; 0.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27] ; clock      ; clock    ; None                       ; None                       ; 0.845 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[31]         ; MuxRegData:MuxRegData|MuxRegDataOut[31] ; clock      ; clock    ; None                       ; None                       ; 1.579 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20] ; clock      ; clock    ; None                       ; None                       ; 0.856 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; clock      ; clock    ; None                       ; None                       ; 0.863 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.035 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[10]                          ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadsize:loadsize|saida[23]             ; clock      ; clock    ; None                       ; None                       ; 1.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; storesize:storesize|saida[8]            ; clock      ; clock    ; None                       ; None                       ; 1.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadsize:loadsize|saida[10]             ; clock      ; clock    ; None                       ; None                       ; 0.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; storesize:storesize|saida[19]           ; clock      ; clock    ; None                       ; None                       ; 1.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; clock      ; clock    ; None                       ; None                       ; 0.910 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadsize:loadsize|saida[14]             ; clock      ; clock    ; None                       ; None                       ; 1.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; storesize:storesize|saida[1]            ; clock      ; clock    ; None                       ; None                       ; 1.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; storesize:storesize|saida[26]           ; clock      ; clock    ; None                       ; None                       ; 1.059 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; storesize:storesize|saida[25]           ; clock      ; clock    ; None                       ; None                       ; 1.071 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 0.932 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; storesize:storesize|saida[31]           ; clock      ; clock    ; None                       ; None                       ; 1.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadsize:loadsize|saida[16]             ; clock      ; clock    ; None                       ; None                       ; 1.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[0]                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadsize:loadsize|saida[28]             ; clock      ; clock    ; None                       ; None                       ; 1.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; clock      ; clock    ; None                       ; None                       ; 0.973 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 0.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31] ; clock      ; clock    ; None                       ; None                       ; 0.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23] ; clock      ; clock    ; None                       ; None                       ; 0.998 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[12]      ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.535 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; clock      ; clock    ; None                       ; None                       ; 1.011 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; storesize:storesize|saida[27]           ; clock      ; clock    ; None                       ; None                       ; 1.410 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.040 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[5]                           ; MuxRegData:MuxRegData|MuxRegDataOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[11]      ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.078 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; storesize:storesize|saida[17]           ; clock      ; clock    ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[7]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.081 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[30]         ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.630 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[10]                            ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.096 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[12]         ; MuxRegData:MuxRegData|MuxRegDataOut[12] ; clock      ; clock    ; None                       ; None                       ; 1.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadsize:loadsize|saida[18]             ; clock      ; clock    ; None                       ; None                       ; 1.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[21]         ; MuxRegData:MuxRegData|MuxRegDataOut[21] ; clock      ; clock    ; None                       ; None                       ; 1.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[17]                          ; MuxRegData:MuxRegData|MuxRegDataOut[17] ; clock      ; clock    ; None                       ; None                       ; 1.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[0]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[0]  ; clock      ; clock    ; None                       ; None                       ; 1.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadsize:loadsize|saida[24]             ; clock      ; clock    ; None                       ; None                       ; 1.308 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[19]                             ; storesize:storesize|saida[19]           ; clock      ; clock    ; None                       ; None                       ; 1.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; storesize:storesize|saida[6]            ; clock      ; clock    ; None                       ; None                       ; 1.321 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[1]          ; MuxRegData:MuxRegData|MuxRegDataOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[2]          ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.705 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadsize:loadsize|saida[12]             ; clock      ; clock    ; None                       ; None                       ; 1.328 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[10]                             ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.746 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; storesize:storesize|saida[3]            ; clock      ; clock    ; None                       ; None                       ; 1.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[18]                          ; MuxRegData:MuxRegData|MuxRegDataOut[18] ; clock      ; clock    ; None                       ; None                       ; 1.789 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[6]          ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[29]         ; MuxRegData:MuxRegData|MuxRegDataOut[29] ; clock      ; clock    ; None                       ; None                       ; 1.818 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[0]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; storesize:storesize|saida[28]           ; clock      ; clock    ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; clock      ; clock    ; None                       ; None                       ; 1.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[6]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.301 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28] ; clock      ; clock    ; None                       ; None                       ; 1.307 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30] ; clock      ; clock    ; None                       ; None                       ; 1.315 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[14]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.958 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[6]                         ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[10]                        ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.839 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[7]                           ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.867 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[13]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.992 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; clock      ; clock    ; None                       ; None                       ; 1.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[3]          ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.866 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[27]                        ; MuxRegData:MuxRegData|MuxRegDataOut[27] ; clock      ; clock    ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[26]         ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 1.904 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; storesize:storesize|saida[21]           ; clock      ; clock    ; None                       ; None                       ; 1.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[8]       ; MuxRegData:MuxRegData|MuxRegDataOut[24] ; clock      ; clock    ; None                       ; None                       ; 1.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[22]                          ; MuxRegData:MuxRegData|MuxRegDataOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.878 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[31]                            ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.091 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[11]                        ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[2]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[4]          ; MuxRegData:MuxRegData|MuxRegDataOut[4]  ; clock      ; clock    ; None                       ; None                       ; 1.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[11]                          ; MuxRegData:MuxRegData|MuxRegDataOut[11] ; clock      ; clock    ; None                       ; None                       ; 1.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadsize:loadsize|saida[9]              ; clock      ; clock    ; None                       ; None                       ; 1.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[2]                         ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 1.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUSrcB[1]                        ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; clock      ; clock    ; None                       ; None                       ; 1.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[7]          ; MuxRegData:MuxRegData|MuxRegDataOut[7]  ; clock      ; clock    ; None                       ; None                       ; 1.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[25]                          ; MuxRegData:MuxRegData|MuxRegDataOut[25] ; clock      ; clock    ; None                       ; None                       ; 2.009 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[22]                             ; storesize:storesize|saida[22]           ; clock      ; clock    ; None                       ; None                       ; 1.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[6]                             ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 1.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; clock      ; clock    ; None                       ; None                       ; 1.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:XCHG|Saida[15]                          ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 2.052 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; storesize:storesize|saida[0]            ; clock      ; clock    ; None                       ; None                       ; 1.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[0]                      ; storesize:storesize|saida[23]           ; clock      ; clock    ; None                       ; None                       ; 1.823 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[15]                             ; storesize:storesize|saida[15]           ; clock      ; clock    ; None                       ; None                       ; 1.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 2.193 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[2]                             ; MuxRegData:MuxRegData|MuxRegDataOut[2]  ; clock      ; clock    ; None                       ; None                       ; 2.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[14]         ; MuxRegData:MuxRegData|MuxRegDataOut[14] ; clock      ; clock    ; None                       ; None                       ; 2.061 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; clock      ; clock    ; None                       ; None                       ; 1.526 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadsize:loadsize|saida[8]              ; clock      ; clock    ; None                       ; None                       ; 1.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; storesize:storesize|saida[11]           ; clock      ; clock    ; None                       ; None                       ; 1.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[10]      ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 2.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[15]      ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; clock      ; clock    ; None                       ; None                       ; 1.533 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[6]                              ; MuxRegData:MuxRegData|MuxRegDataOut[6]  ; clock      ; clock    ; None                       ; None                       ; 2.103 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[2]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.076 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[19]         ; MuxRegData:MuxRegData|MuxRegDataOut[19] ; clock      ; clock    ; None                       ; None                       ; 2.117 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[15]                        ; MuxRegData:MuxRegData|MuxRegDataOut[15] ; clock      ; clock    ; None                       ; None                       ; 2.132 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; storesize:storesize|saida[2]            ; clock      ; clock    ; None                       ; None                       ; 1.947 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[23]         ; MuxRegData:MuxRegData|MuxRegDataOut[23] ; clock      ; clock    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[1]                      ; storesize:storesize|saida[11]           ; clock      ; clock    ; None                       ; None                       ; 1.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; storesize:storesize|saida[23]           ; clock      ; clock    ; None                       ; None                       ; 1.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|ALUControl[2]                     ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[3]                         ; MuxRegData:MuxRegData|MuxRegDataOut[3]  ; clock      ; clock    ; None                       ; None                       ; 2.135 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[8]                         ; MuxRegData:MuxRegData|MuxRegDataOut[8]  ; clock      ; clock    ; None                       ; None                       ; 2.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[2]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[2]  ; clock      ; clock    ; None                       ; None                       ; 2.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:HI|Saida[0]                             ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.298 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[9]                         ; MuxRegData:MuxRegData|MuxRegDataOut[9]  ; clock      ; clock    ; None                       ; None                       ; 2.156 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr20_16[1]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[1]  ; clock      ; clock    ; None                       ; None                       ; 2.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; storesize:storesize|saida[24]           ; clock      ; clock    ; None                       ; None                       ; 1.785 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[3]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; clock      ; clock    ; None                       ; None                       ; 1.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[1]                      ; storesize:storesize|saida[17]           ; clock      ; clock    ; None                       ; None                       ; 1.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; storesize:storesize|saida[30]           ; clock      ; clock    ; None                       ; None                       ; 1.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:registrador_deslocamento|temp[28]         ; MuxRegData:MuxRegData|MuxRegDataOut[28] ; clock      ; clock    ; None                       ; None                       ; 2.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|RegData[1]                        ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.174 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[4]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[4]  ; clock      ; clock    ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[30]                        ; MuxRegData:MuxRegData|MuxRegDataOut[30] ; clock      ; clock    ; None                       ; None                       ; 2.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; clock      ; clock    ; None                       ; None                       ; 1.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:LO|Saida[10]                            ; MuxRegData:MuxRegData|MuxRegDataOut[10] ; clock      ; clock    ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[19]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; clock      ; clock    ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|SSControl[1]                      ; storesize:storesize|saida[20]           ; clock      ; clock    ; None                       ; None                       ; 2.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; Controle:Controle|MuxHiLo                           ; MuxRegData:MuxRegData|MuxRegDataOut[0]  ; clock      ; clock    ; None                       ; None                       ; 2.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23] ; clock      ; clock    ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:ALUOut|Saida[26]                        ; MuxRegData:MuxRegData|MuxRegDataOut[26] ; clock      ; clock    ; None                       ; None                       ; 2.275 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[22]                             ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; clock      ; clock    ; None                       ; None                       ; 1.886 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr15_0[9]       ; MuxRegData:MuxRegData|MuxRegDataOut[25] ; clock      ; clock    ; None                       ; None                       ; 2.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:registrador_instrucoes|Instr25_21[3]      ; MuxRegDest:MuxRegDest|MuxRegDestOut[3]  ; clock      ; clock    ; None                       ; None                       ; 2.371 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                         ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; tsu                                                                                                  ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                            ; To Clock ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+
; N/A   ; None         ; 6.587 ns   ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A   ; None         ; 6.587 ns   ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A   ; None         ; 6.587 ns   ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A   ; None         ; 6.552 ns   ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A   ; None         ; 6.546 ns   ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A   ; None         ; 6.424 ns   ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A   ; None         ; 6.305 ns   ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A   ; None         ; 6.272 ns   ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A   ; None         ; 6.248 ns   ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A   ; None         ; 6.248 ns   ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A   ; None         ; 6.248 ns   ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A   ; None         ; 6.248 ns   ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A   ; None         ; 6.248 ns   ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A   ; None         ; 6.248 ns   ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A   ; None         ; 6.248 ns   ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A   ; None         ; 6.248 ns   ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A   ; None         ; 6.235 ns   ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A   ; None         ; 6.235 ns   ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A   ; None         ; 6.235 ns   ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A   ; None         ; 6.235 ns   ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A   ; None         ; 6.235 ns   ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A   ; None         ; 6.235 ns   ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A   ; None         ; 6.235 ns   ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A   ; None         ; 6.218 ns   ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A   ; None         ; 6.218 ns   ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A   ; None         ; 6.218 ns   ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A   ; None         ; 6.218 ns   ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A   ; None         ; 6.218 ns   ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A   ; None         ; 6.184 ns   ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A   ; None         ; 6.184 ns   ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A   ; None         ; 6.184 ns   ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A   ; None         ; 6.184 ns   ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A   ; None         ; 6.184 ns   ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A   ; None         ; 6.184 ns   ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A   ; None         ; 6.176 ns   ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A   ; None         ; 6.139 ns   ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A   ; None         ; 6.108 ns   ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A   ; None         ; 6.108 ns   ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A   ; None         ; 6.108 ns   ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A   ; None         ; 6.108 ns   ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A   ; None         ; 6.108 ns   ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A   ; None         ; 6.108 ns   ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A   ; None         ; 6.108 ns   ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A   ; None         ; 6.108 ns   ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A   ; None         ; 6.015 ns   ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A   ; None         ; 5.999 ns   ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A   ; None         ; 5.999 ns   ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A   ; None         ; 5.967 ns   ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A   ; None         ; 5.918 ns   ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A   ; None         ; 5.904 ns   ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A   ; None         ; 5.793 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
; N/A   ; None         ; 5.716 ns   ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A   ; None         ; 5.661 ns   ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A   ; None         ; 5.633 ns   ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A   ; None         ; 5.633 ns   ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A   ; None         ; 5.633 ns   ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A   ; None         ; 5.633 ns   ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A   ; None         ; 5.633 ns   ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A   ; None         ; 5.633 ns   ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A   ; None         ; 5.633 ns   ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A   ; None         ; 5.633 ns   ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A   ; None         ; 5.605 ns   ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A   ; None         ; 5.603 ns   ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A   ; None         ; 5.539 ns   ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A   ; None         ; 5.539 ns   ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A   ; None         ; 5.539 ns   ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A   ; None         ; 5.539 ns   ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A   ; None         ; 5.539 ns   ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A   ; None         ; 5.539 ns   ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A   ; None         ; 5.539 ns   ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A   ; None         ; 5.487 ns   ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A   ; None         ; 5.477 ns   ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A   ; None         ; 5.477 ns   ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A   ; None         ; 5.475 ns   ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A   ; None         ; 5.458 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A   ; None         ; 5.448 ns   ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A   ; None         ; 5.402 ns   ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A   ; None         ; 5.370 ns   ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A   ; None         ; 5.352 ns   ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A   ; None         ; 5.234 ns   ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A   ; None         ; 5.227 ns   ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A   ; None         ; 5.223 ns   ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A   ; None         ; 5.223 ns   ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A   ; None         ; 5.217 ns   ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A   ; None         ; 5.203 ns   ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A   ; None         ; 5.176 ns   ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A   ; None         ; 5.176 ns   ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A   ; None         ; 5.174 ns   ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A   ; None         ; 5.150 ns   ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A   ; None         ; 5.062 ns   ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A   ; None         ; 5.034 ns   ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A   ; None         ; 5.029 ns   ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A   ; None         ; 4.995 ns   ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A   ; None         ; 4.990 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A   ; None         ; 4.990 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A   ; None         ; 4.990 ns   ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A   ; None         ; 4.965 ns   ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A   ; None         ; 4.961 ns   ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A   ; None         ; 4.914 ns   ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A   ; None         ; 4.907 ns   ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A   ; None         ; 4.862 ns   ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A   ; None         ; 4.862 ns   ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A   ; None         ; 4.846 ns   ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A   ; None         ; 4.824 ns   ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A   ; None         ; 4.814 ns   ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A   ; None         ; 4.814 ns   ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A   ; None         ; 4.814 ns   ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A   ; None         ; 4.814 ns   ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A   ; None         ; 4.814 ns   ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A   ; None         ; 4.814 ns   ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A   ; None         ; 4.814 ns   ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A   ; None         ; 4.802 ns   ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A   ; None         ; 4.787 ns   ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A   ; None         ; 4.787 ns   ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A   ; None         ; 4.757 ns   ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A   ; None         ; 4.750 ns   ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A   ; None         ; 4.726 ns   ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A   ; None         ; 4.480 ns   ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A   ; None         ; 4.385 ns   ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A   ; None         ; 4.385 ns   ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A   ; None         ; 4.385 ns   ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A   ; None         ; 4.385 ns   ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A   ; None         ; 4.330 ns   ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A   ; None         ; 4.211 ns   ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A   ; None         ; 4.211 ns   ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A   ; None         ; 4.150 ns   ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A   ; None         ; 4.150 ns   ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A   ; None         ; 4.144 ns   ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A   ; None         ; 4.144 ns   ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A   ; None         ; 3.809 ns   ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A   ; None         ; 3.769 ns   ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A   ; None         ; 3.693 ns   ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A   ; None         ; 3.693 ns   ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A   ; None         ; 3.670 ns   ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A   ; None         ; 3.670 ns   ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A   ; None         ; 3.670 ns   ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A   ; None         ; 3.670 ns   ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A   ; None         ; 3.631 ns   ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A   ; None         ; 3.630 ns   ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A   ; None         ; 3.472 ns   ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A   ; None         ; 3.291 ns   ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A   ; None         ; 3.291 ns   ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A   ; None         ; 3.291 ns   ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A   ; None         ; 3.291 ns   ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A   ; None         ; 3.291 ns   ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A   ; None         ; 3.269 ns   ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A   ; None         ; 3.115 ns   ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A   ; None         ; 3.115 ns   ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A   ; None         ; 2.930 ns   ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A   ; None         ; 1.842 ns   ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A   ; None         ; 0.519 ns   ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A   ; None         ; 0.503 ns   ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A   ; None         ; 0.491 ns   ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A   ; None         ; 0.491 ns   ; reset ; Controle:Controle|estado[5]                   ; clock    ;
+-------+--------------+------------+-------+-----------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                    ; To               ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+
; N/A                                     ; None                                                ; 17.145 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 17.138 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 17.103 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 17.096 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 17.084 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 17.042 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.879 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.873 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.837 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.831 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.732 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.731 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.690 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.689 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.639 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.597 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.563 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.556 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.520 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.502 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.478 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.365 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.323 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.297 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.291 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.246 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.215 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.208 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.204 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.156 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.154 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 16.150 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.149 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.114 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.071 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 16.057 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 16.029 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 16.010 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.968 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.956 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.949 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.949 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.943 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.942 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.938 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.919 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.916 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.912 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.900 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.895 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.874 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.859 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.858 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.852 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.826 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.802 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.801 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.798 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.784 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.783 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.709 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.690 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.684 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.664 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.653 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.647 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.593 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.590 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.587 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.574 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.556 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.548 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.543 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.542 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.541 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.534 ns  ; Controle:Controle|ALUControl[0]         ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.514 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.506 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.505 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.492 ns  ; Controle:Controle|ALUControl[0]         ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.489 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.487 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.450 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.446 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.445 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.435 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.428 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.413 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.405 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.398 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.379 ns  ; Registrador:A|Saida[1]                  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.360 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.353 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.350 ns  ; Registrador:PC|Saida[0]                 ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.344 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.337 ns  ; Registrador:A|Saida[1]                  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.334 ns  ; Controle:Controle|ALUControl[1]         ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.334 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.331 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.330 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 15.329 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.323 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 15.316 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.308 ns  ; Registrador:PC|Saida[0]                 ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.294 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.292 ns  ; Controle:Controle|ALUControl[1]         ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.286 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.285 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.282 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.278 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.276 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.269 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.269 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 15.244 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 15.234 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.227 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.226 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.224 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.219 ns  ; Registrador:A|Saida[0]                  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.218 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.177 ns  ; Registrador:A|Saida[0]                  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.176 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.176 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.164 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.141 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.139 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.139 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.135 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.134 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.133 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 15.129 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 15.122 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 15.122 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.102 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.100 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.099 ns  ; Registrador:A|Saida[3]                  ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.096 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.095 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.080 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 15.079 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 15.069 ns  ; Registrador:PC|Saida[1]                 ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 15.068 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 15.064 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 15.058 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19] ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.058 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 15.057 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 15.057 ns  ; Registrador:A|Saida[3]                  ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.042 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 15.041 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 15.027 ns  ; Registrador:PC|Saida[1]                 ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 15.020 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[13] ; clock      ;
; N/A                                     ; None                                                ; 15.020 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 15.019 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.013 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 15.013 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[13] ; clock      ;
; N/A                                     ; None                                                ; 15.012 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 14.992 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 14.991 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 14.986 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 14.974 ns  ; Controle:Controle|ALUControl[2]         ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 14.967 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 14.960 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]  ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 14.959 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[13] ; clock      ;
; N/A                                     ; None                                                ; 14.952 ns  ; Controle:Controle|ALUControl[0]         ; MuxMemAddOut[25] ; clock      ;
; N/A                                     ; None                                                ; 14.942 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 14.935 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 14.930 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 14.926 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 14.924 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 14.924 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[21]    ; clock      ;
; N/A                                     ; None                                                ; 14.923 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]  ; MuxMemAddOut[28] ; clock      ;
; N/A                                     ; None                                                ; 14.919 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 14.917 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 14.917 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 14.917 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[21]    ; clock      ;
; N/A                                     ; None                                                ; 14.916 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; AluResult[25]    ; clock      ;
; N/A                                     ; None                                                ; 14.899 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]  ; AluResult[28]    ; clock      ;
; N/A                                     ; None                                                ; 14.896 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18] ; MuxMemAddOut[29] ; clock      ;
; N/A                                     ; None                                                ; 14.892 ns  ; Registrador:PC|Saida[3]                 ; MuxMemAddOut[27] ; clock      ;
; N/A                                     ; None                                                ; 14.892 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 14.885 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 14.884 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 14.882 ns  ; Controle:Controle|ALUSrcA               ; MuxMemAddOut[30] ; clock      ;
; N/A                                     ; None                                                ; 14.881 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[24]    ; clock      ;
; N/A                                     ; None                                                ; 14.877 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; MuxMemAddOut[20] ; clock      ;
; N/A                                     ; None                                                ; 14.872 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 14.871 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]  ; MuxMemAddOut[26] ; clock      ;
; N/A                                     ; None                                                ; 14.870 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11] ; MuxMemAddOut[31] ; clock      ;
; N/A                                     ; None                                                ; 14.865 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[26]    ; clock      ;
; N/A                                     ; None                                                ; 14.863 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 14.863 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[27]    ; clock      ;
; N/A                                     ; None                                                ; 14.863 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; AluResult[21]    ; clock      ;
; N/A                                     ; None                                                ; 14.857 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[22] ; clock      ;
; N/A                                     ; None                                                ; 14.856 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 14.850 ns  ; Registrador:PC|Saida[3]                 ; MuxMemAddOut[21] ; clock      ;
; N/A                                     ; None                                                ; 14.849 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]  ; AluResult[23]    ; clock      ;
; N/A                                     ; None                                                ; 14.845 ns  ; Controle:Controle|ALUSrcA               ; AluResult[30]    ; clock      ;
; N/A                                     ; None                                                ; 14.836 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]  ; MuxMemAddOut[19] ; clock      ;
; N/A                                     ; None                                                ; 14.831 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]  ; MuxMemAddOut[24] ; clock      ;
; N/A                                     ; None                                                ; 14.830 ns  ; MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]  ; MuxMemAddOut[19] ; clock      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                         ;                  ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------------------------------------+------------------+------------+


+------------------------------------------------------------------------------------------------------------+
; th                                                                                                         ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                            ; To Clock ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+
; N/A           ; None        ; -0.252 ns ; reset ; Controle:Controle|estado[1]                   ; clock    ;
; N/A           ; None        ; -0.252 ns ; reset ; Controle:Controle|estado[5]                   ; clock    ;
; N/A           ; None        ; -0.264 ns ; reset ; Controle:Controle|estado[0]                   ; clock    ;
; N/A           ; None        ; -0.280 ns ; reset ; Controle:Controle|estado[3]                   ; clock    ;
; N/A           ; None        ; -0.282 ns ; reset ; Controle:Controle|MuxLo                       ; clock    ;
; N/A           ; None        ; -0.282 ns ; reset ; Controle:Controle|Reg_Lo_Write                ; clock    ;
; N/A           ; None        ; -1.506 ns ; reset ; Controle:Controle|RegEPCWrite                 ; clock    ;
; N/A           ; None        ; -2.619 ns ; reset ; multiplier:multiplier|lostbit                 ; clock    ;
; N/A           ; None        ; -2.691 ns ; reset ; Controle:Controle|estado[2]                   ; clock    ;
; N/A           ; None        ; -2.692 ns ; reset ; multiplier:multiplier|lo[2]                   ; clock    ;
; N/A           ; None        ; -2.694 ns ; reset ; multiplier:multiplier|lo[1]                   ; clock    ;
; N/A           ; None        ; -2.736 ns ; reset ; multiplier:multiplier|lo[25]                  ; clock    ;
; N/A           ; None        ; -2.757 ns ; reset ; multiplier:multiplier|product[35]             ; clock    ;
; N/A           ; None        ; -2.858 ns ; reset ; multiplier:multiplier|product[36]             ; clock    ;
; N/A           ; None        ; -2.876 ns ; reset ; Controle:Controle|ALUControl[1]               ; clock    ;
; N/A           ; None        ; -2.876 ns ; reset ; Controle:Controle|MemADD[0]                   ; clock    ;
; N/A           ; None        ; -2.884 ns ; reset ; Controle:Controle|RegBWrite                   ; clock    ;
; N/A           ; None        ; -2.884 ns ; reset ; Controle:Controle|IRWrite                     ; clock    ;
; N/A           ; None        ; -2.886 ns ; reset ; multiplier:multiplier|fim                     ; clock    ;
; N/A           ; None        ; -2.889 ns ; reset ; multiplier:multiplier|cicloAtual[0]           ; clock    ;
; N/A           ; None        ; -2.891 ns ; reset ; multiplier:multiplier|lo[26]                  ; clock    ;
; N/A           ; None        ; -2.891 ns ; reset ; multiplier:multiplier|lo[18]                  ; clock    ;
; N/A           ; None        ; -2.891 ns ; reset ; multiplier:multiplier|product[19]             ; clock    ;
; N/A           ; None        ; -2.892 ns ; reset ; multiplier:multiplier|product[25]             ; clock    ;
; N/A           ; None        ; -2.893 ns ; reset ; multiplier:multiplier|lo[21]                  ; clock    ;
; N/A           ; None        ; -2.893 ns ; reset ; multiplier:multiplier|lo[16]                  ; clock    ;
; N/A           ; None        ; -2.893 ns ; reset ; multiplier:multiplier|lo[19]                  ; clock    ;
; N/A           ; None        ; -2.893 ns ; reset ; multiplier:multiplier|product[22]             ; clock    ;
; N/A           ; None        ; -2.893 ns ; reset ; multiplier:multiplier|product[17]             ; clock    ;
; N/A           ; None        ; -2.893 ns ; reset ; multiplier:multiplier|product[20]             ; clock    ;
; N/A           ; None        ; -2.894 ns ; reset ; multiplier:multiplier|lo[23]                  ; clock    ;
; N/A           ; None        ; -2.894 ns ; reset ; multiplier:multiplier|product[24]             ; clock    ;
; N/A           ; None        ; -2.895 ns ; reset ; multiplier:multiplier|lo[24]                  ; clock    ;
; N/A           ; None        ; -2.895 ns ; reset ; multiplier:multiplier|hi[1]                   ; clock    ;
; N/A           ; None        ; -2.896 ns ; reset ; multiplier:multiplier|lo[22]                  ; clock    ;
; N/A           ; None        ; -2.896 ns ; reset ; multiplier:multiplier|product[23]             ; clock    ;
; N/A           ; None        ; -2.896 ns ; reset ; multiplier:multiplier|lo[17]                  ; clock    ;
; N/A           ; None        ; -2.896 ns ; reset ; multiplier:multiplier|product[18]             ; clock    ;
; N/A           ; None        ; -2.897 ns ; reset ; multiplier:multiplier|lo[20]                  ; clock    ;
; N/A           ; None        ; -2.897 ns ; reset ; multiplier:multiplier|product[21]             ; clock    ;
; N/A           ; None        ; -2.941 ns ; reset ; multiplier:multiplier|lo[7]                   ; clock    ;
; N/A           ; None        ; -2.955 ns ; reset ; multiplier:multiplier|hi[24]                  ; clock    ;
; N/A           ; None        ; -2.983 ns ; reset ; multiplier:multiplier|cicloAtual[2]           ; clock    ;
; N/A           ; None        ; -2.985 ns ; reset ; multiplier:multiplier|cicloAtual[1]           ; clock    ;
; N/A           ; None        ; -2.987 ns ; reset ; multiplier:multiplier|cicloAtual[3]           ; clock    ;
; N/A           ; None        ; -3.022 ns ; reset ; multiplier:multiplier|hi[4]                   ; clock    ;
; N/A           ; None        ; -3.027 ns ; reset ; multiplier:multiplier|lo[3]                   ; clock    ;
; N/A           ; None        ; -3.027 ns ; reset ; multiplier:multiplier|lo[4]                   ; clock    ;
; N/A           ; None        ; -3.027 ns ; reset ; multiplier:multiplier|product[3]              ; clock    ;
; N/A           ; None        ; -3.027 ns ; reset ; multiplier:multiplier|product[4]              ; clock    ;
; N/A           ; None        ; -3.028 ns ; reset ; multiplier:multiplier|lo[5]                   ; clock    ;
; N/A           ; None        ; -3.028 ns ; reset ; multiplier:multiplier|product[5]              ; clock    ;
; N/A           ; None        ; -3.030 ns ; reset ; Controle:Controle|PCSource[0]                 ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; Controle:Controle|estado[4]                   ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; Controle:Controle|MULT_OP                     ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; Controle:Controle|MemWriteRead                ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; Controle:Controle|RegMDRWrite                 ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; Controle:Controle|XCHGRegWrite                ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; multiplier:multiplier|lo[6]                   ; clock    ;
; N/A           ; None        ; -3.052 ns ; reset ; multiplier:multiplier|product[6]              ; clock    ;
; N/A           ; None        ; -3.055 ns ; reset ; multiplier:multiplier|product[2]              ; clock    ;
; N/A           ; None        ; -3.056 ns ; reset ; multiplier:multiplier|product[0]              ; clock    ;
; N/A           ; None        ; -3.056 ns ; reset ; multiplier:multiplier|lo[0]                   ; clock    ;
; N/A           ; None        ; -3.056 ns ; reset ; multiplier:multiplier|product[1]              ; clock    ;
; N/A           ; None        ; -3.064 ns ; reset ; multiplier:multiplier|product[37]             ; clock    ;
; N/A           ; None        ; -3.092 ns ; reset ; multiplier:multiplier|hi[13]                  ; clock    ;
; N/A           ; None        ; -3.092 ns ; reset ; multiplier:multiplier|product[38]             ; clock    ;
; N/A           ; None        ; -3.095 ns ; reset ; multiplier:multiplier|hi[8]                   ; clock    ;
; N/A           ; None        ; -3.097 ns ; reset ; multiplier:multiplier|product[34]             ; clock    ;
; N/A           ; None        ; -3.116 ns ; reset ; multiplier:multiplier|hi[5]                   ; clock    ;
; N/A           ; None        ; -3.151 ns ; reset ; multiplier:multiplier|product[7]              ; clock    ;
; N/A           ; None        ; -3.151 ns ; reset ; multiplier:multiplier|product[8]              ; clock    ;
; N/A           ; None        ; -3.162 ns ; reset ; multiplier:multiplier|product[52]             ; clock    ;
; N/A           ; None        ; -3.163 ns ; reset ; multiplier:multiplier|product[51]             ; clock    ;
; N/A           ; None        ; -3.165 ns ; reset ; multiplier:multiplier|product[39]             ; clock    ;
; N/A           ; None        ; -3.193 ns ; reset ; multiplier:multiplier|cicloAtual[5]           ; clock    ;
; N/A           ; None        ; -3.209 ns ; reset ; multiplier:multiplier|cicloAtual[4]           ; clock    ;
; N/A           ; None        ; -3.233 ns ; reset ; Controle:Controle|PCSource[2]                 ; clock    ;
; N/A           ; None        ; -3.245 ns ; reset ; multiplier:multiplier|product[40]             ; clock    ;
; N/A           ; None        ; -3.255 ns ; reset ; multiplier:multiplier|product[33]             ; clock    ;
; N/A           ; None        ; -3.266 ns ; reset ; multiplier:multiplier|hi[6]                   ; clock    ;
; N/A           ; None        ; -3.271 ns ; reset ; multiplier:multiplier|hi[11]                  ; clock    ;
; N/A           ; None        ; -3.303 ns ; reset ; multiplier:multiplier|hi[29]                  ; clock    ;
; N/A           ; None        ; -3.304 ns ; reset ; multiplier:multiplier|product[47]             ; clock    ;
; N/A           ; None        ; -3.315 ns ; reset ; multiplier:multiplier|product[48]             ; clock    ;
; N/A           ; None        ; -3.318 ns ; reset ; multiplier:multiplier|product[56]             ; clock    ;
; N/A           ; None        ; -3.361 ns ; reset ; multiplier:multiplier|product[32]             ; clock    ;
; N/A           ; None        ; -3.371 ns ; reset ; multiplier:multiplier|lo[29]                  ; clock    ;
; N/A           ; None        ; -3.371 ns ; reset ; multiplier:multiplier|product[28]             ; clock    ;
; N/A           ; None        ; -3.375 ns ; reset ; multiplier:multiplier|lo[30]                  ; clock    ;
; N/A           ; None        ; -3.378 ns ; reset ; multiplier:multiplier|lo[27]                  ; clock    ;
; N/A           ; None        ; -3.378 ns ; reset ; multiplier:multiplier|product[26]             ; clock    ;
; N/A           ; None        ; -3.382 ns ; reset ; multiplier:multiplier|product[29]             ; clock    ;
; N/A           ; None        ; -3.382 ns ; reset ; multiplier:multiplier|product[30]             ; clock    ;
; N/A           ; None        ; -3.384 ns ; reset ; multiplier:multiplier|lo[28]                  ; clock    ;
; N/A           ; None        ; -3.384 ns ; reset ; multiplier:multiplier|product[27]             ; clock    ;
; N/A           ; None        ; -3.385 ns ; reset ; multiplier:multiplier|lo[31]                  ; clock    ;
; N/A           ; None        ; -3.391 ns ; reset ; Controle:Controle|RegWrite                    ; clock    ;
; N/A           ; None        ; -3.392 ns ; reset ; Controle:Controle|MemADD[1]                   ; clock    ;
; N/A           ; None        ; -3.404 ns ; reset ; multiplier:multiplier|product[55]             ; clock    ;
; N/A           ; None        ; -3.407 ns ; reset ; multiplier:multiplier|lo[8]                   ; clock    ;
; N/A           ; None        ; -3.407 ns ; reset ; multiplier:multiplier|product[9]              ; clock    ;
; N/A           ; None        ; -3.411 ns ; reset ; multiplier:multiplier|lo[9]                   ; clock    ;
; N/A           ; None        ; -3.411 ns ; reset ; multiplier:multiplier|product[10]             ; clock    ;
; N/A           ; None        ; -3.411 ns ; reset ; multiplier:multiplier|product[50]             ; clock    ;
; N/A           ; None        ; -3.414 ns ; reset ; multiplier:multiplier|product[44]             ; clock    ;
; N/A           ; None        ; -3.415 ns ; reset ; multiplier:multiplier|hi[20]                  ; clock    ;
; N/A           ; None        ; -3.416 ns ; reset ; multiplier:multiplier|lo[10]                  ; clock    ;
; N/A           ; None        ; -3.416 ns ; reset ; multiplier:multiplier|product[11]             ; clock    ;
; N/A           ; None        ; -3.419 ns ; reset ; multiplier:multiplier|product[53]             ; clock    ;
; N/A           ; None        ; -3.420 ns ; reset ; multiplier:multiplier|lo[15]                  ; clock    ;
; N/A           ; None        ; -3.420 ns ; reset ; multiplier:multiplier|product[16]             ; clock    ;
; N/A           ; None        ; -3.425 ns ; reset ; multiplier:multiplier|lo[11]                  ; clock    ;
; N/A           ; None        ; -3.425 ns ; reset ; multiplier:multiplier|product[12]             ; clock    ;
; N/A           ; None        ; -3.427 ns ; reset ; multiplier:multiplier|lo[14]                  ; clock    ;
; N/A           ; None        ; -3.427 ns ; reset ; multiplier:multiplier|product[15]             ; clock    ;
; N/A           ; None        ; -3.428 ns ; reset ; multiplier:multiplier|lo[13]                  ; clock    ;
; N/A           ; None        ; -3.428 ns ; reset ; multiplier:multiplier|product[14]             ; clock    ;
; N/A           ; None        ; -3.429 ns ; reset ; multiplier:multiplier|lo[12]                  ; clock    ;
; N/A           ; None        ; -3.429 ns ; reset ; multiplier:multiplier|product[59]             ; clock    ;
; N/A           ; None        ; -3.429 ns ; reset ; multiplier:multiplier|product[13]             ; clock    ;
; N/A           ; None        ; -3.431 ns ; reset ; Controle:Controle|ALUControl[0]               ; clock    ;
; N/A           ; None        ; -3.431 ns ; reset ; Controle:Controle|PCSource[1]                 ; clock    ;
; N/A           ; None        ; -3.431 ns ; reset ; Controle:Controle|RegALUOutWrite              ; clock    ;
; N/A           ; None        ; -3.431 ns ; reset ; Controle:Controle|MuxHiLo                     ; clock    ;
; N/A           ; None        ; -3.434 ns ; reset ; multiplier:multiplier|product[58]             ; clock    ;
; N/A           ; None        ; -3.448 ns ; reset ; multiplier:multiplier|hi[18]                  ; clock    ;
; N/A           ; None        ; -3.454 ns ; reset ; Controle:Controle|ALUSrcB[1]                  ; clock    ;
; N/A           ; None        ; -3.454 ns ; reset ; Controle:Controle|ALUSrcB[0]                  ; clock    ;
; N/A           ; None        ; -3.504 ns ; reset ; multiplier:multiplier|product[46]             ; clock    ;
; N/A           ; None        ; -3.508 ns ; reset ; multiplier:multiplier|product[54]             ; clock    ;
; N/A           ; None        ; -3.511 ns ; reset ; multiplier:multiplier|hi[10]                  ; clock    ;
; N/A           ; None        ; -3.512 ns ; reset ; multiplier:multiplier|product[49]             ; clock    ;
; N/A           ; None        ; -3.515 ns ; reset ; multiplier:multiplier|product[45]             ; clock    ;
; N/A           ; None        ; -3.523 ns ; reset ; multiplier:multiplier|product[42]             ; clock    ;
; N/A           ; None        ; -3.530 ns ; reset ; Controle:Controle|PCWrite                     ; clock    ;
; N/A           ; None        ; -3.536 ns ; reset ; multiplier:multiplier|product[43]             ; clock    ;
; N/A           ; None        ; -3.545 ns ; reset ; multiplier:multiplier|hi[3]                   ; clock    ;
; N/A           ; None        ; -3.570 ns ; reset ; Controle:Controle|ALUSrcB[2]                  ; clock    ;
; N/A           ; None        ; -3.571 ns ; reset ; multiplier:multiplier|product[41]             ; clock    ;
; N/A           ; None        ; -3.576 ns ; reset ; multiplier:multiplier|product[61]             ; clock    ;
; N/A           ; None        ; -3.576 ns ; reset ; multiplier:multiplier|product[60]             ; clock    ;
; N/A           ; None        ; -3.577 ns ; reset ; multiplier:multiplier|hi[23]                  ; clock    ;
; N/A           ; None        ; -3.604 ns ; reset ; Controle:Controle|AmtSrc                      ; clock    ;
; N/A           ; None        ; -3.606 ns ; reset ; multiplier:multiplier|hi[16]                  ; clock    ;
; N/A           ; None        ; -3.662 ns ; reset ; multiplier:multiplier|hi[15]                  ; clock    ;
; N/A           ; None        ; -3.713 ns ; reset ; multiplier:multiplier|product[57]             ; clock    ;
; N/A           ; None        ; -3.740 ns ; reset ; multiplier:multiplier|hi[28]                  ; clock    ;
; N/A           ; None        ; -3.740 ns ; reset ; multiplier:multiplier|hi[2]                   ; clock    ;
; N/A           ; None        ; -3.740 ns ; reset ; multiplier:multiplier|hi[7]                   ; clock    ;
; N/A           ; None        ; -3.740 ns ; reset ; multiplier:multiplier|hi[9]                   ; clock    ;
; N/A           ; None        ; -3.740 ns ; reset ; multiplier:multiplier|hi[12]                  ; clock    ;
; N/A           ; None        ; -3.798 ns ; reset ; multiplier:multiplier|product[62]             ; clock    ;
; N/A           ; None        ; -3.828 ns ; reset ; multiplier:multiplier|hi[26]                  ; clock    ;
; N/A           ; None        ; -3.828 ns ; reset ; multiplier:multiplier|hi[25]                  ; clock    ;
; N/A           ; None        ; -3.828 ns ; reset ; multiplier:multiplier|hi[22]                  ; clock    ;
; N/A           ; None        ; -3.828 ns ; reset ; multiplier:multiplier|hi[21]                  ; clock    ;
; N/A           ; None        ; -3.828 ns ; reset ; multiplier:multiplier|hi[17]                  ; clock    ;
; N/A           ; None        ; -3.828 ns ; reset ; multiplier:multiplier|hi[19]                  ; clock    ;
; N/A           ; None        ; -3.855 ns ; reset ; multiplier:multiplier|hi[30]                  ; clock    ;
; N/A           ; None        ; -3.905 ns ; reset ; Controle:Controle|RegData[3]                  ; clock    ;
; N/A           ; None        ; -3.905 ns ; reset ; Controle:Controle|RegDest[2]                  ; clock    ;
; N/A           ; None        ; -3.905 ns ; reset ; multiplier:multiplier|hi[0]                   ; clock    ;
; N/A           ; None        ; -3.911 ns ; reset ; Controle:Controle|RegData[2]                  ; clock    ;
; N/A           ; None        ; -3.911 ns ; reset ; Controle:Controle|RegData[1]                  ; clock    ;
; N/A           ; None        ; -3.911 ns ; reset ; Controle:Controle|RegDest[0]                  ; clock    ;
; N/A           ; None        ; -3.911 ns ; reset ; Controle:Controle|RegDest[1]                  ; clock    ;
; N/A           ; None        ; -3.972 ns ; reset ; Controle:Controle|RegData[0]                  ; clock    ;
; N/A           ; None        ; -3.972 ns ; reset ; Controle:Controle|DIV_OP                      ; clock    ;
; N/A           ; None        ; -4.056 ns ; reset ; multiplier:multiplier|hi[27]                  ; clock    ;
; N/A           ; None        ; -4.056 ns ; reset ; multiplier:multiplier|hi[14]                  ; clock    ;
; N/A           ; None        ; -4.196 ns ; reset ; multiplier:multiplier|product[31]             ; clock    ;
; N/A           ; None        ; -4.283 ns ; reset ; Controle:Controle|ALUControl[2]               ; clock    ;
; N/A           ; None        ; -4.487 ns ; reset ; Controle:Controle|RegShftCtrl[0]              ; clock    ;
; N/A           ; None        ; -4.642 ns ; reset ; Controle:Controle|ALUSrcA                     ; clock    ;
; N/A           ; None        ; -4.726 ns ; reset ; Controle:Controle|ShftSrc                     ; clock    ;
; N/A           ; None        ; -4.751 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[4] ; clock    ;
; N/A           ; None        ; -4.751 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[3] ; clock    ;
; N/A           ; None        ; -4.751 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[1] ; clock    ;
; N/A           ; None        ; -4.911 ns ; reset ; Controle:Controle|LSControl[0]                ; clock    ;
; N/A           ; None        ; -4.984 ns ; reset ; Controle:Controle|RegShftCtrl[1]              ; clock    ;
; N/A           ; None        ; -4.984 ns ; reset ; Controle:Controle|RegShftCtrl[2]              ; clock    ;
; N/A           ; None        ; -4.995 ns ; reset ; Controle:Controle|SSControl[0]                ; clock    ;
; N/A           ; None        ; -5.113 ns ; reset ; Controle:Controle|SSControl[1]                ; clock    ;
; N/A           ; None        ; -5.219 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[2] ; clock    ;
; N/A           ; None        ; -5.248 ns ; reset ; Controle:Controle|LSControl[1]                ; clock    ;
; N/A           ; None        ; -5.554 ns ; reset ; RegDesloc:registrador_deslocamento|n_shift[0] ; clock    ;
+---------------+-------------+-----------+-------+-----------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Mar 25 20:50:29 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off CPU -c CPU --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[30]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[29]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[28]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[27]" is a latch
    Warning: Node "storesize:storesize|saida[24]" is a latch
    Warning: Node "storesize:storesize|saida[25]" is a latch
    Warning: Node "storesize:storesize|saida[26]" is a latch
    Warning: Node "storesize:storesize|saida[27]" is a latch
    Warning: Node "storesize:storesize|saida[28]" is a latch
    Warning: Node "storesize:storesize|saida[29]" is a latch
    Warning: Node "storesize:storesize|saida[30]" is a latch
    Warning: Node "storesize:storesize|saida[31]" is a latch
    Warning: Node "storesize:storesize|saida[0]" is a latch
    Warning: Node "storesize:storesize|saida[1]" is a latch
    Warning: Node "storesize:storesize|saida[2]" is a latch
    Warning: Node "storesize:storesize|saida[3]" is a latch
    Warning: Node "storesize:storesize|saida[4]" is a latch
    Warning: Node "storesize:storesize|saida[5]" is a latch
    Warning: Node "storesize:storesize|saida[6]" is a latch
    Warning: Node "storesize:storesize|saida[7]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[25]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[24]" is a latch
    Warning: Node "storesize:storesize|saida[16]" is a latch
    Warning: Node "storesize:storesize|saida[17]" is a latch
    Warning: Node "storesize:storesize|saida[18]" is a latch
    Warning: Node "storesize:storesize|saida[19]" is a latch
    Warning: Node "storesize:storesize|saida[20]" is a latch
    Warning: Node "storesize:storesize|saida[21]" is a latch
    Warning: Node "storesize:storesize|saida[22]" is a latch
    Warning: Node "storesize:storesize|saida[23]" is a latch
    Warning: Node "storesize:storesize|saida[8]" is a latch
    Warning: Node "storesize:storesize|saida[9]" is a latch
    Warning: Node "storesize:storesize|saida[10]" is a latch
    Warning: Node "storesize:storesize|saida[11]" is a latch
    Warning: Node "storesize:storesize|saida[12]" is a latch
    Warning: Node "storesize:storesize|saida[13]" is a latch
    Warning: Node "storesize:storesize|saida[14]" is a latch
    Warning: Node "storesize:storesize|saida[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[23]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[0]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[2]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[3]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[4]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[5]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[30]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[31]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[21]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[7]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[2]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[4]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[1]" is a latch
    Warning: Node "MuxRegDest:MuxRegDest|MuxRegDestOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[28]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[29]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[26]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[27]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[24]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[17]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[30]" is a latch
    Warning: Node "loadsize:loadsize|saida[31]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[25]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[15]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[0]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[1]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[2]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[3]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[4]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[5]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[6]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[28]" is a latch
    Warning: Node "loadsize:loadsize|saida[29]" is a latch
    Warning: Node "loadsize:loadsize|saida[26]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[23]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[20]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[12]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[27]" is a latch
    Warning: Node "loadsize:loadsize|saida[24]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[21]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[18]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[10]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[16]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[17]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[19]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[8]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[9]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[10]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[11]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[12]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[13]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[14]" is a latch
    Warning: Node "MuxRegData:MuxRegData|MuxRegDataOut[15]" is a latch
    Warning: Node "loadsize:loadsize|saida[25]" is a latch
    Warning: Node "loadsize:loadsize|saida[22]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[9]" is a latch
    Warning: Node "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[0]" is a latch
    Warning: Node "loadsize:loadsize|saida[1]" is a latch
    Warning: Node "loadsize:loadsize|saida[2]" is a latch
    Warning: Node "loadsize:loadsize|saida[3]" is a latch
    Warning: Node "loadsize:loadsize|saida[4]" is a latch
    Warning: Node "loadsize:loadsize|saida[5]" is a latch
    Warning: Node "loadsize:loadsize|saida[6]" is a latch
    Warning: Node "loadsize:loadsize|saida[7]" is a latch
    Warning: Node "loadsize:loadsize|saida[23]" is a latch
    Warning: Node "loadsize:loadsize|saida[20]" is a latch
    Warning: Node "loadsize:loadsize|saida[21]" is a latch
    Warning: Node "loadsize:loadsize|saida[18]" is a latch
    Warning: Node "loadsize:loadsize|saida[16]" is a latch
    Warning: Node "loadsize:loadsize|saida[17]" is a latch
    Warning: Node "loadsize:loadsize|saida[19]" is a latch
    Warning: Node "loadsize:loadsize|saida[8]" is a latch
    Warning: Node "loadsize:loadsize|saida[9]" is a latch
    Warning: Node "loadsize:loadsize|saida[10]" is a latch
    Warning: Node "loadsize:loadsize|saida[11]" is a latch
    Warning: Node "loadsize:loadsize|saida[12]" is a latch
    Warning: Node "loadsize:loadsize|saida[13]" is a latch
    Warning: Node "loadsize:loadsize|saida[14]" is a latch
    Warning: Node "loadsize:loadsize|saida[15]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clock" is an undefined clock
Warning: Found 19 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadsize:loadsize|saida[7]~0" as buffer
    Info: Detected gated clock "loadsize:loadsize|Equal0~0" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|LSControl[1]" as buffer
    Info: Detected gated clock "MuxRegDest:MuxRegDest|Mux5~0" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[2]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegDest[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[3]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|RegData[2]" as buffer
    Info: Detected gated clock "MuxRegData:MuxRegData|Mux32~0" as buffer
    Info: Detected gated clock "storesize:storesize|saida[31]~0" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|SSControl[1]" as buffer
    Info: Detected gated clock "MuxALUSrcB:MuxALUSrcB|Mux32~0" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[0]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[1]" as buffer
    Info: Detected ripple clock "Controle:Controle|ALUSrcB[2]" as buffer
Info: Clock "clock" has Internal fmax of 70.73 MHz between source register "MuxRegDest:MuxRegDest|MuxRegDestOut[0]" and destination register "Banco_reg:banco_registradores|Cluster[17][10]" (period= 14.138 ns)
    Info: + Longest register to register delay is 3.210 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X21_Y15_N28; Fanout = 33; REG Node = 'MuxRegDest:MuxRegDest|MuxRegDestOut[0]'
        Info: 2: + IC(0.896 ns) + CELL(0.272 ns) = 1.168 ns; Loc. = LCCOMB_X22_Y19_N12; Fanout = 32; COMB Node = 'Banco_reg:banco_registradores|Decoder0~4'
        Info: 3: + IC(1.296 ns) + CELL(0.746 ns) = 3.210 ns; Loc. = LCFF_X17_Y15_N17; Fanout = 2; REG Node = 'Banco_reg:banco_registradores|Cluster[17][10]'
        Info: Total cell delay = 1.018 ns ( 31.71 % )
        Info: Total interconnect delay = 2.192 ns ( 68.29 % )
    Info: - Smallest clock skew is -3.769 ns
        Info: + Shortest clock path from clock "clock" to destination register is 2.463 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.648 ns) + CELL(0.618 ns) = 2.463 ns; Loc. = LCFF_X17_Y15_N17; Fanout = 2; REG Node = 'Banco_reg:banco_registradores|Cluster[17][10]'
            Info: Total cell delay = 1.472 ns ( 59.76 % )
            Info: Total interconnect delay = 0.991 ns ( 40.24 % )
        Info: - Longest clock path from clock "clock" to source register is 6.232 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
            Info: 2: + IC(1.336 ns) + CELL(0.712 ns) = 2.902 ns; Loc. = LCFF_X9_Y6_N5; Fanout = 8; REG Node = 'Controle:Controle|RegDest[2]'
            Info: 3: + IC(0.499 ns) + CELL(0.225 ns) = 3.626 ns; Loc. = LCCOMB_X13_Y6_N0; Fanout = 1; COMB Node = 'MuxRegDest:MuxRegDest|Mux5~0'
            Info: 4: + IC(1.651 ns) + CELL(0.000 ns) = 5.277 ns; Loc. = CLKCTRL_G6; Fanout = 5; COMB Node = 'MuxRegDest:MuxRegDest|Mux5~0clkctrl'
            Info: 5: + IC(0.902 ns) + CELL(0.053 ns) = 6.232 ns; Loc. = LCCOMB_X21_Y15_N28; Fanout = 33; REG Node = 'MuxRegDest:MuxRegDest|MuxRegDestOut[0]'
            Info: Total cell delay = 1.844 ns ( 29.59 % )
            Info: Total interconnect delay = 4.388 ns ( 70.41 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clock" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:MDR|Saida[3]" and destination pin or register "loadsize:loadsize|saida[3]" for clock "clock" (Hold time is 3.335 ns)
    Info: + Largest clock skew is 3.965 ns
        Info: + Longest clock path from clock "clock" to destination register is 6.449 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
            Info: 2: + IC(0.782 ns) + CELL(0.712 ns) = 2.348 ns; Loc. = LCFF_X2_Y10_N5; Fanout = 4; REG Node = 'Controle:Controle|LSControl[0]'
            Info: 3: + IC(0.953 ns) + CELL(0.053 ns) = 3.354 ns; Loc. = LCCOMB_X9_Y11_N14; Fanout = 1; COMB Node = 'loadsize:loadsize|saida[7]~0'
            Info: 4: + IC(1.928 ns) + CELL(0.000 ns) = 5.282 ns; Loc. = CLKCTRL_G7; Fanout = 8; COMB Node = 'loadsize:loadsize|saida[7]~0clkctrl'
            Info: 5: + IC(0.939 ns) + CELL(0.228 ns) = 6.449 ns; Loc. = LCCOMB_X23_Y11_N20; Fanout = 1; REG Node = 'loadsize:loadsize|saida[3]'
            Info: Total cell delay = 1.847 ns ( 28.64 % )
            Info: Total interconnect delay = 4.602 ns ( 71.36 % )
        Info: - Shortest clock path from clock "clock" to source register is 2.484 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
            Info: 3: + IC(0.669 ns) + CELL(0.618 ns) = 2.484 ns; Loc. = LCFF_X23_Y11_N1; Fanout = 3; REG Node = 'Registrador:MDR|Saida[3]'
            Info: Total cell delay = 1.472 ns ( 59.26 % )
            Info: Total interconnect delay = 1.012 ns ( 40.74 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.536 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y11_N1; Fanout = 3; REG Node = 'Registrador:MDR|Saida[3]'
        Info: 2: + IC(0.311 ns) + CELL(0.225 ns) = 0.536 ns; Loc. = LCCOMB_X23_Y11_N20; Fanout = 1; REG Node = 'loadsize:loadsize|saida[3]'
        Info: Total cell delay = 0.225 ns ( 41.98 % )
        Info: Total interconnect delay = 0.311 ns ( 58.02 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "multiplier:multiplier|lo[26]" (data pin = "reset", clock pin = "clock") is 6.587 ns
    Info: + Longest pin to register delay is 8.954 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 223; PIN Node = 'reset'
        Info: 2: + IC(4.241 ns) + CELL(0.346 ns) = 5.461 ns; Loc. = LCCOMB_X11_Y17_N20; Fanout = 1; COMB Node = 'multiplier:multiplier|WideOr0~0'
        Info: 3: + IC(0.336 ns) + CELL(0.228 ns) = 6.025 ns; Loc. = LCCOMB_X11_Y17_N14; Fanout = 105; COMB Node = 'multiplier:multiplier|WideOr0'
        Info: 4: + IC(0.878 ns) + CELL(0.053 ns) = 6.956 ns; Loc. = LCCOMB_X6_Y14_N16; Fanout = 63; COMB Node = 'multiplier:multiplier|hi[0]~0'
        Info: 5: + IC(1.252 ns) + CELL(0.746 ns) = 8.954 ns; Loc. = LCFF_X15_Y16_N11; Fanout = 1; REG Node = 'multiplier:multiplier|lo[26]'
        Info: Total cell delay = 2.247 ns ( 25.09 % )
        Info: Total interconnect delay = 6.707 ns ( 74.91 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clock" to destination register is 2.457 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.642 ns) + CELL(0.618 ns) = 2.457 ns; Loc. = LCFF_X15_Y16_N11; Fanout = 1; REG Node = 'multiplier:multiplier|lo[26]'
        Info: Total cell delay = 1.472 ns ( 59.91 % )
        Info: Total interconnect delay = 0.985 ns ( 40.09 % )
Info: tco from clock "clock" to destination pin "MuxMemAddOut[27]" through register "MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]" is 17.145 ns
    Info: + Longest clock path from clock "clock" to source register is 5.566 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
        Info: 2: + IC(0.960 ns) + CELL(0.712 ns) = 2.526 ns; Loc. = LCFF_X7_Y10_N13; Fanout = 41; REG Node = 'Controle:Controle|ALUSrcB[1]'
        Info: 3: + IC(0.518 ns) + CELL(0.225 ns) = 3.269 ns; Loc. = LCCOMB_X9_Y10_N26; Fanout = 1; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0'
        Info: 4: + IC(1.341 ns) + CELL(0.000 ns) = 4.610 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'MuxALUSrcB:MuxALUSrcB|Mux32~0clkctrl'
        Info: 5: + IC(0.903 ns) + CELL(0.053 ns) = 5.566 ns; Loc. = LCCOMB_X19_Y12_N20; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: Total cell delay = 1.844 ns ( 33.13 % )
        Info: Total interconnect delay = 3.722 ns ( 66.87 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 11.579 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X19_Y12_N20; Fanout = 3; REG Node = 'MuxALUSrcB:MuxALUSrcB|MuxALUSrcBOut[1]'
        Info: 2: + IC(0.211 ns) + CELL(0.053 ns) = 0.264 ns; Loc. = LCCOMB_X19_Y12_N14; Fanout = 4; COMB Node = 'Ula32:Alu|Mux62~0'
        Info: 3: + IC(0.229 ns) + CELL(0.053 ns) = 0.546 ns; Loc. = LCCOMB_X19_Y12_N4; Fanout = 2; COMB Node = 'Ula32:Alu|carry_temp[1]~9'
        Info: 4: + IC(0.212 ns) + CELL(0.053 ns) = 0.811 ns; Loc. = LCCOMB_X19_Y12_N0; Fanout = 1; COMB Node = 'Ula32:Alu|carry_temp[1]~1'
        Info: 5: + IC(0.208 ns) + CELL(0.053 ns) = 1.072 ns; Loc. = LCCOMB_X19_Y12_N16; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[3]~58'
        Info: 6: + IC(0.340 ns) + CELL(0.053 ns) = 1.465 ns; Loc. = LCCOMB_X18_Y12_N4; Fanout = 4; COMB Node = 'Ula32:Alu|carry_temp[5]~54'
        Info: 7: + IC(0.205 ns) + CELL(0.053 ns) = 1.723 ns; Loc. = LCCOMB_X18_Y12_N0; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[7]~50'
        Info: 8: + IC(0.224 ns) + CELL(0.053 ns) = 2.000 ns; Loc. = LCCOMB_X18_Y12_N28; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[9]~46'
        Info: 9: + IC(0.374 ns) + CELL(0.053 ns) = 2.427 ns; Loc. = LCCOMB_X18_Y12_N8; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[11]~42'
        Info: 10: + IC(0.307 ns) + CELL(0.053 ns) = 2.787 ns; Loc. = LCCOMB_X18_Y12_N20; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[13]~38'
        Info: 11: + IC(0.205 ns) + CELL(0.053 ns) = 3.045 ns; Loc. = LCCOMB_X18_Y12_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[15]~34'
        Info: 12: + IC(0.312 ns) + CELL(0.053 ns) = 3.410 ns; Loc. = LCCOMB_X17_Y12_N4; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[17]~30'
        Info: 13: + IC(0.220 ns) + CELL(0.053 ns) = 3.683 ns; Loc. = LCCOMB_X17_Y12_N16; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[19]~26'
        Info: 14: + IC(0.225 ns) + CELL(0.053 ns) = 3.961 ns; Loc. = LCCOMB_X17_Y12_N12; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[21]~22'
        Info: 15: + IC(0.373 ns) + CELL(0.053 ns) = 4.387 ns; Loc. = LCCOMB_X17_Y12_N24; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[23]~18'
        Info: 16: + IC(0.309 ns) + CELL(0.053 ns) = 4.749 ns; Loc. = LCCOMB_X17_Y12_N20; Fanout = 6; COMB Node = 'Ula32:Alu|carry_temp[25]~14'
        Info: 17: + IC(0.821 ns) + CELL(0.053 ns) = 5.623 ns; Loc. = LCCOMB_X17_Y9_N16; Fanout = 5; COMB Node = 'Ula32:Alu|Mux4~1'
        Info: 18: + IC(1.428 ns) + CELL(0.228 ns) = 7.279 ns; Loc. = LCCOMB_X21_Y13_N30; Fanout = 1; COMB Node = 'MuxMemAdd:MuxMemAdd|Mux4~0'
        Info: 19: + IC(2.156 ns) + CELL(2.144 ns) = 11.579 ns; Loc. = PIN_M24; Fanout = 0; PIN Node = 'MuxMemAddOut[27]'
        Info: Total cell delay = 3.220 ns ( 27.81 % )
        Info: Total interconnect delay = 8.359 ns ( 72.19 % )
Info: th for register "Controle:Controle|estado[1]" (data pin = "reset", clock pin = "clock") is -0.252 ns
    Info: + Longest clock path from clock "clock" to destination register is 2.486 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_P23; Fanout = 14; CLK Node = 'clock'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1784; COMB Node = 'clock~clkctrl'
        Info: 3: + IC(0.671 ns) + CELL(0.618 ns) = 2.486 ns; Loc. = LCFF_X7_Y11_N19; Fanout = 85; REG Node = 'Controle:Controle|estado[1]'
        Info: Total cell delay = 1.472 ns ( 59.21 % )
        Info: Total interconnect delay = 1.014 ns ( 40.79 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.887 ns
        Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_N25; Fanout = 223; PIN Node = 'reset'
        Info: 2: + IC(1.616 ns) + CELL(0.397 ns) = 2.887 ns; Loc. = LCFF_X7_Y11_N19; Fanout = 85; REG Node = 'Controle:Controle|estado[1]'
        Info: Total cell delay = 1.271 ns ( 44.02 % )
        Info: Total interconnect delay = 1.616 ns ( 55.98 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 137 warnings
    Info: Peak virtual memory: 197 megabytes
    Info: Processing ended: Thu Mar 25 20:50:30 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


