TimeQuest Timing Analyzer report for sram
Sun Jan 27 22:17:16 2013
Quartus II 32-bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'clk'
 30. Fast Model Hold: 'clk'
 31. Fast Model Recovery: 'clk'
 32. Fast Model Removal: 'clk'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; sram                                              ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C20F484C7                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 180.54 MHz ; 180.54 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.539 ; -225.037      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.605 ; -8.786        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.208 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -116.499              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                               ;
+--------+-------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -4.539 ; count_reg[0]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.580      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.371 ; mod_m_count:device1|count[9]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.406      ;
; -4.362 ; count_reg[1]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.403      ;
; -4.280 ; count_reg[2]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.321      ;
; -4.232 ; count_reg[3]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.273      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.146 ; mod_m_count:device1|count[3]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.182      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.108 ; mod_m_count:device1|count[8]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.003     ; 5.143      ;
; -4.107 ; count_reg[4]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.148      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.090 ; mod_m_count:device1|count[2]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.126      ;
; -4.071 ; count_reg[5]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 5.112      ;
; -4.054 ; mod_m_count:device1|count[9]  ; count_reg[9]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.090      ;
; -4.054 ; mod_m_count:device1|count[9]  ; count_reg[10]          ; clk          ; clk         ; 1.000        ; -0.002     ; 5.090      ;
; -4.054 ; mod_m_count:device1|count[9]  ; count_reg[11]          ; clk          ; clk         ; 1.000        ; -0.002     ; 5.090      ;
; -4.054 ; mod_m_count:device1|count[9]  ; count_reg[12]          ; clk          ; clk         ; 1.000        ; -0.002     ; 5.090      ;
; -4.052 ; count_reg[0]                  ; state_reg.state_idle   ; clk          ; clk         ; 1.000        ; 0.001      ; 5.091      ;
; -4.051 ; count_reg[0]                  ; state_reg.state_write1 ; clk          ; clk         ; 1.000        ; 0.001      ; 5.090      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -4.049 ; mod_m_count:device1|count[0]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.085      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.964 ; mod_m_count:device1|count[11] ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 5.000      ;
; -3.957 ; count_reg[6]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 4.998      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.952 ; mod_m_count:device1|count[10] ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 4.988      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.922 ; mod_m_count:device1|count[4]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.957      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.918 ; mod_m_count:device1|count[14] ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.003     ; 4.953      ;
; -3.875 ; count_reg[1]                  ; state_reg.state_idle   ; clk          ; clk         ; 1.000        ; 0.001      ; 4.914      ;
; -3.874 ; count_reg[1]                  ; state_reg.state_write1 ; clk          ; clk         ; 1.000        ; 0.001      ; 4.913      ;
; -3.864 ; count_reg[7]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 4.905      ;
; -3.861 ; count_reg[8]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.003      ; 4.902      ;
; -3.859 ; count_reg[11]                 ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.002      ; 4.899      ;
; -3.829 ; mod_m_count:device1|count[3]  ; count_reg[9]           ; clk          ; clk         ; 1.000        ; -0.001     ; 4.866      ;
+--------+-------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; state_reg.state_write2                 ; state_reg.state_write2                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; state_reg.state_read2                  ; state_reg.state_read2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.628 ; sram_ctrl:device0|state_reg.state_read ; sram_ctrl:device0|tri_reg              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.914      ;
; 0.646 ; sram_ctrl:device0|state_reg.state_idle ; state_reg.state_read2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.886 ; count_reg[0]                           ; sram_ctrl:device0|data_write_reg[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.171      ;
; 0.888 ; count_reg[1]                           ; sram_ctrl:device0|data_write_reg[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.173      ;
; 0.888 ; count_reg[3]                           ; sram_ctrl:device0|data_write_reg[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.173      ;
; 0.888 ; count_reg[3]                           ; sram_ctrl:device0|addr_reg[3]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.173      ;
; 0.889 ; count_reg[0]                           ; sram_ctrl:device0|addr_reg[0]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.174      ;
; 0.889 ; count_reg[1]                           ; sram_ctrl:device0|addr_reg[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.174      ;
; 0.943 ; state_reg.state_idle                   ; state_reg.state_write1                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.229      ;
; 0.968 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; mod_m_count:device1|count[13]          ; mod_m_count:device1|count[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; mod_m_count:device1|count[1]           ; mod_m_count:device1|count[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; mod_m_count:device1|count[2]           ; mod_m_count:device1|count[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; mod_m_count:device1|count[7]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; mod_m_count:device1|count[11]          ; mod_m_count:device1|count[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.258      ;
; 1.011 ; mod_m_count:device1|count[10]          ; mod_m_count:device1|count[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; mod_m_count:device1|count[3]           ; mod_m_count:device1|count[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; mod_m_count:device1|count[5]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; mod_m_count:device1|count[12]          ; mod_m_count:device1|count[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.298      ;
; 1.019 ; count_reg[2]                           ; sram_ctrl:device0|data_write_reg[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.304      ;
; 1.019 ; count_reg[2]                           ; sram_ctrl:device0|addr_reg[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.304      ;
; 1.025 ; count_reg[4]                           ; sram_ctrl:device0|data_write_reg[4]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.310      ;
; 1.025 ; count_reg[4]                           ; sram_ctrl:device0|addr_reg[4]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.310      ;
; 1.113 ; state_reg.state_idle                   ; count_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.400      ;
; 1.113 ; state_reg.state_idle                   ; count_reg[17]                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.400      ;
; 1.114 ; state_reg.state_idle                   ; count_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.401      ;
; 1.115 ; state_reg.state_idle                   ; count_reg[16]                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.402      ;
; 1.118 ; state_reg.state_idle                   ; count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.405      ;
; 1.120 ; count_reg[17]                          ; sram_ctrl:device0|addr_reg[17]         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.405      ;
; 1.125 ; count_reg[15]                          ; sram_ctrl:device0|data_write_reg[15]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.412      ;
; 1.126 ; count_reg[16]                          ; sram_ctrl:device0|addr_reg[16]         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.411      ;
; 1.137 ; count_reg[13]                          ; sram_ctrl:device0|data_write_reg[13]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.424      ;
; 1.140 ; count_reg[13]                          ; sram_ctrl:device0|addr_reg[13]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.427      ;
; 1.141 ; count_reg[9]                           ; sram_ctrl:device0|addr_reg[9]          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.429      ;
; 1.142 ; count_reg[9]                           ; sram_ctrl:device0|data_write_reg[9]    ; clk          ; clk         ; 0.000        ; 0.002      ; 1.430      ;
; 1.236 ; state_reg.state_write1                 ; state_reg.state_write2                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.250 ; count_reg[11]                          ; sram_ctrl:device0|addr_reg[11]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.538      ;
; 1.251 ; count_reg[11]                          ; sram_ctrl:device0|data_write_reg[11]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.539      ;
; 1.274 ; count_reg[10]                          ; sram_ctrl:device0|addr_reg[10]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.562      ;
; 1.276 ; count_reg[10]                          ; sram_ctrl:device0|data_write_reg[10]   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.564      ;
; 1.278 ; count_reg[14]                          ; sram_ctrl:device0|addr_reg[14]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.565      ;
; 1.279 ; count_reg[14]                          ; sram_ctrl:device0|data_write_reg[14]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.566      ;
; 1.292 ; state_reg.state_read1                  ; sram_ctrl:device0|we_reg               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.578      ;
; 1.299 ; count_reg[15]                          ; sram_ctrl:device0|addr_reg[15]         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.584      ;
; 1.400 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.686      ;
; 1.403 ; mod_m_count:device1|count[1]           ; mod_m_count:device1|count[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.689      ;
; 1.404 ; mod_m_count:device1|count[2]           ; mod_m_count:device1|count[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; mod_m_count:device1|count[11]          ; mod_m_count:device1|count[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.444 ; mod_m_count:device1|count[10]          ; mod_m_count:device1|count[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.730      ;
; 1.445 ; state_reg.state_idle                   ; count_reg[2]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.730      ;
; 1.445 ; state_reg.state_idle                   ; count_reg[4]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.730      ;
; 1.445 ; mod_m_count:device1|count[12]          ; mod_m_count:device1|count[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.467 ; count_reg[2]                           ; count_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.753      ;
; 1.475 ; state_reg.state_read1                  ; sram_ctrl:device0|state_reg.state_read ; clk          ; clk         ; 0.000        ; 0.000      ; 1.761      ;
; 1.477 ; state_reg.state_read1                  ; sram_ctrl:device0|oe_reg               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.763      ;
; 1.480 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.766      ;
; 1.483 ; mod_m_count:device1|count[1]           ; mod_m_count:device1|count[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.769      ;
; 1.484 ; mod_m_count:device1|count[11]          ; mod_m_count:device1|count[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; sram_ctrl:device0|state_reg.state_idle ; state_reg.state_write2                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.772      ;
; 1.505 ; state_reg.state_read1                  ; state_reg.state_read2                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.790      ;
; 1.524 ; mod_m_count:device1|count[10]          ; mod_m_count:device1|count[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.810      ;
; 1.525 ; mod_m_count:device1|count[5]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.811      ;
; 1.525 ; mod_m_count:device1|count[3]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.811      ;
; 1.560 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.846      ;
; 1.564 ; mod_m_count:device1|count[2]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.569 ; count_reg[5]                           ; sram_ctrl:device0|addr_reg[5]          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.858      ;
; 1.573 ; count_reg[5]                           ; sram_ctrl:device0|data_write_reg[5]    ; clk          ; clk         ; 0.000        ; 0.003      ; 1.862      ;
; 1.579 ; sram_ctrl:device0|state_reg.state_read ; sram_ctrl:device0|data_read_reg[11]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.864      ;
; 1.579 ; sram_ctrl:device0|state_reg.state_read ; sram_ctrl:device0|data_read_reg[13]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.864      ;
; 1.579 ; sram_ctrl:device0|state_reg.state_read ; sram_ctrl:device0|data_read_reg[14]    ; clk          ; clk         ; 0.000        ; -0.001     ; 1.864      ;
; 1.599 ; count_reg[8]                           ; sram_ctrl:device0|data_write_reg[8]    ; clk          ; clk         ; 0.000        ; 0.003      ; 1.888      ;
; 1.599 ; count_reg[8]                           ; sram_ctrl:device0|addr_reg[8]          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.888      ;
; 1.604 ; mod_m_count:device1|count[10]          ; mod_m_count:device1|count[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.890      ;
; 1.613 ; count_reg[0]                           ; count_reg[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.621 ; state_reg.state_read1                  ; sram_ctrl:device0|tri_reg              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.626 ; count_reg[1]                           ; count_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.912      ;
; 1.636 ; mod_m_count:device1|count[6]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.921      ;
; 1.642 ; mod_m_count:device1|count[9]           ; mod_m_count:device1|count[10]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.927      ;
; 1.643 ; mod_m_count:device1|count[1]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.929      ;
; 1.654 ; count_reg[3]                           ; count_reg[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.940      ;
; 1.656 ; count_reg[5]                           ; count_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.942      ;
; 1.665 ; mod_m_count:device1|count[7]           ; mod_m_count:device1|count[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.668 ; mod_m_count:device1|count[4]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.953      ;
; 1.685 ; mod_m_count:device1|count[3]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.971      ;
; 1.686 ; state_reg.state_idle                   ; count_reg[5]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.971      ;
; 1.687 ; state_reg.state_idle                   ; count_reg[0]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.972      ;
; 1.687 ; state_reg.state_idle                   ; count_reg[1]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.972      ;
; 1.687 ; state_reg.state_idle                   ; count_reg[3]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.972      ;
; 1.705 ; count_reg[7]                           ; sram_ctrl:device0|data_write_reg[7]    ; clk          ; clk         ; 0.000        ; 0.003      ; 1.994      ;
; 1.706 ; count_reg[7]                           ; sram_ctrl:device0|addr_reg[7]          ; clk          ; clk         ; 0.000        ; 0.003      ; 1.995      ;
; 1.716 ; mod_m_count:device1|count[8]           ; mod_m_count:device1|count[10]          ; clk          ; clk         ; 0.000        ; -0.001     ; 2.001      ;
; 1.720 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.006      ;
; 1.722 ; mod_m_count:device1|count[9]           ; mod_m_count:device1|count[11]          ; clk          ; clk         ; 0.000        ; -0.001     ; 2.007      ;
; 1.724 ; count_reg[6]                           ; sram_ctrl:device0|addr_reg[6]          ; clk          ; clk         ; 0.000        ; 0.003      ; 2.013      ;
; 1.724 ; mod_m_count:device1|count[2]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.010      ;
; 1.725 ; count_reg[6]                           ; sram_ctrl:device0|data_write_reg[6]    ; clk          ; clk         ; 0.000        ; 0.003      ; 2.014      ;
; 1.729 ; state_reg.state_read2                  ; state_reg.state_idle                   ; clk          ; clk         ; 0.000        ; -0.001     ; 2.014      ;
; 1.740 ; state_reg.state_read2                  ; state_reg.state_read1                  ; clk          ; clk         ; 0.000        ; 0.001      ; 2.027      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                           ;
+--------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[2]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[3]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[5]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[7]  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.605 ; state_reg.state_read1 ; mod_m_count:device1|count[13] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.642      ;
; -0.456 ; state_reg.state_read1 ; mod_m_count:device1|count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.494      ;
; -0.456 ; state_reg.state_read1 ; mod_m_count:device1|count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.494      ;
; -0.456 ; state_reg.state_read1 ; mod_m_count:device1|count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.494      ;
; -0.456 ; state_reg.state_read1 ; mod_m_count:device1|count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.494      ;
; -0.456 ; state_reg.state_read1 ; mod_m_count:device1|count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.494      ;
; -0.456 ; state_reg.state_read1 ; mod_m_count:device1|count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.494      ;
+--------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                           ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 1.208 ; state_reg.state_read1 ; mod_m_count:device1|count[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.208 ; state_reg.state_read1 ; mod_m_count:device1|count[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.208 ; state_reg.state_read1 ; mod_m_count:device1|count[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.208 ; state_reg.state_read1 ; mod_m_count:device1|count[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.208 ; state_reg.state_read1 ; mod_m_count:device1|count[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.208 ; state_reg.state_read1 ; mod_m_count:device1|count[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[0]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[2]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[5]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[7]  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[10] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[11] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[12] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
; 1.357 ; state_reg.state_read1 ; mod_m_count:device1|count[13] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.642      ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[16]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[16]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[17]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[17]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; count_reg[9]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[9]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[10]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[10]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[11]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[11]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[12]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[12]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[13]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[13]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[14]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[14]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[15]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[15]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[8]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[8]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[9]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[9]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[7]  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; key[*]       ; clk        ; 6.769 ; 6.769 ; Rise       ; clk             ;
;  key[1]      ; clk        ; 6.769 ; 6.769 ; Rise       ; clk             ;
;  key[2]      ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
; sram_dq[*]   ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 4.388 ; 4.388 ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 3.495 ; 3.495 ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 3.492 ; 3.492 ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 3.425 ; 3.425 ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 3.707 ; 3.707 ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; key[*]       ; clk        ; -5.126 ; -5.126 ; Rise       ; clk             ;
;  key[1]      ; clk        ; -5.279 ; -5.279 ; Rise       ; clk             ;
;  key[2]      ; clk        ; -5.126 ; -5.126 ; Rise       ; clk             ;
; sram_dq[*]   ; clk        ; -3.177 ; -3.177 ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; -4.128 ; -4.128 ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; -4.140 ; -4.140 ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; -3.829 ; -3.829 ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; -3.829 ; -3.829 ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; -3.550 ; -3.550 ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; -3.556 ; -3.556 ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; -3.247 ; -3.247 ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; -3.244 ; -3.244 ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; -3.967 ; -3.967 ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; -3.819 ; -3.819 ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; -4.187 ; -4.187 ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; -3.177 ; -3.177 ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; -3.949 ; -3.949 ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; -3.473 ; -3.473 ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; -3.459 ; -3.459 ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; -4.226 ; -4.226 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ledg[*]        ; clk        ; 9.179 ; 9.179 ; Rise       ; clk             ;
;  ledg[0]       ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  ledg[1]       ; clk        ; 8.261 ; 8.261 ; Rise       ; clk             ;
;  ledg[2]       ; clk        ; 8.760 ; 8.760 ; Rise       ; clk             ;
;  ledg[3]       ; clk        ; 9.123 ; 9.123 ; Rise       ; clk             ;
;  ledg[4]       ; clk        ; 9.036 ; 9.036 ; Rise       ; clk             ;
;  ledg[5]       ; clk        ; 8.758 ; 8.758 ; Rise       ; clk             ;
;  ledg[6]       ; clk        ; 9.179 ; 9.179 ; Rise       ; clk             ;
;  ledg[7]       ; clk        ; 9.164 ; 9.164 ; Rise       ; clk             ;
; ledr[*]        ; clk        ; 9.465 ; 9.465 ; Rise       ; clk             ;
;  ledr[0]       ; clk        ; 9.465 ; 9.465 ; Rise       ; clk             ;
;  ledr[1]       ; clk        ; 8.747 ; 8.747 ; Rise       ; clk             ;
;  ledr[2]       ; clk        ; 7.937 ; 7.937 ; Rise       ; clk             ;
;  ledr[3]       ; clk        ; 8.227 ; 8.227 ; Rise       ; clk             ;
;  ledr[4]       ; clk        ; 8.435 ; 8.435 ; Rise       ; clk             ;
;  ledr[5]       ; clk        ; 9.028 ; 9.028 ; Rise       ; clk             ;
;  ledr[6]       ; clk        ; 8.226 ; 8.226 ; Rise       ; clk             ;
;  ledr[7]       ; clk        ; 8.901 ; 8.901 ; Rise       ; clk             ;
; sram_addr[*]   ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  sram_addr[0]  ; clk        ; 7.463 ; 7.463 ; Rise       ; clk             ;
;  sram_addr[1]  ; clk        ; 7.451 ; 7.451 ; Rise       ; clk             ;
;  sram_addr[2]  ; clk        ; 7.463 ; 7.463 ; Rise       ; clk             ;
;  sram_addr[3]  ; clk        ; 7.462 ; 7.462 ; Rise       ; clk             ;
;  sram_addr[4]  ; clk        ; 7.216 ; 7.216 ; Rise       ; clk             ;
;  sram_addr[5]  ; clk        ; 7.740 ; 7.740 ; Rise       ; clk             ;
;  sram_addr[6]  ; clk        ; 7.743 ; 7.743 ; Rise       ; clk             ;
;  sram_addr[7]  ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  sram_addr[8]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  sram_addr[9]  ; clk        ; 7.455 ; 7.455 ; Rise       ; clk             ;
;  sram_addr[10] ; clk        ; 7.433 ; 7.433 ; Rise       ; clk             ;
;  sram_addr[11] ; clk        ; 7.489 ; 7.489 ; Rise       ; clk             ;
;  sram_addr[12] ; clk        ; 7.189 ; 7.189 ; Rise       ; clk             ;
;  sram_addr[13] ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  sram_addr[14] ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  sram_addr[15] ; clk        ; 7.156 ; 7.156 ; Rise       ; clk             ;
;  sram_addr[16] ; clk        ; 7.166 ; 7.166 ; Rise       ; clk             ;
;  sram_addr[17] ; clk        ; 7.161 ; 7.161 ; Rise       ; clk             ;
; sram_dq[*]     ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  sram_dq[0]    ; clk        ; 6.920 ; 6.920 ; Rise       ; clk             ;
;  sram_dq[1]    ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
;  sram_dq[2]    ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  sram_dq[3]    ; clk        ; 7.198 ; 7.198 ; Rise       ; clk             ;
;  sram_dq[4]    ; clk        ; 7.465 ; 7.465 ; Rise       ; clk             ;
;  sram_dq[5]    ; clk        ; 7.169 ; 7.169 ; Rise       ; clk             ;
;  sram_dq[6]    ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  sram_dq[7]    ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  sram_dq[8]    ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  sram_dq[9]    ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  sram_dq[10]   ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
;  sram_dq[11]   ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
;  sram_dq[12]   ; clk        ; 6.894 ; 6.894 ; Rise       ; clk             ;
;  sram_dq[13]   ; clk        ; 7.150 ; 7.150 ; Rise       ; clk             ;
;  sram_dq[14]   ; clk        ; 7.149 ; 7.149 ; Rise       ; clk             ;
;  sram_dq[15]   ; clk        ; 7.405 ; 7.405 ; Rise       ; clk             ;
; sram_oe_n      ; clk        ; 7.438 ; 7.438 ; Rise       ; clk             ;
; sram_we_n      ; clk        ; 7.742 ; 7.742 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ledg[*]        ; clk        ; 8.261 ; 8.261 ; Rise       ; clk             ;
;  ledg[0]       ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  ledg[1]       ; clk        ; 8.261 ; 8.261 ; Rise       ; clk             ;
;  ledg[2]       ; clk        ; 8.760 ; 8.760 ; Rise       ; clk             ;
;  ledg[3]       ; clk        ; 9.123 ; 9.123 ; Rise       ; clk             ;
;  ledg[4]       ; clk        ; 9.036 ; 9.036 ; Rise       ; clk             ;
;  ledg[5]       ; clk        ; 8.758 ; 8.758 ; Rise       ; clk             ;
;  ledg[6]       ; clk        ; 9.179 ; 9.179 ; Rise       ; clk             ;
;  ledg[7]       ; clk        ; 9.164 ; 9.164 ; Rise       ; clk             ;
; ledr[*]        ; clk        ; 7.937 ; 7.937 ; Rise       ; clk             ;
;  ledr[0]       ; clk        ; 9.465 ; 9.465 ; Rise       ; clk             ;
;  ledr[1]       ; clk        ; 8.747 ; 8.747 ; Rise       ; clk             ;
;  ledr[2]       ; clk        ; 7.937 ; 7.937 ; Rise       ; clk             ;
;  ledr[3]       ; clk        ; 8.227 ; 8.227 ; Rise       ; clk             ;
;  ledr[4]       ; clk        ; 8.435 ; 8.435 ; Rise       ; clk             ;
;  ledr[5]       ; clk        ; 9.028 ; 9.028 ; Rise       ; clk             ;
;  ledr[6]       ; clk        ; 8.226 ; 8.226 ; Rise       ; clk             ;
;  ledr[7]       ; clk        ; 8.901 ; 8.901 ; Rise       ; clk             ;
; sram_addr[*]   ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  sram_addr[0]  ; clk        ; 7.463 ; 7.463 ; Rise       ; clk             ;
;  sram_addr[1]  ; clk        ; 7.451 ; 7.451 ; Rise       ; clk             ;
;  sram_addr[2]  ; clk        ; 7.463 ; 7.463 ; Rise       ; clk             ;
;  sram_addr[3]  ; clk        ; 7.462 ; 7.462 ; Rise       ; clk             ;
;  sram_addr[4]  ; clk        ; 7.216 ; 7.216 ; Rise       ; clk             ;
;  sram_addr[5]  ; clk        ; 7.740 ; 7.740 ; Rise       ; clk             ;
;  sram_addr[6]  ; clk        ; 7.743 ; 7.743 ; Rise       ; clk             ;
;  sram_addr[7]  ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  sram_addr[8]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  sram_addr[9]  ; clk        ; 7.455 ; 7.455 ; Rise       ; clk             ;
;  sram_addr[10] ; clk        ; 7.433 ; 7.433 ; Rise       ; clk             ;
;  sram_addr[11] ; clk        ; 7.489 ; 7.489 ; Rise       ; clk             ;
;  sram_addr[12] ; clk        ; 7.189 ; 7.189 ; Rise       ; clk             ;
;  sram_addr[13] ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  sram_addr[14] ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  sram_addr[15] ; clk        ; 7.156 ; 7.156 ; Rise       ; clk             ;
;  sram_addr[16] ; clk        ; 7.166 ; 7.166 ; Rise       ; clk             ;
;  sram_addr[17] ; clk        ; 7.161 ; 7.161 ; Rise       ; clk             ;
; sram_dq[*]     ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
;  sram_dq[0]    ; clk        ; 6.920 ; 6.920 ; Rise       ; clk             ;
;  sram_dq[1]    ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
;  sram_dq[2]    ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  sram_dq[3]    ; clk        ; 7.198 ; 7.198 ; Rise       ; clk             ;
;  sram_dq[4]    ; clk        ; 7.465 ; 7.465 ; Rise       ; clk             ;
;  sram_dq[5]    ; clk        ; 7.169 ; 7.169 ; Rise       ; clk             ;
;  sram_dq[6]    ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  sram_dq[7]    ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  sram_dq[8]    ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  sram_dq[9]    ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  sram_dq[10]   ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
;  sram_dq[11]   ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
;  sram_dq[12]   ; clk        ; 6.894 ; 6.894 ; Rise       ; clk             ;
;  sram_dq[13]   ; clk        ; 7.150 ; 7.150 ; Rise       ; clk             ;
;  sram_dq[14]   ; clk        ; 7.149 ; 7.149 ; Rise       ; clk             ;
;  sram_dq[15]   ; clk        ; 7.405 ; 7.405 ; Rise       ; clk             ;
; sram_oe_n      ; clk        ; 7.438 ; 7.438 ; Rise       ; clk             ;
; sram_we_n      ; clk        ; 7.742 ; 7.742 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sram_dq[*]   ; clk        ; 6.839 ;      ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 7.157 ;      ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 7.167 ;      ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 6.875 ;      ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 6.885 ;      ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 7.173 ;      ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 7.173 ;      ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 7.469 ;      ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 7.479 ;      ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 6.855 ;      ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 6.855 ;      ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 7.132 ;      ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 6.839 ;      ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 7.146 ;      ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 7.142 ;      ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 7.142 ;      ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 7.391 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sram_dq[*]   ; clk        ; 6.839 ;      ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 7.157 ;      ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 7.167 ;      ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 6.875 ;      ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 6.885 ;      ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 7.173 ;      ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 7.173 ;      ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 7.469 ;      ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 7.479 ;      ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 6.855 ;      ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 6.855 ;      ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 7.132 ;      ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 6.839 ;      ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 7.146 ;      ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 7.142 ;      ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 7.142 ;      ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 7.391 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sram_dq[*]   ; clk        ; 6.839     ;           ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 7.157     ;           ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 7.167     ;           ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 6.875     ;           ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 6.885     ;           ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 7.173     ;           ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 7.173     ;           ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 7.469     ;           ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 7.479     ;           ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 6.855     ;           ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 6.855     ;           ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 7.132     ;           ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 6.839     ;           ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 7.146     ;           ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 7.142     ;           ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 7.142     ;           ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 7.391     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sram_dq[*]   ; clk        ; 6.839     ;           ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 7.157     ;           ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 7.167     ;           ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 6.875     ;           ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 6.885     ;           ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 7.173     ;           ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 7.173     ;           ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 7.469     ;           ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 7.479     ;           ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 6.855     ;           ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 6.855     ;           ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 7.132     ;           ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 6.839     ;           ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 7.146     ;           ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 7.142     ;           ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 7.142     ;           ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 7.391     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.106 ; -37.480       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.223 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.599 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -95.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                               ;
+--------+-------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.106 ; count_reg[0]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.140      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.086 ; mod_m_count:device1|count[9]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.116      ;
; -1.020 ; count_reg[1]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.054      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.018 ; mod_m_count:device1|count[3]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.048      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -1.009 ; mod_m_count:device1|count[8]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.039      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.984 ; mod_m_count:device1|count[2]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.014      ;
; -0.983 ; count_reg[2]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.002      ; 2.017      ;
; -0.971 ; mod_m_count:device1|count[9]  ; count_reg[9]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.002      ;
; -0.971 ; mod_m_count:device1|count[9]  ; count_reg[10]          ; clk          ; clk         ; 1.000        ; -0.001     ; 2.002      ;
; -0.971 ; mod_m_count:device1|count[9]  ; count_reg[11]          ; clk          ; clk         ; 1.000        ; -0.001     ; 2.002      ;
; -0.971 ; mod_m_count:device1|count[9]  ; count_reg[12]          ; clk          ; clk         ; 1.000        ; -0.001     ; 2.002      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.971 ; mod_m_count:device1|count[0]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.001      ;
; -0.956 ; count_reg[3]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.990      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.950 ; mod_m_count:device1|count[11] ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.980      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.948 ; mod_m_count:device1|count[14] ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.978      ;
; -0.933 ; count_reg[0]                  ; state_reg.state_idle   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.966      ;
; -0.932 ; count_reg[0]                  ; state_reg.state_write1 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.965      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.929 ; mod_m_count:device1|count[4]  ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.959      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[5]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[6]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[7]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[8]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.927 ; mod_m_count:device1|count[10] ; count_reg[0]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.957      ;
; -0.906 ; count_reg[4]                  ; state_reg.state_read1  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.940      ;
; -0.903 ; mod_m_count:device1|count[3]  ; count_reg[9]           ; clk          ; clk         ; 1.000        ; -0.001     ; 1.934      ;
; -0.903 ; mod_m_count:device1|count[3]  ; count_reg[10]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.934      ;
; -0.903 ; mod_m_count:device1|count[3]  ; count_reg[11]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.934      ;
; -0.903 ; mod_m_count:device1|count[3]  ; count_reg[12]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.934      ;
; -0.903 ; mod_m_count:device1|count[13] ; count_reg[1]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.933      ;
; -0.903 ; mod_m_count:device1|count[13] ; count_reg[2]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.933      ;
; -0.903 ; mod_m_count:device1|count[13] ; count_reg[3]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.933      ;
; -0.903 ; mod_m_count:device1|count[13] ; count_reg[4]           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.933      ;
+--------+-------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                        ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; state_reg.state_write2                 ; state_reg.state_write2                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.state_read2                  ; state_reg.state_read2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; sram_ctrl:device0|state_reg.state_read ; sram_ctrl:device0|tri_reg              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.254 ; sram_ctrl:device0|state_reg.state_idle ; state_reg.state_read2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.340 ; count_reg[0]                           ; sram_ctrl:device0|data_write_reg[0]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.491      ;
; 0.340 ; count_reg[3]                           ; sram_ctrl:device0|data_write_reg[3]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.491      ;
; 0.340 ; count_reg[3]                           ; sram_ctrl:device0|addr_reg[3]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.491      ;
; 0.341 ; count_reg[1]                           ; sram_ctrl:device0|data_write_reg[1]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.492      ;
; 0.341 ; count_reg[0]                           ; sram_ctrl:device0|addr_reg[0]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.492      ;
; 0.341 ; count_reg[1]                           ; sram_ctrl:device0|addr_reg[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.492      ;
; 0.355 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; mod_m_count:device1|count[1]           ; mod_m_count:device1|count[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; mod_m_count:device1|count[13]          ; mod_m_count:device1|count[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; mod_m_count:device1|count[2]           ; mod_m_count:device1|count[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; mod_m_count:device1|count[7]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; mod_m_count:device1|count[11]          ; mod_m_count:device1|count[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; state_reg.state_idle                   ; state_reg.state_write1                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.369 ; mod_m_count:device1|count[3]           ; mod_m_count:device1|count[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; mod_m_count:device1|count[5]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; mod_m_count:device1|count[10]          ; mod_m_count:device1|count[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; mod_m_count:device1|count[12]          ; mod_m_count:device1|count[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.421 ; count_reg[17]                          ; sram_ctrl:device0|addr_reg[17]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.572      ;
; 0.423 ; count_reg[2]                           ; sram_ctrl:device0|addr_reg[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.574      ;
; 0.423 ; count_reg[16]                          ; sram_ctrl:device0|addr_reg[16]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.574      ;
; 0.424 ; count_reg[2]                           ; sram_ctrl:device0|data_write_reg[2]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.575      ;
; 0.426 ; count_reg[4]                           ; sram_ctrl:device0|data_write_reg[4]    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.577      ;
; 0.426 ; count_reg[4]                           ; sram_ctrl:device0|addr_reg[4]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.577      ;
; 0.428 ; count_reg[13]                          ; sram_ctrl:device0|data_write_reg[13]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.581      ;
; 0.430 ; count_reg[9]                           ; sram_ctrl:device0|addr_reg[9]          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.583      ;
; 0.431 ; count_reg[9]                           ; sram_ctrl:device0|data_write_reg[9]    ; clk          ; clk         ; 0.000        ; 0.001      ; 0.584      ;
; 0.431 ; count_reg[13]                          ; sram_ctrl:device0|addr_reg[13]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.584      ;
; 0.445 ; count_reg[15]                          ; sram_ctrl:device0|data_write_reg[15]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.598      ;
; 0.451 ; state_reg.state_write1                 ; state_reg.state_write2                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.602      ;
; 0.464 ; state_reg.state_idle                   ; count_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.464 ; state_reg.state_idle                   ; count_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.464 ; state_reg.state_idle                   ; count_reg[17]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.466 ; state_reg.state_idle                   ; count_reg[16]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.469 ; state_reg.state_idle                   ; count_reg[14]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.493 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; mod_m_count:device1|count[1]           ; mod_m_count:device1|count[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; mod_m_count:device1|count[2]           ; mod_m_count:device1|count[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; mod_m_count:device1|count[11]          ; mod_m_count:device1|count[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.509 ; mod_m_count:device1|count[12]          ; mod_m_count:device1|count[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; mod_m_count:device1|count[10]          ; mod_m_count:device1|count[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; count_reg[14]                          ; sram_ctrl:device0|addr_reg[14]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.664      ;
; 0.512 ; count_reg[14]                          ; sram_ctrl:device0|data_write_reg[14]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.665      ;
; 0.512 ; count_reg[10]                          ; sram_ctrl:device0|addr_reg[10]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.665      ;
; 0.514 ; count_reg[10]                          ; sram_ctrl:device0|data_write_reg[10]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.667      ;
; 0.514 ; state_reg.state_read1                  ; sram_ctrl:device0|we_reg               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; count_reg[11]                          ; sram_ctrl:device0|addr_reg[11]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.673      ;
; 0.521 ; count_reg[11]                          ; sram_ctrl:device0|data_write_reg[11]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.674      ;
; 0.528 ; count_reg[15]                          ; sram_ctrl:device0|addr_reg[15]         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.679      ;
; 0.528 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; mod_m_count:device1|count[1]           ; mod_m_count:device1|count[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; mod_m_count:device1|count[11]          ; mod_m_count:device1|count[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.539 ; count_reg[2]                           ; count_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; mod_m_count:device1|count[5]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; mod_m_count:device1|count[3]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; mod_m_count:device1|count[10]          ; mod_m_count:device1|count[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.547 ; state_reg.state_read1                  ; sram_ctrl:device0|state_reg.state_read ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; state_reg.state_read1                  ; sram_ctrl:device0|oe_reg               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.553 ; sram_ctrl:device0|state_reg.state_idle ; state_reg.state_write2                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.704      ;
; 0.556 ; state_reg.state_read1                  ; state_reg.state_read2                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.707      ;
; 0.563 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; mod_m_count:device1|count[2]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.579 ; mod_m_count:device1|count[10]          ; mod_m_count:device1|count[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; mod_m_count:device1|count[6]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.584 ; mod_m_count:device1|count[9]           ; mod_m_count:device1|count[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; state_reg.state_idle                   ; count_reg[2]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.735      ;
; 0.586 ; state_reg.state_idle                   ; count_reg[4]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.737      ;
; 0.588 ; mod_m_count:device1|count[4]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.597 ; state_reg.state_read1                  ; sram_ctrl:device0|tri_reg              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.749      ;
; 0.600 ; mod_m_count:device1|count[1]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.752      ;
; 0.610 ; count_reg[0]                           ; count_reg[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; mod_m_count:device1|count[3]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.766      ;
; 0.616 ; count_reg[5]                           ; sram_ctrl:device0|addr_reg[5]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.770      ;
; 0.617 ; mod_m_count:device1|count[8]           ; mod_m_count:device1|count[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; mod_m_count:device1|count[9]           ; mod_m_count:device1|count[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; count_reg[1]                           ; count_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; count_reg[5]                           ; sram_ctrl:device0|data_write_reg[5]    ; clk          ; clk         ; 0.000        ; 0.002      ; 0.775      ;
; 0.621 ; mod_m_count:device1|count[7]           ; mod_m_count:device1|count[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; count_reg[5]                           ; count_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.625 ; state_reg.state_read2                  ; state_reg.state_idle                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.625 ; count_reg[3]                           ; count_reg[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.777      ;
; 0.632 ; count_reg[8]                           ; sram_ctrl:device0|data_write_reg[8]    ; clk          ; clk         ; 0.000        ; 0.002      ; 0.786      ;
; 0.633 ; count_reg[7]                           ; sram_ctrl:device0|addr_reg[7]          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.788      ;
; 0.633 ; count_reg[8]                           ; sram_ctrl:device0|addr_reg[8]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.787      ;
; 0.633 ; mod_m_count:device1|count[0]           ; mod_m_count:device1|count[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; count_reg[7]                           ; sram_ctrl:device0|data_write_reg[7]    ; clk          ; clk         ; 0.000        ; 0.003      ; 0.789      ;
; 0.636 ; mod_m_count:device1|count[2]           ; mod_m_count:device1|count[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.638 ; state_reg.state_read2                  ; state_reg.state_read1                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.791      ;
; 0.642 ; count_reg[6]                           ; sram_ctrl:device0|addr_reg[6]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.796      ;
; 0.643 ; count_reg[6]                           ; sram_ctrl:device0|data_write_reg[6]    ; clk          ; clk         ; 0.000        ; 0.002      ; 0.797      ;
; 0.645 ; state_reg.state_idle                   ; count_reg[5]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.796      ;
; 0.646 ; state_reg.state_idle                   ; count_reg[0]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.797      ;
; 0.646 ; state_reg.state_idle                   ; count_reg[3]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.797      ;
; 0.647 ; state_reg.state_idle                   ; count_reg[1]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.798      ;
; 0.652 ; mod_m_count:device1|count[8]           ; mod_m_count:device1|count[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; state_reg.state_write2                 ; sram_ctrl:device0|state_reg.state_read ; clk          ; clk         ; 0.000        ; 0.002      ; 0.807      ;
; 0.654 ; mod_m_count:device1|count[9]           ; mod_m_count:device1|count[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                          ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; state_reg.state_read1 ; mod_m_count:device1|count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.809      ;
; 0.281 ; state_reg.state_read1 ; mod_m_count:device1|count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; state_reg.state_read1 ; mod_m_count:device1|count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; state_reg.state_read1 ; mod_m_count:device1|count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; state_reg.state_read1 ; mod_m_count:device1|count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; state_reg.state_read1 ; mod_m_count:device1|count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.751      ;
; 0.281 ; state_reg.state_read1 ; mod_m_count:device1|count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.751      ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                           ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.599 ; state_reg.state_read1 ; mod_m_count:device1|count[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; state_reg.state_read1 ; mod_m_count:device1|count[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; state_reg.state_read1 ; mod_m_count:device1|count[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; state_reg.state_read1 ; mod_m_count:device1|count[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; state_reg.state_read1 ; mod_m_count:device1|count[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; state_reg.state_read1 ; mod_m_count:device1|count[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.751      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; state_reg.state_read1 ; mod_m_count:device1|count[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
+-------+-----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count_reg[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count_reg[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; mod_m_count:device1|count[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; mod_m_count:device1|count[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; sram_ctrl:device0|addr_reg[7]  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; key[*]       ; clk        ; 3.021 ; 3.021 ; Rise       ; clk             ;
;  key[1]      ; clk        ; 3.021 ; 3.021 ; Rise       ; clk             ;
;  key[2]      ; clk        ; 2.893 ; 2.893 ; Rise       ; clk             ;
; sram_dq[*]   ; clk        ; 2.028 ; 2.028 ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 1.969 ; 1.969 ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 1.986 ; 1.986 ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 1.816 ; 1.816 ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 1.822 ; 1.822 ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 1.713 ; 1.713 ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 1.716 ; 1.716 ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 1.588 ; 1.588 ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 1.591 ; 1.591 ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 1.894 ; 1.894 ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 1.802 ; 1.802 ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 2.000 ; 2.000 ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 1.535 ; 1.535 ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 1.887 ; 1.887 ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 1.653 ; 1.653 ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 1.645 ; 1.645 ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 2.028 ; 2.028 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; key[*]       ; clk        ; -2.313 ; -2.313 ; Rise       ; clk             ;
;  key[1]      ; clk        ; -2.349 ; -2.349 ; Rise       ; clk             ;
;  key[2]      ; clk        ; -2.313 ; -2.313 ; Rise       ; clk             ;
; sram_dq[*]   ; clk        ; -1.415 ; -1.415 ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; -1.696 ; -1.696 ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; -1.702 ; -1.702 ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; -1.593 ; -1.593 ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; -1.596 ; -1.596 ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; -1.468 ; -1.468 ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; -1.471 ; -1.471 ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; -1.774 ; -1.774 ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; -1.682 ; -1.682 ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; -1.880 ; -1.880 ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; -1.415 ; -1.415 ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; -1.767 ; -1.767 ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; -1.533 ; -1.533 ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; -1.525 ; -1.525 ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; -1.908 ; -1.908 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ledg[*]        ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  ledg[0]       ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  ledg[1]       ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  ledg[2]       ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  ledg[3]       ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  ledg[4]       ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  ledg[5]       ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  ledg[6]       ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  ledg[7]       ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
; ledr[*]        ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  ledr[0]       ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  ledr[1]       ; clk        ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  ledr[2]       ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  ledr[3]       ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  ledr[4]       ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  ledr[5]       ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  ledr[6]       ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  ledr[7]       ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
; sram_addr[*]   ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
;  sram_addr[0]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  sram_addr[1]  ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  sram_addr[2]  ; clk        ; 3.995 ; 3.995 ; Rise       ; clk             ;
;  sram_addr[3]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  sram_addr[4]  ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  sram_addr[5]  ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  sram_addr[6]  ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
;  sram_addr[7]  ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
;  sram_addr[8]  ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  sram_addr[9]  ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
;  sram_addr[10] ; clk        ; 3.960 ; 3.960 ; Rise       ; clk             ;
;  sram_addr[11] ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  sram_addr[12] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  sram_addr[13] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_addr[14] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  sram_addr[15] ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  sram_addr[16] ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  sram_addr[17] ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
; sram_dq[*]     ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  sram_dq[0]    ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  sram_dq[1]    ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  sram_dq[2]    ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  sram_dq[3]    ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  sram_dq[4]    ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  sram_dq[5]    ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  sram_dq[6]    ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  sram_dq[7]    ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  sram_dq[8]    ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_dq[9]    ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  sram_dq[10]   ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  sram_dq[11]   ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  sram_dq[12]   ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  sram_dq[13]   ; clk        ; 3.861 ; 3.861 ; Rise       ; clk             ;
;  sram_dq[14]   ; clk        ; 3.860 ; 3.860 ; Rise       ; clk             ;
;  sram_dq[15]   ; clk        ; 3.946 ; 3.946 ; Rise       ; clk             ;
; sram_oe_n      ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
; sram_we_n      ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ledg[*]        ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  ledg[0]       ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  ledg[1]       ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  ledg[2]       ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  ledg[3]       ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  ledg[4]       ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  ledg[5]       ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  ledg[6]       ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  ledg[7]       ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
; ledr[*]        ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  ledr[0]       ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  ledr[1]       ; clk        ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  ledr[2]       ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  ledr[3]       ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  ledr[4]       ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  ledr[5]       ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  ledr[6]       ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  ledr[7]       ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
; sram_addr[*]   ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_addr[0]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  sram_addr[1]  ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  sram_addr[2]  ; clk        ; 3.995 ; 3.995 ; Rise       ; clk             ;
;  sram_addr[3]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  sram_addr[4]  ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  sram_addr[5]  ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  sram_addr[6]  ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
;  sram_addr[7]  ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
;  sram_addr[8]  ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  sram_addr[9]  ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
;  sram_addr[10] ; clk        ; 3.960 ; 3.960 ; Rise       ; clk             ;
;  sram_addr[11] ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  sram_addr[12] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  sram_addr[13] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_addr[14] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  sram_addr[15] ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  sram_addr[16] ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  sram_addr[17] ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
; sram_dq[*]     ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  sram_dq[0]    ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  sram_dq[1]    ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  sram_dq[2]    ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  sram_dq[3]    ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  sram_dq[4]    ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  sram_dq[5]    ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  sram_dq[6]    ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  sram_dq[7]    ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  sram_dq[8]    ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_dq[9]    ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  sram_dq[10]   ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  sram_dq[11]   ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  sram_dq[12]   ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  sram_dq[13]   ; clk        ; 3.861 ; 3.861 ; Rise       ; clk             ;
;  sram_dq[14]   ; clk        ; 3.860 ; 3.860 ; Rise       ; clk             ;
;  sram_dq[15]   ; clk        ; 3.946 ; 3.946 ; Rise       ; clk             ;
; sram_oe_n      ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
; sram_we_n      ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sram_dq[*]   ; clk        ; 3.724 ;      ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 3.863 ;      ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 3.873 ;      ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 3.758 ;      ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 3.768 ;      ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 3.871 ;      ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 3.871 ;      ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 3.984 ;      ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 3.994 ;      ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 3.738 ;      ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 3.738 ;      ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 3.833 ;      ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 3.724 ;      ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 3.850 ;      ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 3.843 ;      ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 3.843 ;      ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 3.928 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sram_dq[*]   ; clk        ; 3.724 ;      ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 3.863 ;      ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 3.873 ;      ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 3.758 ;      ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 3.768 ;      ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 3.871 ;      ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 3.871 ;      ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 3.984 ;      ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 3.994 ;      ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 3.738 ;      ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 3.738 ;      ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 3.833 ;      ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 3.724 ;      ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 3.850 ;      ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 3.843 ;      ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 3.843 ;      ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 3.928 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sram_dq[*]   ; clk        ; 3.724     ;           ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 3.863     ;           ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 3.873     ;           ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 3.758     ;           ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 3.768     ;           ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 3.871     ;           ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 3.871     ;           ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 3.984     ;           ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 3.994     ;           ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 3.738     ;           ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 3.738     ;           ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 3.833     ;           ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 3.724     ;           ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 3.850     ;           ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 3.843     ;           ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 3.843     ;           ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 3.928     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sram_dq[*]   ; clk        ; 3.724     ;           ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 3.863     ;           ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 3.873     ;           ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 3.758     ;           ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 3.768     ;           ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 3.871     ;           ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 3.871     ;           ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 3.984     ;           ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 3.994     ;           ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 3.738     ;           ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 3.738     ;           ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 3.833     ;           ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 3.724     ;           ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 3.850     ;           ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 3.843     ;           ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 3.843     ;           ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 3.928     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.539   ; 0.215 ; -0.605   ; 0.599   ; -1.631              ;
;  clk             ; -4.539   ; 0.215 ; -0.605   ; 0.599   ; -1.631              ;
; Design-wide TNS  ; -225.037 ; 0.0   ; -8.786   ; 0.0     ; -116.499            ;
;  clk             ; -225.037 ; 0.000 ; -8.786   ; 0.000   ; -116.499            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; key[*]       ; clk        ; 6.769 ; 6.769 ; Rise       ; clk             ;
;  key[1]      ; clk        ; 6.769 ; 6.769 ; Rise       ; clk             ;
;  key[2]      ; clk        ; 6.358 ; 6.358 ; Rise       ; clk             ;
; sram_dq[*]   ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; 4.388 ; 4.388 ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; 4.077 ; 4.077 ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; 3.798 ; 3.798 ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; 3.804 ; 3.804 ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; 3.495 ; 3.495 ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; 3.492 ; 3.492 ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; 4.215 ; 4.215 ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; 4.435 ; 4.435 ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; 3.425 ; 3.425 ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; 3.721 ; 3.721 ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; 3.707 ; 3.707 ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; key[*]       ; clk        ; -2.313 ; -2.313 ; Rise       ; clk             ;
;  key[1]      ; clk        ; -2.349 ; -2.349 ; Rise       ; clk             ;
;  key[2]      ; clk        ; -2.313 ; -2.313 ; Rise       ; clk             ;
; sram_dq[*]   ; clk        ; -1.415 ; -1.415 ; Rise       ; clk             ;
;  sram_dq[0]  ; clk        ; -1.849 ; -1.849 ; Rise       ; clk             ;
;  sram_dq[1]  ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
;  sram_dq[2]  ; clk        ; -1.696 ; -1.696 ; Rise       ; clk             ;
;  sram_dq[3]  ; clk        ; -1.702 ; -1.702 ; Rise       ; clk             ;
;  sram_dq[4]  ; clk        ; -1.593 ; -1.593 ; Rise       ; clk             ;
;  sram_dq[5]  ; clk        ; -1.596 ; -1.596 ; Rise       ; clk             ;
;  sram_dq[6]  ; clk        ; -1.468 ; -1.468 ; Rise       ; clk             ;
;  sram_dq[7]  ; clk        ; -1.471 ; -1.471 ; Rise       ; clk             ;
;  sram_dq[8]  ; clk        ; -1.774 ; -1.774 ; Rise       ; clk             ;
;  sram_dq[9]  ; clk        ; -1.682 ; -1.682 ; Rise       ; clk             ;
;  sram_dq[10] ; clk        ; -1.880 ; -1.880 ; Rise       ; clk             ;
;  sram_dq[11] ; clk        ; -1.415 ; -1.415 ; Rise       ; clk             ;
;  sram_dq[12] ; clk        ; -1.767 ; -1.767 ; Rise       ; clk             ;
;  sram_dq[13] ; clk        ; -1.533 ; -1.533 ; Rise       ; clk             ;
;  sram_dq[14] ; clk        ; -1.525 ; -1.525 ; Rise       ; clk             ;
;  sram_dq[15] ; clk        ; -1.908 ; -1.908 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ledg[*]        ; clk        ; 9.179 ; 9.179 ; Rise       ; clk             ;
;  ledg[0]       ; clk        ; 8.527 ; 8.527 ; Rise       ; clk             ;
;  ledg[1]       ; clk        ; 8.261 ; 8.261 ; Rise       ; clk             ;
;  ledg[2]       ; clk        ; 8.760 ; 8.760 ; Rise       ; clk             ;
;  ledg[3]       ; clk        ; 9.123 ; 9.123 ; Rise       ; clk             ;
;  ledg[4]       ; clk        ; 9.036 ; 9.036 ; Rise       ; clk             ;
;  ledg[5]       ; clk        ; 8.758 ; 8.758 ; Rise       ; clk             ;
;  ledg[6]       ; clk        ; 9.179 ; 9.179 ; Rise       ; clk             ;
;  ledg[7]       ; clk        ; 9.164 ; 9.164 ; Rise       ; clk             ;
; ledr[*]        ; clk        ; 9.465 ; 9.465 ; Rise       ; clk             ;
;  ledr[0]       ; clk        ; 9.465 ; 9.465 ; Rise       ; clk             ;
;  ledr[1]       ; clk        ; 8.747 ; 8.747 ; Rise       ; clk             ;
;  ledr[2]       ; clk        ; 7.937 ; 7.937 ; Rise       ; clk             ;
;  ledr[3]       ; clk        ; 8.227 ; 8.227 ; Rise       ; clk             ;
;  ledr[4]       ; clk        ; 8.435 ; 8.435 ; Rise       ; clk             ;
;  ledr[5]       ; clk        ; 9.028 ; 9.028 ; Rise       ; clk             ;
;  ledr[6]       ; clk        ; 8.226 ; 8.226 ; Rise       ; clk             ;
;  ledr[7]       ; clk        ; 8.901 ; 8.901 ; Rise       ; clk             ;
; sram_addr[*]   ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  sram_addr[0]  ; clk        ; 7.463 ; 7.463 ; Rise       ; clk             ;
;  sram_addr[1]  ; clk        ; 7.451 ; 7.451 ; Rise       ; clk             ;
;  sram_addr[2]  ; clk        ; 7.463 ; 7.463 ; Rise       ; clk             ;
;  sram_addr[3]  ; clk        ; 7.462 ; 7.462 ; Rise       ; clk             ;
;  sram_addr[4]  ; clk        ; 7.216 ; 7.216 ; Rise       ; clk             ;
;  sram_addr[5]  ; clk        ; 7.740 ; 7.740 ; Rise       ; clk             ;
;  sram_addr[6]  ; clk        ; 7.743 ; 7.743 ; Rise       ; clk             ;
;  sram_addr[7]  ; clk        ; 7.756 ; 7.756 ; Rise       ; clk             ;
;  sram_addr[8]  ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  sram_addr[9]  ; clk        ; 7.455 ; 7.455 ; Rise       ; clk             ;
;  sram_addr[10] ; clk        ; 7.433 ; 7.433 ; Rise       ; clk             ;
;  sram_addr[11] ; clk        ; 7.489 ; 7.489 ; Rise       ; clk             ;
;  sram_addr[12] ; clk        ; 7.189 ; 7.189 ; Rise       ; clk             ;
;  sram_addr[13] ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  sram_addr[14] ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  sram_addr[15] ; clk        ; 7.156 ; 7.156 ; Rise       ; clk             ;
;  sram_addr[16] ; clk        ; 7.166 ; 7.166 ; Rise       ; clk             ;
;  sram_addr[17] ; clk        ; 7.161 ; 7.161 ; Rise       ; clk             ;
; sram_dq[*]     ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  sram_dq[0]    ; clk        ; 6.920 ; 6.920 ; Rise       ; clk             ;
;  sram_dq[1]    ; clk        ; 6.931 ; 6.931 ; Rise       ; clk             ;
;  sram_dq[2]    ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  sram_dq[3]    ; clk        ; 7.198 ; 7.198 ; Rise       ; clk             ;
;  sram_dq[4]    ; clk        ; 7.465 ; 7.465 ; Rise       ; clk             ;
;  sram_dq[5]    ; clk        ; 7.169 ; 7.169 ; Rise       ; clk             ;
;  sram_dq[6]    ; clk        ; 7.467 ; 7.467 ; Rise       ; clk             ;
;  sram_dq[7]    ; clk        ; 7.212 ; 7.212 ; Rise       ; clk             ;
;  sram_dq[8]    ; clk        ; 6.876 ; 6.876 ; Rise       ; clk             ;
;  sram_dq[9]    ; clk        ; 6.875 ; 6.875 ; Rise       ; clk             ;
;  sram_dq[10]   ; clk        ; 7.128 ; 7.128 ; Rise       ; clk             ;
;  sram_dq[11]   ; clk        ; 6.874 ; 6.874 ; Rise       ; clk             ;
;  sram_dq[12]   ; clk        ; 6.894 ; 6.894 ; Rise       ; clk             ;
;  sram_dq[13]   ; clk        ; 7.150 ; 7.150 ; Rise       ; clk             ;
;  sram_dq[14]   ; clk        ; 7.149 ; 7.149 ; Rise       ; clk             ;
;  sram_dq[15]   ; clk        ; 7.405 ; 7.405 ; Rise       ; clk             ;
; sram_oe_n      ; clk        ; 7.438 ; 7.438 ; Rise       ; clk             ;
; sram_we_n      ; clk        ; 7.742 ; 7.742 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ledg[*]        ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  ledg[0]       ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  ledg[1]       ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  ledg[2]       ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  ledg[3]       ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
;  ledg[4]       ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  ledg[5]       ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  ledg[6]       ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  ledg[7]       ; clk        ; 4.603 ; 4.603 ; Rise       ; clk             ;
; ledr[*]        ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  ledr[0]       ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  ledr[1]       ; clk        ; 4.455 ; 4.455 ; Rise       ; clk             ;
;  ledr[2]       ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  ledr[3]       ; clk        ; 4.290 ; 4.290 ; Rise       ; clk             ;
;  ledr[4]       ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
;  ledr[5]       ; clk        ; 4.563 ; 4.563 ; Rise       ; clk             ;
;  ledr[6]       ; clk        ; 4.285 ; 4.285 ; Rise       ; clk             ;
;  ledr[7]       ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
; sram_addr[*]   ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_addr[0]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  sram_addr[1]  ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  sram_addr[2]  ; clk        ; 3.995 ; 3.995 ; Rise       ; clk             ;
;  sram_addr[3]  ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  sram_addr[4]  ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  sram_addr[5]  ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  sram_addr[6]  ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
;  sram_addr[7]  ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
;  sram_addr[8]  ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  sram_addr[9]  ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
;  sram_addr[10] ; clk        ; 3.960 ; 3.960 ; Rise       ; clk             ;
;  sram_addr[11] ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  sram_addr[12] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  sram_addr[13] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_addr[14] ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
;  sram_addr[15] ; clk        ; 3.868 ; 3.868 ; Rise       ; clk             ;
;  sram_addr[16] ; clk        ; 3.877 ; 3.877 ; Rise       ; clk             ;
;  sram_addr[17] ; clk        ; 3.875 ; 3.875 ; Rise       ; clk             ;
; sram_dq[*]     ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  sram_dq[0]    ; clk        ; 3.792 ; 3.792 ; Rise       ; clk             ;
;  sram_dq[1]    ; clk        ; 3.802 ; 3.802 ; Rise       ; clk             ;
;  sram_dq[2]    ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  sram_dq[3]    ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  sram_dq[4]    ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  sram_dq[5]    ; clk        ; 3.880 ; 3.880 ; Rise       ; clk             ;
;  sram_dq[6]    ; clk        ; 3.993 ; 3.993 ; Rise       ; clk             ;
;  sram_dq[7]    ; clk        ; 3.908 ; 3.908 ; Rise       ; clk             ;
;  sram_dq[8]    ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_dq[9]    ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  sram_dq[10]   ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  sram_dq[11]   ; clk        ; 3.754 ; 3.754 ; Rise       ; clk             ;
;  sram_dq[12]   ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  sram_dq[13]   ; clk        ; 3.861 ; 3.861 ; Rise       ; clk             ;
;  sram_dq[14]   ; clk        ; 3.860 ; 3.860 ; Rise       ; clk             ;
;  sram_dq[15]   ; clk        ; 3.946 ; 3.946 ; Rise       ; clk             ;
; sram_oe_n      ; clk        ; 3.970 ; 3.970 ; Rise       ; clk             ;
; sram_we_n      ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1546     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1546     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 135   ; 135  ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Sun Jan 27 22:17:13 2013
Info: Command: quartus_sta sram -c sram
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sram.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.539      -225.037 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332146): Worst-case recovery slack is -0.605
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.605        -8.786 clk 
Info (332146): Worst-case removal slack is 1.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.208         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -116.499 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.106       -37.480 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.223         0.000 clk 
Info (332146): Worst-case removal slack is 0.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.599         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -95.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 295 megabytes
    Info: Processing ended: Sun Jan 27 22:17:16 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


