《数字电路》第三阶段导学材料
第五章         时序逻辑电路

【教学目的与基本要求】

1、熟练掌握时序逻辑电路的分析方法。
2、正确理解各种寄存器，包括移位寄存器的电路组成、工作原理及应用。
【教学重点与教学难点】

本周教学重点：
1、同步时序逻辑电路的分析方法。
2、寄存器、移位寄存器的逻辑功能及应用。
本周教学难点：
时序逻辑电路的状态转换表、状态转换图和时序图等表示方法。
【教学内容与时间安排】

一、时序逻辑电路的特点（约1学时）
1、时序电路通常包含组合电路和存储电路两个组成部分，而存储电路是必不可少的。
2、存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。  
3、由于存储电路中触发器的动作特点不同，在时序电路中又有同步时序电路和异步时序电路之分。在同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的。而在异步时序电路中．触发器状态的变化不是同时发生的。
二、同步时序逻辑电路的分析方法（约2学时）
分析同步时序逻辑电路归纳起来可按下列六个步骤进行
1、根据给定电路写出驱动方程。
2、根据给定电路写出输出方程
3、求状态方程
4、根据方程计算出状态转换表
5、画状态图(或状态表、或时序图)
6、分析逻辑功能。
三、寄存器（约0.5学时）
1、定义： 
2、电路结构与功能实现： 
四、移位寄存器（约0.5学时）
1、定义： 
2、结构与功能实现： 
为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零(复位)等功能。74LS194A 4位双向移位寄存器逻辑图。
五、移位寄存器型计数器（约0.5学时）
1、环型计数器
将移位寄存器首尾相连，则在连续不断地输入时钟信号时寄存器的数据将循环右移。用电路的不同状态能够表示输入时钟信号的数目。环形计数器的突出优点是电路结构极其简单。
2、扭环形计数器
扭环型计数器只要将反馈逻辑函数取为：。
六、计数器概述（约0.5学时）
计数器可实现对时钟脉冲的计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。
计数器的种类非常繁多。如果按计数器中的触发器是否同时翻转分类，可以把计数器分为同步式和异步式两种。
如果按计数过程中计数器中的数字增减分类，又可以把计数器分为加法计数器、减法计数器和可逆计数器(或称为加/减计数器)。
如果按计数器中数字的编码方式分类，还可以分成二进制计数器、二—十进制计数器、循环码计数器等。



【教学目的与基本要求】

1、了解计数器基本原理，掌握集成计数器的正确使用方法
2、熟练掌握集成计数器的正确使用方法，以及由通用集成计数器构成N进制计数的常用方法，如置零法、置数法、级联法等

【教学重点与教学难点】

本周教学重点：
1、异步计数器的电路特点、工作原理。
2、同步计数器的电路结构、工作原理。
3、常用计数器集成芯片的功能及使用方法。
4、任意进制计数器的设计方法：置零法以及置数法。
本周教学难点：
1、移位寄存器中双向移位功能的实现。
2、二－五－十进制计数器74LS290的逻辑功能及使用方法。
3、异步式预置数与同步式预置数的区别。
4、中规模集成计数器附加控制功能的分析。
5、置零法和置数法中置零信号和置数信号的确定。
6、异步式预置数与同步式预置数的区别。

【教学内容与时间安排】

一、异步计数器（约1学时）
   异步计数器是异步时序电路，它的主要特点是内部各触发器的时钟脉冲CP不全都接在一起，因此各触发器的翻转时刻有先有后，其输出可能会产生干扰毛刺现象，但其电路结构简单。
1、异步二进制加/减计数器
1）定义：
2）结构与功能实现：
2、异步十进制加法计数器74LS290
1）定义：
2）结构与功能实现：
又可将74LS290称为二—五—十进制异步计数器。异步计数器也存在两个明显的缺点，这两个缺点使异步计数器的应用受到很大的限制。
二、同步二进制计数器（约1学时）
1、同步二进制加/减计数器
通过分析二进制计数的计数规则，可得到计数器中各触发器的翻转特点，由此构成了同步二进制加/减计数器。
根据电路的状态转换表、状态转换图、时序图可看出计数器的分频功能，所以也可把它称之为分频器。
2、中规模集成二进制计数器
a．74161逻辑图和功能表。
b.74LS191逻辑图和功能表。 
三、集成十进制计数器（约1学时）
1、同步十进制加/减计数器
2、中规模集成十进制计数器74160
74160各输入端的功能、用法以及功能表都与74161相同。
四、获得任意进制（N进制）计数器的方法有两种：（约0.5学时）
1、用时钟触发器和门电路进行设计。
2、用中规模集成计数器（MSI）构成。由于MSI计数器是厂家生产的定型产品，其函数关系已固化在芯片中，状态分配即编码是不可能更改的，而且多为纯自然态序编码，因此用MSI计数器实现N进制计数器时，只能利用其清零端或置数端，让电路跳过某些状态而获得。
五、实现跳越的方法有置零法和置数法两种。（约1.5学时）
1、置零法适用于有异步置零输入端的计数器。
2、置位法与置零法不同，它是通过给计数器重复置入某个数值的方法跳越N－M个状态，从而获得M进制计数器的， 
例：利用同步十进制计数器74160，分别采用置零法和置数法构成六进制计数器。特别应注意74160具有的异步置零和同步预置数功能。在设计电路时，置零信号和置数信号的选取是一个关键问题。

【教学目的与基本要求】

熟练掌握同步时序逻辑电路设计方法。
【教学重点与教学难点】

本周教学重点：
同步时序逻辑电路的设计方法。
本周教学难点：
 设计过程中状态的化简。
【教学内容与时间安排】

一、多片级连组合：（约0.5学时）
1、串行进位方式
2、并行进位方式
3、整体置零法
4、整体置数法

二、分析及设计任意进制计数器（习题课）。（约2学时）
*此处可提问学生，与学生互动讨论。
三、同步时序逻辑电路的设计方法（约2.5学时）
设计同步时序逻辑电路时，一般按如下步骤进行：
1）逻辑抽象，得出电路的状态转换图或状态转换表
2）状态化简
3）状态分配：2n-1＜M＜2n
4）选定触发器的类型，求出电路的状态方程、驱动方程和输出方程
5）根据得到的方程式画出逻辑图
6）检查设计的电路能否自启动
分别通过两个具体例子进一步说明上述设计方法。
   注意时序逻辑电路卡诺图的表示方法、状态转换表、特别是状态化简的处理。


