Timing Analyzer report for HLSTM_FIXED
Wed May 15 15:55:08 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Recovery: 'clock'
 16. Slow 1200mV 85C Model Removal: 'clock'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Recovery: 'clock'
 27. Slow 1200mV 0C Model Removal: 'clock'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Recovery: 'clock'
 37. Fast 1200mV 0C Model Removal: 'clock'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; HLSTM_FIXED                                         ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL025YE144C6G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.19        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   6.4%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; src/SDC1.sdc  ; OK     ; Wed May 15 15:55:06 2024 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 106.96 MHz ; 106.96 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clock ; 0.651 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.297 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clock ; 8.257 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 0.416 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clock ; 4.531 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.651 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.291      ; 9.605      ;
; 0.767 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.465      ;
; 0.768 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.464      ;
; 0.768 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.464      ;
; 0.771 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.267      ; 9.461      ;
; 0.772 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.460      ;
; 0.786 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.291      ; 9.470      ;
; 0.815 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.291      ; 9.441      ;
; 0.817 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.257      ; 9.405      ;
; 0.843 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.291      ; 9.413      ;
; 0.872 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.002      ; 9.095      ;
; 0.881 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.002      ; 9.086      ;
; 0.897 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.284      ; 9.352      ;
; 0.901 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.284      ; 9.348      ;
; 0.902 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.330      ;
; 0.902 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.284      ; 9.347      ;
; 0.903 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.329      ;
; 0.903 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.329      ;
; 0.904 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.002      ; 9.063      ;
; 0.906 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.267      ; 9.326      ;
; 0.906 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.284      ; 9.343      ;
; 0.907 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.325      ;
; 0.910 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.338      ;
; 0.912 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.336      ;
; 0.912 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.283      ; 9.336      ;
; 0.912 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.336      ;
; 0.913 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.002      ; 9.054      ;
; 0.915 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.333      ;
; 0.915 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.283      ; 9.333      ;
; 0.917 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.331      ;
; 0.917 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.331      ;
; 0.917 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.283      ; 9.331      ;
; 0.920 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.283      ; 9.328      ;
; 0.931 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.301      ;
; 0.932 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.300      ;
; 0.932 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.300      ;
; 0.932 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.293      ; 9.326      ;
; 0.935 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.267      ; 9.297      ;
; 0.936 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.296      ;
; 0.946 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.284      ; 9.303      ;
; 0.950 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.284      ; 9.299      ;
; 0.952 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.257      ; 9.270      ;
; 0.959 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.273      ;
; 0.959 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.289      ;
; 0.960 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.272      ;
; 0.960 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.272      ;
; 0.961 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.287      ;
; 0.961 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.283      ; 9.287      ;
; 0.961 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.283      ; 9.287      ;
; 0.963 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.267      ; 9.269      ;
; 0.964 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.267      ; 9.268      ;
; 0.964 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.283      ; 9.284      ;
; 0.973 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.241      ;
; 0.974 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.240      ;
; 0.977 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.237      ;
; 0.977 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.237      ;
; 0.977 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.237      ;
; 0.978 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.236      ;
; 0.979 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.235      ;
; 0.981 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.257      ; 9.241      ;
; 0.982 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.232      ;
; 0.982 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.232      ;
; 0.982 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.232      ;
; 0.983 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.257      ; 9.239      ;
; 0.988 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.955      ;
; 0.989 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.954      ;
; 0.989 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.954      ;
; 0.990 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -2.278     ; 6.182      ;
; 0.992 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.022     ; 8.951      ;
; 0.993 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.950      ;
; 0.994 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -2.278     ; 6.178      ;
; 0.997 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.946      ;
; 0.997 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.284      ; 9.252      ;
; 0.998 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.945      ;
; 0.998 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.945      ;
; 1.001 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.022     ; 8.942      ;
; 1.002 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.941      ;
; 1.002 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.284      ; 9.247      ;
; 1.009 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.257      ; 9.213      ;
; 1.020 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.923      ;
; 1.021 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.922      ;
; 1.021 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.922      ;
; 1.022 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.192      ;
; 1.023 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.191      ;
; 1.024 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.022     ; 8.919      ;
; 1.025 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.918      ;
; 1.026 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.188      ;
; 1.026 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.188      ;
; 1.026 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.249      ; 9.188      ;
; 1.029 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.914      ;
; 1.030 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.913      ;
; 1.030 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.913      ;
; 1.033 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.022     ; 8.910      ;
; 1.034 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.909      ;
; 1.037 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.291      ; 9.219      ;
; 1.037 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.291      ; 9.219      ;
; 1.038 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; -0.032     ; 8.895      ;
; 1.038 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.291      ; 9.218      ;
; 1.038 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.291      ; 9.218      ;
; 1.038 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.291      ; 9.218      ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; shiftReg:l0|reg[0][12]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.865      ;
; 0.301 ; shiftReg:l0|reg[0][2]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.869      ;
; 0.307 ; shiftReg:l0|reg[0][11]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.875      ;
; 0.311 ; shiftReg:l0|reg[0][7]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.879      ;
; 0.313 ; shiftReg:l0|reg[0][5]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.881      ;
; 0.313 ; shiftReg:l0|reg[0][13]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.881      ;
; 0.314 ; shiftReg:l0|reg[0][3]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.882      ;
; 0.314 ; shiftReg:l0|reg[0][15]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.882      ;
; 0.315 ; shiftReg:l0|reg[0][10]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.883      ;
; 0.316 ; shiftReg:l0|reg[0][8]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.884      ;
; 0.320 ; shiftReg:l0|reg[0][14]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 0.891      ;
; 0.324 ; LSTM_gate:u0|nReg:r2|Q[4]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.380      ; 0.891      ;
; 0.324 ; shiftReg:l0|reg[0][1]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.892      ;
; 0.325 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.382      ; 0.894      ;
; 0.328 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 0.892      ;
; 0.329 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 0.893      ;
; 0.333 ; LSTM_gate:u0|nReg:r2|Q[0]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.380      ; 0.900      ;
; 0.335 ; shiftReg:l0|reg[0][6]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.903      ;
; 0.335 ; shiftReg:l0|reg[0][4]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.384      ; 0.906      ;
; 0.336 ; shiftReg:l0|reg[0][9]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.904      ;
; 0.338 ; shiftReg:l0|reg[0][0]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.381      ; 0.906      ;
; 0.348 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.380      ; 0.915      ;
; 0.359 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 0.923      ;
; 0.360 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 0.924      ;
; 0.362 ; LSTM_gate:u0|nReg:r2|Q[3]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.380      ; 0.929      ;
; 0.365 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 0.929      ;
; 0.366 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.380      ; 0.933      ;
; 0.366 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.377      ; 0.930      ;
; 0.373 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[2]                                                        ; LSTM_gate:u0|nReg:r4|Q[2]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:15:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:16:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; LSTM_gate:u0|fixed_adder:u2|res[2]                                                                  ; LSTM_gate:u0|nReg:r2|Q[2]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[5]                                                        ; LSTM_gate:u0|nReg:r4|Q[5]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[7]                                                        ; LSTM_gate:u0|nReg:r4|Q[7]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:23:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:24:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[6]                                                        ; LSTM_gate:u0|nReg:r4|Q[6]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.375 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:27:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:28:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.594      ;
; 0.380 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.598      ;
; 0.380 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:0:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.599      ;
; 0.382 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:7:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.601      ;
; 0.393 ; LSTM_gate:u0|nReg:r3|Q[11]                                                                          ; nReg:r4|Q[11]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; LSTM_gate:u0|nReg:r3|Q[9]                                                                           ; nReg:r4|Q[9]                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.613      ;
; 0.478 ; LSTM_gate:u0|fixed_adder:u2|res[9]                                                                  ; LSTM_gate:u0|nReg:r2|Q[9]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.697      ;
; 0.479 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[4]                                                        ; LSTM_gate:u0|nReg:r4|Q[4]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.698      ;
; 0.479 ; LSTM_gate:u0|nReg:r4|Q[14]                                                                          ; nReg:r5|Q[14]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.698      ;
; 0.479 ; LSTM_gate:u0|fixed_adder:u2|res[1]                                                                  ; LSTM_gate:u0|nReg:r2|Q[1]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.062      ; 0.698      ;
; 0.480 ; LSTM_gate:u0|fixed_adder:u2|res[11]                                                                 ; LSTM_gate:u0|nReg:r2|Q[11]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.699      ;
; 0.482 ; LSTM_gate:u0|nReg:r4|Q[9]                                                                           ; nReg:r5|Q[9]                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.701      ;
; 0.505 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.724      ;
; 0.508 ; LSTM_gate:u0|fixed_adder:u2|res[15]                                                                 ; LSTM_gate:u0|nReg:r2|Q[15]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.728      ;
; 0.515 ; LSTM_gate:u0|fixed_adder:u2|res[6]                                                                  ; LSTM_gate:u0|nReg:r2|Q[6]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.735      ;
; 0.517 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:24:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:25:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:28:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:29:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:4:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:7:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:22:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:23:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.737      ;
; 0.518 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:2:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.062      ; 0.737      ;
; 0.519 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:18:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:19:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.738      ;
; 0.523 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:0:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.741      ;
; 0.523 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.741      ;
; 0.526 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.061      ; 0.744      ;
; 0.527 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                         ; LSTM_gate:u0|nReg:r3|Q[15]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.062      ; 0.746      ;
; 0.532 ; LSTM_gate:u0|fixed_adder:u2|res[14]                                                                 ; LSTM_gate:u0|nReg:r2|Q[14]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.752      ;
; 0.533 ; LSTM_gate:u0|fixed_adder:u2|res[7]                                                                  ; LSTM_gate:u0|nReg:r2|Q[7]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.753      ;
; 0.535 ; LSTM_gate:u0|nReg:r2|Q[13]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|address_reg_a[0]                                        ; clock        ; clock       ; 0.000        ; 0.062      ; 0.754      ;
; 0.536 ; LSTM_gate:u0|fixed_adder:u2|res[12]                                                                 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.063      ; 0.756      ;
; 0.539 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:17:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:18:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.758      ;
; 0.545 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.394      ; 1.126      ;
; 0.551 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:14:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[2]                           ; clock        ; clock       ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[1]                           ; clock        ; clock       ; 0.000        ; 0.062      ; 0.771      ;
; 0.555 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.404      ; 1.146      ;
; 0.560 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.404      ; 1.151      ;
; 0.566 ; LSTM_gate:u0|nReg:r2|Q[0]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.380      ; 1.133      ;
; 0.567 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.406      ; 1.160      ;
; 0.572 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.396      ; 1.155      ;
; 0.574 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[0]                           ; clock        ; clock       ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.796      ;
; 0.579 ; LSTM_gate:u0|nReg:r3|Q[2]                                                                           ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[1]                                                                                  ; clock        ; clock       ; 0.000        ; 0.062      ; 0.798      ;
; 0.583 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.396      ; 1.166      ;
; 0.584 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.380      ; 1.151      ;
; 0.584 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.382      ; 1.153      ;
; 0.585 ; LSTM_gate:u0|nReg:r2|Q[2]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.396      ; 1.168      ;
; 0.585 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.382      ; 1.154      ;
; 0.588 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.406      ; 1.181      ;
; 0.589 ; LSTM_gate:u0|nReg:r4|Q[13]                                                                          ; nReg:r5|Q[13]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.808      ;
; 0.589 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.394      ; 1.170      ;
; 0.589 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.808      ;
; 0.592 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.062      ; 0.811      ;
; 0.592 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a23~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.380      ; 1.159      ;
; 0.597 ; LSTM_gate:u0|nReg:r2|Q[2]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a29~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.396      ; 1.180      ;
; 0.603 ; LSTM_gate:u0|nReg:r2|Q[10]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a29~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.394      ; 1.184      ;
; 0.603 ; LSTM_gate:u0|nReg:r3|Q[14]                                                                          ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[13]                                                                                 ; clock        ; clock       ; 0.000        ; 0.062      ; 0.822      ;
; 0.605 ; LSTM_gate:u0|nReg:r2|Q[8]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a29~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.394      ; 1.186      ;
; 0.605 ; LSTM_gate:u0|nReg:r2|Q[3]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.404      ; 1.196      ;
; 0.606 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a23~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.382      ; 1.175      ;
; 0.607 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a42~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.370      ; 1.164      ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a15 ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a12 ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a9  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a6  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a7  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a2  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a5  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a1  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a3  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a10 ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 8.257 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a4  ; clock        ; clock       ; 10.000       ; 0.237      ; 1.879      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[15]                                                                                  ; clock        ; clock       ; 10.000       ; 2.203      ; 2.617      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[9]                                                                                   ; clock        ; clock       ; 10.000       ; 2.203      ; 2.617      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[10]                                                                                  ; clock        ; clock       ; 10.000       ; 2.203      ; 2.617      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[5]                                                                                   ; clock        ; clock       ; 10.000       ; 2.203      ; 2.617      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[8]                                                                                   ; clock        ; clock       ; 10.000       ; 2.203      ; 2.617      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[14]                                                                                  ; clock        ; clock       ; 10.000       ; 2.203      ; 2.617      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.212      ; 2.626      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[7]                                                                                   ; clock        ; clock       ; 10.000       ; 2.212      ; 2.626      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.212      ; 2.626      ;
; 9.051 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.212      ; 2.626      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[6]                                                                                   ; clock        ; clock       ; 10.000       ; 2.202      ; 2.615      ;
; 9.052 ; reset                                                                   ; nReg:r5|Q[14]                                                                                               ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[15]                                                                                  ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[8]                                                                                   ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; nReg:r2|Q[10]                                                                                               ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[9]                                                                                   ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[4]                                                                                   ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; nReg:r2|Q[8]                                                                                                ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; nReg:r2|Q[11]                                                                                               ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; nReg:r2|Q[12]                                                                                               ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[15]                                                                                  ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[2]                                                                                   ; clock        ; clock       ; 10.000       ; 2.212      ; 2.625      ;
; 9.052 ; reset                                                                   ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[3]                                                                                   ; clock        ; clock       ; 10.000       ; 2.212      ; 2.625      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[5]                                                                                   ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[12]                                                                                  ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[8]                                                                                   ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[13]                                                                                  ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[2]                                                                                   ; clock        ; clock       ; 10.000       ; 2.202      ; 2.615      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[8]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; nReg:r5|Q[13]                                                                                               ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[10]                                                                                  ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[3]                                                                                   ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[15]                                                                                               ; clock        ; clock       ; 10.000       ; 2.202      ; 2.615      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[14]                                                                                  ; clock        ; clock       ; 10.000       ; 2.212      ; 2.625      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[0]                                                                                   ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[0]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[2]                                                                                   ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[1]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[13]                                                                                  ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[1]                                                                                   ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[2]                                                                                                ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[12]                                                                                  ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[3]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[4]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[5]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; nReg:r2|Q[14]                                                                                               ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[13]                                                                                  ; clock        ; clock       ; 10.000       ; 2.202      ; 2.615      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[6]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[14]                                                                                  ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[15]                                                                                  ; clock        ; clock       ; 10.000       ; 2.212      ; 2.625      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[6]                                                                                   ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; nReg:r5|Q[9]                                                                                                ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[9]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:0:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[10]                                                                                               ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[11]                                                                                               ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[14]                                                                                  ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[12]                                                                                               ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[13]                                                                                               ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[7]                                                                                   ; clock        ; clock       ; 10.000       ; 2.209      ; 2.622      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[14]                                                                                               ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[1]                                                                                   ; clock        ; clock       ; 10.000       ; 2.202      ; 2.615      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[10]                                                                                  ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[11]                                                                                  ; clock        ; clock       ; 10.000       ; 2.202      ; 2.615      ;
; 9.052 ; reset                                                                   ; nReg:r0|Q[7]                                                                                                ; clock        ; clock       ; 10.000       ; 2.204      ; 2.617      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[12]                                                                                  ; clock        ; clock       ; 10.000       ; 2.202      ; 2.615      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[11]                                                                                  ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[0]                                                                                   ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[11]                                                                                  ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r0|Q[0]                                                                                   ; clock        ; clock       ; 10.000       ; 2.206      ; 2.619      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[1]                                                                                   ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[3]                                                                                   ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.052 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[9]                                                                                   ; clock        ; clock       ; 10.000       ; 2.207      ; 2.620      ;
; 9.053 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[4]                                                                                   ; clock        ; clock       ; 10.000       ; 2.211      ; 2.623      ;
; 9.053 ; reset                                                                   ; nReg:r7|Q[10]                                                                                               ; clock        ; clock       ; 10.000       ; 2.202      ; 2.614      ;
; 9.053 ; reset                                                                   ; nReg:r2|Q[2]                                                                                                ; clock        ; clock       ; 10.000       ; 2.206      ; 2.618      ;
; 9.053 ; reset                                                                   ; nReg:r3|Q[13]                                                                                               ; clock        ; clock       ; 10.000       ; 2.202      ; 2.614      ;
; 9.053 ; reset                                                                   ; nReg:r3|Q[10]                                                                                               ; clock        ; clock       ; 10.000       ; 2.202      ; 2.614      ;
; 9.053 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[1]                                                                                   ; clock        ; clock       ; 10.000       ; 2.212      ; 2.624      ;
; 9.053 ; reset                                                                   ; nReg:r7|Q[12]                                                                                               ; clock        ; clock       ; 10.000       ; 2.202      ; 2.614      ;
; 9.053 ; reset                                                                   ; nReg:r2|Q[4]                                                                                                ; clock        ; clock       ; 10.000       ; 2.206      ; 2.618      ;
; 9.053 ; reset                                                                   ; nReg:r3|Q[8]                                                                                                ; clock        ; clock       ; 10.000       ; 2.202      ; 2.614      ;
; 9.053 ; reset                                                                   ; nReg:r2|Q[9]                                                                                                ; clock        ; clock       ; 10.000       ; 2.206      ; 2.618      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                                                                        ;
+-------+-----------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; reset     ; LSTM_gate:u0|nReg:r3|Q[5]                                                                           ; clock        ; clock       ; 0.000        ; 2.305      ; 2.378      ;
; 0.416 ; reset     ; LSTM_gate:u0|nReg:r3|Q[0]                                                                           ; clock        ; clock       ; 0.000        ; 2.305      ; 2.378      ;
; 0.417 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:14:ff|q                                                     ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                     ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r2|Q[4]                                                                           ; clock        ; clock       ; 0.000        ; 2.294      ; 2.368      ;
; 0.417 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:17:ff|q                                                     ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r2|Q[5]                                                                           ; clock        ; clock       ; 0.000        ; 2.294      ; 2.368      ;
; 0.417 ; reset     ; nReg:r5|Q[0]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r2|Q[15]                                                                          ; clock        ; clock       ; 0.000        ; 2.294      ; 2.368      ;
; 0.417 ; reset     ; nReg:r5|Q[1]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r0|Q[6]                                                                           ; clock        ; clock       ; 0.000        ; 2.288      ; 2.362      ;
; 0.417 ; reset     ; nReg:r5|Q[2]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r3|Q[15]                                                                          ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; nReg:r5|Q[3]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r1|Q[5]                                                                           ; clock        ; clock       ; 0.000        ; 2.288      ; 2.362      ;
; 0.417 ; reset     ; nReg:r5|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:23:ff|q                                                     ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r5|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r4|Q[6]                                                                                        ; clock        ; clock       ; 0.000        ; 2.293      ; 2.367      ;
; 0.417 ; reset     ; nReg:r4|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:24:ff|q                                                     ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:18:ff|q                                                     ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r4|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 2.293      ; 2.367      ;
; 0.417 ; reset     ; nReg:r5|Q[7]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r5|Q[9]                                                                                        ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:0:ff|q                                         ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; nReg:r4|Q[2]                                                                                        ; clock        ; clock       ; 0.000        ; 2.293      ; 2.367      ;
; 0.417 ; reset     ; nReg:r5|Q[8]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r0|Q[3]                                                                           ; clock        ; clock       ; 0.000        ; 2.288      ; 2.362      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r0|Q[4]                                                                           ; clock        ; clock       ; 0.000        ; 2.288      ; 2.362      ;
; 0.417 ; reset     ; nReg:r4|Q[0]                                                                                        ; clock        ; clock       ; 0.000        ; 2.293      ; 2.367      ;
; 0.417 ; reset     ; nReg:r5|Q[10]                                                                                       ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r5|Q[13]                                                                                       ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; nReg:r2|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r1|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r0|Q[2]                                                                           ; clock        ; clock       ; 0.000        ; 2.288      ; 2.362      ;
; 0.417 ; reset     ; nReg:r4|Q[12]                                                                                       ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r4|Q[13]                                                                                       ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q                                         ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:26:ff|q                                                     ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r2|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[2] ; clock        ; clock       ; 0.000        ; 2.284      ; 2.358      ;
; 0.417 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:29:ff|q                                                     ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r2|Q[6]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[0] ; clock        ; clock       ; 0.000        ; 2.284      ; 2.358      ;
; 0.417 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:3:ff|q                                         ; clock        ; clock       ; 0.000        ; 2.301      ; 2.375      ;
; 0.417 ; reset     ; nReg:r2|Q[10]                                                                                       ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4                             ; clock        ; clock       ; 0.000        ; 2.284      ; 2.358      ;
; 0.417 ; reset     ; nReg:r2|Q[7]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r4|Q[15]                                                                                       ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][14]                                                                              ; clock        ; clock       ; 0.000        ; 2.294      ; 2.368      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][12]                                                                              ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:4:ff|q                                         ; clock        ; clock       ; 0.000        ; 2.293      ; 2.367      ;
; 0.417 ; reset     ; nReg:r2|Q[11]                                                                                       ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; nReg:r3|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][10]                                                                              ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; nReg:r2|Q[8]                                                                                        ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; nReg:r3|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; nReg:r2|Q[12]                                                                                       ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; nReg:r6|Q[11]                                                                                       ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; nReg:r7|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; nReg:r7|Q[0]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][11]                                                                              ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][6]                                                                               ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][8]                                                                               ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r4|Q[2]                                                                           ; clock        ; clock       ; 0.000        ; 2.296      ; 2.370      ;
; 0.417 ; reset     ; nReg:r2|Q[9]                                                                                        ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r7|Q[7]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; nReg:r3|Q[1]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; nReg:r6|Q[10]                                                                                       ; clock        ; clock       ; 0.000        ; 2.288      ; 2.362      ;
; 0.417 ; reset     ; nReg:r5|Q[15]                                                                                       ; clock        ; clock       ; 0.000        ; 2.291      ; 2.365      ;
; 0.417 ; reset     ; nReg:r3|Q[3]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][1]                                                                               ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r4|Q[9]                                                                           ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; nReg:r3|Q[6]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:7:ff|q                                         ; clock        ; clock       ; 0.000        ; 2.293      ; 2.367      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][15]                                                                              ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; nReg:r7|Q[8]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; nReg:r3|Q[11]                                                                                       ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][5]                                                                               ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; nReg:r7|Q[1]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][13]                                                                              ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; nReg:r6|Q[15]                                                                                       ; clock        ; clock       ; 0.000        ; 2.288      ; 2.362      ;
; 0.417 ; reset     ; nReg:r7|Q[11]                                                                                       ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; nReg:r7|Q[6]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; nReg:r7|Q[13]                                                                                       ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r4|Q[5]                                                                           ; clock        ; clock       ; 0.000        ; 2.296      ; 2.370      ;
; 0.417 ; reset     ; nReg:r3|Q[9]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; nReg:r3|Q[14]                                                                                       ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r4|Q[6]                                                                           ; clock        ; clock       ; 0.000        ; 2.296      ; 2.370      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r4|Q[7]                                                                           ; clock        ; clock       ; 0.000        ; 2.296      ; 2.370      ;
; 0.417 ; reset     ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[1] ; clock        ; clock       ; 0.000        ; 2.284      ; 2.358      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r3|Q[2]                                                                           ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; nReg:r7|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; shiftReg:l0|reg[0][9]                                                                               ; clock        ; clock       ; 0.000        ; 2.297      ; 2.371      ;
; 0.417 ; reset     ; nReg:r6|Q[2]                                                                                        ; clock        ; clock       ; 0.000        ; 2.292      ; 2.366      ;
; 0.417 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q                                         ; clock        ; clock       ; 0.000        ; 2.293      ; 2.367      ;
; 0.417 ; reset     ; nReg:r7|Q[2]                                                                                        ; clock        ; clock       ; 0.000        ; 2.287      ; 2.361      ;
; 0.417 ; reset     ; LSTM_gate:u0|nReg:r3|Q[8]                                                                           ; clock        ; clock       ; 0.000        ; 2.293      ; 2.367      ;
; 0.417 ; reset     ; nReg:r1|Q[7]                                                                                        ; clock        ; clock       ; 0.000        ; 2.294      ; 2.368      ;
+-------+-----------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 119.63 MHz ; 119.63 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.641 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.287 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 8.425 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.414 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 4.554 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.641 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.260      ; 8.584      ;
; 1.716 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.260      ; 8.509      ;
; 1.743 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.260      ; 8.482      ;
; 1.756 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.446      ;
; 1.756 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.446      ;
; 1.757 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.445      ;
; 1.758 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.444      ;
; 1.759 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.237      ; 8.443      ;
; 1.768 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.260      ; 8.457      ;
; 1.817 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.001      ; 8.149      ;
; 1.831 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.371      ;
; 1.831 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.371      ;
; 1.832 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.370      ;
; 1.832 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.227      ; 8.360      ;
; 1.833 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.369      ;
; 1.834 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.237      ; 8.368      ;
; 1.840 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.001      ; 8.126      ;
; 1.854 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.001      ; 8.112      ;
; 1.856 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.001      ; 8.110      ;
; 1.858 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.344      ;
; 1.858 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.344      ;
; 1.859 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.343      ;
; 1.860 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.342      ;
; 1.861 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.237      ; 8.341      ;
; 1.876 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.264      ; 8.353      ;
; 1.883 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.319      ;
; 1.883 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.319      ;
; 1.884 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.318      ;
; 1.885 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.237      ; 8.317      ;
; 1.886 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.237      ; 8.316      ;
; 1.907 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.227      ; 8.285      ;
; 1.917 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.252      ; 8.300      ;
; 1.920 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.296      ;
; 1.920 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.252      ; 8.297      ;
; 1.920 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.251      ; 8.296      ;
; 1.920 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.296      ;
; 1.920 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.296      ;
; 1.921 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.252      ; 8.296      ;
; 1.923 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.251      ; 8.293      ;
; 1.924 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.251      ; 8.292      ;
; 1.924 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.292      ;
; 1.924 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.292      ;
; 1.924 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.292      ;
; 1.924 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.252      ; 8.293      ;
; 1.926 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.252      ; 8.291      ;
; 1.927 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.251      ; 8.289      ;
; 1.929 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.251      ; 8.287      ;
; 1.929 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.287      ;
; 1.929 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.287      ;
; 1.929 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.252      ; 8.288      ;
; 1.929 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.251      ; 8.287      ;
; 1.932 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.011      ;
; 1.932 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.011      ;
; 1.932 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.251      ; 8.284      ;
; 1.933 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.010      ;
; 1.934 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.227      ; 8.258      ;
; 1.934 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.022     ; 8.009      ;
; 1.935 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.022     ; 8.008      ;
; 1.937 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -2.066     ; 5.447      ;
; 1.940 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -2.066     ; 5.444      ;
; 1.955 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.988      ;
; 1.955 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.988      ;
; 1.956 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.987      ;
; 1.957 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.986      ;
; 1.958 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.022     ; 7.985      ;
; 1.959 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.227      ; 8.233      ;
; 1.969 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.974      ;
; 1.969 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.974      ;
; 1.970 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.973      ;
; 1.971 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.972      ;
; 1.971 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.972      ;
; 1.971 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.972      ;
; 1.972 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.022     ; 7.971      ;
; 1.972 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.971      ;
; 1.973 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.022     ; 7.970      ;
; 1.974 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.022     ; 7.969      ;
; 1.976 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.227      ; 8.216      ;
; 1.980 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.206      ;
; 1.980 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.206      ;
; 1.984 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.202      ;
; 1.984 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.202      ;
; 1.984 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.202      ;
; 1.984 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.202      ;
; 1.984 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.202      ;
; 1.988 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.198      ;
; 1.988 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.198      ;
; 1.988 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.198      ;
; 1.989 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.197      ;
; 1.989 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.197      ;
; 1.991 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.241      ; 8.215      ;
; 1.991 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.241      ; 8.215      ;
; 1.992 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.241      ; 8.214      ;
; 1.993 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.241      ; 8.213      ;
; 1.993 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.193      ;
; 1.993 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.193      ;
; 1.993 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.221      ; 8.193      ;
; 1.994 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.241      ; 8.212      ;
; 2.005 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.260      ; 8.220      ;
; 2.006 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.260      ; 8.219      ;
; 2.006 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.252      ; 8.211      ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.287 ; shiftReg:l0|reg[0][12]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.798      ;
; 0.294 ; shiftReg:l0|reg[0][2]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.805      ;
; 0.295 ; shiftReg:l0|reg[0][11]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.806      ;
; 0.300 ; shiftReg:l0|reg[0][7]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.811      ;
; 0.301 ; shiftReg:l0|reg[0][5]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.812      ;
; 0.301 ; shiftReg:l0|reg[0][13]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.812      ;
; 0.302 ; shiftReg:l0|reg[0][3]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.813      ;
; 0.303 ; shiftReg:l0|reg[0][15]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.814      ;
; 0.305 ; shiftReg:l0|reg[0][8]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.816      ;
; 0.306 ; shiftReg:l0|reg[0][10]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.817      ;
; 0.312 ; shiftReg:l0|reg[0][1]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.823      ;
; 0.313 ; shiftReg:l0|reg[0][14]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.345      ; 0.827      ;
; 0.316 ; LSTM_gate:u0|nReg:r2|Q[4]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.340      ; 0.825      ;
; 0.316 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.338      ; 0.823      ;
; 0.318 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.343      ; 0.830      ;
; 0.318 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.338      ; 0.825      ;
; 0.322 ; shiftReg:l0|reg[0][6]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.833      ;
; 0.323 ; shiftReg:l0|reg[0][9]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.834      ;
; 0.324 ; LSTM_gate:u0|nReg:r2|Q[0]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.340      ; 0.833      ;
; 0.324 ; shiftReg:l0|reg[0][0]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.342      ; 0.835      ;
; 0.330 ; shiftReg:l0|reg[0][4]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.345      ; 0.844      ;
; 0.339 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[7]                                                        ; LSTM_gate:u0|nReg:r4|Q[7]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[2]                                                        ; LSTM_gate:u0|nReg:r4|Q[2]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:15:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:16:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; LSTM_gate:u0|fixed_adder:u2|res[2]                                                                  ; LSTM_gate:u0|nReg:r2|Q[2]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[6]                                                        ; LSTM_gate:u0|nReg:r4|Q[6]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[5]                                                        ; LSTM_gate:u0|nReg:r4|Q[5]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:23:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:24:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:27:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:28:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.340      ; 0.850      ;
; 0.344 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.542      ;
; 0.344 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.338      ; 0.851      ;
; 0.346 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.338      ; 0.853      ;
; 0.346 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:0:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.054      ; 0.544      ;
; 0.347 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:7:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.545      ;
; 0.350 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.338      ; 0.857      ;
; 0.351 ; LSTM_gate:u0|nReg:r2|Q[3]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.340      ; 0.860      ;
; 0.352 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.338      ; 0.859      ;
; 0.356 ; LSTM_gate:u0|nReg:r3|Q[11]                                                                          ; nReg:r4|Q[11]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; LSTM_gate:u0|nReg:r3|Q[9]                                                                           ; nReg:r4|Q[9]                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.556      ;
; 0.360 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.340      ; 0.869      ;
; 0.432 ; LSTM_gate:u0|fixed_adder:u2|res[9]                                                                  ; LSTM_gate:u0|nReg:r2|Q[9]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; LSTM_gate:u0|fixed_adder:u2|res[1]                                                                  ; LSTM_gate:u0|nReg:r2|Q[1]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.631      ;
; 0.433 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[4]                                                        ; LSTM_gate:u0|nReg:r4|Q[4]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; LSTM_gate:u0|nReg:r4|Q[14]                                                                          ; nReg:r5|Q[14]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.632      ;
; 0.433 ; LSTM_gate:u0|fixed_adder:u2|res[11]                                                                 ; LSTM_gate:u0|nReg:r2|Q[11]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.055      ; 0.632      ;
; 0.435 ; LSTM_gate:u0|nReg:r4|Q[9]                                                                           ; nReg:r5|Q[9]                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.634      ;
; 0.461 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.660      ;
; 0.466 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:24:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:25:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:28:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:29:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:7:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:22:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:23:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:4:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.055      ; 0.666      ;
; 0.468 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:2:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.054      ; 0.666      ;
; 0.468 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:18:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:19:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.667      ;
; 0.470 ; LSTM_gate:u0|fixed_adder:u2|res[15]                                                                 ; LSTM_gate:u0|nReg:r2|Q[15]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.670      ;
; 0.471 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.669      ;
; 0.472 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:0:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.670      ;
; 0.473 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.054      ; 0.671      ;
; 0.476 ; LSTM_gate:u0|fixed_adder:u2|res[6]                                                                  ; LSTM_gate:u0|nReg:r2|Q[6]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.676      ;
; 0.483 ; LSTM_gate:u0|nReg:r2|Q[13]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|address_reg_a[0]                                        ; clock        ; clock       ; 0.000        ; 0.055      ; 0.682      ;
; 0.485 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                         ; LSTM_gate:u0|nReg:r3|Q[15]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.054      ; 0.683      ;
; 0.489 ; LSTM_gate:u0|fixed_adder:u2|res[14]                                                                 ; LSTM_gate:u0|nReg:r2|Q[14]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.689      ;
; 0.490 ; LSTM_gate:u0|fixed_adder:u2|res[7]                                                                  ; LSTM_gate:u0|nReg:r2|Q[7]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.690      ;
; 0.493 ; LSTM_gate:u0|fixed_adder:u2|res[12]                                                                 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.056      ; 0.693      ;
; 0.494 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:14:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.693      ;
; 0.496 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[2]                           ; clock        ; clock       ; 0.000        ; 0.054      ; 0.694      ;
; 0.498 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[1]                           ; clock        ; clock       ; 0.000        ; 0.054      ; 0.696      ;
; 0.500 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:17:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:18:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.699      ;
; 0.516 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[0]                           ; clock        ; clock       ; 0.000        ; 0.054      ; 0.714      ;
; 0.519 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.353      ; 1.041      ;
; 0.520 ; LSTM_gate:u0|nReg:r3|Q[2]                                                                           ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[1]                                                                                  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.720      ;
; 0.524 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.723      ;
; 0.528 ; LSTM_gate:u0|nReg:r4|Q[13]                                                                          ; nReg:r5|Q[13]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.727      ;
; 0.528 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.363      ; 1.060      ;
; 0.529 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.055      ; 0.728      ;
; 0.532 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.363      ; 1.064      ;
; 0.537 ; LSTM_gate:u0|nReg:r2|Q[0]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.340      ; 1.046      ;
; 0.537 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.366      ; 1.072      ;
; 0.541 ; LSTM_gate:u0|nReg:r3|Q[14]                                                                          ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[13]                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.740      ;
; 0.542 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.356      ; 1.067      ;
; 0.552 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.343      ; 1.064      ;
; 0.552 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.340      ; 1.061      ;
; 0.553 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.356      ; 1.078      ;
; 0.554 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.343      ; 1.066      ;
; 0.556 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.366      ; 1.091      ;
; 0.560 ; LSTM_gate:u0|nReg:r2|Q[2]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.356      ; 1.085      ;
; 0.560 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a23~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.341      ; 1.070      ;
; 0.563 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.353      ; 1.085      ;
; 0.563 ; LSTM_gate:u0|nReg:r3|Q[15]                                                                          ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[15]                                                                                 ; clock        ; clock       ; 0.000        ; 0.055      ; 0.762      ;
; 0.571 ; LSTM_gate:u0|nReg:r2|Q[2]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a29~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.356      ; 1.096      ;
; 0.573 ; LSTM_gate:u0|nReg:r2|Q[3]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.363      ; 1.105      ;
; 0.573 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a23~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.344      ; 1.086      ;
; 0.574 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[0]                                                        ; LSTM_gate:u0|nReg:r4|Q[0]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.053      ; 0.771      ;
; 0.574 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a5~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.355      ; 1.098      ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                               ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a15 ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a12 ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a9  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a6  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a7  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a2  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a5  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a1  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a3  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a10 ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 8.425 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a4  ; clock        ; clock       ; 10.000       ; 0.206      ; 1.689      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[15]                                                                                  ; clock        ; clock       ; 10.000       ; 2.008      ; 2.370      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[7]                                                                                   ; clock        ; clock       ; 10.000       ; 2.008      ; 2.370      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[3]                                                                                   ; clock        ; clock       ; 10.000       ; 2.008      ; 2.370      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[2]                                                                                   ; clock        ; clock       ; 10.000       ; 2.008      ; 2.370      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[3]                                                                                   ; clock        ; clock       ; 10.000       ; 2.008      ; 2.370      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[14]                                                                                  ; clock        ; clock       ; 10.000       ; 2.008      ; 2.370      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[4]                                                                                   ; clock        ; clock       ; 10.000       ; 2.008      ; 2.370      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[0]                                                                                   ; clock        ; clock       ; 10.000       ; 2.017      ; 2.379      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[5]                                                                                   ; clock        ; clock       ; 10.000       ; 2.017      ; 2.379      ;
; 9.103 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[0]                                                                                   ; clock        ; clock       ; 10.000       ; 2.008      ; 2.370      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:3:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.014      ; 2.375      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[11]                                                                                  ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; nReg:r2|Q[12]                                                                                               ; clock        ; clock       ; 10.000       ; 2.004      ; 2.365      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[9]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[0]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[11]                                                                                  ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; nReg:r2|Q[8]                                                                                                ; clock        ; clock       ; 10.000       ; 2.004      ; 2.365      ;
; 9.104 ; reset                                                                   ; nReg:r2|Q[10]                                                                                               ; clock        ; clock       ; 10.000       ; 2.004      ; 2.365      ;
; 9.104 ; reset                                                                   ; nReg:r2|Q[11]                                                                                               ; clock        ; clock       ; 10.000       ; 2.004      ; 2.365      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:0:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r3|Q[7]                                                                                   ; clock        ; clock       ; 10.000       ; 2.009      ; 2.370      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[14]                                                                                  ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[12]                                                                                  ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[6]                                                                                   ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.009      ; 2.370      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[5]                                                                                   ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[4]                                                                                   ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; nReg:r5|Q[14]                                                                                               ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[2]                                                                                   ; clock        ; clock       ; 10.000       ; 1.999      ; 2.360      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[8]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[9]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[8]                                                                                   ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[10]                                                                                  ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[13]                                                                                  ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[3]                                                                                   ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[15]                                                                                               ; clock        ; clock       ; 10.000       ; 1.999      ; 2.360      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[0]                                                                                   ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[0]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[2]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[1]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[13]                                                                                  ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[1]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[2]                                                                                                ; clock        ; clock       ; 10.000       ; 2.004      ; 2.365      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[12]                                                                                  ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[3]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[4]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[5]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; nReg:r2|Q[14]                                                                                               ; clock        ; clock       ; 10.000       ; 2.004      ; 2.365      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[13]                                                                                  ; clock        ; clock       ; 10.000       ; 1.999      ; 2.360      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[6]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[1]                                                                                   ; clock        ; clock       ; 10.000       ; 1.999      ; 2.360      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[10]                                                                                               ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; nReg:r5|Q[13]                                                                                               ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; nReg:r5|Q[9]                                                                                                ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[11]                                                                                               ; clock        ; clock       ; 10.000       ; 2.004      ; 2.365      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.009      ; 2.370      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[14]                                                                                  ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[12]                                                                                               ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[13]                                                                                               ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                 ; clock        ; clock       ; 10.000       ; 2.009      ; 2.370      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[7]                                                                                   ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[14]                                                                                               ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[6]                                                                                   ; clock        ; clock       ; 10.000       ; 1.999      ; 2.360      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[3]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[11]                                                                                  ; clock        ; clock       ; 10.000       ; 1.999      ; 2.360      ;
; 9.104 ; reset                                                                   ; nReg:r0|Q[7]                                                                                                ; clock        ; clock       ; 10.000       ; 2.001      ; 2.362      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r1|Q[12]                                                                                  ; clock        ; clock       ; 10.000       ; 1.999      ; 2.360      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[10]                                                                                  ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[9]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r0|Q[0]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[15]                                                                                  ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[8]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r4|Q[1]                                                                                   ; clock        ; clock       ; 10.000       ; 2.003      ; 2.364      ;
; 9.104 ; reset                                                                   ; LSTM_gate:u0|nReg:r2|Q[15]                                                                                  ; clock        ; clock       ; 10.000       ; 2.006      ; 2.367      ;
; 9.105 ; reset                                                                   ; shiftReg:l0|reg[0][0]                                                                                       ; clock        ; clock       ; 10.000       ; 2.009      ; 2.369      ;
; 9.105 ; reset                                                                   ; nReg:r2|Q[2]                                                                                                ; clock        ; clock       ; 10.000       ; 2.005      ; 2.365      ;
; 9.105 ; reset                                                                   ; nReg:r2|Q[9]                                                                                                ; clock        ; clock       ; 10.000       ; 2.005      ; 2.365      ;
; 9.105 ; reset                                                                   ; nReg:r3|Q[5]                                                                                                ; clock        ; clock       ; 10.000       ; 2.000      ; 2.360      ;
; 9.105 ; reset                                                                   ; nReg:r2|Q[6]                                                                                                ; clock        ; clock       ; 10.000       ; 2.005      ; 2.365      ;
; 9.105 ; reset                                                                   ; nReg:r1|Q[7]                                                                                                ; clock        ; clock       ; 10.000       ; 2.006      ; 2.366      ;
; 9.105 ; reset                                                                   ; nReg:r2|Q[7]                                                                                                ; clock        ; clock       ; 10.000       ; 2.005      ; 2.365      ;
; 9.105 ; reset                                                                   ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; clock        ; clock       ; 10.000       ; 2.005      ; 2.365      ;
; 9.105 ; reset                                                                   ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:22:ff|q                                                             ; clock        ; clock       ; 10.000       ; 2.003      ; 2.363      ;
+-------+-------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                                 ;
+-------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.414 ; reset     ; LSTM_gate:u0|nReg:r3|Q[5]                                   ; clock        ; clock       ; 0.000        ; 2.093      ; 2.151      ;
; 0.414 ; reset     ; LSTM_gate:u0|nReg:r3|Q[0]                                   ; clock        ; clock       ; 0.000        ; 2.093      ; 2.151      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:14:ff|q             ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:22:ff|q             ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r2|Q[4]                                   ; clock        ; clock       ; 0.000        ; 2.081      ; 2.140      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r1|Q[12]                                  ; clock        ; clock       ; 0.000        ; 2.074      ; 2.133      ;
; 0.415 ; reset     ; nReg:r4|Q[0]                                                ; clock        ; clock       ; 0.000        ; 2.081      ; 2.140      ;
; 0.415 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:2:ff|q ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; nReg:r1|Q[5]                                                ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; nReg:r1|Q[4]                                                ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r0|Q[6]                                   ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q             ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; nReg:r7|Q[15]                                               ; clock        ; clock       ; 0.000        ; 2.076      ; 2.135      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:23:ff|q             ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; nReg:r2|Q[5]                                                ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; nReg:r4|Q[3]                                                ; clock        ; clock       ; 0.000        ; 2.081      ; 2.140      ;
; 0.415 ; reset     ; nReg:r4|Q[5]                                                ; clock        ; clock       ; 0.000        ; 2.079      ; 2.138      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:19:ff|q             ; clock        ; clock       ; 0.000        ; 2.079      ; 2.138      ;
; 0.415 ; reset     ; nReg:r4|Q[7]                                                ; clock        ; clock       ; 0.000        ; 2.081      ; 2.140      ;
; 0.415 ; reset     ; nReg:r2|Q[3]                                                ; clock        ; clock       ; 0.000        ; 2.077      ; 2.136      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r1|Q[4]                                   ; clock        ; clock       ; 0.000        ; 2.083      ; 2.142      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:25:ff|q             ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; nReg:r4|Q[9]                                                ; clock        ; clock       ; 0.000        ; 2.085      ; 2.144      ;
; 0.415 ; reset     ; nReg:r4|Q[10]                                               ; clock        ; clock       ; 0.000        ; 2.081      ; 2.140      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:29:ff|q             ; clock        ; clock       ; 0.000        ; 2.079      ; 2.138      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:26:ff|q             ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; nReg:r2|Q[10]                                               ; clock        ; clock       ; 0.000        ; 2.079      ; 2.138      ;
; 0.415 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:0:ff|q ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; nReg:r4|Q[11]                                               ; clock        ; clock       ; 0.000        ; 2.085      ; 2.144      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r1|Q[3]                                   ; clock        ; clock       ; 0.000        ; 2.083      ; 2.142      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r0|Q[2]                                   ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; nReg:r2|Q[9]                                                ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; nReg:r5|Q[13]                                               ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; nReg:r2|Q[0]                                                ; clock        ; clock       ; 0.000        ; 2.077      ; 2.136      ;
; 0.415 ; reset     ; nReg:r2|Q[11]                                               ; clock        ; clock       ; 0.000        ; 2.079      ; 2.138      ;
; 0.415 ; reset     ; nReg:r2|Q[12]                                               ; clock        ; clock       ; 0.000        ; 2.079      ; 2.138      ;
; 0.415 ; reset     ; nReg:r4|Q[13]                                               ; clock        ; clock       ; 0.000        ; 2.079      ; 2.138      ;
; 0.415 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r0|Q[3]                                   ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; nReg:r4|Q[15]                                               ; clock        ; clock       ; 0.000        ; 2.085      ; 2.144      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][14]                                      ; clock        ; clock       ; 0.000        ; 2.081      ; 2.140      ;
; 0.415 ; reset     ; nReg:r6|Q[14]                                               ; clock        ; clock       ; 0.000        ; 2.077      ; 2.136      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[6]                                   ; clock        ; clock       ; 0.000        ; 2.085      ; 2.144      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][13]                                      ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; nReg:r3|Q[6]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; nReg:r7|Q[6]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][12]                                      ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[5]                                   ; clock        ; clock       ; 0.000        ; 2.085      ; 2.144      ;
; 0.415 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:4:ff|q ; clock        ; clock       ; 0.000        ; 2.082      ; 2.141      ;
; 0.415 ; reset     ; nReg:r3|Q[5]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][11]                                      ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; nReg:r7|Q[5]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; nReg:r7|Q[4]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][10]                                      ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; nReg:r6|Q[12]                                               ; clock        ; clock       ; 0.000        ; 2.077      ; 2.136      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[4]                                   ; clock        ; clock       ; 0.000        ; 2.085      ; 2.144      ;
; 0.415 ; reset     ; nReg:r3|Q[4]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][9]                                       ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; nReg:r7|Q[7]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[7]                                   ; clock        ; clock       ; 0.000        ; 2.085      ; 2.144      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][8]                                       ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; nReg:r6|Q[11]                                               ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q ; clock        ; clock       ; 0.000        ; 2.082      ; 2.141      ;
; 0.415 ; reset     ; nReg:r3|Q[7]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; nReg:r7|Q[0]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[0]                                   ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][7]                                       ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:15:ff|q             ; clock        ; clock       ; 0.000        ; 2.079      ; 2.138      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][3]                                       ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; nReg:r7|Q[3]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; nReg:r6|Q[8]                                                ; clock        ; clock       ; 0.000        ; 2.077      ; 2.136      ;
; 0.415 ; reset     ; nReg:r3|Q[3]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][1]                                       ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[9]                                   ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:7:ff|q ; clock        ; clock       ; 0.000        ; 2.082      ; 2.141      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[8]                                   ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][15]                                      ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; nReg:r7|Q[8]                                                ; clock        ; clock       ; 0.000        ; 2.076      ; 2.135      ;
; 0.415 ; reset     ; nReg:r3|Q[0]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; nReg:r6|Q[6]                                                ; clock        ; clock       ; 0.000        ; 2.077      ; 2.136      ;
; 0.415 ; reset     ; nReg:r7|Q[11]                                               ; clock        ; clock       ; 0.000        ; 2.076      ; 2.135      ;
; 0.415 ; reset     ; nReg:r7|Q[2]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; nReg:r6|Q[5]                                                ; clock        ; clock       ; 0.000        ; 2.077      ; 2.136      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][6]                                       ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][5]                                       ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; nReg:r3|Q[10]                                               ; clock        ; clock       ; 0.000        ; 2.076      ; 2.135      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[10]                                  ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; nReg:r7|Q[14]                                               ; clock        ; clock       ; 0.000        ; 2.076      ; 2.135      ;
; 0.415 ; reset     ; nReg:r7|Q[1]                                                ; clock        ; clock       ; 0.000        ; 2.075      ; 2.134      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[12]                                  ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q ; clock        ; clock       ; 0.000        ; 2.082      ; 2.141      ;
; 0.415 ; reset     ; nReg:r6|Q[3]                                                ; clock        ; clock       ; 0.000        ; 2.077      ; 2.136      ;
; 0.415 ; reset     ; nReg:r3|Q[14]                                               ; clock        ; clock       ; 0.000        ; 2.076      ; 2.135      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r3|Q[2]                                   ; clock        ; clock       ; 0.000        ; 2.083      ; 2.142      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r4|Q[14]                                  ; clock        ; clock       ; 0.000        ; 2.078      ; 2.137      ;
; 0.415 ; reset     ; LSTM_gate:u0|nReg:r3|Q[4]                                   ; clock        ; clock       ; 0.000        ; 2.082      ; 2.141      ;
; 0.415 ; reset     ; nReg:r7|Q[9]                                                ; clock        ; clock       ; 0.000        ; 2.076      ; 2.135      ;
; 0.415 ; reset     ; shiftReg:l0|reg[0][0]                                       ; clock        ; clock       ; 0.000        ; 2.084      ; 2.143      ;
; 0.415 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q             ; clock        ; clock       ; 0.000        ; 2.080      ; 2.139      ;
; 0.415 ; reset     ; nReg:r7|Q[12]                                               ; clock        ; clock       ; 0.000        ; 2.076      ; 2.135      ;
+-------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 3.774 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.140 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 8.928 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.458 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clock ; 4.348 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.774 ; start                                                                                                       ; ready                                         ; clock        ; clock       ; 10.000       ; 0.000      ; 5.176      ;
; 4.257 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.871      ;
; 4.261 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.867      ;
; 4.359 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.769      ;
; 4.366 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:0:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.762      ;
; 4.374 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.754      ;
; 4.404 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:7:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.724      ;
; 4.412 ; nReg:r0|Q[7]                                                                                                ; h_out[7]                                      ; clock        ; clock       ; 10.000       ; -1.330     ; 3.708      ;
; 4.470 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.658      ;
; 4.521 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.607      ;
; 4.533 ; nReg:r0|Q[4]                                                                                                ; h_out[4]                                      ; clock        ; clock       ; 10.000       ; -1.330     ; 3.587      ;
; 4.538 ; nReg:r0|Q[9]                                                                                                ; h_out[9]                                      ; clock        ; clock       ; 10.000       ; -1.330     ; 3.582      ;
; 4.548 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:8:ff|q                                                              ; ready                                         ; clock        ; clock       ; 10.000       ; -1.322     ; 3.580      ;
; 4.695 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.153      ; 5.415      ;
; 4.750 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.140      ; 5.347      ;
; 4.750 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.140      ; 5.347      ;
; 4.752 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.140      ; 5.345      ;
; 4.752 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.140      ; 5.345      ;
; 4.753 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.140      ; 5.344      ;
; 4.768 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.153      ; 5.342      ;
; 4.776 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; -0.016     ; 5.165      ;
; 4.792 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; -0.016     ; 5.149      ;
; 4.797 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; -0.016     ; 5.144      ;
; 4.797 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; -0.016     ; 5.144      ;
; 4.797 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.133      ; 5.293      ;
; 4.815 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.155      ; 5.297      ;
; 4.823 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.140      ; 5.274      ;
; 4.823 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.140      ; 5.274      ;
; 4.825 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.140      ; 5.272      ;
; 4.825 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.140      ; 5.272      ;
; 4.826 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.140      ; 5.271      ;
; 4.831 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.097      ;
; 4.831 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.097      ;
; 4.833 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.095      ;
; 4.833 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.095      ;
; 4.834 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.029     ; 5.094      ;
; 4.837 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.153      ; 5.273      ;
; 4.842 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.147      ; 5.262      ;
; 4.843 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.147      ; 5.261      ;
; 4.843 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.147      ; 5.261      ;
; 4.844 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.147      ; 5.260      ;
; 4.845 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.257      ;
; 4.846 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.256      ;
; 4.846 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.256      ;
; 4.847 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.081      ;
; 4.847 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.081      ;
; 4.847 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.255      ;
; 4.847 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.145      ; 5.255      ;
; 4.848 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.145      ; 5.254      ;
; 4.848 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.254      ;
; 4.849 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.153      ; 5.261      ;
; 4.849 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.079      ;
; 4.849 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.079      ;
; 4.849 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.253      ;
; 4.849 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.145      ; 5.253      ;
; 4.850 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a8  ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.029     ; 5.078      ;
; 4.850 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.145      ; 5.252      ;
; 4.852 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.076      ;
; 4.852 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.076      ;
; 4.852 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.076      ;
; 4.852 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.076      ;
; 4.854 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.074      ;
; 4.854 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.074      ;
; 4.854 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.074      ;
; 4.854 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; -0.029     ; 5.074      ;
; 4.854 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[14] ; clock        ; clock       ; 10.000       ; 0.147      ; 5.250      ;
; 4.855 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a11 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.029     ; 5.073      ;
; 4.855 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a13 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; -0.029     ; 5.073      ;
; 4.855 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[5]  ; clock        ; clock       ; 10.000       ; 0.147      ; 5.249      ;
; 4.857 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.245      ;
; 4.858 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.244      ;
; 4.859 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[2]  ; clock        ; clock       ; 10.000       ; 0.145      ; 5.243      ;
; 4.860 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.145      ; 5.242      ;
; 4.860 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.227      ;
; 4.860 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.227      ;
; 4.861 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[6]  ; clock        ; clock       ; 10.000       ; 0.145      ; 5.241      ;
; 4.861 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.226      ;
; 4.861 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.226      ;
; 4.861 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.226      ;
; 4.861 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.226      ;
; 4.862 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.225      ;
; 4.862 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.225      ;
; 4.862 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.225      ;
; 4.863 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.224      ;
; 4.870 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[11] ; clock        ; clock       ; 10.000       ; 0.142      ; 5.229      ;
; 4.870 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[10] ; clock        ; clock       ; 10.000       ; 0.142      ; 5.229      ;
; 4.870 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.133      ; 5.220      ;
; 4.872 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[12] ; clock        ; clock       ; 10.000       ; 0.142      ; 5.227      ;
; 4.872 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[13] ; clock        ; clock       ; 10.000       ; 0.142      ; 5.227      ;
; 4.872 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.215      ;
; 4.872 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.215      ;
; 4.873 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:21:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[9]  ; clock        ; clock       ; 10.000       ; 0.142      ; 5.226      ;
; 4.873 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[3]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.214      ;
; 4.873 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[7]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.214      ;
; 4.874 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[1]  ; clock        ; clock       ; 10.000       ; 0.130      ; 5.213      ;
; 4.878 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a14 ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; -0.036     ; 5.043      ;
; 4.881 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.147      ; 5.223      ;
; 4.882 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                             ; LSTM_gate:u0|mac_pe:u1|fixed_adder:u1|res[8]  ; clock        ; clock       ; 10.000       ; 0.147      ; 5.222      ;
; 4.889 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[4]  ; clock        ; clock       ; 10.000       ; 0.133      ; 5.201      ;
; 4.890 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                             ; LSTM_gate:u0|mac_pe:u0|fixed_adder:u1|res[0]  ; clock        ; clock       ; 10.000       ; 0.152      ; 5.219      ;
+-------+-------------------------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.140 ; shiftReg:l0|reg[0][12]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.466      ;
; 0.145 ; shiftReg:l0|reg[0][2]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.471      ;
; 0.146 ; shiftReg:l0|reg[0][11]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.472      ;
; 0.149 ; shiftReg:l0|reg[0][14]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.225      ; 0.478      ;
; 0.149 ; shiftReg:l0|reg[0][13]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.475      ;
; 0.149 ; shiftReg:l0|reg[0][7]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.475      ;
; 0.149 ; shiftReg:l0|reg[0][5]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.475      ;
; 0.149 ; shiftReg:l0|reg[0][8]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.475      ;
; 0.150 ; shiftReg:l0|reg[0][3]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.476      ;
; 0.151 ; shiftReg:l0|reg[0][10]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.477      ;
; 0.151 ; shiftReg:l0|reg[0][15]                                                                              ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.477      ;
; 0.153 ; shiftReg:l0|reg[0][1]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.479      ;
; 0.158 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.225      ; 0.487      ;
; 0.159 ; shiftReg:l0|reg[0][4]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.225      ; 0.488      ;
; 0.160 ; LSTM_gate:u0|nReg:r2|Q[4]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.223      ; 0.487      ;
; 0.160 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.486      ;
; 0.160 ; shiftReg:l0|reg[0][6]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.486      ;
; 0.161 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 0.485      ;
; 0.161 ; shiftReg:l0|reg[0][9]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.487      ;
; 0.163 ; shiftReg:l0|reg[0][0]                                                                               ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.222      ; 0.489      ;
; 0.166 ; LSTM_gate:u0|nReg:r2|Q[0]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.223      ; 0.493      ;
; 0.169 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.223      ; 0.496      ;
; 0.177 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.503      ;
; 0.178 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.223      ; 0.505      ;
; 0.178 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 0.502      ;
; 0.179 ; LSTM_gate:u0|nReg:r2|Q[3]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a3~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.223      ; 0.506      ;
; 0.181 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~portb_address_reg0 ; clock        ; clock       ; 0.000        ; 0.222      ; 0.507      ;
; 0.182 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_4pf:cntr1|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|altsyncram_32b1:altsyncram2|ram_block5a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.220      ; 0.506      ;
; 0.192 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[5]                                                        ; LSTM_gate:u0|nReg:r4|Q[5]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[7]                                                        ; LSTM_gate:u0|nReg:r4|Q[7]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; LSTM_gate:u0|fixed_adder:u2|res[2]                                                                  ; LSTM_gate:u0|nReg:r2|Q[2]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[2]                                                        ; LSTM_gate:u0|nReg:r4|Q[2]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.315      ;
; 0.193 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:15:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:16:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:23:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:24:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[6]                                                        ; LSTM_gate:u0|nReg:r4|Q[6]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.316      ;
; 0.194 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:27:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:28:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:0:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:7:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.198 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.319      ;
; 0.204 ; LSTM_gate:u0|nReg:r3|Q[9]                                                                           ; nReg:r4|Q[9]                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; LSTM_gate:u0|nReg:r3|Q[11]                                                                          ; nReg:r4|Q[11]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.325      ;
; 0.251 ; LSTM_gate:u0|fixed_adder:u2|res[9]                                                                  ; LSTM_gate:u0|nReg:r2|Q[9]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.373      ;
; 0.252 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[4]                                                        ; LSTM_gate:u0|nReg:r4|Q[4]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.374      ;
; 0.252 ; LSTM_gate:u0|nReg:r4|Q[14]                                                                          ; nReg:r5|Q[14]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; LSTM_gate:u0|fixed_adder:u2|res[1]                                                                  ; LSTM_gate:u0|nReg:r2|Q[1]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.374      ;
; 0.253 ; LSTM_gate:u0|fixed_adder:u2|res[11]                                                                 ; LSTM_gate:u0|nReg:r2|Q[11]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.038      ; 0.375      ;
; 0.255 ; LSTM_gate:u0|nReg:r4|Q[9]                                                                           ; nReg:r5|Q[9]                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.376      ;
; 0.258 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.038      ; 0.380      ;
; 0.260 ; LSTM_gate:u0|fixed_adder:u2|res[15]                                                                 ; LSTM_gate:u0|nReg:r2|Q[15]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.038      ; 0.382      ;
; 0.263 ; LSTM_gate:u0|fixed_adder:u2|res[6]                                                                  ; LSTM_gate:u0|nReg:r2|Q[6]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.385      ;
; 0.266 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:24:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:25:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:4:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.038      ; 0.388      ;
; 0.266 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:7:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.038      ; 0.388      ;
; 0.267 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:22:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:23:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:28:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:29:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; LSTM_gate:u0|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                         ; LSTM_gate:u0|nReg:r3|Q[15]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:0:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q                                         ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:2:ff|q                                                                   ; clock        ; clock       ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:18:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:19:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; LSTM_gate:u0|fixed_adder:u2|res[14]                                                                 ; LSTM_gate:u0|nReg:r2|Q[14]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.038      ; 0.392      ;
; 0.271 ; LSTM_gate:u0|fixed_adder:u2|res[7]                                                                  ; LSTM_gate:u0|nReg:r2|Q[7]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.393      ;
; 0.271 ; LSTM_gate:u0|fixed_adder:u2|res[12]                                                                 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.038      ; 0.393      ;
; 0.271 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff|q                                                      ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff|q                                                                                ; clock        ; clock       ; 0.000        ; 0.037      ; 0.392      ;
; 0.276 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.239      ; 0.619      ;
; 0.277 ; LSTM_gate:u0|nReg:r2|Q[13]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|address_reg_a[0]                                        ; clock        ; clock       ; 0.000        ; 0.037      ; 0.398      ;
; 0.278 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.233      ; 0.615      ;
; 0.279 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.239      ; 0.622      ;
; 0.282 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:17:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:18:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.037      ; 0.403      ;
; 0.286 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:14:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.038      ; 0.408      ;
; 0.291 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.223      ; 0.618      ;
; 0.291 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.241      ; 0.636      ;
; 0.294 ; LSTM_gate:u0|nReg:r2|Q[0]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.223      ; 0.621      ;
; 0.294 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[2] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[2]                           ; clock        ; clock       ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[1] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[1]                           ; clock        ; clock       ; 0.000        ; 0.037      ; 0.415      ;
; 0.302 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.225      ; 0.631      ;
; 0.302 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a39~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.225      ; 0.631      ;
; 0.303 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.235      ; 0.643      ;
; 0.304 ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a23~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.222      ; 0.630      ;
; 0.306 ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.235      ; 0.645      ;
; 0.306 ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[0] ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[0]                           ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.241      ; 0.653      ;
; 0.310 ; LSTM_gate:u0|nReg:r3|Q[2]                                                                           ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[1]                                                                                  ; clock        ; clock       ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; LSTM_gate:u0|nReg:r2|Q[2]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.235      ; 0.650      ;
; 0.311 ; LSTM_gate:u0|nReg:r2|Q[12]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a30~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.233      ; 0.648      ;
; 0.311 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.038      ; 0.433      ;
; 0.311 ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                                               ; clock        ; clock       ; 0.000        ; 0.038      ; 0.433      ;
; 0.317 ; LSTM_gate:u0|nReg:r4|Q[13]                                                                          ; nReg:r5|Q[13]                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.438      ;
; 0.319 ; LSTM_gate:u0|nReg:r2|Q[3]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a33~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.239      ; 0.662      ;
; 0.320 ; LSTM_gate:u0|nReg:r2|Q[8]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a23~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.222      ; 0.646      ;
; 0.322 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a5~porta_address_reg0                         ; clock        ; clock       ; 0.000        ; 0.234      ; 0.660      ;
; 0.323 ; LSTM_gate:u0|nReg:r2|Q[10]                                                                          ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a29~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.233      ; 0.660      ;
; 0.323 ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[0]                                                        ; LSTM_gate:u0|nReg:r4|Q[0]                                                                                                     ; clock        ; clock       ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; LSTM_gate:u0|nReg:r3|Q[14]                                                                          ; LSTM_gate:u0|mac_pe:u4|fixed_adder:u1|res[13]                                                                                 ; clock        ; clock       ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; LUT:m0|altsyncram:altsyncram_component|altsyncram_gmt3:auto_generated|ram_block1a23~porta_address_reg0                        ; clock        ; clock       ; 0.000        ; 0.224      ; 0.652      ;
+-------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                ;
+-------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.928 ; reset     ; LSTM_gate:u0|nReg:r4|Q[6]                                   ; clock        ; clock       ; 10.000       ; 1.284      ; 1.813      ;
; 8.928 ; reset     ; LSTM_gate:u0|nReg:r4|Q[2]                                   ; clock        ; clock       ; 10.000       ; 1.284      ; 1.813      ;
; 8.928 ; reset     ; LSTM_gate:u0|nReg:r4|Q[7]                                   ; clock        ; clock       ; 10.000       ; 1.284      ; 1.813      ;
; 8.928 ; reset     ; LSTM_gate:u0|nReg:r4|Q[4]                                   ; clock        ; clock       ; 10.000       ; 1.284      ; 1.813      ;
; 8.928 ; reset     ; LSTM_gate:u0|nReg:r4|Q[5]                                   ; clock        ; clock       ; 10.000       ; 1.284      ; 1.813      ;
; 8.929 ; reset     ; nReg:r5|Q[0]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q             ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r2|Q[2]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r1|Q[5]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; nReg:r1|Q[4]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; nReg:r2|Q[5]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r0|Q[6]                                   ; clock        ; clock       ; 10.000       ; 1.276      ; 1.804      ;
; 8.929 ; reset     ; nReg:r5|Q[3]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:14:ff|q             ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r2|Q[3]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; nReg:r5|Q[2]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r6|Q[1]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; nReg:r4|Q[15]                                               ; clock        ; clock       ; 10.000       ; 1.285      ; 1.813      ;
; 8.929 ; reset     ; nReg:r5|Q[7]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r5|Q[5]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:0:ff|q ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r0|Q[5]                                   ; clock        ; clock       ; 10.000       ; 1.276      ; 1.804      ;
; 8.929 ; reset     ; nReg:r2|Q[9]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r1|Q[6]                                                ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r0|Q[4]                                   ; clock        ; clock       ; 10.000       ; 1.276      ; 1.804      ;
; 8.929 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:3:ff|q ; clock        ; clock       ; 10.000       ; 1.287      ; 1.815      ;
; 8.929 ; reset     ; nReg:r5|Q[10]                                               ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r5|Q[8]                                                ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r0|Q[3]                                   ; clock        ; clock       ; 10.000       ; 1.276      ; 1.804      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:25:ff|q             ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:27:ff|q             ; clock        ; clock       ; 10.000       ; 1.279      ; 1.807      ;
; 8.929 ; reset     ; nReg:r4|Q[14]                                               ; clock        ; clock       ; 10.000       ; 1.279      ; 1.807      ;
; 8.929 ; reset     ; nReg:r4|Q[12]                                               ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][14]                                      ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:1:ff|q ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:26:ff|q             ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; nReg:r5|Q[12]                                               ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][12]                                      ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:4:ff|q ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:18:ff|q             ; clock        ; clock       ; 10.000       ; 1.279      ; 1.807      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][11]                                      ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][10]                                      ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; nReg:r6|Q[12]                                               ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][9]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][8]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; nReg:r6|Q[11]                                               ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[0]                                   ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][7]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][6]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:20:ff|q             ; clock        ; clock       ; 10.000       ; 1.279      ; 1.807      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][5]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[1]                                   ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][4]                                       ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; nReg:r6|Q[9]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:15:ff|q             ; clock        ; clock       ; 10.000       ; 1.279      ; 1.807      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][3]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[3]                                   ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][2]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; nReg:r6|Q[8]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[9]                                   ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][1]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[8]                                   ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][0]                                       ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; nReg:r6|Q[7]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:7:ff|q ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; shiftReg:l0|reg[0][15]                                      ; clock        ; clock       ; 10.000       ; 1.284      ; 1.812      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[11]                                  ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r6|Q[6]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[10]                                  ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r6|Q[5]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[14]                                  ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[12]                                  ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r6|Q[4]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[2]                                   ; clock        ; clock       ; 10.000       ; 1.285      ; 1.813      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[3]                                   ; clock        ; clock       ; 10.000       ; 1.285      ; 1.813      ;
; 8.929 ; reset     ; nReg:r6|Q[3]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[4]                                   ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[1]                                   ; clock        ; clock       ; 10.000       ; 1.285      ; 1.813      ;
; 8.929 ; reset     ; nReg:r6|Q[2]                                                ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[6]                                   ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[8]                                   ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; nReg:r2|Q[0]                                                ; clock        ; clock       ; 10.000       ; 1.278      ; 1.806      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r0|Q[15]                                  ; clock        ; clock       ; 10.000       ; 1.276      ; 1.804      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r0|Q[11]                                  ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q             ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:17:ff|q             ; clock        ; clock       ; 10.000       ; 1.279      ; 1.807      ;
; 8.929 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q             ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[11]                                  ; clock        ; clock       ; 10.000       ; 1.285      ; 1.813      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[12]                                  ; clock        ; clock       ; 10.000       ; 1.285      ; 1.813      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[9]                                   ; clock        ; clock       ; 10.000       ; 1.285      ; 1.813      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[10]                                  ; clock        ; clock       ; 10.000       ; 1.285      ; 1.813      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r3|Q[13]                                  ; clock        ; clock       ; 10.000       ; 1.281      ; 1.809      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r4|Q[15]                                  ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r2|Q[9]                                   ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r1|Q[9]                                                ; clock        ; clock       ; 10.000       ; 1.275      ; 1.803      ;
; 8.929 ; reset     ; LSTM_gate:u0|nReg:r2|Q[11]                                  ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r5|Q[14]                                               ; clock        ; clock       ; 10.000       ; 1.280      ; 1.808      ;
; 8.929 ; reset     ; nReg:r1|Q[11]                                               ; clock        ; clock       ; 10.000       ; 1.275      ; 1.803      ;
+-------+-----------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                                                                         ;
+-------+-----------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.458 ; reset     ; nReg:r2|Q[1]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; nReg:r2|Q[6]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; nReg:r2|Q[0]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; nReg:r2|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r4|Q[4]                                                                           ; clock        ; clock       ; 0.000        ; 1.336      ; 1.378      ;
; 0.458 ; reset     ; nReg:r2|Q[2]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r4|Q[2]                                                                           ; clock        ; clock       ; 0.000        ; 1.336      ; 1.378      ;
; 0.458 ; reset     ; nReg:r6|Q[1]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r4|Q[5]                                                                           ; clock        ; clock       ; 0.000        ; 1.336      ; 1.378      ;
; 0.458 ; reset     ; nReg:r6|Q[7]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:3:ff|q                                         ; clock        ; clock       ; 0.000        ; 1.339      ; 1.381      ;
; 0.458 ; reset     ; nReg:r6|Q[3]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; nReg:r6|Q[6]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; nReg:r6|Q[9]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:5:ff|q                                         ; clock        ; clock       ; 0.000        ; 1.333      ; 1.375      ;
; 0.458 ; reset     ; nReg:r2|Q[9]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r0|Q[0]                                                                           ; clock        ; clock       ; 0.000        ; 1.331      ; 1.373      ;
; 0.458 ; reset     ; nReg:r6|Q[8]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r2|Q[1]                                                                           ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; nReg:r2|Q[7]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:10:ff|q                                                     ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r3|Q[13]                                                                          ; clock        ; clock       ; 0.000        ; 1.333      ; 1.375      ;
; 0.458 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:14:ff|q                                                     ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:7:ff|q                                         ; clock        ; clock       ; 0.000        ; 1.333      ; 1.375      ;
; 0.458 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:12:ff|q                                                     ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; nReg:r2|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:6:ff|q                                         ; clock        ; clock       ; 0.000        ; 1.333      ; 1.375      ;
; 0.458 ; reset     ; nReg:r6|Q[14]                                                                                       ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:4:ff|q                                         ; clock        ; clock       ; 0.000        ; 1.333      ; 1.375      ;
; 0.458 ; reset     ; nReg:r2|Q[3]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r2|Q[9]                                                                           ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r4|Q[6]                                                                           ; clock        ; clock       ; 0.000        ; 1.336      ; 1.378      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r3|Q[6]                                                                           ; clock        ; clock       ; 0.000        ; 1.333      ; 1.375      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r3|Q[4]                                                                           ; clock        ; clock       ; 0.000        ; 1.333      ; 1.375      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r3|Q[8]                                                                           ; clock        ; clock       ; 0.000        ; 1.333      ; 1.375      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r2|Q[2]                                                                           ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r4|Q[7]                                                                           ; clock        ; clock       ; 0.000        ; 1.336      ; 1.378      ;
; 0.458 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:11:ff|q                                                     ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:13:ff|q                                                     ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; LSTM_gate:u0|nReg:r2|Q[11]                                                                          ; clock        ; clock       ; 0.000        ; 1.332      ; 1.374      ;
; 0.458 ; reset     ; nReg:r6|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; nReg:r6|Q[12]                                                                                       ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.458 ; reset     ; nReg:r6|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.372      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r2|Q[4]                                                                           ; clock        ; clock       ; 0.000        ; 1.333      ; 1.376      ;
; 0.459 ; reset     ; LSTM_gate:u0|flip_flop_chain:ff1|d_flip_flop:\gen_ff:2:ff|q                                         ; clock        ; clock       ; 0.000        ; 1.332      ; 1.375      ;
; 0.459 ; reset     ; nReg:r1|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 1.329      ; 1.372      ;
; 0.459 ; reset     ; nReg:r1|Q[7]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.375      ;
; 0.459 ; reset     ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|dffe4                             ; clock        ; clock       ; 0.000        ; 1.328      ; 1.371      ;
; 0.459 ; reset     ; nReg:r4|Q[15]                                                                                       ; clock        ; clock       ; 0.000        ; 1.336      ; 1.379      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r2|Q[5]                                                                           ; clock        ; clock       ; 0.000        ; 1.333      ; 1.376      ;
; 0.459 ; reset     ; nReg:r5|Q[15]                                                                                       ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; nReg:r4|Q[1]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.375      ;
; 0.459 ; reset     ; shiftReg:l0|reg[0][13]                                                                              ; clock        ; clock       ; 0.000        ; 1.335      ; 1.378      ;
; 0.459 ; reset     ; nReg:r3|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; shiftReg:l0|reg[0][14]                                                                              ; clock        ; clock       ; 0.000        ; 1.332      ; 1.375      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r2|Q[15]                                                                          ; clock        ; clock       ; 0.000        ; 1.333      ; 1.376      ;
; 0.459 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:7:ff|q                                                      ; clock        ; clock       ; 0.000        ; 1.322      ; 1.365      ;
; 0.459 ; reset     ; nReg:r3|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; nReg:r7|Q[6]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; nReg:r5|Q[1]                                                                                        ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; nReg:r7|Q[4]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; nReg:r7|Q[0]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; nReg:r7|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; shiftReg:l0|reg[0][6]                                                                               ; clock        ; clock       ; 0.000        ; 1.335      ; 1.378      ;
; 0.459 ; reset     ; nReg:r6|Q[11]                                                                                       ; clock        ; clock       ; 0.000        ; 1.332      ; 1.375      ;
; 0.459 ; reset     ; shiftReg:l0|reg[0][5]                                                                               ; clock        ; clock       ; 0.000        ; 1.335      ; 1.378      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r2|Q[6]                                                                           ; clock        ; clock       ; 0.000        ; 1.333      ; 1.376      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r4|Q[1]                                                                           ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; shiftReg:l0|reg[0][3]                                                                               ; clock        ; clock       ; 0.000        ; 1.335      ; 1.378      ;
; 0.459 ; reset     ; nReg:r7|Q[3]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:15:ff|q                                                     ; clock        ; clock       ; 0.000        ; 1.330      ; 1.373      ;
; 0.459 ; reset     ; nReg:r3|Q[3]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; shiftReg:l0|reg[0][1]                                                                               ; clock        ; clock       ; 0.000        ; 1.335      ; 1.378      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r4|Q[9]                                                                           ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; nReg:r5|Q[3]                                                                                        ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r4|Q[8]                                                                           ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; shiftReg:l0|reg[0][15]                                                                              ; clock        ; clock       ; 0.000        ; 1.335      ; 1.378      ;
; 0.459 ; reset     ; nReg:r7|Q[8]                                                                                        ; clock        ; clock       ; 0.000        ; 1.328      ; 1.371      ;
; 0.459 ; reset     ; nReg:r5|Q[0]                                                                                        ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; nReg:r4|Q[3]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.375      ;
; 0.459 ; reset     ; nReg:r7|Q[11]                                                                                       ; clock        ; clock       ; 0.000        ; 1.328      ; 1.371      ;
; 0.459 ; reset     ; nReg:r7|Q[7]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff|q                                                      ; clock        ; clock       ; 0.000        ; 1.322      ; 1.365      ;
; 0.459 ; reset     ; nReg:r5|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; shiftReg:l0|altshift_taps:reg_rtl_0|shift_taps_q5n:auto_generated|cntr_q8h:cntr3|counter_reg_bit[1] ; clock        ; clock       ; 0.000        ; 1.328      ; 1.371      ;
; 0.459 ; reset     ; nReg:r7|Q[13]                                                                                       ; clock        ; clock       ; 0.000        ; 1.328      ; 1.371      ;
; 0.459 ; reset     ; nReg:r7|Q[14]                                                                                       ; clock        ; clock       ; 0.000        ; 1.328      ; 1.371      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r0|Q[6]                                                                           ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; nReg:r7|Q[10]                                                                                       ; clock        ; clock       ; 0.000        ; 1.328      ; 1.371      ;
; 0.459 ; reset     ; nReg:r6|Q[10]                                                                                       ; clock        ; clock       ; 0.000        ; 1.329      ; 1.372      ;
; 0.459 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:20:ff|q                                                     ; clock        ; clock       ; 0.000        ; 1.330      ; 1.373      ;
; 0.459 ; reset     ; nReg:r4|Q[5]                                                                                        ; clock        ; clock       ; 0.000        ; 1.330      ; 1.373      ;
; 0.459 ; reset     ; nReg:r6|Q[15]                                                                                       ; clock        ; clock       ; 0.000        ; 1.329      ; 1.372      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r3|Q[3]                                                                           ; clock        ; clock       ; 0.000        ; 1.336      ; 1.379      ;
; 0.459 ; reset     ; nReg:r6|Q[2]                                                                                        ; clock        ; clock       ; 0.000        ; 1.332      ; 1.375      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r4|Q[0]                                                                           ; clock        ; clock       ; 0.000        ; 1.331      ; 1.374      ;
; 0.459 ; reset     ; flip_flop_chain:ff0|d_flip_flop:\gen_ff:28:ff|q                                                     ; clock        ; clock       ; 0.000        ; 1.330      ; 1.373      ;
; 0.459 ; reset     ; nReg:r3|Q[6]                                                                                        ; clock        ; clock       ; 0.000        ; 1.327      ; 1.370      ;
; 0.459 ; reset     ; LSTM_gate:u0|nReg:r3|Q[7]                                                                           ; clock        ; clock       ; 0.000        ; 1.336      ; 1.379      ;
; 0.459 ; reset     ; nReg:r2|Q[11]                                                                                       ; clock        ; clock       ; 0.000        ; 1.332      ; 1.375      ;
+-------+-----------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.651 ; 0.140 ; 8.257    ; 0.414   ; 4.348               ;
;  clock           ; 0.651 ; 0.140 ; 8.257    ; 0.414   ; 4.348               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clock           ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_out[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clear                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; h_out[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; h_out[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; h_out[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; h_out[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; h_out[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 344411   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 344411   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 287      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 287      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clock  ; clock ; Base ; Constrained ;
+--------+-------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed May 15 15:55:05 2024
Info: Command: quartus_sta HLSTM_FIXED -c HLSTM_FIXED
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'src/SDC1.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.651
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.651               0.000 clock 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clock 
Info (332146): Worst-case recovery slack is 8.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.257               0.000 clock 
Info (332146): Worst-case removal slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 4.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.531               0.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.641
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.641               0.000 clock 
Info (332146): Worst-case hold slack is 0.287
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.287               0.000 clock 
Info (332146): Worst-case recovery slack is 8.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.425               0.000 clock 
Info (332146): Worst-case removal slack is 0.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.414               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 4.554
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.554               0.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 3.774
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.774               0.000 clock 
Info (332146): Worst-case hold slack is 0.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.140               0.000 clock 
Info (332146): Worst-case recovery slack is 8.928
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.928               0.000 clock 
Info (332146): Worst-case removal slack is 0.458
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.458               0.000 clock 
Info (332146): Worst-case minimum pulse width slack is 4.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.348               0.000 clock 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4803 megabytes
    Info: Processing ended: Wed May 15 15:55:08 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


