Fitter report for alu32
Thu Sep 21 23:01:02 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Non-Global High Fan-Out Signals
 20. Other Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Operating Settings and Conditions
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 21 23:01:02 2017      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; alu32                                      ;
; Top-level Entity Name              ; alu32                                      ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C70F896C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 357 / 68,416 ( < 1 % )                     ;
;     Total combinational functions  ; 357 / 68,416 ( < 1 % )                     ;
;     Dedicated logic registers      ; 0 / 68,416 ( 0 % )                         ;
; Total registers                    ; 0                                          ;
; Total pins                         ; 103 / 622 ( 17 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 1,152,000 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 464 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 464 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 461     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/starh/assignment/alu32/output_files/alu32.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 357 / 68,416 ( < 1 % ) ;
;     -- Combinational with no register       ; 357                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 0                      ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 255                    ;
;     -- 3 input functions                    ; 84                     ;
;     -- <=2 input functions                  ; 18                     ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 357                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 0 / 70,234 ( 0 % )     ;
;     -- Dedicated logic registers            ; 0 / 68,416 ( 0 % )     ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 29 / 4,276 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 103 / 622 ( 17 % )     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 0                      ;
; M4Ks                                        ; 0 / 250 ( 0 % )        ;
; Total block memory bits                     ; 0 / 1,152,000 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,152,000 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 0 / 16 ( 0 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%           ;
; Maximum fan-out                             ; 67                     ;
; Highest non-global fan-out                  ; 67                     ;
; Total fan-out                               ; 1344                   ;
; Average fan-out                             ; 2.90                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 357 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 357                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 255                   ; 0                              ;
;     -- 3 input functions                    ; 84                    ; 0                              ;
;     -- <=2 input functions                  ; 18                    ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 357                   ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 0                     ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 68416 ( 0 % )     ; 0 / 68416 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 29 / 4276 ( < 1 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 103                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1344                  ; 0                              ;
;     -- Registered Connections               ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 67                    ; 0                              ;
;     -- Output Ports                         ; 36                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; a[0]  ; AA28  ; 6        ; 95           ; 16           ; 1           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[10] ; L30   ; 5        ; 95           ; 34           ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[11] ; P22   ; 5        ; 95           ; 33           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[12] ; H20   ; 4        ; 80           ; 51           ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[13] ; A25   ; 4        ; 80           ; 51           ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[14] ; L22   ; 5        ; 95           ; 40           ; 3           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[15] ; D25   ; 4        ; 82           ; 51           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[16] ; H30   ; 5        ; 95           ; 41           ; 3           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[17] ; B25   ; 4        ; 82           ; 51           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[18] ; M24   ; 5        ; 95           ; 39           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[19] ; L24   ; 5        ; 95           ; 41           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[1]  ; Y28   ; 6        ; 95           ; 18           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[20] ; G19   ; 4        ; 76           ; 51           ; 3           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[21] ; D22   ; 4        ; 76           ; 51           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[22] ; H19   ; 4        ; 74           ; 51           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[23] ; C21   ; 4        ; 74           ; 51           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[24] ; E20   ; 4        ; 69           ; 51           ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[25] ; E21   ; 4        ; 71           ; 51           ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[26] ; K24   ; 5        ; 95           ; 42           ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[27] ; D18   ; 4        ; 60           ; 51           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[28] ; H18   ; 4        ; 65           ; 51           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[29] ; C19   ; 4        ; 65           ; 51           ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[2]  ; AA30  ; 6        ; 95           ; 18           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[30] ; F19   ; 4        ; 67           ; 51           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[31] ; E19   ; 4        ; 67           ; 51           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[3]  ; V21   ; 6        ; 95           ; 17           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[4]  ; N28   ; 5        ; 95           ; 31           ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[5]  ; N29   ; 5        ; 95           ; 31           ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[6]  ; M29   ; 5        ; 95           ; 32           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[7]  ; N24   ; 5        ; 95           ; 32           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[8]  ; M28   ; 5        ; 95           ; 34           ; 2           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[9]  ; M27   ; 5        ; 95           ; 36           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[0]  ; AB29  ; 6        ; 95           ; 17           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[10] ; L29   ; 5        ; 95           ; 34           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[11] ; K29   ; 5        ; 95           ; 35           ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[12] ; L21   ; 5        ; 95           ; 40           ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[13] ; B24   ; 4        ; 80           ; 51           ; 3           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[14] ; K26   ; 5        ; 95           ; 40           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[15] ; A24   ; 4        ; 78           ; 51           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[16] ; L26   ; 5        ; 95           ; 39           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[17] ; M25   ; 5        ; 95           ; 39           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[18] ; L25   ; 5        ; 95           ; 41           ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[19] ; G30   ; 5        ; 95           ; 42           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[1]  ; Y27   ; 6        ; 95           ; 18           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[20] ; A23   ; 4        ; 76           ; 51           ; 0           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[21] ; D23   ; 4        ; 78           ; 51           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[22] ; J19   ; 4        ; 74           ; 51           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[23] ; B22   ; 4        ; 71           ; 51           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[24] ; D21   ; 4        ; 71           ; 51           ; 1           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[25] ; A22   ; 4        ; 71           ; 51           ; 3           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[26] ; G29   ; 5        ; 95           ; 42           ; 3           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[27] ; F18   ; 4        ; 60           ; 51           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[28] ; J18   ; 4        ; 65           ; 51           ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[29] ; B21   ; 4        ; 69           ; 51           ; 2           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[2]  ; AA29  ; 6        ; 95           ; 18           ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[30] ; D19   ; 4        ; 65           ; 51           ; 2           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[31] ; AG15  ; 8        ; 49           ; 0            ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[3]  ; AB30  ; 6        ; 95           ; 17           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[4]  ; P24   ; 5        ; 95           ; 31           ; 3           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[5]  ; P23   ; 5        ; 95           ; 31           ; 2           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[6]  ; M30   ; 5        ; 95           ; 32           ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[7]  ; N25   ; 5        ; 95           ; 32           ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[8]  ; L27   ; 5        ; 95           ; 35           ; 0           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; b[9]  ; J30   ; 5        ; 95           ; 36           ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; op[0] ; H26   ; 5        ; 95           ; 43           ; 0           ; 67                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; op[1] ; V28   ; 6        ; 95           ; 21           ; 2           ; 38                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; op[2] ; V29   ; 6        ; 95           ; 21           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                              ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; c          ; G18   ; 4        ; 60           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; n          ; AK22  ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[0]  ; W28   ; 6        ; 95           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[10] ; N22   ; 5        ; 95           ; 33           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[11] ; P26   ; 5        ; 95           ; 30           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[12] ; K28   ; 5        ; 95           ; 38           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[13] ; G20   ; 4        ; 80           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[14] ; K23   ; 5        ; 95           ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[15] ; E22   ; 4        ; 82           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[16] ; H29   ; 5        ; 95           ; 40           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[17] ; K27   ; 5        ; 95           ; 38           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[18] ; J29   ; 5        ; 95           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[19] ; M23   ; 5        ; 95           ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[1]  ; Y29   ; 6        ; 95           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[20] ; C26   ; 4        ; 85           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[21] ; C22   ; 4        ; 76           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[22] ; C24   ; 4        ; 78           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[23] ; F20   ; 4        ; 69           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[24] ; B23   ; 4        ; 78           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[25] ; A21   ; 4        ; 67           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[26] ; M22   ; 5        ; 95           ; 37           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[27] ; A20   ; 4        ; 62           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[28] ; N23   ; 5        ; 95           ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[29] ; M21   ; 5        ; 95           ; 37           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[2]  ; U23   ; 6        ; 95           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[30] ; B20   ; 4        ; 62           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[31] ; AJ22  ; 7        ; 71           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[3]  ; U29   ; 6        ; 95           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[4]  ; P27   ; 5        ; 95           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[5]  ; N21   ; 5        ; 95           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[6]  ; P25   ; 5        ; 95           ; 30           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[7]  ; P28   ; 5        ; 95           ; 30           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[8]  ; L28   ; 5        ; 95           ; 35           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[9]  ; M26   ; 5        ; 95           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; v          ; B18   ; 4        ; 58           ; 51           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; z          ; U30   ; 6        ; 95           ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 85 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 79 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 39 / 74 ( 53 % ) ; 3.3V          ; --           ;
; 5        ; 46 / 85 ( 54 % ) ; 3.3V          ; --           ;
; 6        ; 16 / 81 ( 20 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 74 ( 3 % )   ; 3.3V          ; --           ;
; 8        ; 1 / 72 ( 1 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 586        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 578        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 540        ; 4        ; result[27]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A21      ; 532        ; 4        ; result[25]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 528        ; 4        ; b[25]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 518        ; 4        ; b[20]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ; 514        ; 4        ; b[15]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A25      ; 510        ; 4        ; a[13]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; a[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA29     ; 376        ; 6        ; b[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA30     ; 377        ; 6        ; a[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 224        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 280        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; b[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB30     ; 372        ; 6        ; b[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 223        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC14     ; 231        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 259        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 197        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 202        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 210        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 222        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 229        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD16     ; 249        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 258        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 248        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 255        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF10     ; 200        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 264        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF18     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ; 230        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG14     ; 232        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 242        ; 8        ; b[31]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG16     ; 251        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG17     ; 254        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 185        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 253        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 261        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; result[31]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK12     ; 227        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; n                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 577        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 573        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 568        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 565        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 559        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 548        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 547        ; 4        ; v                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 544        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 539        ; 4        ; result[30]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B21      ; 531        ; 4        ; b[29]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 527        ; 4        ; b[23]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 517        ; 4        ; result[24]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B24      ; 513        ; 4        ; b[13]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B25      ; 509        ; 4        ; a[17]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 572        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 575        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C15      ; 564        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 558        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C18      ; 546        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 538        ; 4        ; a[29]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; a[23]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 520        ; 4        ; result[21]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; result[22]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; result[20]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 571        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 567        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 541        ; 4        ; a[27]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 537        ; 4        ; b[30]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; b[24]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D22      ; 519        ; 4        ; a[21]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D23      ; 515        ; 4        ; b[21]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; a[15]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 570        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 566        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; a[31]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ; 530        ; 4        ; a[24]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ; 525        ; 4        ; a[25]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E22      ; 506        ; 4        ; result[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; b[27]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 533        ; 4        ; a[30]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ; 529        ; 4        ; result[23]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 576        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; c                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 521        ; 4        ; a[20]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 511        ; 4        ; result[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; b[26]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G30      ; 459        ; 5        ; b[19]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; a[28]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H19      ; 524        ; 4        ; a[22]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ; 512        ; 4        ; a[12]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; op[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; result[16]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H30      ; 454        ; 5        ; a[16]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; b[28]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J19      ; 523        ; 4        ; b[22]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; result[18]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J30      ; 440        ; 5        ; b[9]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 57         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; result[14]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 461        ; 5        ; a[26]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; b[14]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K27      ; 445        ; 5        ; result[17]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K28      ; 446        ; 5        ; result[12]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K29      ; 433        ; 5        ; b[11]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 61         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; b[12]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ; 450        ; 5        ; a[14]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; a[19]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 457        ; 5        ; b[18]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ; 449        ; 5        ; b[16]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L27      ; 436        ; 5        ; b[8]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L28      ; 435        ; 5        ; result[8]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L29      ; 431        ; 5        ; b[10]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L30      ; 432        ; 5        ; a[10]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 64         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 65         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; result[29]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 442        ; 5        ; result[26]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 443        ; 5        ; result[19]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 448        ; 5        ; a[18]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 447        ; 5        ; b[17]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 437        ; 5        ; result[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 438        ; 5        ; a[9]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 430        ; 5        ; a[8]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M29      ; 425        ; 5        ; a[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M30      ; 426        ; 5        ; b[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 69         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 58         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; result[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 428        ; 5        ; result[10]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N23      ; 444        ; 5        ; result[28]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 424        ; 5        ; a[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 423        ; 5        ; b[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; a[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N29      ; 422        ; 5        ; a[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 76         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 73         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 74         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; a[11]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P23      ; 420        ; 5        ; b[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 419        ; 5        ; b[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 418        ; 5        ; result[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 417        ; 5        ; result[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 416        ; 5        ; result[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 415        ; 5        ; result[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T29      ; 398        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U9       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; result[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; result[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U30      ; 392        ; 6        ; z                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; a[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V28      ; 385        ; 6        ; op[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V29      ; 386        ; 6        ; op[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 379        ; 6        ; result[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; b[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y28      ; 374        ; 6        ; a[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y29      ; 380        ; 6        ; result[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                             ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                             ; Library Name ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+--------------+
; |alu32                           ; 357 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 103  ; 0            ; 357 (0)      ; 0 (0)             ; 0 (0)            ; |alu32                                                                          ;              ;
;    |cal_flags32:U9_cal_flags32|  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |alu32|cal_flags32:U9_cal_flags32                                               ;              ;
;    |cla32_ov:U6_add|             ; 110 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (0)      ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add                                                          ;              ;
;       |cla4:U0_cla4|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4                                ;              ;
;             |_and4:Co_and4|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_and4:Co_and4                  ;              ;
;             |_or4:C3_or4|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U3_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U1_cla4|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U2_cla4|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U3_cla4|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U4_cla4|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U5_cla4|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U6_cla4|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4                                ;              ;
;             |_and5:Co_and5|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or4:C3_or4|        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4_ov:U7_cla4_ov|       ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov                                       ;              ;
;          |clb4:U4_clb4|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4                          ;              ;
;             |_and3:C2_and3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3            ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2              ;              ;
;             |_or2:U1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2              ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3              ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4              ;              ;
;             |_or5:Co_or5|        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5              ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U2_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U3_fa|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;    |cla32_ov:U7_sub|             ; 95 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub                                                          ;              ;
;       |cla4:U0_cla4|             ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4                                ;              ;
;             |_or4:C3_or4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U1_cla4|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4                                ;              ;
;             |_and2:C2_and2|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and2:C2_and2                  ;              ;
;             |_and3:C2_and3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:U1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or2:U1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U2_cla4|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or2:U0_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U0_or2                    ;              ;
;             |_or2:U1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U3_cla4|             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:U1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or2:U1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U4_cla4|             ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U5_cla4|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_or2:U1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or2:U1_or2                    ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3                    ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U1_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4:U6_cla4|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4                                             ;              ;
;          |clb4:U4_clb4|          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4                                ;              ;
;             |_and3:C2_and3|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C2_and3                  ;              ;
;             |_and3:C3_and3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C3_and3                  ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2                    ;              ;
;             |_or4:C3_or4|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4                    ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5                    ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U2_fa|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa                                 ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2                   ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2       ;              ;
;       |cla4_ov:U7_cla4_ov|       ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov                                       ;              ;
;          |clb4:U4_clb4|          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4                          ;              ;
;             |_and3:C2_and3|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3            ;              ;
;             |_or2:C1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2              ;              ;
;             |_or2:U1_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2              ;              ;
;             |_or2:U2_or2|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U2_or2              ;              ;
;             |_or3:C2_or3|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3              ;              ;
;             |_or4:C3_or4|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4              ;              ;
;             |_or5:Co_or5|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5              ;              ;
;          |fa_v2:U0_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U2_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;          |fa_v2:U3_fa|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U3_fa                           ;              ;
;             |_xor2:U1_xor2|      ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2             ;              ;
;                |_or2:U4_or2|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2 ;              ;
;    |mx8_32bits:U8_mx8_32bits|    ; 137 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (0)      ; 0 (0)             ; 0 (0)            ; |alu32|mx8_32bits:U8_mx8_32bits                                                 ;              ;
;       |mx2_32bits:U2_mx2_32bits| ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |alu32|mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits                        ;              ;
;       |mx2_32bits:U4_mx2_32bits| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |alu32|mx8_32bits:U8_mx8_32bits|mx2_32bits:U4_mx2_32bits                        ;              ;
;       |mx2_32bits:U6_mx2_32bits| ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 0 (0)            ; |alu32|mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits                        ;              ;
+----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; result[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; result[10] ; Output   ; --            ; --            ; --                    ; --  ;
; result[11] ; Output   ; --            ; --            ; --                    ; --  ;
; result[12] ; Output   ; --            ; --            ; --                    ; --  ;
; result[13] ; Output   ; --            ; --            ; --                    ; --  ;
; result[14] ; Output   ; --            ; --            ; --                    ; --  ;
; result[15] ; Output   ; --            ; --            ; --                    ; --  ;
; result[16] ; Output   ; --            ; --            ; --                    ; --  ;
; result[17] ; Output   ; --            ; --            ; --                    ; --  ;
; result[18] ; Output   ; --            ; --            ; --                    ; --  ;
; result[19] ; Output   ; --            ; --            ; --                    ; --  ;
; result[20] ; Output   ; --            ; --            ; --                    ; --  ;
; result[21] ; Output   ; --            ; --            ; --                    ; --  ;
; result[22] ; Output   ; --            ; --            ; --                    ; --  ;
; result[23] ; Output   ; --            ; --            ; --                    ; --  ;
; result[24] ; Output   ; --            ; --            ; --                    ; --  ;
; result[25] ; Output   ; --            ; --            ; --                    ; --  ;
; result[26] ; Output   ; --            ; --            ; --                    ; --  ;
; result[27] ; Output   ; --            ; --            ; --                    ; --  ;
; result[28] ; Output   ; --            ; --            ; --                    ; --  ;
; result[29] ; Output   ; --            ; --            ; --                    ; --  ;
; result[30] ; Output   ; --            ; --            ; --                    ; --  ;
; result[31] ; Output   ; --            ; --            ; --                    ; --  ;
; c          ; Output   ; --            ; --            ; --                    ; --  ;
; n          ; Output   ; --            ; --            ; --                    ; --  ;
; z          ; Output   ; --            ; --            ; --                    ; --  ;
; v          ; Output   ; --            ; --            ; --                    ; --  ;
; op[0]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; op[1]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[0]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[0]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; op[2]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[1]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[1]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[2]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[2]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[3]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[3]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[4]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[4]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[5]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[5]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[6]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[6]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[7]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[7]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[8]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[8]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[9]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[9]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[10]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[10]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[11]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[11]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[12]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[12]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[13]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[13]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[14]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[14]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[15]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[15]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[16]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[16]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[17]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[17]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[18]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[18]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[19]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[19]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[20]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[20]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[21]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[21]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[22]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[22]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[23]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[23]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[24]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[24]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[25]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[25]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[26]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; b[26]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; a[27]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[27]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[28]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[28]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[29]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[29]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[30]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[30]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; a[31]      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; b[31]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; op[0]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[0]~20                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U4_mx2_32bits|y[0]~0                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[1]~0                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~22                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~24                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[3]~1                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[3]~32                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[4]~3                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[4]~35                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[5]~4                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[5]~38                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[6]~6                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[6]~41                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~44                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[8]~7                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[8]~47                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~50                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[10]~8                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[10]~52                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~55                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[12]~9                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[12]~58                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[13]~10                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[13]~61                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[14]~12                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[14]~64                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~67                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[16]~13                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[16]~70                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~73                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[18]~14                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[18]~75                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~78                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[20]~15                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[20]~81                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[21]~16                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[21]~84                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[22]~18                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[22]~87                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~90                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[24]~19                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[24]~93                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~96                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[26]~20                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[26]~98                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[27]~21                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[27]~101                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[28]~22                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[28]~104                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~107                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[30]~24                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[30]~109                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[31]~25                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[31]~112                  ; 0                 ; 6       ;
;      - cal_flags32:U9_cal_flags32|c~0                                               ; 0                 ; 6       ;
;      - cal_flags32:U9_cal_flags32|v~0                                               ; 0                 ; 6       ;
;      - cal_flags32:U9_cal_flags32|c~1                                               ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~115                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~116                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~117                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~118                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~119                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~120                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~121                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~123                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~125                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~127                   ; 0                 ; 6       ;
; op[1]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[0]~20                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U4_mx2_32bits|y[0]~0                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~22                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~23                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~24                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~29                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~30                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[3]~32                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[4]~35                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[5]~38                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[6]~41                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~44                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[8]~47                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~50                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[10]~52                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~55                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[12]~58                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[13]~61                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[14]~64                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~67                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[16]~70                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~73                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[18]~75                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~78                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[20]~81                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[21]~84                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[22]~87                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~90                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[24]~93                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~96                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[26]~98                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[27]~101                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[28]~104                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~107                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[30]~109                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[31]~112                  ; 0                 ; 6       ;
;      - cal_flags32:U9_cal_flags32|c~1                                               ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~115                   ; 0                 ; 6       ;
; b[0]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[0]~20                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U4_mx2_32bits|y[0]~0                     ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~27                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
; a[0]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[0]~20                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U4_mx2_32bits|y[0]~0                     ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~27                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
; op[2]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[0]~21                    ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~22                    ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~23                    ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~31                    ; 1                 ; 6       ;
;      - cal_flags32:U9_cal_flags32|c~1                                               ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~115                   ; 1                 ; 6       ;
; a[1]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[1]~0                     ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~24                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~28                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
; b[1]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[1]~0                     ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~24                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~28                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
; a[2]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~29                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~30                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
; b[2]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~29                    ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~30                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1                 ; 6       ;
; a[3]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[3]~1                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[3]~2                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[3]~32                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_and4:Co_and4|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
; b[3]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[3]~1                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[3]~2                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[3]~32                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_and4:Co_and4|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
; a[4]                                                                                ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[4]~3                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[4]~35                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and2:C2_and2|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
; b[4]                                                                                ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[4]~3                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[4]~35                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and2:C2_and2|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
; a[5]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[5]~4                     ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[5]~38                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[5]~5                     ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 0                 ; 6       ;
; b[5]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[5]~4                     ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[5]~38                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[5]~5                     ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 0                 ; 6       ;
; a[6]                                                                                ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[6]~6                     ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[6]~41                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 1                 ; 6       ;
; b[6]                                                                                ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[6]~6                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[6]~41                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
; b[7]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~44                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~116                   ; 0                 ; 6       ;
; a[7]                                                                                ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~44                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~116                   ; 0                 ; 6       ;
; a[8]                                                                                ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[8]~7                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[8]~47                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U0_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
; b[8]                                                                                ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[8]~7                     ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[8]~47                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U0_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
; a[9]                                                                                ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~50                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~127                   ; 0                 ; 6       ;
; b[9]                                                                                ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~50                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~127                   ; 0                 ; 6       ;
; a[10]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[10]~8                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[10]~52                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
; b[10]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[10]~8                    ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[10]~52                   ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1                 ; 6       ;
; b[11]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~55                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~117                  ; 0                 ; 6       ;
; a[11]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~55                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~117                  ; 0                 ; 6       ;
; a[12]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[12]~9                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[12]~58                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
; b[12]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[12]~9                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[12]~58                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
; a[13]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[13]~10                   ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[13]~61                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[13]~11                   ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~5                    ; 1                 ; 6       ;
; b[13]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[13]~10                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[13]~61                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[13]~11                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~5                    ; 0                 ; 6       ;
; a[14]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[14]~12                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[14]~64                   ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 1                 ; 6       ;
; b[14]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[14]~12                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[14]~64                   ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 1                 ; 6       ;
; b[15]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~67                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~118                  ; 0                 ; 6       ;
; a[15]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~67                   ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~118                  ; 1                 ; 6       ;
; a[16]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[16]~13                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[16]~70                   ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_and3:C2_and3|y~1                  ; 1                 ; 6       ;
; b[16]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[16]~13                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[16]~70                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_and3:C2_and3|y~1                  ; 0                 ; 6       ;
; a[17]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~73                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~125                  ; 0                 ; 6       ;
; b[17]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~73                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~125                  ; 0                 ; 6       ;
; a[18]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[18]~14                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[18]~75                   ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 1                 ; 6       ;
; b[18]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[18]~14                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[18]~75                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
; b[19]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~78                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~119                  ; 0                 ; 6       ;
; a[19]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~78                   ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~119                  ; 1                 ; 6       ;
; a[20]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[20]~15                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[20]~81                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
; b[20]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[20]~15                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[20]~81                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
; a[21]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[21]~16                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[21]~84                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[21]~17                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 0                 ; 6       ;
; b[21]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[21]~16                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[21]~84                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[21]~17                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 0                 ; 6       ;
; a[22]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[22]~18                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[22]~87                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
; b[22]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[22]~18                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[22]~87                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
; b[23]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~90                   ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~120                  ; 1                 ; 6       ;
; a[23]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~90                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~120                  ; 0                 ; 6       ;
; a[24]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[24]~19                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[24]~93                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~3                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~4       ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C2_and3|y~1                  ; 0                 ; 6       ;
; b[24]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[24]~19                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[24]~93                   ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~3                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~4       ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C2_and3|y~1                  ; 1                 ; 6       ;
; a[25]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~96                   ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~2       ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5|y                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~123                  ; 1                 ; 6       ;
; b[25]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~96                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~2       ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5|y                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~123                  ; 0                 ; 6       ;
; a[26]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~3       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[26]~20                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[26]~98                   ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~1       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C3_and3|y                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 0                 ; 6       ;
; b[26]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~3       ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[26]~20                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[26]~98                   ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~1       ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C3_and3|y                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 1                 ; 6       ;
; a[27]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[27]~21                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[27]~101                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
; b[27]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[27]~21                   ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[27]~101                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 0                 ; 6       ;
; a[28]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[28]~22                   ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[28]~104                  ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2|y~0              ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2|y                ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3|y~0            ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3|y~0            ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~0              ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~0              ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~2              ; 0                 ; 6       ;
; b[28]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[28]~22                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[28]~104                  ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2|y                ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3|y~0            ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3|y~0            ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~2              ; 1                 ; 6       ;
; a[29]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~107                  ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2|y                ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2|y                ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 0                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~1              ; 0                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~4              ; 0                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~121                  ; 0                 ; 6       ;
; b[29]                                                                               ;                   ;         ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~107                  ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2|y                ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2|y                ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~1              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~4              ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~121                  ; 1                 ; 6       ;
; a[30]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[30]~23                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[30]~24                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[30]~109                  ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U2_or2|y                ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~2              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~2              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~2              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~1              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y                ; 1                 ; 6       ;
; b[30]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[30]~23                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[30]~24                   ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[30]~109                  ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~0              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U2_or2|y                ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~2              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~2              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~2              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~1              ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y                ; 1                 ; 6       ;
; a[31]                                                                               ;                   ;         ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[31]~25                   ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~1 ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[31]~112                  ; 1                 ; 6       ;
;      - mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[31]~26                   ; 1                 ; 6       ;
;      - cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~3              ; 1                 ; 6       ;
;      - cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~3              ; 1                 ; 6       ;
; b[31]                                                                               ;                   ;         ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                        ;
+------------------------------------------------------------------------------+---------+
; Name                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------+---------+
; op[0]                                                                        ; 67      ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~23                    ; 56      ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~22                    ; 43      ;
; op[1]                                                                        ; 38      ;
; b[24]                                                                        ; 14      ;
; a[24]                                                                        ; 14      ;
; b[20]                                                                        ; 14      ;
; a[20]                                                                        ; 14      ;
; b[12]                                                                        ; 14      ;
; a[12]                                                                        ; 14      ;
; b[4]                                                                         ; 14      ;
; a[4]                                                                         ; 14      ;
; b[28]                                                                        ; 13      ;
; a[28]                                                                        ; 13      ;
; b[16]                                                                        ; 13      ;
; a[16]                                                                        ; 13      ;
; b[8]                                                                         ; 13      ;
; a[8]                                                                         ; 13      ;
; b[30]                                                                        ; 12      ;
; a[30]                                                                        ; 12      ;
; b[26]                                                                        ; 11      ;
; a[26]                                                                        ; 11      ;
; b[22]                                                                        ; 11      ;
; a[22]                                                                        ; 11      ;
; b[21]                                                                        ; 11      ;
; a[21]                                                                        ; 11      ;
; b[14]                                                                        ; 11      ;
; a[14]                                                                        ; 11      ;
; b[13]                                                                        ; 11      ;
; a[13]                                                                        ; 11      ;
; b[10]                                                                        ; 11      ;
; a[10]                                                                        ; 11      ;
; b[5]                                                                         ; 11      ;
; a[5]                                                                         ; 11      ;
; b[25]                                                                        ; 10      ;
; a[25]                                                                        ; 10      ;
; b[18]                                                                        ; 10      ;
; a[18]                                                                        ; 10      ;
; b[6]                                                                         ; 10      ;
; a[6]                                                                         ; 10      ;
; b[29]                                                                        ; 9       ;
; a[29]                                                                        ; 9       ;
; b[17]                                                                        ; 9       ;
; a[17]                                                                        ; 9       ;
; b[9]                                                                         ; 9       ;
; a[9]                                                                         ; 9       ;
; b[1]                                                                         ; 9       ;
; a[1]                                                                         ; 9       ;
; a[0]                                                                         ; 9       ;
; b[0]                                                                         ; 9       ;
; b[27]                                                                        ; 7       ;
; a[27]                                                                        ; 7       ;
; b[2]                                                                         ; 7       ;
; a[2]                                                                         ; 7       ;
; b[31]                                                                        ; 6       ;
; a[31]                                                                        ; 6       ;
; a[23]                                                                        ; 6       ;
; b[23]                                                                        ; 6       ;
; a[15]                                                                        ; 6       ;
; b[15]                                                                        ; 6       ;
; a[11]                                                                        ; 6       ;
; b[11]                                                                        ; 6       ;
; a[7]                                                                         ; 6       ;
; b[7]                                                                         ; 6       ;
; b[3]                                                                         ; 6       ;
; a[3]                                                                         ; 6       ;
; op[2]                                                                        ; 6       ;
; a[19]                                                                        ; 5       ;
; b[19]                                                                        ; 5       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 5       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y                    ; 5       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 4       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y                    ; 4       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 4       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 4       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y                    ; 4       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 4       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~4                  ; 4       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 4       ;
; cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 4       ;
; cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_and4:Co_and4|y~0                  ; 4       ;
; cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 4       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[31]~114                  ; 3       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~0              ; 3       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3|y~0            ; 3       ;
; cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 3       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 3       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5|y                    ; 3       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 3       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 3       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~5                    ; 3       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 3       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 3       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 3       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y                    ; 3       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 3       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 3       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 3       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 3       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 3       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 3       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~128                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~126                  ; 2       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_and3:C2_and3|y~1                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~124                  ; 2       ;
; cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C2_and3|y~1                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~122                  ; 2       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~3              ; 2       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~3              ; 2       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~2              ; 2       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~0              ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[30]~111                  ; 2       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_and3:C2_and3|y~0            ; 2       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2|y                ; 2       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2|y                ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~108                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[28]~106                  ; 2       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[27]~103                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[26]~100                  ; 2       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 2       ;
; cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~97                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[24]~95                   ; 2       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 2       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~92                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[22]~89                   ; 2       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 2       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~1                  ; 2       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[21]~86                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[20]~83                   ; 2       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~80                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[18]~77                   ; 2       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~1                  ; 2       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 2       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2|y                      ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~74                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[16]~72                   ; 2       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 2       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~69                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[14]~66                   ; 2       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 2       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~1                  ; 2       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[13]~63                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[12]~60                   ; 2       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~57                   ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[10]~54                   ; 2       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 2       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_and5:Co_and5|y~1                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~51                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[8]~49                    ; 2       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 2       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~2                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~46                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[6]~43                    ; 2       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 2       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~1                  ; 2       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_and5:Co_and5|y~0                  ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[5]~40                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[4]~37                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[3]~34                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[3]~2                     ; 2       ;
; cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 2       ;
; cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~31                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~26                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[0]~21                    ; 2       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~127                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~125                  ; 1       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~123                  ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C2_and3|y~0                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~121                  ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y                ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~4              ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~4       ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~120                  ; 1       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~119                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~118                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~117                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~116                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~115                   ; 1       ;
; cal_flags32:U9_cal_flags32|v~1                                               ; 1       ;
; cal_flags32:U9_cal_flags32|c~1                                               ; 1       ;
; cal_flags32:U9_cal_flags32|v~0                                               ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or4:C3_or4|y~1              ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~10                                         ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~9                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~8                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~7                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~6                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~5                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~4                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~3                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~2                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~1                                          ; 1       ;
; cal_flags32:U9_cal_flags32|Equal1~0                                          ; 1       ;
; cal_flags32:U9_cal_flags32|c~0                                               ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~2              ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~1              ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or5:Co_or5|y~2              ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[31]~26                   ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U2_or2|y                ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[31]~113                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[31]~112                  ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~1 ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[31]~25                   ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:U1_or2|y                ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[30]~110                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[30]~109                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[30]~24                   ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[30]~23                   ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or3:C2_or3|y~0              ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[29]~107                  ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|clb4:U4_clb4|_or2:C1_or2|y~0              ; 1       ;
; cla32_ov:U7_sub|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[28]~105                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[28]~104                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[28]~22                   ; 1       ;
; cla32_ov:U6_add|cla4_ov:U7_cla4_ov|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0 ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|clb4:U4_clb4|_and3:C3_and3|y                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[27]~102                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[27]~101                  ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~3                    ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[27]~21                   ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~1       ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[26]~99                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[26]~98                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[26]~20                   ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~3       ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~2       ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[25]~96                   ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[24]~94                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[24]~93                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[24]~19                   ; 1       ;
; cla32_ov:U6_add|cla4:U6_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~91                   ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[23]~90                   ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[22]~88                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[22]~87                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[22]~18                   ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[21]~17                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[21]~85                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[21]~84                   ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[21]~16                   ; 1       ;
; cla32_ov:U7_sub|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[20]~82                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[20]~81                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[20]~15                   ; 1       ;
; cla32_ov:U6_add|cla4:U5_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~79                   ; 1       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[19]~78                   ; 1       ;
; cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[18]~76                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[18]~75                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[18]~14                   ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[17]~73                   ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~4                    ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~2                    ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[16]~71                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[16]~70                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[16]~13                   ; 1       ;
; cla32_ov:U6_add|cla4:U4_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_and5:Co_and5|y~3                  ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~68                   ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[15]~67                   ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[14]~65                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[14]~64                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[14]~12                   ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[13]~11                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[13]~62                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[13]~61                   ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[13]~10                   ; 1       ;
; cla32_ov:U7_sub|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[12]~59                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[12]~58                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[12]~9                    ; 1       ;
; cla32_ov:U6_add|cla4:U3_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~56                   ; 1       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[11]~55                   ; 1       ;
; cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U2_cla4|clb4:U4_clb4|_or2:U0_or2|y                      ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[10]~53                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[10]~52                   ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[10]~8                    ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[9]~50                    ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~3                    ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[8]~48                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[8]~47                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[8]~7                     ; 1       ;
; cla32_ov:U6_add|cla4:U2_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~45                    ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y                      ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_and2:C2_and2|y~0                  ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y~1                    ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[7]~44                    ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|clb4:U4_clb4|_or2:U1_or2|y                      ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[6]~42                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[6]~41                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[6]~6                     ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U2_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or3:C2_or3|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[5]~5                     ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[5]~39                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[5]~38                    ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|clb4:U4_clb4|_or2:C1_or2|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[5]~4                     ; 1       ;
; cla32_ov:U7_sub|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~1                    ; 1       ;
; cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[4]~36                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[4]~35                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[4]~3                     ; 1       ;
; cla32_ov:U6_add|cla4:U1_cla4|fa_v2:U0_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or5:Co_or5|y~0                    ; 1       ;
; cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U7_sub|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~0                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[3]~33                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[3]~32                    ; 1       ;
; cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U3_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; cla32_ov:U6_add|cla4:U0_cla4|clb4:U4_clb4|_or4:C3_or4|y~2                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[3]~1                     ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~30                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~29                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~28                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[2]~27                    ; 1       ;
; cla32_ov:U7_sub|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~25                    ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[1]~24                    ; 1       ;
; cla32_ov:U6_add|cla4:U0_cla4|fa_v2:U1_fa|_xor2:U1_xor2|_or2:U4_or2|y~0       ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U2_mx2_32bits|y[1]~0                     ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U4_mx2_32bits|y[0]~0                     ; 1       ;
; mx8_32bits:U8_mx8_32bits|mx2_32bits:U6_mx2_32bits|y[0]~20                    ; 1       ;
+------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 425 / 197,592 ( < 1 % ) ;
; C16 interconnects           ; 37 / 6,270 ( < 1 % )    ;
; C4 interconnects            ; 272 / 123,120 ( < 1 % ) ;
; Direct links                ; 52 / 197,592 ( < 1 % )  ;
; Global clocks               ; 0 / 16 ( 0 % )          ;
; Local interconnects         ; 199 / 68,416 ( < 1 % )  ;
; R24 interconnects           ; 46 / 5,926 ( < 1 % )    ;
; R4 interconnects            ; 297 / 167,484 ( < 1 % ) ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.31) ; Number of LABs  (Total = 29) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.31) ; Number of LABs  (Total = 29) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 20                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.72) ; Number of LABs  (Total = 29) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 2                            ;
; 5                                               ; 5                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 6                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.62) ; Number of LABs  (Total = 29) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 4                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 4                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896C6 for design "alu32"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AD25
Critical Warning (169085): No exact pin location assignment(s) for 103 pins of 103 total pins
    Info (169086): Pin result[0] not assigned to an exact location on the device
    Info (169086): Pin result[1] not assigned to an exact location on the device
    Info (169086): Pin result[2] not assigned to an exact location on the device
    Info (169086): Pin result[3] not assigned to an exact location on the device
    Info (169086): Pin result[4] not assigned to an exact location on the device
    Info (169086): Pin result[5] not assigned to an exact location on the device
    Info (169086): Pin result[6] not assigned to an exact location on the device
    Info (169086): Pin result[7] not assigned to an exact location on the device
    Info (169086): Pin result[8] not assigned to an exact location on the device
    Info (169086): Pin result[9] not assigned to an exact location on the device
    Info (169086): Pin result[10] not assigned to an exact location on the device
    Info (169086): Pin result[11] not assigned to an exact location on the device
    Info (169086): Pin result[12] not assigned to an exact location on the device
    Info (169086): Pin result[13] not assigned to an exact location on the device
    Info (169086): Pin result[14] not assigned to an exact location on the device
    Info (169086): Pin result[15] not assigned to an exact location on the device
    Info (169086): Pin result[16] not assigned to an exact location on the device
    Info (169086): Pin result[17] not assigned to an exact location on the device
    Info (169086): Pin result[18] not assigned to an exact location on the device
    Info (169086): Pin result[19] not assigned to an exact location on the device
    Info (169086): Pin result[20] not assigned to an exact location on the device
    Info (169086): Pin result[21] not assigned to an exact location on the device
    Info (169086): Pin result[22] not assigned to an exact location on the device
    Info (169086): Pin result[23] not assigned to an exact location on the device
    Info (169086): Pin result[24] not assigned to an exact location on the device
    Info (169086): Pin result[25] not assigned to an exact location on the device
    Info (169086): Pin result[26] not assigned to an exact location on the device
    Info (169086): Pin result[27] not assigned to an exact location on the device
    Info (169086): Pin result[28] not assigned to an exact location on the device
    Info (169086): Pin result[29] not assigned to an exact location on the device
    Info (169086): Pin result[30] not assigned to an exact location on the device
    Info (169086): Pin result[31] not assigned to an exact location on the device
    Info (169086): Pin c not assigned to an exact location on the device
    Info (169086): Pin n not assigned to an exact location on the device
    Info (169086): Pin z not assigned to an exact location on the device
    Info (169086): Pin v not assigned to an exact location on the device
    Info (169086): Pin op[0] not assigned to an exact location on the device
    Info (169086): Pin op[1] not assigned to an exact location on the device
    Info (169086): Pin b[0] not assigned to an exact location on the device
    Info (169086): Pin a[0] not assigned to an exact location on the device
    Info (169086): Pin op[2] not assigned to an exact location on the device
    Info (169086): Pin a[1] not assigned to an exact location on the device
    Info (169086): Pin b[1] not assigned to an exact location on the device
    Info (169086): Pin a[2] not assigned to an exact location on the device
    Info (169086): Pin b[2] not assigned to an exact location on the device
    Info (169086): Pin a[3] not assigned to an exact location on the device
    Info (169086): Pin b[3] not assigned to an exact location on the device
    Info (169086): Pin a[4] not assigned to an exact location on the device
    Info (169086): Pin b[4] not assigned to an exact location on the device
    Info (169086): Pin a[5] not assigned to an exact location on the device
    Info (169086): Pin b[5] not assigned to an exact location on the device
    Info (169086): Pin a[6] not assigned to an exact location on the device
    Info (169086): Pin b[6] not assigned to an exact location on the device
    Info (169086): Pin b[7] not assigned to an exact location on the device
    Info (169086): Pin a[7] not assigned to an exact location on the device
    Info (169086): Pin a[8] not assigned to an exact location on the device
    Info (169086): Pin b[8] not assigned to an exact location on the device
    Info (169086): Pin a[9] not assigned to an exact location on the device
    Info (169086): Pin b[9] not assigned to an exact location on the device
    Info (169086): Pin a[10] not assigned to an exact location on the device
    Info (169086): Pin b[10] not assigned to an exact location on the device
    Info (169086): Pin b[11] not assigned to an exact location on the device
    Info (169086): Pin a[11] not assigned to an exact location on the device
    Info (169086): Pin a[12] not assigned to an exact location on the device
    Info (169086): Pin b[12] not assigned to an exact location on the device
    Info (169086): Pin a[13] not assigned to an exact location on the device
    Info (169086): Pin b[13] not assigned to an exact location on the device
    Info (169086): Pin a[14] not assigned to an exact location on the device
    Info (169086): Pin b[14] not assigned to an exact location on the device
    Info (169086): Pin b[15] not assigned to an exact location on the device
    Info (169086): Pin a[15] not assigned to an exact location on the device
    Info (169086): Pin a[16] not assigned to an exact location on the device
    Info (169086): Pin b[16] not assigned to an exact location on the device
    Info (169086): Pin a[17] not assigned to an exact location on the device
    Info (169086): Pin b[17] not assigned to an exact location on the device
    Info (169086): Pin a[18] not assigned to an exact location on the device
    Info (169086): Pin b[18] not assigned to an exact location on the device
    Info (169086): Pin b[19] not assigned to an exact location on the device
    Info (169086): Pin a[19] not assigned to an exact location on the device
    Info (169086): Pin a[20] not assigned to an exact location on the device
    Info (169086): Pin b[20] not assigned to an exact location on the device
    Info (169086): Pin a[21] not assigned to an exact location on the device
    Info (169086): Pin b[21] not assigned to an exact location on the device
    Info (169086): Pin a[22] not assigned to an exact location on the device
    Info (169086): Pin b[22] not assigned to an exact location on the device
    Info (169086): Pin b[23] not assigned to an exact location on the device
    Info (169086): Pin a[23] not assigned to an exact location on the device
    Info (169086): Pin a[24] not assigned to an exact location on the device
    Info (169086): Pin b[24] not assigned to an exact location on the device
    Info (169086): Pin a[25] not assigned to an exact location on the device
    Info (169086): Pin b[25] not assigned to an exact location on the device
    Info (169086): Pin a[26] not assigned to an exact location on the device
    Info (169086): Pin b[26] not assigned to an exact location on the device
    Info (169086): Pin a[27] not assigned to an exact location on the device
    Info (169086): Pin b[27] not assigned to an exact location on the device
    Info (169086): Pin a[28] not assigned to an exact location on the device
    Info (169086): Pin b[28] not assigned to an exact location on the device
    Info (169086): Pin a[29] not assigned to an exact location on the device
    Info (169086): Pin b[29] not assigned to an exact location on the device
    Info (169086): Pin a[30] not assigned to an exact location on the device
    Info (169086): Pin b[30] not assigned to an exact location on the device
    Info (169086): Pin a[31] not assigned to an exact location on the device
    Info (169086): Pin b[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'alu32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 103 (unused VREF, 3.3V VCCIO, 67 input, 36 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  77 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X72_Y39 to location X83_Y51
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.13 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 36 output pins without output pin load capacitance assignment
    Info (306007): Pin "result[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "c" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "v" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/starh/assignment/alu32/output_files/alu32.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 875 megabytes
    Info: Processing ended: Thu Sep 21 23:01:02 2017
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/starh/assignment/alu32/output_files/alu32.fit.smsg.


