# AC2: Laboratorio 1

- make build: usando verilator, genera el simulador del modulo full adder (full_adder.sv) bajo el banco de pruebas ft_full_adder.sv
- make sim: Ejecuta el simulador, mostrando por terminal los diferentes aserciones de verificación colocadas en el banco de prueba. Tambien genera el waveform.vcd con las diferentes formas de onda de las diferentes señales internas del modulo
- make view: Abre el GTKWave cargando el fichero waveform.vcd y la configuración gtkwave_setup.gtkw

