TimeQuest Timing Analyzer report for TEI_GRUPO17
Tue Jul 22 16:53:21 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'IenA'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'IenB'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'IenA'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'IenB'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'IenA'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'IenB'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Slow Corner Signal Integrity Metrics
 69. Fast Corner Signal Integrity Metrics
 70. Setup Transfers
 71. Hold Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; IenA       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IenA } ;
; IenB       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IenB } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


--------------------------------------
; Slow 1200mV 85C Model Fmax Summary ;
--------------------------------------
No paths to report.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 0.176 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -26.000                          ;
; IenA  ; -3.000 ; -3.000                           ;
; IenB  ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                              ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.208     ; 0.091      ;
; 0.176 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.208     ; 0.091      ;
; 0.177 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.207     ; 0.091      ;
; 0.177 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.207     ; 0.091      ;
; 0.184 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.200     ; 0.091      ;
; 0.184 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.200     ; 0.091      ;
; 0.185 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.199     ; 0.091      ;
; 0.185 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.199     ; 0.091      ;
; 0.185 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.199     ; 0.091      ;
; 0.185 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.199     ; 0.091      ;
; 0.186 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.198     ; 0.091      ;
; 0.186 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.198     ; 0.091      ;
; 0.187 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.187 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.187 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.187 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.197     ; 0.091      ;
; 0.188 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.196     ; 0.091      ;
; 0.188 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.196     ; 0.091      ;
; 0.195 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.189     ; 0.091      ;
; 0.196 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.188     ; 0.091      ;
; 0.196 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.188     ; 0.091      ;
; 0.204 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.180     ; 0.091      ;
; 0.212 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.172     ; 0.091      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.041     ; 0.059      ;
; 0.411 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.049     ; 0.059      ;
; 0.418 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.056     ; 0.059      ;
; 0.419 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.057     ; 0.059      ;
; 0.420 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.058     ; 0.059      ;
; 0.427 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.065     ; 0.059      ;
; 0.427 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.065     ; 0.059      ;
; 0.427 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.065     ; 0.059      ;
; 0.428 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.066     ; 0.059      ;
; 0.428 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.066     ; 0.059      ;
; 0.428 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.066     ; 0.059      ;
; 0.429 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.067     ; 0.059      ;
; 0.429 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.067     ; 0.059      ;
; 0.430 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.068     ; 0.059      ;
; 0.430 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.068     ; 0.059      ;
; 0.431 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.069     ; 0.059      ;
; 0.431 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.069     ; 0.059      ;
; 0.431 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.069     ; 0.059      ;
; 0.431 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.069     ; 0.059      ;
; 0.437 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.075     ; 0.059      ;
; 0.438 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.076     ; 0.059      ;
; 0.438 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.076     ; 0.059      ;
; 0.439 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.077     ; 0.059      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IenA'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.659  ; 0.659        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IenB'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.659  ; 0.659        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.685  ; 0.685        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.702 ; 3.118 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 2.466 ; 2.880 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 2.587 ; 3.018 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 2.493 ; 2.914 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 2.348 ; 2.779 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 2.297 ; 2.719 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 2.139 ; 2.567 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 2.585 ; 3.018 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 2.702 ; 3.118 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 2.177 ; 2.594 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.438 ; 2.840 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 2.205 ; 2.616 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.734 ; 3.151 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 2.715 ; 3.137 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.372 ; 2.809 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 2.449 ; 2.871 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 2.601 ; 3.024 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 2.687 ; 3.110 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 2.734 ; 3.151 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 2.351 ; 2.760 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 2.377 ; 2.798 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 2.247 ; 2.667 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 2.397 ; 2.798 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 2.184 ; 2.599 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 2.382 ; 2.797 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -1.211 ; -1.629 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -1.403 ; -1.809 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -1.522 ; -1.943 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -1.539 ; -1.934 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -1.344 ; -1.754 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -1.239 ; -1.653 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -1.211 ; -1.629 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -1.433 ; -1.856 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -1.427 ; -1.834 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -1.253 ; -1.660 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -1.499 ; -1.892 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -1.281 ; -1.684 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; -1.261 ; -1.667 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -1.768 ; -2.181 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -1.581 ; -1.992 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -1.524 ; -1.926 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -1.661 ; -2.075 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -1.536 ; -1.950 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -1.788 ; -2.195 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -1.422 ; -1.821 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -1.445 ; -1.857 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -1.316 ; -1.727 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -1.464 ; -1.857 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; -1.261 ; -1.667 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -1.449 ; -1.856 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 9.666 ; 9.939 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.964 ; 5.976 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 6.044 ; 6.013 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.343 ; 6.283 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 7.108 ; 7.099 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 7.529 ; 7.470 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 7.931 ; 7.920 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 8.592 ; 8.635 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 9.666 ; 9.939 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.972 ; 5.911 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 6.099 ; 6.050 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 7.183 ; 7.147 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 7.376 ; 7.365 ; Rise       ; CLK             ;
; C             ; CLK        ; 7.300 ; 7.372 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 9.677 ; 9.948 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.965 ; 5.988 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 6.044 ; 6.013 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 6.313 ; 6.253 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 7.343 ; 7.327 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 7.871 ; 7.830 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 8.310 ; 8.322 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 8.592 ; 8.635 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 9.677 ; 9.948 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.972 ; 5.911 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 6.099 ; 6.050 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 7.173 ; 7.137 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 7.366 ; 7.355 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 5.124 ; 5.086 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.344 ; 5.377 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.358 ; 5.304 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 5.411 ; 5.387 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 5.389 ; 5.428 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 5.124 ; 5.086 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 5.193 ; 5.153 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 5.330 ; 5.341 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 6.578 ; 6.644 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.387 ; 5.361 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 5.337 ; 5.324 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 5.548 ; 5.492 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 5.315 ; 5.296 ; Rise       ; CLK             ;
; C             ; CLK        ; 5.319 ; 5.360 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 5.305 ; 5.286 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.346 ; 5.390 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.358 ; 5.304 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 5.381 ; 5.357 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 5.615 ; 5.647 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 5.452 ; 5.431 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 5.557 ; 5.539 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 5.330 ; 5.341 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 6.588 ; 6.652 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.387 ; 5.361 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 5.337 ; 5.324 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 5.538 ; 5.482 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 5.305 ; 5.286 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 6.617 ; 6.617 ; 7.144 ; 7.053 ;
; OenSUM     ; BidirBus[1]  ; 5.837 ; 5.837 ; 6.307 ; 6.216 ;
; OenSUM     ; BidirBus[2]  ; 6.647 ; 6.647 ; 7.174 ; 7.083 ;
; OenSUM     ; BidirBus[3]  ; 6.102 ; 6.102 ; 6.631 ; 6.540 ;
; OenSUM     ; BidirBus[4]  ; 6.092 ; 6.092 ; 6.621 ; 6.530 ;
; OenSUM     ; BidirBus[5]  ; 6.092 ; 6.092 ; 6.621 ; 6.530 ;
; OenSUM     ; BidirBus[6]  ; 5.837 ; 5.837 ; 6.307 ; 6.216 ;
; OenSUM     ; BidirBus[7]  ; 5.713 ; 5.713 ; 6.136 ; 6.045 ;
; OenSUM     ; BidirBus[8]  ; 6.065 ; 6.065 ; 6.543 ; 6.452 ;
; OenSUM     ; BidirBus[9]  ; 6.108 ; 6.108 ; 6.592 ; 6.501 ;
; OenSUM     ; BidirBus[10] ; 6.085 ; 6.085 ; 6.563 ; 6.472 ;
; OenSUM     ; BidirBus[11] ; 6.108 ; 6.108 ; 6.592 ; 6.501 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 6.275 ; 6.275 ; 6.797 ; 6.789 ;
; OenSUM     ; BidirBus[1]  ; 5.526 ; 5.526 ; 5.993 ; 5.985 ;
; OenSUM     ; BidirBus[2]  ; 6.305 ; 6.305 ; 6.827 ; 6.819 ;
; OenSUM     ; BidirBus[3]  ; 5.780 ; 5.780 ; 6.304 ; 6.296 ;
; OenSUM     ; BidirBus[4]  ; 5.770 ; 5.770 ; 6.294 ; 6.286 ;
; OenSUM     ; BidirBus[5]  ; 5.770 ; 5.770 ; 6.294 ; 6.286 ;
; OenSUM     ; BidirBus[6]  ; 5.526 ; 5.526 ; 5.993 ; 5.985 ;
; OenSUM     ; BidirBus[7]  ; 5.407 ; 5.407 ; 5.829 ; 5.821 ;
; OenSUM     ; BidirBus[8]  ; 5.745 ; 5.745 ; 6.219 ; 6.211 ;
; OenSUM     ; BidirBus[9]  ; 5.787 ; 5.787 ; 6.267 ; 6.259 ;
; OenSUM     ; BidirBus[10] ; 5.765 ; 5.765 ; 6.239 ; 6.231 ;
; OenSUM     ; BidirBus[11] ; 5.787 ; 5.787 ; 6.267 ; 6.259 ;
+------------+--------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


-------------------------------------
; Slow 1200mV 0C Model Fmax Summary ;
-------------------------------------
No paths to report.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.206 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.412 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -26.000                         ;
; IenA  ; -3.000 ; -3.000                          ;
; IenB  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.206 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.191     ; 0.078      ;
; 0.207 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.190     ; 0.078      ;
; 0.207 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.190     ; 0.078      ;
; 0.208 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.189     ; 0.078      ;
; 0.215 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.215 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.215 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.215 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.215 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.182     ; 0.078      ;
; 0.216 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.181     ; 0.078      ;
; 0.216 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.181     ; 0.078      ;
; 0.216 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.181     ; 0.078      ;
; 0.216 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.181     ; 0.078      ;
; 0.217 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.217 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.217 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.217 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.180     ; 0.078      ;
; 0.218 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.179     ; 0.078      ;
; 0.224 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.173     ; 0.078      ;
; 0.226 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.171     ; 0.078      ;
; 0.226 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.171     ; 0.078      ;
; 0.232 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.165     ; 0.078      ;
; 0.240 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.157     ; 0.078      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.412 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.043     ; 0.053      ;
; 0.421 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.052     ; 0.053      ;
; 0.426 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.057     ; 0.053      ;
; 0.426 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.057     ; 0.053      ;
; 0.427 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.058     ; 0.053      ;
; 0.434 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.434 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.434 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.065     ; 0.053      ;
; 0.435 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.066     ; 0.053      ;
; 0.435 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.066     ; 0.053      ;
; 0.435 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.066     ; 0.053      ;
; 0.436 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.436 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.436 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.436 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.436 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.436 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.067     ; 0.053      ;
; 0.437 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.068     ; 0.053      ;
; 0.437 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.068     ; 0.053      ;
; 0.443 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.074     ; 0.053      ;
; 0.444 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.075     ; 0.053      ;
; 0.444 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.075     ; 0.053      ;
; 0.445 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.076     ; 0.053      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IenA'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IenB'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.337 ; 2.681 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 2.127 ; 2.464 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 2.233 ; 2.595 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 2.159 ; 2.496 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 2.029 ; 2.379 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 1.969 ; 2.320 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 1.829 ; 2.188 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 2.231 ; 2.603 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 2.337 ; 2.681 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 1.863 ; 2.218 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.102 ; 2.442 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 1.882 ; 2.235 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.374 ; 2.706 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 2.363 ; 2.693 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.060 ; 2.409 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 2.124 ; 2.469 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 2.261 ; 2.593 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 2.328 ; 2.681 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 2.374 ; 2.706 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 2.032 ; 2.370 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 2.054 ; 2.397 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 1.927 ; 2.285 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 2.070 ; 2.409 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 1.868 ; 2.221 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 2.056 ; 2.398 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -1.009 ; -1.360 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -1.192 ; -1.521 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -1.294 ; -1.647 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -1.313 ; -1.633 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -1.129 ; -1.464 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -1.036 ; -1.379 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -1.009 ; -1.360 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -1.211 ; -1.574 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -1.212 ; -1.548 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -1.046 ; -1.392 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -1.271 ; -1.603 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -1.068 ; -1.413 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; -1.053 ; -1.398 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -1.526 ; -1.849 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -1.350 ; -1.681 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -1.297 ; -1.628 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -1.433 ; -1.757 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -1.308 ; -1.652 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -1.536 ; -1.861 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -1.210 ; -1.541 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -1.232 ; -1.567 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -1.106 ; -1.456 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -1.245 ; -1.577 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; -1.053 ; -1.398 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -1.234 ; -1.568 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 9.026 ; 9.149 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.643 ; 5.586 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.684 ; 5.628 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 5.948 ; 5.866 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 6.611 ; 6.610 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 6.979 ; 6.910 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 7.346 ; 7.314 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 7.940 ; 7.956 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 9.026 ; 9.149 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.620 ; 5.540 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 5.720 ; 5.657 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 6.704 ; 6.626 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 6.853 ; 6.819 ; Rise       ; CLK             ;
; C             ; CLK        ; 6.863 ; 6.831 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 9.038 ; 9.156 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.648 ; 5.594 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.684 ; 5.628 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 5.918 ; 5.836 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 6.834 ; 6.819 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 7.303 ; 7.244 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 7.701 ; 7.680 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 7.940 ; 7.956 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 9.038 ; 9.156 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.620 ; 5.540 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 5.720 ; 5.657 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 6.694 ; 6.616 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 6.843 ; 6.809 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 4.863 ; 4.809 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.072 ; 5.073 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 5.088 ; 5.011 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 5.130 ; 5.086 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 5.103 ; 5.124 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 4.863 ; 4.809 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 4.935 ; 4.877 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 5.064 ; 5.052 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 6.223 ; 6.221 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.110 ; 5.062 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 5.067 ; 5.038 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 5.280 ; 5.194 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 5.044 ; 5.010 ; Rise       ; CLK             ;
; C             ; CLK        ; 5.053 ; 5.049 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 5.034 ; 5.000 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.078 ; 5.081 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 5.088 ; 5.011 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 5.100 ; 5.056 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 5.318 ; 5.325 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 5.174 ; 5.129 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 5.276 ; 5.229 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 5.064 ; 5.052 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 6.233 ; 6.227 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.110 ; 5.062 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 5.067 ; 5.038 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 5.270 ; 5.184 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 5.034 ; 5.000 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 6.080 ; 6.082 ; 6.517 ; 6.517 ;
; OenSUM     ; BidirBus[1]  ; 5.359 ; 5.361 ; 5.758 ; 5.758 ;
; OenSUM     ; BidirBus[2]  ; 6.110 ; 6.112 ; 6.547 ; 6.547 ;
; OenSUM     ; BidirBus[3]  ; 5.610 ; 5.612 ; 6.057 ; 6.057 ;
; OenSUM     ; BidirBus[4]  ; 5.600 ; 5.602 ; 6.047 ; 6.047 ;
; OenSUM     ; BidirBus[5]  ; 5.600 ; 5.602 ; 6.047 ; 6.047 ;
; OenSUM     ; BidirBus[6]  ; 5.359 ; 5.361 ; 5.758 ; 5.758 ;
; OenSUM     ; BidirBus[7]  ; 5.243 ; 5.245 ; 5.619 ; 5.619 ;
; OenSUM     ; BidirBus[8]  ; 5.570 ; 5.572 ; 5.969 ; 5.969 ;
; OenSUM     ; BidirBus[9]  ; 5.610 ; 5.612 ; 6.020 ; 6.020 ;
; OenSUM     ; BidirBus[10] ; 5.590 ; 5.592 ; 5.989 ; 5.989 ;
; OenSUM     ; BidirBus[11] ; 5.610 ; 5.612 ; 6.020 ; 6.020 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 5.554 ; 5.554 ; 6.079 ; 5.978 ;
; OenSUM     ; BidirBus[1]  ; 4.862 ; 4.862 ; 5.350 ; 5.249 ;
; OenSUM     ; BidirBus[2]  ; 5.584 ; 5.584 ; 6.109 ; 6.008 ;
; OenSUM     ; BidirBus[3]  ; 5.103 ; 5.103 ; 5.637 ; 5.536 ;
; OenSUM     ; BidirBus[4]  ; 5.093 ; 5.093 ; 5.627 ; 5.526 ;
; OenSUM     ; BidirBus[5]  ; 5.093 ; 5.093 ; 5.627 ; 5.526 ;
; OenSUM     ; BidirBus[6]  ; 4.862 ; 4.862 ; 5.350 ; 5.249 ;
; OenSUM     ; BidirBus[7]  ; 4.751 ; 4.751 ; 5.217 ; 5.116 ;
; OenSUM     ; BidirBus[8]  ; 5.064 ; 5.064 ; 5.553 ; 5.452 ;
; OenSUM     ; BidirBus[9]  ; 5.103 ; 5.103 ; 5.601 ; 5.500 ;
; OenSUM     ; BidirBus[10] ; 5.084 ; 5.084 ; 5.573 ; 5.472 ;
; OenSUM     ; BidirBus[11] ; 5.103 ; 5.103 ; 5.601 ; 5.500 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.002 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.720 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -27.397                         ;
; IenA  ; -3.000 ; -3.000                          ;
; IenB  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                               ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.002 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; 0.500        ; -0.415     ; 0.050      ;
; 0.002 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; 0.500        ; -0.415     ; 0.050      ;
; 0.003 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; 0.500        ; -0.414     ; 0.050      ;
; 0.003 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; 0.500        ; -0.414     ; 0.050      ;
; 0.006 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; 0.500        ; -0.411     ; 0.050      ;
; 0.007 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.007 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; 0.500        ; -0.410     ; 0.050      ;
; 0.011 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; 0.500        ; -0.406     ; 0.050      ;
; 0.011 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; 0.500        ; -0.406     ; 0.050      ;
; 0.011 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; 0.500        ; -0.406     ; 0.050      ;
; 0.012 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; 0.500        ; -0.405     ; 0.050      ;
; 0.012 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; 0.500        ; -0.405     ; 0.050      ;
; 0.012 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; 0.500        ; -0.405     ; 0.050      ;
; 0.012 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; 0.500        ; -0.405     ; 0.050      ;
; 0.013 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; 0.500        ; -0.404     ; 0.050      ;
; 0.017 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; 0.500        ; -0.400     ; 0.050      ;
; 0.018 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; 0.500        ; -0.399     ; 0.050      ;
; 0.018 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; 0.500        ; -0.399     ; 0.050      ;
; 0.018 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; 0.500        ; -0.399     ; 0.050      ;
; 0.026 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; 0.500        ; -0.391     ; 0.050      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.720 ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ; reg_12bits:inst2|reg_1bit:inst10|inst4 ; IenB         ; CLK         ; -0.500       ; -0.313     ; 0.031      ;
; 0.729 ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ; reg_12bits:inst1|reg_1bit:inst11|inst4 ; IenA         ; CLK         ; -0.500       ; -0.322     ; 0.031      ;
; 0.729 ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ; reg_12bits:inst2|reg_1bit:inst5|inst4  ; IenB         ; CLK         ; -0.500       ; -0.322     ; 0.031      ;
; 0.729 ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ; reg_12bits:inst2|reg_1bit:inst3|inst4  ; IenB         ; CLK         ; -0.500       ; -0.322     ; 0.031      ;
; 0.730 ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ; reg_12bits:inst2|reg_1bit:inst4|inst4  ; IenB         ; CLK         ; -0.500       ; -0.323     ; 0.031      ;
; 0.734 ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ; reg_12bits:inst2|reg_1bit:inst2|inst4  ; IenB         ; CLK         ; -0.500       ; -0.327     ; 0.031      ;
; 0.734 ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ; reg_12bits:inst2|reg_1bit:inst1|inst4  ; IenB         ; CLK         ; -0.500       ; -0.327     ; 0.031      ;
; 0.734 ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ; reg_12bits:inst2|reg_1bit:inst9|inst4  ; IenB         ; CLK         ; -0.500       ; -0.327     ; 0.031      ;
; 0.735 ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ; reg_12bits:inst2|reg_1bit:inst|inst4   ; IenB         ; CLK         ; -0.500       ; -0.328     ; 0.031      ;
; 0.735 ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ; reg_12bits:inst2|reg_1bit:inst7|inst4  ; IenB         ; CLK         ; -0.500       ; -0.328     ; 0.031      ;
; 0.735 ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ; reg_12bits:inst2|reg_1bit:inst8|inst4  ; IenB         ; CLK         ; -0.500       ; -0.328     ; 0.031      ;
; 0.736 ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ; reg_12bits:inst2|reg_1bit:inst6|inst4  ; IenB         ; CLK         ; -0.500       ; -0.329     ; 0.031      ;
; 0.736 ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ; reg_12bits:inst2|reg_1bit:inst11|inst4 ; IenB         ; CLK         ; -0.500       ; -0.329     ; 0.031      ;
; 0.739 ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ; reg_12bits:inst1|reg_1bit:inst2|inst4  ; IenA         ; CLK         ; -0.500       ; -0.332     ; 0.031      ;
; 0.739 ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ; reg_12bits:inst1|reg_1bit:inst1|inst4  ; IenA         ; CLK         ; -0.500       ; -0.332     ; 0.031      ;
; 0.740 ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ; reg_12bits:inst1|reg_1bit:inst|inst4   ; IenA         ; CLK         ; -0.500       ; -0.333     ; 0.031      ;
; 0.740 ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ; reg_12bits:inst1|reg_1bit:inst9|inst4  ; IenA         ; CLK         ; -0.500       ; -0.333     ; 0.031      ;
; 0.740 ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ; reg_12bits:inst1|reg_1bit:inst8|inst4  ; IenA         ; CLK         ; -0.500       ; -0.333     ; 0.031      ;
; 0.740 ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ; reg_12bits:inst1|reg_1bit:inst10|inst4 ; IenA         ; CLK         ; -0.500       ; -0.333     ; 0.031      ;
; 0.743 ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ; reg_12bits:inst1|reg_1bit:inst5|inst4  ; IenA         ; CLK         ; -0.500       ; -0.336     ; 0.031      ;
; 0.744 ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ; reg_12bits:inst1|reg_1bit:inst6|inst4  ; IenA         ; CLK         ; -0.500       ; -0.337     ; 0.031      ;
; 0.744 ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ; reg_12bits:inst1|reg_1bit:inst4|inst4  ; IenA         ; CLK         ; -0.500       ; -0.337     ; 0.031      ;
; 0.745 ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ; reg_12bits:inst1|reg_1bit:inst3|inst4  ; IenA         ; CLK         ; -0.500       ; -0.338     ; 0.031      ;
+-------+------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst11|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst10|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst2|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst8|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst9|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst|inst4|clk                   ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst10|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst11|inst4|clk                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst1|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst2|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst6|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst7|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst8|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst9|inst4|clk                  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst|inst4|clk                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst3|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst4|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst5|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst6|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst3|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst4|inst4|clk                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|inst5|inst4|clk                  ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                            ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                            ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst3|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst4|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst5|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst6|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst3|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst4|inst4  ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst5|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst10|inst4 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst1|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst2|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst8|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst9|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst|inst4   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst11|inst4 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst1|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst2|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst6|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst7|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst8|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst9|inst4  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst|inst4   ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst1|reg_1bit:inst11|inst4 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; reg_12bits:inst2|reg_1bit:inst10|inst4 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]              ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IenA'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenA  ; Rise       ; IenA                                     ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenA  ; Rise       ; IenA~input|i                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|inclk[0]               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~inputclkctrl|outclk                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; IenA~input|o                             ;
; 0.894  ; 0.894        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst11|inst2~1 ;
; 0.895  ; 0.895        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst2|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst1|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst5|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst8|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst9|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst|inst2~1   ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst10|inst2~1 ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst3|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst4|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenA  ; Fall       ; reg_12bits:inst1|reg_1bit:inst6|inst2~1  ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst11|inst2~1|datad               ;
; 0.899  ; 0.899        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst2|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst1|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst5|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst8|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst9|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst|inst2~1|datad                 ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst10|inst2~1|datad               ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst3|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst4|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenA  ; Rise       ; inst1|inst6|inst2~1|datad                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IenB'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IenB  ; Rise       ; IenB                                     ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.099  ; 0.099        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.103  ; 0.103        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IenB  ; Rise       ; IenB~input|i                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|inclk[0]               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~inputclkctrl|outclk                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; IenB~input|o                             ;
; 0.894  ; 0.894        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst10|inst2~1 ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst3|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst4|inst2~1  ;
; 0.896  ; 0.896        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst5|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst11|inst2~1 ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst1|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst2|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst6|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst7|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst8|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst9|inst2~1  ;
; 0.897  ; 0.897        ; 0.000          ; Low Pulse Width  ; IenB  ; Fall       ; reg_12bits:inst2|reg_1bit:inst|inst2~1   ;
; 0.898  ; 0.898        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst10|inst2~1|datad               ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst3|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst4|inst2~1|datad                ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst5|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst11|inst2~1|datad               ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst1|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst2|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst6|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst7|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst8|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst9|inst2~1|datad                ;
; 0.901  ; 0.901        ; 0.000          ; High Pulse Width ; IenB  ; Rise       ; inst2|inst|inst2~1|datad                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 1.229 ; 1.803 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 1.097 ; 1.671 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 1.177 ; 1.755 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 1.118 ; 1.711 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 1.037 ; 1.617 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 0.996 ; 1.568 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 0.904 ; 1.474 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 1.209 ; 1.799 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 1.229 ; 1.803 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 0.931 ; 1.492 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 1.073 ; 1.648 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 0.941 ; 1.501 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 1.250 ; 1.840 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 1.248 ; 1.838 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 1.040 ; 1.628 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 1.084 ; 1.671 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 1.169 ; 1.765 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 1.250 ; 1.838 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 1.250 ; 1.840 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 1.034 ; 1.604 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 1.043 ; 1.625 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 0.967 ; 1.542 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 1.053 ; 1.627 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 0.937 ; 1.498 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 1.045 ; 1.621 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -0.389 ; -0.951 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -0.499 ; -1.066 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -0.575 ; -1.145 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -0.588 ; -1.159 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -0.464 ; -1.028 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -0.401 ; -0.965 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -0.389 ; -0.951 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -0.548 ; -1.129 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -0.511 ; -1.077 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -0.415 ; -0.969 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -0.551 ; -1.118 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -0.426 ; -0.979 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; -0.422 ; -0.976 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -0.720 ; -1.302 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -0.605 ; -1.172 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -0.568 ; -1.138 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -0.645 ; -1.233 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -0.586 ; -1.166 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -0.721 ; -1.303 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -0.515 ; -1.078 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -0.524 ; -1.097 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -0.451 ; -1.018 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -0.532 ; -1.099 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; -0.422 ; -0.976 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -0.526 ; -1.094 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 5.475 ; 5.892 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.436 ; 3.548 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.528 ; 3.575 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.698 ; 3.725 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 4.158 ; 4.196 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 4.359 ; 4.367 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 4.569 ; 4.613 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 4.968 ; 5.039 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 5.475 ; 5.892 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 3.496 ; 3.527 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.567 ; 3.591 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 4.199 ; 4.241 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 4.290 ; 4.334 ; Rise       ; CLK             ;
; C             ; CLK        ; 4.152 ; 4.344 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 5.475 ; 5.893 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.456 ; 3.572 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.528 ; 3.575 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 3.668 ; 3.695 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 4.290 ; 4.351 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 4.563 ; 4.611 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 4.796 ; 4.884 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 4.968 ; 5.039 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 5.475 ; 5.893 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 3.496 ; 3.527 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 3.567 ; 3.591 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 4.189 ; 4.231 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 4.280 ; 4.324 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 2.996 ; 3.024 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.114 ; 3.201 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.130 ; 3.169 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.170 ; 3.211 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 3.178 ; 3.246 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 2.996 ; 3.024 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 3.032 ; 3.062 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 3.133 ; 3.189 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 3.824 ; 4.053 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 3.146 ; 3.191 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.110 ; 3.148 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 3.226 ; 3.266 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 3.100 ; 3.134 ; Rise       ; CLK             ;
; C             ; CLK        ; 3.106 ; 3.194 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 3.090 ; 3.124 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.134 ; 3.225 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.130 ; 3.169 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 3.140 ; 3.181 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 3.305 ; 3.395 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 3.193 ; 3.258 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 3.250 ; 3.321 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 3.133 ; 3.189 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 3.823 ; 4.053 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 3.146 ; 3.191 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 3.110 ; 3.148 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 3.216 ; 3.256 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 3.090 ; 3.124 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 4.704 ; 4.701 ; 5.396 ; 5.396 ;
; OenSUM     ; BidirBus[1]  ; 4.235 ; 4.232 ; 4.847 ; 4.847 ;
; OenSUM     ; BidirBus[2]  ; 4.734 ; 4.731 ; 5.426 ; 5.426 ;
; OenSUM     ; BidirBus[3]  ; 4.418 ; 4.415 ; 5.084 ; 5.084 ;
; OenSUM     ; BidirBus[4]  ; 4.408 ; 4.405 ; 5.074 ; 5.074 ;
; OenSUM     ; BidirBus[5]  ; 4.408 ; 4.405 ; 5.074 ; 5.074 ;
; OenSUM     ; BidirBus[6]  ; 4.235 ; 4.232 ; 4.847 ; 4.847 ;
; OenSUM     ; BidirBus[7]  ; 4.160 ; 4.157 ; 4.751 ; 4.751 ;
; OenSUM     ; BidirBus[8]  ; 4.362 ; 4.359 ; 5.002 ; 5.002 ;
; OenSUM     ; BidirBus[9]  ; 4.385 ; 4.382 ; 5.027 ; 5.027 ;
; OenSUM     ; BidirBus[10] ; 4.382 ; 4.379 ; 5.022 ; 5.022 ;
; OenSUM     ; BidirBus[11] ; 4.385 ; 4.382 ; 5.027 ; 5.027 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 3.771 ; 3.771 ; 4.516 ; 4.450 ;
; OenSUM     ; BidirBus[1]  ; 3.321 ; 3.321 ; 3.989 ; 3.923 ;
; OenSUM     ; BidirBus[2]  ; 3.801 ; 3.801 ; 4.546 ; 4.480 ;
; OenSUM     ; BidirBus[3]  ; 3.496 ; 3.496 ; 4.217 ; 4.151 ;
; OenSUM     ; BidirBus[4]  ; 3.486 ; 3.486 ; 4.207 ; 4.141 ;
; OenSUM     ; BidirBus[5]  ; 3.486 ; 3.486 ; 4.207 ; 4.141 ;
; OenSUM     ; BidirBus[6]  ; 3.321 ; 3.321 ; 3.989 ; 3.923 ;
; OenSUM     ; BidirBus[7]  ; 3.249 ; 3.249 ; 3.897 ; 3.831 ;
; OenSUM     ; BidirBus[8]  ; 3.442 ; 3.442 ; 4.138 ; 4.072 ;
; OenSUM     ; BidirBus[9]  ; 3.465 ; 3.465 ; 4.162 ; 4.096 ;
; OenSUM     ; BidirBus[10] ; 3.462 ; 3.462 ; 4.158 ; 4.092 ;
; OenSUM     ; BidirBus[11] ; 3.465 ; 3.465 ; 4.162 ; 4.096 ;
+------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.002 ; 0.403 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; 0.002 ; 0.403 ; N/A      ; N/A     ; -3.000              ;
;  IenA            ; N/A   ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  IenB            ; N/A   ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; -33.397             ;
;  CLK             ; 0.000 ; 0.000 ; N/A      ; N/A     ; -27.397             ;
;  IenA            ; N/A   ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  IenB            ; N/A   ; N/A   ; N/A      ; N/A     ; -3.000              ;
+------------------+-------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; IenA       ; 2.702 ; 3.118 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; 2.466 ; 2.880 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; 2.587 ; 3.018 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; 2.493 ; 2.914 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; 2.348 ; 2.779 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; 2.297 ; 2.719 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; 2.139 ; 2.567 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; 2.585 ; 3.018 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; 2.702 ; 3.118 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; 2.177 ; 2.594 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; 2.438 ; 2.840 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; 2.205 ; 2.616 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; 2.734 ; 3.151 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; 2.715 ; 3.137 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; 2.372 ; 2.809 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; 2.449 ; 2.871 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; 2.601 ; 3.024 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; 2.687 ; 3.110 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; 2.734 ; 3.151 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; 2.351 ; 2.760 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; 2.377 ; 2.798 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; 2.247 ; 2.667 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; 2.397 ; 2.798 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; 2.184 ; 2.599 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; 2.382 ; 2.797 ; Fall       ; IenB            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; BidirBus[*]   ; IenA       ; -0.389 ; -0.951 ; Fall       ; IenA            ;
;  BidirBus[0]  ; IenA       ; -0.499 ; -1.066 ; Fall       ; IenA            ;
;  BidirBus[1]  ; IenA       ; -0.575 ; -1.145 ; Fall       ; IenA            ;
;  BidirBus[2]  ; IenA       ; -0.588 ; -1.159 ; Fall       ; IenA            ;
;  BidirBus[3]  ; IenA       ; -0.464 ; -1.028 ; Fall       ; IenA            ;
;  BidirBus[4]  ; IenA       ; -0.401 ; -0.965 ; Fall       ; IenA            ;
;  BidirBus[5]  ; IenA       ; -0.389 ; -0.951 ; Fall       ; IenA            ;
;  BidirBus[6]  ; IenA       ; -0.548 ; -1.129 ; Fall       ; IenA            ;
;  BidirBus[8]  ; IenA       ; -0.511 ; -1.077 ; Fall       ; IenA            ;
;  BidirBus[9]  ; IenA       ; -0.415 ; -0.969 ; Fall       ; IenA            ;
;  BidirBus[10] ; IenA       ; -0.551 ; -1.118 ; Fall       ; IenA            ;
;  BidirBus[11] ; IenA       ; -0.426 ; -0.979 ; Fall       ; IenA            ;
; B[*]          ; IenB       ; -0.422 ; -0.976 ; Fall       ; IenB            ;
;  B[0]         ; IenB       ; -0.720 ; -1.302 ; Fall       ; IenB            ;
;  B[1]         ; IenB       ; -0.605 ; -1.172 ; Fall       ; IenB            ;
;  B[2]         ; IenB       ; -0.568 ; -1.138 ; Fall       ; IenB            ;
;  B[3]         ; IenB       ; -0.645 ; -1.233 ; Fall       ; IenB            ;
;  B[4]         ; IenB       ; -0.586 ; -1.166 ; Fall       ; IenB            ;
;  B[5]         ; IenB       ; -0.721 ; -1.303 ; Fall       ; IenB            ;
;  B[6]         ; IenB       ; -0.515 ; -1.078 ; Fall       ; IenB            ;
;  B[7]         ; IenB       ; -0.524 ; -1.097 ; Fall       ; IenB            ;
;  B[8]         ; IenB       ; -0.451 ; -1.018 ; Fall       ; IenB            ;
;  B[9]         ; IenB       ; -0.532 ; -1.099 ; Fall       ; IenB            ;
;  B[10]        ; IenB       ; -0.422 ; -0.976 ; Fall       ; IenB            ;
;  B[11]        ; IenB       ; -0.526 ; -1.094 ; Fall       ; IenB            ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 9.666 ; 9.939 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 5.964 ; 5.976 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 6.044 ; 6.013 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 6.343 ; 6.283 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 7.108 ; 7.099 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 7.529 ; 7.470 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 7.931 ; 7.920 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 8.592 ; 8.635 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 9.666 ; 9.939 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 5.972 ; 5.911 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 6.099 ; 6.050 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 7.183 ; 7.147 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 7.376 ; 7.365 ; Rise       ; CLK             ;
; C             ; CLK        ; 7.300 ; 7.372 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 9.677 ; 9.948 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 5.965 ; 5.988 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 6.044 ; 6.013 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 6.313 ; 6.253 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 7.343 ; 7.327 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 7.871 ; 7.830 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 8.310 ; 8.322 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 8.592 ; 8.635 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 9.677 ; 9.948 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 5.972 ; 5.911 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 6.099 ; 6.050 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 7.173 ; 7.137 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 7.366 ; 7.355 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; BidirBus[*]   ; CLK        ; 2.996 ; 3.024 ; Rise       ; CLK             ;
;  BidirBus[0]  ; CLK        ; 3.114 ; 3.201 ; Rise       ; CLK             ;
;  BidirBus[1]  ; CLK        ; 3.130 ; 3.169 ; Rise       ; CLK             ;
;  BidirBus[2]  ; CLK        ; 3.170 ; 3.211 ; Rise       ; CLK             ;
;  BidirBus[3]  ; CLK        ; 3.178 ; 3.246 ; Rise       ; CLK             ;
;  BidirBus[4]  ; CLK        ; 2.996 ; 3.024 ; Rise       ; CLK             ;
;  BidirBus[5]  ; CLK        ; 3.032 ; 3.062 ; Rise       ; CLK             ;
;  BidirBus[6]  ; CLK        ; 3.133 ; 3.189 ; Rise       ; CLK             ;
;  BidirBus[7]  ; CLK        ; 3.824 ; 4.053 ; Rise       ; CLK             ;
;  BidirBus[8]  ; CLK        ; 3.146 ; 3.191 ; Rise       ; CLK             ;
;  BidirBus[9]  ; CLK        ; 3.110 ; 3.148 ; Rise       ; CLK             ;
;  BidirBus[10] ; CLK        ; 3.226 ; 3.266 ; Rise       ; CLK             ;
;  BidirBus[11] ; CLK        ; 3.100 ; 3.134 ; Rise       ; CLK             ;
; C             ; CLK        ; 3.106 ; 3.194 ; Rise       ; CLK             ;
; Suma[*]       ; CLK        ; 3.090 ; 3.124 ; Rise       ; CLK             ;
;  Suma[0]      ; CLK        ; 3.134 ; 3.225 ; Rise       ; CLK             ;
;  Suma[1]      ; CLK        ; 3.130 ; 3.169 ; Rise       ; CLK             ;
;  Suma[2]      ; CLK        ; 3.140 ; 3.181 ; Rise       ; CLK             ;
;  Suma[3]      ; CLK        ; 3.305 ; 3.395 ; Rise       ; CLK             ;
;  Suma[4]      ; CLK        ; 3.193 ; 3.258 ; Rise       ; CLK             ;
;  Suma[5]      ; CLK        ; 3.250 ; 3.321 ; Rise       ; CLK             ;
;  Suma[6]      ; CLK        ; 3.133 ; 3.189 ; Rise       ; CLK             ;
;  Suma[7]      ; CLK        ; 3.823 ; 4.053 ; Rise       ; CLK             ;
;  Suma[8]      ; CLK        ; 3.146 ; 3.191 ; Rise       ; CLK             ;
;  Suma[9]      ; CLK        ; 3.110 ; 3.148 ; Rise       ; CLK             ;
;  Suma[10]     ; CLK        ; 3.216 ; 3.256 ; Rise       ; CLK             ;
;  Suma[11]     ; CLK        ; 3.090 ; 3.124 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 6.617 ; 6.617 ; 7.144 ; 7.053 ;
; OenSUM     ; BidirBus[1]  ; 5.837 ; 5.837 ; 6.307 ; 6.216 ;
; OenSUM     ; BidirBus[2]  ; 6.647 ; 6.647 ; 7.174 ; 7.083 ;
; OenSUM     ; BidirBus[3]  ; 6.102 ; 6.102 ; 6.631 ; 6.540 ;
; OenSUM     ; BidirBus[4]  ; 6.092 ; 6.092 ; 6.621 ; 6.530 ;
; OenSUM     ; BidirBus[5]  ; 6.092 ; 6.092 ; 6.621 ; 6.530 ;
; OenSUM     ; BidirBus[6]  ; 5.837 ; 5.837 ; 6.307 ; 6.216 ;
; OenSUM     ; BidirBus[7]  ; 5.713 ; 5.713 ; 6.136 ; 6.045 ;
; OenSUM     ; BidirBus[8]  ; 6.065 ; 6.065 ; 6.543 ; 6.452 ;
; OenSUM     ; BidirBus[9]  ; 6.108 ; 6.108 ; 6.592 ; 6.501 ;
; OenSUM     ; BidirBus[10] ; 6.085 ; 6.085 ; 6.563 ; 6.472 ;
; OenSUM     ; BidirBus[11] ; 6.108 ; 6.108 ; 6.592 ; 6.501 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; OenSUM     ; BidirBus[0]  ; 3.771 ; 3.771 ; 4.516 ; 4.450 ;
; OenSUM     ; BidirBus[1]  ; 3.321 ; 3.321 ; 3.989 ; 3.923 ;
; OenSUM     ; BidirBus[2]  ; 3.801 ; 3.801 ; 4.546 ; 4.480 ;
; OenSUM     ; BidirBus[3]  ; 3.496 ; 3.496 ; 4.217 ; 4.151 ;
; OenSUM     ; BidirBus[4]  ; 3.486 ; 3.486 ; 4.207 ; 4.141 ;
; OenSUM     ; BidirBus[5]  ; 3.486 ; 3.486 ; 4.207 ; 4.141 ;
; OenSUM     ; BidirBus[6]  ; 3.321 ; 3.321 ; 3.989 ; 3.923 ;
; OenSUM     ; BidirBus[7]  ; 3.249 ; 3.249 ; 3.897 ; 3.831 ;
; OenSUM     ; BidirBus[8]  ; 3.442 ; 3.442 ; 4.138 ; 4.072 ;
; OenSUM     ; BidirBus[9]  ; 3.465 ; 3.465 ; 4.162 ; 4.096 ;
; OenSUM     ; BidirBus[10] ; 3.462 ; 3.462 ; 4.158 ; 4.092 ;
; OenSUM     ; BidirBus[11] ; 3.465 ; 3.465 ; 4.162 ; 4.096 ;
+------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; C             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Suma[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BidirBus[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; BidirBus[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BidirBus[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IenA                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IenB                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OenSUM                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Suma[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Suma[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BidirBus[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IenA       ; CLK      ; 0        ; 11       ; 0        ; 0        ;
; IenB       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IenA       ; CLK      ; 0        ; 11       ; 0        ; 0        ;
; IenB       ; CLK      ; 0        ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 24    ; 24   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 209   ; 209  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jul 22 16:53:18 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 23 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name IenA IenA
    Info (332105): create_clock -period 1.000 -name IenB IenB
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.176               0.000 CLK 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.000 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332140): No fmax paths to report
Info (332146): Worst-case setup slack is 0.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.206               0.000 CLK 
Info (332146): Worst-case hold slack is 0.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.412               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.000 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.002
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.002               0.000 CLK 
Info (332146): Worst-case hold slack is 0.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.720               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.397 CLK 
    Info (332119):    -3.000              -3.000 IenA 
    Info (332119):    -3.000              -3.000 IenB 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 583 megabytes
    Info: Processing ended: Tue Jul 22 16:53:21 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


