---
layout : single
title: "Analysis on Endurance Characteristics of Ferroelectric Memory Device"
categories: 
  - Device Paper Review
tags:
  - FeFET
toc: true
toc_sticky: true
use_math: true
---

강유전체 메모리 소자의 Endurance Cycling으로 인한 열화 분석      

[논문 링크](https://ieeexplore.ieee.org/document/9895087)  

- [International Technical Conference o Circuits/Systems, Computers and Communications(ITC-CSCC)](https://ieeexplore.ieee.org/xpl/conhome/1832464/all-proceedings)    
  - 03 October 2022  
- Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea   
  - [Munhyeon Kim](https://ieeexplore.ieee.org/author/37086855005), [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964), [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825), [Hyun-Min Kim](https://ieeexplore.ieee.org/author/37086309461), [Changha Kim](https://ieeexplore.ieee.org/author/37336299000), [Dong-Oh Kim](https://ieeexplore.ieee.org/author/37089556090), [Byung-Gook Park](https://ieeexplore.ieee.org/author/37278999100)      
- Department of Electrical Engineering, Inha University, Incheon, Republic of Korea   
  - [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   


## 0. Abstract   

&nbsp;

- **FeFET 메모리의 내구성 분석 연구**   
  - 본 논문에서는 DC 및 Fast IV(FIV) 측정을 통해 FeFET 메모리의 내구성을 분석함   
  - **Enduracne Cycling 이전**
    - FIV 측정을 수행함으로써, ms 수준의 반응 시간을 가지는 Acceptor-like Trap이 소자의 열화에 주된 원인임을 밝혀냄   
  - **Enduracne Cycling 이후**   
    - PGM state에서는 SS만 열화되지만, ERS state에서는 $$V_{th}$$의 Right-shift와 SS 열화가 동시에 발생됨을 발견   
    - 이는 Program & Erase Pulse에 의해 Trap state가 각각 비워지거나 채워지는 것으로 해석 가능함   

&nbsp;

## 1. Introduction   

&nbsp;

- **FeFET 메모리**   
  - FeFET은 단일 소자로써 구동이 가능하며, Non-destructive & Fast Read operation이 가능하다는 점에서 차세대 NVM으로 여겨지고 있음    
  - **Program & Erase Opration**   
    - Gate에 인가된 Voltage Pulse($$V_G$$)는 강유전층의 분극 방향을 전환시킴으로써, 분극의 최종 방향에 따라 $$V_{th}$$ shift를 발생시킴    
  - **Non-Destructive Read Operation**   
    - 분극에 의해 유도된 $$V_{th}$$ shift가 작은 범위의 $$V_G$$에서도 Channel Conductance의 큰 변화를 일으킴    

&nbsp;

- **Hafnia-based Ferroelectricity**   
  - 최근에는 CMOS 공정과의 호환성이 높은 Doped HfO2가 [Orthorhombic Phase에서 강유전성을 갖는다는 것이 밝혀짐](https://miniharu22.github.io/device%20paper%20review/fe0/#1-ferroelectric-material-hfo2)   
  - 특히, 강유전층의 잔류 분극($$P_r$$)과 항전계($$E_C$$)는 도핑 농도, Annealing 조건 그리고 Capping layer에 따라 조절될 수 있음    
  - 또한 Ultra-short channel Transistor와의 집적을 위해 다음의 방식을 적용하여 Single transistor Ferroelectric Memory을 구현한 바가 있음    
    - Scaling이 가능한 5.5nm $$\text{Hf}_{0.8}\text{Zr}_{0.2}\text{O}_2$$ 강유전층 적용   
    - Self-Aligned Process   
    - Gate-Last Process    
  - 본 논문에서는 다양한 Pulse 조건 하에서 $$\text{Hf}_{0.8}\text{Zr}_{0.2}\text{O}_2$$ 기반 메모리의 FIV 측정을 수행, Endurance Cycling으로 인한 열화 현상을 분석함   

&nbsp;

