//Monica
//12 Oct 2007

csl_unit dut_2{
  csl_port stim_in(input), stim_v(input), exp_d(output), exp_v(output);
  csl_port clk(input),clk1(input);
  dut_2(){
  clk.set_attr(clock);
  clk1 = clk;
  exp_d = exp_v;
  stim_v = stim_in;
 }
};

csl_signal r;
csl_vector stim_vec{
  stim_vec(){
    set_unit_name(dut_2);
    set_direction(input);
    set_vc_reset(r);
     }
};
csl_vector exp_vec{
  exp_vec(){
   set_unit_name(dut_2);
   set_direction(output);
}
};
csl_testbench tb{
csl_signal clk(reg);
dut_2 dut_1(.clk(clk));
tb(){
  clk.set_attr(clock);
  add_logic(clock,clk,100,ps);
}
};
