### 第10章 AArch64异常处理
严格来说，中断是指打断软件执行流程的事件。然而，在ARM术语中，这实际上被称为异常。异常是指需要特权软件（异常处理程序）采取某些操作以确保系统平稳运行的条件或系统事件。每种异常类型都有一个相关的异常处理程序。一旦异常得到处理，特权软件会让内核准备好恢复到处理异常之前正在执行的任务。

存在以下几种异常类型：
- **中断**：有两种类型的中断，分别称为IRQ（Interrupt Request，中断请求）和FIQ（Fast Interrupt Request，快速中断请求）。FIQ的优先级高于IRQ。这两种异常通常都与内核上的输入引脚相关。外部硬件会置中断请求线有效，当当前指令执行完毕（不过，有些可以加载多个值的指令也可以被中断），且中断未被禁用时，就会引发相应的异常类型。FIQ和IRQ都是发送给内核的物理信号，当它们有效时，如果内核当前已使能相应中断，就会触发对应的异常。几乎在所有系统中，各种中断源都是通过中断控制器连接的。中断控制器对中断进行仲裁和优先级排序，然后提供一个序列化的单一信号，该信号再连接到内核的FIQ或IRQ信号。更多信息请参见第10 - 17页的 “通用中断控制器”。由于IRQ和FIQ中断的发生与内核在任何给定时间执行的软件没有直接关系，所以它们被归类为异步异常。
- **中止**：中止可能在指令取指失败（指令中止）或数据访问失败（数据中止）时产生。它们可能来自外部内存系统，在内存访问时给出错误响应，这可能表明指定的地址与系统中的实际内存不对应；或者，中止也可能由内核的内存管理单元（MMU）生成。操作系统可以利用MMU中止来为应用程序动态分配内存。在指令被取指时，它可以在流水线中被标记为中止。只有当内核随后尝试执行该指令时，才会触发指令中止异常。该异常在指令执行之前发生。如果在中止的指令到达流水线的执行阶段之前流水线被清空，那么中止异常将不会发生。数据中止异常是由加载或存储指令导致的，并且被认为是在尝试进行数据读取或写入之后发生。如果中止是由于指令流的执行或尝试执行而产生的，并且返回地址提供了导致中止的指令的详细信息，那么这种中止被称为同步中止；异步中止不是由执行指令产生的，并且返回地址可能并不总是提供导致中止的详细信息。在ARMv8 - A中，指令和数据中止都是同步的。异步异常包括IRQ/FIQ和系统错误（SError）。请参见第10 - 7页的 “同步和异步异常”。
- **复位**：复位被视为最高实现异常级别的特殊向量。这是ARM处理器在引发异常时跳转到的指令位置。这个向量使用一个由实现定义的地址。RVBAR_ELn包含这个复位向量地址，其中n是最高实现异常级别的编号。所有内核都有一个复位输入，在复位后会立即触发复位异常。这是最高优先级的异常，不能被屏蔽。这个异常用于在上电后在内核上执行代码以对其进行初始化。
- **异常生成指令**：执行某些指令可以生成异常。这类指令通常用于向运行在更高特权级别的软件请求服务：
    - **系统调用（SV，Supervisor Call）指令**：允许用户模式程序请求操作系统服务。
    - **管理程序调用（HVC，Hypervisor Call）指令**：允许客户操作系统请求管理程序服务。
    - **安全监控调用（SM，Secure monitor Call）指令**：允许普通世界请求安全世界服务。

    如果由于在EL0取指而产生异常，除非在非安全状态下HCR_EL2.TGE位被设置，否则该异常会被视为EL1的异常，在这种情况下，它会被视为EL2的异常；

    如果异常是由于在其他任何异常级别取指而产生的，则异常级别保持不变。
    
在本书前面的内容中，我们了解到ARMv8 - A架构有四个异常级别。处理器执行只能通过触发异常或从异常返回在不同异常级别之间切换。当处理器从较高异常级别切换到较低异常级别时，执行状态可以保持不变，也可以从AArch64切换到AArch32；相反，当从较低异常级别切换到较高异常级别时，执行状态可以保持不变，也可以从AArch32切换到AArch64。

![图1 异常流程](异常流程.png)
图1展示了运行应用程序时发生异常时的程序流程示意图。处理器跳转到一个向量表，该向量表包含每种异常类型的条目。向量表包含一个调度代码，该代码通常用于识别异常原因，并选择和调用适当的函数来处理它。这段代码执行完毕后，返回到高级处理程序，然后执行ERET指令返回到应用程序。


#### 10.1 异常处理寄存器

第4章描述了处理器的当前状态如何存储在单独的PSTATE字段中。如果发生异常，PSTATE信息会被保存在保存程序状态寄存器（`SPSR_ELn`）中，`SPSR_ELn` 包括 `SPSR_EL3` `、SPSR_EL2` 和 `SPSR_EL1` 。

图2展示了从AArch64状态发生异常时的情况；图3展示了从AArch32状态发生异常时的情况。

![图2 从AArch64发生异常时](从AArch64发生异常时.png)
![图3 从AArch32发生异常时](从AArch32发生异常时.png)

SPSR.M字段（第4位）用于记录执行状态（0表示AArch64，1表示AArch32）。

表1 PSTATE字段

| PSTATE字段 | 描述 |
| --- | --- |
| NZCV | 条件标志 |
| Q | 累积饱和位 |
| DAIF | 异常屏蔽位 |
| SPSel | SP选择（EL0或ELn），不适用于EL0 |
| E | 数据字节序（仅AArch32） |
| IL | 非法标志 |
| SS | 软件单步执行位 |

异常屏蔽位（DAIF）用于屏蔽异常事件。当该位被设置时，异常不会被触发。

| 位 | 描述 |
| --- | --- |
| D | 调试异常屏蔽 |
| A | SError中断进程状态屏蔽，例如异步外部中止 |
| I | IRQ中断进程状态屏蔽 |
| F | FIQ中断进程状态屏蔽 |

SPSel字段用于选择是使用当前异常级别的栈指针还是SP_EL0。这可以在除EL0之外的任何异常级别进行设置，本章后面会对此进行讨论。

IL字段在被设置时，会导致执行下一条指令时触发异常。它用于非法执行返回的情况，例如，当配置为AArch32时尝试以AArch64状态返回到EL2。

软件单步执行（SS）位在第18章 “调试” 中介绍。调试器使用它来执行一条指令，然后在执行下一条指令时触发调试异常。

当发生导致异常的事件时，处理器硬件会自动执行某些操作。SPSR_ELn（其中n是发生异常的异常级别）会被更新，以存储在异常结束时正确返回所需的PSTATE信息；PSTATE会被更新以反映新的处理器状态（这可能意味着异常级别被提升，也可能保持不变）；异常结束时要使用的返回地址会被存储在ELR_ELn中。

请记住，寄存器名称中的ELn后缀表示这些寄存器在不同异常级别有多个副本。例如，SPSR_EL1和SPSR_EL2是不同的物理寄存器。此外，对于同步异常或SError异常，ESR_ELn也会被更新为一个表示异常原因的值。

软件必须告知处理器何时从异常返回，这通过执行ERET指令来完成。该指令从SPSR_ELn恢复异常前的PSTATE，并通过从ELR_ELn恢复PC将程序执行返回到原始位置。

我们已经了解了SPSR如何记录异常返回所需的状态信息，现在来看看用于存储程序地址信息的链接寄存器。架构为函数调用和异常返回提供了单独的链接寄存器。

正如我们在第6章 “A64指令集” 中看到的，寄存器X30（与RET指令一起使用）用于从子程序返回。每当我们执行带链接的分支指令（BL或BLR）时，它的值会被更新为要返回的指令地址。

ELR_ELn寄存器用于存储异常的返回地址。进入异常时，这个寄存器（实际上是多个寄存器，如我们所见）的值会自动写入，并且作为执行用于从异常返回的ERET指令的效果之一，该值会被写入PC。

> 注意：从异常返回时，如果SPSR中的值与系统寄存器中的设置冲突，将会出现错误。

`ELR_ELn` 包含特定异常类型的首选返回地址。对于某些异常，这是生成异常的指令之后的下一条指令的地址。例如，当执行`SVC（系统调用指令）`时，我们只希望返回到应用程序中的下一条指令。在其他情况下，我们可能希望重新执行生成异常的指令。

对于异步异常，ELR_ELn指向由于中断而尚未执行或未完全执行的第一条指令的地址。如果需要，例如在同步异常中止后需要返回到某条指令，处理程序代码可以修改ELR_ELn。ARMv8 - A模型比ARMv7 - A中使用的模型要简单得多，在ARMv7 - A中，由于向后兼容的原因，在从某些类型的异常返回时，需要从链接寄存器值中减去4或8。

除了SPSR和ELR寄存器外，每个异常级别都有自己专用的栈指针寄存器，分别名为SP_EL0、SP_EL1、SP_EL2和SP_EL3。这些寄存器用于指向一个专用栈，例如，可以用于存储被异常处理程序破坏的寄存器，以便在返回原始代码之前将它们恢复到原始值。

处理程序代码可以从使用SP_ELn切换到使用SP_EL0。例如，SP_EL1可能指向内核可以保证始终有效的一小块内存栈，而SP_EL0可能指向更大但不能保证安全不溢出的内核任务栈。这种切换通过写入[SPSel]位来控制，如下代码所示：
```
MSR SPSel,#0  // 切换到SP_EL0
MSR SPSel,#1  // 切换到SP_ELn
```
#### 10.2 同步和异步异常
在AArch64中，异常可以是同步的，也可以是异步的。如果异常是由于指令流的执行或尝试执行而产生的，并且返回地址提供了导致异常的指令的详细信息，那么这种异常被称为同步异常；异步异常不是由执行指令产生的，并且返回地址可能并不总是提供导致异常的详细信息。

异步异常的来源包括IRQ（正常优先级中断）、FIQ（快速中断）或SError（系统错误）。系统错误有多种可能的原因，最常见的是异步数据中止，例如，由于将缓存行中的脏数据写回外部内存而触发的中止。

同步异常的来源有很多：
- MMU产生的指令中止，例如，从标记为 “禁止执行” 的内存位置读取指令。
- MMU产生的数据中止，例如，权限失败或对齐检查。
- SP和PC对齐检查。
- 同步外部中止，例如，读取转换表时的中止。
- 未分配指令。
- 调试异常。

#### 10.2.1 同步中止
同步异常可能由于多种原因发生：
- MMU产生的中止，例如，权限失败或内存区域标记为访问标志错误。
- SP和PC对齐检查。
- 未分配指令。
- 服务调用（SVC、SMC和HVC）。

这类异常可能是操作系统正常操作的一部分。例如，在Linux中，当一个任务请求分配一个新的内存页时，这是通过MMU中止机制来处理的。

在ARMv7 - A架构中，预取中止、数据中止和未定义指令异常是分开的。在AArch64中，所有这些事件都会生成一个同步中止。然后，异常处理程序可以读取综合征寄存器（syndrome register）和故障地址寄存器（Fault Address Register）以获取区分它们所需的信息（稍后会详细描述）。

#### 10.2.2 处理同步异常

提供了一些寄存器来向异常处理程序提供有关同步异常原因的信息。异常综合征寄存器（ESR_ELn）给出了异常原因的信息；

故障地址寄存器（FAR_ELn）保存所有同步指令和数据中止以及对齐故障的故障虚拟地址；异常链接寄存器（ELR_ELn）保存导致数据中止（对于数据中止情况）的数据访问指令的地址。通常在内存故障后更新，但在其他情况下也会设置，例如，分支到未对齐地址时。

如果异常是从使用AArch32的异常级别进入到使用AArch64的异常级别，并且该异常写入了目标异常级别的故障地址寄存器，那么FAR_ELn的高32位都将被设置为零。

对于实现了EL2（管理程序）或EL3（安全内核）的系统，同步异常通常在当前或更高的异常级别处理。异步异常可以（如果需要）被路由到更高的异常级别，由管理程序或安全内核处理。SCR_EL3寄存器指定哪些异常要被路由到EL3，类似地，HCR_EL2指定哪些异常要被路由到EL2。有单独的位可以对IRQ、FIQ和SError的路由进行单独控制。

#### 10.2.3 系统调用
有些指令或系统函数只能在特定的异常级别执行。如果在较低异常级别运行的代码需要执行特权操作，例如，当应用程序代码请求内核的功能时，可以使用SVC指令来实现。这允许应用程序生成一个异常。参数可以通过寄存器传递，或者编码在系统调用中。
#### 10.2.4 对EL2/EL3的系统调用
前面我们了解了SVC如何用于从EL0的用户应用程序调用EL1的内核。HVC和SMC系统调用指令以类似的方式将处理器转移到EL2和EL3。当处理器在EL0（应用程序）执行时，它不能直接调用管理程序（EL2）或安全监控器（EL3），这只能从EL1及更高级别进行。因此，应用程序必须使用SVC调用内核，并允许内核代表它们调用更高的异常级别。

从操作系统内核（EL1），软件可以使用HVC指令调用管理程序（EL2），或使用SMC指令调用安全监控器（EL3）。如果处理器实现了EL3，则提供了让EL2捕获来自EL1的SMC指令的功能。如果没有EL3，则SMC指令未被分配，并在当前异常级别触发。

类似地，从管理程序代码（EL2），程序可以使用SMC指令调用安全监控器（EL3）。如果在EL2或EL3中进行SVC调用，它仍会在同一异常级别导致同步异常，该异常级别的处理程序可以决定如何响应。
#### 10.2.5 未分配指令
未分配指令在AArch64中会导致同步中止。当处理器执行以下指令时，会生成这种异常类型：
- 未分配的指令操作码。
- 需要比当前异常级别更高特权级别的指令。
- 已被禁用的指令。
- 当PSTATE.IL字段被设置时的任何指令。
#### 10.2.6 异常综合征寄存器
异常综合征寄存器ESR_ELn包含的信息可以让异常处理程序确定异常的原因。它仅在同步异常和SError时更新，对于IRQ或FIQ不会更新，因为这些中断处理程序通常从通用中断控制器（GIC）的寄存器获取状态信息（参见第10 - 17页的 “通用中断控制器”）。该寄存器的位编码如下：
- ESR_ELn的[31:26]位表示异常类别，这使得处理程序能够区分各种可能的异常原因（例如，未分配指令、从MR/MRC到P15的异常、浮点运算异常、执行SVC/HVC或SMC指令、数据中止和对齐异常）。
- 第25位表示被捕获指令的长度（0表示16位指令，1表示32位指令），并且对于某些异常类别也会设置。
- [24:0]位构成指令特定综合征（ISS）字段，包含特定于该异常类型的信息。例如，当执行系统调用指令（SVC、HVC或SMC）时，该字段包含与操作码相关的立即数，如SVC 0x123456中的0x123456。
#### 10.3 异常导致的执行状态和异常级别的变化
当发生异常时，处理器可能会改变执行状态（从AArch64到AArch32），也可能保持相同的执行状态。例如，当在AArch32模式下运行应用程序时，外部源可能会生成一个IRQ（中断）异常，然后在AArch64模式下运行的操作系统内核中执行IRQ处理程序。

SPSR包含要返回的执行状态和异常级别。这在异常发生时由处理器自动设置。然而，每个异常级别的异常执行状态由以下方式控制：
- 最高异常级别（不一定是EL3）的复位执行状态通常由硬件配置输入决定。但这不是固定的，因为我们有RMR_ELn寄存器可以在运行时改变最高异常级别的执行状态（（接上）改变寄存器宽度），从而引发软复位。请记住，EL3与安全监控代码相关联。监控器是一小段可信代码，始终在特定状态下运行。
 - 对于EL2和EL1，执行状态由SCR_EL3.RW和HCR_EL2.RW位控制。SCR_EL3.RW位在EL3（安全监控器）中编程，用于设置下一级（EL2）的状态。HCR_EL2.RW位可在EL2或EL3中编程，用于设置EL1/0的状态。
 - 永远不会在EL0发生异常（请记住，EL0是最低优先级级别，用于应用程序代码）。

考虑一个在EL0运行的应用程序，如图10 - 5所示被IRQ中断。内核IRQ处理程序在EL1运行。处理器在处理IRQ异常时，通过查看处理异常所在级别之上的异常级别控制寄存器的RW位，来确定要设置的执行状态。因此，在这个例子中，由于异常在EL1处理，HCR_EL2.RW控制处理程序的执行状态。

![图10 - 5 进入EL1的异常](进入EL1的异常.png)

我们现在必须考虑异常发生时的异常级别。同样，当发生异常时，异常级别可能保持不变，也可能升高。如前所述，异常永远不会进入EL0。

同步异常通常在当前或更高的异常级别处理。然而，异步异常可以被路由到更高的异常级别。对于安全代码，SCR_EL3指定哪些异常要被路由到EL3。对于管理程序代码，HCR_EL2指定哪些异常要被路由到EL2。

在这两种情况下，都有单独的位来控制IRQ、FIQ和SError的路由。处理器仅将异常处理进入被路由到的异常级别。异常级别永远不会因发生异常而降低。中断在其被处理的异常级别总是被屏蔽的。

当从AArch32转换到AArch64处理异常时，有一些特殊的考虑因素。AArch64处理程序代码可能需要访问AArch32寄存器，因此架构定义了映射以允许访问AArch32寄存器。

AArch32的寄存器R0到R12被访问为X0到X12。AArch32各种模式下的栈指针SP和链接寄存器LR的分组版本通过X13到X23访问，而分组的R8到R12 FIQ寄存器被访问为X24到X29。在AArch32状态下，这些寄存器的[63:32]位不可用，并且包含0或上次在AArch64中写入的值。架构并不保证是哪个值。因此，通常以W寄存器的形式访问这些寄存器。
#### 10.4 AArch64异常表
当发生异常时，处理器必须执行与该异常对应的处理程序代码。存储处理程序的内存位置称为异常向量。在ARM架构中，异常向量存储在一个表中，称为异常向量表。每个异常级别都有自己的向量表，即EL3、EL2和EL1各有一个。该表包含要执行的指令，而不是一组地址。各个异常的向量位于从表起始位置的固定偏移处。每个表基地址的虚拟地址由向量基地址寄存器VBAR_EL3、VBAR_EL2和VBAR_EL1设置。

向量表中的每个条目长度为16条指令。这与ARMv7相比有很大变化，在ARMv7中每个条目为4字节。ARMv7向量表的这种间距意味着每个条目几乎总是某种形式的分支，跳转到内存中其他位置的实际异常处理程序。在AArch64中，向量的间距更宽，因此顶级处理程序可以直接写在向量表中。

表10 - 2展示了其中一个向量表。基地址由VBAR_ELn给出，然后每个条目都有一个相对于此基地址的定义偏移。每个表有16个条目，每个条目大小为128字节（32条指令）。该表实际上由4组，每组4个条目组成。使用哪个条目取决于多个因素：
 - 异常类型（SError、FIQ、IRQ或同步异常）。
 - 如果异常在相同异常级别处理，要使用的栈指针（SP0或SPx）。
 - 如果异常在较低异常级别处理，下一级别的执行状态（AArch64或AArch32）。

表10 - 2 向量表中相对于向量表基地址的偏移

| 地址 | 异常类型 | 描述 |
| --- | --- | --- |
| VBAR_ELn+0x000 | 同步异常 | 当前EL，使用SP0 |
| +0x080 | IRQ/VIRQ |  |
| +0x100 | FIQ/vFIQ |  |
| +0x180 | SError/ySError |  |
| +0x200 | 同步异常 | 当前EL，使用SPx |
| +0x280 | IRQ/VIRQ |  |
| +0x300 | FIQ/vFIQ |  |
| +0x380 | SError/ySError |  |
| +0x400 | 同步异常 | 较低EL，使用AArch64 |
| +0x480 | IRQ/vIRQ |  |
| +0x500 | FIQ/vFIQ |  |
| +0x580 | SError/ySError |  |
| +0x600 | 同步异常 | 较低EL，使用AArch32 |
| +0x680 | IRQ/VIRQ |  |
| +0x700 | FIQ/vFIQ |  |
| +0x780 | SError/ySError |  |

考虑一个例子可能会更容易理解。

如果内核代码在EL1执行，并且一个IRQ中断被触发，就会发生IRQ异常。这个特定的中断与管理程序或安全环境无关，并且也在EL1的内核中处理，并且SPSel位被设置，所以使用SP_EL1。因此，执行从地址`VBAR_EL1 + 0x280`开始。

在ARMv8 - A架构中，由于没有[LDR PC, PC, #offset]指令，必须使用更多指令来从寄存器表中读取目标地址。向量间距的选择旨在避免未使用向量对典型大小的指令缓存行造成缓存污染。复位地址是一个完全独立的地址，由实现定义，通常由内核中的硬连线配置设置。这个地址可以在`RVBAR_EL1/2/3`寄存器中看到。

为每个异常（无论是来自当前异常级别还是较低异常级别）设置单独的异常向量，为操作系统或管理程序确定较低异常级别的AArch64和AArch32状态提供了灵活性。SP_ELn用于较低级别生成的异常。不过，软件可以在处理程序内部切换到使用SP_EL0。使用这种机制有助于在处理程序中访问线程中的值。
#### 10.5 中断处理
在ARM中，“中断” 通常指中断信号。在ARM A系列和R系列处理器中，这意味着外部IRQ或FIQ中断信号。架构并未规定这些信号的使用方式。FIQ通常保留给安全中断源。在早期架构版本中，FIQ和IRQ用于表示高优先级和标准优先级中断，但在ARMv8 - A中并非如此。

当处理器进入AArch64执行状态处理异常时，所有PSTATE中断屏蔽位会自动设置。这意味着进一步的异常被禁用。如果软件要支持嵌套异常，例如，允许更高优先级的中断中断较低优先级中断源的处理，那么软件需要显式地重新启用中断。

对于以下指令：
```
MSR DAIFClr, #imm
```
这个立即数实际上是一个4位字段，因为还有用于以下情况的屏蔽位：
 - PSTATE.A（用于SError）
 - PSTATE.D（用于调试）

![图10 - 6 C代码中的中断处理程序](C代码中的中断处理程序.png)

图10 - 6展示了C代码中的中断处理程序流程。一个示例汇编语言IRQ处理程序可能如下所示：
```c
IRQ_Handler // 保存所有易被破坏的寄存器
    STP X6,X1,[SP,#-16]!// SP=SP - 16
    ...
    STP X2,X3,[SP,#-16]!// SP=SP - 16  
                        // 与ARMv7不同，这里没有STM指令，所以
                        // 我们可能需要几个STP指令
    BL read_irq_source  // 一个用于确定中断原因的函数
                        // 清除请求
    BL C_irq_handler    // C语言中断处理程序
                        // 从栈中恢复易被破坏的寄存器
    LDP X2,X3,[SP],#16  // S=SP + 16
    LDP X0,X1,[SP],#16  // S=SP + 16
...
ERET
```

然而，从性能角度来看，以下序列可能更优：

```c
IRQ_Handler

    SUB SP,SP,#<frame_size>  // SP=SP - <frame_size>
    STP X0,X1,[SP]  // 在帧底部存储X0和X1
    STP X2,X3,[SP]  // 在帧底部 + 16字节处存储X2和X3  // 更多寄存器存储
    ...             // 中断处理
    BL read_irq_source  // 一个用于确定中断原因的函数, 并 清除请求
    BL C_irq_handler    // C语言中断处理程序, 从栈中恢复易被破坏的寄存器
    LDP X0,X1,[SP]  // 加载帧底部的X0和X1
    LDP X2,X3,[SP]  // 加载帧底部 + 16字节处的X2和X3
    ...                // 更多寄存器加载
    ADD SP,SP,#<frame_size>  // 恢复SP到其原始值
...
ERET
```

![图10 - 7 处理嵌套中断](处理嵌套中断.png)
图10 - 7展示了嵌套中断的处理流程。嵌套处理程序需要一些额外的代码。它必须在栈上保存SPSR_EL1和ELR_EL1的内容。在确定（并清除）中断源后，我们还必须重新启用IRQ。不过（与ARMv7 - A不同），由于子程序调用的链接寄存器与异常的链接寄存器不同，我们无需对LR或模式进行特殊处理。

#### 10.6 通用中断控制器
ARM提供了一个标准中断控制器，可用于ARMv8-A系统。该中断控制器的编程接口在GIC架构中定义。GIC架构规范有多个版本。本文主要关注版本2（GICv2）。ARMv8-A 处理器通常连接到一个GIC，例如 `GIC-400` 或 `GIC-500`。通用中断控制器（GIC）支持在多核系统中，在各个内核之间路由软件生成的中断、私有外设中断和共享外设中断。

GIC架构提供了一些寄存器，可用于管理中断源及其行为，并且（在多核系统中）用于将中断路由到各个内核。它使软件能够屏蔽、启用和禁用来自单个源的中断，在硬件中对单个源进行优先级排序，并生成软件中断。GIC接收系统级断言的中断，并可以将它们信号发送到其连接的每个内核，这可能会导致触发IRQ或FIQ异常。

从软件角度来看，一个GIC有两个主要功能模块：
 - **分发器**：系统中的所有中断源都连接到分发器。分发器有寄存器来控制各个中断的属性，如优先级、状态、安全性、路由信息和使能状态。分发器决定哪个中断要通过连接的CPU接口转发到内核。
 - **CPU接口**：内核通过CPU接口接收中断。CPU接口包含寄存器，用于屏蔽、识别和控制转发到该内核的中断状态。系统中的每个内核都有一个单独的CPU接口。

中断在软件中通过一个编号来标识，这个编号称为中断ID。一个中断ID唯一对应一个中断源。软件可以使用中断ID来识别中断源，并调用相应的处理程序来处理中断。呈现给软件的具体中断ID由系统设计决定。

中断可以有多种不同类型：
 - **软件生成中断（SGI，Software Generated Interrupt）**：这是软件通过写入一个专用的分发器寄存器 “软件生成中断寄存器（GICD_SGIR）” 显式生成的中断。它最常用于内核间通信。SGI可以针对系统中的所有内核或选定的一组内核。中断ID 0 - 15保留用于此目的。给定中断使用的中断ID由生成它的软件设置。
 - **私有外设中断（PPI，Private Peripheral Interrupt）**：这是一种全局外设中断，分发器可以将其路由到指定的一个或多个内核。中断ID 16 - 31保留用于此。这些中断标识特定于内核的中断源，并且与另一个内核上的相同源无关，例如每个内核的定时器。
 - **共享外设中断（SPI，Shared Peripheral Interrupt）**：这是由一个外设生成的中断，GIC可以将其路由到多个内核。中断编号32 - 1020用于此。SPI用于从系统中可访问的各种外设发出中断信号。
 - **特定位置外设中断（LPI，Locality - specific Peripheral Interrupt）**：这些是基于消息的中断，被路由到特定的内核。GICv2或GICv1不支持LPI。

中断可以是边沿触发的（当GIC检测到相关输入上的上升沿时被认为是断言有效，并且在清除之前一直保持有效），也可以是电平敏感的（只有当GIC的相关输入为高电平时才被认为是断言有效）。

一个中断可以处于多种不同状态：
 - **非活动（Inactive）**：这意味着中断当前未被断言。
 - **挂起（Pending）**：这意味着中断源已被断言，但正在等待内核处理。挂起的中断是被转发到CPU接口，进而转发到内核的候选中断。
 - **活动（Active）**：这意味着中断已被内核确认，并且当前正在被处理。
 - **活动且挂起（Active and pending）**：这种情况描述了一个内核正在处理中断，而GIC同时又有来自同一源的挂起中断。

中断的优先级以及可以将其传递到的内核列表都在分发器中配置。外设向分发器断言的中断处于挂起状态（如果它已经是活动状态，则为活动且挂起）。分发器确定可以传递到内核的最高优先级挂起中断，并将其转发到该内核的CPU接口。在CPU接口，中断依次被信号发送到内核，此时内核触发FIQ或IRQ异常。

内核通过执行异常处理程序来响应。处理程序必须从CPU接口寄存器查询中断ID，并开始处理中断源。处理完成后，处理程序必须写入CPU接口寄存器以报告处理结束。

对于给定的中断，典型的序列如下：
 - **非活动 -> 挂起**：当中断被外设断言时。
 - **挂起 -> 活动**：当处理程序确认中断时。
 - **活动 -> 非活动**：当处理程序完成对中断的处理时。

分发器提供寄存器来报告不同中断ID的当前状态。

在多核 / 多处理器系统中，多个内核（在GICv2中最多8个）可以共享一个GIC。GIC提供寄存器来控制SPI针对哪个或哪些内核。这种机制使操作系统能够在各个内核之间共享和分配中断，并协调活动。

有关GIC行为的更详细信息，可以在各个处理器类型的技术参考手册（TRMs）以及ARM通用中断控制器架构规范中找到。
#### 10.6.1 配置
GIC被作为一个内存映射外设进行访问。所有内核都可以访问公共的分发器，但CPU接口是分组的，即每个内核使用相同的地址来访问其自己的私有CPU接口。一个内核无法访问另一个内核的CPU接口。

分发器包含许多寄存器，可用于配置各个中断的属性。这些可配置的属性包括：
 - **中断优先级（GICD_IPRIORITYn）**：分发器使用这个来确定下一个要转发到CPU接口的中断。
 - **中断配置（GICD_ICFGR<n>）**：这决定中断是电平敏感还是边沿触发的。不适用于SGI。
 - **中断目标（GICD_ITARGETSR<n>）**：这决定一个中断可以被转发到的内核列表。仅适用于SPI。
 - **中断使能或禁用状态（GICD_ISENABLER<n>和GICD_ICENABLER<n>）**：只有在分发器中被启用的中断，在它们变为挂起状态时才符合被转发的条件。
 - **中断安全性（GICD_IGROUPR<n>）**：决定中断是对安全世界软件还是普通世界软件可见。
 - **中断状态**：分发器还提供优先级屏蔽功能，低于某个优先级的中断将被阻止到达内核。分发器在确定一个挂起的中断是否可以转发到特定内核时会使用这个功能。

每个内核上的CPU接口有助于对该内核上的中断控制和处理进行微调。
#### 10.6.2 初始化
分发器和CPU接口在复位时都处于禁用状态。复位后必须对GIC进行初始化，才能将中断传递到内核。

在分发器中，软件必须配置中断的优先级、目标、安全性并启用各个中断然后，必须通过其控制寄存器（GICD_CTLR）启用分发器。

对于每个CPU接口，软件必须编程设置优先级掩码和抢占设置。每个CPU接口模块本身必须通过其控制寄存器（GICD_CTLR）启用，这使GIC准备好向内核传递中断。

在内核预期接收中断之前，软件要通过在向量表中设置有效的中断向量、清除PSTATE中的中断屏蔽位以及设置路由控制，使内核做好接收中断的准备。可以通过禁用分发器来禁用系统中的整个中断机制，通过禁用某个内核的CPU接口，可以禁止向该内核传递中断，也可以在分发器中禁用（或启用）单个中断。

要使中断到达内核，单个中断、分发器和CPU接口都必须启用，并且中断的优先级必须足够高，即高于内核的优先级掩码。
#### 10.6.3 中断处理
当内核接收到中断时，它会跳转到从向量表获取的顶级中断向量处并开始执行。顶级中断处理程序从CPU接口模块读取中断确认寄存器以获取中断ID。读取操作除了返回中断ID之外，还会使分发器将该中断标记为活动状态。

一旦知道了中断ID（从而识别出中断源），顶级处理程序现在就可以调度一个特定于设备的处理程序来处理该中断。

当特定于设备的处理程序执行完毕后，顶级处理程序将相同的中断ID写入CPU接口模块中的中断结束（EoI，End of Interrupt）寄存器，指示中断处理结束。

这除了会清除活动状态，使最终的中断状态变为非活动状态或挂起状态（如果之前是活动且挂起状态）之外，还会使CPU接口能够向内核转发更多挂起的中断，至此完成单个中断的处理。

在同一内核上可能有多个中断等待处理，但CPU接口一次只能发出一个中断信号。顶级中断处理程序可以重复上述序列，直到它读取到特殊的中断ID值1023，这表明该内核没有更多的挂起中断。这个特殊的中断ID被称为伪中断ID。

伪中断ID是一个保留值，不能分配给系统中的任何设备。当顶级处理程序读取到伪中断ID时，它可以完成执行，并使内核准备好恢复到处理中断之前正在执行的任务。

通用中断控制器（GIC）通常管理来自多个中断源的输入，并将它们分配到IRQ或FIQ请求。 