TimeQuest Timing Analyzer report for Slave_I2C
Thu Jan 14 23:23:32 2021
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Slave_I2C                                                       ;
; Device Family      ; Cyclone IV E                                                    ;
; Device Name        ; EP4CE22F17C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 266.81 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.748 ; -99.888            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -69.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.748 ; bits_processed_reg[1]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.680      ;
; -2.747 ; bits_processed_reg[1]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.679      ;
; -2.746 ; bits_processed_reg[1]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.678      ;
; -2.708 ; bits_processed_reg[1]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.640      ;
; -2.584 ; bits_processed_reg[1]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.063     ; 3.516      ;
; -2.580 ; bits_processed_reg[1]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.063     ; 3.512      ;
; -2.570 ; bits_processed_reg[0]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.502      ;
; -2.569 ; bits_processed_reg[0]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.501      ;
; -2.568 ; bits_processed_reg[0]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.500      ;
; -2.530 ; bits_processed_reg[0]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.462      ;
; -2.493 ; bits_processed_reg[3]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.425      ;
; -2.477 ; bits_processed_reg[3]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.063     ; 3.409      ;
; -2.473 ; bits_processed_reg[3]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.063     ; 3.405      ;
; -2.458 ; bits_processed_reg[1]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.063     ; 3.390      ;
; -2.445 ; bits_processed_reg[2]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.377      ;
; -2.444 ; bits_processed_reg[2]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.376      ;
; -2.443 ; bits_processed_reg[2]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.375      ;
; -2.418 ; bits_processed_reg[1]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.063     ; 3.350      ;
; -2.405 ; bits_processed_reg[2]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.337      ;
; -2.377 ; bits_processed_reg[0]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.063     ; 3.309      ;
; -2.370 ; bits_processed_reg[3]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.302      ;
; -2.366 ; bits_processed_reg[3]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.298      ;
; -2.365 ; bits_processed_reg[3]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.297      ;
; -2.352 ; start_reg                ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.065     ; 3.282      ;
; -2.338 ; bits_processed_reg[0]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.063     ; 3.270      ;
; -2.332 ; bits_processed_reg[0]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.063     ; 3.264      ;
; -2.328 ; bits_processed_reg[0]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.063     ; 3.260      ;
; -2.312 ; start_reg                ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.065     ; 3.242      ;
; -2.272 ; bits_processed_reg[3]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.063     ; 3.204      ;
; -2.244 ; bits_processed_reg[2]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.063     ; 3.176      ;
; -2.240 ; bits_processed_reg[2]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.063     ; 3.172      ;
; -2.233 ; bits_processed_reg[3]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.063     ; 3.165      ;
; -2.202 ; bits_processed_reg[1]    ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.138      ;
; -2.202 ; bits_processed_reg[1]    ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.138      ;
; -2.202 ; bits_processed_reg[1]    ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.138      ;
; -2.202 ; bits_processed_reg[1]    ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.138      ;
; -2.202 ; bits_processed_reg[1]    ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.138      ;
; -2.202 ; bits_processed_reg[1]    ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.138      ;
; -2.202 ; bits_processed_reg[1]    ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.138      ;
; -2.202 ; bits_processed_reg[1]    ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.059     ; 3.138      ;
; -2.196 ; bits_processed_reg[2]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.063     ; 3.128      ;
; -2.189 ; bits_processed_reg[1]    ; state_reg.read_ack_got_rising ; clk          ; clk         ; 1.000        ; -0.063     ; 3.121      ;
; -2.189 ; bits_processed_reg[1]    ; state_reg.get_address_and_cmd ; clk          ; clk         ; 1.000        ; -0.063     ; 3.121      ;
; -2.188 ; bits_processed_reg[1]    ; state_reg.read_ack_start      ; clk          ; clk         ; 1.000        ; -0.063     ; 3.120      ;
; -2.169 ; start_reg                ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.065     ; 3.099      ;
; -2.163 ; scl_falling_reg          ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.096      ;
; -2.158 ; scl_rising_reg           ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.062     ; 3.091      ;
; -2.157 ; bits_processed_reg[2]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.063     ; 3.089      ;
; -2.152 ; stop_reg                 ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.065     ; 3.082      ;
; -2.124 ; scl_falling_reg          ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.062     ; 3.057      ;
; -2.119 ; scl_rising_reg           ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.062     ; 3.052      ;
; -2.109 ; state_reg.idle           ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.041      ;
; -2.105 ; state_reg.idle           ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.037      ;
; -2.104 ; state_reg.idle           ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.036      ;
; -2.090 ; state_reg.read_ack_start ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.027      ;
; -2.090 ; state_reg.read_ack_start ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.027      ;
; -2.090 ; state_reg.read_ack_start ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.027      ;
; -2.090 ; state_reg.read_ack_start ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.027      ;
; -2.090 ; state_reg.read_ack_start ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.027      ;
; -2.090 ; state_reg.read_ack_start ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.027      ;
; -2.090 ; state_reg.read_ack_start ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.027      ;
; -2.090 ; state_reg.read_ack_start ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.058     ; 3.027      ;
; -2.051 ; stop_reg                 ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.981      ;
; -2.050 ; scl_falling_reg          ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.983      ;
; -2.050 ; state_reg.read_stop      ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.983      ;
; -2.049 ; scl_falling_reg          ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.982      ;
; -2.048 ; scl_falling_reg          ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.981      ;
; -2.039 ; state_reg.idle           ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.063     ; 2.971      ;
; -2.031 ; bits_processed_reg[3]    ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.967      ;
; -2.031 ; bits_processed_reg[3]    ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.967      ;
; -2.031 ; bits_processed_reg[3]    ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.967      ;
; -2.031 ; bits_processed_reg[3]    ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.967      ;
; -2.031 ; bits_processed_reg[3]    ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.967      ;
; -2.031 ; bits_processed_reg[3]    ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.967      ;
; -2.031 ; bits_processed_reg[3]    ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.967      ;
; -2.031 ; bits_processed_reg[3]    ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.059     ; 2.967      ;
; -2.030 ; bits_processed_reg[3]    ; state_reg.read_ack_got_rising ; clk          ; clk         ; 1.000        ; -0.063     ; 2.962      ;
; -2.029 ; bits_processed_reg[3]    ; state_reg.get_address_and_cmd ; clk          ; clk         ; 1.000        ; -0.063     ; 2.961      ;
; -2.026 ; bits_processed_reg[3]    ; state_reg.read_ack_start      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.958      ;
; -2.011 ; stop_reg                 ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.065     ; 2.941      ;
; -2.010 ; state_reg.read_stop      ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.062     ; 2.943      ;
; -2.006 ; scl_rising_reg           ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.943      ;
; -2.006 ; scl_rising_reg           ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.943      ;
; -2.006 ; scl_rising_reg           ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.943      ;
; -2.006 ; scl_rising_reg           ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.943      ;
; -2.006 ; scl_rising_reg           ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.943      ;
; -2.006 ; scl_rising_reg           ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.943      ;
; -2.006 ; scl_rising_reg           ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.943      ;
; -2.006 ; scl_rising_reg           ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.058     ; 2.943      ;
; -1.997 ; scl_falling_reg          ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.062     ; 2.930      ;
; -1.981 ; bits_processed_reg[0]    ; state_reg.read_ack_got_rising ; clk          ; clk         ; 1.000        ; -0.063     ; 2.913      ;
; -1.980 ; bits_processed_reg[0]    ; state_reg.get_address_and_cmd ; clk          ; clk         ; 1.000        ; -0.063     ; 2.912      ;
; -1.977 ; bits_processed_reg[0]    ; state_reg.read_ack_start      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.909      ;
; -1.973 ; bits_processed_reg[0]    ; data_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.085     ; 2.883      ;
; -1.973 ; bits_processed_reg[0]    ; data_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.085     ; 2.883      ;
; -1.967 ; state_reg.read_stop      ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.062     ; 2.900      ;
; -1.965 ; stop_reg                 ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.895      ;
; -1.964 ; stop_reg                 ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.894      ;
; -1.963 ; stop_reg                 ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.065     ; 2.893      ;
; -1.963 ; state_reg.read_stop      ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.062     ; 2.896      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; bits_processed_reg[2]               ; bits_processed_reg[2]               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bits_processed_reg[1]               ; bits_processed_reg[1]               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bits_processed_reg[0]               ; bits_processed_reg[0]               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bits_processed_reg[3]               ; bits_processed_reg[3]               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addr_reg[3]                         ; addr_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addr_reg[4]                         ; addr_reg[4]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addr_reg[5]                         ; addr_reg[5]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; addr_reg[0]                         ; addr_reg[0]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SDA_debounce|signal_in_reg ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SDA_debounce|counter[0]    ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SCL_debounce|signal_in_reg ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SCL_debounce|counter[0]    ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; data_reg[1]                         ; data_reg[1]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; data_reg[5]                         ; data_reg[5]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; addr_reg[2]                         ; addr_reg[2]                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addr_reg[1]                         ; addr_reg[1]                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; data_reg[0]                         ; data_reg[0]                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; data_reg[2]                         ; data_reg[2]                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; data_reg[3]                         ; data_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; data_reg[4]                         ; data_reg[4]                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; data_reg[6]                         ; data_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state_reg.read                      ; state_reg.read                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cmd_reg                             ; cmd_reg                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state_reg.read_ack_got_rising       ; state_reg.read_ack_got_rising       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; continue_reg                        ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state_reg.get_address_and_cmd       ; state_reg.get_address_and_cmd       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state_reg.write                     ; state_reg.write                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state_reg.read_ack_start            ; state_reg.read_ack_start            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state_reg.read_stop                 ; state_reg.read_stop                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; addr_reg[6]                         ; addr_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.372 ; data_reg[3]                         ; data_from_master_reg[4]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.591      ;
; 0.372 ; data_reg[1]                         ; data_from_master_reg[2]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.592      ;
; 0.373 ; data_reg[4]                         ; data_from_master_reg[5]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; data_reg[5]                         ; data_from_master_reg[6]             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; data_reg[2]                         ; data_from_master_reg[3]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; data_reg[6]                         ; data_from_master_reg[7]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; data_reg[0]                         ; data_from_master_reg[1]             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.594      ;
; 0.384 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.604      ;
; 0.386 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.606      ;
; 0.402 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.063      ; 0.622      ;
; 0.403 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.623      ;
; 0.405 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.625      ;
; 0.406 ; debounce:SCL_debounce|out_reg       ; scl_prev_reg                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.626      ;
; 0.433 ; scl_rising_reg                      ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.652      ;
; 0.446 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.666      ;
; 0.453 ; debounce:SDA_debounce|out_reg       ; sda_prev_reg                        ; clk          ; clk         ; 0.000        ; 0.063      ; 0.673      ;
; 0.454 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.063      ; 0.674      ;
; 0.455 ; debounce:SDA_debounce|out_reg       ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.675      ;
; 0.457 ; debounce:SDA_debounce|out_reg       ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.677      ;
; 0.548 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.768      ;
; 0.558 ; debounce:SDA_debounce|out_reg       ; cmd_reg                             ; clk          ; clk         ; 0.000        ; 0.063      ; 0.778      ;
; 0.559 ; debounce:SDA_debounce|out_reg       ; addr_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.779      ;
; 0.571 ; debounce:SDA_debounce|counter[0]    ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.577 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.063      ; 0.797      ;
; 0.577 ; debounce:SCL_debounce|counter[0]    ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.797      ;
; 0.583 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.803      ;
; 0.583 ; state_reg.read_ack_start            ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.802      ;
; 0.586 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.806      ;
; 0.589 ; debounce:SCL_debounce|out_reg       ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.809      ;
; 0.593 ; scl_reg                             ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.813      ;
; 0.593 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.813      ;
; 0.600 ; bits_processed_reg[0]               ; bits_processed_reg[1]               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.820      ;
; 0.629 ; sda_reg                             ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.063      ; 0.849      ;
; 0.632 ; debounce:SDA_debounce|out_reg       ; addr_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.063      ; 0.852      ;
; 0.650 ; debounce:SCL_debounce|out_reg       ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.870      ;
; 0.655 ; scl_prev_reg                        ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.875      ;
; 0.658 ; scl_prev_reg                        ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.878      ;
; 0.674 ; scl_reg                             ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.063      ; 0.894      ;
; 0.692 ; sda_reg                             ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.063      ; 0.912      ;
; 0.697 ; sda_prev_reg                        ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.063      ; 0.917      ;
; 0.708 ; sda_reg                             ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.928      ;
; 0.733 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.953      ;
; 0.757 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.977      ;
; 0.772 ; data_to_master_reg[5]               ; sda_o_reg                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.992      ;
; 0.789 ; sda_prev_reg                        ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.009      ;
; 0.811 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.063      ; 1.031      ;
; 0.816 ; state_reg.answer_ack_start          ; sda_wen_reg                         ; clk          ; clk         ; 0.000        ; 0.067      ; 1.040      ;
; 0.838 ; scl_reg                             ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.861 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.081      ;
; 0.885 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.105      ;
; 0.890 ; data_to_master_reg[1]               ; sda_o_reg                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.110      ;
; 0.891 ; debounce:SCL_debounce|signal_in_reg ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.111      ;
; 0.901 ; debounce:SDA_debounce|out_reg       ; read_req_reg                        ; clk          ; clk         ; 0.000        ; 0.064      ; 1.122      ;
; 0.908 ; sda_reg                             ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.128      ;
; 0.918 ; scl_prev_reg                        ; scl_falling_reg                     ; clk          ; clk         ; 0.000        ; 0.060      ; 1.135      ;
; 0.920 ; scl_prev_reg                        ; scl_rising_reg                      ; clk          ; clk         ; 0.000        ; 0.060      ; 1.137      ;
; 0.923 ; cmd_reg                             ; read_req_reg                        ; clk          ; clk         ; 0.000        ; 0.063      ; 1.143      ;
; 0.930 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.063      ; 1.150      ;
; 0.940 ; scl_reg                             ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.160      ;
; 0.944 ; scl_reg                             ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.164      ;
; 0.946 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.166      ;
; 0.951 ; debounce:SDA_debounce|out_reg       ; data_from_master_reg[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.178      ;
; 0.954 ; scl_rising_reg                      ; data_valid_reg                      ; clk          ; clk         ; 0.000        ; 0.065      ; 1.176      ;
; 0.964 ; debounce:SCL_debounce|counter[0]    ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.184      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cmd_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; continue_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_valid_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|out_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|signal_in_reg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|state_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|out_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|signal_in_reg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|state_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; read_req_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_falling_reg                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_prev_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_rising_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_o_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_prev_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_wen_reg                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.answer_ack_start          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.get_address_and_cmd       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.idle                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_ack_got_rising       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_ack_start            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_stop                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.write                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; stop_reg                            ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.answer_ack_start          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.read                      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.write                     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[1]                         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[2]                         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[0]               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[1]               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[2]               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[3]               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; continue_reg                        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[0]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[1]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[3]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[4]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[5]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[7]             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[0]                         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[2]                         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[3]                         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[4]                         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[6]                         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; scl_falling_reg                     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; scl_rising_reg                      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.get_address_and_cmd       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.idle                      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.read_ack_got_rising       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.read_ack_start            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.read_stop                 ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[3]                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[6]                         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cmd_reg                             ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[0]               ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[1]               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; data_to_master[*]  ; clk        ; 2.195 ; 2.693 ; Rise       ; clk             ;
;  data_to_master[0] ; clk        ; 2.031 ; 2.504 ; Rise       ; clk             ;
;  data_to_master[1] ; clk        ; 1.895 ; 2.319 ; Rise       ; clk             ;
;  data_to_master[2] ; clk        ; 2.195 ; 2.693 ; Rise       ; clk             ;
;  data_to_master[3] ; clk        ; 2.028 ; 2.509 ; Rise       ; clk             ;
;  data_to_master[4] ; clk        ; 2.088 ; 2.615 ; Rise       ; clk             ;
;  data_to_master[5] ; clk        ; 1.966 ; 2.446 ; Rise       ; clk             ;
;  data_to_master[6] ; clk        ; 1.875 ; 2.358 ; Rise       ; clk             ;
;  data_to_master[7] ; clk        ; 2.009 ; 2.478 ; Rise       ; clk             ;
; rst                ; clk        ; 4.142 ; 4.574 ; Rise       ; clk             ;
; scl                ; clk        ; 2.027 ; 2.494 ; Rise       ; clk             ;
; sda                ; clk        ; 2.147 ; 2.614 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; data_to_master[*]  ; clk        ; -1.487 ; -1.933 ; Rise       ; clk             ;
;  data_to_master[0] ; clk        ; -1.649 ; -2.110 ; Rise       ; clk             ;
;  data_to_master[1] ; clk        ; -1.518 ; -1.933 ; Rise       ; clk             ;
;  data_to_master[2] ; clk        ; -1.806 ; -2.292 ; Rise       ; clk             ;
;  data_to_master[3] ; clk        ; -1.646 ; -2.116 ; Rise       ; clk             ;
;  data_to_master[4] ; clk        ; -1.692 ; -2.196 ; Rise       ; clk             ;
;  data_to_master[5] ; clk        ; -1.586 ; -2.055 ; Rise       ; clk             ;
;  data_to_master[6] ; clk        ; -1.487 ; -1.949 ; Rise       ; clk             ;
;  data_to_master[7] ; clk        ; -1.628 ; -2.086 ; Rise       ; clk             ;
; rst                ; clk        ; -1.785 ; -2.269 ; Rise       ; clk             ;
; scl                ; clk        ; -1.624 ; -2.090 ; Rise       ; clk             ;
; sda                ; clk        ; -1.739 ; -2.204 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; data_from_master[*]  ; clk        ; 9.297 ; 9.470 ; Rise       ; clk             ;
;  data_from_master[0] ; clk        ; 6.355 ; 6.408 ; Rise       ; clk             ;
;  data_from_master[1] ; clk        ; 6.607 ; 6.653 ; Rise       ; clk             ;
;  data_from_master[2] ; clk        ; 7.021 ; 6.987 ; Rise       ; clk             ;
;  data_from_master[3] ; clk        ; 6.509 ; 6.496 ; Rise       ; clk             ;
;  data_from_master[4] ; clk        ; 6.428 ; 6.478 ; Rise       ; clk             ;
;  data_from_master[5] ; clk        ; 8.118 ; 8.248 ; Rise       ; clk             ;
;  data_from_master[6] ; clk        ; 6.526 ; 6.570 ; Rise       ; clk             ;
;  data_from_master[7] ; clk        ; 9.297 ; 9.470 ; Rise       ; clk             ;
; data_valid           ; clk        ; 7.073 ; 7.125 ; Rise       ; clk             ;
; read_req             ; clk        ; 6.411 ; 6.472 ; Rise       ; clk             ;
; sda                  ; clk        ; 6.394 ; 6.448 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; data_from_master[*]  ; clk        ; 6.143 ; 6.192 ; Rise       ; clk             ;
;  data_from_master[0] ; clk        ; 6.143 ; 6.192 ; Rise       ; clk             ;
;  data_from_master[1] ; clk        ; 6.385 ; 6.428 ; Rise       ; clk             ;
;  data_from_master[2] ; clk        ; 6.782 ; 6.748 ; Rise       ; clk             ;
;  data_from_master[3] ; clk        ; 6.291 ; 6.278 ; Rise       ; clk             ;
;  data_from_master[4] ; clk        ; 6.215 ; 6.262 ; Rise       ; clk             ;
;  data_from_master[5] ; clk        ; 7.885 ; 8.013 ; Rise       ; clk             ;
;  data_from_master[6] ; clk        ; 6.305 ; 6.347 ; Rise       ; clk             ;
;  data_from_master[7] ; clk        ; 9.017 ; 9.185 ; Rise       ; clk             ;
; data_valid           ; clk        ; 6.833 ; 6.882 ; Rise       ; clk             ;
; read_req             ; clk        ; 6.196 ; 6.254 ; Rise       ; clk             ;
; sda                  ; clk        ; 6.180 ; 6.230 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.240 ; 6.161 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.007 ; 5.928 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.243     ; 6.322     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.007     ; 6.086     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 297.71 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.359 ; -83.117           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -69.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.359 ; bits_processed_reg[1]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.299      ;
; -2.359 ; bits_processed_reg[1]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.299      ;
; -2.358 ; bits_processed_reg[1]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.298      ;
; -2.351 ; bits_processed_reg[1]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.291      ;
; -2.204 ; bits_processed_reg[1]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.056     ; 3.143      ;
; -2.202 ; bits_processed_reg[0]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.142      ;
; -2.202 ; bits_processed_reg[0]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.142      ;
; -2.201 ; bits_processed_reg[0]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.141      ;
; -2.199 ; bits_processed_reg[1]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.056     ; 3.138      ;
; -2.194 ; bits_processed_reg[0]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.134      ;
; -2.163 ; bits_processed_reg[3]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.103      ;
; -2.100 ; bits_processed_reg[2]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.040      ;
; -2.096 ; bits_processed_reg[2]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.036      ;
; -2.095 ; bits_processed_reg[2]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.035      ;
; -2.093 ; bits_processed_reg[3]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.056     ; 3.032      ;
; -2.088 ; bits_processed_reg[2]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.028      ;
; -2.088 ; bits_processed_reg[3]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.056     ; 3.027      ;
; -2.080 ; bits_processed_reg[1]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 3.019      ;
; -2.061 ; bits_processed_reg[3]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 3.001      ;
; -2.057 ; bits_processed_reg[3]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.997      ;
; -2.056 ; bits_processed_reg[3]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.996      ;
; -2.055 ; bits_processed_reg[1]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.055     ; 2.995      ;
; -2.024 ; bits_processed_reg[0]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.963      ;
; -2.023 ; start_reg                ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.960      ;
; -1.998 ; start_reg                ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.057     ; 2.936      ;
; -1.971 ; bits_processed_reg[0]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.055     ; 2.911      ;
; -1.964 ; bits_processed_reg[0]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.056     ; 2.903      ;
; -1.959 ; bits_processed_reg[0]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.056     ; 2.898      ;
; -1.941 ; bits_processed_reg[3]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.880      ;
; -1.905 ; bits_processed_reg[3]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.055     ; 2.845      ;
; -1.891 ; bits_processed_reg[2]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.056     ; 2.830      ;
; -1.888 ; bits_processed_reg[1]    ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; bits_processed_reg[1]    ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; bits_processed_reg[1]    ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; bits_processed_reg[1]    ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; bits_processed_reg[1]    ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; bits_processed_reg[1]    ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; bits_processed_reg[1]    ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.831      ;
; -1.888 ; bits_processed_reg[1]    ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.831      ;
; -1.886 ; bits_processed_reg[2]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.056     ; 2.825      ;
; -1.870 ; bits_processed_reg[2]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.809      ;
; -1.850 ; bits_processed_reg[1]    ; state_reg.read_ack_got_rising ; clk          ; clk         ; 1.000        ; -0.056     ; 2.789      ;
; -1.850 ; bits_processed_reg[1]    ; state_reg.read_ack_start      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.789      ;
; -1.849 ; bits_processed_reg[1]    ; state_reg.get_address_and_cmd ; clk          ; clk         ; 1.000        ; -0.056     ; 2.788      ;
; -1.849 ; scl_falling_reg          ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.788      ;
; -1.847 ; scl_rising_reg           ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.786      ;
; -1.840 ; start_reg                ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.778      ;
; -1.837 ; stop_reg                 ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.775      ;
; -1.817 ; bits_processed_reg[2]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.055     ; 2.757      ;
; -1.796 ; state_reg.idle           ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.736      ;
; -1.796 ; scl_falling_reg          ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.055     ; 2.736      ;
; -1.794 ; scl_rising_reg           ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.055     ; 2.734      ;
; -1.792 ; state_reg.idle           ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.732      ;
; -1.791 ; state_reg.idle           ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.731      ;
; -1.778 ; state_reg.read_ack_start ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.721      ;
; -1.778 ; state_reg.read_ack_start ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.721      ;
; -1.778 ; state_reg.read_ack_start ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.721      ;
; -1.778 ; state_reg.read_ack_start ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.721      ;
; -1.778 ; state_reg.read_ack_start ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.721      ;
; -1.778 ; state_reg.read_ack_start ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.721      ;
; -1.778 ; state_reg.read_ack_start ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.721      ;
; -1.778 ; state_reg.read_ack_start ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.721      ;
; -1.771 ; scl_falling_reg          ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.711      ;
; -1.767 ; scl_falling_reg          ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.707      ;
; -1.766 ; scl_falling_reg          ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.706      ;
; -1.751 ; stop_reg                 ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.688      ;
; -1.743 ; state_reg.read_stop      ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.682      ;
; -1.728 ; scl_falling_reg          ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.668      ;
; -1.724 ; bits_processed_reg[3]    ; state_reg.read_ack_got_rising ; clk          ; clk         ; 1.000        ; -0.056     ; 2.663      ;
; -1.724 ; bits_processed_reg[3]    ; state_reg.get_address_and_cmd ; clk          ; clk         ; 1.000        ; -0.056     ; 2.663      ;
; -1.721 ; stop_reg                 ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.057     ; 2.659      ;
; -1.721 ; bits_processed_reg[3]    ; state_reg.read_ack_start      ; clk          ; clk         ; 1.000        ; -0.056     ; 2.660      ;
; -1.718 ; state_reg.read_stop      ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.055     ; 2.658      ;
; -1.718 ; bits_processed_reg[3]    ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.661      ;
; -1.718 ; bits_processed_reg[3]    ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.661      ;
; -1.718 ; bits_processed_reg[3]    ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.661      ;
; -1.718 ; bits_processed_reg[3]    ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.661      ;
; -1.718 ; bits_processed_reg[3]    ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.661      ;
; -1.718 ; bits_processed_reg[3]    ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.661      ;
; -1.718 ; bits_processed_reg[3]    ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.661      ;
; -1.718 ; bits_processed_reg[3]    ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.661      ;
; -1.700 ; scl_rising_reg           ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.643      ;
; -1.700 ; scl_rising_reg           ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.643      ;
; -1.700 ; scl_rising_reg           ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.643      ;
; -1.700 ; scl_rising_reg           ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.643      ;
; -1.700 ; scl_rising_reg           ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.643      ;
; -1.700 ; scl_rising_reg           ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.643      ;
; -1.700 ; scl_rising_reg           ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.643      ;
; -1.700 ; scl_rising_reg           ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.052     ; 2.643      ;
; -1.688 ; state_reg.idle           ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.055     ; 2.628      ;
; -1.677 ; state_reg.read_ack_start ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.616      ;
; -1.676 ; state_reg.read_stop      ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.056     ; 2.615      ;
; -1.676 ; bits_processed_reg[0]    ; data_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.595      ;
; -1.672 ; state_reg.read           ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.056     ; 2.611      ;
; -1.671 ; state_reg.read_stop      ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.056     ; 2.610      ;
; -1.671 ; bits_processed_reg[0]    ; data_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.076     ; 2.590      ;
; -1.670 ; stop_reg                 ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.608      ;
; -1.670 ; stop_reg                 ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.608      ;
; -1.669 ; stop_reg                 ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.057     ; 2.607      ;
; -1.668 ; bits_processed_reg[0]    ; state_reg.read_ack_got_rising ; clk          ; clk         ; 1.000        ; -0.056     ; 2.607      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; state_reg.read                      ; state_reg.read                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; cmd_reg                             ; cmd_reg                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state_reg.read_ack_got_rising       ; state_reg.read_ack_got_rising       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; continue_reg                        ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state_reg.get_address_and_cmd       ; state_reg.get_address_and_cmd       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state_reg.write                     ; state_reg.write                     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state_reg.read_ack_start            ; state_reg.read_ack_start            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; addr_reg[3]                         ; addr_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state_reg.read_stop                 ; state_reg.read_stop                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; addr_reg[6]                         ; addr_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; debounce:SDA_debounce|signal_in_reg ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; debounce:SDA_debounce|counter[0]    ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; addr_reg[2]                         ; addr_reg[2]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addr_reg[1]                         ; addr_reg[1]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; data_reg[0]                         ; data_reg[0]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; data_reg[2]                         ; data_reg[2]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; data_reg[3]                         ; data_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; data_reg[4]                         ; data_reg[4]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; data_reg[6]                         ; data_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bits_processed_reg[2]               ; bits_processed_reg[2]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bits_processed_reg[1]               ; bits_processed_reg[1]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bits_processed_reg[0]               ; bits_processed_reg[0]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; bits_processed_reg[3]               ; bits_processed_reg[3]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addr_reg[4]                         ; addr_reg[4]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addr_reg[5]                         ; addr_reg[5]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; addr_reg[0]                         ; addr_reg[0]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:SCL_debounce|signal_in_reg ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:SCL_debounce|counter[0]    ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; data_reg[1]                         ; data_reg[1]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; data_reg[5]                         ; data_reg[5]                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.338 ; data_reg[3]                         ; data_from_master_reg[4]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; data_reg[2]                         ; data_from_master_reg[3]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_reg[4]                         ; data_from_master_reg[5]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_reg[6]                         ; data_from_master_reg[7]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_reg[1]                         ; data_from_master_reg[2]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; data_reg[5]                         ; data_from_master_reg[6]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.341 ; data_reg[0]                         ; data_from_master_reg[1]             ; clk          ; clk         ; 0.000        ; 0.055      ; 0.540      ;
; 0.342 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.542      ;
; 0.350 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.550      ;
; 0.359 ; debounce:SCL_debounce|out_reg       ; scl_prev_reg                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.559      ;
; 0.359 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.055      ; 0.558      ;
; 0.360 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.559      ;
; 0.363 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.562      ;
; 0.386 ; scl_rising_reg                      ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.586      ;
; 0.397 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.597      ;
; 0.404 ; debounce:SDA_debounce|out_reg       ; sda_prev_reg                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.604      ;
; 0.405 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.056      ; 0.605      ;
; 0.406 ; debounce:SDA_debounce|out_reg       ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.606      ;
; 0.414 ; debounce:SDA_debounce|out_reg       ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.614      ;
; 0.499 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.512 ; debounce:SDA_debounce|counter[0]    ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.712      ;
; 0.516 ; debounce:SDA_debounce|out_reg       ; cmd_reg                             ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.516 ; debounce:SDA_debounce|out_reg       ; addr_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.519 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.056      ; 0.719      ;
; 0.520 ; debounce:SCL_debounce|counter[0]    ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; state_reg.read_ack_start            ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.056      ; 0.722      ;
; 0.524 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.723      ;
; 0.528 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.728      ;
; 0.528 ; debounce:SCL_debounce|out_reg       ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.728      ;
; 0.532 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.732      ;
; 0.534 ; scl_reg                             ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.733      ;
; 0.541 ; bits_processed_reg[0]               ; bits_processed_reg[1]               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.740      ;
; 0.557 ; sda_reg                             ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.056      ; 0.757      ;
; 0.569 ; debounce:SDA_debounce|out_reg       ; addr_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.056      ; 0.769      ;
; 0.584 ; debounce:SCL_debounce|out_reg       ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.784      ;
; 0.588 ; scl_prev_reg                        ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.788      ;
; 0.590 ; scl_prev_reg                        ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.790      ;
; 0.603 ; scl_reg                             ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.055      ; 0.802      ;
; 0.612 ; sda_reg                             ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.812      ;
; 0.634 ; sda_prev_reg                        ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.056      ; 0.834      ;
; 0.645 ; sda_reg                             ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.845      ;
; 0.663 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.862      ;
; 0.682 ; data_to_master_reg[5]               ; sda_o_reg                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.882      ;
; 0.682 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.882      ;
; 0.711 ; sda_prev_reg                        ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.056      ; 0.911      ;
; 0.730 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.055      ; 0.929      ;
; 0.748 ; state_reg.answer_ack_start          ; sda_wen_reg                         ; clk          ; clk         ; 0.000        ; 0.060      ; 0.952      ;
; 0.762 ; scl_reg                             ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.962      ;
; 0.779 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.979      ;
; 0.799 ; debounce:SCL_debounce|signal_in_reg ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.998      ;
; 0.802 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.001      ;
; 0.807 ; data_to_master_reg[1]               ; sda_o_reg                           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.007      ;
; 0.812 ; sda_reg                             ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.012      ;
; 0.820 ; debounce:SDA_debounce|out_reg       ; read_req_reg                        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.020      ;
; 0.827 ; scl_prev_reg                        ; scl_falling_reg                     ; clk          ; clk         ; 0.000        ; 0.054      ; 1.025      ;
; 0.836 ; scl_prev_reg                        ; scl_rising_reg                      ; clk          ; clk         ; 0.000        ; 0.054      ; 1.034      ;
; 0.842 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.056      ; 1.042      ;
; 0.850 ; scl_reg                             ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.853 ; cmd_reg                             ; read_req_reg                        ; clk          ; clk         ; 0.000        ; 0.056      ; 1.053      ;
; 0.854 ; scl_reg                             ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.053      ;
; 0.858 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.058      ;
; 0.862 ; state_reg.write                     ; state_reg.answer_ack_start          ; clk          ; clk         ; 0.000        ; 0.056      ; 1.062      ;
; 0.866 ; scl_rising_reg                      ; data_valid_reg                      ; clk          ; clk         ; 0.000        ; 0.058      ; 1.068      ;
; 0.872 ; debounce:SDA_debounce|counter[0]    ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.056      ; 1.072      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cmd_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; continue_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_valid_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|out_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|signal_in_reg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|state_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|out_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|signal_in_reg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|state_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; read_req_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_falling_reg                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_prev_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_rising_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_o_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_prev_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_wen_reg                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.answer_ack_start          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.get_address_and_cmd       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.idle                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_ack_got_rising       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_ack_start            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_stop                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.write                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; stop_reg                            ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[1]                         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[2]                         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[0]               ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[1]               ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[2]               ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[3]               ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[0]             ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[1]             ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[3]             ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[4]             ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[5]             ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[7]             ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[0]                         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[2]                         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[3]                         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[4]                         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[6]                         ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.answer_ack_start          ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.idle                      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.read                      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.write                     ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[0]                         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[3]                         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[4]                         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[5]                         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[6]                         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cmd_reg                             ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; continue_reg                        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[2]             ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[6]             ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[1]                         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[5]                         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[0]               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; data_to_master[*]  ; clk        ; 1.908 ; 2.293 ; Rise       ; clk             ;
;  data_to_master[0] ; clk        ; 1.752 ; 2.120 ; Rise       ; clk             ;
;  data_to_master[1] ; clk        ; 1.627 ; 1.943 ; Rise       ; clk             ;
;  data_to_master[2] ; clk        ; 1.908 ; 2.293 ; Rise       ; clk             ;
;  data_to_master[3] ; clk        ; 1.757 ; 2.116 ; Rise       ; clk             ;
;  data_to_master[4] ; clk        ; 1.813 ; 2.232 ; Rise       ; clk             ;
;  data_to_master[5] ; clk        ; 1.696 ; 2.060 ; Rise       ; clk             ;
;  data_to_master[6] ; clk        ; 1.620 ; 1.986 ; Rise       ; clk             ;
;  data_to_master[7] ; clk        ; 1.730 ; 2.094 ; Rise       ; clk             ;
; rst                ; clk        ; 3.631 ; 4.005 ; Rise       ; clk             ;
; scl                ; clk        ; 1.752 ; 2.101 ; Rise       ; clk             ;
; sda                ; clk        ; 1.857 ; 2.212 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; data_to_master[*]  ; clk        ; -1.278 ; -1.603 ; Rise       ; clk             ;
;  data_to_master[0] ; clk        ; -1.415 ; -1.773 ; Rise       ; clk             ;
;  data_to_master[1] ; clk        ; -1.295 ; -1.603 ; Rise       ; clk             ;
;  data_to_master[2] ; clk        ; -1.565 ; -1.939 ; Rise       ; clk             ;
;  data_to_master[3] ; clk        ; -1.420 ; -1.770 ; Rise       ; clk             ;
;  data_to_master[4] ; clk        ; -1.463 ; -1.865 ; Rise       ; clk             ;
;  data_to_master[5] ; clk        ; -1.362 ; -1.716 ; Rise       ; clk             ;
;  data_to_master[6] ; clk        ; -1.278 ; -1.628 ; Rise       ; clk             ;
;  data_to_master[7] ; clk        ; -1.394 ; -1.748 ; Rise       ; clk             ;
; rst                ; clk        ; -1.536 ; -1.904 ; Rise       ; clk             ;
; scl                ; clk        ; -1.398 ; -1.745 ; Rise       ; clk             ;
; sda                ; clk        ; -1.498 ; -1.851 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; data_from_master[*]  ; clk        ; 8.398 ; 8.379 ; Rise       ; clk             ;
;  data_from_master[0] ; clk        ; 5.707 ; 5.718 ; Rise       ; clk             ;
;  data_from_master[1] ; clk        ; 5.945 ; 5.942 ; Rise       ; clk             ;
;  data_from_master[2] ; clk        ; 6.331 ; 6.234 ; Rise       ; clk             ;
;  data_from_master[3] ; clk        ; 5.853 ; 5.818 ; Rise       ; clk             ;
;  data_from_master[4] ; clk        ; 5.801 ; 5.800 ; Rise       ; clk             ;
;  data_from_master[5] ; clk        ; 7.298 ; 7.295 ; Rise       ; clk             ;
;  data_from_master[6] ; clk        ; 5.879 ; 5.862 ; Rise       ; clk             ;
;  data_from_master[7] ; clk        ; 8.398 ; 8.379 ; Rise       ; clk             ;
; data_valid           ; clk        ; 6.384 ; 6.360 ; Rise       ; clk             ;
; read_req             ; clk        ; 5.764 ; 5.770 ; Rise       ; clk             ;
; sda                  ; clk        ; 5.756 ; 5.758 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; data_from_master[*]  ; clk        ; 5.505 ; 5.516 ; Rise       ; clk             ;
;  data_from_master[0] ; clk        ; 5.505 ; 5.516 ; Rise       ; clk             ;
;  data_from_master[1] ; clk        ; 5.734 ; 5.730 ; Rise       ; clk             ;
;  data_from_master[2] ; clk        ; 6.104 ; 6.011 ; Rise       ; clk             ;
;  data_from_master[3] ; clk        ; 5.646 ; 5.611 ; Rise       ; clk             ;
;  data_from_master[4] ; clk        ; 5.598 ; 5.595 ; Rise       ; clk             ;
;  data_from_master[5] ; clk        ; 7.077 ; 7.075 ; Rise       ; clk             ;
;  data_from_master[6] ; clk        ; 5.669 ; 5.652 ; Rise       ; clk             ;
;  data_from_master[7] ; clk        ; 8.132 ; 8.115 ; Rise       ; clk             ;
; data_valid           ; clk        ; 6.155 ; 6.131 ; Rise       ; clk             ;
; read_req             ; clk        ; 5.560 ; 5.566 ; Rise       ; clk             ;
; sda                  ; clk        ; 5.552 ; 5.553 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 5.579 ; 5.528 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 5.364 ; 5.313 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 5.566     ; 5.617     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 5.349     ; 5.400     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.139 ; -31.519           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -72.551                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.139 ; bits_processed_reg[1]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.089      ;
; -1.139 ; bits_processed_reg[1]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.089      ;
; -1.139 ; bits_processed_reg[1]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.089      ;
; -1.102 ; bits_processed_reg[1]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 2.052      ;
; -1.033 ; bits_processed_reg[0]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.983      ;
; -1.033 ; bits_processed_reg[0]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.983      ;
; -1.033 ; bits_processed_reg[0]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.983      ;
; -1.006 ; bits_processed_reg[1]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.956      ;
; -1.003 ; bits_processed_reg[1]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.953      ;
; -0.957 ; bits_processed_reg[2]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.907      ;
; -0.957 ; bits_processed_reg[2]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.907      ;
; -0.957 ; bits_processed_reg[2]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.907      ;
; -0.953 ; bits_processed_reg[3]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.903      ;
; -0.950 ; bits_processed_reg[3]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.900      ;
; -0.945 ; bits_processed_reg[0]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.895      ;
; -0.935 ; bits_processed_reg[3]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.885      ;
; -0.930 ; bits_processed_reg[1]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.880      ;
; -0.891 ; bits_processed_reg[1]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.841      ;
; -0.890 ; bits_processed_reg[2]    ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.840      ;
; -0.883 ; bits_processed_reg[0]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.833      ;
; -0.878 ; bits_processed_reg[0]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.828      ;
; -0.875 ; bits_processed_reg[0]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.825      ;
; -0.875 ; bits_processed_reg[0]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.825      ;
; -0.860 ; start_reg                ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.808      ;
; -0.848 ; bits_processed_reg[3]    ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.798      ;
; -0.848 ; bits_processed_reg[3]    ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.798      ;
; -0.848 ; bits_processed_reg[3]    ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.798      ;
; -0.823 ; bits_processed_reg[2]    ; state_reg.write               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.773      ;
; -0.821 ; start_reg                ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.039     ; 1.769      ;
; -0.820 ; bits_processed_reg[2]    ; state_reg.read                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.770      ;
; -0.820 ; bits_processed_reg[3]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.770      ;
; -0.812 ; bits_processed_reg[3]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.762      ;
; -0.786 ; start_reg                ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.734      ;
; -0.782 ; bits_processed_reg[1]    ; state_reg.read_ack_got_rising ; clk          ; clk         ; 1.000        ; -0.037     ; 1.732      ;
; -0.781 ; bits_processed_reg[1]    ; state_reg.read_ack_start      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.731      ;
; -0.781 ; bits_processed_reg[2]    ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.731      ;
; -0.780 ; bits_processed_reg[1]    ; state_reg.get_address_and_cmd ; clk          ; clk         ; 1.000        ; -0.037     ; 1.730      ;
; -0.778 ; stop_reg                 ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.726      ;
; -0.773 ; bits_processed_reg[2]    ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.723      ;
; -0.771 ; state_reg.read_ack_start ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.771 ; state_reg.read_ack_start ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.771 ; state_reg.read_ack_start ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.771 ; state_reg.read_ack_start ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.771 ; state_reg.read_ack_start ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.771 ; state_reg.read_ack_start ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.771 ; state_reg.read_ack_start ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.771 ; state_reg.read_ack_start ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.725      ;
; -0.770 ; bits_processed_reg[1]    ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.723      ;
; -0.770 ; bits_processed_reg[1]    ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.723      ;
; -0.770 ; bits_processed_reg[1]    ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.723      ;
; -0.770 ; bits_processed_reg[1]    ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.723      ;
; -0.770 ; bits_processed_reg[1]    ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.723      ;
; -0.770 ; bits_processed_reg[1]    ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.723      ;
; -0.770 ; bits_processed_reg[1]    ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.723      ;
; -0.770 ; bits_processed_reg[1]    ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.723      ;
; -0.769 ; state_reg.idle           ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.719      ;
; -0.756 ; state_reg.idle           ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.706      ;
; -0.756 ; scl_falling_reg          ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.707      ;
; -0.755 ; state_reg.idle           ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.755 ; state_reg.idle           ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.705      ;
; -0.750 ; scl_rising_reg           ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.748 ; scl_falling_reg          ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.699      ;
; -0.742 ; scl_rising_reg           ; state_reg.idle                ; clk          ; clk         ; 1.000        ; -0.036     ; 1.693      ;
; -0.734 ; scl_falling_reg          ; bits_processed_reg[2]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.685      ;
; -0.734 ; scl_falling_reg          ; bits_processed_reg[1]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.685      ;
; -0.734 ; scl_falling_reg          ; bits_processed_reg[3]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.685      ;
; -0.730 ; scl_rising_reg           ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.730 ; scl_rising_reg           ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.730 ; scl_rising_reg           ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.730 ; scl_rising_reg           ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.730 ; scl_rising_reg           ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.730 ; scl_rising_reg           ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.730 ; scl_rising_reg           ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.730 ; scl_rising_reg           ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.684      ;
; -0.709 ; bits_processed_reg[3]    ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; bits_processed_reg[3]    ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; bits_processed_reg[3]    ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; bits_processed_reg[3]    ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; bits_processed_reg[3]    ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; bits_processed_reg[3]    ; data_to_master_reg[3]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; bits_processed_reg[3]    ; data_to_master_reg[6]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.709 ; bits_processed_reg[3]    ; data_to_master_reg[7]         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.662      ;
; -0.700 ; state_reg.read_stop      ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.651      ;
; -0.698 ; stop_reg                 ; state_reg.answer_ack_start    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.646      ;
; -0.691 ; bits_processed_reg[0]    ; data_from_master_reg[0]       ; clk          ; clk         ; 1.000        ; -0.051     ; 1.627      ;
; -0.691 ; bits_processed_reg[0]    ; data_from_master_reg[1]       ; clk          ; clk         ; 1.000        ; -0.051     ; 1.627      ;
; -0.691 ; bits_processed_reg[0]    ; data_from_master_reg[3]       ; clk          ; clk         ; 1.000        ; -0.051     ; 1.627      ;
; -0.691 ; bits_processed_reg[0]    ; data_from_master_reg[4]       ; clk          ; clk         ; 1.000        ; -0.051     ; 1.627      ;
; -0.691 ; bits_processed_reg[0]    ; data_from_master_reg[5]       ; clk          ; clk         ; 1.000        ; -0.051     ; 1.627      ;
; -0.691 ; bits_processed_reg[0]    ; data_from_master_reg[7]       ; clk          ; clk         ; 1.000        ; -0.051     ; 1.627      ;
; -0.689 ; state_reg.write          ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.639      ;
; -0.685 ; scl_falling_reg          ; bits_processed_reg[0]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.636      ;
; -0.684 ; bits_processed_reg[3]    ; state_reg.read_ack_start      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.634      ;
; -0.682 ; bits_processed_reg[3]    ; state_reg.read_ack_got_rising ; clk          ; clk         ; 1.000        ; -0.037     ; 1.632      ;
; -0.680 ; bits_processed_reg[3]    ; state_reg.get_address_and_cmd ; clk          ; clk         ; 1.000        ; -0.037     ; 1.630      ;
; -0.677 ; scl_falling_reg          ; data_to_master_reg[0]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.631      ;
; -0.677 ; scl_falling_reg          ; data_to_master_reg[1]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.631      ;
; -0.677 ; scl_falling_reg          ; data_to_master_reg[4]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.631      ;
; -0.677 ; scl_falling_reg          ; data_to_master_reg[5]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.631      ;
; -0.677 ; scl_falling_reg          ; data_to_master_reg[2]         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.631      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; addr_reg[2]                         ; addr_reg[2]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addr_reg[1]                         ; addr_reg[1]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_reg[0]                         ; data_reg[0]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_reg[2]                         ; data_reg[2]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_reg[3]                         ; data_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_reg[4]                         ; data_reg[4]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_reg[6]                         ; data_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state_reg.read                      ; state_reg.read                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bits_processed_reg[2]               ; bits_processed_reg[2]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bits_processed_reg[1]               ; bits_processed_reg[1]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cmd_reg                             ; cmd_reg                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bits_processed_reg[0]               ; bits_processed_reg[0]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state_reg.write                     ; state_reg.write                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bits_processed_reg[3]               ; bits_processed_reg[3]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addr_reg[3]                         ; addr_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state_reg.read_stop                 ; state_reg.read_stop                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addr_reg[6]                         ; addr_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addr_reg[4]                         ; addr_reg[4]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addr_reg[5]                         ; addr_reg[5]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; addr_reg[0]                         ; addr_reg[0]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SDA_debounce|signal_in_reg ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SDA_debounce|counter[0]    ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SCL_debounce|signal_in_reg ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SCL_debounce|counter[0]    ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_reg[1]                         ; data_reg[1]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_reg[5]                         ; data_reg[5]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; state_reg.read_ack_got_rising       ; state_reg.read_ack_got_rising       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; continue_reg                        ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_reg.get_address_and_cmd       ; state_reg.get_address_and_cmd       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_reg.read_ack_start            ; state_reg.read_ack_start            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; data_reg[3]                         ; data_from_master_reg[4]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; data_reg[2]                         ; data_from_master_reg[3]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_reg[4]                         ; data_from_master_reg[5]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_reg[6]                         ; data_from_master_reg[7]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; data_reg[1]                         ; data_from_master_reg[2]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; data_reg[5]                         ; data_from_master_reg[6]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; data_reg[0]                         ; data_from_master_reg[1]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.201 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.201 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.210 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.211 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.218 ; debounce:SCL_debounce|state_reg     ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.339      ;
; 0.219 ; debounce:SCL_debounce|out_reg       ; scl_prev_reg                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.340      ;
; 0.232 ; scl_rising_reg                      ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.352      ;
; 0.237 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.358      ;
; 0.245 ; debounce:SDA_debounce|out_reg       ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.366      ;
; 0.248 ; debounce:SDA_debounce|out_reg       ; sda_prev_reg                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.369      ;
; 0.249 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.370      ;
; 0.250 ; debounce:SDA_debounce|out_reg       ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.371      ;
; 0.282 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.289 ; debounce:SDA_debounce|out_reg       ; cmd_reg                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.410      ;
; 0.289 ; debounce:SDA_debounce|out_reg       ; addr_reg[6]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.410      ;
; 0.305 ; debounce:SDA_debounce|counter[0]    ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.309 ; debounce:SCL_debounce|counter[0]    ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; state_reg.read_ack_start            ; continue_reg                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.313 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.315 ; debounce:SCL_debounce|out_reg       ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.318 ; scl_reg                             ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.320 ; bits_processed_reg[0]               ; bits_processed_reg[1]               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.441      ;
; 0.337 ; sda_reg                             ; debounce:SDA_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.458      ;
; 0.341 ; debounce:SDA_debounce|out_reg       ; addr_reg[3]                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.462      ;
; 0.345 ; scl_prev_reg                        ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.346 ; scl_prev_reg                        ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.350 ; debounce:SCL_debounce|out_reg       ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.471      ;
; 0.360 ; scl_reg                             ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.481      ;
; 0.367 ; sda_prev_reg                        ; stop_reg                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.372 ; sda_reg                             ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.373 ; sda_reg                             ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.388 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.509      ;
; 0.400 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.521      ;
; 0.403 ; data_to_master_reg[5]               ; sda_o_reg                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.524      ;
; 0.418 ; sda_prev_reg                        ; start_reg                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.539      ;
; 0.429 ; debounce:SCL_debounce|out_reg       ; debounce:SCL_debounce|signal_in_reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.431 ; state_reg.answer_ack_start          ; sda_wen_reg                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.555      ;
; 0.442 ; scl_reg                             ; debounce:SCL_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.455 ; debounce:SDA_debounce|counter[1]    ; debounce:SDA_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.466 ; data_to_master_reg[1]               ; sda_o_reg                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.470 ; debounce:SCL_debounce|counter[1]    ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.478 ; debounce:SDA_debounce|out_reg       ; read_req_reg                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.599      ;
; 0.482 ; sda_reg                             ; debounce:SDA_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.484 ; debounce:SCL_debounce|signal_in_reg ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.485 ; cmd_reg                             ; read_req_reg                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.487 ; scl_prev_reg                        ; scl_rising_reg                      ; clk          ; clk         ; 0.000        ; 0.034      ; 0.605      ;
; 0.489 ; scl_prev_reg                        ; scl_falling_reg                     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.607      ;
; 0.500 ; debounce:SDA_debounce|state_reg     ; debounce:SDA_debounce|out_reg       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.621      ;
; 0.505 ; scl_reg                             ; debounce:SCL_debounce|counter[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; debounce:SCL_debounce|counter[0]    ; debounce:SCL_debounce|state_reg     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; debounce:SDA_debounce|out_reg       ; data_from_master_reg[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.631      ;
; 0.507 ; scl_rising_reg                      ; data_valid_reg                      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.630      ;
; 0.508 ; debounce:SDA_debounce|out_reg       ; debounce:SDA_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; scl_reg                             ; debounce:SCL_debounce|counter[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; addr_reg[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; bits_processed_reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cmd_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; continue_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_from_master_reg[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_reg[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_to_master_reg[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; data_valid_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|out_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|signal_in_reg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SCL_debounce|state_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|out_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|signal_in_reg ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; debounce:SDA_debounce|state_reg     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; read_req_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_falling_reg                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_prev_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_rising_reg                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_o_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_prev_reg                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_reg                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_wen_reg                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_reg                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.answer_ack_start          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.get_address_and_cmd       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.idle                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_ack_got_rising       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_ack_start            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.read_stop                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state_reg.write                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; stop_reg                            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; continue_reg                        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[0]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[1]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[2]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[3]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[4]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[5]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[6]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_to_master_reg[7]               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; scl_falling_reg                     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; scl_rising_reg                      ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sda_o_reg                           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sda_wen_reg                         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.get_address_and_cmd       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.read_ack_got_rising       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.read_ack_start            ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.read_stop                 ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[0]                         ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[4]                         ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[5]                         ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; addr_reg[6]                         ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[0]               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[1]               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[2]               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; bits_processed_reg[3]               ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cmd_reg                             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[2]             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_from_master_reg[6]             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[1]                         ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_reg[5]                         ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; data_valid_reg                      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; read_req_reg                        ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state_reg.answer_ack_start          ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; data_to_master[*]  ; clk        ; 1.250 ; 1.911 ; Rise       ; clk             ;
;  data_to_master[0] ; clk        ; 1.135 ; 1.771 ; Rise       ; clk             ;
;  data_to_master[1] ; clk        ; 1.057 ; 1.642 ; Rise       ; clk             ;
;  data_to_master[2] ; clk        ; 1.250 ; 1.911 ; Rise       ; clk             ;
;  data_to_master[3] ; clk        ; 1.130 ; 1.768 ; Rise       ; clk             ;
;  data_to_master[4] ; clk        ; 1.221 ; 1.906 ; Rise       ; clk             ;
;  data_to_master[5] ; clk        ; 1.096 ; 1.720 ; Rise       ; clk             ;
;  data_to_master[6] ; clk        ; 1.065 ; 1.712 ; Rise       ; clk             ;
;  data_to_master[7] ; clk        ; 1.117 ; 1.752 ; Rise       ; clk             ;
; rst                ; clk        ; 2.348 ; 2.892 ; Rise       ; clk             ;
; scl                ; clk        ; 1.156 ; 1.775 ; Rise       ; clk             ;
; sda                ; clk        ; 1.218 ; 1.861 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; data_to_master[*]  ; clk        ; -0.845 ; -1.422 ; Rise       ; clk             ;
;  data_to_master[0] ; clk        ; -0.919 ; -1.545 ; Rise       ; clk             ;
;  data_to_master[1] ; clk        ; -0.845 ; -1.422 ; Rise       ; clk             ;
;  data_to_master[2] ; clk        ; -1.030 ; -1.679 ; Rise       ; clk             ;
;  data_to_master[3] ; clk        ; -0.915 ; -1.542 ; Rise       ; clk             ;
;  data_to_master[4] ; clk        ; -0.997 ; -1.664 ; Rise       ; clk             ;
;  data_to_master[5] ; clk        ; -0.882 ; -1.496 ; Rise       ; clk             ;
;  data_to_master[6] ; clk        ; -0.847 ; -1.477 ; Rise       ; clk             ;
;  data_to_master[7] ; clk        ; -0.902 ; -1.527 ; Rise       ; clk             ;
; rst                ; clk        ; -1.016 ; -1.653 ; Rise       ; clk             ;
; scl                ; clk        ; -0.928 ; -1.544 ; Rise       ; clk             ;
; sda                ; clk        ; -0.988 ; -1.627 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; data_from_master[*]  ; clk        ; 5.572 ; 5.867 ; Rise       ; clk             ;
;  data_from_master[0] ; clk        ; 3.713 ; 3.830 ; Rise       ; clk             ;
;  data_from_master[1] ; clk        ; 3.856 ; 3.977 ; Rise       ; clk             ;
;  data_from_master[2] ; clk        ; 4.062 ; 4.180 ; Rise       ; clk             ;
;  data_from_master[3] ; clk        ; 3.791 ; 3.892 ; Rise       ; clk             ;
;  data_from_master[4] ; clk        ; 3.755 ; 3.905 ; Rise       ; clk             ;
;  data_from_master[5] ; clk        ; 4.876 ; 5.089 ; Rise       ; clk             ;
;  data_from_master[6] ; clk        ; 3.777 ; 3.918 ; Rise       ; clk             ;
;  data_from_master[7] ; clk        ; 5.572 ; 5.867 ; Rise       ; clk             ;
; data_valid           ; clk        ; 4.102 ; 4.268 ; Rise       ; clk             ;
; read_req             ; clk        ; 3.730 ; 3.859 ; Rise       ; clk             ;
; sda                  ; clk        ; 3.731 ; 3.851 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; data_from_master[*]  ; clk        ; 3.586 ; 3.699 ; Rise       ; clk             ;
;  data_from_master[0] ; clk        ; 3.586 ; 3.699 ; Rise       ; clk             ;
;  data_from_master[1] ; clk        ; 3.724 ; 3.840 ; Rise       ; clk             ;
;  data_from_master[2] ; clk        ; 3.921 ; 4.035 ; Rise       ; clk             ;
;  data_from_master[3] ; clk        ; 3.661 ; 3.758 ; Rise       ; clk             ;
;  data_from_master[4] ; clk        ; 3.630 ; 3.775 ; Rise       ; clk             ;
;  data_from_master[5] ; clk        ; 4.741 ; 4.947 ; Rise       ; clk             ;
;  data_from_master[6] ; clk        ; 3.649 ; 3.785 ; Rise       ; clk             ;
;  data_from_master[7] ; clk        ; 5.409 ; 5.695 ; Rise       ; clk             ;
; data_valid           ; clk        ; 3.960 ; 4.120 ; Rise       ; clk             ;
; read_req             ; clk        ; 3.603 ; 3.726 ; Rise       ; clk             ;
; sda                  ; clk        ; 3.604 ; 3.719 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.629 ; 3.615 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.503 ; 3.489 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.733     ; 3.747     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.603     ; 3.617     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.748  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.748  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -99.888 ; 0.0   ; 0.0      ; 0.0     ; -72.551             ;
;  clk             ; -99.888 ; 0.000 ; N/A      ; N/A     ; -72.551             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; data_to_master[*]  ; clk        ; 2.195 ; 2.693 ; Rise       ; clk             ;
;  data_to_master[0] ; clk        ; 2.031 ; 2.504 ; Rise       ; clk             ;
;  data_to_master[1] ; clk        ; 1.895 ; 2.319 ; Rise       ; clk             ;
;  data_to_master[2] ; clk        ; 2.195 ; 2.693 ; Rise       ; clk             ;
;  data_to_master[3] ; clk        ; 2.028 ; 2.509 ; Rise       ; clk             ;
;  data_to_master[4] ; clk        ; 2.088 ; 2.615 ; Rise       ; clk             ;
;  data_to_master[5] ; clk        ; 1.966 ; 2.446 ; Rise       ; clk             ;
;  data_to_master[6] ; clk        ; 1.875 ; 2.358 ; Rise       ; clk             ;
;  data_to_master[7] ; clk        ; 2.009 ; 2.478 ; Rise       ; clk             ;
; rst                ; clk        ; 4.142 ; 4.574 ; Rise       ; clk             ;
; scl                ; clk        ; 2.027 ; 2.494 ; Rise       ; clk             ;
; sda                ; clk        ; 2.147 ; 2.614 ; Rise       ; clk             ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; data_to_master[*]  ; clk        ; -0.845 ; -1.422 ; Rise       ; clk             ;
;  data_to_master[0] ; clk        ; -0.919 ; -1.545 ; Rise       ; clk             ;
;  data_to_master[1] ; clk        ; -0.845 ; -1.422 ; Rise       ; clk             ;
;  data_to_master[2] ; clk        ; -1.030 ; -1.679 ; Rise       ; clk             ;
;  data_to_master[3] ; clk        ; -0.915 ; -1.542 ; Rise       ; clk             ;
;  data_to_master[4] ; clk        ; -0.997 ; -1.664 ; Rise       ; clk             ;
;  data_to_master[5] ; clk        ; -0.882 ; -1.496 ; Rise       ; clk             ;
;  data_to_master[6] ; clk        ; -0.847 ; -1.477 ; Rise       ; clk             ;
;  data_to_master[7] ; clk        ; -0.902 ; -1.527 ; Rise       ; clk             ;
; rst                ; clk        ; -1.016 ; -1.653 ; Rise       ; clk             ;
; scl                ; clk        ; -0.928 ; -1.544 ; Rise       ; clk             ;
; sda                ; clk        ; -0.988 ; -1.627 ; Rise       ; clk             ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; data_from_master[*]  ; clk        ; 9.297 ; 9.470 ; Rise       ; clk             ;
;  data_from_master[0] ; clk        ; 6.355 ; 6.408 ; Rise       ; clk             ;
;  data_from_master[1] ; clk        ; 6.607 ; 6.653 ; Rise       ; clk             ;
;  data_from_master[2] ; clk        ; 7.021 ; 6.987 ; Rise       ; clk             ;
;  data_from_master[3] ; clk        ; 6.509 ; 6.496 ; Rise       ; clk             ;
;  data_from_master[4] ; clk        ; 6.428 ; 6.478 ; Rise       ; clk             ;
;  data_from_master[5] ; clk        ; 8.118 ; 8.248 ; Rise       ; clk             ;
;  data_from_master[6] ; clk        ; 6.526 ; 6.570 ; Rise       ; clk             ;
;  data_from_master[7] ; clk        ; 9.297 ; 9.470 ; Rise       ; clk             ;
; data_valid           ; clk        ; 7.073 ; 7.125 ; Rise       ; clk             ;
; read_req             ; clk        ; 6.411 ; 6.472 ; Rise       ; clk             ;
; sda                  ; clk        ; 6.394 ; 6.448 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; data_from_master[*]  ; clk        ; 3.586 ; 3.699 ; Rise       ; clk             ;
;  data_from_master[0] ; clk        ; 3.586 ; 3.699 ; Rise       ; clk             ;
;  data_from_master[1] ; clk        ; 3.724 ; 3.840 ; Rise       ; clk             ;
;  data_from_master[2] ; clk        ; 3.921 ; 4.035 ; Rise       ; clk             ;
;  data_from_master[3] ; clk        ; 3.661 ; 3.758 ; Rise       ; clk             ;
;  data_from_master[4] ; clk        ; 3.630 ; 3.775 ; Rise       ; clk             ;
;  data_from_master[5] ; clk        ; 4.741 ; 4.947 ; Rise       ; clk             ;
;  data_from_master[6] ; clk        ; 3.649 ; 3.785 ; Rise       ; clk             ;
;  data_from_master[7] ; clk        ; 5.409 ; 5.695 ; Rise       ; clk             ;
; data_valid           ; clk        ; 3.960 ; 4.120 ; Rise       ; clk             ;
; read_req             ; clk        ; 3.603 ; 3.726 ; Rise       ; clk             ;
; sda                  ; clk        ; 3.604 ; 3.719 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; read_req            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_valid          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_from_master[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_from_master[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_from_master[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_from_master[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_from_master[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_from_master[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_from_master[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_from_master[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; scl                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_to_master[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_to_master[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_to_master[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_to_master[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_to_master[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_to_master[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_to_master[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_to_master[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; read_req            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_valid          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_from_master[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_from_master[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_from_master[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_from_master[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; data_from_master[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; data_from_master[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; scl                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sda                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; read_req            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_valid          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; data_from_master[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; data_from_master[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; scl                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sda                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; read_req            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_valid          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_from_master[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; data_from_master[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_from_master[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; scl                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1040     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1040     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Jan 14 23:23:27 2021
Info: Command: quartus_sta Slave_I2C -c Slave_I2C
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Slave_I2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.748
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.748       -99.888 clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.357         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -69.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.359
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.359       -83.117 clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -69.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.139
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.139       -31.519 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.186         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -72.551 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 360 megabytes
    Info: Processing ended: Thu Jan 14 23:23:31 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


