<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:19.2719</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.10.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-0129145</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal>등록결정(재심사후)</finalDisposal><inventionTitle>전자 장치의 제조방법</inventionTitle><inventionTitleEng>METHOD FOR FABRICATING ELECTRONIC DEVICE</inventionTitleEng><openDate>2022.04.14</openDate><openNumber>10-2022-0046109</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.09.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0831</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0804</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 메모리를 포함하는 전자 장치가 제공된다. 본 발명의 일 실시예에 따른 반도체 메모리를 포함하는 전자 장치에 있어서, 상기 반도체 메모리는 복수의 메모리 셀을 포함하고, 상기 메모리 셀의 각각은, 제1 전극층; 제2 전극층; 및 상기 제1 전극층과 상기 제2 전극층 사이에 형성되며, 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 접속되는 선택 소자층을 포함할 수 있으며, 상기 선택 소자층은 상기 제1 전극과의 계면으로부터 상기 제2 전극과의 계면으로 갈수록 감소되는 도펀트 농도를 가질 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는 복수의 메모리 셀을 포함하고,상기 메모리 셀의 각각은,제1 전극층; 제2 전극층; 및상기 제1 전극층과 상기 제2 전극층 사이에 형성되며, 상기 제1 전극층 및 상기 제2 전극층과 전기적으로 접속되는 선택 소자층을 포함하며,상기 선택 소자층은 상기 제1 전극과의 계면으로부터 상기 제2 전극과의 계면으로 갈수록 감소되는 도펀트 농도를 갖는전자 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 전극층은 기판 상에 형성된 하부 전극이며, 상기 제2 전극층은 상기 선택 소자층 상에 형성된 상부 전극인전자 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 도펀트는 B, N, C, P, As, Al, Si 및 Ge로 이루어진 군으로부터 선택되는 1종 이상을 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 선택소자층은 2단계의 이온 주입 공정에 의해 도입된 도펀트를 포함하며, 각각의 이온 주입 공정에 의해 도입된 도펀트는 서로 동일한전자 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 선택소자층은 2단계의 이온 주입 공정에 의해 도입된 도펀트를 포함하며, 각각의 이온 주입 공정에 의해 도입된 도펀트는 서로 상이한전자 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 메모리 셀의 각각은,상기 제1 전극층과 상기 선택 소자층 사이에 개재되는 장벽층을 더 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 장벽층은 5~25 Å의 두께를 가지며, 실리콘, 산화물 및 질화물로 이루어진 군으로부터 선택되는 1종 이상의 물질을 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 메모리 셀의 각각은 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태에서 스위칭함으로써 서로 다른 데이터를 저장하는 메모리층을 더 포함하는전자 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 반도체 메모리는 기판 상에 배치되고, 상기 메모리 셀 아래에서 제1 방향으로 연장하는 제1 배선; 및상기 메모리 셀 상에 배치되고 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 제2 배선을 포함하고,상기 복수의 메모리 셀은, 상기 제1 배선과 상기 제2 배선의 교차 영역에 위치하는전자 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 전자 장치는, 마이크로프로세서를 더 포함하고,상기 마이크로프로세서는,상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인 전자 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 전자 장치는, 프로세서를 더 포함하고,상기 프로세서는,상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인 전자 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 전자 장치는, 프로세싱 시스템을 더 포함하고,상기 프로세싱 시스템은,수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인전자 장치.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 전자 장치는, 메모리 시스템을 더 포함하고,상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인전자 장치.</claim></claimInfo><claimInfo><claim>14. 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서,상기 반도체 메모리는 복수의 메모리 셀을 포함하고,상기 메모리 셀의 형성 단계는,기판 상에 제1 전극층을 형성하는 단계;상기 제1 전극층 상에 선택 소자층을 형성하는 단계; 공정 결과물에 대하여, 이온 주입 깊이(Rp)가 상기 제1 전극층과 상기 선택 소자층 사이의 계면에 상응하도록 이온 주입 공정(B)을 수행하는 단계; 및상기 선택 소자층 상에 제2 전극층을 형성하는 단계를 포함하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 이온 주입 공정은 B, N, C, P, As, Al, Si 및 Ge로 이루어진 군으로부터 선택되는 1종 이상을 도펀트로 이용하여 수행되는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 선택 소자층 형성 시, 상기 제1 전극층과 상기 선택 소자층 사이의 계면에 상기 제1 전극층에 포함된 물질을 함유하는 산화물, 질화물 또는 산질화물을 포함하는 계면층이 형성되며, 상기 이온 주입 공정을 통하여 상기 계면층의 적어도 일부가 제거되는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 메모리 셀의 형성 단계는,상기 제1 전극층과 상기 선택 소자층 사이에 개재되는 장벽층을 형성하는 단계를 더 포함하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 장벽층은 5~25 Å의 두께를 가지며, 실리콘, 산화물 및 질화물로 이루어진 군으로부터 선택되는 1종 이상의 물질을 포함하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 장벽층은, 상기 선택 소자층 형성 시, 상기 제1 전극층과 상기 선택 소자층 사이의 계면에서 상기 제1 전극층에 포함된 물질을 함유하는 산화물, 질화물 또는 산질화물을 포함하는 계면층의 형성을 억제하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제14항에 있어서,상기 선택 소자층의 형성 단계는,실리콘 산화물, 실리콘 질화물, 금속 산화물 및 금속 질화물로 이루어진 군으로부터 선택되는 1종 이상을 포함하는 물질층을 증착하는 단계; 및상기 물질층에 대하여 이온 주입 공정(A)에 의해 도펀트를 도핑하는 단계를 포함하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 도펀트는 B, N, C, P, As, Al, Si 및 Ge로 이루어진 군으로부터 선택되는 1종 이상을 포함하는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제20항에 있어서,상기 이온 주입 깊이(Rp)가 상기 제1 전극층과 상기 선택 소자층 사이의 계면에 상응하도록 수행되는 이온 주입 공정(B)과, 상기 선택 소자층 형성 단계에 포함되는 이온 주입 공정(A)에 이용되는 도펀트는 서로 동일한전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>23. 제20항에 있어서,상기 이온 주입 깊이(Rp)가 상기 제1 전극층과 상기 선택 소자층 사이의 계면에 상응하도록 수행되는 이온 주입 공정(B)과, 상기 선택 소자층 형성 단계에 포함되는 이온 주입 공정(A)에 이용되는 도펀트는 서로 상이한전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제20항에 있어서,상기 이온 주입 깊이(Rp)가 상기 제1 전극층과 상기 선택 소자층 사이의 계면에 상응하도록 수행되는 이온 주입 공정(B)은, 상기 선택 소자층 형성 단계에 포함되는 이온 주입 공정(A)에 비하여 높은 에너지를 이용하여 수행되는전자 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>25. 제14항에 있어서,기판 상에 제1 방향으로 연장하는 제1 배선을 형성하는 단계; 및상기 메모리 셀 상에 제2 방향으로 연장하는 복수의 제2 배선을 형성하는 단계를 더 포함하고,상기 복수의 메모리 셀은, 상기 제1 배선과 상기 제2 배선의 교차 영역에 위치하는전자 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>HA,Tae Jung</engName><name>하태정</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>SONG,Jeong Hwan</engName><name>송정환</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)</address><code>920001000048</code><country>대한민국</country><engName>Shinsung Patent Firm LLC</engName><name>신성특허법인(유한)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2020.10.07</receiptDate><receiptNumber>1-1-2020-1057996-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.09.22</receiptDate><receiptNumber>1-1-2023-1054106-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.05.20</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.06.19</receiptDate><receiptNumber>9-6-2024-0191477-24</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2024.11.09</receiptDate><receiptNumber>9-5-2024-0958729-91</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.01.09</receiptDate><receiptNumber>1-1-2025-0030147-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.01.09</receiptDate><receiptNumber>1-1-2025-0030146-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Refuse a Patent</documentEngName><documentName>거절결정서</documentName><receiptDate>2025.06.27</receiptDate><receiptNumber>9-5-2025-0613274-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인 (Acceptance of amendment) </commonCodeName><documentEngName>Amendment to Description, etc(Reexamination)</documentEngName><documentName>[명세서등 보정]보정서(재심사)</documentName><receiptDate>2025.09.26</receiptDate><receiptNumber>1-1-2025-1101302-65</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.09.26</receiptDate><receiptNumber>1-1-2025-1101301-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to Grant Registration</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.10.27</receiptDate><receiptNumber>9-5-2025-1037123-00</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020200129145.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c69d585ad86b476b775eee2c973b2585fe2806c25969919002e6f1d36d6b7eed2106049c0e6e4b0b03c6b139429082938b80ae82f573cc91</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf826e7250b622ac741691a684729692b8bbc85054a1caf3dd3990854ee7ce5acf9389a5061e74baad7004f1e8856975ea8f8a4d9e8778ee3f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>