TimeQuest Timing Analyzer report for control_unit
Thu Jan 27 11:40:34 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock'
 13. Slow 1200mV 85C Model Setup: 'IR[0]'
 14. Slow 1200mV 85C Model Hold: 'IR[0]'
 15. Slow 1200mV 85C Model Hold: 'Clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'IR[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'Clock'
 30. Slow 1200mV 0C Model Setup: 'IR[0]'
 31. Slow 1200mV 0C Model Hold: 'IR[0]'
 32. Slow 1200mV 0C Model Hold: 'Clock'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'IR[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'IR[0]'
 46. Fast 1200mV 0C Model Setup: 'Clock'
 47. Fast 1200mV 0C Model Hold: 'IR[0]'
 48. Fast 1200mV 0C Model Hold: 'Clock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'IR[0]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; control_unit                                       ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
; IR[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 351.86 MHz ; 250.0 MHz       ; IR[0]      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 405.84 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clock ; -1.464 ; -13.131            ;
; IR[0] ; -1.075 ; -2.609             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; IR[0] ; -1.873 ; -12.610           ;
; Clock ; 0.179  ; 0.000             ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clock ; -3.000 ; -37.000                          ;
; IR[0] ; -3.000 ; -3.183                           ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                 ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.394      ;
; -1.455 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.385      ;
; -1.349 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.279      ;
; -1.334 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.264      ;
; -1.238 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.168      ;
; -1.209 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.140      ;
; -1.208 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.138      ;
; -1.205 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.136      ;
; -1.189 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.119      ;
; -1.151 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.081      ;
; -1.105 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.035      ;
; -1.080 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.064     ; 2.011      ;
; -1.072 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.002      ;
; -0.977 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.907      ;
; -0.965 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.895      ;
; -0.953 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.686      ;
; -0.941 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.871      ;
; -0.924 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.855      ;
; -0.873 ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.804      ;
; -0.858 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.788      ;
; -0.851 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.788      ;
; -0.850 ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.787      ;
; -0.831 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.761      ;
; -0.809 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.746      ;
; -0.807 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.737      ;
; -0.726 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.656      ;
; -0.714 ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.644      ;
; -0.711 ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.641      ;
; -0.699 ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.636      ;
; -0.699 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.636      ;
; -0.683 ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.620      ;
; -0.677 ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.614      ;
; -0.674 ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.611      ;
; -0.664 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.594      ;
; -0.635 ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.565      ;
; -0.632 ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.562      ;
; -0.580 ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.510      ;
; -0.577 ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.507      ;
; -0.565 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.298      ;
; -0.557 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.290      ;
; -0.509 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.439      ;
; -0.498 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.435      ;
; -0.489 ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock        ; Clock       ; 1.000        ; -0.076     ; 1.408      ;
; -0.488 ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.418      ;
; -0.473 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.076     ; 1.392      ;
; -0.463 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.393      ;
; -0.461 ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.392      ;
; -0.454 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.391      ;
; -0.449 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.381      ;
; -0.438 ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.368      ;
; -0.431 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.362      ;
; -0.419 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.152      ;
; -0.414 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.147      ;
; -0.407 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.140      ;
; -0.405 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.342      ;
; -0.404 ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.076     ; 1.323      ;
; -0.396 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.129      ;
; -0.392 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.323      ;
; -0.390 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.123      ;
; -0.385 ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock        ; Clock       ; 1.000        ; -0.076     ; 1.304      ;
; -0.358 ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.289      ;
; -0.356 ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.286      ;
; -0.352 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock        ; Clock       ; 1.000        ; -0.076     ; 1.271      ;
; -0.347 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.277      ;
; -0.331 ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.076     ; 1.250      ;
; -0.330 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 0.500        ; 2.258      ; 3.063      ;
; -0.322 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.076     ; 1.241      ;
; -0.321 ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.259      ;
; -0.300 ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.230      ;
; -0.299 ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.230      ;
; -0.280 ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.210      ;
; -0.251 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.181      ;
; -0.246 ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.177      ;
; -0.224 ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.155      ;
; -0.203 ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.134      ;
; -0.153 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 3.386      ;
; -0.128 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.059      ;
; -0.094 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock        ; Clock       ; 1.000        ; -0.076     ; 1.013      ;
; -0.078 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.064     ; 1.009      ;
; -0.067 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.997      ;
; 0.002  ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock        ; Clock       ; 1.000        ; -0.121     ; 0.872      ;
; 0.031  ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock        ; Clock       ; 1.000        ; -0.064     ; 0.900      ;
; 0.036  ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock        ; Clock       ; 1.000        ; -0.064     ; 0.895      ;
; 0.081  ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.849      ;
; 0.090  ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.840      ;
; 0.090  ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.840      ;
; 0.092  ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.838      ;
; 0.093  ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.837      ;
; 0.098  ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.832      ;
; 0.207  ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.065     ; 0.723      ;
; 0.283  ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 2.950      ;
; 0.283  ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 2.950      ;
; 0.305  ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 2.928      ;
; 0.334  ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 2.899      ;
; 0.334  ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 2.899      ;
; 0.339  ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 2.894      ;
; 0.367  ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 2.866      ;
; 0.385  ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 2.258      ; 2.848      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'IR[0]'                                                                                         ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.075 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.958      ; 2.484      ;
; -0.979 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.925      ; 2.355      ;
; -0.970 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.925      ; 2.346      ;
; -0.921 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 5.066      ; 4.458      ;
; -0.851 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.925      ; 2.227      ;
; -0.783 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.750      ; 2.484      ;
; -0.723 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.925      ; 2.099      ;
; -0.690 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.925      ; 2.066      ;
; -0.687 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.717      ; 2.355      ;
; -0.678 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.717      ; 2.346      ;
; -0.634 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.925      ; 2.010      ;
; -0.590 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 2.727      ; 2.320      ;
; -0.584 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 2.727      ; 2.314      ;
; -0.559 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.717      ; 2.227      ;
; -0.484 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 5.274      ; 4.229      ;
; -0.431 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.717      ; 2.099      ;
; -0.398 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.717      ; 2.066      ;
; -0.363 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.717      ; 2.783      ;
; -0.342 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.717      ; 2.010      ;
; -0.298 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 1.000        ; 2.519      ; 2.320      ;
; -0.292 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 1.000        ; 2.519      ; 2.314      ;
; -0.249 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.674      ;
; -0.240 ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.665      ;
; -0.230 ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.717      ; 2.650      ;
; -0.213 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 1.000        ; 5.274      ; 4.458      ;
; -0.206 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.871      ; 2.669      ;
; -0.192 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 1.000        ; 5.066      ; 4.229      ;
; -0.134 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.559      ;
; -0.124 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.750      ; 2.577      ;
; -0.110 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.871      ; 2.573      ;
; -0.083 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.751      ; 2.541      ;
; -0.071 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.509      ; 2.783      ;
; -0.066 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.717      ; 2.486      ;
; -0.065 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.789      ; 2.561      ;
; -0.061 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.789      ; 2.558      ;
; -0.057 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.925      ; 1.433      ;
; 0.007  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.418      ;
; 0.011  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.717      ; 2.409      ;
; 0.017  ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.717      ; 2.403      ;
; 0.023  ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.871      ; 2.440      ;
; 0.043  ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.510      ; 2.674      ;
; 0.046  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.871      ; 2.417      ;
; 0.052  ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.510      ; 2.665      ;
; 0.052  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.871      ; 2.411      ;
; 0.062  ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.509      ; 2.650      ;
; 0.069  ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.500        ; 4.858      ; 4.512      ;
; 0.076  ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.349      ;
; 0.084  ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 4.859      ; 4.502      ;
; 0.086  ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.663      ; 2.669      ;
; 0.136  ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 4.897      ; 4.488      ;
; 0.138  ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 4.897      ; 4.487      ;
; 0.143  ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.282      ;
; 0.151  ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.883      ; 2.324      ;
; 0.155  ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.883      ; 2.320      ;
; 0.158  ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.510      ; 2.559      ;
; 0.159  ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.883      ; 2.316      ;
; 0.168  ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.542      ; 2.577      ;
; 0.182  ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.663      ; 2.573      ;
; 0.186  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.883      ; 2.289      ;
; 0.187  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.871      ; 2.276      ;
; 0.191  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.883      ; 2.284      ;
; 0.197  ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.871      ; 2.266      ;
; 0.198  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.227      ;
; 0.209  ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.543      ; 2.541      ;
; 0.218  ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 2.717      ; 2.206      ;
; 0.226  ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.509      ; 2.486      ;
; 0.227  ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.581      ; 2.561      ;
; 0.231  ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.581      ; 2.558      ;
; 0.231  ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.768      ; 2.244      ;
; 0.235  ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.717      ; 1.433      ;
; 0.238  ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.187      ;
; 0.250  ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.175      ;
; 0.258  ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.727      ; 2.176      ;
; 0.270  ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.871      ; 2.193      ;
; 0.291  ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.768      ; 2.184      ;
; 0.292  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.768      ; 2.184      ;
; 0.295  ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.768      ; 2.180      ;
; 0.299  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.510      ; 2.418      ;
; 0.303  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.509      ; 2.409      ;
; 0.309  ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.509      ; 2.403      ;
; 0.310  ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.718      ; 2.115      ;
; 0.315  ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.663      ; 2.440      ;
; 0.333  ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.768      ; 2.143      ;
; 0.338  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.663      ; 2.417      ;
; 0.344  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.663      ; 2.411      ;
; 0.368  ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.510      ; 2.349      ;
; 0.376  ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.768      ; 2.099      ;
; 0.435  ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.510      ; 2.282      ;
; 0.437  ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.500        ; 5.066      ; 4.352      ;
; 0.443  ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.675      ; 2.324      ;
; 0.445  ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.883      ; 2.030      ;
; 0.447  ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.675      ; 2.320      ;
; 0.451  ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.675      ; 2.316      ;
; 0.478  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.675      ; 2.289      ;
; 0.479  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.663      ; 2.276      ;
; 0.483  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.675      ; 2.284      ;
; 0.489  ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.663      ; 2.266      ;
; 0.490  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.510      ; 2.227      ;
; 0.496  ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 5.105      ; 4.336      ;
; 0.500  ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 5.105      ; 4.333      ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'IR[0]'                                                                                          ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.873 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.182      ; 1.349      ;
; -1.576 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 5.440      ; 3.864      ;
; -1.439 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.121      ; 1.722      ;
; -1.414 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 5.478      ; 4.064      ;
; -1.411 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.220      ; 1.349      ;
; -1.296 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 5.220      ; 3.924      ;
; -1.293 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.182      ; 1.929      ;
; -1.293 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.132      ; 1.879      ;
; -1.292 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.182      ; 1.930      ;
; -1.286 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 5.260      ; 3.974      ;
; -1.279 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 5.259      ; 3.980      ;
; -1.265 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.970      ; 1.745      ;
; -1.243 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.182      ; 1.979      ;
; -1.219 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.000        ; 5.220      ; 4.001      ;
; -1.155 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.181      ; 2.066      ;
; -1.134 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 5.478      ; 3.864      ;
; -1.112 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.961      ; 1.889      ;
; -1.109 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 5.258      ; 4.149      ;
; -1.089 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 5.298      ; 4.209      ;
; -1.083 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.121      ; 2.078      ;
; -1.081 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.012      ; 1.971      ;
; -1.081 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 5.297      ; 4.216      ;
; -1.074 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.000        ; 5.258      ; 4.184      ;
; -1.073 ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.012      ; 1.979      ;
; -1.072 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.013      ; 1.981      ;
; -1.068 ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.012      ; 1.984      ;
; -1.065 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.120      ; 2.095      ;
; -1.052 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.970      ; 1.958      ;
; -1.048 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.132      ; 2.124      ;
; -1.046 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.013      ; 2.007      ;
; -1.044 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.132      ; 2.128      ;
; -1.043 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.132      ; 2.129      ;
; -1.039 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.132      ; 2.133      ;
; -1.036 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.132      ; 2.136      ;
; -1.007 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.012      ; 2.045      ;
; -0.993 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.121      ; 2.168      ;
; -0.988 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.182      ; 2.234      ;
; -0.985 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.182      ; 2.237      ;
; -0.978 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.212      ; 2.274      ;
; -0.977 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.159      ; 1.722      ;
; -0.972 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.961      ; 2.029      ;
; -0.968 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 2.960      ; 2.032      ;
; -0.967 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.035      ;
; -0.914 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.121      ; 2.247      ;
; -0.912 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 2.971      ; 2.099      ;
; -0.911 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.121      ; 2.250      ;
; -0.909 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 2.971      ; 2.102      ;
; -0.905 ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.097      ;
; -0.898 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.104      ;
; -0.896 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 5.440      ; 4.064      ;
; -0.868 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.992      ; 2.164      ;
; -0.854 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 5.258      ; 3.924      ;
; -0.844 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 5.298      ; 3.974      ;
; -0.837 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 5.297      ; 3.980      ;
; -0.831 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.220      ; 1.929      ;
; -0.831 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.170      ; 1.879      ;
; -0.830 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.220      ; 1.930      ;
; -0.829 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.121      ; 2.332      ;
; -0.827 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.992      ; 2.205      ;
; -0.804 ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.198      ;
; -0.803 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.008      ; 1.745      ;
; -0.781 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.220      ; 1.979      ;
; -0.777 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; -0.500       ; 5.258      ; 4.001      ;
; -0.766 ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.236      ;
; -0.752 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.250      ;
; -0.752 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.250      ;
; -0.732 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.032      ; 2.340      ;
; -0.730 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 3.031      ; 2.341      ;
; -0.714 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.288      ;
; -0.694 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.121      ; 2.467      ;
; -0.693 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.219      ; 2.066      ;
; -0.675 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.327      ;
; -0.650 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.999      ; 1.889      ;
; -0.621 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.159      ; 2.078      ;
; -0.619 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.050      ; 1.971      ;
; -0.618 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 3.121      ; 2.543      ;
; -0.611 ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.050      ; 1.979      ;
; -0.610 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.051      ; 1.981      ;
; -0.606 ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.050      ; 1.984      ;
; -0.603 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.158      ; 2.095      ;
; -0.591 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 5.220      ; 4.149      ;
; -0.590 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.008      ; 1.958      ;
; -0.586 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.170      ; 2.124      ;
; -0.584 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.051      ; 2.007      ;
; -0.582 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.170      ; 2.128      ;
; -0.581 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.170      ; 2.129      ;
; -0.577 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.170      ; 2.133      ;
; -0.574 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.170      ; 2.136      ;
; -0.571 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 5.260      ; 4.209      ;
; -0.563 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 5.259      ; 4.216      ;
; -0.556 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; -0.500       ; 5.220      ; 4.184      ;
; -0.550 ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.962      ; 2.452      ;
; -0.545 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.050      ; 2.045      ;
; -0.531 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.159      ; 2.168      ;
; -0.526 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.220      ; 2.234      ;
; -0.523 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.220      ; 2.237      ;
; -0.516 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 3.250      ; 2.274      ;
; -0.510 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.999      ; 2.029      ;
; -0.506 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; -0.500       ; 2.998      ; 2.032      ;
; -0.505 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 3.000      ; 2.035      ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                 ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 2.348      ; 2.724      ;
; 0.220 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 0.000        ; 2.349      ; 2.766      ;
; 0.228 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 0.000        ; 2.348      ; 2.773      ;
; 0.229 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 2.348      ; 2.774      ;
; 0.229 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 2.348      ; 2.774      ;
; 0.247 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 0.000        ; 2.348      ; 2.792      ;
; 0.250 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 2.349      ; 2.796      ;
; 0.267 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 0.000        ; 2.349      ; 2.813      ;
; 0.408 ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.630      ;
; 0.520 ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.742      ;
; 0.522 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.744      ;
; 0.523 ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.745      ;
; 0.524 ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.746      ;
; 0.524 ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.746      ;
; 0.528 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 0.000        ; 2.349      ; 3.074      ;
; 0.537 ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.759      ;
; 0.558 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.772      ;
; 0.573 ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock        ; Clock       ; 0.000        ; 0.064      ; 0.794      ;
; 0.576 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.798      ;
; 0.656 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.878      ;
; 0.702 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.924      ;
; 0.705 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.927      ;
; 0.718 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 0.928      ;
; 0.830 ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.051      ;
; 0.839 ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.061      ;
; 0.846 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.068      ;
; 0.867 ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.089      ;
; 0.871 ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.121      ; 1.149      ;
; 0.890 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.100      ;
; 0.892 ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.114      ;
; 0.893 ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.114      ;
; 0.905 ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.115      ;
; 0.916 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; -0.500       ; 2.349      ; 2.962      ;
; 0.918 ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.140      ;
; 0.923 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.133      ;
; 0.928 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 2.348      ; 2.973      ;
; 0.944 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.165      ;
; 0.945 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock        ; Clock       ; 0.000        ; 0.121      ; 1.223      ;
; 0.947 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock        ; Clock       ; 0.000        ; 0.121      ; 1.225      ;
; 0.948 ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.170      ;
; 0.949 ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.170      ;
; 0.959 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; -0.500       ; 2.348      ; 3.004      ;
; 0.978 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 2.349      ; 3.024      ;
; 0.978 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; -0.500       ; 2.349      ; 3.024      ;
; 0.985 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.121      ; 1.263      ;
; 0.993 ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.203      ;
; 0.996 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; -0.500       ; 2.348      ; 3.041      ;
; 0.999 ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.052      ; 1.208      ;
; 1.017 ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.238      ;
; 1.020 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.230      ;
; 1.027 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 2.348      ; 3.072      ;
; 1.035 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.257      ;
; 1.035 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 2.348      ; 3.080      ;
; 1.048 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.270      ;
; 1.073 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.295      ;
; 1.074 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.296      ;
; 1.087 ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.309      ;
; 1.090 ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.312      ;
; 1.109 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.331      ;
; 1.110 ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.320      ;
; 1.149 ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.370      ;
; 1.152 ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.373      ;
; 1.190 ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.121      ; 1.468      ;
; 1.193 ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.121      ; 1.471      ;
; 1.204 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.425      ;
; 1.208 ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.120      ; 1.485      ;
; 1.210 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; -0.500       ; 2.349      ; 3.256      ;
; 1.219 ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock        ; Clock       ; 0.000        ; 0.120      ; 1.496      ;
; 1.221 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock        ; Clock       ; 0.000        ; 0.120      ; 1.498      ;
; 1.230 ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.452      ;
; 1.233 ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.455      ;
; 1.253 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.475      ;
; 1.257 ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.120      ; 1.534      ;
; 1.258 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.120      ; 1.535      ;
; 1.268 ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.489      ;
; 1.271 ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.492      ;
; 1.328 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.550      ;
; 1.331 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.552      ;
; 1.347 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.121      ; 1.625      ;
; 1.429 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.651      ;
; 1.430 ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.652      ;
; 1.464 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.686      ;
; 1.519 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.741      ;
; 1.540 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.064      ; 1.761      ;
; 1.545 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.767      ;
; 1.593 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.815      ;
; 1.607 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.829      ;
; 1.683 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.905      ;
; 1.712 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.934      ;
; 1.714 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.936      ;
; 1.714 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.936      ;
; 1.723 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.945      ;
; 1.760 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.982      ;
; 1.818 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 2.040      ;
; 1.837 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 2.059      ;
; 1.894 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 2.116      ;
; 2.015 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 2.237      ;
; 2.018 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.065      ; 2.240      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clock ; Rise       ; Clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4         ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5         ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~input|o                 ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_7|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_4|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_5|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_4|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_5|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_6|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_7|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_4|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_5|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_4|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_5|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_6|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_4|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_5|clk ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_6|clk ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_8|clk ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'IR[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IR[0] ; Rise       ; IR[0]                        ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; B_Load$latch                 ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR_Load$latch                ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; MAR_Load$latch               ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; A_Load$latch                 ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Load$latch                ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; writen$latch                 ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Inc$latch                 ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; B_Load$latch|datad           ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; IR_Load$latch|datad          ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[1]$latch|datac      ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; A_Load$latch|datad           ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2|combout         ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; writen$latch|datad           ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.008  ; 0.008        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Inc$latch|datab           ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2clkctrl|inclk[0] ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2clkctrl|outclk   ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2clkctrl|inclk[0] ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2clkctrl|outclk   ;
; 0.237  ; 0.237        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Inc$latch|datab           ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; A_Load$latch|datad           ;
; 0.244  ; 0.244        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Load$latch|datad          ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|combout         ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; writen$latch|datad           ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[1]$latch|datac      ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|datac           ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; MAR_Load$latch|datad         ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; B_Load$latch|datad           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR_Load$latch|datad          ;
; 0.258  ; 0.258        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Inc$latch                 ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; A_Load$latch                 ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Load$latch                ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~39|datad          ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; writen$latch                 ;
; 0.266  ; 0.266        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Equal8~0|combout             ;
; 0.266  ; 0.266        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; MAR_Load$latch               ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; B_Load$latch                 ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; IR_Load$latch                ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~27|datad          ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~3|combout         ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~3|datac           ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|datad           ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Equal8~0|datad               ;
; 0.284  ; 0.284        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~39|combout        ;
; 0.288  ; 0.288        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~27|combout        ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2|dataa           ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]~input|o                ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2clkctrl|inclk[0] ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2clkctrl|outclk   ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Inc$latch|datab           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; A_Load$latch|datad           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; writen$latch|datad           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus2_Sel[1]$latch|datac      ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2|combout         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; B_Load$latch|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; IR_Load$latch|datad          ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; PC_Inc$latch                 ;
; 0.432  ; 0.432        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; A_Load$latch                 ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; PC_Load$latch                ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; writen$latch                 ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; B_Load$latch                 ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR_Load$latch                ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR[0]~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]~input|i                ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR[0]~input|o                ;
; 0.697  ; 0.697        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2|dataa           ;
; 0.710  ; 0.710        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~27|combout        ;
; 0.714  ; 0.714        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~39|combout        ;
; 0.723  ; 0.723        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Equal8~0|datad               ;
; 0.724  ; 0.724        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~2|datad           ;
; 0.726  ; 0.726        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~3|datac           ;
; 0.727  ; 0.727        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~3|combout         ;
; 0.730  ; 0.730        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; B_Load$latch                 ;
; 0.730  ; 0.730        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.730  ; 0.730        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; IR_Load$latch                ;
; 0.730  ; 0.730        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; MAR_Load$latch               ;
; 0.730  ; 0.730        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~27|datad          ;
; 0.732  ; 0.732        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Equal8~0|combout             ;
; 0.733  ; 0.733        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.733  ; 0.733        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Load$latch                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; Clock      ; 2.381 ; 2.892 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock      ; 2.381 ; 2.892 ; Rise       ; Clock           ;
; IR[*]          ; Clock      ; 6.603 ; 7.041 ; Rise       ; Clock           ;
;  IR[0]         ; Clock      ; 1.113 ; 1.413 ; Rise       ; Clock           ;
;  IR[1]         ; Clock      ; 6.519 ; 6.965 ; Rise       ; Clock           ;
;  IR[2]         ; Clock      ; 6.083 ; 6.475 ; Rise       ; Clock           ;
;  IR[3]         ; Clock      ; 5.632 ; 6.015 ; Rise       ; Clock           ;
;  IR[4]         ; Clock      ; 6.065 ; 6.434 ; Rise       ; Clock           ;
;  IR[5]         ; Clock      ; 6.603 ; 6.987 ; Rise       ; Clock           ;
;  IR[6]         ; Clock      ; 6.163 ; 6.596 ; Rise       ; Clock           ;
;  IR[7]         ; Clock      ; 6.505 ; 7.041 ; Rise       ; Clock           ;
; CCR_Result[*]  ; IR[0]      ; 2.972 ; 3.428 ; Rise       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 2.972 ; 3.428 ; Rise       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 6.808 ; 7.246 ; Rise       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.172 ; 1.401 ; Rise       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; 6.724 ; 7.155 ; Rise       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; 6.288 ; 6.665 ; Rise       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; 5.837 ; 6.205 ; Rise       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; 6.270 ; 6.624 ; Rise       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 6.808 ; 7.177 ; Rise       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; 6.368 ; 6.786 ; Rise       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; 6.695 ; 7.246 ; Rise       ; IR[0]           ;
; CCR_Result[*]  ; IR[0]      ; 2.764 ; 3.220 ; Fall       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 2.764 ; 3.220 ; Fall       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 6.600 ; 7.038 ; Fall       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 0.964 ; 1.193 ; Fall       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; 6.516 ; 6.947 ; Fall       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; 6.080 ; 6.457 ; Fall       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; 5.629 ; 5.997 ; Fall       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; 6.062 ; 6.416 ; Fall       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 6.600 ; 6.969 ; Fall       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; 6.160 ; 6.578 ; Fall       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; 6.487 ; 7.038 ; Fall       ; IR[0]           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; Clock      ; -1.968 ; -2.451 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock      ; -1.968 ; -2.451 ; Rise       ; Clock           ;
; IR[*]          ; Clock      ; -0.219 ; -0.456 ; Rise       ; Clock           ;
;  IR[0]         ; Clock      ; -0.219 ; -0.456 ; Rise       ; Clock           ;
;  IR[1]         ; Clock      ; -2.585 ; -3.075 ; Rise       ; Clock           ;
;  IR[2]         ; Clock      ; -2.507 ; -3.004 ; Rise       ; Clock           ;
;  IR[3]         ; Clock      ; -2.655 ; -3.083 ; Rise       ; Clock           ;
;  IR[4]         ; Clock      ; -2.355 ; -2.784 ; Rise       ; Clock           ;
;  IR[5]         ; Clock      ; -2.799 ; -3.316 ; Rise       ; Clock           ;
;  IR[6]         ; Clock      ; -2.913 ; -3.413 ; Rise       ; Clock           ;
;  IR[7]         ; Clock      ; -3.198 ; -3.609 ; Rise       ; Clock           ;
; CCR_Result[*]  ; IR[0]      ; -0.085 ; -0.557 ; Rise       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; -0.085 ; -0.557 ; Rise       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 1.576  ; 1.376  ; Rise       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.576  ; 1.376  ; Rise       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; -1.008 ; -1.471 ; Rise       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; -1.449 ; -1.919 ; Rise       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; -1.021 ; -1.480 ; Rise       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; -1.438 ; -1.882 ; Rise       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; -0.698 ; -1.158 ; Rise       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; -1.060 ; -1.544 ; Rise       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; -1.564 ; -2.006 ; Rise       ; IR[0]           ;
; CCR_Result[*]  ; IR[0]      ; -0.047 ; -0.519 ; Fall       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; -0.047 ; -0.519 ; Fall       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 1.614  ; 1.414  ; Fall       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.614  ; 1.414  ; Fall       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; -0.970 ; -1.433 ; Fall       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; -1.411 ; -1.881 ; Fall       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; -0.983 ; -1.442 ; Fall       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; -1.400 ; -1.844 ; Fall       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; -0.660 ; -1.120 ; Fall       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; -1.022 ; -1.506 ; Fall       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; -1.526 ; -1.968 ; Fall       ; IR[0]           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A_Load       ; IR[0]      ; 9.781  ; 9.752  ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 8.894  ; 8.807  ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 9.105  ; 9.012  ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 9.105  ; 9.012  ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 9.824  ; 9.740  ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 9.105  ; 9.063  ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 9.824  ; 9.740  ; Rise       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 9.529  ; 9.428  ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 10.122 ; 10.063 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 9.909  ; 9.830  ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 9.224  ; 9.118  ; Rise       ; IR[0]           ;
; writen       ; IR[0]      ; 9.440  ; 9.357  ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 9.819  ; 9.790  ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 8.932  ; 8.845  ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 9.143  ; 9.050  ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 9.143  ; 9.050  ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 9.862  ; 9.778  ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 9.143  ; 9.101  ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 9.862  ; 9.778  ; Fall       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 9.567  ; 9.466  ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 10.160 ; 10.101 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 9.947  ; 9.868  ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 9.262  ; 9.156  ; Fall       ; IR[0]           ;
; writen       ; IR[0]      ; 9.478  ; 9.395  ; Fall       ; IR[0]           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_Load       ; IR[0]      ; 9.306 ; 9.276 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 8.420 ; 8.332 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 8.621 ; 8.528 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 8.621 ; 8.528 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 8.623 ; 8.580 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 8.623 ; 8.580 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 9.314 ; 9.230 ; Rise       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 9.030 ; 8.928 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 9.626 ; 9.567 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 9.392 ; 9.313 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 8.737 ; 8.631 ; Rise       ; IR[0]           ;
; writen       ; IR[0]      ; 8.945 ; 8.861 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 9.514 ; 9.484 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 8.628 ; 8.540 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 8.829 ; 8.736 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 8.829 ; 8.736 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 8.831 ; 8.788 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 8.831 ; 8.788 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 9.522 ; 9.438 ; Fall       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 9.238 ; 9.136 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 9.834 ; 9.775 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 9.600 ; 9.521 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 8.945 ; 8.839 ; Fall       ; IR[0]           ;
; writen       ; IR[0]      ; 9.153 ; 9.069 ; Fall       ; IR[0]           ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 384.02 MHz ; 250.0 MHz       ; IR[0]      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 452.9 MHz  ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -1.208 ; -9.393            ;
; IR[0] ; -0.960 ; -2.217            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; IR[0] ; -1.718 ; -11.303          ;
; Clock ; 0.213  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -37.000                         ;
; IR[0] ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                  ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.208 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.146      ;
; -1.200 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.138      ;
; -1.106 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.044      ;
; -1.084 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 2.022      ;
; -1.006 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.944      ;
; -0.984 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.922      ;
; -0.956 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.894      ;
; -0.952 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.890      ;
; -0.944 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.882      ;
; -0.924 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.862      ;
; -0.887 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.825      ;
; -0.862 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.800      ;
; -0.846 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.784      ;
; -0.795 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 3.311      ;
; -0.761 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.698      ;
; -0.753 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.691      ;
; -0.749 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.687      ;
; -0.703 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.641      ;
; -0.677 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.591      ;
; -0.676 ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.590      ;
; -0.672 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.610      ;
; -0.666 ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.604      ;
; -0.649 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.563      ;
; -0.646 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.583      ;
; -0.606 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.544      ;
; -0.555 ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.492      ;
; -0.553 ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.467      ;
; -0.552 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.466      ;
; -0.552 ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.489      ;
; -0.551 ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.465      ;
; -0.548 ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.462      ;
; -0.536 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.474      ;
; -0.529 ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.443      ;
; -0.503 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.440      ;
; -0.460 ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.398      ;
; -0.457 ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.395      ;
; -0.448 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 2.964      ;
; -0.443 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 2.959      ;
; -0.441 ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.378      ;
; -0.438 ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.375      ;
; -0.363 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.277      ;
; -0.339 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.277      ;
; -0.336 ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.274      ;
; -0.332 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 2.848      ;
; -0.329 ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock        ; Clock       ; 1.000        ; -0.067     ; 1.257      ;
; -0.328 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 2.844      ;
; -0.327 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 2.843      ;
; -0.322 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.236      ;
; -0.322 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 2.838      ;
; -0.309 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.067     ; 1.237      ;
; -0.308 ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.246      ;
; -0.303 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.242      ;
; -0.298 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.236      ;
; -0.295 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.233      ;
; -0.295 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 2.811      ;
; -0.283 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock        ; Clock       ; 1.000        ; -0.081     ; 1.197      ;
; -0.282 ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.219      ;
; -0.281 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 0.500        ; 2.041      ; 2.797      ;
; -0.269 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.207      ;
; -0.257 ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.068     ; 1.184      ;
; -0.226 ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock        ; Clock       ; 1.000        ; -0.067     ; 1.154      ;
; -0.219 ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.157      ;
; -0.215 ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.080     ; 1.130      ;
; -0.204 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock        ; Clock       ; 1.000        ; -0.067     ; 1.132      ;
; -0.204 ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.142      ;
; -0.191 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.128      ;
; -0.186 ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.067     ; 1.114      ;
; -0.176 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.067     ; 1.104      ;
; -0.160 ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.098      ;
; -0.155 ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.094      ;
; -0.150 ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.058     ; 1.087      ;
; -0.117 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.055      ;
; -0.113 ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.051      ;
; -0.105 ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.043      ;
; -0.094 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 3.110      ;
; -0.075 ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 1.013      ;
; 0.001  ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.056     ; 0.938      ;
; 0.030  ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock        ; Clock       ; 1.000        ; -0.067     ; 0.898      ;
; 0.044  ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.894      ;
; 0.051  ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.887      ;
; 0.130  ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock        ; Clock       ; 1.000        ; -0.056     ; 0.809      ;
; 0.133  ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock        ; Clock       ; 1.000        ; -0.080     ; 0.782      ;
; 0.136  ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.802      ;
; 0.177  ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.761      ;
; 0.184  ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.754      ;
; 0.186  ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.752      ;
; 0.187  ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.751      ;
; 0.188  ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.750      ;
; 0.192  ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.746      ;
; 0.296  ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.057     ; 0.642      ;
; 0.298  ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 2.718      ;
; 0.299  ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 2.717      ;
; 0.322  ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 2.694      ;
; 0.353  ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 2.663      ;
; 0.360  ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 2.656      ;
; 0.371  ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 2.645      ;
; 0.384  ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 2.632      ;
; 0.400  ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 1.000        ; 2.041      ; 2.616      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'IR[0]'                                                                                          ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.960 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.609      ; 2.206      ;
; -0.857 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.610      ; 2.104      ;
; -0.854 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.610      ; 2.101      ;
; -0.802 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 4.556      ; 4.015      ;
; -0.731 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.609      ; 1.977      ;
; -0.635 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.434      ; 2.206      ;
; -0.628 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.610      ; 1.875      ;
; -0.619 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.610      ; 1.866      ;
; -0.599 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.610      ; 1.846      ;
; -0.543 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 2.435      ; 2.096      ;
; -0.539 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 2.435      ; 2.092      ;
; -0.532 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.435      ; 2.104      ;
; -0.529 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.435      ; 2.101      ;
; -0.498 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 4.731      ; 3.886      ;
; -0.406 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.434      ; 1.977      ;
; -0.303 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.435      ; 1.875      ;
; -0.294 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.435      ; 1.866      ;
; -0.278 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.427      ; 2.489      ;
; -0.274 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.435      ; 1.846      ;
; -0.218 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 1.000        ; 2.260      ; 2.096      ;
; -0.214 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 1.000        ; 2.260      ; 2.092      ;
; -0.194 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.428      ; 2.411      ;
; -0.186 ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.428      ; 2.403      ;
; -0.173 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 1.000        ; 4.556      ; 3.886      ;
; -0.164 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.568      ; 2.419      ;
; -0.155 ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.427      ; 2.366      ;
; -0.127 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 1.000        ; 4.731      ; 4.015      ;
; -0.092 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.426      ; 2.302      ;
; -0.092 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.428      ; 2.309      ;
; -0.068 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.568      ; 2.323      ;
; -0.060 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.610      ; 1.307      ;
; -0.051 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.427      ; 2.267      ;
; -0.041 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.462      ; 2.292      ;
; -0.037 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.462      ; 2.289      ;
; -0.017 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.427      ; 2.228      ;
; 0.029  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.427      ; 2.182      ;
; 0.030  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.428      ; 2.187      ;
; 0.047  ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.252      ; 2.489      ;
; 0.054  ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.568      ; 2.201      ;
; 0.060  ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 2.427      ; 2.151      ;
; 0.071  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.568      ; 2.184      ;
; 0.074  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.568      ; 2.181      ;
; 0.093  ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.500        ; 4.373      ; 4.084      ;
; 0.103  ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.428      ; 2.114      ;
; 0.131  ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.253      ; 2.411      ;
; 0.139  ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.253      ; 2.403      ;
; 0.141  ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 4.374      ; 4.042      ;
; 0.152  ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.428      ; 2.065      ;
; 0.161  ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.393      ; 2.419      ;
; 0.162  ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 4.409      ; 4.056      ;
; 0.165  ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 4.409      ; 4.054      ;
; 0.170  ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.252      ; 2.366      ;
; 0.185  ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.578      ; 2.080      ;
; 0.188  ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.578      ; 2.077      ;
; 0.188  ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.578      ; 2.077      ;
; 0.192  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.568      ; 2.063      ;
; 0.198  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.578      ; 2.067      ;
; 0.199  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.578      ; 2.066      ;
; 0.225  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.428      ; 1.992      ;
; 0.228  ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 2.426      ; 1.987      ;
; 0.233  ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.251      ; 2.302      ;
; 0.233  ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.253      ; 2.309      ;
; 0.236  ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.567      ; 2.018      ;
; 0.251  ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.435      ; 1.973      ;
; 0.253  ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.427      ; 1.963      ;
; 0.256  ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.473      ; 2.006      ;
; 0.257  ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.393      ; 2.323      ;
; 0.261  ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.428      ; 1.956      ;
; 0.265  ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.435      ; 1.307      ;
; 0.269  ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.568      ; 1.986      ;
; 0.274  ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.252      ; 2.267      ;
; 0.284  ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 1.000        ; 2.287      ; 2.292      ;
; 0.288  ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.287      ; 2.289      ;
; 0.288  ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.473      ; 1.974      ;
; 0.292  ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.473      ; 1.970      ;
; 0.308  ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.252      ; 2.228      ;
; 0.317  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.473      ; 1.946      ;
; 0.333  ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.427      ; 1.883      ;
; 0.353  ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.473      ; 1.910      ;
; 0.354  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.252      ; 2.182      ;
; 0.355  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.253      ; 2.187      ;
; 0.379  ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.393      ; 2.201      ;
; 0.385  ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 2.252      ; 2.151      ;
; 0.390  ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 2.473      ; 1.872      ;
; 0.394  ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.500        ; 4.548      ; 3.958      ;
; 0.396  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.393      ; 2.184      ;
; 0.399  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.393      ; 2.181      ;
; 0.424  ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 2.578      ; 1.841      ;
; 0.428  ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.253      ; 2.114      ;
; 0.434  ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 4.549      ; 3.924      ;
; 0.445  ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 4.584      ; 3.948      ;
; 0.449  ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 4.584      ; 3.945      ;
; 0.477  ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.253      ; 2.065      ;
; 0.510  ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.403      ; 2.080      ;
; 0.513  ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.403      ; 2.077      ;
; 0.513  ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.403      ; 2.077      ;
; 0.517  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.393      ; 2.063      ;
; 0.523  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.403      ; 2.067      ;
; 0.524  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.403      ; 2.066      ;
; 0.550  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 2.253      ; 1.992      ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'IR[0]'                                                                                           ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.718 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.877      ; 1.199      ;
; -1.361 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 4.918      ; 3.557      ;
; -1.312 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.829      ; 1.557      ;
; -1.260 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 4.913      ; 3.653      ;
; -1.213 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.872      ; 1.199      ;
; -1.200 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.839      ; 1.679      ;
; -1.193 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.877      ; 1.724      ;
; -1.191 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.877      ; 1.726      ;
; -1.159 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.689      ; 1.570      ;
; -1.124 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.877      ; 1.793      ;
; -1.123 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 4.723      ; 3.600      ;
; -1.120 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 4.760      ; 3.640      ;
; -1.114 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 4.760      ; 3.646      ;
; -1.068 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.000        ; 4.723      ; 3.655      ;
; -1.023 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.876      ; 1.893      ;
; -0.990 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.829      ; 1.879      ;
; -0.989 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.681      ; 1.732      ;
; -0.984 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 4.718      ; 3.734      ;
; -0.983 ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.729      ; 1.786      ;
; -0.979 ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.729      ; 1.790      ;
; -0.972 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.689      ; 1.757      ;
; -0.970 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.729      ; 1.799      ;
; -0.960 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.839      ; 1.919      ;
; -0.958 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.839      ; 1.921      ;
; -0.957 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.729      ; 1.812      ;
; -0.955 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.839      ; 1.924      ;
; -0.946 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.828      ; 1.922      ;
; -0.941 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 4.755      ; 3.814      ;
; -0.935 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 4.755      ; 3.820      ;
; -0.932 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.729      ; 1.837      ;
; -0.931 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.839      ; 1.948      ;
; -0.927 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.839      ; 1.952      ;
; -0.908 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.829      ; 1.961      ;
; -0.907 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.000        ; 4.718      ; 3.811      ;
; -0.901 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.877      ; 2.016      ;
; -0.898 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.729      ; 1.871      ;
; -0.893 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.877      ; 2.024      ;
; -0.884 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.681      ; 1.837      ;
; -0.880 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 1.842      ;
; -0.876 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 4.913      ; 3.557      ;
; -0.857 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 2.680      ; 1.863      ;
; -0.849 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 2.690      ; 1.881      ;
; -0.847 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 2.690      ; 1.883      ;
; -0.841 ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 1.881      ;
; -0.831 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.876      ; 2.085      ;
; -0.830 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.829      ; 2.039      ;
; -0.825 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.829      ; 2.044      ;
; -0.807 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.824      ; 1.557      ;
; -0.804 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 1.918      ;
; -0.785 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 4.918      ; 3.653      ;
; -0.760 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.829      ; 2.109      ;
; -0.741 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.681      ; 1.980      ;
; -0.727 ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 1.995      ;
; -0.714 ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.008      ;
; -0.702 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.020      ;
; -0.695 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.681      ; 2.026      ;
; -0.695 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.027      ;
; -0.695 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.834      ; 1.679      ;
; -0.688 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.872      ; 1.724      ;
; -0.686 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.872      ; 1.726      ;
; -0.654 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.684      ; 1.570      ;
; -0.645 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.077      ;
; -0.638 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 4.718      ; 3.600      ;
; -0.636 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.829      ; 2.233      ;
; -0.635 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 4.755      ; 3.640      ;
; -0.629 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.093      ;
; -0.629 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 4.755      ; 3.646      ;
; -0.619 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.718      ; 2.139      ;
; -0.619 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.872      ; 1.793      ;
; -0.618 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 2.718      ; 2.140      ;
; -0.584 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.829      ; 2.285      ;
; -0.583 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; -0.500       ; 4.718      ; 3.655      ;
; -0.518 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.871      ; 1.893      ;
; -0.509 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 4.723      ; 3.734      ;
; -0.497 ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.225      ;
; -0.485 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.824      ; 1.879      ;
; -0.484 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.676      ; 1.732      ;
; -0.478 ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.724      ; 1.786      ;
; -0.474 ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.724      ; 1.790      ;
; -0.471 ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.251      ;
; -0.468 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.254      ;
; -0.467 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.684      ; 1.757      ;
; -0.466 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 4.760      ; 3.814      ;
; -0.465 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.724      ; 1.799      ;
; -0.460 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 4.760      ; 3.820      ;
; -0.455 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.834      ; 1.919      ;
; -0.453 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.834      ; 1.921      ;
; -0.452 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.724      ; 1.812      ;
; -0.450 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.834      ; 1.924      ;
; -0.441 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.823      ; 1.922      ;
; -0.432 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; -0.500       ; 4.723      ; 3.811      ;
; -0.427 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.724      ; 1.837      ;
; -0.426 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.834      ; 1.948      ;
; -0.422 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.834      ; 1.952      ;
; -0.403 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.824      ; 1.961      ;
; -0.396 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.872      ; 2.016      ;
; -0.393 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.724      ; 1.871      ;
; -0.388 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.872      ; 2.024      ;
; -0.381 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 2.682      ; 2.341      ;
; -0.379 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.676      ; 1.837      ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                  ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.213 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.518      ;
; 0.218 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.523      ;
; 0.246 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.551      ;
; 0.248 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.553      ;
; 0.251 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.556      ;
; 0.251 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.556      ;
; 0.259 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.564      ;
; 0.283 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.588      ;
; 0.370 ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.571      ;
; 0.471 ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.672      ;
; 0.473 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.674      ;
; 0.474 ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.675      ;
; 0.475 ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.676      ;
; 0.475 ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.676      ;
; 0.476 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock        ; Clock       ; 0.000        ; 0.080      ; 0.700      ;
; 0.486 ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.687      ;
; 0.499 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 0.000        ; 2.121      ; 2.804      ;
; 0.519 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.721      ;
; 0.520 ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.721      ;
; 0.603 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.804      ;
; 0.641 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.058      ; 0.843      ;
; 0.647 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.848      ;
; 0.661 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock        ; Clock       ; 0.000        ; 0.047      ; 0.852      ;
; 0.741 ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.942      ;
; 0.766 ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.967      ;
; 0.779 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 0.980      ;
; 0.799 ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.000      ;
; 0.808 ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.080      ; 1.032      ;
; 0.812 ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.012      ;
; 0.814 ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.016      ;
; 0.817 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.047      ; 1.008      ;
; 0.831 ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.047      ; 1.022      ;
; 0.836 ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.037      ;
; 0.843 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock        ; Clock       ; 0.000        ; 0.047      ; 1.034      ;
; 0.851 ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.052      ;
; 0.860 ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.061      ;
; 0.870 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.070      ;
; 0.876 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.681      ;
; 0.893 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.116      ;
; 0.897 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.120      ;
; 0.900 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.705      ;
; 0.907 ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock        ; Clock       ; 0.000        ; 0.047      ; 1.098      ;
; 0.916 ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.046      ; 1.106      ;
; 0.918 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.723      ;
; 0.922 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.145      ;
; 0.923 ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.123      ;
; 0.923 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.728      ;
; 0.930 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.131      ;
; 0.931 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.047      ; 1.122      ;
; 0.944 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.749      ;
; 0.948 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.149      ;
; 0.949 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.754      ;
; 0.964 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.769      ;
; 0.968 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.773      ;
; 0.975 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.176      ;
; 0.977 ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.178      ;
; 0.979 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.058      ; 1.181      ;
; 0.996 ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.197      ;
; 1.010 ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock        ; Clock       ; 0.000        ; 0.047      ; 1.201      ;
; 1.010 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.211      ;
; 1.022 ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.222      ;
; 1.025 ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.225      ;
; 1.072 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.272      ;
; 1.089 ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.312      ;
; 1.092 ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.315      ;
; 1.120 ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.321      ;
; 1.123 ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.324      ;
; 1.132 ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.332      ;
; 1.135 ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.335      ;
; 1.142 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.343      ;
; 1.145 ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.368      ;
; 1.150 ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.373      ;
; 1.151 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.374      ;
; 1.163 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; -0.500       ; 2.121      ; 2.968      ;
; 1.182 ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.405      ;
; 1.184 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.407      ;
; 1.190 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.390      ;
; 1.205 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.406      ;
; 1.271 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.079      ; 1.494      ;
; 1.285 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.486      ;
; 1.309 ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.510      ;
; 1.335 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.536      ;
; 1.367 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.568      ;
; 1.396 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.596      ;
; 1.400 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.601      ;
; 1.439 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.640      ;
; 1.452 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.653      ;
; 1.515 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.716      ;
; 1.551 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.752      ;
; 1.559 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.760      ;
; 1.560 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.761      ;
; 1.565 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.766      ;
; 1.578 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.779      ;
; 1.645 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.846      ;
; 1.651 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.852      ;
; 1.705 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 1.906      ;
; 1.809 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 2.010      ;
; 1.812 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.057      ; 2.013      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clock ; Rise       ; Clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6         ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~input|o                 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk     ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_8|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_6|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_8|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_6|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_7|clk ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_7|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_7|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_4|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_5|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_4|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_5|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_6|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_7|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_4|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_5|clk ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_4|clk ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'IR[0]'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IR[0] ; Rise       ; IR[0]                        ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; B_Load$latch                 ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR_Load$latch                ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; MAR_Load$latch               ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Load$latch                ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Inc$latch                 ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; A_Load$latch                 ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; writen$latch                 ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; B_Load$latch|datad           ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; 0.039  ; 0.039        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; IR_Load$latch|datad          ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.041  ; 0.041        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.041  ; 0.041        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[1]$latch|datac      ;
; 0.044  ; 0.044        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; A_Load$latch|datad           ;
; 0.044  ; 0.044        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.044  ; 0.044        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Inc$latch|datab           ;
; 0.044  ; 0.044        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; writen$latch|datad           ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2clkctrl|inclk[0] ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2clkctrl|outclk   ;
; 0.075  ; 0.075        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2|combout         ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|datac           ;
; 0.298  ; 0.298        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|combout         ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2clkctrl|inclk[0] ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2clkctrl|outclk   ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Equal8~0|combout             ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~3|datac           ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~3|combout         ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~27|datad          ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Equal8~0|datad               ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~39|datad          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; A_Load$latch|datad           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Inc$latch|datab           ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; writen$latch|datad           ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[1]$latch|datac      ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Load$latch|datad          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; MAR_Load$latch|datad         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; B_Load$latch|datad           ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR_Load$latch|datad          ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2|dataa           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]~input|o                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~27|combout        ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|datad           ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~39|combout        ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; A_Load$latch                 ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; writen$latch                 ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Inc$latch                 ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Load$latch                ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; B_Load$latch                 ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; IR_Load$latch                ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; MAR_Load$latch               ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2|combout         ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2clkctrl|inclk[0] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2clkctrl|outclk   ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; A_Load$latch|datad           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Inc$latch|datab           ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; writen$latch|datad           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus2_Sel[1]$latch|datac      ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; B_Load$latch|datad           ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; IR_Load$latch|datad          ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; A_Load$latch                 ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; writen$latch                 ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; PC_Load$latch                ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; PC_Inc$latch                 ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; B_Load$latch                 ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR_Load$latch                ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; MAR_Load$latch               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR[0]~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]~input|i                ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; B_Load$latch                 ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; IR_Load$latch                ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; MAR_Load$latch               ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Load$latch                ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Inc$latch                 ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; A_Load$latch                 ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; writen$latch                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~2|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~39|combout        ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~27|combout        ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR[0]~input|o                ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2|dataa           ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; B_Load$latch|datad           ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; Clock      ; 2.078 ; 2.463 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock      ; 2.078 ; 2.463 ; Rise       ; Clock           ;
; IR[*]          ; Clock      ; 5.852 ; 6.205 ; Rise       ; Clock           ;
;  IR[0]         ; Clock      ; 1.054 ; 1.255 ; Rise       ; Clock           ;
;  IR[1]         ; Clock      ; 5.782 ; 6.175 ; Rise       ; Clock           ;
;  IR[2]         ; Clock      ; 5.367 ; 5.750 ; Rise       ; Clock           ;
;  IR[3]         ; Clock      ; 4.965 ; 5.338 ; Rise       ; Clock           ;
;  IR[4]         ; Clock      ; 5.360 ; 5.708 ; Rise       ; Clock           ;
;  IR[5]         ; Clock      ; 5.852 ; 6.205 ; Rise       ; Clock           ;
;  IR[6]         ; Clock      ; 5.449 ; 5.855 ; Rise       ; Clock           ;
;  IR[7]         ; Clock      ; 5.820 ; 6.178 ; Rise       ; Clock           ;
; CCR_Result[*]  ; IR[0]      ; 2.637 ; 2.993 ; Rise       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 2.637 ; 2.993 ; Rise       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 6.085 ; 6.413 ; Rise       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.153 ; 1.282 ; Rise       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; 6.015 ; 6.383 ; Rise       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; 5.600 ; 5.958 ; Rise       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; 5.198 ; 5.546 ; Rise       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; 5.593 ; 5.916 ; Rise       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 6.085 ; 6.413 ; Rise       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; 5.682 ; 6.063 ; Rise       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; 6.028 ; 6.411 ; Rise       ; IR[0]           ;
; CCR_Result[*]  ; IR[0]      ; 2.462 ; 2.818 ; Fall       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 2.462 ; 2.818 ; Fall       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 5.910 ; 6.238 ; Fall       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 0.978 ; 1.107 ; Fall       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; 5.840 ; 6.208 ; Fall       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; 5.425 ; 5.783 ; Fall       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; 5.023 ; 5.371 ; Fall       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; 5.418 ; 5.741 ; Fall       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 5.910 ; 6.238 ; Fall       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; 5.507 ; 5.888 ; Fall       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; 5.853 ; 6.236 ; Fall       ; IR[0]           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; Clock      ; -1.708 ; -2.076 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock      ; -1.708 ; -2.076 ; Rise       ; Clock           ;
; IR[*]          ; Clock      ; -0.253 ; -0.416 ; Rise       ; Clock           ;
;  IR[0]         ; Clock      ; -0.253 ; -0.416 ; Rise       ; Clock           ;
;  IR[1]         ; Clock      ; -2.253 ; -2.652 ; Rise       ; Clock           ;
;  IR[2]         ; Clock      ; -2.184 ; -2.580 ; Rise       ; Clock           ;
;  IR[3]         ; Clock      ; -2.300 ; -2.680 ; Rise       ; Clock           ;
;  IR[4]         ; Clock      ; -2.043 ; -2.388 ; Rise       ; Clock           ;
;  IR[5]         ; Clock      ; -2.454 ; -2.852 ; Rise       ; Clock           ;
;  IR[6]         ; Clock      ; -2.561 ; -2.976 ; Rise       ; Clock           ;
;  IR[7]         ; Clock      ; -2.790 ; -3.133 ; Rise       ; Clock           ;
; CCR_Result[*]  ; IR[0]      ; -0.024 ; -0.348 ; Rise       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; -0.024 ; -0.348 ; Rise       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 1.361  ; 1.265  ; Rise       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.361  ; 1.265  ; Rise       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; -0.865 ; -1.164 ; Rise       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; -1.202 ; -1.641 ; Rise       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; -0.819 ; -1.247 ; Rise       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; -1.199 ; -1.603 ; Rise       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; -0.572 ; -0.909 ; Rise       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; -0.874 ; -1.285 ; Rise       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; -1.309 ; -1.700 ; Rise       ; IR[0]           ;
; CCR_Result[*]  ; IR[0]      ; -0.029 ; -0.353 ; Fall       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; -0.029 ; -0.353 ; Fall       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 1.356  ; 1.260  ; Fall       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.356  ; 1.260  ; Fall       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; -0.870 ; -1.169 ; Fall       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; -1.207 ; -1.646 ; Fall       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; -0.824 ; -1.252 ; Fall       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; -1.204 ; -1.608 ; Fall       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; -0.577 ; -0.914 ; Fall       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; -0.879 ; -1.290 ; Fall       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; -1.314 ; -1.705 ; Fall       ; IR[0]           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_Load       ; IR[0]      ; 8.752 ; 8.719 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 7.980 ; 7.901 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 8.182 ; 8.076 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 8.182 ; 8.076 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 8.868 ; 8.717 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 8.206 ; 8.113 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 8.868 ; 8.717 ; Rise       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 8.567 ; 8.458 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 9.081 ; 8.981 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 8.939 ; 8.795 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 8.289 ; 8.177 ; Rise       ; IR[0]           ;
; writen       ; IR[0]      ; 8.481 ; 8.401 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 8.747 ; 8.714 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 7.975 ; 7.896 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 8.177 ; 8.071 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 8.177 ; 8.071 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 8.863 ; 8.712 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 8.201 ; 8.108 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 8.863 ; 8.712 ; Fall       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 8.562 ; 8.453 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 9.076 ; 8.976 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 8.934 ; 8.790 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 8.284 ; 8.172 ; Fall       ; IR[0]           ;
; writen       ; IR[0]      ; 8.476 ; 8.396 ; Fall       ; IR[0]           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_Load       ; IR[0]      ; 8.296 ; 8.263 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 7.527 ; 7.448 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 7.719 ; 7.615 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 7.719 ; 7.615 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 7.748 ; 7.656 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 7.748 ; 7.656 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 8.383 ; 8.235 ; Rise       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 8.090 ; 7.983 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 8.610 ; 8.512 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 8.448 ; 8.306 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 7.822 ; 7.712 ; Rise       ; IR[0]           ;
; writen       ; IR[0]      ; 8.007 ; 7.928 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 8.471 ; 8.438 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 7.702 ; 7.623 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 7.894 ; 7.790 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 7.894 ; 7.790 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 7.923 ; 7.831 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 7.923 ; 7.831 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 8.558 ; 8.410 ; Fall       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 8.265 ; 8.158 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 8.785 ; 8.687 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 8.623 ; 8.481 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 7.997 ; 7.887 ; Fall       ; IR[0]           ;
; writen       ; IR[0]      ; 8.182 ; 8.103 ; Fall       ; IR[0]           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; IR[0] ; -0.603 ; -0.603            ;
; Clock ; -0.599 ; -3.165            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; IR[0] ; -1.099 ; -7.641           ;
; Clock ; 0.013  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -38.021                         ;
; IR[0] ; -3.000 ; -5.557                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'IR[0]'                                                                                          ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.603 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 2.886      ; 2.796      ;
; -0.151 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.975      ; 1.413      ;
; -0.110 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.516      ; 1.413      ;
; -0.018 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.996      ; 1.301      ;
; -0.010 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.996      ; 1.293      ;
; 0.008  ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 2.773      ; 2.825      ;
; 0.014  ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.995      ; 1.268      ;
; 0.023  ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.537      ; 1.301      ;
; 0.024  ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.500        ; 2.772      ; 2.807      ;
; 0.031  ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.537      ; 1.293      ;
; 0.055  ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.536      ; 1.268      ;
; 0.065  ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 2.796      ; 2.791      ;
; 0.068  ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.500        ; 2.796      ; 2.789      ;
; 0.130  ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.996      ; 1.153      ;
; 0.146  ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.996      ; 1.137      ;
; 0.171  ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.537      ; 1.153      ;
; 0.172  ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.996      ; 1.111      ;
; 0.187  ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.537      ; 1.137      ;
; 0.203  ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 1.887      ; 1.305      ;
; 0.203  ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 1.887      ; 1.305      ;
; 0.213  ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.537      ; 1.111      ;
; 0.244  ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 1.000        ; 1.428      ; 1.305      ;
; 0.244  ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 1.000        ; 1.428      ; 1.305      ;
; 0.356  ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 1.000        ; 3.345      ; 2.796      ;
; 0.367  ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.500        ; 3.345      ; 2.285      ;
; 0.378  ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 1.882      ; 1.543      ;
; 0.408  ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 1.000        ; 2.886      ; 2.285      ;
; 0.419  ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 1.423      ; 1.543      ;
; 0.435  ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 1.861      ; 1.465      ;
; 0.458  ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.965      ; 1.487      ;
; 0.458  ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.862      ; 1.444      ;
; 0.460  ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 1.882      ; 1.461      ;
; 0.461  ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.885      ; 1.464      ;
; 0.464  ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.885      ; 1.462      ;
; 0.476  ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 1.402      ; 1.465      ;
; 0.480  ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.883      ; 1.443      ;
; 0.488  ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.883      ; 1.435      ;
; 0.490  ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.996      ; 0.793      ;
; 0.499  ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.506      ; 1.487      ;
; 0.499  ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.403      ; 1.444      ;
; 0.501  ; current_state.S_LDB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 1.423      ; 1.461      ;
; 0.502  ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.426      ; 1.464      ;
; 0.505  ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.426      ; 1.462      ;
; 0.521  ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.424      ; 1.443      ;
; 0.529  ; current_state.S_LDB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.424      ; 1.435      ;
; 0.531  ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.537      ; 0.793      ;
; 0.536  ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.965      ; 1.409      ;
; 0.541  ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.883      ; 1.382      ;
; 0.556  ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 1.882      ; 1.365      ;
; 0.576  ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; 0.500        ; 1.881      ; 1.345      ;
; 0.577  ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.506      ; 1.409      ;
; 0.582  ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.424      ; 1.382      ;
; 0.597  ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 1.423      ; 1.365      ;
; 0.600  ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 1.882      ; 1.321      ;
; 0.600  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.500        ; 1.882      ; 1.321      ;
; 0.611  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.965      ; 1.334      ;
; 0.616  ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.965      ; 1.329      ;
; 0.616  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.965      ; 1.329      ;
; 0.617  ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; 1.000        ; 1.422      ; 1.345      ;
; 0.621  ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.883      ; 1.302      ;
; 0.626  ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.964      ; 1.318      ;
; 0.628  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.883      ; 1.295      ;
; 0.641  ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 1.423      ; 1.321      ;
; 0.641  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 1.000        ; 1.423      ; 1.321      ;
; 0.651  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.883      ; 1.272      ;
; 0.652  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.506      ; 1.334      ;
; 0.657  ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.506      ; 1.329      ;
; 0.657  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.506      ; 1.329      ;
; 0.658  ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.913      ; 1.295      ;
; 0.662  ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.424      ; 1.302      ;
; 0.666  ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.972      ; 1.286      ;
; 0.667  ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.505      ; 1.318      ;
; 0.669  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.424      ; 1.295      ;
; 0.673  ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.972      ; 1.279      ;
; 0.678  ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.972      ; 1.274      ;
; 0.685  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.972      ; 1.267      ;
; 0.690  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.972      ; 1.262      ;
; 0.692  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.424      ; 1.272      ;
; 0.699  ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; 1.000        ; 1.454      ; 1.295      ;
; 0.704  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.965      ; 1.241      ;
; 0.705  ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.883      ; 1.218      ;
; 0.707  ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.513      ; 1.286      ;
; 0.710  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.913      ; 1.244      ;
; 0.714  ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.513      ; 1.279      ;
; 0.718  ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.913      ; 1.236      ;
; 0.719  ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.513      ; 1.274      ;
; 0.726  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.513      ; 1.267      ;
; 0.726  ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.882      ; 1.196      ;
; 0.731  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.513      ; 1.262      ;
; 0.738  ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.883      ; 1.185      ;
; 0.741  ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.887      ; 1.186      ;
; 0.741  ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.882      ; 1.181      ;
; 0.743  ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.913      ; 1.211      ;
; 0.743  ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.913      ; 1.211      ;
; 0.745  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.506      ; 1.241      ;
; 0.746  ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.424      ; 1.218      ;
; 0.751  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.454      ; 1.244      ;
; 0.752  ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.500        ; 1.913      ; 1.201      ;
; 0.755  ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.500        ; 1.965      ; 1.190      ;
; 0.759  ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 1.000        ; 1.454      ; 1.236      ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                  ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.599 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 2.362      ;
; -0.410 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 2.173      ;
; -0.407 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 2.170      ;
; -0.349 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.299      ;
; -0.341 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.291      ;
; -0.316 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 2.079      ;
; -0.309 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.259      ;
; -0.309 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 2.072      ;
; -0.309 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 2.072      ;
; -0.305 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 2.068      ;
; -0.288 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.238      ;
; -0.276 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 2.039      ;
; -0.247 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.197      ;
; -0.244 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.194      ;
; -0.234 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 0.500        ; 1.296      ; 1.997      ;
; -0.231 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.181      ;
; -0.201 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.151      ;
; -0.189 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.139      ;
; -0.174 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.124      ;
; -0.149 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.099      ;
; -0.124 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.074      ;
; -0.110 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.074     ; 1.023      ;
; -0.110 ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.074     ; 1.023      ;
; -0.103 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.038     ; 1.052      ;
; -0.091 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.041      ;
; -0.089 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.039      ;
; -0.074 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.987      ;
; -0.060 ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.010      ;
; -0.053 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.003      ;
; -0.020 ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.933      ;
; -0.010 ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.923      ;
; -0.010 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.959      ;
; -0.009 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.922      ;
; -0.009 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.959      ;
; -0.005 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.955      ;
; 0.021  ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.929      ;
; 0.047  ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.866      ;
; 0.050  ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.863      ;
; 0.064  ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.885      ;
; 0.066  ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.884      ;
; 0.067  ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.882      ;
; 0.069  ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.881      ;
; 0.091  ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.822      ;
; 0.096  ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.853      ;
; 0.114  ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.799      ;
; 0.140  ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.810      ;
; 0.141  ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.808      ;
; 0.144  ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.805      ;
; 0.155  ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.788      ;
; 0.164  ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.779      ;
; 0.168  ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.781      ;
; 0.179  ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.772      ;
; 0.180  ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.770      ;
; 0.181  ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.769      ;
; 0.181  ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.769      ;
; 0.182  ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock        ; Clock       ; 1.000        ; -0.074     ; 0.731      ;
; 0.190  ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.045     ; 0.752      ;
; 0.194  ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.756      ;
; 0.201  ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.742      ;
; 0.212  ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.738      ;
; 0.228  ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.715      ;
; 0.231  ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.073     ; 0.683      ;
; 0.231  ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.719      ;
; 0.232  ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.717      ;
; 0.238  ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.705      ;
; 0.244  ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.699      ;
; 0.248  ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.702      ;
; 0.256  ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.694      ;
; 0.265  ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.038     ; 0.684      ;
; 0.266  ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.685      ;
; 0.288  ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.662      ;
; 0.306  ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.644      ;
; 0.329  ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.621      ;
; 0.331  ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.619      ;
; 0.365  ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.586      ;
; 0.378  ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock        ; Clock       ; 1.000        ; -0.044     ; 0.565      ;
; 0.384  ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.566      ;
; 0.402  ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.548      ;
; 0.440  ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.823      ;
; 0.456  ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock        ; Clock       ; 1.000        ; -0.036     ; 0.495      ;
; 0.472  ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.478      ;
; 0.486  ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock        ; Clock       ; 1.000        ; -0.035     ; 0.466      ;
; 0.500  ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.450      ;
; 0.504  ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.446      ;
; 0.505  ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.445      ;
; 0.506  ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.444      ;
; 0.507  ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.443      ;
; 0.508  ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.442      ;
; 0.555  ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 1.000        ; -0.037     ; 0.395      ;
; 0.645  ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.618      ;
; 0.645  ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.618      ;
; 0.678  ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.585      ;
; 0.680  ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.583      ;
; 0.686  ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.577      ;
; 0.694  ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.569      ;
; 0.696  ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.567      ;
; 0.712  ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 1.000        ; 1.296      ; 1.551      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'IR[0]'                                                                                           ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.099 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.774      ; 0.715      ;
; -1.013 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 3.070      ; 2.057      ;
; -0.993 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.168      ; 0.715      ;
; -0.927 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 3.464      ; 2.057      ;
; -0.877 ; IR[0]                     ; PC_Inc$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 3.464      ; 2.587      ;
; -0.860 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 2.950      ; 2.090      ;
; -0.841 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.740      ; 0.939      ;
; -0.808 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.774      ; 1.006      ;
; -0.805 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 2.974      ; 2.169      ;
; -0.799 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 2.974      ; 2.175      ;
; -0.792 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.000        ; 2.949      ; 2.157      ;
; -0.774 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 3.344      ; 2.090      ;
; -0.769 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.658      ; 0.929      ;
; -0.756 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.774      ; 1.058      ;
; -0.751 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.747      ; 1.036      ;
; -0.750 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.774      ; 1.064      ;
; -0.743 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 3.368      ; 2.625      ;
; -0.737 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; 0.000        ; 3.368      ; 2.631      ;
; -0.735 ; current_state.S_LDB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.134      ; 0.939      ;
; -0.730 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; 0.000        ; 3.343      ; 2.613      ;
; -0.719 ; IR[0]                     ; Bus1_Sel[0]$latch ; IR[0]        ; IR[0]       ; -0.500       ; 3.368      ; 2.169      ;
; -0.713 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.773      ; 1.100      ;
; -0.713 ; IR[0]                     ; A_Load$latch      ; IR[0]        ; IR[0]       ; -0.500       ; 3.368      ; 2.175      ;
; -0.713 ; IR[0]                     ; Bus2_Sel[0]$latch ; IR[0]        ; IR[0]       ; 0.000        ; 3.344      ; 2.631      ;
; -0.706 ; IR[0]                     ; MAR_Load$latch    ; IR[0]        ; IR[0]       ; -0.500       ; 3.343      ; 2.157      ;
; -0.702 ; current_state.S_STB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.168      ; 1.006      ;
; -0.690 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.653      ; 1.003      ;
; -0.675 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.685      ; 1.050      ;
; -0.663 ; current_state.S_LDB_DIR_8 ; B_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.052      ; 0.929      ;
; -0.659 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.685      ; 1.066      ;
; -0.654 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.747      ; 1.133      ;
; -0.651 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.739      ; 1.128      ;
; -0.651 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.747      ; 1.136      ;
; -0.650 ; current_state.S_LDB_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.168      ; 1.058      ;
; -0.649 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.747      ; 1.138      ;
; -0.648 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.685      ; 1.077      ;
; -0.646 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.747      ; 1.141      ;
; -0.645 ; current_state.S_LDB_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.141      ; 1.036      ;
; -0.644 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.168      ; 1.064      ;
; -0.643 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.747      ; 1.144      ;
; -0.635 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.740      ; 1.145      ;
; -0.616 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.658      ; 1.082      ;
; -0.616 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.774      ; 1.198      ;
; -0.614 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.774      ; 1.200      ;
; -0.613 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.685      ; 1.112      ;
; -0.607 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.167      ; 1.100      ;
; -0.603 ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.685      ; 1.122      ;
; -0.599 ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.685      ; 1.126      ;
; -0.593 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.740      ; 1.187      ;
; -0.584 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.047      ; 1.003      ;
; -0.583 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.653      ; 1.110      ;
; -0.582 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.654      ; 1.112      ;
; -0.577 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.755      ; 1.218      ;
; -0.569 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.079      ; 1.050      ;
; -0.564 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.740      ; 1.216      ;
; -0.561 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.740      ; 1.219      ;
; -0.554 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.654      ; 1.140      ;
; -0.553 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.079      ; 1.066      ;
; -0.551 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 1.652      ; 1.141      ;
; -0.548 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.141      ; 1.133      ;
; -0.545 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.133      ; 1.128      ;
; -0.545 ; current_state.S_STB_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.141      ; 1.136      ;
; -0.543 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.141      ; 1.138      ;
; -0.542 ; current_state.S_STB_DIR_7 ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.079      ; 1.077      ;
; -0.540 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.141      ; 1.141      ;
; -0.537 ; current_state.S_LDB_IMM_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.141      ; 1.144      ;
; -0.529 ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.654      ; 1.165      ;
; -0.529 ; current_state.S_STB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.134      ; 1.145      ;
; -0.523 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.635      ; 1.152      ;
; -0.522 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 1.658      ; 1.176      ;
; -0.517 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; 0.000        ; 1.658      ; 1.181      ;
; -0.510 ; current_state.S_LDB_IMM_6 ; B_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.052      ; 1.082      ;
; -0.510 ; current_state.S_LDB_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.168      ; 1.198      ;
; -0.508 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.168      ; 1.200      ;
; -0.507 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.079      ; 1.112      ;
; -0.504 ; current_state.S_STB_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 1.653      ; 1.189      ;
; -0.501 ; current_state.S_LDB_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.740      ; 1.279      ;
; -0.497 ; current_state.S_LDB_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.654      ; 1.197      ;
; -0.497 ; current_state.S_STB_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.079      ; 1.122      ;
; -0.493 ; current_state.S_STA_DIR_7 ; writen$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.079      ; 1.126      ;
; -0.487 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.134      ; 1.187      ;
; -0.477 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.047      ; 1.110      ;
; -0.476 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.048      ; 1.112      ;
; -0.471 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock        ; IR[0]       ; -0.500       ; 2.149      ; 1.218      ;
; -0.461 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 1.653      ; 1.232      ;
; -0.458 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.134      ; 1.216      ;
; -0.455 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 1.653      ; 1.238      ;
; -0.455 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.134      ; 1.219      ;
; -0.448 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.048      ; 1.140      ;
; -0.447 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.654      ; 1.247      ;
; -0.445 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock        ; IR[0]       ; -0.500       ; 2.046      ; 1.141      ;
; -0.444 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock        ; IR[0]       ; 0.000        ; 1.634      ; 1.230      ;
; -0.440 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.659      ; 1.259      ;
; -0.438 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock        ; IR[0]       ; 0.000        ; 1.659      ; 1.261      ;
; -0.434 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.740      ; 1.346      ;
; -0.423 ; current_state.S_STB_DIR_5 ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.048      ; 1.165      ;
; -0.417 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock        ; IR[0]       ; -0.500       ; 2.029      ; 1.152      ;
; -0.416 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; -0.500       ; 2.052      ; 1.176      ;
; -0.413 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock        ; IR[0]       ; 0.000        ; 1.740      ; 1.367      ;
; -0.411 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock        ; IR[0]       ; -0.500       ; 2.052      ; 1.181      ;
+--------+---------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                  ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.013 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.486      ;
; 0.035 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.508      ;
; 0.037 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.510      ;
; 0.042 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.515      ;
; 0.048 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.521      ;
; 0.049 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.522      ;
; 0.049 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.522      ;
; 0.052 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.525      ;
; 0.193 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; 0.000        ; 1.349      ; 1.666      ;
; 0.215 ; current_state.S_FETCH_0   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.336      ;
; 0.254 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock        ; Clock       ; 0.000        ; 0.073      ; 0.411      ;
; 0.272 ; current_state.S_LDB_DIR_5 ; current_state.S_LDB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.395      ;
; 0.274 ; current_state.S_LDB_DIR_6 ; current_state.S_LDB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.395      ;
; 0.280 ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.401      ;
; 0.303 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.341 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.462      ;
; 0.365 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.486      ;
; 0.370 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.492      ;
; 0.372 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock        ; Clock       ; 0.000        ; 0.030      ; 0.486      ;
; 0.434 ; current_state.S_STB_DIR_4 ; current_state.S_STB_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.555      ;
; 0.447 ; current_state.S_LDB_DIR_4 ; current_state.S_LDB_DIR_5 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.568      ;
; 0.449 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.570      ;
; 0.456 ; current_state.S_FETCH_2   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.577      ;
; 0.466 ; current_state.S_FETCH_0   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.588      ;
; 0.473 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.030      ; 0.587      ;
; 0.478 ; current_state.S_STB_DIR_5 ; current_state.S_STB_DIR_6 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.599      ;
; 0.481 ; current_state.S_STB_DIR_6 ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.030      ; 0.595      ;
; 0.486 ; current_state.S_FETCH_2   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.606      ;
; 0.491 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock        ; Clock       ; 0.000        ; 0.030      ; 0.605      ;
; 0.494 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.614      ;
; 0.503 ; current_state.S_LDA_IMM_5 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.624      ;
; 0.509 ; current_state.S_DECODE_3  ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.628      ;
; 0.519 ; current_state.S_LDB_IMM_5 ; current_state.S_LDB_IMM_6 ; Clock        ; Clock       ; 0.000        ; 0.030      ; 0.633      ;
; 0.520 ; current_state.S_FETCH_1   ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.639      ;
; 0.539 ; current_state.S_FETCH_1   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.029      ; 0.652      ;
; 0.544 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.665      ;
; 0.551 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.669      ;
; 0.553 ; current_state.S_FETCH_1   ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.673      ;
; 0.553 ; current_state.S_FETCH_0   ; current_state.S_STB_DIR_7 ; Clock        ; Clock       ; 0.000        ; 0.030      ; 0.667      ;
; 0.554 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.675      ;
; 0.557 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.678      ;
; 0.562 ; current_state.S_LDB_IMM_4 ; current_state.S_LDB_IMM_5 ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.683      ;
; 0.565 ; current_state.S_LDA_IMM_4 ; current_state.S_BEQ_5     ; Clock        ; Clock       ; 0.000        ; 0.038      ; 0.687      ;
; 0.573 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.691      ;
; 0.581 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.702      ;
; 0.583 ; current_state.S_LDB_DIR_7 ; current_state.S_LDB_DIR_8 ; Clock        ; Clock       ; 0.000        ; 0.030      ; 0.697      ;
; 0.587 ; current_state.S_LDB_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.708      ;
; 0.639 ; current_state.S_FETCH_0   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.760      ;
; 0.642 ; current_state.S_FETCH_0   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.763      ;
; 0.645 ; current_state.S_FETCH_2   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.765      ;
; 0.649 ; current_state.S_FETCH_2   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.769      ;
; 0.654 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.775      ;
; 0.660 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.780      ;
; 0.683 ; current_state.S_DECODE_3  ; current_state.S_LDB_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.801      ;
; 0.689 ; current_state.S_DECODE_3  ; current_state.S_LDB_IMM_4 ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.807      ;
; 0.690 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.808      ;
; 0.698 ; current_state.S_DECODE_3  ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.816      ;
; 0.702 ; current_state.S_DECODE_3  ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.820      ;
; 0.709 ; current_state.S_FETCH_1   ; current_state.S_BEQ_6     ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.829      ;
; 0.712 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.833      ;
; 0.713 ; current_state.S_FETCH_1   ; current_state.S_BRA_6     ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.833      ;
; 0.719 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.837      ;
; 0.719 ; current_state.S_DECODE_3  ; current_state.S_STB_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.837      ;
; 0.741 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.861      ;
; 0.750 ; current_state.S_STB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.871      ;
; 0.751 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock        ; Clock       ; 0.000        ; 0.034      ; 0.869      ;
; 0.774 ; current_state.S_LDB_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.895      ;
; 0.782 ; current_state.S_STB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.903      ;
; 0.829 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.949      ;
; 0.830 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.951      ;
; 0.831 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.952      ;
; 0.847 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.968      ;
; 0.883 ; current_state.S_STB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.004      ;
; 0.906 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.027      ;
; 0.915 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.036      ;
; 0.915 ; current_state.S_LDB_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.036      ;
; 0.916 ; current_state.S_LDB_DIR_4 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.037      ;
; 0.928 ; current_state.S_LDB_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.049      ;
; 0.965 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.086      ;
; 0.965 ; IR[0]                     ; current_state.S_BRA_4     ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 1.938      ;
; 0.982 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.103      ;
; 1.003 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.124      ;
; 1.006 ; IR[0]                     ; current_state.S_STA_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 1.979      ;
; 1.007 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.128      ;
; 1.012 ; IR[0]                     ; current_state.S_LDB_IMM_4 ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 1.985      ;
; 1.016 ; IR[0]                     ; current_state.S_LDB_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 1.989      ;
; 1.027 ; IR[0]                     ; current_state.S_BEQ_4     ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 2.000      ;
; 1.038 ; IR[0]                     ; current_state.S_LDA_IMM_4 ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 2.011      ;
; 1.071 ; IR[0]                     ; current_state.S_STB_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 2.044      ;
; 1.074 ; IR[0]                     ; current_state.S_LDA_DIR_4 ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 2.047      ;
; 1.099 ; current_state.S_LDB_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.220      ;
; 1.101 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.222      ;
; 1.123 ; IR[0]                     ; current_state.S_FETCH_0   ; IR[0]        ; Clock       ; -0.500       ; 1.349      ; 2.096      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clock ; Rise       ; Clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_4     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_5     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_6     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_7     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_4     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_5     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_4     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_5     ;
; -0.031 ; 0.153        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_6     ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_8     ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_6     ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_7     ;
; 0.033  ; 0.217        ; 0.184          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~input|o                 ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_6|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_7|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_4|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_IMM_5|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_4|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_5|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_6|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_DIR_7|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_4|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDB_IMM_5|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_4|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_5|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STA_DIR_6|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_4|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_5|clk ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_STB_DIR_6|clk ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.149  ; 0.149        ; 0.000          ; Low Pulse Width ; Clock ; Rise       ; current_state.S_LDA_DIR_8|clk ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'IR[0]'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; IR[0] ; Rise       ; IR[0]                        ;
; -0.116 ; -0.116       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2|combout         ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2clkctrl|inclk[0] ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2clkctrl|outclk   ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; B_Load$latch                 ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR_Load$latch                ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; MAR_Load$latch               ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Inc$latch                 ;
; -0.060 ; -0.060       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Inc$latch|datab           ;
; -0.060 ; -0.060       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Load$latch                ;
; -0.059 ; -0.059       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[1]$latch            ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; A_Load$latch                 ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; A_Load$latch|datad           ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; B_Load$latch|datad           ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; IR_Load$latch|datad          ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; MAR_Load$latch|datad         ;
; -0.058 ; -0.058       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; writen$latch                 ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; -0.057 ; -0.057       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; writen$latch|datad           ;
; -0.056 ; -0.056       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[1]$latch|datac      ;
; -0.056 ; -0.056       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[1]$latch|datac      ;
; -0.056 ; -0.056       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Load$latch|datad          ;
; -0.055 ; -0.055       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; PC_Load$latch|datad          ;
; -0.054 ; -0.054       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; A_Load$latch|datad           ;
; -0.054 ; -0.054       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; -0.054 ; -0.054       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; writen$latch|datad           ;
; -0.053 ; -0.053       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; A_Load$latch                 ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; B_Load$latch|datad           ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR_Load$latch|datad          ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; MAR_Load$latch|datad         ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Inc$latch|datab           ;
; -0.052 ; -0.052       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; writen$latch                 ;
; -0.051 ; -0.051       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Inc$latch                 ;
; -0.050 ; -0.050       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; PC_Load$latch                ;
; -0.048 ; -0.048       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; B_Load$latch                 ;
; -0.048 ; -0.048       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; -0.048 ; -0.048       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; IR_Load$latch                ;
; -0.048 ; -0.048       ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; MAR_Load$latch               ;
; -0.042 ; -0.042       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2clkctrl|inclk[0] ;
; -0.042 ; -0.042       ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2clkctrl|outclk   ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|combout         ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|datac           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~2|datad           ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~39|datad          ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Equal8~0|combout             ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~3|combout         ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~39|combout        ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Equal8~0|datad               ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; Selector18~3|datac           ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~27|datad          ;
; 0.042  ; 0.042        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; next_state~27|combout        ;
; 0.053  ; 0.053        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; Selector18~2|dataa           ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]~input|o                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR[0]~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]~input|i                ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Inc$latch|datab           ;
; 0.743  ; 0.743        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.744  ; 0.744        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; A_Load$latch|datad           ;
; 0.745  ; 0.745        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.745  ; 0.745        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; writen$latch|datad           ;
; 0.746  ; 0.746        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus2_Sel[1]$latch|datac      ;
; 0.747  ; 0.747        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; A_Load$latch                 ;
; 0.749  ; 0.749        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; B_Load$latch|datad           ;
; 0.749  ; 0.749        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; 0.749  ; 0.749        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; IR_Load$latch|datad          ;
; 0.749  ; 0.749        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.750  ; 0.750        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; writen$latch                 ;
; 0.751  ; 0.751        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; PC_Inc$latch                 ;
; 0.752  ; 0.752        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; PC_Load$latch                ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; B_Load$latch                 ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR_Load$latch                ;
; 0.754  ; 0.754        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; MAR_Load$latch               ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2clkctrl|inclk[0] ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2clkctrl|outclk   ;
; 0.809  ; 0.809        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2|combout         ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR[0]~input|o                ;
; 0.943  ; 0.943        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Selector18~2|dataa           ;
; 0.956  ; 0.956        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~27|combout        ;
; 0.960  ; 0.960        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~27|datad          ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Equal8~0|datad               ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~3|datac           ;
; 0.967  ; 0.967        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~3|combout         ;
; 0.968  ; 0.968        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~39|combout        ;
; 0.969  ; 0.969        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; Equal8~0|combout             ;
; 0.972  ; 0.972        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; next_state~39|datad          ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~2|datac           ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~2|combout         ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~2|datad           ;
; 1.035  ; 1.035        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~2clkctrl|inclk[0] ;
; 1.035  ; 1.035        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; Selector18~2clkctrl|outclk   ;
; 1.042  ; 1.042        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; B_Load$latch                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; Clock      ; 1.334 ; 1.991 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock      ; 1.334 ; 1.991 ; Rise       ; Clock           ;
; IR[*]          ; Clock      ; 3.808 ; 4.401 ; Rise       ; Clock           ;
;  IR[0]         ; Clock      ; 0.520 ; 1.059 ; Rise       ; Clock           ;
;  IR[1]         ; Clock      ; 3.778 ; 4.236 ; Rise       ; Clock           ;
;  IR[2]         ; Clock      ; 3.469 ; 3.949 ; Rise       ; Clock           ;
;  IR[3]         ; Clock      ; 3.236 ; 3.677 ; Rise       ; Clock           ;
;  IR[4]         ; Clock      ; 3.483 ; 3.942 ; Rise       ; Clock           ;
;  IR[5]         ; Clock      ; 3.808 ; 4.231 ; Rise       ; Clock           ;
;  IR[6]         ; Clock      ; 3.577 ; 4.010 ; Rise       ; Clock           ;
;  IR[7]         ; Clock      ; 3.585 ; 4.401 ; Rise       ; Clock           ;
; CCR_Result[*]  ; IR[0]      ; 1.689 ; 2.293 ; Rise       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 1.689 ; 2.293 ; Rise       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 3.942 ; 4.535 ; Rise       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 0.572 ; 1.083 ; Rise       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; 3.912 ; 4.364 ; Rise       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; 3.603 ; 4.077 ; Rise       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; 3.370 ; 3.805 ; Rise       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; 3.617 ; 4.070 ; Rise       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 3.942 ; 4.359 ; Rise       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; 3.711 ; 4.138 ; Rise       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; 3.713 ; 4.535 ; Rise       ; IR[0]           ;
; CCR_Result[*]  ; IR[0]      ; 1.230 ; 1.834 ; Fall       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 1.230 ; 1.834 ; Fall       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 3.483 ; 4.076 ; Fall       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 0.113 ; 0.624 ; Fall       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; 3.453 ; 3.905 ; Fall       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; 3.144 ; 3.618 ; Fall       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; 2.911 ; 3.346 ; Fall       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; 3.158 ; 3.611 ; Fall       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 3.483 ; 3.900 ; Fall       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; 3.252 ; 3.679 ; Fall       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; 3.254 ; 4.076 ; Fall       ; IR[0]           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; Clock      ; -1.100 ; -1.738 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock      ; -1.100 ; -1.738 ; Rise       ; Clock           ;
; IR[*]          ; Clock      ; -0.053 ; -0.505 ; Rise       ; Clock           ;
;  IR[0]         ; Clock      ; -0.053 ; -0.505 ; Rise       ; Clock           ;
;  IR[1]         ; Clock      ; -1.460 ; -2.081 ; Rise       ; Clock           ;
;  IR[2]         ; Clock      ; -1.398 ; -2.024 ; Rise       ; Clock           ;
;  IR[3]         ; Clock      ; -1.505 ; -2.050 ; Rise       ; Clock           ;
;  IR[4]         ; Clock      ; -1.309 ; -1.898 ; Rise       ; Clock           ;
;  IR[5]         ; Clock      ; -1.554 ; -2.216 ; Rise       ; Clock           ;
;  IR[6]         ; Clock      ; -1.621 ; -2.235 ; Rise       ; Clock           ;
;  IR[7]         ; Clock      ; -1.788 ; -2.350 ; Rise       ; Clock           ;
; CCR_Result[*]  ; IR[0]      ; -0.012 ; -0.688 ; Rise       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; -0.012 ; -0.688 ; Rise       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 1.013  ; 0.483  ; Rise       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.013  ; 0.483  ; Rise       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; -0.514 ; -1.225 ; Rise       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; -0.818 ; -1.383 ; Rise       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; -0.596 ; -1.123 ; Rise       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; -0.834 ; -1.378 ; Rise       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; -0.359 ; -1.015 ; Rise       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; -0.627 ; -1.244 ; Rise       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; -0.879 ; -1.423 ; Rise       ; IR[0]           ;
; CCR_Result[*]  ; IR[0]      ; 0.382  ; -0.294 ; Fall       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 0.382  ; -0.294 ; Fall       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 1.407  ; 0.877  ; Fall       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.407  ; 0.877  ; Fall       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; -0.120 ; -0.831 ; Fall       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; -0.424 ; -0.989 ; Fall       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; -0.202 ; -0.729 ; Fall       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; -0.440 ; -0.984 ; Fall       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 0.035  ; -0.621 ; Fall       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; -0.233 ; -0.850 ; Fall       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; -0.485 ; -1.029 ; Fall       ; IR[0]           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_Load       ; IR[0]      ; 5.791 ; 5.859 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 5.137 ; 5.183 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 5.230 ; 5.286 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 5.230 ; 5.286 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 5.691 ; 5.741 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.317 ; 5.349 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.691 ; 5.741 ; Rise       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 5.488 ; 5.569 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.957 ; 6.018 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.762 ; 5.812 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 5.305 ; 5.369 ; Rise       ; IR[0]           ;
; writen       ; IR[0]      ; 5.455 ; 5.538 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.185 ; 6.253 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 5.531 ; 5.577 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 5.624 ; 5.680 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 5.624 ; 5.680 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 6.085 ; 6.135 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.711 ; 5.743 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 6.085 ; 6.135 ; Fall       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 5.882 ; 5.963 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 6.351 ; 6.412 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 6.156 ; 6.206 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 5.699 ; 5.763 ; Fall       ; IR[0]           ;
; writen       ; IR[0]      ; 5.849 ; 5.932 ; Fall       ; IR[0]           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_Load       ; IR[0]      ; 5.544 ; 5.608 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 4.891 ; 4.934 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 4.979 ; 5.032 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 4.979 ; 5.032 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 5.067 ; 5.096 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.067 ; 5.096 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.426 ; 5.472 ; Rise       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 5.228 ; 5.305 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.701 ; 5.759 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.493 ; 5.540 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 5.051 ; 5.112 ; Rise       ; IR[0]           ;
; writen       ; IR[0]      ; 5.196 ; 5.275 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.003 ; 6.067 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 5.350 ; 5.393 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 5.438 ; 5.491 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 5.438 ; 5.491 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 5.526 ; 5.555 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.526 ; 5.555 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.885 ; 5.931 ; Fall       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 5.687 ; 5.764 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 6.160 ; 6.218 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.952 ; 5.999 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 5.510 ; 5.571 ; Fall       ; IR[0]           ;
; writen       ; IR[0]      ; 5.655 ; 5.734 ; Fall       ; IR[0]           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -1.464  ; -1.873  ; N/A      ; N/A     ; -3.000              ;
;  Clock           ; -1.464  ; 0.013   ; N/A      ; N/A     ; -3.000              ;
;  IR[0]           ; -1.075  ; -1.873  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -15.74  ; -12.61  ; 0.0      ; 0.0     ; -43.578             ;
;  Clock           ; -13.131 ; 0.000   ; N/A      ; N/A     ; -38.021             ;
;  IR[0]           ; -2.609  ; -12.610 ; N/A      ; N/A     ; -5.557              ;
+------------------+---------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; Clock      ; 2.381 ; 2.892 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock      ; 2.381 ; 2.892 ; Rise       ; Clock           ;
; IR[*]          ; Clock      ; 6.603 ; 7.041 ; Rise       ; Clock           ;
;  IR[0]         ; Clock      ; 1.113 ; 1.413 ; Rise       ; Clock           ;
;  IR[1]         ; Clock      ; 6.519 ; 6.965 ; Rise       ; Clock           ;
;  IR[2]         ; Clock      ; 6.083 ; 6.475 ; Rise       ; Clock           ;
;  IR[3]         ; Clock      ; 5.632 ; 6.015 ; Rise       ; Clock           ;
;  IR[4]         ; Clock      ; 6.065 ; 6.434 ; Rise       ; Clock           ;
;  IR[5]         ; Clock      ; 6.603 ; 6.987 ; Rise       ; Clock           ;
;  IR[6]         ; Clock      ; 6.163 ; 6.596 ; Rise       ; Clock           ;
;  IR[7]         ; Clock      ; 6.505 ; 7.041 ; Rise       ; Clock           ;
; CCR_Result[*]  ; IR[0]      ; 2.972 ; 3.428 ; Rise       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 2.972 ; 3.428 ; Rise       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 6.808 ; 7.246 ; Rise       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.172 ; 1.401 ; Rise       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; 6.724 ; 7.155 ; Rise       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; 6.288 ; 6.665 ; Rise       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; 5.837 ; 6.205 ; Rise       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; 6.270 ; 6.624 ; Rise       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 6.808 ; 7.177 ; Rise       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; 6.368 ; 6.786 ; Rise       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; 6.695 ; 7.246 ; Rise       ; IR[0]           ;
; CCR_Result[*]  ; IR[0]      ; 2.764 ; 3.220 ; Fall       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 2.764 ; 3.220 ; Fall       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 6.600 ; 7.038 ; Fall       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 0.978 ; 1.193 ; Fall       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; 6.516 ; 6.947 ; Fall       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; 6.080 ; 6.457 ; Fall       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; 5.629 ; 5.997 ; Fall       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; 6.062 ; 6.416 ; Fall       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 6.600 ; 6.969 ; Fall       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; 6.160 ; 6.578 ; Fall       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; 6.487 ; 7.038 ; Fall       ; IR[0]           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; Clock      ; -1.100 ; -1.738 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock      ; -1.100 ; -1.738 ; Rise       ; Clock           ;
; IR[*]          ; Clock      ; -0.053 ; -0.416 ; Rise       ; Clock           ;
;  IR[0]         ; Clock      ; -0.053 ; -0.416 ; Rise       ; Clock           ;
;  IR[1]         ; Clock      ; -1.460 ; -2.081 ; Rise       ; Clock           ;
;  IR[2]         ; Clock      ; -1.398 ; -2.024 ; Rise       ; Clock           ;
;  IR[3]         ; Clock      ; -1.505 ; -2.050 ; Rise       ; Clock           ;
;  IR[4]         ; Clock      ; -1.309 ; -1.898 ; Rise       ; Clock           ;
;  IR[5]         ; Clock      ; -1.554 ; -2.216 ; Rise       ; Clock           ;
;  IR[6]         ; Clock      ; -1.621 ; -2.235 ; Rise       ; Clock           ;
;  IR[7]         ; Clock      ; -1.788 ; -2.350 ; Rise       ; Clock           ;
; CCR_Result[*]  ; IR[0]      ; -0.012 ; -0.348 ; Rise       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; -0.012 ; -0.348 ; Rise       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 1.576  ; 1.376  ; Rise       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.576  ; 1.376  ; Rise       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; -0.514 ; -1.164 ; Rise       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; -0.818 ; -1.383 ; Rise       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; -0.596 ; -1.123 ; Rise       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; -0.834 ; -1.378 ; Rise       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; -0.359 ; -0.909 ; Rise       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; -0.627 ; -1.244 ; Rise       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; -0.879 ; -1.423 ; Rise       ; IR[0]           ;
; CCR_Result[*]  ; IR[0]      ; 0.382  ; -0.294 ; Fall       ; IR[0]           ;
;  CCR_Result[2] ; IR[0]      ; 0.382  ; -0.294 ; Fall       ; IR[0]           ;
; IR[*]          ; IR[0]      ; 1.614  ; 1.414  ; Fall       ; IR[0]           ;
;  IR[0]         ; IR[0]      ; 1.614  ; 1.414  ; Fall       ; IR[0]           ;
;  IR[1]         ; IR[0]      ; -0.120 ; -0.831 ; Fall       ; IR[0]           ;
;  IR[2]         ; IR[0]      ; -0.424 ; -0.989 ; Fall       ; IR[0]           ;
;  IR[3]         ; IR[0]      ; -0.202 ; -0.729 ; Fall       ; IR[0]           ;
;  IR[4]         ; IR[0]      ; -0.440 ; -0.984 ; Fall       ; IR[0]           ;
;  IR[5]         ; IR[0]      ; 0.035  ; -0.621 ; Fall       ; IR[0]           ;
;  IR[6]         ; IR[0]      ; -0.233 ; -0.850 ; Fall       ; IR[0]           ;
;  IR[7]         ; IR[0]      ; -0.485 ; -1.029 ; Fall       ; IR[0]           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; A_Load       ; IR[0]      ; 9.781  ; 9.752  ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 8.894  ; 8.807  ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 9.105  ; 9.012  ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 9.105  ; 9.012  ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 9.824  ; 9.740  ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 9.105  ; 9.063  ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 9.824  ; 9.740  ; Rise       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 9.529  ; 9.428  ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 10.122 ; 10.063 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 9.909  ; 9.830  ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 9.224  ; 9.118  ; Rise       ; IR[0]           ;
; writen       ; IR[0]      ; 9.440  ; 9.357  ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 9.819  ; 9.790  ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 8.932  ; 8.845  ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 9.143  ; 9.050  ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 9.143  ; 9.050  ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 9.862  ; 9.778  ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 9.143  ; 9.101  ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 9.862  ; 9.778  ; Fall       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 9.567  ; 9.466  ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 10.160 ; 10.101 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 9.947  ; 9.868  ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 9.262  ; 9.156  ; Fall       ; IR[0]           ;
; writen       ; IR[0]      ; 9.478  ; 9.395  ; Fall       ; IR[0]           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; A_Load       ; IR[0]      ; 5.544 ; 5.608 ; Rise       ; IR[0]           ;
; B_Load       ; IR[0]      ; 4.891 ; 4.934 ; Rise       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 4.979 ; 5.032 ; Rise       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 4.979 ; 5.032 ; Rise       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 5.067 ; 5.096 ; Rise       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.067 ; 5.096 ; Rise       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.426 ; 5.472 ; Rise       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 5.228 ; 5.305 ; Rise       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 5.701 ; 5.759 ; Rise       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.493 ; 5.540 ; Rise       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 5.051 ; 5.112 ; Rise       ; IR[0]           ;
; writen       ; IR[0]      ; 5.196 ; 5.275 ; Rise       ; IR[0]           ;
; A_Load       ; IR[0]      ; 6.003 ; 6.067 ; Fall       ; IR[0]           ;
; B_Load       ; IR[0]      ; 5.350 ; 5.393 ; Fall       ; IR[0]           ;
; Bus1_Sel[*]  ; IR[0]      ; 5.438 ; 5.491 ; Fall       ; IR[0]           ;
;  Bus1_Sel[0] ; IR[0]      ; 5.438 ; 5.491 ; Fall       ; IR[0]           ;
; Bus2_Sel[*]  ; IR[0]      ; 5.526 ; 5.555 ; Fall       ; IR[0]           ;
;  Bus2_Sel[0] ; IR[0]      ; 5.526 ; 5.555 ; Fall       ; IR[0]           ;
;  Bus2_Sel[1] ; IR[0]      ; 5.885 ; 5.931 ; Fall       ; IR[0]           ;
; IR_Load      ; IR[0]      ; 5.687 ; 5.764 ; Fall       ; IR[0]           ;
; MAR_Load     ; IR[0]      ; 6.160 ; 6.218 ; Fall       ; IR[0]           ;
; PC_Inc       ; IR[0]      ; 5.952 ; 5.999 ; Fall       ; IR[0]           ;
; PC_Load      ; IR[0]      ; 5.510 ; 5.571 ; Fall       ; IR[0]           ;
; writen       ; IR[0]      ; 5.655 ; 5.734 ; Fall       ; IR[0]           ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; IR_Load       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MAR_Load      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_Load       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_Inc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_Load        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B_Load        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Load      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; writen        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; CCR_Result[0]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[1]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[3]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[2]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; MAR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; PC_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; PC_Inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; A_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; B_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALU_Sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALU_Sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; writen        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; MAR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; PC_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; PC_Inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; A_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; B_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALU_Sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALU_Sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; writen        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; MAR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; PC_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; PC_Inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; A_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; B_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALU_Sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALU_Sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; writen        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 80       ; 0        ; 0        ; 0        ;
; IR[0]      ; Clock    ; 11       ; 11       ; 0        ; 0        ;
; Clock      ; IR[0]    ; 110      ; 0        ; 110      ; 0        ;
; IR[0]      ; IR[0]    ; 30       ; 30       ; 30       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 80       ; 0        ; 0        ; 0        ;
; IR[0]      ; Clock    ; 11       ; 11       ; 0        ; 0        ;
; Clock      ; IR[0]    ; 110      ; 0        ; 110      ; 0        ;
; IR[0]      ; IR[0]    ; 30       ; 30       ; 30       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 146   ; 146  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jan 27 11:40:32 2022
Info: Command: quartus_sta control_unit -c control_unit
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control_unit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name IR[0] IR[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.464             -13.131 Clock 
    Info (332119):    -1.075              -2.609 IR[0] 
Info (332146): Worst-case hold slack is -1.873
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.873             -12.610 IR[0] 
    Info (332119):     0.179               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 Clock 
    Info (332119):    -3.000              -3.183 IR[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.208              -9.393 Clock 
    Info (332119):    -0.960              -2.217 IR[0] 
Info (332146): Worst-case hold slack is -1.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.718             -11.303 IR[0] 
    Info (332119):     0.213               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 Clock 
    Info (332119):    -3.000              -3.000 IR[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.603
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.603              -0.603 IR[0] 
    Info (332119):    -0.599              -3.165 Clock 
Info (332146): Worst-case hold slack is -1.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.099              -7.641 IR[0] 
    Info (332119):     0.013               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.021 Clock 
    Info (332119):    -3.000              -5.557 IR[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4632 megabytes
    Info: Processing ended: Thu Jan 27 11:40:34 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


