<html> 
 <head></head>
 <body bgcolor=#880F39>
  <h1 align="center">Arquitectura de Computadoras</h1> 
  <table align="center">
    <tr>
    <td><img src="its.png" width="100px" height="100px"> </td>
    <td><img src="sistemas.png" width="100px" height="100px"> </td>
    <td><img src="TecNM-logo.png" width="200px" height="100px"> </td>
    </tr>
  </table>
  <p align="center"> </p>
  <h2 align="center"> Unidades </h2> 
  <p></p> 
  <br> 
  <p align="center"> </p>
  <p></p>
  <table align="center"> 
   <tbody>
    <tr> 
     <td> <h3 align="center"><a href="u1.html"> Unidad 1 </a><br></h3></td>
     <td> <h3 align="center"><a href="u2.html"> Unidad 2 </a><br></h3></td> 
     <td> <h3 align="center"><a href="u3.html"> Unidad 3 </a><br></h3></td> 
     <td> <h3 align="center"><a href="u4.html"> Unidad 4 </a><br></h3></td> 
    </tr> 
    <tr>
     <FONT COLOR=#92F3D1> 
     <td><FONT COLOR=#92F3D1>
      <ol> 
       <li> Modelos de arquitectura de computo </li> 
       <ol> 
        <li> Clasicas </li>
	<li> Segmentadas </li> 
	<li> Multiprocesamiento </li> 
       </ol> 
      <li> Analisis de los componentes </li> 
       <ol> 
        <li> Arquitecturas </li>
	  <ol>
	    <li> Unidad Central de Procesamiento </li>
	    <li> Unidad Aritmetica Logica </li>
	    <li> Registros </li>
	    <li> Bases </li>
	  </ol>
	<li> Memoria </li> 
	  <ol>
	    <li> Manejo de Memoria </li>
	    <li> Memoria Principal </li>
	    <li> Memoria Cache </li>
	  </ol>
	<li> Manejo de Entrada/Salida </li> 
	  <ol>
	    <li> Modulos E/S </li>
	    <li> E/S Programada </li>
	    <li> E/S Mediante Interrupciones </li>
	    <li> Acceso directo a Memoria </li>
	    <li> Canales de E/S </li>
	  </ol>
	<li> Bases </li>
	  <ol>
	    <li> Tipos de bases </li>
	    <li> Estructura de las bases </li>
	    <li> Jerarquia de bases </li>
	  </ol>
	<li> Interrupciones </li>
       </ol> 
      </ol> </td> </FONT>
      <td><FONT COLOR=#92F3D1>
	<ol>
	  <li> Organizacion del procesador </li>
	  <li> Estructura de Registros </li>
           <ol> 
             <li> Registros Visibles para el usuario </li>
	     <li> Registros de control y de estados </li> 
	     <li> Ejemplos de resgistros de cpu reales </li> 
           </ol> 
	   <li> El Ciclo de instruccion </li>
           <ol> 
             <li> Ciclo fetch - decode - execute </li>
	     <li> Segmentacion de instrucciones </li> 
	     <li> Conjunto de instrucciones </li> 
	     <li> Modos de direccionamiento </li> 
           </ol> 
	   <li> Casos de estudio de cpu reales </li>
	 </ol>
      </td></FONT>
      <td><FONT COLOR=#92F3D1>
	<ol>
	  <li> Chipset </li>
           <ol> 
             <li> Unidad Central de Procesamiento (CPU) </li>
	     <li> Controlador del BUS </li> 
	     <li> Puertas de entrada salida E/S </li> 
	     <li> Controlador de interrupciones </li>
	     <li> Controladores de acceso directo a memoria (DMA) </li>
	     <li> Circuitos de temporizacion </li>
	     <li> Circuitos de control </li>
	     <li> Controladores de video </li>
           </ol> 
	   <li> Aplicaciones </li>
           <ol> 
             <li> Entrada / Salida </li>
	     <li> Almacenamiento </li> 
	     <li> Fuentes de Alimentacion </li> 
           </ol> 
	   <li> Ambitos de servicio </li>
	   <ol> 
             <li> Negocios </li>
	     <li> Industria </li> 
	     <li> Comercio Electronico </li> 
           </ol> 
	 </ol>
      </td></FONT>
      <td><FONT COLOR=#92F3D1>
	<ol>
	  <li> Aspectos Basicos de la computacion paralela </li>
	  <li> Tipos de computacion paralela </li>
           <ol> 
             <li> Clasificacion </li>
	     <li> Arquitectura de computadoras secuenciales </li> 
	     <li> Organizacion de direcciones de memoria </li> 
           </ol> 
	   <li> Sistea de memoria (Compartida) Multiprocesadores </li>
           <ol> 
             <li> Redes de interconexion dinamica (indirecta) Medio compartido conmutadas </li> 
           </ol> 
	   <li> Sistemas de memoria distribuida Multicomputadores </li>
	   <ol> 
             <li> Redes de interconexion estaticas </li>
           </ol> 
	   <li> Casas para estudios </li>
	 </ol>
       </FONT>
      </td></FONT>
    </tr> 
   </tbody>
  </table>
  <a href="tpv.html"><p align="center"> Tareas / Practicas / Videos </p> </a>
  <h4 align="center"> Contacto e información de la institucion </h4>
  <table align="center" border="1">
   <tr>
   <td><p>Institucion</p></TD>
   <td><p> INSTITUTO TECNOLOGICO DE SALTILLO </p> </td>
   <td><a href="http://its.mx/"><img src="pagits.png" height="15" width="15"></a></td>
   <td><a href="https://www.facebook.com/TecNMcampusSaltillo/"><img src="face.png" height="15" width="15"></a></td>
   </tr>
   <tr>
   <td><p>Creador de la pagina</p></td>
   <td><p> CARLOS ANTONIO ROSAS CÁRDENAS 20051246 </p></td>
   <td><p> CORREO: pagproycarc@hotmail.com </p></a></td>
   <td><a href="https://www.instagram.com/carlos_rosas_cardenas/"><img src="insta.png" height="15" width="15"></a></td>
   </tr>
  </table>
 </body>
</html>
