{"patent_id": "10-2022-0021043", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0123802", "출원번호": "10-2022-0021043", "발명의 명칭": "패키지 기판 및 이를 포함하는 반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "김승민"}}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "서로 반대된 제1 면 및 제2 면을 포함하는 베이스 절연층;상기 베이스 절연층의 상기 제1 면 상에 제공된 제1 메인 라인 패턴;상기 베이스 절연층의 상기 제1 면 상에 제공된 복수의 제1 도전성 패드;상기 베이스 절연층의 상기 제1 면 상에 제공되고, 상기 제1 메인 라인 패턴과 상기 복수의 제1 도전성 패드 사이에서 연장된 복수의 제1 브랜치 라인 패턴; 및상기 베이스 절연층의 상기 제1 면 상에 제공되고, 상기 제1 메인 라인 패턴으로부터 이격된 복수의 제1 관통홈을 포함하는 제1 절연층;을 포함하고, 상기 복수의 제1 브랜치 라인 패턴은 각각 제1 절단 부분을 사이에 두고 이격된 제1 세그먼트 및 제2 세그먼트를 포함하고,상기 복수의 제1 관통홈은 상기 복수의 제1 브랜치 라인 패턴의 제1 절단 부분들에 중첩된, 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제1 메인 라인 패턴은 상기 베이스 절연층의 상기 제1 면을 따라 제1 방향으로 연장되고,상기 복수의 제1 관통홈 중에서 상기 제1 방향으로 인접된 2개의 제1 관통홈들은 상기 제1 방향에 수직된 제2방향으로 이격된 것을 특징으로 하는 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 제1 메인 라인 패턴은 평면적 관점에서 상기 복수의 제1 관통홈 중에서 상기 제1 방향으로 인접된 상기 2개의 제1 관통홈들 사이에 배치된 것을 특징으로 하는 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 제1 메인 라인 패턴은 상기 베이스 절연층의 상기 제1 면을 따라 제1 방향으로 연장되고,상기 제1 절연층은 상기 복수의 제1 관통홈 중 일부의 제1 관통홈들 사이에서 연장된 브릿지 홈을 더 포함하는것을 특징으로 하는 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 브릿지 홈은 평면적 관점에서 선형적으로 연장된 것을 특징으로 하는 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 베이스 절연층의 상기 제2 면 상에 제공된 제2 도전성 패드;공개특허 10-2023-0123802-3-상기 베이스 절연층의 상기 제2 면 상에 제공되고, 상기 제2 도전성 패드에 연결된 제2 브랜치 라인 패턴; 및상기 베이스 절연층의 상기 제2 면 상에 제공되고, 제2 관통홈을 포함하는 제2 절연층;을 더 포함하고,상기 제2 브랜치 라인 패턴은 제2 절단 부분을 사이에 두고 이격된 제3 세그먼트 및 제4 세그먼트를 포함하고,상기 제2 관통홈은 상기 제2 브랜치 라인 패턴의 상기 제2 절단 부분에 중첩된 것을 특징으로 하는 패키지기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 6 항에 있어서,상기 제2 브랜치 라인 패턴의 상기 제3 세그먼트는 상기 제1 메인 라인 패턴에 연결된 것을 특징으로 하는 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 6 항에 있어서,상기 베이스 절연층의 상기 제2 면 상에 제공되고, 상기 제2 브랜치 라인 패턴의 상기 제3 세그먼트에 연결된제2 메인 라인 패턴을 더 포함하고, 상기 제2 관통홈은 상기 제2 메인 라인 패턴으로부터 이격된 것을 특징으로 하는 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서,상기 복수의 제1 도전성 패드 상의 복수의 제1 도전성 커버층을 더 포함하는 것을 특징으로 하는 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 1 항에 있어서,상기 복수의 제1 관통홈은 각각 상기 제1 메인 라인 패턴의 연장 방향에 평행한 제1 방향으로의 제1 수평 폭 및상기 제1 방향에 수직된 제2 방향으로의 제2 수평 폭을 가지고, 상기 제1 수평 폭은 80㎛ 내지 12mm 사이이고,상기 제2 수평 폭은 80㎛ 내지 400㎛ 사이인 것을 특징으로 하는 패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "서로 반대된 제1 면 및 제2 면을 포함하는 베이스 절연층;상기 베이스 절연층의 상기 제1 면 상에 제공되고, 제1 방향으로 연장된 제1 메인 라인 패턴;상기 베이스 절연층의 상기 제1 면 상에 제공된 복수의 제1 도전성 패드;상기 베이스 절연층의 상기 제1 면 상에 제공되고, 상기 제1 메인 라인 패턴과 상기 복수의 제1 도전성 패드 사이에서 연장된 복수의 제1 브랜치 라인 패턴; 및상기 베이스 절연층의 상기 제1 면 상에 제공되고, 복수의 제1 관통홈을 포함하는 제1 절연층;을 포함하고, 상기 복수의 제1 브랜치 라인 패턴과 상기 제1 메인 라인 패턴 사이의 접촉 지점들은 상기 제1 방향을 따라 이격되고,상기 복수의 제1 브랜치 라인 패턴은 각각 제1 절단 부분을 사이에 두고 이격된 제1 세그먼트 및 제2 세그먼트를 포함하고,상기 복수의 제1 관통홈은 상기 복수의 제1 브랜치 라인 패턴의 제1 절단 부분들에 중첩되고,공개특허 10-2023-0123802-4-상기 복수의 제1 관통홈 중에서 상기 제1 방향으로 인접된 2개의 제1 관통홈들은 평면적 관점에서 상기 제1 메인 라인 패턴을 사이에 두고 상기 제1 방향에 수직된 제2 방향으로 이격된,패키지 기판."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "패키지 기판; 및 상기 패키지 기판 상에 실장된 반도체 칩;을 포함하고,상기 패키지 기판은,서로 반대된 제1 면 및 제2 면을 포함하는 베이스 절연층;상기 베이스 절연층의 상기 제1 면 상에 제공된 복수의 제1 도전성 패드;상기 베이스 절연층의 상기 제1 면 상에 제공되고, 상기 복수의 제1 도전성 패드에 연결된 복수의 제1 브랜치라인 패턴; 및상기 베이스 절연층의 상기 제1 면 상에 제공되고, 복수의 제1 관통홈을 포함하는 제1 절연층;을 포함하고, 상기 복수의 제1 브랜치 라인 패턴은 각각 제1 절단 부분을 사이에 두고 이격된 제1 세그먼트 및 제2 세그먼트를 포함하고,상기 복수의 제1 관통홈은 상기 복수의 제1 브랜치 라인 패턴의 제1 절단 부분들에 중첩된, 반도체 패키지."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,상기 복수의 제1 관통홈은 평면적 관점에서 상기 패키지 기판의 일 가장자리에 평행한 제1 방향으로 서로 이격된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 복수의 제1 관통홈 중에서 상기 제1 방향으로 인접된 2개의 제1 관통홈들은 상기 제1 방향에 수직된 제2방향으로 이격된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 12 항에 있어서,상기 복수의 제1 관통홈 중 적어도 하나는 상기 패키지 기판의 측면을 통해 노출된 것을 특징으로 하는 반도체패키지."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 12 항에 있어서,상기 복수의 제1 관통홈은 상기 패키지 기판의 가장자리로부터 상기 패키지 기판의 중심을 향해 이격된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 복수의 제1 브랜치 라인 패턴의 단부들은 상기 패키지 기판의 외부로 노출된 것을 특징으로 하는 반도체공개특허 10-2023-0123802-5-패키지."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 12 항에 있어서,상기 제1 절연층은 상기 복수의 제1 관통홈 중 적어도 일부의 제1 관통홈들 사이에서 연장된 브릿지 홈을 더 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 18 항에 있어서,상기 브릿지 홈은 평면적 관점에서 선형적으로 연장된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0021043", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 12 항에 있어서,상기 베이스 절연층의 상기 제2 면 상에 제공된 제2 도전성 패드;상기 베이스 절연층의 상기 제2 면 상에 제공되고, 상기 제2 도전성 패드에 연결된 제2 브랜치 라인 패턴; 및상기 베이스 절연층의 상기 제2 면 상에 제공되고, 제2 관통홈을 포함하는 제2 절연층;을 더 포함하고,상기 제2 브랜치 라인 패턴은 제2 절단 부분을 사이에 두고 이격된 제3 세그먼트 및 제4 세그먼트를 포함하고,상기 제2 관통홈은 상기 제2 브랜치 라인 패턴의 상기 제2 절단 부분에 중첩된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2022-0021043", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 기술적 사상은 서로 반대된 제1 면 및 제2 면을 포함하는 베이스 절연층; 상기 베이스 절연층의 상기 제1 면 상에 제공된 제1 메인 라인 패턴; 상기 베이스 절연층의 상기 제1 면 상에 제공된 복수의 제1 도전성 패 드; 상기 베이스 절연층의 상기 제1 면 상에 제공되고, 상기 제1 메인 라인 패턴과 상기 복수의 제1 도전성 패드 사이에서 연장된 복수의 제1 브랜치 라인 패턴; 및 상기 베이스 절연층의 상기 제1 면 상에 제공되고, 상기 제1 메인 라인 패턴으로부터 이격된 복수의 제1 관통홈을 포함하는 제1 절연층;을 포함하고, 상기 복수의 제1 브랜치 라인 패턴은 각각 제1 절단 부분을 사이에 두고 이격된 제1 세그먼트 및 제2 세그먼트를 포함하고, 상기 복수의 제1 관통홈은 상기 복수의 제1 브랜치 라인 패턴의 제1 절단 부분들에 중첩된 패키지 기판을 제공한다."}
{"patent_id": "10-2022-0021043", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 기술적 사상은 패키지 기판 및 이를 포함하는 반도체 패키지에 관한 것이다."}
{"patent_id": "10-2022-0021043", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 인쇄회로기판 상에 반도체 칩을 실장하고 반도체 칩을 몰딩 수지로 몰딩하여 반도체 패키지를 제조 한다. 최근에는, 반도체 패키지 제조의 생산성을 향상하시키기 위해, 다수의 인쇄회로기판이 연결된 패널 형태 의 기판 상에 다수의 반도체 칩을 실장시킨 후, 다수의 반도체 칩을 몰딩 수지로 몰딩하고, 다수의 인쇄회로기 판을 절단하여 개별 단위로 분리하여, 반도체 패키지를 제조하고 있다."}
{"patent_id": "10-2022-0021043", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 해결하고자 하는 과제는 패키지 기판 및 이를 포함하는 반도체 패키지를 제공하는데 있다."}
{"patent_id": "10-2022-0021043", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 서로 반대된 제1 면 및 제2 면을 포함하는 베이스 절 연층; 상기 베이스 절연층의 상기 제1 면 상에 제공된 제1 메인 라인 패턴; 상기 베이스 절연층의 상기 제1 면 상에 제공된 복수의 제1 도전성 패드; 상기 베이스 절연층의 상기 제1 면 상에 제공되고, 상기 제1 메인 라인 패턴과 상기 복수의 제1 도전성 패드 사이에서 연장된 복수의 제1 브랜치 라인 패턴; 및 상기 베이스 절연층의 상기 제1 면 상에 제공되고, 상기 제1 메인 라인 패턴으로부터 이격된 복수의 제1 관통홈을 포함하는 제1 절연 층;을 포함하고, 상기 복수의 제1 브랜치 라인 패턴은 각각 제1 절단 부분을 사이에 두고 이격된 제1 세그먼트 및 제2 세그먼트를 포함하고, 상기 복수의 제1 관통홈은 상기 복수의 제1 브랜치 라인 패턴의 제1 절단 부분들에 중첩된 패키지 기판을 제공한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 서로 반대된 제1 면 및 제2 면을 포함하는 베이스 절 연층; 상기 베이스 절연층의 상기 제1 면 상에 제공되고, 제1 방향으로 연장된 제1 메인 라인 패턴; 상기 베이 스 절연층의 상기 제1 면 상에 제공된 복수의 제1 도전성 패드; 상기 베이스 절연층의 상기 제1 면 상에 제공되 고, 상기 제1 메인 라인 패턴과 상기 복수의 제1 도전성 패드 사이에서 연장된 복수의 제1 브랜치 라인 패턴; 및 상기 베이스 절연층의 상기 제1 면 상에 제공되고, 복수의 제1 관통홈을 포함하는 제1 절연층;을 포함하고, 상기 복수의 제1 브랜치 라인 패턴과 상기 제1 메인 라인 패턴 사이의 접촉 지점들은 상기 제1 방향을 따라 이 격되고, 상기 복수의 제1 브랜치 라인 패턴은 각각 제1 절단 부분을 사이에 두고 이격된 제1 세그먼트 및 제2 세그먼트를 포함하고, 상기 복수의 제1 관통홈은 상기 복수의 제1 브랜치 라인 패턴의 제1 절단 부분들에 중첩 되고, 상기 복수의 제1 관통홈 중에서 상기 제1 방향으로 인접된 2개의 제1 관통홈들은 평면적 관점에서 상기 제1 메인 라인 패턴을 사이에 두고 상기 제1 방향에 수직된 제2 방향으로 이격된 패키지 기판을 제공한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 패키지 기판; 및 상기 패키지 기판 상에 실장된 반도 체 칩; 을 포함하고, 상기 패키지 기판은, 서로 반대된 제1 면 및 제2 면을 포함하는 베이스 절연층; 상기 베이 스 절연층의 상기 제1 면 상에 제공된 복수의 제1 도전성 패드; 상기 베이스 절연층의 상기 제1 면 상에 제공되 고, 상기 복수의 제1 도전성 패드에 연결된 복수의 제1 브랜치 라인 패턴; 및 상기 베이스 절연층의 상기 제1 면 상에 제공되고, 복수의 제1 관통홈을 포함하는 제1 절연층;을 포함하고, 상기 복수의 제1 브랜치 라인 패턴 은 각각 제1 절단 부분을 사이에 두고 이격된 제1 세그먼트 및 제2 세그먼트를 포함하고, 상기 복수의 제1 관통 홈은 상기 복수의 제1 브랜치 라인 패턴의 제1 절단 부분들에 중첩된 반도체 패키지를 제공한다."}
{"patent_id": "10-2022-0021043", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 예시적인 실시예들에 의하면, 패키지 기판의 손상을 방지할 수 있으므로, 패키지 기판의 신뢰성 및 패키지 기판을 이용하여 제조되는 반도체 패키지의 신뢰성을 향상시킬 수 있다."}
{"patent_id": "10-2022-0021043", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 도 1은 본 발명의 예시적인 실시예들에 따른 패키지 기판을 나타내는 레이아웃도이다. 도 2는 도 1의 \"Ⅱ\" 로 표시된 영역을 나타내는 패키지 기판의 저면도이다. 도 3은 도 1의 Ⅲ-Ⅲ' 선에 따른 패키지 기판의 단면도이다. 도 1 내지 도 3을 참조하면, 패키지 기판은 평면적 관점에서 서로 분리 또는 구획된 제1 영역(R1)과 제2 영 역(R2)을 포함할 수 있다. 패키지 기판은 하나 이상의 제1 영역(R1)을 포함하며, 제1 영역(R1)은 반도체 칩과 같은 전자 부품들이 실장되는 영역일 수 있다. 도 1에 도시된 바와 같이 제1 영역(R1)은 평면적 관점에 서 사각형 형태를 가질 수 있으나, 이에 한정되는 것은 아니며 제1 영역(R1)은 평면적 관점에서 오각형과 같은 다각형 형태, 또는 원 형태를 가질 수도 있다. 제2 영역(R2)은 평면적 관점에서 제1 영역(R1)을 둘러쌀 수 있다. 즉, 제2 영역(R2)은 평면적 관점에서 제1 영역(R1)의 가장자리를 따라 연장될 수 있다. 제2 영역(R2)은 절단 공정을 통해 제거되는 스크라이브 레인(scribe lane)(SL)을 포함할 수 있다. 도 1에 예시된 바와 같이, 패 키지 기판은 복수의 제1 영역(R1)과, 복수의 제1 영역(R1) 사이를 서로 분리시키는 제2 영역(R2)을 포함할 수 있다. 도 1에 도시된 복수의 제1 영역(R1)의 배치 및 개수는 예시적인 것이며, 복수의 제1 영역(R1)은 2개 이상의 행(row) 및 2개 이상의 열(column)을 가지는 2차원 어레이 형태로 배치될 수 있다. 패키지 기판은 베이스 절연층, 제1 절연층, 제2 절연층, 내부 배선 구조, 복수의 제1 도전성 패드, 복수의 제1 도전성 커버층, 제1 메인 라인 패턴, 및 복수의 제1 브랜치 라인 패턴 을 포함할 수 있다. 베이스 절연층은 대체로 평판 형태 또는 패널 형태를 가질 수 있다. 베이스 절연층은 서로 반대된 제 1 면 및 제2 면을 포함할 수 있고, 상기 제1 면 및 제2 면은 각각 평면일 수 있다. 이하에서, 베이스 절연층의 제1 면 또는 제2 면에 평행한 방향을 수평 방향(예를 들어, X 방 향 및/또는 Y방향)으로 정의하고, 베이스 절연층의 제1 면 또는 제2 면에 수직한 방향을 수직 방향(예를 들어, Z방향)으로 정의한다. 또한, 이하에서, 임의의 구성요소의 수평 폭은 상기 수평 방향(예를 들 어, X 방향 및/또는 Y방향)에 따른 길이를 의미할 수 있고, 임의의 구성요소의 수직 높이 또는 두께는 상기 수 직 방향(예를 들어, Z방향)에 따른 길이를 의미할 수 있다. 베이스 절연층은 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 예를 들어, 베이스 절연층은 폴리이미드(Polyimide), FR-4(Flame Retardant 4), 사관능성 에폭시 (Tetrafunctional epoxy), 폴리페닐렌 에테르(Polyphenylene ether), 에폭시/폴리페닐렌 옥사이드 (Epoxy/polyphenylene oxide), BT(Bismaleimide triazine), 써마운트(Thermount), 시아네이트 에스터(Cyanate ester), 및 액정 고분자(Liquid crystal polymer) 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 제1 절연층은 베이스 절연층의 제1 면 상에 제공될 수 있다. 제1 절연층은 베이스 절연층 의 제1 면을 따라 연장되고, 베이스 절연층의 제1 면을 덮을 수 있다. 예를 들어, 제1 절연층은 솔더 레지스트로 형성될 수 있다. 제2 절연층은 베이스 절연층의 제2 면 상에 제공될 수 있다. 제2 절연층은 베이스 절연층 의 제2 면을 따라 연장되고, 베이스 절연층의 제2 면을 덮을 수 있다. 예를 들어, 제2 절연층은 솔더 레지스트로 형성될 수 있다. 내부 배선 구조는 베이스 절연층의 내부에 마련된 도전층, 베이스 절연층의 제1 면 및/또 는 제2 면 상에 마련된 도전층, 및/또는 베이스 절연층 내에서 수직 방향(예를 들어, Z방향)으로 연 장된 도전성 비아를 포함할 수 있다. 도전성 비아는 베이스 절연층의 내부에 마련된 도전층 및/또는 베이 스 절연층의 제1 면 및/또는 제2 면 상에 마련된 도전층에 연결될 수 있다. 내부 배선 구조 는 복수의 제1 도전성 패드, 제1 메인 라인 패턴, 및/또는 복수의 제1 브랜치 라인 패턴에 전기적으로 연결될 수 있다. 복수의 제1 도전성 패드는 베이스 절연층의 제1 면 상에 제공될 수 있다. 복수의 제1 도전성 패드는 제1 절연층의 제1 패드 오프닝들과 중첩되도록 위치될 수 있다. 복수의 제1 도전성 패드 는 패키지 기판과 다른 전자 부품 사이의 전기적 및 물리적 연결을 위한 연결 부재(예를 들어, 도전성 범프, 도전성 와이어, 솔더 볼)가 부착되는 패드로 기능할 수 있다. 복수의 제1 도전성 패드는 패키지 기 판의 제1 영역(R1) 내에 배치될 수 있다. 예를 들어, 복수의 제1 도전성 패드는 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인듐 (In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈륨 (Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금을 포함할 수 있다. 복수의 제1 도전성 커버층은 복수의 제1 도전성 패드의 표면을 따라 연장될 수 있다. 복수의 제1 도 전성 커버층은 제1 절연층의 제1 패드 오프닝 내에 배치될 수 있다. 복수의 제1 도전성 커버층 은 복수의 제1 도전성 패드를 덮어, 복수의 제1 도전성 패드의 산화 및/또는 손상을 방지하도록 구성된 배리어층일 수 있다. 예를 들어, 복수의 제1 도전성 커버층은 니켈(Ni), 금(Au), 팔라듐(Pd), 또는 이들의 조합을 포함할 수 있 다. 예를 들어, 복수의 제1 도전성 커버층은 전기 도금 공정을 통해 형성될 수 있다. 제1 메인 라인 패턴은 베이스 절연층의 제1 면 상에 제공되며, 베이스 절연층의 제1 면 을 따라 연장될 수 있다. 예를 들어, 제1 메인 라인 패턴은 평면적 관점에서 베이스 절연층의 제1 면을 따라 선형적으로 연장될 수 있다. 제1 메인 라인 패턴은 이웃한 패키지 기판의 제1 영 역(R1) 사이에 있는 패키지 기판의 제2 영역(R2) 내에 배치될 수 있다. 예시적인 실시예들에서, 제1 메인 라인 패턴은 패키지 기판의 제2 영역(R2) 내의 스크라이브 레인(SL) 내에 배치될 수 있고, 패키지 기 판의 제2 영역(R2) 내의 스크라이브 레인(SL)의 연장 방향(예를 들어, X방향 및/또는 Y방향)을 따라 연장될 수 있다. 제1 메인 라인 패턴이 스크라이브 레인(SL) 내에 배치된 경우, 제1 메인 라인 패턴은 패키 지 기판에 대한 절단 공정 시 제거될 수 있다. 제1 메인 라인 패턴은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 메인 라인 패턴의 물질은 전술한 복수의 제1 도전성 패드의 물질과 실질적으로 동일 또는 유사할 수 있다. 제1 메인 라인 패턴의 수평 폭(W1)은 대체로 균일할 수 있다. 예시적인 실시예들에서, 제1 메인 라인 패턴 의 수평 폭(W1)은 15마이크로미터(㎛) 내지 150㎛ 사이, 또는 30㎛ 내지 100㎛ 사이일 수 있다. 복수의 제1 브랜치 라인 패턴은 제1 메인 라인 패턴과 복수의 제1 도전성 패드 사이에서 연장될 수 있다. 복수의 제1 브랜치 라인 패턴 각각의 제1 단부는 제1 메인 라인 패턴에 접촉되고, 복수의 제1 브랜치 라인 패턴 각각의 제2 단부는 복수의 제1 도전성 패드 중 대응된 제1 도전성 패드에 연결될 수 있다. 평면적 관점에서, 복수의 제1 브랜치 라인 패턴은 각각 제1 메인 라인 패턴으로부터 복수의 제1 도전성 패드 중 대응된 제1 도전성 패드까지 연장된 라인 형태를 가질 수 있다. 예시적인 실시예들에서, 제1 메인 라인 패턴 및 복수의 제1 브랜치 라인 패턴은 복수의 제1 도전성 커버층 을 형성하기 위한 전기 도금 공정 시 전기가 인가되는 경로로 이용될 수 있다. 복수의 제1 브랜치 라인 패 턴은 도전성 물질을 포함할 수 있다. 예를 들어, 복수의 제1 브랜치 라인 패턴의 물질은 제1 메인 라 인 패턴의 물질 및/또는 복수의 제1 도전성 패드의 물질과 실질적으로 동일 또는 유사할 수 있다. 복수의 제1 브랜치 라인 패턴 각각의 수평 폭 수평 폭(W2)은 대체로 균일할 수 있다. 예시적인 실시예들에 서, 복수의 제1 브랜치 라인 패턴 각각의 수평 폭 수평 폭(W2)은 제1 메인 라인 패턴의 수평 폭(W1) 과 실질적으로 동일 또는 유사할 수 있다. 예시적인 실시예들에서, 복수의 제1 브랜치 라인 패턴 각각의 수평 폭(W2)은 15㎛ 내지 150㎛ 사이, 또는 30㎛ 내지 100㎛ 사이일 수 있다. 도 3에 도시된 바와 같이, 제1 메인 라인 패턴이 제1 수평 방향(예를 들어, Y방향)으로 연장될 때, 복수의 제1 브랜치 라인 패턴과 제1 메인 라인 패턴 사이의 접촉 지점들은 제1 수평 방향(예를 들어, Y방 향)으로 상호 이격될 수 있다. 또한, 도 3에 도시된 바와 같이, 복수의 제1 브랜치 라인 패턴의 일부는 제 1 메인 라인 패턴의 일 측방향(예를 들어, 좌측)에 있는 패키지 기판의 제1 영역(R1) 내의 제1 도전성 패드들에 연결되고, 복수의 제1 브랜치 라인 패턴의 다른 일부는 제1 메인 라인 패턴의 타 측방 향(예를 들어, 우측)에 있는 패키지 기판의 제1 영역(R1) 내의 제1 도전성 패드들에 연결될 수 있다. 제1 절연층은 평면적 관점에서 복수의 제1 브랜치 라인 패턴의 연장 경로에 중첩된 복수의 제1 관통 홈을 포함할 수 있다. 복수의 제1 관통홈은 스크라이브 레인(SL)에 인접하게 배치되고, 제1 메인 라 인 패턴으로부터 측 방향으로 이격될 수 있다. 복수의 제1 관통홈은 제1 절연층을 수직 방향(예 를 들어, Z방향)으로 관통할 수 있으며, 복수의 제1 관통홈을 통해 베이스 절연층의 제1 면의 일부분이 노출될 수 있다. 도 3에 도시된 바와 같이, 복수의 제1 관통홈은 각각 평면적 관점에서 사각형 형태를 가질 수 있다. 또는, 복수의 제1 관통홈은 오각형과 같은 다각형 형태 또는 원 형태를 가질 수도 있다. 복수의 제1 관통홈은 각각 제1 메인 라인 패턴의 연장 방향인 제1 수평 방향(예를 들어, Y방향)으로 의 제1 수평 폭(L1) 및 제1 수평 방향에 수직된 제2 수평 방향(예를 들어, X방향)으로의 제2 수평 폭(L2)을 가 질 수 있다. 예시적인 실시예들에서, 복수의 제1 관통홈 각각의 제1 수평 폭(L1)은 복수의 제1 브랜치 라 인 패턴 각각의 수평 폭(W2)보다 클 수 있다. 예시적인 실시예들에서, 복수의 제1 관통홈 각각의 제1 수평 폭(L1)은 80㎛ 내지 12밀리미터(mm)일 수 있다. 예시적인 실시예들에서, 복수의 제1 관통홈 각각의 제2 수평 폭(L2)은 80㎛ 내지 400㎛일 수 있다. 예시적인 실시예들에서, 복수의 제1 관통홈 중 제1 수평 방향(예를 들어, Y방향)으로 가장 인접한 2개의 제1 관통홈 사이의 거리(D1)는 12mm 이하일 수 있다. 여기서, 복수의 제1 관통홈 중 제1 수평 방향 (예를 들어, Y방향)으로 인접한 2개의 제1 관통홈이라 함은 평면적 관점에서 중심 간의 제1 수평 방향(예 를 들어, Y방향)에 따른 거리가 가장 인접한 2개의 제1 관통홈을 지칭할 수 있다. 일부 실시예들에서, 평 면적 관점에서, 제1 수평 방향(예를 들어, Y방향)으로 가장 인접한 2개의 제1 관통홈은 제2 수평 방향(예 를 들어, X방향)으로 부분적으로 중첩될 수도 있다. 예시적인 실시예들에서, 복수의 제1 관통홈은 각각 평면적 관점에서 스크라이브 레인(SL)에 부분적으로 중 첩될 수 있다. 즉, 복수의 제1 관통홈 각각의 일부분은 스크라이브 레인(SL) 내에 있고, 복수의 제1 관통 홈 각각의 다른 일부분은 스크라이브 레인(SL)의 외부에 있을 수 있다. 패키지 기판에 대한 절단 공정 을 통해 스크라이브 레인(SL)에 대응된 패키지 기판의 부분을 제거하는 경우, 복수의 제1 관통홈은 절 단면을 통해 노출될 수 있다. 복수의 제1 브랜치 라인 패턴은 각각 제1 절단 부분을 사이에 두고 이격된 제1 세그먼트와 제2 세그먼트를 포함할 수 있다. 복수의 제1 브랜치 라인 패턴이 각각 제1 절단 부분을 가지므로, 복수의 제1 브랜치 라인 패턴은 불연속적으로 연장된 라인 형태를 가질 수 있다. 상기 제1 세그먼트 는 제1 메인 라인 패턴에 연결될 수 있고, 상기 제2 세그먼트는 복수의 제1 도전성 패드 중 대 응된 제1 도전성 패드에 연결될 수 있다. 제1 절연층의 복수의 제1 관통홈은 복수의 제1 브랜치 라인 패턴의 제1 절단 부분들에 중첩될 수 있다. 예를 들면, 복수의 제1 브랜치 라인 패턴 중 어느 하나의 제1 브랜치 라인 패턴의 제1 절단 부분은 복수의 제1 관통홈 중 대응된 하나의 제1 관통홈과 중첩될 수 있다. 예를 들면, 복수의 제1 브랜치 라인 패턴에 제1 절단 부분들을 형성 하기 위해, 복수의 제1 브랜치 라인 패턴을 구성하는 복수의 도전성 라인 패턴을 형성하고, 이후 제1 절연 층의 복수의 제1 관통홈을 통해 노출된 복수의 도전성 라인 패턴의 일부분들을 식각 공정으로 제거할 수 있다. 도 3에 도시된 바와 같이, 복수의 제1 관통홈은 제1 수평 방향(예를 들어, Y방향)으로 배열되며, 평면적 관점에서 비대칭 형태 또는 지그재그 형태로 배열될 수 있다. 예시적인 실시예들에서, 복수의 제1 관통홈 중 제1 수평 방향(예를 들어, Y방향)으로 인접한 2개의 제1 관통홈은 제1 수평 방향(예를 들어, Y방향) 및 제2 수평 방향(예를 들어, X방향)으로 오프셋될 수 있다. 이 때, 복수의 제1 관통홈 중 제1 수평 방향(예 를 들어, Y방향)으로 인접한 2개의 제1 관통홈은 제1 메인 라인 패턴을 사이에 두고 서로 이격될 수 있다. 도 4a 내지 도 4e는 본 발명의 예시적인 실시예들에 따른 패키지 기판의 제조 방법을 나타내는 단면도들이 다. 이하에서, 도 4a 내지 도 4e를 참조하여, 도 1 내지 도 3을 참조하여 설명된 패키지 기판의 제조 방법 을 설명한다. 도 4a를 참조하면, 패널 형태의 구조체를 준비한다. 상기 구조체는 베이스 절연층, 제1 절연층, 제2 절연층, 내부 배선 구조, 복수의 제1 도전성 패드, 제1 메인 라인 패턴, 및 복수의 제1 예 비 브랜치 라인 패턴을 포함할 수 있다. 도 4b를 참조하면, 복수의 제1 도전성 패드 상에 복수의 제1 도전성 커버층을 형성한다. 복수의 제1 도전성 커버층은 제1 절연층의 패드 오프닝들을 통해 노출된 복수의 제1 도전성 패드의 표면들 을 덮도록 형성될 수 있다. 복수의 제1 도전성 커버층은 전기 도금 공정을 통해 형성될 수 있다. 상기 전 기 도금 공정이 진행될 때, 제1 메인 라인 패턴 및 복수의 제1 브랜치 라인 패턴을 경유하는 전기적 연결 경로를 통해 복수의 제1 도전성 패드에 전기 도금을 위한 전원이 제공될 수 있다. 도 4c를 참조하면, 제1 절연층의 일부를 제거하여, 제1 절연층에 복수의 제1 예비 브랜치 라인 패턴 을 노출시키는 복수의 제1 관통홈을 형성한다. 예를 들어, 레이저 드릴링, 식각 등의 방법을 통해 제 1 절연층에 복수의 제1 관통홈을 형성할 수 있다. 도 4c 및 도 4d를 참조하면, 복수의 제1 관통홈을 통해 노출된 복수의 제1 예비 브랜치 라인 패턴의 일부분들을 제거하여, 복수의 제1 브랜치 라인 패턴을 형성한다. 예를 들어, 복수의 제1 관통홈을 통 해 노출된 복수의 제1 예비 브랜치 라인 패턴의 일부분은 식각 공정을 통해 제거될 수 있다. 복수의 제1 관통홈을 통해 노출된 복수의 제1 예비 브랜치 라인 패턴의 일부분이 제거됨에 따라, 제1 메인 라인 패턴으로부터 연장된 제1 세그먼트와 복수의 제1 도전성 패드 중 대응된 제1 도전성 패드 로부터 연장된 제2 세그먼트는 제1 절단 부분을 사이에 두고 서로 이격된다. 도 4e를 참조하면, 패키지 기판에 대한 전기적 테스트를 수행한다. 예를 들어, 복수의 제1 도전성 패드 중 적어도 하나에 프로브(PB)를 컨택시켜 패키지 기판에 대한 전기적 테스트를 수행할 수 있다. 복수 의 제1 브랜치 라인 패턴이 각각 제1 절단 부분을 가지도록 형성되므로, 복수의 제1 도전성 패드들 이 복수의 제1 브랜치 라인 패턴 및 제1 메인 라인 패턴을 통해 서로 전기적으로 연결되지 않는 다. 복수의 제1 도전성 패드들이 복수의 제1 브랜치 라인 패턴 및 제1 메인 라인 패턴을 통해 서로 전기적으로 연결되지 않으므로, 복수의 제1 도전성 패드들에 프로브(PB)를 컨택시켜 패키지 기판(1 0)에 대한 전기적 테스트를 수행할 수 있다. 도 5a 내지 도 5h는 본 발명의 예시적인 실시예들에 따른 패키지 기판들(11, 12, 13, 14, 15, 16, 17, 18)을 나타내는 저면도들이다. 이하에서, 도 1 내지 도 3을 참조하여 설명된 패키지 기판과의 차이점을 중심으로, 도 5a 내지 도 5h에 나타난 패키지 기판들(11, 12, 13, 14, 15, 16, 17, 18)에 대해 설명한다. 도 5a를 참조하면, 복수의 제1 관통홈은 스크라이브 레인(SL)의 외부에 있을 수 있다. 패키지 기판에 대한 절단 공정 시 스크라이브 레인(SL)의 외부에 있는 복수의 제1 관통홈은 제거되지 않으며, 복수의 제1 관통홈은 절단 공정 후에도 제1 절연층 내에 잔류할 수 있다. 도 5b를 참조하면, 복수의 제1 관통홈은 각각 그 전체가 스크라이브 레인(SL)의 내부에 있을 수 있다. 즉, 평면적 관점에서, 복수의 제1 관통홈은 각각 그 전체가 스크라이브 레인(SL)에 중첩될 수 있다. 스크라이 브 레인(SL)의 내부에 있는 복수의 제1 관통홈은 패키지 기판에 대한 절단 공정을 통해 제거될 수 있 다. 도 5c를 참조하면, 제1 메인 라인 패턴의 일 측방향(예를 들어, 좌측)에 있는 제1 관통홈들은 비대칭 또는 지그재그 형태의 배열을 가지고, 제1 메인 라인 패턴의 타 측방향(예를 들어, 우측)에 있는 제1 관통 홈들은 비대칭 또는 지그재그 형태의 배열을 가질 수 있다. 바꿔 말해서, 제1 메인 라인 패턴의 일 측방향에 있는 제1 관통홈들 중 일부는 제2 수평 방향(예를 들어, X방향)으로 오프셋될 수 있고, 제1 메인 라인 패턴의 타 측방향에 있는 제1 관통홈들 중 일부는 제2 수평 방향(예를 들어, X방향)으로 오프셋 될 수 있다. 예시적인 실시예들에서, 제1 메인 라인 패턴의 일 측방향에 있는 제1 관통홈들 중 적어도 하나는 스 크라이브 레인(SL)에 적어도 부분적으로 중첩될 수 있고, 제1 메인 라인 패턴의 일 측방향에 있는 제1 관 통홈들 중 적어도 다른 하나는 스크라이브 레인(SL) 외부에 있을 수 있다. 또한, 제1 메인 라인 패턴(15 0)의 타 측방향에 있는 제1 관통홈들 중 적어도 하나는 스크라이브 레인(SL)에 적어도 부분적으로 중첩될 수 있고, 제1 메인 라인 패턴의 타 측방향에 있는 제1 관통홈들 중 적어도 다른 하나는 스크라이브 레인(SL) 외부에 있을 수 있다. 패키지 기판에 대한 절단 공정을 통해 스크라이브 레인(SL)에 대응된 패키 지 기판의 부분을 제거하는 경우, 스크라이브 레인(SL)에 적어도 부분적으로 중첩된 제1 관통홈들은 전체 또는 일부가 제거될 수 있다. 도 5d를 참조하면, 제1 메인 라인 패턴의 일 측방향(예를 들어, 좌측)에 있는 제1 관통홈들은 비대칭 또는 지그재그 형태의 배열을 가지고, 제1 메인 라인 패턴의 타 측방향(예를 들어, 우측)에 있는 제1 관통 홈들은 비대칭 또는 지그재그 형태의 배열을 가질 수 있다. 이 때, 제1 메인 라인 패턴의 일 측방향 에 있는 제1 관통홈들 및 제1 메인 라인 패턴의 타 측방향에 있는 제1 관통홈들은 모두 스크라 이브 레인(SL) 외부에 있을 수 있다. 이 경우, 스크라이브 레인(SL)의 외부에 있는 복수의 제1 관통홈은 패키지 기판에 대한 절단 공정에 의해 제거되지 않으며, 복수의 제1 관통홈은 절단 공정 후에도 제1 절연층 내에 잔류할 수 있다. 도 5e를 참조하면, 제1 절연층은 스크라이브 레인(SL) 영역에 인접하여 배치된 홈을 가지며, 패키지 기판은 제1 절연층의 홈을 통해 외부에 노출되는 도전성 패턴을 포함할 수 있다. 상기 도전 성 패턴은 베이스 절연층(도 2의 111)의 제1 면(도 2의 1111) 상에 제공될 수 있다. 상기 도전성 패턴 은 패키지 기판에 제공되는 입출력 데이터 신호, 전원 신호, 및/또는 접지 신호를 전송하도록 구성된 패턴일 수 있다. 도 5f를 참조하면, 제1 절연층은 복수의 제1 관통홈 중 일부의 제1 관통홈들 사이에서 연장된 하나 이상의 브릿지 홈을 포함할 수 있다. 브릿지 홈은 제1 절연층을 관통하며, 브릿지 홈(12 3)을 통해 베이스 절연층의 제1 면의 일부가 노출될 수 있다. 예를 들어, 브릿지 홈은 평면적 관점에서 선형적으로 연장될 수 있다. 예를 들어, 브릿지 홈은 제1 메인 라인 패턴의 연장 방향과 평행한 방향으로 연장될 수 있다. 예시적인 실시예들에서, 제1 메인 라인 패턴의 일 측방향(예를 들어, 좌측)에 있는 제1 관통홈들은 브릿지 홈들을 통해 상호 연결될 수 되고, 제1 메인 라인 패턴의 타 측방향(예를 들어, 우측)에 있는 제1 관통홈들은 브릿지 홈들을 통해 상호 연결될 수 있다. 이 경우, 도 5f에 도시된 바와 같이, 평면 적 관점에서, 제1 절연층은 제1 메인 라인 패턴의 연장 방향에 평행한 방향으로 선형적으로 연장된 트렌치를 포함할 수 있다. 예시적인 실시예들에서, 복수의 제1 관통홈 및 복수의 브릿지 홈은 각각 평면적 관점에서 스크라이브 레인(SL)에 부분적으로 중첩될 수 있다. 패키지 기판에 대한 절단 공정을 통해 스크라이브 레인(SL)에 대응 된 패키지 기판의 부분을 제거하는 경우, 복수의 제1 관통홈 및 복수의 브릿지 홈은 절단면을 통 해 노출될 수 있다. 도 5g를 참조하면, 제1 절연층은 복수의 제1 관통홈 중 일부의 제1 관통홈들 사이에서 연장된 하나 이상의 브릿지 홈을 더 포함할 수 있다. 복수의 제1 관통홈 및 복수의 브릿지 홈은 스크라 이브 레인(SL) 외부에 있을 수 있다. 이 경우, 스크라이브 레인(SL)의 외부에 있는 복수의 제1 관통홈 및 하나 이상의 브릿지 홈은 패키지 기판에 대한 절단 공정에 의해 제거되지 않으며, 복수의 제1 관통홈 및 하나 이상의 브릿지 홈은 절단 공정 후에도 제1 절연층 내에 잔류할 수 있다. 도 5h를 참조하면, 제1 절연층은 복수의 제1 관통홈 중 일부의 제1 관통홈들 사이에서 연장된 하나 이상의 브릿지 홈을 더 포함할 수 있다. 복수의 제1 관통홈 및 하나 이상의 브릿지 홈은 스크라이브 레인(SL) 내부에 있을 수 있다. 즉, 평면적 관점에서, 복수의 제1 관통홈 및 하나 이상의 브릿 지 홈은 각각 그 전체가 스크라이브 레인(SL)에 중첩될 수 있다. 스크라이브 레인(SL)의 내부에 있는 복수 의 제1 관통홈 및 하나 이상의 브릿지 홈은 패키지 기판에 대한 절단 공정을 통해 제거될 수 있 다. 도 6a 및 도 6b는 본 발명의 예시적인 실시예들에 따른 패키지 기판들(19, 20)을 나타내는 단면도들이다. 이하 에서, 도 1 내지 도 3을 참조하여 설명된 패키지 기판과의 차이점을 중심으로, 도 6a 및 도 6b에 도시된 패 키지 기판들(19, 20)에 대해 설명한다. 도 6a를 도 1 내지 도 3과 함께 참조하면, 패키지 기판은 하나 이상의 제2 도전성 패드, 하나 이상의 제2 도전성 커버층, 제2 메인 라인 패턴, 및 하나 이상의 제2 브랜치 라인 패턴을 포함할 수 있 다. 제2 도전성 패드는 베이스 절연층의 제2 면 상에 제공될 수 있다. 제2 도전성 패드는 제2 절연층의 제2 패드 오프닝에 중첩되도록 위치될 수 있다. 제2 도전성 패드는 패키지 기판과 다른 전자 부품 사이의 전기적 및 물리적 연결을 위한 연결 부재(예를 들어, 도전성 범프, 도전성 와이어, 솔더 볼)가 부착되는 패드로 기능할 수 있다. 제2 도전성 패드는 패키지 기판의 제1 영역(R1) 내에 배치될 수 있다. 예를 들어, 제2 도전성 패드의 물질은 복수의 제1 도전성 패드의 물질과 동일 또는 유사할 수 있다. 제2 도전성 커버층은 제2 도전성 패드의 표면을 따라 연장될 수 있다. 제2 도전성 커버층은 제2 절연층의 제2 패드 오프닝 내에 배치될 수 있다. 제2 도전성 커버층은 제2 도전성 패드를 덮어, 제2 도전성 패드의 산화 및/또는 손상을 방지하도록 구성된 배리어층일 수 있다. 예를 들어, 제2 도 전성 커버층의 물질은 제1 도전성 커버층의 물질과 동일 또는 유사할 수 있다. 제2 메인 라인 패턴은 베이스 절연층의 제2 면 상에 제공되며, 베이스 절연층의 제2 면 을 따라 연장될 수 있다. 예를 들어, 제2 메인 라인 패턴은 평면적 관점에서 베이스 절연층의 제2 면을 따라 선형적으로 연장될 수 있다. 제2 메인 라인 패턴은 이웃한 패키지 기판의 제1 영 역(R1) 사이에 있는 패키지 기판의 제2 영역(R2) 내에 배치될 수 있다. 예시적인 실시예들에서, 제2 메인 라인 패턴은 패키지 기판의 제2 영역(R2) 내의 스크라이브 레인(SL) 내에 배치될 수 있고, 패키지 기 판의 제2 영역(R2) 내의 스크라이브 레인(SL)의 연장 방향(예를 들어, X방향 및/또는 Y방향)을 따라 연장될 수 있다. 제2 메인 라인 패턴이 스크라이브 레인(SL) 내에 배치된 경우, 제2 메인 라인 패턴은 패키 지 기판에 대한 절단 공정 시 제거될 수 있다. 예를 들어, 제2 메인 라인 패턴의 물질은 제1 메인 라 인 패턴의 물질과 동일 또는 유사할 수 있다. 또한, 제2 메인 라인 패턴의 치수(예를 들어, 수평 폭)는 제1 메인 라인 패턴의 치수와 동일 또는 유사할 수 있다. 제2 브랜치 라인 패턴은 제2 메인 라인 패턴과 제2 도전성 패드 사이에서 연장될 수 있다. 제2 브랜치 라인 패턴 제1 단부는 제2 메인 라인 패턴에 접촉되고, 제2 브랜치 라인 패턴 제2 단부 는 제2 도전성 패드에 연결될 수 있다. 평면적 관점에서, 제2 브랜치 라인 패턴은 제2 메인 라인 패 턴으로부터 제2 도전성 패드까지 연장된 라인 형태를 가질 수 있다. 예시적인 실시예들에서, 제2 메 인 라인 패턴 및 제2 브랜치 라인 패턴은 제2 도전성 커버층을 형성하기 위한 전기 도금 공정 시 전기가 인가되는 경로로 이용될 수 있다. 즉, 제2 도전성 커버층을 형성하기 위한 전기 도금 공정이 진 행될 때, 제2 메인 라인 패턴 및 제2 브랜치 라인 패턴을 경유하는 전기적 연결 경로를 통해 제2 도 전성 패드에 전기 도금을 위한 전원이 제공될 수 있다. 예를 들어, 제2 브랜치 라인 패턴의 물질은 제1 브랜치 라인 패턴의 물질과 동일 또는 유사할 수 있다. 또한, 제2 브랜치 라인 패턴의 치수(예를 들어, 수평 폭)는 제1 브랜치 라인 패턴의 치수와 동일 또는 유사할 수 있다. 예시적인 실시예들에서, 제2 메인 라인 패턴이 제1 수평 방향(예를 들어, Y방향)으로 연장될 때, 복수의 제2 브랜치 라인 패턴은 제1 수평 방향(예를 들어, Y방향)으로 서로 이격될 수 있다. 이 때, 복수의 제2 브랜치 라인 패턴과 제2 메인 라인 패턴 사이의 접촉 지점은 제1 수평 방향(예를 들어, Y방향)으로 상호 이격될 수 있다. 또한, 도 3에 도시된 복수의 제1 브랜치 라인 패턴과 같이, 복수의 제2 브랜치 라인 패턴의 일부는 제2 메인 라인 패턴의 일 측방향(예를 들어, 좌측)에 있는 패키지 기판의 제1 영 역(R1) 내의 제2 도전성 패드들에 연결되고, 복수의 제2 브랜치 라인 패턴의 다른 일부는 제2 메인 라인 패턴의 타 측방향(예를 들어, 우측)에 있는 패키지 기판의 제1 영역(R1) 내의 제2 도전성 패드들 에 연결될 수 있다. 제2 절연층은 평면적 관점에서 하나 이상의 제2 브랜치 라인 패턴의 연장 경로에 중첩된 하나 이상의 제2 관통홈을 포함할 수 있다. 제2 관통홈은 스크라이브 레인(SL)에 인접하게 배치되고, 제2 메인 라 인 패턴으로부터 측 방향으로 이격될 수 있다. 제2 관통홈은 그 전체가 스크라이브 레인(SL)에 중첩 되거나 또는 그 일부분만이 스크라이브 레인(SL)에 중첩되도록 위치될 수 있다. 또는, 제2 관통홈은 스크 라이브 레인(SL)의 외부에 위치될 수도 있다. 제2 관통홈은 제2 절연층을 수직 방향(예를 들어, Z방 향)으로 관통할 수 있으며, 제2 관통홈을 통해 베이스 절연층의 제2 면의 일부분이 노출될 수 있다. 제2 관통홈의 형태 및 치수(예를 들어, 수평 폭)은 제1 관통홈의 형태 및 치수와 동일 또는 유 사할 수 있다. 제2 브랜치 라인 패턴은 제2 절단 부분을 사이에 두고 이격된 제3 세그먼트와 제4 세그먼트 를 포함할 수 있다. 제2 브랜치 라인 패턴이 제3 절단 부분을 가지므로, 제2 브랜치 라인 패턴 은 불연속적으로 연장된 라인 형태를 가질 수 있다. 상기 제3 세그먼트는 제2 메인 라인 패턴에 연결 될 수 있고, 상기 제4 세그먼트는 제2 도전성 패드에 연결될 수 있다. 제2 절연층의 제2 관통홈 은 제2 브랜치 라인 패턴의 제2 절단 부분에 중첩될 수 있다. 예를 들면, 제2 브랜치 라인 패턴 의 제2 절단 부분은 제2 관통홈과 중첩될 수 있다. 예를 들면, 제2 브랜치 라인 패턴에 제 2 절단 부분을 형성하기 위해, 제2 브랜치 라인 패턴을 구성하는 도전성 라인 패턴을 형성하고, 이후 제 절연층의 제2 관통홈을 통해 노출된 상기 도전성 라인 패턴의 일부분을 식각 공정으로 제거할 수 있다. 예시적인 실시예들에서, 베이스 절연층의 제2 면 상에는 복수의 제2 브랜치 라인 패턴이 제공 되며, 제2 절연층은 복수의 제2 브랜치 라인 패턴의 연장 경로에 중첩된 복수의 제2 관통홈을 포함할 수 있다. 복수의 제2 관통홈의 배열은 복수의 제1 관통홈의 배열과 실질적으로 동일 또는 유 사할 수 있다. 예를 들어, 도 3에 도시된 복수의 제1 관통홈의 배열과 유사하게, 복수의 제2 관통홈 은 비대칭 형태 또는 지그재그 형태로 배열될 수 있다. 예시적인 실시예들에서, 제2 절연층은 복수의 제2 관통홈 중 일부의 제2 관통홈들 사이에서 연 장된 하나 이상의 브릿지 홈을 더 포함할 수 있다. 제2 절연층의 브릿지 홈을 통해 베이스 절연층의 제2 면의 일부가 노출될 수 있다. 예를 들어, 제2 절연층의 브릿지 홈은 평면적 관점에서 선형적으 로 연장될 수 있다. 제2 절연층의 브릿지 홈의 형태 및 배치는, 도 5f, 도 5g, 및 도 5h를 참조하여 설명 된 제1 절연층의 브릿지 홈의 형태 및 배치와 유사할 수 있다. 도 6b를 참조하면, 제2 브랜치 라인 패턴은 내부 배선 구조를 통해 제1 브랜치 라인 패턴들 중 하나에 연결될 수 있다. 제2 도전성 커버층을 형성하기 위한 전기 도금 공정 시, 제1 메인 라인 패턴 , 제1 브랜치 라인 패턴, 내부 배선 구조, 및 제2 브랜치 라인 패턴을 경유하는 전기적 연 결 경로를 통해 제2 도전성 패드에 전기 도금을 위한 전원이 제공될 수 있다. 이 경우, 제2 메인 라인 패턴(도 6a의 180)은 생략될 수 있다. 도 7은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 8은 도 7의 반도체 패키지의 일부를 나타내는 저면도이다. 도 7 및 도 8을 참조하면, 반도체 패키지는 패키지 기판, 반도체 칩, 칩 연결 범프, 언더필 층, 몰딩층, 및 외부 연결 단자를 포함할 수 있다. 패키지 기판은 예를 들면, 인쇄회로기판일 수 있다. 패키지 기판은 베이스 절연층, 제1 절연층 , 제2 절연층, 내부 배선 구조, 복수의 제1 도전성 패드, 복수의 제1 도전성 커버층 , 제1 메인 라인 패턴, 복수의 제1 브랜치 라인 패턴(160a), 복수의 제2 도전성 패드, 및 복수 의 제2 도전성 커버층을 포함할 수 있다. 예를 들어, 패키지 기판은 앞서 도 1 내지 도 6b를 참조하여 설명된 패키지 기판들(10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20) 중 어느 하나를 스크라이브 레인(SL)을 따라 절단하는 절단 공정을 통해 얻은 구조물일 수 있다. 패키지 기판의 제1 영역(R1)은 앞서 도 1 내지 도 6b를 참조하여 설명된 패키지 기판들(10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20) 중 어느 하나의 제1 영역 (R1)에 대응되고, 패키지 기판의 제2 영역(R2a)은 앞서 도 1 내지 도 6b를 참조하여 설명된 패키지 기판들 (10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20) 중 어느 하나의 제2 영역(R2)에서 스크라이브 레인(SL)이 제거 된 것에 대응될 수 있다. 도 7 및 도 8에 도시된 바와 같이, 제1 절연층의 가장자리에는 복수의 제1 관통홈이 제공될 수 있다. 복수의 제1 관통홈은 제1 절연층의 가장자리 또는 패키지 기판의 측면을 따라 상호 이격될 수 있 다. 복수의 제1 관통홈은 패키지 기판의 측면을 통해 패키지 기판의 외부로 노출될 수 있다. 또한, 복수의 제1 관통홈에 연결된 복수의 제1 브랜치 라인 패턴(160a)의 단부들은 패키지 기판의 외 부 또는 제1 절연층의 외부로 노출될 수 있다. 예를 들어, 패키지 기판은 도 3에 도시된 패키지 기판 또는 이와 유사한 패키지 기판을 스크라이브 레인(SL)을 따라 절단하여 얻은 구조물일 수 있다. 반도체 칩은 패키지 기판 상에 실장될 수 있다. 예를 들어, 반도체 칩은 페이스-다운(face-down) 방식으로 패키지 기판 상에 실장될 수 있다. 칩 연결 범프는 반도체 칩의 바닥면에 제공된 반도 체 칩의 칩 패드와 패키지 기판의 제2 도전성 패드 사이에 개재될 수 있다. 칩 연결 범프 는 반도체 칩과 패키지 기판 사이를 전기적으로 연결하도록 구성될 수 있다. 칩 연결 범프 는 예를 들어, 솔더를 포함할 수 있다. 예시적인 실시예들에서, 반도체 칩은 메모리 칩으로서, 휘발성 메모리 칩 및/또는 비휘발성 메모리 칩을 포함할 수 있다. 상기 휘발성 메모리 칩은 예를 들어, DRAM(dynamic random access memory), SRAM(static RAM), TRAM(thyristor RAM), ZRAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)을 포함할 수 있다. 또한, 상기 비휘발성 메모리 칩은 예를 들어, 플래시(flash) 메모리, MRAM(magnetic RAM), STT-MRAM(spin- transfer torque MRAM), FRAM(ferroelectric RAM), PRAM(phase change RAM), RRAM(resistive RAM), 나노튜브 RRAM(nanotube RRAM), 폴리머 RAM(polymer RAM), 또는 절연 저항 변화 메모리(insulator resistance change memory)를 포함할 수 있다. 예시적인 실시예들에서, 반도체 칩은 로직 칩일 수 있다. 상기 로직 칩은 예를 들어, 인공지능 반도체, 마이크로 프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋, 오디 오 코덱, 비디오 코덱, 애플리케이션 프로세서를 포함할 수 있다. 언더필층은 반도체 칩과 패키지 기판 사이에 제공되며, 칩 연결 범프를 둘러쌀 수 있다. 언 더필층은 모세관 언더필 공정을 통해 반도체 칩과 패키지 기판 사이의 틈을 채우도록 형성될 수 있다. 몰딩층은 패키지 기판 상에 제공되며, 반도체 칩의 적어도 일부를 덮을 수 있다. 몰딩층은 에폭시 몰드 컴파운드(epoxy mold compound, EMC) 또는 PIE(photo imagable encapsulant)와 같은 감광성 재료 를 포함할 수 있다. 외부 연결 단자는 패키지 기판의 제1 도전성 패드에 연결될 수 있다. 외부 연결 단자는 반 도체 패키지와 반도체 패키지가 탑재되는 외부 기기 사이를 전기적 및 물리적으로 연결할 수 있다. 외 부 연결 단자는 솔더 볼 또는 솔더 범프일 수 있다. 도 9a 내지 도 9c는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들 이다. 이하에서, 도 9a 내지 도 9c를 참조하여, 도 7 및 8을 참조하여 설명된 반도체 패키지의 제조 방법을설명한다 도 9a를 참조하면, 예비 패키지 기판(30p)을 준비한다. 예비 패키지 기판(30p)은 도 1에 예시된 패키지 기판 과 같이 스크라이브 레인(SL)을 포함하는 제2 영역(R2)에 의해 상호 이격된 다수의 제1 영역(R1)을 포함하 는 패널 형태의 구조체일 수 있다. 예비 패키지 기판(30p)을 준비한 이후, 예비 패키지 기판(30p) 상에 반도체 칩을 실장한다. 반도체 칩 은 칩 연결 범프를 통해 예비 패키지 기판(30p) 상에 부착될 수 있다. 도 9a에서는 하나의 반도체 칩 이 예비 패키지 기판(30p) 상에 실장된 것으로 도시되었으나, 복수의 반도체 칩이 예비 패키지 기판 (30p) 상에 실장될 수 있다. 반도체 칩을 예비 패키지 기판(30p) 상에 실장한 이후, 언더필 공정을 수행하 여 반도체 칩과 예비 패키지 기판(30p) 사이의 틈을 채우는 언더필층을 형성한다. 도 9b를 참조하면, 언더필층을 형성한 이후, 예비 패키지 기판(30p) 상에 반도체 칩을 덮는 몰딩층 을 형성한다. 도 9c를 참조하면, 스크라이브 레인(SL)을 따라 도 9b의 결과물을 절단하는 절단 공정을 수행한다. 절단 공정은 쏘잉 블레이드를 이용한 절단 공정 및/또는 레이저 빔을 이용한 절단 공정을 포함할 수 있다. 도 9b의 결과물이 스크라이브 레인(SL)을 따라 절단됨에 따라, 도 9b의 결과물은 다수의 반도체 패키지로 분리되며, 예비 패 키지 기판(30p)은 다수의 패키지 기판으로 분리될 수 있다. 또한, 스크라이브 레인(SL) 내에 위치된 복수의 제1 관통홈 각각의 일부는 절단 공정을 통해 제거되며, 절단 공정 후에 잔류하는 복수의 제1 관통홈 각각의 다른 일부는 절단 공정을 통해 형성된 절단면(즉, 반도체 패키지의 측면)을 통해 측방향으로 노출될 수 있다. 전술한 바와 같이, 패키지 기판의 제조 단계에서 패키지 기판에 대한 전기적 테스트 공정을 수행하기 위해서는, 전기적 테스트 공정을 수행하기에 앞서 전기 도금 공정에 활용된 브랜치 라인 패턴들 각각에 절단 부분을 형성 할 필요가 있다. 브랜치 라인 패턴들 각각에 절단 부분을 형성하기 위해, 브랜치 라인 패턴들을 덮는 절연층에 패키지 기판의 스크라이브 레인(도 1의 SL 참조)의 폭에 상응하는 폭을 가지는 홈을 형성한 후에 상기 브랜치 라인 패턴들 각각의 일부를 제거할 수도 있다. 그러나, 절연층의 상기 홈이 스크라이브 레인의 폭과 유사한 수 준의 폭으로 넓게 형성된 경우, 몰딩 공정과 같이 패키지 기판에 비교적 큰 수준의 압력이 인가되는 공정 동안 절연층의 상기 홈 근방에서 패키지 기판의 손상 및 패키지 기판 내의 배선의 손상 등의 문제가 발생한다. 그러나, 본 발명의 예시적인 실시예들에 의하면, 제1 절연층의 제1 관통홈들 각각은 제1 브랜치 라인 패턴들 각각에 중첩된 위치에 형성되므로, 제1 브랜치 라인 패턴들 각각에 제1 절단 부분을 형 성하기 위해 요구되는 제1 관통홈들을 비교적 작은 사이즈로 형성할 수 있다. 더 나아가, 제1 관통홈들 을 비대칭 또는 지그재그 형태로 형성함으로써, 패키지 기판의 특정 부분에 응력이 집중되는 것을 완 화할 수 있다. 따라서, 본 발명의 예시적인 실시예들에 의하면, 패키지 기판의 손상을 방지할 수 있으므로, 패키지 기판의 신뢰성 및 패키지 기판을 이용하여 제조되는 반도체 패키지의 신뢰성을 향상시킬 수 있다. 도 10a 내지 도 10g는 본 발명의 예시적인 실시예들에 따른 반도체 패키지들(51, 52, 53, 54, 55, 56, 57)을 나타내는 도면들로서, 도 10a 내지 도 10f는 반도체 패키지들(51, 52, 53, 54, 55, 56) 각각의 일부를 나타내는 저면도들이고, 도 10g는 반도체 패키지를 나타내는 단면도이다. 이하에서, 도 7 및 도 8을 참조하여 설명된 반도체 패키지와의 차이점을 중심으로, 도 10a 내지 도 10g에 도시된 반도체 패키지들(51, 52, 53, 54, 55, 56, 57)에 대해 설명한다. 도 10a를 참조하면, 제1 관통홈들은 제1 절연층의 가장자리 또는 반도체 패키지의 가장자리를 따 라 상호 이격될 수 있다. 제1 관통홈들은 패키지 기판의 가장자리로부터 패키지 기판의 중심을 향 하는 방향으로 이격될 수 있다. 제1 관통홈들은 반도체 패키지의 측면 또는 패키지 기판의 측면을 통해 노출되지 않을 수 있다. 예를 들어, 패키지 기판은 도 5a에 도시된 패키지 기판 또는 이와 유사한 패키지 기판을 스크라이브 레인(SL)을 따라 절단하여 얻은 구조물일 수 있다. 도 10b를 참조하면, 제1 관통홈들은 비대칭 또는 지그재그 형태의 배열을 가질 수 있다. 예를 들어, 제1 관통홈들은 제1 절연층의 가장자리의 연장 방향에 평행한 제1 수평 방향(예를 들어, Y방향)으로 상호 이격되며, 제1 수평 방향(예를 들어, Y방향)으로 인접한 두 개의 제1 관통홈들은 제1 절연층의 가장 자리의 연장 방향에 수직된 제2 수평 방향(예를 들어, X방향)으로 오프셋될 수 있다. 예시적인 실시예들에서, 제1 관통홈들 중 일부는 반도체 패키지의 측면 또는 패키지 기판의 측면을 통해 노출되고, 제1 관통홈들 중 다른 일부는 반도체 패키지의 측면 또는 패키지 기판의 측면을 통해 노출되지 않을 수 있다. 예를 들어, 패키지 기판은 도 5c에 도시된 패키지 기판 또는 이와 유사한 패키지 기판을 스크라 이브 레인(SL)을 따라 절단하여 얻은 구조물일 수 있다. 도 10c를 참조하면, 제1 관통홈들은 비대칭 또는 지그재그 형태의 배열을 가질 수 있으며, 제1 관통홈들 은 모두 패키지 기판의 측면을 통해 노출되지 않을 수 있다. 예를 들어, 패키지 기판은 도 5d에 도시된 패키지 기판 또는 이와 유사한 패키지 기판을 스크라이브 레인(SL)을 따라 절단하여 얻은 구조물일 수 있다. 도 10d를 참조하면, 제1 절연층은 제1 절연층의 가장자리에 인접하여 배치된 홈과, 상기 홈 내에 제공된 도전성 패턴을 포함할 수 있다. 상기 도전성 패턴은 패키지 기판에 제공되는 입출력 데이터 신호, 전원 신호, 및/또는 접지 신호를 전송하도록 구성된 패턴일 수 있다. 예를 들어, 패키지 기판은 도 5e에 도시된 패키지 기판 또는 이와 유사한 패키지 기판을 스크라이브 레인(SL)을 따라 절단 하여 얻은 구조물일 수 있다. 도 10e를 참조하면, 제1 절연층은 복수의 제1 관통홈 중 일부의 제1 관통홈들 사이에서 연장된 하나 이상의 브릿지 홈을 포함할 수 있다. 예를 들어, 복수의 제1 관통홈들은 브릿지 홈들을 통 해 상호 연결될 수 있다. 복수의 제1 관통홈들이 브릿지 홈들을 통해 연결된 경우, 제1 절연층 은 제1 절연층의 가장자리를 따라 선형적으로 연장된 트렌치를 포함할 수 있다. 복수의 제1 관통홈 및 브릿지 홈들은 반도체 패키지의 측면 또는 패키지 기판의 측면을 통해 노출될 수 있다. 예를 들어, 패키지 기판은 도 5f에 도시된 패키지 기판 또는 이와 유사한 패키지 기판을 스크라이브 레인 (SL)을 따라 절단하여 얻은 구조물일 수 있다. 도 10f를 참조하면, 복수의 제1 관통홈 및 브릿지 홈들은 제1 절연층의 가장자리 또는 반도체 패키지의 가장자리로부터 이격되며, 반도체 패키지의 측면 또는 패키지 기판의 측면을 통해 노출되 지 않을 수 있다. 예를 들어, 패키지 기판은 도 5g에 도시된 패키지 기판 또는 이와 유사한 패키지 기 판을 스크라이브 레인(SL)을 따라 절단하여 얻은 구조물일 수 있다. 도 10g를 참조하면, 패키지 기판은 제2 도전성 패드에 연결된 하나 이상의 제2 브랜치 라인 패턴 (190a)을 포함할 수 있다. 제2 메인 라인 패턴은 베이스 절연층의 제2 면 상에 제공되며, 베이 스 절연층의 제2 면을 따라 연장될 수 있다. 제2 절연층은 평면적 관점에서 제2 메인 라인 패 턴에 중첩된 제2 관통홈을 포함할 수 있다. 제2 관통홈은 제2 절연층의 가장자리에 위치될 수도 있고, 제2 절연층의 가장자리로부터 이격될 수도 있다. 제2 관통홈에는 몰딩층이 채워지며, 몰딩층은 제2 관통홈을 통해 베이스 절연층의 제2 면에 접촉될 수 있다. 예를 들어, 베이스 절연층의 제2 면 상에는 서로 이격된 복수의 제2 브랜치 라인 패턴(190a)이 제공되며, 제2 절연층에는 평면적 관점에서 복수의 제2 브랜치 라인 패턴(190a)의 연장 경로에 배치된 복수의 제2 관 통홈을 포함할 수 있다. 복수의 제2 관통홈은 제2 절연층의 가장자리를 따라 상호 이격될 수 있 다. 복수의 제2 관통홈의 배열은 복수의 제1 관통홈의 배열과 실질적으로 동일 또는 유사할 수 있다. 예를 들어, 도 3에 도시된 복수의 제1 관통홈의 배열과 유사하게, 복수의 제2 관통홈은 비대칭 형태 또는 지그재그 형태로 배열될 수 있다. 예를 들어, 패키지 기판은 도 6a에 도시된 패키지 기판, 도 6b 에 도시된 패키지 기판, 또는 도 6a 및 도 6b에 도시된 패키지 기판들(19, 20) 중 어느 하나와 유사한 패키 지 기판을 스크라이브 레인(SL)을 따라 절단하여 얻은 구조물일 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2022-0021043", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통 상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2022-0021043", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 예시적인 실시예들에 따른 패키지 기판을 나타내는 레이아웃도이다. 도 2는 도 1의 \"Ⅱ\"로 표시된 영역을 나타내는 패키지 기판의 저면도이다. 도 3은 도 1의 Ⅲ-Ⅲ' 선에 따른 패키지 기판의 단면도이다. 도 4a 내지 도 4e는 본 발명의 예시적인 실시예들에 따른 패키지 기판의 제조 방법을 나타내는 단면도들이다. 도 5a 내지 도 5h는 본 발명의 예시적인 실시예들에 따른 패키지 기판들을 나타내는 저면도들이다. 도 6a 및 도 6b는 본 발명의 예시적인 실시예들에 따른 패키지 기판들을 나타내는 단면도들이다. 도 7은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 8은 도 7의 반도체 패키지의 일부를 나타내는 저면도이다. 도 9a 내지 도 9c는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 도 10a 내지 도 10f는 본 발명의 예시적인 실시예들에 따른 반도체 패키지들을 나타내는 저면도들이다. 도 10g는 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다."}
