
	// test 4 -> io rw
	// a0 d0 d1 d2 d3
	mem [0]  	= {`NOP,	16'h0};
	mem [1]		= {`IOR,	16'h0}; // io[0] (a0) 	-> acu
	mem [2]  	= {`ST, 	16'h0}; // acu 			-> rf[0]
	mem [3]		= {`IOR,	16'h2}; // io[2] (d1) 	-> acu
	mem [4]  	= {`ST, 	16'h1}; // acu 			-> rf[1]
	mem [5] 	= {`LDI,	16'h4}; // 4 			-> acu
	mem [6]		= {`IOW,	16'h3}; // acu 			-> io[3] (d2)
	mem [7]  	= {`DEC,	16'h0}; // acu --		-> acu
	mem [8]  	= {`JMA,	16'h6}; // if(acu!=0) pc = 6
	mem [9]  	= {`NOP,	16'h0};
	mem [10]  	= {`RST,	16'h0};