Fitter report for Computer
Sat Apr 20 13:42:03 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Sat Apr 20 13:42:03 2024          ;
; Quartus Prime Version           ; 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Revision Name                   ; Computer                                       ;
; Top-level Entity Name           ; TopLevel                                       ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CEBA4F23C7                                    ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 6,537 / 18,480 ( 35 % )                        ;
; Total registers                 ; 9307                                           ;
; Total pins                      ; 100 / 224 ( 45 % )                             ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                          ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                                ;
; Total DSP Blocks                ; 3 / 66 ( 5 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 4 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.6%      ;
;     Processor 3            ;   1.3%      ;
;     Processor 4            ;   1.3%      ;
;     Processor 5            ;   1.2%      ;
;     Processor 6            ;   1.2%      ;
;     Processor 7            ;   1.1%      ;
;     Processor 8            ;   1.1%      ;
;     Processor 9            ;   1.0%      ;
;     Processor 10           ;   1.0%      ;
;     Processor 11           ;   1.0%      ;
;     Processor 12           ;   1.0%      ;
;     Processor 13           ;   1.0%      ;
;     Processor 14           ;   1.0%      ;
;     Processor 15           ;   1.0%      ;
;     Processor 16           ;   1.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                            ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                          ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------+------------------+-----------------------+
; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out~CLKENA0       ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                           ;                  ;                       ;
; PS2_CLK~inputCLKENA0                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                           ;                  ;                       ;
; clk_50~inputCLKENA0                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                           ;                  ;                       ;
; sw_rst~inputCLKENA0                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[0]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[0]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[0]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[0]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[1]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[1]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[1]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[1]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[2]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[2]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[2]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[2]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[3]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[3]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[3]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[3]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[4]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[4]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[4]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[4]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[5]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[5]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[5]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[5]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[6]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[6]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[6]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[6]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[7]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[7]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[7]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[7]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[8]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[8]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[8]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[8]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[9]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[9]                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[9]~_Duplicate_1                                              ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[9]~SCLR_LUT                                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[10]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[10]                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[10]~_Duplicate_1                                             ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[10]~SCLR_LUT                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[11]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[11]                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[11]~_Duplicate_1                                             ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[11]~SCLR_LUT                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; CPU_regN:inst32|internal_reg[12]                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPUTimer:inst2|N[0]                                                                       ; AX               ;                       ;
; CPU_regN:inst32|internal_reg[12]                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPU_regN:inst32|internal_reg[12]~_Duplicate_1                                             ; Q                ;                       ;
; CPU_regN:inst32|internal_reg[12]~SCLR_LUT                                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                           ;                  ;                       ;
; AudioController:inst45|special_key_detector:inst7|enter_flag                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AudioController:inst45|special_key_detector:inst7|enter_flag~DUPLICATE                    ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[0]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[0]~DUPLICATE       ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[1]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[1]~DUPLICATE       ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[3]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[3]~DUPLICATE       ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[5]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[5]~DUPLICATE       ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[6]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[6]~DUPLICATE       ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[7]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[7]~DUPLICATE       ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[8]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[8]~DUPLICATE       ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[9]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[9]~DUPLICATE       ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[10]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[10]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[14]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[14]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[15]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[15]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[17]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[17]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[18]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[18]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[19]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[19]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[21]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[21]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[22]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[22]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[24]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[24]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[25]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[25]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[26]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[26]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[27]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[27]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[28]      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|address_cnt[28]~DUPLICATE      ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[0]~DUPLICATE ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[1] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[1]~DUPLICATE ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[2]~DUPLICATE ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[3]~DUPLICATE ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[4]~DUPLICATE ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[5] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[5]~DUPLICATE ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][5]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][6]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][6]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][13]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][13]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][20]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][20]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][24]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][24]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][29]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][29]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][36]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][36]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][1]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][6]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][6]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][8]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][8]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][9]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][9]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][18]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][18]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][26]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][26]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][27]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][27]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][1]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][2]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][3]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][4]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][4]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][5]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][6]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][6]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][16]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][16]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][17]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][17]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][23]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][23]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][32]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][32]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][1]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][4]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][4]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][5]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][6]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][6]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][8]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][8]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][13]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][13]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][16]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][16]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][19]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][19]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][23]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][23]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][24]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][24]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][26]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][26]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][27]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][27]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][29]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][29]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][31]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][31]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][32]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][32]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][34]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][34]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][5]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][6]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][6]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][18]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][18]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][29]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][29]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][32]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][32]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][34]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][34]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][3]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][4]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][4]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][7]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][7]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][8]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][8]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][9]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][9]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][10]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][10]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][12]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][12]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][15]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][15]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][17]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][17]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][18]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][18]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][19]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][19]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][25]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][25]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][27]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][27]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][28]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][28]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][32]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][32]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][6]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][6]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][11]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][11]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][17]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][17]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][21]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][21]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][22]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][22]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][25]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][25]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][28]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][28]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][30]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][30]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][33]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][33]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][36]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][36]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][2]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][5]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][6]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][6]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][7]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][7]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][12]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][12]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][18]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][18]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][28]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][28]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][30]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][30]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][32]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][32]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][33]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][33]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][4]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][4]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][9]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][9]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][14]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][14]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][18]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][18]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][22]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][22]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][5]~DUPLICATE            ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][13]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][13]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][18]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][18]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][22]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][22]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][27]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][27]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][29]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][29]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][2]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][2]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][27]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][27]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][1]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][1]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][25]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][25]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][29]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][33]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][33]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][6]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][6]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][14]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][14]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][20]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][20]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][23]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][23]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][28]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][28]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][32]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][32]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][3]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][3]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][4]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][4]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][12]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][12]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][24]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][24]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][5]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][5]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][8]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][8]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][11]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][11]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][15]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][15]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][19]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][19]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][22]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][22]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][34]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][34]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][35]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][35]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][37]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][37]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][7]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][7]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][10]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][10]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][16]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][16]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][18]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][21]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][21]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[97][9]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[97][9]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[97][26]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[97][26]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[97][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[97][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[98][13]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[98][13]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[98][31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[98][31]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[98][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[98][36]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][0]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][0]~DUPLICATE           ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][17]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][17]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][30]~DUPLICATE          ;                  ;                       ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][36]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][36]~DUPLICATE          ;                  ;                       ;
; PS2controller:inst3|break_code_detector:inst|counter[0]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|break_code_detector:inst|counter[0]~DUPLICATE                         ;                  ;                       ;
; PS2controller:inst3|break_code_detector:inst|counter[1]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|break_code_detector:inst|counter[1]~DUPLICATE                         ;                  ;                       ;
; PS2controller:inst3|break_code_detector:inst|counter[11]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|break_code_detector:inst|counter[11]~DUPLICATE                        ;                  ;                       ;
; PS2controller:inst3|break_code_detector:inst|counter[14]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|break_code_detector:inst|counter[14]~DUPLICATE                        ;                  ;                       ;
; PS2controller:inst3|break_code_detector:inst|counter[16]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|break_code_detector:inst|counter[16]~DUPLICATE                        ;                  ;                       ;
; PS2controller:inst3|break_code_detector:inst|counter[17]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|break_code_detector:inst|counter[17]~DUPLICATE                        ;                  ;                       ;
; PS2controller:inst3|break_code_detector:inst|counter[20]                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|break_code_detector:inst|counter[20]~DUPLICATE                        ;                  ;                       ;
; PS2controller:inst3|ps2_controller:inst1|count_reg[0]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|ps2_controller:inst1|count_reg[0]~DUPLICATE                           ;                  ;                       ;
; PS2controller:inst3|ps2_controller:inst1|count_reg[1]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|ps2_controller:inst1|count_reg[1]~DUPLICATE                           ;                  ;                       ;
; PS2controller:inst3|ps2_controller:inst1|count_reg[2]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|ps2_controller:inst1|count_reg[2]~DUPLICATE                           ;                  ;                       ;
; PS2controller:inst3|ps2_controller:inst1|count_reg[3]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|ps2_controller:inst1|count_reg[3]~DUPLICATE                           ;                  ;                       ;
; PS2controller:inst3|ps2_controller:inst1|data_out[2]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|ps2_controller:inst1|data_out[2]~DUPLICATE                            ;                  ;                       ;
; PS2controller:inst3|ps2_controller:inst1|data_out[3]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|ps2_controller:inst1|data_out[3]~DUPLICATE                            ;                  ;                       ;
; PS2controller:inst3|ps2_controller:inst1|data_out[4]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|ps2_controller:inst1|data_out[4]~DUPLICATE                            ;                  ;                       ;
; PS2controller:inst3|ps2_controller:inst1|data_out[5]                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; PS2controller:inst3|ps2_controller:inst1|data_out[5]~DUPLICATE                            ;                  ;                       ;
; UART:inst44|uart_controller:inst1|counter_reg[0]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst44|uart_controller:inst1|counter_reg[0]~DUPLICATE                                ;                  ;                       ;
; UART:inst44|uart_controller:inst1|counter_reg[1]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst44|uart_controller:inst1|counter_reg[1]~DUPLICATE                                ;                  ;                       ;
; UART:inst44|uart_controller:inst1|counter_reg[2]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst44|uart_controller:inst1|counter_reg[2]~DUPLICATE                                ;                  ;                       ;
; UART:inst44|uart_controller:inst1|counter_reg[3]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst44|uart_controller:inst1|counter_reg[3]~DUPLICATE                                ;                  ;                       ;
; UART:inst44|uart_controller:inst1|shift_reg[1]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst44|uart_controller:inst1|shift_reg[1]~DUPLICATE                                  ;                  ;                       ;
; UART:inst44|uart_controller:inst1|shift_reg[2]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst44|uart_controller:inst1|shift_reg[2]~DUPLICATE                                  ;                  ;                       ;
; UART:inst44|uart_controller:inst1|shift_reg[5]                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; UART:inst44|uart_controller:inst1|shift_reg[5]~DUPLICATE                                  ;                  ;                       ;
; debouncer:inst8|q                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:inst8|q~DUPLICATE                                                               ;                  ;                       ;
+---------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 17328 ) ; 0.00 % ( 0 / 17328 )       ; 0.00 % ( 0 / 17328 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 17328 ) ; 0.00 % ( 0 / 17328 )       ; 0.00 % ( 0 / 17328 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17328 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/minec/Desktop/Work/GitHub Repos/PROJ300/Firmware/Full Computer/output_files/Computer.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,537 / 18,480        ; 35 %  ;
; ALMs needed [=A-B+C]                                        ; 6,537                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 8,273 / 18,480        ; 45 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,510                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,244                 ;       ;
;         [c] ALMs used for registers                         ; 2,519                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,776 / 18,480        ; 10 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 40 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 26                    ;       ;
;         [c] Due to LAB input limits                         ; 14                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,179 / 1,848         ; 64 %  ;
;     -- Logic LABs                                           ; 1,179                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 8,959                 ;       ;
;     -- 7 input functions                                    ; 361                   ;       ;
;     -- 6 input functions                                    ; 3,952                 ;       ;
;     -- 5 input functions                                    ; 705                   ;       ;
;     -- 4 input functions                                    ; 696                   ;       ;
;     -- <=3 input functions                                  ; 3,245                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,903                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 9,307                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 8,057 / 36,960        ; 22 %  ;
;         -- Secondary logic registers                        ; 1,250 / 36,960        ; 3 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,175                 ;       ;
;         -- Routing optimization registers                   ; 1,132                 ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 100 / 224             ; 45 %  ;
;     -- Clock pins                                           ; 5 / 9                 ; 56 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 66                ; 5 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 22.2% / 21.5% / 24.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 59.0% / 58.5% / 60.7% ;       ;
; Maximum fan-out                                             ; 5101                  ;       ;
; Highest non-global fan-out                                  ; 2627                  ;       ;
; Total fan-out                                               ; 76031                 ;       ;
; Average fan-out                                             ; 3.73                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6537 / 18480 ( 35 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 6537                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 8273 / 18480 ( 45 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1510                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4244                  ; 0                              ;
;         [c] ALMs used for registers                         ; 2519                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1776 / 18480 ( 10 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 40 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 26                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 14                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 1179 / 1848 ( 64 % )  ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 1179                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 8959                  ; 0                              ;
;     -- 7 input functions                                    ; 361                   ; 0                              ;
;     -- 6 input functions                                    ; 3952                  ; 0                              ;
;     -- 5 input functions                                    ; 705                   ; 0                              ;
;     -- 4 input functions                                    ; 696                   ; 0                              ;
;     -- <=3 input functions                                  ; 3245                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1903                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 8057 / 36960 ( 22 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 1250 / 36960 ( 3 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 8175                  ; 0                              ;
;         -- Routing optimization registers                   ; 1132                  ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 100                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; DSP block                                                   ; 3 / 66 ( 4 % )        ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 4 / 104 ( 3 % )       ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 76073                 ; 0                              ;
;     -- Registered Connections                               ; 27625                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 10                    ; 0                              ;
;     -- Output Ports                                         ; 90                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; PS2_CLK       ; D3    ; 2A       ; 0            ; 20           ; 3            ; 21                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; PS2_DAT       ; G2    ; 2A       ; 0            ; 21           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]         ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]         ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; UART2_data_rx ; T15   ; 5A       ; 54           ; 15           ; 3            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk_50        ; M9    ; 3B       ; 22           ; 0            ; 0            ; 3606                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; key0          ; U7    ; 3A       ; 10           ; 0            ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; key1          ; W9    ; 3A       ; 11           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw_rst        ; U13   ; 4A       ; 33           ; 0            ; 40           ; 7728                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sw_rst_CPU    ; V13   ; 4A       ; 33           ; 0            ; 57           ; 190                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; FPGALED0    ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGALED1    ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED[0] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED[1] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED[2] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED[3] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED[4] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED[5] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED[6] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_LED[7] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b[0]        ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b[1]        ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b[2]        ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b[3]        ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; buzzer      ; T18   ; 5A       ; 54           ; 14           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[0]    ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[1]    ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[2]    ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[3]    ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[4]    ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[5]    ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp0[6]    ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[0]    ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[1]    ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[2]    ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[3]    ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[4]    ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[5]    ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp1[6]    ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[0]    ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[1]    ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[2]    ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[3]    ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[4]    ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[5]    ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp2[6]    ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[0]    ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[1]    ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[2]    ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[3]    ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[4]    ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[5]    ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp3[6]    ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp4[0]    ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp4[1]    ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp4[2]    ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp4[3]    ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp4[4]    ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp4[5]    ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp4[6]    ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp5[0]    ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp5[1]    ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp5[2]    ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp5[3]    ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp5[4]    ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp5[5]    ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; disp5[6]    ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g[0]        ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g[1]        ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g[2]        ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g[3]        ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_A ; H16   ; 7A       ; 44           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_B ; H15   ; 7A       ; 44           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_C ; A13   ; 7A       ; 42           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_D ; C13   ; 7A       ; 36           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_E ; G18   ; 7A       ; 48           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_F ; H18   ; 7A       ; 48           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_G ; J19   ; 7A       ; 48           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_H ; H10   ; 7A       ; 40           ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_I ; H14   ; 7A       ; 42           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_J ; J13   ; 7A       ; 42           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_K ; A14   ; 7A       ; 46           ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_L ; C15   ; 7A       ; 43           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpr_strip_M ; E15   ; 7A       ; 46           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hsync       ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_A ; A15   ; 7A       ; 46           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_B ; L8    ; 7A       ; 34           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_C ; B15   ; 7A       ; 43           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_D ; E14   ; 7A       ; 40           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_E ; E16   ; 7A       ; 50           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_F ; F15   ; 7A       ; 46           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_G ; F12   ; 7A       ; 38           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_H ; G15   ; 7A       ; 43           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_I ; G12   ; 7A       ; 34           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; mmr_strip_J ; K16   ; 7A       ; 44           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r[0]        ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r[1]        ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r[2]        ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r[3]        ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vsync       ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 14 / 16 ( 88 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 40 / 48 ( 83 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 23 / 48 ( 48 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 14 / 32 ( 44 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; r[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; b[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; b[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; r[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; gpr_strip_C                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; gpr_strip_K                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 216        ; 7A       ; mmr_strip_A                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; FPGALED1                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; FPGALED0                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; disp2[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; disp1[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; disp1[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; disp1[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; disp1[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; disp0[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; disp2[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; disp1[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; disp1[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; disp2[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; disp2[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; b[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; b[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; r[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; mmr_strip_C                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; disp5[4]                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; disp5[5]                        ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; r[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; gpr_strip_D                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; gpr_strip_L                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; PS2_CLK                         ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; mmr_strip_D                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; gpr_strip_M                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 209        ; 7A       ; mmr_strip_E                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; mmr_strip_G                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; mmr_strip_F                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; PS2_DAT                         ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; vsync                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; mmr_strip_I                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; mmr_strip_H                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; gpr_strip_E                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; hsync                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; gpr_strip_H                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; gpr_strip_I                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 221        ; 7A       ; gpr_strip_B                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ; 219        ; 7A       ; gpr_strip_A                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; gpr_strip_F                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; g[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; g[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; gpr_strip_J                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; gpr_strip_G                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; g[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; mmr_strip_J                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; FPGA_LED[7]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; FPGA_LED[6]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; g[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; mmr_strip_B                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; disp5[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; clk_50                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; FPGA_LED[3]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; FPGA_LED[2]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; disp5[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; disp4[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; disp5[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; disp5[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; UART2_data_rx                   ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; buzzer                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; FPGA_LED[5]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; FPGA_LED[4]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; key0                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; sw_rst                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; disp4[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; disp4[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; disp3[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; disp4[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; disp0[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; disp1[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; sw_rst_CPU                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; disp2[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; disp3[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; disp3[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; disp3[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; disp4[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; disp0[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; FPGA_LED[0]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; key1                            ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; disp3[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; disp5[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; disp0[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; disp0[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; FPGA_LED[1]                     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; disp2[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; disp4[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; disp3[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; disp3[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; disp2[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; disp4[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; disp0[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; disp0[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; FPGALED1      ; Incomplete set of assignments ;
; hsync         ; Incomplete set of assignments ;
; vsync         ; Incomplete set of assignments ;
; b[3]          ; Incomplete set of assignments ;
; b[2]          ; Incomplete set of assignments ;
; b[1]          ; Incomplete set of assignments ;
; b[0]          ; Incomplete set of assignments ;
; g[3]          ; Incomplete set of assignments ;
; g[2]          ; Incomplete set of assignments ;
; g[1]          ; Incomplete set of assignments ;
; g[0]          ; Incomplete set of assignments ;
; r[3]          ; Incomplete set of assignments ;
; r[2]          ; Incomplete set of assignments ;
; r[1]          ; Incomplete set of assignments ;
; r[0]          ; Incomplete set of assignments ;
; gpr_strip_H   ; Incomplete set of assignments ;
; gpr_strip_I   ; Incomplete set of assignments ;
; gpr_strip_J   ; Incomplete set of assignments ;
; gpr_strip_K   ; Incomplete set of assignments ;
; gpr_strip_L   ; Incomplete set of assignments ;
; gpr_strip_M   ; Incomplete set of assignments ;
; FPGALED0      ; Incomplete set of assignments ;
; gpr_strip_C   ; Incomplete set of assignments ;
; FPGA_LED[7]   ; Incomplete set of assignments ;
; FPGA_LED[6]   ; Incomplete set of assignments ;
; FPGA_LED[5]   ; Incomplete set of assignments ;
; FPGA_LED[4]   ; Incomplete set of assignments ;
; FPGA_LED[3]   ; Incomplete set of assignments ;
; FPGA_LED[2]   ; Incomplete set of assignments ;
; FPGA_LED[1]   ; Incomplete set of assignments ;
; FPGA_LED[0]   ; Incomplete set of assignments ;
; gpr_strip_A   ; Incomplete set of assignments ;
; buzzer        ; Incomplete set of assignments ;
; gpr_strip_D   ; Incomplete set of assignments ;
; disp0[0]      ; Incomplete set of assignments ;
; disp0[1]      ; Incomplete set of assignments ;
; disp0[2]      ; Incomplete set of assignments ;
; disp0[3]      ; Incomplete set of assignments ;
; disp0[4]      ; Incomplete set of assignments ;
; disp0[5]      ; Incomplete set of assignments ;
; disp0[6]      ; Incomplete set of assignments ;
; disp1[0]      ; Incomplete set of assignments ;
; disp1[1]      ; Incomplete set of assignments ;
; disp1[2]      ; Incomplete set of assignments ;
; disp1[3]      ; Incomplete set of assignments ;
; disp1[4]      ; Incomplete set of assignments ;
; disp1[5]      ; Incomplete set of assignments ;
; disp1[6]      ; Incomplete set of assignments ;
; gpr_strip_B   ; Incomplete set of assignments ;
; gpr_strip_E   ; Incomplete set of assignments ;
; disp2[0]      ; Incomplete set of assignments ;
; disp2[1]      ; Incomplete set of assignments ;
; disp2[2]      ; Incomplete set of assignments ;
; disp2[3]      ; Incomplete set of assignments ;
; disp2[4]      ; Incomplete set of assignments ;
; disp2[5]      ; Incomplete set of assignments ;
; disp2[6]      ; Incomplete set of assignments ;
; disp3[0]      ; Incomplete set of assignments ;
; disp3[1]      ; Incomplete set of assignments ;
; disp3[2]      ; Incomplete set of assignments ;
; disp3[3]      ; Incomplete set of assignments ;
; disp3[4]      ; Incomplete set of assignments ;
; disp3[5]      ; Incomplete set of assignments ;
; disp3[6]      ; Incomplete set of assignments ;
; gpr_strip_F   ; Incomplete set of assignments ;
; disp4[0]      ; Incomplete set of assignments ;
; disp4[1]      ; Incomplete set of assignments ;
; disp4[2]      ; Incomplete set of assignments ;
; disp4[3]      ; Incomplete set of assignments ;
; disp4[4]      ; Incomplete set of assignments ;
; disp4[5]      ; Incomplete set of assignments ;
; disp4[6]      ; Incomplete set of assignments ;
; disp5[0]      ; Incomplete set of assignments ;
; disp5[1]      ; Incomplete set of assignments ;
; disp5[2]      ; Incomplete set of assignments ;
; disp5[3]      ; Incomplete set of assignments ;
; disp5[4]      ; Incomplete set of assignments ;
; disp5[5]      ; Incomplete set of assignments ;
; disp5[6]      ; Incomplete set of assignments ;
; mmr_strip_I   ; Incomplete set of assignments ;
; gpr_strip_G   ; Incomplete set of assignments ;
; mmr_strip_H   ; Incomplete set of assignments ;
; mmr_strip_D   ; Incomplete set of assignments ;
; mmr_strip_E   ; Incomplete set of assignments ;
; mmr_strip_B   ; Incomplete set of assignments ;
; mmr_strip_C   ; Incomplete set of assignments ;
; mmr_strip_A   ; Incomplete set of assignments ;
; mmr_strip_F   ; Incomplete set of assignments ;
; mmr_strip_J   ; Incomplete set of assignments ;
; mmr_strip_G   ; Incomplete set of assignments ;
; sw_rst_CPU    ; Incomplete set of assignments ;
; sw_rst        ; Incomplete set of assignments ;
; clk_50        ; Incomplete set of assignments ;
; key1          ; Incomplete set of assignments ;
; key0          ; Incomplete set of assignments ;
; SW[9]         ; Incomplete set of assignments ;
; SW[8]         ; Incomplete set of assignments ;
; PS2_CLK       ; Incomplete set of assignments ;
; PS2_DAT       ; Incomplete set of assignments ;
; UART2_data_rx ; Incomplete set of assignments ;
+---------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                          ; Entity Name             ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------+-------------------------+--------------+
; |TopLevel                             ; 6536.5 (15.2)        ; 8272.5 (15.2)                    ; 1776.0 (0.0)                                      ; 40.0 (0.0)                       ; 0.0 (0.0)            ; 8959 (31)           ; 9307 (0)                  ; 0 (0)         ; 0                 ; 0     ; 3          ; 100  ; 0            ; |TopLevel                                                                    ; TopLevel                ; work         ;
;    |AudioController:inst45|           ; 446.3 (0.0)          ; 460.0 (0.0)                      ; 13.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 849 (0)             ; 631 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45                                             ; AudioController         ; work         ;
;       |key_detector:inst1|            ; 7.9 (7.9)            ; 7.9 (7.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|key_detector:inst1                          ; key_detector            ; work         ;
;       |music_frequencies:inst|        ; 429.8 (0.0)          ; 443.2 (0.0)                      ; 13.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 824 (0)             ; 624 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst                      ; music_frequencies       ; work         ;
;          |fine_clk_divN:inst|         ; 18.0 (18.0)          ; 18.2 (18.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst   ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst1|        ; 17.2 (17.2)          ; 18.0 (18.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst1  ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst10|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst10 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst12|       ; 17.0 (17.0)          ; 18.2 (18.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst12 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst13|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst13 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst14|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst14 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst15|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst15 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst16|       ; 17.5 (17.5)          ; 17.5 (17.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst16 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst17|       ; 17.5 (17.5)          ; 17.5 (17.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst17 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst18|       ; 18.0 (18.0)          ; 19.0 (19.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst18 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst19|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst19 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst2|        ; 17.2 (17.2)          ; 18.2 (18.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst2  ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst20|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst20 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst21|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst21 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst22|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst22 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst23|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst23 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst24|       ; 18.0 (18.0)          ; 18.2 (18.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst24 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst25|       ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst25 ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst3|        ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst3  ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst4|        ; 17.0 (17.0)          ; 18.0 (18.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst4  ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst5|        ; 18.0 (18.0)          ; 18.5 (18.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst5  ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst7|        ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst7  ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst8|        ; 17.5 (17.5)          ; 18.0 (18.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst8  ; fine_clk_divN           ; work         ;
;          |fine_clk_divN:inst9|        ; 17.0 (17.0)          ; 18.5 (18.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst9  ; fine_clk_divN           ; work         ;
;          |octave_mux:inst26|          ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|music_frequencies:inst|octave_mux:inst26    ; octave_mux              ; work         ;
;       |muxN:inst4|                    ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|muxN:inst4                                  ; muxN                    ; work         ;
;       |special_key_detector:inst7|    ; 2.7 (2.7)            ; 3.4 (3.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|AudioController:inst45|special_key_detector:inst7                  ; special_key_detector    ; work         ;
;    |CPU:inst|                         ; 1547.6 (0.0)         ; 1834.7 (0.0)                     ; 296.1 (0.0)                                       ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 2172 (0)            ; 548 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TopLevel|CPU:inst                                                           ; CPU                     ; work         ;
;       |ALU:inst19|                    ; 132.5 (132.5)        ; 134.7 (134.7)                    ; 4.2 (4.2)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 197 (197)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |TopLevel|CPU:inst|ALU:inst19                                                ; ALU                     ; work         ;
;       |CPU_latchN:inst11|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_latchN:inst11                                         ; CPU_latchN              ; work         ;
;       |CPU_latchN:inst12|             ; 6.3 (6.3)            ; 7.3 (7.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_latchN:inst12                                         ; CPU_latchN              ; work         ;
;       |CPU_latchN:inst13|             ; 7.0 (7.0)            ; 7.2 (7.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_latchN:inst13                                         ; CPU_latchN              ; work         ;
;       |CPU_latchN:inst60|             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_latchN:inst60                                         ; CPU_latchN              ; work         ;
;       |CPU_regN:inst|                 ; 5.4 (5.4)            ; 6.0 (6.0)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_regN:inst                                             ; CPU_regN                ; work         ;
;       |CPU_regN:inst16|               ; 11.2 (11.2)          ; 11.3 (11.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_regN:inst16                                           ; CPU_regN                ; work         ;
;       |CPU_regN:inst2|                ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_regN:inst2                                            ; CPU_regN                ; work         ;
;       |CPU_regN:inst4|                ; 13.8 (13.8)          ; 15.5 (15.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_regN:inst4                                            ; CPU_regN                ; work         ;
;       |CPU_regN:inst6|                ; 55.4 (55.4)          ; 52.7 (52.7)                      ; 0.7 (0.7)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 59 (59)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CPU_regN:inst6                                            ; CPU_regN                ; work         ;
;       |CU_counter:inst25|             ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CU_counter:inst25                                         ; CU_counter              ; work         ;
;       |CU_logic:inst27|               ; 13.7 (13.7)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|CU_logic:inst27                                           ; CU_logic                ; work         ;
;       |GPR_selector:inst18|           ; 166.7 (0.0)          ; 299.0 (0.0)                      ; 132.7 (0.0)                                       ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 185 (0)             ; 416 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18                                       ; GPR_selector            ; work         ;
;          |CPU_regN:inst11|            ; 11.7 (11.7)          ; 12.5 (12.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst11                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst13|            ; 11.7 (11.7)          ; 12.0 (12.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst13                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst15|            ; 11.7 (11.7)          ; 12.3 (12.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst15                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst17|            ; 1.0 (1.0)            ; 16.2 (16.2)                      ; 15.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst17                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst19|            ; 10.1 (10.1)          ; 13.8 (13.8)                      ; 3.8 (3.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst19                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst21|            ; 1.0 (1.0)            ; 17.0 (17.0)                      ; 16.0 (16.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst21                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst23|            ; 1.0 (1.0)            ; 15.0 (15.0)                      ; 14.0 (14.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst23                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst25|            ; 1.0 (1.0)            ; 14.5 (14.5)                      ; 13.5 (13.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst25                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst27|            ; 1.0 (1.0)            ; 16.2 (16.2)                      ; 15.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst27                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst29|            ; 1.2 (1.2)            ; 17.8 (17.8)                      ; 16.7 (16.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst29                       ; CPU_regN                ; work         ;
;          |CPU_regN:inst5|             ; 1.0 (1.0)            ; 16.3 (16.3)                      ; 15.3 (15.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst5                        ; CPU_regN                ; work         ;
;          |CPU_regN:inst7|             ; 5.0 (5.0)            ; 15.2 (15.2)                      ; 10.2 (10.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst7                        ; CPU_regN                ; work         ;
;          |CPU_regN:inst9|             ; 10.3 (10.3)          ; 13.7 (13.7)                      ; 3.5 (3.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|CPU_regN:inst9                        ; CPU_regN                ; work         ;
;          |GPR_DEMUX:inst|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|GPR_DEMUX:inst                        ; GPR_DEMUX               ; work         ;
;          |GPR_MUX:inst2|              ; 97.5 (97.5)          ; 106.0 (106.0)                    ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 156 (156)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|GPR_selector:inst18|GPR_MUX:inst2                         ; GPR_MUX                 ; work         ;
;       |dest_reg_selector:inst59|      ; 4.5 (4.5)            ; 5.3 (5.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|dest_reg_selector:inst59                                  ; dest_reg_selector       ; work         ;
;       |flags_setter:inst23|           ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|flags_setter:inst23                                       ; flags_setter            ; work         ;
;       |operand_MUX:inst20|            ; 21.5 (21.5)          ; 26.5 (26.5)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|operand_MUX:inst20                                        ; operand_MUX             ; work         ;
;       |operand_MUX:inst21|            ; 125.2 (125.2)        ; 136.7 (136.7)                    ; 11.5 (11.5)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 204 (204)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|operand_MUX:inst21                                        ; operand_MUX             ; work         ;
;       |systemBus_muxN:inst15|         ; 952.0 (952.0)        ; 1088.2 (1088.2)                  ; 139.1 (139.1)                                     ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 1383 (1383)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU:inst|systemBus_muxN:inst15                                     ; systemBus_muxN          ; work         ;
;    |CPUTimer:inst2|                   ; 27.3 (27.3)          ; 28.5 (28.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |TopLevel|CPUTimer:inst2                                                     ; CPUTimer                ; work         ;
;    |CPU_regN:inst24|                  ; 3.7 (3.7)            ; 4.8 (4.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU_regN:inst24                                                    ; CPU_regN                ; work         ;
;    |CPU_regN:inst25|                  ; 1.7 (1.7)            ; 4.8 (4.8)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU_regN:inst25                                                    ; CPU_regN                ; work         ;
;    |CPU_regN:inst26|                  ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU_regN:inst26                                                    ; CPU_regN                ; work         ;
;    |CPU_regN:inst27|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU_regN:inst27                                                    ; CPU_regN                ; work         ;
;    |CPU_regN:inst28|                  ; 4.0 (4.0)            ; 6.8 (6.8)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU_regN:inst28                                                    ; CPU_regN                ; work         ;
;    |CPU_regN:inst32|                  ; 7.2 (7.2)            ; 7.8 (7.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|CPU_regN:inst32                                                    ; CPU_regN                ; work         ;
;    |Memory:inst1|                     ; 2375.6 (0.0)         ; 3481.2 (0.0)                     ; 1135.4 (0.0)                                      ; 29.8 (0.0)                       ; 0.0 (0.0)            ; 2486 (0)            ; 5093 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1                                                       ; Memory                  ; work         ;
;       |InstructionBuffer:inst6|       ; 1890.1 (0.0)         ; 3001.4 (0.0)                     ; 1141.0 (0.0)                                      ; 29.8 (0.0)                       ; 0.0 (0.0)            ; 1643 (0)            ; 5093 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|InstructionBuffer:inst6                               ; InstructionBuffer       ; work         ;
;          |d_ffN:inst11|               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11                  ; d_ffN                   ; work         ;
;          |d_ffN:inst14|               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|InstructionBuffer:inst6|d_ffN:inst14                  ; d_ffN                   ; work         ;
;          |d_ffN:inst15|               ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15                  ; d_ffN                   ; work         ;
;          |d_ffN:inst16|               ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|InstructionBuffer:inst6|d_ffN:inst16                  ; d_ffN                   ; work         ;
;          |fine_clk_divN:inst12|       ; 18.0 (18.0)          ; 19.8 (19.8)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12          ; fine_clk_divN           ; work         ;
;          |instructionRAM:inst20|      ; 1846.3 (1846.3)      ; 2941.3 (2941.3)                  ; 1124.8 (1124.8)                                   ; 29.8 (29.8)                      ; 0.0 (0.0)            ; 1561 (1561)         ; 4998 (4998)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20         ; instructionRAM          ; work         ;
;          |intermediaryRAM:inst1|      ; 16.5 (16.5)          ; 31.0 (31.0)                      ; 14.5 (14.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1         ; intermediaryRAM         ; work         ;
;       |M_DEMUX:inst|                  ; 7.4 (7.4)            ; 8.3 (8.3)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|M_DEMUX:inst                                          ; M_DEMUX                 ; work         ;
;       |M_MUX:inst5|                   ; 7.8 (7.8)            ; 8.5 (8.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|M_MUX:inst5                                           ; M_MUX                   ; work         ;
;       |M_RAM:inst4|                   ; 452.3 (452.3)        ; 452.3 (452.3)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 800 (800)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|M_RAM:inst4                                           ; M_RAM                   ; work         ;
;       |M_addr_checker:inst1|          ; 5.9 (5.9)            ; 6.7 (6.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|M_addr_checker:inst1                                  ; M_addr_checker          ; work         ;
;       |M_mmr_DEMUX:inst38|            ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|M_mmr_DEMUX:inst38                                    ; M_mmr_DEMUX             ; work         ;
;       |M_mmr_MUX:inst40|              ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|M_mmr_MUX:inst40                                      ; M_mmr_MUX               ; work         ;
;       |M_mmr_selector:inst10|         ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|Memory:inst1|M_mmr_selector:inst10                                 ; M_mmr_selector          ; work         ;
;    |PS2controller:inst3|              ; 26.3 (0.2)           ; 30.2 (0.2)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (1)              ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|PS2controller:inst3                                                ; PS2controller           ; work         ;
;       |PS2bsy_detector:inst2|         ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|PS2controller:inst3|PS2bsy_detector:inst2                          ; PS2bsy_detector         ; work         ;
;       |break_code_detector:inst|      ; 19.2 (19.2)          ; 19.2 (19.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|PS2controller:inst3|break_code_detector:inst                       ; break_code_detector     ; work         ;
;       |ps2_controller:inst1|          ; 4.0 (4.0)            ; 7.8 (7.8)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|PS2controller:inst3|ps2_controller:inst1                           ; ps2_controller          ; work         ;
;    |UART:inst44|                      ; 29.8 (0.0)           ; 36.7 (0.0)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|UART:inst44                                                        ; UART                    ; work         ;
;       |bsy_detector:inst2|            ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|UART:inst44|bsy_detector:inst2                                     ; bsy_detector            ; work         ;
;       |uart_clk_divN:inst|            ; 22.2 (22.2)          ; 23.0 (23.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|UART:inst44|uart_clk_divN:inst                                     ; uart_clk_divN           ; work         ;
;       |uart_controller:inst1|         ; 3.3 (3.3)            ; 9.8 (9.8)                        ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|UART:inst44|uart_controller:inst1                                  ; uart_controller         ; work         ;
;    |VGA_controller:inst6|             ; 142.8 (0.0)          ; 148.9 (0.0)                      ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 257 (0)             ; 123 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6                                               ; VGA_controller          ; work         ;
;       |clk_divN:inst15|               ; 8.8 (8.8)            ; 9.5 (9.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|clk_divN:inst15                               ; clk_divN                ; work         ;
;       |d_ffN:inst13|                  ; 5.3 (5.3)            ; 6.2 (6.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|d_ffN:inst13                                  ; d_ffN                   ; work         ;
;       |d_ffN:inst14|                  ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|d_ffN:inst14                                  ; d_ffN                   ; work         ;
;       |d_ffN:inst17|                  ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|d_ffN:inst17                                  ; d_ffN                   ; work         ;
;       |d_ffN:inst18|                  ; 5.7 (5.7)            ; 5.8 (5.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|d_ffN:inst18                                  ; d_ffN                   ; work         ;
;       |hsync_cnt:inst1|               ; 15.1 (15.1)          ; 15.1 (15.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|hsync_cnt:inst1                               ; hsync_cnt               ; work         ;
;       |pixel_offset_controller:inst7| ; 20.5 (20.5)          ; 21.0 (21.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|pixel_offset_controller:inst7                 ; pixel_offset_controller ; work         ;
;       |rgb_controller:inst4|          ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|rgb_controller:inst4                          ; rgb_controller          ; work         ;
;       |sprites:inst6|                 ; 52.8 (0.0)           ; 54.2 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|sprites:inst6                                 ; sprites                 ; work         ;
;          |sprite_ROM_square:inst11|   ; 52.8 (52.8)          ; 54.2 (54.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|sprites:inst6|sprite_ROM_square:inst11        ; sprite_ROM_square       ; work         ;
;       |t_ff:inst|                     ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|t_ff:inst                                     ; t_ff                    ; work         ;
;       |vsync_cnt:inst2|               ; 16.2 (16.2)          ; 18.5 (18.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|VGA_controller:inst6|vsync_cnt:inst2                               ; vsync_cnt               ; work         ;
;    |WS2812B_controller:inst34|        ; 80.8 (80.8)          ; 97.0 (97.0)                      ; 17.2 (17.2)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst34                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst36|        ; 83.3 (83.3)          ; 95.6 (95.6)                      ; 12.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst36                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst37|        ; 80.5 (80.5)          ; 97.6 (97.6)                      ; 17.1 (17.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst37                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst38|        ; 78.3 (78.3)          ; 95.1 (95.1)                      ; 16.8 (16.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst38                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst39|        ; 79.1 (79.1)          ; 91.8 (91.8)                      ; 12.8 (12.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst39                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst41|        ; 80.0 (80.0)          ; 90.3 (90.3)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst41                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst46|        ; 81.4 (81.4)          ; 94.0 (94.0)                      ; 12.6 (12.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst46                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst47|        ; 80.3 (80.3)          ; 97.5 (97.5)                      ; 17.2 (17.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst47                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst48|        ; 81.0 (81.0)          ; 93.0 (93.0)                      ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst48                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst49|        ; 80.3 (80.3)          ; 97.0 (97.0)                      ; 16.8 (16.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst49                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst50|        ; 81.0 (81.0)          ; 99.0 (99.0)                      ; 18.0 (18.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst50                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst57|        ; 80.3 (80.3)          ; 103.8 (103.8)                    ; 23.6 (23.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst57                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst58|        ; 82.0 (82.0)          ; 98.8 (98.8)                      ; 16.8 (16.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 121 (121)           ; 116 (116)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst58                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst59|        ; 58.7 (58.7)          ; 62.2 (62.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst59                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst60|        ; 59.0 (59.0)          ; 63.0 (63.0)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst60                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst61|        ; 59.5 (59.5)          ; 65.0 (65.0)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst61                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst62|        ; 66.3 (66.3)          ; 70.0 (70.0)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (107)           ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst62                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst63|        ; 67.7 (67.7)          ; 71.3 (71.3)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (107)           ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst63                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst64|        ; 68.5 (68.5)          ; 71.2 (71.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 113 (113)           ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst64                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst65|        ; 60.0 (60.0)          ; 62.3 (62.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (97)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst65                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst66|        ; 67.5 (67.5)          ; 73.5 (73.5)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 107 (107)           ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst66                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst67|        ; 58.2 (58.2)          ; 59.2 (59.2)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 54 (54)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst67                                          ; WS2812B_controller      ; work         ;
;    |WS2812B_controller:inst68|        ; 60.3 (60.3)          ; 61.5 (61.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (102)           ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|WS2812B_controller:inst68                                          ; WS2812B_controller      ; work         ;
;    |d_ffN:inst101|                    ; 16.2 (16.2)          ; 17.5 (17.5)                      ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst101                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst103|                    ; 16.0 (16.0)          ; 16.2 (16.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst103                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst108|                    ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst108                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst111|                    ; 2.5 (2.5)            ; 14.5 (14.5)                      ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst111                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst119|                    ; 4.7 (4.7)            ; 12.2 (12.2)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst119                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst121|                    ; 5.3 (5.3)            ; 11.7 (11.7)                      ; 6.4 (6.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst121                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst123|                    ; 3.7 (3.7)            ; 14.3 (14.3)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst123                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst185|                    ; 15.9 (15.9)          ; 15.8 (15.8)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst185                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst201|                    ; 5.2 (5.2)            ; 11.8 (11.8)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst201                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst205|                    ; 15.8 (15.8)          ; 16.0 (16.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst205                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst214|                    ; 15.8 (15.8)          ; 15.8 (15.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst214                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst215|                    ; 0.3 (0.3)            ; 14.1 (14.1)                      ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst215                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst216|                    ; 4.2 (4.2)            ; 12.9 (12.9)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst216                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst290|                    ; 2.0 (2.0)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst290                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst291|                    ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst291                                                      ; d_ffN                   ; work         ;
;    |d_ffN:inst72|                     ; -0.7 (-0.7)          ; 3.8 (3.8)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst72                                                       ; d_ffN                   ; work         ;
;    |d_ffN:inst73|                     ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst73                                                       ; d_ffN                   ; work         ;
;    |d_ffN:inst75|                     ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst75                                                       ; d_ffN                   ; work         ;
;    |d_ffN:inst77|                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst77                                                       ; d_ffN                   ; work         ;
;    |d_ffN:inst79|                     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst79                                                       ; d_ffN                   ; work         ;
;    |d_ffN:inst81|                     ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst81                                                       ; d_ffN                   ; work         ;
;    |d_ffN:inst83|                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst83                                                       ; d_ffN                   ; work         ;
;    |d_ffN:inst85|                     ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|d_ffN:inst85                                                       ; d_ffN                   ; work         ;
;    |debouncer:inst14|                 ; 21.2 (21.2)          ; 21.5 (21.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|debouncer:inst14                                                   ; debouncer               ; work         ;
;    |debouncer:inst8|                  ; 20.3 (20.3)          ; 20.7 (20.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|debouncer:inst8                                                    ; debouncer               ; work         ;
;    |fine_clk_divN:inst100|            ; 17.5 (17.5)          ; 18.0 (18.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|fine_clk_divN:inst100                                              ; fine_clk_divN           ; work         ;
;    |seven_seg_controller:inst10|      ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|seven_seg_controller:inst10                                        ; seven_seg_controller    ; work         ;
;    |seven_seg_controller:inst16|      ; 6.4 (6.4)            ; 6.4 (6.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|seven_seg_controller:inst16                                        ; seven_seg_controller    ; work         ;
;    |seven_seg_controller:inst4|       ; 5.4 (5.4)            ; 5.4 (5.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TopLevel|seven_seg_controller:inst4                                         ; seven_seg_controller    ; work         ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; FPGALED1      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hsync         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vsync         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_H   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_I   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_J   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_K   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_L   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_M   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGALED0      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_C   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_LED[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_A   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; buzzer        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_D   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp0[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_B   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_E   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp3[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_F   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp4[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp4[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp4[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp4[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp4[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp4[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp4[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp5[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp5[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp5[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp5[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp5[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp5[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; disp5[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_I   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpr_strip_G   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_H   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_D   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_E   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_B   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_C   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_A   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_F   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_J   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mmr_strip_G   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sw_rst_CPU    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw_rst        ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk_50        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key1          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key0          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_CLK       ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_DAT       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART2_data_rx ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                            ;
+---------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                         ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------+-------------------+---------+
; sw_rst_CPU                                                                                  ;                   ;         ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[5]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[4]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[3]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[1]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[0]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[11]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[2]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[10]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[9]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[8]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[7]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[6]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[12]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[13]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[14]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[15]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[29]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[7]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[1]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[15]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[2]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[14]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[33]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[32]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[31]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[3]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[30]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[13]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[23]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[4]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[28]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[12]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[27]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[5]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[26]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[6]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[25]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[24]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[11]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[10]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[22]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[34]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[21]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[35]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[20]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[36]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[19]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[37]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[18]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[0]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[17]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[9]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[8]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[16]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[2]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[4]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[6]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[1]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[9]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[5]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[7]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[0]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[8]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[10]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[11]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[3]                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[8]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[1]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[2]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[3]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[0]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[4]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[7]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[10]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[5]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[9]                                              ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[11]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[6]                                              ; 1                 ; 0       ;
;      - CPU:inst|CU_counter:inst25|counter_reg[3]                                            ; 1                 ; 0       ;
;      - CPU:inst|CU_counter:inst25|counter_reg[2]                                            ; 1                 ; 0       ;
;      - CPU:inst|CU_counter:inst25|counter_reg[1]                                            ; 1                 ; 0       ;
;      - CPU:inst|CU_counter:inst25|counter_reg[0]                                            ; 1                 ; 0       ;
;      - CPU:inst|CU_counter:inst25|counter_reg[4]                                            ; 1                 ; 0       ;
;      - CPU:inst|CU_counter:inst25|counter_reg[5]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[7]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[8]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[9]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[10]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[11]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[13]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[14]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[15]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[17]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[18]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[19]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[20]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[21]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[22]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[23]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[24]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[25]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[26]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[12]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[28]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[16]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[29]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[30]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[31]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[0]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[1]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[2]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[3]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[4]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[5]                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[27]                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[6]                                             ; 1                 ; 0       ;
;      - inst13                                                                               ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst4|internal_reg[29]~1                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst|internal_reg[2]~1                                             ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[5]~1                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst2|internal_reg[8]~0                                            ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst16|internal_reg[7]~0                                           ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst5|internal_reg[15]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst5|internal_reg[15]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst7|internal_reg[14]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst7|internal_reg[14]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst9|internal_reg[12]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst9|internal_reg[12]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst11|internal_reg[15]~0                      ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst11|internal_reg[15]~1                      ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst29|internal_reg[0]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst29|internal_reg[0]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst21|internal_reg[0]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst21|internal_reg[0]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst23|internal_reg[0]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst23|internal_reg[0]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst25|internal_reg[0]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst25|internal_reg[0]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst27|internal_reg[0]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst27|internal_reg[0]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst13|internal_reg[15]~0                      ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst13|internal_reg[15]~1                      ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst15|internal_reg[11]~0                      ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst15|internal_reg[11]~1                      ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst17|internal_reg[0]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst17|internal_reg[0]~1                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst19|internal_reg[0]~0                       ; 1                 ; 0       ;
;      - CPU:inst|GPR_selector:inst18|CPU_regN:inst19|internal_reg[0]~1                       ; 1                 ; 0       ;
;      - CPU:inst|CPU_regN:inst6|internal_reg[21]~5                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[7]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[10]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[14]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[14]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[11]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[15]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[15]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[8]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[12]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[12]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[9]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[13]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[13]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[7]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[1]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[1]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[11]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[2]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[2]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[3]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[3]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[4]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[4]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[5]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[5]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[0]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[0]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst12|internal_reg[6]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[6]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[8]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[9]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst13|internal_reg[10]                                          ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst11|internal_reg[0]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst60|internal_reg[0]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst60|internal_reg[1]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst60|internal_reg[2]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst60|internal_reg[3]                                           ; 1                 ; 0       ;
;      - CPU:inst|CPU_latchN:inst11|internal_reg[1]                                           ; 1                 ; 0       ;
;      - CPU:inst|flags_setter:inst23|Z                                                       ; 1                 ; 0       ;
;      - CPU:inst|flags_setter:inst23|V                                                       ; 1                 ; 0       ;
;      - CPU:inst|flags_setter:inst23|N                                                       ; 1                 ; 0       ;
; sw_rst                                                                                      ;                   ;         ;
;      - WS2812B_controller:inst60|data_reg[4]                                                ; 0                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[14]                                     ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[15]                                     ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[16]                                     ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[1]                                      ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[12]                                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst60|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|data_reg[3]                                                ; 0                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[0]                                      ; 1                 ; 0       ;
;      - WS2812B_controller:inst60|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|data_reg[7]                                                ; 0                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[8]                                      ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[17]                                     ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[13]                                     ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[11]                                     ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[10]                                     ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[9]                                      ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[7]                                      ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[6]                                      ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[5]                                      ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[4]                                      ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[3]                                      ; 1                 ; 0       ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[2]                                      ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out                    ; 0                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|clk_out                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[6]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[7]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[8]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[9]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[10]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[11]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[12]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[13]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[14]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[15]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[16]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[17]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[18]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[19]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[20]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[21]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[22]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[23]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[24]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[25]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[26]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[27]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[28]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[29]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[30]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[31]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_reg[5]                                                ; 1                 ; 0       ;
;      - d_ffN:inst119|q[0]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[1]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[2]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[3]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[4]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[5]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[6]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[7]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[8]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[9]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst119|q[10]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[11]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[12]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[13]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[14]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[15]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[16]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[17]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[18]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[19]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[20]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[21]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[22]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[23]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[24]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[25]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[26]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[27]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[28]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[29]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[30]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst119|q[31]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[0]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[1]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[2]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[3]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[4]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[5]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[6]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[7]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[8]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[9]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst121|q[10]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[11]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[12]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[13]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[14]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[15]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[16]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[17]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[18]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[19]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[20]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[21]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[22]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[23]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[24]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[25]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[26]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[27]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[28]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[29]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[30]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst121|q[31]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[0]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[1]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[2]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[3]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[4]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[5]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[6]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[7]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[8]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[9]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst216|q[10]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[11]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[12]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[13]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[14]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[15]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[16]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[17]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[18]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[19]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[20]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[21]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[22]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[23]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[24]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[25]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[26]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[27]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[28]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[29]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[30]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst216|q[31]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[0]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[1]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[2]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[3]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[4]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[5]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[6]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[7]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[8]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[9]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst201|q[10]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[11]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[12]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[13]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[14]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[15]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[16]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[17]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[18]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[19]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[20]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[21]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[22]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[23]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[24]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[25]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[26]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[27]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[28]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[29]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[30]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst201|q[31]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[0]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[1]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[2]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[3]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[4]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[5]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[6]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[7]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[8]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[9]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst123|q[10]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[11]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[12]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[13]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[14]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[15]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[16]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[17]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[18]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[19]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[20]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[21]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[22]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[23]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[24]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[25]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[26]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[27]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[28]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[29]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[30]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst123|q[31]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[0]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[1]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[2]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[3]                                                                   ; 1                 ; 0       ;
;      - d_ffN:inst111|q[4]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[5]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[6]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[7]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[8]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[9]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst111|q[10]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[11]                                                                  ; 1                 ; 0       ;
;      - d_ffN:inst111|q[12]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[13]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[14]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[15]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[16]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[17]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[18]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[19]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[20]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[21]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[22]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[23]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[24]                                                                  ; 1                 ; 0       ;
;      - d_ffN:inst111|q[25]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[26]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[27]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[28]                                                                  ; 1                 ; 0       ;
;      - d_ffN:inst111|q[29]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[30]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst111|q[31]                                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[10]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[5]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[6]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[8]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[7]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[8]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst62|data_reg[9]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst65|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst64|data_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|data_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|data_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|data_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_reg[7]                                                ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[6]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[5]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[2]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[10]                ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[9]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[8]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[7]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[4]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[3]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[1]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[0]                 ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[2]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[10]             ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[9]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[8]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[7]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[4]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[3]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[6]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[5]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[1]              ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[0]              ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][0]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][1]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][2]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][3]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][4]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][5]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][6]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][7]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][7]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][6]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][5]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][4]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][3]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][2]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][1]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][0]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][3]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][4]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][5]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][6]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][7]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][1]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][0]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][2]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][5]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][6]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][0]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][1]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][2]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][3]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][4]                 ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][7]                 ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[20]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[30]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[21]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[22]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[23]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[24]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[25]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[26]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[27]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[28]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[29]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[19]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[31]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[0]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[1]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[2]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[3]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[4]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[5]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[6]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[7]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[8]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[9]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[10]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[11]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[12]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[13]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[14]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[15]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[16]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[17]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_data_reg[18]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|data_out                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|idx_reg[5]                                                 ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|rst_flag                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|rst_flag                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|rst_flag                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|rst_flag                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|rst_flag                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|data_out                                                   ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst10|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst9|clk_out            ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst8|clk_out            ; 1                 ; 0       ;
;      - WS2812B_controller:inst37|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|rst_flag                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|rst_flag                                                   ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst25|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst24|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst23|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst22|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst21|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst20|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst19|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst18|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst17|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst13|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst12|clk_out           ; 1                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|data_out                                                   ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst16|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst7|clk_out            ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst5|clk_out            ; 1                 ; 0       ;
;      - WS2812B_controller:inst38|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|rst_flag                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[22]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[24]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[25]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[27]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[28]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[7]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[6]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[8]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[31]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[30]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[29]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[28]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[22]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[21]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[18]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[13]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[6]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[5]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[17]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|data_out                                                   ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst14|clk_out           ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|idx_reg[5]                                                 ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[18]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[19]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[20]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[21]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[22]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[23]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[24]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[25]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[26]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[27]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[28]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[29]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[30]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[31]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[7]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[9]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[12]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[13]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[14]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[31]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[30]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[29]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[28]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[27]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[26]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[25]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[24]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[23]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[22]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[21]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[20]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[19]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[18]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[17]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[14]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[13]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[10]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[8]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[7]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[6]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[5]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|data_out                                                   ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst4|clk_out            ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst15|clk_out           ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst3|clk_out            ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|idx_reg[5]                                                 ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[11]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[2]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[18]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[19]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[20]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[21]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[22]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[23]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[24]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[25]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[26]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[27]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[28]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[29]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[30]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[31]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[10]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[3]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[4]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[6]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[7]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[8]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[9]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[11]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[12]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[13]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[14]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[31]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[30]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[29]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[28]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[27]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[26]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[25]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[24]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[23]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[22]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[21]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[20]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[19]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[18]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[17]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[16]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[15]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[14]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[13]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[12]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[15]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[10]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[9]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[8]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[7]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[6]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[5]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[16]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[17]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[5]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_data_reg[0]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|data_out                                                   ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst2|clk_out            ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst1|clk_out            ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst|clk_out             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|idx_reg[5]                                                 ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_reg[5]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_reg[6]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_reg[7]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_reg[5]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_reg[6]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_reg[7]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[22]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[5]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[6]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[7]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[8]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[9]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[10]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[11]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[12]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[13]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[14]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[15]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[16]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[17]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[18]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[19]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[20]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[21]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[23]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[24]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[25]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[26]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[27]                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[28]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[29]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[30]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[31]                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|data_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|data_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|prev_data_reg[0]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|data_out                                                   ; 1                 ; 0       ;
;      - fine_clk_divN:inst100|clk_out                                                        ; 0                 ; 0       ;
;      - CPUTimer:inst2|rdy                                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|rst_flag                                                   ; 1                 ; 0       ;
;      - d_ffN:inst72|q[0]                                                                    ; 1                 ; 0       ;
;      - d_ffN:inst72|q[1]                                                                    ; 1                 ; 0       ;
;      - d_ffN:inst72|q[2]                                                                    ; 0                 ; 0       ;
;      - d_ffN:inst72|q[3]                                                                    ; 0                 ; 0       ;
;      - d_ffN:inst72|q[4]                                                                    ; 0                 ; 0       ;
;      - d_ffN:inst72|q[5]                                                                    ; 0                 ; 0       ;
;      - d_ffN:inst72|q[6]                                                                    ; 1                 ; 0       ;
;      - d_ffN:inst72|q[7]                                                                    ; 1                 ; 0       ;
;      - d_ffN:inst290|q[0]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst290|q[1]                                                                   ; 1                 ; 0       ;
;      - d_ffN:inst290|q[2]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst290|q[3]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst290|q[4]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst290|q[5]                                                                   ; 1                 ; 0       ;
;      - d_ffN:inst290|q[6]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst290|q[7]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[0]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[1]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[2]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[3]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[4]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[5]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[6]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[7]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[8]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[9]                                                                   ; 0                 ; 0       ;
;      - d_ffN:inst215|q[10]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[11]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[12]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[13]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[14]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[15]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[16]                                                                  ; 1                 ; 0       ;
;      - d_ffN:inst215|q[17]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[18]                                                                  ; 1                 ; 0       ;
;      - d_ffN:inst215|q[19]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[20]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[21]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[22]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[23]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[24]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[25]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[26]                                                                  ; 1                 ; 0       ;
;      - d_ffN:inst215|q[27]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[28]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[29]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[30]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst215|q[31]                                                                  ; 0                 ; 0       ;
;      - d_ffN:inst83|q[0]                                                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[20]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[30]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[21]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[22]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[23]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[24]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[25]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[26]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[27]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[28]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[29]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[19]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[31]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[0]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[1]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[2]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[3]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[4]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[5]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[6]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[7]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[8]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[9]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[10]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[11]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[12]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[13]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[14]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[15]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[16]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[17]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_data_reg[18]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|data_out                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|idx_reg[5]                                                 ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_data_reg[11]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[0]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[1]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[2]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[3]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[4]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[5]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[6]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[7]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[8]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[9]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_data_reg[10]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst62|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[8]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[9]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_data_reg[10]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst60|prev_data_reg[7]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_data_reg[0]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_data_reg[1]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_data_reg[2]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_data_reg[3]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_data_reg[4]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_data_reg[5]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_data_reg[6]                                           ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|prev_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|curr_reg[0]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|curr_reg[1]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|curr_reg[2]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|curr_reg[3]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|curr_reg[4]                                                ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|data_out                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|eot                                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|rst_flag                                                   ; 0                 ; 0       ;
;      - WS2812B_controller:inst61|prev_data_reg[7]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_data_reg[0]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_data_reg[1]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_data_reg[2]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_data_reg[3]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_data_reg[4]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_data_reg[5]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_data_reg[6]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|data_out                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_data_reg[7]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_data_reg[0]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_data_reg[1]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_data_reg[2]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_data_reg[3]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_data_reg[4]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_data_reg[5]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_data_reg[6]                                           ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|data_out                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|data_out                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|data_out                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counterGRB_reg[3]                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|curr_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|curr_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|curr_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|curr_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|curr_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|prev_reg[3]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|prev_reg[0]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|prev_reg[1]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|prev_reg[2]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|prev_reg[4]                                                ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|data_out                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counterGRB_reg[3]                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst65|eot                                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|rst_flag                                                   ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counterGRB_reg[4]~4                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counterGRB_reg[2]~8                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|counterGRB_reg[4]~4                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counterGRB_reg[2]~8                                        ; 0                 ; 0       ;
;      - inst42                                                                               ; 0                 ; 0       ;
;      - VGA_controller:inst6|hsync_cnt:inst1|hsync~3                                         ; 1                 ; 0       ;
;      - VGA_controller:inst6|vsync_cnt:inst2|vsync~1                                         ; 0                 ; 0       ;
;      - VGA_controller:inst6|rgb_controller:inst4|colour_reg~0                               ; 0                 ; 0       ;
;      - VGA_controller:inst6|rgb_controller:inst4|colour_reg~1                               ; 0                 ; 0       ;
;      - VGA_controller:inst6|rgb_controller:inst4|colour_reg~2                               ; 0                 ; 0       ;
;      - VGA_controller:inst6|rgb_controller:inst4|colour_reg~3                               ; 0                 ; 0       ;
;      - VGA_controller:inst6|rgb_controller:inst4|WideNor0                                   ; 0                 ; 0       ;
;      - CPU_regN:inst24|internal_reg[1]~0                                                    ; 0                 ; 0       ;
;      - CPU_regN:inst24|internal_reg[1]~2                                                    ; 0                 ; 0       ;
;      - VGA_controller:inst6|vsync_cnt:inst2|count_reg[9]~0                                  ; 1                 ; 0       ;
;      - VGA_controller:inst6|t_ff:inst|Selector0~0                                           ; 0                 ; 0       ;
;      - VGA_controller:inst6|vsync_cnt:inst2|vsync~2                                         ; 0                 ; 0       ;
;      - VGA_controller:inst6|vsync_cnt:inst2|count_reg[9]~1                                  ; 0                 ; 0       ;
;      - CPU_regN:inst28|internal_reg[11]~0                                                   ; 1                 ; 0       ;
;      - CPU_regN:inst28|internal_reg[11]~1                                                   ; 1                 ; 0       ;
;      - CPU_regN:inst27|internal_reg~0                                                       ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector10~0                                       ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector9~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector10~0                                       ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector9~0                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst47|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst47|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter_reset_reg[0]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst47|counterGRB_reg[0]~2                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter2_reg[4]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst47|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter_reset_reg[0]~1                                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter1_reg~1                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter1_reg[0]~2                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst48|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter_reset_reg[0]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter2_reg[4]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter_reset_reg[0]~1                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|idx_reg~5                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter_reset_reg[0]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter2_reg[4]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter_reset_reg[0]~1                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|idx_reg~5                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter_reset_reg[0]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter2_reg[4]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter_reset_reg[0]~1                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|idx_reg~5                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter_reset_reg[0]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter2_reg[4]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter_reset_reg[0]~1                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|idx_reg~5                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter_reset_reg[0]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter2_reg[4]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter_reset_reg[0]~1                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|idx_reg~5                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter_reset_reg[14]~0                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter2_reg[3]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter_reset_reg[14]~1                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter1_reg[1]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|idx_reg~5                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|idx_reg[0]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter_reset_reg[5]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter2_reg[1]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter_reset_reg[5]~1                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|idx_reg~5                                                  ; 0                 ; 0       ;
;      - CPU_regN:inst25|internal_reg[7]~0                                                    ; 1                 ; 0       ;
;      - CPU_regN:inst25|internal_reg[7]~1                                                    ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst14|counter_reg[15]~0 ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst|counter_reg[16]~0   ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst12|counter_reg[17]~0 ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst1|counter_reg[4]~0   ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst13|counter_reg[22]~0 ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst2|counter_reg[24]~0  ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst17|counter_reg[21]~0 ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst3|counter_reg[16]~0  ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst18|counter_reg[21]~0 ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst15|counter_reg[4]~0  ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst19|counter_reg[19]~0 ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst4|counter_reg[24]~0  ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst20|counter_reg[18]~0 ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst5|counter_reg[16]~0  ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst21|counter_reg[18]~0 ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst7|counter_reg[4]~0   ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst22|counter_reg[1]~0  ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst16|counter_reg[24]~0 ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst8|counter_reg[16]~0  ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst23|counter_reg[1]~0  ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst9|counter_reg[4]~0   ; 0                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst24|counter_reg[2]~0  ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst10|counter_reg[24]~0 ; 1                 ; 0       ;
;      - AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst25|counter_reg[23]~0 ; 1                 ; 0       ;
;      - WS2812B_controller:inst38|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter_reset_reg[14]~0                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter2_reg[3]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter_reset_reg[14]~1                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter1_reg[1]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|idx_reg~5                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|idx_reg[3]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|counter_reset_reg[15]~0                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst36|counterGRB_reg[1]~2                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter2_reg[4]~6                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter_reset_reg[15]~1                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter1_reg~1                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter1_reg[5]~2                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter_reset_reg[14]~0                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|counterGRB_reg[0]~2                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter2_reg[3]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter_reset_reg[14]~1                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|counter1_reg~1                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter1_reg[1]~2                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst41|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter_reset_reg[14]~0                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counterGRB_reg[0]~2                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter2_reg[3]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst41|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter_reset_reg[14]~1                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst41|counter1_reg~1                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter1_reg[1]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst41|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|counter1_reg~0                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter1_reg[2]~1                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter1_reg~2                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|counter2_reg[5]~8                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter2_reg~12                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter2_reg~13                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst67|counter_reset_reg[4]~0                                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|counter_reset_reg[4]~1                                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|idx_reg~6                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter_reset_reg[0]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter2_reg[4]~6                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter_reset_reg[0]~1                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|counter1_reg~1                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter1_reg~0                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter1_reg[0]~2                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter2_reg[5]~6                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|idx_reg[4]~1                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counter_reset_reg[8]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|counter_reset_reg[8]~1                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|idx_reg~6                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter1_reg~0                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter1_reg[0]~2                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter2_reg[0]~6                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|idx_reg[4]~1                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter_reset_reg[15]~0                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counter_reset_reg[15]~1                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst62|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|idx_reg~6                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|counter1_reg~0                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter1_reg[0]~2                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter2_reg[0]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|idx_reg[4]~1                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|counter_reset_reg[15]~0                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|counter_reset_reg[15]~1                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|idx_reg~6                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst60|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|idx_reg[5]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter2_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter2_reg[0]~6                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter2_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter2_reg~8                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter2_reg~9                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter2_reg~10                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter2_reg~11                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter_reset_reg[12]~0                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter_reset_reg[12]~1                                    ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter1_reg~1                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter1_reg~3                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter1_reg~4                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter1_reg~5                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter1_reg~6                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counter1_reg~7                                             ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|idx_reg~2                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|idx_reg~3                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|idx_reg~4                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|idx_reg~5                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|idx_reg~6                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst61|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|idx_reg[5]~1                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter2_reg[0]~6                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter_reset_reg[12]~0                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter_reset_reg[12]~1                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter1_reg~1                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter1_reg[0]~2                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|idx_reg~6                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|idx_reg[5]~1                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter2_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter2_reg[0]~6                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter2_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter_reset_reg[12]~0                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter_reset_reg[12]~1                                    ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter1_reg~1                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter1_reg[5]~2                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|idx_reg~6                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|idx_reg[4]~1                                               ; 0                 ; 0       ;
;      - WS2812B_controller:inst64|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|idx_reg~6                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst64|counter1_reg~0                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter1_reg[5]~1                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst64|counter1_reg~2                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter2_reg[0]~9                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst64|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter2_reg~12                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter2_reg~13                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter2_reg~14                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter_reset_reg[8]~0                                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counter_reset_reg[8]~1                                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|idx_reg~0                                                  ; 0                 ; 0       ;
;      - WS2812B_controller:inst68|idx_reg[4]~1                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|idx_reg~6                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter1_reg~0                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter1_reg[0]~1                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter1_reg~2                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter2_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter2_reg[0]~7                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter2_reg~12                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|data_reg~0                                                 ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|data_reg~1                                                 ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counter_reset_reg[6]~0                                     ; 0                 ; 0       ;
;      - WS2812B_controller:inst68|counter_reset_reg[6]~1                                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|idx_reg~0                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|idx_reg[1]~1                                               ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|idx_reg~2                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|idx_reg~3                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|idx_reg~4                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|idx_reg~5                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|idx_reg~6                                                  ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter1_reg~1                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter1_reg[0]~2                                          ; 0                 ; 0       ;
;      - WS2812B_controller:inst65|counter1_reg~3                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter1_reg~4                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter1_reg~5                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter1_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter1_reg~7                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter2_reg~6                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter2_reg[0]~7                                          ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter2_reg~8                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter2_reg~9                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter2_reg~10                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter2_reg~11                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter2_reg~12                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter_reset_reg[5]~0                                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counter_reset_reg[5]~1                                     ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector7~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector0~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector3~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector2~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector1~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector6~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector5~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector4~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector10~0                                       ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector9~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst18|Selector8~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector7~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector0~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector3~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector2~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector1~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector6~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector5~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector4~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector10~0                                       ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector9~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst14|Selector8~0                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst47|prev_reg[1]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst47|counterGRB_reg[0]~4                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst48|prev_reg[1]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst48|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|prev_reg[1]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst49|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|prev_reg[1]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst50|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|prev_reg[1]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst57|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|prev_reg[1]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst58|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|prev_reg[0]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst37|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - PS2controller:inst3|ps2_controller:inst1|bsy                                         ; 1                 ; 0       ;
;      - PS2controller:inst3|inst5                                                            ; 0                 ; 0       ;
;      - CPU_regN:inst26|internal_reg~0                                                       ; 0                 ; 0       ;
;      - CPU_regN:inst26|internal_reg[2]~1                                                    ; 0                 ; 0       ;
;      - CPU_regN:inst26|internal_reg~2                                                       ; 0                 ; 0       ;
;      - CPU_regN:inst26|internal_reg~3                                                       ; 0                 ; 0       ;
;      - CPU_regN:inst26|internal_reg~4                                                       ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|prev_reg[2]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst34|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|prev_reg[0]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst38|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|counter_reg[5]~0           ; 0                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][0]~0               ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|rdy~0                     ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][5]~1               ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|prev_reg[0]~0                                              ; 1                 ; 0       ;
;      - WS2812B_controller:inst36|counterGRB_reg[0]~4                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst39|prev_reg[0]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst39|counterGRB_reg[0]~4                                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram~2                     ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[1][1]~3               ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][3]~4               ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram~5                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst41|prev_reg[0]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst41|counterGRB_reg[0]~4                                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[0][1]~6               ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][7]~7               ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram~8                     ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram~9                     ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|prev_reg[0]~0                                              ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|counterGRB_reg[0]~1                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst67|counterGRB_reg[1]~3                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst46|prev_reg[1]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst46|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector15~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector14~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector13~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector12~0                                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst66|prev_reg[0]~0                                              ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counterGRB_reg[0]~1                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst66|counterGRB_reg[0]~4                                        ; 1                 ; 0       ;
;      - d_ffN:inst81|Selector11~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector10~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector9~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector8~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector7~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector6~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector5~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst81|Selector4~0                                                             ; 1                 ; 0       ;
;      - d_ffN:inst73|Selector15~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector14~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector13~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector12~0                                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst62|prev_reg[0]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst62|counterGRB_reg[0]~1                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst62|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector11~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector10~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector9~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector8~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector7~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector6~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst73|Selector5~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst75|Selector15~0                                                            ; 1                 ; 0       ;
;      - d_ffN:inst75|Selector14~0                                                            ; 1                 ; 0       ;
;      - d_ffN:inst75|Selector13~0                                                            ; 1                 ; 0       ;
;      - d_ffN:inst75|Selector12~0                                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|prev_reg[0]~0                                              ; 1                 ; 0       ;
;      - WS2812B_controller:inst63|counterGRB_reg[0]~1                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst63|counterGRB_reg[0]~4                                        ; 1                 ; 0       ;
;      - d_ffN:inst75|Selector11~0                                                            ; 1                 ; 0       ;
;      - d_ffN:inst75|Selector10~0                                                            ; 1                 ; 0       ;
;      - d_ffN:inst75|Selector9~0                                                             ; 1                 ; 0       ;
;      - d_ffN:inst75|Selector8~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst75|Selector7~0                                                             ; 1                 ; 0       ;
;      - d_ffN:inst75|Selector6~0                                                             ; 0                 ; 0       ;
;      - d_ffN:inst75|Selector5~0                                                             ; 1                 ; 0       ;
;      - WS2812B_controller:inst60|prev_reg[0]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counterGRB_reg[0]~1                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counterGRB_reg[0]~2                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst60|counterGRB_reg[0]~3                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst61|prev_reg[0]~0                                              ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counterGRB_reg[0]~1                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counterGRB_reg[0]~2                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst61|counterGRB_reg[0]~3                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|prev_reg[0]~0                                              ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counterGRB_reg[0]~1                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counterGRB_reg[0]~2                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst59|counterGRB_reg[0]~3                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_data_reg~0                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_data_reg~1                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_data_reg~2                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_data_reg~3                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|prev_reg[3]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst64|counterGRB_reg[0]~2                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst64|counterGRB_reg[0]~3                                        ; 0                 ; 0       ;
;      - WS2812B_controller:inst64|counterGRB_reg[0]~4                                        ; 0                 ; 0       ;
;      - d_ffN:inst77|Selector15~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst77|Selector14~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst77|Selector13~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst77|Selector12~0                                                            ; 0                 ; 0       ;
;      - WS2812B_controller:inst68|prev_data_reg~0                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|prev_data_reg~1                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|curr_reg[2]~0                                              ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counterGRB_reg[0]~1                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst68|counterGRB_reg[0]~3                                        ; 1                 ; 0       ;
;      - d_ffN:inst85|Selector15~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst85|Selector14~0                                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|prev_data_reg~0                                            ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|curr_reg[0]~0                                              ; 0                 ; 0       ;
;      - WS2812B_controller:inst65|counterGRB_reg[0]~2                                        ; 1                 ; 0       ;
;      - WS2812B_controller:inst65|counterGRB_reg[1]~3                                        ; 1                 ; 0       ;
;      - d_ffN:inst79|Selector15~0                                                            ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector7~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector0~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector3~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector2~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector1~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector6~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector5~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector4~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[2]~0            ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[2]~3            ; 1                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[2]~6            ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst17|Selector8~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector7~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector0~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector3~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector2~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector1~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector6~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector5~0                                        ; 1                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector4~0                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[6]~0               ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[6]~3               ; 0                 ; 0       ;
;      - VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[6]~6               ; 0                 ; 0       ;
;      - VGA_controller:inst6|d_ffN:inst13|Selector8~0                                        ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector26~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector24~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector27~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector25~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector18~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector16~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector19~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector17~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector10~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector8~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector11~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector9~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector2~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector0~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector3~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector1~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector14~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector15~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector22~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector20~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector21~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector23~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector30~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector31~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector29~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector28~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector4~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector6~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector7~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector5~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector12~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst185|Selector13~0                                                           ; 0                 ; 0       ;
;      - CPUTimer:inst2|count_reg[17]~0                                                       ; 0                 ; 0       ;
;      - CPU_regN:inst32|internal_reg[11]~0                                                   ; 0                 ; 0       ;
;      - CPU_regN:inst32|internal_reg[11]~1                                                   ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector26~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector24~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector27~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector25~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector18~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector16~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector19~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector17~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector10~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector8~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector11~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector9~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector2~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector0~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector3~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector1~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector14~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector15~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector22~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector20~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector21~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector23~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector30~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector31~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector29~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector28~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector4~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector6~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector7~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector5~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector12~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst101|Selector13~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector26~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector24~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector27~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector25~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector18~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector16~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector19~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector17~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector10~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector8~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector11~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector9~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector2~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector0~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector3~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector1~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector14~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector15~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector22~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector20~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector21~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector23~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector30~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector31~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector29~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector28~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector4~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector6~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector7~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector5~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector12~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst205|Selector13~0                                                           ; 0                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15|Selector7~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|addressWRITE_reg[5]~0     ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst16|Selector0~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15|Selector6~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15|Selector5~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15|Selector4~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15|Selector3~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15|Selector2~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15|Selector1~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst15|Selector0~0                        ; 1                 ; 0       ;
;      - d_ffN:inst103|Selector26~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector24~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector27~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector25~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector18~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector16~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector19~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector17~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector10~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector8~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector11~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector9~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector2~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector0~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector3~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector1~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector14~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector15~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector22~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector20~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector21~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector23~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector30~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector31~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector29~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector28~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector4~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector6~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector7~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector5~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector12~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst103|Selector13~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector26~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector24~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector27~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector25~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector18~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector16~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector19~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector17~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector10~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector8~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector11~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector9~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector2~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector0~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector3~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector1~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector14~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector15~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector22~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector20~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector21~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector23~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector30~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector31~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector29~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector28~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector4~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector6~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector7~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector5~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector12~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst214|Selector13~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector26~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector24~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector27~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector25~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector18~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector16~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector19~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector17~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector10~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector8~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector11~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector9~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector2~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector0~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector3~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector1~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector14~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector15~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector22~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector20~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector21~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector23~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector30~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector31~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector29~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector28~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector4~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector6~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector7~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector5~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector12~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst108|Selector13~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst291|Selector9~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst291|Selector8~0                                                            ; 0                 ; 0       ;
;      - d_ffN:inst291|Selector15~0                                                           ; 1                 ; 0       ;
;      - d_ffN:inst291|Selector14~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst291|Selector13~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst291|Selector12~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst291|Selector11~0                                                           ; 0                 ; 0       ;
;      - d_ffN:inst291|Selector10~0                                                           ; 0                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|Selector7~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst14|Selector0~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|Selector6~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|Selector5~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|Selector4~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|Selector3~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|Selector2~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|Selector1~0                        ; 1                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|Selector0~0                        ; 1                 ; 0       ;
;      - fine_clk_divN:inst100|counter_reg[2]~0                                               ; 0                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|transmission_state                                    ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|bsy_posedge_waiting                                   ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|counter_reg[10]~0                                     ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|counter_reg~1                                         ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|counter_reg~2                                         ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|counter_reg~3                                         ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|counter_reg~4                                         ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|counter_reg~5                                         ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|counter_reg~6                                         ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|data_out[0]                                           ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|eot                                                   ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|data_out[1]                                           ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|data_out[2]                                           ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|data_out[3]                                           ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|data_out[4]                                           ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|data_out[5]                                           ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|data_out[6]                                           ; 1                 ; 0       ;
;      - UART:inst44|bsy_detector:inst2|data_out[7]                                           ; 1                 ; 0       ;
;      - sw_rst~inputCLKENA0                                                                  ; 0                 ; 0       ;
; clk_50                                                                                      ;                   ;         ;
;      - VGA_controller:inst6|clk_divN:inst15|counter[17]                                     ; 0                 ; 0       ;
;      - Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out                    ; 0                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|clk_out                                               ; 0                 ; 0       ;
;      - fine_clk_divN:inst100|clk_out                                                        ; 0                 ; 0       ;
;      - VGA_controller:inst6|t_ff:inst|q                                                     ; 0                 ; 0       ;
; key1                                                                                        ;                   ;         ;
;      - debouncer:inst14|counter_reg[14]~0                                                   ; 0                 ; 0       ;
;      - debouncer:inst14|Selector0~0                                                         ; 0                 ; 0       ;
;      - debouncer:inst14|Selector1~0                                                         ; 0                 ; 0       ;
;      - debouncer:inst14|Selector2~0                                                         ; 0                 ; 0       ;
; key0                                                                                        ;                   ;         ;
;      - debouncer:inst8|counter_reg[1]~0                                                     ; 1                 ; 0       ;
;      - debouncer:inst8|Selector0~0                                                          ; 1                 ; 0       ;
;      - debouncer:inst8|Selector1~0                                                          ; 1                 ; 0       ;
;      - debouncer:inst8|Selector2~0                                                          ; 1                 ; 0       ;
; SW[9]                                                                                       ;                   ;         ;
;      - d_ffN:inst85|Selector14~0                                                            ; 1                 ; 0       ;
;      - Memory:inst1|M_MUX:inst5|Mux30~3                                                     ; 1                 ; 0       ;
; SW[8]                                                                                       ;                   ;         ;
;      - Memory:inst1|M_MUX:inst5|Mux31~1                                                     ; 1                 ; 0       ;
;      - d_ffN:inst85|Selector15~0                                                            ; 1                 ; 0       ;
; PS2_CLK                                                                                     ;                   ;         ;
;      - PS2controller:inst3|ps2_controller:inst1|bsy                                         ; 1                 ; 0       ;
;      - PS2_CLK~inputCLKENA0                                                                 ; 0                 ; 0       ;
; PS2_DAT                                                                                     ;                   ;         ;
;      - PS2controller:inst3|ps2_controller:inst1|data_out[7]                                 ; 1                 ; 0       ;
; UART2_data_rx                                                                               ;                   ;         ;
;      - UART:inst44|uart_clk_divN:inst|transmission_state~0                                  ; 1                 ; 0       ;
;      - UART:inst44|uart_clk_divN:inst|bsy_posedge_waiting~0                                 ; 1                 ; 0       ;
;      - UART:inst44|uart_controller:inst1|shift_reg[7]~feeder                                ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------+----------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location             ; Fan-Out ; Usage                                                             ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+----------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst10|counter_reg[24]~0 ; LABCELL_X47_Y8_N0    ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst12|counter_reg[17]~0 ; LABCELL_X36_Y9_N6    ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst13|counter_reg[22]~0 ; LABCELL_X50_Y11_N24  ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst14|counter_reg[15]~0 ; LABCELL_X53_Y8_N6    ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst15|counter_reg[4]~0  ; LABCELL_X50_Y7_N18   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst16|counter_reg[24]~0 ; MLABCELL_X37_Y13_N30 ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst17|counter_reg[21]~0 ; MLABCELL_X37_Y13_N12 ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst18|counter_reg[21]~0 ; LABCELL_X44_Y13_N0   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst19|counter_reg[19]~0 ; LABCELL_X43_Y14_N3   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst1|counter_reg[4]~0   ; LABCELL_X36_Y12_N6   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst20|counter_reg[18]~0 ; LABCELL_X43_Y9_N18   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst21|counter_reg[18]~0 ; LABCELL_X41_Y4_N24   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst22|counter_reg[1]~0  ; LABCELL_X48_Y11_N0   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst23|counter_reg[1]~0  ; LABCELL_X47_Y6_N0    ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst24|counter_reg[2]~0  ; LABCELL_X41_Y10_N54  ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst25|counter_reg[23]~0 ; LABCELL_X47_Y11_N21  ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst2|counter_reg[24]~0  ; LABCELL_X35_Y10_N6   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst3|counter_reg[16]~0  ; LABCELL_X47_Y13_N6   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst4|counter_reg[24]~0  ; LABCELL_X19_Y2_N12   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst5|counter_reg[16]~0  ; LABCELL_X40_Y9_N0    ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst7|counter_reg[4]~0   ; LABCELL_X52_Y7_N54   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst8|counter_reg[16]~0  ; MLABCELL_X42_Y14_N57 ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst9|counter_reg[4]~0   ; LABCELL_X41_Y9_N21   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|music_frequencies:inst|fine_clk_divN:inst|counter_reg[16]~0   ; MLABCELL_X42_Y3_N3   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|special_key_detector:inst7|Equal0~1                           ; LABCELL_X32_Y7_N15   ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; AudioController:inst45|special_key_detector:inst7|Equal1~0                           ; LABCELL_X32_Y7_N27   ; 1       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|CPU_regN:inst16|internal_reg[7]~0                                           ; MLABCELL_X9_Y13_N15  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|CPU_regN:inst2|internal_reg[8]~0                                            ; MLABCELL_X9_Y13_N27  ; 12      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|CPU_regN:inst4|internal_reg[29]~1                                           ; LABCELL_X12_Y14_N30  ; 38      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|CPU_regN:inst6|internal_reg[21]~5                                           ; LABCELL_X14_Y7_N18   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|CPU_regN:inst6|internal_reg[5]~1                                            ; LABCELL_X14_Y7_N9    ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|CPU_regN:inst|internal_reg[2]~1                                             ; LABCELL_X14_Y16_N57  ; 12      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|CU_logic:inst27|Equal1~0                                                    ; MLABCELL_X18_Y15_N6  ; 12      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; CPU:inst|CU_logic:inst27|Equal2~0                                                    ; LABCELL_X19_Y13_N27  ; 44      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst11|internal_reg[15]~0                      ; LABCELL_X29_Y11_N27  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst11|internal_reg[15]~1                      ; LABCELL_X29_Y11_N48  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst13|internal_reg[15]~0                      ; LABCELL_X29_Y11_N45  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst13|internal_reg[15]~1                      ; LABCELL_X29_Y11_N6   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst15|internal_reg[11]~0                      ; LABCELL_X29_Y11_N30  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst15|internal_reg[11]~1                      ; LABCELL_X29_Y11_N9   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst17|internal_reg[0]~0                       ; LABCELL_X29_Y11_N33  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst17|internal_reg[0]~1                       ; LABCELL_X29_Y11_N15  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst19|internal_reg[0]~0                       ; LABCELL_X29_Y11_N24  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst19|internal_reg[0]~1                       ; LABCELL_X29_Y11_N42  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst21|internal_reg[0]~0                       ; LABCELL_X29_Y11_N39  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst21|internal_reg[0]~1                       ; LABCELL_X29_Y11_N36  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst23|internal_reg[0]~0                       ; LABCELL_X16_Y8_N3    ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst23|internal_reg[0]~1                       ; LABCELL_X16_Y8_N54   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst25|internal_reg[0]~0                       ; LABCELL_X16_Y8_N0    ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst25|internal_reg[0]~1                       ; LABCELL_X16_Y8_N57   ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst27|internal_reg[0]~0                       ; LABCELL_X16_Y8_N51   ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst27|internal_reg[0]~1                       ; LABCELL_X29_Y11_N12  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst29|internal_reg[0]~0                       ; LABCELL_X16_Y8_N21   ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst29|internal_reg[0]~1                       ; LABCELL_X10_Y13_N15  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst5|internal_reg[15]~0                       ; LABCELL_X29_Y11_N21  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst5|internal_reg[15]~1                       ; LABCELL_X29_Y11_N54  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst7|internal_reg[14]~0                       ; LABCELL_X29_Y11_N18  ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst7|internal_reg[14]~1                       ; LABCELL_X29_Y11_N57  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst9|internal_reg[12]~0                       ; LABCELL_X29_Y11_N0   ; 32      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst9|internal_reg[12]~1                       ; LABCELL_X29_Y11_N51  ; 32      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU:inst|flags_setter:inst23|Z~0                                                     ; MLABCELL_X13_Y18_N9  ; 3       ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPUTimer:inst2|count_reg[17]~0                                                       ; LABCELL_X16_Y1_N48   ; 28      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst24|internal_reg[1]~0                                                    ; LABCELL_X31_Y4_N48   ; 8       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst24|internal_reg[1]~2                                                    ; LABCELL_X31_Y4_N12   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst25|internal_reg[7]~0                                                    ; LABCELL_X31_Y10_N27  ; 8       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst25|internal_reg[7]~1                                                    ; LABCELL_X31_Y10_N21  ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst26|internal_reg[2]~1                                                    ; LABCELL_X31_Y4_N42   ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst27|internal_reg[0]                                                      ; FF_X29_Y7_N17        ; 15      ; Sync. load                                                        ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst28|internal_reg[11]~0                                                   ; LABCELL_X31_Y8_N0    ; 12      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst28|internal_reg[11]~1                                                   ; LABCELL_X31_Y8_N36   ; 12      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; CPU_regN:inst32|internal_reg[11]~1                                                   ; LABCELL_X19_Y3_N18   ; 14      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out                    ; FF_X17_Y5_N26        ; 5067    ; Clock                                                             ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|counter_reg[5]~0           ; LABCELL_X17_Y5_N48   ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debugA[4]~2               ; LABCELL_X31_Y27_N42  ; 14      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debugA[4]~3               ; LABCELL_X36_Y28_N48  ; 10      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debug_address_cnt[6]~0    ; LABCELL_X19_Y30_N42  ; 36      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[0][0]~32              ; LABCELL_X21_Y29_N30  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[10][37]~65            ; LABCELL_X12_Y28_N27  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[11][37]~82            ; LABCELL_X14_Y28_N27  ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[12][37]~35            ; LABCELL_X24_Y32_N27  ; 49      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[13][37]~53            ; LABCELL_X26_Y28_N45  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[14][37]~67            ; MLABCELL_X23_Y27_N36 ; 47      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[15][37]~83            ; MLABCELL_X23_Y22_N21 ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[16][37]~40            ; LABCELL_X19_Y26_N48  ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[17][37]~50            ; LABCELL_X26_Y29_N9   ; 54      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[18][37]~72            ; MLABCELL_X23_Y27_N33 ; 53      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[19][37]~88            ; MLABCELL_X28_Y28_N30 ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[1][37]~48             ; LABCELL_X24_Y29_N12  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[20][37]~42            ; LABCELL_X16_Y28_N51  ; 46      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[21][37]~54            ; MLABCELL_X28_Y28_N24 ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[22][37]~74            ; LABCELL_X16_Y27_N57  ; 53      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[23][37]~89            ; LABCELL_X26_Y27_N21  ; 54      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[24][37]~41            ; LABCELL_X25_Y26_N12  ; 53      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[25][37]~51            ; LABCELL_X25_Y29_N24  ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[26][37]~73            ; LABCELL_X19_Y28_N54  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[27][37]~90            ; LABCELL_X26_Y27_N33  ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[28][37]~43            ; LABCELL_X26_Y28_N48  ; 51      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[29][37]~55            ; LABCELL_X26_Y28_N27  ; 46      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[2][37]~64             ; LABCELL_X17_Y28_N33  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[30][37]~75            ; MLABCELL_X18_Y29_N54 ; 49      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[31][37]~91            ; LABCELL_X19_Y28_N12  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[32][37]~36            ; LABCELL_X21_Y27_N51  ; 44      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[33][37]~56            ; LABCELL_X17_Y27_N51  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[34][37]~68            ; LABCELL_X12_Y26_N51  ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[35][37]~84            ; LABCELL_X14_Y25_N27  ; 44      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[36][37]~38            ; LABCELL_X25_Y26_N48  ; 47      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[37][37]~60            ; LABCELL_X25_Y25_N30  ; 46      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[38][37]~70            ; LABCELL_X16_Y30_N15  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[39][37]~85            ; LABCELL_X26_Y27_N15  ; 51      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[3][37]~80             ; LABCELL_X26_Y28_N54  ; 54      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[40][37]~37            ; MLABCELL_X28_Y22_N24 ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[41][37]~57            ; MLABCELL_X28_Y32_N30 ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[42][37]~69            ; MLABCELL_X18_Y25_N18 ; 51      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[43][37]~86            ; MLABCELL_X28_Y28_N48 ; 53      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[44][37]~39            ; LABCELL_X26_Y29_N48  ; 49      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[45][37]~61            ; LABCELL_X26_Y29_N39  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[46][37]~71            ; LABCELL_X16_Y29_N48  ; 54      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[47][37]~87            ; LABCELL_X21_Y26_N48  ; 53      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[48][37]~44            ; LABCELL_X24_Y29_N30  ; 53      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[49][37]~58            ; LABCELL_X26_Y33_N36  ; 51      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[4][37]~34             ; MLABCELL_X23_Y33_N6  ; 44      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[50][37]~76            ; LABCELL_X26_Y28_N6   ; 49      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[51][37]~92            ; MLABCELL_X28_Y25_N33 ; 54      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[52][37]~46            ; MLABCELL_X18_Y28_N45 ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[53][37]~62            ; MLABCELL_X28_Y28_N39 ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[54][37]~78            ; LABCELL_X19_Y29_N42  ; 46      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[55][37]~93            ; MLABCELL_X28_Y28_N6  ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[56][37]~45            ; LABCELL_X25_Y26_N3   ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[57][37]~59            ; LABCELL_X26_Y29_N33  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[58][37]~77            ; MLABCELL_X23_Y27_N42 ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[59][37]~94            ; LABCELL_X26_Y29_N0   ; 54      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[5][37]~52             ; MLABCELL_X13_Y27_N30 ; 53      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[60][37]~47            ; LABCELL_X26_Y29_N42  ; 51      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[61][37]~63            ; MLABCELL_X23_Y27_N48 ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[62][37]~79            ; MLABCELL_X23_Y27_N12 ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[63][37]~95            ; LABCELL_X26_Y28_N18  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[64][37]~0             ; LABCELL_X36_Y20_N30  ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[65][37]~8             ; LABCELL_X31_Y24_N21  ; 47      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[66][37]~4             ; MLABCELL_X34_Y26_N0  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[67][37]~12            ; LABCELL_X31_Y26_N9   ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[68][37]~1             ; LABCELL_X36_Y22_N12  ; 47      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[69][37]~9             ; LABCELL_X31_Y30_N45  ; 49      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[6][37]~66             ; MLABCELL_X23_Y27_N3  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[70][37]~5             ; LABCELL_X36_Y22_N42  ; 47      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[71][37]~13            ; MLABCELL_X28_Y26_N27 ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[72][37]~2             ; LABCELL_X40_Y20_N21  ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[73][37]~10            ; MLABCELL_X42_Y24_N36 ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[74][37]~6             ; MLABCELL_X42_Y22_N45 ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[75][37]~14            ; LABCELL_X31_Y30_N48  ; 57      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[76][37]~3             ; LABCELL_X41_Y22_N3   ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[77][37]~11            ; LABCELL_X31_Y30_N6   ; 46      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[78][37]~7             ; LABCELL_X36_Y22_N54  ; 50      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[79][37]~15            ; LABCELL_X31_Y25_N24  ; 54      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[7][37]~81             ; MLABCELL_X23_Y30_N12 ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[80][37]~16            ; LABCELL_X35_Y29_N45  ; 46      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[81][37]~18            ; MLABCELL_X37_Y27_N36 ; 43      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[82][37]~17            ; MLABCELL_X34_Y25_N42 ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[83][37]~19            ; LABCELL_X41_Y28_N54  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[84][37]~20            ; LABCELL_X31_Y30_N21  ; 51      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[85][37]~22            ; MLABCELL_X37_Y26_N3  ; 51      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[86][37]~21            ; LABCELL_X31_Y30_N18  ; 46      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[87][37]~23            ; LABCELL_X32_Y28_N24  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[88][37]~24            ; LABCELL_X35_Y27_N36  ; 49      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[89][37]~26            ; LABCELL_X31_Y26_N57  ; 48      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[8][37]~33             ; MLABCELL_X23_Y33_N18 ; 43      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[90][37]~25            ; LABCELL_X31_Y30_N57  ; 45      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[91][37]~27            ; LABCELL_X32_Y28_N15  ; 46      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[92][37]~28            ; LABCELL_X31_Y30_N12  ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[93][37]~30            ; LABCELL_X32_Y28_N54  ; 57      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[94][37]~29            ; LABCELL_X31_Y30_N54  ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[95][37]~31            ; LABCELL_X31_Y30_N15  ; 52      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[96][37]~96            ; LABCELL_X39_Y28_N6   ; 47      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[97][37]~98            ; LABCELL_X39_Y28_N24  ; 41      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[98][37]~97            ; LABCELL_X31_Y26_N24  ; 41      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[99][37]~99            ; LABCELL_X31_Y26_N3   ; 42      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|ram[9][37]~49             ; MLABCELL_X13_Y26_N45 ; 44      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|addressWRITE_reg[5]~0     ; LABCELL_X32_Y1_N36   ; 12      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[0][1]~6               ; MLABCELL_X34_Y1_N33  ; 4       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[1][1]~3               ; MLABCELL_X34_Y1_N54  ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[2][0]~0               ; LABCELL_X32_Y1_N45   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[3][7]~7               ; MLABCELL_X34_Y1_N6   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[4][3]~4               ; LABCELL_X35_Y1_N24   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[5][5]~1               ; LABCELL_X35_Y1_N54   ; 8       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|rdy                       ; FF_X31_Y2_N26        ; 153     ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; PS2_CLK                                                                              ; PIN_D3               ; 2       ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; PS2_CLK                                                                              ; PIN_D3               ; 20      ; Clock                                                             ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PS2controller:inst3|break_code_detector:inst|Equal1~4                                ; LABCELL_X29_Y10_N12  ; 33      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; PS2controller:inst3|inst5                                                            ; MLABCELL_X28_Y10_N27 ; 8       ; Async. clear                                                      ; no     ; --                   ; --               ; --                        ;
; PS2controller:inst3|ps2_controller:inst1|Equal1~0                                    ; MLABCELL_X28_Y10_N42 ; 12      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; PS2controller:inst3|ps2_controller:inst1|bsy                                         ; FF_X31_Y10_N20       ; 8       ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; PS2controller:inst3|ps2_controller:inst1|data_out[5]~0                               ; MLABCELL_X28_Y10_N3  ; 12      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; UART:inst44|uart_clk_divN:inst|clk_out                                               ; FF_X48_Y7_N29        ; 21      ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; UART:inst44|uart_clk_divN:inst|counter_reg[10]~0                                     ; LABCELL_X47_Y4_N6    ; 19      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; UART:inst44|uart_controller:inst1|Equal1~0                                           ; LABCELL_X48_Y9_N24   ; 11      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; UART:inst44|uart_controller:inst1|bsy                                                ; FF_X47_Y9_N20        ; 11      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; UART:inst44|uart_controller:inst1|shift_reg[7]~0                                     ; LABCELL_X48_Y9_N18   ; 11      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|clk_divN:inst15|counter[17]                                     ; FF_X31_Y3_N56        ; 23      ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|hsync_cnt:inst1|hsync~3                                         ; LABCELL_X32_Y4_N0    ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|pixel_offset_controller:inst7|column_offset_reg[2]~7            ; MLABCELL_X28_Y4_N48  ; 11      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|pixel_offset_controller:inst7|row_offset_reg[6]~7               ; LABCELL_X35_Y5_N48   ; 11      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|rgb_controller:inst4|WideNor0                                   ; LABCELL_X31_Y7_N57   ; 8       ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|t_ff:inst|q                                                     ; FF_X31_Y5_N53        ; 83      ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|vsync_cnt:inst2|count_reg[9]~0                                  ; LABCELL_X32_Y6_N42   ; 11      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|vsync_cnt:inst2|count_reg[9]~1                                  ; MLABCELL_X34_Y4_N48  ; 11      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|vsync_cnt:inst2|vsync~1                                         ; LABCELL_X35_Y4_N0    ; 2       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; VGA_controller:inst6|vsync_cnt:inst2|vsync~2                                         ; MLABCELL_X34_Y4_N54  ; 11      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst34|counter1_reg[0]~2                                          ; LABCELL_X25_Y4_N6    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst34|counter2_reg[1]~6                                          ; LABCELL_X25_Y3_N54   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst34|counter_reset_reg[5]~1                                     ; MLABCELL_X28_Y3_N33  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst34|counter_reset_reg[5]~2                                     ; MLABCELL_X28_Y3_N9   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst34|idx_reg[0]~1                                               ; MLABCELL_X23_Y4_N30  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst34|prev_reg[2]~0                                              ; LABCELL_X24_Y2_N54   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst36|counter1_reg[5]~2                                          ; LABCELL_X35_Y6_N12   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst36|counter2_reg[4]~6                                          ; MLABCELL_X34_Y6_N27  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst36|counter_reset_reg[15]~1                                    ; MLABCELL_X37_Y8_N51  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst36|counter_reset_reg[15]~2                                    ; MLABCELL_X37_Y8_N54  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst36|idx_reg[3]~1                                               ; MLABCELL_X34_Y6_N3   ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst36|prev_reg[0]~0                                              ; LABCELL_X44_Y4_N48   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst37|counter1_reg[1]~2                                          ; LABCELL_X26_Y5_N21   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst37|counter2_reg[3]~6                                          ; LABCELL_X26_Y6_N36   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst37|counter_reset_reg[14]~1                                    ; MLABCELL_X28_Y2_N9   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst37|counter_reset_reg[14]~2                                    ; LABCELL_X29_Y2_N57   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst37|idx_reg[4]~1                                               ; LABCELL_X25_Y7_N6    ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst37|prev_reg[0]~0                                              ; LABCELL_X26_Y7_N3    ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst38|counter1_reg[1]~2                                          ; LABCELL_X17_Y6_N36   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst38|counter2_reg[3]~6                                          ; MLABCELL_X13_Y2_N3   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst38|counter_reset_reg[14]~1                                    ; MLABCELL_X18_Y3_N51  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst38|counter_reset_reg[14]~2                                    ; MLABCELL_X18_Y3_N54  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst38|idx_reg[4]~1                                               ; LABCELL_X14_Y2_N57   ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst38|prev_reg[0]~0                                              ; LABCELL_X20_Y3_N45   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst39|counter1_reg[1]~2                                          ; LABCELL_X40_Y10_N12  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst39|counter2_reg[3]~6                                          ; LABCELL_X39_Y11_N27  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst39|counter_reset_reg[14]~1                                    ; LABCELL_X32_Y11_N57  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst39|counter_reset_reg[14]~2                                    ; LABCELL_X32_Y11_N48  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst39|idx_reg[4]~1                                               ; LABCELL_X35_Y12_N18  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst39|prev_reg[0]~0                                              ; LABCELL_X39_Y11_N33  ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst41|counter1_reg[1]~2                                          ; MLABCELL_X42_Y12_N30 ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst41|counter2_reg[3]~6                                          ; LABCELL_X40_Y11_N33  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst41|counter_reset_reg[14]~1                                    ; LABCELL_X43_Y11_N57  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst41|counter_reset_reg[14]~2                                    ; LABCELL_X43_Y11_N48  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst41|idx_reg[4]~1                                               ; LABCELL_X43_Y12_N42  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst41|prev_reg[0]~0                                              ; LABCELL_X43_Y12_N57  ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst46|counter1_reg[0]~2                                          ; LABCELL_X35_Y13_N39  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst46|counter2_reg[4]~6                                          ; LABCELL_X35_Y11_N42  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst46|counter_reset_reg[0]~1                                     ; MLABCELL_X34_Y14_N57 ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst46|counter_reset_reg[0]~2                                     ; MLABCELL_X34_Y14_N54 ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst46|idx_reg[4]~1                                               ; LABCELL_X32_Y14_N30  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst46|prev_reg[1]~0                                              ; LABCELL_X36_Y14_N45  ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst47|counter1_reg[0]~2                                          ; MLABCELL_X34_Y9_N33  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst47|counter2_reg[4]~6                                          ; LABCELL_X39_Y8_N6    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst47|counter_reset_reg[0]~1                                     ; LABCELL_X35_Y7_N57   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst47|counter_reset_reg[0]~2                                     ; LABCELL_X35_Y7_N54   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst47|idx_reg[4]~1                                               ; MLABCELL_X34_Y8_N30  ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst47|prev_reg[1]~0                                              ; LABCELL_X35_Y8_N21   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst48|counter1_reg[0]~2                                          ; LABCELL_X5_Y7_N57    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst48|counter2_reg[4]~6                                          ; LABCELL_X6_Y9_N33    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst48|counter_reset_reg[0]~1                                     ; LABCELL_X7_Y9_N51    ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst48|counter_reset_reg[0]~2                                     ; LABCELL_X7_Y9_N54    ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst48|idx_reg[4]~1                                               ; LABCELL_X6_Y9_N6     ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst48|prev_reg[1]~0                                              ; LABCELL_X5_Y9_N18    ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst49|counter1_reg[0]~2                                          ; LABCELL_X12_Y1_N21   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst49|counter2_reg[4]~6                                          ; LABCELL_X17_Y1_N57   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst49|counter_reset_reg[0]~1                                     ; LABCELL_X19_Y4_N51   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst49|counter_reset_reg[0]~2                                     ; LABCELL_X19_Y4_N54   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst49|idx_reg[4]~1                                               ; LABCELL_X17_Y4_N18   ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst49|prev_reg[1]~0                                              ; LABCELL_X17_Y4_N39   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst50|counter1_reg[0]~2                                          ; LABCELL_X5_Y3_N33    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst50|counter2_reg[4]~6                                          ; LABCELL_X5_Y3_N48    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst50|counter_reset_reg[0]~1                                     ; LABCELL_X5_Y5_N51    ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst50|counter_reset_reg[0]~2                                     ; LABCELL_X5_Y5_N54    ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst50|idx_reg[4]~1                                               ; LABCELL_X7_Y4_N54    ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst50|prev_reg[1]~0                                              ; LABCELL_X7_Y4_N15    ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst57|counter1_reg[0]~2                                          ; LABCELL_X14_Y3_N51   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst57|counter2_reg[4]~6                                          ; MLABCELL_X13_Y3_N18  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst57|counter_reset_reg[0]~1                                     ; LABCELL_X10_Y4_N51   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst57|counter_reset_reg[0]~2                                     ; LABCELL_X10_Y4_N48   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst57|idx_reg[4]~1                                               ; MLABCELL_X9_Y4_N45   ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst57|prev_reg[1]~0                                              ; MLABCELL_X13_Y4_N33  ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst58|counter1_reg[0]~2                                          ; LABCELL_X21_Y2_N18   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst58|counter2_reg[4]~6                                          ; MLABCELL_X23_Y3_N30  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst58|counter_reset_reg[0]~1                                     ; LABCELL_X20_Y2_N51   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst58|counter_reset_reg[0]~2                                     ; LABCELL_X21_Y2_N24   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst58|idx_reg[4]~1                                               ; LABCELL_X19_Y5_N54   ; 5       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst58|prev_reg[1]~0                                              ; LABCELL_X14_Y2_N48   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst59|counter1_reg[5]~2                                          ; LABCELL_X50_Y8_N42   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst59|counter2_reg[0]~6                                          ; LABCELL_X50_Y9_N39   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst59|counter_reset_reg[12]~0                                    ; LABCELL_X52_Y9_N51   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst59|counter_reset_reg[12]~1                                    ; LABCELL_X52_Y9_N54   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst59|idx_reg[5]~1                                               ; LABCELL_X48_Y8_N21   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst59|prev_reg[0]~0                                              ; LABCELL_X48_Y9_N42   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst60|counter1_reg[0]~2                                          ; LABCELL_X21_Y1_N12   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst60|counter2_reg[0]~6                                          ; LABCELL_X24_Y1_N57   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst60|counter_reset_reg[12]~0                                    ; MLABCELL_X28_Y1_N57  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst60|counter_reset_reg[12]~1                                    ; MLABCELL_X28_Y1_N54  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst60|idx_reg[5]~1                                               ; LABCELL_X24_Y1_N54   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst60|prev_reg[0]~0                                              ; LABCELL_X25_Y1_N54   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst61|counter1_reg[0]~2                                          ; LABCELL_X43_Y7_N54   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst61|counter2_reg[0]~6                                          ; LABCELL_X44_Y7_N36   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst61|counter_reset_reg[12]~0                                    ; MLABCELL_X42_Y7_N57  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst61|counter_reset_reg[12]~1                                    ; MLABCELL_X42_Y7_N51  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst61|idx_reg[5]~1                                               ; LABCELL_X44_Y7_N42   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst61|prev_reg[0]~0                                              ; MLABCELL_X45_Y8_N48  ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst62|counter1_reg[0]~2                                          ; LABCELL_X43_Y5_N12   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst62|counter2_reg[0]~6                                          ; LABCELL_X44_Y5_N12   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst62|counter_reset_reg[15]~0                                    ; LABCELL_X43_Y4_N48   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst62|counter_reset_reg[15]~2                                    ; LABCELL_X43_Y4_N57   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst62|idx_reg[4]~1                                               ; LABCELL_X41_Y5_N6    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst62|prev_reg[0]~0                                              ; LABCELL_X39_Y5_N48   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst63|counter1_reg[0]~2                                          ; MLABCELL_X34_Y3_N51  ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst63|counter2_reg[0]~6                                          ; LABCELL_X36_Y3_N39   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst63|counter_reset_reg[15]~0                                    ; LABCELL_X40_Y3_N51   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst63|counter_reset_reg[15]~2                                    ; LABCELL_X40_Y3_N6    ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst63|idx_reg[4]~1                                               ; LABCELL_X48_Y3_N33   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst63|prev_reg[0]~0                                              ; LABCELL_X35_Y3_N0    ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst64|counter1_reg[5]~1                                          ; LABCELL_X39_Y6_N36   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst64|counter2_reg[0]~9                                          ; LABCELL_X40_Y4_N12   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst64|counter_reset_reg[8]~0                                     ; LABCELL_X44_Y3_N51   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst64|counter_reset_reg[8]~1                                     ; LABCELL_X43_Y3_N51   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst64|idx_reg[4]~1                                               ; LABCELL_X39_Y4_N18   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst64|prev_reg[3]~0                                              ; MLABCELL_X37_Y4_N9   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst65|counter1_reg[0]~2                                          ; LABCELL_X40_Y1_N48   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst65|counter2_reg[0]~7                                          ; LABCELL_X41_Y1_N36   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst65|counter_reset_reg[5]~0                                     ; MLABCELL_X45_Y1_N51  ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst65|counter_reset_reg[5]~1                                     ; MLABCELL_X45_Y1_N57  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst65|curr_reg[0]~0                                              ; MLABCELL_X42_Y1_N33  ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst65|idx_reg[1]~1                                               ; MLABCELL_X42_Y1_N0   ; 9       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst66|counter1_reg[0]~2                                          ; LABCELL_X39_Y7_N6    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst66|counter2_reg[5]~6                                          ; MLABCELL_X37_Y7_N6   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst66|counter_reset_reg[8]~0                                     ; LABCELL_X36_Y1_N39   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst66|counter_reset_reg[8]~2                                     ; MLABCELL_X37_Y1_N54  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst66|idx_reg[4]~1                                               ; LABCELL_X39_Y3_N51   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst66|prev_reg[0]~0                                              ; LABCELL_X40_Y7_N24   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst67|counter1_reg[2]~1                                          ; LABCELL_X36_Y2_N18   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst67|counter2_reg[5]~8                                          ; LABCELL_X35_Y2_N9    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst67|counter_reset_reg[4]~0                                     ; LABCELL_X52_Y2_N57   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst67|counter_reset_reg[4]~1                                     ; LABCELL_X52_Y2_N48   ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst67|idx_reg[4]~1                                               ; LABCELL_X35_Y2_N0    ; 9       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst67|prev_reg[0]~0                                              ; LABCELL_X39_Y2_N18   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst68|counter1_reg[0]~1                                          ; LABCELL_X48_Y2_N24   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst68|counter2_reg[0]~7                                          ; LABCELL_X44_Y2_N45   ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst68|counter_reset_reg[6]~0                                     ; LABCELL_X47_Y2_N36   ; 16      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst68|counter_reset_reg[6]~2                                     ; MLABCELL_X49_Y2_N48  ; 16      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst68|curr_reg[2]~0                                              ; LABCELL_X43_Y2_N21   ; 10      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; WS2812B_controller:inst68|idx_reg[4]~1                                               ; LABCELL_X44_Y2_N3    ; 6       ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; clk_50                                                                               ; PIN_M9               ; 6       ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; clk_50                                                                               ; PIN_M9               ; 3601    ; Clock                                                             ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; debouncer:inst14|Selector28~0                                                        ; LABCELL_X41_Y33_N24  ; 26      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; debouncer:inst14|counter_reg[14]~0                                                   ; LABCELL_X41_Y32_N54  ; 25      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; debouncer:inst8|Selector28~0                                                         ; LABCELL_X7_Y12_N18   ; 26      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; debouncer:inst8|counter_reg[1]~0                                                     ; LABCELL_X7_Y12_N0    ; 25      ; Clock enable                                                      ; no     ; --                   ; --               ; --                        ;
; fine_clk_divN:inst100|clk_out                                                        ; FF_X23_Y8_N50        ; 483     ; Clock                                                             ; no     ; --                   ; --               ; --                        ;
; fine_clk_divN:inst100|counter_reg[2]~0                                               ; LABCELL_X24_Y8_N3    ; 25      ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
; rtl~0                                                                                ; LABCELL_X24_Y18_N36  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~1                                                                                ; LABCELL_X24_Y17_N18  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~10                                                                               ; LABCELL_X25_Y17_N27  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~11                                                                               ; LABCELL_X24_Y17_N54  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~12                                                                               ; LABCELL_X24_Y18_N45  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~13                                                                               ; LABCELL_X24_Y16_N12  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~14                                                                               ; LABCELL_X24_Y18_N39  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~15                                                                               ; LABCELL_X24_Y18_N57  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~16                                                                               ; LABCELL_X24_Y18_N42  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~17                                                                               ; LABCELL_X26_Y17_N27  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~18                                                                               ; LABCELL_X24_Y18_N54  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~19                                                                               ; LABCELL_X24_Y18_N9   ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~2                                                                                ; LABCELL_X24_Y17_N48  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~3                                                                                ; LABCELL_X24_Y17_N6   ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~4                                                                                ; LABCELL_X24_Y17_N36  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~5                                                                                ; LABCELL_X24_Y19_N51  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~6                                                                                ; LABCELL_X24_Y17_N24  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~7                                                                                ; LABCELL_X24_Y17_N30  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~8                                                                                ; LABCELL_X26_Y17_N12  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; rtl~9                                                                                ; LABCELL_X24_Y17_N12  ; 32      ; Latch enable                                                      ; no     ; --                   ; --               ; --                        ;
; sw_rst                                                                               ; PIN_U13              ; 2628    ; Async. clear, Clock enable, Latch enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sw_rst                                                                               ; PIN_U13              ; 5101    ; Async. clear                                                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sw_rst_CPU                                                                           ; PIN_V13              ; 190     ; Sync. clear                                                       ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------+----------------------+---------+-------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                       ;
+-------------------------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Name                                                              ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out ; FF_X17_Y5_N26 ; 5067    ; Global Clock         ; GCLK6            ; --                        ;
; PS2_CLK                                                           ; PIN_D3        ; 20      ; Global Clock         ; GCLK3            ; --                        ;
; clk_50                                                            ; PIN_M9        ; 3601    ; Global Clock         ; GCLK5            ; --                        ;
; sw_rst                                                            ; PIN_U13       ; 5101    ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; sw_rst~input ; 2627             ;
+--------------+------------------+


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 2           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 3           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 4           ;
+---------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                          ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; CPU:inst|ALU:inst19|Mult0~8   ; Two Independent 18x18 ; DSP_X15_Y11_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CPUTimer:inst2|Mult0~mac      ; Two Independent 18x18 ; DSP_X15_Y3_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CPU:inst|ALU:inst19|Mult0~405 ; Sum of two 18x18      ; DSP_X15_Y9_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 26,738 / 140,056 ( 19 % ) ;
; C12 interconnects            ; 1,233 / 6,048 ( 20 % )    ;
; C2 interconnects             ; 11,307 / 54,648 ( 21 % )  ;
; C4 interconnects             ; 6,768 / 25,920 ( 26 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 1,787 / 140,056 ( 1 % )   ;
; Global clocks                ; 4 / 16 ( 25 % )           ;
; Local interconnects          ; 7,621 / 36,960 ( 21 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 2,025 / 5,984 ( 34 % )    ;
; R14/C12 interconnect drivers ; 2,971 / 9,504 ( 31 % )    ;
; R3 interconnects             ; 14,032 / 60,192 ( 23 % )  ;
; R6 interconnects             ; 21,164 / 127,072 ( 17 % ) ;
; Spine clocks                 ; 14 / 120 ( 12 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 100       ; 0            ; 100       ; 0            ; 0            ; 100       ; 100       ; 0            ; 100       ; 100       ; 0            ; 90           ; 0            ; 0            ; 0            ; 0            ; 90           ; 0            ; 0            ; 0            ; 0            ; 90           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 100          ; 0         ; 100          ; 100          ; 0         ; 0         ; 100          ; 0         ; 0         ; 100          ; 10           ; 100          ; 100          ; 100          ; 100          ; 10           ; 100          ; 100          ; 100          ; 100          ; 10           ; 100          ; 100          ; 100          ; 100          ; 100          ; 100          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; FPGALED1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_H        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_I        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_J        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_K        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_L        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_M        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGALED0           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_C        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_LED[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_LED[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_LED[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_LED[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_LED[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_LED[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_LED[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_LED[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_A        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; buzzer             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_D        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp0[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_B        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_E        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp3[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_F        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp4[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp4[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp4[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp4[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp4[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp4[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp4[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp5[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp5[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp5[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp5[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp5[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp5[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; disp5[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_I        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpr_strip_G        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_H        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_D        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_E        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_B        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_C        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_A        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_F        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_J        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mmr_strip_G        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw_rst_CPU         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw_rst             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_50             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART2_data_rx      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                         ; Destination Clock(s)                                                             ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
; clk_50                                                                                                                                                                                                                                  ; CPU:inst|CPU_regN:inst|internal_reg[0],CPU:inst|CU_counter:inst25|counter_reg[0] ; 1679.6            ;
; I/O                                                                                                                                                                                                                                     ; clk_50                                                                           ; 1366.3            ;
; fine_clk_divN:inst100|clk_out                                                                                                                                                                                                           ; clk_50                                                                           ; 878.1             ;
; clk_50                                                                                                                                                                                                                                  ; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0]                                 ; 809.8             ;
; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0]                                                                                                                                                                                        ; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0]                                 ; 680.5             ;
; clk_50                                                                                                                                                                                                                                  ; clk_50                                                                           ; 541.8             ;
; clk_50,I/O                                                                                                                                                                                                                              ; clk_50                                                                           ; 397.4             ;
; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0]                                                                                                                                                                                        ; clk_50                                                                           ; 216.1             ;
; I/O                                                                                                                                                                                                                                     ; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out                ; 192.0             ;
; clk_50,CPU:inst|CPU_regN:inst|internal_reg[0],CPU:inst|CU_counter:inst25|counter_reg[0],Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out                                                                               ; clk_50                                                                           ; 93.6              ;
; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0],I/O                                                                                                                                                                                    ; clk_50                                                                           ; 90.0              ;
; clk_50                                                                                                                                                                                                                                  ; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out                ; 72.5              ;
; clk_50,CPU:inst|CPU_regN:inst|internal_reg[0],CPU:inst|CU_counter:inst25|counter_reg[0]                                                                                                                                                 ; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0]                                 ; 70.3              ;
; I/O                                                                                                                                                                                                                                     ; fine_clk_divN:inst100|clk_out                                                    ; 68.0              ;
; CPU:inst|CU_counter:inst25|counter_reg[0]                                                                                                                                                                                               ; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0]                                 ; 67.6              ;
; CPU:inst|CPU_regN:inst|internal_reg[0],CPU:inst|CU_counter:inst25|counter_reg[0]                                                                                                                                                        ; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0]                                 ; 64.8              ;
; UART:inst44|uart_controller:inst1|bsy                                                                                                                                                                                                   ; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out                ; 54.4              ;
; clk_50,Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out                                                                                                                                                                ; clk_50,CPU:inst|CU_counter:inst25|counter_reg[0]                                 ; 51.5              ;
; VGA_controller:inst6|t_ff:inst|q                                                                                                                                                                                                        ; VGA_controller:inst6|t_ff:inst|q                                                 ; 50.4              ;
; VGA_controller:inst6|t_ff:inst|q,clk_50,CPU:inst|CPU_regN:inst|internal_reg[0],CPU:inst|CU_counter:inst25|counter_reg[0],Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out,PS2controller:inst3|ps2_controller:inst1|bsy ; clk_50                                                                           ; 48.4              ;
; clk_50                                                                                                                                                                                                                                  ; fine_clk_divN:inst100|clk_out                                                    ; 48.2              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                ;
+-------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
; Source Register                                                   ; Destination Register                                                 ; Delay Added in ns ;
+-------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
; UART:inst44|bsy_detector:inst2|data_out[1]                        ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|q[1]               ; 7.503             ;
; UART:inst44|bsy_detector:inst2|data_out[2]                        ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|q[2]               ; 7.129             ;
; UART:inst44|bsy_detector:inst2|data_out[0]                        ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|q[0]               ; 6.996             ;
; sw_rst                                                            ; Memory:inst1|InstructionBuffer:inst6|intermediaryRAM:inst1|ram[0][0] ; 6.852             ;
; UART:inst44|bsy_detector:inst2|data_out[7]                        ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|q[7]               ; 6.828             ;
; UART:inst44|bsy_detector:inst2|data_out[6]                        ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|q[6]               ; 6.598             ;
; UART:inst44|bsy_detector:inst2|data_out[5]                        ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|q[5]               ; 6.502             ;
; UART:inst44|bsy_detector:inst2|data_out[3]                        ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|q[3]               ; 6.451             ;
; UART:inst44|bsy_detector:inst2|data_out[4]                        ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst11|q[4]               ; 6.434             ;
; CPU:inst|CU_counter:inst25|counter_reg[0]                         ; CPU:inst|flags_setter:inst23|N                                       ; 5.654             ;
; UART:inst44|uart_controller:inst1|bsy                             ; UART:inst44|bsy_detector:inst2|eot                                   ; 5.627             ;
; VGA_controller:inst6|clk_divN:inst15|counter[17]                  ; VGA_controller:inst6|clk_divN:inst15|counter[17]                     ; 5.498             ;
; CPU:inst|CU_counter:inst25|counter_reg[2]                         ; CPU:inst|flags_setter:inst23|N                                       ; 5.459             ;
; CPU:inst|CU_counter:inst25|counter_reg[1]                         ; CPU:inst|flags_setter:inst23|N                                       ; 5.459             ;
; CPU:inst|CU_counter:inst25|counter_reg[5]                         ; CPU:inst|flags_setter:inst23|N                                       ; 5.459             ;
; CPU:inst|CU_counter:inst25|counter_reg[3]                         ; CPU:inst|flags_setter:inst23|N                                       ; 5.459             ;
; CPU:inst|CU_counter:inst25|counter_reg[4]                         ; CPU:inst|flags_setter:inst23|N                                       ; 5.459             ;
; CPU:inst|CPU_latchN:inst13|internal_reg[12]                       ; CPU:inst|flags_setter:inst23|N                                       ; 5.448             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[15]                       ; CPU:inst|flags_setter:inst23|N                                       ; 5.233             ;
; CPU:inst|CPU_latchN:inst13|internal_reg[13]                       ; CPU:inst|flags_setter:inst23|N                                       ; 5.222             ;
; VGA_controller:inst6|t_ff:inst|q                                  ; VGA_controller:inst6|t_ff:inst|q                                     ; 5.183             ;
; UART:inst44|bsy_detector:inst2|eot                                ; Memory:inst1|InstructionBuffer:inst6|d_ffN:inst14|q[0]               ; 5.146             ;
; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out ; Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out    ; 5.130             ;
; UART:inst44|uart_clk_divN:inst|clk_out                            ; UART:inst44|uart_clk_divN:inst|clk_out                               ; 5.120             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[12]                       ; CPU:inst|flags_setter:inst23|N                                       ; 5.107             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[8]                        ; CPU:inst|flags_setter:inst23|N                                       ; 5.107             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[11]                       ; CPU:inst|flags_setter:inst23|N                                       ; 5.106             ;
; fine_clk_divN:inst100|clk_out                                     ; fine_clk_divN:inst100|clk_out                                        ; 5.096             ;
; CPU:inst|CPU_latchN:inst13|internal_reg[15]                       ; CPU:inst|flags_setter:inst23|N                                       ; 5.078             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[13]                       ; CPU:inst|flags_setter:inst23|N                                       ; 5.015             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[9]                        ; CPU:inst|flags_setter:inst23|N                                       ; 5.015             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[14]                       ; CPU:inst|flags_setter:inst23|N                                       ; 4.998             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[10]                       ; CPU:inst|flags_setter:inst23|N                                       ; 4.955             ;
; debouncer:inst14|q                                                ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|debugB[1] ; 4.940             ;
; CPU:inst|CPU_latchN:inst13|internal_reg[14]                       ; CPU:inst|flags_setter:inst23|N                                       ; 4.938             ;
; debouncer:inst8|q                                                 ; Memory:inst1|InstructionBuffer:inst6|instructionRAM:inst20|current   ; 4.832             ;
; CPU:inst|CPU_regN:inst|internal_reg[9]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[8]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[11]                           ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[0]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[5]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[1]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[4]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[7]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[3]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[2]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[10]                           ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_regN:inst|internal_reg[6]                            ; CPU:inst|CPU_regN:inst4|internal_reg[30]                             ; 4.518             ;
; CPU:inst|CPU_latchN:inst13|internal_reg[9]                        ; CPU:inst|flags_setter:inst23|N                                       ; 4.473             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst21|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.452             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst23|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.452             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst25|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.452             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst27|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.452             ;
; CPU:inst|CPU_regN:inst4|internal_reg[5]                           ; Memory:inst1|M_RAM:inst4|RAM~170                                     ; 4.414             ;
; CPU:inst|CPU_latchN:inst13|internal_reg[8]                        ; CPU:inst|flags_setter:inst23|N                                       ; 4.385             ;
; CPU:inst|CPU_regN:inst4|internal_reg[3]                           ; Memory:inst1|M_RAM:inst4|RAM~152                                     ; 4.330             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst13|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.312             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst15|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.312             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst17|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.312             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst19|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.312             ;
; CPU:inst|CPU_regN:inst4|internal_reg[31]                          ; Memory:inst1|M_RAM:inst4|RAM~378                                     ; 4.309             ;
; CPU:inst|CPU_regN:inst4|internal_reg[8]                           ; Memory:inst1|M_RAM:inst4|RAM~449                                     ; 4.309             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst5|internal_reg[11]      ; CPU:inst|flags_setter:inst23|N                                       ; 4.295             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst7|internal_reg[11]      ; CPU:inst|flags_setter:inst23|N                                       ; 4.295             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst9|internal_reg[11]      ; CPU:inst|flags_setter:inst23|N                                       ; 4.295             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst11|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.295             ;
; CPU:inst|CPU_regN:inst4|internal_reg[1]                           ; Memory:inst1|M_RAM:inst4|RAM~393                                     ; 4.274             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst21|internal_reg[28]     ; CPU:inst|flags_setter:inst23|V                                       ; 4.254             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst23|internal_reg[28]     ; CPU:inst|flags_setter:inst23|V                                       ; 4.254             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst25|internal_reg[28]     ; CPU:inst|flags_setter:inst23|V                                       ; 4.254             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst27|internal_reg[28]     ; CPU:inst|flags_setter:inst23|V                                       ; 4.254             ;
; CPU:inst|CPU_latchN:inst12|internal_reg[3]                        ; CPU:inst|flags_setter:inst23|Z                                       ; 4.200             ;
; CPU:inst|CPU_regN:inst4|internal_reg[11]                          ; Memory:inst1|M_RAM:inst4|RAM~473                                     ; 4.198             ;
; CPU:inst|CPU_regN:inst4|internal_reg[19]                          ; Memory:inst1|M_RAM:inst4|RAM~282                                     ; 4.159             ;
; CPU:inst|CPU_regN:inst4|internal_reg[7]                           ; Memory:inst1|M_RAM:inst4|RAM~186                                     ; 4.139             ;
; CPU:inst|CPU_regN:inst4|internal_reg[30]                          ; Memory:inst1|M_RAM:inst4|RAM~370                                     ; 4.127             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst29|internal_reg[11]     ; CPU:inst|flags_setter:inst23|N                                       ; 4.120             ;
; CPU:inst|CPU_regN:inst4|internal_reg[12]                          ; Memory:inst1|M_RAM:inst4|RAM~224                                     ; 4.047             ;
; CPU:inst|CPU_regN:inst4|internal_reg[25]                          ; Memory:inst1|M_RAM:inst4|RAM~585                                     ; 4.033             ;
; CPU:inst|CPU_regN:inst4|internal_reg[17]                          ; Memory:inst1|M_RAM:inst4|RAM~266                                     ; 4.022             ;
; CPU:inst|CPU_regN:inst4|internal_reg[26]                          ; Memory:inst1|M_RAM:inst4|RAM~338                                     ; 4.006             ;
; CPU:inst|CPU_regN:inst4|internal_reg[9]                           ; Memory:inst1|M_RAM:inst4|RAM~206                                     ; 3.984             ;
; CPU:inst|CPU_regN:inst4|internal_reg[2]                           ; Memory:inst1|M_RAM:inst4|RAM~150                                     ; 3.945             ;
; CPU:inst|CPU_regN:inst4|internal_reg[18]                          ; Memory:inst1|M_RAM:inst4|RAM~274                                     ; 3.935             ;
; CPU:inst|CPU_regN:inst4|internal_reg[16]                          ; Memory:inst1|M_RAM:inst4|RAM~256                                     ; 3.930             ;
; CPU:inst|CPU_latchN:inst11|internal_reg[1]                        ; CPU:inst|flags_setter:inst23|N                                       ; 3.920             ;
; CPU:inst|CPU_latchN:inst13|internal_reg[10]                       ; CPU:inst|flags_setter:inst23|N                                       ; 3.900             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst13|internal_reg[28]     ; CPU:inst|flags_setter:inst23|V                                       ; 3.884             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst15|internal_reg[28]     ; CPU:inst|flags_setter:inst23|V                                       ; 3.884             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst17|internal_reg[28]     ; CPU:inst|flags_setter:inst23|V                                       ; 3.884             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst19|internal_reg[28]     ; CPU:inst|flags_setter:inst23|V                                       ; 3.884             ;
; CPU:inst|CPU_latchN:inst13|internal_reg[11]                       ; CPU:inst|flags_setter:inst23|V                                       ; 3.884             ;
; CPU:inst|CPU_latchN:inst11|internal_reg[0]                        ; CPU:inst|flags_setter:inst23|N                                       ; 3.867             ;
; CPU:inst|CPU_regN:inst4|internal_reg[0]                           ; Memory:inst1|M_RAM:inst4|RAM~128                                     ; 3.862             ;
; CPU:inst|CPU_regN:inst4|internal_reg[10]                          ; Memory:inst1|M_RAM:inst4|RAM~465                                     ; 3.861             ;
; CPU:inst|CPU_regN:inst4|internal_reg[13]                          ; Memory:inst1|M_RAM:inst4|RAM~238                                     ; 3.850             ;
; CPU:inst|CPU_regN:inst4|internal_reg[14]                          ; Memory:inst1|M_RAM:inst4|RAM~242                                     ; 3.832             ;
; CPU:inst|CPU_regN:inst4|internal_reg[23]                          ; Memory:inst1|M_RAM:inst4|RAM~569                                     ; 3.815             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst21|internal_reg[4]      ; CPU:inst|CPU_regN:inst6|internal_reg[4]                              ; 3.802             ;
; CPU:inst|GPR_selector:inst18|CPU_regN:inst23|internal_reg[4]      ; CPU:inst|CPU_regN:inst6|internal_reg[4]                              ; 3.802             ;
+-------------------------------------------------------------------+----------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "Computer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 4 clocks (4 global)
    Info (11162): Memory:inst1|InstructionBuffer:inst6|fine_clk_divN:inst12|clk_out~CLKENA0 with 3959 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clk_50~inputCLKENA0 with 3591 fanout uses global clock CLKCTRL_G5
    Info (11162): sw_rst~inputCLKENA0 with 3977 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): PS2_CLK~inputCLKENA0 with 12 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 2 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver sw_rst~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad sw_rst is placed onto PIN_U13
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver PS2_CLK~inputCLKENA0, placed at CLKCTRL_G2
        Info (179012): Refclk input I/O pad PS2_CLK is placed onto PIN_D3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 690 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Computer.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|inst27|WideOr5  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 13 registers into blocks of type DSP block
    Extra Info (176220): Created 13 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:03:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170089): 6e+03 ns of routing delay (approximately 6.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 57% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:11
Info (11888): Total time spent on timing analysis during the Fitter is 26.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:19
Info (144001): Generated suppressed messages file C:/Users/minec/Desktop/Work/GitHub Repos/PROJ300/Firmware/Full Computer/output_files/Computer.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 7685 megabytes
    Info: Processing ended: Sat Apr 20 13:42:06 2024
    Info: Elapsed time: 00:10:28
    Info: Total CPU time (on all processors): 00:22:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/minec/Desktop/Work/GitHub Repos/PROJ300/Firmware/Full Computer/output_files/Computer.fit.smsg.


