<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(780,280)" to="(800,280)"/>
    <wire from="(890,210)" to="(890,280)"/>
    <wire from="(450,280)" to="(480,280)"/>
    <wire from="(310,230)" to="(800,230)"/>
    <wire from="(250,310)" to="(340,310)"/>
    <wire from="(370,300)" to="(410,300)"/>
    <wire from="(310,230)" to="(310,290)"/>
    <wire from="(380,280)" to="(380,320)"/>
    <wire from="(480,300)" to="(520,300)"/>
    <wire from="(620,320)" to="(730,320)"/>
    <wire from="(510,280)" to="(510,320)"/>
    <wire from="(380,320)" to="(510,320)"/>
    <wire from="(850,210)" to="(850,250)"/>
    <wire from="(730,280)" to="(740,280)"/>
    <wire from="(800,280)" to="(890,280)"/>
    <wire from="(830,210)" to="(830,240)"/>
    <wire from="(550,340)" to="(660,340)"/>
    <wire from="(250,340)" to="(440,340)"/>
    <wire from="(590,300)" to="(630,300)"/>
    <wire from="(870,210)" to="(870,260)"/>
    <wire from="(480,240)" to="(480,280)"/>
    <wire from="(620,280)" to="(630,280)"/>
    <wire from="(800,230)" to="(800,280)"/>
    <wire from="(480,240)" to="(830,240)"/>
    <wire from="(590,250)" to="(590,280)"/>
    <wire from="(550,310)" to="(550,340)"/>
    <wire from="(380,280)" to="(410,280)"/>
    <wire from="(660,340)" to="(770,340)"/>
    <wire from="(310,290)" to="(340,290)"/>
    <wire from="(250,270)" to="(380,270)"/>
    <wire from="(440,310)" to="(440,340)"/>
    <wire from="(700,260)" to="(700,280)"/>
    <wire from="(700,300)" to="(740,300)"/>
    <wire from="(480,280)" to="(480,300)"/>
    <wire from="(770,310)" to="(770,340)"/>
    <wire from="(510,320)" to="(620,320)"/>
    <wire from="(620,280)" to="(620,320)"/>
    <wire from="(560,280)" to="(590,280)"/>
    <wire from="(250,230)" to="(310,230)"/>
    <wire from="(590,250)" to="(850,250)"/>
    <wire from="(730,280)" to="(730,320)"/>
    <wire from="(380,270)" to="(380,280)"/>
    <wire from="(700,260)" to="(870,260)"/>
    <wire from="(510,280)" to="(520,280)"/>
    <wire from="(440,340)" to="(550,340)"/>
    <wire from="(670,280)" to="(700,280)"/>
    <wire from="(590,280)" to="(590,300)"/>
    <wire from="(700,280)" to="(700,300)"/>
    <wire from="(660,310)" to="(660,340)"/>
    <comp lib="0" loc="(250,270)" name="Clock"/>
    <comp lib="1" loc="(370,300)" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(830,210)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="a"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(850,210)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="b"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(870,210)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="c"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(250,230)" name="Probe"/>
    <comp lib="0" loc="(250,310)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="data"/>
    </comp>
    <comp lib="4" loc="(450,280)" name="D Flip-Flop"/>
    <comp lib="0" loc="(890,210)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="d"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="4" loc="(670,280)" name="D Flip-Flop"/>
    <comp lib="4" loc="(780,280)" name="D Flip-Flop"/>
    <comp lib="0" loc="(250,340)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="CLR"/>
    </comp>
    <comp lib="4" loc="(560,280)" name="D Flip-Flop"/>
  </circuit>
</project>
