# Nombre del archivo de simulaci√≥n
TOP_MODULE = UART_FullDuplex_tb
SIM_TOOL = iverilog
WAVE_FILE = dump.vcd

# Regla por defecto
all: compile simulate view

# 1. Compilar los archivos Verilog
compile:
	$(SIM_TOOL) -o simulation $(TOP_MODULE).v UART_FullDuplex.v

# 2. Simular y generar archivo .vcd
simulate:
	vvp simulation

# 3. Abrir GTKWave con el archivo de ondas
view:
	gtkwave $(WAVE_FILE)

# 4. Limpiar los archivos generados
clean:
	rm -f simulation $(WAVE_FILE)
