<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(320,140)" to="(330,140)"/>
    <wire from="(240,120)" to="(260,120)"/>
    <wire from="(240,200)" to="(270,200)"/>
    <wire from="(170,210)" to="(210,210)"/>
    <wire from="(110,200)" to="(150,200)"/>
    <wire from="(110,120)" to="(110,160)"/>
    <wire from="(260,130)" to="(290,130)"/>
    <wire from="(130,130)" to="(130,170)"/>
    <wire from="(110,120)" to="(210,120)"/>
    <wire from="(130,210)" to="(150,210)"/>
    <wire from="(50,150)" to="(70,150)"/>
    <wire from="(240,160)" to="(260,160)"/>
    <wire from="(260,120)" to="(260,130)"/>
    <wire from="(70,150)" to="(210,150)"/>
    <wire from="(130,210)" to="(130,220)"/>
    <wire from="(90,70)" to="(90,110)"/>
    <wire from="(260,150)" to="(260,160)"/>
    <wire from="(90,70)" to="(210,70)"/>
    <wire from="(240,80)" to="(270,80)"/>
    <wire from="(130,90)" to="(130,130)"/>
    <wire from="(50,70)" to="(90,70)"/>
    <wire from="(130,90)" to="(210,90)"/>
    <wire from="(170,130)" to="(210,130)"/>
    <wire from="(130,170)" to="(130,210)"/>
    <wire from="(130,170)" to="(210,170)"/>
    <wire from="(170,200)" to="(210,200)"/>
    <wire from="(110,80)" to="(110,120)"/>
    <wire from="(270,160)" to="(270,200)"/>
    <wire from="(70,150)" to="(70,190)"/>
    <wire from="(270,120)" to="(290,120)"/>
    <wire from="(110,80)" to="(150,80)"/>
    <wire from="(110,160)" to="(110,200)"/>
    <wire from="(270,80)" to="(270,120)"/>
    <wire from="(170,80)" to="(210,80)"/>
    <wire from="(110,160)" to="(210,160)"/>
    <wire from="(260,150)" to="(290,150)"/>
    <wire from="(70,190)" to="(210,190)"/>
    <wire from="(270,160)" to="(290,160)"/>
    <wire from="(110,200)" to="(110,220)"/>
    <wire from="(90,110)" to="(210,110)"/>
    <wire from="(130,130)" to="(150,130)"/>
    <comp lib="0" loc="(50,150)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(50,70)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(170,210)" name="NOT Gate">
      <a name="size" val="20"/>
    </comp>
    <comp lib="1" loc="(240,120)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(240,200)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(240,80)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(320,140)" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="1" loc="(170,80)" name="NOT Gate">
      <a name="size" val="20"/>
    </comp>
    <comp lib="1" loc="(240,160)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(170,130)" name="NOT Gate">
      <a name="size" val="20"/>
    </comp>
    <comp lib="0" loc="(110,220)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(330,140)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(170,200)" name="NOT Gate">
      <a name="size" val="20"/>
    </comp>
    <comp lib="0" loc="(130,220)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
