TimeQuest Timing Analyzer report for final_project
Tue Nov 22 18:15:49 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50_I'
 12. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; final_project                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 56.56 MHz ; 56.56 MHz       ; CLOCK_50_I ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 2.319 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.666 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.104 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 8.077 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                            ;
+-------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 2.319 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 17.679     ;
; 2.398 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 17.604     ;
; 2.432 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 17.560     ;
; 2.638 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 17.364     ;
; 2.694 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 17.302     ;
; 2.745 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 17.253     ;
; 2.824 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 17.178     ;
; 2.837 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 17.161     ;
; 2.858 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 17.134     ;
; 2.879 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 17.119     ;
; 2.911 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 17.087     ;
; 2.916 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 17.086     ;
; 2.946 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 17.052     ;
; 2.950 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 17.042     ;
; 2.958 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 17.044     ;
; 2.977 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 17.028     ;
; 2.978 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 17.027     ;
; 2.981 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 17.024     ;
; 2.985 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 17.020     ;
; 2.988 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 17.017     ;
; 2.992 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 17.000     ;
; 2.994 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 17.011     ;
; 2.999 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 17.006     ;
; 3.002 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 17.004     ;
; 3.025 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.977     ;
; 3.059 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.933     ;
; 3.064 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.938     ;
; 3.120 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 16.876     ;
; 3.156 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.846     ;
; 3.198 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.804     ;
; 3.212 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 16.784     ;
; 3.254 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 16.742     ;
; 3.265 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.737     ;
; 3.321 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 16.675     ;
; 3.337 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.661     ;
; 3.403 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.602     ;
; 3.404 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.601     ;
; 3.407 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.598     ;
; 3.411 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.594     ;
; 3.412 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.593     ;
; 3.414 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.591     ;
; 3.420 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.585     ;
; 3.420 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.572     ;
; 3.425 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.580     ;
; 3.428 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.578     ;
; 3.429 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.569     ;
; 3.451 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.547     ;
; 3.471 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.527     ;
; 3.485 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.517     ;
; 3.493 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.512     ;
; 3.495 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.497     ;
; 3.495 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.510     ;
; 3.496 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.509     ;
; 3.499 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.506     ;
; 3.499 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.506     ;
; 3.503 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.502     ;
; 3.506 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.499     ;
; 3.512 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.493     ;
; 3.517 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.488     ;
; 3.520 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.486     ;
; 3.530 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.472     ;
; 3.537 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.468     ;
; 3.538 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.467     ;
; 3.538 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.460     ;
; 3.541 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.464     ;
; 3.545 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.460     ;
; 3.548 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.457     ;
; 3.551 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.453     ;
; 3.554 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.451     ;
; 3.559 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.446     ;
; 3.562 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.444     ;
; 3.564 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.428     ;
; 3.580 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.425     ;
; 3.603 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.402     ;
; 3.604 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.401     ;
; 3.605 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.400     ;
; 3.608 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.397     ;
; 3.609 ; Milestone_1:M1_unit|a_IN2[10]               ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 16.341     ;
; 3.609 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.003     ; 16.341     ;
; 3.612 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.393     ;
; 3.615 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.390     ;
; 3.619 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.386     ;
; 3.621 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.384     ;
; 3.626 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.379     ;
; 3.628 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.370     ;
; 3.629 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 16.377     ;
; 3.637 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.368     ;
; 3.637 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.368     ;
; 3.645 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.360     ;
; 3.650 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 16.344     ;
; 3.651 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.354     ;
; 3.677 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.328     ;
; 3.690 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.044      ; 16.307     ;
; 3.697 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.301     ;
; 3.707 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.295     ;
; 3.741 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.251     ;
; 3.750 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 16.255     ;
; 3.768 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[24] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.045      ; 16.230     ;
; 3.768 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 16.236     ;
; 3.770 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.049      ; 16.232     ;
+-------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.666 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.285      ; 2.655      ;
; 2.666 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.285      ; 2.655      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[3]                                              ; Milestone_1:M1_unit|M1_state[3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lead_in_begin                                                                ; lead_in_begin                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[0]                                              ; Milestone_1:M1_unit|M1_state[0]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[4]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[1]                                              ; Milestone_1:M1_unit|M1_state[1]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|data_req_flag                                            ; Milestone_1:M1_unit|data_req_flag                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|UV_byte_flag                                             ; Milestone_1:M1_unit|UV_byte_flag                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|SRAM_we_n                                                ; Milestone_1:M1_unit|SRAM_we_n                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9                                   ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6                                   ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_green[7]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.525 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Milestone_1:M1_unit|write_address[10]                                        ; Milestone_1:M1_unit|SRAM_address[10]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[2]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; Milestone_1:M1_unit|V_sram_address[2]                                        ; Milestone_1:M1_unit|SRAM_address[2]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; Milestone_1:M1_unit|V_sram_address[4]                                        ; Milestone_1:M1_unit|SRAM_address[4]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.536 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.543 ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                                  ; Milestone_1:M1_unit|U_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; Milestone_1:M1_unit|V_sram_address[8]                                        ; Milestone_1:M1_unit|SRAM_address[8]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.809      ;
; 0.546 ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]                                  ; Milestone_1:M1_unit|U_data[1]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.813      ;
; 0.565 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.831      ;
; 0.576 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.842      ;
; 0.581 ; Milestone_1:M1_unit|M1_state[0]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.847      ;
; 0.588 ; top_state[0]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.854      ;
; 0.589 ; top_state[0]                                                                 ; lead_in_begin                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.855      ;
; 0.592 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.858      ;
; 0.595 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.861      ;
; 0.600 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.866      ;
; 0.601 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.867      ;
; 0.649 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.915      ;
; 0.650 ; VGA_SRAM_interface:VGA_unit|VGA_green[9]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.916      ;
; 0.653 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.919      ;
; 0.656 ; Milestone_1:M1_unit|U_sram_address[17]                                       ; Milestone_1:M1_unit|SRAM_address[17]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.922      ;
; 0.660 ; Milestone_1:M1_unit|VR[1][3]                                                 ; Milestone_1:M1_unit|VR[2][3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.004      ; 0.930      ;
; 0.664 ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]                                  ; Milestone_1:M1_unit|U_data[5]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; Milestone_1:M1_unit|V_data[8]                                                ; Milestone_1:M1_unit|V_data_buff[8]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.931      ;
; 0.667 ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; Milestone_1:M1_unit|V_sram_address[5]                                        ; Milestone_1:M1_unit|SRAM_address[5]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.671 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.937      ;
; 0.671 ; Milestone_1:M1_unit|U_sram_address[3]                                        ; Milestone_1:M1_unit|SRAM_address[3]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.937      ;
; 0.671 ; Milestone_1:M1_unit|U_sram_address[11]                                       ; Milestone_1:M1_unit|SRAM_address[11]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.937      ;
; 0.671 ; Milestone_1:M1_unit|U_sram_address[13]                                       ; Milestone_1:M1_unit|SRAM_address[13]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.938      ;
; 0.672 ; Milestone_1:M1_unit|U_sram_address[1]                                        ; Milestone_1:M1_unit|SRAM_address[1]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.938      ;
; 0.689 ; SRAM_Controller:SRAM_unit|SRAM_read_data[0]                                  ; Milestone_1:M1_unit|U_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.955      ;
; 0.692 ; Milestone_1:M1_unit|VR[1][6]                                                 ; Milestone_1:M1_unit|VR[2][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.004      ; 0.962      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.104 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.285      ; 2.655      ;
; 7.104 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.285      ; 2.655      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[4]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[4]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_3  ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.028 ; 4.028 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.028 ; 4.028 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.701 ; 4.701 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.585 ; 4.585 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.688 ; 4.688 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.617 ; 4.617 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.611 ; 4.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.644 ; 4.644 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.841 ; 4.841 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.638 ; 4.638 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 5.934 ; 5.934 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 3.051 ; 3.051 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 5.934 ; 5.934 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 7.691 ; 7.691 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.334 ; 2.334 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -3.798 ; -3.798 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -3.798 ; -3.798 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -4.132 ; -4.132 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -4.389 ; -4.389 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -4.471 ; -4.471 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.407 ; -4.407 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.404 ; -4.404 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -4.435 ; -4.435 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -4.355 ; -4.355 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -4.458 ; -4.458 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -4.387 ; -4.387 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -4.977 ; -4.977 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -4.381 ; -4.381 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -4.413 ; -4.413 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -4.414 ; -4.414 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -4.611 ; -4.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -4.408 ; -4.408 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -4.504 ; -4.504 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -4.132 ; -4.132 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -1.490 ; -1.490 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -1.490 ; -1.490 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -5.190 ; -5.190 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -4.202 ; -4.202 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.104 ; -2.104 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 15.453 ; 15.453 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.895  ; 9.895  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.500  ; 9.500  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.269  ; 9.269  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 10.270 ; 10.270 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.331  ; 9.331  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.310  ; 9.310  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 15.453 ; 15.453 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 13.132 ; 13.132 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 12.869 ; 12.869 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 12.841 ; 12.841 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 12.850 ; 12.850 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 13.116 ; 13.116 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 13.124 ; 13.124 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 13.100 ; 13.100 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 13.132 ; 13.132 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 15.473 ; 15.473 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 14.138 ; 14.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 15.382 ; 15.382 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 13.801 ; 13.801 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 14.634 ; 14.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 14.973 ; 14.973 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 14.056 ; 14.056 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 15.473 ; 15.473 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 15.012 ; 15.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 14.578 ; 14.578 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 14.111 ; 14.111 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 15.012 ; 15.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 14.659 ; 14.659 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 14.497 ; 14.497 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 14.345 ; 14.345 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 14.528 ; 14.528 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 16.413 ; 16.413 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 16.076 ; 16.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 14.695 ; 14.695 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 16.413 ; 16.413 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 14.911 ; 14.911 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 14.880 ; 14.880 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 15.048 ; 15.048 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.765 ; 10.765 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 10.534 ; 10.534 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.886  ; 9.886  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 10.380 ; 10.380 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 10.765 ; 10.765 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 10.502 ; 10.502 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.745 ; 10.745 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.144  ; 9.144  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 11.650 ; 11.650 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 10.185 ; 10.185 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 11.013 ; 11.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 11.650 ; 11.650 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 10.159 ; 10.159 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 10.847 ; 10.847 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 10.170 ; 10.170 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 11.008 ; 11.008 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 11.588 ; 11.588 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.503 ; 10.503 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 11.588 ; 11.588 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.569 ; 10.569 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.799 ; 10.799 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 10.297 ; 10.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 10.049 ; 10.049 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.817 ; 10.817 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.234 ; 10.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.138 ; 10.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.941  ; 9.941  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.138 ; 10.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.234 ; 10.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.591  ; 9.591  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.590  ; 9.590  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.570  ; 9.570  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.625  ; 9.625  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 9.356  ; 9.356  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.164  ; 9.164  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 9.496  ; 9.496  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 9.625  ; 9.625  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.764  ; 8.764  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.763  ; 8.763  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.341  ; 8.341  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.756  ; 8.756  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.778  ; 8.778  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.245  ; 8.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.282  ; 8.282  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.607  ; 8.607  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.534  ; 8.534  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.551  ; 8.551  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.516  ; 8.516  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.661  ; 8.661  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.102  ; 8.102  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 9.223  ; 9.223  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.135  ; 9.135  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.774  ; 8.774  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.325  ; 8.325  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 9.099  ; 9.099  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.859  ; 8.859  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.860  ; 8.860  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.885  ; 8.885  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.921  ; 8.921  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.652  ; 8.652  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.660  ; 8.660  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.644  ; 8.644  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 9.223  ; 9.223  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.659  ; 8.659  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.389  ; 8.389  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.605  ; 8.605  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.380  ; 8.380  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.861  ; 8.861  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.539  ; 8.539  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.691  ; 7.691  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.229  ; 7.229  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.208  ; 7.208  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.224  ; 7.224  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.431  ; 7.431  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.528  ; 7.528  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.475  ; 7.475  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.691  ; 7.691  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.689  ; 7.689  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.237  ; 7.237  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.230  ; 7.230  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.237  ; 7.237  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.990  ; 6.990  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.013  ; 7.013  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.009  ; 7.009  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.192  ; 7.192  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.989  ; 6.989  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.212  ; 7.212  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.732  ; 7.732  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.473  ; 7.473  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.441  ; 7.441  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.468  ; 7.468  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.207  ; 7.207  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.220  ; 7.220  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.205  ; 7.205  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.227  ; 7.227  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.198  ; 7.198  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.197  ; 7.197  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.478  ; 7.478  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.715  ; 5.715  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.715  ; 5.715  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 9.269  ; 9.269  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.895  ; 9.895  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.500  ; 9.500  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.269  ; 9.269  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 10.270 ; 10.270 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.331  ; 9.331  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.310  ; 9.310  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 10.447 ; 10.447 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 9.060  ; 9.060  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.103  ; 9.103  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.060  ; 9.060  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 9.072  ; 9.072  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.331  ; 9.331  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.348  ; 9.348  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.325  ; 9.325  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.353  ; 9.353  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 9.701  ; 9.701  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.016 ; 10.016 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 11.261 ; 11.261 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 9.701  ; 9.701  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.523 ; 10.523 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 10.861 ; 10.861 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 9.930  ; 9.930  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 11.357 ; 11.357 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 10.686 ; 10.686 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.162 ; 11.162 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 10.686 ; 10.686 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 11.622 ; 11.622 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 11.231 ; 11.231 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 11.069 ; 11.069 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.923 ; 10.923 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 11.101 ; 11.101 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 9.375  ; 9.375  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 11.879 ; 11.879 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 10.461 ; 10.461 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 12.216 ; 12.216 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.783  ; 9.783  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 10.609 ; 10.609 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 9.375  ; 9.375  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.685  ; 8.685  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.125  ; 9.125  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.424  ; 9.424  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 9.254  ; 9.254  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 10.312 ; 10.312 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 10.051 ; 10.051 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.294 ; 10.294 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.685  ; 8.685  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.723  ; 8.723  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.723  ; 8.723  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 9.282  ; 9.282  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 9.911  ; 9.911  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 9.227  ; 9.227  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 9.682  ; 9.682  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 9.004  ; 9.004  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 9.837  ; 9.837  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 8.961  ; 8.961  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.404  ; 9.404  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 10.492 ; 10.492 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.482  ; 9.482  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.698  ; 9.698  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.209  ; 9.209  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 8.961  ; 8.961  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.729  ; 9.729  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.629  ; 8.629  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.209  ; 9.209  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 8.999  ; 8.999  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.200  ; 9.200  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.306  ; 9.306  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 8.646  ; 8.646  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 8.647  ; 8.647  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 8.629  ; 8.629  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.102  ; 8.102  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 9.356  ; 9.356  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.164  ; 9.164  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 9.496  ; 9.496  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 9.625  ; 9.625  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.764  ; 8.764  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.763  ; 8.763  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.341  ; 8.341  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.756  ; 8.756  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.778  ; 8.778  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.245  ; 8.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.282  ; 8.282  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.607  ; 8.607  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.534  ; 8.534  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.551  ; 8.551  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.516  ; 8.516  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.661  ; 8.661  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.102  ; 8.102  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.325  ; 8.325  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.135  ; 9.135  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.774  ; 8.774  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.325  ; 8.325  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 9.099  ; 9.099  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.859  ; 8.859  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.860  ; 8.860  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.885  ; 8.885  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.921  ; 8.921  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.652  ; 8.652  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.660  ; 8.660  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.644  ; 8.644  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 9.223  ; 9.223  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.659  ; 8.659  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.389  ; 8.389  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.605  ; 8.605  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.380  ; 8.380  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.861  ; 8.861  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.354  ; 8.354  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.208  ; 7.208  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.229  ; 7.229  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.208  ; 7.208  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.224  ; 7.224  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.431  ; 7.431  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.528  ; 7.528  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.475  ; 7.475  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.691  ; 7.691  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.689  ; 7.689  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 6.989  ; 6.989  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.230  ; 7.230  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.237  ; 7.237  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.990  ; 6.990  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.013  ; 7.013  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.009  ; 7.009  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.192  ; 7.192  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.989  ; 6.989  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.212  ; 7.212  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.732  ; 7.732  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.197  ; 7.197  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.473  ; 7.473  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.441  ; 7.441  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.468  ; 7.468  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.207  ; 7.207  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.220  ; 7.220  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.205  ; 7.205  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.227  ; 7.227  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.198  ; 7.198  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.197  ; 7.197  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.478  ; 7.478  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.715  ; 5.715  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.715  ; 5.715  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 12.434 ; 12.434 ;    ;
+--------------+----------------+----+--------+--------+----+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 12.434 ; 12.434 ;    ;
+--------------+----------------+----+--------+--------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.836 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.307 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.317 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.856 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.836 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.320 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.385 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.385 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.375 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.601 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.601 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.612 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.612 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.602 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.602 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.820 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.820 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.836 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.307 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.317 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.856 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.836 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.320 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.385 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.385 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.375 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.601 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.601 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.612 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.612 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.602 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.602 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.820 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.820 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.836     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.307     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.317     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.856     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.836     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.320     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.385     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.385     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.375     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.601     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.601     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.612     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.612     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.602     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.602     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.820     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.820     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.836     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.307     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.317     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.856     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.836     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.320     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.385     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.385     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.375     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.601     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.601     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.612     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.612     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.602     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.602     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 8.820     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 8.820     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.677  ; 0.000         ;
; CLOCK_50_I                                               ; 13.009 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.203 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.981 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.677 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.040      ; 1.395      ;
; 3.677 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.040      ; 1.395      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                             ;
+--------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 13.009 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 7.014      ;
; 13.065 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 6.953      ;
; 13.093 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.933      ;
; 13.191 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 6.830      ;
; 13.197 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.829      ;
; 13.199 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.829      ;
; 13.200 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.828      ;
; 13.208 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.815      ;
; 13.252 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.771      ;
; 13.264 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 6.754      ;
; 13.273 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.750      ;
; 13.277 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.751      ;
; 13.292 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.734      ;
; 13.293 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.735      ;
; 13.297 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.726      ;
; 13.299 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.729      ;
; 13.305 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.718      ;
; 13.306 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.722      ;
; 13.308 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 6.710      ;
; 13.311 ; Milestone_1:M1_unit|U_MAC[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.718      ;
; 13.327 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.701      ;
; 13.329 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 6.689      ;
; 13.336 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.690      ;
; 13.355 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.675      ;
; 13.357 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.669      ;
; 13.361 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 6.657      ;
; 13.389 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.637      ;
; 13.390 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 6.631      ;
; 13.396 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.630      ;
; 13.398 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.630      ;
; 13.399 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.629      ;
; 13.412 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.615      ;
; 13.415 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.612      ;
; 13.434 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 6.587      ;
; 13.440 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.586      ;
; 13.442 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.586      ;
; 13.443 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.585      ;
; 13.455 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 6.566      ;
; 13.461 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.565      ;
; 13.463 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.565      ;
; 13.464 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.564      ;
; 13.467 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.559      ;
; 13.476 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.552      ;
; 13.487 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 6.534      ;
; 13.490 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.537      ;
; 13.492 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.536      ;
; 13.493 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.533      ;
; 13.495 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.533      ;
; 13.496 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.527      ;
; 13.496 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.532      ;
; 13.497 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.526      ;
; 13.498 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.530      ;
; 13.505 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.523      ;
; 13.507 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.520      ;
; 13.510 ; Milestone_1:M1_unit|U_MAC[3]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.519      ;
; 13.520 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.508      ;
; 13.525 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.504      ;
; 13.526 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.502      ;
; 13.536 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.492      ;
; 13.540 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.483      ;
; 13.541 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.487      ;
; 13.542 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.486      ;
; 13.549 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.479      ;
; 13.550 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.479      ;
; 13.550 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.477      ;
; 13.553 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 6.465      ;
; 13.554 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.476      ;
; 13.554 ; Milestone_1:M1_unit|U_MAC[3]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.475      ;
; 13.557 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.471      ;
; 13.561 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.462      ;
; 13.563 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.465      ;
; 13.570 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.458      ;
; 13.570 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.458      ;
; 13.573 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.455      ;
; 13.575 ; Milestone_1:M1_unit|U_MAC[3]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.454      ;
; 13.581 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[26] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.051      ; 6.445      ;
; 13.584 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 6.434      ;
; 13.588 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.441      ;
; 13.589 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.439      ;
; 13.591 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.437      ;
; 13.593 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.430      ;
; 13.595 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.433      ;
; 13.598 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.432      ;
; 13.602 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.426      ;
; 13.606 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.423      ;
; 13.607 ; Milestone_1:M1_unit|U_MAC[3]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.054      ; 6.422      ;
; 13.611 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.416      ;
; 13.614 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[30] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.413      ;
; 13.619 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[28] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.411      ;
; 13.622 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.043      ; 6.396      ;
; 13.623 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.053      ; 6.405      ;
; 13.624 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.393      ;
; 13.627 ; Milestone_1:M1_unit|c_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.400      ;
; 13.647 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2   ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.046      ; 6.374      ;
; 13.650 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[23] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.373      ;
; 13.651 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ; Milestone_1:M1_unit|c_IN2[27] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 6.379      ;
; 13.653 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ; Milestone_1:M1_unit|c_IN2[25] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.048      ; 6.370      ;
; 13.654 ; Milestone_1:M1_unit|c_IN2[6]                ; Milestone_1:M1_unit|c_IN2[31] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.373      ;
; 13.655 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.372      ;
; 13.658 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[29] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.052      ; 6.369      ;
+--------+---------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[3]                                              ; Milestone_1:M1_unit|M1_state[3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lead_in_begin                                                                ; lead_in_begin                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[0]                                              ; Milestone_1:M1_unit|M1_state[0]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[4]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[1]                                              ; Milestone_1:M1_unit|M1_state[1]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|data_req_flag                                            ; Milestone_1:M1_unit|data_req_flag                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~16                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|UV_byte_flag                                             ; Milestone_1:M1_unit|UV_byte_flag                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|SRAM_we_n                                                ; Milestone_1:M1_unit|SRAM_we_n                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9                                   ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6                                   ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[1]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_green[5]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[5] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[6] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_red[8]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_green[7]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|write_address[10]                                        ; Milestone_1:M1_unit|SRAM_address[10]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[5]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[5]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[2]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[2]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Milestone_1:M1_unit|V_sram_address[2]                                        ; Milestone_1:M1_unit|SRAM_address[2]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Milestone_1:M1_unit|V_sram_address[4]                                        ; Milestone_1:M1_unit|SRAM_address[4]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; SRAM_Controller:SRAM_unit|SRAM_read_data[3]                                  ; Milestone_1:M1_unit|U_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; SRAM_Controller:SRAM_unit|SRAM_read_data[1]                                  ; Milestone_1:M1_unit|U_data[1]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; Milestone_1:M1_unit|V_sram_address[8]                                        ; Milestone_1:M1_unit|SRAM_address[8]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.262 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.414      ;
; 0.271 ; Milestone_1:M1_unit|M1_state[0]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.423      ;
; 0.272 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.424      ;
; 0.274 ; top_state[0]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.426      ;
; 0.276 ; top_state[0]                                                                 ; lead_in_begin                                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.428      ;
; 0.278 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.430      ;
; 0.281 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.433      ;
; 0.287 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.439      ;
; 0.288 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; Milestone_1:M1_unit|U_sram_address[17]                                       ; Milestone_1:M1_unit|SRAM_address[17]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.443      ;
; 0.298 ; Milestone_1:M1_unit|V_sram_address[5]                                        ; Milestone_1:M1_unit|SRAM_address[5]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.450      ;
; 0.300 ; Milestone_1:M1_unit|U_sram_address[13]                                       ; Milestone_1:M1_unit|SRAM_address[13]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.452      ;
; 0.301 ; Milestone_1:M1_unit|U_sram_address[3]                                        ; Milestone_1:M1_unit|SRAM_address[3]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.453      ;
; 0.301 ; Milestone_1:M1_unit|U_sram_address[11]                                       ; Milestone_1:M1_unit|SRAM_address[11]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.453      ;
; 0.302 ; Milestone_1:M1_unit|U_sram_address[1]                                        ; Milestone_1:M1_unit|SRAM_address[1]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.454      ;
; 0.311 ; Milestone_1:M1_unit|VR[1][3]                                                 ; Milestone_1:M1_unit|VR[2][3]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.464      ;
; 0.313 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.465      ;
; 0.314 ; VGA_SRAM_interface:VGA_unit|VGA_green[9]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.466      ;
; 0.315 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[0]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.467      ;
; 0.315 ; Milestone_1:M1_unit|VR[1][6]                                                 ; Milestone_1:M1_unit|VR[2][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.468      ;
; 0.317 ; top_state[1]                                                                 ; UART_rx_enable                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.469      ;
; 0.320 ; top_state[1]                                                                 ; UART_rx_initialize                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[1]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[9]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.473      ;
; 0.323 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.475      ;
; 0.326 ; SRAM_Controller:SRAM_unit|SRAM_read_data[5]                                  ; Milestone_1:M1_unit|U_data[5]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; Milestone_1:M1_unit|V_data[8]                                                ; Milestone_1:M1_unit|V_data_buff[8]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; Milestone_1:M1_unit|VR[1][0]                                                 ; Milestone_1:M1_unit|VR[2][0]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.479      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.203 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.040      ; 1.395      ;
; 6.203 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.040      ; 1.395      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[4]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN1[4]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_3  ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.181 ; 2.181 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.181 ; 2.181 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.884 ; 2.884 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.540 ; 2.540 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.579 ; 2.579 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.535 ; 2.535 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.525 ; 2.525 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.524 ; 2.524 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.474 ; 2.474 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.543 ; 2.543 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.487 ; 2.487 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.884 ; 2.884 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.519 ; 2.519 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.547 ; 2.547 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.533 ; 2.533 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.665 ; 2.665 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.526 ; 2.526 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.589 ; 2.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.354 ; 2.354 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 3.152 ; 3.152 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 1.232 ; 1.232 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 3.152 ; 3.152 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 4.038 ; 4.038 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.323 ; 1.323 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.061 ; -2.061 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.061 ; -2.061 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.234 ; -2.234 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.420 ; -2.420 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.459 ; -2.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.415 ; -2.415 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.405 ; -2.405 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.404 ; -2.404 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.354 ; -2.354 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.423 ; -2.423 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.367 ; -2.367 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.764 ; -2.764 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.399 ; -2.399 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.427 ; -2.427 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.413 ; -2.413 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.545 ; -2.545 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.406 ; -2.406 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.469 ; -2.469 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.234 ; -2.234 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.425 ; -0.425 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.425 ; -0.425 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.783 ; -2.783 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.332 ; -2.332 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.203 ; -1.203 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 8.202 ; 8.202 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.747 ; 5.747 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.532 ; 5.532 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.293 ; 5.293 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.922 ; 5.922 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.344 ; 5.344 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.329 ; 5.329 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 8.202 ; 8.202 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 7.143 ; 7.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 7.029 ; 7.029 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 6.988 ; 6.988 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 7.003 ; 7.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 7.136 ; 7.136 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 7.143 ; 7.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 7.133 ; 7.133 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 7.140 ; 7.140 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 8.238 ; 8.238 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 7.669 ; 7.669 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.148 ; 8.148 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 7.457 ; 7.457 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 7.789 ; 7.789 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 7.940 ; 7.940 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 7.566 ; 7.566 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 8.238 ; 8.238 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 8.079 ; 8.079 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 7.770 ; 7.770 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 7.555 ; 7.555 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 8.079 ; 8.079 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 7.985 ; 7.985 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 7.724 ; 7.724 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 7.667 ; 7.667 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 7.729 ; 7.729 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 8.745 ; 8.745 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 8.577 ; 8.577 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 7.854 ; 7.854 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 8.745 ; 8.745 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 7.925 ; 7.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 7.876 ; 7.876 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 7.977 ; 7.977 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 5.921 ; 5.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.828 ; 5.828 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.511 ; 5.511 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.773 ; 5.773 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.920 ; 5.920 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.831 ; 5.831 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.921 ; 5.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.213 ; 5.213 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 6.487 ; 6.487 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.730 ; 5.730 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 6.024 ; 6.024 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 6.487 ; 6.487 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 5.704 ; 5.704 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.961 ; 5.961 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.698 ; 5.698 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 6.065 ; 6.065 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 6.443 ; 6.443 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.841 ; 5.841 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 6.443 ; 6.443 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.849 ; 5.849 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.922 ; 5.922 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.721 ; 5.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.604 ; 5.604 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.955 ; 5.955 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.708 ; 5.708 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.679 ; 5.679 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.629 ; 5.629 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.664 ; 5.664 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.708 ; 5.708 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.438 ; 5.438 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.463 ; 5.463 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.456 ; 5.456 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.627 ; 5.627 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.362 ; 5.362 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.310 ; 5.310 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.577 ; 5.577 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.627 ; 5.627 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.066 ; 5.066 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.074 ; 5.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.929 ; 4.929 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.057 ; 5.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.074 ; 5.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.860 ; 4.860 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.009 ; 5.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.006 ; 5.006 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.966 ; 4.966 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.944 ; 4.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.035 ; 5.035 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.808 ; 4.808 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.627 ; 4.627 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 5.392 ; 5.392 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.264 ; 5.264 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.160 ; 5.160 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.263 ; 5.263 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 5.121 ; 5.121 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 5.120 ; 5.120 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 5.141 ; 5.141 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.286 ; 5.286 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.069 ; 5.069 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 5.039 ; 5.039 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 5.392 ; 5.392 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 5.048 ; 5.048 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.948 ; 4.948 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 5.007 ; 5.007 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.907 ; 4.907 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.627 ; 4.627 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.181 ; 5.181 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.938 ; 4.938 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.351 ; 4.351 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.338 ; 4.338 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.517 ; 4.517 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.560 ; 4.560 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.537 ; 3.537 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.245 ; 4.245 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.259 ; 4.259 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.318 ; 4.318 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.596 ; 4.596 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.443 ; 4.443 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.461 ; 4.461 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.354 ; 4.354 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.329 ; 4.329 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.537 ; 3.537 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.172 ; 3.172 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.172 ; 3.172 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.293 ; 5.293 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.747 ; 5.747 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.532 ; 5.532 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.293 ; 5.293 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.922 ; 5.922 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.344 ; 5.344 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.329 ; 5.329 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.834 ; 5.834 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.211 ; 5.211 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.181 ; 5.181 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.311 ; 5.311 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.328 ; 5.328 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.313 ; 5.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.322 ; 5.322 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.480 ; 5.480 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.688 ; 5.688 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 6.172 ; 6.172 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.480 ; 5.480 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.822 ; 5.822 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.971 ; 5.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.585 ; 5.585 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 6.271 ; 6.271 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.893 ; 5.893 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.114 ; 6.114 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.893 ; 5.893 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 6.427 ; 6.427 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.323 ; 6.323 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 6.055 ; 6.055 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 6.003 ; 6.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 6.068 ; 6.068 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.322 ; 5.322 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 6.551 ; 6.551 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.830 ; 5.830 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 6.719 ; 6.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.520 ; 5.520 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.852 ; 5.852 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.322 ; 5.322 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.234 ; 5.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.345 ; 5.345 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.308 ; 5.308 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.703 ; 5.703 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.618 ; 5.618 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.707 ; 5.707 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 5.274 ; 5.274 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 5.713 ; 5.713 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 5.309 ; 5.309 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.409 ; 5.409 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.146 ; 5.146 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 5.511 ; 5.511 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.113 ; 5.113 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.334 ; 5.334 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.945 ; 5.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.354 ; 5.354 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.417 ; 5.417 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.227 ; 5.227 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.113 ; 5.113 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.464 ; 5.464 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.965 ; 4.965 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.223 ; 5.223 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.161 ; 5.161 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.199 ; 5.199 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.251 ; 5.251 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.965 ; 4.965 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 4.990 ; 4.990 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 4.983 ; 4.983 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.362 ; 5.362 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.310 ; 5.310 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.577 ; 5.577 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.627 ; 5.627 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.066 ; 5.066 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.074 ; 5.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.929 ; 4.929 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.057 ; 5.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.074 ; 5.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.860 ; 4.860 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.009 ; 5.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.006 ; 5.006 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.966 ; 4.966 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.944 ; 4.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.035 ; 5.035 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.808 ; 4.808 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.627 ; 4.627 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.264 ; 5.264 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.160 ; 5.160 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.263 ; 5.263 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 5.121 ; 5.121 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 5.120 ; 5.120 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 5.141 ; 5.141 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.286 ; 5.286 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.069 ; 5.069 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 5.039 ; 5.039 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 5.392 ; 5.392 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 5.048 ; 5.048 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.948 ; 4.948 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 5.007 ; 5.007 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.907 ; 4.907 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.627 ; 4.627 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.181 ; 5.181 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.862 ; 4.862 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.338 ; 4.338 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.351 ; 4.351 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.338 ; 4.338 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.517 ; 4.517 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.560 ; 4.560 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.537 ; 3.537 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.245 ; 4.245 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.259 ; 4.259 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.318 ; 4.318 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.596 ; 4.596 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.443 ; 4.443 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.461 ; 4.461 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.354 ; 4.354 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.329 ; 4.329 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.537 ; 3.537 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.172 ; 3.172 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.172 ; 3.172 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 7.061 ; 7.061 ;    ;
+--------------+----------------+----+-------+-------+----+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 7.061 ; 7.061 ;    ;
+--------------+----------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.688 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.903 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.913 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.708 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.688 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.900 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.934 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 5.059 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 5.059 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 5.139 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 5.139 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.688 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.903 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.913 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.708 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.688 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.900 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.944 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.934 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 5.059 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 5.059 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 5.049 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 5.139 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 5.139 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.688     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.903     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.913     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.708     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.688     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.900     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.934     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 5.059     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 5.059     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 5.139     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 5.139     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.688     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.903     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.913     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.708     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.688     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.900     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.944     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.934     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 5.059     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 5.059     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 5.049     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 5.139     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 5.139     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 2.319 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 2.319 ; 0.215 ; N/A      ; N/A     ; 7.981               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.666 ; 6.203 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.028 ; 4.028 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.028 ; 4.028 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.619 ; 4.619 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.701 ; 4.701 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.637 ; 4.637 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.585 ; 4.585 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.688 ; 4.688 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.617 ; 4.617 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 5.207 ; 5.207 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.611 ; 4.611 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.644 ; 4.644 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.841 ; 4.841 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.638 ; 4.638 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.362 ; 4.362 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 5.934 ; 5.934 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 3.051 ; 3.051 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 5.934 ; 5.934 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 7.691 ; 7.691 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.334 ; 2.334 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.061 ; -2.061 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.061 ; -2.061 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.234 ; -2.234 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.420 ; -2.420 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.459 ; -2.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.415 ; -2.415 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.405 ; -2.405 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.404 ; -2.404 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.354 ; -2.354 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.423 ; -2.423 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.367 ; -2.367 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.764 ; -2.764 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.399 ; -2.399 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.427 ; -2.427 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.413 ; -2.413 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.545 ; -2.545 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.406 ; -2.406 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.469 ; -2.469 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.234 ; -2.234 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.425 ; -0.425 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.425 ; -0.425 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.783 ; -2.783 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.332 ; -2.332 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.203 ; -1.203 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 15.453 ; 15.453 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.895  ; 9.895  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.500  ; 9.500  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.269  ; 9.269  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 10.270 ; 10.270 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.331  ; 9.331  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 9.310  ; 9.310  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 15.453 ; 15.453 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 13.132 ; 13.132 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 12.869 ; 12.869 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 12.841 ; 12.841 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 12.850 ; 12.850 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 13.116 ; 13.116 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 13.124 ; 13.124 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 13.100 ; 13.100 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 13.132 ; 13.132 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 15.473 ; 15.473 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 14.138 ; 14.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 15.382 ; 15.382 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 13.801 ; 13.801 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 14.634 ; 14.634 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 14.973 ; 14.973 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 14.056 ; 14.056 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 15.473 ; 15.473 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 15.012 ; 15.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 14.578 ; 14.578 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 14.111 ; 14.111 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 15.012 ; 15.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 14.659 ; 14.659 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 14.497 ; 14.497 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 14.345 ; 14.345 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 14.528 ; 14.528 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 16.413 ; 16.413 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 16.076 ; 16.076 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 14.695 ; 14.695 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 16.413 ; 16.413 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 14.911 ; 14.911 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 14.880 ; 14.880 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 15.048 ; 15.048 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.765 ; 10.765 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 10.534 ; 10.534 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.886  ; 9.886  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 10.380 ; 10.380 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 10.765 ; 10.765 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 10.502 ; 10.502 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.745 ; 10.745 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.144  ; 9.144  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 11.650 ; 11.650 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 10.185 ; 10.185 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 11.013 ; 11.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 11.650 ; 11.650 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 10.159 ; 10.159 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 10.847 ; 10.847 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 10.170 ; 10.170 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 11.008 ; 11.008 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 11.588 ; 11.588 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.503 ; 10.503 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 11.588 ; 11.588 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.569 ; 10.569 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.799 ; 10.799 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 10.297 ; 10.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 10.049 ; 10.049 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.817 ; 10.817 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.234 ; 10.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.138 ; 10.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.941  ; 9.941  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.138 ; 10.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.234 ; 10.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.591  ; 9.591  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.590  ; 9.590  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.570  ; 9.570  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.625  ; 9.625  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 9.356  ; 9.356  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.164  ; 9.164  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 9.496  ; 9.496  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 9.625  ; 9.625  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.764  ; 8.764  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.132  ; 8.132  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.763  ; 8.763  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.341  ; 8.341  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 8.756  ; 8.756  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.778  ; 8.778  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.245  ; 8.245  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.282  ; 8.282  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.607  ; 8.607  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.534  ; 8.534  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.551  ; 8.551  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.516  ; 8.516  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.661  ; 8.661  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.102  ; 8.102  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 9.223  ; 9.223  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 9.135  ; 9.135  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.774  ; 8.774  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.325  ; 8.325  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 9.099  ; 9.099  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.859  ; 8.859  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.860  ; 8.860  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.885  ; 8.885  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.921  ; 8.921  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.652  ; 8.652  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.660  ; 8.660  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.644  ; 8.644  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 9.223  ; 9.223  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.659  ; 8.659  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.389  ; 8.389  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.605  ; 8.605  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.380  ; 8.380  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 8.861  ; 8.861  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.539  ; 8.539  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.691  ; 7.691  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.229  ; 7.229  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 7.208  ; 7.208  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.224  ; 7.224  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.431  ; 7.431  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.528  ; 7.528  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.497  ; 7.497  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.475  ; 7.475  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.691  ; 7.691  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.465  ; 7.465  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 7.689  ; 7.689  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.237  ; 7.237  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.223  ; 7.223  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.230  ; 7.230  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.237  ; 7.237  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 6.990  ; 6.990  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.013  ; 7.013  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.009  ; 7.009  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.192  ; 7.192  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 6.989  ; 6.989  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.212  ; 7.212  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 6.996  ; 6.996  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 7.732  ; 7.732  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 7.473  ; 7.473  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 7.479  ; 7.479  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 7.441  ; 7.441  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 7.468  ; 7.468  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 7.207  ; 7.207  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.220  ; 7.220  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.205  ; 7.205  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.227  ; 7.227  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.198  ; 7.198  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.197  ; 7.197  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 7.478  ; 7.478  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.041  ; 6.041  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.715  ; 5.715  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.715  ; 5.715  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.293 ; 5.293 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.747 ; 5.747 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.532 ; 5.532 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.293 ; 5.293 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.922 ; 5.922 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.344 ; 5.344 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.329 ; 5.329 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.834 ; 5.834 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.211 ; 5.211 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.166 ; 5.166 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.181 ; 5.181 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.311 ; 5.311 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.328 ; 5.328 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.313 ; 5.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.322 ; 5.322 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.480 ; 5.480 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.688 ; 5.688 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 6.172 ; 6.172 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.480 ; 5.480 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.822 ; 5.822 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.971 ; 5.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.585 ; 5.585 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 6.271 ; 6.271 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.893 ; 5.893 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.114 ; 6.114 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.893 ; 5.893 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 6.427 ; 6.427 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.323 ; 6.323 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 6.055 ; 6.055 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 6.003 ; 6.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 6.068 ; 6.068 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.322 ; 5.322 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 6.551 ; 6.551 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.830 ; 5.830 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 6.719 ; 6.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.520 ; 5.520 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.852 ; 5.852 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.322 ; 5.322 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.234 ; 5.234 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.345 ; 5.345 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.308 ; 5.308 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.703 ; 5.703 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.618 ; 5.618 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.707 ; 5.707 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.049 ; 5.049 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.082 ; 5.082 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 5.274 ; 5.274 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 5.713 ; 5.713 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 5.309 ; 5.309 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.409 ; 5.409 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.146 ; 5.146 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 5.511 ; 5.511 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.113 ; 5.113 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.334 ; 5.334 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.945 ; 5.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.354 ; 5.354 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.417 ; 5.417 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.227 ; 5.227 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.113 ; 5.113 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.464 ; 5.464 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.965 ; 4.965 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.223 ; 5.223 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.161 ; 5.161 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.199 ; 5.199 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.251 ; 5.251 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.965 ; 4.965 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 4.990 ; 4.990 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 4.983 ; 4.983 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.362 ; 5.362 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.310 ; 5.310 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.577 ; 5.577 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.627 ; 5.627 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.066 ; 5.066 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.074 ; 5.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.929 ; 4.929 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.057 ; 5.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 5.074 ; 5.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.860 ; 4.860 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.009 ; 5.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.006 ; 5.006 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.966 ; 4.966 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.944 ; 4.944 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 5.035 ; 5.035 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.808 ; 4.808 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.627 ; 4.627 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.264 ; 5.264 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.160 ; 5.160 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 5.263 ; 5.263 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 5.121 ; 5.121 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 5.120 ; 5.120 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 5.141 ; 5.141 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 5.286 ; 5.286 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 5.069 ; 5.069 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 5.051 ; 5.051 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 5.039 ; 5.039 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 5.392 ; 5.392 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 5.048 ; 5.048 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.948 ; 4.948 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 5.007 ; 5.007 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.907 ; 4.907 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.627 ; 4.627 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 5.181 ; 5.181 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.862 ; 4.862 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.338 ; 4.338 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.351 ; 4.351 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.338 ; 4.338 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.347 ; 4.347 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.431 ; 4.431 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.517 ; 4.517 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.493 ; 4.493 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.564 ; 4.564 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.464 ; 4.464 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.560 ; 4.560 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.537 ; 3.537 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.357 ; 4.357 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.358 ; 4.358 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.245 ; 4.245 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.259 ; 4.259 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.318 ; 4.318 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.342 ; 4.342 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.250 ; 4.250 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.596 ; 4.596 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.473 ; 4.473 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.443 ; 4.443 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.461 ; 4.461 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.341 ; 4.341 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.354 ; 4.354 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.336 ; 4.336 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.352 ; 4.352 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.329 ; 4.329 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.327 ; 4.327 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.537 ; 3.537 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 3.172 ; 3.172 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 3.172 ; 3.172 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 12.434 ; 12.434 ;    ;
+--------------+----------------+----+--------+--------+----+


+---------------------------------------------------------+
; Minimum Progagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[8] ;    ; 7.061 ; 7.061 ;    ;
+--------------+----------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 70931489 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 70931489 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 1046  ; 1046 ;
; Unconstrained Output Ports      ; 136   ; 136  ;
; Unconstrained Output Port Paths ; 689   ; 689  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 22 18:15:45 2016
Info: Command: quartus_sta final_project -c final_project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 2.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.319         0.000 CLOCK_50_I 
    Info (332119):     2.666         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.104         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     8.077         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.677
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.677         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    13.009         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.203         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.981         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 469 megabytes
    Info: Processing ended: Tue Nov 22 18:15:49 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


