# FPGA向け調整版RISC-Vコア

## 概要

書籍で説明するRISC-VコアをFPGA上で動作するように調整したものです。以下の調整を行っています。

* LB/LBU/LH, SB/SH 等のバイト・ハーフワード長転送命令の実装
* CYCLE[H] CSRの実装
* メモリインターフェースのレイテンシ対応
    * valid信号によるCPUコアのストール制御
* データメモリインターフェース用アドレスデコーダの追加
* 各種ペリフェラルの追加
    * GPIO
    * UART (TXのみ)
    * CONFIG (デザイン構成情報ROM)

