# Architecture-Computer
Architecture Computer 2023

## Apaan ini?
Metode utama penerimaan eksperimen adalah penerimaan tatap muka di kelas dan penyerahan laporan eksperimen.
Durasi percobaan yang direncanakan untuk semester ini adalah 10 minggu

## Direktori folder
>**1_VerilogSourceCode** Kode sumber Verilog
>>**1_CPUCore_src CPU** Kode verilog inti CPU
>>**2_Simulation** kode testBench untuk simulasi
>
>**2_BRAMInputFileGenerator** file skrip, menggunakan file perakitan untuk menghasilkan file aliran instruksi heksadesimal yang sesuai
>**4_ProjectDesignFiles** Berisi gambar desain modul pipeline CPU
>**5_DetailDocuments** berisi persyaratan eksperimental khusus untuk setiap eksperimen

// hafizhhasyhari
