// Generated by CIRCT firtool-1.56.1
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module FrontendGpc(
  input          clock,
                 reset,
                 auto_icache_master_out_a_ready,	// src/main/scala/diplomacy/LazyModule.scala:367:18
                 auto_icache_master_out_d_valid,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  input  [2:0]   auto_icache_master_out_d_bits_opcode,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  input  [1:0]   auto_icache_master_out_d_bits_param,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  input  [3:0]   auto_icache_master_out_d_bits_size,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  input  [1:0]   auto_icache_master_out_d_bits_sink,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  input          auto_icache_master_out_d_bits_denied,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  input  [127:0] auto_icache_master_out_d_bits_data,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  input          auto_icache_master_out_d_bits_corrupt,	// src/main/scala/diplomacy/LazyModule.scala:367:18
                 io_cpu_might_request,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_req_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [39:0]  io_cpu_req_bits_pc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_cpu_req_bits_speculative,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_sfence_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_sfence_bits_rs1,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_sfence_bits_rs2,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [38:0]  io_cpu_sfence_bits_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_cpu_resp_0_ready,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_1_ready,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_btb_update_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [2:0]   io_cpu_btb_update_bits_prediction_cfiType,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_cpu_btb_update_bits_prediction_taken,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [3:0]   io_cpu_btb_update_bits_prediction_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_cpu_btb_update_bits_prediction_bridx,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [38:0]  io_cpu_btb_update_bits_prediction_target,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [4:0]   io_cpu_btb_update_bits_prediction_entry,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [19:0]  io_cpu_btb_update_bits_prediction_bht_history,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_cpu_btb_update_bits_prediction_bht_value,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_cpu_btb_update_bits_prediction_bht_hasBias,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [38:0]  io_cpu_btb_update_bits_pc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_cpu_btb_update_bits_isValid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [38:0]  io_cpu_btb_update_bits_br_pc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [2:0]   io_cpu_btb_update_bits_cfiType,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_cpu_bht_update_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [19:0]  io_cpu_bht_update_bits_prediction_history,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_cpu_bht_update_bits_prediction_value,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_cpu_bht_update_bits_prediction_hasBias,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [38:0]  io_cpu_bht_update_bits_pc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_cpu_bht_update_bits_branch,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_bht_update_bits_taken,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_bht_update_bits_mispredict,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_flush_icache,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_progress,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_req_ready,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_ae_ptw,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_ae_final,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_pf,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_gf,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_hr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_hw,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_hx,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [43:0]  io_ptw_resp_bits_pte_ppn,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_resp_bits_pte_d,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_pte_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_pte_g,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_pte_u,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_pte_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_pte_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_pte_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_pte_v,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_resp_bits_level,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_resp_bits_homogeneous,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_resp_bits_gpa_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [38:0]  io_ptw_resp_bits_gpa_bits,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_resp_bits_gpa_is_pte,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [3:0]   io_ptw_ptbr_mode,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [15:0]  io_ptw_ptbr_asid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [43:0]  io_ptw_ptbr_ppn,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_status_debug,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_status_prv,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_status_mxr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_status_sum,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_0_cfg_l,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_pmp_0_cfg_res,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_0_cfg_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_0_cfg_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_0_cfg_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_0_cfg_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [29:0]  io_ptw_pmp_0_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [31:0]  io_ptw_pmp_0_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_1_cfg_l,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_pmp_1_cfg_res,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_1_cfg_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_1_cfg_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_1_cfg_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_1_cfg_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [29:0]  io_ptw_pmp_1_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [31:0]  io_ptw_pmp_1_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_2_cfg_l,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_pmp_2_cfg_res,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_2_cfg_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_2_cfg_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_2_cfg_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_2_cfg_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [29:0]  io_ptw_pmp_2_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [31:0]  io_ptw_pmp_2_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_3_cfg_l,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_pmp_3_cfg_res,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_3_cfg_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_3_cfg_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_3_cfg_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_3_cfg_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [29:0]  io_ptw_pmp_3_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [31:0]  io_ptw_pmp_3_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_4_cfg_l,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_pmp_4_cfg_res,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_4_cfg_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_4_cfg_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_4_cfg_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_4_cfg_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [29:0]  io_ptw_pmp_4_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [31:0]  io_ptw_pmp_4_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_5_cfg_l,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_pmp_5_cfg_res,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_5_cfg_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_5_cfg_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_5_cfg_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_5_cfg_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [29:0]  io_ptw_pmp_5_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [31:0]  io_ptw_pmp_5_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_6_cfg_l,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_pmp_6_cfg_res,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_6_cfg_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_6_cfg_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_6_cfg_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_6_cfg_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [29:0]  io_ptw_pmp_6_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [31:0]  io_ptw_pmp_6_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_7_cfg_l,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [1:0]   io_ptw_pmp_7_cfg_res,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_7_cfg_a,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input          io_ptw_pmp_7_cfg_x,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_7_cfg_w,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_pmp_7_cfg_r,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [29:0]  io_ptw_pmp_7_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  input  [31:0]  io_ptw_pmp_7_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output         auto_icache_master_out_a_valid,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  output [31:0]  auto_icache_master_out_a_bits_address,	// src/main/scala/diplomacy/LazyModule.scala:367:18
  output         io_cpu_resp_0_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [2:0]   io_cpu_resp_0_bits_btb_cfiType,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output         io_cpu_resp_0_bits_btb_taken,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [3:0]   io_cpu_resp_0_bits_btb_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [1:0]   io_cpu_resp_0_bits_btb_bridx,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [38:0]  io_cpu_resp_0_bits_btb_target,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [4:0]   io_cpu_resp_0_bits_btb_entry,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [19:0]  io_cpu_resp_0_bits_btb_bht_history,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [1:0]   io_cpu_resp_0_bits_btb_bht_value,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output         io_cpu_resp_0_bits_btb_bht_hasBias,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [39:0]  io_cpu_resp_0_bits_pc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_0_bits_next_pc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [31:0]  io_cpu_resp_0_bits_inst,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_0_bits_raw_inst,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output         io_cpu_resp_0_bits_rvc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_0_bits_xcpt_pf_inst,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_0_bits_xcpt_ae_inst,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_0_bits_replay,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_1_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [2:0]   io_cpu_resp_1_bits_btb_cfiType,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output         io_cpu_resp_1_bits_btb_taken,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [3:0]   io_cpu_resp_1_bits_btb_mask,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [1:0]   io_cpu_resp_1_bits_btb_bridx,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [38:0]  io_cpu_resp_1_bits_btb_target,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [4:0]   io_cpu_resp_1_bits_btb_entry,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [19:0]  io_cpu_resp_1_bits_btb_bht_history,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [1:0]   io_cpu_resp_1_bits_btb_bht_value,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output         io_cpu_resp_1_bits_btb_bht_hasBias,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [39:0]  io_cpu_resp_1_bits_pc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_1_bits_next_pc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [31:0]  io_cpu_resp_1_bits_inst,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_1_bits_raw_inst,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output         io_cpu_resp_1_bits_rvc,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_1_bits_xcpt_pf_inst,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_1_bits_xcpt_ae_inst,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_cpu_resp_1_bits_replay,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_req_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
                 io_ptw_req_bits_valid,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output [26:0]  io_ptw_req_bits_bits_addr,	// src/main/scala/gpcFrontend/Frontend.scala:39:14
  output         io_ptw_req_bits_bits_need_gpa	// src/main/scala/gpcFrontend/Frontend.scala:39:14
);

  wire        _fb_io_enq_valid_T_6;	// src/main/scala/gpcFrontend/Frontend.scala:231:52
  wire [2:0]  _btb_io_ras_update_bits_cfiType_T_3;	// src/main/scala/gpcFrontend/Frontend.scala:214:40
  wire        _fb_io_enq_ready;	// src/main/scala/gpcFrontend/Frontend.scala:53:18
  wire [6:0]  _fb_io_mask;	// src/main/scala/gpcFrontend/Frontend.scala:53:18
  wire [31:0] _decode_insts_io_inst_exp_0;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [31:0] _decode_insts_io_inst_exp_1;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [31:0] _decode_insts_io_inst_exp_2;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [31:0] _decode_insts_io_inst_exp_3;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [31:0] _decode_insts_io_inst;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_inst_mask_0;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_inst_mask_1;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_inst_mask_2;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_inst_mask_3;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [31:0] _decode_insts_io_raw_insts_0;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [31:0] _decode_insts_io_raw_insts_1;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [31:0] _decode_insts_io_raw_insts_2;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [31:0] _decode_insts_io_raw_insts_3;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [39:0] _decode_insts_io_inst_pcs_0;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [39:0] _decode_insts_io_inst_pcs_1;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [39:0] _decode_insts_io_inst_pcs_2;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [39:0] _decode_insts_io_inst_pcs_3;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_rvc_0;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_rvc_1;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_rvc_2;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_rvc_3;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_end_half_valid;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [15:0] _decode_insts_io_end_half_bits;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_flush;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [39:0] _decode_insts_io_predict_npc;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_is_call;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_is_return;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_is_branch;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_is_jump;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_redirect_return;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_btb_update;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire [1:0]  _decode_insts_io_redirect_bridx;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_npc_plus4_mask_0;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_npc_plus4_mask_1;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_npc_plus4_mask_2;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _decode_insts_io_npc_plus4_mask_3;	// src/main/scala/gpcFrontend/Frontend.scala:51:28
  wire        _tlb_io_resp_miss;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire [31:0] _tlb_io_resp_paddr;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire [39:0] _tlb_io_resp_gpa;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire        _tlb_io_resp_pf_ld;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire        _tlb_io_resp_pf_inst;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire        _tlb_io_resp_ae_ld;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire        _tlb_io_resp_ae_inst;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire        _tlb_io_resp_ma_ld;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire        _tlb_io_resp_cacheable;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire        _tlb_io_ptw_req_valid;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
  wire        _btb_io_resp_valid;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire [2:0]  _btb_io_resp_bits_cfiType;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire        _btb_io_resp_bits_taken;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire [3:0]  _btb_io_resp_bits_mask;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire [1:0]  _btb_io_resp_bits_bridx;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire [38:0] _btb_io_resp_bits_target;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire [4:0]  _btb_io_resp_bits_entry;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire [19:0] _btb_io_resp_bits_bht_history;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire [1:0]  _btb_io_resp_bits_bht_value;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire        _btb_io_resp_bits_bht_hasBias;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire [38:0] _btb_io_ras_head_bits;	// src/main/scala/gpcFrontend/Frontend.scala:44:19
  wire        _icache_io_resp_valid;	// src/main/scala/gpcFrontend/Frontend.scala:30:26
  wire [63:0] _icache_io_resp_bits_data;	// src/main/scala/gpcFrontend/Frontend.scala:30:26
  wire        _icache_io_resp_bits_replay;	// src/main/scala/gpcFrontend/Frontend.scala:30:26
  wire        clock_en = 1'h1;	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :57:31
  wire [31:0] resetVectorSinkNodeIn = 32'h10000;	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/diplomacy/Nodes.scala:1214:17, src/main/scala/gpcFrontend/Frontend.scala:268:27
  `ifndef SYNTHESIS	// src/main/scala/gpcFrontend/Frontend.scala:59:9
    always @(posedge clock) begin	// src/main/scala/gpcFrontend/Frontend.scala:59:9
      if (~reset
          & ~(~(io_cpu_req_valid | io_cpu_sfence_valid | io_cpu_flush_icache
                | io_cpu_bht_update_valid | io_cpu_btb_update_valid)
              | io_cpu_might_request)) begin	// src/main/scala/gpcFrontend/Frontend.scala:59:{9,10,102,130}
        if (`ASSERT_VERBOSE_COND_)	// src/main/scala/gpcFrontend/Frontend.scala:59:9
          $error("Assertion failed\n    at Frontend.scala:59 assert(!(io.cpu.req.valid || io.cpu.sfence.valid || io.cpu.flush_icache || io.cpu.bht_update.valid || io.cpu.btb_update.valid) || io.cpu.might_request)\n");	// src/main/scala/gpcFrontend/Frontend.scala:59:9
        if (`STOP_COND_)	// src/main/scala/gpcFrontend/Frontend.scala:59:9
          $fatal;	// src/main/scala/gpcFrontend/Frontend.scala:59:9
      end
    end // always @(posedge)
  `endif // not def SYNTHESIS
  wire        f0_fb_has_space;	// src/main/scala/gpcFrontend/Frontend.scala:73:29
  wire        f0_valid = io_cpu_req_valid | f0_fb_has_space;	// src/main/scala/gpcFrontend/Frontend.scala:72:26, :73:29, :76:32
  wire [39:0] f0_pc;	// src/main/scala/gpcFrontend/Frontend.scala:71:23
  reg  [1:0]  recent_progress_counter;	// src/main/scala/gpcFrontend/Frontend.scala:86:40
  wire        recent_progress = |recent_progress_counter;	// src/main/scala/gpcFrontend/Frontend.scala:86:40, :87:49
  reg  [39:0] f1_pc;	// src/main/scala/gpcFrontend/Frontend.scala:93:22
  reg         f1_valid;	// src/main/scala/gpcFrontend/Frontend.scala:94:21
  reg         f1_speculative;	// src/main/scala/gpcFrontend/Frontend.scala:95:27
  wire [39:0] _GEN = {f1_pc[39:3], 3'h0};	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :39:14, :44:19, :93:22, :270:48
  wire [39:0] f1_next_fetch = _GEN + 40'h8;	// src/main/scala/gpcFrontend/Frontend.scala:270:48
  wire        f1_predicted_taken;	// src/main/scala/gpcFrontend/Frontend.scala:97:36
  wire [39:0] f1_target =
    f1_predicted_taken
      ? {_btb_io_resp_bits_target[38], _btb_io_resp_bits_target}
      : f1_next_fetch;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :97:36, :98:22, :270:48, src/main/scala/util/package.scala:124:{15,38}
  assign f1_predicted_taken = _btb_io_resp_valid & _btb_io_resp_bits_bht_value[1];	// src/main/scala/gpcFrontend/BPU.scala:123:20, src/main/scala/gpcFrontend/Frontend.scala:44:19, :97:36, :103:43
  wire        f1f2_clear;	// src/main/scala/gpcFrontend/Frontend.scala:99:28
  reg  [39:0] f2_pc;	// src/main/scala/gpcFrontend/Frontend.scala:129:22
  wire [39:0] f2_base_pc = {f2_pc[39:3], 3'h0};	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :39:14, :44:19, :129:22, :269:{32,40}
  reg         f2_valid;	// src/main/scala/gpcFrontend/Frontend.scala:131:25
  reg         f2_btb_resp_valid;	// src/main/scala/gpcFrontend/Frontend.scala:132:44
  reg  [2:0]  f2_btb_resp_bits_cfiType;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  reg         f2_btb_resp_bits_taken;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  reg  [3:0]  f2_btb_resp_bits_mask;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  reg  [1:0]  f2_btb_resp_bits_bridx;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  reg  [38:0] f2_btb_resp_bits_target;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  reg  [4:0]  f2_btb_resp_bits_entry;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  reg  [19:0] f2_btb_resp_bits_bht_history;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  reg  [1:0]  f2_btb_resp_bits_bht_value;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  reg         f2_btb_resp_bits_bht_hasBias;	// src/main/scala/gpcFrontend/Frontend.scala:133:29
  wire        f2_btb_taken = f2_btb_resp_valid & f2_btb_resp_bits_taken;	// src/main/scala/gpcFrontend/Frontend.scala:132:44, :133:29, :134:40
  reg         f2_tlb_resp_miss;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  reg  [31:0] f2_tlb_resp_paddr;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  reg  [39:0] f2_tlb_resp_gpa;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  reg         f2_tlb_resp_pf_ld;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  reg         f2_tlb_resp_pf_inst;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  reg         f2_tlb_resp_ae_ld;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  reg         f2_tlb_resp_ae_inst;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  reg         f2_tlb_resp_ma_ld;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  reg         f2_tlb_resp_cacheable;	// src/main/scala/gpcFrontend/Frontend.scala:135:24
  wire        f2_xcpt = f2_tlb_resp_ae_inst | f2_tlb_resp_pf_inst;	// src/main/scala/gpcFrontend/Frontend.scala:135:24, :136:37
  reg         f2_speculative;	// src/main/scala/gpcFrontend/Frontend.scala:137:31
  reg  [15:0] f2_prev_half;	// src/main/scala/gpcFrontend/Frontend.scala:138:25
  reg         f2_prev_is_half;	// src/main/scala/gpcFrontend/Frontend.scala:139:32
  wire        f2_kill_speculative_tlb_refill = f2_speculative & ~recent_progress;	// src/main/scala/gpcFrontend/Frontend.scala:87:49, :137:31, :143:{55,58}
  reg  [39:0] f2_next_fetch;	// src/main/scala/gpcFrontend/Frontend.scala:145:30
  wire        f2_correct_redirect;	// src/main/scala/gpcFrontend/Frontend.scala:144:37
  wire        f2_replay;	// src/main/scala/gpcFrontend/Frontend.scala:140:23
  wire [39:0] f2_target =
    f2_replay
      ? f2_pc
      : f2_correct_redirect
          ? (_decode_insts_io_redirect_return
               ? {1'h0, _btb_io_ras_head_bits}
               : _decode_insts_io_predict_npc)
          : f2_next_fetch;	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :39:14, :44:19, :46:19, :51:28, :129:22, :140:23, :144:37, :145:30, :146:{22,42,66}
  wire        f2_redirect;	// src/main/scala/gpcFrontend/Frontend.scala:147:29
  assign f0_pc =
    io_cpu_req_valid ? io_cpu_req_bits_pc : f2_redirect ? f2_target : f1_target;	// src/main/scala/gpcFrontend/Frontend.scala:71:23, :98:22, :146:22, :147:29, :151:{15,55}
  assign f0_fb_has_space =
    ~(_fb_io_mask[4]) | ~(_fb_io_mask[5]) & (~f1_valid | ~f2_valid) | ~(_fb_io_mask[6])
    & ~f1_valid & ~f2_valid;	// src/main/scala/gpcFrontend/Frontend.scala:53:18, :73:29, :94:21, :131:25, :152:{22,33}, :153:{23,34,58,62,72,75,86}, :154:{23,34,58}
  wire        f0_speculative = f2_valid & ~f2_speculative | f1_predicted_taken;	// src/main/scala/gpcFrontend/Frontend.scala:74:32, :97:36, :131:25, :137:31, :155:{30,33,49}
  wire        _btb_io_ras_update_valid_T_2 = _fb_io_enq_ready & _fb_io_enq_valid_T_6;	// src/main/scala/chisel3/util/Decoupled.scala:52:35, src/main/scala/gpcFrontend/Frontend.scala:53:18, :231:52
  reg         f2_replay_REG;	// src/main/scala/gpcFrontend/Frontend.scala:160:56
  assign f2_replay = f2_valid & ~_btb_io_ras_update_valid_T_2 | f2_replay_REG;	// src/main/scala/chisel3/util/Decoupled.scala:52:35, src/main/scala/gpcFrontend/Frontend.scala:131:25, :140:23, :160:{26,29,46,56}
  assign f1f2_clear = io_cpu_req_valid | f2_replay | f2_redirect;	// src/main/scala/gpcFrontend/Frontend.scala:99:28, :140:23, :147:29, :163:47
  assign f2_redirect = f2_replay | f2_correct_redirect;	// src/main/scala/gpcFrontend/Frontend.scala:140:23, :144:37, :147:29, :165:28
  wire        _icache_io_s2_kill_T_2 = f2_speculative & ~f2_tlb_resp_cacheable | f2_xcpt;	// src/main/scala/gpcFrontend/Frontend.scala:135:24, :136:37, :137:31, :174:{39,42,71}
  wire        _GEN_0 =
    io_cpu_btb_update_valid
      ? io_cpu_btb_update_valid
      : _btb_io_ras_update_valid_T_2 & _decode_insts_io_btb_update;	// src/main/scala/chisel3/util/Decoupled.scala:52:35, src/main/scala/gpcFrontend/Frontend.scala:51:28, :105:21, :203:35, :204:{31,64}
  wire [2:0]  _GEN_1 =
    io_cpu_btb_update_valid
      ? io_cpu_btb_update_bits_cfiType
      : _btb_io_ras_update_bits_cfiType_T_3;	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :207:38, :214:40
  wire [38:0] _GEN_2 =
    io_cpu_btb_update_valid
      ? io_cpu_btb_update_bits_br_pc
      : {7'h0, _decode_insts_io_inst};	// src/main/scala/gpcFrontend/Frontend.scala:51:28, :105:21, :203:35, :208:36
  wire [38:0] _GEN_3 =
    io_cpu_btb_update_valid ? io_cpu_btb_update_bits_pc : f2_base_pc[38:0];	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :209:33, :269:32
  assign _btb_io_ras_update_bits_cfiType_T_3 =
    _decode_insts_io_is_return
      ? 3'h3
      : _decode_insts_io_is_call
          ? 3'h2
          : _decode_insts_io_is_branch ? 3'h0 : _decode_insts_io_is_jump ? 3'h1 : 3'h4;	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :39:14, :44:19, :51:28, :214:40, :215:46, :216:46, :217:46
  wire [3:0]  _GEN_4 =
    {{_decode_insts_io_npc_plus4_mask_3},
     {_decode_insts_io_npc_plus4_mask_2},
     {_decode_insts_io_npc_plus4_mask_1},
     {_decode_insts_io_npc_plus4_mask_0}};	// src/main/scala/gpcFrontend/Frontend.scala:51:28, :219:118
  reg         fb_io_enq_valid_REG;	// src/main/scala/gpcFrontend/Frontend.scala:231:29
  wire        _fb_io_enq_bits_replay_T_5 =
    f2_kill_speculative_tlb_refill & f2_tlb_resp_miss;	// src/main/scala/gpcFrontend/Frontend.scala:135:24, :143:55, :232:87
  assign _fb_io_enq_valid_T_6 =
    fb_io_enq_valid_REG & f2_valid
    & (_icache_io_resp_valid | _fb_io_enq_bits_replay_T_5 | ~f2_tlb_resp_miss
       & _icache_io_s2_kill_T_2);	// src/main/scala/gpcFrontend/Frontend.scala:30:26, :131:25, :135:24, :174:71, :231:{29,52}, :232:{87,108}, :233:{56,74}
  always @(posedge clock) begin
    automatic logic _GEN_5;	// src/main/scala/gpcFrontend/Frontend.scala:195:19
    _GEN_5 = f2_valid & _fb_io_enq_ready;	// src/main/scala/gpcFrontend/Frontend.scala:53:18, :131:25, :195:19
    if (reset) begin
      recent_progress_counter <= 2'h3;	// src/main/scala/gpcFrontend/Frontend.scala:86:40
      f2_pc <= 40'h10000;	// src/main/scala/gpcFrontend/Frontend.scala:129:22
      f2_valid <= 1'h0;	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :39:14, :44:19, :46:19, :131:25
      f2_speculative <= 1'h0;	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :39:14, :44:19, :46:19, :137:31
      f2_prev_is_half <= 1'h0;	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :39:14, :44:19, :46:19, :139:32
      f2_replay_REG <= 1'h1;	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :160:56
    end
    else begin
      if (io_cpu_progress)	// src/main/scala/gpcFrontend/Frontend.scala:39:14
        recent_progress_counter <= 2'h3;	// src/main/scala/gpcFrontend/Frontend.scala:86:40
      else if (io_ptw_req_ready & _tlb_io_ptw_req_valid & recent_progress)	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :87:49, :88:24
        recent_progress_counter <= recent_progress_counter - 2'h1;	// src/main/scala/gpcFrontend/Frontend.scala:86:40, :88:97
      if (f1f2_clear) begin	// src/main/scala/gpcFrontend/Frontend.scala:99:28
      end
      else begin	// src/main/scala/gpcFrontend/Frontend.scala:99:28
        f2_pc <= f1_pc;	// src/main/scala/gpcFrontend/Frontend.scala:93:22, :129:22
        f2_speculative <= f1_speculative;	// src/main/scala/gpcFrontend/Frontend.scala:95:27, :137:31
      end
      f2_valid <= ~f1f2_clear;	// src/main/scala/gpcFrontend/Frontend.scala:99:28, :114:35, :131:25
      f2_prev_is_half <=
        ~io_cpu_req_valid
        & (_GEN_5
             ? _decode_insts_io_end_half_valid & ~f2_correct_redirect
             : f2_prev_is_half);	// src/main/scala/gpcFrontend/Frontend.scala:51:28, :139:32, :144:37, :195:{19,39}, :196:{23,57,60}, :249:26, :251:21
      f2_replay_REG <= f2_replay & ~f0_valid;	// src/main/scala/gpcFrontend/Frontend.scala:72:26, :140:23, :160:{56,67,70}
    end
    f1_pc <= f0_pc;	// src/main/scala/gpcFrontend/Frontend.scala:71:23, :93:22
    f1_valid <= f0_valid;	// src/main/scala/gpcFrontend/Frontend.scala:72:26, :94:21
    if (io_cpu_req_valid)	// src/main/scala/gpcFrontend/Frontend.scala:39:14
      f1_speculative <= io_cpu_req_bits_speculative;	// src/main/scala/gpcFrontend/Frontend.scala:95:27
    else if (f2_replay)	// src/main/scala/gpcFrontend/Frontend.scala:140:23
      f1_speculative <= f2_speculative;	// src/main/scala/gpcFrontend/Frontend.scala:95:27, :137:31
    else	// src/main/scala/gpcFrontend/Frontend.scala:140:23
      f1_speculative <= f0_speculative;	// src/main/scala/gpcFrontend/Frontend.scala:74:32, :95:27
    if (f1f2_clear) begin	// src/main/scala/gpcFrontend/Frontend.scala:99:28
    end
    else begin	// src/main/scala/gpcFrontend/Frontend.scala:99:28
      f2_btb_resp_valid <= _btb_io_resp_valid;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :132:44
      f2_btb_resp_bits_cfiType <= _btb_io_resp_bits_cfiType;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_btb_resp_bits_taken <= _btb_io_resp_bits_taken;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_btb_resp_bits_mask <= _btb_io_resp_bits_mask;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_btb_resp_bits_bridx <= _btb_io_resp_bits_bridx;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_btb_resp_bits_target <= _btb_io_resp_bits_target;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_btb_resp_bits_entry <= _btb_io_resp_bits_entry;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_btb_resp_bits_bht_history <= _btb_io_resp_bits_bht_history;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_btb_resp_bits_bht_value <= _btb_io_resp_bits_bht_value;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_btb_resp_bits_bht_hasBias <= _btb_io_resp_bits_bht_hasBias;	// src/main/scala/gpcFrontend/Frontend.scala:44:19, :133:29
      f2_tlb_resp_miss <= _tlb_io_resp_miss;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
      f2_tlb_resp_paddr <= _tlb_io_resp_paddr;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
      f2_tlb_resp_gpa <= _tlb_io_resp_gpa;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
      f2_tlb_resp_pf_ld <= _tlb_io_resp_pf_ld;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
      f2_tlb_resp_pf_inst <= _tlb_io_resp_pf_inst;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
      f2_tlb_resp_ae_ld <= _tlb_io_resp_ae_ld;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
      f2_tlb_resp_ae_inst <= _tlb_io_resp_ae_inst;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
      f2_tlb_resp_ma_ld <= _tlb_io_resp_ma_ld;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
      f2_tlb_resp_cacheable <= _tlb_io_resp_cacheable;	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :135:24
    end
    if (_GEN_5)	// src/main/scala/gpcFrontend/Frontend.scala:195:19
      f2_prev_half <= _decode_insts_io_end_half_bits;	// src/main/scala/gpcFrontend/Frontend.scala:51:28, :138:25
    f2_next_fetch <= _GEN + 40'h8;	// src/main/scala/gpcFrontend/Frontend.scala:145:30, :270:48
    fb_io_enq_valid_REG <= f1_valid;	// src/main/scala/gpcFrontend/Frontend.scala:94:21, :231:29
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin
      automatic logic [31:0] _RANDOM[0:9];
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [3:0] i = 4'h0; i < 4'hA; i += 4'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        recent_progress_counter = _RANDOM[4'h0][2:1];	// src/main/scala/gpcFrontend/Frontend.scala:86:40
        f1_pc = {_RANDOM[4'h0][31:3], _RANDOM[4'h1][10:0]};	// src/main/scala/gpcFrontend/Frontend.scala:86:40, :93:22
        f1_valid = _RANDOM[4'h1][11];	// src/main/scala/gpcFrontend/Frontend.scala:93:22, :94:21
        f1_speculative = _RANDOM[4'h1][12];	// src/main/scala/gpcFrontend/Frontend.scala:93:22, :95:27
        f2_pc = {_RANDOM[4'h1][31:14], _RANDOM[4'h2][21:0]};	// src/main/scala/gpcFrontend/Frontend.scala:93:22, :129:22
        f2_valid = _RANDOM[4'h2][22];	// src/main/scala/gpcFrontend/Frontend.scala:129:22, :131:25
        f2_btb_resp_valid = _RANDOM[4'h2][23];	// src/main/scala/gpcFrontend/Frontend.scala:129:22, :132:44
        f2_btb_resp_bits_cfiType = _RANDOM[4'h2][26:24];	// src/main/scala/gpcFrontend/Frontend.scala:129:22, :133:29
        f2_btb_resp_bits_taken = _RANDOM[4'h2][27];	// src/main/scala/gpcFrontend/Frontend.scala:129:22, :133:29
        f2_btb_resp_bits_mask = _RANDOM[4'h2][31:28];	// src/main/scala/gpcFrontend/Frontend.scala:129:22, :133:29
        f2_btb_resp_bits_bridx = _RANDOM[4'h3][1:0];	// src/main/scala/gpcFrontend/Frontend.scala:133:29
        f2_btb_resp_bits_target = {_RANDOM[4'h3][31:2], _RANDOM[4'h4][8:0]};	// src/main/scala/gpcFrontend/Frontend.scala:133:29
        f2_btb_resp_bits_entry = _RANDOM[4'h4][13:9];	// src/main/scala/gpcFrontend/Frontend.scala:133:29
        f2_btb_resp_bits_bht_history = {_RANDOM[4'h4][31:14], _RANDOM[4'h5][1:0]};	// src/main/scala/gpcFrontend/Frontend.scala:133:29
        f2_btb_resp_bits_bht_value = _RANDOM[4'h5][3:2];	// src/main/scala/gpcFrontend/Frontend.scala:133:29
        f2_btb_resp_bits_bht_hasBias = _RANDOM[4'h5][4];	// src/main/scala/gpcFrontend/Frontend.scala:133:29
        f2_tlb_resp_miss = _RANDOM[4'h5][5];	// src/main/scala/gpcFrontend/Frontend.scala:133:29, :135:24
        f2_tlb_resp_paddr = {_RANDOM[4'h5][31:6], _RANDOM[4'h6][5:0]};	// src/main/scala/gpcFrontend/Frontend.scala:133:29, :135:24
        f2_tlb_resp_gpa = {_RANDOM[4'h6][31:6], _RANDOM[4'h7][13:0]};	// src/main/scala/gpcFrontend/Frontend.scala:135:24
        f2_tlb_resp_pf_ld = _RANDOM[4'h7][15];	// src/main/scala/gpcFrontend/Frontend.scala:135:24
        f2_tlb_resp_pf_inst = _RANDOM[4'h7][17];	// src/main/scala/gpcFrontend/Frontend.scala:135:24
        f2_tlb_resp_ae_ld = _RANDOM[4'h7][21];	// src/main/scala/gpcFrontend/Frontend.scala:135:24
        f2_tlb_resp_ae_inst = _RANDOM[4'h7][23];	// src/main/scala/gpcFrontend/Frontend.scala:135:24
        f2_tlb_resp_ma_ld = _RANDOM[4'h7][24];	// src/main/scala/gpcFrontend/Frontend.scala:135:24
        f2_tlb_resp_cacheable = _RANDOM[4'h7][27];	// src/main/scala/gpcFrontend/Frontend.scala:135:24
        f2_speculative = _RANDOM[4'h7][30];	// src/main/scala/gpcFrontend/Frontend.scala:135:24, :137:31
        f2_prev_half = {_RANDOM[4'h7][31], _RANDOM[4'h8][14:0]};	// src/main/scala/gpcFrontend/Frontend.scala:135:24, :138:25
        f2_prev_is_half = _RANDOM[4'h8][15];	// src/main/scala/gpcFrontend/Frontend.scala:138:25, :139:32
        f2_next_fetch = {_RANDOM[4'h8][31:17], _RANDOM[4'h9][24:0]};	// src/main/scala/gpcFrontend/Frontend.scala:138:25, :145:30
        f2_replay_REG = _RANDOM[4'h9][25];	// src/main/scala/gpcFrontend/Frontend.scala:145:30, :160:56
        fb_io_enq_valid_REG = _RANDOM[4'h9][26];	// src/main/scala/gpcFrontend/Frontend.scala:145:30, :231:29
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  ICache icache (	// src/main/scala/gpcFrontend/Frontend.scala:30:26
    .clock                          (clock),
    .reset                          (reset),
    .auto_master_out_a_ready        (auto_icache_master_out_a_ready),
    .auto_master_out_d_valid        (auto_icache_master_out_d_valid),
    .auto_master_out_d_bits_opcode  (auto_icache_master_out_d_bits_opcode),
    .auto_master_out_d_bits_param   (auto_icache_master_out_d_bits_param),
    .auto_master_out_d_bits_size    (auto_icache_master_out_d_bits_size),
    .auto_master_out_d_bits_sink    (auto_icache_master_out_d_bits_sink),
    .auto_master_out_d_bits_denied  (auto_icache_master_out_d_bits_denied),
    .auto_master_out_d_bits_data    (auto_icache_master_out_d_bits_data),
    .auto_master_out_d_bits_corrupt (auto_icache_master_out_d_bits_corrupt),
    .io_req_valid                   (f0_valid),	// src/main/scala/gpcFrontend/Frontend.scala:72:26
    .io_req_bits_addr               (f0_pc[38:0]),	// src/main/scala/gpcFrontend/Frontend.scala:71:23, :79:24
    .io_s1_paddr                    (_tlb_io_resp_paddr),	// src/main/scala/gpcFrontend/Frontend.scala:46:19
    .io_s1_kill                     (_tlb_io_resp_miss | f2_redirect),	// src/main/scala/gpcFrontend/Frontend.scala:46:19, :147:29, :173:41
    .io_s2_kill                     (_icache_io_s2_kill_T_2),	// src/main/scala/gpcFrontend/Frontend.scala:174:71
    .io_invalidate                  (io_cpu_flush_icache),
    .auto_master_out_a_valid        (auto_icache_master_out_a_valid),
    .auto_master_out_a_bits_address (auto_icache_master_out_a_bits_address),
    .io_resp_valid                  (_icache_io_resp_valid),
    .io_resp_bits_data              (_icache_io_resp_bits_data),
    .io_resp_bits_replay            (_icache_io_resp_bits_replay),
    .io_resp_bits_ae                (/* unused */)
  );
  BTB btb (	// src/main/scala/gpcFrontend/Frontend.scala:44:19
    .clock                                     (clock),
    .reset                                     (reset),
    .io_req_valid                              (f0_valid & ~io_cpu_sfence_valid),	// src/main/scala/gpcFrontend/Frontend.scala:72:26, :78:{32,35}
    .io_req_bits_addr                          (f0_pc[38:0]),	// src/main/scala/gpcFrontend/Frontend.scala:71:23, :79:24
    .io_btb_update_valid                       (_GEN_0),	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :204:31
    .io_btb_update_bits_prediction_cfiType
      (io_cpu_btb_update_bits_prediction_cfiType),
    .io_btb_update_bits_prediction_taken       (io_cpu_btb_update_bits_prediction_taken),
    .io_btb_update_bits_prediction_mask        (io_cpu_btb_update_bits_prediction_mask),
    .io_btb_update_bits_prediction_bridx       (io_cpu_btb_update_bits_prediction_bridx),
    .io_btb_update_bits_prediction_target      (io_cpu_btb_update_bits_prediction_target),
    .io_btb_update_bits_prediction_entry
      (io_cpu_btb_update_valid ? io_cpu_btb_update_bits_prediction_entry : 5'h1C),	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :205:47
    .io_btb_update_bits_prediction_bht_history
      (io_cpu_btb_update_bits_prediction_bht_history),
    .io_btb_update_bits_prediction_bht_value
      (io_cpu_btb_update_bits_prediction_bht_value),
    .io_btb_update_bits_prediction_bht_hasBias
      (io_cpu_btb_update_bits_prediction_bht_hasBias),
    .io_btb_update_bits_pc                     (_GEN_3),	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :209:33
    .io_btb_update_bits_isValid
      (~io_cpu_btb_update_valid | io_cpu_btb_update_bits_isValid),	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:{9,35}, :206:38
    .io_btb_update_bits_br_pc                  (_GEN_2),	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :208:36
    .io_btb_update_bits_cfiType                (_GEN_1),	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :207:38
    .io_bht_update_valid                       (io_cpu_bht_update_valid),
    .io_bht_update_bits_prediction_history
      (io_cpu_bht_update_bits_prediction_history),
    .io_bht_update_bits_prediction_value       (io_cpu_bht_update_bits_prediction_value),
    .io_bht_update_bits_prediction_hasBias
      (io_cpu_bht_update_bits_prediction_hasBias),
    .io_bht_update_bits_pc                     (io_cpu_bht_update_bits_pc),
    .io_bht_update_bits_branch                 (io_cpu_bht_update_bits_branch),
    .io_bht_update_bits_taken                  (io_cpu_bht_update_bits_taken),
    .io_bht_update_bits_mispredict             (io_cpu_bht_update_bits_mispredict),
    .io_ras_update_valid
      ((_decode_insts_io_is_call | _decode_insts_io_is_return) & f2_valid
       & _btb_io_ras_update_valid_T_2),	// src/main/scala/chisel3/util/Decoupled.scala:52:35, src/main/scala/gpcFrontend/Frontend.scala:51:28, :131:25, :213:{55,97}
    .io_ras_update_bits_cfiType                (_btb_io_ras_update_bits_cfiType_T_3),	// src/main/scala/gpcFrontend/Frontend.scala:214:40
    .io_ras_update_bits_returnAddr
      (f2_base_pc[38:0] + {36'h0, _decode_insts_io_redirect_bridx, 1'h0}
       + {36'h0, _GEN_4[_decode_insts_io_redirect_bridx] ? 3'h4 : 3'h2}),	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :39:14, :44:19, :46:19, :51:28, :209:33, :215:46, :219:{51,113,118}, :269:32
    .io_flush                                  (_decode_insts_io_flush),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_ijtp_update_valid                      (_GEN_0 & _GEN_1 == 3'h4),	// src/main/scala/diplomacy/LazyModule.scala:367:18, src/main/scala/gpcFrontend/Frontend.scala:30:26, :105:21, :203:35, :204:31, :207:38, :222:{33,67}
    .io_ijtp_update_bits_pc                    (_GEN_3),	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :209:33
    .io_ijtp_update_bits_jumpTarget            (_GEN_2),	// src/main/scala/gpcFrontend/Frontend.scala:105:21, :203:35, :208:36
    .io_resp_valid                             (_btb_io_resp_valid),
    .io_resp_bits_cfiType                      (_btb_io_resp_bits_cfiType),
    .io_resp_bits_taken                        (_btb_io_resp_bits_taken),
    .io_resp_bits_mask                         (_btb_io_resp_bits_mask),
    .io_resp_bits_bridx                        (_btb_io_resp_bits_bridx),
    .io_resp_bits_target                       (_btb_io_resp_bits_target),
    .io_resp_bits_entry                        (_btb_io_resp_bits_entry),
    .io_resp_bits_bht_history                  (_btb_io_resp_bits_bht_history),
    .io_resp_bits_bht_value                    (_btb_io_resp_bits_bht_value),
    .io_resp_bits_bht_hasBias                  (_btb_io_resp_bits_bht_hasBias),
    .io_ras_head_bits                          (_btb_io_ras_head_bits)
  );
  TLB_1 tlb (	// src/main/scala/gpcFrontend/Frontend.scala:46:19
    .clock                         (clock),
    .reset                         (reset),
    .io_req_valid                  (f1_valid & ~f1f2_clear),	// src/main/scala/gpcFrontend/Frontend.scala:94:21, :99:28, :114:{32,35}
    .io_req_bits_vaddr             (f1_pc),	// src/main/scala/gpcFrontend/Frontend.scala:93:22
    .io_req_bits_prv               (io_ptw_status_prv),
    .io_sfence_valid               (io_cpu_sfence_valid),
    .io_sfence_bits_rs1            (io_cpu_sfence_bits_rs1),
    .io_sfence_bits_rs2            (io_cpu_sfence_bits_rs2),
    .io_sfence_bits_addr           (io_cpu_sfence_bits_addr),
    .io_ptw_req_ready              (io_ptw_req_ready),
    .io_ptw_resp_valid             (io_ptw_resp_valid),
    .io_ptw_resp_bits_ae_ptw       (io_ptw_resp_bits_ae_ptw),
    .io_ptw_resp_bits_ae_final     (io_ptw_resp_bits_ae_final),
    .io_ptw_resp_bits_pf           (io_ptw_resp_bits_pf),
    .io_ptw_resp_bits_gf           (io_ptw_resp_bits_gf),
    .io_ptw_resp_bits_hr           (io_ptw_resp_bits_hr),
    .io_ptw_resp_bits_hw           (io_ptw_resp_bits_hw),
    .io_ptw_resp_bits_hx           (io_ptw_resp_bits_hx),
    .io_ptw_resp_bits_pte_ppn      (io_ptw_resp_bits_pte_ppn),
    .io_ptw_resp_bits_pte_d        (io_ptw_resp_bits_pte_d),
    .io_ptw_resp_bits_pte_a        (io_ptw_resp_bits_pte_a),
    .io_ptw_resp_bits_pte_g        (io_ptw_resp_bits_pte_g),
    .io_ptw_resp_bits_pte_u        (io_ptw_resp_bits_pte_u),
    .io_ptw_resp_bits_pte_x        (io_ptw_resp_bits_pte_x),
    .io_ptw_resp_bits_pte_w        (io_ptw_resp_bits_pte_w),
    .io_ptw_resp_bits_pte_r        (io_ptw_resp_bits_pte_r),
    .io_ptw_resp_bits_pte_v        (io_ptw_resp_bits_pte_v),
    .io_ptw_resp_bits_level        (io_ptw_resp_bits_level),
    .io_ptw_resp_bits_homogeneous  (io_ptw_resp_bits_homogeneous),
    .io_ptw_resp_bits_gpa_valid    (io_ptw_resp_bits_gpa_valid),
    .io_ptw_resp_bits_gpa_bits     (io_ptw_resp_bits_gpa_bits),
    .io_ptw_resp_bits_gpa_is_pte   (io_ptw_resp_bits_gpa_is_pte),
    .io_ptw_ptbr_mode              (io_ptw_ptbr_mode),
    .io_ptw_ptbr_asid              (io_ptw_ptbr_asid),
    .io_ptw_ptbr_ppn               (io_ptw_ptbr_ppn),
    .io_ptw_status_debug           (io_ptw_status_debug),
    .io_ptw_status_mxr             (io_ptw_status_mxr),
    .io_ptw_status_sum             (io_ptw_status_sum),
    .io_ptw_pmp_0_cfg_l            (io_ptw_pmp_0_cfg_l),
    .io_ptw_pmp_0_cfg_res          (io_ptw_pmp_0_cfg_res),
    .io_ptw_pmp_0_cfg_a            (io_ptw_pmp_0_cfg_a),
    .io_ptw_pmp_0_cfg_x            (io_ptw_pmp_0_cfg_x),
    .io_ptw_pmp_0_cfg_w            (io_ptw_pmp_0_cfg_w),
    .io_ptw_pmp_0_cfg_r            (io_ptw_pmp_0_cfg_r),
    .io_ptw_pmp_0_addr             (io_ptw_pmp_0_addr),
    .io_ptw_pmp_0_mask             (io_ptw_pmp_0_mask),
    .io_ptw_pmp_1_cfg_l            (io_ptw_pmp_1_cfg_l),
    .io_ptw_pmp_1_cfg_res          (io_ptw_pmp_1_cfg_res),
    .io_ptw_pmp_1_cfg_a            (io_ptw_pmp_1_cfg_a),
    .io_ptw_pmp_1_cfg_x            (io_ptw_pmp_1_cfg_x),
    .io_ptw_pmp_1_cfg_w            (io_ptw_pmp_1_cfg_w),
    .io_ptw_pmp_1_cfg_r            (io_ptw_pmp_1_cfg_r),
    .io_ptw_pmp_1_addr             (io_ptw_pmp_1_addr),
    .io_ptw_pmp_1_mask             (io_ptw_pmp_1_mask),
    .io_ptw_pmp_2_cfg_l            (io_ptw_pmp_2_cfg_l),
    .io_ptw_pmp_2_cfg_res          (io_ptw_pmp_2_cfg_res),
    .io_ptw_pmp_2_cfg_a            (io_ptw_pmp_2_cfg_a),
    .io_ptw_pmp_2_cfg_x            (io_ptw_pmp_2_cfg_x),
    .io_ptw_pmp_2_cfg_w            (io_ptw_pmp_2_cfg_w),
    .io_ptw_pmp_2_cfg_r            (io_ptw_pmp_2_cfg_r),
    .io_ptw_pmp_2_addr             (io_ptw_pmp_2_addr),
    .io_ptw_pmp_2_mask             (io_ptw_pmp_2_mask),
    .io_ptw_pmp_3_cfg_l            (io_ptw_pmp_3_cfg_l),
    .io_ptw_pmp_3_cfg_res          (io_ptw_pmp_3_cfg_res),
    .io_ptw_pmp_3_cfg_a            (io_ptw_pmp_3_cfg_a),
    .io_ptw_pmp_3_cfg_x            (io_ptw_pmp_3_cfg_x),
    .io_ptw_pmp_3_cfg_w            (io_ptw_pmp_3_cfg_w),
    .io_ptw_pmp_3_cfg_r            (io_ptw_pmp_3_cfg_r),
    .io_ptw_pmp_3_addr             (io_ptw_pmp_3_addr),
    .io_ptw_pmp_3_mask             (io_ptw_pmp_3_mask),
    .io_ptw_pmp_4_cfg_l            (io_ptw_pmp_4_cfg_l),
    .io_ptw_pmp_4_cfg_res          (io_ptw_pmp_4_cfg_res),
    .io_ptw_pmp_4_cfg_a            (io_ptw_pmp_4_cfg_a),
    .io_ptw_pmp_4_cfg_x            (io_ptw_pmp_4_cfg_x),
    .io_ptw_pmp_4_cfg_w            (io_ptw_pmp_4_cfg_w),
    .io_ptw_pmp_4_cfg_r            (io_ptw_pmp_4_cfg_r),
    .io_ptw_pmp_4_addr             (io_ptw_pmp_4_addr),
    .io_ptw_pmp_4_mask             (io_ptw_pmp_4_mask),
    .io_ptw_pmp_5_cfg_l            (io_ptw_pmp_5_cfg_l),
    .io_ptw_pmp_5_cfg_res          (io_ptw_pmp_5_cfg_res),
    .io_ptw_pmp_5_cfg_a            (io_ptw_pmp_5_cfg_a),
    .io_ptw_pmp_5_cfg_x            (io_ptw_pmp_5_cfg_x),
    .io_ptw_pmp_5_cfg_w            (io_ptw_pmp_5_cfg_w),
    .io_ptw_pmp_5_cfg_r            (io_ptw_pmp_5_cfg_r),
    .io_ptw_pmp_5_addr             (io_ptw_pmp_5_addr),
    .io_ptw_pmp_5_mask             (io_ptw_pmp_5_mask),
    .io_ptw_pmp_6_cfg_l            (io_ptw_pmp_6_cfg_l),
    .io_ptw_pmp_6_cfg_res          (io_ptw_pmp_6_cfg_res),
    .io_ptw_pmp_6_cfg_a            (io_ptw_pmp_6_cfg_a),
    .io_ptw_pmp_6_cfg_x            (io_ptw_pmp_6_cfg_x),
    .io_ptw_pmp_6_cfg_w            (io_ptw_pmp_6_cfg_w),
    .io_ptw_pmp_6_cfg_r            (io_ptw_pmp_6_cfg_r),
    .io_ptw_pmp_6_addr             (io_ptw_pmp_6_addr),
    .io_ptw_pmp_6_mask             (io_ptw_pmp_6_mask),
    .io_ptw_pmp_7_cfg_l            (io_ptw_pmp_7_cfg_l),
    .io_ptw_pmp_7_cfg_res          (io_ptw_pmp_7_cfg_res),
    .io_ptw_pmp_7_cfg_a            (io_ptw_pmp_7_cfg_a),
    .io_ptw_pmp_7_cfg_x            (io_ptw_pmp_7_cfg_x),
    .io_ptw_pmp_7_cfg_w            (io_ptw_pmp_7_cfg_w),
    .io_ptw_pmp_7_cfg_r            (io_ptw_pmp_7_cfg_r),
    .io_ptw_pmp_7_addr             (io_ptw_pmp_7_addr),
    .io_ptw_pmp_7_mask             (io_ptw_pmp_7_mask),
    .io_kill                       (~f2_valid | f2_kill_speculative_tlb_refill),	// src/main/scala/gpcFrontend/Frontend.scala:131:25, :143:55, :153:75, :168:28
    .io_resp_miss                  (_tlb_io_resp_miss),
    .io_resp_paddr                 (_tlb_io_resp_paddr),
    .io_resp_gpa                   (_tlb_io_resp_gpa),
    .io_resp_pf_ld                 (_tlb_io_resp_pf_ld),
    .io_resp_pf_inst               (_tlb_io_resp_pf_inst),
    .io_resp_ae_ld                 (_tlb_io_resp_ae_ld),
    .io_resp_ae_inst               (_tlb_io_resp_ae_inst),
    .io_resp_ma_ld                 (_tlb_io_resp_ma_ld),
    .io_resp_cacheable             (_tlb_io_resp_cacheable),
    .io_ptw_req_valid              (_tlb_io_ptw_req_valid),
    .io_ptw_req_bits_valid         (io_ptw_req_bits_valid),
    .io_ptw_req_bits_bits_addr     (io_ptw_req_bits_bits_addr),
    .io_ptw_req_bits_bits_need_gpa (io_ptw_req_bits_bits_need_gpa)
  );
  PreDecoder decode_insts (	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_stage_valid             (f2_valid),	// src/main/scala/gpcFrontend/Frontend.scala:131:25
    .io_pc                      (f2_pc),	// src/main/scala/gpcFrontend/Frontend.scala:129:22
    .io_data                    (_icache_io_resp_bits_data),	// src/main/scala/gpcFrontend/Frontend.scala:30:26
    .io_btb_resp_valid          (f2_btb_resp_valid),	// src/main/scala/gpcFrontend/Frontend.scala:132:44
    .io_btb_resp_bits_taken     (f2_btb_resp_bits_taken),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_btb_resp_bits_bridx     (f2_btb_resp_bits_bridx),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_btb_resp_bits_target    (f2_btb_resp_bits_target),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_btb_resp_bits_bht_value (f2_btb_resp_bits_bht_value),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_prev_is_half            (f2_prev_is_half),	// src/main/scala/gpcFrontend/Frontend.scala:139:32
    .io_prev_half_inst          (f2_prev_half),	// src/main/scala/gpcFrontend/Frontend.scala:138:25
    .io_inst_exp_0              (_decode_insts_io_inst_exp_0),
    .io_inst_exp_1              (_decode_insts_io_inst_exp_1),
    .io_inst_exp_2              (_decode_insts_io_inst_exp_2),
    .io_inst_exp_3              (_decode_insts_io_inst_exp_3),
    .io_inst                    (_decode_insts_io_inst),
    .io_inst_mask_0             (_decode_insts_io_inst_mask_0),
    .io_inst_mask_1             (_decode_insts_io_inst_mask_1),
    .io_inst_mask_2             (_decode_insts_io_inst_mask_2),
    .io_inst_mask_3             (_decode_insts_io_inst_mask_3),
    .io_raw_insts_0             (_decode_insts_io_raw_insts_0),
    .io_raw_insts_1             (_decode_insts_io_raw_insts_1),
    .io_raw_insts_2             (_decode_insts_io_raw_insts_2),
    .io_raw_insts_3             (_decode_insts_io_raw_insts_3),
    .io_inst_pcs_0              (_decode_insts_io_inst_pcs_0),
    .io_inst_pcs_1              (_decode_insts_io_inst_pcs_1),
    .io_inst_pcs_2              (_decode_insts_io_inst_pcs_2),
    .io_inst_pcs_3              (_decode_insts_io_inst_pcs_3),
    .io_rvc_0                   (_decode_insts_io_rvc_0),
    .io_rvc_1                   (_decode_insts_io_rvc_1),
    .io_rvc_2                   (_decode_insts_io_rvc_2),
    .io_rvc_3                   (_decode_insts_io_rvc_3),
    .io_end_half_valid          (_decode_insts_io_end_half_valid),
    .io_end_half_bits           (_decode_insts_io_end_half_bits),
    .io_flush                   (_decode_insts_io_flush),
    .io_predict_npc             (_decode_insts_io_predict_npc),
    .io_correct_redirect        (f2_correct_redirect),
    .io_is_call                 (_decode_insts_io_is_call),
    .io_is_return               (_decode_insts_io_is_return),
    .io_is_branch               (_decode_insts_io_is_branch),
    .io_is_jump                 (_decode_insts_io_is_jump),
    .io_redirect_return         (_decode_insts_io_redirect_return),
    .io_btb_update              (_decode_insts_io_btb_update),
    .io_redirect_bridx          (_decode_insts_io_redirect_bridx),
    .io_npc_plus4_mask_0        (_decode_insts_io_npc_plus4_mask_0),
    .io_npc_plus4_mask_1        (_decode_insts_io_npc_plus4_mask_1),
    .io_npc_plus4_mask_2        (_decode_insts_io_npc_plus4_mask_2),
    .io_npc_plus4_mask_3        (_decode_insts_io_npc_plus4_mask_3)
  );
  FetchBuffer fb (	// src/main/scala/gpcFrontend/Frontend.scala:53:18
    .clock                            (clock),
    .reset                            (reset),
    .io_enq_valid                     (_fb_io_enq_valid_T_6),	// src/main/scala/gpcFrontend/Frontend.scala:231:52
    .io_enq_bits_btb_resp_cfiType     (f2_btb_resp_bits_cfiType),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_btb_resp_taken       (f2_btb_resp_bits_taken),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_btb_resp_mask        (f2_btb_resp_bits_mask),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_btb_resp_bridx       (f2_btb_resp_bits_bridx),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_btb_resp_target      (f2_btb_resp_bits_target),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_btb_resp_entry       (f2_btb_resp_bits_entry),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_btb_resp_bht_history (f2_btb_resp_bits_bht_history),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_btb_resp_bht_value   (f2_btb_resp_bits_bht_value),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_btb_resp_bht_hasBias (f2_btb_resp_bits_bht_hasBias),	// src/main/scala/gpcFrontend/Frontend.scala:133:29
    .io_enq_bits_pcs_0                (_decode_insts_io_inst_pcs_0),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_pcs_1                (_decode_insts_io_inst_pcs_1),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_pcs_2                (_decode_insts_io_inst_pcs_2),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_pcs_3                (_decode_insts_io_inst_pcs_3),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_inst_exp_0           (_decode_insts_io_inst_exp_0),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_inst_exp_1           (_decode_insts_io_inst_exp_1),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_inst_exp_2           (_decode_insts_io_inst_exp_2),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_inst_exp_3           (_decode_insts_io_inst_exp_3),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_inst_mask_0          (_decode_insts_io_inst_mask_0),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_inst_mask_1          (_decode_insts_io_inst_mask_1),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_inst_mask_2          (_decode_insts_io_inst_mask_2),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_inst_mask_3          (_decode_insts_io_inst_mask_3),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_raw_insts_0          (_decode_insts_io_raw_insts_0),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_raw_insts_1          (_decode_insts_io_raw_insts_1),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_raw_insts_2          (_decode_insts_io_raw_insts_2),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_raw_insts_3          (_decode_insts_io_raw_insts_3),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_rvc_0                (_decode_insts_io_rvc_0),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_rvc_1                (_decode_insts_io_rvc_1),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_rvc_2                (_decode_insts_io_rvc_2),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_rvc_3                (_decode_insts_io_rvc_3),	// src/main/scala/gpcFrontend/Frontend.scala:51:28
    .io_enq_bits_xcpt_pf_inst         (f2_tlb_resp_pf_inst),	// src/main/scala/gpcFrontend/Frontend.scala:135:24
    .io_enq_bits_xcpt_ae_inst         (f2_tlb_resp_ae_inst),	// src/main/scala/gpcFrontend/Frontend.scala:135:24
    .io_enq_bits_replay
      (_icache_io_resp_bits_replay | _icache_io_s2_kill_T_2 & ~_icache_io_resp_valid
       & ~f2_xcpt | _fb_io_enq_bits_replay_T_5),	// src/main/scala/gpcFrontend/Frontend.scala:30:26, :136:37, :174:71, :232:87, :242:{60,82,85,95}
    .io_deq_0_ready                   (io_cpu_resp_0_ready),
    .io_deq_1_ready                   (io_cpu_resp_1_ready),
    .io_flush                         (io_cpu_req_valid),
    .io_redirect_pc                   (io_cpu_req_bits_pc),
    .io_enq_ready                     (_fb_io_enq_ready),
    .io_deq_0_valid                   (io_cpu_resp_0_valid),
    .io_deq_0_bits_btb_cfiType        (io_cpu_resp_0_bits_btb_cfiType),
    .io_deq_0_bits_btb_taken          (io_cpu_resp_0_bits_btb_taken),
    .io_deq_0_bits_btb_mask           (io_cpu_resp_0_bits_btb_mask),
    .io_deq_0_bits_btb_bridx          (io_cpu_resp_0_bits_btb_bridx),
    .io_deq_0_bits_btb_target         (io_cpu_resp_0_bits_btb_target),
    .io_deq_0_bits_btb_entry          (io_cpu_resp_0_bits_btb_entry),
    .io_deq_0_bits_btb_bht_history    (io_cpu_resp_0_bits_btb_bht_history),
    .io_deq_0_bits_btb_bht_value      (io_cpu_resp_0_bits_btb_bht_value),
    .io_deq_0_bits_btb_bht_hasBias    (io_cpu_resp_0_bits_btb_bht_hasBias),
    .io_deq_0_bits_pc                 (io_cpu_resp_0_bits_pc),
    .io_deq_0_bits_next_pc            (io_cpu_resp_0_bits_next_pc),
    .io_deq_0_bits_inst               (io_cpu_resp_0_bits_inst),
    .io_deq_0_bits_raw_inst           (io_cpu_resp_0_bits_raw_inst),
    .io_deq_0_bits_rvc                (io_cpu_resp_0_bits_rvc),
    .io_deq_0_bits_xcpt_pf_inst       (io_cpu_resp_0_bits_xcpt_pf_inst),
    .io_deq_0_bits_xcpt_ae_inst       (io_cpu_resp_0_bits_xcpt_ae_inst),
    .io_deq_0_bits_replay             (io_cpu_resp_0_bits_replay),
    .io_deq_1_valid                   (io_cpu_resp_1_valid),
    .io_deq_1_bits_btb_cfiType        (io_cpu_resp_1_bits_btb_cfiType),
    .io_deq_1_bits_btb_taken          (io_cpu_resp_1_bits_btb_taken),
    .io_deq_1_bits_btb_mask           (io_cpu_resp_1_bits_btb_mask),
    .io_deq_1_bits_btb_bridx          (io_cpu_resp_1_bits_btb_bridx),
    .io_deq_1_bits_btb_target         (io_cpu_resp_1_bits_btb_target),
    .io_deq_1_bits_btb_entry          (io_cpu_resp_1_bits_btb_entry),
    .io_deq_1_bits_btb_bht_history    (io_cpu_resp_1_bits_btb_bht_history),
    .io_deq_1_bits_btb_bht_value      (io_cpu_resp_1_bits_btb_bht_value),
    .io_deq_1_bits_btb_bht_hasBias    (io_cpu_resp_1_bits_btb_bht_hasBias),
    .io_deq_1_bits_pc                 (io_cpu_resp_1_bits_pc),
    .io_deq_1_bits_next_pc            (io_cpu_resp_1_bits_next_pc),
    .io_deq_1_bits_inst               (io_cpu_resp_1_bits_inst),
    .io_deq_1_bits_raw_inst           (io_cpu_resp_1_bits_raw_inst),
    .io_deq_1_bits_rvc                (io_cpu_resp_1_bits_rvc),
    .io_deq_1_bits_xcpt_pf_inst       (io_cpu_resp_1_bits_xcpt_pf_inst),
    .io_deq_1_bits_xcpt_ae_inst       (io_cpu_resp_1_bits_xcpt_ae_inst),
    .io_deq_1_bits_replay             (io_cpu_resp_1_bits_replay),
    .io_mask                          (_fb_io_mask)
  );
  assign io_ptw_req_valid = _tlb_io_ptw_req_valid;	// src/main/scala/gpcFrontend/Frontend.scala:46:19
endmodule

