verilog work "REG_sram.v"
verilog work "IO_SIM.v"
