ばらつき耐性を持つカナリアFFを利用したデザインマージン削減による省電力化
半導体技術の微細化が進展するにつれて，従来行われてきた最悪ケースを想定したLSI 設計は困難になると予測されている．なぜなら，そのために必要とされる設計マージンが大きくなり，性能や消費電力に与える悪影響が甚大となるからである．設計者が最悪ケースに煩わされることなく，典型的ケースに注力可能な設計手法が求められている．そのような典型的ケース指向設計を実現するために，我々はカナリア方式を検討している．本稿で我々は，カナリアFF がマイクロプロセッサの省電力化に有効であるかどうかを評価する．シミュレーションにより平均で約9%のエネルギー削減を確認している．
