41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Jaden Liu
22 12 54 71 34 0 \NUL
zliku259
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
19 90 211 149 192 0
update
22 265 34 455 14 0 \NUL
Placeholder signal/recievers
22 19 548 389 528 0 \NUL
These are only present so circuit simulates without error
22 19 572 291 552 0 \NUL
Remove these once logic is implemented
22 19 596 267 576 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Jaden Liu
22 12 54 64 34 0 \NUL
zliu259
22 11 101 148 81 0 \NUL
CSE 12, Spring 2020
19 85 140 144 121 0
wadr_1
19 87 167 146 148 0
wadr_0
5 173 155 222 106 0
5 155 187 204 138 0
3 232 212 281 163 1 0
20 302 193 361 174 0
Wreg0
19 92 315 151 296 0
update
19 87 244 146 225 0
wadr_1
19 93 274 152 255 0
wadr_0
3 225 298 274 249 1 0
20 302 282 361 263 0
Wreg1
19 98 417 157 398 0
update
19 93 346 152 327 0
wadr_1
19 99 376 158 357 0
wadr_0
5 163 393 212 344 0
3 237 392 286 343 1 0
20 305 376 364 357 0
Wreg2
19 99 490 158 471 0
update
19 92 446 151 427 0
wadr_1
19 92 467 151 448 0
wadr_0
3 241 491 290 442 1 0
20 311 472 370 453 0
Wreg3
5 158 264 207 215 0
22 263 146 359 126 0 \NUL
Register clock
19 503 165 562 146 0
kpad_3
19 501 184 560 165 0
sel
19 504 146 563 127 0
alu_3
31 579 193 628 108 0 2
14 524 211 573 162
22 537 78 618 58 0 \NUL
Store select
20 647 158 706 139 0
Strv3
19 496 267 555 248 0
kpad_2
19 494 286 553 267 0
sel
19 497 248 556 229 0
alu_2
31 572 295 621 210 0 2
14 517 313 566 264
20 641 260 700 241 0
Strv2
19 495 360 554 341 0
kpad_1
19 493 379 552 360 0
sel
19 496 341 555 322 0
alu_1
31 571 388 620 303 0 2
14 516 406 565 357
20 640 353 699 334 0
Strv1
19 495 457 554 438 0
kpad_0
19 493 476 552 457 0
sel
19 496 438 555 419 0
alu_0
31 571 485 620 400 0 2
14 516 503 565 454
20 640 450 699 431 0
Strv0
1 174 130 141 130
1 156 162 143 157
1 233 173 219 130
1 201 162 233 187
1 146 201 233 201
1 303 183 278 187
1 148 305 226 287
1 303 272 271 273
1 164 368 155 366
1 209 368 238 367
1 154 407 238 381
1 306 366 283 367
1 155 480 242 480
1 312 462 287 466
1 159 239 143 234
1 226 259 204 239
1 226 273 149 264
1 238 353 149 336
1 242 452 148 436
1 242 466 148 457
1 560 136 580 147
1 580 177 557 174
1 559 155 580 153
1 570 186 580 189
1 625 147 648 148
1 553 238 573 249
1 573 279 550 276
1 552 257 573 255
1 563 288 573 291
1 618 249 642 250
1 552 331 572 342
1 572 372 549 369
1 551 350 572 348
1 562 381 572 384
1 617 342 641 343
1 552 428 572 439
1 572 469 549 466
1 551 447 572 445
1 562 478 572 481
1 617 439 641 440
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Jaden Liu
22 12 54 64 34 0 \NUL
zliu259
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 222 214 281 195 0
clear
20 374 168 433 149 0
reg0_3
20 376 357 435 338 0
reg0_1
20 369 452 428 433 0
reg0_0
24 317 207 366 135 1 1 1
15 288 150 337 101
19 228 310 287 291 0
clear
24 322 311 371 239 1 1 1
15 290 263 339 214
19 223 506 282 487 0
clear
24 310 494 359 422 1 1 1
15 275 457 324 408
19 223 399 282 380 0
clear
24 319 398 368 326 1 1 1
15 287 352 336 303
20 383 264 442 245 0
reg0_2
5 275 228 324 179 0
5 281 322 330 273 0
5 284 412 333 363 0
5 281 523 330 474 0
19 227 184 286 165 0
Wreg0
19 233 282 292 263 0
Wreg0
19 224 480 283 461 0
Wreg0
19 220 375 279 356 0
Wreg0
19 503 222 562 203 0
clear
20 655 176 714 157 0
reg1_3
20 657 365 716 346 0
reg1_1
20 650 460 709 441 0
reg1_0
24 598 215 647 143 1 1 1
15 569 158 618 109
19 509 318 568 299 0
clear
24 603 319 652 247 1 1 1
15 571 271 620 222
19 504 514 563 495 0
clear
24 591 502 640 430 1 1 1
15 556 465 605 416
19 504 407 563 388 0
clear
24 600 406 649 334 1 1 1
15 568 360 617 311
20 664 272 723 253 0
reg1_2
5 556 236 605 187 0
5 562 330 611 281 0
5 565 420 614 371 0
5 562 531 611 482 0
19 508 191 567 172 0
Wreg1
19 514 290 573 271 0
Wreg1
19 505 488 564 469 0
Wreg1
19 501 383 560 364 0
Wreg1
22 379 59 486 39 0 \NUL
Register0 and 1
19 227 157 286 138 0
Strv3
19 229 257 288 238 0
Strv2
19 220 350 279 331 0
Strv1
19 220 452 279 433 0
Strv0
19 509 164 568 145 0
Strv3
19 512 265 571 246 0
Strv2
19 503 361 562 342 0
Strv1
19 504 463 563 444 0
Strv0
1 331 137 334 125
1 336 241 336 238
1 324 424 321 432
1 333 328 333 327
1 276 203 278 204
1 331 203 321 203
1 282 297 284 300
1 336 307 327 297
1 333 394 330 387
1 279 389 285 387
1 282 498 279 496
1 324 490 327 498
1 375 158 363 155
1 384 254 368 259
1 377 347 365 346
1 370 442 356 442
1 323 277 289 272
1 318 173 283 174
1 320 364 276 365
1 280 470 311 460
1 612 145 615 133
1 617 249 617 246
1 605 432 602 440
1 614 336 614 335
1 557 211 559 212
1 612 211 602 211
1 563 305 565 308
1 617 315 608 305
1 614 402 611 395
1 560 397 566 395
1 563 506 560 504
1 605 498 608 506
1 656 166 644 163
1 665 262 649 267
1 658 355 646 354
1 651 450 637 450
1 604 285 570 280
1 599 181 564 181
1 601 372 557 373
1 561 478 592 468
1 283 147 318 155
1 285 247 323 259
1 276 340 320 346
1 311 442 276 442
1 565 154 599 163
1 568 255 604 267
1 559 351 601 354
1 560 453 592 450
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Jaden Liu
22 12 54 64 34 0 \NUL
zliu259
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 84 218 143 199 0
clear
20 236 172 295 153 0
reg2_3
20 238 361 297 342 0
reg2_1
20 231 455 290 436 0
reg2_0
24 179 211 228 139 1 1 1
15 150 154 199 105
19 90 314 149 295 0
clear
24 184 315 233 243 1 1 1
15 152 267 201 218
19 85 510 144 491 0
clear
24 172 498 221 426 1 1 1
15 137 461 186 412
19 85 403 144 384 0
clear
24 181 402 230 330 1 1 1
15 149 356 198 307
20 245 268 304 249 0
reg2_2
5 137 232 186 183 0
5 143 326 192 277 0
5 146 416 195 367 0
5 143 527 192 478 0
19 89 187 148 168 0
Wreg2
19 95 286 154 267 0
Wreg2
19 86 484 145 465 0
Wreg2
19 82 378 141 359 0
Wreg2
19 440 226 499 207 0
clear
20 592 180 651 161 0
reg3_3
20 594 369 653 350 0
reg3_1
20 587 464 646 445 0
reg3_0
24 535 219 584 147 1 1 1
15 506 162 555 113
19 446 322 505 303 0
clear
24 540 323 589 251 1 1 1
15 508 275 557 226
19 441 518 500 499 0
clear
24 528 506 577 434 1 1 1
15 493 469 542 420
19 441 411 500 392 0
clear
24 537 410 586 338 1 1 1
15 505 364 554 315
20 601 276 660 257 0
reg3_2
5 493 240 542 191 0
5 499 334 548 285 0
5 502 424 551 375 0
5 499 535 548 486 0
19 445 195 504 176 0
Wreg3
19 451 294 510 275 0
Wreg3
19 442 492 501 473 0
Wreg3
19 438 387 497 368 0
Wreg3
22 365 62 472 42 0 \NUL
Register2 and 3
19 88 162 147 143 0
Strv3
19 96 264 155 245 0
Strv2
19 87 357 146 338 0
Strv1
19 87 460 146 441 0
Strv0
19 443 172 502 153 0
Strv3
19 453 269 512 250 0
Strv2
19 439 363 498 344 0
Strv1
19 440 466 499 447 0
Strv0
1 193 141 196 129
1 198 245 198 242
1 186 428 183 436
1 195 332 195 331
1 138 207 140 208
1 193 207 183 207
1 144 301 146 304
1 198 311 189 301
1 195 398 192 391
1 141 393 147 391
1 144 502 141 500
1 186 494 189 502
1 237 162 225 159
1 246 258 230 263
1 239 351 227 350
1 232 445 218 446
1 185 281 151 276
1 180 177 145 177
1 182 368 138 368
1 142 474 173 464
1 549 149 552 137
1 554 253 554 250
1 542 436 539 444
1 551 340 551 339
1 494 215 496 216
1 549 215 539 215
1 500 309 502 312
1 554 319 545 309
1 551 406 548 399
1 497 401 503 399
1 500 510 497 508
1 542 502 545 510
1 593 170 581 167
1 602 266 586 271
1 595 359 583 358
1 588 454 574 454
1 541 289 507 284
1 536 185 501 185
1 538 376 494 377
1 498 482 529 472
1 144 152 180 159
1 152 254 185 263
1 143 347 182 350
1 143 450 173 446
1 499 162 536 167
1 509 259 541 271
1 495 353 538 358
1 496 456 529 454
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Jaden Liu
22 12 54 64 34 0 \NUL
zliu259
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 281 184 340 165 0
reg0_2
19 281 355 340 336 0
reg0_3
19 18 198 77 179 0
reg0_0
19 21 366 80 347 0
reg0_1
31 96 241 145 156 0 1
19 18 222 77 203 0
adr1_1
19 18 243 77 224 0
adr1_0
14 27 274 76 225
19 281 165 340 146 0
reg1_2
19 280 335 339 316 0
reg1_3
19 19 173 78 154 0
reg1_0
19 23 346 82 327 0
reg1_1
19 281 145 340 126 0
reg2_2
19 280 315 339 296 0
reg2_3
19 17 151 76 132 0
reg2_0
19 22 326 81 307 0
reg2_1
19 281 125 340 106 0
reg3_2
19 279 295 338 276 0
reg3_3
19 15 129 74 110 0
reg3_0
19 22 305 81 286 0
reg3_1
20 432 358 491 339 0
in1_3
20 428 188 487 169 0
in1_2
20 169 368 228 349 0
in1_1
20 167 206 226 187 0
in1_0
31 99 407 148 322 0 1
19 21 388 80 369 0
adr1_1
19 21 409 80 390 0
adr1_0
14 30 440 79 391
31 360 223 409 138 0 1
19 282 204 341 185 0
adr1_1
19 282 225 341 206 0
adr1_0
14 291 256 340 207
31 361 394 410 309 0 1
19 283 375 342 356 0
adr1_1
19 283 396 342 377 0
adr1_0
14 292 427 341 378
22 263 71 337 51 0 \NUL
ALU input1
1 97 237 73 249
1 97 225 74 233
1 97 219 74 212
1 100 403 76 415
1 100 391 77 399
1 100 385 77 378
1 361 219 337 231
1 361 207 338 215
1 361 201 338 194
1 362 390 338 402
1 362 378 339 386
1 362 372 339 365
1 74 188 97 201
1 75 163 97 195
1 73 141 97 189
1 71 119 97 183
1 168 196 142 195
1 77 356 100 367
1 79 336 100 361
1 78 316 100 355
1 78 295 100 349
1 361 183 337 174
1 361 177 337 155
1 361 171 337 135
1 361 165 337 115
1 362 354 337 345
1 336 325 362 348
1 336 305 362 342
1 335 285 362 336
1 170 358 145 361
1 406 177 429 178
1 407 348 433 348
38 6
19 338 192 397 173 0
reg0_2
19 338 363 397 344 0
reg0_3
19 75 206 134 187 0
reg0_0
19 78 374 137 355 0
reg0_1
31 153 249 202 164 0 1
19 338 173 397 154 0
reg1_2
19 337 343 396 324 0
reg1_3
19 76 181 135 162 0
reg1_0
19 80 354 139 335 0
reg1_1
19 338 153 397 134 0
reg2_2
19 337 323 396 304 0
reg2_3
19 74 159 133 140 0
reg2_0
19 79 334 138 315 0
reg2_1
19 338 133 397 114 0
reg3_2
19 336 303 395 284 0
reg3_3
19 72 137 131 118 0
reg3_0
19 79 313 138 294 0
reg3_1
31 156 415 205 330 0 1
14 87 448 136 399
31 417 231 466 146 0 1
14 348 264 397 215
31 418 402 467 317 0 1
14 349 435 398 386
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 79 10 0 \NUL
Jaden Liu
22 12 54 64 34 0 \NUL
zliu259
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 263 71 337 51 0 \NUL
ALU input2
19 75 226 134 207 0
adr2_1
19 75 245 134 226 0
adr2_0
14 84 282 133 233
19 339 212 398 193 0
adr2_1
19 339 231 398 212 0
adr2_0
19 79 394 138 375 0
adr2_1
19 79 413 138 394 0
adr2_0
19 339 383 398 364 0
adr2_1
19 339 402 398 383 0
adr2_0
20 480 366 539 347 0
in2_3
20 475 196 534 177 0
in2_2
20 211 379 270 360 0
in2_1
20 210 213 269 194 0
in2_0
1 157 411 133 423
1 418 227 394 239
1 419 398 395 410
1 131 196 154 209
1 132 171 154 203
1 130 149 154 197
1 128 127 154 191
1 134 364 157 375
1 136 344 157 369
1 135 324 157 363
1 135 303 157 357
1 418 191 394 182
1 418 185 394 163
1 418 179 394 143
1 418 173 394 123
1 419 362 394 353
1 393 333 419 356
1 393 313 419 350
1 392 293 419 344
1 154 245 130 257
1 154 227 131 216
1 131 235 154 233
1 157 393 135 384
1 135 403 157 399
1 419 380 395 373
1 395 392 419 386
1 418 209 395 202
1 395 221 418 215
1 211 203 199 203
1 212 369 202 369
1 476 186 463 185
1 481 356 464 356
38 7
20 464 397 523 378 0
alu_3
20 190 415 249 396 0
alu_2
20 475 208 534 189 0
alu_1
20 216 214 275 195 0
alu_0
19 64 170 123 151 0
in2_2
19 80 150 139 131 0
in2_3
19 37 211 96 192 0
in2_0
19 51 190 110 171 0
in2_1
19 64 254 123 235 0
in1_0
19 65 234 124 215 0
in1_1
31 155 254 204 169 0 1
14 103 282 152 233
19 332 184 391 165 0
in2_2
19 344 160 403 141 0
in2_3
19 353 135 412 116 0
in2_0
19 320 204 379 185 0
in2_1
19 317 247 376 228 0
in1_0
19 318 227 377 208 0
in1_1
31 408 247 457 162 0 1
14 356 275 405 226
19 41 408 100 389 0
in2_2
19 53 384 112 365 0
in2_3
19 62 359 121 340 0
in2_0
19 73 331 132 312 0
in2_1
19 38 451 97 432 0
in1_0
19 39 431 98 412 0
in1_1
31 129 451 178 366 0 1
14 77 479 126 430
19 337 318 396 299 0
in2_2
19 312 384 371 365 0
in2_3
19 318 365 377 346 0
in2_0
19 327 346 386 327 0
in2_1
19 309 426 368 407 0
in1_0
19 310 406 369 387 0
in1_1
31 400 426 449 341 0 1
14 348 454 397 405
22 263 71 293 51 0 \NUL
ALU
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 12 54 64 34 0 \NUL
zliu259
22 12 30 79 10 0 \NUL
Jaden Liu
22 12 78 52 58 0 \NUL
Lab 2
1 149 257 156 250
1 93 201 156 214
1 107 180 156 208
1 120 160 156 202
1 136 140 156 196
1 201 208 217 204
1 120 244 156 238
1 121 224 156 232
1 402 250 409 243
1 373 237 409 231
1 374 217 409 225
1 454 201 476 198
1 376 194 409 207
1 388 174 409 201
1 400 150 409 195
1 409 125 409 189
1 123 454 130 447
1 94 441 130 435
1 95 421 130 429
1 394 429 401 422
1 365 416 401 410
1 366 396 401 404
1 175 405 191 405
1 97 398 130 411
1 109 374 130 405
1 118 349 130 399
1 129 321 130 393
1 393 308 401 368
1 383 336 401 374
1 374 355 401 380
1 368 374 401 386
1 446 380 465 387
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
