# 非易失性内存技术中位写减少的压缩架构

# Compression architecture for bit-write reduction in non-volatile memory technologies.

## 摘要

基于压缩的架构，减少写操作。更低的写延迟、动态能量、更强的耐力。

(i) 频繁模式压缩-解压引擎 (ii) 比较器  (iii)  随机均衡器

提高了2-3倍，峰值单元写操作减少了27%

## 1. 介绍

STT-RAM 写延迟长、写能量高

Flip-N-Write(FNW)   减少最大比特数改变

压缩 ： 依赖压缩-解压引擎（CDE)和数据比较器。

频繁模式压缩（FPC）算法   静态模式表

尝试压缩： 无法压缩，原样写入NVM数组。 写时先比较，READ-MODIFY-WRITE, 修改修改位；读时检查写标记位集状态，检测是否为压缩形式存储。若压缩，先解压。额外空间实现概率磨损均衡方案。每个32位字对应2个标签位（用于压缩和磨损均衡），6.25%内存开销。

架构：使用Intel Pin的SPEC CPU2006基准

比FNW提高了2倍（3倍），平均减少了单元位写27%。



## 2. 背景和动机

PCM：应用不同强度的电流脉冲，在两种状态之间切换硫族化合物材料，如Ge<sub>2</sub>Sb<sub>2</sub>Te<sub>5</sub>（GST）来存储数据

非晶（多晶）GST  高（低）电阻， 通常在MΩ（kΩs）范围内

在其熔点以上被加热，然后快速（缓慢）冷却以写入“0”（“1”）



STT-RAM:利用磁性隧道结（MTJ）作为存储单元。  使用不同的磁方向来表示数据位。

两层铁磁材料，固定磁方向的一层为参考层，具有可编程磁方向的另一层为自由层。

两层（并联/反并联）的相对磁方向决定电阻（低/高）

比DRAM多10-15倍的能量访问



RRAM:在电池间施加电压差，使金属氧化物中的氧离子进出电子来完成写操作。

缺陷（如氧空位）累积导致电池失效。



能量，耐久性和延迟性：放置电压，感知电流测量电阻水平。 写操作导致问题和缺点。

NVM中设置和重置都需要比DRAM更高的电流来改变设备的状态。

限制一次性写入有限数量的数据，并遍历NVM数组以完成写入。

SET和RESET操作在一次写操作中同时发生，所以下一个写操作要等到所有较长的SET操作完成后才能开始。

PCM：反复加热和冷却会对硫族化合物材料产生热效力。

RRAM：反复编程会导致电灯丝产生不必要的膨胀。



提高NVM性能：

PCM: 数据迁移或地址转换技术，随机地址映射，重新调度。

STT-RAM：行缓冲阵列和早写终止（EWT）

数据比较写（DCW）、翻转写入（FNW)

频繁值压缩、频繁模式压缩（FPC)

## 3. 基于压缩的NVM

DCW、FNW

我们：比较之前压缩，减少数据位



写： 尝试压缩,然后比较，然后写不同的单元。   压缩标记位。

读：反向。

架构： 集成到NVM。

### 3.1 频繁模式压缩（FPC）

基于重要性的压缩技术，与模式类匹配来实现压缩

匹配：编码+前缀

静态表。相对简单的逻辑和低开销，直接嵌入NVM，不需要存储值字典。



CDE开销（I/0 磨损平衡）

增加行缓冲区大小减少读取操作中时间开销、

### 3.2 磨损水平

有条件的压缩数据写入NVM阵列中单词的相反位置以减少磨损。

第一个位的位置和数据方向很重要，来决定数据的长度。

字的最重要部分与最不重要的转移。

细粒：位移动     粗粒： 段移动

词间磨损，词内磨损

未压缩，不考虑位置位

1. 内部写访问计数器    2.  潜在的位写数量来确定写方向

## 4. 评估和结果

位速率

损耗均衡

## 5. 结论

原始位写操作平均减少了20倍，相对于flip-write和DCW分别减少了2倍和3倍的位写操作。

磨损均衡法   峰值单元位写入平均减少了27%