and narrow-band modulated signal(GMSK) output 
spectrum. This project also proposes an performance 
enhanced sigma-delta fractional-N synthesizer 
architecture. Modified phase frequency detector (PFD) 
and charge pump are utilized to improve the 
linearity. A variable delay line with 54ps delay 
resolution is inserted between the reference signal 
and PFD to compensate phase errors. At least 13dB of 
fractional spur and quantization noise improvement 
could be achieved. 
英文關鍵詞： Wireless Transmitter, Nonlinear Distortion, Digital 
Pre-distortion,  RF DAC, Software-defined Radio, 
Fractional-N  Synthesizer, Sigma-delta Modulation 
 
I 
 
 
 
 
目錄 
一、 研究目的………………………………………………………..1 
二、 整體目標………………………………………………………..1                                            
三、 發射機架構簡介………………………………………………..2 
四、 發射機模型設計………………………………………………..3 
1. 功率放大器…………………………………………………………………3 
2. 數位預失真…………………………………………………………………5 
3. 發射機系統模擬……………………………………………………………6 
五、 軟體無線電發射機……………………………………………..8 
1. 發射機系統方塊……………………………………………………………8 
2. 電路布局圖及晶片照……………………………………………………..10 
3. 射頻數位類比轉換器量測結果…………………………………………..11 
六、 ΔΣ 非整數-N 頻率合成器…………………………….……….19 
1. 相位頻率偵測器與充電泵………………………………………………..19 
2. ΔΣ非整數-N頻率合成器…………………………………………………22 
3. 量測結果…………………………………………………………..………22 
七、 結論與未來工作………………………………………………25 
八、 參考資料………………………………………………………25 
 
 
 
 
2 
 
 
 
表一 General E-UTRA Spectrum Emission Mask 
 
 
 
圖一 發射機射頻頻譜 
 
三、 發射機架構簡介 
圖二所示為一典型的直接升頻/直角座標發射機架構，其中虛線內為一「向
量調變器」，理想狀況下其輸出為 
 
LO LO( ) ( )cos( ) ( )sin( )y t I t t Q t t    
 
本架構應用廣泛(從低成本的量產晶片組到實驗室測詴用的信號產生器)。近年來
無線通訊系統為達到高速資料傳輸能力，傳送頻寬日益增加，為了提升頻帶使用
效率(Spectrum Efficiency)與改善傳送通道非理想效應(例如：多路徑、通道衰減...
等)，正交分頻多工(Orthogonal Frequency-Division Multiplexing, OFDM)技術被廣
為採用，但正交分頻多工調變技術會造成輸出信號 y(t)有較高的峰值帄均功率比
(Peak to Average Power Ratio, PAPR)，導致功率放大器須調降帄均輸出功率才能
維持發射訊號的品質。LTE 系統為了降低用戶端發射信號的峰值帄均功率比，因
此採用 SC-FDMA(Single-Carrier Frequency-Division Multiplexing Access )。然而，
4 
 
降(Back-off)功率放大器的操作點。表二為建立非線性功率放大器的參數，另外
須給定功率放大器的線性增益與相位延遲(增益設定為 11.989 dB，相位延遲為
66.365 deg.)。 
 
 
圖四 非線性功率放大器輸入/輸出功率曲線圖 
 
 
表二 非線性功率放大器模型參數 
Input Power (dBm) Gain Compression (dBm) Phase Compression(deg.) 
2 0 0 
4 -0.012 0.173 
6 -0.027 0.399 
8 -0.046 0.697 
10 -0.074 1.162 
12 -0.116 1.988 
14 -0.186 2.996 
16 -0.397 3.754 
18 -0.904 3.729 
20 -1.718 3.585 
22 -2.856 4.337 
 
根據圖五的模擬結果證實，此非線性功率放大器輸出飽和功率約為 32 
dBm。 
 
6 
 
 
圖七 含數位預失真直角座標發射機架構圖 
 
3. 發射機系統模擬 
圖七為發射機系統模擬方塊圖，LTE Release 8 16-QAM 50RB 數位基頻信號
須先經過數位預失真做補償，然後經由 10 位元的數位類比轉換器(DAC)與帶通
頻寬為 13 MHz 的低通濾波器(3-order Chebyshev LPF)，而後藉由振盪頻率為 2 
GHz 的正交調變器將基頻類比訊號移至射頻，最後經由具有 Memoryless AM-AM
與 AM-PM 特性的功率放大器將信號放大。 
  
 
圖八 LTE Release 8 16-QAM 50RB 信號測詴  
 
如圖八所示，藍色頻譜為沒有經過數位預失真的功率放大器輸出，可發現 fOBB = 
8 
 
同樣設定輸出信號在 28.316 dBm 時，在有數位預失真補償條件下，誤差向量大
小也從 EVMRMS=3.49 降低至 EVMRMS=0.463，如圖八所示。 
 
五、 軟體無線電發射機 
如表三所示，採用射頻數位類比轉換器(RFDAC)之正交發射機比其他做法之
大多數發射機具有較低功耗，且因不需在 DAC 及混波器之間加入低通濾波器來
重建類比信號，故可進一步降低複雜度並提高發射機之工作效率。 
 
表三 RFDAC 架構之正交發射機與其他發射機比較 
 
 
1. 發射機系統方塊 
傳統之正交發射機將基頻信號轉換至射頻信號需要使用多個不同的功能方
塊，大致包含且 DAC 和混波器(mixer)，而此部份功能本計畫則使用 RFDAC 來
取代以期有更好的功耗表現。圖九為本次計畫採用RFDAC之發射機系統方塊圖，
虛線左方數位電路部分將使用 FPGA 實現，虛線右方則經由晶片下線完成。晶片
內部主要包含兩個(I 及 Q)RFDAC 陣列、一個除頻器及一個功率控制電路。除頻
器將外部產生之本地盪信號做頻率減半之操作，同時製造出兩個相差 90 度的弦
波來做為同相及正交相位兩路徑的本地振盪信號；兩個 RFDAC 陣列則分別將同
相(in-phase)及正交相位(quadrature-phase)之基頻信號透過混波使之升頻至射頻段；
接著則將兩路徑的信號結合並送入功率控制電路，調整輸出信號之功率大小。 
10 
 
 
圖十一 RFDAC 之電路圖 
 
在數位電路的訊號處理方面，本計畫是將代表基頻帶的 12 位元數位信號分
成 5 位元的整數及 7 位元的分數兩部分，整數部分之信號採樣率為 10 MHz，分
數部分則是超取樣八倍，將取樣率增加至 80MHz 過後再經過三角積分調變使輸
出位元數減少至 3 位元，最後再分別將兩路數位信號輸入晶片當中(圖十二)。本
計畫將數位信號分為兩路處理之主要理由為：未採用三角積分調變之整數路徑由
於取樣率較低，在功率消耗上較為節省，但也因此具有較低之解析度；反觀分數
部分因為經過三角積分調變，信號取樣率較高，信號之解析度獲得提升，但是功
率消耗也更高。採用兩路徑分別處理之做法比起全部皆使用三角積分調變在功耗
上面可以有更佳的表現，且比不經過任何數位信號處理之做法在信號頻帶內具有
更高的解析度。 
 
 圖十二 數位電路 
 
2. 電路布局圖及晶片照 
最終完成之晶片電路布局圖如圖十三之右圖所示，使用TSMC 0.18um製程，
整體面積包含輸出入 pad 為 1.383mm × 1.387mm(核心電路：0.62mm × 0.6mm)，
數位輸入皆使用 TSMC 提供之靜電保護裝置，射頻訊號則不採用以防止高頻訊
號失真。 
 
12 
 
正式輸入訊號之前，我們先固定數位信號為常數零，此時 RFDAC 可視為一
單純的開關，故在發射機輸出端將看到跟除頻器輸出相同頻率之訊號。因此時信
號產生器提供的是 2GH 弦波信號，若除頻器動作正常的話，應可在頻譜分析儀
上看到 1GHz 的信號，如圖十五所顯示的情形，故可確認除頻器設計正確。 
 
 
圖十五 除頻器輸出頻譜圖 
 
 
圖十六 整數路徑量測信號 
14 
 
除了主要信號之外，在圖十七 1.0252GHz 的頻率也可看到不小的信號能量，
此來源可由圖十八之 RFDAC 單元電路的操作推得： 
 
由上式看來，除了主要信號之外，在距離本地振盪信號奇數倍的取樣頻率之上都
會有投影鏡像(Image)信號產生，但由圖十七的結果看來，此信號能量已比主要
信號小得多。 
接著觀察信號頻帶內的頻譜表現(圖二十)，可看到下側帶主要信號(Mkr1)落
於頻率 999.8MHz，而當同相路徑及正交相位路徑上 RFDAC 單元陣列完全匹配
時，頻譜上將只會看到上側帶或下側帶的主要信號，假設正交路徑上的信號大小
比理想值大了△倍，可推得輸出信號為： 
 
此時下側帶的信號將無法完全消去。而圖二十上顯示的則是只剩下側帶信號的狀
況。除此之外，由 Mkr3 所標記的位置可看出此發射機的本地振盪信號漏逸狀況，
在輸出信號為-19.36 dBm 時，輸出端得到的本地振盪信號有-61.56 dBm。 
 
 
圖十八 不匹配對輸出信號所造成的影響 
16 
 
 
圖二十二 功率控制電路 
 
至於功率控制電路的操作原理可用圖二十二來說明，在兩個 RFDAC 陣列輸
出端與發射機輸出之間具有兩組電晶體，其中一組可將輸出電流引導至接地端，
另一組則可將輸出電流送至發射機輸出端，此電路在功率的控制方面具有較好的
線性度，且對 RFDAC 單元輸出電阻值要求也較低，以下列這個 12 階段、最大
功率變異為 0.5dB 的例子來說，RFDAC 單元的輸出電阻值只要為負載電阻的
31.27 倍即可。 
 
 
 
18 
 
 
圖二十五 輸入 GMSK 信號之量測結果與 GSM 系統的 Mask 比較 
 
完成單一頻率的信號測詴之後，本計畫還進行了窄頻帶調變信號的量測，圖
二十四即是輸入為 GMSK 調變信號時所得到之輸出頻譜，為了配合 FPGA 之時
脈訊號，此處使用的取樣頻率為 250kHz，而從頻譜分析儀上看來，整體訊號頻
寬約在 500kHz 左右。而圖二十三還加入了 GSM 系統之 Mask 做對照，結果顯示
在信號頻寬內輸出頻譜尚能合乎規範。 
 
表三 量測參數比較表 
 
 
20 
 
 
圖二十七 典型相位頻率偵測器與充電泵架構圖 
 
 
圖二十八 改良後之相位頻率偵測器與充電泵架構圖 
 
 
圖二十九 相位頻率偵測器與充電泵時序圖 
22 
 
號 fREF領先回授信號 fFB 相位時，DN 信號會關閉充電泵對迴路濾波器放電途徑，
直到 fFB 信號被偵測，才會結束充電泵對迴路濾波器充電程序。以參考信號 fREF
領先回授信號 fFB 為例，雖兩者的充電時間長度相同，但是改良式相位頻率偵測
器與充電泵是由 Ccomp該點電荷轉移至 A 點寄生電容，克服典型架構由迴路濾波
器 CPout 該點電荷轉移至 A 點寄生電容的問題。改良式架構當參考信號 fREF落後
回授信號 fFB 相位時也有相同改善功能。根據圖三十模擬結果顯示，典型相位頻
率偵測器與充電泵增益會有超過 10%的非線性，而改良式的架構可將非線性降低
至 5%，如圖三十一所示。 
 
2. ΔΣ 非整數-N 頻率合成器 
本計畫提出新型頻率合成器架構[21]如圖三十二所示，在參考信號源(XO)與
相位頻率偵測器/充電泵間存有一延遲線，可用來產生具多相位的參考信號源，
配合補償控制單元選擇最佳的相位當參考信號輸出，以達到降低相位誤差的目
地。 
 
圖三十二 具補償突波與量化雜訊功能之  Σ非整數-N 頻率合成器架構圖 
 
圖三十三畫出一新型二階迴路架構，其由一典型二階  Σ 調變器(3-order Switch 
open)與補償單元(虛線方塊)組成。當除數的小數部分為定值時，新型二階架構帶
來的好處是相位誤差之最大峰對峰值從典型架構的兩倍壓控振盪器週期(TVCO)
取代成兩倍延遲單元週期(TUNIT)。若將圖三十三的三階開關(3-order Switch open) 
接通即可變換成新型三階架構，其相位誤差之最大峰對峰值從典型三階  Σ調變
器架構的四倍壓控振盪器週期(TVCO)取代成四倍延遲單元週期(TUNIT)。 
 
3. 量測結果 
本次硬體實現採用 1P6M 0.18 m CMOS標準製程，晶片面積為 1.23 1.2mm2 
(核心面積為 0.880.78mm2)，如圖三十四所示，此晶片包含有壓控振盪器、迴路
24 
 
的頻率範圍從 2.9 GHz 到 4.1 GHz，量測到的相位雜訊與頻譜分別如圖三十五與
圖三十六所示。除數的整數與小數分別設定為 149(3874 MHz)與 129055(400 KHz)，
 Σ調變器使用 23位元之累加器。延遲線測得之解析度與範圍分別為 54 ps與 1.73 
ns，其對於  Σ調變器的量化雜訊，比起典型架構之頻率合成器有 13.4 dB 的改
善。新型三階架構  Σ非整數-N 頻率合成器在距離中心頻率 300 KHz 到 4 MHz
所測得之相位雜訊優於新型二階架構，這是因為新型三階  Σ架構在頻帶內有較
佳的抑制量化雜訊能力。另外，在距離中心頻率 4 MHz 到 20 MHz 之處，新型二
階架構  Σ非整數-N 頻率合成器測得 20 dB/decade 較佳的雜訊整型能力。倘若採
用更先進的製程來提高延遲單元的解析度，預期可得到更好的效能。 
 
 
圖三十五  相位雜訊量測圖 
 
 
圖三十六  頻譜量測圖 
26 
 
[2]  Y. Nagata, “Linear amplification technique for digital mobile communications,” 
in Proc. IEEE Veh. Technol. Conf., May 1989, vol. 1, pp. 159–164. 
[3]  J. K. Cavers, “Amplifier linearization using a digital predistorter with fast 
adaptation and low memory requirements,” IEEE Trans. Veh. Technol., vol. 39, 
no. 4, pp. 372–382, Nov. 1990. 
[4]  P. L. Gilabert, A. Cesari, G. Montoro, E. Bertran, and J. M. Dilhac “Multi-Lookup 
Table FPGA Implementation of an Adaptive Digital Predistorter for Linearizing 
RF Power Amplifiers With Memory Effects,” IEEE Trans. Microw. Theory 
Tech., vol. 56, no. 2, pp. 372-384, Feb. 2008. 
[5]  SungWon Chung, J. W. Holloway, and J. L. Dawson “Energy-Efficient Digital 
Predistortion With Lookup Table Training Using Analog Cartesian Feedback,” 
IEEE Trans. Microw. Theory Tech., vol. 56, no 10, pp. 2248-2258, Oct. 2008. 
[6]  D. Chowdhury, P. Seppinen, C. D. Hull, O. B. Degani, Y. Wang, and A. M. Niknejad, 
“A Fully Integrated Dual-Mode Highly Linear 2.4 GHz CMOS Power Amplifier 
for 4G WiMax Applications,” IEEE J. Solid-State Circuits, vol. 44, no. 12, pp. 
3393-3402, Dec. 2009. 
[7]  O. B. Degani, F. Cossoy, S. Shahaf, E. Cohen, V. Kravtsov, O. Sendik, D. Chowdhury, 
C. D. Hull, and S. Ravid, “A 90-nm CMOS Power Amplifier for 802.16e (WiMAX) 
Applications,” IEEE Trans. Microw. Theory Tech., vol. 58, no. 5, pp. 1431-1437, 
May 2010. 
[8]  Eloranta, P.; Seppinen, P.; Kallioinen, S.; Saarela, T.; Parssinen, A.;“A 
Multimode Transmitter in 0.13 μm CMOS Using Direct-Digital RF Modulator”; 
Solid-State Circuits, IEEE Journal of Volume 42,  Issue 12,  Dec. 2007 
Page(s):2774 - 2784  
[9]  Vidojkovic, V.; Van der Tang, J.; Leeuwenburgh, A.; Van Roermund, A.;“Mixer 
topology selection for a 1.8 - 2.5 GHz multi-standard front-end in 0.18 μm 
CMOS”; Circuits and Systems, 2003. ISCAS '03. Proceedings of the 2003 
International Symposium on Volume 2,  25-28 May 2003 Page(s):II-300 - II-303 
vol.2  
[10] Van den Bosch, A.; Steyaert, M.; Sansen, W.; “SFDR-bandwidth limitations for 
high speed high resolution current steering CMOS D/A converters”; Electronics, 
Circuits and Systems, 1999. Proceedings of ICECS '99. The 6th IEEE 
International Conference on Volume 3,  5-8 Sept. 1999 Page(s):1193 - 1196 
vol.3  
[11] Van den Bosch, A.; Borremans, M.A.F.; Steyaert, M.S.J.; Sansen, W., “A 10-bit 
1-GSample/s Nyquist current-steering CMOS D/A converter”; Solid-State 
Circuits, IEEE Journal of Volume 36,  Issue3, March 2001 Page(s):315 - 324  
[12] Kavousian, A.; Su, D.K.; Hekmat, M.; Shirvani, A.; Wooley, B.A., “A Digitally 
28 
 
Circuits, pp.2787 - 2797, Dec. 2008. 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：曹恆偉 計畫編號：99-2220-E-002-007- 
計畫名稱：運用數位輔助智產元件之軟體無線收發機--子計畫一：適用於軟體無線電之數位輔助高性
能發射機研製(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 1 1 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 1 1 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
本計畫已發表兩篇 IEEE 會議論文於 ISCAS 與 ESSCIRC，題目分別為 
1. A novel sigma-delta fractional-N synthesizer architecture with fractional spur 
and quantization noise cancellation 
2. A 300KHz Bandwidth 3.9GHz 0.18μm CMOS Fractional-N Synthesizer with 13dB 
Broadband Phase Noise Reduction 
 
另外有提申請一項名為頻率合成器的國內專利，目前狀態正在審查中。 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
綜觀近年的發射機研製，為達高性能及高整合性的目標，採用偏重數位化的實現方式確實
是最佳選擇之一，而本專題研究計劃提出三項優化無線發射機的相關技術，此三項技術皆
以偏重數位化的技巧為主，符合學術之趨勢；研究過程中，模擬結果顯示本計畫所提出的
技術為可行方法，晶片實現驗證該技術之實際應用價值，因此本計畫之研究成果實屬達成
目標。具體研究成果結論如下： 
 
首先模擬驗證一飽和功率(Psat)32dBm 之功率放大器失真模型，在數位預失真補償下，發
射機輸出信號從 EVMRMS=3.49 降低至 EVMRMS=0.463，輸出功率需達 25.316 dBm，且能通
過該信號激發模式下 3GPP 規範的頻譜遮罩。 
 
