# case生成语句
## 感觉case生成语句同条件生成语句类似， 都是在不同条件下调用（实例化）不同的Verilog结构：
###  (1) 模块
###  (2) 用户定义原语，门级原语
###  (3) 连续赋值语句
###  (4) initial 或 always块

