TimeQuest Timing Analyzer report for DataController
Mon May 08 15:26:48 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; DataController                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  30.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 19.6 MHz ; 19.6 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -50.016 ; -2169.819         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.435 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -437.204                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                             ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -50.016 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 51.376     ;
; -49.994 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 51.354     ;
; -49.975 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.402      ; 51.378     ;
; -49.963 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 51.323     ;
; -49.957 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 51.316     ;
; -49.953 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.402      ; 51.356     ;
; -49.949 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 51.308     ;
; -49.922 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.402      ; 51.325     ;
; -49.916 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.401      ; 51.318     ;
; -49.908 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.401      ; 51.310     ;
; -49.905 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 51.265     ;
; -49.868 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 51.227     ;
; -49.864 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.402      ; 51.267     ;
; -49.827 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.401      ; 51.229     ;
; -49.667 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 51.026     ;
; -49.626 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.401      ; 51.028     ;
; -48.210 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 49.570     ;
; -48.188 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 49.548     ;
; -48.167 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.402      ; 49.570     ;
; -48.157 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 49.517     ;
; -48.151 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 49.510     ;
; -48.145 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.402      ; 49.548     ;
; -48.143 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 49.502     ;
; -48.114 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.402      ; 49.517     ;
; -48.108 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.401      ; 49.510     ;
; -48.100 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.401      ; 49.502     ;
; -48.099 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.359      ; 49.459     ;
; -48.062 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 49.421     ;
; -48.056 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.402      ; 49.459     ;
; -48.019 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.401      ; 49.421     ;
; -47.861 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.358      ; 49.220     ;
; -47.818 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.401      ; 49.220     ;
; -47.623 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 48.981     ;
; -47.590 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 48.948     ;
; -47.582 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.400      ; 48.983     ;
; -47.577 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 48.935     ;
; -47.549 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.400      ; 48.950     ;
; -47.536 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.400      ; 48.937     ;
; -47.522 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 48.880     ;
; -47.481 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.400      ; 48.882     ;
; -46.838 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 47.757     ;
; -46.836 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 47.755     ;
; -46.816 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 47.735     ;
; -46.814 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 47.733     ;
; -46.785 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 47.704     ;
; -46.783 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 47.702     ;
; -46.779 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.083     ; 47.697     ;
; -46.777 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 47.695     ;
; -46.771 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.083     ; 47.689     ;
; -46.769 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 47.687     ;
; -46.727 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 47.646     ;
; -46.725 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 47.644     ;
; -46.690 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.083     ; 47.608     ;
; -46.688 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 47.606     ;
; -46.489 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.083     ; 47.407     ;
; -46.487 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.083     ; 47.405     ;
; -45.817 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 47.175     ;
; -45.784 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 47.142     ;
; -45.774 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.400      ; 47.175     ;
; -45.771 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 47.129     ;
; -45.741 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.400      ; 47.142     ;
; -45.728 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.400      ; 47.129     ;
; -45.716 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.357      ; 47.074     ;
; -45.673 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.400      ; 47.074     ;
; -44.445 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.362     ;
; -44.443 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.360     ;
; -44.412 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.329     ;
; -44.410 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.327     ;
; -44.399 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.316     ;
; -44.397 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.314     ;
; -44.344 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.261     ;
; -44.342 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 45.259     ;
; -43.160 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 44.081     ;
; -43.138 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 44.059     ;
; -43.107 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 44.028     ;
; -43.101 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 44.021     ;
; -43.093 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 44.013     ;
; -43.049 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 43.970     ;
; -43.047 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 43.964     ;
; -43.025 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 43.942     ;
; -43.012 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 43.932     ;
; -42.994 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 43.911     ;
; -42.988 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 43.904     ;
; -42.980 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 43.896     ;
; -42.936 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 43.853     ;
; -42.899 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 43.815     ;
; -42.811 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 43.731     ;
; -42.698 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 43.614     ;
; -40.767 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 41.686     ;
; -40.734 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 41.653     ;
; -40.721 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 41.640     ;
; -40.666 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 41.585     ;
; -40.654 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 41.569     ;
; -40.621 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 41.536     ;
; -40.608 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 41.523     ;
; -40.553 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 41.468     ;
; -39.684 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 40.600     ;
; -39.662 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 40.578     ;
; -39.631 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.085     ; 40.547     ;
; -39.625 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 40.540     ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.452 ; Control:U0|state                                                                    ; Control:U0|state                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H                        ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|req_o                                                                   ; rs232_rx:U2|req_o                                                                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|state.wait_half_bit                                                     ; rs232_rx:U2|state.wait_half_bit                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|state.wait_for_stop_bit                                                 ; rs232_rx:U2|state.wait_for_stop_bit                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|bit_counter[0]                                                          ; rs232_rx:U2|bit_counter[0]                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|bit_counter[1]                                                          ; rs232_rx:U2|bit_counter[1]                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|bit_counter[2]                                                          ; rs232_rx:U2|bit_counter[2]                                                          ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|baudrate_counter[11]                                                    ; rs232_rx:U2|baudrate_counter[11]                                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|baudrate_counter[9]                                                     ; rs232_rx:U2|baudrate_counter[9]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|baudrate_counter[5]                                                     ; rs232_rx:U2|baudrate_counter[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|baudrate_counter[3]                                                     ; rs232_rx:U2|baudrate_counter[3]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|state.wait_for_rx_start                                                 ; rs232_rx:U2|state.wait_for_rx_start                                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|state.receive_bits                                                      ; rs232_rx:U2|state.receive_bits                                                      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|baudrate_counter[8]                                                     ; rs232_rx:U2|baudrate_counter[8]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|baudrate_counter[0]                                                     ; rs232_rx:U2|baudrate_counter[0]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|baudrate_counter[1]                                                     ; rs232_rx:U2|baudrate_counter[1]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rs232_rx:U2|baudrate_counter[7]                                                     ; rs232_rx:U2|baudrate_counter[7]                                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG                                 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG                                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2                           ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1                            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                                       ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                                       ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                                       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.492 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.785      ;
; 0.501 ; lcd16x2_ctrl_demo3:U1|status6[1]                                                    ; lcd16x2_ctrl_demo3:U1|line1[9]                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.795      ;
; 0.502 ; lcd16x2_ctrl_demo3:U1|status3[1]                                                    ; lcd16x2_ctrl_demo3:U1|line1[73]                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.796      ;
; 0.508 ; rs232_rx:U2|shift_register[3]                                                       ; rs232_rx:U2|shift_register[2]                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.802      ;
; 0.509 ; rs232_rx:U2|shift_register[5]                                                       ; rs232_rx:U2|shift_register[4]                                                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.803      ;
; 0.510 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.802      ;
; 0.517 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.810      ;
; 0.517 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE                                ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.811      ;
; 0.518 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.810      ;
; 0.519 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.812      ;
; 0.525 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]                                ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.818      ;
; 0.526 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART2_SINGLE        ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.820      ;
; 0.529 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.822      ;
; 0.529 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.821      ;
; 0.529 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.821      ;
; 0.534 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.827      ;
; 0.537 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.830      ;
; 0.540 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.833      ;
; 0.546 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.839      ;
; 0.642 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[2]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.936      ;
; 0.649 ; rs232_rx:U2|shift_register[1]                                                       ; rs232_rx:U2|data_o[1]                                                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.943      ;
; 0.649 ; rs232_rx:U2|shift_register[2]                                                       ; rs232_rx:U2|data_o[2]                                                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.943      ;
; 0.649 ; rs232_rx:U2|shift_register[4]                                                       ; rs232_rx:U2|data_o[4]                                                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.943      ;
; 0.650 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.942      ;
; 0.651 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.943      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Control:U0|mode_data[0]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Control:U0|mode_data[1]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Control:U0|state                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_MOSI               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SCK                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|mode_buffer[0] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 3.626 ; 3.700 ; Rise       ; CLK             ;
; RX        ; CLK        ; 5.125 ; 5.457 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 3.809 ; 3.950 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.723  ; 0.566  ; Rise       ; CLK             ;
; RX        ; CLK        ; -2.726 ; -3.005 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -1.865 ; -2.123 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]        ; CLK        ; 13.460 ; 12.552 ; Rise       ; CLK             ;
;  LCD_DB[4]       ; CLK        ; 10.043 ; 9.729  ; Rise       ; CLK             ;
;  LCD_DB[5]       ; CLK        ; 13.460 ; 12.552 ; Rise       ; CLK             ;
;  LCD_DB[6]       ; CLK        ; 10.756 ; 10.305 ; Rise       ; CLK             ;
;  LCD_DB[7]       ; CLK        ; 9.975  ; 9.630  ; Rise       ; CLK             ;
; LCD_E            ; CLK        ; 7.899  ; 8.267  ; Rise       ; CLK             ;
; LCD_RS           ; CLK        ; 10.104 ; 9.934  ; Rise       ; CLK             ;
; SPI_MOSI         ; CLK        ; 6.297  ; 6.487  ; Rise       ; CLK             ;
; SPI_SCK          ; CLK        ; 8.834  ; 8.244  ; Rise       ; CLK             ;
; SPI_SS_N         ; CLK        ; 6.673  ; 6.866  ; Rise       ; CLK             ;
; check_rx_out[*]  ; CLK        ; 8.745  ; 8.411  ; Rise       ; CLK             ;
;  check_rx_out[0] ; CLK        ; 8.049  ; 7.824  ; Rise       ; CLK             ;
;  check_rx_out[1] ; CLK        ; 8.745  ; 8.411  ; Rise       ; CLK             ;
; tx               ; CLK        ; 7.881  ; 7.596  ; Rise       ; CLK             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]        ; CLK        ; 7.386 ; 7.144 ; Rise       ; CLK             ;
;  LCD_DB[4]       ; CLK        ; 7.952 ; 7.645 ; Rise       ; CLK             ;
;  LCD_DB[5]       ; CLK        ; 9.804 ; 9.211 ; Rise       ; CLK             ;
;  LCD_DB[6]       ; CLK        ; 7.386 ; 7.144 ; Rise       ; CLK             ;
;  LCD_DB[7]       ; CLK        ; 7.830 ; 7.550 ; Rise       ; CLK             ;
; LCD_E            ; CLK        ; 7.367 ; 7.731 ; Rise       ; CLK             ;
; LCD_RS           ; CLK        ; 7.644 ; 7.256 ; Rise       ; CLK             ;
; SPI_MOSI         ; CLK        ; 6.160 ; 6.347 ; Rise       ; CLK             ;
; SPI_SCK          ; CLK        ; 8.682 ; 8.098 ; Rise       ; CLK             ;
; SPI_SS_N         ; CLK        ; 6.521 ; 6.710 ; Rise       ; CLK             ;
; check_rx_out[*]  ; CLK        ; 7.841 ; 7.621 ; Rise       ; CLK             ;
;  check_rx_out[0] ; CLK        ; 7.841 ; 7.621 ; Rise       ; CLK             ;
;  check_rx_out[1] ; CLK        ; 8.509 ; 8.184 ; Rise       ; CLK             ;
; tx               ; CLK        ; 7.678 ; 7.401 ; Rise       ; CLK             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 21.51 MHz ; 21.51 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -45.492 ; -1984.382        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.385 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -437.204                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                              ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -45.492 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.340      ; 46.834     ;
; -45.464 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.339      ; 46.805     ;
; -45.463 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.340      ; 46.805     ;
; -45.459 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.339      ; 46.800     ;
; -45.454 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.340      ; 46.796     ;
; -45.448 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.386      ; 46.836     ;
; -45.420 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.385      ; 46.807     ;
; -45.419 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.340      ; 46.761     ;
; -45.419 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.386      ; 46.807     ;
; -45.415 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.385      ; 46.802     ;
; -45.410 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.386      ; 46.798     ;
; -45.378 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.339      ; 46.719     ;
; -45.375 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.386      ; 46.763     ;
; -45.334 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.385      ; 46.721     ;
; -45.210 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.339      ; 46.551     ;
; -45.166 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.385      ; 46.553     ;
; -43.849 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.340      ; 45.191     ;
; -43.821 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.339      ; 45.162     ;
; -43.820 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.340      ; 45.162     ;
; -43.816 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.339      ; 45.157     ;
; -43.811 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.340      ; 45.153     ;
; -43.803 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.386      ; 45.191     ;
; -43.776 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.340      ; 45.118     ;
; -43.775 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.385      ; 45.162     ;
; -43.774 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.386      ; 45.162     ;
; -43.770 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.385      ; 45.157     ;
; -43.765 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.386      ; 45.153     ;
; -43.735 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.339      ; 45.076     ;
; -43.730 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.386      ; 45.118     ;
; -43.689 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.385      ; 45.076     ;
; -43.567 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.339      ; 44.908     ;
; -43.521 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.385      ; 44.908     ;
; -43.312 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.338      ; 44.652     ;
; -43.270 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.338      ; 44.610     ;
; -43.268 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.384      ; 44.654     ;
; -43.253 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.338      ; 44.593     ;
; -43.226 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.384      ; 44.612     ;
; -43.215 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.338      ; 44.555     ;
; -43.209 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.384      ; 44.595     ;
; -43.171 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.384      ; 44.557     ;
; -42.525 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 43.455     ;
; -42.523 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 43.453     ;
; -42.497 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 43.426     ;
; -42.496 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 43.426     ;
; -42.495 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 43.424     ;
; -42.494 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 43.424     ;
; -42.492 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 43.421     ;
; -42.490 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 43.419     ;
; -42.487 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 43.417     ;
; -42.485 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 43.415     ;
; -42.452 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 43.382     ;
; -42.450 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 43.380     ;
; -42.411 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 43.340     ;
; -42.409 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 43.338     ;
; -42.243 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 43.172     ;
; -42.241 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 43.170     ;
; -41.669 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.338      ; 43.009     ;
; -41.627 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.338      ; 42.967     ;
; -41.623 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.384      ; 43.009     ;
; -41.610 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.338      ; 42.950     ;
; -41.581 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.384      ; 42.967     ;
; -41.572 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.338      ; 42.912     ;
; -41.564 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.384      ; 42.950     ;
; -41.526 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.384      ; 42.912     ;
; -40.345 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 41.273     ;
; -40.343 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 41.271     ;
; -40.303 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 41.231     ;
; -40.301 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 41.229     ;
; -40.286 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 41.214     ;
; -40.284 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 41.212     ;
; -40.248 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.074     ; 41.176     ;
; -40.246 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 41.174     ;
; -39.137 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 40.069     ;
; -39.109 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 40.040     ;
; -39.108 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 40.040     ;
; -39.104 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 40.035     ;
; -39.099 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 40.031     ;
; -39.064 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 39.996     ;
; -39.040 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 39.969     ;
; -39.023 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 39.954     ;
; -39.012 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 39.940     ;
; -39.011 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 39.940     ;
; -39.007 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 39.935     ;
; -39.002 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 39.931     ;
; -38.967 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 39.896     ;
; -38.926 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 39.854     ;
; -38.855 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 39.786     ;
; -38.758 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 39.686     ;
; -36.957 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 37.887     ;
; -36.915 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 37.845     ;
; -36.898 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 37.828     ;
; -36.860 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 37.790     ;
; -36.860 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 37.787     ;
; -36.818 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 37.745     ;
; -36.801 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 37.728     ;
; -36.763 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 37.690     ;
; -36.005 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 36.932     ;
; -35.977 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 36.903     ;
; -35.976 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 36.903     ;
; -35.972 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 36.898     ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                                        ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H                        ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG                                 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2                           ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                                       ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                                       ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Control:U0|state                                                                    ; Control:U0|state                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rs232_rx:U2|baudrate_counter[11]                                                    ; rs232_rx:U2|baudrate_counter[11]                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rs232_rx:U2|baudrate_counter[9]                                                     ; rs232_rx:U2|baudrate_counter[9]                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rs232_rx:U2|baudrate_counter[5]                                                     ; rs232_rx:U2|baudrate_counter[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rs232_rx:U2|baudrate_counter[3]                                                     ; rs232_rx:U2|baudrate_counter[3]                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rs232_rx:U2|baudrate_counter[8]                                                     ; rs232_rx:U2|baudrate_counter[8]                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rs232_rx:U2|baudrate_counter[0]                                                     ; rs232_rx:U2|baudrate_counter[0]                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rs232_rx:U2|baudrate_counter[1]                                                     ; rs232_rx:U2|baudrate_counter[1]                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rs232_rx:U2|baudrate_counter[7]                                                     ; rs232_rx:U2|baudrate_counter[7]                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rs232_rx:U2|req_o                                                                   ; rs232_rx:U2|req_o                                                                   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rs232_rx:U2|state.wait_half_bit                                                     ; rs232_rx:U2|state.wait_half_bit                                                     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rs232_rx:U2|state.wait_for_stop_bit                                                 ; rs232_rx:U2|state.wait_for_stop_bit                                                 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rs232_rx:U2|bit_counter[0]                                                          ; rs232_rx:U2|bit_counter[0]                                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rs232_rx:U2|bit_counter[1]                                                          ; rs232_rx:U2|bit_counter[1]                                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rs232_rx:U2|bit_counter[2]                                                          ; rs232_rx:U2|bit_counter[2]                                                          ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rs232_rx:U2|state.wait_for_rx_start                                                 ; rs232_rx:U2|state.wait_for_rx_start                                                 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rs232_rx:U2|state.receive_bits                                                      ; rs232_rx:U2|state.receive_bits                                                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.457 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.725      ;
; 0.470 ; lcd16x2_ctrl_demo3:U1|status6[1]                                                    ; lcd16x2_ctrl_demo3:U1|line1[9]                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; lcd16x2_ctrl_demo3:U1|status3[1]                                                    ; lcd16x2_ctrl_demo3:U1|line1[73]                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.739      ;
; 0.477 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE                                ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; rs232_rx:U2|shift_register[3]                                                       ; rs232_rx:U2|shift_register[2]                                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; rs232_rx:U2|shift_register[5]                                                       ; rs232_rx:U2|shift_register[4]                                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.747      ;
; 0.482 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8                                       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.749      ;
; 0.485 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.752      ;
; 0.485 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.752      ;
; 0.487 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.754      ;
; 0.487 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.754      ;
; 0.491 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.760      ;
; 0.492 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART2_SINGLE        ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.760      ;
; 0.495 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.763      ;
; 0.498 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.765      ;
; 0.500 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.768      ;
; 0.506 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.774      ;
; 0.506 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.773      ;
; 0.597 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[2]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.866      ;
; 0.606 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.873      ;
; 0.606 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.873      ;
; 0.606 ; rs232_rx:U2|shift_register[2]                                                       ; rs232_rx:U2|data_o[2]                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.873      ;
; 0.606 ; rs232_rx:U2|shift_register[4]                                                       ; rs232_rx:U2|data_o[4]                                                               ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.873      ;
; 0.608 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|request_tx                             ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.875      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Control:U0|mode_data[0]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Control:U0|mode_data[1]                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; Control:U0|state                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_MOSI               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SCK                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S1               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|mode_buffer[0] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 3.493 ; 3.485 ; Rise       ; CLK             ;
; RX        ; CLK        ; 4.641 ; 4.869 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 3.517 ; 3.409 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.643  ; 0.383  ; Rise       ; CLK             ;
; RX        ; CLK        ; -2.479 ; -2.594 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -1.644 ; -1.787 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]        ; CLK        ; 13.015 ; 11.965 ; Rise       ; CLK             ;
;  LCD_DB[4]       ; CLK        ; 9.682  ; 9.127  ; Rise       ; CLK             ;
;  LCD_DB[5]       ; CLK        ; 13.015 ; 11.965 ; Rise       ; CLK             ;
;  LCD_DB[6]       ; CLK        ; 10.313 ; 9.564  ; Rise       ; CLK             ;
;  LCD_DB[7]       ; CLK        ; 9.552  ; 8.943  ; Rise       ; CLK             ;
; LCD_E            ; CLK        ; 7.465  ; 7.857  ; Rise       ; CLK             ;
; LCD_RS           ; CLK        ; 9.547  ; 9.396  ; Rise       ; CLK             ;
; SPI_MOSI         ; CLK        ; 5.965  ; 6.228  ; Rise       ; CLK             ;
; SPI_SCK          ; CLK        ; 8.571  ; 7.904  ; Rise       ; CLK             ;
; SPI_SS_N         ; CLK        ; 6.329  ; 6.583  ; Rise       ; CLK             ;
; check_rx_out[*]  ; CLK        ; 8.387  ; 7.895  ; Rise       ; CLK             ;
;  check_rx_out[0] ; CLK        ; 7.725  ; 7.340  ; Rise       ; CLK             ;
;  check_rx_out[1] ; CLK        ; 8.387  ; 7.895  ; Rise       ; CLK             ;
; tx               ; CLK        ; 7.567  ; 7.165  ; Rise       ; CLK             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]        ; CLK        ; 7.011 ; 6.792 ; Rise       ; CLK             ;
;  LCD_DB[4]       ; CLK        ; 7.609 ; 7.215 ; Rise       ; CLK             ;
;  LCD_DB[5]       ; CLK        ; 9.498 ; 8.780 ; Rise       ; CLK             ;
;  LCD_DB[6]       ; CLK        ; 7.011 ; 6.792 ; Rise       ; CLK             ;
;  LCD_DB[7]       ; CLK        ; 7.518 ; 7.090 ; Rise       ; CLK             ;
; LCD_E            ; CLK        ; 6.977 ; 7.377 ; Rise       ; CLK             ;
; LCD_RS           ; CLK        ; 7.302 ; 6.867 ; Rise       ; CLK             ;
; SPI_MOSI         ; CLK        ; 5.842 ; 6.099 ; Rise       ; CLK             ;
; SPI_SCK          ; CLK        ; 8.432 ; 7.773 ; Rise       ; CLK             ;
; SPI_SS_N         ; CLK        ; 6.192 ; 6.441 ; Rise       ; CLK             ;
; check_rx_out[*]  ; CLK        ; 7.533 ; 7.159 ; Rise       ; CLK             ;
;  check_rx_out[0] ; CLK        ; 7.533 ; 7.159 ; Rise       ; CLK             ;
;  check_rx_out[1] ; CLK        ; 8.168 ; 7.691 ; Rise       ; CLK             ;
; tx               ; CLK        ; 7.379 ; 6.990 ; Rise       ; CLK             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -20.989 ; -782.453         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -382.205                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                              ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                      ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -20.989 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 22.122     ;
; -20.979 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 22.112     ;
; -20.977 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 22.126     ;
; -20.972 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 22.105     ;
; -20.967 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 22.116     ;
; -20.960 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 22.109     ;
; -20.938 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 22.069     ;
; -20.926 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 22.073     ;
; -20.920 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 22.051     ;
; -20.916 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 22.049     ;
; -20.914 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 22.045     ;
; -20.908 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 22.055     ;
; -20.904 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 22.053     ;
; -20.902 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 22.049     ;
; -20.838 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 21.969     ;
; -20.826 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 21.973     ;
; -20.247 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 21.380     ;
; -20.237 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 21.370     ;
; -20.230 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 21.379     ;
; -20.230 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 21.363     ;
; -20.220 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 21.369     ;
; -20.213 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 21.362     ;
; -20.196 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 21.327     ;
; -20.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 21.326     ;
; -20.178 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 21.309     ;
; -20.174 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 21.307     ;
; -20.172 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 21.303     ;
; -20.161 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 21.308     ;
; -20.157 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.162      ; 21.306     ;
; -20.155 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 21.302     ;
; -20.096 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 21.227     ;
; -20.079 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 21.226     ;
; -19.967 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 21.097     ;
; -19.955 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 21.101     ;
; -19.934 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 21.064     ;
; -19.929 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 21.059     ;
; -19.922 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 21.068     ;
; -19.917 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 21.063     ;
; -19.899 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[0] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 21.029     ;
; -19.887 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[0]  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 21.033     ;
; -19.760 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 20.712     ;
; -19.758 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 20.710     ;
; -19.750 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 20.702     ;
; -19.748 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 20.700     ;
; -19.743 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 20.695     ;
; -19.741 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 20.693     ;
; -19.709 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 20.659     ;
; -19.707 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 20.657     ;
; -19.691 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 20.641     ;
; -19.689 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 20.639     ;
; -19.687 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 20.639     ;
; -19.685 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 20.635     ;
; -19.685 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 20.637     ;
; -19.683 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 20.633     ;
; -19.609 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 20.559     ;
; -19.607 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 20.557     ;
; -19.225 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 20.355     ;
; -19.208 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 20.354     ;
; -19.192 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 20.322     ;
; -19.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 20.317     ;
; -19.175 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 20.321     ;
; -19.170 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 20.316     ;
; -19.157 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[1] ; CLK          ; CLK         ; 1.000        ; 0.143      ; 20.287     ;
; -19.140 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[1]  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 20.286     ;
; -18.738 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.687     ;
; -18.736 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.685     ;
; -18.705 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.654     ;
; -18.703 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.652     ;
; -18.700 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.649     ;
; -18.698 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.647     ;
; -18.670 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[2]  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.619     ;
; -18.668 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[2] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.617     ;
; -18.233 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 19.183     ;
; -18.223 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 19.173     ;
; -18.216 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 19.166     ;
; -18.184 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.133     ;
; -18.182 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 19.130     ;
; -18.174 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.123     ;
; -18.167 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.116     ;
; -18.164 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 19.112     ;
; -18.160 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 19.110     ;
; -18.158 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 19.106     ;
; -18.133 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 19.080     ;
; -18.115 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 19.062     ;
; -18.111 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 19.060     ;
; -18.109 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 19.056     ;
; -18.082 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 19.030     ;
; -18.033 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 18.980     ;
; -17.211 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 18.158     ;
; -17.178 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 18.125     ;
; -17.173 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 18.120     ;
; -17.162 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 18.108     ;
; -17.143 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data[3]  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 18.090     ;
; -17.129 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 18.075     ;
; -17.124 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11] ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 18.070     ;
; -17.094 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 18.040     ;
; -16.697 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 17.647     ;
; -16.687 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 17.637     ;
; -16.680 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 17.630     ;
; -16.646 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|voltage_data2[4] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 17.594     ;
+---------+------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                                        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                                        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                                        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|bit_counter[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H                        ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.WAIT_SETUP_H                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|bit_counter[0]                                                          ; rs232_rx:U2|bit_counter[0]                                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|bit_counter[1]                                                          ; rs232_rx:U2|bit_counter[1]                                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|bit_counter[2]                                                          ; rs232_rx:U2|bit_counter[2]                                                          ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|baudrate_counter[11]                                                    ; rs232_rx:U2|baudrate_counter[11]                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|baudrate_counter[9]                                                     ; rs232_rx:U2|baudrate_counter[9]                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|baudrate_counter[5]                                                     ; rs232_rx:U2|baudrate_counter[5]                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|baudrate_counter[3]                                                     ; rs232_rx:U2|baudrate_counter[3]                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|baudrate_counter[8]                                                     ; rs232_rx:U2|baudrate_counter[8]                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|baudrate_counter[0]                                                     ; rs232_rx:U2|baudrate_counter[0]                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|baudrate_counter[1]                                                     ; rs232_rx:U2|baudrate_counter[1]                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rs232_rx:U2|baudrate_counter[7]                                                     ; rs232_rx:U2|baudrate_counter[7]                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                                        ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_START_BIT                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_BITS                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG                                 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.CONFIG                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2                           ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE2                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE1                            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                                       ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[1]                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                                       ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|ptr[0]                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH2_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Control:U0|state                                                                    ; Control:U0|state                                                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rs232_rx:U2|req_o                                                                   ; rs232_rx:U2|req_o                                                                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rs232_rx:U2|state.wait_half_bit                                                     ; rs232_rx:U2|state.wait_half_bit                                                     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rs232_rx:U2|state.wait_for_stop_bit                                                 ; rs232_rx:U2|state.wait_for_stop_bit                                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rs232_rx:U2|state.wait_for_rx_start                                                 ; rs232_rx:U2|state.wait_for_rx_start                                                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rs232_rx:U2|state.receive_bits                                                      ; rs232_rx:U2|state.receive_bits                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; lcd16x2_ctrl_demo3:U1|status6[1]                                                    ; lcd16x2_ctrl_demo3:U1|line1[9]                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; lcd16x2_ctrl_demo3:U1|status3[1]                                                    ; lcd16x2_ctrl_demo3:U1|line1[73]                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.316      ;
; 0.197 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_DUAL              ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; rs232_rx:U2|shift_register[3]                                                       ; rs232_rx:U2|shift_register[2]                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART2_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; rs232_rx:U2|shift_register[5]                                                       ; rs232_rx:U2|shift_register[4]                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.202 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_MODE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_CH1_DUAL               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_CH2_DUAL             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_MODE_SINGLE            ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART1_SINGLE        ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART1_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_PART2_SINGLE        ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_PART2_SINGLE   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART1_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART2_DUAL      ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART2_DUAL ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.327      ;
; 0.210 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.WRITE_LINE2                            ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|state.SELECT_LINE1                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.210 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_DONE_SINGLE                 ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2                                       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.332      ;
; 0.212 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START                                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.332      ;
; 0.214 ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.DONE                                ; lcd16x2_ctrl_demo3:U1|lcd16x2_ctrl:DUT|op_state.IDLE                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.335      ;
; 0.216 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.SEND_STOP_BIT                             ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|ack_o                                           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.336      ;
; 0.220 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_TIME_REQ                    ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.REQ_VOLTAGE_SINGLE               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.340      ;
; 0.225 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|state.WAIT_FOR_REQ                              ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[7]                                    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.345      ;
; 0.254 ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[2]                                    ; ctrl_spi_tx:CtrlSpiTx|rs232_tx:rsTX|shift_reg[1]                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.375      ;
; 0.257 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|request_tx                             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH2_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH2_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.WAIT_SEND_VOLTAGE_CH1_PART1_DUAL ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|state.SEND_VOLTAGE_CH1_PART2_DUAL      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; rs232_rx:U2|shift_register[2]                                                       ; rs232_rx:U2|data_o[2]                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; rs232_rx:U2|shift_register[4]                                                       ; rs232_rx:U2|data_o[4]                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.377      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Control:U0|mode_data[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Control:U0|mode_data[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; Control:U0|state                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|DONE                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[10]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[11]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[8]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|RDATA[9]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_MOSI               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SCK                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|SPI_SS_N               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_resive[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|index_send[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[11]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|rreg[9]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|sreg[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S1               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S2               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S3               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S4               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S5               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S6               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S7               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|state.S8               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|SPI_master:SPI|wait_count[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|MOSI[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|START          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|count_time[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|data_to_tx[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ctrl_spi_tx:CtrlSpiTx|controller_Spi_tx:Ctrl|mode_buffer[0] ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 1.490 ; 2.066 ; Rise       ; CLK             ;
; RX        ; CLK        ; 2.352 ; 3.129 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 1.674 ; 2.525 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.312  ; -0.177 ; Rise       ; CLK             ;
; RX        ; CLK        ; -1.251 ; -2.056 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -0.887 ; -1.642 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]        ; CLK        ; 6.538 ; 6.445 ; Rise       ; CLK             ;
;  LCD_DB[4]       ; CLK        ; 4.550 ; 4.566 ; Rise       ; CLK             ;
;  LCD_DB[5]       ; CLK        ; 6.538 ; 6.445 ; Rise       ; CLK             ;
;  LCD_DB[6]       ; CLK        ; 4.742 ; 4.959 ; Rise       ; CLK             ;
;  LCD_DB[7]       ; CLK        ; 4.422 ; 4.617 ; Rise       ; CLK             ;
; LCD_E            ; CLK        ; 3.817 ; 3.839 ; Rise       ; CLK             ;
; LCD_RS           ; CLK        ; 4.680 ; 4.612 ; Rise       ; CLK             ;
; SPI_MOSI         ; CLK        ; 3.067 ; 3.065 ; Rise       ; CLK             ;
; SPI_SCK          ; CLK        ; 4.616 ; 4.416 ; Rise       ; CLK             ;
; SPI_SS_N         ; CLK        ; 3.272 ; 3.252 ; Rise       ; CLK             ;
; check_rx_out[*]  ; CLK        ; 4.068 ; 4.199 ; Rise       ; CLK             ;
;  check_rx_out[0] ; CLK        ; 3.772 ; 3.910 ; Rise       ; CLK             ;
;  check_rx_out[1] ; CLK        ; 4.068 ; 4.199 ; Rise       ; CLK             ;
; tx               ; CLK        ; 3.658 ; 3.768 ; Rise       ; CLK             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]        ; CLK        ; 3.494 ; 3.422 ; Rise       ; CLK             ;
;  LCD_DB[4]       ; CLK        ; 3.690 ; 3.632 ; Rise       ; CLK             ;
;  LCD_DB[5]       ; CLK        ; 5.029 ; 4.856 ; Rise       ; CLK             ;
;  LCD_DB[6]       ; CLK        ; 3.494 ; 3.422 ; Rise       ; CLK             ;
;  LCD_DB[7]       ; CLK        ; 3.587 ; 3.669 ; Rise       ; CLK             ;
; LCD_E            ; CLK        ; 3.585 ; 3.598 ; Rise       ; CLK             ;
; LCD_RS           ; CLK        ; 3.562 ; 3.529 ; Rise       ; CLK             ;
; SPI_MOSI         ; CLK        ; 3.002 ; 3.003 ; Rise       ; CLK             ;
; SPI_SCK          ; CLK        ; 4.550 ; 4.347 ; Rise       ; CLK             ;
; SPI_SS_N         ; CLK        ; 3.199 ; 3.182 ; Rise       ; CLK             ;
; check_rx_out[*]  ; CLK        ; 3.682 ; 3.812 ; Rise       ; CLK             ;
;  check_rx_out[0] ; CLK        ; 3.682 ; 3.812 ; Rise       ; CLK             ;
;  check_rx_out[1] ; CLK        ; 3.965 ; 4.089 ; Rise       ; CLK             ;
; tx               ; CLK        ; 3.570 ; 3.674 ; Rise       ; CLK             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -50.016   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -50.016   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2169.819 ; 0.0   ; 0.0      ; 0.0     ; -437.204            ;
;  CLK             ; -2169.819 ; 0.000 ; N/A      ; N/A     ; -437.204            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RST_N     ; CLK        ; 3.626 ; 3.700 ; Rise       ; CLK             ;
; RX        ; CLK        ; 5.125 ; 5.457 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; 3.809 ; 3.950 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RST_N     ; CLK        ; 0.723  ; 0.566  ; Rise       ; CLK             ;
; RX        ; CLK        ; -1.251 ; -2.056 ; Rise       ; CLK             ;
; SPI_MISO  ; CLK        ; -0.887 ; -1.642 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; LCD_DB[*]        ; CLK        ; 13.460 ; 12.552 ; Rise       ; CLK             ;
;  LCD_DB[4]       ; CLK        ; 10.043 ; 9.729  ; Rise       ; CLK             ;
;  LCD_DB[5]       ; CLK        ; 13.460 ; 12.552 ; Rise       ; CLK             ;
;  LCD_DB[6]       ; CLK        ; 10.756 ; 10.305 ; Rise       ; CLK             ;
;  LCD_DB[7]       ; CLK        ; 9.975  ; 9.630  ; Rise       ; CLK             ;
; LCD_E            ; CLK        ; 7.899  ; 8.267  ; Rise       ; CLK             ;
; LCD_RS           ; CLK        ; 10.104 ; 9.934  ; Rise       ; CLK             ;
; SPI_MOSI         ; CLK        ; 6.297  ; 6.487  ; Rise       ; CLK             ;
; SPI_SCK          ; CLK        ; 8.834  ; 8.244  ; Rise       ; CLK             ;
; SPI_SS_N         ; CLK        ; 6.673  ; 6.866  ; Rise       ; CLK             ;
; check_rx_out[*]  ; CLK        ; 8.745  ; 8.411  ; Rise       ; CLK             ;
;  check_rx_out[0] ; CLK        ; 8.049  ; 7.824  ; Rise       ; CLK             ;
;  check_rx_out[1] ; CLK        ; 8.745  ; 8.411  ; Rise       ; CLK             ;
; tx               ; CLK        ; 7.881  ; 7.596  ; Rise       ; CLK             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; LCD_DB[*]        ; CLK        ; 3.494 ; 3.422 ; Rise       ; CLK             ;
;  LCD_DB[4]       ; CLK        ; 3.690 ; 3.632 ; Rise       ; CLK             ;
;  LCD_DB[5]       ; CLK        ; 5.029 ; 4.856 ; Rise       ; CLK             ;
;  LCD_DB[6]       ; CLK        ; 3.494 ; 3.422 ; Rise       ; CLK             ;
;  LCD_DB[7]       ; CLK        ; 3.587 ; 3.669 ; Rise       ; CLK             ;
; LCD_E            ; CLK        ; 3.585 ; 3.598 ; Rise       ; CLK             ;
; LCD_RS           ; CLK        ; 3.562 ; 3.529 ; Rise       ; CLK             ;
; SPI_MOSI         ; CLK        ; 3.002 ; 3.003 ; Rise       ; CLK             ;
; SPI_SCK          ; CLK        ; 4.550 ; 4.347 ; Rise       ; CLK             ;
; SPI_SS_N         ; CLK        ; 3.199 ; 3.182 ; Rise       ; CLK             ;
; check_rx_out[*]  ; CLK        ; 3.682 ; 3.812 ; Rise       ; CLK             ;
;  check_rx_out[0] ; CLK        ; 3.682 ; 3.812 ; Rise       ; CLK             ;
;  check_rx_out[1] ; CLK        ; 3.965 ; 4.089 ; Rise       ; CLK             ;
; tx               ; CLK        ; 3.570 ; 3.674 ; Rise       ; CLK             ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_E           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DB[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; check_rx_out[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; check_rx_out[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_SCK         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_MOSI        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPI_SS_N        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_N                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SPI_MISO                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_E           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCD_RS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCD_RW          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCD_DB[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCD_DB[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.08 V              ; -0.00526 V          ; 0.185 V                              ; 0.249 V                              ; 5.8e-09 s                   ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.47e-07 V                  ; 3.08 V             ; -0.00526 V         ; 0.185 V                             ; 0.249 V                             ; 5.8e-09 s                  ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; LCD_DB[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCD_DB[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; check_rx_out[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; check_rx_out[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; tx              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SPI_SCK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; SPI_MOSI        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; SPI_SS_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0964 V           ; 0.164 V                              ; 0.127 V                              ; 3.14e-10 s                  ; 3.99e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0964 V          ; 0.164 V                             ; 0.127 V                             ; 3.14e-10 s                 ; 3.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_E           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_RS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_RW          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DB[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DB[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.48 V              ; -0.0176 V           ; 0.357 V                              ; 0.323 V                              ; 3.9e-09 s                   ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.48 V             ; -0.0176 V          ; 0.357 V                             ; 0.323 V                             ; 3.9e-09 s                  ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_DB[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DB[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; check_rx_out[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; check_rx_out[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; tx              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SPI_SCK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SPI_MOSI        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SPI_SS_N        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-08 V                   ; 3.65 V              ; -0.246 V            ; 0.406 V                              ; 0.305 V                              ; 1.57e-10 s                  ; 2.13e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-08 V                  ; 3.65 V             ; -0.246 V           ; 0.406 V                             ; 0.305 V                             ; 1.57e-10 s                 ; 2.13e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK        ; CLK      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 162   ; 162  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 78    ; 78   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 08 15:26:37 2017
Info: Command: quartus_sta DataController -c DataController
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DataController.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -50.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -50.016           -2169.819 CLK 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -437.204 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -45.492
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -45.492           -1984.382 CLK 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -437.204 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.989
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -20.989            -782.453 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -382.205 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 579 megabytes
    Info: Processing ended: Mon May 08 15:26:48 2017
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:08


