/* Generated by Yosys 0.9 (git sha1 1979e0b) */

(* top =  1  *)
(* src = "sintetizado32a8_cmos.v:1" *)
module sintetizado32a8_cmos(data_out_estructural, valid_out_estructural, reset, clk_4f, lane_0, valid_0);
  (* src = "sintetizado32a8_cmos.v:4" *)
  input clk_4f;
  (* src = "sintetizado32a8_cmos.v:1" *)
  output [7:0] data_out_estructural;
  (* src = "sintetizado32a8_cmos.v:5" *)
  input [31:0] lane_0;
  (* src = "sintetizado32a8_cmos.v:3" *)
  input reset;
  (* src = "sintetizado32a8_cmos.v:6" *)
  input valid_0;
  (* src = "sintetizado32a8_cmos.v:2" *)
  output valid_out_estructural;
  assign valid_out_estructural = 1'h0;
endmodule
