-- Declaração das variáveis de entrada e saída

	entity mux3 is
	port(
	
	I0 : in std_logic; -- Entrada de dados 0
	I1 : in std_logic; -- Entrada de dados 1
	I2 : in std_logic; -- Entrada de dados 2
	I3 : in std_logic; -- Entrada de dados 3
	s	: in std_logic_vector (1 downto 0);  -- Seleção (S1,S0)
	y	: out std_logic -- Saída
	
	);
	end mux3;
		
-- Arquitetura do multiplexador com lógica combinacional

	architecture hardware of mux3 is
	begin
	
			y <= I0 when s = "00" else
				  I1 when s = "01" else
				  I2 when s = "10" else
				  I3 when s = "11" else
				  
	end hardware;
			
