# 门级仿真生态调研
## 门级仿真背景(刘)
1. 门级仿真是对网表进行仿真(what,why,how)
```
网表仿真的目的是检查RTL仿真和综合后的一致性（logic Equivalence check），由于网表仿真非常慢，所以网表仿真不充分，有的公司没有网表仿真，即使有网表仿真，网表仿真一般是时间非常少，因为网表仿真时间非常慢，一个case需要非常长（跟设计和case有关，一般一两天跑一个case）.在实际的芯片开发中可以没有网表仿真，因为形式化验证和静态时序分析可以保证设计的正确性。
```
2. 国内外关于门级仿真的研究
## 数字芯片设计中的门级仿真(陈)
1. 芯片设计的流程
2. EDA软件在芯片设计中的应用
3. 门级仿真在芯片设计中的作用，例如能够输出什么文件为后续的静态时序分析和布局布线的作用等等
4. 功能仿真，门级仿真，后仿真的区别
5. 门级仿真一般流程

## 当前市场上的仿真工具(彭)

1. 当前现有的主流门级仿真点工具(最好分类下那些开源和非开源，因为现在开源工具基本可以完成到gds的设计)
```
例如：VCS， Modelsim， iverilog ,IUS（最新版本叫Xcelium, 前前身叫Verilog-XL）， Verilator， veriwell。。。。。调研补充
调研他们的门级仿真性能，优缺点，仿真形式之类的
国内EDA仿真工具，芯华章，华大九天，当然不止我说的这些，嘻嘻
```
2. 形成EDA生态工具树状图
## 关于门级仿真的文献(刘+汤)
1. 调研关于门级仿真的文献，现在仿真的形式，比如串行，并行，cadence新推出的palladium了解一下，以及现有对门级仿真的研究(工具，方法)
2. 现在主流方法，和以后发展趋势
## 结语



