<!DOCTYPE html>
<html lang="de" dir="ltr">
<head>
  <meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta name="description" content="
Sie haben sich also entschieden, FPGA-Programmierung zu lernen, und haben die Voraussetzungen aus
introduction 0 sowie
simple logic circuit über die BDF-Dateien von Quartus
erfüllt. Heute möchten wir Ihnen zeigen, wie Sie Quartus verstehen, indem wir ein weiteres Hardware-Äquivalent des in
der Softwarewelt verwendeten Hallo-Welt-Programms erstellen – wir programmieren einen Binärzähler, der durch die
LED-Reihe angezeigt wird, die auf unserer DE0-nano-Platine verfügbar ist. Dazu verwenden wir sowohl die Blockdiagrammdateien
(bdf) von Quartus als auch die beliebte HDL (Hardware Description Language) Verilog.
">
<meta name="theme-color" content="#FFFFFF">
<meta name="color-scheme" content="light dark"><meta property="og:url" content="http://wehrend.uber.space/de/posts/web/23_fpga_beginners_start_with_verilog/">
  <meta property="og:site_name" content="Bits & pieces - Sven Wehrend">
  <meta property="og:title" content="FPGA 101: Starte mit Quartus und Verilog">
  <meta property="og:description" content="Sie haben sich also entschieden, FPGA-Programmierung zu lernen, und haben die Voraussetzungen aus introduction 0 sowie simple logic circuit über die BDF-Dateien von Quartus erfüllt. Heute möchten wir Ihnen zeigen, wie Sie Quartus verstehen, indem wir ein weiteres Hardware-Äquivalent des in der Softwarewelt verwendeten Hallo-Welt-Programms erstellen – wir programmieren einen Binärzähler, der durch die LED-Reihe angezeigt wird, die auf unserer DE0-nano-Platine verfügbar ist. Dazu verwenden wir sowohl die Blockdiagrammdateien (bdf) von Quartus als auch die beliebte HDL (Hardware Description Language) Verilog.">
  <meta property="og:locale" content="de">
  <meta property="og:type" content="article">
    <meta property="article:section" content="posts">
    <meta property="article:published_time" content="2023-12-25T00:00:00+00:00">
    <meta property="article:modified_time" content="2023-12-25T00:00:00+00:00">
    <meta property="article:tag" content="Fpga">
    <meta property="article:tag" content="Beginners">
    <meta property="article:tag" content="Quartus">
    <meta property="article:tag" content="Verilog">
<title>FPGA 101: Starte mit Quartus und Verilog | Bits &amp; pieces - Sven Wehrend</title>
<link rel="manifest" href="/manifest.json">
<link rel="icon" href="/favicon.png" type="image/x-icon">
<link rel="stylesheet" href="/book.min.a638a97f489029f3eda833b0905717d5a2da0b571423db855dd7ce4336238e77.css" integrity="sha256-pjipf0iQKfPtqDOwkFcX1aLaC1cUI9uFXdfOQzYjjnc=" crossorigin="anonymous">
  <script defer src="/flexsearch.min.js"></script>
  <script defer src="/de.search.min.30499543f4171d85fb219a18d16baec1a8e3927dbebb3162d6b0c6039d086f23.js" integrity="sha256-MEmVQ/QXHYX7IZoY0Wuuwajjkn2&#43;uzFi1rDGA50IbyM=" crossorigin="anonymous"></script>
<!--
Made with Book Theme
https://github.com/alex-shpak/hugo-book
-->
  
</head>
<body dir="ltr">
  <input type="checkbox" class="hidden toggle" id="menu-control" />
  <input type="checkbox" class="hidden toggle" id="toc-control" />
  <main class="container flex">
    <aside class="book-menu">
      <div class="book-menu-content">
        
  <nav>
<h2 class="book-brand">
  <a class="flex align-center" href="/de/"><span>Bits &amp; pieces - Sven Wehrend</span>
  </a>
</h2>


<div class="book-search">
  <input type="text" id="book-search-input" placeholder="Suche" aria-label="Suche" maxlength="64" data-hotkeys="s/" />
  <div class="book-search-spinner hidden"></div>
  <ul id="book-search-results"></ul>
</div>



  



  
    
  



<ul class="book-languages">
  <li>
    <input type="checkbox" id="languages" class="toggle" />
    <label for="languages" class="flex justify-between">
      <a role="button" class="flex align-center">
        <img src="/svg/translate.svg" class="book-icon" alt="Languages" />
        Deutsch
      </a>
    </label>

    <ul>
      
      <li>
        <a href="http://wehrend.uber.space/">
          English
        </a>
      </li>
      
    </ul>
  </li>
</ul>





  
<ul>
  
  <li>
    <a href="/docs/" target="_blank" rel="noopener">
        
      </a>
  </li>
  
  <li>
    <a href="/posts/web/" target="_blank" rel="noopener">
        Web-Blog
      </a>
  </li>
  
  <li>
    <a href="/tags/synth/" target="_blank" rel="noopener">
        Synth-Blog
      </a>
  </li>
  
  <li>
    <a href="/de/pages/overview2/" target="_blank" rel="noopener">
        Digitale Logik 2 (Übersicht)
      </a>
  </li>
  
  <li>
    <a href="/de/pages/prequel-short-introduction-to-electronics" target="_blank" rel="noopener">
        Elektronik 101
      </a>
  </li>
  
  <li>
    <a href="/de/posts/synth/25_build_your_own_modules/" target="_blank" rel="noopener">
        Synthesizer-DIY
      </a>
  </li>
  
  <li>
    <a href="/de/pages/short-introduction-to-electronics-102" target="_blank" rel="noopener">
        Elektronik 102
      </a>
  </li>
  
</ul>






  



  
  <ul>
    
      
        <li>
          
  
  

  
    <span>Digital Logic 2</span>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic_2/10_sequential_logic/" class="">10_sequential_logic (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic_2/11_clocks_and_registers/" class="">11_Clocks_flipflops_and_registers (de)</a>
  

        </li>
      
    
      
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <span>Digital Logic X</span>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic_x/x2_cordic/" class="">X2_cordic (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic_x/x0_multiplication/" class="">X0_multiplication (de)</a>
  

        </li>
      
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <span>Digital Logic</span>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/00_combinatorial_logic/" class="">00_combinatorial_logic (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/07_risc_v/" class="">07_RISC-V (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/06_memory/" class="">06_Memory (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/05_alu/" class="">05_ALU (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/04_signs/" class="">04_Signs (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/03_binary_system/" class="">03_binary_system (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/02_xor/" class="">02_XOR (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/01_boolean_algebra/" class="">01_boolean_algebra (de)</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/agenda2/" class="">Agenda2</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/de/docs/digital_logic/agenda3/" class="">Agenda3</a>
  

        </li>
      
    
  </ul>

        </li>
      
    
  </ul>










  
<ul>
  
  <li>
    <a href="/de/docs/digital_logic_2/images/how_does_cpu/" >
        Digital Logic 2
      </a>
  </li>
  
  <li>
    <a href="/de/pages/overview/" target="_blank" rel="noopener">
        Digitale Logik 1 (Übersicht)
      </a>
  </li>
  
</ul>






</nav>




  <script>(function(){var e=document.querySelector("aside .book-menu-content");addEventListener("beforeunload",function(){localStorage.setItem("menu.scrollTop",e.scrollTop)}),e.scrollTop=localStorage.getItem("menu.scrollTop")})()</script>


 
      </div>
    </aside>

    <div class="book-page">
      <header class="book-header">
        
  <div class="flex align-center justify-between">
  <label for="menu-control">
    <img src="/svg/menu.svg" class="book-icon" alt="Menu" />
  </label>

  <strong>FPGA 101: Starte mit Quartus und Verilog</strong>

  <label for="toc-control">
    
  </label>
</div>


  
 
      </header>

      
      
  <article class="markdown"><div class="paragraph">
<p>Sie haben sich also entschieden, FPGA-Programmierung zu lernen, und haben die Voraussetzungen aus
<a href="https://wehrend.uber.space/posts/web/21_fpga_beginners/">introduction 0</a> sowie
<a href="https://wehrend.uber.space/posts/web/23_fpga_beginners_1/">simple logic circuit</a> über die BDF-Dateien von Quartus
erfüllt. Heute möchten wir Ihnen zeigen, wie Sie Quartus verstehen, indem wir ein weiteres Hardware-Äquivalent des in
der Softwarewelt verwendeten Hallo-Welt-Programms erstellen – wir programmieren einen Binärzähler, der durch die
LED-Reihe angezeigt wird, die auf unserer DE0-nano-Platine verfügbar ist. Dazu verwenden wir sowohl die Blockdiagrammdateien
(bdf) von Quartus als auch die beliebte HDL (Hardware Description Language) Verilog.</p>
</div>
<div class="paragraph">
<p>Wir öffnen also zunächst Quartus über das Desktop-Symbol. Dann gehen wir zum Menü „Datei &gt;&gt; Assistent für neues Projekt“,
wie unten dargestellt, und klicken darauf.
Dann geben wir ihm den Namen „counter“, klicken uns schnell durch die Schritte des Assistenten, es gibt nichts weiter zu
tun, klicken Sie einfach auf OK, bis der Assistent abgeschlossen ist
.
In diesem Tutorial erstellen wir die folgenden Dateien:</p>
</div>
<div class="ulist">
<ul>
<li>
<p>binarycounter.v - Das Verilog-Modul mit dem Binärzähler</p>
</li>
<li>
<p>clock_divider.v - Ein Clock-Teiler, um den Systemtakt auf eine niedrige Frequenz zu verlangsamen, der das Auge noch
folgen kann - counter.bdf - Eine Quartus-Schaltplan-Datei, um beide oben genannten Module zu verbinden und sie mit den Pins zu verbinden</p>
</li>
</ul>
</div>
<div class="paragraph">
<p>Wir beginnen mit dem Binärzähler.</p>
</div>
<div class="sect1">
<h2 id="_binärzähler_in_verilog">Binärzähler in Verilog</h2>
<div class="sectionbody">
<div class="paragraph">
<p>Zuerst definieren wir das Modul und geben ihm einen Namen sowie die in(s) und out(s), die es als Parameter trägt.
Im Moment ist das sehr einfach: Wir haben clk, was kurz für clock als Eingang steht, und einen Ausgang namens out.</p>
</div>
<div class="listingblock">
<div class="content">
<pre class="highlight"><code class="language-verilog" data-lang="verilog"><div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-verilog" data-lang="verilog"><span style="display:flex;"><span><span style="color:#66d9ef">module</span> bin_counter(clk, out);</span></span></code></pre></div></code></pre>
</div>
</div>
<div class="paragraph">
<p>Als Nächstes definieren wir die Eingänge bzw. Ausgänge. Der Taktgeber wird als Eingang von einem Draht definiert,
da er in das Modul geht und nur ein einziges Signal, das hoch oder niedrig werden kann.
Für den Ausgang definieren wir ein Register – es wird durch das Schlüsselwort reg definiert –, um die Werte zu speichern,
gefolgt von eckigen Klammern, um zu definieren, dass der Ausgang  ein Array von 8 Bits ist,
[0:7] bedeutet, dass wir 8 Bits haben, beginnend mit Index 0 und endend mit Index 7.</p>
</div>
<div class="listingblock">
<div class="content">
<pre class="highlight"><code class="language-verilog" data-lang="verilog"><div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-verilog" data-lang="verilog"><span style="display:flex;"><span><span style="color:#66d9ef">module</span> bin_counter(clk, out);
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">input</span> <span style="color:#66d9ef">wire</span> clk;
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">output</span> <span style="color:#66d9ef">reg</span> [<span style="color:#ae81ff">0</span><span style="color:#f92672">:</span><span style="color:#ae81ff">7</span>] out;</span></span></code></pre></div></code></pre>
</div>
</div>
<div class="paragraph">
<p>Dann definieren wir das wesentliche Modul, indem wir angeben, was
zwischen der begin- und der end-Anweisung geschieht, bevor wir das Schlüsselwort
always, gefolgt von einem &#39;@&#39;, und die Sensibilitätsliste in Klammern verwenden.
Die Sensibilitätsliste listet den Taktgeber mit podsedge auf, d. h. er reagiert
auf Übergänge von niedrig (0) zu hoch (1).
Zwischen begin und end erhöhen wir einfach den Zähler des out-Signals.</p>
</div>
<div class="listingblock">
<div class="content">
<pre class="highlight"><code class="language-verilog" data-lang="verilog"><div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-verilog" data-lang="verilog"><span style="display:flex;"><span><span style="color:#66d9ef">module</span> bin_counter(clk, out);
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">input</span> <span style="color:#66d9ef">wire</span> clk;
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">output</span> <span style="color:#66d9ef">reg</span> [<span style="color:#ae81ff">0</span><span style="color:#f92672">:</span><span style="color:#ae81ff">7</span>] out;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">always</span> @ (<span style="color:#66d9ef">posedge</span> clk)
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">begin</span>
</span></span><span style="display:flex;"><span>out <span style="color:#f92672">&lt;=</span> out <span style="color:#f92672">+</span> <span style="color:#ae81ff">1</span>;
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">end</span></span></span></code></pre></div></code></pre>
</div>
</div>
<div class="paragraph">
<p>Schließlich beenden wir die Modulbeschreibung mit der Anweisung „endmodule“.</p>
</div>
<div class="listingblock">
<div class="title">/binarycounter.v</div>
<div class="content">
<pre class="highlight"><code class="language-verilog" data-lang="verilog"><div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-verilog" data-lang="verilog"><span style="display:flex;"><span><span style="color:#66d9ef">module</span> bin_counter(clk, out);
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">input</span> <span style="color:#66d9ef">wire</span> clk;
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">output</span> <span style="color:#66d9ef">reg</span> [<span style="color:#ae81ff">0</span><span style="color:#f92672">:</span><span style="color:#ae81ff">7</span>] out;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">always</span> @ (<span style="color:#66d9ef">posedge</span> clk)
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">begin</span>
</span></span><span style="display:flex;"><span>out <span style="color:#f92672">&lt;=</span> out <span style="color:#f92672">+</span> <span style="color:#ae81ff">1</span>;
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">end</span>
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">endmodule</span></span></span></code></pre></div></code></pre>
</div>
</div>
</div>
</div>
<div class="sect1">
<h2 id="_taktgeber_teiler_in_verilog">Taktgeber-Teiler in Verilog</h2>
<div class="sectionbody">
<div class="paragraph">
<p>Jetzt können wir unser Taktsignal von der FPGA-Platine
mit dem Eingang unseres Binärzählers verbinden. Aber halt – es gibt ein Problem:
Wenn Sie einen Blick in das Datenblatt oder das Benutzerhandbuch der Platine werfen,
sehen Sie, dass der externe Taktgeber auf der DE0-nano-Platine eine Frequenz
von 50 MHz hat. Wir müssen diese auf eine Frequenz von etwa 1 Hz herunterteilen, was einem Zyklus pro Sekunde entspricht.
Dazu müssen wir das Signal durch etwa 50.000.000 teilen. Um zu berechnen, wie viel Bitbreite wir
benötigen, müssen wir eine kleine Berechnung durchführen:</p>
</div>
<div class="paragraph „image“">
<p>\[50.000.000 = 2^x\]</p>
</div>
<div class="paragraph „image“">
<p>\[x = log_{2}(50.000.000)= 25.575\]</p>
</div>
<div class="paragraph">
<p>Da wir das Ergebnis aufrunden müssen, benötigen wir eine Bitbreite von 26 Bit.
Damit hätten wir eine Frequenz von (50 MHz / 2^26) = 0,745 Hz als Ergebnis.
Das ist weniger als 1 Hz, aber damit können wir vorerst leben.
Was nun folgt, ist die einfache Implementierung des Zählers:</p>
</div>
<div class="listingblock">
<div class="title">/clock_divider.v</div>
<div class="content">
<pre class="highlight"><code class="language-verilog" data-lang="verilog"><div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-verilog" data-lang="verilog"><span style="display:flex;"><span><span style="color:#66d9ef">module</span> clock_divider(clk,out);
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">input</span> <span style="color:#66d9ef">wire</span> clk;
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">output</span> <span style="color:#66d9ef">reg</span> [<span style="color:#ae81ff">0</span><span style="color:#f92672">:</span><span style="color:#ae81ff">25</span>] out <span style="color:#f92672">=</span> <span style="color:#ae81ff">0</span>;
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">always</span> @ (<span style="color:#66d9ef">posedge</span> clk)
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">begin</span>
</span></span><span style="display:flex;"><span>out <span style="color:#f92672">&lt;=</span> out <span style="color:#f92672">+</span> <span style="color:#ae81ff">1</span>;
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">end</span>
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">endmodule</span></span></span></code></pre></div></code></pre>
</div>
</div>
</div>
</div>
<div class="sect1">
<h2 id="_zähler_bdf">Zähler BDF</h2>
<div class="sectionbody">
<div class="paragraph">
<p>Zuletzt erstellen wir die Datei counter.bdf, die alles zusammenhält, wie unten dargestellt.</p>
</div>
<div class="paragraph">
<p>Zuerst müssen wir die Datei binarycounter.v öffnen und auf <em>File &gt;&gt; Create / Update &gt;&gt;
Create Symbol Files for Current File</em> klicken, wie in der folgenden Abbildung dargestellt.
<span class="image"><img src="../quartus_create_symbol_files.png" alt="Quartus - Symbol Files"/></span></p>
</div>
<div class="paragraph">
<p>Wir öffnen die Datei/Registerkarte clock_divider.v und wiederholen den obigen Schritt.</p>
</div>
<div class="paragraph">
<p>Nach diesem Schritt finden wir die gerade neu erstellten Dateien in der Symbolbibliothek,
öffnen die Symbolbibliothek (siehe Bild unten)
<span class="image"><img src="../quartus_symbol_tool.png" alt="Quartus - Symbol Tool"/></span>
und finden die Module im Verzeichnis project.</p>
</div>
<div class="paragraph">
<p><span class="image"><img src="../quartus_library_window.png" alt="Quartus - Library Window"/></span></p>
</div>
<div class="paragraph">
<p><span class="image"><img src="../quartus_counter_bdf_wo_pins.png" alt="Quartus - Counter.bdf"/></span></p>
</div>
<div class="paragraph">
<p>Als Nächstes folgen Sie den verschiedenen Build-Schritten in der Schaltplan-Datei:</p>
</div>
<div class="paragraph">
<p><span class="image"><img src="../quartus_counter_schematic_0.png" alt="Quartus - Counter.bdf 0"/></span></p>
</div>
<div class="paragraph">
<p><span class="image"><img src="../quartus_counter_schematic_1.png" alt="Quartus - Counter.bdf 1"/></span></p>
</div>
<div class="paragraph">
<p>Bild:../quartus_counter_schematic_2.png[Quartus - Counter.bdf 2]</p>
</div>
<div class="paragraph">
<p>Beachten Sie bei der Zuweisung der Busbreite unter „Eigenschaften“, dass die Syntax „..“ anstelle von „:“ (Semikolon) lautet!</p>
</div>
<div class="paragraph">
<p>Bild:../quartus_counter_schematic_3.png[Quartus - Counter.bdf 3]</p>
</div>
<div class="paragraph">
<p>Bild:../quartus_counter_schematic_4.png[Quartus - Counter.bdf 4]</p>
</div>
<div class="paragraph">
<p>Bild:../quartus_counter_schematic_5.png[Quartus - Counter.bdf 5]</p>
</div>
<div class="paragraph">
<p>Bild:../quartus_counter_schematic_6.png[Quartus - Counter.bdf 6]</p>
</div>
<div class="paragraph">
<p>Bild:../quartus_counter_schematic_7.png[Quartus - Counter.bdf 7]</p>
</div>
</div>
</div>
<div class="sect1">
<h2 id="_pin_zuordnung">Pin-Zuordnung</h2>
<div class="sectionbody">
<div class="paragraph">
<p>Als Nächstes müssen wir die Design-Eingänge und -Ausgänge mit den physischen Pins verknüpfen.
Unten sehen Sie das Bild des Clock-Pins.
Vergessen Sie nicht, vorher die Synthese oder zumindest die Analyse durchzuführen.</p>
</div>
<div class="paragraph">
<p>Bild:../de0nano_clock.png[DE0-nano Clock]</p>
</div>
<div class="paragraph">
<p>Und das Bild der LED-Ausgänge.</p>
</div>
<div class="paragraph">
<p><span class="image"><img src="../de0nano_output.png" alt="DE0-nano Output"/></span></p>
</div>
<div class="paragraph">
<p>Und hier das Bild des Pin-Planers</p>
</div>
<div class="paragraph">
<p>Für die DE0-nano-Platine müssen wir die Pins also wie folgt zuweisen:</p>
</div>
<div class="ulist">
<ul>
<li>
<p>clock50 | PIN_R8</p>
</li>
<li>
<p>led1| PIN_A15</p>
</li>
<li>
<p>led2| PIN_A13</p>
</li>
<li>
<p>led3| PIN_B13</p>
</li>
<li>
<p>led4| PIN_A11</p>
</li>
<li>
<p>led5| PIN_D1</p>
</li>
<li>
<p>led6| PIN_F3</p>
</li>
<li>
<p>led7| PIN_B1</p>
</li>
<li>
<p>led8| PIN_L3</p>
</li>
</ul>
</div>
<div class="paragraph">
<p><span class="image"><img src="../quartus_pin_planner_counter.png" alt="Quartus - Pin Planner counter"/></span></p>
</div>
</div>
</div>
<div class="sect1">
<h2 id="_programmierung_des_geräts">Programmierung des Geräts</h2>
<div class="sectionbody">
<div class="paragraph">
<p>Jetzt, da wir mit der ganzen Arbeit fertig sind, können wir die vollständige Synthese durchführen und unsere Platine
programmieren.
Gehen Sie zu „<em>Tools“ &gt;&gt; „Programmer“</em> oder klicken Sie einfach auf das Programmierersymbol und verbinden Sie Ihr
schönes FPGA-Board über USB mit dem Computer. Die Hardware sollte erkannt und angezeigt werden, ebenso
die ausgewählte Sof-Software-Datei.</p>
</div>
<div class="paragraph">
<p><span class="image"><img src="../quartus_programmer_counter.png" alt="Quartus - Programmer Counter"/></span></p>
</div>
<div class="paragraph">
<p>Schließlich sollten Sie sehen, wie die LEDs auf der Platine mit einer Frequenz von 0,745 Hz zählen.</p>
</div>
<div class="paragraph">
<p>Hier sind auch die Projektdateien: Link:../counter.tar.gz[Counter-Projektdateien]</p>
</div>
<div class="paragraph">
<p>Hinweis: Ich habe dieses Tutorial von <a href="https://siytek.com/verilog-quartus/">hier</a> gestohlen, aber meine eigenen Bilder und
meinen eigenen Stil hinzugefügt.</p>
</div>
</div>
</div>
</article>
 
      

      <footer class="book-footer">
        
  <div class="flex flex-wrap justify-between">


Last update: March 19, 2025 


</div>
 <link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.15.3/dist/katex.min.css" integrity="sha384-KiWOvVjnN8qwAZbuQyWDIbfCLFhLXNETzBQjA/92pIowpC0d2O3nppDGQVgwd2nB" crossorigin="anonymous">

    
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.15.3/dist/katex.min.js" integrity="sha384-0fdwu/T/EQMsQlrHCCHoH10pkPLlKA1jL5dFyUOvB3lfeT2540/2g6YgSi2BL14p" crossorigin="anonymous"></script>

    
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.15.3/dist/contrib/auto-render.min.js" integrity="sha384-+XBljXPPiv+OzfbB3cVmLHf4hdUFHlWNZN5spNQ7rmHTXpd7WvJum6fIACpNNfIR" crossorigin="anonymous"
        onload="renderMathInElement(document.body);"></script>
        



  <script>(function(){function e(e){const t=window.getSelection(),n=document.createRange();n.selectNodeContents(e),t.removeAllRanges(),t.addRange(n)}document.querySelectorAll("pre code").forEach(t=>{t.addEventListener("click",function(){e(t.parentElement),navigator.clipboard&&navigator.clipboard.writeText(t.parentElement.textContent)})})})()</script>



 
        
      </footer>

      
  
  <div class="book-comments">

</div>
  
 

      <label for="menu-control" class="hidden book-menu-overlay"></label>
    </div>

    
  </main>

  
</body>
</html>












