TimeQuest Timing Analyzer report for sisa
Mon May 22 18:29:13 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_div_clk[2]'
 12. Slow Model Setup: 'vga_controller:vga|clk_25mhz'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'counter_div_clk[2]'
 16. Slow Model Hold: 'vga_controller:vga|clk_25mhz'
 17. Slow Model Recovery: 'counter_div_clk[2]'
 18. Slow Model Recovery: 'vga_controller:vga|clk_25mhz'
 19. Slow Model Recovery: 'CLOCK_50'
 20. Slow Model Removal: 'CLOCK_50'
 21. Slow Model Removal: 'counter_div_clk[2]'
 22. Slow Model Removal: 'vga_controller:vga|clk_25mhz'
 23. Slow Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'SW[9]'
 26. Slow Model Minimum Pulse Width: 'counter_div_clk[2]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'counter_div_clk[2]'
 41. Fast Model Setup: 'vga_controller:vga|clk_25mhz'
 42. Fast Model Setup: 'CLOCK_50'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Hold: 'counter_div_clk[2]'
 45. Fast Model Hold: 'vga_controller:vga|clk_25mhz'
 46. Fast Model Recovery: 'counter_div_clk[2]'
 47. Fast Model Recovery: 'vga_controller:vga|clk_25mhz'
 48. Fast Model Recovery: 'CLOCK_50'
 49. Fast Model Removal: 'CLOCK_50'
 50. Fast Model Removal: 'counter_div_clk[2]'
 51. Fast Model Removal: 'vga_controller:vga|clk_25mhz'
 52. Fast Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 53. Fast Model Minimum Pulse Width: 'CLOCK_50'
 54. Fast Model Minimum Pulse Width: 'SW[9]'
 55. Fast Model Minimum Pulse Width: 'counter_div_clk[2]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sisa                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; counter_div_clk[2]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_div_clk[2] }           ;
; SW[9]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[9] }                        ;
; vga_controller:vga|clk_25mhz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_controller:vga|clk_25mhz } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 13.06 MHz  ; 13.06 MHz       ; counter_div_clk[2]           ;      ;
; 152.07 MHz ; 152.07 MHz      ; CLOCK_50                     ;      ;
; 179.63 MHz ; 179.63 MHz      ; vga_controller:vga|clk_25mhz ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -75.558 ; -16644.190    ;
; vga_controller:vga|clk_25mhz ; -74.577 ; -14920.911    ;
; CLOCK_50                     ; -70.900 ; -8404.544     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -2.703 ; -5.398        ;
; counter_div_clk[2]           ; 0.445  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.445  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; counter_div_clk[2]           ; -0.523 ; -30.009       ;
; vga_controller:vga|clk_25mhz ; -0.328 ; -6.560        ;
; CLOCK_50                     ; 0.291  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Removal Summary                            ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.039 ; -0.039        ;
; counter_div_clk[2]           ; 0.386  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.580  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -2.064 ; -1807.736     ;
; CLOCK_50                     ; -1.631 ; -1182.083     ;
; SW[9]                        ; -1.631 ; -1.631        ;
; counter_div_clk[2]           ; -0.611 ; -564.564      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_div_clk[2]'                                                                                                                                      ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -75.558 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.597     ;
; -75.514 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.553     ;
; -75.512 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.551     ;
; -75.479 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.518     ;
; -75.383 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 76.420     ;
; -75.369 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~118 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 76.404     ;
; -75.260 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.299     ;
; -75.223 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~85  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 76.259     ;
; -75.216 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.255     ;
; -75.214 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.253     ;
; -75.181 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.220     ;
; -75.165 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~72  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.204     ;
; -75.140 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~45  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 76.178     ;
; -75.137 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.176     ;
; -75.124 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~21  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 76.162     ;
; -75.121 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~37  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 76.159     ;
; -75.116 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 76.154     ;
; -75.093 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.132     ;
; -75.091 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.130     ;
; -75.085 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 76.122     ;
; -75.080 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 76.116     ;
; -75.073 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~104 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 76.109     ;
; -75.072 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 76.108     ;
; -75.071 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~118 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 76.106     ;
; -75.063 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 76.099     ;
; -75.063 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 76.099     ;
; -75.060 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~71  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.099     ;
; -75.058 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 76.097     ;
; -75.056 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~134 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 76.092     ;
; -75.037 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~22  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 76.075     ;
; -75.036 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~38  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 76.074     ;
; -75.028 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~111 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 76.062     ;
; -75.027 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 76.061     ;
; -75.023 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~50  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 76.055     ;
; -75.022 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 76.060     ;
; -75.021 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 76.059     ;
; -74.963 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~41  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 75.995     ;
; -74.962 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 75.999     ;
; -74.953 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.992     ;
; -74.948 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~118 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 75.983     ;
; -74.946 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 75.983     ;
; -74.931 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~119 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.967     ;
; -74.927 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~63  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.965     ;
; -74.925 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~85  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.961     ;
; -74.909 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.948     ;
; -74.907 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.946     ;
; -74.905 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~105 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.944     ;
; -74.881 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.920     ;
; -74.877 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.915     ;
; -74.874 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.913     ;
; -74.867 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~72  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.906     ;
; -74.865 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.901     ;
; -74.864 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.900     ;
; -74.863 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.899     ;
; -74.861 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~46  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.899     ;
; -74.849 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~29  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.887     ;
; -74.848 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.886     ;
; -74.842 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~117 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 75.877     ;
; -74.842 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~45  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.880     ;
; -74.826 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~21  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.864     ;
; -74.825 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~47  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.863     ;
; -74.825 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~31  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.863     ;
; -74.823 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~37  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.861     ;
; -74.820 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.859     ;
; -74.820 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.859     ;
; -74.820 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~132 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.859     ;
; -74.818 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.856     ;
; -74.815 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.854     ;
; -74.802 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~85  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.838     ;
; -74.794 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.830     ;
; -74.792 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~80  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 75.826     ;
; -74.791 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 75.825     ;
; -74.784 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~112 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 75.819     ;
; -74.784 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~69  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 75.824     ;
; -74.782 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.818     ;
; -74.778 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 75.815     ;
; -74.776 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.812     ;
; -74.775 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.811     ;
; -74.775 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~104 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.811     ;
; -74.774 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.810     ;
; -74.765 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.801     ;
; -74.765 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.801     ;
; -74.764 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~118 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 75.799     ;
; -74.762 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~71  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.801     ;
; -74.758 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~134 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 75.794     ;
; -74.744 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~72  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 75.783     ;
; -74.739 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~22  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.777     ;
; -74.738 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~38  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.776     ;
; -74.737 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~78  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.775     ;
; -74.737 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~33  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.007     ; 75.768     ;
; -74.734 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~81  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.007     ; 75.765     ;
; -74.731 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~48  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.769     ;
; -74.730 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~111 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 75.764     ;
; -74.729 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 75.763     ;
; -74.725 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~50  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 75.757     ;
; -74.724 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.762     ;
; -74.724 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.762     ;
; -74.723 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~109 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.015     ; 75.746     ;
; -74.723 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.761     ;
; -74.720 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 75.758     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                        ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                     ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -74.577 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.128     ; 75.409     ;
; -74.548 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.107     ; 75.401     ;
; -74.355 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.112     ; 75.203     ;
; -74.279 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.128     ; 75.111     ;
; -74.250 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.107     ; 75.103     ;
; -74.226 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.116     ; 75.070     ;
; -74.224 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.134     ; 75.050     ;
; -74.222 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.117     ; 75.065     ;
; -74.219 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.127     ; 75.052     ;
; -74.195 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.120     ; 75.035     ;
; -74.192 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.124     ; 75.028     ;
; -74.156 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.128     ; 74.988     ;
; -74.127 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.107     ; 74.980     ;
; -74.057 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.112     ; 74.905     ;
; -73.972 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.128     ; 74.804     ;
; -73.943 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.107     ; 74.796     ;
; -73.934 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.112     ; 74.782     ;
; -73.928 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.116     ; 74.772     ;
; -73.926 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.134     ; 74.752     ;
; -73.924 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.117     ; 74.767     ;
; -73.921 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.127     ; 74.754     ;
; -73.897 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.120     ; 74.737     ;
; -73.894 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.124     ; 74.730     ;
; -73.864 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.122     ; 74.702     ;
; -73.862 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.119     ; 74.703     ;
; -73.826 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.135     ; 74.651     ;
; -73.824 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.115     ; 74.669     ;
; -73.805 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.116     ; 74.649     ;
; -73.804 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.123     ; 74.641     ;
; -73.803 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.134     ; 74.629     ;
; -73.801 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.117     ; 74.644     ;
; -73.798 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.127     ; 74.631     ;
; -73.774 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.120     ; 74.614     ;
; -73.771 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.124     ; 74.607     ;
; -73.750 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.112     ; 74.598     ;
; -73.743 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.129     ; 74.574     ;
; -73.726 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.125     ; 74.561     ;
; -73.714 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.108     ; 74.566     ;
; -73.697 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.104     ; 74.553     ;
; -73.644 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.125     ; 74.479     ;
; -73.621 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.116     ; 74.465     ;
; -73.619 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.134     ; 74.445     ;
; -73.617 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.117     ; 74.460     ;
; -73.615 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.104     ; 74.471     ;
; -73.614 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.127     ; 74.447     ;
; -73.612 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.130     ; 74.442     ;
; -73.590 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.120     ; 74.430     ;
; -73.587 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.124     ; 74.423     ;
; -73.583 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.109     ; 74.434     ;
; -73.566 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.122     ; 74.404     ;
; -73.564 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.119     ; 74.405     ;
; -73.528 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.135     ; 74.353     ;
; -73.526 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.115     ; 74.371     ;
; -73.521 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.113     ; 74.368     ;
; -73.506 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.123     ; 74.343     ;
; -73.504 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.109     ; 74.355     ;
; -73.493 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.120     ; 74.333     ;
; -73.469 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.121     ; 74.308     ;
; -73.443 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.122     ; 74.281     ;
; -73.441 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.119     ; 74.282     ;
; -73.422 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.109     ; 74.273     ;
; -73.405 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.135     ; 74.230     ;
; -73.403 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.115     ; 74.248     ;
; -73.392 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.117     ; 74.235     ;
; -73.390 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.114     ; 74.236     ;
; -73.390 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.135     ; 74.215     ;
; -73.388 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.118     ; 74.230     ;
; -73.385 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.128     ; 74.217     ;
; -73.383 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.123     ; 74.220     ;
; -73.375 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.113     ; 74.222     ;
; -73.373 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.131     ; 74.202     ;
; -73.371 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.114     ; 74.217     ;
; -73.368 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.124     ; 74.204     ;
; -73.362 ; proc:pro0|unidad_control:c0|ir[6]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.127     ; 74.195     ;
; -73.361 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.121     ; 74.200     ;
; -73.358 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.125     ; 74.193     ;
; -73.344 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.117     ; 74.187     ;
; -73.341 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.121     ; 74.180     ;
; -73.333 ; proc:pro0|unidad_control:c0|ir[6]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.106     ; 74.187     ;
; -73.329 ; proc:pro0|unidad_control:c0|ir[8]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.124     ; 74.165     ;
; -73.300 ; proc:pro0|unidad_control:c0|ir[8]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.103     ; 74.157     ;
; -73.293 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.113     ; 74.140     ;
; -73.291 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.131     ; 74.120     ;
; -73.289 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.114     ; 74.135     ;
; -73.286 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.124     ; 74.122     ;
; -73.285 ; proc:pro0|unidad_control:c0|ir[2]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.129     ; 74.116     ;
; -73.262 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.117     ; 74.105     ;
; -73.261 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.118     ; 74.103     ;
; -73.259 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.136     ; 74.083     ;
; -73.259 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.121     ; 74.098     ;
; -73.259 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.122     ; 74.097     ;
; -73.257 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.119     ; 74.098     ;
; -73.257 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.119     ; 74.098     ;
; -73.256 ; proc:pro0|unidad_control:c0|ir[2]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.108     ; 74.108     ;
; -73.254 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.129     ; 74.085     ;
; -73.230 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.122     ; 74.068     ;
; -73.227 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.126     ; 74.061     ;
; -73.221 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.135     ; 74.046     ;
; -73.219 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.115     ; 74.064     ;
; -73.199 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.123     ; 74.036     ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                 ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -70.900 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 72.360     ;
; -70.602 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 72.062     ;
; -70.479 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 71.939     ;
; -70.295 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 71.755     ;
; -70.066 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 71.525     ;
; -70.049 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 71.512     ;
; -69.967 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 71.430     ;
; -69.935 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.420      ; 71.393     ;
; -69.685 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 71.146     ;
; -69.652 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 71.116     ;
; -69.608 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 71.067     ;
; -69.496 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.420      ; 70.954     ;
; -69.474 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 70.939     ;
; -69.395 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 70.854     ;
; -69.218 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 70.681     ;
; -68.939 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 70.405     ;
; -68.872 ; proc:pro0|unidad_control:c0|ir[5]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 70.337     ;
; -68.745 ; proc:pro0|datapath:e0|regfile:reg0|br~126           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 70.220     ;
; -68.673 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 70.133     ;
; -68.657 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 70.119     ;
; -68.444 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 69.903     ;
; -68.434 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 69.893     ;
; -68.431 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 69.890     ;
; -68.422 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 69.892     ;
; -68.354 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 69.817     ;
; -68.278 ; proc:pro0|datapath:e0|regfile:reg0|br~128           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 69.737     ;
; -68.198 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 69.657     ;
; -68.160 ; proc:pro0|datapath:e0|regfile:reg0|br~93            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.620     ;
; -68.139 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 69.602     ;
; -68.033 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 69.496     ;
; -67.901 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 69.367     ;
; -67.880 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 69.342     ;
; -67.868 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.328     ;
; -67.835 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 69.297     ;
; -67.790 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.250     ;
; -67.783 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 69.245     ;
; -67.782 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.242     ;
; -67.765 ; proc:pro0|datapath:e0|regfile:reg0|br~127           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 69.224     ;
; -67.717 ; proc:pro0|datapath:e0|regfile:reg0|br~147           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 69.176     ;
; -67.717 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 69.183     ;
; -67.633 ; proc:pro0|datapath:e0|regfile:reg0|br~67            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.093     ;
; -67.632 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 69.098     ;
; -67.627 ; proc:pro0|datapath:e0|regfile:reg0|br~89            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.087     ;
; -67.620 ; proc:pro0|datapath:e0|regfile:reg0|br~46            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.080     ;
; -67.597 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 69.059     ;
; -67.592 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.052     ;
; -67.550 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 69.010     ;
; -67.508 ; proc:pro0|datapath:e0|regfile:reg0|br~52            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 68.967     ;
; -67.474 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.934     ;
; -67.470 ; proc:pro0|datapath:e0|regfile:reg0|br~47            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.930     ;
; -67.423 ; proc:pro0|datapath:e0|regfile:reg0|br~54            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 68.884     ;
; -67.414 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 68.879     ;
; -67.412 ; proc:pro0|datapath:e0|regfile:reg0|br~26            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.872     ;
; -67.403 ; proc:pro0|datapath:e0|regfile:reg0|br~90            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.863     ;
; -67.391 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.853     ;
; -67.381 ; proc:pro0|datapath:e0|regfile:reg0|br~57            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 68.846     ;
; -67.370 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.428      ; 68.836     ;
; -67.357 ; proc:pro0|datapath:e0|regfile:reg0|br~141           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 68.820     ;
; -67.350 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.810     ;
; -67.343 ; proc:pro0|datapath:e0|regfile:reg0|br~100           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.805     ;
; -67.342 ; proc:pro0|datapath:e0|regfile:reg0|br~29            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.802     ;
; -67.313 ; proc:pro0|datapath:e0|regfile:reg0|br~87            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.775     ;
; -67.304 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.766     ;
; -67.292 ; proc:pro0|datapath:e0|regfile:reg0|br~102           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.754     ;
; -67.275 ; proc:pro0|datapath:e0|regfile:reg0|br~94            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.735     ;
; -67.269 ; proc:pro0|datapath:e0|regfile:reg0|br~60            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 68.733     ;
; -67.261 ; proc:pro0|datapath:e0|regfile:reg0|br~142           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 68.724     ;
; -67.250 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.710     ;
; -67.219 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.679     ;
; -67.203 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.665     ;
; -67.198 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.658     ;
; -67.195 ; proc:pro0|datapath:e0|regfile:reg0|br~144           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 68.654     ;
; -67.170 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 68.635     ;
; -67.089 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.549     ;
; -67.080 ; proc:pro0|datapath:e0|regfile:reg0|br~103           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.542     ;
; -67.072 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.429      ; 68.539     ;
; -67.068 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.530     ;
; -67.066 ; proc:pro0|datapath:e0|regfile:reg0|br~91            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.528     ;
; -67.064 ; proc:pro0|datapath:e0|regfile:reg0|br~83            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 68.523     ;
; -67.062 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 68.527     ;
; -67.050 ; proc:pro0|datapath:e0|regfile:reg0|br~139           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 68.513     ;
; -67.033 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 68.496     ;
; -67.020 ; proc:pro0|datapath:e0|regfile:reg0|br~70            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 68.481     ;
; -67.007 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 68.482     ;
; -67.006 ; proc:pro0|datapath:e0|regfile:reg0|br~30            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.466     ;
; -66.996 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 68.461     ;
; -66.983 ; proc:pro0|datapath:e0|regfile:reg0|br~53            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.420      ; 68.441     ;
; -66.983 ; proc:pro0|datapath:e0|regfile:reg0|br~58            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 68.444     ;
; -66.970 ; proc:pro0|datapath:e0|regfile:reg0|br~105           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 68.429     ;
; -66.950 ; proc:pro0|datapath:e0|regfile:reg0|br~143           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 68.409     ;
; -66.942 ; proc:pro0|datapath:e0|regfile:reg0|br~79            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 68.403     ;
; -66.927 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.389     ;
; -66.898 ; proc:pro0|datapath:e0|regfile:reg0|br~136           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 68.360     ;
; -66.879 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.422      ; 68.339     ;
; -66.879 ; proc:pro0|datapath:e0|regfile:reg0|br~59            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.427      ; 68.344     ;
; -66.879 ; proc:pro0|datapath:e0|regfile:reg0|br~121           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 68.338     ;
; -66.879 ; proc:pro0|datapath:e0|regfile:reg0|br~108           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.421      ; 68.338     ;
; -66.877 ; proc:pro0|datapath:e0|regfile:reg0|br~68            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.423      ; 68.338     ;
; -66.877 ; proc:pro0|datapath:e0|regfile:reg0|br~95            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 68.341     ;
; -66.861 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 68.331     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.703 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 2.871      ; 0.731      ;
; -2.695 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.203 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 2.871      ; 0.731      ;
; -2.195 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; 0.194  ; controlador_IO:io|interrupt_controller:int0|ps2_inta                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.425      ; 0.905      ;
; 0.445  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|br_io[16][0]                                                                                ; controlador_IO:io|br_io[16][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.612  ; counter_div_clk[1]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.620  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[11]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.624  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.910      ;
; 0.624  ; counter_div_clk[0]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.910      ;
; 0.625  ; controlador_IO:io|contador_ciclos[15]                                                                         ; controlador_IO:io|contador_ciclos[15]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.628  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.629  ; controlador_IO:io|contador_milisegundos[15]                                                                   ; controlador_IO:io|contador_milisegundos[15]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.629  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.630  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.637  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.641  ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.645  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.931      ;
; 0.722  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.008      ;
; 0.763  ; controlador_IO:io|keyboard_controller:keyboard|read_char[4]                                                   ; controlador_IO:io|br_io[15][4]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.049      ;
; 0.768  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.771  ; controlador_IO:io|keyboard_controller:keyboard|read_char[2]                                                   ; controlador_IO:io|br_io[15][2]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.772  ; controlador_IO:io|keyboard_controller:keyboard|read_char[1]                                                   ; controlador_IO:io|br_io[15][1]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.058      ;
; 0.773  ; controlador_IO:io|keyboard_controller:keyboard|read_char[3]                                                   ; controlador_IO:io|br_io[15][3]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.806  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.867      ; 3.959      ;
; 0.812  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.097      ;
; 0.813  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 3.964      ;
; 0.813  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 3.964      ;
; 0.813  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 3.964      ;
; 0.824  ; proc:pro0|datapath:e0|regfile:reg0|br~115                                                                     ; controlador_IO:io|br_io[5][15]                                                                                ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.421      ; 1.531      ;
; 0.830  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.863      ; 3.979      ;
; 0.836  ; controlador_IO:io|keyboard_controller:keyboard|read_char[6]                                                   ; controlador_IO:io|br_io[15][6]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.123      ;
; 0.837  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.864      ; 3.987      ;
; 0.837  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.864      ; 3.987      ;
; 0.837  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.864      ; 3.987      ;
; 0.859  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.146      ;
; 0.910  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.197      ;
; 0.911  ; controlador_IO:io|br_io[50][6]                                                                                ; controlador_IO:io|rd_io[6]                                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.197      ;
; 0.933  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.219      ;
; 0.934  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_data_s                           ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.219      ;
; 0.938  ; controlador_IO:io|contador_ciclos[9]                                                                          ; controlador_IO:io|contador_ciclos[9]                                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.224      ;
; 0.945  ; controlador_IO:io|contador_milisegundos[1]                                                                    ; controlador_IO:io|contador_milisegundos[1]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.231      ;
; 0.946  ; controlador_IO:io|contador_milisegundos[9]                                                                    ; controlador_IO:io|contador_milisegundos[9]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.232      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[7]                                                                    ; controlador_IO:io|contador_milisegundos[7]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[11]                                                                   ; controlador_IO:io|contador_milisegundos[11]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[13]                                                                   ; controlador_IO:io|contador_milisegundos[13]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.954  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.869      ; 4.109      ;
; 0.955  ; controlador_IO:io|contador_ciclos[7]                                                                          ; controlador_IO:io|br_io[20][7]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.241      ;
; 0.956  ; controlador_IO:io|keyboard_controller:keyboard|read_char[0]                                                   ; controlador_IO:io|br_io[15][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.242      ;
; 0.958  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.243      ;
; 0.959  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.244      ;
; 0.962  ; controlador_IO:io|keyboard_controller:keyboard|read_char[5]                                                   ; controlador_IO:io|br_io[15][5]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.248      ;
; 0.964  ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.968  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; controlador_IO:io|contador_ciclos[4]                                                                          ; controlador_IO:io|contador_ciclos[4]                                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.969  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.120      ;
; 0.969  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.120      ;
; 0.969  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.865      ; 4.120      ;
; 0.970  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.255      ;
; 0.972  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[9]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; controlador_IO:io|contador_ciclos[14]                                                                         ; controlador_IO:io|contador_ciclos[14]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; counter_div_clk[0]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.973  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.258      ;
; 0.973  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.258      ;
; 0.974  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|ps2_clk_s                            ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.259      ;
; 0.976  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[7]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; controlador_IO:io|contador_milisegundos[2]                                                                    ; controlador_IO:io|contador_milisegundos[2]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; controlador_IO:io|contador_milisegundos[14]                                                                   ; controlador_IO:io|contador_milisegundos[14]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|contador_milisegundos[4]                                                                    ; controlador_IO:io|contador_milisegundos[4]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.978  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.864      ; 4.128      ;
; 0.980  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|br_io[21][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[0]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[0]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[2]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[2]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_div_clk[2]'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.445 ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.768 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.054      ;
; 0.788 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.074      ;
; 1.010 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.296      ;
; 1.018 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.304      ;
; 1.022 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.308      ;
; 1.032 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.318      ;
; 1.056 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[1]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 0.917      ;
; 1.191 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.477      ;
; 1.237 ; controlador_IO:io|interruptores:sw0|state[6]~25         ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.436     ; 0.587      ;
; 1.283 ; controlador_IO:io|rd_io[14]                             ; proc:pro0|datapath:e0|regfile:reg0|br~66                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.144      ;
; 1.318 ; controlador_IO:io|rd_io[15]                             ; proc:pro0|datapath:e0|regfile:reg0|br~67                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.179      ;
; 1.336 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 1.627      ;
; 1.347 ; proc:pro0|unidad_control:c0|new_pc[3]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.633      ;
; 1.348 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.008     ; 1.626      ;
; 1.355 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.005     ; 1.636      ;
; 1.362 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.010      ; 1.658      ;
; 1.396 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.010     ; 1.672      ;
; 1.409 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.010     ; 1.685      ;
; 1.434 ; controlador_IO:io|pulsadores:key0|state[0]~1            ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.417     ; 0.803      ;
; 1.436 ; controlador_IO:io|rd_io[13]                             ; proc:pro0|datapath:e0|regfile:reg0|br~65                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.297      ;
; 1.436 ; controlador_IO:io|rd_io[12]                             ; proc:pro0|datapath:e0|regfile:reg0|br~64                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.297      ;
; 1.485 ; proc:pro0|unidad_control:c0|new_pc[8]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.771      ;
; 1.494 ; proc:pro0|unidad_control:c0|new_pc[10]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.780      ;
; 1.537 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[3]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.398      ;
; 1.539 ; controlador_IO:io|interruptores:sw0|state[1]~5          ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.411     ; 0.914      ;
; 1.549 ; proc:pro0|datapath:e0|regfile:reg0|br~114               ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 1.829      ;
; 1.554 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.425     ; 1.415      ;
; 1.563 ; controlador_IO:io|interruptores:sw0|state[7]~29         ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.415     ; 0.934      ;
; 1.566 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.852      ;
; 1.577 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.008      ; 1.871      ;
; 1.579 ; controlador_IO:io|pulsadores:key0|state[2]~9            ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.419     ; 0.946      ;
; 1.592 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.878      ;
; 1.598 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.884      ;
; 1.598 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.884      ;
; 1.598 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.884      ;
; 1.598 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.884      ;
; 1.618 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.005     ; 1.899      ;
; 1.621 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.005     ; 1.902      ;
; 1.635 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.010     ; 1.911      ;
; 1.639 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.923      ;
; 1.639 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.923      ;
; 1.639 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.923      ;
; 1.639 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.923      ;
; 1.639 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.923      ;
; 1.639 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.923      ;
; 1.639 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.923      ;
; 1.639 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 1.923      ;
; 1.640 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 1.931      ;
; 1.665 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.008     ; 1.943      ;
; 1.665 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[9]            ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.008     ; 1.943      ;
; 1.667 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.010     ; 1.943      ;
; 1.678 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 1.969      ;
; 1.682 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|iid[1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.020     ; 1.948      ;
; 1.705 ; controlador_IO:io|interruptores:sw0|state[5]~21         ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.539     ; 0.952      ;
; 1.725 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.011      ;
; 1.751 ; controlador_IO:io|interruptores:sw0|state[2]~9          ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.562     ; 0.975      ;
; 1.765 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.051      ;
; 1.772 ; controlador_IO:io|rd_io[10]                             ; proc:pro0|datapath:e0|regfile:reg0|br~142               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.412     ; 1.646      ;
; 1.775 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.005      ; 2.066      ;
; 1.792 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|current_interrupt   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.072      ;
; 1.792 ; controlador_IO:io|interruptores:sw0|state[8]~33         ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.383     ; 1.195      ;
; 1.809 ; controlador_IO:io|interruptores:sw0|state[4]~17         ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.436     ; 1.159      ;
; 1.818 ; controlador_IO:io|interruptores:sw0|state[3]~13         ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.421     ; 1.183      ;
; 1.826 ; controlador_IO:io|interruptores:sw0|state[0]~1          ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.414     ; 1.198      ;
; 1.833 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.012     ; 2.107      ;
; 1.833 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 2.125      ;
; 1.844 ; proc:pro0|unidad_control:c0|new_pc[9]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.130      ;
; 1.858 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW        ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 2.151      ;
; 1.862 ; controlador_IO:io|pulsadores:key0|state[1]~5            ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.417     ; 1.231      ;
; 1.866 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW        ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 2.159      ;
; 1.880 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.020     ; 2.146      ;
; 1.889 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.005     ; 2.170      ;
; 1.912 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.005     ; 2.193      ;
; 1.960 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.240      ;
; 1.960 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.240      ;
; 1.960 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.240      ;
; 1.960 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.240      ;
; 1.977 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.257      ;
; 1.977 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.257      ;
; 1.977 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.257      ;
; 1.977 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 2.257      ;
; 2.014 ; proc:pro0|unidad_control:c0|new_pc[5]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.300      ;
; 2.016 ; proc:pro0|unidad_control:c0|new_pc[4]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.302      ;
; 2.028 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.438      ; 4.752      ;
; 2.031 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.012     ; 2.305      ;
; 2.060 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 2.347      ;
; 2.066 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.352      ;
; 2.109 ; controlador_IO:io|rd_io[4]                              ; proc:pro0|datapath:e0|regfile:reg0|br~136               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.427     ; 1.968      ;
; 2.111 ; controlador_IO:io|rd_io[5]                              ; proc:pro0|datapath:e0|regfile:reg0|br~57                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.430     ; 1.967      ;
; 2.112 ; controlador_IO:io|interruptores:sw0|state[9]            ; controlador_IO:io|interruptores:sw0|current_interrupt   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 2.400      ;
; 2.133 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.005     ; 2.414      ;
; 2.145 ; proc:pro0|unidad_control:c0|new_pc[7]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.010      ; 2.441      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.974 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.260      ;
; 0.979 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.265      ;
; 0.991 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.277      ;
; 0.995 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.281      ;
; 1.030 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.316      ;
; 1.034 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.320      ;
; 1.271 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 1.642      ;
; 1.406 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.692      ;
; 1.411 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.697      ;
; 1.423 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.709      ;
; 1.425 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 1.796      ;
; 1.451 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.737      ;
; 1.463 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.749      ;
; 1.467 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.753      ;
; 1.486 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.772      ;
; 1.491 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.777      ;
; 1.503 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.789      ;
; 1.505 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.791      ;
; 1.507 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.793      ;
; 1.511 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.797      ;
; 1.521 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 1.806      ;
; 1.531 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.817      ;
; 1.540 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.826      ;
; 1.566 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.852      ;
; 1.571 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.857      ;
; 1.587 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.873      ;
; 1.623 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.909      ;
; 1.651 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.937      ;
; 1.657 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.116      ; 2.023      ;
; 1.663 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.949      ;
; 1.664 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.036      ;
; 1.667 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.039      ;
; 1.681 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.118      ; 2.049      ;
; 1.683 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.109      ; 2.042      ;
; 1.703 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.989      ;
; 1.726 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.012      ;
; 1.743 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.029      ;
; 1.764 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.050      ;
; 1.774 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 2.059      ;
; 1.798 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.165      ;
; 1.804 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.176      ;
; 1.806 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.092      ;
; 1.811 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.097      ;
; 1.813 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.184      ;
; 1.824 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.118      ; 2.192      ;
; 1.836 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.116      ; 2.202      ;
; 1.838 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.205      ;
; 1.847 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.115      ; 2.212      ;
; 1.853 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.114      ; 2.217      ;
; 1.860 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.232      ;
; 1.861 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.232      ;
; 1.875 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.109      ; 2.234      ;
; 1.881 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.114     ; 2.017      ;
; 1.890 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg2 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.261      ;
; 1.891 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg8 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.116     ; 2.025      ;
; 1.891 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.177      ;
; 1.891 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.177      ;
; 1.896 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg9 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.114     ; 2.032      ;
; 1.896 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.182      ;
; 1.914 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.200      ;
; 1.950 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.317      ;
; 1.956 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.242      ;
; 1.961 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.247      ;
; 1.964 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.250      ;
; 1.967 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.114      ; 2.331      ;
; 1.977 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.263      ;
; 1.981 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.348      ;
; 1.982 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.354      ;
; 1.991 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.115      ; 2.356      ;
; 2.005 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 2.292      ;
; 2.014 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg2 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.386      ;
; 2.015 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.301      ;
; 2.020 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.306      ;
; 2.021 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.102      ; 2.373      ;
; 2.030 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.316      ;
; 2.053 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.420      ;
; 2.060 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.123      ; 2.433      ;
; 2.070 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.356      ;
; 2.077 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.115     ; 2.212      ;
; 2.077 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.119      ; 2.446      ;
; 2.079 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.110      ; 2.439      ;
; 2.115 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.401      ;
; 2.120 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.406      ;
; 2.124 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.495      ;
; 2.133 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.419      ;
; 2.140 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.511      ;
; 2.156 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 2.441      ;
; 2.165 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.537      ;
; 2.167 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.539      ;
; 2.173 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 2.458      ;
; 2.177 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.122      ; 2.549      ;
; 2.186 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.117      ; 2.553      ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'counter_div_clk[2]'                                                                                                                ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.523 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.499      ;
; -0.523 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.499      ;
; -0.523 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.499      ;
; -0.523 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.499      ;
; -0.516 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.492      ;
; -0.516 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.492      ;
; -0.516 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.492      ;
; -0.516 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.492      ;
; -0.516 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.438      ; 3.492      ;
; -0.507 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.446      ; 3.491      ;
; -0.154 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.436      ; 3.128      ;
; -0.154 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.436      ; 3.128      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.097      ;
; -0.134 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.446      ; 3.118      ;
; -0.134 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.446      ; 3.118      ;
; -0.134 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.446      ; 3.118      ;
; -0.134 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.446      ; 3.118      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.093      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.425      ; 3.097      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.421      ; 3.093      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.104      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.104      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.433      ; 3.105      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.432      ; 3.104      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.437      ; 3.109      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.117      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.117      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.117      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.117      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.117      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.117      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.117      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.445      ; 3.117      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
; -0.134 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.435      ; 3.107      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.098      ;
; -0.134 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.434      ; 3.106      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.234      ; 3.100      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.234      ; 3.100      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.236      ; 3.102      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.235      ; 3.101      ;
; -0.328 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.236      ; 3.102      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.234      ; 3.100      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.234      ; 3.100      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.236      ; 3.102      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.235      ; 3.101      ;
; 0.172  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.236      ; 3.102      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                        ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 2.871      ; 3.118      ;
; 0.791 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 2.871      ; 3.118      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                          ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 2.871      ; 3.118      ;
; 0.461  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 2.871      ; 3.118      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'counter_div_clk[2]'                                                                                                              ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                              ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.097      ;
; 0.386 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.446      ; 3.118      ;
; 0.386 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.446      ; 3.118      ;
; 0.386 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.446      ; 3.118      ;
; 0.386 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.446      ; 3.118      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.093      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.425      ; 3.097      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.421      ; 3.093      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.437      ; 3.109      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.117      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.117      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.117      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.117      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.117      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.117      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.117      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.445      ; 3.117      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.427      ; 3.099      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.427      ; 3.099      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.098      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.435      ; 3.107      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.432      ; 3.104      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.433      ; 3.105      ;
; 0.386 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.434      ; 3.106      ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.234      ; 3.100      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.234      ; 3.100      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.236      ; 3.102      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.235      ; 3.101      ;
; 0.580 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.236      ; 3.102      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.234      ; 3.100      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.234      ; 3.100      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.236      ; 3.102      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.235      ; 3.101      ;
; 1.080 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.236      ; 3.102      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[9]'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 6.160  ; 6.160  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 6.160  ; 6.160  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 5.867  ; 5.867  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 5.950  ; 5.950  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 5.902  ; 5.902  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 5.208  ; 5.208  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 5.121  ; 5.121  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.131  ; 2.131  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.638  ; 1.638  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 1.672  ; 1.672  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 1.773  ; 1.773  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 1.960  ; 1.960  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 1.883  ; 1.883  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 2.131  ; 2.131  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 1.983  ; 1.983  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 1.103  ; 1.103  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 1.388  ; 1.388  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.580  ; 1.580  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 6.188  ; 6.188  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 5.894  ; 5.894  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 6.188  ; 6.188  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 5.914  ; 5.914  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 5.522  ; 5.522  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 1.852  ; 1.852  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.567  ; 1.567  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.601  ; 1.601  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 1.276  ; 1.276  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 1.852  ; 1.852  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 1.743  ; 1.743  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 1.658  ; 1.658  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.652  ; 1.652  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 1.002  ; 1.002  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 1.307  ; 1.307  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 7.032  ; 7.032  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 7.032  ; 7.032  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 6.736  ; 6.736  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 7.016  ; 7.016  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 6.993  ; 6.993  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 11.842 ; 11.842 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.376  ; 9.376  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 8.955  ; 8.955  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.183  ; 9.183  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.144  ; 9.144  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 9.110  ; 9.110  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 9.018  ; 9.018  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 7.887  ; 7.887  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 9.520  ; 9.520  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 10.010 ; 10.010 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.693  ; 9.693  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 9.527  ; 9.527  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 11.425 ; 11.425 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 10.672 ; 10.672 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 10.564 ; 10.564 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 11.842 ; 11.842 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 9.980  ; 9.980  ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 3.380  ; 3.380  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 2.797  ; 2.797  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 3.263  ; 3.263  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 2.754  ; 2.754  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 3.072  ; 3.072  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.380  ; 3.380  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 3.247  ; 3.247  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 3.154  ; 3.154  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 2.441  ; 2.441  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 2.268  ; 2.268  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 3.001  ; 3.001  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -5.619 ; -5.619 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -5.912 ; -5.912 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -5.619 ; -5.619 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -5.702 ; -5.702 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -5.654 ; -5.654 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -4.960 ; -4.960 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -4.873 ; -4.873 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; -0.806 ; -0.806 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -1.390 ; -1.390 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -1.424 ; -1.424 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -1.525 ; -1.525 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -1.712 ; -1.712 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -1.635 ; -1.635 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -1.883 ; -1.883 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -1.735 ; -1.735 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -0.855 ; -0.855 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -1.140 ; -1.140 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; -0.806 ; -0.806 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -4.714 ; -4.714 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -4.840 ; -4.840 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -5.180 ; -5.180 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -4.903 ; -4.903 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -4.714 ; -4.714 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.008  ; 0.008  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; -0.528 ; -0.528 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -0.607 ; -0.607 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; -0.469 ; -0.469 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; -0.784 ; -0.784 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; -0.699 ; -0.699 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; -0.841 ; -0.841 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -0.636 ; -0.636 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.008  ; 0.008  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -0.266 ; -0.266 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -4.670 ; -4.670 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -5.000 ; -5.000 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -4.670 ; -4.670 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -5.080 ; -5.080 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -4.982 ; -4.982 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -6.033 ; -6.033 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -7.566 ; -7.566 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -6.618 ; -6.618 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -6.379 ; -6.379 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -6.879 ; -6.879 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -6.701 ; -6.701 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -6.665 ; -6.665 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -6.033 ; -6.033 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -6.107 ; -6.107 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -7.181 ; -7.181 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -7.244 ; -7.244 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -6.723 ; -6.723 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -6.451 ; -6.451 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -6.790 ; -6.790 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -7.237 ; -7.237 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -6.842 ; -6.842 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -6.634 ; -6.634 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.173  ; 0.173  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -0.561 ; -0.561 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; -0.481 ; -0.481 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; -0.458 ; -0.458 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; -0.815 ; -0.815 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; -0.707 ; -0.707 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -0.842 ; -0.842 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; -0.886 ; -0.886 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.173  ; 0.173  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -0.262 ; -0.262 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -2.028 ; -2.028 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 10.284 ; 10.284 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 10.070 ; 10.070 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 10.160 ; 10.160 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 10.069 ; 10.069 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 10.105 ; 10.105 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 10.101 ; 10.101 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 10.284 ; 10.284 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 10.098 ; 10.098 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 11.721 ; 11.721 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 11.111 ; 11.111 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 11.325 ; 11.325 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 11.336 ; 11.336 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 11.682 ; 11.682 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 11.037 ; 11.037 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 11.352 ; 11.352 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 11.721 ; 11.721 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 10.516 ; 10.516 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 10.295 ; 10.295 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 10.456 ; 10.456 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 10.063 ; 10.063 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 10.498 ; 10.498 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 10.439 ; 10.439 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 10.516 ; 10.516 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 10.291 ; 10.291 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 10.893 ; 10.893 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 10.506 ; 10.506 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 10.649 ; 10.649 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 10.893 ; 10.893 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 10.133 ; 10.133 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 10.093 ; 10.093 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 10.316 ; 10.316 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 10.890 ; 10.890 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 9.721  ; 9.721  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 9.161  ; 9.161  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 9.171  ; 9.171  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.573  ; 8.573  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 8.630  ; 8.630  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.200  ; 9.200  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.030  ; 9.030  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 8.203  ; 8.203  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.721  ; 9.721  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 10.412 ; 10.412 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 9.399  ; 9.399  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.988  ; 8.988  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 9.359  ; 9.359  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 10.412 ; 10.412 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.871  ; 9.871  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.741  ; 8.741  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 9.156  ; 9.156  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 8.867  ; 8.867  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 11.231 ; 11.231 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 10.241 ; 10.241 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 9.974  ; 9.974  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 10.338 ; 10.338 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 79.896 ; 79.896 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 73.576 ; 73.576 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 73.741 ; 73.741 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 74.067 ; 74.067 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 72.768 ; 72.768 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 73.918 ; 73.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 73.705 ; 73.705 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 73.960 ; 73.960 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 74.481 ; 74.481 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 73.571 ; 73.571 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 73.077 ; 73.077 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 73.550 ; 73.550 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 79.824 ; 79.824 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 79.511 ; 79.511 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 79.496 ; 79.496 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 79.896 ; 79.896 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 19.833 ; 19.833 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 14.735 ; 14.735 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 15.682 ; 15.682 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 16.288 ; 16.288 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 15.831 ; 15.831 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 17.777 ; 17.777 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 14.667 ; 14.667 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 16.426 ; 16.426 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 15.364 ; 15.364 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 17.053 ; 17.053 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 17.911 ; 17.911 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 18.145 ; 18.145 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 16.948 ; 16.948 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 19.833 ; 19.833 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 17.372 ; 17.372 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 18.270 ; 18.270 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 16.418 ; 16.418 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 74.249 ; 74.249 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 73.981 ; 73.981 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 82.169 ; 82.169 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 30.958 ; 30.958 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 30.358 ; 30.358 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 30.958 ; 30.958 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 30.719 ; 30.719 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 30.932 ; 30.932 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 31.206 ; 31.206 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 30.662 ; 30.662 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 31.206 ; 31.206 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 30.959 ; 30.959 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 30.625 ; 30.625 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 10.748 ; 10.748 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 30.918 ; 30.918 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 30.918 ; 30.918 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 30.918 ; 30.918 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 30.619 ; 30.619 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 30.647 ; 30.647 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 10.428 ; 10.428 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 9.371  ; 9.371  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 9.371  ; 9.371  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 9.448  ; 9.448  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 9.394  ; 9.394  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 9.379  ; 9.379  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 9.406  ; 9.406  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 9.576  ; 9.576  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 9.397  ; 9.397  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 9.367  ; 9.367  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 9.442  ; 9.442  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 9.655  ; 9.655  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 9.662  ; 9.662  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 9.450  ; 9.450  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 9.367  ; 9.367  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 9.677  ; 9.677  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 9.664  ; 9.664  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 9.365  ; 9.365  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 9.567  ; 9.567  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 9.726  ; 9.726  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 9.365  ; 9.365  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 9.770  ; 9.770  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 9.708  ; 9.708  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 9.687  ; 9.687  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 9.428  ; 9.428  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 9.528  ; 9.528  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 9.768  ; 9.768  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 9.902  ; 9.902  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 10.321 ; 10.321 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 9.528  ; 9.528  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 9.705  ; 9.705  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 9.577  ; 9.577  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 10.144 ; 10.144 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 8.203  ; 8.203  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 9.161  ; 9.161  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 9.171  ; 9.171  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.573  ; 8.573  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 8.630  ; 8.630  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.200  ; 9.200  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.030  ; 9.030  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 8.203  ; 8.203  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.721  ; 9.721  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 8.741  ; 8.741  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 9.399  ; 9.399  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.988  ; 8.988  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 9.359  ; 9.359  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 10.412 ; 10.412 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.871  ; 9.871  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.741  ; 8.741  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 9.156  ; 9.156  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 8.867  ; 8.867  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 10.070 ; 10.070 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 10.241 ; 10.241 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 9.974  ; 9.974  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 10.338 ; 10.338 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 8.466  ; 8.466  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 10.324 ; 10.324 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 10.401 ; 10.401 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 9.616  ; 9.616  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 9.782  ; 9.782  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 10.319 ; 10.319 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 10.221 ; 10.221 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 9.731  ; 9.731  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 9.054  ; 9.054  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 8.466  ; 8.466  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 8.776  ; 8.776  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 9.754  ; 9.754  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 10.195 ; 10.195 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 10.509 ; 10.509 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 10.166 ; 10.166 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 10.576 ; 10.576 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 9.286  ; 9.286  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 10.712 ; 10.712 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 9.814  ; 9.814  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 9.977  ; 9.977  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 10.868 ; 10.868 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 11.366 ; 11.366 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 9.286  ; 9.286  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 10.795 ; 10.795 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 10.832 ; 10.832 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 9.840  ; 9.840  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 9.866  ; 9.866  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 9.935  ; 9.935  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 9.637  ; 9.637  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 9.660  ; 9.660  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 9.977  ; 9.977  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 9.915  ; 9.915  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 10.204 ; 10.204 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 10.185 ; 10.185 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 9.936  ; 9.936  ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 11.764 ; 11.764 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 8.972  ; 8.972  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 8.972  ; 8.972  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 9.572  ; 9.572  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 9.333  ; 9.333  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 9.546  ; 9.546  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 9.239  ; 9.239  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 9.276  ; 9.276  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 9.820  ; 9.820  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 9.573  ; 9.573  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 9.239  ; 9.239  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 8.729  ; 8.729  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 9.233  ; 9.233  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 9.532  ; 9.532  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 9.532  ; 9.532  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 9.233  ; 9.233  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 9.261  ; 9.261  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 9.090  ; 9.090  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.696  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.214 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.224 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.950  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.960  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.035 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.035 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.334 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.344 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 9.986  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 9.986  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 9.985  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 9.696  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 9.716  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 9.995  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 9.995  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 10.212 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 73.702 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 74.216 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 74.226 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 73.952 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 73.962 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 74.037 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 74.037 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 74.336 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 74.346 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 73.992 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 73.992 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 73.991 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 73.702 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 73.722 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 74.001 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 74.001 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 74.218 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                         ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.696  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.214 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.224 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.950  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.960  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.035 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.035 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.334 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.344 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 9.986  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 9.986  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 9.985  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 9.696  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 9.716  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 9.995  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 9.995  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 10.212 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 9.657  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 10.174 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 10.184 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.910  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.920  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 9.995  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 9.995  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 10.294 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.304 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 9.947  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.947  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 9.946  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 9.657  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 9.677  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 9.956  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 9.956  ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.173 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.696     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.214    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.224    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.950     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.960     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.035    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.035    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.334    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.344    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 9.986     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 9.986     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 9.985     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 9.696     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 9.716     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 9.995     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 9.995     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 10.212    ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 73.702    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 74.216    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 74.226    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 73.952    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 73.962    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 74.037    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 74.037    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 74.336    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 74.346    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 73.992    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 73.992    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 73.991    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 73.702    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 73.722    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 74.001    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 74.001    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 74.218    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 9.696     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.214    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.224    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 9.950     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 9.960     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.035    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.035    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 10.334    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 10.344    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 9.986     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 9.986     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 9.985     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 9.696     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 9.716     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 9.995     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 9.995     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 10.212    ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 9.657     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 10.174    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 10.184    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.910     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.920     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 9.995     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 9.995     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 10.294    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.304    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 9.947     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.947     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 9.946     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 9.657     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 9.677     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 9.956     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 9.956     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.173    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -27.507 ; -6020.798     ;
; vga_controller:vga|clk_25mhz ; -27.146 ; -5313.117     ;
; CLOCK_50                     ; -25.608 ; -2624.171     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.730 ; -12.114       ;
; counter_div_clk[2]           ; 0.215  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; counter_div_clk[2]           ; -0.060 ; -0.577        ;
; vga_controller:vga|clk_25mhz ; 0.057  ; 0.000         ;
; CLOCK_50                     ; 0.408  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Removal Summary                            ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.028 ; -0.028        ;
; counter_div_clk[2]           ; 0.262  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.323  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -1.627 ; -1425.728     ;
; CLOCK_50                     ; -1.380 ; -967.380      ;
; SW[9]                        ; -1.380 ; -1.380        ;
; counter_div_clk[2]           ; -0.500 ; -462.000      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_div_clk[2]'                                                                                                                                      ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -27.507 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.540     ;
; -27.506 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.539     ;
; -27.497 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.529     ;
; -27.496 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.529     ;
; -27.418 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.450     ;
; -27.413 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~118 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 28.443     ;
; -27.404 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.437     ;
; -27.403 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.436     ;
; -27.394 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.426     ;
; -27.393 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.426     ;
; -27.380 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~85  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.411     ;
; -27.370 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.403     ;
; -27.369 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~72  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.402     ;
; -27.369 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.402     ;
; -27.363 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~45  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.395     ;
; -27.360 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.392     ;
; -27.359 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.392     ;
; -27.332 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.364     ;
; -27.326 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~21  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.358     ;
; -27.323 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.354     ;
; -27.323 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~37  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.355     ;
; -27.321 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~104 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.352     ;
; -27.320 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.351     ;
; -27.315 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~111 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 28.344     ;
; -27.315 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.347     ;
; -27.313 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 28.342     ;
; -27.310 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~118 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 28.340     ;
; -27.307 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.339     ;
; -27.307 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~71  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.340     ;
; -27.306 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.338     ;
; -27.304 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.335     ;
; -27.304 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.335     ;
; -27.304 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.337     ;
; -27.303 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.336     ;
; -27.302 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~134 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.333     ;
; -27.300 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~50  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 28.327     ;
; -27.294 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.326     ;
; -27.293 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.326     ;
; -27.292 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~22  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.324     ;
; -27.291 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~38  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.323     ;
; -27.285 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~41  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 28.312     ;
; -27.281 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.313     ;
; -27.277 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~85  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.308     ;
; -27.276 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~118 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 28.306     ;
; -27.272 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.305     ;
; -27.266 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~72  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.299     ;
; -27.260 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~29  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.292     ;
; -27.260 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~45  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.292     ;
; -27.258 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~93  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.290     ;
; -27.257 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.289     ;
; -27.255 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.287     ;
; -27.249 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~46  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.281     ;
; -27.248 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~105 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.281     ;
; -27.248 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~129 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.279     ;
; -27.245 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~97  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.276     ;
; -27.245 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~145 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.276     ;
; -27.243 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~85  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.274     ;
; -27.235 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~119 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.266     ;
; -27.232 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~47  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.264     ;
; -27.232 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~31  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.264     ;
; -27.232 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~72  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.265     ;
; -27.230 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~63  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.262     ;
; -27.230 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 28.265     ;
; -27.229 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 28.264     ;
; -27.229 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.261     ;
; -27.228 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~74  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.261     ;
; -27.226 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~117 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 28.256     ;
; -27.226 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~45  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.258     ;
; -27.225 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.258     ;
; -27.223 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~21  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.255     ;
; -27.220 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 28.254     ;
; -27.220 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.251     ;
; -27.220 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~37  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.252     ;
; -27.219 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 28.254     ;
; -27.218 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~104 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.249     ;
; -27.217 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.248     ;
; -27.216 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.247     ;
; -27.215 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~70  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.247     ;
; -27.213 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~143 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.245     ;
; -27.212 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~127 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.244     ;
; -27.212 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~111 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 28.241     ;
; -27.210 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~118 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 28.240     ;
; -27.210 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~95  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 28.239     ;
; -27.209 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~80  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 28.237     ;
; -27.206 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.237     ;
; -27.204 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~112 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 28.232     ;
; -27.204 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.236     ;
; -27.204 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~71  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.001      ; 28.237     ;
; -27.203 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.234     ;
; -27.203 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~77  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.234     ;
; -27.203 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.235     ;
; -27.202 ; proc:pro0|unidad_control:c0|ir[0]  ; proc:pro0|datapath:e0|regfile:reg0|br~125 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.234     ;
; -27.201 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~86  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.232     ;
; -27.201 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~102 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.232     ;
; -27.200 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~27  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.232     ;
; -27.200 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~30  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.232     ;
; -27.199 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~134 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 28.230     ;
; -27.198 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 28.230     ;
; -27.197 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~69  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 28.231     ;
; -27.197 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~50  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 28.224     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                        ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                     ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -27.146 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.006     ; 28.139     ;
; -27.119 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.012      ; 28.130     ;
; -27.075 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.009      ; 28.083     ;
; -27.043 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.006     ; 28.036     ;
; -27.016 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.012      ; 28.027     ;
; -27.009 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.006     ; 28.002     ;
; -27.001 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 28.004     ;
; -26.994 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.010     ; 27.983     ;
; -26.993 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.996     ;
; -26.992 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.005     ; 27.986     ;
; -26.982 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.012      ; 27.993     ;
; -26.978 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.003     ; 27.974     ;
; -26.972 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.009      ; 27.980     ;
; -26.971 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.002      ; 27.972     ;
; -26.943 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.006     ; 27.936     ;
; -26.938 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.009      ; 27.946     ;
; -26.916 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.012      ; 27.927     ;
; -26.898 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.901     ;
; -26.891 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.010     ; 27.880     ;
; -26.890 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.893     ;
; -26.889 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.005     ; 27.883     ;
; -26.875 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.003     ; 27.871     ;
; -26.872 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.009      ; 27.880     ;
; -26.869 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.004     ; 27.864     ;
; -26.868 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.002      ; 27.869     ;
; -26.864 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.867     ;
; -26.857 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.010     ; 27.846     ;
; -26.856 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.859     ;
; -26.855 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.005     ; 27.849     ;
; -26.852 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.007     ; 27.844     ;
; -26.847 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.001     ; 27.845     ;
; -26.842 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.014      ; 27.855     ;
; -26.841 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.844     ;
; -26.841 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.003     ; 27.837     ;
; -26.834 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.002      ; 27.835     ;
; -26.825 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.011      ; 27.835     ;
; -26.821 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.005      ; 27.825     ;
; -26.821 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.011     ; 27.809     ;
; -26.800 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.002     ; 27.797     ;
; -26.798 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.011      ; 27.808     ;
; -26.798 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.801     ;
; -26.795 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.004     ; 27.790     ;
; -26.791 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.010     ; 27.780     ;
; -26.790 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.793     ;
; -26.789 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.005     ; 27.783     ;
; -26.781 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.008      ; 27.788     ;
; -26.775 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.003     ; 27.771     ;
; -26.774 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.008     ; 27.765     ;
; -26.768 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.014      ; 27.781     ;
; -26.768 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.002      ; 27.769     ;
; -26.747 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.010      ; 27.756     ;
; -26.744 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.001     ; 27.742     ;
; -26.738 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.741     ;
; -26.724 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.006      ; 27.729     ;
; -26.724 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.011      ; 27.734     ;
; -26.718 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.005      ; 27.722     ;
; -26.718 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.011     ; 27.706     ;
; -26.717 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.008     ; 27.708     ;
; -26.716 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.006      ; 27.721     ;
; -26.715 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.003     ; 27.711     ;
; -26.710 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.001     ; 27.708     ;
; -26.709 ; proc:pro0|unidad_control:c0|ir[8]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.003     ; 27.705     ;
; -26.707 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.003      ; 27.709     ;
; -26.704 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.707     ;
; -26.703 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.007      ; 27.709     ;
; -26.701 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.001     ; 27.699     ;
; -26.700 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.011     ; 27.688     ;
; -26.699 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.003      ; 27.701     ;
; -26.698 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.006     ; 27.691     ;
; -26.697 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.002     ; 27.694     ;
; -26.696 ; proc:pro0|unidad_control:c0|ir[6]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.005     ; 27.690     ;
; -26.694 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.697     ;
; -26.684 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.004     ; 27.679     ;
; -26.684 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.005      ; 27.688     ;
; -26.684 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.011     ; 27.672     ;
; -26.683 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.003      ; 27.685     ;
; -26.682 ; proc:pro0|unidad_control:c0|ir[8]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.015      ; 27.696     ;
; -26.677 ; proc:pro0|unidad_control:c0|ir[0]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.001      ; 27.677     ;
; -26.673 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.001      ; 27.673     ;
; -26.669 ; proc:pro0|unidad_control:c0|ir[6]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.013      ; 27.681     ;
; -26.663 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.002     ; 27.660     ;
; -26.660 ; proc:pro0|unidad_control:c0|ir[2]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.007     ; 27.652     ;
; -26.650 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.006      ; 27.655     ;
; -26.644 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.001     ; 27.642     ;
; -26.643 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.008     ; 27.634     ;
; -26.642 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.006      ; 27.647     ;
; -26.641 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.003     ; 27.637     ;
; -26.638 ; proc:pro0|unidad_control:c0|ir[8]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.012      ; 27.649     ;
; -26.638 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.641     ;
; -26.633 ; proc:pro0|unidad_control:c0|ir[2]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.011      ; 27.643     ;
; -26.632 ; proc:pro0|unidad_control:c0|ir[7]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.002     ; 27.629     ;
; -26.629 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.002      ; 27.630     ;
; -26.627 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.001     ; 27.625     ;
; -26.625 ; proc:pro0|unidad_control:c0|ir[6]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.010      ; 27.634     ;
; -26.622 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.012     ; 27.609     ;
; -26.621 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.002      ; 27.622     ;
; -26.620 ; proc:pro0|unidad_control:c0|ir[1]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.007     ; 27.612     ;
; -26.620 ; proc:pro0|unidad_control:c0|ir[10] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.004      ; 27.623     ;
; -26.618 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.005      ; 27.622     ;
; -26.618 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; -0.011     ; 27.606     ;
+---------+------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                 ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                           ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -25.608 ; proc:pro0|unidad_control:c0|ir[15]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 26.927     ;
; -25.505 ; proc:pro0|unidad_control:c0|ir[14]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 26.824     ;
; -25.471 ; proc:pro0|unidad_control:c0|ir[13]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 26.790     ;
; -25.405 ; proc:pro0|unidad_control:c0|ir[12]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 26.724     ;
; -25.331 ; proc:pro0|unidad_control:c0|ir[9]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 26.652     ;
; -25.314 ; proc:pro0|unidad_control:c0|ir[0]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 26.632     ;
; -25.257 ; proc:pro0|unidad_control:c0|ir[10]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 26.578     ;
; -25.236 ; proc:pro0|unidad_control:c0|ir[1]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.285      ; 26.553     ;
; -25.171 ; proc:pro0|unidad_control:c0|ir[8]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 26.493     ;
; -25.158 ; proc:pro0|unidad_control:c0|ir[6]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 26.478     ;
; -25.122 ; proc:pro0|unidad_control:c0|ir[2]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 26.440     ;
; -25.094 ; proc:pro0|unidad_control:c0|ir[7]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 26.417     ;
; -25.066 ; proc:pro0|unidad_control:c0|ir[4]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.285      ; 26.383     ;
; -25.027 ; proc:pro0|unidad_control:c0|ir[3]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 26.345     ;
; -25.004 ; proc:pro0|unidad_control:c0|ir[11]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 26.325     ;
; -24.897 ; proc:pro0|datapath:e0|regfile:reg0|br~51            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 26.221     ;
; -24.893 ; proc:pro0|unidad_control:c0|ir[5]                   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 26.216     ;
; -24.884 ; proc:pro0|datapath:e0|regfile:reg0|br~126           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 26.217     ;
; -24.756 ; proc:pro0|datapath:e0|regfile:reg0|br~48            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 26.075     ;
; -24.752 ; proc:pro0|datapath:e0|regfile:reg0|br~122           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 26.072     ;
; -24.709 ; proc:pro0|datapath:e0|regfile:reg0|br~125           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 26.027     ;
; -24.699 ; proc:pro0|datapath:e0|regfile:reg0|br~116           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 26.017     ;
; -24.677 ; proc:pro0|datapath:e0|regfile:reg0|br~131           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.995     ;
; -24.652 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW    ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 25.980     ;
; -24.621 ; proc:pro0|datapath:e0|regfile:reg0|br~132           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.939     ;
; -24.615 ; proc:pro0|datapath:e0|regfile:reg0|br~118           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 25.936     ;
; -24.613 ; proc:pro0|datapath:e0|regfile:reg0|br~93            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.932     ;
; -24.558 ; proc:pro0|datapath:e0|regfile:reg0|br~128           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.876     ;
; -24.538 ; proc:pro0|datapath:e0|regfile:reg0|br~117           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 25.859     ;
; -24.526 ; proc:pro0|datapath:e0|regfile:reg0|br~123           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 25.847     ;
; -24.515 ; proc:pro0|datapath:e0|regfile:reg0|br~86            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.835     ;
; -24.506 ; proc:pro0|datapath:e0|regfile:reg0|br~36            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 25.830     ;
; -24.506 ; proc:pro0|datapath:e0|regfile:reg0|br~27            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.825     ;
; -24.491 ; proc:pro0|datapath:e0|regfile:reg0|br~84            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.811     ;
; -24.440 ; proc:pro0|datapath:e0|regfile:reg0|br~99            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.759     ;
; -24.440 ; proc:pro0|datapath:e0|regfile:reg0|br~124           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.760     ;
; -24.438 ; proc:pro0|datapath:e0|regfile:reg0|br~46            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.757     ;
; -24.435 ; proc:pro0|datapath:e0|regfile:reg0|br~45            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.754     ;
; -24.426 ; proc:pro0|datapath:e0|regfile:reg0|br~127           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.744     ;
; -24.422 ; proc:pro0|datapath:e0|regfile:reg0|br~43            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 25.746     ;
; -24.408 ; proc:pro0|datapath:e0|regfile:reg0|br~147           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.726     ;
; -24.394 ; proc:pro0|datapath:e0|regfile:reg0|br~89            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.713     ;
; -24.390 ; proc:pro0|datapath:e0|regfile:reg0|br~67            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.709     ;
; -24.383 ; proc:pro0|datapath:e0|regfile:reg0|br~35            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.702     ;
; -24.381 ; proc:pro0|datapath:e0|regfile:reg0|br~37            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.700     ;
; -24.368 ; proc:pro0|datapath:e0|regfile:reg0|br~94            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.687     ;
; -24.366 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 25.689     ;
; -24.358 ; proc:pro0|datapath:e0|regfile:reg0|br~120           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.678     ;
; -24.353 ; proc:pro0|datapath:e0|regfile:reg0|br~20            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 25.677     ;
; -24.351 ; proc:pro0|datapath:e0|regfile:reg0|br~44            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 25.675     ;
; -24.347 ; proc:pro0|datapath:e0|regfile:reg0|br~52            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.665     ;
; -24.336 ; proc:pro0|datapath:e0|regfile:reg0|br~85            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.656     ;
; -24.336 ; proc:pro0|datapath:e0|regfile:reg0|br~29            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.655     ;
; -24.334 ; proc:pro0|datapath:e0|regfile:reg0|br~38            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.653     ;
; -24.329 ; proc:pro0|datapath:e0|regfile:reg0|br~57            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 25.652     ;
; -24.323 ; proc:pro0|datapath:e0|regfile:reg0|br~47            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.642     ;
; -24.312 ; proc:pro0|datapath:e0|regfile:reg0|br~142           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 25.633     ;
; -24.301 ; proc:pro0|datapath:e0|regfile:reg0|br~90            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.620     ;
; -24.300 ; proc:pro0|datapath:e0|regfile:reg0|br~26            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.619     ;
; -24.298 ; proc:pro0|datapath:e0|regfile:reg0|br~141           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 25.619     ;
; -24.296 ; proc:pro0|datapath:e0|regfile:reg0|br~22            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.615     ;
; -24.289 ; proc:pro0|datapath:e0|regfile:reg0|br~54            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.609     ;
; -24.288 ; proc:pro0|datapath:e0|regfile:reg0|br~24            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.607     ;
; -24.281 ; proc:pro0|datapath:e0|regfile:reg0|br~100           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.601     ;
; -24.279 ; proc:pro0|datapath:e0|regfile:reg0|br~119           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.599     ;
; -24.270 ; proc:pro0|datapath:e0|regfile:reg0|br~87            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.590     ;
; -24.267 ; proc:pro0|datapath:e0|regfile:reg0|br~134           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.587     ;
; -24.265 ; proc:pro0|datapath:e0|regfile:reg0|br~60            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 25.587     ;
; -24.261 ; proc:pro0|datapath:e0|regfile:reg0|br~92            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.580     ;
; -24.242 ; proc:pro0|datapath:e0|regfile:reg0|br~102           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.562     ;
; -24.237 ; proc:pro0|datapath:e0|regfile:reg0|br~144           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.555     ;
; -24.235 ; proc:pro0|datapath:e0|regfile:reg0|br~21            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.554     ;
; -24.229 ; proc:pro0|datapath:e0|regfile:reg0|br~70            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.548     ;
; -24.224 ; proc:pro0|datapath:e0|regfile:reg0|br~88            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.544     ;
; -24.199 ; proc:pro0|datapath:e0|regfile:reg0|br~103           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.519     ;
; -24.192 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 25.515     ;
; -24.187 ; proc:pro0|datapath:e0|regfile:reg0|br~53            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.285      ; 25.504     ;
; -24.186 ; proc:pro0|datapath:e0|regfile:reg0|br~91            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.506     ;
; -24.183 ; proc:pro0|datapath:e0|regfile:reg0|br~40            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.502     ;
; -24.182 ; proc:pro0|datapath:e0|regfile:reg0|br~30            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.501     ;
; -24.171 ; proc:pro0|datapath:e0|regfile:reg0|br~83            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.489     ;
; -24.171 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 25.496     ;
; -24.168 ; proc:pro0|datapath:e0|regfile:reg0|br~58            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.488     ;
; -24.165 ; proc:pro0|datapath:e0|regfile:reg0|br~105           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.483     ;
; -24.161 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 25.494     ;
; -24.161 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 25.484     ;
; -24.157 ; proc:pro0|datapath:e0|regfile:reg0|br~25            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.293      ; 25.482     ;
; -24.157 ; proc:pro0|datapath:e0|regfile:reg0|br~108           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.475     ;
; -24.154 ; proc:pro0|datapath:e0|regfile:reg0|br~143           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.472     ;
; -24.143 ; proc:pro0|datapath:e0|regfile:reg0|br~139           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 25.464     ;
; -24.136 ; proc:pro0|datapath:e0|regfile:reg0|br~79            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.455     ;
; -24.127 ; proc:pro0|datapath:e0|regfile:reg0|br~69            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.285      ; 25.444     ;
; -24.126 ; proc:pro0|datapath:e0|regfile:reg0|br~138           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.446     ;
; -24.121 ; proc:pro0|datapath:e0|regfile:reg0|br~23            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.440     ;
; -24.118 ; proc:pro0|datapath:e0|regfile:reg0|br~71            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.436     ;
; -24.115 ; proc:pro0|datapath:e0|regfile:reg0|br~136           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.288      ; 25.435     ;
; -24.114 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 25.437     ;
; -24.111 ; proc:pro0|datapath:e0|regfile:reg0|br~68            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.287      ; 25.430     ;
; -24.108 ; proc:pro0|datapath:e0|regfile:reg0|br~28            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.292      ; 25.432     ;
; -24.100 ; proc:pro0|datapath:e0|regfile:reg0|br~72            ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 25.418     ;
+---------+-----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.730 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 1.804      ; 0.367      ;
; -1.725 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 1.799      ; 0.367      ;
; -1.230 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 1.804      ; 0.367      ;
; -1.225 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 1.799      ; 0.367      ;
; -0.241 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.712      ;
; -0.195 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.758      ;
; -0.193 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.759      ;
; -0.187 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.761      ;
; -0.185 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.765      ;
; -0.185 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.765      ;
; -0.185 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.765      ;
; -0.179 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[3]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.769      ;
; -0.176 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.774      ;
; -0.176 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.774      ;
; -0.176 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.774      ;
; -0.170 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.778      ;
; -0.168 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.781      ;
; -0.168 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.781      ;
; -0.168 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.781      ;
; -0.168 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.781      ;
; -0.164 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][4]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.784      ;
; -0.164 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][5]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.784      ;
; -0.156 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.792      ;
; -0.156 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.792      ;
; -0.156 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.791      ;
; -0.156 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.792      ;
; -0.156 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.791      ;
; -0.155 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][6]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.794      ;
; -0.150 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.801      ;
; -0.144 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.807      ;
; -0.144 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.805      ;
; -0.140 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][7]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.808      ;
; -0.139 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.788      ; 1.801      ;
; -0.137 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.812      ;
; -0.127 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.824      ;
; -0.122 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.829      ;
; -0.122 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.829      ;
; -0.121 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.830      ;
; -0.120 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.829      ;
; -0.119 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][8]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.828      ;
; -0.108 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.842      ;
; -0.108 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.799      ; 1.843      ;
; -0.096 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.854      ;
; -0.096 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.854      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[12]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[13]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[17]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[18]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[20]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[22]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.095 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.860      ;
; -0.077 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.878      ;
; -0.077 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.878      ;
; -0.069 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.886      ;
; -0.061 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.892      ;
; -0.061 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.892      ;
; -0.061 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.801      ; 1.892      ;
; -0.058 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.897      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[6]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[7]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[8]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.054 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[5]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.894      ;
; -0.050 ; controlador_IO:io|interrupt_controller:int0|ps2_inta                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.290      ; 0.392      ;
; -0.033 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.917      ;
; -0.033 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.917      ;
; -0.033 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.917      ;
; -0.033 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.917      ;
; -0.033 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.917      ;
; -0.033 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.917      ;
; -0.033 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.917      ;
; 0.215  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_div_clk[2]'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.215 ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.267 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.925      ;
; 0.298 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.450      ;
; 0.325 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.477      ;
; 0.374 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.380 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.532      ;
; 0.388 ; SW[9]                                                   ; controlador_IO:io|pulsadores:key0|current_interrupt     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.513      ; 2.053      ;
; 0.476 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.628      ;
; 0.493 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.506      ; 2.151      ;
; 0.496 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.156      ;
; 0.496 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.156      ;
; 0.497 ; proc:pro0|unidad_control:c0|new_pc[3]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.503 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.163      ;
; 0.507 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.506      ; 2.165      ;
; 0.529 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.186      ;
; 0.529 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.186      ;
; 0.531 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.504      ; 2.187      ;
; 0.531 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.504      ; 2.187      ;
; 0.532 ; proc:pro0|unidad_control:c0|new_pc[8]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.187      ;
; 0.533 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.187      ;
; 0.534 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 0.690      ;
; 0.534 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.193      ;
; 0.534 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.193      ;
; 0.534 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.506      ; 2.192      ;
; 0.534 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.193      ;
; 0.534 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.193      ;
; 0.535 ; proc:pro0|unidad_control:c0|new_pc[10]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; controlador_IO:io|timer:tmr0|current_interrupt          ; controlador_IO:io|interrupt_controller:int0|iid[1]      ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.290     ; 0.398      ;
; 0.549 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 0.697      ;
; 0.549 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[0]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.209      ;
; 0.549 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[3]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.209      ;
; 0.550 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 0.696      ;
; 0.552 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[7]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.207      ;
; 0.554 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.203      ;
; 0.554 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.203      ;
; 0.558 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.008      ; 0.718      ;
; 0.570 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.501      ; 2.223      ;
; 0.570 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.501      ; 2.223      ;
; 0.570 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.501      ; 2.223      ;
; 0.570 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.501      ; 2.223      ;
; 0.572 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[15]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.231      ;
; 0.572 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[13]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.231      ;
; 0.572 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[14]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.231      ;
; 0.572 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[12]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.231      ;
; 0.577 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[10]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.234      ;
; 0.577 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[9]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.234      ;
; 0.577 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[11]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.505      ; 2.234      ;
; 0.580 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[5]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.235      ;
; 0.582 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.008     ; 0.726      ;
; 0.585 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.234      ;
; 0.585 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.234      ;
; 0.588 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.501      ; 2.241      ;
; 0.588 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][11]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.501      ; 2.241      ;
; 0.591 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.240      ;
; 0.591 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][9]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.240      ;
; 0.591 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[1]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.509      ; 2.252      ;
; 0.591 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[4]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.509      ; 2.252      ;
; 0.592 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.008     ; 0.736      ;
; 0.594 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.752      ;
; 0.594 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.248      ;
; 0.594 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.248      ;
; 0.594 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.248      ;
; 0.594 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.248      ;
; 0.594 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.248      ;
; 0.594 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.248      ;
; 0.595 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[2]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.508      ; 2.255      ;
; 0.595 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[8]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.504      ; 2.251      ;
; 0.596 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.748      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.253      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.253      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][12]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.253      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.253      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.253      ;
; 0.599 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.253      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.608 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.503      ; 2.263      ;
; 0.609 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][1]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.263      ;
; 0.609 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][3]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.263      ;
; 0.609 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][2]      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.263      ;
; 0.611 ; SW[9]                                                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[1][13]     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.499      ; 2.262      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.359 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.531      ;
; 0.382 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.534      ;
; 0.456 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.669      ;
; 0.497 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.651      ;
; 0.507 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.659      ;
; 0.514 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.666      ;
; 0.519 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.671      ;
; 0.522 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.674      ;
; 0.532 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.745      ;
; 0.532 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.686      ;
; 0.542 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.697      ;
; 0.549 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.702      ;
; 0.564 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 0.715      ;
; 0.567 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.721      ;
; 0.577 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.729      ;
; 0.580 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.732      ;
; 0.589 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.741      ;
; 0.593 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.808      ;
; 0.604 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.756      ;
; 0.612 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.826      ;
; 0.612 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.764      ;
; 0.615 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.072      ; 0.825      ;
; 0.624 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.841      ;
; 0.637 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.789      ;
; 0.640 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 0.843      ;
; 0.644 ; proc:pro0|unidad_control:c0|new_pc[8]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.005      ; 0.787      ;
; 0.647 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.799      ;
; 0.649 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg8 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.006      ; 0.793      ;
; 0.651 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg9 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.005      ; 0.794      ;
; 0.664 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.878      ;
; 0.672 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.824      ;
; 0.674 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.074      ; 0.888      ;
; 0.676 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.889      ;
; 0.680 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.001     ; 0.831      ;
; 0.683 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.897      ;
; 0.686 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.838      ;
; 0.689 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.841      ;
; 0.693 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.906      ;
; 0.693 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.845      ;
; 0.694 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.846      ;
; 0.700 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.913      ;
; 0.705 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.072      ; 0.915      ;
; 0.707 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg2 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.920      ;
; 0.709 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.861      ;
; 0.713 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.924      ;
; 0.718 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.870      ;
; 0.720 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.074      ; 0.932      ;
; 0.720 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 0.927      ;
; 0.721 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.873      ;
; 0.722 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 0.930      ;
; 0.723 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.875      ;
; 0.726 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.878      ;
; 0.730 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.882      ;
; 0.736 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 0.939      ;
; 0.737 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg0 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.951      ;
; 0.742 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.006      ; 0.886      ;
; 0.742 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 0.949      ;
; 0.750 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 0.963      ;
; 0.750 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.965      ;
; 0.752 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.963      ;
; 0.753 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.964      ;
; 0.753 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.905      ;
; 0.757 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg2 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.971      ;
; 0.761 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 0.969      ;
; 0.766 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.980      ;
; 0.767 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.060      ; 0.965      ;
; 0.767 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.919      ;
; 0.769 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.921      ;
; 0.773 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.925      ;
; 0.778 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.066      ; 0.982      ;
; 0.778 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.930      ;
; 0.780 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                             ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.001      ; 0.933      ;
; 0.784 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.998      ;
; 0.785 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.999      ;
; 0.785 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg1 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.999      ;
; 0.790 ; proc:pro0|unidad_control:c0|new_pc[10]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.006      ; 0.934      ;
; 0.794 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~portb_address_reg3 ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.075      ; 1.007      ;
; 0.795 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg8 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.004      ; 0.937      ;
; 0.796 ; proc:pro0|unidad_control:c0|new_pc[9]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.007      ; 0.941      ;
+-------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'counter_div_clk[2]'                                                                                                                ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.060 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 2.099      ;
; -0.060 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 2.099      ;
; -0.060 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 2.099      ;
; -0.060 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 2.099      ;
; -0.057 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 2.095      ;
; -0.057 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 2.095      ;
; -0.057 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 2.095      ;
; -0.057 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 2.095      ;
; -0.057 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 2.095      ;
; -0.052 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 2.097      ;
; 0.108  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.929      ;
; 0.108  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.929      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.912      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.497      ; 1.911      ;
; 0.118  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.514      ; 1.928      ;
; 0.118  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.514      ; 1.928      ;
; 0.118  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.514      ; 1.928      ;
; 0.118  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.514      ; 1.928      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.499      ; 1.913      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.499      ; 1.913      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.499      ; 1.913      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.503      ; 1.917      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.493      ; 1.907      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.499      ; 1.913      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.499      ; 1.913      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.497      ; 1.911      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]     ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.493      ; 1.907      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.912      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.912      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 1.921      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.513      ; 1.927      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.504      ; 1.918      ;
; 0.118  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.920      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.499      ; 1.913      ;
; 0.118  ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][2]             ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.505      ; 1.919      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                              ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.439      ; 1.914      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.439      ; 1.914      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.441      ; 1.916      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.440      ; 1.915      ;
; 0.057 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.441      ; 1.916      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.439      ; 1.914      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.439      ; 1.914      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.441      ; 1.916      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.440      ; 1.915      ;
; 0.557 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.441      ; 1.916      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                        ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 1.804      ; 1.928      ;
; 0.908 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 1.804      ; 1.928      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                          ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.028 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 1.804      ; 1.928      ;
; 0.472  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 1.804      ; 1.928      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'counter_div_clk[2]'                                                                                                              ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                              ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW     ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.912      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.497      ; 1.911      ;
; 0.262 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.514      ; 1.928      ;
; 0.262 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.514      ; 1.928      ;
; 0.262 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.514      ; 1.928      ;
; 0.262 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.514      ; 1.928      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.503      ; 1.917      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][5]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.493      ; 1.907      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.497      ; 1.911      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.493      ; 1.907      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[7][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[6][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.912      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.912      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|vtlb[5][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[4][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[5][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[0][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[1][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.921      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.927      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.927      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][3]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.927      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.927      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.927      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[3][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.927      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][0]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.927      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|vtlb[2][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.513      ; 1.927      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[6][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[4][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[5][1]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]               ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[1][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.913      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[1][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.912      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[3][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.912      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[0][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[2][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.920      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[4][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[5][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.504      ; 1.918      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_d|ptlb[6][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
; 0.262 ; SW[9]     ; proc:pro0|datapath:e0|tlb:tlb_i|ptlb[7][2]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.505      ; 1.919      ;
+-------+-----------+------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.439      ; 1.914      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.439      ; 1.914      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.441      ; 1.916      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.440      ; 1.915      ;
; 0.323 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.441      ; 1.916      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.439      ; 1.914      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.439      ; 1.914      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.441      ; 1.916      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.440      ; 1.915      ;
; 0.823 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.441      ; 1.916      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[9]'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 2.665  ; 2.665  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 2.665  ; 2.665  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 2.576  ; 2.576  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 2.616  ; 2.616  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 2.588  ; 2.588  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 2.424  ; 2.424  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 2.358  ; 2.358  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.341  ; 0.341  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 0.116  ; 0.116  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 0.159  ; 0.159  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 0.216  ; 0.216  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 0.206  ; 0.206  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 0.282  ; 0.282  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.341  ; 0.341  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.232  ; 0.232  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -0.137 ; -0.137 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 0.011  ; 0.011  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.160  ; 0.160  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 2.765  ; 2.765  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 2.649  ; 2.649  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 2.765  ; 2.765  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 2.688  ; 2.688  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 2.533  ; 2.533  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.278  ; 0.278  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.176  ; 0.176  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.227  ; 0.227  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.090  ; 0.090  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.265  ; 0.265  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.278  ; 0.278  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.228  ; 0.228  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.201  ; 0.201  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; -0.101 ; -0.101 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.040  ; 0.040  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 3.118  ; 3.118  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 3.113  ; 3.113  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 3.033  ; 3.033  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 3.118  ; 3.118  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 3.104  ; 3.104  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.991  ; 4.991  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.017  ; 4.017  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 3.849  ; 3.849  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 3.891  ; 3.891  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 3.906  ; 3.906  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 3.884  ; 3.884  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 3.840  ; 3.840  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 3.398  ; 3.398  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 4.038  ; 4.038  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.203  ; 4.203  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.178  ; 4.178  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.024  ; 4.024  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.800  ; 4.800  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.540  ; 4.540  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.440  ; 4.440  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.991  ; 4.991  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.247  ; 4.247  ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.904  ; 0.904  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.686  ; 0.686  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.865  ; 0.865  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.670  ; 0.670  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.742  ; 0.742  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.904  ; 0.904  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.841  ; 0.841  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.779  ; 0.779  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.445  ; 0.445  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.422  ; 0.422  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 0.826  ; 0.826  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -2.456 ; -2.456 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -2.545 ; -2.545 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -2.456 ; -2.456 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.496 ; -2.496 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.468 ; -2.468 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -2.304 ; -2.304 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -2.238 ; -2.238 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.257  ; 0.257  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 0.004  ; 0.004  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -0.039 ; -0.039 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -0.096 ; -0.096 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -0.086 ; -0.086 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -0.162 ; -0.162 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -0.221 ; -0.221 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -0.112 ; -0.112 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.257  ; 0.257  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 0.109  ; 0.109  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.241  ; 0.241  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -2.256 ; -2.256 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -2.291 ; -2.291 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -2.419 ; -2.419 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -2.339 ; -2.339 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -2.256 ; -2.256 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.452  ; 0.452  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.182  ; 0.182  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.129  ; 0.129  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.190  ; 0.190  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.110  ; 0.110  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.082  ; 0.082  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.054  ; 0.054  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.151  ; 0.151  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.452  ; 0.452  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.319  ; 0.319  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -2.254 ; -2.254 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -2.349 ; -2.349 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -2.254 ; -2.254 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -2.404 ; -2.404 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.355 ; -2.355 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.679 ; -2.679 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.341 ; -3.341 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.957 ; -2.957 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -2.812 ; -2.812 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -3.008 ; -3.008 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.958 ; -2.958 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.940 ; -2.940 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -2.685 ; -2.685 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -2.679 ; -2.679 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -3.122 ; -3.122 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -3.136 ; -3.136 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -2.945 ; -2.945 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -2.828 ; -2.828 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -3.053 ; -3.053 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -3.204 ; -3.204 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -2.980 ; -2.980 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -2.960 ; -2.960 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.493  ; 0.493  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.152  ; 0.152  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.158  ; 0.158  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.170  ; 0.170  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.085  ; 0.085  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.057  ; 0.057  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.039  ; 0.039  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.042  ; 0.042  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.493  ; 0.493  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.313  ; 0.313  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.267 ; -0.267 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 5.021  ; 5.021  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.896  ; 4.896  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.941  ; 4.941  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.925  ; 4.925  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.925  ; 4.925  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.933  ; 4.933  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 5.021  ; 5.021  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.922  ; 4.922  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 5.585  ; 5.585  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 5.336  ; 5.336  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 5.433  ; 5.433  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 5.442  ; 5.442  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 5.552  ; 5.552  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 5.341  ; 5.341  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 5.469  ; 5.469  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 5.585  ; 5.585  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 5.115  ; 5.115  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 5.042  ; 5.042  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 5.073  ; 5.073  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.961  ; 4.961  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 5.115  ; 5.115  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 5.071  ; 5.071  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 5.108  ; 5.108  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 5.032  ; 5.032  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 5.306  ; 5.306  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 5.130  ; 5.130  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.242  ; 5.242  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 5.306  ; 5.306  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.950  ; 4.950  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.913  ; 4.913  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 5.078  ; 5.078  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 5.274  ; 5.274  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.809  ; 4.809  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.642  ; 4.642  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.644  ; 4.644  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.427  ; 4.427  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.456  ; 4.456  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.669  ; 4.669  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.630  ; 4.630  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.321  ; 4.321  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.809  ; 4.809  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 5.088  ; 5.088  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.718  ; 4.718  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.634  ; 4.634  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.687  ; 4.687  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 5.088  ; 5.088  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.947  ; 4.947  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.496  ; 4.496  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.632  ; 4.632  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.654  ; 4.654  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.527  ; 5.527  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.116  ; 5.116  ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.019  ; 5.019  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.168  ; 5.168  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 30.850 ; 30.850 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 28.553 ; 28.553 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 28.607 ; 28.607 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 28.711 ; 28.711 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 28.295 ; 28.295 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 28.686 ; 28.686 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 28.581 ; 28.581 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 28.720 ; 28.720 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 28.897 ; 28.897 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 28.543 ; 28.543 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 28.359 ; 28.359 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 28.559 ; 28.559 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 30.796 ; 30.796 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 30.749 ; 30.749 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 30.717 ; 30.717 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 30.850 ; 30.850 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 8.602  ; 8.602  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 6.665  ; 6.665  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 7.116  ; 7.116  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 7.294  ; 7.294  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 7.060  ; 7.060  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 7.839  ; 7.839  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 6.789  ; 6.789  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 7.342  ; 7.342  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 6.844  ; 6.844  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 7.575  ; 7.575  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 7.947  ; 7.947  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 8.016  ; 8.016  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 7.420  ; 7.420  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 8.602  ; 8.602  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 7.790  ; 7.790  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 8.024  ; 8.024  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 7.208  ; 7.208  ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 28.746 ; 28.746 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 28.647 ; 28.647 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 31.661 ; 31.661 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 13.424 ; 13.424 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 13.198 ; 13.198 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 13.424 ; 13.424 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 13.355 ; 13.355 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 13.400 ; 13.400 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 13.515 ; 13.515 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 13.316 ; 13.316 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 13.515 ; 13.515 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 13.430 ; 13.430 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 13.296 ; 13.296 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 5.084  ; 5.084  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 13.398 ; 13.398 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 13.394 ; 13.394 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 13.398 ; 13.398 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 13.289 ; 13.289 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 13.293 ; 13.293 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.991  ; 4.991  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.612 ; 4.612 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.612 ; 4.612 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.652 ; 4.652 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.638 ; 4.638 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.647 ; 4.647 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.649 ; 4.649 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.730 ; 4.730 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.637 ; 4.637 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.691 ; 4.691 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.691 ; 4.691 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.800 ; 4.800 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.748 ; 4.748 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.703 ; 4.703 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.827 ; 4.827 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.869 ; 4.869 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 4.706 ; 4.706 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 4.787 ; 4.787 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.816 ; 4.816 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.706 ; 4.706 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.859 ; 4.859 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.817 ; 4.817 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.846 ; 4.846 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.777 ; 4.777 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 4.772 ; 4.772 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.836 ; 4.836 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 4.940 ; 4.940 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 5.132 ; 5.132 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.772 ; 4.772 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.773 ; 4.773 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.780 ; 4.780 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 5.008 ; 5.008 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.321 ; 4.321 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.642 ; 4.642 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.644 ; 4.644 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.427 ; 4.427 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.456 ; 4.456 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.669 ; 4.669 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.630 ; 4.630 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.321 ; 4.321 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.809 ; 4.809 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.718 ; 4.718 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.634 ; 4.634 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.687 ; 4.687 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 5.088 ; 5.088 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.947 ; 4.947 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.632 ; 4.632 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.654 ; 4.654 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.090 ; 5.090 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.116 ; 5.116 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.019 ; 5.019 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.168 ; 5.168 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 4.254 ; 4.254 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 5.043 ; 5.043 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 4.988 ; 4.988 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.754 ; 4.754 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.809 ; 4.809 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.006 ; 5.006 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 4.927 ; 4.927 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 4.761 ; 4.761 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 4.484 ; 4.484 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.254 ; 4.254 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.374 ; 4.374 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.769 ; 4.769 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 4.920 ; 4.920 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 5.082 ; 5.082 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 4.964 ; 4.964 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 5.104 ; 5.104 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.738 ; 4.738 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 5.168 ; 5.168 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 4.815 ; 4.815 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 4.952 ; 4.952 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 5.292 ; 5.292 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 5.525 ; 5.525 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 4.738 ; 4.738 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 5.246 ; 5.246 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 5.175 ; 5.175 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 4.788 ; 4.788 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 4.805 ; 4.805 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 4.887 ; 4.887 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 4.772 ; 4.772 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 4.791 ; 4.791 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 4.918 ; 4.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 4.882 ; 4.882 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 4.987 ; 4.987 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 4.982 ; 4.982 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 4.898 ; 4.898 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 5.520 ; 5.520 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.461 ; 4.461 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 4.461 ; 4.461 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 4.687 ; 4.687 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 4.618 ; 4.618 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 4.663 ; 4.663 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 4.559 ; 4.559 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 4.579 ; 4.579 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 4.778 ; 4.778 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 4.693 ; 4.693 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 4.559 ; 4.559 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.387 ; 4.387 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 4.552 ; 4.552 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 4.657 ; 4.657 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 4.661 ; 4.661 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 4.552 ; 4.552 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 4.556 ; 4.556 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.521 ; 4.521 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 4.929  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.121  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.131  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.026  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.036  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.080  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.080  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.193  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.203  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.040  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.040  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.038  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 4.929  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 4.949  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.048  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.048  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.110  ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 28.530 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 28.723 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 28.733 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 28.628 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 28.638 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 28.682 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 28.682 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 28.795 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 28.805 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 28.641 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 28.641 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 28.639 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 28.530 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 28.550 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 28.649 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 28.649 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 28.711 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                        ;
+--------------+--------------------+-------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 4.929 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.121 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.131 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.026 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.036 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.080 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.080 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.193 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.203 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.040 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.040 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.038 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 4.929 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 4.949 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.048 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.048 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.110 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.783 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.976 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 4.986 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 4.881 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 4.891 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 4.935 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 4.935 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.048 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.058 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.894 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.894 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.892 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.783 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.803 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.902 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.902 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.964 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 4.929     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.121     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.131     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.026     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.036     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.080     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.080     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.193     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.203     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.040     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.040     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.038     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 4.929     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 4.949     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.048     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.048     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.110     ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 28.530    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 28.723    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 28.733    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 28.628    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 28.638    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 28.682    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 28.682    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 28.795    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 28.805    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 28.641    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 28.641    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 28.639    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 28.530    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 28.550    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 28.649    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 28.649    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 28.711    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 4.929     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.121     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.131     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.026     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.036     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.080     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.080     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.193     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.203     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.040     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.040     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.038     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 4.929     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 4.949     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.048     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.048     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.110     ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.783     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.976     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 4.986     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 4.881     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 4.891     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 4.935     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 4.935     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.048     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.058     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.894     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.894     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.892     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.783     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.803     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.902     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.902     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.964     ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-------------------------------+------------+---------+----------+---------+---------------------+
; Clock                         ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack              ; -75.558    ; -2.703  ; -0.523   ; -0.039  ; -2.064              ;
;  CLOCK_50                     ; -70.900    ; -2.703  ; 0.291    ; -0.039  ; -1.631              ;
;  SW[9]                        ; N/A        ; N/A     ; N/A      ; N/A     ; -1.631              ;
;  counter_div_clk[2]           ; -75.558    ; 0.215   ; -0.523   ; 0.262   ; -0.611              ;
;  vga_controller:vga|clk_25mhz ; -74.577    ; 0.215   ; -0.328   ; 0.323   ; -2.064              ;
; Design-wide TNS               ; -39969.645 ; -12.114 ; -36.569  ; -0.039  ; -3556.014           ;
;  CLOCK_50                     ; -8404.544  ; -12.114 ; 0.000    ; -0.039  ; -1182.083           ;
;  SW[9]                        ; N/A        ; N/A     ; N/A      ; N/A     ; -1.631              ;
;  counter_div_clk[2]           ; -16644.190 ; 0.000   ; -30.009  ; 0.000   ; -564.564            ;
;  vga_controller:vga|clk_25mhz ; -14920.911 ; 0.000   ; -6.560   ; 0.000   ; -1807.736           ;
+-------------------------------+------------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 6.160  ; 6.160  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 6.160  ; 6.160  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 5.867  ; 5.867  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 5.950  ; 5.950  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 5.902  ; 5.902  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 5.208  ; 5.208  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 5.121  ; 5.121  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.131  ; 2.131  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.638  ; 1.638  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 1.672  ; 1.672  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 1.773  ; 1.773  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 1.960  ; 1.960  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 1.883  ; 1.883  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 2.131  ; 2.131  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 1.983  ; 1.983  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 1.103  ; 1.103  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 1.388  ; 1.388  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.580  ; 1.580  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 6.188  ; 6.188  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 5.894  ; 5.894  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 6.188  ; 6.188  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 5.914  ; 5.914  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 5.522  ; 5.522  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 1.852  ; 1.852  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.567  ; 1.567  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.601  ; 1.601  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 1.276  ; 1.276  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 1.852  ; 1.852  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 1.743  ; 1.743  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 1.658  ; 1.658  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.652  ; 1.652  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 1.002  ; 1.002  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 1.307  ; 1.307  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 7.032  ; 7.032  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 7.032  ; 7.032  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 6.736  ; 6.736  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 7.016  ; 7.016  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 6.993  ; 6.993  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 11.842 ; 11.842 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.376  ; 9.376  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 8.955  ; 8.955  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.183  ; 9.183  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.144  ; 9.144  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 9.110  ; 9.110  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 9.018  ; 9.018  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 7.887  ; 7.887  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 9.520  ; 9.520  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 10.010 ; 10.010 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 9.693  ; 9.693  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 9.527  ; 9.527  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 11.425 ; 11.425 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 10.672 ; 10.672 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 10.564 ; 10.564 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 11.842 ; 11.842 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 9.980  ; 9.980  ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 3.380  ; 3.380  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 2.797  ; 2.797  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 3.263  ; 3.263  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 2.754  ; 2.754  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 3.072  ; 3.072  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.380  ; 3.380  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 3.247  ; 3.247  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 3.154  ; 3.154  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 2.441  ; 2.441  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 2.268  ; 2.268  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 3.001  ; 3.001  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -2.456 ; -2.456 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -2.545 ; -2.545 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -2.456 ; -2.456 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.496 ; -2.496 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.468 ; -2.468 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -2.304 ; -2.304 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -2.238 ; -2.238 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.257  ; 0.257  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 0.004  ; 0.004  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -0.039 ; -0.039 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -0.096 ; -0.096 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -0.086 ; -0.086 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -0.162 ; -0.162 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -0.221 ; -0.221 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -0.112 ; -0.112 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.257  ; 0.257  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 0.109  ; 0.109  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.241  ; 0.241  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -2.256 ; -2.256 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -2.291 ; -2.291 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -2.419 ; -2.419 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -2.339 ; -2.339 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -2.256 ; -2.256 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.452  ; 0.452  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.182  ; 0.182  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.129  ; 0.129  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.190  ; 0.190  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.110  ; 0.110  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.082  ; 0.082  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.054  ; 0.054  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.151  ; 0.151  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.452  ; 0.452  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.319  ; 0.319  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -2.254 ; -2.254 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -2.349 ; -2.349 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -2.254 ; -2.254 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -2.404 ; -2.404 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.355 ; -2.355 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.679 ; -2.679 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.341 ; -3.341 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.957 ; -2.957 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -2.812 ; -2.812 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -3.008 ; -3.008 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.958 ; -2.958 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.940 ; -2.940 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -2.685 ; -2.685 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -2.679 ; -2.679 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -3.122 ; -3.122 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -3.136 ; -3.136 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -2.945 ; -2.945 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -2.828 ; -2.828 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -3.053 ; -3.053 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -3.204 ; -3.204 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -2.980 ; -2.980 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -2.960 ; -2.960 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.493  ; 0.493  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.152  ; 0.152  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.158  ; 0.158  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.170  ; 0.170  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.085  ; 0.085  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.057  ; 0.057  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.039  ; 0.039  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.042  ; 0.042  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.493  ; 0.493  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.313  ; 0.313  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.267 ; -0.267 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 10.284 ; 10.284 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 10.070 ; 10.070 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 10.160 ; 10.160 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 10.069 ; 10.069 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 10.105 ; 10.105 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 10.101 ; 10.101 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 10.284 ; 10.284 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 10.098 ; 10.098 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 11.721 ; 11.721 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 11.111 ; 11.111 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 11.325 ; 11.325 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 11.336 ; 11.336 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 11.682 ; 11.682 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 11.037 ; 11.037 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 11.352 ; 11.352 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 11.721 ; 11.721 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 10.516 ; 10.516 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 10.295 ; 10.295 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 10.456 ; 10.456 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 10.063 ; 10.063 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 10.498 ; 10.498 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 10.439 ; 10.439 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 10.516 ; 10.516 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 10.291 ; 10.291 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 10.893 ; 10.893 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 10.506 ; 10.506 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 10.649 ; 10.649 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 10.893 ; 10.893 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 10.133 ; 10.133 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 10.093 ; 10.093 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 10.316 ; 10.316 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 10.890 ; 10.890 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 9.721  ; 9.721  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 9.161  ; 9.161  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 9.171  ; 9.171  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 8.573  ; 8.573  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 8.630  ; 8.630  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.200  ; 9.200  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.030  ; 9.030  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 8.203  ; 8.203  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.721  ; 9.721  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 10.412 ; 10.412 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 9.399  ; 9.399  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.988  ; 8.988  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 9.359  ; 9.359  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 10.412 ; 10.412 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.871  ; 9.871  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 8.741  ; 8.741  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 9.156  ; 9.156  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 8.867  ; 8.867  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 11.231 ; 11.231 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 10.241 ; 10.241 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 9.974  ; 9.974  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 10.338 ; 10.338 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 79.896 ; 79.896 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 73.576 ; 73.576 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 73.741 ; 73.741 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 74.067 ; 74.067 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 72.768 ; 72.768 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 73.918 ; 73.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 73.705 ; 73.705 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 73.960 ; 73.960 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 74.481 ; 74.481 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 73.571 ; 73.571 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 73.077 ; 73.077 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 73.550 ; 73.550 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 79.824 ; 79.824 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 79.511 ; 79.511 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 79.496 ; 79.496 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 79.896 ; 79.896 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 19.833 ; 19.833 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 14.735 ; 14.735 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 15.682 ; 15.682 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 16.288 ; 16.288 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 15.831 ; 15.831 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 17.777 ; 17.777 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 14.667 ; 14.667 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 16.426 ; 16.426 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 15.364 ; 15.364 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 17.053 ; 17.053 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 17.911 ; 17.911 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 18.145 ; 18.145 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 16.948 ; 16.948 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 19.833 ; 19.833 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 17.372 ; 17.372 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 18.270 ; 18.270 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 16.418 ; 16.418 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 74.249 ; 74.249 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 73.981 ; 73.981 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 82.169 ; 82.169 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 30.958 ; 30.958 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 30.358 ; 30.358 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 30.958 ; 30.958 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 30.719 ; 30.719 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 30.932 ; 30.932 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 31.206 ; 31.206 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 30.662 ; 30.662 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 31.206 ; 31.206 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 30.959 ; 30.959 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 30.625 ; 30.625 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 10.748 ; 10.748 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 30.918 ; 30.918 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 30.918 ; 30.918 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 30.918 ; 30.918 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 30.619 ; 30.619 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 30.647 ; 30.647 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 10.428 ; 10.428 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.612 ; 4.612 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.612 ; 4.612 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.652 ; 4.652 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.638 ; 4.638 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.647 ; 4.647 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.649 ; 4.649 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.730 ; 4.730 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.637 ; 4.637 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.691 ; 4.691 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.691 ; 4.691 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.788 ; 4.788 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.800 ; 4.800 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.748 ; 4.748 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.703 ; 4.703 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.827 ; 4.827 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.869 ; 4.869 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 4.706 ; 4.706 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 4.787 ; 4.787 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.816 ; 4.816 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.706 ; 4.706 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.859 ; 4.859 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.817 ; 4.817 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.846 ; 4.846 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.777 ; 4.777 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 4.772 ; 4.772 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.836 ; 4.836 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 4.940 ; 4.940 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 5.132 ; 5.132 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.772 ; 4.772 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.773 ; 4.773 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.780 ; 4.780 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 5.008 ; 5.008 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.321 ; 4.321 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.642 ; 4.642 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 4.644 ; 4.644 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.427 ; 4.427 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.456 ; 4.456 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.669 ; 4.669 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.630 ; 4.630 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.321 ; 4.321 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.809 ; 4.809 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 4.718 ; 4.718 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.634 ; 4.634 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.687 ; 4.687 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 5.088 ; 5.088 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.947 ; 4.947 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.496 ; 4.496 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 4.632 ; 4.632 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 4.654 ; 4.654 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.090 ; 5.090 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.116 ; 5.116 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.019 ; 5.019 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.168 ; 5.168 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 4.254 ; 4.254 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 5.043 ; 5.043 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 4.988 ; 4.988 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.754 ; 4.754 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.809 ; 4.809 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.006 ; 5.006 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 4.927 ; 4.927 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 4.761 ; 4.761 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 4.484 ; 4.484 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.254 ; 4.254 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.374 ; 4.374 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.769 ; 4.769 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 4.920 ; 4.920 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 5.082 ; 5.082 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 4.964 ; 4.964 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 5.104 ; 5.104 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.738 ; 4.738 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 5.168 ; 5.168 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 4.815 ; 4.815 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 4.952 ; 4.952 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 5.292 ; 5.292 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 5.525 ; 5.525 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 4.738 ; 4.738 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 5.246 ; 5.246 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 5.175 ; 5.175 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 4.788 ; 4.788 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 4.805 ; 4.805 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 4.887 ; 4.887 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 4.772 ; 4.772 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 4.791 ; 4.791 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 4.918 ; 4.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 4.882 ; 4.882 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 4.987 ; 4.987 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 4.982 ; 4.982 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 4.898 ; 4.898 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 5.520 ; 5.520 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.461 ; 4.461 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 4.461 ; 4.461 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 4.687 ; 4.687 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 4.618 ; 4.618 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 4.663 ; 4.663 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 4.559 ; 4.559 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 4.579 ; 4.579 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 4.778 ; 4.778 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 4.693 ; 4.693 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 4.559 ; 4.559 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.387 ; 4.387 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 4.552 ; 4.552 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 4.657 ; 4.657 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 4.661 ; 4.661 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 4.552 ; 4.552 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 4.556 ; 4.556 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.521 ; 4.521 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4975         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 98           ; 111      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 146          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 141          ; 167      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 1728         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 3584         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4975         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 98           ; 111      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 146          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 141          ; 167      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 1728         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 3584         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 195      ; 195      ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 195      ; 195      ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 31    ; 31    ;
; Unconstrained Input Port Paths  ; 405   ; 405   ;
; Unconstrained Output Ports      ; 93    ; 93    ;
; Unconstrained Output Port Paths ; 11491 ; 11491 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 22 18:29:05 2017
Info: Command: quartus_sta sisa -c sisa
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sisa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_div_clk[2] counter_div_clk[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name vga_controller:vga|clk_25mhz vga_controller:vga|clk_25mhz
    Info (332105): create_clock -period 1.000 -name SW[9] SW[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -75.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -75.558    -16644.190 counter_div_clk[2] 
    Info (332119):   -74.577    -14920.911 vga_controller:vga|clk_25mhz 
    Info (332119):   -70.900     -8404.544 CLOCK_50 
Info (332146): Worst-case hold slack is -2.703
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.703        -5.398 CLOCK_50 
    Info (332119):     0.445         0.000 counter_div_clk[2] 
    Info (332119):     0.445         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.523       -30.009 counter_div_clk[2] 
    Info (332119):    -0.328        -6.560 vga_controller:vga|clk_25mhz 
    Info (332119):     0.291         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.039        -0.039 CLOCK_50 
    Info (332119):     0.386         0.000 counter_div_clk[2] 
    Info (332119):     0.580         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1807.736 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.631     -1182.083 CLOCK_50 
    Info (332119):    -1.631        -1.631 SW[9] 
    Info (332119):    -0.611      -564.564 counter_div_clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.507
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.507     -6020.798 counter_div_clk[2] 
    Info (332119):   -27.146     -5313.117 vga_controller:vga|clk_25mhz 
    Info (332119):   -25.608     -2624.171 CLOCK_50 
Info (332146): Worst-case hold slack is -1.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.730       -12.114 CLOCK_50 
    Info (332119):     0.215         0.000 counter_div_clk[2] 
    Info (332119):     0.215         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.060
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.060        -0.577 counter_div_clk[2] 
    Info (332119):     0.057         0.000 vga_controller:vga|clk_25mhz 
    Info (332119):     0.408         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.028        -0.028 CLOCK_50 
    Info (332119):     0.262         0.000 counter_div_clk[2] 
    Info (332119):     0.323         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1425.728 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.380      -967.380 CLOCK_50 
    Info (332119):    -1.380        -1.380 SW[9] 
    Info (332119):    -0.500      -462.000 counter_div_clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 524 megabytes
    Info: Processing ended: Mon May 22 18:29:13 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


