s       CLK100MHZ            D[0]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[1]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[2]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[3]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[4]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[5]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[6]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[7]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[8]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            D[9]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ           D[10]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ           D[11]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ           D[12]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ           D[13]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ           D[14]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ           D[15]       4240 -2147483648 -2147483648       4240
s       CLK100MHZ            E[0]       5790 -2147483648 -2147483648       5790
s       CLK100MHZ          I11333       4390 -2147483648 -2147483648       4390
s       CLK100MHZ   exec/working0       4390 -2147483648 -2147483648       4390
s       CLK100MHZ exec/parse_rst45_out       4390 -2147483648 -2147483648       4390
s       CLK100MHZ          I11332       4240 -2147483648 -2147483648       4240
s       CLK100MHZ          I11331       5790 -2147483648 -2147483648       5790
s       CLK100MHZ          I11330       4240 -2147483648 -2147483648       4240
s       CLK100MHZ          I11329       4240 -2147483648 -2147483648       4240
s       CLK100MHZ exec/stack_push2_out       5790 -2147483648 -2147483648       5790
t       CLK100MHZ            Q[0]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[1]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[2]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[3]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[4]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[5]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[6]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[7]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[8]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ            Q[9]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ           Q[10]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ           Q[11]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ           Q[12]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ           Q[13]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ           Q[14]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ           Q[15]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ          O22823       3030 -2147483648 -2147483648       3030
s       CLK100MHZ          O22823       4390 -2147483648 -2147483648       4390
t       CLK100MHZ           error       3030 -2147483648 -2147483648       3030
t       CLK100MHZ    exec/working       3030 -2147483648 -2147483648       3030
s       CLK100MHZ    exec/working       4390 -2147483648 -2147483648       4390
t       CLK100MHZ       stack_pop       3030 -2147483648 -2147483648       3030
s       CLK100MHZ       stack_pop       4390 -2147483648 -2147483648       4390
t       CLK100MHZ      stack_push       3030 -2147483648 -2147483648       3030
