// Generated by CIRCT firtool-1.114.1
module ArithmeticLogicUnit(	// src/main/scala/top/srcres258/ysyx/npc/ArithmeticLogicUnit.scala:10:7
  output [31:0] io_alu,	// src/main/scala/top/srcres258/ysyx/npc/ArithmeticLogicUnit.scala:20:16
  input  [31:0] io_aluPortA,	// src/main/scala/top/srcres258/ysyx/npc/ArithmeticLogicUnit.scala:20:16
                io_aluPortB,	// src/main/scala/top/srcres258/ysyx/npc/ArithmeticLogicUnit.scala:20:16
  input  [3:0]  io_aluSel	// src/main/scala/top/srcres258/ysyx/npc/ArithmeticLogicUnit.scala:20:16
);

  wire [15:0] aluSelOH = 16'h1 << io_aluSel;	// src/main/scala/chisel3/util/OneHot.scala:58:35
  wire [62:0] _GEN = {31'h0, io_aluPortA} << io_aluPortB[4:0];	// src/main/scala/top/srcres258/ysyx/npc/ArithmeticLogicUnit.scala:46:{59,73}
  wire [31:0] _GEN_0 = {27'h0, io_aluPortB[4:0]};	// src/main/scala/top/srcres258/ysyx/npc/ArithmeticLogicUnit.scala:46:73, :47:59
  assign io_alu =
    (aluSelOH[0] ? io_aluPortA + io_aluPortB : 32'h0)
    | (aluSelOH[1] ? io_aluPortA - io_aluPortB : 32'h0)
    | (aluSelOH[2] ? io_aluPortA & io_aluPortB : 32'h0)
    | (aluSelOH[3] ? io_aluPortA | io_aluPortB : 32'h0)
    | (aluSelOH[4] ? io_aluPortA ^ io_aluPortB : 32'h0)
    | (aluSelOH[5] ? _GEN[31:0] : 32'h0) | (aluSelOH[6] ? io_aluPortA >> _GEN_0 : 32'h0)
    | (aluSelOH[7] ? $signed($signed(io_aluPortA) >>> _GEN_0) : 32'h0);	// src/main/scala/chisel3/util/OneHot.scala:58:35, src/main/scala/top/srcres258/ysyx/npc/ArithmeticLogicUnit.scala:10:7, :41:59, :42:59, :43:59, :44:58, :45:59, :46:59, :47:59, :48:67, :49:20
endmodule

