digraph "CFG for '_Z27zero_dm_outliers_kernel_twoPtii' function" {
	label="CFG for '_Z27zero_dm_outliers_kernel_twoPtii' function";

	Node0x4bedf00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3:\l  %4 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %5 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %6 = getelementptr i8, i8 addrspace(4)* %5, i64 4\l  %7 = bitcast i8 addrspace(4)* %6 to i16 addrspace(4)*\l  %8 = load i16, i16 addrspace(4)* %7, align 4, !range !4, !invariant.load !5\l  %9 = zext i16 %8 to i32\l  %10 = mul i32 %4, %9\l  %11 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %12 = add i32 %10, %11\l  %13 = icmp slt i32 %2, 1\l  br i1 %13, label %3104, label %14\l|{<s0>T|<s1>F}}"];
	Node0x4bedf00:s0 -> Node0x4befe40;
	Node0x4bedf00:s1 -> Node0x4befed0;
	Node0x4befed0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%14:\l14:                                               \l  %15 = add i32 %2, -1\l  %16 = and i32 %2, 7\l  %17 = icmp ult i32 %15, 7\l  br i1 %17, label %3076, label %18\l|{<s0>T|<s1>F}}"];
	Node0x4befed0:s0 -> Node0x4bf02a0;
	Node0x4befed0:s1 -> Node0x4bf02f0;
	Node0x4bf02f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%18:\l18:                                               \l  %19 = and i32 %2, -8\l  br label %3138\l}"];
	Node0x4bf02f0 -> Node0x4bf04f0;
	Node0x4bf05b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%20:\l20:                                               \l  br i1 %13, label %139, label %21\l|{<s0>T|<s1>F}}"];
	Node0x4bf05b0:s0 -> Node0x4bf0640;
	Node0x4bf05b0:s1 -> Node0x4bf0690;
	Node0x4bf0690 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%21:\l21:                                               \l  %22 = fadd contract float %3109, %3134\l  %23 = fsub contract float %3109, %3134\l  %24 = add i32 %2, -1\l  %25 = and i32 %2, 3\l  %26 = icmp ult i32 %24, 3\l  br i1 %26, label %105, label %27\l|{<s0>T|<s1>F}}"];
	Node0x4bf0690:s0 -> Node0x4bf0b70;
	Node0x4bf0690:s1 -> Node0x4bf0c00;
	Node0x4bf0c00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%27:\l27:                                               \l  %28 = and i32 %2, -4\l  br label %29\l}"];
	Node0x4bf0c00 -> Node0x4bf0e00;
	Node0x4bf0e00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d0473d70",label="{%29:\l29:                                               \l  %30 = phi i32 [ 0, %27 ], [ %101, %29 ]\l  %31 = phi i32 [ 0, %27 ], [ %102, %29 ]\l  %32 = phi float [ 0.000000e+00, %27 ], [ %99, %29 ]\l  %33 = phi float [ 0.000000e+00, %27 ], [ %97, %29 ]\l  %34 = phi i32 [ 0, %27 ], [ %103, %29 ]\l  %35 = mul nsw i32 %31, %1\l  %36 = add nsw i32 %35, %12\l  %37 = sext i32 %36 to i64\l  %38 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %37\l  %39 = load i16, i16 addrspace(1)* %38, align 2, !tbaa !7, !amdgpu.noclobber\l... !5\l  %40 = uitofp i16 %39 to float\l  %41 = fcmp contract ogt float %22, %40\l  %42 = fcmp contract olt float %23, %40\l  %43 = and i1 %41, %42\l  %44 = fmul contract float %40, %40\l  %45 = select i1 %43, float %40, float -0.000000e+00\l  %46 = fadd contract float %33, %45\l  %47 = select i1 %43, float %44, float -0.000000e+00\l  %48 = fadd contract float %32, %47\l  %49 = zext i1 %43 to i32\l  %50 = add nuw nsw i32 %30, %49\l  %51 = or i32 %31, 1\l  %52 = mul nsw i32 %51, %1\l  %53 = add nsw i32 %52, %12\l  %54 = sext i32 %53 to i64\l  %55 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %54\l  %56 = load i16, i16 addrspace(1)* %55, align 2, !tbaa !7, !amdgpu.noclobber\l... !5\l  %57 = uitofp i16 %56 to float\l  %58 = fcmp contract ogt float %22, %57\l  %59 = fcmp contract olt float %23, %57\l  %60 = and i1 %58, %59\l  %61 = fmul contract float %57, %57\l  %62 = select i1 %60, float %57, float -0.000000e+00\l  %63 = fadd contract float %46, %62\l  %64 = select i1 %60, float %61, float -0.000000e+00\l  %65 = fadd contract float %48, %64\l  %66 = zext i1 %60 to i32\l  %67 = add nuw nsw i32 %50, %66\l  %68 = or i32 %31, 2\l  %69 = mul nsw i32 %68, %1\l  %70 = add nsw i32 %69, %12\l  %71 = sext i32 %70 to i64\l  %72 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %71\l  %73 = load i16, i16 addrspace(1)* %72, align 2, !tbaa !7, !amdgpu.noclobber\l... !5\l  %74 = uitofp i16 %73 to float\l  %75 = fcmp contract ogt float %22, %74\l  %76 = fcmp contract olt float %23, %74\l  %77 = and i1 %75, %76\l  %78 = fmul contract float %74, %74\l  %79 = select i1 %77, float %74, float -0.000000e+00\l  %80 = fadd contract float %63, %79\l  %81 = select i1 %77, float %78, float -0.000000e+00\l  %82 = fadd contract float %65, %81\l  %83 = zext i1 %77 to i32\l  %84 = add nuw nsw i32 %67, %83\l  %85 = or i32 %31, 3\l  %86 = mul nsw i32 %85, %1\l  %87 = add nsw i32 %86, %12\l  %88 = sext i32 %87 to i64\l  %89 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %88\l  %90 = load i16, i16 addrspace(1)* %89, align 2, !tbaa !7, !amdgpu.noclobber\l... !5\l  %91 = uitofp i16 %90 to float\l  %92 = fcmp contract ogt float %22, %91\l  %93 = fcmp contract olt float %23, %91\l  %94 = and i1 %92, %93\l  %95 = fmul contract float %91, %91\l  %96 = select i1 %94, float %91, float -0.000000e+00\l  %97 = fadd contract float %80, %96\l  %98 = select i1 %94, float %95, float -0.000000e+00\l  %99 = fadd contract float %82, %98\l  %100 = zext i1 %94 to i32\l  %101 = add nuw nsw i32 %84, %100\l  %102 = add nuw nsw i32 %31, 4\l  %103 = add i32 %34, 4\l  %104 = icmp eq i32 %103, %28\l  br i1 %104, label %105, label %29, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4bf0e00:s0 -> Node0x4bf0b70;
	Node0x4bf0e00:s1 -> Node0x4bf0e00;
	Node0x4bf0b70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%105:\l105:                                              \l  %106 = phi float [ undef, %21 ], [ %97, %29 ]\l  %107 = phi float [ undef, %21 ], [ %99, %29 ]\l  %108 = phi i32 [ undef, %21 ], [ %101, %29 ]\l  %109 = phi i32 [ 0, %21 ], [ %101, %29 ]\l  %110 = phi i32 [ 0, %21 ], [ %102, %29 ]\l  %111 = phi float [ 0.000000e+00, %21 ], [ %99, %29 ]\l  %112 = phi float [ 0.000000e+00, %21 ], [ %97, %29 ]\l  %113 = icmp eq i32 %25, 0\l  br i1 %113, label %139, label %114\l|{<s0>T|<s1>F}}"];
	Node0x4bf0b70:s0 -> Node0x4bf0640;
	Node0x4bf0b70:s1 -> Node0x4bf5e40;
	Node0x4bf5e40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cc403a70",label="{%114:\l114:                                              \l  %115 = phi i32 [ %135, %114 ], [ %109, %105 ]\l  %116 = phi i32 [ %136, %114 ], [ %110, %105 ]\l  %117 = phi float [ %133, %114 ], [ %111, %105 ]\l  %118 = phi float [ %131, %114 ], [ %112, %105 ]\l  %119 = phi i32 [ %137, %114 ], [ 0, %105 ]\l  %120 = mul nsw i32 %116, %1\l  %121 = add nsw i32 %120, %12\l  %122 = sext i32 %121 to i64\l  %123 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %122\l  %124 = load i16, i16 addrspace(1)* %123, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %125 = uitofp i16 %124 to float\l  %126 = fcmp contract ogt float %22, %125\l  %127 = fcmp contract olt float %23, %125\l  %128 = and i1 %126, %127\l  %129 = fmul contract float %125, %125\l  %130 = select i1 %128, float %125, float -0.000000e+00\l  %131 = fadd contract float %118, %130\l  %132 = select i1 %128, float %129, float -0.000000e+00\l  %133 = fadd contract float %117, %132\l  %134 = zext i1 %128 to i32\l  %135 = add nuw nsw i32 %115, %134\l  %136 = add nuw nsw i32 %116, 1\l  %137 = add i32 %119, 1\l  %138 = icmp eq i32 %137, %25\l  br i1 %138, label %139, label %114, !llvm.loop !13\l|{<s0>T|<s1>F}}"];
	Node0x4bf5e40:s0 -> Node0x4bf0640;
	Node0x4bf5e40:s1 -> Node0x4bf5e40;
	Node0x4bf0640 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%139:\l139:                                              \l  %140 = phi float [ 0.000000e+00, %20 ], [ %106, %105 ], [ %131, %114 ]\l  %141 = phi float [ 0.000000e+00, %20 ], [ %107, %105 ], [ %133, %114 ]\l  %142 = phi i32 [ 0, %20 ], [ %108, %105 ], [ %135, %114 ]\l  %143 = sitofp i32 %142 to float\l  %144 = fdiv contract float %140, %143\l  %145 = fdiv contract float %141, %143\l  %146 = fmul contract float %144, %144\l  %147 = fsub contract float %145, %146\l  %148 = fcmp olt float %147, 0x39F0000000000000\l  %149 = select i1 %148, float 0x41F0000000000000, float 1.000000e+00\l  %150 = fmul float %147, %149\l  %151 = tail call float @llvm.sqrt.f32(float %150)\l  %152 = bitcast float %151 to i32\l  %153 = add nsw i32 %152, -1\l  %154 = bitcast i32 %153 to float\l  %155 = add nsw i32 %152, 1\l  %156 = bitcast i32 %155 to float\l  %157 = tail call i1 @llvm.amdgcn.class.f32(float %150, i32 608)\l  %158 = select i1 %148, float 0x3EF0000000000000, float 1.000000e+00\l  %159 = fneg float %156\l  %160 = tail call float @llvm.fma.f32(float %159, float %151, float %150)\l  %161 = fcmp ogt float %160, 0.000000e+00\l  %162 = fneg float %154\l  %163 = tail call float @llvm.fma.f32(float %162, float %151, float %150)\l  %164 = fcmp ole float %163, 0.000000e+00\l  %165 = select i1 %164, float %154, float %151\l  %166 = select i1 %161, float %156, float %165\l  %167 = fmul float %158, %166\l  %168 = select i1 %157, float %150, float %167\l  %169 = fmul contract float %168, 2.000000e+00\l  %170 = fsub contract float %144, %3109\l  %171 = tail call float @llvm.fabs.f32(float %170)\l  %172 = fcmp contract ogt float %171, 0x3EB0C6F7A0000000\l  br i1 %172, label %173, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4bf0640:s0 -> Node0x4bf8de0;
	Node0x4bf0640:s1 -> Node0x4bf8e70;
	Node0x4bf8de0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%173:\l173:                                              \l  br i1 %13, label %292, label %174\l|{<s0>T|<s1>F}}"];
	Node0x4bf8de0:s0 -> Node0x4bf9120;
	Node0x4bf8de0:s1 -> Node0x4bf9170;
	Node0x4bf9170 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%174:\l174:                                              \l  %175 = fadd contract float %144, %169\l  %176 = fsub contract float %144, %169\l  %177 = add i32 %2, -1\l  %178 = and i32 %2, 3\l  %179 = icmp ult i32 %177, 3\l  br i1 %179, label %258, label %180\l|{<s0>T|<s1>F}}"];
	Node0x4bf9170:s0 -> Node0x4bf9580;
	Node0x4bf9170:s1 -> Node0x4bf95d0;
	Node0x4bf95d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%180:\l180:                                              \l  %181 = and i32 %2, -4\l  br label %182\l}"];
	Node0x4bf95d0 -> Node0x4bf97a0;
	Node0x4bf97a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%182:\l182:                                              \l  %183 = phi i32 [ 0, %180 ], [ %254, %182 ]\l  %184 = phi i32 [ 0, %180 ], [ %255, %182 ]\l  %185 = phi float [ 0.000000e+00, %180 ], [ %252, %182 ]\l  %186 = phi float [ 0.000000e+00, %180 ], [ %250, %182 ]\l  %187 = phi i32 [ 0, %180 ], [ %256, %182 ]\l  %188 = mul nsw i32 %184, %1\l  %189 = add nsw i32 %188, %12\l  %190 = sext i32 %189 to i64\l  %191 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %190\l  %192 = load i16, i16 addrspace(1)* %191, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %193 = uitofp i16 %192 to float\l  %194 = fcmp contract ogt float %175, %193\l  %195 = fcmp contract olt float %176, %193\l  %196 = and i1 %194, %195\l  %197 = fmul contract float %193, %193\l  %198 = select i1 %196, float %193, float -0.000000e+00\l  %199 = fadd contract float %186, %198\l  %200 = select i1 %196, float %197, float -0.000000e+00\l  %201 = fadd contract float %185, %200\l  %202 = zext i1 %196 to i32\l  %203 = add nuw nsw i32 %183, %202\l  %204 = or i32 %184, 1\l  %205 = mul nsw i32 %204, %1\l  %206 = add nsw i32 %205, %12\l  %207 = sext i32 %206 to i64\l  %208 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %207\l  %209 = load i16, i16 addrspace(1)* %208, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %210 = uitofp i16 %209 to float\l  %211 = fcmp contract ogt float %175, %210\l  %212 = fcmp contract olt float %176, %210\l  %213 = and i1 %211, %212\l  %214 = fmul contract float %210, %210\l  %215 = select i1 %213, float %210, float -0.000000e+00\l  %216 = fadd contract float %199, %215\l  %217 = select i1 %213, float %214, float -0.000000e+00\l  %218 = fadd contract float %201, %217\l  %219 = zext i1 %213 to i32\l  %220 = add nuw nsw i32 %203, %219\l  %221 = or i32 %184, 2\l  %222 = mul nsw i32 %221, %1\l  %223 = add nsw i32 %222, %12\l  %224 = sext i32 %223 to i64\l  %225 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %224\l  %226 = load i16, i16 addrspace(1)* %225, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %227 = uitofp i16 %226 to float\l  %228 = fcmp contract ogt float %175, %227\l  %229 = fcmp contract olt float %176, %227\l  %230 = and i1 %228, %229\l  %231 = fmul contract float %227, %227\l  %232 = select i1 %230, float %227, float -0.000000e+00\l  %233 = fadd contract float %216, %232\l  %234 = select i1 %230, float %231, float -0.000000e+00\l  %235 = fadd contract float %218, %234\l  %236 = zext i1 %230 to i32\l  %237 = add nuw nsw i32 %220, %236\l  %238 = or i32 %184, 3\l  %239 = mul nsw i32 %238, %1\l  %240 = add nsw i32 %239, %12\l  %241 = sext i32 %240 to i64\l  %242 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %241\l  %243 = load i16, i16 addrspace(1)* %242, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %244 = uitofp i16 %243 to float\l  %245 = fcmp contract ogt float %175, %244\l  %246 = fcmp contract olt float %176, %244\l  %247 = and i1 %245, %246\l  %248 = fmul contract float %244, %244\l  %249 = select i1 %247, float %244, float -0.000000e+00\l  %250 = fadd contract float %233, %249\l  %251 = select i1 %247, float %248, float -0.000000e+00\l  %252 = fadd contract float %235, %251\l  %253 = zext i1 %247 to i32\l  %254 = add nuw nsw i32 %237, %253\l  %255 = add nuw nsw i32 %184, 4\l  %256 = add i32 %187, 4\l  %257 = icmp eq i32 %256, %181\l  br i1 %257, label %258, label %182, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4bf97a0:s0 -> Node0x4bf9580;
	Node0x4bf97a0:s1 -> Node0x4bf97a0;
	Node0x4bf9580 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%258:\l258:                                              \l  %259 = phi float [ undef, %174 ], [ %250, %182 ]\l  %260 = phi float [ undef, %174 ], [ %252, %182 ]\l  %261 = phi i32 [ undef, %174 ], [ %254, %182 ]\l  %262 = phi i32 [ 0, %174 ], [ %254, %182 ]\l  %263 = phi i32 [ 0, %174 ], [ %255, %182 ]\l  %264 = phi float [ 0.000000e+00, %174 ], [ %252, %182 ]\l  %265 = phi float [ 0.000000e+00, %174 ], [ %250, %182 ]\l  %266 = icmp eq i32 %178, 0\l  br i1 %266, label %292, label %267\l|{<s0>T|<s1>F}}"];
	Node0x4bf9580:s0 -> Node0x4bf9120;
	Node0x4bf9580:s1 -> Node0x4bfd870;
	Node0x4bfd870 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d6524470",label="{%267:\l267:                                              \l  %268 = phi i32 [ %288, %267 ], [ %262, %258 ]\l  %269 = phi i32 [ %289, %267 ], [ %263, %258 ]\l  %270 = phi float [ %286, %267 ], [ %264, %258 ]\l  %271 = phi float [ %284, %267 ], [ %265, %258 ]\l  %272 = phi i32 [ %290, %267 ], [ 0, %258 ]\l  %273 = mul nsw i32 %269, %1\l  %274 = add nsw i32 %273, %12\l  %275 = sext i32 %274 to i64\l  %276 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %275\l  %277 = load i16, i16 addrspace(1)* %276, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %278 = uitofp i16 %277 to float\l  %279 = fcmp contract ogt float %175, %278\l  %280 = fcmp contract olt float %176, %278\l  %281 = and i1 %279, %280\l  %282 = fmul contract float %278, %278\l  %283 = select i1 %281, float %278, float -0.000000e+00\l  %284 = fadd contract float %271, %283\l  %285 = select i1 %281, float %282, float -0.000000e+00\l  %286 = fadd contract float %270, %285\l  %287 = zext i1 %281 to i32\l  %288 = add nuw nsw i32 %268, %287\l  %289 = add nuw nsw i32 %269, 1\l  %290 = add i32 %272, 1\l  %291 = icmp eq i32 %290, %178\l  br i1 %291, label %292, label %267, !llvm.loop !16\l|{<s0>T|<s1>F}}"];
	Node0x4bfd870:s0 -> Node0x4bf9120;
	Node0x4bfd870:s1 -> Node0x4bfd870;
	Node0x4bf9120 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%292:\l292:                                              \l  %293 = phi float [ 0.000000e+00, %173 ], [ %259, %258 ], [ %284, %267 ]\l  %294 = phi float [ 0.000000e+00, %173 ], [ %260, %258 ], [ %286, %267 ]\l  %295 = phi i32 [ 0, %173 ], [ %261, %258 ], [ %288, %267 ]\l  %296 = sitofp i32 %295 to float\l  %297 = fdiv contract float %293, %296\l  %298 = fdiv contract float %294, %296\l  %299 = fmul contract float %297, %297\l  %300 = fsub contract float %298, %299\l  %301 = fcmp olt float %300, 0x39F0000000000000\l  %302 = select i1 %301, float 0x41F0000000000000, float 1.000000e+00\l  %303 = fmul float %300, %302\l  %304 = tail call float @llvm.sqrt.f32(float %303)\l  %305 = bitcast float %304 to i32\l  %306 = add nsw i32 %305, -1\l  %307 = bitcast i32 %306 to float\l  %308 = add nsw i32 %305, 1\l  %309 = bitcast i32 %308 to float\l  %310 = tail call i1 @llvm.amdgcn.class.f32(float %303, i32 608)\l  %311 = select i1 %301, float 0x3EF0000000000000, float 1.000000e+00\l  %312 = fneg float %309\l  %313 = tail call float @llvm.fma.f32(float %312, float %304, float %303)\l  %314 = fcmp ogt float %313, 0.000000e+00\l  %315 = fneg float %307\l  %316 = tail call float @llvm.fma.f32(float %315, float %304, float %303)\l  %317 = fcmp ole float %316, 0.000000e+00\l  %318 = select i1 %317, float %307, float %304\l  %319 = select i1 %314, float %309, float %318\l  %320 = fmul float %311, %319\l  %321 = select i1 %310, float %303, float %320\l  %322 = fmul contract float %321, 2.000000e+00\l  %323 = fsub contract float %297, %144\l  %324 = tail call float @llvm.fabs.f32(float %323)\l  %325 = fcmp contract ogt float %324, 0x3EB0C6F7A0000000\l  br i1 %325, label %326, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4bf9120:s0 -> Node0x4c00020;
	Node0x4bf9120:s1 -> Node0x4bf8e70;
	Node0x4c00020 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%326:\l326:                                              \l  br i1 %13, label %445, label %327\l|{<s0>T|<s1>F}}"];
	Node0x4c00020:s0 -> Node0x4bfdbc0;
	Node0x4c00020:s1 -> Node0x4c00730;
	Node0x4c00730 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%327:\l327:                                              \l  %328 = fadd contract float %297, %322\l  %329 = fsub contract float %297, %322\l  %330 = add i32 %2, -1\l  %331 = and i32 %2, 3\l  %332 = icmp ult i32 %330, 3\l  br i1 %332, label %411, label %333\l|{<s0>T|<s1>F}}"];
	Node0x4c00730:s0 -> Node0x4c00b00;
	Node0x4c00730:s1 -> Node0x4c00b50;
	Node0x4c00b50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%333:\l333:                                              \l  %334 = and i32 %2, -4\l  br label %335\l}"];
	Node0x4c00b50 -> Node0x4c00ce0;
	Node0x4c00ce0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e36c5570",label="{%335:\l335:                                              \l  %336 = phi i32 [ 0, %333 ], [ %407, %335 ]\l  %337 = phi i32 [ 0, %333 ], [ %408, %335 ]\l  %338 = phi float [ 0.000000e+00, %333 ], [ %405, %335 ]\l  %339 = phi float [ 0.000000e+00, %333 ], [ %403, %335 ]\l  %340 = phi i32 [ 0, %333 ], [ %409, %335 ]\l  %341 = mul nsw i32 %337, %1\l  %342 = add nsw i32 %341, %12\l  %343 = sext i32 %342 to i64\l  %344 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %343\l  %345 = load i16, i16 addrspace(1)* %344, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %346 = uitofp i16 %345 to float\l  %347 = fcmp contract ogt float %328, %346\l  %348 = fcmp contract olt float %329, %346\l  %349 = and i1 %347, %348\l  %350 = fmul contract float %346, %346\l  %351 = select i1 %349, float %346, float -0.000000e+00\l  %352 = fadd contract float %339, %351\l  %353 = select i1 %349, float %350, float -0.000000e+00\l  %354 = fadd contract float %338, %353\l  %355 = zext i1 %349 to i32\l  %356 = add nuw nsw i32 %336, %355\l  %357 = or i32 %337, 1\l  %358 = mul nsw i32 %357, %1\l  %359 = add nsw i32 %358, %12\l  %360 = sext i32 %359 to i64\l  %361 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %360\l  %362 = load i16, i16 addrspace(1)* %361, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %363 = uitofp i16 %362 to float\l  %364 = fcmp contract ogt float %328, %363\l  %365 = fcmp contract olt float %329, %363\l  %366 = and i1 %364, %365\l  %367 = fmul contract float %363, %363\l  %368 = select i1 %366, float %363, float -0.000000e+00\l  %369 = fadd contract float %352, %368\l  %370 = select i1 %366, float %367, float -0.000000e+00\l  %371 = fadd contract float %354, %370\l  %372 = zext i1 %366 to i32\l  %373 = add nuw nsw i32 %356, %372\l  %374 = or i32 %337, 2\l  %375 = mul nsw i32 %374, %1\l  %376 = add nsw i32 %375, %12\l  %377 = sext i32 %376 to i64\l  %378 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %377\l  %379 = load i16, i16 addrspace(1)* %378, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %380 = uitofp i16 %379 to float\l  %381 = fcmp contract ogt float %328, %380\l  %382 = fcmp contract olt float %329, %380\l  %383 = and i1 %381, %382\l  %384 = fmul contract float %380, %380\l  %385 = select i1 %383, float %380, float -0.000000e+00\l  %386 = fadd contract float %369, %385\l  %387 = select i1 %383, float %384, float -0.000000e+00\l  %388 = fadd contract float %371, %387\l  %389 = zext i1 %383 to i32\l  %390 = add nuw nsw i32 %373, %389\l  %391 = or i32 %337, 3\l  %392 = mul nsw i32 %391, %1\l  %393 = add nsw i32 %392, %12\l  %394 = sext i32 %393 to i64\l  %395 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %394\l  %396 = load i16, i16 addrspace(1)* %395, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %397 = uitofp i16 %396 to float\l  %398 = fcmp contract ogt float %328, %397\l  %399 = fcmp contract olt float %329, %397\l  %400 = and i1 %398, %399\l  %401 = fmul contract float %397, %397\l  %402 = select i1 %400, float %397, float -0.000000e+00\l  %403 = fadd contract float %386, %402\l  %404 = select i1 %400, float %401, float -0.000000e+00\l  %405 = fadd contract float %388, %404\l  %406 = zext i1 %400 to i32\l  %407 = add nuw nsw i32 %390, %406\l  %408 = add nuw nsw i32 %337, 4\l  %409 = add i32 %340, 4\l  %410 = icmp eq i32 %409, %334\l  br i1 %410, label %411, label %335, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c00ce0:s0 -> Node0x4c00b00;
	Node0x4c00ce0:s1 -> Node0x4c00ce0;
	Node0x4c00b00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%411:\l411:                                              \l  %412 = phi float [ undef, %327 ], [ %403, %335 ]\l  %413 = phi float [ undef, %327 ], [ %405, %335 ]\l  %414 = phi i32 [ undef, %327 ], [ %407, %335 ]\l  %415 = phi i32 [ 0, %327 ], [ %407, %335 ]\l  %416 = phi i32 [ 0, %327 ], [ %408, %335 ]\l  %417 = phi float [ 0.000000e+00, %327 ], [ %405, %335 ]\l  %418 = phi float [ 0.000000e+00, %327 ], [ %403, %335 ]\l  %419 = icmp eq i32 %331, 0\l  br i1 %419, label %445, label %420\l|{<s0>T|<s1>F}}"];
	Node0x4c00b00:s0 -> Node0x4bfdbc0;
	Node0x4c00b00:s1 -> Node0x4c03ff0;
	Node0x4c03ff0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e1675170",label="{%420:\l420:                                              \l  %421 = phi i32 [ %441, %420 ], [ %415, %411 ]\l  %422 = phi i32 [ %442, %420 ], [ %416, %411 ]\l  %423 = phi float [ %439, %420 ], [ %417, %411 ]\l  %424 = phi float [ %437, %420 ], [ %418, %411 ]\l  %425 = phi i32 [ %443, %420 ], [ 0, %411 ]\l  %426 = mul nsw i32 %422, %1\l  %427 = add nsw i32 %426, %12\l  %428 = sext i32 %427 to i64\l  %429 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %428\l  %430 = load i16, i16 addrspace(1)* %429, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %431 = uitofp i16 %430 to float\l  %432 = fcmp contract ogt float %328, %431\l  %433 = fcmp contract olt float %329, %431\l  %434 = and i1 %432, %433\l  %435 = fmul contract float %431, %431\l  %436 = select i1 %434, float %431, float -0.000000e+00\l  %437 = fadd contract float %424, %436\l  %438 = select i1 %434, float %435, float -0.000000e+00\l  %439 = fadd contract float %423, %438\l  %440 = zext i1 %434 to i32\l  %441 = add nuw nsw i32 %421, %440\l  %442 = add nuw nsw i32 %422, 1\l  %443 = add i32 %425, 1\l  %444 = icmp eq i32 %443, %331\l  br i1 %444, label %445, label %420, !llvm.loop !17\l|{<s0>T|<s1>F}}"];
	Node0x4c03ff0:s0 -> Node0x4bfdbc0;
	Node0x4c03ff0:s1 -> Node0x4c03ff0;
	Node0x4bfdbc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%445:\l445:                                              \l  %446 = phi float [ 0.000000e+00, %326 ], [ %412, %411 ], [ %437, %420 ]\l  %447 = phi float [ 0.000000e+00, %326 ], [ %413, %411 ], [ %439, %420 ]\l  %448 = phi i32 [ 0, %326 ], [ %414, %411 ], [ %441, %420 ]\l  %449 = sitofp i32 %448 to float\l  %450 = fdiv contract float %446, %449\l  %451 = fdiv contract float %447, %449\l  %452 = fmul contract float %450, %450\l  %453 = fsub contract float %451, %452\l  %454 = fcmp olt float %453, 0x39F0000000000000\l  %455 = select i1 %454, float 0x41F0000000000000, float 1.000000e+00\l  %456 = fmul float %453, %455\l  %457 = tail call float @llvm.sqrt.f32(float %456)\l  %458 = bitcast float %457 to i32\l  %459 = add nsw i32 %458, -1\l  %460 = bitcast i32 %459 to float\l  %461 = add nsw i32 %458, 1\l  %462 = bitcast i32 %461 to float\l  %463 = tail call i1 @llvm.amdgcn.class.f32(float %456, i32 608)\l  %464 = select i1 %454, float 0x3EF0000000000000, float 1.000000e+00\l  %465 = fneg float %462\l  %466 = tail call float @llvm.fma.f32(float %465, float %457, float %456)\l  %467 = fcmp ogt float %466, 0.000000e+00\l  %468 = fneg float %460\l  %469 = tail call float @llvm.fma.f32(float %468, float %457, float %456)\l  %470 = fcmp ole float %469, 0.000000e+00\l  %471 = select i1 %470, float %460, float %457\l  %472 = select i1 %467, float %462, float %471\l  %473 = fmul float %464, %472\l  %474 = select i1 %463, float %456, float %473\l  %475 = fmul contract float %474, 2.000000e+00\l  %476 = fsub contract float %450, %297\l  %477 = tail call float @llvm.fabs.f32(float %476)\l  %478 = fcmp contract ogt float %477, 0x3EB0C6F7A0000000\l  br i1 %478, label %479, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4bfdbc0:s0 -> Node0x4c065c0;
	Node0x4bfdbc0:s1 -> Node0x4bf8e70;
	Node0x4c065c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7a88970",label="{%479:\l479:                                              \l  br i1 %13, label %598, label %480\l|{<s0>T|<s1>F}}"];
	Node0x4c065c0:s0 -> Node0x4c066c0;
	Node0x4c065c0:s1 -> Node0x4c06710;
	Node0x4c06710 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%480:\l480:                                              \l  %481 = fadd contract float %450, %475\l  %482 = fsub contract float %450, %475\l  %483 = add i32 %2, -1\l  %484 = and i32 %2, 3\l  %485 = icmp ult i32 %483, 3\l  br i1 %485, label %564, label %486\l|{<s0>T|<s1>F}}"];
	Node0x4c06710:s0 -> Node0x4c06ae0;
	Node0x4c06710:s1 -> Node0x4c06b30;
	Node0x4c06b30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%486:\l486:                                              \l  %487 = and i32 %2, -4\l  br label %488\l}"];
	Node0x4c06b30 -> Node0x4c06cc0;
	Node0x4c06cc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%488:\l488:                                              \l  %489 = phi i32 [ 0, %486 ], [ %560, %488 ]\l  %490 = phi i32 [ 0, %486 ], [ %561, %488 ]\l  %491 = phi float [ 0.000000e+00, %486 ], [ %558, %488 ]\l  %492 = phi float [ 0.000000e+00, %486 ], [ %556, %488 ]\l  %493 = phi i32 [ 0, %486 ], [ %562, %488 ]\l  %494 = mul nsw i32 %490, %1\l  %495 = add nsw i32 %494, %12\l  %496 = sext i32 %495 to i64\l  %497 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %496\l  %498 = load i16, i16 addrspace(1)* %497, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %499 = uitofp i16 %498 to float\l  %500 = fcmp contract ogt float %481, %499\l  %501 = fcmp contract olt float %482, %499\l  %502 = and i1 %500, %501\l  %503 = fmul contract float %499, %499\l  %504 = select i1 %502, float %499, float -0.000000e+00\l  %505 = fadd contract float %492, %504\l  %506 = select i1 %502, float %503, float -0.000000e+00\l  %507 = fadd contract float %491, %506\l  %508 = zext i1 %502 to i32\l  %509 = add nuw nsw i32 %489, %508\l  %510 = or i32 %490, 1\l  %511 = mul nsw i32 %510, %1\l  %512 = add nsw i32 %511, %12\l  %513 = sext i32 %512 to i64\l  %514 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %513\l  %515 = load i16, i16 addrspace(1)* %514, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %516 = uitofp i16 %515 to float\l  %517 = fcmp contract ogt float %481, %516\l  %518 = fcmp contract olt float %482, %516\l  %519 = and i1 %517, %518\l  %520 = fmul contract float %516, %516\l  %521 = select i1 %519, float %516, float -0.000000e+00\l  %522 = fadd contract float %505, %521\l  %523 = select i1 %519, float %520, float -0.000000e+00\l  %524 = fadd contract float %507, %523\l  %525 = zext i1 %519 to i32\l  %526 = add nuw nsw i32 %509, %525\l  %527 = or i32 %490, 2\l  %528 = mul nsw i32 %527, %1\l  %529 = add nsw i32 %528, %12\l  %530 = sext i32 %529 to i64\l  %531 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %530\l  %532 = load i16, i16 addrspace(1)* %531, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %533 = uitofp i16 %532 to float\l  %534 = fcmp contract ogt float %481, %533\l  %535 = fcmp contract olt float %482, %533\l  %536 = and i1 %534, %535\l  %537 = fmul contract float %533, %533\l  %538 = select i1 %536, float %533, float -0.000000e+00\l  %539 = fadd contract float %522, %538\l  %540 = select i1 %536, float %537, float -0.000000e+00\l  %541 = fadd contract float %524, %540\l  %542 = zext i1 %536 to i32\l  %543 = add nuw nsw i32 %526, %542\l  %544 = or i32 %490, 3\l  %545 = mul nsw i32 %544, %1\l  %546 = add nsw i32 %545, %12\l  %547 = sext i32 %546 to i64\l  %548 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %547\l  %549 = load i16, i16 addrspace(1)* %548, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %550 = uitofp i16 %549 to float\l  %551 = fcmp contract ogt float %481, %550\l  %552 = fcmp contract olt float %482, %550\l  %553 = and i1 %551, %552\l  %554 = fmul contract float %550, %550\l  %555 = select i1 %553, float %550, float -0.000000e+00\l  %556 = fadd contract float %539, %555\l  %557 = select i1 %553, float %554, float -0.000000e+00\l  %558 = fadd contract float %541, %557\l  %559 = zext i1 %553 to i32\l  %560 = add nuw nsw i32 %543, %559\l  %561 = add nuw nsw i32 %490, 4\l  %562 = add i32 %493, 4\l  %563 = icmp eq i32 %562, %487\l  br i1 %563, label %564, label %488, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c06cc0:s0 -> Node0x4c06ae0;
	Node0x4c06cc0:s1 -> Node0x4c06cc0;
	Node0x4c06ae0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%564:\l564:                                              \l  %565 = phi float [ undef, %480 ], [ %556, %488 ]\l  %566 = phi float [ undef, %480 ], [ %558, %488 ]\l  %567 = phi i32 [ undef, %480 ], [ %560, %488 ]\l  %568 = phi i32 [ 0, %480 ], [ %560, %488 ]\l  %569 = phi i32 [ 0, %480 ], [ %561, %488 ]\l  %570 = phi float [ 0.000000e+00, %480 ], [ %558, %488 ]\l  %571 = phi float [ 0.000000e+00, %480 ], [ %556, %488 ]\l  %572 = icmp eq i32 %484, 0\l  br i1 %572, label %598, label %573\l|{<s0>T|<s1>F}}"];
	Node0x4c06ae0:s0 -> Node0x4c066c0;
	Node0x4c06ae0:s1 -> Node0x4c0afb0;
	Node0x4c0afb0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8765c70",label="{%573:\l573:                                              \l  %574 = phi i32 [ %594, %573 ], [ %568, %564 ]\l  %575 = phi i32 [ %595, %573 ], [ %569, %564 ]\l  %576 = phi float [ %592, %573 ], [ %570, %564 ]\l  %577 = phi float [ %590, %573 ], [ %571, %564 ]\l  %578 = phi i32 [ %596, %573 ], [ 0, %564 ]\l  %579 = mul nsw i32 %575, %1\l  %580 = add nsw i32 %579, %12\l  %581 = sext i32 %580 to i64\l  %582 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %581\l  %583 = load i16, i16 addrspace(1)* %582, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %584 = uitofp i16 %583 to float\l  %585 = fcmp contract ogt float %481, %584\l  %586 = fcmp contract olt float %482, %584\l  %587 = and i1 %585, %586\l  %588 = fmul contract float %584, %584\l  %589 = select i1 %587, float %584, float -0.000000e+00\l  %590 = fadd contract float %577, %589\l  %591 = select i1 %587, float %588, float -0.000000e+00\l  %592 = fadd contract float %576, %591\l  %593 = zext i1 %587 to i32\l  %594 = add nuw nsw i32 %574, %593\l  %595 = add nuw nsw i32 %575, 1\l  %596 = add i32 %578, 1\l  %597 = icmp eq i32 %596, %484\l  br i1 %597, label %598, label %573, !llvm.loop !18\l|{<s0>T|<s1>F}}"];
	Node0x4c0afb0:s0 -> Node0x4c066c0;
	Node0x4c0afb0:s1 -> Node0x4c0afb0;
	Node0x4c066c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7a88970",label="{%598:\l598:                                              \l  %599 = phi float [ 0.000000e+00, %479 ], [ %565, %564 ], [ %590, %573 ]\l  %600 = phi float [ 0.000000e+00, %479 ], [ %566, %564 ], [ %592, %573 ]\l  %601 = phi i32 [ 0, %479 ], [ %567, %564 ], [ %594, %573 ]\l  %602 = sitofp i32 %601 to float\l  %603 = fdiv contract float %599, %602\l  %604 = fdiv contract float %600, %602\l  %605 = fmul contract float %603, %603\l  %606 = fsub contract float %604, %605\l  %607 = fcmp olt float %606, 0x39F0000000000000\l  %608 = select i1 %607, float 0x41F0000000000000, float 1.000000e+00\l  %609 = fmul float %606, %608\l  %610 = tail call float @llvm.sqrt.f32(float %609)\l  %611 = bitcast float %610 to i32\l  %612 = add nsw i32 %611, -1\l  %613 = bitcast i32 %612 to float\l  %614 = add nsw i32 %611, 1\l  %615 = bitcast i32 %614 to float\l  %616 = tail call i1 @llvm.amdgcn.class.f32(float %609, i32 608)\l  %617 = select i1 %607, float 0x3EF0000000000000, float 1.000000e+00\l  %618 = fneg float %615\l  %619 = tail call float @llvm.fma.f32(float %618, float %610, float %609)\l  %620 = fcmp ogt float %619, 0.000000e+00\l  %621 = fneg float %613\l  %622 = tail call float @llvm.fma.f32(float %621, float %610, float %609)\l  %623 = fcmp ole float %622, 0.000000e+00\l  %624 = select i1 %623, float %613, float %610\l  %625 = select i1 %620, float %615, float %624\l  %626 = fmul float %617, %625\l  %627 = select i1 %616, float %609, float %626\l  %628 = fmul contract float %627, 2.000000e+00\l  %629 = fsub contract float %603, %450\l  %630 = tail call float @llvm.fabs.f32(float %629)\l  %631 = fcmp contract ogt float %630, 0x3EB0C6F7A0000000\l  br i1 %631, label %632, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c066c0:s0 -> Node0x4c0d580;
	Node0x4c066c0:s1 -> Node0x4bf8e70;
	Node0x4c0d580 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b59970",label="{%632:\l632:                                              \l  br i1 %13, label %751, label %633\l|{<s0>T|<s1>F}}"];
	Node0x4c0d580:s0 -> Node0x4c0d680;
	Node0x4c0d580:s1 -> Node0x4c0d6d0;
	Node0x4c0d6d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%633:\l633:                                              \l  %634 = fadd contract float %603, %628\l  %635 = fsub contract float %603, %628\l  %636 = add i32 %2, -1\l  %637 = and i32 %2, 3\l  %638 = icmp ult i32 %636, 3\l  br i1 %638, label %717, label %639\l|{<s0>T|<s1>F}}"];
	Node0x4c0d6d0:s0 -> Node0x4c0daa0;
	Node0x4c0d6d0:s1 -> Node0x4c0daf0;
	Node0x4c0daf0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%639:\l639:                                              \l  %640 = and i32 %2, -4\l  br label %641\l}"];
	Node0x4c0daf0 -> Node0x4c0dc80;
	Node0x4c0dc80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%641:\l641:                                              \l  %642 = phi i32 [ 0, %639 ], [ %713, %641 ]\l  %643 = phi i32 [ 0, %639 ], [ %714, %641 ]\l  %644 = phi float [ 0.000000e+00, %639 ], [ %711, %641 ]\l  %645 = phi float [ 0.000000e+00, %639 ], [ %709, %641 ]\l  %646 = phi i32 [ 0, %639 ], [ %715, %641 ]\l  %647 = mul nsw i32 %643, %1\l  %648 = add nsw i32 %647, %12\l  %649 = sext i32 %648 to i64\l  %650 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %649\l  %651 = load i16, i16 addrspace(1)* %650, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %652 = uitofp i16 %651 to float\l  %653 = fcmp contract ogt float %634, %652\l  %654 = fcmp contract olt float %635, %652\l  %655 = and i1 %653, %654\l  %656 = fmul contract float %652, %652\l  %657 = select i1 %655, float %652, float -0.000000e+00\l  %658 = fadd contract float %645, %657\l  %659 = select i1 %655, float %656, float -0.000000e+00\l  %660 = fadd contract float %644, %659\l  %661 = zext i1 %655 to i32\l  %662 = add nuw nsw i32 %642, %661\l  %663 = or i32 %643, 1\l  %664 = mul nsw i32 %663, %1\l  %665 = add nsw i32 %664, %12\l  %666 = sext i32 %665 to i64\l  %667 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %666\l  %668 = load i16, i16 addrspace(1)* %667, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %669 = uitofp i16 %668 to float\l  %670 = fcmp contract ogt float %634, %669\l  %671 = fcmp contract olt float %635, %669\l  %672 = and i1 %670, %671\l  %673 = fmul contract float %669, %669\l  %674 = select i1 %672, float %669, float -0.000000e+00\l  %675 = fadd contract float %658, %674\l  %676 = select i1 %672, float %673, float -0.000000e+00\l  %677 = fadd contract float %660, %676\l  %678 = zext i1 %672 to i32\l  %679 = add nuw nsw i32 %662, %678\l  %680 = or i32 %643, 2\l  %681 = mul nsw i32 %680, %1\l  %682 = add nsw i32 %681, %12\l  %683 = sext i32 %682 to i64\l  %684 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %683\l  %685 = load i16, i16 addrspace(1)* %684, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %686 = uitofp i16 %685 to float\l  %687 = fcmp contract ogt float %634, %686\l  %688 = fcmp contract olt float %635, %686\l  %689 = and i1 %687, %688\l  %690 = fmul contract float %686, %686\l  %691 = select i1 %689, float %686, float -0.000000e+00\l  %692 = fadd contract float %675, %691\l  %693 = select i1 %689, float %690, float -0.000000e+00\l  %694 = fadd contract float %677, %693\l  %695 = zext i1 %689 to i32\l  %696 = add nuw nsw i32 %679, %695\l  %697 = or i32 %643, 3\l  %698 = mul nsw i32 %697, %1\l  %699 = add nsw i32 %698, %12\l  %700 = sext i32 %699 to i64\l  %701 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %700\l  %702 = load i16, i16 addrspace(1)* %701, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %703 = uitofp i16 %702 to float\l  %704 = fcmp contract ogt float %634, %703\l  %705 = fcmp contract olt float %635, %703\l  %706 = and i1 %704, %705\l  %707 = fmul contract float %703, %703\l  %708 = select i1 %706, float %703, float -0.000000e+00\l  %709 = fadd contract float %692, %708\l  %710 = select i1 %706, float %707, float -0.000000e+00\l  %711 = fadd contract float %694, %710\l  %712 = zext i1 %706 to i32\l  %713 = add nuw nsw i32 %696, %712\l  %714 = add nuw nsw i32 %643, 4\l  %715 = add i32 %646, 4\l  %716 = icmp eq i32 %715, %640\l  br i1 %716, label %717, label %641, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c0dc80:s0 -> Node0x4c0daa0;
	Node0x4c0dc80:s1 -> Node0x4c0dc80;
	Node0x4c0daa0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%717:\l717:                                              \l  %718 = phi float [ undef, %633 ], [ %709, %641 ]\l  %719 = phi float [ undef, %633 ], [ %711, %641 ]\l  %720 = phi i32 [ undef, %633 ], [ %713, %641 ]\l  %721 = phi i32 [ 0, %633 ], [ %713, %641 ]\l  %722 = phi i32 [ 0, %633 ], [ %714, %641 ]\l  %723 = phi float [ 0.000000e+00, %633 ], [ %711, %641 ]\l  %724 = phi float [ 0.000000e+00, %633 ], [ %709, %641 ]\l  %725 = icmp eq i32 %637, 0\l  br i1 %725, label %751, label %726\l|{<s0>T|<s1>F}}"];
	Node0x4c0daa0:s0 -> Node0x4c0d680;
	Node0x4c0daa0:s1 -> Node0x4c10f60;
	Node0x4c10f60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ed836670",label="{%726:\l726:                                              \l  %727 = phi i32 [ %747, %726 ], [ %721, %717 ]\l  %728 = phi i32 [ %748, %726 ], [ %722, %717 ]\l  %729 = phi float [ %745, %726 ], [ %723, %717 ]\l  %730 = phi float [ %743, %726 ], [ %724, %717 ]\l  %731 = phi i32 [ %749, %726 ], [ 0, %717 ]\l  %732 = mul nsw i32 %728, %1\l  %733 = add nsw i32 %732, %12\l  %734 = sext i32 %733 to i64\l  %735 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %734\l  %736 = load i16, i16 addrspace(1)* %735, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %737 = uitofp i16 %736 to float\l  %738 = fcmp contract ogt float %634, %737\l  %739 = fcmp contract olt float %635, %737\l  %740 = and i1 %738, %739\l  %741 = fmul contract float %737, %737\l  %742 = select i1 %740, float %737, float -0.000000e+00\l  %743 = fadd contract float %730, %742\l  %744 = select i1 %740, float %741, float -0.000000e+00\l  %745 = fadd contract float %729, %744\l  %746 = zext i1 %740 to i32\l  %747 = add nuw nsw i32 %727, %746\l  %748 = add nuw nsw i32 %728, 1\l  %749 = add i32 %731, 1\l  %750 = icmp eq i32 %749, %637\l  br i1 %750, label %751, label %726, !llvm.loop !19\l|{<s0>T|<s1>F}}"];
	Node0x4c10f60:s0 -> Node0x4c0d680;
	Node0x4c10f60:s1 -> Node0x4c10f60;
	Node0x4c0d680 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b59970",label="{%751:\l751:                                              \l  %752 = phi float [ 0.000000e+00, %632 ], [ %718, %717 ], [ %743, %726 ]\l  %753 = phi float [ 0.000000e+00, %632 ], [ %719, %717 ], [ %745, %726 ]\l  %754 = phi i32 [ 0, %632 ], [ %720, %717 ], [ %747, %726 ]\l  %755 = sitofp i32 %754 to float\l  %756 = fdiv contract float %752, %755\l  %757 = fdiv contract float %753, %755\l  %758 = fmul contract float %756, %756\l  %759 = fsub contract float %757, %758\l  %760 = fcmp olt float %759, 0x39F0000000000000\l  %761 = select i1 %760, float 0x41F0000000000000, float 1.000000e+00\l  %762 = fmul float %759, %761\l  %763 = tail call float @llvm.sqrt.f32(float %762)\l  %764 = bitcast float %763 to i32\l  %765 = add nsw i32 %764, -1\l  %766 = bitcast i32 %765 to float\l  %767 = add nsw i32 %764, 1\l  %768 = bitcast i32 %767 to float\l  %769 = tail call i1 @llvm.amdgcn.class.f32(float %762, i32 608)\l  %770 = select i1 %760, float 0x3EF0000000000000, float 1.000000e+00\l  %771 = fneg float %768\l  %772 = tail call float @llvm.fma.f32(float %771, float %763, float %762)\l  %773 = fcmp ogt float %772, 0.000000e+00\l  %774 = fneg float %766\l  %775 = tail call float @llvm.fma.f32(float %774, float %763, float %762)\l  %776 = fcmp ole float %775, 0.000000e+00\l  %777 = select i1 %776, float %766, float %763\l  %778 = select i1 %773, float %768, float %777\l  %779 = fmul float %770, %778\l  %780 = select i1 %769, float %762, float %779\l  %781 = fmul contract float %780, 2.000000e+00\l  %782 = fsub contract float %756, %603\l  %783 = tail call float @llvm.fabs.f32(float %782)\l  %784 = fcmp contract ogt float %783, 0x3EB0C6F7A0000000\l  br i1 %784, label %785, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c0d680:s0 -> Node0x4c13530;
	Node0x4c0d680:s1 -> Node0x4bf8e70;
	Node0x4c13530 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6bfa670",label="{%785:\l785:                                              \l  br i1 %13, label %904, label %786\l|{<s0>T|<s1>F}}"];
	Node0x4c13530:s0 -> Node0x4c13630;
	Node0x4c13530:s1 -> Node0x4c13680;
	Node0x4c13680 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%786:\l786:                                              \l  %787 = fadd contract float %756, %781\l  %788 = fsub contract float %756, %781\l  %789 = add i32 %2, -1\l  %790 = and i32 %2, 3\l  %791 = icmp ult i32 %789, 3\l  br i1 %791, label %870, label %792\l|{<s0>T|<s1>F}}"];
	Node0x4c13680:s0 -> Node0x4c13a50;
	Node0x4c13680:s1 -> Node0x4c13aa0;
	Node0x4c13aa0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%792:\l792:                                              \l  %793 = and i32 %2, -4\l  br label %794\l}"];
	Node0x4c13aa0 -> Node0x4c13c30;
	Node0x4c13c30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%794:\l794:                                              \l  %795 = phi i32 [ 0, %792 ], [ %866, %794 ]\l  %796 = phi i32 [ 0, %792 ], [ %867, %794 ]\l  %797 = phi float [ 0.000000e+00, %792 ], [ %864, %794 ]\l  %798 = phi float [ 0.000000e+00, %792 ], [ %862, %794 ]\l  %799 = phi i32 [ 0, %792 ], [ %868, %794 ]\l  %800 = mul nsw i32 %796, %1\l  %801 = add nsw i32 %800, %12\l  %802 = sext i32 %801 to i64\l  %803 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %802\l  %804 = load i16, i16 addrspace(1)* %803, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %805 = uitofp i16 %804 to float\l  %806 = fcmp contract ogt float %787, %805\l  %807 = fcmp contract olt float %788, %805\l  %808 = and i1 %806, %807\l  %809 = fmul contract float %805, %805\l  %810 = select i1 %808, float %805, float -0.000000e+00\l  %811 = fadd contract float %798, %810\l  %812 = select i1 %808, float %809, float -0.000000e+00\l  %813 = fadd contract float %797, %812\l  %814 = zext i1 %808 to i32\l  %815 = add nuw nsw i32 %795, %814\l  %816 = or i32 %796, 1\l  %817 = mul nsw i32 %816, %1\l  %818 = add nsw i32 %817, %12\l  %819 = sext i32 %818 to i64\l  %820 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %819\l  %821 = load i16, i16 addrspace(1)* %820, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %822 = uitofp i16 %821 to float\l  %823 = fcmp contract ogt float %787, %822\l  %824 = fcmp contract olt float %788, %822\l  %825 = and i1 %823, %824\l  %826 = fmul contract float %822, %822\l  %827 = select i1 %825, float %822, float -0.000000e+00\l  %828 = fadd contract float %811, %827\l  %829 = select i1 %825, float %826, float -0.000000e+00\l  %830 = fadd contract float %813, %829\l  %831 = zext i1 %825 to i32\l  %832 = add nuw nsw i32 %815, %831\l  %833 = or i32 %796, 2\l  %834 = mul nsw i32 %833, %1\l  %835 = add nsw i32 %834, %12\l  %836 = sext i32 %835 to i64\l  %837 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %836\l  %838 = load i16, i16 addrspace(1)* %837, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %839 = uitofp i16 %838 to float\l  %840 = fcmp contract ogt float %787, %839\l  %841 = fcmp contract olt float %788, %839\l  %842 = and i1 %840, %841\l  %843 = fmul contract float %839, %839\l  %844 = select i1 %842, float %839, float -0.000000e+00\l  %845 = fadd contract float %828, %844\l  %846 = select i1 %842, float %843, float -0.000000e+00\l  %847 = fadd contract float %830, %846\l  %848 = zext i1 %842 to i32\l  %849 = add nuw nsw i32 %832, %848\l  %850 = or i32 %796, 3\l  %851 = mul nsw i32 %850, %1\l  %852 = add nsw i32 %851, %12\l  %853 = sext i32 %852 to i64\l  %854 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %853\l  %855 = load i16, i16 addrspace(1)* %854, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %856 = uitofp i16 %855 to float\l  %857 = fcmp contract ogt float %787, %856\l  %858 = fcmp contract olt float %788, %856\l  %859 = and i1 %857, %858\l  %860 = fmul contract float %856, %856\l  %861 = select i1 %859, float %856, float -0.000000e+00\l  %862 = fadd contract float %845, %861\l  %863 = select i1 %859, float %860, float -0.000000e+00\l  %864 = fadd contract float %847, %863\l  %865 = zext i1 %859 to i32\l  %866 = add nuw nsw i32 %849, %865\l  %867 = add nuw nsw i32 %796, 4\l  %868 = add i32 %799, 4\l  %869 = icmp eq i32 %868, %793\l  br i1 %869, label %870, label %794, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c13c30:s0 -> Node0x4c13a50;
	Node0x4c13c30:s1 -> Node0x4c13c30;
	Node0x4c13a50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%870:\l870:                                              \l  %871 = phi float [ undef, %786 ], [ %862, %794 ]\l  %872 = phi float [ undef, %786 ], [ %864, %794 ]\l  %873 = phi i32 [ undef, %786 ], [ %866, %794 ]\l  %874 = phi i32 [ 0, %786 ], [ %866, %794 ]\l  %875 = phi i32 [ 0, %786 ], [ %867, %794 ]\l  %876 = phi float [ 0.000000e+00, %786 ], [ %864, %794 ]\l  %877 = phi float [ 0.000000e+00, %786 ], [ %862, %794 ]\l  %878 = icmp eq i32 %790, 0\l  br i1 %878, label %904, label %879\l|{<s0>T|<s1>F}}"];
	Node0x4c13a50:s0 -> Node0x4c13630;
	Node0x4c13a50:s1 -> Node0x4c16f10;
	Node0x4c16f10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3947570",label="{%879:\l879:                                              \l  %880 = phi i32 [ %900, %879 ], [ %874, %870 ]\l  %881 = phi i32 [ %901, %879 ], [ %875, %870 ]\l  %882 = phi float [ %898, %879 ], [ %876, %870 ]\l  %883 = phi float [ %896, %879 ], [ %877, %870 ]\l  %884 = phi i32 [ %902, %879 ], [ 0, %870 ]\l  %885 = mul nsw i32 %881, %1\l  %886 = add nsw i32 %885, %12\l  %887 = sext i32 %886 to i64\l  %888 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %887\l  %889 = load i16, i16 addrspace(1)* %888, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %890 = uitofp i16 %889 to float\l  %891 = fcmp contract ogt float %787, %890\l  %892 = fcmp contract olt float %788, %890\l  %893 = and i1 %891, %892\l  %894 = fmul contract float %890, %890\l  %895 = select i1 %893, float %890, float -0.000000e+00\l  %896 = fadd contract float %883, %895\l  %897 = select i1 %893, float %894, float -0.000000e+00\l  %898 = fadd contract float %882, %897\l  %899 = zext i1 %893 to i32\l  %900 = add nuw nsw i32 %880, %899\l  %901 = add nuw nsw i32 %881, 1\l  %902 = add i32 %884, 1\l  %903 = icmp eq i32 %902, %790\l  br i1 %903, label %904, label %879, !llvm.loop !20\l|{<s0>T|<s1>F}}"];
	Node0x4c16f10:s0 -> Node0x4c13630;
	Node0x4c16f10:s1 -> Node0x4c16f10;
	Node0x4c13630 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6bfa670",label="{%904:\l904:                                              \l  %905 = phi float [ 0.000000e+00, %785 ], [ %871, %870 ], [ %896, %879 ]\l  %906 = phi float [ 0.000000e+00, %785 ], [ %872, %870 ], [ %898, %879 ]\l  %907 = phi i32 [ 0, %785 ], [ %873, %870 ], [ %900, %879 ]\l  %908 = sitofp i32 %907 to float\l  %909 = fdiv contract float %905, %908\l  %910 = fdiv contract float %906, %908\l  %911 = fmul contract float %909, %909\l  %912 = fsub contract float %910, %911\l  %913 = fcmp olt float %912, 0x39F0000000000000\l  %914 = select i1 %913, float 0x41F0000000000000, float 1.000000e+00\l  %915 = fmul float %912, %914\l  %916 = tail call float @llvm.sqrt.f32(float %915)\l  %917 = bitcast float %916 to i32\l  %918 = add nsw i32 %917, -1\l  %919 = bitcast i32 %918 to float\l  %920 = add nsw i32 %917, 1\l  %921 = bitcast i32 %920 to float\l  %922 = tail call i1 @llvm.amdgcn.class.f32(float %915, i32 608)\l  %923 = select i1 %913, float 0x3EF0000000000000, float 1.000000e+00\l  %924 = fneg float %921\l  %925 = tail call float @llvm.fma.f32(float %924, float %916, float %915)\l  %926 = fcmp ogt float %925, 0.000000e+00\l  %927 = fneg float %919\l  %928 = tail call float @llvm.fma.f32(float %927, float %916, float %915)\l  %929 = fcmp ole float %928, 0.000000e+00\l  %930 = select i1 %929, float %919, float %916\l  %931 = select i1 %926, float %921, float %930\l  %932 = fmul float %923, %931\l  %933 = select i1 %922, float %915, float %932\l  %934 = fmul contract float %933, 2.000000e+00\l  %935 = fsub contract float %909, %756\l  %936 = tail call float @llvm.fabs.f32(float %935)\l  %937 = fcmp contract ogt float %936, 0x3EB0C6F7A0000000\l  br i1 %937, label %938, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c13630:s0 -> Node0x4c19f10;
	Node0x4c13630:s1 -> Node0x4bf8e70;
	Node0x4c19f10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2cab570",label="{%938:\l938:                                              \l  br i1 %13, label %1057, label %939\l|{<s0>T|<s1>F}}"];
	Node0x4c19f10:s0 -> Node0x4c1a010;
	Node0x4c19f10:s1 -> Node0x4c1a060;
	Node0x4c1a060 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%939:\l939:                                              \l  %940 = fadd contract float %909, %934\l  %941 = fsub contract float %909, %934\l  %942 = add i32 %2, -1\l  %943 = and i32 %2, 3\l  %944 = icmp ult i32 %942, 3\l  br i1 %944, label %1023, label %945\l|{<s0>T|<s1>F}}"];
	Node0x4c1a060:s0 -> Node0x4c1a430;
	Node0x4c1a060:s1 -> Node0x4c1a480;
	Node0x4c1a480 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%945:\l945:                                              \l  %946 = and i32 %2, -4\l  br label %947\l}"];
	Node0x4c1a480 -> Node0x4c1a610;
	Node0x4c1a610 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%947:\l947:                                              \l  %948 = phi i32 [ 0, %945 ], [ %1019, %947 ]\l  %949 = phi i32 [ 0, %945 ], [ %1020, %947 ]\l  %950 = phi float [ 0.000000e+00, %945 ], [ %1017, %947 ]\l  %951 = phi float [ 0.000000e+00, %945 ], [ %1015, %947 ]\l  %952 = phi i32 [ 0, %945 ], [ %1021, %947 ]\l  %953 = mul nsw i32 %949, %1\l  %954 = add nsw i32 %953, %12\l  %955 = sext i32 %954 to i64\l  %956 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %955\l  %957 = load i16, i16 addrspace(1)* %956, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %958 = uitofp i16 %957 to float\l  %959 = fcmp contract ogt float %940, %958\l  %960 = fcmp contract olt float %941, %958\l  %961 = and i1 %959, %960\l  %962 = fmul contract float %958, %958\l  %963 = select i1 %961, float %958, float -0.000000e+00\l  %964 = fadd contract float %951, %963\l  %965 = select i1 %961, float %962, float -0.000000e+00\l  %966 = fadd contract float %950, %965\l  %967 = zext i1 %961 to i32\l  %968 = add nuw nsw i32 %948, %967\l  %969 = or i32 %949, 1\l  %970 = mul nsw i32 %969, %1\l  %971 = add nsw i32 %970, %12\l  %972 = sext i32 %971 to i64\l  %973 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %972\l  %974 = load i16, i16 addrspace(1)* %973, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %975 = uitofp i16 %974 to float\l  %976 = fcmp contract ogt float %940, %975\l  %977 = fcmp contract olt float %941, %975\l  %978 = and i1 %976, %977\l  %979 = fmul contract float %975, %975\l  %980 = select i1 %978, float %975, float -0.000000e+00\l  %981 = fadd contract float %964, %980\l  %982 = select i1 %978, float %979, float -0.000000e+00\l  %983 = fadd contract float %966, %982\l  %984 = zext i1 %978 to i32\l  %985 = add nuw nsw i32 %968, %984\l  %986 = or i32 %949, 2\l  %987 = mul nsw i32 %986, %1\l  %988 = add nsw i32 %987, %12\l  %989 = sext i32 %988 to i64\l  %990 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %989\l  %991 = load i16, i16 addrspace(1)* %990, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %992 = uitofp i16 %991 to float\l  %993 = fcmp contract ogt float %940, %992\l  %994 = fcmp contract olt float %941, %992\l  %995 = and i1 %993, %994\l  %996 = fmul contract float %992, %992\l  %997 = select i1 %995, float %992, float -0.000000e+00\l  %998 = fadd contract float %981, %997\l  %999 = select i1 %995, float %996, float -0.000000e+00\l  %1000 = fadd contract float %983, %999\l  %1001 = zext i1 %995 to i32\l  %1002 = add nuw nsw i32 %985, %1001\l  %1003 = or i32 %949, 3\l  %1004 = mul nsw i32 %1003, %1\l  %1005 = add nsw i32 %1004, %12\l  %1006 = sext i32 %1005 to i64\l  %1007 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1006\l  %1008 = load i16, i16 addrspace(1)* %1007, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1009 = uitofp i16 %1008 to float\l  %1010 = fcmp contract ogt float %940, %1009\l  %1011 = fcmp contract olt float %941, %1009\l  %1012 = and i1 %1010, %1011\l  %1013 = fmul contract float %1009, %1009\l  %1014 = select i1 %1012, float %1009, float -0.000000e+00\l  %1015 = fadd contract float %998, %1014\l  %1016 = select i1 %1012, float %1013, float -0.000000e+00\l  %1017 = fadd contract float %1000, %1016\l  %1018 = zext i1 %1012 to i32\l  %1019 = add nuw nsw i32 %1002, %1018\l  %1020 = add nuw nsw i32 %949, 4\l  %1021 = add i32 %952, 4\l  %1022 = icmp eq i32 %1021, %946\l  br i1 %1022, label %1023, label %947, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c1a610:s0 -> Node0x4c1a430;
	Node0x4c1a610:s1 -> Node0x4c1a610;
	Node0x4c1a430 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%1023:\l1023:                                             \l  %1024 = phi float [ undef, %939 ], [ %1015, %947 ]\l  %1025 = phi float [ undef, %939 ], [ %1017, %947 ]\l  %1026 = phi i32 [ undef, %939 ], [ %1019, %947 ]\l  %1027 = phi i32 [ 0, %939 ], [ %1019, %947 ]\l  %1028 = phi i32 [ 0, %939 ], [ %1020, %947 ]\l  %1029 = phi float [ 0.000000e+00, %939 ], [ %1017, %947 ]\l  %1030 = phi float [ 0.000000e+00, %939 ], [ %1015, %947 ]\l  %1031 = icmp eq i32 %943, 0\l  br i1 %1031, label %1057, label %1032\l|{<s0>T|<s1>F}}"];
	Node0x4c1a430:s0 -> Node0x4c1a010;
	Node0x4c1a430:s1 -> Node0x4c08160;
	Node0x4c08160 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f5a08170",label="{%1032:\l1032:                                             \l  %1033 = phi i32 [ %1053, %1032 ], [ %1027, %1023 ]\l  %1034 = phi i32 [ %1054, %1032 ], [ %1028, %1023 ]\l  %1035 = phi float [ %1051, %1032 ], [ %1029, %1023 ]\l  %1036 = phi float [ %1049, %1032 ], [ %1030, %1023 ]\l  %1037 = phi i32 [ %1055, %1032 ], [ 0, %1023 ]\l  %1038 = mul nsw i32 %1034, %1\l  %1039 = add nsw i32 %1038, %12\l  %1040 = sext i32 %1039 to i64\l  %1041 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1040\l  %1042 = load i16, i16 addrspace(1)* %1041, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1043 = uitofp i16 %1042 to float\l  %1044 = fcmp contract ogt float %940, %1043\l  %1045 = fcmp contract olt float %941, %1043\l  %1046 = and i1 %1044, %1045\l  %1047 = fmul contract float %1043, %1043\l  %1048 = select i1 %1046, float %1043, float -0.000000e+00\l  %1049 = fadd contract float %1036, %1048\l  %1050 = select i1 %1046, float %1047, float -0.000000e+00\l  %1051 = fadd contract float %1035, %1050\l  %1052 = zext i1 %1046 to i32\l  %1053 = add nuw nsw i32 %1033, %1052\l  %1054 = add nuw nsw i32 %1034, 1\l  %1055 = add i32 %1037, 1\l  %1056 = icmp eq i32 %1055, %943\l  br i1 %1056, label %1057, label %1032, !llvm.loop !21\l|{<s0>T|<s1>F}}"];
	Node0x4c08160:s0 -> Node0x4c1a010;
	Node0x4c08160:s1 -> Node0x4c08160;
	Node0x4c1a010 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2cab570",label="{%1057:\l1057:                                             \l  %1058 = phi float [ 0.000000e+00, %938 ], [ %1024, %1023 ], [ %1049, %1032 ]\l  %1059 = phi float [ 0.000000e+00, %938 ], [ %1025, %1023 ], [ %1051, %1032 ]\l  %1060 = phi i32 [ 0, %938 ], [ %1026, %1023 ], [ %1053, %1032 ]\l  %1061 = sitofp i32 %1060 to float\l  %1062 = fdiv contract float %1058, %1061\l  %1063 = fdiv contract float %1059, %1061\l  %1064 = fmul contract float %1062, %1062\l  %1065 = fsub contract float %1063, %1064\l  %1066 = fcmp olt float %1065, 0x39F0000000000000\l  %1067 = select i1 %1066, float 0x41F0000000000000, float 1.000000e+00\l  %1068 = fmul float %1065, %1067\l  %1069 = tail call float @llvm.sqrt.f32(float %1068)\l  %1070 = bitcast float %1069 to i32\l  %1071 = add nsw i32 %1070, -1\l  %1072 = bitcast i32 %1071 to float\l  %1073 = add nsw i32 %1070, 1\l  %1074 = bitcast i32 %1073 to float\l  %1075 = tail call i1 @llvm.amdgcn.class.f32(float %1068, i32 608)\l  %1076 = select i1 %1066, float 0x3EF0000000000000, float 1.000000e+00\l  %1077 = fneg float %1074\l  %1078 = tail call float @llvm.fma.f32(float %1077, float %1069, float %1068)\l  %1079 = fcmp ogt float %1078, 0.000000e+00\l  %1080 = fneg float %1072\l  %1081 = tail call float @llvm.fma.f32(float %1080, float %1069, float %1068)\l  %1082 = fcmp ole float %1081, 0.000000e+00\l  %1083 = select i1 %1082, float %1072, float %1069\l  %1084 = select i1 %1079, float %1074, float %1083\l  %1085 = fmul float %1076, %1084\l  %1086 = select i1 %1075, float %1068, float %1085\l  %1087 = fmul contract float %1086, 2.000000e+00\l  %1088 = fsub contract float %1062, %909\l  %1089 = tail call float @llvm.fabs.f32(float %1088)\l  %1090 = fcmp contract ogt float %1089, 0x3EB0C6F7A0000000\l  br i1 %1090, label %1091, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c1a010:s0 -> Node0x4c21ef0;
	Node0x4c1a010:s1 -> Node0x4bf8e70;
	Node0x4c21ef0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#eed0c070",label="{%1091:\l1091:                                             \l  br i1 %13, label %1210, label %1092\l|{<s0>T|<s1>F}}"];
	Node0x4c21ef0:s0 -> Node0x4c21ff0;
	Node0x4c21ef0:s1 -> Node0x4c22040;
	Node0x4c22040 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%1092:\l1092:                                             \l  %1093 = fadd contract float %1062, %1087\l  %1094 = fsub contract float %1062, %1087\l  %1095 = add i32 %2, -1\l  %1096 = and i32 %2, 3\l  %1097 = icmp ult i32 %1095, 3\l  br i1 %1097, label %1176, label %1098\l|{<s0>T|<s1>F}}"];
	Node0x4c22040:s0 -> Node0x4c22410;
	Node0x4c22040:s1 -> Node0x4c22460;
	Node0x4c22460 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e0dbd870",label="{%1098:\l1098:                                             \l  %1099 = and i32 %2, -4\l  br label %1100\l}"];
	Node0x4c22460 -> Node0x4c225f0;
	Node0x4c225f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%1100:\l1100:                                             \l  %1101 = phi i32 [ 0, %1098 ], [ %1172, %1100 ]\l  %1102 = phi i32 [ 0, %1098 ], [ %1173, %1100 ]\l  %1103 = phi float [ 0.000000e+00, %1098 ], [ %1170, %1100 ]\l  %1104 = phi float [ 0.000000e+00, %1098 ], [ %1168, %1100 ]\l  %1105 = phi i32 [ 0, %1098 ], [ %1174, %1100 ]\l  %1106 = mul nsw i32 %1102, %1\l  %1107 = add nsw i32 %1106, %12\l  %1108 = sext i32 %1107 to i64\l  %1109 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1108\l  %1110 = load i16, i16 addrspace(1)* %1109, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1111 = uitofp i16 %1110 to float\l  %1112 = fcmp contract ogt float %1093, %1111\l  %1113 = fcmp contract olt float %1094, %1111\l  %1114 = and i1 %1112, %1113\l  %1115 = fmul contract float %1111, %1111\l  %1116 = select i1 %1114, float %1111, float -0.000000e+00\l  %1117 = fadd contract float %1104, %1116\l  %1118 = select i1 %1114, float %1115, float -0.000000e+00\l  %1119 = fadd contract float %1103, %1118\l  %1120 = zext i1 %1114 to i32\l  %1121 = add nuw nsw i32 %1101, %1120\l  %1122 = or i32 %1102, 1\l  %1123 = mul nsw i32 %1122, %1\l  %1124 = add nsw i32 %1123, %12\l  %1125 = sext i32 %1124 to i64\l  %1126 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1125\l  %1127 = load i16, i16 addrspace(1)* %1126, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1128 = uitofp i16 %1127 to float\l  %1129 = fcmp contract ogt float %1093, %1128\l  %1130 = fcmp contract olt float %1094, %1128\l  %1131 = and i1 %1129, %1130\l  %1132 = fmul contract float %1128, %1128\l  %1133 = select i1 %1131, float %1128, float -0.000000e+00\l  %1134 = fadd contract float %1117, %1133\l  %1135 = select i1 %1131, float %1132, float -0.000000e+00\l  %1136 = fadd contract float %1119, %1135\l  %1137 = zext i1 %1131 to i32\l  %1138 = add nuw nsw i32 %1121, %1137\l  %1139 = or i32 %1102, 2\l  %1140 = mul nsw i32 %1139, %1\l  %1141 = add nsw i32 %1140, %12\l  %1142 = sext i32 %1141 to i64\l  %1143 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1142\l  %1144 = load i16, i16 addrspace(1)* %1143, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1145 = uitofp i16 %1144 to float\l  %1146 = fcmp contract ogt float %1093, %1145\l  %1147 = fcmp contract olt float %1094, %1145\l  %1148 = and i1 %1146, %1147\l  %1149 = fmul contract float %1145, %1145\l  %1150 = select i1 %1148, float %1145, float -0.000000e+00\l  %1151 = fadd contract float %1134, %1150\l  %1152 = select i1 %1148, float %1149, float -0.000000e+00\l  %1153 = fadd contract float %1136, %1152\l  %1154 = zext i1 %1148 to i32\l  %1155 = add nuw nsw i32 %1138, %1154\l  %1156 = or i32 %1102, 3\l  %1157 = mul nsw i32 %1156, %1\l  %1158 = add nsw i32 %1157, %12\l  %1159 = sext i32 %1158 to i64\l  %1160 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1159\l  %1161 = load i16, i16 addrspace(1)* %1160, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1162 = uitofp i16 %1161 to float\l  %1163 = fcmp contract ogt float %1093, %1162\l  %1164 = fcmp contract olt float %1094, %1162\l  %1165 = and i1 %1163, %1164\l  %1166 = fmul contract float %1162, %1162\l  %1167 = select i1 %1165, float %1162, float -0.000000e+00\l  %1168 = fadd contract float %1151, %1167\l  %1169 = select i1 %1165, float %1166, float -0.000000e+00\l  %1170 = fadd contract float %1153, %1169\l  %1171 = zext i1 %1165 to i32\l  %1172 = add nuw nsw i32 %1155, %1171\l  %1173 = add nuw nsw i32 %1102, 4\l  %1174 = add i32 %1105, 4\l  %1175 = icmp eq i32 %1174, %1099\l  br i1 %1175, label %1176, label %1100, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c225f0:s0 -> Node0x4c22410;
	Node0x4c225f0:s1 -> Node0x4c225f0;
	Node0x4c22410 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%1176:\l1176:                                             \l  %1177 = phi float [ undef, %1092 ], [ %1168, %1100 ]\l  %1178 = phi float [ undef, %1092 ], [ %1170, %1100 ]\l  %1179 = phi i32 [ undef, %1092 ], [ %1172, %1100 ]\l  %1180 = phi i32 [ 0, %1092 ], [ %1172, %1100 ]\l  %1181 = phi i32 [ 0, %1092 ], [ %1173, %1100 ]\l  %1182 = phi float [ 0.000000e+00, %1092 ], [ %1170, %1100 ]\l  %1183 = phi float [ 0.000000e+00, %1092 ], [ %1168, %1100 ]\l  %1184 = icmp eq i32 %1096, 0\l  br i1 %1184, label %1210, label %1185\l|{<s0>T|<s1>F}}"];
	Node0x4c22410:s0 -> Node0x4c21ff0;
	Node0x4c22410:s1 -> Node0x4c258f0;
	Node0x4c258f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7af9170",label="{%1185:\l1185:                                             \l  %1186 = phi i32 [ %1206, %1185 ], [ %1180, %1176 ]\l  %1187 = phi i32 [ %1207, %1185 ], [ %1181, %1176 ]\l  %1188 = phi float [ %1204, %1185 ], [ %1182, %1176 ]\l  %1189 = phi float [ %1202, %1185 ], [ %1183, %1176 ]\l  %1190 = phi i32 [ %1208, %1185 ], [ 0, %1176 ]\l  %1191 = mul nsw i32 %1187, %1\l  %1192 = add nsw i32 %1191, %12\l  %1193 = sext i32 %1192 to i64\l  %1194 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1193\l  %1195 = load i16, i16 addrspace(1)* %1194, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1196 = uitofp i16 %1195 to float\l  %1197 = fcmp contract ogt float %1093, %1196\l  %1198 = fcmp contract olt float %1094, %1196\l  %1199 = and i1 %1197, %1198\l  %1200 = fmul contract float %1196, %1196\l  %1201 = select i1 %1199, float %1196, float -0.000000e+00\l  %1202 = fadd contract float %1189, %1201\l  %1203 = select i1 %1199, float %1200, float -0.000000e+00\l  %1204 = fadd contract float %1188, %1203\l  %1205 = zext i1 %1199 to i32\l  %1206 = add nuw nsw i32 %1186, %1205\l  %1207 = add nuw nsw i32 %1187, 1\l  %1208 = add i32 %1190, 1\l  %1209 = icmp eq i32 %1208, %1096\l  br i1 %1209, label %1210, label %1185, !llvm.loop !22\l|{<s0>T|<s1>F}}"];
	Node0x4c258f0:s0 -> Node0x4c21ff0;
	Node0x4c258f0:s1 -> Node0x4c258f0;
	Node0x4c21ff0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#eed0c070",label="{%1210:\l1210:                                             \l  %1211 = phi float [ 0.000000e+00, %1091 ], [ %1177, %1176 ], [ %1202, %1185 ]\l  %1212 = phi float [ 0.000000e+00, %1091 ], [ %1178, %1176 ], [ %1204, %1185 ]\l  %1213 = phi i32 [ 0, %1091 ], [ %1179, %1176 ], [ %1206, %1185 ]\l  %1214 = sitofp i32 %1213 to float\l  %1215 = fdiv contract float %1211, %1214\l  %1216 = fdiv contract float %1212, %1214\l  %1217 = fmul contract float %1215, %1215\l  %1218 = fsub contract float %1216, %1217\l  %1219 = fcmp olt float %1218, 0x39F0000000000000\l  %1220 = select i1 %1219, float 0x41F0000000000000, float 1.000000e+00\l  %1221 = fmul float %1218, %1220\l  %1222 = tail call float @llvm.sqrt.f32(float %1221)\l  %1223 = bitcast float %1222 to i32\l  %1224 = add nsw i32 %1223, -1\l  %1225 = bitcast i32 %1224 to float\l  %1226 = add nsw i32 %1223, 1\l  %1227 = bitcast i32 %1226 to float\l  %1228 = tail call i1 @llvm.amdgcn.class.f32(float %1221, i32 608)\l  %1229 = select i1 %1219, float 0x3EF0000000000000, float 1.000000e+00\l  %1230 = fneg float %1227\l  %1231 = tail call float @llvm.fma.f32(float %1230, float %1222, float %1221)\l  %1232 = fcmp ogt float %1231, 0.000000e+00\l  %1233 = fneg float %1225\l  %1234 = tail call float @llvm.fma.f32(float %1233, float %1222, float %1221)\l  %1235 = fcmp ole float %1234, 0.000000e+00\l  %1236 = select i1 %1235, float %1225, float %1222\l  %1237 = select i1 %1232, float %1227, float %1236\l  %1238 = fmul float %1229, %1237\l  %1239 = select i1 %1228, float %1221, float %1238\l  %1240 = fmul contract float %1239, 2.000000e+00\l  %1241 = fsub contract float %1215, %1062\l  %1242 = tail call float @llvm.fabs.f32(float %1241)\l  %1243 = fcmp contract ogt float %1242, 0x3EB0C6F7A0000000\l  br i1 %1243, label %1244, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c21ff0:s0 -> Node0x4c27ec0;
	Node0x4c21ff0:s1 -> Node0x4bf8e70;
	Node0x4c27ec0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8d6cc70",label="{%1244:\l1244:                                             \l  br i1 %13, label %1363, label %1245\l|{<s0>T|<s1>F}}"];
	Node0x4c27ec0:s0 -> Node0x4c27fc0;
	Node0x4c27ec0:s1 -> Node0x4c28010;
	Node0x4c28010 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e0dbd870",label="{%1245:\l1245:                                             \l  %1246 = fadd contract float %1215, %1240\l  %1247 = fsub contract float %1215, %1240\l  %1248 = add i32 %2, -1\l  %1249 = and i32 %2, 3\l  %1250 = icmp ult i32 %1248, 3\l  br i1 %1250, label %1329, label %1251\l|{<s0>T|<s1>F}}"];
	Node0x4c28010:s0 -> Node0x4c283e0;
	Node0x4c28010:s1 -> Node0x4c28430;
	Node0x4c28430 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%1251:\l1251:                                             \l  %1252 = and i32 %2, -4\l  br label %1253\l}"];
	Node0x4c28430 -> Node0x4c285c0;
	Node0x4c285c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%1253:\l1253:                                             \l  %1254 = phi i32 [ 0, %1251 ], [ %1325, %1253 ]\l  %1255 = phi i32 [ 0, %1251 ], [ %1326, %1253 ]\l  %1256 = phi float [ 0.000000e+00, %1251 ], [ %1323, %1253 ]\l  %1257 = phi float [ 0.000000e+00, %1251 ], [ %1321, %1253 ]\l  %1258 = phi i32 [ 0, %1251 ], [ %1327, %1253 ]\l  %1259 = mul nsw i32 %1255, %1\l  %1260 = add nsw i32 %1259, %12\l  %1261 = sext i32 %1260 to i64\l  %1262 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1261\l  %1263 = load i16, i16 addrspace(1)* %1262, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1264 = uitofp i16 %1263 to float\l  %1265 = fcmp contract ogt float %1246, %1264\l  %1266 = fcmp contract olt float %1247, %1264\l  %1267 = and i1 %1265, %1266\l  %1268 = fmul contract float %1264, %1264\l  %1269 = select i1 %1267, float %1264, float -0.000000e+00\l  %1270 = fadd contract float %1257, %1269\l  %1271 = select i1 %1267, float %1268, float -0.000000e+00\l  %1272 = fadd contract float %1256, %1271\l  %1273 = zext i1 %1267 to i32\l  %1274 = add nuw nsw i32 %1254, %1273\l  %1275 = or i32 %1255, 1\l  %1276 = mul nsw i32 %1275, %1\l  %1277 = add nsw i32 %1276, %12\l  %1278 = sext i32 %1277 to i64\l  %1279 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1278\l  %1280 = load i16, i16 addrspace(1)* %1279, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1281 = uitofp i16 %1280 to float\l  %1282 = fcmp contract ogt float %1246, %1281\l  %1283 = fcmp contract olt float %1247, %1281\l  %1284 = and i1 %1282, %1283\l  %1285 = fmul contract float %1281, %1281\l  %1286 = select i1 %1284, float %1281, float -0.000000e+00\l  %1287 = fadd contract float %1270, %1286\l  %1288 = select i1 %1284, float %1285, float -0.000000e+00\l  %1289 = fadd contract float %1272, %1288\l  %1290 = zext i1 %1284 to i32\l  %1291 = add nuw nsw i32 %1274, %1290\l  %1292 = or i32 %1255, 2\l  %1293 = mul nsw i32 %1292, %1\l  %1294 = add nsw i32 %1293, %12\l  %1295 = sext i32 %1294 to i64\l  %1296 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1295\l  %1297 = load i16, i16 addrspace(1)* %1296, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1298 = uitofp i16 %1297 to float\l  %1299 = fcmp contract ogt float %1246, %1298\l  %1300 = fcmp contract olt float %1247, %1298\l  %1301 = and i1 %1299, %1300\l  %1302 = fmul contract float %1298, %1298\l  %1303 = select i1 %1301, float %1298, float -0.000000e+00\l  %1304 = fadd contract float %1287, %1303\l  %1305 = select i1 %1301, float %1302, float -0.000000e+00\l  %1306 = fadd contract float %1289, %1305\l  %1307 = zext i1 %1301 to i32\l  %1308 = add nuw nsw i32 %1291, %1307\l  %1309 = or i32 %1255, 3\l  %1310 = mul nsw i32 %1309, %1\l  %1311 = add nsw i32 %1310, %12\l  %1312 = sext i32 %1311 to i64\l  %1313 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1312\l  %1314 = load i16, i16 addrspace(1)* %1313, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1315 = uitofp i16 %1314 to float\l  %1316 = fcmp contract ogt float %1246, %1315\l  %1317 = fcmp contract olt float %1247, %1315\l  %1318 = and i1 %1316, %1317\l  %1319 = fmul contract float %1315, %1315\l  %1320 = select i1 %1318, float %1315, float -0.000000e+00\l  %1321 = fadd contract float %1304, %1320\l  %1322 = select i1 %1318, float %1319, float -0.000000e+00\l  %1323 = fadd contract float %1306, %1322\l  %1324 = zext i1 %1318 to i32\l  %1325 = add nuw nsw i32 %1308, %1324\l  %1326 = add nuw nsw i32 %1255, 4\l  %1327 = add i32 %1258, 4\l  %1328 = icmp eq i32 %1327, %1252\l  br i1 %1328, label %1329, label %1253, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c285c0:s0 -> Node0x4c283e0;
	Node0x4c285c0:s1 -> Node0x4c285c0;
	Node0x4c283e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e0dbd870",label="{%1329:\l1329:                                             \l  %1330 = phi float [ undef, %1245 ], [ %1321, %1253 ]\l  %1331 = phi float [ undef, %1245 ], [ %1323, %1253 ]\l  %1332 = phi i32 [ undef, %1245 ], [ %1325, %1253 ]\l  %1333 = phi i32 [ 0, %1245 ], [ %1325, %1253 ]\l  %1334 = phi i32 [ 0, %1245 ], [ %1326, %1253 ]\l  %1335 = phi float [ 0.000000e+00, %1245 ], [ %1323, %1253 ]\l  %1336 = phi float [ 0.000000e+00, %1245 ], [ %1321, %1253 ]\l  %1337 = icmp eq i32 %1249, 0\l  br i1 %1337, label %1363, label %1338\l|{<s0>T|<s1>F}}"];
	Node0x4c283e0:s0 -> Node0x4c27fc0;
	Node0x4c283e0:s1 -> Node0x4c2b8a0;
	Node0x4c2b8a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b99e70",label="{%1338:\l1338:                                             \l  %1339 = phi i32 [ %1359, %1338 ], [ %1333, %1329 ]\l  %1340 = phi i32 [ %1360, %1338 ], [ %1334, %1329 ]\l  %1341 = phi float [ %1357, %1338 ], [ %1335, %1329 ]\l  %1342 = phi float [ %1355, %1338 ], [ %1336, %1329 ]\l  %1343 = phi i32 [ %1361, %1338 ], [ 0, %1329 ]\l  %1344 = mul nsw i32 %1340, %1\l  %1345 = add nsw i32 %1344, %12\l  %1346 = sext i32 %1345 to i64\l  %1347 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1346\l  %1348 = load i16, i16 addrspace(1)* %1347, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1349 = uitofp i16 %1348 to float\l  %1350 = fcmp contract ogt float %1246, %1349\l  %1351 = fcmp contract olt float %1247, %1349\l  %1352 = and i1 %1350, %1351\l  %1353 = fmul contract float %1349, %1349\l  %1354 = select i1 %1352, float %1349, float -0.000000e+00\l  %1355 = fadd contract float %1342, %1354\l  %1356 = select i1 %1352, float %1353, float -0.000000e+00\l  %1357 = fadd contract float %1341, %1356\l  %1358 = zext i1 %1352 to i32\l  %1359 = add nuw nsw i32 %1339, %1358\l  %1360 = add nuw nsw i32 %1340, 1\l  %1361 = add i32 %1343, 1\l  %1362 = icmp eq i32 %1361, %1249\l  br i1 %1362, label %1363, label %1338, !llvm.loop !23\l|{<s0>T|<s1>F}}"];
	Node0x4c2b8a0:s0 -> Node0x4c27fc0;
	Node0x4c2b8a0:s1 -> Node0x4c2b8a0;
	Node0x4c27fc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8d6cc70",label="{%1363:\l1363:                                             \l  %1364 = phi float [ 0.000000e+00, %1244 ], [ %1330, %1329 ], [ %1355, %1338 ]\l  %1365 = phi float [ 0.000000e+00, %1244 ], [ %1331, %1329 ], [ %1357, %1338 ]\l  %1366 = phi i32 [ 0, %1244 ], [ %1332, %1329 ], [ %1359, %1338 ]\l  %1367 = sitofp i32 %1366 to float\l  %1368 = fdiv contract float %1364, %1367\l  %1369 = fdiv contract float %1365, %1367\l  %1370 = fmul contract float %1368, %1368\l  %1371 = fsub contract float %1369, %1370\l  %1372 = fcmp olt float %1371, 0x39F0000000000000\l  %1373 = select i1 %1372, float 0x41F0000000000000, float 1.000000e+00\l  %1374 = fmul float %1371, %1373\l  %1375 = tail call float @llvm.sqrt.f32(float %1374)\l  %1376 = bitcast float %1375 to i32\l  %1377 = add nsw i32 %1376, -1\l  %1378 = bitcast i32 %1377 to float\l  %1379 = add nsw i32 %1376, 1\l  %1380 = bitcast i32 %1379 to float\l  %1381 = tail call i1 @llvm.amdgcn.class.f32(float %1374, i32 608)\l  %1382 = select i1 %1372, float 0x3EF0000000000000, float 1.000000e+00\l  %1383 = fneg float %1380\l  %1384 = tail call float @llvm.fma.f32(float %1383, float %1375, float %1374)\l  %1385 = fcmp ogt float %1384, 0.000000e+00\l  %1386 = fneg float %1378\l  %1387 = tail call float @llvm.fma.f32(float %1386, float %1375, float %1374)\l  %1388 = fcmp ole float %1387, 0.000000e+00\l  %1389 = select i1 %1388, float %1378, float %1375\l  %1390 = select i1 %1385, float %1380, float %1389\l  %1391 = fmul float %1382, %1390\l  %1392 = select i1 %1381, float %1374, float %1391\l  %1393 = fmul contract float %1392, 2.000000e+00\l  %1394 = fsub contract float %1368, %1215\l  %1395 = tail call float @llvm.fabs.f32(float %1394)\l  %1396 = fcmp contract ogt float %1395, 0x3EB0C6F7A0000000\l  br i1 %1396, label %1397, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c27fc0:s0 -> Node0x4c2de70;
	Node0x4c27fc0:s1 -> Node0x4bf8e70;
	Node0x4c2de70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%1397:\l1397:                                             \l  br i1 %13, label %1516, label %1398\l|{<s0>T|<s1>F}}"];
	Node0x4c2de70:s0 -> Node0x4c2df70;
	Node0x4c2de70:s1 -> Node0x4c2dfc0;
	Node0x4c2dfc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%1398:\l1398:                                             \l  %1399 = fadd contract float %1368, %1393\l  %1400 = fsub contract float %1368, %1393\l  %1401 = add i32 %2, -1\l  %1402 = and i32 %2, 3\l  %1403 = icmp ult i32 %1401, 3\l  br i1 %1403, label %1482, label %1404\l|{<s0>T|<s1>F}}"];
	Node0x4c2dfc0:s0 -> Node0x4c2e390;
	Node0x4c2dfc0:s1 -> Node0x4c2e3e0;
	Node0x4c2e3e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%1404:\l1404:                                             \l  %1405 = and i32 %2, -4\l  br label %1406\l}"];
	Node0x4c2e3e0 -> Node0x4c2e570;
	Node0x4c2e570 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f3c7b170",label="{%1406:\l1406:                                             \l  %1407 = phi i32 [ 0, %1404 ], [ %1478, %1406 ]\l  %1408 = phi i32 [ 0, %1404 ], [ %1479, %1406 ]\l  %1409 = phi float [ 0.000000e+00, %1404 ], [ %1476, %1406 ]\l  %1410 = phi float [ 0.000000e+00, %1404 ], [ %1474, %1406 ]\l  %1411 = phi i32 [ 0, %1404 ], [ %1480, %1406 ]\l  %1412 = mul nsw i32 %1408, %1\l  %1413 = add nsw i32 %1412, %12\l  %1414 = sext i32 %1413 to i64\l  %1415 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1414\l  %1416 = load i16, i16 addrspace(1)* %1415, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1417 = uitofp i16 %1416 to float\l  %1418 = fcmp contract ogt float %1399, %1417\l  %1419 = fcmp contract olt float %1400, %1417\l  %1420 = and i1 %1418, %1419\l  %1421 = fmul contract float %1417, %1417\l  %1422 = select i1 %1420, float %1417, float -0.000000e+00\l  %1423 = fadd contract float %1410, %1422\l  %1424 = select i1 %1420, float %1421, float -0.000000e+00\l  %1425 = fadd contract float %1409, %1424\l  %1426 = zext i1 %1420 to i32\l  %1427 = add nuw nsw i32 %1407, %1426\l  %1428 = or i32 %1408, 1\l  %1429 = mul nsw i32 %1428, %1\l  %1430 = add nsw i32 %1429, %12\l  %1431 = sext i32 %1430 to i64\l  %1432 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1431\l  %1433 = load i16, i16 addrspace(1)* %1432, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1434 = uitofp i16 %1433 to float\l  %1435 = fcmp contract ogt float %1399, %1434\l  %1436 = fcmp contract olt float %1400, %1434\l  %1437 = and i1 %1435, %1436\l  %1438 = fmul contract float %1434, %1434\l  %1439 = select i1 %1437, float %1434, float -0.000000e+00\l  %1440 = fadd contract float %1423, %1439\l  %1441 = select i1 %1437, float %1438, float -0.000000e+00\l  %1442 = fadd contract float %1425, %1441\l  %1443 = zext i1 %1437 to i32\l  %1444 = add nuw nsw i32 %1427, %1443\l  %1445 = or i32 %1408, 2\l  %1446 = mul nsw i32 %1445, %1\l  %1447 = add nsw i32 %1446, %12\l  %1448 = sext i32 %1447 to i64\l  %1449 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1448\l  %1450 = load i16, i16 addrspace(1)* %1449, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1451 = uitofp i16 %1450 to float\l  %1452 = fcmp contract ogt float %1399, %1451\l  %1453 = fcmp contract olt float %1400, %1451\l  %1454 = and i1 %1452, %1453\l  %1455 = fmul contract float %1451, %1451\l  %1456 = select i1 %1454, float %1451, float -0.000000e+00\l  %1457 = fadd contract float %1440, %1456\l  %1458 = select i1 %1454, float %1455, float -0.000000e+00\l  %1459 = fadd contract float %1442, %1458\l  %1460 = zext i1 %1454 to i32\l  %1461 = add nuw nsw i32 %1444, %1460\l  %1462 = or i32 %1408, 3\l  %1463 = mul nsw i32 %1462, %1\l  %1464 = add nsw i32 %1463, %12\l  %1465 = sext i32 %1464 to i64\l  %1466 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1465\l  %1467 = load i16, i16 addrspace(1)* %1466, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1468 = uitofp i16 %1467 to float\l  %1469 = fcmp contract ogt float %1399, %1468\l  %1470 = fcmp contract olt float %1400, %1468\l  %1471 = and i1 %1469, %1470\l  %1472 = fmul contract float %1468, %1468\l  %1473 = select i1 %1471, float %1468, float -0.000000e+00\l  %1474 = fadd contract float %1457, %1473\l  %1475 = select i1 %1471, float %1472, float -0.000000e+00\l  %1476 = fadd contract float %1459, %1475\l  %1477 = zext i1 %1471 to i32\l  %1478 = add nuw nsw i32 %1461, %1477\l  %1479 = add nuw nsw i32 %1408, 4\l  %1480 = add i32 %1411, 4\l  %1481 = icmp eq i32 %1480, %1405\l  br i1 %1481, label %1482, label %1406, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c2e570:s0 -> Node0x4c2e390;
	Node0x4c2e570:s1 -> Node0x4c2e570;
	Node0x4c2e390 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%1482:\l1482:                                             \l  %1483 = phi float [ undef, %1398 ], [ %1474, %1406 ]\l  %1484 = phi float [ undef, %1398 ], [ %1476, %1406 ]\l  %1485 = phi i32 [ undef, %1398 ], [ %1478, %1406 ]\l  %1486 = phi i32 [ 0, %1398 ], [ %1478, %1406 ]\l  %1487 = phi i32 [ 0, %1398 ], [ %1479, %1406 ]\l  %1488 = phi float [ 0.000000e+00, %1398 ], [ %1476, %1406 ]\l  %1489 = phi float [ 0.000000e+00, %1398 ], [ %1474, %1406 ]\l  %1490 = icmp eq i32 %1402, 0\l  br i1 %1490, label %1516, label %1491\l|{<s0>T|<s1>F}}"];
	Node0x4c2e390:s0 -> Node0x4c2df70;
	Node0x4c2e390:s1 -> Node0x4c324b0;
	Node0x4c324b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f5c1a970",label="{%1491:\l1491:                                             \l  %1492 = phi i32 [ %1512, %1491 ], [ %1486, %1482 ]\l  %1493 = phi i32 [ %1513, %1491 ], [ %1487, %1482 ]\l  %1494 = phi float [ %1510, %1491 ], [ %1488, %1482 ]\l  %1495 = phi float [ %1508, %1491 ], [ %1489, %1482 ]\l  %1496 = phi i32 [ %1514, %1491 ], [ 0, %1482 ]\l  %1497 = mul nsw i32 %1493, %1\l  %1498 = add nsw i32 %1497, %12\l  %1499 = sext i32 %1498 to i64\l  %1500 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1499\l  %1501 = load i16, i16 addrspace(1)* %1500, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1502 = uitofp i16 %1501 to float\l  %1503 = fcmp contract ogt float %1399, %1502\l  %1504 = fcmp contract olt float %1400, %1502\l  %1505 = and i1 %1503, %1504\l  %1506 = fmul contract float %1502, %1502\l  %1507 = select i1 %1505, float %1502, float -0.000000e+00\l  %1508 = fadd contract float %1495, %1507\l  %1509 = select i1 %1505, float %1506, float -0.000000e+00\l  %1510 = fadd contract float %1494, %1509\l  %1511 = zext i1 %1505 to i32\l  %1512 = add nuw nsw i32 %1492, %1511\l  %1513 = add nuw nsw i32 %1493, 1\l  %1514 = add i32 %1496, 1\l  %1515 = icmp eq i32 %1514, %1402\l  br i1 %1515, label %1516, label %1491, !llvm.loop !24\l|{<s0>T|<s1>F}}"];
	Node0x4c324b0:s0 -> Node0x4c2df70;
	Node0x4c324b0:s1 -> Node0x4c324b0;
	Node0x4c2df70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%1516:\l1516:                                             \l  %1517 = phi float [ 0.000000e+00, %1397 ], [ %1483, %1482 ], [ %1508, %1491 ]\l  %1518 = phi float [ 0.000000e+00, %1397 ], [ %1484, %1482 ], [ %1510, %1491 ]\l  %1519 = phi i32 [ 0, %1397 ], [ %1485, %1482 ], [ %1512, %1491 ]\l  %1520 = sitofp i32 %1519 to float\l  %1521 = fdiv contract float %1517, %1520\l  %1522 = fdiv contract float %1518, %1520\l  %1523 = fmul contract float %1521, %1521\l  %1524 = fsub contract float %1522, %1523\l  %1525 = fcmp olt float %1524, 0x39F0000000000000\l  %1526 = select i1 %1525, float 0x41F0000000000000, float 1.000000e+00\l  %1527 = fmul float %1524, %1526\l  %1528 = tail call float @llvm.sqrt.f32(float %1527)\l  %1529 = bitcast float %1528 to i32\l  %1530 = add nsw i32 %1529, -1\l  %1531 = bitcast i32 %1530 to float\l  %1532 = add nsw i32 %1529, 1\l  %1533 = bitcast i32 %1532 to float\l  %1534 = tail call i1 @llvm.amdgcn.class.f32(float %1527, i32 608)\l  %1535 = select i1 %1525, float 0x3EF0000000000000, float 1.000000e+00\l  %1536 = fneg float %1533\l  %1537 = tail call float @llvm.fma.f32(float %1536, float %1528, float %1527)\l  %1538 = fcmp ogt float %1537, 0.000000e+00\l  %1539 = fneg float %1531\l  %1540 = tail call float @llvm.fma.f32(float %1539, float %1528, float %1527)\l  %1541 = fcmp ole float %1540, 0.000000e+00\l  %1542 = select i1 %1541, float %1531, float %1528\l  %1543 = select i1 %1538, float %1533, float %1542\l  %1544 = fmul float %1535, %1543\l  %1545 = select i1 %1534, float %1527, float %1544\l  %1546 = fmul contract float %1545, 2.000000e+00\l  %1547 = fsub contract float %1521, %1368\l  %1548 = tail call float @llvm.fabs.f32(float %1547)\l  %1549 = fcmp contract ogt float %1548, 0x3EB0C6F7A0000000\l  br i1 %1549, label %1550, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c2df70:s0 -> Node0x4c34a80;
	Node0x4c2df70:s1 -> Node0x4bf8e70;
	Node0x4c34a80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d6dce470",label="{%1550:\l1550:                                             \l  br i1 %13, label %1669, label %1551\l|{<s0>T|<s1>F}}"];
	Node0x4c34a80:s0 -> Node0x4c34b80;
	Node0x4c34a80:s1 -> Node0x4c34bd0;
	Node0x4c34bd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%1551:\l1551:                                             \l  %1552 = fadd contract float %1521, %1546\l  %1553 = fsub contract float %1521, %1546\l  %1554 = add i32 %2, -1\l  %1555 = and i32 %2, 3\l  %1556 = icmp ult i32 %1554, 3\l  br i1 %1556, label %1635, label %1557\l|{<s0>T|<s1>F}}"];
	Node0x4c34bd0:s0 -> Node0x4c34fa0;
	Node0x4c34bd0:s1 -> Node0x4c34ff0;
	Node0x4c34ff0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5d6f270",label="{%1557:\l1557:                                             \l  %1558 = and i32 %2, -4\l  br label %1559\l}"];
	Node0x4c34ff0 -> Node0x4c35180;
	Node0x4c35180 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#efcebd70",label="{%1559:\l1559:                                             \l  %1560 = phi i32 [ 0, %1557 ], [ %1631, %1559 ]\l  %1561 = phi i32 [ 0, %1557 ], [ %1632, %1559 ]\l  %1562 = phi float [ 0.000000e+00, %1557 ], [ %1629, %1559 ]\l  %1563 = phi float [ 0.000000e+00, %1557 ], [ %1627, %1559 ]\l  %1564 = phi i32 [ 0, %1557 ], [ %1633, %1559 ]\l  %1565 = mul nsw i32 %1561, %1\l  %1566 = add nsw i32 %1565, %12\l  %1567 = sext i32 %1566 to i64\l  %1568 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1567\l  %1569 = load i16, i16 addrspace(1)* %1568, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1570 = uitofp i16 %1569 to float\l  %1571 = fcmp contract ogt float %1552, %1570\l  %1572 = fcmp contract olt float %1553, %1570\l  %1573 = and i1 %1571, %1572\l  %1574 = fmul contract float %1570, %1570\l  %1575 = select i1 %1573, float %1570, float -0.000000e+00\l  %1576 = fadd contract float %1563, %1575\l  %1577 = select i1 %1573, float %1574, float -0.000000e+00\l  %1578 = fadd contract float %1562, %1577\l  %1579 = zext i1 %1573 to i32\l  %1580 = add nuw nsw i32 %1560, %1579\l  %1581 = or i32 %1561, 1\l  %1582 = mul nsw i32 %1581, %1\l  %1583 = add nsw i32 %1582, %12\l  %1584 = sext i32 %1583 to i64\l  %1585 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1584\l  %1586 = load i16, i16 addrspace(1)* %1585, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1587 = uitofp i16 %1586 to float\l  %1588 = fcmp contract ogt float %1552, %1587\l  %1589 = fcmp contract olt float %1553, %1587\l  %1590 = and i1 %1588, %1589\l  %1591 = fmul contract float %1587, %1587\l  %1592 = select i1 %1590, float %1587, float -0.000000e+00\l  %1593 = fadd contract float %1576, %1592\l  %1594 = select i1 %1590, float %1591, float -0.000000e+00\l  %1595 = fadd contract float %1578, %1594\l  %1596 = zext i1 %1590 to i32\l  %1597 = add nuw nsw i32 %1580, %1596\l  %1598 = or i32 %1561, 2\l  %1599 = mul nsw i32 %1598, %1\l  %1600 = add nsw i32 %1599, %12\l  %1601 = sext i32 %1600 to i64\l  %1602 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1601\l  %1603 = load i16, i16 addrspace(1)* %1602, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1604 = uitofp i16 %1603 to float\l  %1605 = fcmp contract ogt float %1552, %1604\l  %1606 = fcmp contract olt float %1553, %1604\l  %1607 = and i1 %1605, %1606\l  %1608 = fmul contract float %1604, %1604\l  %1609 = select i1 %1607, float %1604, float -0.000000e+00\l  %1610 = fadd contract float %1593, %1609\l  %1611 = select i1 %1607, float %1608, float -0.000000e+00\l  %1612 = fadd contract float %1595, %1611\l  %1613 = zext i1 %1607 to i32\l  %1614 = add nuw nsw i32 %1597, %1613\l  %1615 = or i32 %1561, 3\l  %1616 = mul nsw i32 %1615, %1\l  %1617 = add nsw i32 %1616, %12\l  %1618 = sext i32 %1617 to i64\l  %1619 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1618\l  %1620 = load i16, i16 addrspace(1)* %1619, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1621 = uitofp i16 %1620 to float\l  %1622 = fcmp contract ogt float %1552, %1621\l  %1623 = fcmp contract olt float %1553, %1621\l  %1624 = and i1 %1622, %1623\l  %1625 = fmul contract float %1621, %1621\l  %1626 = select i1 %1624, float %1621, float -0.000000e+00\l  %1627 = fadd contract float %1610, %1626\l  %1628 = select i1 %1624, float %1625, float -0.000000e+00\l  %1629 = fadd contract float %1612, %1628\l  %1630 = zext i1 %1624 to i32\l  %1631 = add nuw nsw i32 %1614, %1630\l  %1632 = add nuw nsw i32 %1561, 4\l  %1633 = add i32 %1564, 4\l  %1634 = icmp eq i32 %1633, %1558\l  br i1 %1634, label %1635, label %1559, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c35180:s0 -> Node0x4c34fa0;
	Node0x4c35180:s1 -> Node0x4c35180;
	Node0x4c34fa0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%1635:\l1635:                                             \l  %1636 = phi float [ undef, %1551 ], [ %1627, %1559 ]\l  %1637 = phi float [ undef, %1551 ], [ %1629, %1559 ]\l  %1638 = phi i32 [ undef, %1551 ], [ %1631, %1559 ]\l  %1639 = phi i32 [ 0, %1551 ], [ %1631, %1559 ]\l  %1640 = phi i32 [ 0, %1551 ], [ %1632, %1559 ]\l  %1641 = phi float [ 0.000000e+00, %1551 ], [ %1629, %1559 ]\l  %1642 = phi float [ 0.000000e+00, %1551 ], [ %1627, %1559 ]\l  %1643 = icmp eq i32 %1555, 0\l  br i1 %1643, label %1669, label %1644\l|{<s0>T|<s1>F}}"];
	Node0x4c34fa0:s0 -> Node0x4c34b80;
	Node0x4c34fa0:s1 -> Node0x4c38460;
	Node0x4c38460 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f1ccb870",label="{%1644:\l1644:                                             \l  %1645 = phi i32 [ %1665, %1644 ], [ %1639, %1635 ]\l  %1646 = phi i32 [ %1666, %1644 ], [ %1640, %1635 ]\l  %1647 = phi float [ %1663, %1644 ], [ %1641, %1635 ]\l  %1648 = phi float [ %1661, %1644 ], [ %1642, %1635 ]\l  %1649 = phi i32 [ %1667, %1644 ], [ 0, %1635 ]\l  %1650 = mul nsw i32 %1646, %1\l  %1651 = add nsw i32 %1650, %12\l  %1652 = sext i32 %1651 to i64\l  %1653 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1652\l  %1654 = load i16, i16 addrspace(1)* %1653, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1655 = uitofp i16 %1654 to float\l  %1656 = fcmp contract ogt float %1552, %1655\l  %1657 = fcmp contract olt float %1553, %1655\l  %1658 = and i1 %1656, %1657\l  %1659 = fmul contract float %1655, %1655\l  %1660 = select i1 %1658, float %1655, float -0.000000e+00\l  %1661 = fadd contract float %1648, %1660\l  %1662 = select i1 %1658, float %1659, float -0.000000e+00\l  %1663 = fadd contract float %1647, %1662\l  %1664 = zext i1 %1658 to i32\l  %1665 = add nuw nsw i32 %1645, %1664\l  %1666 = add nuw nsw i32 %1646, 1\l  %1667 = add i32 %1649, 1\l  %1668 = icmp eq i32 %1667, %1555\l  br i1 %1668, label %1669, label %1644, !llvm.loop !25\l|{<s0>T|<s1>F}}"];
	Node0x4c38460:s0 -> Node0x4c34b80;
	Node0x4c38460:s1 -> Node0x4c38460;
	Node0x4c34b80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d6dce470",label="{%1669:\l1669:                                             \l  %1670 = phi float [ 0.000000e+00, %1550 ], [ %1636, %1635 ], [ %1661, %1644 ]\l  %1671 = phi float [ 0.000000e+00, %1550 ], [ %1637, %1635 ], [ %1663, %1644 ]\l  %1672 = phi i32 [ 0, %1550 ], [ %1638, %1635 ], [ %1665, %1644 ]\l  %1673 = sitofp i32 %1672 to float\l  %1674 = fdiv contract float %1670, %1673\l  %1675 = fdiv contract float %1671, %1673\l  %1676 = fmul contract float %1674, %1674\l  %1677 = fsub contract float %1675, %1676\l  %1678 = fcmp olt float %1677, 0x39F0000000000000\l  %1679 = select i1 %1678, float 0x41F0000000000000, float 1.000000e+00\l  %1680 = fmul float %1677, %1679\l  %1681 = tail call float @llvm.sqrt.f32(float %1680)\l  %1682 = bitcast float %1681 to i32\l  %1683 = add nsw i32 %1682, -1\l  %1684 = bitcast i32 %1683 to float\l  %1685 = add nsw i32 %1682, 1\l  %1686 = bitcast i32 %1685 to float\l  %1687 = tail call i1 @llvm.amdgcn.class.f32(float %1680, i32 608)\l  %1688 = select i1 %1678, float 0x3EF0000000000000, float 1.000000e+00\l  %1689 = fneg float %1686\l  %1690 = tail call float @llvm.fma.f32(float %1689, float %1681, float %1680)\l  %1691 = fcmp ogt float %1690, 0.000000e+00\l  %1692 = fneg float %1684\l  %1693 = tail call float @llvm.fma.f32(float %1692, float %1681, float %1680)\l  %1694 = fcmp ole float %1693, 0.000000e+00\l  %1695 = select i1 %1694, float %1684, float %1681\l  %1696 = select i1 %1691, float %1686, float %1695\l  %1697 = fmul float %1688, %1696\l  %1698 = select i1 %1687, float %1680, float %1697\l  %1699 = fmul contract float %1698, 2.000000e+00\l  %1700 = fsub contract float %1674, %1521\l  %1701 = tail call float @llvm.fabs.f32(float %1700)\l  %1702 = fcmp contract ogt float %1701, 0x3EB0C6F7A0000000\l  br i1 %1702, label %1703, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c34b80:s0 -> Node0x4c3aa30;
	Node0x4c34b80:s1 -> Node0x4bf8e70;
	Node0x4c3aa30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cbd8ee70",label="{%1703:\l1703:                                             \l  br i1 %13, label %1822, label %1704\l|{<s0>T|<s1>F}}"];
	Node0x4c3aa30:s0 -> Node0x4c3ab30;
	Node0x4c3aa30:s1 -> Node0x4c3ab80;
	Node0x4c3ab80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5d6f270",label="{%1704:\l1704:                                             \l  %1705 = fadd contract float %1674, %1699\l  %1706 = fsub contract float %1674, %1699\l  %1707 = add i32 %2, -1\l  %1708 = and i32 %2, 3\l  %1709 = icmp ult i32 %1707, 3\l  br i1 %1709, label %1788, label %1710\l|{<s0>T|<s1>F}}"];
	Node0x4c3ab80:s0 -> Node0x4c3af50;
	Node0x4c3ab80:s1 -> Node0x4c3afa0;
	Node0x4c3afa0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%1710:\l1710:                                             \l  %1711 = and i32 %2, -4\l  br label %1712\l}"];
	Node0x4c3afa0 -> Node0x4c3b130;
	Node0x4c3b130 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ead5c970",label="{%1712:\l1712:                                             \l  %1713 = phi i32 [ 0, %1710 ], [ %1784, %1712 ]\l  %1714 = phi i32 [ 0, %1710 ], [ %1785, %1712 ]\l  %1715 = phi float [ 0.000000e+00, %1710 ], [ %1782, %1712 ]\l  %1716 = phi float [ 0.000000e+00, %1710 ], [ %1780, %1712 ]\l  %1717 = phi i32 [ 0, %1710 ], [ %1786, %1712 ]\l  %1718 = mul nsw i32 %1714, %1\l  %1719 = add nsw i32 %1718, %12\l  %1720 = sext i32 %1719 to i64\l  %1721 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1720\l  %1722 = load i16, i16 addrspace(1)* %1721, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1723 = uitofp i16 %1722 to float\l  %1724 = fcmp contract ogt float %1705, %1723\l  %1725 = fcmp contract olt float %1706, %1723\l  %1726 = and i1 %1724, %1725\l  %1727 = fmul contract float %1723, %1723\l  %1728 = select i1 %1726, float %1723, float -0.000000e+00\l  %1729 = fadd contract float %1716, %1728\l  %1730 = select i1 %1726, float %1727, float -0.000000e+00\l  %1731 = fadd contract float %1715, %1730\l  %1732 = zext i1 %1726 to i32\l  %1733 = add nuw nsw i32 %1713, %1732\l  %1734 = or i32 %1714, 1\l  %1735 = mul nsw i32 %1734, %1\l  %1736 = add nsw i32 %1735, %12\l  %1737 = sext i32 %1736 to i64\l  %1738 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1737\l  %1739 = load i16, i16 addrspace(1)* %1738, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1740 = uitofp i16 %1739 to float\l  %1741 = fcmp contract ogt float %1705, %1740\l  %1742 = fcmp contract olt float %1706, %1740\l  %1743 = and i1 %1741, %1742\l  %1744 = fmul contract float %1740, %1740\l  %1745 = select i1 %1743, float %1740, float -0.000000e+00\l  %1746 = fadd contract float %1729, %1745\l  %1747 = select i1 %1743, float %1744, float -0.000000e+00\l  %1748 = fadd contract float %1731, %1747\l  %1749 = zext i1 %1743 to i32\l  %1750 = add nuw nsw i32 %1733, %1749\l  %1751 = or i32 %1714, 2\l  %1752 = mul nsw i32 %1751, %1\l  %1753 = add nsw i32 %1752, %12\l  %1754 = sext i32 %1753 to i64\l  %1755 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1754\l  %1756 = load i16, i16 addrspace(1)* %1755, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1757 = uitofp i16 %1756 to float\l  %1758 = fcmp contract ogt float %1705, %1757\l  %1759 = fcmp contract olt float %1706, %1757\l  %1760 = and i1 %1758, %1759\l  %1761 = fmul contract float %1757, %1757\l  %1762 = select i1 %1760, float %1757, float -0.000000e+00\l  %1763 = fadd contract float %1746, %1762\l  %1764 = select i1 %1760, float %1761, float -0.000000e+00\l  %1765 = fadd contract float %1748, %1764\l  %1766 = zext i1 %1760 to i32\l  %1767 = add nuw nsw i32 %1750, %1766\l  %1768 = or i32 %1714, 3\l  %1769 = mul nsw i32 %1768, %1\l  %1770 = add nsw i32 %1769, %12\l  %1771 = sext i32 %1770 to i64\l  %1772 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1771\l  %1773 = load i16, i16 addrspace(1)* %1772, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1774 = uitofp i16 %1773 to float\l  %1775 = fcmp contract ogt float %1705, %1774\l  %1776 = fcmp contract olt float %1706, %1774\l  %1777 = and i1 %1775, %1776\l  %1778 = fmul contract float %1774, %1774\l  %1779 = select i1 %1777, float %1774, float -0.000000e+00\l  %1780 = fadd contract float %1763, %1779\l  %1781 = select i1 %1777, float %1778, float -0.000000e+00\l  %1782 = fadd contract float %1765, %1781\l  %1783 = zext i1 %1777 to i32\l  %1784 = add nuw nsw i32 %1767, %1783\l  %1785 = add nuw nsw i32 %1714, 4\l  %1786 = add i32 %1717, 4\l  %1787 = icmp eq i32 %1786, %1711\l  br i1 %1787, label %1788, label %1712, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c3b130:s0 -> Node0x4c3af50;
	Node0x4c3b130:s1 -> Node0x4c3b130;
	Node0x4c3af50 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5d6f270",label="{%1788:\l1788:                                             \l  %1789 = phi float [ undef, %1704 ], [ %1780, %1712 ]\l  %1790 = phi float [ undef, %1704 ], [ %1782, %1712 ]\l  %1791 = phi i32 [ undef, %1704 ], [ %1784, %1712 ]\l  %1792 = phi i32 [ 0, %1704 ], [ %1784, %1712 ]\l  %1793 = phi i32 [ 0, %1704 ], [ %1785, %1712 ]\l  %1794 = phi float [ 0.000000e+00, %1704 ], [ %1782, %1712 ]\l  %1795 = phi float [ 0.000000e+00, %1704 ], [ %1780, %1712 ]\l  %1796 = icmp eq i32 %1708, 0\l  br i1 %1796, label %1822, label %1797\l|{<s0>T|<s1>F}}"];
	Node0x4c3af50:s0 -> Node0x4c3ab30;
	Node0x4c3af50:s1 -> Node0x4c3e410;
	Node0x4c3e410 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ecd3c570",label="{%1797:\l1797:                                             \l  %1798 = phi i32 [ %1818, %1797 ], [ %1792, %1788 ]\l  %1799 = phi i32 [ %1819, %1797 ], [ %1793, %1788 ]\l  %1800 = phi float [ %1816, %1797 ], [ %1794, %1788 ]\l  %1801 = phi float [ %1814, %1797 ], [ %1795, %1788 ]\l  %1802 = phi i32 [ %1820, %1797 ], [ 0, %1788 ]\l  %1803 = mul nsw i32 %1799, %1\l  %1804 = add nsw i32 %1803, %12\l  %1805 = sext i32 %1804 to i64\l  %1806 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1805\l  %1807 = load i16, i16 addrspace(1)* %1806, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1808 = uitofp i16 %1807 to float\l  %1809 = fcmp contract ogt float %1705, %1808\l  %1810 = fcmp contract olt float %1706, %1808\l  %1811 = and i1 %1809, %1810\l  %1812 = fmul contract float %1808, %1808\l  %1813 = select i1 %1811, float %1808, float -0.000000e+00\l  %1814 = fadd contract float %1801, %1813\l  %1815 = select i1 %1811, float %1812, float -0.000000e+00\l  %1816 = fadd contract float %1800, %1815\l  %1817 = zext i1 %1811 to i32\l  %1818 = add nuw nsw i32 %1798, %1817\l  %1819 = add nuw nsw i32 %1799, 1\l  %1820 = add i32 %1802, 1\l  %1821 = icmp eq i32 %1820, %1708\l  br i1 %1821, label %1822, label %1797, !llvm.loop !26\l|{<s0>T|<s1>F}}"];
	Node0x4c3e410:s0 -> Node0x4c3ab30;
	Node0x4c3e410:s1 -> Node0x4c3e410;
	Node0x4c3ab30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cbd8ee70",label="{%1822:\l1822:                                             \l  %1823 = phi float [ 0.000000e+00, %1703 ], [ %1789, %1788 ], [ %1814, %1797 ]\l  %1824 = phi float [ 0.000000e+00, %1703 ], [ %1790, %1788 ], [ %1816, %1797 ]\l  %1825 = phi i32 [ 0, %1703 ], [ %1791, %1788 ], [ %1818, %1797 ]\l  %1826 = sitofp i32 %1825 to float\l  %1827 = fdiv contract float %1823, %1826\l  %1828 = fdiv contract float %1824, %1826\l  %1829 = fmul contract float %1827, %1827\l  %1830 = fsub contract float %1828, %1829\l  %1831 = fcmp olt float %1830, 0x39F0000000000000\l  %1832 = select i1 %1831, float 0x41F0000000000000, float 1.000000e+00\l  %1833 = fmul float %1830, %1832\l  %1834 = tail call float @llvm.sqrt.f32(float %1833)\l  %1835 = bitcast float %1834 to i32\l  %1836 = add nsw i32 %1835, -1\l  %1837 = bitcast i32 %1836 to float\l  %1838 = add nsw i32 %1835, 1\l  %1839 = bitcast i32 %1838 to float\l  %1840 = tail call i1 @llvm.amdgcn.class.f32(float %1833, i32 608)\l  %1841 = select i1 %1831, float 0x3EF0000000000000, float 1.000000e+00\l  %1842 = fneg float %1839\l  %1843 = tail call float @llvm.fma.f32(float %1842, float %1834, float %1833)\l  %1844 = fcmp ogt float %1843, 0.000000e+00\l  %1845 = fneg float %1837\l  %1846 = tail call float @llvm.fma.f32(float %1845, float %1834, float %1833)\l  %1847 = fcmp ole float %1846, 0.000000e+00\l  %1848 = select i1 %1847, float %1837, float %1834\l  %1849 = select i1 %1844, float %1839, float %1848\l  %1850 = fmul float %1841, %1849\l  %1851 = select i1 %1840, float %1833, float %1850\l  %1852 = fmul contract float %1851, 2.000000e+00\l  %1853 = fsub contract float %1827, %1674\l  %1854 = tail call float @llvm.fabs.f32(float %1853)\l  %1855 = fcmp contract ogt float %1854, 0x3EB0C6F7A0000000\l  br i1 %1855, label %1856, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c3ab30:s0 -> Node0x4c41df0;
	Node0x4c3ab30:s1 -> Node0x4bf8e70;
	Node0x4c41df0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c1d4f470",label="{%1856:\l1856:                                             \l  br i1 %13, label %1975, label %1857\l|{<s0>T|<s1>F}}"];
	Node0x4c41df0:s0 -> Node0x4c41ef0;
	Node0x4c41df0:s1 -> Node0x4c41f40;
	Node0x4c41f40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%1857:\l1857:                                             \l  %1858 = fadd contract float %1827, %1852\l  %1859 = fsub contract float %1827, %1852\l  %1860 = add i32 %2, -1\l  %1861 = and i32 %2, 3\l  %1862 = icmp ult i32 %1860, 3\l  br i1 %1862, label %1941, label %1863\l|{<s0>T|<s1>F}}"];
	Node0x4c41f40:s0 -> Node0x4c42310;
	Node0x4c41f40:s1 -> Node0x4c42360;
	Node0x4c42360 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%1863:\l1863:                                             \l  %1864 = and i32 %2, -4\l  br label %1865\l}"];
	Node0x4c42360 -> Node0x4c424f0;
	Node0x4c424f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e0dbd870",label="{%1865:\l1865:                                             \l  %1866 = phi i32 [ 0, %1863 ], [ %1937, %1865 ]\l  %1867 = phi i32 [ 0, %1863 ], [ %1938, %1865 ]\l  %1868 = phi float [ 0.000000e+00, %1863 ], [ %1935, %1865 ]\l  %1869 = phi float [ 0.000000e+00, %1863 ], [ %1933, %1865 ]\l  %1870 = phi i32 [ 0, %1863 ], [ %1939, %1865 ]\l  %1871 = mul nsw i32 %1867, %1\l  %1872 = add nsw i32 %1871, %12\l  %1873 = sext i32 %1872 to i64\l  %1874 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1873\l  %1875 = load i16, i16 addrspace(1)* %1874, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1876 = uitofp i16 %1875 to float\l  %1877 = fcmp contract ogt float %1858, %1876\l  %1878 = fcmp contract olt float %1859, %1876\l  %1879 = and i1 %1877, %1878\l  %1880 = fmul contract float %1876, %1876\l  %1881 = select i1 %1879, float %1876, float -0.000000e+00\l  %1882 = fadd contract float %1869, %1881\l  %1883 = select i1 %1879, float %1880, float -0.000000e+00\l  %1884 = fadd contract float %1868, %1883\l  %1885 = zext i1 %1879 to i32\l  %1886 = add nuw nsw i32 %1866, %1885\l  %1887 = or i32 %1867, 1\l  %1888 = mul nsw i32 %1887, %1\l  %1889 = add nsw i32 %1888, %12\l  %1890 = sext i32 %1889 to i64\l  %1891 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1890\l  %1892 = load i16, i16 addrspace(1)* %1891, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1893 = uitofp i16 %1892 to float\l  %1894 = fcmp contract ogt float %1858, %1893\l  %1895 = fcmp contract olt float %1859, %1893\l  %1896 = and i1 %1894, %1895\l  %1897 = fmul contract float %1893, %1893\l  %1898 = select i1 %1896, float %1893, float -0.000000e+00\l  %1899 = fadd contract float %1882, %1898\l  %1900 = select i1 %1896, float %1897, float -0.000000e+00\l  %1901 = fadd contract float %1884, %1900\l  %1902 = zext i1 %1896 to i32\l  %1903 = add nuw nsw i32 %1886, %1902\l  %1904 = or i32 %1867, 2\l  %1905 = mul nsw i32 %1904, %1\l  %1906 = add nsw i32 %1905, %12\l  %1907 = sext i32 %1906 to i64\l  %1908 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1907\l  %1909 = load i16, i16 addrspace(1)* %1908, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1910 = uitofp i16 %1909 to float\l  %1911 = fcmp contract ogt float %1858, %1910\l  %1912 = fcmp contract olt float %1859, %1910\l  %1913 = and i1 %1911, %1912\l  %1914 = fmul contract float %1910, %1910\l  %1915 = select i1 %1913, float %1910, float -0.000000e+00\l  %1916 = fadd contract float %1899, %1915\l  %1917 = select i1 %1913, float %1914, float -0.000000e+00\l  %1918 = fadd contract float %1901, %1917\l  %1919 = zext i1 %1913 to i32\l  %1920 = add nuw nsw i32 %1903, %1919\l  %1921 = or i32 %1867, 3\l  %1922 = mul nsw i32 %1921, %1\l  %1923 = add nsw i32 %1922, %12\l  %1924 = sext i32 %1923 to i64\l  %1925 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1924\l  %1926 = load i16, i16 addrspace(1)* %1925, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1927 = uitofp i16 %1926 to float\l  %1928 = fcmp contract ogt float %1858, %1927\l  %1929 = fcmp contract olt float %1859, %1927\l  %1930 = and i1 %1928, %1929\l  %1931 = fmul contract float %1927, %1927\l  %1932 = select i1 %1930, float %1927, float -0.000000e+00\l  %1933 = fadd contract float %1916, %1932\l  %1934 = select i1 %1930, float %1931, float -0.000000e+00\l  %1935 = fadd contract float %1918, %1934\l  %1936 = zext i1 %1930 to i32\l  %1937 = add nuw nsw i32 %1920, %1936\l  %1938 = add nuw nsw i32 %1867, 4\l  %1939 = add i32 %1870, 4\l  %1940 = icmp eq i32 %1939, %1864\l  br i1 %1940, label %1941, label %1865, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c424f0:s0 -> Node0x4c42310;
	Node0x4c424f0:s1 -> Node0x4c424f0;
	Node0x4c42310 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%1941:\l1941:                                             \l  %1942 = phi float [ undef, %1857 ], [ %1933, %1865 ]\l  %1943 = phi float [ undef, %1857 ], [ %1935, %1865 ]\l  %1944 = phi i32 [ undef, %1857 ], [ %1937, %1865 ]\l  %1945 = phi i32 [ 0, %1857 ], [ %1937, %1865 ]\l  %1946 = phi i32 [ 0, %1857 ], [ %1938, %1865 ]\l  %1947 = phi float [ 0.000000e+00, %1857 ], [ %1935, %1865 ]\l  %1948 = phi float [ 0.000000e+00, %1857 ], [ %1933, %1865 ]\l  %1949 = icmp eq i32 %1861, 0\l  br i1 %1949, label %1975, label %1950\l|{<s0>T|<s1>F}}"];
	Node0x4c42310:s0 -> Node0x4c41ef0;
	Node0x4c42310:s1 -> Node0x4c457d0;
	Node0x4c457d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e3d9d370",label="{%1950:\l1950:                                             \l  %1951 = phi i32 [ %1971, %1950 ], [ %1945, %1941 ]\l  %1952 = phi i32 [ %1972, %1950 ], [ %1946, %1941 ]\l  %1953 = phi float [ %1969, %1950 ], [ %1947, %1941 ]\l  %1954 = phi float [ %1967, %1950 ], [ %1948, %1941 ]\l  %1955 = phi i32 [ %1973, %1950 ], [ 0, %1941 ]\l  %1956 = mul nsw i32 %1952, %1\l  %1957 = add nsw i32 %1956, %12\l  %1958 = sext i32 %1957 to i64\l  %1959 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %1958\l  %1960 = load i16, i16 addrspace(1)* %1959, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %1961 = uitofp i16 %1960 to float\l  %1962 = fcmp contract ogt float %1858, %1961\l  %1963 = fcmp contract olt float %1859, %1961\l  %1964 = and i1 %1962, %1963\l  %1965 = fmul contract float %1961, %1961\l  %1966 = select i1 %1964, float %1961, float -0.000000e+00\l  %1967 = fadd contract float %1954, %1966\l  %1968 = select i1 %1964, float %1965, float -0.000000e+00\l  %1969 = fadd contract float %1953, %1968\l  %1970 = zext i1 %1964 to i32\l  %1971 = add nuw nsw i32 %1951, %1970\l  %1972 = add nuw nsw i32 %1952, 1\l  %1973 = add i32 %1955, 1\l  %1974 = icmp eq i32 %1973, %1861\l  br i1 %1974, label %1975, label %1950, !llvm.loop !27\l|{<s0>T|<s1>F}}"];
	Node0x4c457d0:s0 -> Node0x4c41ef0;
	Node0x4c457d0:s1 -> Node0x4c457d0;
	Node0x4c41ef0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c1d4f470",label="{%1975:\l1975:                                             \l  %1976 = phi float [ 0.000000e+00, %1856 ], [ %1942, %1941 ], [ %1967, %1950 ]\l  %1977 = phi float [ 0.000000e+00, %1856 ], [ %1943, %1941 ], [ %1969, %1950 ]\l  %1978 = phi i32 [ 0, %1856 ], [ %1944, %1941 ], [ %1971, %1950 ]\l  %1979 = sitofp i32 %1978 to float\l  %1980 = fdiv contract float %1976, %1979\l  %1981 = fdiv contract float %1977, %1979\l  %1982 = fmul contract float %1980, %1980\l  %1983 = fsub contract float %1981, %1982\l  %1984 = fcmp olt float %1983, 0x39F0000000000000\l  %1985 = select i1 %1984, float 0x41F0000000000000, float 1.000000e+00\l  %1986 = fmul float %1983, %1985\l  %1987 = tail call float @llvm.sqrt.f32(float %1986)\l  %1988 = bitcast float %1987 to i32\l  %1989 = add nsw i32 %1988, -1\l  %1990 = bitcast i32 %1989 to float\l  %1991 = add nsw i32 %1988, 1\l  %1992 = bitcast i32 %1991 to float\l  %1993 = tail call i1 @llvm.amdgcn.class.f32(float %1986, i32 608)\l  %1994 = select i1 %1984, float 0x3EF0000000000000, float 1.000000e+00\l  %1995 = fneg float %1992\l  %1996 = tail call float @llvm.fma.f32(float %1995, float %1987, float %1986)\l  %1997 = fcmp ogt float %1996, 0.000000e+00\l  %1998 = fneg float %1990\l  %1999 = tail call float @llvm.fma.f32(float %1998, float %1987, float %1986)\l  %2000 = fcmp ole float %1999, 0.000000e+00\l  %2001 = select i1 %2000, float %1990, float %1987\l  %2002 = select i1 %1997, float %1992, float %2001\l  %2003 = fmul float %1994, %2002\l  %2004 = select i1 %1993, float %1986, float %2003\l  %2005 = fmul contract float %2004, 2.000000e+00\l  %2006 = fsub contract float %1980, %1827\l  %2007 = tail call float @llvm.fabs.f32(float %2006)\l  %2008 = fcmp contract ogt float %2007, 0x3EB0C6F7A0000000\l  br i1 %2008, label %2009, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c41ef0:s0 -> Node0x4c481b0;
	Node0x4c41ef0:s1 -> Node0x4bf8e70;
	Node0x4c481b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%2009:\l2009:                                             \l  br i1 %13, label %2128, label %2010\l|{<s0>T|<s1>F}}"];
	Node0x4c481b0:s0 -> Node0x4c482b0;
	Node0x4c481b0:s1 -> Node0x4c48300;
	Node0x4c48300 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%2010:\l2010:                                             \l  %2011 = fadd contract float %1980, %2005\l  %2012 = fsub contract float %1980, %2005\l  %2013 = add i32 %2, -1\l  %2014 = and i32 %2, 3\l  %2015 = icmp ult i32 %2013, 3\l  br i1 %2015, label %2094, label %2016\l|{<s0>T|<s1>F}}"];
	Node0x4c48300:s0 -> Node0x4c486d0;
	Node0x4c48300:s1 -> Node0x4c48720;
	Node0x4c48720 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%2016:\l2016:                                             \l  %2017 = and i32 %2, -4\l  br label %2018\l}"];
	Node0x4c48720 -> Node0x4c488b0;
	Node0x4c488b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d9dce170",label="{%2018:\l2018:                                             \l  %2019 = phi i32 [ 0, %2016 ], [ %2090, %2018 ]\l  %2020 = phi i32 [ 0, %2016 ], [ %2091, %2018 ]\l  %2021 = phi float [ 0.000000e+00, %2016 ], [ %2088, %2018 ]\l  %2022 = phi float [ 0.000000e+00, %2016 ], [ %2086, %2018 ]\l  %2023 = phi i32 [ 0, %2016 ], [ %2092, %2018 ]\l  %2024 = mul nsw i32 %2020, %1\l  %2025 = add nsw i32 %2024, %12\l  %2026 = sext i32 %2025 to i64\l  %2027 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2026\l  %2028 = load i16, i16 addrspace(1)* %2027, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2029 = uitofp i16 %2028 to float\l  %2030 = fcmp contract ogt float %2011, %2029\l  %2031 = fcmp contract olt float %2012, %2029\l  %2032 = and i1 %2030, %2031\l  %2033 = fmul contract float %2029, %2029\l  %2034 = select i1 %2032, float %2029, float -0.000000e+00\l  %2035 = fadd contract float %2022, %2034\l  %2036 = select i1 %2032, float %2033, float -0.000000e+00\l  %2037 = fadd contract float %2021, %2036\l  %2038 = zext i1 %2032 to i32\l  %2039 = add nuw nsw i32 %2019, %2038\l  %2040 = or i32 %2020, 1\l  %2041 = mul nsw i32 %2040, %1\l  %2042 = add nsw i32 %2041, %12\l  %2043 = sext i32 %2042 to i64\l  %2044 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2043\l  %2045 = load i16, i16 addrspace(1)* %2044, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2046 = uitofp i16 %2045 to float\l  %2047 = fcmp contract ogt float %2011, %2046\l  %2048 = fcmp contract olt float %2012, %2046\l  %2049 = and i1 %2047, %2048\l  %2050 = fmul contract float %2046, %2046\l  %2051 = select i1 %2049, float %2046, float -0.000000e+00\l  %2052 = fadd contract float %2035, %2051\l  %2053 = select i1 %2049, float %2050, float -0.000000e+00\l  %2054 = fadd contract float %2037, %2053\l  %2055 = zext i1 %2049 to i32\l  %2056 = add nuw nsw i32 %2039, %2055\l  %2057 = or i32 %2020, 2\l  %2058 = mul nsw i32 %2057, %1\l  %2059 = add nsw i32 %2058, %12\l  %2060 = sext i32 %2059 to i64\l  %2061 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2060\l  %2062 = load i16, i16 addrspace(1)* %2061, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2063 = uitofp i16 %2062 to float\l  %2064 = fcmp contract ogt float %2011, %2063\l  %2065 = fcmp contract olt float %2012, %2063\l  %2066 = and i1 %2064, %2065\l  %2067 = fmul contract float %2063, %2063\l  %2068 = select i1 %2066, float %2063, float -0.000000e+00\l  %2069 = fadd contract float %2052, %2068\l  %2070 = select i1 %2066, float %2067, float -0.000000e+00\l  %2071 = fadd contract float %2054, %2070\l  %2072 = zext i1 %2066 to i32\l  %2073 = add nuw nsw i32 %2056, %2072\l  %2074 = or i32 %2020, 3\l  %2075 = mul nsw i32 %2074, %1\l  %2076 = add nsw i32 %2075, %12\l  %2077 = sext i32 %2076 to i64\l  %2078 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2077\l  %2079 = load i16, i16 addrspace(1)* %2078, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2080 = uitofp i16 %2079 to float\l  %2081 = fcmp contract ogt float %2011, %2080\l  %2082 = fcmp contract olt float %2012, %2080\l  %2083 = and i1 %2081, %2082\l  %2084 = fmul contract float %2080, %2080\l  %2085 = select i1 %2083, float %2080, float -0.000000e+00\l  %2086 = fadd contract float %2069, %2085\l  %2087 = select i1 %2083, float %2084, float -0.000000e+00\l  %2088 = fadd contract float %2071, %2087\l  %2089 = zext i1 %2083 to i32\l  %2090 = add nuw nsw i32 %2073, %2089\l  %2091 = add nuw nsw i32 %2020, 4\l  %2092 = add i32 %2023, 4\l  %2093 = icmp eq i32 %2092, %2017\l  br i1 %2093, label %2094, label %2018, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c488b0:s0 -> Node0x4c486d0;
	Node0x4c488b0:s1 -> Node0x4c488b0;
	Node0x4c486d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%2094:\l2094:                                             \l  %2095 = phi float [ undef, %2010 ], [ %2086, %2018 ]\l  %2096 = phi float [ undef, %2010 ], [ %2088, %2018 ]\l  %2097 = phi i32 [ undef, %2010 ], [ %2090, %2018 ]\l  %2098 = phi i32 [ 0, %2010 ], [ %2090, %2018 ]\l  %2099 = phi i32 [ 0, %2010 ], [ %2091, %2018 ]\l  %2100 = phi float [ 0.000000e+00, %2010 ], [ %2088, %2018 ]\l  %2101 = phi float [ 0.000000e+00, %2010 ], [ %2086, %2018 ]\l  %2102 = icmp eq i32 %2014, 0\l  br i1 %2102, label %2128, label %2103\l|{<s0>T|<s1>F}}"];
	Node0x4c486d0:s0 -> Node0x4c482b0;
	Node0x4c486d0:s1 -> Node0x4c1f3e0;
	Node0x4c1f3e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dbdcde70",label="{%2103:\l2103:                                             \l  %2104 = phi i32 [ %2124, %2103 ], [ %2098, %2094 ]\l  %2105 = phi i32 [ %2125, %2103 ], [ %2099, %2094 ]\l  %2106 = phi float [ %2122, %2103 ], [ %2100, %2094 ]\l  %2107 = phi float [ %2120, %2103 ], [ %2101, %2094 ]\l  %2108 = phi i32 [ %2126, %2103 ], [ 0, %2094 ]\l  %2109 = mul nsw i32 %2105, %1\l  %2110 = add nsw i32 %2109, %12\l  %2111 = sext i32 %2110 to i64\l  %2112 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2111\l  %2113 = load i16, i16 addrspace(1)* %2112, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2114 = uitofp i16 %2113 to float\l  %2115 = fcmp contract ogt float %2011, %2114\l  %2116 = fcmp contract olt float %2012, %2114\l  %2117 = and i1 %2115, %2116\l  %2118 = fmul contract float %2114, %2114\l  %2119 = select i1 %2117, float %2114, float -0.000000e+00\l  %2120 = fadd contract float %2107, %2119\l  %2121 = select i1 %2117, float %2118, float -0.000000e+00\l  %2122 = fadd contract float %2106, %2121\l  %2123 = zext i1 %2117 to i32\l  %2124 = add nuw nsw i32 %2104, %2123\l  %2125 = add nuw nsw i32 %2105, 1\l  %2126 = add i32 %2108, 1\l  %2127 = icmp eq i32 %2126, %2014\l  br i1 %2127, label %2128, label %2103, !llvm.loop !28\l|{<s0>T|<s1>F}}"];
	Node0x4c1f3e0:s0 -> Node0x4c482b0;
	Node0x4c1f3e0:s1 -> Node0x4c1f3e0;
	Node0x4c482b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b5cdfa70",label="{%2128:\l2128:                                             \l  %2129 = phi float [ 0.000000e+00, %2009 ], [ %2095, %2094 ], [ %2120, %2103 ]\l  %2130 = phi float [ 0.000000e+00, %2009 ], [ %2096, %2094 ], [ %2122, %2103 ]\l  %2131 = phi i32 [ 0, %2009 ], [ %2097, %2094 ], [ %2124, %2103 ]\l  %2132 = sitofp i32 %2131 to float\l  %2133 = fdiv contract float %2129, %2132\l  %2134 = fdiv contract float %2130, %2132\l  %2135 = fmul contract float %2133, %2133\l  %2136 = fsub contract float %2134, %2135\l  %2137 = fcmp olt float %2136, 0x39F0000000000000\l  %2138 = select i1 %2137, float 0x41F0000000000000, float 1.000000e+00\l  %2139 = fmul float %2136, %2138\l  %2140 = tail call float @llvm.sqrt.f32(float %2139)\l  %2141 = bitcast float %2140 to i32\l  %2142 = add nsw i32 %2141, -1\l  %2143 = bitcast i32 %2142 to float\l  %2144 = add nsw i32 %2141, 1\l  %2145 = bitcast i32 %2144 to float\l  %2146 = tail call i1 @llvm.amdgcn.class.f32(float %2139, i32 608)\l  %2147 = select i1 %2137, float 0x3EF0000000000000, float 1.000000e+00\l  %2148 = fneg float %2145\l  %2149 = tail call float @llvm.fma.f32(float %2148, float %2140, float %2139)\l  %2150 = fcmp ogt float %2149, 0.000000e+00\l  %2151 = fneg float %2143\l  %2152 = tail call float @llvm.fma.f32(float %2151, float %2140, float %2139)\l  %2153 = fcmp ole float %2152, 0.000000e+00\l  %2154 = select i1 %2153, float %2143, float %2140\l  %2155 = select i1 %2150, float %2145, float %2154\l  %2156 = fmul float %2147, %2155\l  %2157 = select i1 %2146, float %2139, float %2156\l  %2158 = fmul contract float %2157, 2.000000e+00\l  %2159 = fsub contract float %2133, %1980\l  %2160 = tail call float @llvm.fabs.f32(float %2159)\l  %2161 = fcmp contract ogt float %2160, 0x3EB0C6F7A0000000\l  br i1 %2161, label %2162, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c482b0:s0 -> Node0x4c52180;
	Node0x4c482b0:s1 -> Node0x4bf8e70;
	Node0x4c52180 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#abc8fd70",label="{%2162:\l2162:                                             \l  br i1 %13, label %2281, label %2163\l|{<s0>T|<s1>F}}"];
	Node0x4c52180:s0 -> Node0x4c52280;
	Node0x4c52180:s1 -> Node0x4c522d0;
	Node0x4c522d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%2163:\l2163:                                             \l  %2164 = fadd contract float %2133, %2158\l  %2165 = fsub contract float %2133, %2158\l  %2166 = add i32 %2, -1\l  %2167 = and i32 %2, 3\l  %2168 = icmp ult i32 %2166, 3\l  br i1 %2168, label %2247, label %2169\l|{<s0>T|<s1>F}}"];
	Node0x4c522d0:s0 -> Node0x4c526a0;
	Node0x4c522d0:s1 -> Node0x4c526f0;
	Node0x4c526f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#96b7ff70",label="{%2169:\l2169:                                             \l  %2170 = and i32 %2, -4\l  br label %2171\l}"];
	Node0x4c526f0 -> Node0x4c52880;
	Node0x4c52880 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#cedaeb70",label="{%2171:\l2171:                                             \l  %2172 = phi i32 [ 0, %2169 ], [ %2243, %2171 ]\l  %2173 = phi i32 [ 0, %2169 ], [ %2244, %2171 ]\l  %2174 = phi float [ 0.000000e+00, %2169 ], [ %2241, %2171 ]\l  %2175 = phi float [ 0.000000e+00, %2169 ], [ %2239, %2171 ]\l  %2176 = phi i32 [ 0, %2169 ], [ %2245, %2171 ]\l  %2177 = mul nsw i32 %2173, %1\l  %2178 = add nsw i32 %2177, %12\l  %2179 = sext i32 %2178 to i64\l  %2180 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2179\l  %2181 = load i16, i16 addrspace(1)* %2180, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2182 = uitofp i16 %2181 to float\l  %2183 = fcmp contract ogt float %2164, %2182\l  %2184 = fcmp contract olt float %2165, %2182\l  %2185 = and i1 %2183, %2184\l  %2186 = fmul contract float %2182, %2182\l  %2187 = select i1 %2185, float %2182, float -0.000000e+00\l  %2188 = fadd contract float %2175, %2187\l  %2189 = select i1 %2185, float %2186, float -0.000000e+00\l  %2190 = fadd contract float %2174, %2189\l  %2191 = zext i1 %2185 to i32\l  %2192 = add nuw nsw i32 %2172, %2191\l  %2193 = or i32 %2173, 1\l  %2194 = mul nsw i32 %2193, %1\l  %2195 = add nsw i32 %2194, %12\l  %2196 = sext i32 %2195 to i64\l  %2197 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2196\l  %2198 = load i16, i16 addrspace(1)* %2197, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2199 = uitofp i16 %2198 to float\l  %2200 = fcmp contract ogt float %2164, %2199\l  %2201 = fcmp contract olt float %2165, %2199\l  %2202 = and i1 %2200, %2201\l  %2203 = fmul contract float %2199, %2199\l  %2204 = select i1 %2202, float %2199, float -0.000000e+00\l  %2205 = fadd contract float %2188, %2204\l  %2206 = select i1 %2202, float %2203, float -0.000000e+00\l  %2207 = fadd contract float %2190, %2206\l  %2208 = zext i1 %2202 to i32\l  %2209 = add nuw nsw i32 %2192, %2208\l  %2210 = or i32 %2173, 2\l  %2211 = mul nsw i32 %2210, %1\l  %2212 = add nsw i32 %2211, %12\l  %2213 = sext i32 %2212 to i64\l  %2214 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2213\l  %2215 = load i16, i16 addrspace(1)* %2214, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2216 = uitofp i16 %2215 to float\l  %2217 = fcmp contract ogt float %2164, %2216\l  %2218 = fcmp contract olt float %2165, %2216\l  %2219 = and i1 %2217, %2218\l  %2220 = fmul contract float %2216, %2216\l  %2221 = select i1 %2219, float %2216, float -0.000000e+00\l  %2222 = fadd contract float %2205, %2221\l  %2223 = select i1 %2219, float %2220, float -0.000000e+00\l  %2224 = fadd contract float %2207, %2223\l  %2225 = zext i1 %2219 to i32\l  %2226 = add nuw nsw i32 %2209, %2225\l  %2227 = or i32 %2173, 3\l  %2228 = mul nsw i32 %2227, %1\l  %2229 = add nsw i32 %2228, %12\l  %2230 = sext i32 %2229 to i64\l  %2231 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2230\l  %2232 = load i16, i16 addrspace(1)* %2231, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2233 = uitofp i16 %2232 to float\l  %2234 = fcmp contract ogt float %2164, %2233\l  %2235 = fcmp contract olt float %2165, %2233\l  %2236 = and i1 %2234, %2235\l  %2237 = fmul contract float %2233, %2233\l  %2238 = select i1 %2236, float %2233, float -0.000000e+00\l  %2239 = fadd contract float %2222, %2238\l  %2240 = select i1 %2236, float %2237, float -0.000000e+00\l  %2241 = fadd contract float %2224, %2240\l  %2242 = zext i1 %2236 to i32\l  %2243 = add nuw nsw i32 %2226, %2242\l  %2244 = add nuw nsw i32 %2173, 4\l  %2245 = add i32 %2176, 4\l  %2246 = icmp eq i32 %2245, %2170\l  br i1 %2246, label %2247, label %2171, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c52880:s0 -> Node0x4c526a0;
	Node0x4c52880:s1 -> Node0x4c52880;
	Node0x4c526a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%2247:\l2247:                                             \l  %2248 = phi float [ undef, %2163 ], [ %2239, %2171 ]\l  %2249 = phi float [ undef, %2163 ], [ %2241, %2171 ]\l  %2250 = phi i32 [ undef, %2163 ], [ %2243, %2171 ]\l  %2251 = phi i32 [ 0, %2163 ], [ %2243, %2171 ]\l  %2252 = phi i32 [ 0, %2163 ], [ %2244, %2171 ]\l  %2253 = phi float [ 0.000000e+00, %2163 ], [ %2241, %2171 ]\l  %2254 = phi float [ 0.000000e+00, %2163 ], [ %2239, %2171 ]\l  %2255 = icmp eq i32 %2167, 0\l  br i1 %2255, label %2281, label %2256\l|{<s0>T|<s1>F}}"];
	Node0x4c526a0:s0 -> Node0x4c52280;
	Node0x4c526a0:s1 -> Node0x4c55b60;
	Node0x4c55b60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d1dae970",label="{%2256:\l2256:                                             \l  %2257 = phi i32 [ %2277, %2256 ], [ %2251, %2247 ]\l  %2258 = phi i32 [ %2278, %2256 ], [ %2252, %2247 ]\l  %2259 = phi float [ %2275, %2256 ], [ %2253, %2247 ]\l  %2260 = phi float [ %2273, %2256 ], [ %2254, %2247 ]\l  %2261 = phi i32 [ %2279, %2256 ], [ 0, %2247 ]\l  %2262 = mul nsw i32 %2258, %1\l  %2263 = add nsw i32 %2262, %12\l  %2264 = sext i32 %2263 to i64\l  %2265 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2264\l  %2266 = load i16, i16 addrspace(1)* %2265, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2267 = uitofp i16 %2266 to float\l  %2268 = fcmp contract ogt float %2164, %2267\l  %2269 = fcmp contract olt float %2165, %2267\l  %2270 = and i1 %2268, %2269\l  %2271 = fmul contract float %2267, %2267\l  %2272 = select i1 %2270, float %2267, float -0.000000e+00\l  %2273 = fadd contract float %2260, %2272\l  %2274 = select i1 %2270, float %2271, float -0.000000e+00\l  %2275 = fadd contract float %2259, %2274\l  %2276 = zext i1 %2270 to i32\l  %2277 = add nuw nsw i32 %2257, %2276\l  %2278 = add nuw nsw i32 %2258, 1\l  %2279 = add i32 %2261, 1\l  %2280 = icmp eq i32 %2279, %2167\l  br i1 %2280, label %2281, label %2256, !llvm.loop !29\l|{<s0>T|<s1>F}}"];
	Node0x4c55b60:s0 -> Node0x4c52280;
	Node0x4c55b60:s1 -> Node0x4c55b60;
	Node0x4c52280 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#abc8fd70",label="{%2281:\l2281:                                             \l  %2282 = phi float [ 0.000000e+00, %2162 ], [ %2248, %2247 ], [ %2273, %2256 ]\l  %2283 = phi float [ 0.000000e+00, %2162 ], [ %2249, %2247 ], [ %2275, %2256 ]\l  %2284 = phi i32 [ 0, %2162 ], [ %2250, %2247 ], [ %2277, %2256 ]\l  %2285 = sitofp i32 %2284 to float\l  %2286 = fdiv contract float %2282, %2285\l  %2287 = fdiv contract float %2283, %2285\l  %2288 = fmul contract float %2286, %2286\l  %2289 = fsub contract float %2287, %2288\l  %2290 = fcmp olt float %2289, 0x39F0000000000000\l  %2291 = select i1 %2290, float 0x41F0000000000000, float 1.000000e+00\l  %2292 = fmul float %2289, %2291\l  %2293 = tail call float @llvm.sqrt.f32(float %2292)\l  %2294 = bitcast float %2293 to i32\l  %2295 = add nsw i32 %2294, -1\l  %2296 = bitcast i32 %2295 to float\l  %2297 = add nsw i32 %2294, 1\l  %2298 = bitcast i32 %2297 to float\l  %2299 = tail call i1 @llvm.amdgcn.class.f32(float %2292, i32 608)\l  %2300 = select i1 %2290, float 0x3EF0000000000000, float 1.000000e+00\l  %2301 = fneg float %2298\l  %2302 = tail call float @llvm.fma.f32(float %2301, float %2293, float %2292)\l  %2303 = fcmp ogt float %2302, 0.000000e+00\l  %2304 = fneg float %2296\l  %2305 = tail call float @llvm.fma.f32(float %2304, float %2293, float %2292)\l  %2306 = fcmp ole float %2305, 0.000000e+00\l  %2307 = select i1 %2306, float %2296, float %2293\l  %2308 = select i1 %2303, float %2298, float %2307\l  %2309 = fmul float %2300, %2308\l  %2310 = select i1 %2299, float %2292, float %2309\l  %2311 = fmul contract float %2310, 2.000000e+00\l  %2312 = fsub contract float %2286, %2133\l  %2313 = tail call float @llvm.fabs.f32(float %2312)\l  %2314 = fcmp contract ogt float %2313, 0x3EB0C6F7A0000000\l  br i1 %2314, label %2315, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c52280:s0 -> Node0x4c58130;
	Node0x4c52280:s1 -> Node0x4bf8e70;
	Node0x4c58130 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a1c0ff70",label="{%2315:\l2315:                                             \l  br i1 %13, label %2434, label %2316\l|{<s0>T|<s1>F}}"];
	Node0x4c58130:s0 -> Node0x4c58230;
	Node0x4c58130:s1 -> Node0x4c58280;
	Node0x4c58280 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#96b7ff70",label="{%2316:\l2316:                                             \l  %2317 = fadd contract float %2286, %2311\l  %2318 = fsub contract float %2286, %2311\l  %2319 = add i32 %2, -1\l  %2320 = and i32 %2, 3\l  %2321 = icmp ult i32 %2319, 3\l  br i1 %2321, label %2400, label %2322\l|{<s0>T|<s1>F}}"];
	Node0x4c58280:s0 -> Node0x4c58650;
	Node0x4c58280:s1 -> Node0x4c586a0;
	Node0x4c586a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#8caffe70",label="{%2322:\l2322:                                             \l  %2323 = and i32 %2, -4\l  br label %2324\l}"];
	Node0x4c586a0 -> Node0x4c58830;
	Node0x4c58830 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5d6f270",label="{%2324:\l2324:                                             \l  %2325 = phi i32 [ 0, %2322 ], [ %2396, %2324 ]\l  %2326 = phi i32 [ 0, %2322 ], [ %2397, %2324 ]\l  %2327 = phi float [ 0.000000e+00, %2322 ], [ %2394, %2324 ]\l  %2328 = phi float [ 0.000000e+00, %2322 ], [ %2392, %2324 ]\l  %2329 = phi i32 [ 0, %2322 ], [ %2398, %2324 ]\l  %2330 = mul nsw i32 %2326, %1\l  %2331 = add nsw i32 %2330, %12\l  %2332 = sext i32 %2331 to i64\l  %2333 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2332\l  %2334 = load i16, i16 addrspace(1)* %2333, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2335 = uitofp i16 %2334 to float\l  %2336 = fcmp contract ogt float %2317, %2335\l  %2337 = fcmp contract olt float %2318, %2335\l  %2338 = and i1 %2336, %2337\l  %2339 = fmul contract float %2335, %2335\l  %2340 = select i1 %2338, float %2335, float -0.000000e+00\l  %2341 = fadd contract float %2328, %2340\l  %2342 = select i1 %2338, float %2339, float -0.000000e+00\l  %2343 = fadd contract float %2327, %2342\l  %2344 = zext i1 %2338 to i32\l  %2345 = add nuw nsw i32 %2325, %2344\l  %2346 = or i32 %2326, 1\l  %2347 = mul nsw i32 %2346, %1\l  %2348 = add nsw i32 %2347, %12\l  %2349 = sext i32 %2348 to i64\l  %2350 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2349\l  %2351 = load i16, i16 addrspace(1)* %2350, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2352 = uitofp i16 %2351 to float\l  %2353 = fcmp contract ogt float %2317, %2352\l  %2354 = fcmp contract olt float %2318, %2352\l  %2355 = and i1 %2353, %2354\l  %2356 = fmul contract float %2352, %2352\l  %2357 = select i1 %2355, float %2352, float -0.000000e+00\l  %2358 = fadd contract float %2341, %2357\l  %2359 = select i1 %2355, float %2356, float -0.000000e+00\l  %2360 = fadd contract float %2343, %2359\l  %2361 = zext i1 %2355 to i32\l  %2362 = add nuw nsw i32 %2345, %2361\l  %2363 = or i32 %2326, 2\l  %2364 = mul nsw i32 %2363, %1\l  %2365 = add nsw i32 %2364, %12\l  %2366 = sext i32 %2365 to i64\l  %2367 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2366\l  %2368 = load i16, i16 addrspace(1)* %2367, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2369 = uitofp i16 %2368 to float\l  %2370 = fcmp contract ogt float %2317, %2369\l  %2371 = fcmp contract olt float %2318, %2369\l  %2372 = and i1 %2370, %2371\l  %2373 = fmul contract float %2369, %2369\l  %2374 = select i1 %2372, float %2369, float -0.000000e+00\l  %2375 = fadd contract float %2358, %2374\l  %2376 = select i1 %2372, float %2373, float -0.000000e+00\l  %2377 = fadd contract float %2360, %2376\l  %2378 = zext i1 %2372 to i32\l  %2379 = add nuw nsw i32 %2362, %2378\l  %2380 = or i32 %2326, 3\l  %2381 = mul nsw i32 %2380, %1\l  %2382 = add nsw i32 %2381, %12\l  %2383 = sext i32 %2382 to i64\l  %2384 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2383\l  %2385 = load i16, i16 addrspace(1)* %2384, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2386 = uitofp i16 %2385 to float\l  %2387 = fcmp contract ogt float %2317, %2386\l  %2388 = fcmp contract olt float %2318, %2386\l  %2389 = and i1 %2387, %2388\l  %2390 = fmul contract float %2386, %2386\l  %2391 = select i1 %2389, float %2386, float -0.000000e+00\l  %2392 = fadd contract float %2375, %2391\l  %2393 = select i1 %2389, float %2390, float -0.000000e+00\l  %2394 = fadd contract float %2377, %2393\l  %2395 = zext i1 %2389 to i32\l  %2396 = add nuw nsw i32 %2379, %2395\l  %2397 = add nuw nsw i32 %2326, 4\l  %2398 = add i32 %2329, 4\l  %2399 = icmp eq i32 %2398, %2323\l  br i1 %2399, label %2400, label %2324, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c58830:s0 -> Node0x4c58650;
	Node0x4c58830:s1 -> Node0x4c58830;
	Node0x4c58650 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#96b7ff70",label="{%2400:\l2400:                                             \l  %2401 = phi float [ undef, %2316 ], [ %2392, %2324 ]\l  %2402 = phi float [ undef, %2316 ], [ %2394, %2324 ]\l  %2403 = phi i32 [ undef, %2316 ], [ %2396, %2324 ]\l  %2404 = phi i32 [ 0, %2316 ], [ %2396, %2324 ]\l  %2405 = phi i32 [ 0, %2316 ], [ %2397, %2324 ]\l  %2406 = phi float [ 0.000000e+00, %2316 ], [ %2394, %2324 ]\l  %2407 = phi float [ 0.000000e+00, %2316 ], [ %2392, %2324 ]\l  %2408 = icmp eq i32 %2320, 0\l  br i1 %2408, label %2434, label %2409\l|{<s0>T|<s1>F}}"];
	Node0x4c58650:s0 -> Node0x4c58230;
	Node0x4c58650:s1 -> Node0x4c5bb10;
	Node0x4c5bb10 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c7d7f070",label="{%2409:\l2409:                                             \l  %2410 = phi i32 [ %2430, %2409 ], [ %2404, %2400 ]\l  %2411 = phi i32 [ %2431, %2409 ], [ %2405, %2400 ]\l  %2412 = phi float [ %2428, %2409 ], [ %2406, %2400 ]\l  %2413 = phi float [ %2426, %2409 ], [ %2407, %2400 ]\l  %2414 = phi i32 [ %2432, %2409 ], [ 0, %2400 ]\l  %2415 = mul nsw i32 %2411, %1\l  %2416 = add nsw i32 %2415, %12\l  %2417 = sext i32 %2416 to i64\l  %2418 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2417\l  %2419 = load i16, i16 addrspace(1)* %2418, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2420 = uitofp i16 %2419 to float\l  %2421 = fcmp contract ogt float %2317, %2420\l  %2422 = fcmp contract olt float %2318, %2420\l  %2423 = and i1 %2421, %2422\l  %2424 = fmul contract float %2420, %2420\l  %2425 = select i1 %2423, float %2420, float -0.000000e+00\l  %2426 = fadd contract float %2413, %2425\l  %2427 = select i1 %2423, float %2424, float -0.000000e+00\l  %2428 = fadd contract float %2412, %2427\l  %2429 = zext i1 %2423 to i32\l  %2430 = add nuw nsw i32 %2410, %2429\l  %2431 = add nuw nsw i32 %2411, 1\l  %2432 = add i32 %2414, 1\l  %2433 = icmp eq i32 %2432, %2320\l  br i1 %2433, label %2434, label %2409, !llvm.loop !30\l|{<s0>T|<s1>F}}"];
	Node0x4c5bb10:s0 -> Node0x4c58230;
	Node0x4c5bb10:s1 -> Node0x4c5bb10;
	Node0x4c58230 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a1c0ff70",label="{%2434:\l2434:                                             \l  %2435 = phi float [ 0.000000e+00, %2315 ], [ %2401, %2400 ], [ %2426, %2409 ]\l  %2436 = phi float [ 0.000000e+00, %2315 ], [ %2402, %2400 ], [ %2428, %2409 ]\l  %2437 = phi i32 [ 0, %2315 ], [ %2403, %2400 ], [ %2430, %2409 ]\l  %2438 = sitofp i32 %2437 to float\l  %2439 = fdiv contract float %2435, %2438\l  %2440 = fdiv contract float %2436, %2438\l  %2441 = fmul contract float %2439, %2439\l  %2442 = fsub contract float %2440, %2441\l  %2443 = fcmp olt float %2442, 0x39F0000000000000\l  %2444 = select i1 %2443, float 0x41F0000000000000, float 1.000000e+00\l  %2445 = fmul float %2442, %2444\l  %2446 = tail call float @llvm.sqrt.f32(float %2445)\l  %2447 = bitcast float %2446 to i32\l  %2448 = add nsw i32 %2447, -1\l  %2449 = bitcast i32 %2448 to float\l  %2450 = add nsw i32 %2447, 1\l  %2451 = bitcast i32 %2450 to float\l  %2452 = tail call i1 @llvm.amdgcn.class.f32(float %2445, i32 608)\l  %2453 = select i1 %2443, float 0x3EF0000000000000, float 1.000000e+00\l  %2454 = fneg float %2451\l  %2455 = tail call float @llvm.fma.f32(float %2454, float %2446, float %2445)\l  %2456 = fcmp ogt float %2455, 0.000000e+00\l  %2457 = fneg float %2449\l  %2458 = tail call float @llvm.fma.f32(float %2457, float %2446, float %2445)\l  %2459 = fcmp ole float %2458, 0.000000e+00\l  %2460 = select i1 %2459, float %2449, float %2446\l  %2461 = select i1 %2456, float %2451, float %2460\l  %2462 = fmul float %2453, %2461\l  %2463 = select i1 %2452, float %2445, float %2462\l  %2464 = fmul contract float %2463, 2.000000e+00\l  %2465 = fsub contract float %2439, %2286\l  %2466 = tail call float @llvm.fabs.f32(float %2465)\l  %2467 = fcmp contract ogt float %2466, 0x3EB0C6F7A0000000\l  br i1 %2467, label %2468, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c58230:s0 -> Node0x4c5e0e0;
	Node0x4c58230:s1 -> Node0x4bf8e70;
	Node0x4c5e0e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#93b5fe70",label="{%2468:\l2468:                                             \l  br i1 %13, label %2587, label %2469\l|{<s0>T|<s1>F}}"];
	Node0x4c5e0e0:s0 -> Node0x4c5e1e0;
	Node0x4c5e0e0:s1 -> Node0x4c5e230;
	Node0x4c5e230 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#8caffe70",label="{%2469:\l2469:                                             \l  %2470 = fadd contract float %2439, %2464\l  %2471 = fsub contract float %2439, %2464\l  %2472 = add i32 %2, -1\l  %2473 = and i32 %2, 3\l  %2474 = icmp ult i32 %2472, 3\l  br i1 %2474, label %2553, label %2475\l|{<s0>T|<s1>F}}"];
	Node0x4c5e230:s0 -> Node0x4c5e600;
	Node0x4c5e230:s1 -> Node0x4c5e650;
	Node0x4c5e650 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7ea1fa70",label="{%2475:\l2475:                                             \l  %2476 = and i32 %2, -4\l  br label %2477\l}"];
	Node0x4c5e650 -> Node0x4c5e7e0;
	Node0x4c5e7e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bbd1f870",label="{%2477:\l2477:                                             \l  %2478 = phi i32 [ 0, %2475 ], [ %2549, %2477 ]\l  %2479 = phi i32 [ 0, %2475 ], [ %2550, %2477 ]\l  %2480 = phi float [ 0.000000e+00, %2475 ], [ %2547, %2477 ]\l  %2481 = phi float [ 0.000000e+00, %2475 ], [ %2545, %2477 ]\l  %2482 = phi i32 [ 0, %2475 ], [ %2551, %2477 ]\l  %2483 = mul nsw i32 %2479, %1\l  %2484 = add nsw i32 %2483, %12\l  %2485 = sext i32 %2484 to i64\l  %2486 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2485\l  %2487 = load i16, i16 addrspace(1)* %2486, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2488 = uitofp i16 %2487 to float\l  %2489 = fcmp contract ogt float %2470, %2488\l  %2490 = fcmp contract olt float %2471, %2488\l  %2491 = and i1 %2489, %2490\l  %2492 = fmul contract float %2488, %2488\l  %2493 = select i1 %2491, float %2488, float -0.000000e+00\l  %2494 = fadd contract float %2481, %2493\l  %2495 = select i1 %2491, float %2492, float -0.000000e+00\l  %2496 = fadd contract float %2480, %2495\l  %2497 = zext i1 %2491 to i32\l  %2498 = add nuw nsw i32 %2478, %2497\l  %2499 = or i32 %2479, 1\l  %2500 = mul nsw i32 %2499, %1\l  %2501 = add nsw i32 %2500, %12\l  %2502 = sext i32 %2501 to i64\l  %2503 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2502\l  %2504 = load i16, i16 addrspace(1)* %2503, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2505 = uitofp i16 %2504 to float\l  %2506 = fcmp contract ogt float %2470, %2505\l  %2507 = fcmp contract olt float %2471, %2505\l  %2508 = and i1 %2506, %2507\l  %2509 = fmul contract float %2505, %2505\l  %2510 = select i1 %2508, float %2505, float -0.000000e+00\l  %2511 = fadd contract float %2494, %2510\l  %2512 = select i1 %2508, float %2509, float -0.000000e+00\l  %2513 = fadd contract float %2496, %2512\l  %2514 = zext i1 %2508 to i32\l  %2515 = add nuw nsw i32 %2498, %2514\l  %2516 = or i32 %2479, 2\l  %2517 = mul nsw i32 %2516, %1\l  %2518 = add nsw i32 %2517, %12\l  %2519 = sext i32 %2518 to i64\l  %2520 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2519\l  %2521 = load i16, i16 addrspace(1)* %2520, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2522 = uitofp i16 %2521 to float\l  %2523 = fcmp contract ogt float %2470, %2522\l  %2524 = fcmp contract olt float %2471, %2522\l  %2525 = and i1 %2523, %2524\l  %2526 = fmul contract float %2522, %2522\l  %2527 = select i1 %2525, float %2522, float -0.000000e+00\l  %2528 = fadd contract float %2511, %2527\l  %2529 = select i1 %2525, float %2526, float -0.000000e+00\l  %2530 = fadd contract float %2513, %2529\l  %2531 = zext i1 %2525 to i32\l  %2532 = add nuw nsw i32 %2515, %2531\l  %2533 = or i32 %2479, 3\l  %2534 = mul nsw i32 %2533, %1\l  %2535 = add nsw i32 %2534, %12\l  %2536 = sext i32 %2535 to i64\l  %2537 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2536\l  %2538 = load i16, i16 addrspace(1)* %2537, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2539 = uitofp i16 %2538 to float\l  %2540 = fcmp contract ogt float %2470, %2539\l  %2541 = fcmp contract olt float %2471, %2539\l  %2542 = and i1 %2540, %2541\l  %2543 = fmul contract float %2539, %2539\l  %2544 = select i1 %2542, float %2539, float -0.000000e+00\l  %2545 = fadd contract float %2528, %2544\l  %2546 = select i1 %2542, float %2543, float -0.000000e+00\l  %2547 = fadd contract float %2530, %2546\l  %2548 = zext i1 %2542 to i32\l  %2549 = add nuw nsw i32 %2532, %2548\l  %2550 = add nuw nsw i32 %2479, 4\l  %2551 = add i32 %2482, 4\l  %2552 = icmp eq i32 %2551, %2476\l  br i1 %2552, label %2553, label %2477, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c5e7e0:s0 -> Node0x4c5e600;
	Node0x4c5e7e0:s1 -> Node0x4c5e7e0;
	Node0x4c5e600 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#8caffe70",label="{%2553:\l2553:                                             \l  %2554 = phi float [ undef, %2469 ], [ %2545, %2477 ]\l  %2555 = phi float [ undef, %2469 ], [ %2547, %2477 ]\l  %2556 = phi i32 [ undef, %2469 ], [ %2549, %2477 ]\l  %2557 = phi i32 [ 0, %2469 ], [ %2549, %2477 ]\l  %2558 = phi i32 [ 0, %2469 ], [ %2550, %2477 ]\l  %2559 = phi float [ 0.000000e+00, %2469 ], [ %2547, %2477 ]\l  %2560 = phi float [ 0.000000e+00, %2469 ], [ %2545, %2477 ]\l  %2561 = icmp eq i32 %2473, 0\l  br i1 %2561, label %2587, label %2562\l|{<s0>T|<s1>F}}"];
	Node0x4c5e600:s0 -> Node0x4c5e1e0;
	Node0x4c5e600:s1 -> Node0x4c61ac0;
	Node0x4c61ac0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#bfd3f670",label="{%2562:\l2562:                                             \l  %2563 = phi i32 [ %2583, %2562 ], [ %2557, %2553 ]\l  %2564 = phi i32 [ %2584, %2562 ], [ %2558, %2553 ]\l  %2565 = phi float [ %2581, %2562 ], [ %2559, %2553 ]\l  %2566 = phi float [ %2579, %2562 ], [ %2560, %2553 ]\l  %2567 = phi i32 [ %2585, %2562 ], [ 0, %2553 ]\l  %2568 = mul nsw i32 %2564, %1\l  %2569 = add nsw i32 %2568, %12\l  %2570 = sext i32 %2569 to i64\l  %2571 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2570\l  %2572 = load i16, i16 addrspace(1)* %2571, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2573 = uitofp i16 %2572 to float\l  %2574 = fcmp contract ogt float %2470, %2573\l  %2575 = fcmp contract olt float %2471, %2573\l  %2576 = and i1 %2574, %2575\l  %2577 = fmul contract float %2573, %2573\l  %2578 = select i1 %2576, float %2573, float -0.000000e+00\l  %2579 = fadd contract float %2566, %2578\l  %2580 = select i1 %2576, float %2577, float -0.000000e+00\l  %2581 = fadd contract float %2565, %2580\l  %2582 = zext i1 %2576 to i32\l  %2583 = add nuw nsw i32 %2563, %2582\l  %2584 = add nuw nsw i32 %2564, 1\l  %2585 = add i32 %2567, 1\l  %2586 = icmp eq i32 %2585, %2473\l  br i1 %2586, label %2587, label %2562, !llvm.loop !31\l|{<s0>T|<s1>F}}"];
	Node0x4c61ac0:s0 -> Node0x4c5e1e0;
	Node0x4c61ac0:s1 -> Node0x4c61ac0;
	Node0x4c5e1e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#93b5fe70",label="{%2587:\l2587:                                             \l  %2588 = phi float [ 0.000000e+00, %2468 ], [ %2554, %2553 ], [ %2579, %2562 ]\l  %2589 = phi float [ 0.000000e+00, %2468 ], [ %2555, %2553 ], [ %2581, %2562 ]\l  %2590 = phi i32 [ 0, %2468 ], [ %2556, %2553 ], [ %2583, %2562 ]\l  %2591 = sitofp i32 %2590 to float\l  %2592 = fdiv contract float %2588, %2591\l  %2593 = fdiv contract float %2589, %2591\l  %2594 = fmul contract float %2592, %2592\l  %2595 = fsub contract float %2593, %2594\l  %2596 = fcmp olt float %2595, 0x39F0000000000000\l  %2597 = select i1 %2596, float 0x41F0000000000000, float 1.000000e+00\l  %2598 = fmul float %2595, %2597\l  %2599 = tail call float @llvm.sqrt.f32(float %2598)\l  %2600 = bitcast float %2599 to i32\l  %2601 = add nsw i32 %2600, -1\l  %2602 = bitcast i32 %2601 to float\l  %2603 = add nsw i32 %2600, 1\l  %2604 = bitcast i32 %2603 to float\l  %2605 = tail call i1 @llvm.amdgcn.class.f32(float %2598, i32 608)\l  %2606 = select i1 %2596, float 0x3EF0000000000000, float 1.000000e+00\l  %2607 = fneg float %2604\l  %2608 = tail call float @llvm.fma.f32(float %2607, float %2599, float %2598)\l  %2609 = fcmp ogt float %2608, 0.000000e+00\l  %2610 = fneg float %2602\l  %2611 = tail call float @llvm.fma.f32(float %2610, float %2599, float %2598)\l  %2612 = fcmp ole float %2611, 0.000000e+00\l  %2613 = select i1 %2612, float %2602, float %2599\l  %2614 = select i1 %2609, float %2604, float %2613\l  %2615 = fmul float %2606, %2614\l  %2616 = select i1 %2605, float %2598, float %2615\l  %2617 = fmul contract float %2616, 2.000000e+00\l  %2618 = fsub contract float %2592, %2439\l  %2619 = tail call float @llvm.fabs.f32(float %2618)\l  %2620 = fcmp contract ogt float %2619, 0x3EB0C6F7A0000000\l  br i1 %2620, label %2621, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c5e1e0:s0 -> Node0x4c64090;
	Node0x4c5e1e0:s1 -> Node0x4bf8e70;
	Node0x4c64090 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#88abfd70",label="{%2621:\l2621:                                             \l  br i1 %13, label %2740, label %2622\l|{<s0>T|<s1>F}}"];
	Node0x4c64090:s0 -> Node0x4c64190;
	Node0x4c64090:s1 -> Node0x4c641e0;
	Node0x4c641e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7ea1fa70",label="{%2622:\l2622:                                             \l  %2623 = fadd contract float %2592, %2617\l  %2624 = fsub contract float %2592, %2617\l  %2625 = add i32 %2, -1\l  %2626 = and i32 %2, 3\l  %2627 = icmp ult i32 %2625, 3\l  br i1 %2627, label %2706, label %2628\l|{<s0>T|<s1>F}}"];
	Node0x4c641e0:s0 -> Node0x4c645b0;
	Node0x4c641e0:s1 -> Node0x4c64600;
	Node0x4c64600 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7396f570",label="{%2628:\l2628:                                             \l  %2629 = and i32 %2, -4\l  br label %2630\l}"];
	Node0x4c64600 -> Node0x4c64790;
	Node0x4c64790 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#aec9fc70",label="{%2630:\l2630:                                             \l  %2631 = phi i32 [ 0, %2628 ], [ %2702, %2630 ]\l  %2632 = phi i32 [ 0, %2628 ], [ %2703, %2630 ]\l  %2633 = phi float [ 0.000000e+00, %2628 ], [ %2700, %2630 ]\l  %2634 = phi float [ 0.000000e+00, %2628 ], [ %2698, %2630 ]\l  %2635 = phi i32 [ 0, %2628 ], [ %2704, %2630 ]\l  %2636 = mul nsw i32 %2632, %1\l  %2637 = add nsw i32 %2636, %12\l  %2638 = sext i32 %2637 to i64\l  %2639 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2638\l  %2640 = load i16, i16 addrspace(1)* %2639, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2641 = uitofp i16 %2640 to float\l  %2642 = fcmp contract ogt float %2623, %2641\l  %2643 = fcmp contract olt float %2624, %2641\l  %2644 = and i1 %2642, %2643\l  %2645 = fmul contract float %2641, %2641\l  %2646 = select i1 %2644, float %2641, float -0.000000e+00\l  %2647 = fadd contract float %2634, %2646\l  %2648 = select i1 %2644, float %2645, float -0.000000e+00\l  %2649 = fadd contract float %2633, %2648\l  %2650 = zext i1 %2644 to i32\l  %2651 = add nuw nsw i32 %2631, %2650\l  %2652 = or i32 %2632, 1\l  %2653 = mul nsw i32 %2652, %1\l  %2654 = add nsw i32 %2653, %12\l  %2655 = sext i32 %2654 to i64\l  %2656 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2655\l  %2657 = load i16, i16 addrspace(1)* %2656, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2658 = uitofp i16 %2657 to float\l  %2659 = fcmp contract ogt float %2623, %2658\l  %2660 = fcmp contract olt float %2624, %2658\l  %2661 = and i1 %2659, %2660\l  %2662 = fmul contract float %2658, %2658\l  %2663 = select i1 %2661, float %2658, float -0.000000e+00\l  %2664 = fadd contract float %2647, %2663\l  %2665 = select i1 %2661, float %2662, float -0.000000e+00\l  %2666 = fadd contract float %2649, %2665\l  %2667 = zext i1 %2661 to i32\l  %2668 = add nuw nsw i32 %2651, %2667\l  %2669 = or i32 %2632, 2\l  %2670 = mul nsw i32 %2669, %1\l  %2671 = add nsw i32 %2670, %12\l  %2672 = sext i32 %2671 to i64\l  %2673 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2672\l  %2674 = load i16, i16 addrspace(1)* %2673, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2675 = uitofp i16 %2674 to float\l  %2676 = fcmp contract ogt float %2623, %2675\l  %2677 = fcmp contract olt float %2624, %2675\l  %2678 = and i1 %2676, %2677\l  %2679 = fmul contract float %2675, %2675\l  %2680 = select i1 %2678, float %2675, float -0.000000e+00\l  %2681 = fadd contract float %2664, %2680\l  %2682 = select i1 %2678, float %2679, float -0.000000e+00\l  %2683 = fadd contract float %2666, %2682\l  %2684 = zext i1 %2678 to i32\l  %2685 = add nuw nsw i32 %2668, %2684\l  %2686 = or i32 %2632, 3\l  %2687 = mul nsw i32 %2686, %1\l  %2688 = add nsw i32 %2687, %12\l  %2689 = sext i32 %2688 to i64\l  %2690 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2689\l  %2691 = load i16, i16 addrspace(1)* %2690, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2692 = uitofp i16 %2691 to float\l  %2693 = fcmp contract ogt float %2623, %2692\l  %2694 = fcmp contract olt float %2624, %2692\l  %2695 = and i1 %2693, %2694\l  %2696 = fmul contract float %2692, %2692\l  %2697 = select i1 %2695, float %2692, float -0.000000e+00\l  %2698 = fadd contract float %2681, %2697\l  %2699 = select i1 %2695, float %2696, float -0.000000e+00\l  %2700 = fadd contract float %2683, %2699\l  %2701 = zext i1 %2695 to i32\l  %2702 = add nuw nsw i32 %2685, %2701\l  %2703 = add nuw nsw i32 %2632, 4\l  %2704 = add i32 %2635, 4\l  %2705 = icmp eq i32 %2704, %2629\l  br i1 %2705, label %2706, label %2630, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c64790:s0 -> Node0x4c645b0;
	Node0x4c64790:s1 -> Node0x4c64790;
	Node0x4c645b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7ea1fa70",label="{%2706:\l2706:                                             \l  %2707 = phi float [ undef, %2622 ], [ %2698, %2630 ]\l  %2708 = phi float [ undef, %2622 ], [ %2700, %2630 ]\l  %2709 = phi i32 [ undef, %2622 ], [ %2702, %2630 ]\l  %2710 = phi i32 [ 0, %2622 ], [ %2702, %2630 ]\l  %2711 = phi i32 [ 0, %2622 ], [ %2703, %2630 ]\l  %2712 = phi float [ 0.000000e+00, %2622 ], [ %2700, %2630 ]\l  %2713 = phi float [ 0.000000e+00, %2622 ], [ %2698, %2630 ]\l  %2714 = icmp eq i32 %2626, 0\l  br i1 %2714, label %2740, label %2715\l|{<s0>T|<s1>F}}"];
	Node0x4c645b0:s0 -> Node0x4c64190;
	Node0x4c645b0:s1 -> Node0x4c67a70;
	Node0x4c67a70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b2ccfb70",label="{%2715:\l2715:                                             \l  %2716 = phi i32 [ %2736, %2715 ], [ %2710, %2706 ]\l  %2717 = phi i32 [ %2737, %2715 ], [ %2711, %2706 ]\l  %2718 = phi float [ %2734, %2715 ], [ %2712, %2706 ]\l  %2719 = phi float [ %2732, %2715 ], [ %2713, %2706 ]\l  %2720 = phi i32 [ %2738, %2715 ], [ 0, %2706 ]\l  %2721 = mul nsw i32 %2717, %1\l  %2722 = add nsw i32 %2721, %12\l  %2723 = sext i32 %2722 to i64\l  %2724 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2723\l  %2725 = load i16, i16 addrspace(1)* %2724, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2726 = uitofp i16 %2725 to float\l  %2727 = fcmp contract ogt float %2623, %2726\l  %2728 = fcmp contract olt float %2624, %2726\l  %2729 = and i1 %2727, %2728\l  %2730 = fmul contract float %2726, %2726\l  %2731 = select i1 %2729, float %2726, float -0.000000e+00\l  %2732 = fadd contract float %2719, %2731\l  %2733 = select i1 %2729, float %2730, float -0.000000e+00\l  %2734 = fadd contract float %2718, %2733\l  %2735 = zext i1 %2729 to i32\l  %2736 = add nuw nsw i32 %2716, %2735\l  %2737 = add nuw nsw i32 %2717, 1\l  %2738 = add i32 %2720, 1\l  %2739 = icmp eq i32 %2738, %2626\l  br i1 %2739, label %2740, label %2715, !llvm.loop !32\l|{<s0>T|<s1>F}}"];
	Node0x4c67a70:s0 -> Node0x4c64190;
	Node0x4c67a70:s1 -> Node0x4c67a70;
	Node0x4c64190 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#88abfd70",label="{%2740:\l2740:                                             \l  %2741 = phi float [ 0.000000e+00, %2621 ], [ %2707, %2706 ], [ %2732, %2715 ]\l  %2742 = phi float [ 0.000000e+00, %2621 ], [ %2708, %2706 ], [ %2734, %2715 ]\l  %2743 = phi i32 [ 0, %2621 ], [ %2709, %2706 ], [ %2736, %2715 ]\l  %2744 = sitofp i32 %2743 to float\l  %2745 = fdiv contract float %2741, %2744\l  %2746 = fdiv contract float %2742, %2744\l  %2747 = fmul contract float %2745, %2745\l  %2748 = fsub contract float %2746, %2747\l  %2749 = fcmp olt float %2748, 0x39F0000000000000\l  %2750 = select i1 %2749, float 0x41F0000000000000, float 1.000000e+00\l  %2751 = fmul float %2748, %2750\l  %2752 = tail call float @llvm.sqrt.f32(float %2751)\l  %2753 = bitcast float %2752 to i32\l  %2754 = add nsw i32 %2753, -1\l  %2755 = bitcast i32 %2754 to float\l  %2756 = add nsw i32 %2753, 1\l  %2757 = bitcast i32 %2756 to float\l  %2758 = tail call i1 @llvm.amdgcn.class.f32(float %2751, i32 608)\l  %2759 = select i1 %2749, float 0x3EF0000000000000, float 1.000000e+00\l  %2760 = fneg float %2757\l  %2761 = tail call float @llvm.fma.f32(float %2760, float %2752, float %2751)\l  %2762 = fcmp ogt float %2761, 0.000000e+00\l  %2763 = fneg float %2755\l  %2764 = tail call float @llvm.fma.f32(float %2763, float %2752, float %2751)\l  %2765 = fcmp ole float %2764, 0.000000e+00\l  %2766 = select i1 %2765, float %2755, float %2752\l  %2767 = select i1 %2762, float %2757, float %2766\l  %2768 = fmul float %2759, %2767\l  %2769 = select i1 %2758, float %2751, float %2768\l  %2770 = fmul contract float %2769, 2.000000e+00\l  %2771 = fsub contract float %2745, %2592\l  %2772 = tail call float @llvm.fabs.f32(float %2771)\l  %2773 = fcmp contract ogt float %2772, 0x3EB0C6F7A0000000\l  br i1 %2773, label %2774, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c64190:s0 -> Node0x4c6a060;
	Node0x4c64190:s1 -> Node0x4bf8e70;
	Node0x4c6a060 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7a9df870",label="{%2774:\l2774:                                             \l  br i1 %13, label %2893, label %2775\l|{<s0>T|<s1>F}}"];
	Node0x4c6a060:s0 -> Node0x4c6a160;
	Node0x4c6a060:s1 -> Node0x4c6a1b0;
	Node0x4c6a1b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7396f570",label="{%2775:\l2775:                                             \l  %2776 = fadd contract float %2745, %2770\l  %2777 = fsub contract float %2745, %2770\l  %2778 = add i32 %2, -1\l  %2779 = and i32 %2, 3\l  %2780 = icmp ult i32 %2778, 3\l  br i1 %2780, label %2859, label %2781\l|{<s0>T|<s1>F}}"];
	Node0x4c6a1b0:s0 -> Node0x4c6a580;
	Node0x4c6a1b0:s1 -> Node0x4c6a5d0;
	Node0x4c6a5d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#6a8bef70",label="{%2781:\l2781:                                             \l  %2782 = and i32 %2, -4\l  br label %2783\l}"];
	Node0x4c6a5d0 -> Node0x4c6a760;
	Node0x4c6a760 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a5c3fe70",label="{%2783:\l2783:                                             \l  %2784 = phi i32 [ 0, %2781 ], [ %2855, %2783 ]\l  %2785 = phi i32 [ 0, %2781 ], [ %2856, %2783 ]\l  %2786 = phi float [ 0.000000e+00, %2781 ], [ %2853, %2783 ]\l  %2787 = phi float [ 0.000000e+00, %2781 ], [ %2851, %2783 ]\l  %2788 = phi i32 [ 0, %2781 ], [ %2857, %2783 ]\l  %2789 = mul nsw i32 %2785, %1\l  %2790 = add nsw i32 %2789, %12\l  %2791 = sext i32 %2790 to i64\l  %2792 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2791\l  %2793 = load i16, i16 addrspace(1)* %2792, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2794 = uitofp i16 %2793 to float\l  %2795 = fcmp contract ogt float %2776, %2794\l  %2796 = fcmp contract olt float %2777, %2794\l  %2797 = and i1 %2795, %2796\l  %2798 = fmul contract float %2794, %2794\l  %2799 = select i1 %2797, float %2794, float -0.000000e+00\l  %2800 = fadd contract float %2787, %2799\l  %2801 = select i1 %2797, float %2798, float -0.000000e+00\l  %2802 = fadd contract float %2786, %2801\l  %2803 = zext i1 %2797 to i32\l  %2804 = add nuw nsw i32 %2784, %2803\l  %2805 = or i32 %2785, 1\l  %2806 = mul nsw i32 %2805, %1\l  %2807 = add nsw i32 %2806, %12\l  %2808 = sext i32 %2807 to i64\l  %2809 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2808\l  %2810 = load i16, i16 addrspace(1)* %2809, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2811 = uitofp i16 %2810 to float\l  %2812 = fcmp contract ogt float %2776, %2811\l  %2813 = fcmp contract olt float %2777, %2811\l  %2814 = and i1 %2812, %2813\l  %2815 = fmul contract float %2811, %2811\l  %2816 = select i1 %2814, float %2811, float -0.000000e+00\l  %2817 = fadd contract float %2800, %2816\l  %2818 = select i1 %2814, float %2815, float -0.000000e+00\l  %2819 = fadd contract float %2802, %2818\l  %2820 = zext i1 %2814 to i32\l  %2821 = add nuw nsw i32 %2804, %2820\l  %2822 = or i32 %2785, 2\l  %2823 = mul nsw i32 %2822, %1\l  %2824 = add nsw i32 %2823, %12\l  %2825 = sext i32 %2824 to i64\l  %2826 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2825\l  %2827 = load i16, i16 addrspace(1)* %2826, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2828 = uitofp i16 %2827 to float\l  %2829 = fcmp contract ogt float %2776, %2828\l  %2830 = fcmp contract olt float %2777, %2828\l  %2831 = and i1 %2829, %2830\l  %2832 = fmul contract float %2828, %2828\l  %2833 = select i1 %2831, float %2828, float -0.000000e+00\l  %2834 = fadd contract float %2817, %2833\l  %2835 = select i1 %2831, float %2832, float -0.000000e+00\l  %2836 = fadd contract float %2819, %2835\l  %2837 = zext i1 %2831 to i32\l  %2838 = add nuw nsw i32 %2821, %2837\l  %2839 = or i32 %2785, 3\l  %2840 = mul nsw i32 %2839, %1\l  %2841 = add nsw i32 %2840, %12\l  %2842 = sext i32 %2841 to i64\l  %2843 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2842\l  %2844 = load i16, i16 addrspace(1)* %2843, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2845 = uitofp i16 %2844 to float\l  %2846 = fcmp contract ogt float %2776, %2845\l  %2847 = fcmp contract olt float %2777, %2845\l  %2848 = and i1 %2846, %2847\l  %2849 = fmul contract float %2845, %2845\l  %2850 = select i1 %2848, float %2845, float -0.000000e+00\l  %2851 = fadd contract float %2834, %2850\l  %2852 = select i1 %2848, float %2849, float -0.000000e+00\l  %2853 = fadd contract float %2836, %2852\l  %2854 = zext i1 %2848 to i32\l  %2855 = add nuw nsw i32 %2838, %2854\l  %2856 = add nuw nsw i32 %2785, 4\l  %2857 = add i32 %2788, 4\l  %2858 = icmp eq i32 %2857, %2782\l  br i1 %2858, label %2859, label %2783, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c6a760:s0 -> Node0x4c6a580;
	Node0x4c6a760:s1 -> Node0x4c6a760;
	Node0x4c6a580 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7396f570",label="{%2859:\l2859:                                             \l  %2860 = phi float [ undef, %2775 ], [ %2851, %2783 ]\l  %2861 = phi float [ undef, %2775 ], [ %2853, %2783 ]\l  %2862 = phi i32 [ undef, %2775 ], [ %2855, %2783 ]\l  %2863 = phi i32 [ 0, %2775 ], [ %2855, %2783 ]\l  %2864 = phi i32 [ 0, %2775 ], [ %2856, %2783 ]\l  %2865 = phi float [ 0.000000e+00, %2775 ], [ %2853, %2783 ]\l  %2866 = phi float [ 0.000000e+00, %2775 ], [ %2851, %2783 ]\l  %2867 = icmp eq i32 %2779, 0\l  br i1 %2867, label %2893, label %2868\l|{<s0>T|<s1>F}}"];
	Node0x4c6a580:s0 -> Node0x4c6a160;
	Node0x4c6a580:s1 -> Node0x4c6e670;
	Node0x4c6e670 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#a7c5fe70",label="{%2868:\l2868:                                             \l  %2869 = phi i32 [ %2889, %2868 ], [ %2863, %2859 ]\l  %2870 = phi i32 [ %2890, %2868 ], [ %2864, %2859 ]\l  %2871 = phi float [ %2887, %2868 ], [ %2865, %2859 ]\l  %2872 = phi float [ %2885, %2868 ], [ %2866, %2859 ]\l  %2873 = phi i32 [ %2891, %2868 ], [ 0, %2859 ]\l  %2874 = mul nsw i32 %2870, %1\l  %2875 = add nsw i32 %2874, %12\l  %2876 = sext i32 %2875 to i64\l  %2877 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2876\l  %2878 = load i16, i16 addrspace(1)* %2877, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2879 = uitofp i16 %2878 to float\l  %2880 = fcmp contract ogt float %2776, %2879\l  %2881 = fcmp contract olt float %2777, %2879\l  %2882 = and i1 %2880, %2881\l  %2883 = fmul contract float %2879, %2879\l  %2884 = select i1 %2882, float %2879, float -0.000000e+00\l  %2885 = fadd contract float %2872, %2884\l  %2886 = select i1 %2882, float %2883, float -0.000000e+00\l  %2887 = fadd contract float %2871, %2886\l  %2888 = zext i1 %2882 to i32\l  %2889 = add nuw nsw i32 %2869, %2888\l  %2890 = add nuw nsw i32 %2870, 1\l  %2891 = add i32 %2873, 1\l  %2892 = icmp eq i32 %2891, %2779\l  br i1 %2892, label %2893, label %2868, !llvm.loop !33\l|{<s0>T|<s1>F}}"];
	Node0x4c6e670:s0 -> Node0x4c6a160;
	Node0x4c6e670:s1 -> Node0x4c6e670;
	Node0x4c6a160 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7a9df870",label="{%2893:\l2893:                                             \l  %2894 = phi float [ 0.000000e+00, %2774 ], [ %2860, %2859 ], [ %2885, %2868 ]\l  %2895 = phi float [ 0.000000e+00, %2774 ], [ %2861, %2859 ], [ %2887, %2868 ]\l  %2896 = phi i32 [ 0, %2774 ], [ %2862, %2859 ], [ %2889, %2868 ]\l  %2897 = sitofp i32 %2896 to float\l  %2898 = fdiv contract float %2894, %2897\l  %2899 = fdiv contract float %2895, %2897\l  %2900 = fmul contract float %2898, %2898\l  %2901 = fsub contract float %2899, %2900\l  %2902 = fcmp olt float %2901, 0x39F0000000000000\l  %2903 = select i1 %2902, float 0x41F0000000000000, float 1.000000e+00\l  %2904 = fmul float %2901, %2903\l  %2905 = tail call float @llvm.sqrt.f32(float %2904)\l  %2906 = bitcast float %2905 to i32\l  %2907 = add nsw i32 %2906, -1\l  %2908 = bitcast i32 %2907 to float\l  %2909 = add nsw i32 %2906, 1\l  %2910 = bitcast i32 %2909 to float\l  %2911 = tail call i1 @llvm.amdgcn.class.f32(float %2904, i32 608)\l  %2912 = select i1 %2902, float 0x3EF0000000000000, float 1.000000e+00\l  %2913 = fneg float %2910\l  %2914 = tail call float @llvm.fma.f32(float %2913, float %2905, float %2904)\l  %2915 = fcmp ogt float %2914, 0.000000e+00\l  %2916 = fneg float %2908\l  %2917 = tail call float @llvm.fma.f32(float %2916, float %2905, float %2904)\l  %2918 = fcmp ole float %2917, 0.000000e+00\l  %2919 = select i1 %2918, float %2908, float %2905\l  %2920 = select i1 %2915, float %2910, float %2919\l  %2921 = fmul float %2912, %2920\l  %2922 = select i1 %2911, float %2904, float %2921\l  %2923 = fmul contract float %2922, 2.000000e+00\l  %2924 = fsub contract float %2898, %2745\l  %2925 = tail call float @llvm.fabs.f32(float %2924)\l  %2926 = fcmp contract ogt float %2925, 0x3EB0C6F7A0000000\l  br i1 %2926, label %2927, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4c6a160:s0 -> Node0x4c71860;
	Node0x4c6a160:s1 -> Node0x4bf8e70;
	Node0x4c71860 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7093f370",label="{%2927:\l2927:                                             \l  br i1 %13, label %3046, label %2928\l|{<s0>T|<s1>F}}"];
	Node0x4c71860:s0 -> Node0x4c71960;
	Node0x4c71860:s1 -> Node0x4c719b0;
	Node0x4c719b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#6a8bef70",label="{%2928:\l2928:                                             \l  %2929 = fadd contract float %2898, %2923\l  %2930 = fsub contract float %2898, %2923\l  %2931 = add i32 %2, -1\l  %2932 = and i32 %2, 3\l  %2933 = icmp ult i32 %2931, 3\l  br i1 %2933, label %3012, label %2934\l|{<s0>T|<s1>F}}"];
	Node0x4c719b0:s0 -> Node0x4c71d80;
	Node0x4c719b0:s1 -> Node0x4c71dd0;
	Node0x4c71dd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#5b7ae570",label="{%2934:\l2934:                                             \l  %2935 = and i32 %2, -4\l  br label %2936\l}"];
	Node0x4c71dd0 -> Node0x4c71f60;
	Node0x4c71f60 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#96b7ff70",label="{%2936:\l2936:                                             \l  %2937 = phi i32 [ 0, %2934 ], [ %3008, %2936 ]\l  %2938 = phi i32 [ 0, %2934 ], [ %3009, %2936 ]\l  %2939 = phi float [ 0.000000e+00, %2934 ], [ %3006, %2936 ]\l  %2940 = phi float [ 0.000000e+00, %2934 ], [ %3004, %2936 ]\l  %2941 = phi i32 [ 0, %2934 ], [ %3010, %2936 ]\l  %2942 = mul nsw i32 %2938, %1\l  %2943 = add nsw i32 %2942, %12\l  %2944 = sext i32 %2943 to i64\l  %2945 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2944\l  %2946 = load i16, i16 addrspace(1)* %2945, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2947 = uitofp i16 %2946 to float\l  %2948 = fcmp contract ogt float %2929, %2947\l  %2949 = fcmp contract olt float %2930, %2947\l  %2950 = and i1 %2948, %2949\l  %2951 = fmul contract float %2947, %2947\l  %2952 = select i1 %2950, float %2947, float -0.000000e+00\l  %2953 = fadd contract float %2940, %2952\l  %2954 = select i1 %2950, float %2951, float -0.000000e+00\l  %2955 = fadd contract float %2939, %2954\l  %2956 = zext i1 %2950 to i32\l  %2957 = add nuw nsw i32 %2937, %2956\l  %2958 = or i32 %2938, 1\l  %2959 = mul nsw i32 %2958, %1\l  %2960 = add nsw i32 %2959, %12\l  %2961 = sext i32 %2960 to i64\l  %2962 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2961\l  %2963 = load i16, i16 addrspace(1)* %2962, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2964 = uitofp i16 %2963 to float\l  %2965 = fcmp contract ogt float %2929, %2964\l  %2966 = fcmp contract olt float %2930, %2964\l  %2967 = and i1 %2965, %2966\l  %2968 = fmul contract float %2964, %2964\l  %2969 = select i1 %2967, float %2964, float -0.000000e+00\l  %2970 = fadd contract float %2953, %2969\l  %2971 = select i1 %2967, float %2968, float -0.000000e+00\l  %2972 = fadd contract float %2955, %2971\l  %2973 = zext i1 %2967 to i32\l  %2974 = add nuw nsw i32 %2957, %2973\l  %2975 = or i32 %2938, 2\l  %2976 = mul nsw i32 %2975, %1\l  %2977 = add nsw i32 %2976, %12\l  %2978 = sext i32 %2977 to i64\l  %2979 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2978\l  %2980 = load i16, i16 addrspace(1)* %2979, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2981 = uitofp i16 %2980 to float\l  %2982 = fcmp contract ogt float %2929, %2981\l  %2983 = fcmp contract olt float %2930, %2981\l  %2984 = and i1 %2982, %2983\l  %2985 = fmul contract float %2981, %2981\l  %2986 = select i1 %2984, float %2981, float -0.000000e+00\l  %2987 = fadd contract float %2970, %2986\l  %2988 = select i1 %2984, float %2985, float -0.000000e+00\l  %2989 = fadd contract float %2972, %2988\l  %2990 = zext i1 %2984 to i32\l  %2991 = add nuw nsw i32 %2974, %2990\l  %2992 = or i32 %2938, 3\l  %2993 = mul nsw i32 %2992, %1\l  %2994 = add nsw i32 %2993, %12\l  %2995 = sext i32 %2994 to i64\l  %2996 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %2995\l  %2997 = load i16, i16 addrspace(1)* %2996, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %2998 = uitofp i16 %2997 to float\l  %2999 = fcmp contract ogt float %2929, %2998\l  %3000 = fcmp contract olt float %2930, %2998\l  %3001 = and i1 %2999, %3000\l  %3002 = fmul contract float %2998, %2998\l  %3003 = select i1 %3001, float %2998, float -0.000000e+00\l  %3004 = fadd contract float %2987, %3003\l  %3005 = select i1 %3001, float %3002, float -0.000000e+00\l  %3006 = fadd contract float %2989, %3005\l  %3007 = zext i1 %3001 to i32\l  %3008 = add nuw nsw i32 %2991, %3007\l  %3009 = add nuw nsw i32 %2938, 4\l  %3010 = add i32 %2941, 4\l  %3011 = icmp eq i32 %3010, %2935\l  br i1 %3011, label %3012, label %2936, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4c71f60:s0 -> Node0x4c71d80;
	Node0x4c71f60:s1 -> Node0x4c71f60;
	Node0x4c71d80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#6a8bef70",label="{%3012:\l3012:                                             \l  %3013 = phi float [ undef, %2928 ], [ %3004, %2936 ]\l  %3014 = phi float [ undef, %2928 ], [ %3006, %2936 ]\l  %3015 = phi i32 [ undef, %2928 ], [ %3008, %2936 ]\l  %3016 = phi i32 [ 0, %2928 ], [ %3008, %2936 ]\l  %3017 = phi i32 [ 0, %2928 ], [ %3009, %2936 ]\l  %3018 = phi float [ 0.000000e+00, %2928 ], [ %3006, %2936 ]\l  %3019 = phi float [ 0.000000e+00, %2928 ], [ %3004, %2936 ]\l  %3020 = icmp eq i32 %2932, 0\l  br i1 %3020, label %3046, label %3021\l|{<s0>T|<s1>F}}"];
	Node0x4c71d80:s0 -> Node0x4c71960;
	Node0x4c71d80:s1 -> Node0x4c75240;
	Node0x4c75240 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#9abbff70",label="{%3021:\l3021:                                             \l  %3022 = phi i32 [ %3042, %3021 ], [ %3016, %3012 ]\l  %3023 = phi i32 [ %3043, %3021 ], [ %3017, %3012 ]\l  %3024 = phi float [ %3040, %3021 ], [ %3018, %3012 ]\l  %3025 = phi float [ %3038, %3021 ], [ %3019, %3012 ]\l  %3026 = phi i32 [ %3044, %3021 ], [ 0, %3012 ]\l  %3027 = mul nsw i32 %3023, %1\l  %3028 = add nsw i32 %3027, %12\l  %3029 = sext i32 %3028 to i64\l  %3030 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3029\l  %3031 = load i16, i16 addrspace(1)* %3030, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3032 = uitofp i16 %3031 to float\l  %3033 = fcmp contract ogt float %2929, %3032\l  %3034 = fcmp contract olt float %2930, %3032\l  %3035 = and i1 %3033, %3034\l  %3036 = fmul contract float %3032, %3032\l  %3037 = select i1 %3035, float %3032, float -0.000000e+00\l  %3038 = fadd contract float %3025, %3037\l  %3039 = select i1 %3035, float %3036, float -0.000000e+00\l  %3040 = fadd contract float %3024, %3039\l  %3041 = zext i1 %3035 to i32\l  %3042 = add nuw nsw i32 %3022, %3041\l  %3043 = add nuw nsw i32 %3023, 1\l  %3044 = add i32 %3026, 1\l  %3045 = icmp eq i32 %3044, %2932\l  br i1 %3045, label %3046, label %3021, !llvm.loop !34\l|{<s0>T|<s1>F}}"];
	Node0x4c75240:s0 -> Node0x4c71960;
	Node0x4c75240:s1 -> Node0x4c75240;
	Node0x4c71960 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#7093f370",label="{%3046:\l3046:                                             \l  %3047 = phi float [ 0.000000e+00, %2927 ], [ %3013, %3012 ], [ %3038, %3021 ]\l  %3048 = phi float [ 0.000000e+00, %2927 ], [ %3014, %3012 ], [ %3040, %3021 ]\l  %3049 = phi i32 [ 0, %2927 ], [ %3015, %3012 ], [ %3042, %3021 ]\l  %3050 = sitofp i32 %3049 to float\l  %3051 = fdiv contract float %3047, %3050\l  %3052 = fdiv contract float %3048, %3050\l  %3053 = fmul contract float %3051, %3051\l  %3054 = fsub contract float %3052, %3053\l  %3055 = fcmp olt float %3054, 0x39F0000000000000\l  %3056 = select i1 %3055, float 0x41F0000000000000, float 1.000000e+00\l  %3057 = fmul float %3054, %3056\l  %3058 = tail call float @llvm.sqrt.f32(float %3057)\l  %3059 = bitcast float %3058 to i32\l  %3060 = add nsw i32 %3059, -1\l  %3061 = bitcast i32 %3060 to float\l  %3062 = add nsw i32 %3059, 1\l  %3063 = bitcast i32 %3062 to float\l  %3064 = tail call i1 @llvm.amdgcn.class.f32(float %3057, i32 608)\l  %3065 = select i1 %3055, float 0x3EF0000000000000, float 1.000000e+00\l  %3066 = fneg float %3063\l  %3067 = tail call float @llvm.fma.f32(float %3066, float %3058, float %3057)\l  %3068 = fcmp ogt float %3067, 0.000000e+00\l  %3069 = fneg float %3061\l  %3070 = tail call float @llvm.fma.f32(float %3069, float %3058, float %3057)\l  %3071 = fcmp ole float %3070, 0.000000e+00\l  %3072 = select i1 %3071, float %3061, float %3058\l  %3073 = select i1 %3068, float %3063, float %3072\l  %3074 = fmul float %3065, %3073\l  %3075 = select i1 %3064, float %3057, float %3074\l  br label %3227, !llvm.loop !15\l}"];
	Node0x4c71960 -> Node0x4bf8e70;
	Node0x4bf02a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%3076:\l3076:                                             \l  %3077 = phi float [ undef, %14 ], [ %3221, %3138 ]\l  %3078 = phi float [ undef, %14 ], [ %3222, %3138 ]\l  %3079 = phi i32 [ undef, %14 ], [ %3223, %3138 ]\l  %3080 = phi i32 [ 0, %14 ], [ %3223, %3138 ]\l  %3081 = phi i32 [ 0, %14 ], [ %3224, %3138 ]\l  %3082 = phi float [ 0.000000e+00, %14 ], [ %3222, %3138 ]\l  %3083 = phi float [ 0.000000e+00, %14 ], [ %3221, %3138 ]\l  %3084 = icmp eq i32 %16, 0\l  br i1 %3084, label %3104, label %3085\l|{<s0>T|<s1>F}}"];
	Node0x4bf02a0:s0 -> Node0x4befe40;
	Node0x4bf02a0:s1 -> Node0x4c77b40;
	Node0x4c77b40 [shape=record,color="#b70d28ff", style=filled, fillcolor="#be242e70",label="{%3085:\l3085:                                             \l  %3086 = phi i32 [ %3100, %3085 ], [ %3080, %3076 ]\l  %3087 = phi i32 [ %3101, %3085 ], [ %3081, %3076 ]\l  %3088 = phi float [ %3099, %3085 ], [ %3082, %3076 ]\l  %3089 = phi float [ %3098, %3085 ], [ %3083, %3076 ]\l  %3090 = phi i32 [ %3102, %3085 ], [ 0, %3076 ]\l  %3091 = mul nsw i32 %3087, %1\l  %3092 = add nsw i32 %3091, %12\l  %3093 = sext i32 %3092 to i64\l  %3094 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3093\l  %3095 = load i16, i16 addrspace(1)* %3094, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3096 = uitofp i16 %3095 to float\l  %3097 = fmul contract float %3096, %3096\l  %3098 = fadd contract float %3089, %3096\l  %3099 = fadd contract float %3088, %3097\l  %3100 = add nuw nsw i32 %3086, 1\l  %3101 = add nuw nsw i32 %3087, 1\l  %3102 = add i32 %3090, 1\l  %3103 = icmp eq i32 %3102, %16\l  br i1 %3103, label %3104, label %3085, !llvm.loop !35\l|{<s0>T|<s1>F}}"];
	Node0x4c77b40:s0 -> Node0x4befe40;
	Node0x4c77b40:s1 -> Node0x4c77b40;
	Node0x4befe40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3104:\l3104:                                             \l  %3105 = phi float [ 0.000000e+00, %3 ], [ %3077, %3076 ], [ %3098, %3085 ]\l  %3106 = phi float [ 0.000000e+00, %3 ], [ %3078, %3076 ], [ %3099, %3085 ]\l  %3107 = phi i32 [ 0, %3 ], [ %3079, %3076 ], [ %3100, %3085 ]\l  %3108 = sitofp i32 %3107 to float\l  %3109 = fdiv contract float %3105, %3108\l  %3110 = fdiv contract float %3106, %3108\l  %3111 = fmul contract float %3109, %3109\l  %3112 = fsub contract float %3110, %3111\l  %3113 = fcmp olt float %3112, 0x39F0000000000000\l  %3114 = select i1 %3113, float 0x41F0000000000000, float 1.000000e+00\l  %3115 = fmul float %3112, %3114\l  %3116 = tail call float @llvm.sqrt.f32(float %3115)\l  %3117 = bitcast float %3116 to i32\l  %3118 = add nsw i32 %3117, -1\l  %3119 = bitcast i32 %3118 to float\l  %3120 = add nsw i32 %3117, 1\l  %3121 = bitcast i32 %3120 to float\l  %3122 = tail call i1 @llvm.amdgcn.class.f32(float %3115, i32 608)\l  %3123 = select i1 %3113, float 0x3EF0000000000000, float 1.000000e+00\l  %3124 = fneg float %3121\l  %3125 = tail call float @llvm.fma.f32(float %3124, float %3116, float %3115)\l  %3126 = fcmp ogt float %3125, 0.000000e+00\l  %3127 = fneg float %3119\l  %3128 = tail call float @llvm.fma.f32(float %3127, float %3116, float %3115)\l  %3129 = fcmp ole float %3128, 0.000000e+00\l  %3130 = select i1 %3129, float %3119, float %3116\l  %3131 = select i1 %3126, float %3121, float %3130\l  %3132 = fmul float %3123, %3131\l  %3133 = select i1 %3122, float %3115, float %3132\l  %3134 = fmul contract float %3133, 2.000000e+00\l  %3135 = fadd contract float %3109, -1.275000e+02\l  %3136 = tail call float @llvm.fabs.f32(float %3135)\l  %3137 = fcmp contract ogt float %3136, 0x3EB0C6F7A0000000\l  br i1 %3137, label %20, label %3227, !llvm.loop !15\l|{<s0>T|<s1>F}}"];
	Node0x4befe40:s0 -> Node0x4bf05b0;
	Node0x4befe40:s1 -> Node0x4bf8e70;
	Node0x4bf04f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c32e3170",label="{%3138:\l3138:                                             \l  %3139 = phi i32 [ 0, %18 ], [ %3223, %3138 ]\l  %3140 = phi i32 [ 0, %18 ], [ %3224, %3138 ]\l  %3141 = phi float [ 0.000000e+00, %18 ], [ %3222, %3138 ]\l  %3142 = phi float [ 0.000000e+00, %18 ], [ %3221, %3138 ]\l  %3143 = phi i32 [ 0, %18 ], [ %3225, %3138 ]\l  %3144 = mul nsw i32 %3140, %1\l  %3145 = add nsw i32 %3144, %12\l  %3146 = sext i32 %3145 to i64\l  %3147 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3146\l  %3148 = load i16, i16 addrspace(1)* %3147, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3149 = uitofp i16 %3148 to float\l  %3150 = fmul contract float %3149, %3149\l  %3151 = fadd contract float %3142, %3149\l  %3152 = fadd contract float %3141, %3150\l  %3153 = or i32 %3140, 1\l  %3154 = mul nsw i32 %3153, %1\l  %3155 = add nsw i32 %3154, %12\l  %3156 = sext i32 %3155 to i64\l  %3157 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3156\l  %3158 = load i16, i16 addrspace(1)* %3157, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3159 = uitofp i16 %3158 to float\l  %3160 = fmul contract float %3159, %3159\l  %3161 = fadd contract float %3151, %3159\l  %3162 = fadd contract float %3152, %3160\l  %3163 = or i32 %3140, 2\l  %3164 = mul nsw i32 %3163, %1\l  %3165 = add nsw i32 %3164, %12\l  %3166 = sext i32 %3165 to i64\l  %3167 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3166\l  %3168 = load i16, i16 addrspace(1)* %3167, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3169 = uitofp i16 %3168 to float\l  %3170 = fmul contract float %3169, %3169\l  %3171 = fadd contract float %3161, %3169\l  %3172 = fadd contract float %3162, %3170\l  %3173 = or i32 %3140, 3\l  %3174 = mul nsw i32 %3173, %1\l  %3175 = add nsw i32 %3174, %12\l  %3176 = sext i32 %3175 to i64\l  %3177 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3176\l  %3178 = load i16, i16 addrspace(1)* %3177, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3179 = uitofp i16 %3178 to float\l  %3180 = fmul contract float %3179, %3179\l  %3181 = fadd contract float %3171, %3179\l  %3182 = fadd contract float %3172, %3180\l  %3183 = or i32 %3140, 4\l  %3184 = mul nsw i32 %3183, %1\l  %3185 = add nsw i32 %3184, %12\l  %3186 = sext i32 %3185 to i64\l  %3187 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3186\l  %3188 = load i16, i16 addrspace(1)* %3187, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3189 = uitofp i16 %3188 to float\l  %3190 = fmul contract float %3189, %3189\l  %3191 = fadd contract float %3181, %3189\l  %3192 = fadd contract float %3182, %3190\l  %3193 = or i32 %3140, 5\l  %3194 = mul nsw i32 %3193, %1\l  %3195 = add nsw i32 %3194, %12\l  %3196 = sext i32 %3195 to i64\l  %3197 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3196\l  %3198 = load i16, i16 addrspace(1)* %3197, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3199 = uitofp i16 %3198 to float\l  %3200 = fmul contract float %3199, %3199\l  %3201 = fadd contract float %3191, %3199\l  %3202 = fadd contract float %3192, %3200\l  %3203 = or i32 %3140, 6\l  %3204 = mul nsw i32 %3203, %1\l  %3205 = add nsw i32 %3204, %12\l  %3206 = sext i32 %3205 to i64\l  %3207 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3206\l  %3208 = load i16, i16 addrspace(1)* %3207, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3209 = uitofp i16 %3208 to float\l  %3210 = fmul contract float %3209, %3209\l  %3211 = fadd contract float %3201, %3209\l  %3212 = fadd contract float %3202, %3210\l  %3213 = or i32 %3140, 7\l  %3214 = mul nsw i32 %3213, %1\l  %3215 = add nsw i32 %3214, %12\l  %3216 = sext i32 %3215 to i64\l  %3217 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3216\l  %3218 = load i16, i16 addrspace(1)* %3217, align 2, !tbaa !7,\l... !amdgpu.noclobber !5\l  %3219 = uitofp i16 %3218 to float\l  %3220 = fmul contract float %3219, %3219\l  %3221 = fadd contract float %3211, %3219\l  %3222 = fadd contract float %3212, %3220\l  %3223 = add nuw nsw i32 %3139, 8\l  %3224 = add nuw nsw i32 %3140, 8\l  %3225 = add i32 %3143, 8\l  %3226 = icmp eq i32 %3225, %19\l  br i1 %3226, label %3076, label %3138, !llvm.loop !11\l|{<s0>T|<s1>F}}"];
	Node0x4bf04f0:s0 -> Node0x4bf02a0;
	Node0x4bf04f0:s1 -> Node0x4bf04f0;
	Node0x4bf8e70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3227:\l3227:                                             \l  %3228 = phi i32 [ %3107, %3104 ], [ %142, %139 ], [ %295, %292 ], [ %448,\l... %445 ], [ %601, %598 ], [ %754, %751 ], [ %907, %904 ], [ %1060, %1057 ], [\l... %1213, %1210 ], [ %1366, %1363 ], [ %1519, %1516 ], [ %1672, %1669 ], [\l... %1825, %1822 ], [ %1978, %1975 ], [ %2131, %2128 ], [ %2284, %2281 ], [\l... %2437, %2434 ], [ %2590, %2587 ], [ %2743, %2740 ], [ %2896, %2893 ], [\l... %3049, %3046 ]\l  %3229 = phi float [ %3109, %3104 ], [ %144, %139 ], [ %297, %292 ], [ %450,\l... %445 ], [ %603, %598 ], [ %756, %751 ], [ %909, %904 ], [ %1062, %1057 ], [\l... %1215, %1210 ], [ %1368, %1363 ], [ %1521, %1516 ], [ %1674, %1669 ], [\l... %1827, %1822 ], [ %1980, %1975 ], [ %2133, %2128 ], [ %2286, %2281 ], [\l... %2439, %2434 ], [ %2592, %2587 ], [ %2745, %2740 ], [ %2898, %2893 ], [\l... %3051, %3046 ]\l  %3230 = phi float [ %3133, %3104 ], [ %168, %139 ], [ %321, %292 ], [ %474,\l... %445 ], [ %627, %598 ], [ %780, %751 ], [ %933, %904 ], [ %1086, %1057 ], [\l... %1239, %1210 ], [ %1392, %1363 ], [ %1545, %1516 ], [ %1698, %1669 ], [\l... %1851, %1822 ], [ %2004, %1975 ], [ %2157, %2128 ], [ %2310, %2281 ], [\l... %2463, %2434 ], [ %2616, %2587 ], [ %2769, %2740 ], [ %2922, %2893 ], [\l... %3075, %3046 ]\l  %3231 = phi i1 [ false, %3104 ], [ false, %139 ], [ false, %292 ], [ false,\l... %445 ], [ false, %598 ], [ false, %751 ], [ false, %904 ], [ false, %1057 ],\l... [ false, %1210 ], [ false, %1363 ], [ false, %1516 ], [ false, %1669 ], [\l... false, %1822 ], [ false, %1975 ], [ false, %2128 ], [ false, %2281 ], [\l... false, %2434 ], [ false, %2587 ], [ false, %2740 ], [ false, %2893 ], [ true,\l... %3046 ]\l  %3232 = icmp eq i32 %3228, 0\l  %3233 = or i1 %3232, %3231\l  %3234 = fcmp contract une float %3229, 0.000000e+00\l  %3235 = xor i1 %3233, true\l  %3236 = select i1 %3235, i1 %3234, i1 false\l  %3237 = fcmp contract une float %3230, 0.000000e+00\l  %3238 = select i1 %3236, i1 %3237, i1 false\l  %3239 = select i1 %3238, i1 true, i1 %13\l  %3240 = select i1 %3238, float %3229, float 1.275000e+02\l  %3241 = select i1 %3238, float %3230, float 0.000000e+00\l  br i1 %3239, label %3356, label %3242\l|{<s0>T|<s1>F}}"];
	Node0x4bf8e70:s0 -> Node0x4c7d2c0;
	Node0x4bf8e70:s1 -> Node0x4c7e640;
	Node0x4c7e640 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%3242:\l3242:                                             \l  %3243 = icmp ult i32 %2, 4\l  br i1 %3243, label %3346, label %3244\l|{<s0>T|<s1>F}}"];
	Node0x4c7e640:s0 -> Node0x4c7e7d0;
	Node0x4c7e640:s1 -> Node0x4c7e820;
	Node0x4c7e820 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%3244:\l3244:                                             \l  %3245 = icmp ne i32 %1, 1\l  %3246 = add i32 %2, -1\l  %3247 = add i32 %12, %3246\l  %3248 = icmp slt i32 %3247, %12\l  %3249 = or i1 %3245, %3248\l  br i1 %3249, label %3346, label %3250\l|{<s0>T|<s1>F}}"];
	Node0x4c7e820:s0 -> Node0x4c7e7d0;
	Node0x4c7e820:s1 -> Node0x4c7ebf0;
	Node0x4c7ebf0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%3250:\l3250:                                             \l  %3251 = and i32 %2, -4\l  %3252 = add i32 %2, -4\l  %3253 = lshr i32 %3252, 2\l  %3254 = add nuw nsw i32 %3253, 1\l  %3255 = and i32 %3254, 7\l  %3256 = icmp ult i32 %3252, 28\l  br i1 %3256, label %3328, label %3257\l|{<s0>T|<s1>F}}"];
	Node0x4c7ebf0:s0 -> Node0x4c7f050;
	Node0x4c7ebf0:s1 -> Node0x4c7f0a0;
	Node0x4c7f0a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7a88970",label="{%3257:\l3257:                                             \l  %3258 = and i32 %3254, -8\l  br label %3259\l}"];
	Node0x4c7f0a0 -> Node0x4c7f230;
	Node0x4c7f230 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dc5d4a70",label="{%3259:\l3259:                                             \l  %3260 = phi i32 [ 0, %3257 ], [ %3325, %3259 ]\l  %3261 = phi i32 [ 0, %3257 ], [ %3326, %3259 ]\l  %3262 = mul nsw i32 %3260, %1\l  %3263 = add nsw i32 %3262, %12\l  %3264 = sext i32 %3263 to i64\l  %3265 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3264\l  %3266 = bitcast i16 addrspace(1)* %3265 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3266, align 2,\l... !tbaa !7\l  %3267 = getelementptr inbounds i16, i16 addrspace(1)* %3265, i64 2\l  %3268 = bitcast i16 addrspace(1)* %3267 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3268, align 2,\l... !tbaa !7\l  %3269 = or i32 %3260, 4\l  %3270 = mul nsw i32 %3269, %1\l  %3271 = add nsw i32 %3270, %12\l  %3272 = sext i32 %3271 to i64\l  %3273 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3272\l  %3274 = bitcast i16 addrspace(1)* %3273 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3274, align 2,\l... !tbaa !7\l  %3275 = getelementptr inbounds i16, i16 addrspace(1)* %3273, i64 2\l  %3276 = bitcast i16 addrspace(1)* %3275 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3276, align 2,\l... !tbaa !7\l  %3277 = or i32 %3260, 8\l  %3278 = mul nsw i32 %3277, %1\l  %3279 = add nsw i32 %3278, %12\l  %3280 = sext i32 %3279 to i64\l  %3281 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3280\l  %3282 = bitcast i16 addrspace(1)* %3281 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3282, align 2,\l... !tbaa !7\l  %3283 = getelementptr inbounds i16, i16 addrspace(1)* %3281, i64 2\l  %3284 = bitcast i16 addrspace(1)* %3283 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3284, align 2,\l... !tbaa !7\l  %3285 = or i32 %3260, 12\l  %3286 = mul nsw i32 %3285, %1\l  %3287 = add nsw i32 %3286, %12\l  %3288 = sext i32 %3287 to i64\l  %3289 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3288\l  %3290 = bitcast i16 addrspace(1)* %3289 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3290, align 2,\l... !tbaa !7\l  %3291 = getelementptr inbounds i16, i16 addrspace(1)* %3289, i64 2\l  %3292 = bitcast i16 addrspace(1)* %3291 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3292, align 2,\l... !tbaa !7\l  %3293 = or i32 %3260, 16\l  %3294 = mul nsw i32 %3293, %1\l  %3295 = add nsw i32 %3294, %12\l  %3296 = sext i32 %3295 to i64\l  %3297 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3296\l  %3298 = bitcast i16 addrspace(1)* %3297 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3298, align 2,\l... !tbaa !7\l  %3299 = getelementptr inbounds i16, i16 addrspace(1)* %3297, i64 2\l  %3300 = bitcast i16 addrspace(1)* %3299 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3300, align 2,\l... !tbaa !7\l  %3301 = or i32 %3260, 20\l  %3302 = mul nsw i32 %3301, %1\l  %3303 = add nsw i32 %3302, %12\l  %3304 = sext i32 %3303 to i64\l  %3305 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3304\l  %3306 = bitcast i16 addrspace(1)* %3305 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3306, align 2,\l... !tbaa !7\l  %3307 = getelementptr inbounds i16, i16 addrspace(1)* %3305, i64 2\l  %3308 = bitcast i16 addrspace(1)* %3307 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3308, align 2,\l... !tbaa !7\l  %3309 = or i32 %3260, 24\l  %3310 = mul nsw i32 %3309, %1\l  %3311 = add nsw i32 %3310, %12\l  %3312 = sext i32 %3311 to i64\l  %3313 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3312\l  %3314 = bitcast i16 addrspace(1)* %3313 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3314, align 2,\l... !tbaa !7\l  %3315 = getelementptr inbounds i16, i16 addrspace(1)* %3313, i64 2\l  %3316 = bitcast i16 addrspace(1)* %3315 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3316, align 2,\l... !tbaa !7\l  %3317 = or i32 %3260, 28\l  %3318 = mul nsw i32 %3317, %1\l  %3319 = add nsw i32 %3318, %12\l  %3320 = sext i32 %3319 to i64\l  %3321 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3320\l  %3322 = bitcast i16 addrspace(1)* %3321 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3322, align 2,\l... !tbaa !7\l  %3323 = getelementptr inbounds i16, i16 addrspace(1)* %3321, i64 2\l  %3324 = bitcast i16 addrspace(1)* %3323 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3324, align 2,\l... !tbaa !7\l  %3325 = add nuw i32 %3260, 32\l  %3326 = add i32 %3261, 8\l  %3327 = icmp eq i32 %3326, %3258\l  br i1 %3327, label %3328, label %3259, !llvm.loop !36\l|{<s0>T|<s1>F}}"];
	Node0x4c7f230:s0 -> Node0x4c7f050;
	Node0x4c7f230:s1 -> Node0x4c7f230;
	Node0x4c7f050 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%3328:\l3328:                                             \l  %3329 = phi i32 [ 0, %3250 ], [ %3325, %3259 ]\l  %3330 = icmp eq i32 %3255, 0\l  br i1 %3330, label %3344, label %3331\l|{<s0>T|<s1>F}}"];
	Node0x4c7f050:s0 -> Node0x4c82ab0;
	Node0x4c7f050:s1 -> Node0x4c82b00;
	Node0x4c82b00 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d8564670",label="{%3331:\l3331:                                             \l  %3332 = phi i32 [ %3341, %3331 ], [ %3329, %3328 ]\l  %3333 = phi i32 [ %3342, %3331 ], [ 0, %3328 ]\l  %3334 = mul nsw i32 %3332, %1\l  %3335 = add nsw i32 %3334, %12\l  %3336 = sext i32 %3335 to i64\l  %3337 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3336\l  %3338 = bitcast i16 addrspace(1)* %3337 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3338, align 2,\l... !tbaa !7\l  %3339 = getelementptr inbounds i16, i16 addrspace(1)* %3337, i64 2\l  %3340 = bitcast i16 addrspace(1)* %3339 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3340, align 2,\l... !tbaa !7\l  %3341 = add nuw i32 %3332, 4\l  %3342 = add i32 %3333, 1\l  %3343 = icmp eq i32 %3342, %3255\l  br i1 %3343, label %3344, label %3331, !llvm.loop !38\l|{<s0>T|<s1>F}}"];
	Node0x4c82b00:s0 -> Node0x4c82ab0;
	Node0x4c82b00:s1 -> Node0x4c82b00;
	Node0x4c82ab0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%3344:\l3344:                                             \l  %3345 = icmp eq i32 %3251, %2\l  br i1 %3345, label %3356, label %3346\l|{<s0>T|<s1>F}}"];
	Node0x4c82ab0:s0 -> Node0x4c7d2c0;
	Node0x4c82ab0:s1 -> Node0x4c7e7d0;
	Node0x4c7e7d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ed836670",label="{%3346:\l3346:                                             \l  %3347 = phi i32 [ 0, %3244 ], [ 0, %3242 ], [ %3251, %3344 ]\l  br label %3348\l}"];
	Node0x4c7e7d0 -> Node0x4c3f220;
	Node0x4c3f220 [shape=record,color="#b70d28ff", style=filled, fillcolor="#be242e70",label="{%3348:\l3348:                                             \l  %3349 = phi i32 [ %3354, %3348 ], [ %3347, %3346 ]\l  %3350 = mul nsw i32 %3349, %1\l  %3351 = add nsw i32 %3350, %12\l  %3352 = sext i32 %3351 to i64\l  %3353 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3352\l  store i16 127, i16 addrspace(1)* %3353, align 2, !tbaa !7\l  %3354 = add nuw nsw i32 %3349, 1\l  %3355 = icmp eq i32 %3354, %2\l  br i1 %3355, label %3356, label %3348, !llvm.loop !39\l|{<s0>T|<s1>F}}"];
	Node0x4c3f220:s0 -> Node0x4c7d2c0;
	Node0x4c3f220:s1 -> Node0x4c3f220;
	Node0x4c7d2c0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3356:\l3356:                                             \l  %3357 = phi float [ %3240, %3227 ], [ 1.275000e+02, %3344 ], [ 1.275000e+02,\l... %3348 ]\l  %3358 = phi float [ %3241, %3227 ], [ 0.000000e+00, %3344 ], [ 0.000000e+00,\l... %3348 ]\l  %3359 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %11\l  store float %3357, float addrspace(3)* %3359, align 4, !tbaa !40\l  %3360 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %11\l  store float %3358, float addrspace(3)* %3360, align 4, !tbaa !40\l  fence syncscope(\"workgroup\") release\l  tail call void @llvm.amdgcn.s.barrier()\l  fence syncscope(\"workgroup\") acquire\l  %3361 = and i32 %9, 7\l  %3362 = icmp ult i16 %8, 8\l  br i1 %3362, label %3365, label %3363\l|{<s0>T|<s1>F}}"];
	Node0x4c7d2c0:s0 -> Node0x4c46220;
	Node0x4c7d2c0:s1 -> Node0x4c40cc0;
	Node0x4c40cc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%3363:\l3363:                                             \l  %3364 = and i32 %9, 2040\l  br label %3418\l}"];
	Node0x4c40cc0 -> Node0x4c40e80;
	Node0x4c46220 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3365:\l3365:                                             \l  %3366 = phi float [ undef, %3356 ], [ %3467, %3418 ]\l  %3367 = phi float [ undef, %3356 ], [ %3469, %3418 ]\l  %3368 = phi i32 [ 0, %3356 ], [ %3470, %3418 ]\l  %3369 = phi float [ 0.000000e+00, %3356 ], [ %3467, %3418 ]\l  %3370 = phi float [ 0.000000e+00, %3356 ], [ %3469, %3418 ]\l  %3371 = icmp eq i32 %3361, 0\l  br i1 %3371, label %3385, label %3372\l|{<s0>T|<s1>F}}"];
	Node0x4c46220:s0 -> Node0x4c88260;
	Node0x4c46220:s1 -> Node0x4c882f0;
	Node0x4c882f0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3372:\l3372:                                             \l  %3373 = phi i32 [ %3382, %3372 ], [ %3368, %3365 ]\l  %3374 = phi float [ %3379, %3372 ], [ %3369, %3365 ]\l  %3375 = phi float [ %3381, %3372 ], [ %3370, %3365 ]\l  %3376 = phi i32 [ %3383, %3372 ], [ 0, %3365 ]\l  %3377 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3373\l  %3378 = load float, float addrspace(3)* %3377, align 4, !tbaa !40\l  %3379 = fadd contract float %3374, %3378\l  %3380 = fmul contract float %3378, %3378\l  %3381 = fadd contract float %3375, %3380\l  %3382 = add nuw nsw i32 %3373, 1\l  %3383 = add i32 %3376, 1\l  %3384 = icmp eq i32 %3383, %3361\l  br i1 %3384, label %3385, label %3372, !llvm.loop !42\l|{<s0>T|<s1>F}}"];
	Node0x4c882f0:s0 -> Node0x4c88260;
	Node0x4c882f0:s1 -> Node0x4c882f0;
	Node0x4c88260 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3385:\l3385:                                             \l  %3386 = phi float [ %3366, %3365 ], [ %3379, %3372 ]\l  %3387 = phi float [ %3367, %3365 ], [ %3381, %3372 ]\l  %3388 = uitofp i16 %8 to float\l  %3389 = fdiv contract float %3386, %3388\l  %3390 = fdiv contract float %3387, %3388\l  %3391 = fmul contract float %3389, %3389\l  %3392 = fsub contract float %3390, %3391\l  %3393 = fcmp olt float %3392, 0x39F0000000000000\l  %3394 = select i1 %3393, float 0x41F0000000000000, float 1.000000e+00\l  %3395 = fmul float %3392, %3394\l  %3396 = tail call float @llvm.sqrt.f32(float %3395)\l  %3397 = bitcast float %3396 to i32\l  %3398 = add nsw i32 %3397, -1\l  %3399 = bitcast i32 %3398 to float\l  %3400 = add nsw i32 %3397, 1\l  %3401 = bitcast i32 %3400 to float\l  %3402 = tail call i1 @llvm.amdgcn.class.f32(float %3395, i32 608)\l  %3403 = select i1 %3393, float 0x3EF0000000000000, float 1.000000e+00\l  %3404 = fneg float %3401\l  %3405 = tail call float @llvm.fma.f32(float %3404, float %3396, float %3395)\l  %3406 = fcmp ogt float %3405, 0.000000e+00\l  %3407 = fneg float %3399\l  %3408 = tail call float @llvm.fma.f32(float %3407, float %3396, float %3395)\l  %3409 = fcmp ole float %3408, 0.000000e+00\l  %3410 = select i1 %3409, float %3399, float %3396\l  %3411 = select i1 %3406, float %3401, float %3410\l  %3412 = fmul float %3403, %3411\l  %3413 = select i1 %3402, float %3395, float %3412\l  %3414 = and i32 %9, 7\l  %3415 = icmp ult i16 %8, 8\l  br i1 %3415, label %3473, label %3416\l|{<s0>T|<s1>F}}"];
	Node0x4c88260:s0 -> Node0x4c8a1a0;
	Node0x4c88260:s1 -> Node0x4c8a1f0;
	Node0x4c8a1f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%3416:\l3416:                                             \l  %3417 = and i32 %9, 2040\l  br label %3637\l}"];
	Node0x4c8a1f0 -> Node0x4c8a380;
	Node0x4c40e80 [shape=record,color="#b70d28ff", style=filled, fillcolor="#bb1b2c70",label="{%3418:\l3418:                                             \l  %3419 = phi i32 [ 0, %3363 ], [ %3470, %3418 ]\l  %3420 = phi float [ 0.000000e+00, %3363 ], [ %3467, %3418 ]\l  %3421 = phi float [ 0.000000e+00, %3363 ], [ %3469, %3418 ]\l  %3422 = phi i32 [ 0, %3363 ], [ %3471, %3418 ]\l  %3423 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3419\l  %3424 = load float, float addrspace(3)* %3423, align 16, !tbaa !40\l  %3425 = fadd contract float %3420, %3424\l  %3426 = fmul contract float %3424, %3424\l  %3427 = fadd contract float %3421, %3426\l  %3428 = or i32 %3419, 1\l  %3429 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3428\l  %3430 = load float, float addrspace(3)* %3429, align 4, !tbaa !40\l  %3431 = fadd contract float %3425, %3430\l  %3432 = fmul contract float %3430, %3430\l  %3433 = fadd contract float %3427, %3432\l  %3434 = or i32 %3419, 2\l  %3435 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3434\l  %3436 = load float, float addrspace(3)* %3435, align 8, !tbaa !40\l  %3437 = fadd contract float %3431, %3436\l  %3438 = fmul contract float %3436, %3436\l  %3439 = fadd contract float %3433, %3438\l  %3440 = or i32 %3419, 3\l  %3441 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3440\l  %3442 = load float, float addrspace(3)* %3441, align 4, !tbaa !40\l  %3443 = fadd contract float %3437, %3442\l  %3444 = fmul contract float %3442, %3442\l  %3445 = fadd contract float %3439, %3444\l  %3446 = or i32 %3419, 4\l  %3447 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3446\l  %3448 = load float, float addrspace(3)* %3447, align 16, !tbaa !40\l  %3449 = fadd contract float %3443, %3448\l  %3450 = fmul contract float %3448, %3448\l  %3451 = fadd contract float %3445, %3450\l  %3452 = or i32 %3419, 5\l  %3453 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3452\l  %3454 = load float, float addrspace(3)* %3453, align 4, !tbaa !40\l  %3455 = fadd contract float %3449, %3454\l  %3456 = fmul contract float %3454, %3454\l  %3457 = fadd contract float %3451, %3456\l  %3458 = or i32 %3419, 6\l  %3459 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3458\l  %3460 = load float, float addrspace(3)* %3459, align 8, !tbaa !40\l  %3461 = fadd contract float %3455, %3460\l  %3462 = fmul contract float %3460, %3460\l  %3463 = fadd contract float %3457, %3462\l  %3464 = or i32 %3419, 7\l  %3465 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %3464\l  %3466 = load float, float addrspace(3)* %3465, align 4, !tbaa !40\l  %3467 = fadd contract float %3461, %3466\l  %3468 = fmul contract float %3466, %3466\l  %3469 = fadd contract float %3463, %3468\l  %3470 = add nuw nsw i32 %3419, 8\l  %3471 = add i32 %3422, 8\l  %3472 = icmp eq i32 %3471, %3364\l  br i1 %3472, label %3365, label %3418, !llvm.loop !43\l|{<s0>T|<s1>F}}"];
	Node0x4c40e80:s0 -> Node0x4c46220;
	Node0x4c40e80:s1 -> Node0x4c40e80;
	Node0x4c8a1a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3473:\l3473:                                             \l  %3474 = phi float [ undef, %3385 ], [ %3686, %3637 ]\l  %3475 = phi float [ undef, %3385 ], [ %3688, %3637 ]\l  %3476 = phi i32 [ 0, %3385 ], [ %3689, %3637 ]\l  %3477 = phi float [ 0.000000e+00, %3385 ], [ %3686, %3637 ]\l  %3478 = phi float [ 0.000000e+00, %3385 ], [ %3688, %3637 ]\l  %3479 = icmp eq i32 %3414, 0\l  br i1 %3479, label %3493, label %3480\l|{<s0>T|<s1>F}}"];
	Node0x4c8a1a0:s0 -> Node0x4c8c910;
	Node0x4c8a1a0:s1 -> Node0x4c8c9a0;
	Node0x4c8c9a0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%3480:\l3480:                                             \l  %3481 = phi i32 [ %3490, %3480 ], [ %3476, %3473 ]\l  %3482 = phi float [ %3487, %3480 ], [ %3477, %3473 ]\l  %3483 = phi float [ %3489, %3480 ], [ %3478, %3473 ]\l  %3484 = phi i32 [ %3491, %3480 ], [ 0, %3473 ]\l  %3485 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3481\l  %3486 = load float, float addrspace(3)* %3485, align 4, !tbaa !40\l  %3487 = fadd contract float %3482, %3486\l  %3488 = fmul contract float %3486, %3486\l  %3489 = fadd contract float %3483, %3488\l  %3490 = add nuw nsw i32 %3481, 1\l  %3491 = add i32 %3484, 1\l  %3492 = icmp eq i32 %3491, %3414\l  br i1 %3492, label %3493, label %3480, !llvm.loop !44\l|{<s0>T|<s1>F}}"];
	Node0x4c8c9a0:s0 -> Node0x4c8c910;
	Node0x4c8c9a0:s1 -> Node0x4c8c9a0;
	Node0x4c8c910 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3493:\l3493:                                             \l  %3494 = phi float [ %3474, %3473 ], [ %3487, %3480 ]\l  %3495 = phi float [ %3475, %3473 ], [ %3489, %3480 ]\l  %3496 = fmul contract float %3413, 3.000000e+00\l  %3497 = fdiv contract float %3494, %3388\l  %3498 = fdiv contract float %3495, %3388\l  %3499 = fmul contract float %3497, %3497\l  %3500 = fsub contract float %3498, %3499\l  %3501 = fcmp olt float %3500, 0x39F0000000000000\l  %3502 = select i1 %3501, float 0x41F0000000000000, float 1.000000e+00\l  %3503 = fmul float %3500, %3502\l  %3504 = tail call float @llvm.sqrt.f32(float %3503)\l  %3505 = bitcast float %3504 to i32\l  %3506 = add nsw i32 %3505, -1\l  %3507 = bitcast i32 %3506 to float\l  %3508 = add nsw i32 %3505, 1\l  %3509 = bitcast i32 %3508 to float\l  %3510 = tail call i1 @llvm.amdgcn.class.f32(float %3503, i32 608)\l  %3511 = select i1 %3501, float 0x3EF0000000000000, float 1.000000e+00\l  %3512 = fneg float %3509\l  %3513 = tail call float @llvm.fma.f32(float %3512, float %3504, float %3503)\l  %3514 = fcmp ogt float %3513, 0.000000e+00\l  %3515 = fneg float %3507\l  %3516 = tail call float @llvm.fma.f32(float %3515, float %3504, float %3503)\l  %3517 = fcmp ole float %3516, 0.000000e+00\l  %3518 = select i1 %3517, float %3507, float %3504\l  %3519 = select i1 %3514, float %3509, float %3518\l  %3520 = fmul float %3511, %3519\l  %3521 = select i1 %3510, float %3503, float %3520\l  %3522 = fmul contract float %3521, 3.000000e+00\l  %3523 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE6g_mean, i32 0, i32 %11\l  %3524 = load float, float addrspace(3)* %3523, align 4, !tbaa !40\l  %3525 = fsub contract float %3524, %3389\l  %3526 = fcmp contract ogt float %3525, %3496\l  %3527 = fneg contract float %3496\l  %3528 = fcmp contract olt float %3525, %3527\l  %3529 = or i1 %3526, %3528\l  br i1 %3529, label %3530, label %3700\l|{<s0>T|<s1>F}}"];
	Node0x4c8c910:s0 -> Node0x4c8e700;
	Node0x4c8c910:s1 -> Node0x4c8eb30;
	Node0x4c8e700 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%3530:\l3530:                                             \l  br i1 %13, label %3963, label %3531\l|{<s0>T|<s1>F}}"];
	Node0x4c8e700:s0 -> Node0x4c8ec70;
	Node0x4c8e700:s1 -> Node0x4c8ecc0;
	Node0x4c8ecc0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ef886b70",label="{%3531:\l3531:                                             \l  %3532 = icmp ult i32 %2, 4\l  br i1 %3532, label %3635, label %3533\l|{<s0>T|<s1>F}}"];
	Node0x4c8ecc0:s0 -> Node0x4c8ee90;
	Node0x4c8ecc0:s1 -> Node0x4c8eee0;
	Node0x4c8eee0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%3533:\l3533:                                             \l  %3534 = icmp ne i32 %1, 1\l  %3535 = add i32 %2, -1\l  %3536 = add i32 %12, %3535\l  %3537 = icmp slt i32 %3536, %12\l  %3538 = or i1 %3534, %3537\l  br i1 %3538, label %3635, label %3539\l|{<s0>T|<s1>F}}"];
	Node0x4c8eee0:s0 -> Node0x4c8ee90;
	Node0x4c8eee0:s1 -> Node0x4c8f2f0;
	Node0x4c8f2f0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%3539:\l3539:                                             \l  %3540 = and i32 %2, -4\l  %3541 = add i32 %2, -4\l  %3542 = lshr i32 %3541, 2\l  %3543 = add nuw nsw i32 %3542, 1\l  %3544 = and i32 %3543, 7\l  %3545 = icmp ult i32 %3541, 28\l  br i1 %3545, label %3617, label %3546\l|{<s0>T|<s1>F}}"];
	Node0x4c8f2f0:s0 -> Node0x4c8f750;
	Node0x4c8f2f0:s1 -> Node0x4c8f7a0;
	Node0x4c8f7a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%3546:\l3546:                                             \l  %3547 = and i32 %3543, -8\l  br label %3548\l}"];
	Node0x4c8f7a0 -> Node0x4c8f970;
	Node0x4c8f970 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e36c5570",label="{%3548:\l3548:                                             \l  %3549 = phi i32 [ 0, %3546 ], [ %3614, %3548 ]\l  %3550 = phi i32 [ 0, %3546 ], [ %3615, %3548 ]\l  %3551 = mul nsw i32 %3549, %1\l  %3552 = add nsw i32 %3551, %12\l  %3553 = sext i32 %3552 to i64\l  %3554 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3553\l  %3555 = bitcast i16 addrspace(1)* %3554 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3555, align 2,\l... !tbaa !7\l  %3556 = getelementptr inbounds i16, i16 addrspace(1)* %3554, i64 2\l  %3557 = bitcast i16 addrspace(1)* %3556 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3557, align 2,\l... !tbaa !7\l  %3558 = or i32 %3549, 4\l  %3559 = mul nsw i32 %3558, %1\l  %3560 = add nsw i32 %3559, %12\l  %3561 = sext i32 %3560 to i64\l  %3562 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3561\l  %3563 = bitcast i16 addrspace(1)* %3562 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3563, align 2,\l... !tbaa !7\l  %3564 = getelementptr inbounds i16, i16 addrspace(1)* %3562, i64 2\l  %3565 = bitcast i16 addrspace(1)* %3564 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3565, align 2,\l... !tbaa !7\l  %3566 = or i32 %3549, 8\l  %3567 = mul nsw i32 %3566, %1\l  %3568 = add nsw i32 %3567, %12\l  %3569 = sext i32 %3568 to i64\l  %3570 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3569\l  %3571 = bitcast i16 addrspace(1)* %3570 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3571, align 2,\l... !tbaa !7\l  %3572 = getelementptr inbounds i16, i16 addrspace(1)* %3570, i64 2\l  %3573 = bitcast i16 addrspace(1)* %3572 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3573, align 2,\l... !tbaa !7\l  %3574 = or i32 %3549, 12\l  %3575 = mul nsw i32 %3574, %1\l  %3576 = add nsw i32 %3575, %12\l  %3577 = sext i32 %3576 to i64\l  %3578 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3577\l  %3579 = bitcast i16 addrspace(1)* %3578 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3579, align 2,\l... !tbaa !7\l  %3580 = getelementptr inbounds i16, i16 addrspace(1)* %3578, i64 2\l  %3581 = bitcast i16 addrspace(1)* %3580 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3581, align 2,\l... !tbaa !7\l  %3582 = or i32 %3549, 16\l  %3583 = mul nsw i32 %3582, %1\l  %3584 = add nsw i32 %3583, %12\l  %3585 = sext i32 %3584 to i64\l  %3586 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3585\l  %3587 = bitcast i16 addrspace(1)* %3586 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3587, align 2,\l... !tbaa !7\l  %3588 = getelementptr inbounds i16, i16 addrspace(1)* %3586, i64 2\l  %3589 = bitcast i16 addrspace(1)* %3588 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3589, align 2,\l... !tbaa !7\l  %3590 = or i32 %3549, 20\l  %3591 = mul nsw i32 %3590, %1\l  %3592 = add nsw i32 %3591, %12\l  %3593 = sext i32 %3592 to i64\l  %3594 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3593\l  %3595 = bitcast i16 addrspace(1)* %3594 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3595, align 2,\l... !tbaa !7\l  %3596 = getelementptr inbounds i16, i16 addrspace(1)* %3594, i64 2\l  %3597 = bitcast i16 addrspace(1)* %3596 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3597, align 2,\l... !tbaa !7\l  %3598 = or i32 %3549, 24\l  %3599 = mul nsw i32 %3598, %1\l  %3600 = add nsw i32 %3599, %12\l  %3601 = sext i32 %3600 to i64\l  %3602 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3601\l  %3603 = bitcast i16 addrspace(1)* %3602 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3603, align 2,\l... !tbaa !7\l  %3604 = getelementptr inbounds i16, i16 addrspace(1)* %3602, i64 2\l  %3605 = bitcast i16 addrspace(1)* %3604 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3605, align 2,\l... !tbaa !7\l  %3606 = or i32 %3549, 28\l  %3607 = mul nsw i32 %3606, %1\l  %3608 = add nsw i32 %3607, %12\l  %3609 = sext i32 %3608 to i64\l  %3610 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3609\l  %3611 = bitcast i16 addrspace(1)* %3610 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3611, align 2,\l... !tbaa !7\l  %3612 = getelementptr inbounds i16, i16 addrspace(1)* %3610, i64 2\l  %3613 = bitcast i16 addrspace(1)* %3612 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3613, align 2,\l... !tbaa !7\l  %3614 = add nuw i32 %3549, 32\l  %3615 = add i32 %3550, 8\l  %3616 = icmp eq i32 %3615, %3547\l  br i1 %3616, label %3617, label %3548, !llvm.loop !45\l|{<s0>T|<s1>F}}"];
	Node0x4c8f970:s0 -> Node0x4c8f750;
	Node0x4c8f970:s1 -> Node0x4c8f970;
	Node0x4c8f750 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%3617:\l3617:                                             \l  %3618 = phi i32 [ 0, %3539 ], [ %3614, %3548 ]\l  %3619 = icmp eq i32 %3544, 0\l  br i1 %3619, label %3633, label %3620\l|{<s0>T|<s1>F}}"];
	Node0x4c8f750:s0 -> Node0x4c92aa0;
	Node0x4c8f750:s1 -> Node0x4c92af0;
	Node0x4c92af0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e1675170",label="{%3620:\l3620:                                             \l  %3621 = phi i32 [ %3630, %3620 ], [ %3618, %3617 ]\l  %3622 = phi i32 [ %3631, %3620 ], [ 0, %3617 ]\l  %3623 = mul nsw i32 %3621, %1\l  %3624 = add nsw i32 %3623, %12\l  %3625 = sext i32 %3624 to i64\l  %3626 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3625\l  %3627 = bitcast i16 addrspace(1)* %3626 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3627, align 2,\l... !tbaa !7\l  %3628 = getelementptr inbounds i16, i16 addrspace(1)* %3626, i64 2\l  %3629 = bitcast i16 addrspace(1)* %3628 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3629, align 2,\l... !tbaa !7\l  %3630 = add nuw i32 %3621, 4\l  %3631 = add i32 %3622, 1\l  %3632 = icmp eq i32 %3631, %3544\l  br i1 %3632, label %3633, label %3620, !llvm.loop !46\l|{<s0>T|<s1>F}}"];
	Node0x4c92af0:s0 -> Node0x4c92aa0;
	Node0x4c92af0:s1 -> Node0x4c92af0;
	Node0x4c92aa0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%3633:\l3633:                                             \l  %3634 = icmp eq i32 %3540, %2\l  br i1 %3634, label %3963, label %3635\l|{<s0>T|<s1>F}}"];
	Node0x4c92aa0:s0 -> Node0x4c8ec70;
	Node0x4c92aa0:s1 -> Node0x4c8ee90;
	Node0x4c8ee90 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f08b6e70",label="{%3635:\l3635:                                             \l  %3636 = phi i32 [ 0, %3533 ], [ 0, %3531 ], [ %3540, %3633 ]\l  br label %3692\l}"];
	Node0x4c8ee90 -> Node0x4c937d0;
	Node0x4c8a380 [shape=record,color="#b70d28ff", style=filled, fillcolor="#bb1b2c70",label="{%3637:\l3637:                                             \l  %3638 = phi i32 [ 0, %3416 ], [ %3689, %3637 ]\l  %3639 = phi float [ 0.000000e+00, %3416 ], [ %3686, %3637 ]\l  %3640 = phi float [ 0.000000e+00, %3416 ], [ %3688, %3637 ]\l  %3641 = phi i32 [ 0, %3416 ], [ %3690, %3637 ]\l  %3642 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3638\l  %3643 = load float, float addrspace(3)* %3642, align 16, !tbaa !40\l  %3644 = fadd contract float %3639, %3643\l  %3645 = fmul contract float %3643, %3643\l  %3646 = fadd contract float %3640, %3645\l  %3647 = or i32 %3638, 1\l  %3648 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3647\l  %3649 = load float, float addrspace(3)* %3648, align 4, !tbaa !40\l  %3650 = fadd contract float %3644, %3649\l  %3651 = fmul contract float %3649, %3649\l  %3652 = fadd contract float %3646, %3651\l  %3653 = or i32 %3638, 2\l  %3654 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3653\l  %3655 = load float, float addrspace(3)* %3654, align 8, !tbaa !40\l  %3656 = fadd contract float %3650, %3655\l  %3657 = fmul contract float %3655, %3655\l  %3658 = fadd contract float %3652, %3657\l  %3659 = or i32 %3638, 3\l  %3660 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3659\l  %3661 = load float, float addrspace(3)* %3660, align 4, !tbaa !40\l  %3662 = fadd contract float %3656, %3661\l  %3663 = fmul contract float %3661, %3661\l  %3664 = fadd contract float %3658, %3663\l  %3665 = or i32 %3638, 4\l  %3666 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3665\l  %3667 = load float, float addrspace(3)* %3666, align 16, !tbaa !40\l  %3668 = fadd contract float %3662, %3667\l  %3669 = fmul contract float %3667, %3667\l  %3670 = fadd contract float %3664, %3669\l  %3671 = or i32 %3638, 5\l  %3672 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3671\l  %3673 = load float, float addrspace(3)* %3672, align 4, !tbaa !40\l  %3674 = fadd contract float %3668, %3673\l  %3675 = fmul contract float %3673, %3673\l  %3676 = fadd contract float %3670, %3675\l  %3677 = or i32 %3638, 6\l  %3678 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3677\l  %3679 = load float, float addrspace(3)* %3678, align 8, !tbaa !40\l  %3680 = fadd contract float %3674, %3679\l  %3681 = fmul contract float %3679, %3679\l  %3682 = fadd contract float %3676, %3681\l  %3683 = or i32 %3638, 7\l  %3684 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %3683\l  %3685 = load float, float addrspace(3)* %3684, align 4, !tbaa !40\l  %3686 = fadd contract float %3680, %3685\l  %3687 = fmul contract float %3685, %3685\l  %3688 = fadd contract float %3682, %3687\l  %3689 = add nuw nsw i32 %3638, 8\l  %3690 = add i32 %3641, 8\l  %3691 = icmp eq i32 %3690, %3417\l  br i1 %3691, label %3473, label %3637, !llvm.loop !47\l|{<s0>T|<s1>F}}"];
	Node0x4c8a380:s0 -> Node0x4c8a1a0;
	Node0x4c8a380:s1 -> Node0x4c8a380;
	Node0x4c937d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#c5333470",label="{%3692:\l3692:                                             \l  %3693 = phi i32 [ %3698, %3692 ], [ %3636, %3635 ]\l  %3694 = mul nsw i32 %3693, %1\l  %3695 = add nsw i32 %3694, %12\l  %3696 = sext i32 %3695 to i64\l  %3697 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3696\l  store i16 127, i16 addrspace(1)* %3697, align 2, !tbaa !7\l  %3698 = add nuw nsw i32 %3693, 1\l  %3699 = icmp eq i32 %3698, %2\l  br i1 %3699, label %3963, label %3692, !llvm.loop !48\l|{<s0>T|<s1>F}}"];
	Node0x4c937d0:s0 -> Node0x4c8ec70;
	Node0x4c937d0:s1 -> Node0x4c937d0;
	Node0x4c8eb30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#ec7f6370",label="{%3700:\l3700:                                             \l  %3701 = getelementptr inbounds [1024 x float], [1024 x float] addrspace(3)*\l... @_ZZ27zero_dm_outliers_kernel_twoPtiiE7g_stdev, i32 0, i32 %11\l  %3702 = load float, float addrspace(3)* %3701, align 4, !tbaa !40\l  %3703 = fsub contract float %3702, %3497\l  %3704 = fcmp contract ogt float %3703, %3522\l  %3705 = fneg contract float %3522\l  %3706 = fcmp contract olt float %3703, %3705\l  %3707 = or i1 %3704, %3706\l  br i1 %3707, label %3831, label %3708\l|{<s0>T|<s1>F}}"];
	Node0x4c8eb30:s0 -> Node0x4c95ee0;
	Node0x4c8eb30:s1 -> Node0x4c96310;
	Node0x4c96310 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%3708:\l3708:                                             \l  br i1 %13, label %3963, label %3709\l|{<s0>T|<s1>F}}"];
	Node0x4c96310:s0 -> Node0x4c8ec70;
	Node0x4c96310:s1 -> Node0x4c96450;
	Node0x4c96450 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%3709:\l3709:                                             \l  %3710 = fmul contract float %3358, 4.000000e+00\l  %3711 = fmul contract float %3358, -4.000000e+00\l  %3712 = icmp ult i32 %2, 4\l  br i1 %3712, label %3829, label %3713\l|{<s0>T|<s1>F}}"];
	Node0x4c96450:s0 -> Node0x4c96740;
	Node0x4c96450:s1 -> Node0x4c967d0;
	Node0x4c967d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%3713:\l3713:                                             \l  %3714 = icmp ne i32 %1, 1\l  %3715 = add i32 %2, -1\l  %3716 = add i32 %12, %3715\l  %3717 = icmp slt i32 %3716, %12\l  %3718 = or i1 %3714, %3717\l  br i1 %3718, label %3829, label %3719\l|{<s0>T|<s1>F}}"];
	Node0x4c967d0:s0 -> Node0x4c96740;
	Node0x4c967d0:s1 -> Node0x4c96be0;
	Node0x4c96be0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%3719:\l3719:                                             \l  %3720 = and i32 %2, -2\l  %3721 = insertelement \<2 x float\> poison, float %3357, i64 0\l  %3722 = shufflevector \<2 x float\> %3721, \<2 x float\> poison, \<2 x i32\>\l... zeroinitializer\l  %3723 = insertelement \<2 x float\> poison, float %3710, i64 0\l  %3724 = shufflevector \<2 x float\> %3723, \<2 x float\> poison, \<2 x i32\>\l... zeroinitializer\l  %3725 = insertelement \<2 x float\> poison, float %3711, i64 0\l  %3726 = shufflevector \<2 x float\> %3725, \<2 x float\> poison, \<2 x i32\>\l... zeroinitializer\l  %3727 = add i32 %2, -2\l  %3728 = lshr i32 %3727, 1\l  %3729 = add nuw i32 %3728, 1\l  %3730 = and i32 %3729, 3\l  %3731 = icmp ult i32 %3727, 6\l  br i1 %3731, label %3803, label %3732\l|{<s0>T|<s1>F}}"];
	Node0x4c96be0:s0 -> Node0x4c97c80;
	Node0x4c96be0:s1 -> Node0x4c97cd0;
	Node0x4c97cd0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%3732:\l3732:                                             \l  %3733 = and i32 %3729, -4\l  br label %3734\l}"];
	Node0x4c97cd0 -> Node0x4c97ea0;
	Node0x4c97ea0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%3734:\l3734:                                             \l  %3735 = phi i32 [ 0, %3732 ], [ %3800, %3734 ]\l  %3736 = phi i32 [ 0, %3732 ], [ %3801, %3734 ]\l  %3737 = mul nsw i32 %3735, %1\l  %3738 = add nsw i32 %3737, %12\l  %3739 = sext i32 %3738 to i64\l  %3740 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3739\l  %3741 = bitcast i16 addrspace(1)* %3740 to \<2 x i16\> addrspace(1)*\l  %3742 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %3741, align 2, !tbaa !7\l  %3743 = uitofp \<2 x i16\> %3742 to \<2 x float\>\l  %3744 = fsub contract \<2 x float\> %3743, %3722\l  %3745 = fcmp contract olt \<2 x float\> %3744, %3724\l  %3746 = fcmp contract ogt \<2 x float\> %3744, %3726\l  %3747 = and \<2 x i1\> %3745, %3746\l  %3748 = fadd contract \<2 x float\> %3744, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %3749 = fptoui \<2 x float\> %3748 to \<2 x i16\>\l  %3750 = select \<2 x i1\> %3747, \<2 x i16\> %3749, \<2 x i16\> \<i16 127, i16 127\>\l  %3751 = bitcast i16 addrspace(1)* %3740 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %3750, \<2 x i16\> addrspace(1)* %3751, align 2, !tbaa !7\l  %3752 = or i32 %3735, 2\l  %3753 = mul nsw i32 %3752, %1\l  %3754 = add nsw i32 %3753, %12\l  %3755 = sext i32 %3754 to i64\l  %3756 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3755\l  %3757 = bitcast i16 addrspace(1)* %3756 to \<2 x i16\> addrspace(1)*\l  %3758 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %3757, align 2, !tbaa !7\l  %3759 = uitofp \<2 x i16\> %3758 to \<2 x float\>\l  %3760 = fsub contract \<2 x float\> %3759, %3722\l  %3761 = fcmp contract olt \<2 x float\> %3760, %3724\l  %3762 = fcmp contract ogt \<2 x float\> %3760, %3726\l  %3763 = and \<2 x i1\> %3761, %3762\l  %3764 = fadd contract \<2 x float\> %3760, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %3765 = fptoui \<2 x float\> %3764 to \<2 x i16\>\l  %3766 = select \<2 x i1\> %3763, \<2 x i16\> %3765, \<2 x i16\> \<i16 127, i16 127\>\l  %3767 = bitcast i16 addrspace(1)* %3756 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %3766, \<2 x i16\> addrspace(1)* %3767, align 2, !tbaa !7\l  %3768 = or i32 %3735, 4\l  %3769 = mul nsw i32 %3768, %1\l  %3770 = add nsw i32 %3769, %12\l  %3771 = sext i32 %3770 to i64\l  %3772 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3771\l  %3773 = bitcast i16 addrspace(1)* %3772 to \<2 x i16\> addrspace(1)*\l  %3774 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %3773, align 2, !tbaa !7\l  %3775 = uitofp \<2 x i16\> %3774 to \<2 x float\>\l  %3776 = fsub contract \<2 x float\> %3775, %3722\l  %3777 = fcmp contract olt \<2 x float\> %3776, %3724\l  %3778 = fcmp contract ogt \<2 x float\> %3776, %3726\l  %3779 = and \<2 x i1\> %3777, %3778\l  %3780 = fadd contract \<2 x float\> %3776, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %3781 = fptoui \<2 x float\> %3780 to \<2 x i16\>\l  %3782 = select \<2 x i1\> %3779, \<2 x i16\> %3781, \<2 x i16\> \<i16 127, i16 127\>\l  %3783 = bitcast i16 addrspace(1)* %3772 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %3782, \<2 x i16\> addrspace(1)* %3783, align 2, !tbaa !7\l  %3784 = or i32 %3735, 6\l  %3785 = mul nsw i32 %3784, %1\l  %3786 = add nsw i32 %3785, %12\l  %3787 = sext i32 %3786 to i64\l  %3788 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3787\l  %3789 = bitcast i16 addrspace(1)* %3788 to \<2 x i16\> addrspace(1)*\l  %3790 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %3789, align 2, !tbaa !7\l  %3791 = uitofp \<2 x i16\> %3790 to \<2 x float\>\l  %3792 = fsub contract \<2 x float\> %3791, %3722\l  %3793 = fcmp contract olt \<2 x float\> %3792, %3724\l  %3794 = fcmp contract ogt \<2 x float\> %3792, %3726\l  %3795 = and \<2 x i1\> %3793, %3794\l  %3796 = fadd contract \<2 x float\> %3792, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %3797 = fptoui \<2 x float\> %3796 to \<2 x i16\>\l  %3798 = select \<2 x i1\> %3795, \<2 x i16\> %3797, \<2 x i16\> \<i16 127, i16 127\>\l  %3799 = bitcast i16 addrspace(1)* %3788 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %3798, \<2 x i16\> addrspace(1)* %3799, align 2, !tbaa !7\l  %3800 = add nuw i32 %3735, 8\l  %3801 = add i32 %3736, 4\l  %3802 = icmp eq i32 %3801, %3733\l  br i1 %3802, label %3803, label %3734, !llvm.loop !49\l|{<s0>T|<s1>F}}"];
	Node0x4c97ea0:s0 -> Node0x4c97c80;
	Node0x4c97ea0:s1 -> Node0x4c97ea0;
	Node0x4c97c80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%3803:\l3803:                                             \l  %3804 = phi i32 [ 0, %3719 ], [ %3800, %3734 ]\l  %3805 = icmp eq i32 %3730, 0\l  br i1 %3805, label %3827, label %3806\l|{<s0>T|<s1>F}}"];
	Node0x4c97c80:s0 -> Node0x4c9a910;
	Node0x4c97c80:s1 -> Node0x4c9a960;
	Node0x4c9a960 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8765c70",label="{%3806:\l3806:                                             \l  %3807 = phi i32 [ %3824, %3806 ], [ %3804, %3803 ]\l  %3808 = phi i32 [ %3825, %3806 ], [ 0, %3803 ]\l  %3809 = mul nsw i32 %3807, %1\l  %3810 = add nsw i32 %3809, %12\l  %3811 = sext i32 %3810 to i64\l  %3812 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3811\l  %3813 = bitcast i16 addrspace(1)* %3812 to \<2 x i16\> addrspace(1)*\l  %3814 = load \<2 x i16\>, \<2 x i16\> addrspace(1)* %3813, align 2, !tbaa !7\l  %3815 = uitofp \<2 x i16\> %3814 to \<2 x float\>\l  %3816 = fsub contract \<2 x float\> %3815, %3722\l  %3817 = fcmp contract olt \<2 x float\> %3816, %3724\l  %3818 = fcmp contract ogt \<2 x float\> %3816, %3726\l  %3819 = and \<2 x i1\> %3817, %3818\l  %3820 = fadd contract \<2 x float\> %3816, \<float 1.275000e+02, float\l... 1.275000e+02\>\l  %3821 = fptoui \<2 x float\> %3820 to \<2 x i16\>\l  %3822 = select \<2 x i1\> %3819, \<2 x i16\> %3821, \<2 x i16\> \<i16 127, i16 127\>\l  %3823 = bitcast i16 addrspace(1)* %3812 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> %3822, \<2 x i16\> addrspace(1)* %3823, align 2, !tbaa !7\l  %3824 = add nuw i32 %3807, 2\l  %3825 = add i32 %3808, 1\l  %3826 = icmp eq i32 %3825, %3730\l  br i1 %3826, label %3827, label %3806, !llvm.loop !50\l|{<s0>T|<s1>F}}"];
	Node0x4c9a960:s0 -> Node0x4c9a910;
	Node0x4c9a960:s1 -> Node0x4c9a960;
	Node0x4c9a910 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%3827:\l3827:                                             \l  %3828 = icmp eq i32 %3720, %2\l  br i1 %3828, label %3963, label %3829\l|{<s0>T|<s1>F}}"];
	Node0x4c9a910:s0 -> Node0x4c8ec70;
	Node0x4c9a910:s1 -> Node0x4c96740;
	Node0x4c96740 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%3829:\l3829:                                             \l  %3830 = phi i32 [ 0, %3713 ], [ 0, %3709 ], [ %3720, %3827 ]\l  br label %3946\l}"];
	Node0x4c96740 -> Node0x4c9b9e0;
	Node0x4c95ee0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f2907270",label="{%3831:\l3831:                                             \l  br i1 %13, label %3963, label %3832\l|{<s0>T|<s1>F}}"];
	Node0x4c95ee0:s0 -> Node0x4c8ec70;
	Node0x4c95ee0:s1 -> Node0x4c9baa0;
	Node0x4c9baa0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f4987a70",label="{%3832:\l3832:                                             \l  %3833 = icmp ult i32 %2, 4\l  br i1 %3833, label %3936, label %3834\l|{<s0>T|<s1>F}}"];
	Node0x4c9baa0:s0 -> Node0x4c9bc30;
	Node0x4c9baa0:s1 -> Node0x4c9bc80;
	Node0x4c9bc80 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f6a38570",label="{%3834:\l3834:                                             \l  %3835 = icmp ne i32 %1, 1\l  %3836 = add i32 %2, -1\l  %3837 = add i32 %12, %3836\l  %3838 = icmp slt i32 %3837, %12\l  %3839 = or i1 %3835, %3838\l  br i1 %3839, label %3936, label %3840\l|{<s0>T|<s1>F}}"];
	Node0x4c9bc80:s0 -> Node0x4c9bc30;
	Node0x4c9bc80:s1 -> Node0x4c9c050;
	Node0x4c9c050 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%3840:\l3840:                                             \l  %3841 = and i32 %2, -4\l  %3842 = add i32 %2, -4\l  %3843 = lshr i32 %3842, 2\l  %3844 = add nuw nsw i32 %3843, 1\l  %3845 = and i32 %3844, 7\l  %3846 = icmp ult i32 %3842, 28\l  br i1 %3846, label %3918, label %3847\l|{<s0>T|<s1>F}}"];
	Node0x4c9c050:s0 -> Node0x4c9c4b0;
	Node0x4c9c050:s1 -> Node0x4c9c500;
	Node0x4c9c500 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7bca170",label="{%3847:\l3847:                                             \l  %3848 = and i32 %3844, -8\l  br label %3849\l}"];
	Node0x4c9c500 -> Node0x4c9c6d0;
	Node0x4c9c6d0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e97a5f70",label="{%3849:\l3849:                                             \l  %3850 = phi i32 [ 0, %3847 ], [ %3915, %3849 ]\l  %3851 = phi i32 [ 0, %3847 ], [ %3916, %3849 ]\l  %3852 = mul nsw i32 %3850, %1\l  %3853 = add nsw i32 %3852, %12\l  %3854 = sext i32 %3853 to i64\l  %3855 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3854\l  %3856 = bitcast i16 addrspace(1)* %3855 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3856, align 2,\l... !tbaa !7\l  %3857 = getelementptr inbounds i16, i16 addrspace(1)* %3855, i64 2\l  %3858 = bitcast i16 addrspace(1)* %3857 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3858, align 2,\l... !tbaa !7\l  %3859 = or i32 %3850, 4\l  %3860 = mul nsw i32 %3859, %1\l  %3861 = add nsw i32 %3860, %12\l  %3862 = sext i32 %3861 to i64\l  %3863 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3862\l  %3864 = bitcast i16 addrspace(1)* %3863 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3864, align 2,\l... !tbaa !7\l  %3865 = getelementptr inbounds i16, i16 addrspace(1)* %3863, i64 2\l  %3866 = bitcast i16 addrspace(1)* %3865 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3866, align 2,\l... !tbaa !7\l  %3867 = or i32 %3850, 8\l  %3868 = mul nsw i32 %3867, %1\l  %3869 = add nsw i32 %3868, %12\l  %3870 = sext i32 %3869 to i64\l  %3871 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3870\l  %3872 = bitcast i16 addrspace(1)* %3871 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3872, align 2,\l... !tbaa !7\l  %3873 = getelementptr inbounds i16, i16 addrspace(1)* %3871, i64 2\l  %3874 = bitcast i16 addrspace(1)* %3873 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3874, align 2,\l... !tbaa !7\l  %3875 = or i32 %3850, 12\l  %3876 = mul nsw i32 %3875, %1\l  %3877 = add nsw i32 %3876, %12\l  %3878 = sext i32 %3877 to i64\l  %3879 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3878\l  %3880 = bitcast i16 addrspace(1)* %3879 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3880, align 2,\l... !tbaa !7\l  %3881 = getelementptr inbounds i16, i16 addrspace(1)* %3879, i64 2\l  %3882 = bitcast i16 addrspace(1)* %3881 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3882, align 2,\l... !tbaa !7\l  %3883 = or i32 %3850, 16\l  %3884 = mul nsw i32 %3883, %1\l  %3885 = add nsw i32 %3884, %12\l  %3886 = sext i32 %3885 to i64\l  %3887 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3886\l  %3888 = bitcast i16 addrspace(1)* %3887 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3888, align 2,\l... !tbaa !7\l  %3889 = getelementptr inbounds i16, i16 addrspace(1)* %3887, i64 2\l  %3890 = bitcast i16 addrspace(1)* %3889 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3890, align 2,\l... !tbaa !7\l  %3891 = or i32 %3850, 20\l  %3892 = mul nsw i32 %3891, %1\l  %3893 = add nsw i32 %3892, %12\l  %3894 = sext i32 %3893 to i64\l  %3895 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3894\l  %3896 = bitcast i16 addrspace(1)* %3895 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3896, align 2,\l... !tbaa !7\l  %3897 = getelementptr inbounds i16, i16 addrspace(1)* %3895, i64 2\l  %3898 = bitcast i16 addrspace(1)* %3897 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3898, align 2,\l... !tbaa !7\l  %3899 = or i32 %3850, 24\l  %3900 = mul nsw i32 %3899, %1\l  %3901 = add nsw i32 %3900, %12\l  %3902 = sext i32 %3901 to i64\l  %3903 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3902\l  %3904 = bitcast i16 addrspace(1)* %3903 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3904, align 2,\l... !tbaa !7\l  %3905 = getelementptr inbounds i16, i16 addrspace(1)* %3903, i64 2\l  %3906 = bitcast i16 addrspace(1)* %3905 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3906, align 2,\l... !tbaa !7\l  %3907 = or i32 %3850, 28\l  %3908 = mul nsw i32 %3907, %1\l  %3909 = add nsw i32 %3908, %12\l  %3910 = sext i32 %3909 to i64\l  %3911 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3910\l  %3912 = bitcast i16 addrspace(1)* %3911 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3912, align 2,\l... !tbaa !7\l  %3913 = getelementptr inbounds i16, i16 addrspace(1)* %3911, i64 2\l  %3914 = bitcast i16 addrspace(1)* %3913 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3914, align 2,\l... !tbaa !7\l  %3915 = add nuw i32 %3850, 32\l  %3916 = add i32 %3851, 8\l  %3917 = icmp eq i32 %3916, %3848\l  br i1 %3917, label %3918, label %3849, !llvm.loop !51\l|{<s0>T|<s1>F}}"];
	Node0x4c9c6d0:s0 -> Node0x4c9c4b0;
	Node0x4c9c6d0:s1 -> Node0x4c9c6d0;
	Node0x4c9c4b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%3918:\l3918:                                             \l  %3919 = phi i32 [ 0, %3840 ], [ %3915, %3849 ]\l  %3920 = icmp eq i32 %3845, 0\l  br i1 %3920, label %3934, label %3921\l|{<s0>T|<s1>F}}"];
	Node0x4c9c4b0:s0 -> Node0x4c9f800;
	Node0x4c9c4b0:s1 -> Node0x4c9f850;
	Node0x4c9f850 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8765c70",label="{%3921:\l3921:                                             \l  %3922 = phi i32 [ %3931, %3921 ], [ %3919, %3918 ]\l  %3923 = phi i32 [ %3932, %3921 ], [ 0, %3918 ]\l  %3924 = mul nsw i32 %3922, %1\l  %3925 = add nsw i32 %3924, %12\l  %3926 = sext i32 %3925 to i64\l  %3927 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3926\l  %3928 = bitcast i16 addrspace(1)* %3927 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3928, align 2,\l... !tbaa !7\l  %3929 = getelementptr inbounds i16, i16 addrspace(1)* %3927, i64 2\l  %3930 = bitcast i16 addrspace(1)* %3929 to \<2 x i16\> addrspace(1)*\l  store \<2 x i16\> \<i16 127, i16 127\>, \<2 x i16\> addrspace(1)* %3930, align 2,\l... !tbaa !7\l  %3931 = add nuw i32 %3922, 4\l  %3932 = add i32 %3923, 1\l  %3933 = icmp eq i32 %3932, %3845\l  br i1 %3933, label %3934, label %3921, !llvm.loop !52\l|{<s0>T|<s1>F}}"];
	Node0x4c9f850:s0 -> Node0x4c9f800;
	Node0x4c9f850:s1 -> Node0x4c9f850;
	Node0x4c9f800 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b39670",label="{%3934:\l3934:                                             \l  %3935 = icmp eq i32 %3841, %2\l  br i1 %3935, label %3963, label %3936\l|{<s0>T|<s1>F}}"];
	Node0x4c9f800:s0 -> Node0x4c8ec70;
	Node0x4c9f800:s1 -> Node0x4c9bc30;
	Node0x4c9bc30 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%3936:\l3936:                                             \l  %3937 = phi i32 [ 0, %3834 ], [ 0, %3832 ], [ %3841, %3934 ]\l  br label %3938\l}"];
	Node0x4c9bc30 -> Node0x4ca0530;
	Node0x4ca0530 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d0473d70",label="{%3938:\l3938:                                             \l  %3939 = phi i32 [ %3944, %3938 ], [ %3937, %3936 ]\l  %3940 = mul nsw i32 %3939, %1\l  %3941 = add nsw i32 %3940, %12\l  %3942 = sext i32 %3941 to i64\l  %3943 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3942\l  store i16 127, i16 addrspace(1)* %3943, align 2, !tbaa !7\l  %3944 = add nuw nsw i32 %3939, 1\l  %3945 = icmp eq i32 %3944, %2\l  br i1 %3945, label %3963, label %3938, !llvm.loop !53\l|{<s0>T|<s1>F}}"];
	Node0x4ca0530:s0 -> Node0x4c8ec70;
	Node0x4ca0530:s1 -> Node0x4ca0530;
	Node0x4c9b9e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#d0473d70",label="{%3946:\l3946:                                             \l  %3947 = phi i32 [ %3961, %3946 ], [ %3830, %3829 ]\l  %3948 = mul nsw i32 %3947, %1\l  %3949 = add nsw i32 %3948, %12\l  %3950 = sext i32 %3949 to i64\l  %3951 = getelementptr inbounds i16, i16 addrspace(1)* %0, i64 %3950\l  %3952 = load i16, i16 addrspace(1)* %3951, align 2, !tbaa !7\l  %3953 = uitofp i16 %3952 to float\l  %3954 = fsub contract float %3953, %3357\l  %3955 = fcmp contract olt float %3954, %3710\l  %3956 = fcmp contract ogt float %3954, %3711\l  %3957 = and i1 %3955, %3956\l  %3958 = fadd contract float %3954, 1.275000e+02\l  %3959 = fptoui float %3958 to i16\l  %3960 = select i1 %3957, i16 %3959, i16 127\l  store i16 %3960, i16 addrspace(1)* %3951, align 2, !tbaa !7\l  %3961 = add nuw nsw i32 %3947, 1\l  %3962 = icmp eq i32 %3961, %2\l  br i1 %3962, label %3963, label %3946, !llvm.loop !54\l|{<s0>T|<s1>F}}"];
	Node0x4c9b9e0:s0 -> Node0x4c8ec70;
	Node0x4c9b9e0:s1 -> Node0x4c9b9e0;
	Node0x4c8ec70 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e5705870",label="{%3963:\l3963:                                             \l  ret void\l}"];
}
