library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
------------------------------------------------------------------------------
entity CLK_DIV is
	generic 
    (
        clk_freq    : integer;          -- Frecuencia interna de FPGA (Hz)
    );
    port
	(
        i_out_freq      : integer;              -- Frequencia deseada
		
        i_FPGA_clk      : in STD_LOGIC;         -- Se√±al de reloj base
        o_clk           : out STD_LOGIC    
	);
end CLK_DIV;

architecture DIV of CLK_DIV is

    signal clks     : integer range 0 to clks_per_bit := 0;
    signal clks_max : integer := clk_freq / (2 * i_out_freq); -- Como conmutamos el reloj ocupamos que la frecuencia de conmutacion sea de 2 veces la deseada

begin

    process (i_FPGA_clk)        -- Ciclo de reloj para cambio de estado
    begin
        if rising_edge(i_FPGA_clk) then     -- Division de reloj para baudios
            
            if clks < clks_max then
                clks <= clks + 1;
            else
                o_clk <= not o_clk;
                clks <= 0;
            end if;

        end if;
    end process;

end architecture;