[TOC]

------



## verilog_sim User Guide

### 项目来源介绍

在chisel_design中设计的模块并生成相应的verilog代码后，通过`make cp module=模块名`将.v文件复制到`verilog_sim/模块名/rtl`下，配合tb文件在modolsim进行仿真验证



### 使用说明



