• 가장 중요한 메모리 요소는 플립플롭(FF)입니다. 논리 게이트의 조합으로 구성되어 있습니다. 플립플롭은 래치 및 쌍안정 멀티바이브레이터 등으로도 알려져 있습니다.
# 5-1 NAND 게이트 래치
• NAND 게이트 래치 또는 단순히 래치는 기본적인 플립플롭입니다.
• 입력은 SET와 CLEAR(RESET)입니다.
• 입력은 활성 LOW입니다. 입력이 LOW로 펄스되면 출력이 변경됩니다.
## 5-1 NAND 게이트 래치 – 래치(FF) 설정
• SET 입력을 0 상태로 펄스할 때…
• (a) SET 펄스 이전에 Q = 0
• (b) SET 펄스 이전에 Q = 1
• 두 경우 모두 Q는 HIGH가 됩니다.
## 5-1 NAND 게이트 래치 – 래치(FF) 재설정
• RESET을 LOW로 펄스할 때…
• (a) RESET 펄스 이전에 Q = 0
• (b) RESET 펄스 이전에 Q = 1
• 두 경우 모두 Q는 LOW가 됩니다.
## 5-1 NAND 게이트 래치 – 대체 표현
• NAND 래치의 등가 표현 및 단순화된 블록 다이어그램.

## 5-1 NAND 게이트 래치 – 요약
• NAND 래치의 요약:
• SET = 1, RESET = 1—정상적인 휴식 상태, 출력은 입력 이전 상태를 유지합니다.
• SET = 0, RESET = 1—출력은 Q = 1로 변경되며, SET가 HIGH로 돌아간 후에도 그대로 유지됩니다. 이를 래치 설정이라고 합니다.
• SET = 1, RESET = 0—출력은 Q = 0 LOW가 되며, RESET이 HIGH로 돌아간 후에도 그대로 유지됩니다. 이를 래치 재설정 또는 초기화라고 합니다.
• SET = 0, RESET = 0—래치를 동시에 설정하고 초기화하려고 시도합니다.
• Q = Q = 1
• 이 입력 조건은 사용해서는 안 됩니다.
## 5-2 NOR 게이트 래치
• 두 개의 교차 결합된 NOR 게이트를 사용하여 NOR 게이트 래치를 만들 수 있습니다. 이는 NAND 래치와 유사합니다.
• Q와 Q 출력은 반대로 됩니다. SET 및 RESET 입력은 활성 HIGH입니다. 입력이 HIGH로 펄스되면 출력이 변경됩니다.
## 5-2 NOR 게이트 래치 – 요약
• NOR 래치의 요약:
• SET = 0, RESET = 0—정상적인 휴식 상태, 출력 상태에 영향을 주지 않습니다.
• SET = 1, RESET = 0—항상 Q = 1을 설정하며, SET가 0으로 돌아간 후에도 그대로 유지됩니다
• SET = 0, RESET = 1—항상 Q = 0을 초기화하며, RESET이 0으로 돌아간 후에도 그대로 유지됩니다.
• SET = 1, RESET = 1—래치를 동시에 설정하고 초기화하려고 시도합니다.
• Q = Q = 0
• 이 입력 조건은 사용해서는 안 됩니다
## 5-2 전원 켜짐 시 상태
• 전원이 공급될 때, 플립플롭의 출력 시작 상태를 예측할 수 없습니다. SET 및 RESET 입력이 비활성 상태에 있을 경우.
• 래치 또는 플립플롭을 특정 상태에서 시작하려면, 초기 동작 시 SET 또는 RESET 입력을 일시적으로 활성화하여 해당 상태로 설정해야 합니다.
• 일반적으로 적절한 입력에 펄스를 적용하여 달성합니다.
## 5-3 문제 해결 사례 연구
• 회로 문제 해결:
• 여러 가지 가능성이 있습니다:
• Z1-1의 내부 개방 연결로 인해 Q가 입력에 반응하지 못합니다.
• NAND 게이트 Z1의 내부 부품 고장으로 인해 제대로 반응하지 못합니다.
• Q 출력이 LOW에 고정됨. 이는 다음과 같은 원인일 수 있습니다:
• Z1-3이 내부적으로 접지에 단락됨
• Z1-4가 내부적으로 접지에 단락됨
• Z2-2가 내부적으로 접지에 단락됨
• Q 노드가 외부적으로 접지에 단락됨
## 5-4 디지털 펄스
양의 펄스는 활성 HIGH 수준을 가지고 있습니다. 활성 및 비활성 상태 사이를 전환하는 신호는 펄스 파형이라고 합니다. 음의 펄스는 활성 LOW 수준을 가지고 있습니다. 실제 회로에서는 펄스 파형이 한 수준에서 다른 수준으로 변하는 데 시간이 걸립니다.
• 양의 펄스에서 LOW에서 HIGH로의 전환을 상승 시간(tr)이라고 합니다. 전압 파형의 전면에서 10%와 90% 지점 사이에서 측정됩니다. 실제 회로에서는 펄스 파형이 한 수준에서 다른 수준으로 변하는 데 시간이 걸립니다.
• 양의 펄스에서 HIGH에서 LOW로의 전환을 하강 시간(tf)이라고 합니다. 전압 파형의 후면에서 90%와 10% 지점 사이에서 측정됩니다. 실제 회로에서는 펄스 파형이 한 수준에서 다른 수준으로 변하는 데 시간이 걸립니다.
• 펄스는 또한 지속 시간—폭—(tw)을 가집니다. 전압의 HIGH 수준의 50% 지점에서 전면과 후면 사이의 시간을 의미합니다.
## 5-5 클럭 신호 및 클럭 플립플롭
디지털 시스템은 비동기식 또는 동기식으로 작동할 수 있습니다.
• 비동기식 시스템—입력의 변화가 있을 때 언제든지 출력이 상태를 변경할 수 있습니다.
• 동기식 시스템—출력은 클럭 주기 내에서 특정 시간에만 상태를 변경할 수 있습니다. 클럭 신호는 직사각형 펄스 열 또는 정사각형 파형입니다.
• 양의 전이(PGT)—클럭 펄스가 0에서 1로 변합니다.
• 음의 전이(NGT)—클럭 펄스가 1에서 0으로 변합니다. 전이도 에지라고 합니다. 클럭된 플립플롭은 한쪽 클럭 전이에서 상태를 변경합니다.
• 클럭 입력은 CLK, CK, 또는 CP로 표시됩니다. CLK 입력에 작은 삼각형이 있으면 입력이 PGT로 활성화됨을 나타냅니다. 버블과 삼각형은 CLK 입력이 NGT로 활성화됨을 나타냅니다.
제어 입력은 활성 클럭 전이(NGT 또는 PGT)에서만 출력에 영향을 미칩니다—이를 동기 제어 입력이라고도 합니다.
• 제어 입력은 출력을 변경할 준비를 하지만, 변화는 CLK 에지가 발생할 때까지 트리거되지 않습니다. 설정 시간(tS)은 활성 CLK 전이 전 최소 시간 간격으로, 제어 입력이 적절한 수준에서 유지되어야 합니다. 유지 시간(tH)은 CLK의 활성 전이 후 시간으로, 제어 입력이 적절한 수준에서 유지되어야 합니다.
## 5-6 클럭된 S-R 플립플롭

S와 R 입력은 동기 제어 입력으로, 클럭 펄스가 발생할 때 플립플롭이 갈 상태를 제어합니다.

  

• CLK 입력은 S와 R 입력에 따라 플립플롭이 상태를 변경하게 하는 트리거 입력입니다.

• SET-RESET(또는 SET-CLEAR) 플립플롭은 양 또는 음의 클럭 에지에서 상태를 변경합니다. 양의 에지에 의해 트리거된 클럭된 S-R 플립플롭입니다. S와 R 입력은 이전에 NOR 게이트 래치에 대해 설명한 것과 동일한 방식으로 플립플롭의 상태를 제어하지만, 플립플롭은 클럭 신호의 PGT가 발생할 때까지 이러한 입력에 응답하지 않습니다.