

================================================================
== Vitis HLS Report for 'Loop_loop21_proc4'
================================================================
* Date:           Fri Oct  4 14:51:50 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        hls_ResidualBlock
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcu280-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  2.697 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +----------+----------+-----------+-----------+----------+----------+---------+
    |   Latency (cycles)  |   Latency (absolute)  |       Interval      | Pipeline|
    |    min   |    max   |    min    |    max    |    min   |    max   |   Type  |
    +----------+----------+-----------+-----------+----------+----------+---------+
    |  28901390|  28901390|  96.242 ms|  96.242 ms|  28901390|  28901390|       no|
    +----------+----------+-----------+-----------+----------+----------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------------------------------+----------+----------+----------+-----------+-----------+---------+----------+
        |                                             |   Latency (cycles)  | Iteration|  Initiation Interval  |   Trip  |          |
        |                  Loop Name                  |    min   |    max   |  Latency |  achieved |   target  |  Count  | Pipelined|
        +---------------------------------------------+----------+----------+----------+-----------+-----------+---------+----------+
        |- loop21_loop22_loop23_loop24_loop25_loop26  |  28901388|  28901388|        17|          4|          1|  7225344|       yes|
        +---------------------------------------------+----------+----------+----------+-----------+-----------+---------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     1|        -|        -|    -|
|Expression           |        -|     -|        0|      773|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|     3|      386|      449|    -|
|Memory               |       98|     -|        0|        0|    0|
|Multiplexer          |        -|     -|        -|      351|    -|
|Register             |        -|     -|      902|      256|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |       98|     4|     1288|     1829|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        7|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        2|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------+-------------------------------+---------+----+-----+-----+-----+
    |              Instance             |             Module            | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------------------+-------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_5_no_dsp_1_U36   |fadd_32ns_32ns_32_5_no_dsp_1   |        0|   0|  243|  338|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U37  |fmul_32ns_32ns_32_4_max_dsp_1  |        0|   3|  143|   78|    0|
    |mul_5ns_7ns_11_1_1_U38             |mul_5ns_7ns_11_1_1             |        0|   0|    0|   33|    0|
    +-----------------------------------+-------------------------------+---------+----+-----+-----+-----+
    |Total                              |                               |        0|   3|  386|  449|    0|
    +-----------------------------------+-------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    +-------------------------------------------+---------------------------------------+---------------------+
    |                  Instance                 |                 Module                |      Expression     |
    +-------------------------------------------+---------------------------------------+---------------------+
    |ama_addmuladd_11ns_6ns_6ns_6ns_16_4_1_U39  |ama_addmuladd_11ns_6ns_6ns_6ns_16_4_1  |  (i0 + i1) * i2 + i3|
    +-------------------------------------------+---------------------------------------+---------------------+

    * Memory: 
    +-------+------------------------------------+---------+---+----+-----+-------+-----+------+-------------+
    | Memory|               Module               | BRAM_18K| FF| LUT| URAM| Words | Bits| Banks| W*Bits*Banks|
    +-------+------------------------------------+---------+---+----+-----+-------+-----+------+-------------+
    |v46_U  |Loop_loop6_proc1_v12_RAM_AUTO_1R1W  |       98|  0|   0|    0|  50176|   32|     1|      1605632|
    +-------+------------------------------------+---------+---+----+-----+-------+-----+------+-------------+
    |Total  |                                    |       98|  0|   0|    0|  50176|   32|     1|      1605632|
    +-------+------------------------------------+---------+---+----+-----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |add_ln116_1_fu_331_p2              |         +|   0|  0|  30|          23|           1|
    |add_ln116_fu_346_p2                |         +|   0|  0|  12|           5|           1|
    |add_ln117_1_fu_724_p2              |         +|   0|  0|  26|          19|           1|
    |add_ln117_fu_781_p2                |         +|   0|  0|  13|           6|           1|
    |add_ln118_1_fu_710_p2              |         +|   0|  0|  21|          14|           1|
    |add_ln118_fu_1034_p2               |         +|   0|  0|  13|           6|           1|
    |add_ln119_1_fu_696_p2              |         +|   0|  0|  16|           9|           1|
    |add_ln119_fu_542_p2                |         +|   0|  0|  12|           5|           1|
    |add_ln120_1_fu_682_p2              |         +|   0|  0|  12|           4|           1|
    |add_ln120_fu_806_p2                |         +|   0|  0|   9|           2|           1|
    |add_ln121_fu_960_p2                |         +|   0|  0|   9|           2|           1|
    |add_ln124_fu_1136_p2               |         +|   0|  0|  13|           6|           6|
    |add_ln125_1_fu_890_p2              |         +|   0|  0|  17|          12|          12|
    |add_ln125_2_fu_1013_p2             |         +|   0|  0|  17|          12|          12|
    |add_ln125_fu_848_p2                |         +|   0|  0|  17|          10|          10|
    |empty_41_fu_1087_p2                |         +|   0|  0|  20|          13|          13|
    |empty_44_fu_1122_p2                |         +|   0|  0|  16|          16|          16|
    |empty_45_fu_896_p2                 |         +|   0|  0|  13|           6|           6|
    |empty_40_fu_1074_p2                |         -|   0|  0|  19|          12|          12|
    |empty_43_fu_1113_p2                |         -|   0|  0|  16|          16|          16|
    |sub_ln125_1_fu_1002_p2             |         -|   0|  0|  17|          12|          12|
    |sub_ln125_fu_866_p2                |         -|   0|  0|  17|          12|          12|
    |and_ln116_1_fu_400_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln116_2_fu_480_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln116_3_fu_418_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln116_fu_388_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln117_1_fu_474_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln117_2_fu_486_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln117_fu_468_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln118_1_fu_536_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln118_fu_530_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln119_1_fu_584_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln119_fu_578_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln120_fu_640_p2                |       and|   0|  0|   2|           1|           1|
    |and_ln133_1_fu_948_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln133_fu_954_p2                |       and|   0|  0|   2|           1|           1|
    |ap_block_state17_pp0_stage0_iter4  |       and|   0|  0|   2|           1|           1|
    |ap_condition_1012                  |       and|   0|  0|   2|           1|           1|
    |ap_condition_1025                  |       and|   0|  0|   2|           1|           1|
    |ap_condition_1029                  |       and|   0|  0|   2|           1|           1|
    |ap_condition_147                   |       and|   0|  0|   2|           1|           1|
    |ap_condition_292                   |       and|   0|  0|   2|           1|           1|
    |ap_condition_335                   |       and|   0|  0|   2|           1|           1|
    |icmp_ln116_fu_325_p2               |      icmp|   0|  0|  30|          23|          22|
    |icmp_ln117_fu_352_p2               |      icmp|   0|  0|  26|          19|          18|
    |icmp_ln118_fu_412_p2               |      icmp|   0|  0|  21|          14|          13|
    |icmp_ln119_1_fu_971_p2             |      icmp|   0|  0|  12|           5|           4|
    |icmp_ln119_fu_406_p2               |      icmp|   0|  0|  16|           9|           8|
    |icmp_ln120_fu_394_p2               |      icmp|   0|  0|  12|           4|           4|
    |icmp_ln121_1_fu_965_p2             |      icmp|   0|  0|   9|           2|           2|
    |icmp_ln121_fu_382_p2               |      icmp|   0|  0|   9|           2|           2|
    |icmp_ln126_fu_937_p2               |      icmp|   0|  0|  12|           4|           1|
    |icmp_ln133_fu_943_p2               |      icmp|   0|  0|  10|           2|           3|
    |notlhs_fu_872_p2                   |      icmp|   0|  0|  12|           4|           2|
    |notrhs_fu_912_p2                   |      icmp|   0|  0|  10|           2|           3|
    |ap_block_pp0_stage0_01001          |        or|   0|  0|   2|           1|           1|
    |or_ln116_1_fu_364_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln116_2_fu_370_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln116_fu_358_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln117_1_fu_438_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln117_2_fu_444_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln117_3_fu_450_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln117_4_fu_462_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln117_fu_432_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln118_1_fu_512_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln118_2_fu_518_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln118_3_fu_498_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln118_fu_492_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln119_1_fu_554_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln119_2_fu_596_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln119_3_fu_572_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln119_4_fu_590_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln119_5_fu_560_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln119_fu_548_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln120_1_fu_608_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln120_2_fu_614_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln120_3_fu_620_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln120_fu_602_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln121_1_fu_670_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln121_2_fu_676_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln121_fu_658_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln126_2_fu_923_p2               |        or|   0|  0|   2|           2|           2|
    |or_ln126_fu_918_p2                 |        or|   0|  0|   2|           2|           2|
    |grp_fu_247_p0                      |    select|   0|  0|  32|           1|           1|
    |select_ln116_1_fu_424_p3           |    select|   0|  0|   5|           1|           5|
    |select_ln116_fu_774_p3             |    select|   0|  0|   6|           1|           1|
    |select_ln117_1_fu_787_p3           |    select|   0|  0|   6|           1|           6|
    |select_ln117_2_fu_730_p3           |    select|   0|  0|  19|           1|           1|
    |select_ln117_fu_1027_p3            |    select|   0|  0|   6|           1|           1|
    |select_ln118_1_fu_1040_p3          |    select|   0|  0|   6|           1|           6|
    |select_ln118_2_fu_716_p3           |    select|   0|  0|  14|           1|           1|
    |select_ln118_fu_504_p3             |    select|   0|  0|   5|           1|           1|
    |select_ln119_1_fu_801_p3           |    select|   0|  0|   5|           1|           5|
    |select_ln119_2_fu_702_p3           |    select|   0|  0|   9|           1|           1|
    |select_ln119_fu_794_p3             |    select|   0|  0|   2|           1|           1|
    |select_ln120_1_fu_812_p3           |    select|   0|  0|   2|           1|           2|
    |select_ln120_2_fu_688_p3           |    select|   0|  0|   4|           1|           1|
    |select_ln120_fu_626_p3             |    select|   0|  0|   2|           1|           1|
    |ap_enable_pp0                      |       xor|   0|  0|   2|           1|           2|
    |xor_ln116_fu_376_p2                |       xor|   0|  0|   2|           1|           2|
    |xor_ln117_fu_456_p2                |       xor|   0|  0|   2|           1|           2|
    |xor_ln118_fu_524_p2                |       xor|   0|  0|   2|           2|           1|
    |xor_ln119_fu_566_p2                |       xor|   0|  0|   2|           2|           1|
    |xor_ln120_fu_634_p2                |       xor|   0|  0|   2|           2|           1|
    |xor_ln121_1_fu_652_p2              |       xor|   0|  0|   2|           1|           2|
    |xor_ln121_2_fu_664_p2              |       xor|   0|  0|   2|           1|           2|
    |xor_ln121_fu_646_p2                |       xor|   0|  0|   2|           1|           2|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |Total                              |          |   0|  0| 773|         390|         320|
    +-----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------------+----+-----------+-----+-----------+
    |                   Name                  | LUT| Input Size| Bits| Total Bits|
    +-----------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                |  26|          5|    1|          5|
    |ap_done_int                              |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0                  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter4                  |   9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter1_reg         |   9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter2_reg         |   9|          2|    1|          2|
    |ap_loop_exit_ready_pp0_iter3_reg         |   9|          2|    1|          2|
    |ap_phi_mux_first_iter_1_phi_fu_229_p4    |   9|          2|    1|          2|
    |ap_phi_mux_first_iter_2_phi_fu_219_p4    |   9|          2|    1|          2|
    |ap_sig_allocacmp_indvar_flatten119_load  |   9|          2|   23|         46|
    |ap_sig_allocacmp_indvar_flatten17_load   |   9|          2|    9|         18|
    |ap_sig_allocacmp_indvar_flatten42_load   |   9|          2|   14|         28|
    |ap_sig_allocacmp_indvar_flatten76_load   |   9|          2|   19|         38|
    |ap_sig_allocacmp_indvar_flatten_load     |   9|          2|    4|          8|
    |ap_sig_allocacmp_p_load                  |  14|          3|   32|         96|
    |ap_sig_allocacmp_v48_load                |   9|          2|    5|         10|
    |ap_sig_allocacmp_v49_load                |   9|          2|    6|         12|
    |ap_sig_allocacmp_v50_load                |   9|          2|    6|         12|
    |ap_sig_allocacmp_v51_load                |   9|          2|    5|         10|
    |ap_sig_allocacmp_v52_load                |   9|          2|    2|          4|
    |ap_sig_allocacmp_v53_load                |   9|          2|    2|          4|
    |empty_fu_164                             |   9|          2|   32|         64|
    |indvar_flatten119_fu_160                 |   9|          2|   23|         46|
    |indvar_flatten17_fu_136                  |   9|          2|    9|         18|
    |indvar_flatten42_fu_144                  |   9|          2|   14|         28|
    |indvar_flatten76_fu_152                  |   9|          2|   19|         38|
    |indvar_flatten_fu_128                    |   9|          2|    4|          8|
    |v46_address0                             |  14|          3|   16|         48|
    |v47_blk_n                                |   9|          2|    1|          2|
    |v48_fu_156                               |   9|          2|    5|         10|
    |v49_fu_148                               |   9|          2|    6|         12|
    |v50_fu_140                               |   9|          2|    6|         12|
    |v51_fu_132                               |   9|          2|    5|         10|
    |v52_fu_124                               |   9|          2|    2|          4|
    |v53_fu_120                               |   9|          2|    2|          4|
    +-----------------------------------------+----+-----------+-----+-----------+
    |Total                                    | 351|         77|  281|        613|
    +-----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------+----+----+-----+-----------+
    |               Name               | FF | LUT| Bits| Const Bits|
    +----------------------------------+----+----+-----+-----------+
    |add_ln119_reg_1312                |   5|   0|    5|          0|
    |add_ln125_1_reg_1360              |  12|   0|   12|          0|
    |and_ln116_3_reg_1280              |   1|   0|    1|          0|
    |and_ln117_2_reg_1297              |   1|   0|    1|          0|
    |and_ln118_1_reg_1307              |   1|   0|    1|          0|
    |and_ln119_reg_1322                |   1|   0|    1|          0|
    |and_ln120_reg_1341                |   1|   0|    1|          0|
    |and_ln133_reg_1380                |   1|   0|    1|          0|
    |ap_CS_fsm                         |   4|   0|    4|          0|
    |ap_done_reg                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4           |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg  |   1|   0|    1|          0|
    |empty_45_reg_1366                 |   6|   0|    6|          0|
    |empty_fu_164                      |  32|   0|   32|          0|
    |icmp_ln116_reg_1271               |   1|   0|    1|          0|
    |icmp_ln117_reg_1275               |   1|   0|    1|          0|
    |icmp_ln119_1_reg_1388             |   1|   0|    1|          0|
    |icmp_ln121_1_reg_1384             |   1|   0|    1|          0|
    |icmp_ln126_reg_1375               |   1|   0|    1|          0|
    |indvar_flatten119_fu_160          |  23|   0|   23|          0|
    |indvar_flatten17_fu_136           |   9|   0|    9|          0|
    |indvar_flatten42_fu_144           |  14|   0|   14|          0|
    |indvar_flatten76_fu_152           |  19|   0|   19|          0|
    |indvar_flatten_fu_128             |   4|   0|    4|          0|
    |mul_ln124_reg_1355                |  11|   0|   11|          0|
    |notrhs_reg_1371                   |   1|   0|    1|          0|
    |or_ln117_reg_1292                 |   1|   0|    1|          0|
    |or_ln119_4_reg_1327               |   1|   0|    1|          0|
    |or_ln119_5_reg_1317               |   1|   0|    1|          0|
    |or_ln121_2_reg_1346               |   1|   0|    1|          0|
    |select_ln116_1_reg_1285           |   5|   0|    5|          0|
    |select_ln117_1_reg_1350           |   6|   0|    6|          0|
    |select_ln118_1_reg_1397           |   6|   0|    6|          0|
    |select_ln118_reg_1302             |   5|   0|    5|          0|
    |select_ln120_reg_1332             |   2|   0|    2|          0|
    |v2_load_reg_1403                  |  32|   0|   32|          0|
    |v46_addr_reg_1408                 |  16|   0|   16|          0|
    |v46_load_reg_1418                 |  32|   0|   32|          0|
    |v48_fu_156                        |   5|   0|    5|          0|
    |v49_fu_148                        |   6|   0|    6|          0|
    |v50_fu_140                        |   6|   0|    6|          0|
    |v51_fu_132                        |   5|   0|    5|          0|
    |v52_fu_124                        |   2|   0|    2|          0|
    |v53_fu_120                        |   2|   0|    2|          0|
    |v54_reg_1438                      |  32|   0|   32|          0|
    |v57_reg_1423                      |  32|   0|   32|          0|
    |v58_reg_1448                      |  32|   0|   32|          0|
    |and_ln133_reg_1380                |  64|  32|    1|          0|
    |icmp_ln116_reg_1271               |  64|  32|    1|          0|
    |icmp_ln119_1_reg_1388             |  64|  32|    1|          0|
    |icmp_ln121_1_reg_1384             |  64|  32|    1|          0|
    |icmp_ln126_reg_1375               |  64|  32|    1|          0|
    |notrhs_reg_1371                   |  64|  32|    1|          0|
    |or_ln121_2_reg_1346               |  64|  32|    1|          0|
    |v46_addr_reg_1408                 |  64|  32|   16|          0|
    +----------------------------------+----+----+-----+-----------+
    |Total                             | 902| 256|  413|          0|
    +----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+------------+-------------------+--------------+
|      RTL Ports     | Dir | Bits|  Protocol  |   Source Object   |    C Type    |
+--------------------+-----+-----+------------+-------------------+--------------+
|ap_clk              |   in|    1|  ap_ctrl_hs|  Loop_loop21_proc4|  return value|
|ap_rst              |   in|    1|  ap_ctrl_hs|  Loop_loop21_proc4|  return value|
|ap_start            |   in|    1|  ap_ctrl_hs|  Loop_loop21_proc4|  return value|
|ap_done             |  out|    1|  ap_ctrl_hs|  Loop_loop21_proc4|  return value|
|ap_continue         |   in|    1|  ap_ctrl_hs|  Loop_loop21_proc4|  return value|
|ap_idle             |  out|    1|  ap_ctrl_hs|  Loop_loop21_proc4|  return value|
|ap_ready            |  out|    1|  ap_ctrl_hs|  Loop_loop21_proc4|  return value|
|v38_address0        |  out|   16|   ap_memory|                v38|         array|
|v38_ce0             |  out|    1|   ap_memory|                v38|         array|
|v38_q0              |   in|   32|   ap_memory|                v38|         array|
|v2_address0         |  out|   12|   ap_memory|                 v2|         array|
|v2_ce0              |  out|    1|   ap_memory|                 v2|         array|
|v2_q0               |   in|   32|   ap_memory|                 v2|         array|
|v47_din             |  out|   32|     ap_fifo|                v47|       pointer|
|v47_num_data_valid  |   in|   17|     ap_fifo|                v47|       pointer|
|v47_fifo_cap        |   in|   17|     ap_fifo|                v47|       pointer|
|v47_full_n          |   in|    1|     ap_fifo|                v47|       pointer|
|v47_write           |  out|    1|     ap_fifo|                v47|       pointer|
+--------------------+-----+-----+------------+-------------------+--------------+

