memory[0]=16777217
memory[1]=25165824
memory[2]=8454170
memory[3]=9044003
memory[4]=8519707
memory[5]=12648483
memory[6]=8585244
memory[7]=12648483
memory[8]=655364
memory[9]=589825
memory[10]=589825
memory[11]=589825
memory[12]=2097156
memory[13]=8847389
memory[14]=19333121
memory[15]=8847390
memory[16]=5439493
memory[17]=2621445
memory[18]=19464174
memory[19]=8781855
memory[20]=15990784
memory[21]=16056321
memory[22]=8454170
memory[23]=8716314
memory[24]=17694696
memory[25]=16842727
memory[26]=1
memory[27]=2
memory[28]=4
memory[29]=3
memory[30]=8
memory[31]=32
memory[32]=6
memory[33]=5
memory[34]=4
memory[35]=3
memory[36]=2
memory[37]=1
38 memory words
	instruction memory:
		instrMem[ 0 ] beq 0 0 1
		instrMem[ 1 ] halt 0 0 0
		instrMem[ 2 ] lw 0 1 26
		instrMem[ 3 ] lw 1 2 35
		instrMem[ 4 ] lw 0 2 27
		instrMem[ 5 ] sw 0 1 35
		instrMem[ 6 ] lw 0 3 28
		instrMem[ 7 ] sw 0 1 35
		instrMem[ 8 ] add 1 2 4
		instrMem[ 9 ] add 1 1 1
		instrMem[ 10 ] add 1 1 1
		instrMem[ 11 ] add 1 1 1
		instrMem[ 12 ] add 4 0 4
		instrMem[ 13 ] lw 0 7 29
		instrMem[ 14 ] beq 4 7 1
		instrMem[ 15 ] lw 0 7 30
		instrMem[ 16 ] nor 2 3 5
		instrMem[ 17 ] add 5 0 5
		instrMem[ 18 ] beq 5 0 65518
		instrMem[ 19 ] lw 0 6 31
		instrMem[ 20 ] sw 6 4 0
		instrMem[ 21 ] sw 6 5 1
		instrMem[ 22 ] lw 0 1 26
		instrMem[ 23 ] lw 0 5 26
		instrMem[ 24 ] beq 1 5 65512
		instrMem[ 25 ] beq 0 0 65511
		instrMem[ 26 ] add 0 0 1
		instrMem[ 27 ] add 0 0 2
		instrMem[ 28 ] add 0 0 4
		instrMem[ 29 ] add 0 0 3
		instrMem[ 30 ] add 0 0 8
		instrMem[ 31 ] add 0 0 32
		instrMem[ 32 ] add 0 0 6
		instrMem[ 33 ] add 0 0 5
		instrMem[ 34 ] add 0 0 4
		instrMem[ 35 ] add 0 0 3
		instrMem[ 36 ] add 0 0 2
		instrMem[ 37 ] add 0 0 1


@@@
state before cycle 0 starts
	pc 0
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction noop 0 0 0
		pcPlus1 0
	IDEX:
		instruction noop 0 0 0
		pcPlus1 0
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction noop 0 0 0
		branchTarget 0
		aluResult 0
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 0
	WBEND:
		instruction noop 0 0 0
		writeData 0

@@@
state before cycle 1 starts
	pc 1
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction beq 0 0 1
		pcPlus1 1
	IDEX:
		instruction noop 0 0 0
		pcPlus1 0
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction noop 0 0 0
		branchTarget 0
		aluResult 0
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 0
	WBEND:
		instruction noop 0 0 0
		writeData 0

@@@
state before cycle 2 starts
	pc 2
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction halt 0 0 0
		pcPlus1 2
	IDEX:
		instruction beq 0 0 1
		pcPlus1 1
		readRegA 0
		readRegB 0
		offset 1
	EXMEM:
		instruction noop 0 0 0
		branchTarget 0
		aluResult 0
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 0
	WBEND:
		instruction noop 0 0 0
		writeData 0

@@@
state before cycle 3 starts
	pc 3
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 0 1 26
		pcPlus1 3
	IDEX:
		instruction halt 0 0 0
		pcPlus1 2
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction beq 0 0 1
		branchTarget 2
		aluResult 1
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 0
	WBEND:
		instruction noop 0 0 0
		writeData 0

@@@
state before cycle 4 starts
	pc 2
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction noop 0 0 0
		pcPlus1 4
	IDEX:
		instruction noop 0 0 0
		pcPlus1 3
		readRegA 0
		readRegB 0
		offset 26
	EXMEM:
		instruction noop 0 0 0
		branchTarget 2
		aluResult 1
		readRegB 0
	MEMWB:
		instruction beq 0 0 1
		writeData 0
	WBEND:
		instruction noop 0 0 0
		writeData 0

@@@
state before cycle 5 starts
	pc 3
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 0 1 26
		pcPlus1 3
	IDEX:
		instruction noop 0 0 0
		pcPlus1 4
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction noop 0 0 0
		branchTarget 29
		aluResult 1
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 0
	WBEND:
		instruction beq 0 0 1
		writeData 0

@@@
state before cycle 6 starts
	pc 4
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 1 2 35
		pcPlus1 4
	IDEX:
		instruction lw 0 1 26
		pcPlus1 3
		readRegA 0
		readRegB 0
		offset 26
	EXMEM:
		instruction noop 0 0 0
		branchTarget 4
		aluResult 1
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 0
	WBEND:
		instruction noop 0 0 0
		writeData 0

@@@
state before cycle 7 starts
	pc 4
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 1 2 35
		pcPlus1 4
	IDEX:
		instruction noop 0 0 0
		pcPlus1 3
		readRegA 0
		readRegB 0
		offset 26
	EXMEM:
		instruction lw 0 1 26
		branchTarget 29
		aluResult 26
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 0
	WBEND:
		instruction noop 0 0 0
		writeData 0

@@@
state before cycle 8 starts
	pc 5
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 0
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 0 2 27
		pcPlus1 5
	IDEX:
		instruction lw 1 2 35
		pcPlus1 4
		readRegA 0
		readRegB 0
		offset 35
	EXMEM:
		instruction noop 0 0 0
		branchTarget 29
		aluResult 26
		readRegB 0
	MEMWB:
		instruction lw 0 1 26
		writeData 1
	WBEND:
		instruction noop 0 0 0
		writeData 0

@@@
state before cycle 9 starts
	pc 5
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 0 2 27
		pcPlus1 5
	IDEX:
		instruction noop 0 0 0
		pcPlus1 4
		readRegA 0
		readRegB 0
		offset 35
	EXMEM:
		instruction lw 1 2 35
		branchTarget 39
		aluResult 36
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 1
	WBEND:
		instruction lw 0 1 26
		writeData 1

@@@
state before cycle 10 starts
	pc 6
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 0
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction sw 0 1 35
		pcPlus1 6
	IDEX:
		instruction lw 0 2 27
		pcPlus1 5
		readRegA 0
		readRegB 0
		offset 27
	EXMEM:
		instruction noop 0 0 0
		branchTarget 39
		aluResult 36
		readRegB 0
	MEMWB:
		instruction lw 1 2 35
		writeData 2
	WBEND:
		instruction noop 0 0 0
		writeData 1

@@@
state before cycle 11 starts
	pc 7
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 0 3 28
		pcPlus1 7
	IDEX:
		instruction sw 0 1 35
		pcPlus1 6
		readRegA 0
		readRegB 1
		offset 35
	EXMEM:
		instruction lw 0 2 27
		branchTarget 32
		aluResult 27
		readRegB 2
	MEMWB:
		instruction noop 0 0 0
		writeData 2
	WBEND:
		instruction lw 1 2 35
		writeData 2

@@@
state before cycle 12 starts
	pc 8
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction sw 0 1 35
		pcPlus1 8
	IDEX:
		instruction lw 0 3 28
		pcPlus1 7
		readRegA 0
		readRegB 0
		offset 28
	EXMEM:
		instruction sw 0 1 35
		branchTarget 41
		aluResult 35
		readRegB 1
	MEMWB:
		instruction lw 0 2 27
		writeData 2
	WBEND:
		instruction noop 0 0 0
		writeData 2

@@@
state before cycle 13 starts
	pc 9
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 3
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction add 1 2 4
		pcPlus1 9
	IDEX:
		instruction sw 0 1 35
		pcPlus1 8
		readRegA 0
		readRegB 1
		offset 35
	EXMEM:
		instruction lw 0 3 28
		branchTarget 35
		aluResult 28
		readRegB 0
	MEMWB:
		instruction sw 0 1 35
		writeData 1
	WBEND:
		instruction lw 0 2 27
		writeData 2

@@@
state before cycle 14 starts
	pc 10
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 0
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction add 1 1 1
		pcPlus1 10
	IDEX:
		instruction add 1 2 4
		pcPlus1 9
		readRegA 1
		readRegB 2
		offset 4
	EXMEM:
		instruction sw 0 1 35
		branchTarget 43
		aluResult 35
		readRegB 1
	MEMWB:
		instruction lw 0 3 28
		writeData 4
	WBEND:
		instruction sw 0 1 35
		writeData 1

@@@
state before cycle 15 starts
	pc 11
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction add 1 1 1
		pcPlus1 11
	IDEX:
		instruction add 1 1 1
		pcPlus1 10
		readRegA 1
		readRegB 1
		offset 1
	EXMEM:
		instruction add 1 2 4
		branchTarget 13
		aluResult 3
		readRegB 2
	MEMWB:
		instruction sw 0 1 35
		writeData 1
	WBEND:
		instruction lw 0 3 28
		writeData 4

@@@
state before cycle 16 starts
	pc 12
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 0
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction add 1 1 1
		pcPlus1 12
	IDEX:
		instruction add 1 1 1
		pcPlus1 11
		readRegA 1
		readRegB 1
		offset 1
	EXMEM:
		instruction add 1 1 1
		branchTarget 11
		aluResult 2
		readRegB 1
	MEMWB:
		instruction add 1 2 4
		writeData 3
	WBEND:
		instruction sw 0 1 35
		writeData 1

@@@
state before cycle 17 starts
	pc 13
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction add 4 0 4
		pcPlus1 13
	IDEX:
		instruction add 1 1 1
		pcPlus1 12
		readRegA 1
		readRegB 1
		offset 1
	EXMEM:
		instruction add 1 1 1
		branchTarget 12
		aluResult 4
		readRegB 2
	MEMWB:
		instruction add 1 1 1
		writeData 2
	WBEND:
		instruction add 1 2 4
		writeData 3

@@@
state before cycle 18 starts
	pc 14
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 2
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 0 7 29
		pcPlus1 14
	IDEX:
		instruction add 4 0 4
		pcPlus1 13
		readRegA 3
		readRegB 0
		offset 4
	EXMEM:
		instruction add 1 1 1
		branchTarget 13
		aluResult 8
		readRegB 4
	MEMWB:
		instruction add 1 1 1
		writeData 4
	WBEND:
		instruction add 1 1 1
		writeData 2

@@@
state before cycle 19 starts
	pc 15
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 4
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction beq 4 7 1
		pcPlus1 15
	IDEX:
		instruction lw 0 7 29
		pcPlus1 14
		readRegA 0
		readRegB 0
		offset 29
	EXMEM:
		instruction add 4 0 4
		branchTarget 17
		aluResult 3
		readRegB 0
	MEMWB:
		instruction add 1 1 1
		writeData 8
	WBEND:
		instruction add 1 1 1
		writeData 4

@@@
state before cycle 20 starts
	pc 15
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction beq 4 7 1
		pcPlus1 15
	IDEX:
		instruction noop 0 0 0
		pcPlus1 14
		readRegA 0
		readRegB 0
		offset 29
	EXMEM:
		instruction lw 0 7 29
		branchTarget 43
		aluResult 29
		readRegB 0
	MEMWB:
		instruction add 4 0 4
		writeData 3
	WBEND:
		instruction add 1 1 1
		writeData 8

@@@
state before cycle 21 starts
	pc 16
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 0
	IFID:
		instruction lw 0 7 30
		pcPlus1 16
	IDEX:
		instruction beq 4 7 1
		pcPlus1 15
		readRegA 3
		readRegB 0
		offset 1
	EXMEM:
		instruction noop 0 0 0
		branchTarget 43
		aluResult 29
		readRegB 0
	MEMWB:
		instruction lw 0 7 29
		writeData 3
	WBEND:
		instruction add 4 0 4
		writeData 3

@@@
state before cycle 22 starts
	pc 17
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction nor 2 3 5
		pcPlus1 17
	IDEX:
		instruction lw 0 7 30
		pcPlus1 16
		readRegA 0
		readRegB 0
		offset 30
	EXMEM:
		instruction beq 4 7 1
		branchTarget 16
		aluResult 1
		readRegB 3
	MEMWB:
		instruction noop 0 0 0
		writeData 3
	WBEND:
		instruction lw 0 7 29
		writeData 3

@@@
state before cycle 23 starts
	pc 16
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction noop 0 0 0
		pcPlus1 18
	IDEX:
		instruction noop 0 0 0
		pcPlus1 17
		readRegA 2
		readRegB 4
		offset 5
	EXMEM:
		instruction noop 0 0 0
		branchTarget 46
		aluResult 30
		readRegB 3
	MEMWB:
		instruction beq 4 7 1
		writeData 3
	WBEND:
		instruction noop 0 0 0
		writeData 3

@@@
state before cycle 24 starts
	pc 17
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction nor 2 3 5
		pcPlus1 17
	IDEX:
		instruction noop 0 0 0
		pcPlus1 18
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction noop 0 0 0
		branchTarget 22
		aluResult 30
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 3
	WBEND:
		instruction beq 4 7 1
		writeData 3

@@@
state before cycle 25 starts
	pc 18
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction add 5 0 5
		pcPlus1 18
	IDEX:
		instruction nor 2 3 5
		pcPlus1 17
		readRegA 2
		readRegB 4
		offset 5
	EXMEM:
		instruction noop 0 0 0
		branchTarget 18
		aluResult 30
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 3
	WBEND:
		instruction noop 0 0 0
		writeData 3

@@@
state before cycle 26 starts
	pc 19
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction beq 5 0 65518
		pcPlus1 19
	IDEX:
		instruction add 5 0 5
		pcPlus1 18
		readRegA 0
		readRegB 0
		offset 5
	EXMEM:
		instruction nor 2 3 5
		branchTarget 22
		aluResult -7
		readRegB 4
	MEMWB:
		instruction noop 0 0 0
		writeData 3
	WBEND:
		instruction noop 0 0 0
		writeData 3

@@@
state before cycle 27 starts
	pc 20
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 0
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction lw 0 6 31
		pcPlus1 20
	IDEX:
		instruction beq 5 0 65518
		pcPlus1 19
		readRegA 0
		readRegB 0
		offset -18
	EXMEM:
		instruction add 5 0 5
		branchTarget 23
		aluResult -7
		readRegB 0
	MEMWB:
		instruction nor 2 3 5
		writeData -7
	WBEND:
		instruction noop 0 0 0
		writeData 3

@@@
state before cycle 28 starts
	pc 21
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] -7
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction sw 6 4 0
		pcPlus1 21
	IDEX:
		instruction lw 0 6 31
		pcPlus1 20
		readRegA 0
		readRegB 0
		offset 31
	EXMEM:
		instruction beq 5 0 65518
		branchTarget 1
		aluResult 0
		readRegB 0
	MEMWB:
		instruction add 5 0 5
		writeData -7
	WBEND:
		instruction nor 2 3 5
		writeData -7

@@@
state before cycle 29 starts
	pc 21
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] -7
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction sw 6 4 0
		pcPlus1 21
	IDEX:
		instruction noop 0 0 0
		pcPlus1 20
		readRegA 0
		readRegB 0
		offset 31
	EXMEM:
		instruction lw 0 6 31
		branchTarget 51
		aluResult 31
		readRegB 0
	MEMWB:
		instruction beq 5 0 65518
		writeData -7
	WBEND:
		instruction add 5 0 5
		writeData -7

@@@
state before cycle 30 starts
	pc 22
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] -7
		reg[ 6 ] 0
		reg[ 7 ] 3
	IFID:
		instruction sw 6 5 1
		pcPlus1 22
	IDEX:
		instruction sw 6 4 0
		pcPlus1 21
		readRegA 0
		readRegB 3
		offset 0
	EXMEM:
		instruction noop 0 0 0
		branchTarget 51
		aluResult 31
		readRegB 0
	MEMWB:
		instruction lw 0 6 31
		writeData 32
	WBEND:
		instruction beq 5 0 65518
		writeData -7

@@@
state before cycle 31 starts
	pc 23
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] -7
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction lw 0 1 26
		pcPlus1 23
	IDEX:
		instruction sw 6 5 1
		pcPlus1 22
		readRegA 0
		readRegB -7
		offset 1
	EXMEM:
		instruction sw 6 4 0
		branchTarget 21
		aluResult 32
		readRegB 3
	MEMWB:
		instruction noop 0 0 0
		writeData 32
	WBEND:
		instruction lw 0 6 31
		writeData 32

@@@
state before cycle 32 starts
	pc 24
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 6
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] -7
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction lw 0 5 26
		pcPlus1 24
	IDEX:
		instruction lw 0 1 26
		pcPlus1 23
		readRegA 0
		readRegB 8
		offset 26
	EXMEM:
		instruction sw 6 5 1
		branchTarget 23
		aluResult 33
		readRegB -7
	MEMWB:
		instruction sw 6 4 0
		writeData 3
	WBEND:
		instruction noop 0 0 0
		writeData 32

@@@
state before cycle 33 starts
	pc 25
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] 5
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] -7
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction beq 1 5 65512
		pcPlus1 25
	IDEX:
		instruction lw 0 5 26
		pcPlus1 24
		readRegA 0
		readRegB -7
		offset 26
	EXMEM:
		instruction lw 0 1 26
		branchTarget 49
		aluResult 26
		readRegB 8
	MEMWB:
		instruction sw 6 5 1
		writeData -7
	WBEND:
		instruction sw 6 4 0
		writeData 3

@@@
state before cycle 34 starts
	pc 25
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] -7
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 8
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] -7
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction beq 1 5 65512
		pcPlus1 25
	IDEX:
		instruction noop 0 0 0
		pcPlus1 24
		readRegA 0
		readRegB -7
		offset 26
	EXMEM:
		instruction lw 0 5 26
		branchTarget 50
		aluResult 26
		readRegB -7
	MEMWB:
		instruction lw 0 1 26
		writeData 1
	WBEND:
		instruction sw 6 5 1
		writeData -7

@@@
state before cycle 35 starts
	pc 26
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] -7
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] -7
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction beq 0 0 65511
		pcPlus1 26
	IDEX:
		instruction beq 1 5 65512
		pcPlus1 25
		readRegA 8
		readRegB -7
		offset -24
	EXMEM:
		instruction noop 0 0 0
		branchTarget 50
		aluResult 26
		readRegB 0
	MEMWB:
		instruction lw 0 5 26
		writeData 1
	WBEND:
		instruction lw 0 1 26
		writeData 1

@@@
state before cycle 36 starts
	pc 27
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] -7
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 1
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction add 0 0 1
		pcPlus1 27
	IDEX:
		instruction beq 0 0 65511
		pcPlus1 26
		readRegA 0
		readRegB 0
		offset -25
	EXMEM:
		instruction beq 1 5 65512
		branchTarget 1
		aluResult 1
		readRegB 1
	MEMWB:
		instruction noop 0 0 0
		writeData 1
	WBEND:
		instruction lw 0 5 26
		writeData 1

@@@
state before cycle 37 starts
	pc 1
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] -7
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 1
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction noop 0 0 0
		pcPlus1 28
	IDEX:
		instruction noop 0 0 0
		pcPlus1 27
		readRegA 0
		readRegB 0
		offset 1
	EXMEM:
		instruction noop 0 0 0
		branchTarget 1
		aluResult 1
		readRegB 0
	MEMWB:
		instruction beq 1 5 65512
		writeData 1
	WBEND:
		instruction noop 0 0 0
		writeData 1

@@@
state before cycle 38 starts
	pc 2
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] -7
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 1
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction halt 0 0 0
		pcPlus1 2
	IDEX:
		instruction noop 0 0 0
		pcPlus1 28
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction noop 0 0 0
		branchTarget 28
		aluResult 1
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 1
	WBEND:
		instruction beq 1 5 65512
		writeData 1

@@@
state before cycle 39 starts
	pc 3
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] -7
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 1
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction lw 0 1 26
		pcPlus1 3
	IDEX:
		instruction halt 0 0 0
		pcPlus1 2
		readRegA 0
		readRegB 0
		offset 0
	EXMEM:
		instruction noop 0 0 0
		branchTarget 28
		aluResult 1
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 1
	WBEND:
		instruction noop 0 0 0
		writeData 1

@@@
state before cycle 40 starts
	pc 4
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] -7
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 1
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction lw 1 2 35
		pcPlus1 4
	IDEX:
		instruction lw 0 1 26
		pcPlus1 3
		readRegA 0
		readRegB 1
		offset 26
	EXMEM:
		instruction halt 0 0 0
		branchTarget 2
		aluResult 1
		readRegB 0
	MEMWB:
		instruction noop 0 0 0
		writeData 1
	WBEND:
		instruction noop 0 0 0
		writeData 1

@@@
state before cycle 41 starts
	pc 4
	data memory:
		dataMem[ 0 ] 16777217
		dataMem[ 1 ] 25165824
		dataMem[ 2 ] 8454170
		dataMem[ 3 ] 9044003
		dataMem[ 4 ] 8519707
		dataMem[ 5 ] 12648483
		dataMem[ 6 ] 8585244
		dataMem[ 7 ] 12648483
		dataMem[ 8 ] 655364
		dataMem[ 9 ] 589825
		dataMem[ 10 ] 589825
		dataMem[ 11 ] 589825
		dataMem[ 12 ] 2097156
		dataMem[ 13 ] 8847389
		dataMem[ 14 ] 19333121
		dataMem[ 15 ] 8847390
		dataMem[ 16 ] 5439493
		dataMem[ 17 ] 2621445
		dataMem[ 18 ] 19464174
		dataMem[ 19 ] 8781855
		dataMem[ 20 ] 15990784
		dataMem[ 21 ] 16056321
		dataMem[ 22 ] 8454170
		dataMem[ 23 ] 8716314
		dataMem[ 24 ] 17694696
		dataMem[ 25 ] 16842727
		dataMem[ 26 ] 1
		dataMem[ 27 ] 2
		dataMem[ 28 ] 4
		dataMem[ 29 ] 3
		dataMem[ 30 ] 8
		dataMem[ 31 ] 32
		dataMem[ 32 ] 3
		dataMem[ 33 ] -7
		dataMem[ 34 ] 4
		dataMem[ 35 ] 1
		dataMem[ 36 ] 2
		dataMem[ 37 ] 1
	registers:
		reg[ 0 ] 0
		reg[ 1 ] 1
		reg[ 2 ] 2
		reg[ 3 ] 4
		reg[ 4 ] 3
		reg[ 5 ] 1
		reg[ 6 ] 32
		reg[ 7 ] 3
	IFID:
		instruction lw 1 2 35
		pcPlus1 4
	IDEX:
		instruction noop 0 0 0
		pcPlus1 3
		readRegA 0
		readRegB 1
		offset 26
	EXMEM:
		instruction lw 0 1 26
		branchTarget 29
		aluResult 26
		readRegB 1
	MEMWB:
		instruction halt 0 0 0
		writeData 1
	WBEND:
		instruction noop 0 0 0
		writeData 1
machine halted
total of 41 cycles executed
