信号在电路传输过程中的时延
信号无法同时到达的问题
很高的时钟频率
错误的瞬时值
短暂时间里的错误，如何发现和规避
考虑更现实的问题

无法同步
无法预测时延

---

### 🔹 **竞争（Race）与险象（Hazard）简述**

在组合逻辑电路中，由于信号传播延迟不同，可能会导致**临时性错误输出**，这类问题被称为**竞争（Race）**和**险象（Hazard）**。

---

### 🔸 **1. 竞争（Race）**

**定义**：  
当两个或多个信号**几乎同时**影响输出，但它们之间有**不同的传播路径和延迟**，导致输出可能短暂进入**错误状态**。

**结果**：

- 输出可能不稳定
    
- 若设计不当，可能导致逻辑错误
    

---

### 🔸 **2. 险象（Hazard）**

**定义**：  
险象是由于**门电路延迟**导致的**暂时性错误输出**，即使逻辑上输入已经稳定，输出仍可能出现**短时间的错误跳变**。

**分类**：

|类型|特点|
|---|---|
|**静态 1 险象**|输出应为恒 1，但暂时跳变为 0 再恢复为 1|
|**静态 0 险象**|输出应为恒 0，但暂时跳变为 1 再恢复为 0|
|**动态险象**|输出应从 0 变到 1（或 1 到 0），但在中途出现多次跳变|

短暂的
瞬态的现象
暂时破坏正常逻辑关系

---

### 🔸 **产生原因**

- 多条路径传播延迟不同
    
- 电路未优化（如未使用适当的冗余项）
    
- 电路设计没有考虑输入变化的时序影响
    

---

### 🔸 **消除方法**

- 添加**冗余逻辑项**（如使用卡诺图法消除险象）
    
- 使用同步电路（加入时钟控制）
    
- 采用等延迟设计或匹配路径延迟
    

---

非临界竞争
临界竞争

毛刺

组合电路和时序电路在一起，险象可能造成严重错误。

---

功能险象（多个信号同时变化）
逻辑险象（同一个信号变化，由于不同路径的时延）

---

### 🔹 各类险象一句话概述：

1. **静态险象（Static Hazard）**：  
     当输出应保持稳定（恒为1或恒为0）时，因路径延迟导致输出短暂跳变。
2. **动态险象（Dynamic Hazard）**：  
     输出应由0变成1（或1变成0），但由于多路径延迟差异，输出发生多次跳变。
3. **功能险象（Functional Hazard）**：  
     因多个输入**同时变化**引发输出错误，即使每个输入单独变化都不会出错。
4. **逻辑险象（Logical Hazard）**：  
     电路**逻辑表达式本身不完善**或未加冗余项，导致输出在输入变化时出现跳变。

---

$$
F=xx'
$$
存在静0逻辑险象 (0->1)

---

$$
F=x+x'
$$

存在静1逻辑险象 (1->0)

---
