######################################################################
#
# File name : tb_top_compile.do
# Created on: Sat Jun 14 02:29:54 +0800 2025
#
# Auto generated by Vivado for 'behavioral' simulation
#
######################################################################
E:\\modeltech64_2020.4\\win64\\vlib modelsim_lib/work
E:\\modeltech64_2020.4\\win64\\vlib modelsim_lib/msim

E:\\modeltech64_2020.4\\win64\\vlib modelsim_lib/msim/xil_defaultlib

E:\\modeltech64_2020.4\\win64\\vmap xil_defaultlib modelsim_lib/msim/xil_defaultlib

E:\\modeltech64_2020.4\\win64\\vlog -64 -incr -work xil_defaultlib  \
"../../../../MCU_MUL.srcs/sources_1/ip/dist_mem_gen_0/sim/dist_mem_gen_0.v" \

E:\\modeltech64_2020.4\\win64\\vcom -64 -93 -work xil_defaultlib  \
"../../../../MCU_MUL.srcs/sources_1/ip/mult_gen_0/sim/mult_gen_0.vhd" \

E:\\modeltech64_2020.4\\win64\\vlog -64 -incr -work xil_defaultlib  \
"../../../../../../rtl/adder.v" \
"../../../../../../rtl/alu.v" \
"../../../../../../rtl/arm.v" \
"../../../../../../rtl/condlogic.v" \
"../../../../../../rtl/controller.v" \
"../../../../../../rtl/datapath.v" \
"../../../../../../rtl/decoder.v" \
"../../../../../../rtl/dmem.v" \
"../../../../../../rtl/extend.v" \
"../../../../../../rtl/flopenr.v" \
"../../../../../../rtl/flopr.v" \
"../../../../../../rtl/imem.v" \
"../../../../../../rtl/mux2.v" \
"../../../../../../rtl/mux3.v" \
"../../../../../../rtl/regfile.v" \
"../../../../../../rtl/shifter.v" \
"../../../../../../rtl/top.v" \
"../../../../../../sim/tb.v" \

# compile glbl module
E:\\modeltech64_2020.4\\win64\\vlog -work xil_defaultlib "glbl.v"

quit -force

