#ifndef __RP2040_H__
#define __RP2040_H__


#define RESETS_BASE                 0x4000C000

#define RESETS_RESET_RW             (RESETS_BASE+0x0+0x0000)
#define RESETS_RESET_XOR            (RESETS_BASE+0x0+0x1000)
#define RESETS_RESET_SET            (RESETS_BASE+0x0+0x2000)
#define RESETS_RESET_CLR            (RESETS_BASE+0x0+0x3000)

#define RESETS_WDSEL_RW             (RESETS_BASE+0x4+0x0000)
#define RESETS_WDSEL_XOR            (RESETS_BASE+0x4+0x1000)
#define RESETS_WDSEL_SET            (RESETS_BASE+0x4+0x2000)
#define RESETS_WDSEL_CLR            (RESETS_BASE+0x4+0x3000)

#define RESETS_RESET_DONE_RW        (RESETS_BASE+0x8+0x0000)
#define RESETS_RESET_DONE_XOR       (RESETS_BASE+0x8+0x1000)
#define RESETS_RESET_DONE_SET       (RESETS_BASE+0x8+0x2000)
#define RESETS_RESET_DONE_CLR       (RESETS_BASE+0x8+0x3000)


#define SIO_BASE                    0xD0000000  // Single-cycle I/O の設定

#define SIO_GPIO_IN                 (SIO_BASE+0x04)

#define SIO_GPIO_OUT_RW             (SIO_BASE+0x10)
#define SIO_GPIO_OUT_SET            (SIO_BASE+0x14)
#define SIO_GPIO_OUT_CLR            (SIO_BASE+0x18)
#define SIO_GPIO_OUT_XOR            (SIO_BASE+0x1C)

#define SIO_GPIO_OE_RW              (SIO_BASE+0x20)
#define SIO_GPIO_OE_SET             (SIO_BASE+0x24)
#define SIO_GPIO_OE_CLR             (SIO_BASE+0x28)
#define SIO_GPIO_OE_XOR             (SIO_BASE+0x2C)


#define IO_BANK0_BASE               0x40014000

#define IO_BANK0_GPIO0_STATUS_RW    (IO_BANK0_BASE+0x000+0x0000)
#define IO_BANK0_GPIO0_STATUS_XOR   (IO_BANK0_BASE+0x000+0x1000)
#define IO_BANK0_GPIO0_STATUS_SET   (IO_BANK0_BASE+0x000+0x2000)
#define IO_BANK0_GPIO0_STATUS_CLR   (IO_BANK0_BASE+0x000+0x3000)

#define IO_BANK0_GPIO0_CTRL_RW      (IO_BANK0_BASE+0x004+0x0000)
#define IO_BANK0_GPIO0_CTRL_XOR     (IO_BANK0_BASE+0x004+0x1000)
#define IO_BANK0_GPIO0_CTRL_SET     (IO_BANK0_BASE+0x004+0x2000)
#define IO_BANK0_GPIO0_CTRL_CLR     (IO_BANK0_BASE+0x004+0x3000)

#define IO_BANK0_GPIO1_STATUS_RW    (IO_BANK0_BASE+0x008+0x0000)
#define IO_BANK0_GPIO1_STATUS_XOR   (IO_BANK0_BASE+0x008+0x1000)
#define IO_BANK0_GPIO1_STATUS_SET   (IO_BANK0_BASE+0x008+0x2000)
#define IO_BANK0_GPIO1_STATUS_CLR   (IO_BANK0_BASE+0x008+0x3000)

#define IO_BANK0_GPIO1_CTRL_RW      (IO_BANK0_BASE+0x00C+0x0000)
#define IO_BANK0_GPIO1_CTRL_XOR     (IO_BANK0_BASE+0x00C+0x1000)
#define IO_BANK0_GPIO1_CTRL_SET     (IO_BANK0_BASE+0x00C+0x2000)
#define IO_BANK0_GPIO1_CTRL_CLR     (IO_BANK0_BASE+0x00C+0x3000)

#define IO_BANK0_GPIO2_STATUS_RW    (IO_BANK0_BASE+0x010+0x0000)
#define IO_BANK0_GPIO2_STATUS_XOR   (IO_BANK0_BASE+0x010+0x1000)
#define IO_BANK0_GPIO2_STATUS_SET   (IO_BANK0_BASE+0x010+0x2000)
#define IO_BANK0_GPIO2_STATUS_CLR   (IO_BANK0_BASE+0x010+0x3000)

#define IO_BANK0_GPIO2_CTRL_RW      (IO_BANK0_BASE+0x014+0x0000)
#define IO_BANK0_GPIO2_CTRL_XOR     (IO_BANK0_BASE+0x014+0x1000)
#define IO_BANK0_GPIO2_CTRL_SET     (IO_BANK0_BASE+0x014+0x2000)
#define IO_BANK0_GPIO2_CTRL_CLR     (IO_BANK0_BASE+0x014+0x3000)

#define IO_BANK0_GPIO3_STATUS_RW    (IO_BANK0_BASE+0x018+0x0000)
#define IO_BANK0_GPIO3_STATUS_XOR   (IO_BANK0_BASE+0x018+0x1000)
#define IO_BANK0_GPIO3_STATUS_SET   (IO_BANK0_BASE+0x018+0x2000)
#define IO_BANK0_GPIO3_STATUS_CLR   (IO_BANK0_BASE+0x018+0x3000)

#define IO_BANK0_GPIO3_CTRL_RW      (IO_BANK0_BASE+0x01C+0x0000)
#define IO_BANK0_GPIO3_CTRL_XOR     (IO_BANK0_BASE+0x01C+0x1000)
#define IO_BANK0_GPIO3_CTRL_SET     (IO_BANK0_BASE+0x01C+0x2000)
#define IO_BANK0_GPIO3_CTRL_CLR     (IO_BANK0_BASE+0x01C+0x3000)

#define IO_BANK0_GPIO4_STATUS_RW    (IO_BANK0_BASE+0x020+0x0000)
#define IO_BANK0_GPIO4_STATUS_XOR   (IO_BANK0_BASE+0x020+0x1000)
#define IO_BANK0_GPIO4_STATUS_SET   (IO_BANK0_BASE+0x020+0x2000)
#define IO_BANK0_GPIO4_STATUS_CLR   (IO_BANK0_BASE+0x020+0x3000)

#define IO_BANK0_GPIO4_CTRL_RW      (IO_BANK0_BASE+0x024+0x0000)
#define IO_BANK0_GPIO4_CTRL_XOR     (IO_BANK0_BASE+0x024+0x1000)
#define IO_BANK0_GPIO4_CTRL_SET     (IO_BANK0_BASE+0x024+0x2000)
#define IO_BANK0_GPIO4_CTRL_CLR     (IO_BANK0_BASE+0x024+0x3000)

#define IO_BANK0_GPIO5_STATUS_RW    (IO_BANK0_BASE+0x028+0x0000)
#define IO_BANK0_GPIO5_STATUS_XOR   (IO_BANK0_BASE+0x028+0x1000)
#define IO_BANK0_GPIO5_STATUS_SET   (IO_BANK0_BASE+0x028+0x2000)
#define IO_BANK0_GPIO5_STATUS_CLR   (IO_BANK0_BASE+0x028+0x3000)

#define IO_BANK0_GPIO5_CTRL_RW      (IO_BANK0_BASE+0x02C+0x0000)
#define IO_BANK0_GPIO5_CTRL_XOR     (IO_BANK0_BASE+0x02C+0x1000)
#define IO_BANK0_GPIO5_CTRL_SET     (IO_BANK0_BASE+0x02C+0x2000)
#define IO_BANK0_GPIO5_CTRL_CLR     (IO_BANK0_BASE+0x02C+0x3000)

#define IO_BANK0_GPIO6_STATUS_RW    (IO_BANK0_BASE+0x030+0x0000)
#define IO_BANK0_GPIO6_STATUS_XOR   (IO_BANK0_BASE+0x030+0x1000)
#define IO_BANK0_GPIO6_STATUS_SET   (IO_BANK0_BASE+0x030+0x2000)
#define IO_BANK0_GPIO6_STATUS_CLR   (IO_BANK0_BASE+0x030+0x3000)

#define IO_BANK0_GPIO6_CTRL_RW      (IO_BANK0_BASE+0x034+0x0000)
#define IO_BANK0_GPIO6_CTRL_XOR     (IO_BANK0_BASE+0x034+0x1000)
#define IO_BANK0_GPIO6_CTRL_SET     (IO_BANK0_BASE+0x034+0x2000)
#define IO_BANK0_GPIO6_CTRL_CLR     (IO_BANK0_BASE+0x034+0x3000)

#define IO_BANK0_GPIO7_STATUS_RW    (IO_BANK0_BASE+0x038+0x0000)
#define IO_BANK0_GPIO7_STATUS_XOR   (IO_BANK0_BASE+0x038+0x1000)
#define IO_BANK0_GPIO7_STATUS_SET   (IO_BANK0_BASE+0x038+0x2000)
#define IO_BANK0_GPIO7_STATUS_CLR   (IO_BANK0_BASE+0x038+0x3000)

#define IO_BANK0_GPIO7_CTRL_RW      (IO_BANK0_BASE+0x03C+0x0000)
#define IO_BANK0_GPIO7_CTRL_XOR     (IO_BANK0_BASE+0x03C+0x1000)
#define IO_BANK0_GPIO7_CTRL_SET     (IO_BANK0_BASE+0x03C+0x2000)
#define IO_BANK0_GPIO7_CTRL_CLR     (IO_BANK0_BASE+0x03C+0x3000)

#define IO_BANK0_GPIO8_STATUS_RW    (IO_BANK0_BASE+0x040+0x0000)
#define IO_BANK0_GPIO8_STATUS_XOR   (IO_BANK0_BASE+0x040+0x1000)
#define IO_BANK0_GPIO8_STATUS_SET   (IO_BANK0_BASE+0x040+0x2000)
#define IO_BANK0_GPIO8_STATUS_CLR   (IO_BANK0_BASE+0x040+0x3000)

#define IO_BANK0_GPIO8_CTRL_RW      (IO_BANK0_BASE+0x044+0x0000)
#define IO_BANK0_GPIO8_CTRL_XOR     (IO_BANK0_BASE+0x044+0x1000)
#define IO_BANK0_GPIO8_CTRL_SET     (IO_BANK0_BASE+0x044+0x2000)
#define IO_BANK0_GPIO8_CTRL_CLR     (IO_BANK0_BASE+0x044+0x3000)

#define IO_BANK0_GPIO9_STATUS_RW    (IO_BANK0_BASE+0x048+0x0000)
#define IO_BANK0_GPIO9_STATUS_XOR   (IO_BANK0_BASE+0x048+0x1000)
#define IO_BANK0_GPIO9_STATUS_SET   (IO_BANK0_BASE+0x048+0x2000)
#define IO_BANK0_GPIO9_STATUS_CLR   (IO_BANK0_BASE+0x048+0x3000)

#define IO_BANK0_GPIO9_CTRL_RW      (IO_BANK0_BASE+0x04C+0x0000)
#define IO_BANK0_GPIO9_CTRL_XOR     (IO_BANK0_BASE+0x04C+0x1000)
#define IO_BANK0_GPIO9_CTRL_SET     (IO_BANK0_BASE+0x04C+0x2000)
#define IO_BANK0_GPIO9_CTRL_CLR     (IO_BANK0_BASE+0x04C+0x3000)

#define IO_BANK0_GPIO10_STATUS_RW   (IO_BANK0_BASE+0x050+0x0000)
#define IO_BANK0_GPIO10_STATUS_XOR  (IO_BANK0_BASE+0x050+0x1000)
#define IO_BANK0_GPIO10_STATUS_SET  (IO_BANK0_BASE+0x050+0x2000)
#define IO_BANK0_GPIO10_STATUS_CLR  (IO_BANK0_BASE+0x050+0x3000)

#define IO_BANK0_GPIO10_CTRL_RW     (IO_BANK0_BASE+0x054+0x0000)
#define IO_BANK0_GPIO10_CTRL_XOR    (IO_BANK0_BASE+0x054+0x1000)
#define IO_BANK0_GPIO10_CTRL_SET    (IO_BANK0_BASE+0x054+0x2000)
#define IO_BANK0_GPIO10_CTRL_CLR    (IO_BANK0_BASE+0x054+0x3000)

#define IO_BANK0_GPIO11_STATUS_RW   (IO_BANK0_BASE+0x058+0x0000)
#define IO_BANK0_GPIO11_STATUS_XOR  (IO_BANK0_BASE+0x058+0x1000)
#define IO_BANK0_GPIO11_STATUS_SET  (IO_BANK0_BASE+0x058+0x2000)
#define IO_BANK0_GPIO11_STATUS_CLR  (IO_BANK0_BASE+0x058+0x3000)

#define IO_BANK0_GPIO11_CTRL_RW     (IO_BANK0_BASE+0x05C+0x0000)
#define IO_BANK0_GPIO11_CTRL_XOR    (IO_BANK0_BASE+0x05C+0x1000)
#define IO_BANK0_GPIO11_CTRL_SET    (IO_BANK0_BASE+0x05C+0x2000)
#define IO_BANK0_GPIO11_CTRL_CLR    (IO_BANK0_BASE+0x05C+0x3000)

#define IO_BANK0_GPIO12_STATUS_RW   (IO_BANK0_BASE+0x060+0x0000)
#define IO_BANK0_GPIO12_STATUS_XOR  (IO_BANK0_BASE+0x060+0x1000)
#define IO_BANK0_GPIO12_STATUS_SET  (IO_BANK0_BASE+0x060+0x2000)
#define IO_BANK0_GPIO12_STATUS_CLR  (IO_BANK0_BASE+0x060+0x3000)

#define IO_BANK0_GPIO12_CTRL_RW     (IO_BANK0_BASE+0x064+0x0000)
#define IO_BANK0_GPIO12_CTRL_XOR    (IO_BANK0_BASE+0x064+0x1000)
#define IO_BANK0_GPIO12_CTRL_SET    (IO_BANK0_BASE+0x064+0x2000)
#define IO_BANK0_GPIO12_CTRL_CLR    (IO_BANK0_BASE+0x064+0x3000)

#define IO_BANK0_GPIO13_STATUS_RW   (IO_BANK0_BASE+0x068+0x0000)
#define IO_BANK0_GPIO13_STATUS_XOR  (IO_BANK0_BASE+0x068+0x1000)
#define IO_BANK0_GPIO13_STATUS_SET  (IO_BANK0_BASE+0x068+0x2000)
#define IO_BANK0_GPIO13_STATUS_CLR  (IO_BANK0_BASE+0x068+0x3000)

#define IO_BANK0_GPIO13_CTRL_RW     (IO_BANK0_BASE+0x06C+0x0000)
#define IO_BANK0_GPIO13_CTRL_XOR    (IO_BANK0_BASE+0x06C+0x1000)
#define IO_BANK0_GPIO13_CTRL_SET    (IO_BANK0_BASE+0x06C+0x2000)
#define IO_BANK0_GPIO13_CTRL_CLR    (IO_BANK0_BASE+0x06C+0x3000)

#define IO_BANK0_GPIO14_STATUS_RW   (IO_BANK0_BASE+0x070+0x0000)
#define IO_BANK0_GPIO14_STATUS_XOR  (IO_BANK0_BASE+0x070+0x1000)
#define IO_BANK0_GPIO14_STATUS_SET  (IO_BANK0_BASE+0x070+0x2000)
#define IO_BANK0_GPIO14_STATUS_CLR  (IO_BANK0_BASE+0x070+0x3000)

#define IO_BANK0_GPIO14_CTRL_RW     (IO_BANK0_BASE+0x074+0x0000)
#define IO_BANK0_GPIO14_CTRL_XOR    (IO_BANK0_BASE+0x074+0x1000)
#define IO_BANK0_GPIO14_CTRL_SET    (IO_BANK0_BASE+0x074+0x2000)
#define IO_BANK0_GPIO14_CTRL_CLR    (IO_BANK0_BASE+0x074+0x3000)

#define IO_BANK0_GPIO15_STATUS_RW   (IO_BANK0_BASE+0x078+0x0000)
#define IO_BANK0_GPIO15_STATUS_XOR  (IO_BANK0_BASE+0x078+0x1000)
#define IO_BANK0_GPIO15_STATUS_SET  (IO_BANK0_BASE+0x078+0x2000)
#define IO_BANK0_GPIO15_STATUS_CLR  (IO_BANK0_BASE+0x078+0x3000)

#define IO_BANK0_GPIO15_CTRL_RW     (IO_BANK0_BASE+0x07C+0x0000)
#define IO_BANK0_GPIO15_CTRL_XOR    (IO_BANK0_BASE+0x07C+0x1000)
#define IO_BANK0_GPIO15_CTRL_SET    (IO_BANK0_BASE+0x07C+0x2000)
#define IO_BANK0_GPIO15_CTRL_CLR    (IO_BANK0_BASE+0x07C+0x3000)

#define IO_BANK0_GPIO16_STATUS_RW   (IO_BANK0_BASE+0x080+0x0000)
#define IO_BANK0_GPIO16_STATUS_XOR  (IO_BANK0_BASE+0x080+0x1000)
#define IO_BANK0_GPIO16_STATUS_SET  (IO_BANK0_BASE+0x080+0x2000)
#define IO_BANK0_GPIO16_STATUS_CLR  (IO_BANK0_BASE+0x080+0x3000)

#define IO_BANK0_GPIO16_CTRL_RW     (IO_BANK0_BASE+0x084+0x0000)
#define IO_BANK0_GPIO16_CTRL_XOR    (IO_BANK0_BASE+0x084+0x1000)
#define IO_BANK0_GPIO16_CTRL_SET    (IO_BANK0_BASE+0x084+0x2000)
#define IO_BANK0_GPIO16_CTRL_CLR    (IO_BANK0_BASE+0x084+0x3000)

#define IO_BANK0_GPIO17_STATUS_RW   (IO_BANK0_BASE+0x088+0x0000)
#define IO_BANK0_GPIO17_STATUS_XOR  (IO_BANK0_BASE+0x088+0x1000)
#define IO_BANK0_GPIO17_STATUS_SET  (IO_BANK0_BASE+0x088+0x2000)
#define IO_BANK0_GPIO17_STATUS_CLR  (IO_BANK0_BASE+0x088+0x3000)

#define IO_BANK0_GPIO17_CTRL_RW     (IO_BANK0_BASE+0x08C+0x0000)
#define IO_BANK0_GPIO17_CTRL_XOR    (IO_BANK0_BASE+0x08C+0x1000)
#define IO_BANK0_GPIO17_CTRL_SET    (IO_BANK0_BASE+0x08C+0x2000)
#define IO_BANK0_GPIO17_CTRL_CLR    (IO_BANK0_BASE+0x08C+0x3000)

#define IO_BANK0_GPIO18_STATUS_RW   (IO_BANK0_BASE+0x090+0x0000)
#define IO_BANK0_GPIO18_STATUS_XOR  (IO_BANK0_BASE+0x090+0x1000)
#define IO_BANK0_GPIO18_STATUS_SET  (IO_BANK0_BASE+0x090+0x2000)
#define IO_BANK0_GPIO18_STATUS_CLR  (IO_BANK0_BASE+0x090+0x3000)

#define IO_BANK0_GPIO18_CTRL_RW     (IO_BANK0_BASE+0x094+0x0000)
#define IO_BANK0_GPIO18_CTRL_XOR    (IO_BANK0_BASE+0x094+0x1000)
#define IO_BANK0_GPIO18_CTRL_SET    (IO_BANK0_BASE+0x094+0x2000)
#define IO_BANK0_GPIO18_CTRL_CLR    (IO_BANK0_BASE+0x094+0x3000)

#define IO_BANK0_GPIO19_STATUS_RW   (IO_BANK0_BASE+0x098+0x0000)
#define IO_BANK0_GPIO19_STATUS_XOR  (IO_BANK0_BASE+0x098+0x1000)
#define IO_BANK0_GPIO19_STATUS_SET  (IO_BANK0_BASE+0x098+0x2000)
#define IO_BANK0_GPIO19_STATUS_CLR  (IO_BANK0_BASE+0x098+0x3000)

#define IO_BANK0_GPIO19_CTRL_RW     (IO_BANK0_BASE+0x09C+0x0000)
#define IO_BANK0_GPIO19_CTRL_XOR    (IO_BANK0_BASE+0x09C+0x1000)
#define IO_BANK0_GPIO19_CTRL_SET    (IO_BANK0_BASE+0x09C+0x2000)
#define IO_BANK0_GPIO19_CTRL_CLR    (IO_BANK0_BASE+0x09C+0x3000)

#define IO_BANK0_GPIO20_STATUS_RW   (IO_BANK0_BASE+0x0A0+0x0000)
#define IO_BANK0_GPIO20_STATUS_XOR  (IO_BANK0_BASE+0x0A0+0x1000)
#define IO_BANK0_GPIO20_STATUS_SET  (IO_BANK0_BASE+0x0A0+0x2000)
#define IO_BANK0_GPIO20_STATUS_CLR  (IO_BANK0_BASE+0x0A0+0x3000)

#define IO_BANK0_GPIO20_CTRL_RW     (IO_BANK0_BASE+0x0A4+0x0000)
#define IO_BANK0_GPIO20_CTRL_XOR    (IO_BANK0_BASE+0x0A4+0x1000)
#define IO_BANK0_GPIO20_CTRL_SET    (IO_BANK0_BASE+0x0A4+0x2000)
#define IO_BANK0_GPIO20_CTRL_CLR    (IO_BANK0_BASE+0x0A4+0x3000)

#define IO_BANK0_GPIO21_STATUS_RW   (IO_BANK0_BASE+0x0A8+0x0000)
#define IO_BANK0_GPIO21_STATUS_XOR  (IO_BANK0_BASE+0x0A8+0x1000)
#define IO_BANK0_GPIO21_STATUS_SET  (IO_BANK0_BASE+0x0A8+0x2000)
#define IO_BANK0_GPIO21_STATUS_CLR  (IO_BANK0_BASE+0x0A8+0x3000)

#define IO_BANK0_GPIO21_CTRL_RW     (IO_BANK0_BASE+0x0AC+0x0000)
#define IO_BANK0_GPIO21_CTRL_XOR    (IO_BANK0_BASE+0x0AC+0x1000)
#define IO_BANK0_GPIO21_CTRL_SET    (IO_BANK0_BASE+0x0AC+0x2000)
#define IO_BANK0_GPIO21_CTRL_CLR    (IO_BANK0_BASE+0x0AC+0x3000)

#define IO_BANK0_GPIO22_STATUS_RW   (IO_BANK0_BASE+0x0B0+0x0000)
#define IO_BANK0_GPIO22_STATUS_XOR  (IO_BANK0_BASE+0x0B0+0x1000)
#define IO_BANK0_GPIO22_STATUS_SET  (IO_BANK0_BASE+0x0B0+0x2000)
#define IO_BANK0_GPIO22_STATUS_CLR  (IO_BANK0_BASE+0x0B0+0x3000)

#define IO_BANK0_GPIO22_CTRL_RW     (IO_BANK0_BASE+0x0B4+0x0000)
#define IO_BANK0_GPIO22_CTRL_XOR    (IO_BANK0_BASE+0x0B4+0x1000)
#define IO_BANK0_GPIO22_CTRL_SET    (IO_BANK0_BASE+0x0B4+0x2000)
#define IO_BANK0_GPIO22_CTRL_CLR    (IO_BANK0_BASE+0x0B4+0x3000)

#define IO_BANK0_GPIO23_STATUS_RW   (IO_BANK0_BASE+0x0B8+0x0000)
#define IO_BANK0_GPIO23_STATUS_XOR  (IO_BANK0_BASE+0x0B8+0x1000)
#define IO_BANK0_GPIO23_STATUS_SET  (IO_BANK0_BASE+0x0B8+0x2000)
#define IO_BANK0_GPIO23_STATUS_CLR  (IO_BANK0_BASE+0x0B8+0x3000)

#define IO_BANK0_GPIO23_CTRL_RW     (IO_BANK0_BASE+0x0BC+0x0000)
#define IO_BANK0_GPIO23_CTRL_XOR    (IO_BANK0_BASE+0x0BC+0x1000)
#define IO_BANK0_GPIO23_CTRL_SET    (IO_BANK0_BASE+0x0BC+0x2000)
#define IO_BANK0_GPIO23_CTRL_CLR    (IO_BANK0_BASE+0x0BC+0x3000)

#define IO_BANK0_GPIO24_STATUS_RW   (IO_BANK0_BASE+0x0C0+0x0000)
#define IO_BANK0_GPIO24_STATUS_XOR  (IO_BANK0_BASE+0x0C0+0x1000)
#define IO_BANK0_GPIO24_STATUS_SET  (IO_BANK0_BASE+0x0C0+0x2000)
#define IO_BANK0_GPIO24_STATUS_CLR  (IO_BANK0_BASE+0x0C0+0x3000)

#define IO_BANK0_GPIO24_CTRL_RW     (IO_BANK0_BASE+0x0C4+0x0000)
#define IO_BANK0_GPIO24_CTRL_XOR    (IO_BANK0_BASE+0x0C4+0x1000)
#define IO_BANK0_GPIO24_CTRL_SET    (IO_BANK0_BASE+0x0C4+0x2000)
#define IO_BANK0_GPIO24_CTRL_CLR    (IO_BANK0_BASE+0x0C4+0x3000)

#define IO_BANK0_GPIO25_STATUS_RW   (IO_BANK0_BASE+0x0C8+0x0000)
#define IO_BANK0_GPIO25_STATUS_XOR  (IO_BANK0_BASE+0x0C8+0x1000)
#define IO_BANK0_GPIO25_STATUS_SET  (IO_BANK0_BASE+0x0C8+0x2000)
#define IO_BANK0_GPIO25_STATUS_CLR  (IO_BANK0_BASE+0x0C8+0x3000)

#define IO_BANK0_GPIO25_CTRL_RW     (IO_BANK0_BASE+0x0CC+0x0000)
#define IO_BANK0_GPIO25_CTRL_XOR    (IO_BANK0_BASE+0x0CC+0x1000)
#define IO_BANK0_GPIO25_CTRL_SET    (IO_BANK0_BASE+0x0CC+0x2000)
#define IO_BANK0_GPIO25_CTRL_CLR    (IO_BANK0_BASE+0x0CC+0x3000)


#define I2C0_BASE                   0x40044000

#define I2C0_IC_CON_RW              (I2C0_BASE+0x00+0x0000)
#define I2C0_IC_TAR_RW              (I2C0_BASE+0x04+0x0000)
#define I2C0_IC_SAR_RW              (I2C0_BASE+0x08+0x0000)
#define I2C0_IC_DATA_CMD_RW         (I2C0_BASE+0x10+0x0000)
#define I2C0_IC_SS_SCL_HCNT_RW      (I2C0_BASE+0x14+0x0000)
#define I2C0_IC_SS_SCL_LCNT_RW      (I2C0_BASE+0x18+0x0000)
#define I2C0_IC_FS_SCL_HCNT_RW      (I2C0_BASE+0x1C+0x0000)
#define I2C0_IC_FS_SCL_LCNT_RW      (I2C0_BASE+0x20+0x0000)
#define I2C0_IC_INTR_STAT_RW        (I2C0_BASE+0x2C+0x0000)
#define I2C0_IC_RAW_INTR_STAT_RW    (I2C0_BASE+0x34+0x0000)
#define I2C0_IC_RX_TL_RW            (I2C0_BASE+0x38+0x0000)
#define I2C0_IC_TX_TL_RW            (I2C0_BASE+0x3C+0x0000)
#define I2C0_IC_CLR_INTR_RW         (I2C0_BASE+0x40+0x0000)
#define I2C0_IC_CLR_TX_ABRT_RW      (I2C0_BASE+0x54+0x0000)
#define I2C0_IC_CLR_STOP_DET_RW     (I2C0_BASE+0x60+0x0000)
#define I2C0_IC_ENABLE_RW           (I2C0_BASE+0x6C+0x0000)
#define I2C0_IC_STATUS_RW           (I2C0_BASE+0x70+0x0000)
#define I2C0_IC_TXFLR_RW            (I2C0_BASE+0x74+0x0000)
#define I2C0_IC_RXFLR_RW            (I2C0_BASE+0x78+0x0000)
#define I2C0_IC_SDA_HOLD_RW         (I2C0_BASE+0x7C+0x0000)
#define I2C0_IC_TX_ABRT_SOURCE_RW   (I2C0_BASE+0x80+0x0000)
#define I2C0_IC_DMA_CR_RW           (I2C0_BASE+0x88+0x0000)
#define I2C0_IC_FS_SPKLEN_RW        (I2C0_BASE+0xA0+0x0000)


#define I2C1_BASE                   0x40048000

#define I2C1_IC_CON_RW              (I2C1_BASE+0x00+0x0000)
#define I2C1_IC_TAR_RW              (I2C1_BASE+0x04+0x0000)
#define I2C1_IC_SAR_RW              (I2C1_BASE+0x08+0x0000)
#define I2C1_IC_DATA_CMD_RW         (I2C1_BASE+0x10+0x0000)
#define I2C1_IC_SS_SCL_HCNT_RW      (I2C1_BASE+0x14+0x0000)
#define I2C1_IC_SS_SCL_LCNT_RW      (I2C1_BASE+0x18+0x0000)
#define I2C1_IC_FS_SCL_HCNT_RW      (I2C1_BASE+0x1C+0x0000)
#define I2C1_IC_FS_SCL_LCNT_RW      (I2C1_BASE+0x20+0x0000)
#define I2C1_IC_INTR_STAT_RW        (I2C1_BASE+0x2C+0x0000)
#define I2C1_IC_RAW_INTR_STAT_RW    (I2C1_BASE+0x34+0x0000)
#define I2C1_IC_RX_TL_RW            (I2C1_BASE+0x38+0x0000)
#define I2C1_IC_TX_TL_RW            (I2C1_BASE+0x3C+0x0000)
#define I2C1_IC_CLR_INTR_RW         (I2C1_BASE+0x40+0x0000)
#define I2C1_IC_CLR_TX_ABRT_RW      (I2C1_BASE+0x54+0x0000)
#define I2C1_IC_CLR_STOP_DET_RW     (I2C1_BASE+0x60+0x0000)
#define I2C1_IC_ENABLE_RW           (I2C1_BASE+0x6C+0x0000)
#define I2C1_IC_STATUS_RW           (I2C1_BASE+0x70+0x0000)
#define I2C1_IC_TXFLR_RW            (I2C1_BASE+0x74+0x0000)
#define I2C1_IC_RXFLR_RW            (I2C1_BASE+0x78+0x0000)
#define I2C1_IC_SDA_HOLD_RW         (I2C1_BASE+0x7C+0x0000)
#define I2C1_IC_TX_ABRT_SOURCE_RW   (I2C1_BASE+0x80+0x0000)
#define I2C1_IC_DMA_CR_RW           (I2C1_BASE+0x88+0x0000)
#define I2C1_IC_FS_SPKLEN_RW        (I2C1_BASE+0xA0+0x0000)


#define PWM_BASE					0x40050000

#define PWM_CH0_CSR_RW				(PWM_BASE+0x00+0x0000)
#define PWM_CH0_DIV_RW				(PWM_BASE+0x04+0x0000)
#define PWM_CH0_CTR_RW				(PWM_BASE+0x08+0x0000)
#define PWM_CH0_CC_RW				(PWM_BASE+0x0C+0x0000)
#define PWM_CH0_TOP_RW				(PWM_BASE+0x10+0x0000)

#define PWM_CH1_CSR_RW				(PWM_BASE+0x14+0x0000)
#define PWM_CH1_DIV_RW				(PWM_BASE+0x18+0x0000)
#define PWM_CH1_CTR_RW				(PWM_BASE+0x1C+0x0000)
#define PWM_CH1_CC_RW				(PWM_BASE+0x20+0x0000)
#define PWM_CH1_TOP_RW				(PWM_BASE+0x24+0x0000)

#define PWM_CH2_CSR_RW				(PWM_BASE+0x28+0x0000)
#define PWM_CH2_DIV_RW				(PWM_BASE+0x2C+0x0000)
#define PWM_CH2_CTR_RW				(PWM_BASE+0x30+0x0000)
#define PWM_CH2_CC_RW				(PWM_BASE+0x34+0x0000)
#define PWM_CH2_TOP_RW				(PWM_BASE+0x38+0x0000)

#define PWM_CH3_CSR_RW				(PWM_BASE+0x3C+0x0000)
#define PWM_CH3_DIV_RW				(PWM_BASE+0x40+0x0000)
#define PWM_CH3_CTR_RW				(PWM_BASE+0x44+0x0000)
#define PWM_CH3_CC_RW				(PWM_BASE+0x48+0x0000)
#define PWM_CH3_TOP_RW				(PWM_BASE+0x4C+0x0000)

#define PWM_CH4_CSR_RW				(PWM_BASE+0x50+0x0000)
#define PWM_CH4_DIV_RW				(PWM_BASE+0x54+0x0000)
#define PWM_CH4_CTR_RW				(PWM_BASE+0x58+0x0000)
#define PWM_CH4_CC_RW				(PWM_BASE+0x5C+0x0000)
#define PWM_CH4_TOP_RW				(PWM_BASE+0x60+0x0000)

#define PWM_CH5_CSR_RW				(PWM_BASE+0x64+0x0000)
#define PWM_CH5_DIV_RW				(PWM_BASE+0x68+0x0000)
#define PWM_CH5_CTR_RW				(PWM_BASE+0x6C+0x0000)
#define PWM_CH5_CC_RW				(PWM_BASE+0x70+0x0000)
#define PWM_CH5_TOP_RW				(PWM_BASE+0x74+0x0000)

#define PWM_CH6_CSR_RW				(PWM_BASE+0x78+0x0000)
#define PWM_CH6_DIV_RW				(PWM_BASE+0x7C+0x0000)
#define PWM_CH6_CTR_RW				(PWM_BASE+0x80+0x0000)
#define PWM_CH6_CC_RW				(PWM_BASE+0x84+0x0000)
#define PWM_CH6_TOP_RW				(PWM_BASE+0x88+0x0000)


#define PADS_BANK0_BASE             0x4001C000

#define PADS_BANK0_GPIO0_RW         (PADS_BANK0_BASE+0x04+0x0000)
#define PADS_BANK0_GPIO0_XOR        (PADS_BANK0_BASE+0x04+0x1000)
#define PADS_BANK0_GPIO0_SET        (PADS_BANK0_BASE+0x04+0x2000)
#define PADS_BANK0_GPIO0_CLR        (PADS_BANK0_BASE+0x04+0x3000)

#define PADS_BANK0_GPIO1_RW         (PADS_BANK0_BASE+0x08+0x0000)
#define PADS_BANK0_GPIO1_XOR        (PADS_BANK0_BASE+0x08+0x1000)
#define PADS_BANK0_GPIO1_SET        (PADS_BANK0_BASE+0x08+0x2000)
#define PADS_BANK0_GPIO1_CLR        (PADS_BANK0_BASE+0x08+0x3000)

#define PADS_BANK0_GPIO2_RW         (PADS_BANK0_BASE+0x0C+0x0000)
#define PADS_BANK0_GPIO2_XOR        (PADS_BANK0_BASE+0x0C+0x1000)
#define PADS_BANK0_GPIO2_SET        (PADS_BANK0_BASE+0x0C+0x2000)
#define PADS_BANK0_GPIO2_CLR        (PADS_BANK0_BASE+0x0C+0x3000)

#define PADS_BANK0_GPIO3_RW         (PADS_BANK0_BASE+0x10+0x0000)
#define PADS_BANK0_GPIO3_XOR        (PADS_BANK0_BASE+0x10+0x1000)
#define PADS_BANK0_GPIO3_SET        (PADS_BANK0_BASE+0x10+0x2000)
#define PADS_BANK0_GPIO3_CLR        (PADS_BANK0_BASE+0x10+0x3000)

#define PADS_BANK0_GPIO4_RW         (PADS_BANK0_BASE+0x14+0x0000)
#define PADS_BANK0_GPIO4_XOR        (PADS_BANK0_BASE+0x14+0x1000)
#define PADS_BANK0_GPIO4_SET        (PADS_BANK0_BASE+0x14+0x2000)
#define PADS_BANK0_GPIO4_CLR        (PADS_BANK0_BASE+0x14+0x3000)

#define PADS_BANK0_GPIO5_RW         (PADS_BANK0_BASE+0x18+0x0000)
#define PADS_BANK0_GPIO5_XOR        (PADS_BANK0_BASE+0x18+0x1000)
#define PADS_BANK0_GPIO5_SET        (PADS_BANK0_BASE+0x18+0x2000)
#define PADS_BANK0_GPIO5_CLR        (PADS_BANK0_BASE+0x18+0x3000)

#define PADS_BANK0_GPIO6_RW         (PADS_BANK0_BASE+0x1C+0x0000)
#define PADS_BANK0_GPIO6_XOR        (PADS_BANK0_BASE+0x1C+0x1000)
#define PADS_BANK0_GPIO6_SET        (PADS_BANK0_BASE+0x1C+0x2000)
#define PADS_BANK0_GPIO6_CLR        (PADS_BANK0_BASE+0x1C+0x3000)

#define PADS_BANK0_GPIO7_RW         (PADS_BANK0_BASE+0x20+0x0000)
#define PADS_BANK0_GPIO7_XOR        (PADS_BANK0_BASE+0x20+0x1000)
#define PADS_BANK0_GPIO7_SET        (PADS_BANK0_BASE+0x20+0x2000)
#define PADS_BANK0_GPIO7_CLR        (PADS_BANK0_BASE+0x20+0x3000)

#define PADS_BANK0_GPIO8_RW         (PADS_BANK0_BASE+0x24+0x0000)
#define PADS_BANK0_GPIO8_XOR        (PADS_BANK0_BASE+0x24+0x1000)
#define PADS_BANK0_GPIO8_SET        (PADS_BANK0_BASE+0x24+0x2000)
#define PADS_BANK0_GPIO8_CLR        (PADS_BANK0_BASE+0x24+0x3000)

#define PADS_BANK0_GPIO9_RW         (PADS_BANK0_BASE+0x28+0x0000)
#define PADS_BANK0_GPIO9_XOR        (PADS_BANK0_BASE+0x28+0x1000)
#define PADS_BANK0_GPIO9_SET        (PADS_BANK0_BASE+0x28+0x2000)
#define PADS_BANK0_GPIO9_CLR        (PADS_BANK0_BASE+0x28+0x3000)

#define PADS_BANK0_GPIO10_RW        (PADS_BANK0_BASE+0x2C+0x0000)
#define PADS_BANK0_GPIO10_XOR       (PADS_BANK0_BASE+0x2C+0x1000)
#define PADS_BANK0_GPIO10_SET       (PADS_BANK0_BASE+0x2C+0x2000)
#define PADS_BANK0_GPIO10_CLR       (PADS_BANK0_BASE+0x2C+0x3000)

#define PADS_BANK0_GPIO11_RW        (PADS_BANK0_BASE+0x30+0x0000)
#define PADS_BANK0_GPIO11_XOR       (PADS_BANK0_BASE+0x30+0x1000)
#define PADS_BANK0_GPIO11_SET       (PADS_BANK0_BASE+0x30+0x2000)
#define PADS_BANK0_GPIO11_CLR       (PADS_BANK0_BASE+0x30+0x3000)

#define PADS_BANK0_GPIO12_RW        (PADS_BANK0_BASE+0x34+0x0000)
#define PADS_BANK0_GPIO12_XOR       (PADS_BANK0_BASE+0x34+0x1000)
#define PADS_BANK0_GPIO12_SET       (PADS_BANK0_BASE+0x34+0x2000)
#define PADS_BANK0_GPIO12_CLR       (PADS_BANK0_BASE+0x34+0x3000)

#define PADS_BANK0_GPIO13_RW        (PADS_BANK0_BASE+0x38+0x0000)
#define PADS_BANK0_GPIO13_XOR       (PADS_BANK0_BASE+0x38+0x1000)
#define PADS_BANK0_GPIO13_SET       (PADS_BANK0_BASE+0x38+0x2000)
#define PADS_BANK0_GPIO13_CLR       (PADS_BANK0_BASE+0x38+0x3000)

#define PADS_BANK0_GPIO14_RW        (PADS_BANK0_BASE+0x3C+0x0000)
#define PADS_BANK0_GPIO14_XOR       (PADS_BANK0_BASE+0x3C+0x1000)
#define PADS_BANK0_GPIO14_SET       (PADS_BANK0_BASE+0x3C+0x2000)
#define PADS_BANK0_GPIO14_CLR       (PADS_BANK0_BASE+0x3C+0x3000)

#define PADS_BANK0_GPIO15_RW        (PADS_BANK0_BASE+0x40+0x0000)
#define PADS_BANK0_GPIO15_XOR       (PADS_BANK0_BASE+0x40+0x1000)
#define PADS_BANK0_GPIO15_SET       (PADS_BANK0_BASE+0x40+0x2000)
#define PADS_BANK0_GPIO15_CLR       (PADS_BANK0_BASE+0x40+0x3000)

#define PADS_BANK0_GPIO16_RW        (PADS_BANK0_BASE+0x44+0x0000)
#define PADS_BANK0_GPIO16_XOR       (PADS_BANK0_BASE+0x44+0x1000)
#define PADS_BANK0_GPIO16_SET       (PADS_BANK0_BASE+0x44+0x2000)
#define PADS_BANK0_GPIO16_CLR       (PADS_BANK0_BASE+0x44+0x3000)

#define PADS_BANK0_GPIO17_RW        (PADS_BANK0_BASE+0x48+0x0000)
#define PADS_BANK0_GPIO17_XOR       (PADS_BANK0_BASE+0x48+0x1000)
#define PADS_BANK0_GPIO17_SET       (PADS_BANK0_BASE+0x48+0x2000)
#define PADS_BANK0_GPIO17_CLR       (PADS_BANK0_BASE+0x48+0x3000)

#define PADS_BANK0_GPIO18_RW        (PADS_BANK0_BASE+0x4C+0x0000)
#define PADS_BANK0_GPIO18_XOR       (PADS_BANK0_BASE+0x4C+0x1000)
#define PADS_BANK0_GPIO18_SET       (PADS_BANK0_BASE+0x4C+0x2000)
#define PADS_BANK0_GPIO18_CLR       (PADS_BANK0_BASE+0x4C+0x3000)

#define PADS_BANK0_GPIO19_RW        (PADS_BANK0_BASE+0x50+0x0000)
#define PADS_BANK0_GPIO19_XOR       (PADS_BANK0_BASE+0x50+0x1000)
#define PADS_BANK0_GPIO19_SET       (PADS_BANK0_BASE+0x50+0x2000)
#define PADS_BANK0_GPIO19_CLR       (PADS_BANK0_BASE+0x50+0x3000)

#define PADS_BANK0_GPIO25_RW        (PADS_BANK0_BASE+0x68+0x0000)
#define PADS_BANK0_GPIO25_XOR       (PADS_BANK0_BASE+0x68+0x1000)
#define PADS_BANK0_GPIO25_SET       (PADS_BANK0_BASE+0x68+0x2000)
#define PADS_BANK0_GPIO25_CLR       (PADS_BANK0_BASE+0x68+0x3000)


#define CLOCKS_BASE                 0x40008000  // Clock設定

#define CLK_REF_CTRL_RW             (CLOCKS_BASE+0x30+0x0000)
#define CLK_REF_CTRL_XOR            (CLOCKS_BASE+0x30+0x1000)
#define CLK_REF_CTRL_SET            (CLOCKS_BASE+0x30+0x2000)
#define CLK_REF_CTRL_CLR            (CLOCKS_BASE+0x30+0x3000)

#define CLK_SYS_CTRL_RW             (CLOCKS_BASE+0x3C+0x0000)
#define CLK_SYS_CTRL_XOR            (CLOCKS_BASE+0x3C+0x1000)
#define CLK_SYS_CTRL_SET            (CLOCKS_BASE+0x3C+0x2000)
#define CLK_SYS_CTRL_CLR            (CLOCKS_BASE+0x3C+0x3000)

#define CLK_PERI_CTRL_RW            (CLOCKS_BASE+0x48+0x0000)
#define CLK_PERI_CTRL_XOR           (CLOCKS_BASE+0x48+0x1000)
#define CLK_PERI_CTRL_SET           (CLOCKS_BASE+0x48+0x2000)
#define CLK_PERI_CTRL_CLR           (CLOCKS_BASE+0x48+0x3000)

#define CLK_SYS_RESUS_CTRL_RW       (CLOCKS_BASE+0x78+0x0000)
#define CLK_SYS_RESUS_CTRL_XOR      (CLOCKS_BASE+0x78+0x1000)
#define CLK_SYS_RESUS_CTRL_SET      (CLOCKS_BASE+0x78+0x2000)
#define CLK_SYS_RESUS_CTRL_CLR      (CLOCKS_BASE+0x78+0x3000)


#define XOSC_BASE                   0x40024000  // Crystal Oscillator (水晶発振器の設定)

#define XOSC_CTRL_RW                (XOSC_BASE+0x00+0x0000)
#define XOSC_STATUS_RW              (XOSC_BASE+0x04+0x0000)
#define XOSC_DORMANT_RW             (XOSC_BASE+0x08+0x0000)
#define XOSC_STARTUP_RW             (XOSC_BASE+0x0C+0x0000)
#define XOSC_COUNT_RW               (XOSC_BASE+0x1C+0x0000)


#define PLL_SYS_BASE                0x40028000  // PLLシステムクロック生成の設定

#define PLL_SYS_CS_RW               (PLL_SYS_BASE+0x0+0x0000)
#define PLL_SYS_PWR_RW              (PLL_SYS_BASE+0x4+0x0000)
#define PLL_SYS_FBDIV_INT_RW        (PLL_SYS_BASE+0x8+0x0000)
#define PLL_SYS_PRIM_RW             (PLL_SYS_BASE+0xC+0x0000)


#define PLL_USB_BASE                0x4002C000  // PLL USBリフェレンスクロック生成の設定

#define PLL_USB_CS_RW               (PLL_USB_BASE+0x0+0x0000)
#define PLL_USB_PWR_RW              (PLL_USB_BASE+0x4+0x0000)
#define PLL_USB_FBDIV_INT_RW        (PLL_USB_BASE+0x8+0x0000)
#define PLL_USB_PRIM_RW             (PLL_USB_BASE+0xC+0x0000)


#define UART0_BASE                  0x40034000  // UART設定

#define UART0_BASE_UARTDR_RW        (UART0_BASE+0x000+0x0000)
#define UART0_BASE_UARTFR_RW        (UART0_BASE+0x018+0x0000)
#define UART0_BASE_UARTIBRD_RW      (UART0_BASE+0x024+0x0000)
#define UART0_BASE_UARTFBRD_RW      (UART0_BASE+0x028+0x0000)
#define UART0_BASE_UARTLCR_H_RW     (UART0_BASE+0x02C+0x0000)
#define UART0_BASE_UARTCR_RW        (UART0_BASE+0x030+0x0000)


#define SYST_CSR                     0xE000E010  // Systick Control and Status Register
#define SYST_RVR                     0xE000E014  // Systick Reload Value Register
#define SYST_CVR                     0xE000E018  // Systick Current Value Register

#endif