# aclk {FREQ_HZ 300000000.0 CLK_DOMAIN pfm_top_dma_pcie_clk_0_clk PHASE 0.0}
# Clock Domain: pfm_top_dma_pcie_clk_0_clk
create_clock -name aclk -period 3.333 [get_ports aclk]
# Generated clocks
