Test1
Orig				  STM32 Read
0100 0001 - dec 65 -> 0010 0000 d32
0000 0000 - dec 0  -> 1000 0000	d128
0010 0001 - dec 33 -> 0001 0000 d16
0000 0001 - dec 1  -> 1000 0000	d128
0110 0011 - dec 99 -> 1011 0001 d177

0100 0001 0000 0000 0010 0001 0000 0001 0110 0011 -> Orig
0010 0000 1000 0000 0001 0000 1000 0000 1011 0001 -> Read

Comment: na move ng 1 bit lahat dahil nabasang extra zero sa unahan

Test2
0100 0010 66 ->	0010 0001
0000 0000 0 ->	0000 0000
0010 0000 32->	0001 0000
0000 0000 0->	0000 0010
0110 0010 ->	0011 0011

0100 0010 0000 0000 0010 0000 0000 0000 0110 0010
0010 0001 0000 0000 0001 0000 0000 0010 0011 0011

Test 3

0100 0010	->	0010 0001
0000 0000	->	0000 0000
0010 0000	->	0001 0000
0000 0001	-> 	0000 0000
0110 0011	-> 	1011 0001

0100 0010 0000 0000 0010 0000 0000 0001 0110 0011
0010 0001 0000 0000 0001 0000 0000 0000 1011 0001