module top_module (
    input 				clk		,	//时钟信号
    input 				reset	,   //同步高电平有效复位信号
    output reg 	[3:0] 	q			//计数结果
);

    always@(posedge clk)begin
        if(reset)
            q<=1;
        else if(q>=4'd10)
            q<=1;
        else q<=q+1;
    end
    
    
    
endmodule
