# Digital Design Verification Learning Repository

Â¡Bienvenido! ğŸš€ Este repositorio es mi espacio de aprendizaje sobre **Digital Design and Verification**. AquÃ­ irÃ© recopilando conceptos, ejemplos de cÃ³digo, y herramientas que voy explorando en el camino.

## ğŸ“‚ Ãndice

* ğŸ“‚ [Digital Design Basic Concepts](basic_concepts/basic_concetps.md)
* ğŸ“‚ [Verification Basic Concepts](basic_concepts/basic_concetps.md)
* ğŸ“‚ [Formal Verification](formal_verification/formal.md)
* ğŸ“‚ [UVM Theory](uvm/UVM.md)
    * ğŸ“‚ [Example: Pattern detection](uvm/examples/test_plan.md) 

## ğŸš€ Objetivo
Este repositorio no solo es un **registro de aprendizaje**, sino tambiÃ©n un recurso Ãºtil para futuras referencias y proyectos.

## ğŸ¤ Contribuciones
Si tienes sugerencias o quieres compartir conocimientos, Â¡eres bienvenido a colaborar!

## ğŸ“š Recursos Recomendados
- [IEEE Standard for SystemVerilog](https://ieeexplore.ieee.org/document/8299595)
- [Accellera UVM Guide](https://www.accellera.org/downloads/standards/uvm)
- [EDA Playground](https://www.edaplayground.com/) â€“ Para probar cÃ³digo online

## ğŸ“Œ Notas
Este repositorio estÃ¡ en constante evoluciÃ³n, asÃ­ que irÃ© actualizando con nuevos temas y mejoras.

Â¡Gracias por pasar por aquÃ­! ğŸ˜Š

