/*
 * PIE_RegisterDefines_PIEIER4.h
 *
 *  Created on: 12 mar. 2021
 *      Author: vyldram
 */

#ifndef XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER4_H_
#define XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER4_H_

#include <xUtils/Standard/Standard.h>

/********************************************************************************************/
/************************************* PIEIER4 ***********************************************/
/********************************************************************************************/

/*----------*/
#define PIE_PIEIER4_R_PIE_ECAP1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_R_PIE_ECAP1_BIT    (0U)
#define PIE_PIEIER4_R_PIE_ECAP1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_ECAP1_ENA    ((uint16_t) 0x0001U)

#define PIE_PIEIER4_PIE_ECAP1_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_ECAP1_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_ECAP1_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_ECAP2_MASK    ((uint16_t) 0x0002U)
#define PIE_PIEIER4_R_PIE_ECAP2_BIT    (1U)
#define PIE_PIEIER4_R_PIE_ECAP2_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_ECAP2_ENA    ((uint16_t) 0x0002U)

#define PIE_PIEIER4_PIE_ECAP2_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_ECAP2_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_ECAP2_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_ECAP3_MASK    ((uint16_t) 0x0004U)
#define PIE_PIEIER4_R_PIE_ECAP3_BIT    (2U)
#define PIE_PIEIER4_R_PIE_ECAP3_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_ECAP3_ENA    ((uint16_t) 0x0004U)

#define PIE_PIEIER4_PIE_ECAP3_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_ECAP3_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_ECAP3_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_ECAP4_MASK    ((uint16_t) 0x0008U)
#define PIE_PIEIER4_R_PIE_ECAP4_BIT    (3U)
#define PIE_PIEIER4_R_PIE_ECAP4_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_ECAP4_ENA    ((uint16_t) 0x0008U)

#define PIE_PIEIER4_PIE_ECAP4_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_ECAP4_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_ECAP4_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_ECAP5_MASK    ((uint16_t) 0x0010U)
#define PIE_PIEIER4_R_PIE_ECAP5_BIT    (4U)
#define PIE_PIEIER4_R_PIE_ECAP5_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_ECAP5_ENA    ((uint16_t) 0x0010U)

#define PIE_PIEIER4_PIE_ECAP5_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_ECAP5_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_ECAP5_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_ECAP6_MASK    ((uint16_t) 0x0020U)
#define PIE_PIEIER4_R_PIE_ECAP6_BIT    (5U)
#define PIE_PIEIER4_R_PIE_ECAP6_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_ECAP6_ENA    ((uint16_t) 0x0020U)

#define PIE_PIEIER4_PIE_ECAP6_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_ECAP6_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_ECAP6_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES62_MASK    ((uint16_t) 0x0040U)
#define PIE_PIEIER4_R_PIE_RES62_BIT    (6U)
#define PIE_PIEIER4_R_PIE_RES62_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES62_ENA    ((uint16_t) 0x0040U)

#define PIE_PIEIER4_PIE_RES62_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES62_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES62_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES63_MASK    ((uint16_t) 0x0080U)
#define PIE_PIEIER4_R_PIE_RES63_BIT    (7U)
#define PIE_PIEIER4_R_PIE_RES63_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES63_ENA    ((uint16_t) 0x0080U)

#define PIE_PIEIER4_PIE_RES63_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES63_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES63_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES152_MASK    ((uint16_t) 0x0100U)
#define PIE_PIEIER4_R_PIE_RES152_BIT    (8U)
#define PIE_PIEIER4_R_PIE_RES152_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES152_ENA    ((uint16_t) 0x0100U)

#define PIE_PIEIER4_PIE_RES152_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES152_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES152_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES153_MASK    ((uint16_t) 0x0200U)
#define PIE_PIEIER4_R_PIE_RES153_BIT    (9U)
#define PIE_PIEIER4_R_PIE_RES153_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES153_ENA    ((uint16_t) 0x0200U)

#define PIE_PIEIER4_PIE_RES153_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES153_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES153_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES154_MASK    ((uint16_t) 0x0400U)
#define PIE_PIEIER4_R_PIE_RES154_BIT    (10U)
#define PIE_PIEIER4_R_PIE_RES154_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES154_ENA    ((uint16_t) 0x0400U)

#define PIE_PIEIER4_PIE_RES154_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES154_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES154_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES155_MASK    ((uint16_t) 0x0800U)
#define PIE_PIEIER4_R_PIE_RES155_BIT    (11U)
#define PIE_PIEIER4_R_PIE_RES155_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES155_ENA    ((uint16_t) 0x0800U)

#define PIE_PIEIER4_PIE_RES155_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES155_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES155_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES156_MASK    ((uint16_t) 0x1000U)
#define PIE_PIEIER4_R_PIE_RES156_BIT    (12U)
#define PIE_PIEIER4_R_PIE_RES156_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES156_ENA    ((uint16_t) 0x1000U)

#define PIE_PIEIER4_PIE_RES156_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES156_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES156_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES157_MASK    ((uint16_t) 0x2000U)
#define PIE_PIEIER4_R_PIE_RES157_BIT    (13U)
#define PIE_PIEIER4_R_PIE_RES157_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES157_ENA    ((uint16_t) 0x2000U)

#define PIE_PIEIER4_PIE_RES157_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES157_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES157_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES158_MASK    ((uint16_t) 0x4000U)
#define PIE_PIEIER4_R_PIE_RES158_BIT    (14U)
#define PIE_PIEIER4_R_PIE_RES158_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES158_ENA    ((uint16_t) 0x4000U)

#define PIE_PIEIER4_PIE_RES158_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES158_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES158_ENA    ((uint16_t) 0x0001U)
/*----------*/

/*----------*/
#define PIE_PIEIER4_R_PIE_RES159_MASK    ((uint16_t) 0x8000U)
#define PIE_PIEIER4_R_PIE_RES159_BIT    (15U)
#define PIE_PIEIER4_R_PIE_RES159_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_R_PIE_RES159_ENA    ((uint16_t) 0x8000U)

#define PIE_PIEIER4_PIE_RES159_MASK    ((uint16_t) 0x0001U)
#define PIE_PIEIER4_PIE_RES159_DIS    ((uint16_t) 0x0000U)
#define PIE_PIEIER4_PIE_RES159_ENA    ((uint16_t) 0x0001U)
/*----------*/


#endif /* XDRIVER_MCU_PIE_PERIPHERAL_REGISTER_REGISTERDEFINES_REGISTERDEFINES_PIEIER_XHEADER_PIE_REGISTERDEFINES_PIEIER4_H_ */
