[Inputs]
[Outputs]

[BiDir]
[ATTRIBUTES]
VeriModel Verilog

