# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 4
attribute \top 1
attribute \dynports 1
attribute \src "dut.sv:4.1-72.10"
module \asym_ram_sdp_read_wider
  parameter \WIDTHA 4
  parameter \SIZEA 1024
  parameter \ADDRWIDTHA 10
  parameter \WIDTHB 16
  parameter \SIZEB 256
  parameter \ADDRWIDTHB 8
  parameter \maxSIZE 1024
  parameter \maxWIDTH 16
  parameter \minWIDTH 4
  parameter \RATIO 4
  parameter \log2RATIO 64'0000000000000000000000000000000000000000000000000000000000000010
  attribute \src "dut.sv:4.62-4.67"
  wire width 10 input 6 \addrA
  attribute \src "dut.sv:4.69-4.74"
  wire width 8 input 7 \addrB
  attribute \src "dut.sv:4.33-4.37"
  wire input 1 \clkA
  attribute \src "dut.sv:4.39-4.43"
  wire input 2 \clkB
  attribute \src "dut.sv:4.76-4.79"
  wire width 4 input 8 \diA
  attribute \src "dut.sv:4.81-4.84"
  wire width 16 output 9 \doB
  attribute \src "dut.sv:4.45-4.49"
  wire input 3 \enaA
  attribute \src "dut.sv:4.56-4.60"
  wire input 5 \enaB
  attribute \reg 1
  attribute \src "dut.sv:50.19-50.24"
  wire width 16 \readB
  attribute \src "dut.sv:4.51-4.54"
  wire input 4 \weA
  connect \readB \doB
end
