---
Author: "Subbarao Palacharla; Norman P.Jouppi; J.E. Smith"
Year: 1997
Journel/Conference: "ISCA"
Summary: "BlaBlaBla"
Rate: 5
Question: "None"
Eureka: "None"
---
### Abstract


### Motivation
对per cycle issue的追求和对更快时钟频率的追求是矛盾的。
前者势必增加硬件开销从而影响后者。
因此这个trade-off是architecture亘古不变的主题之一。
本文针对这个矛盾提出了一个complexity-effective microarhitecture

本文研究的对象拥有下面的特点：
1. delay是issue num的函数。这会导致在wide issue时不好用
2. dispatch和issue逻辑。这部分是ooo处理器的核心。
3. 依赖于boardcast的逻辑。这部分形成cam会导致不scaling

因此本文研究的对象：
1. Register Rename Logic
2. Wakeup Logic
3. Selection Logic
4. Bypass Logic

### Solution


### Evaluation
#### Register Rename Logic


### Unsolved Question


### Related Works
#### Later Works

#### Previous Works

#### Similar Works
