#ifndef IP_CPM_QDMA_EP_PART_VERSAL_CIPS_0_0_H_
#define IP_CPM_QDMA_EP_PART_VERSAL_CIPS_0_0_H_

// (c) Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
// (c) Copyright 2022-2024 Advanced Micro Devices, Inc. All rights reserved.
// 
// This file contains confidential and proprietary information
// of AMD and is protected under U.S. and international copyright
// and other intellectual property laws.
// 
// DISCLAIMER
// This disclaimer is not a license and does not grant any
// rights to the materials distributed herewith. Except as
// otherwise provided in a valid license issued to you by
// AMD, and to the maximum extent permitted by applicable
// law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND
// WITH ALL FAULTS, AND AMD HEREBY DISCLAIMS ALL WARRANTIES
// AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING
// BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-
// INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and
// (2) AMD shall not be liable (whether in contract or tort,
// including negligence, or under any other theory of
// liability) for any loss or damage of any kind or nature
// related to, arising under or in connection with these
// materials, including for any direct, or any indirect,
// special, incidental, or consequential loss or damage
// (including loss of data, profits, goodwill, or any type of
// loss or damage suffered as a result of any action brought
// by a third party) even if such damage or loss was
// reasonably foreseeable or AMD had been advised of the
// possibility of the same.
// 
// CRITICAL APPLICATIONS
// AMD products are not designed or intended to be fail-
// safe, or for use in any application requiring fail-safe
// performance, such as life-support or safety devices or
// systems, Class III medical devices, nuclear facilities,
// applications related to the deployment of airbags, or any
// other applications that could lead to death, personal
// injury, or severe property or environmental damage
// (individually and collectively, "Critical
// Applications"). Customer assumes the sole risk and
// liability of any use of AMD products in Critical
// Applications, subject only to applicable laws and
// regulations governing limitations on product liability.
// 
// THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS
// PART OF THIS FILE AT ALL TIMES.
// 
// DO NOT MODIFY THIS FILE.


#ifndef XTLM
#include "xtlm.h"
#endif
#ifndef SYSTEMC_INCLUDED
#include <systemc>
#endif

#if defined(_MSC_VER)
#define DllExport __declspec(dllexport)
#elif defined(__GNUC__)
#define DllExport __attribute__ ((visibility("default")))
#else
#define DllExport
#endif

#include "cpm_qdma_ep_part_versal_cips_0_0_sc.h"




#ifdef XILINX_SIMULATOR
class DllExport cpm_qdma_ep_part_versal_cips_0_0 : public cpm_qdma_ep_part_versal_cips_0_0_sc
{
public:

  cpm_qdma_ep_part_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~cpm_qdma_ep_part_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > pl0_ref_clk;
  sc_core::sc_out< bool > pl1_ref_clk;
  sc_core::sc_out< bool > pl0_resetn;
  sc_core::sc_in< bool > m_axi_fpd_aclk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_in< bool > dma1_intrfc_clk;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > dma1_axi_aresetn;
  sc_core::sc_in< bool > dma1_intrfc_resetn;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_awburst;
  sc_core::sc_out< bool > M_AXI_FPD_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awprot;
  sc_core::sc_out< bool > M_AXI_FPD_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awuser;
  sc_core::sc_in< bool > M_AXI_FPD_awready;
  sc_core::sc_out< bool > M_AXI_FPD_wlast;
  sc_core::sc_out< bool > M_AXI_FPD_wvalid;
  sc_core::sc_in< bool > M_AXI_FPD_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_bresp;
  sc_core::sc_in< bool > M_AXI_FPD_bvalid;
  sc_core::sc_out< bool > M_AXI_FPD_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_arid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_arburst;
  sc_core::sc_out< bool > M_AXI_FPD_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arprot;
  sc_core::sc_out< bool > M_AXI_FPD_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_aruser;
  sc_core::sc_in< bool > M_AXI_FPD_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_rid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_rresp;
  sc_core::sc_in< bool > M_AXI_FPD_rlast;
  sc_core::sc_in< bool > M_AXI_FPD_rvalid;
  sc_core::sc_out< bool > M_AXI_FPD_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arqos;
  sc_core::sc_out< sc_dt::sc_bv<128> > M_AXI_FPD_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_wstrb;
  sc_core::sc_in< sc_dt::sc_bv<128> > M_AXI_FPD_rdata;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_wready;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_wready;
  sc_core::sc_out< bool > dma1_mgmt_cpl_vld;
  sc_core::sc_out< bool > dma1_mgmt_req_rdy;
  sc_core::sc_in< bool > dma1_mgmt_cpl_rdy;
  sc_core::sc_in< bool > dma1_mgmt_req_vld;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_mgmt_cpl_sts;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_mgmt_cpl_dat;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_mgmt_req_cmd;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_mgmt_req_fnc;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_mgmt_req_msc;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_adr;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_dat;
  sc_core::sc_out< bool > dma1_st_rx_msg_tlast;
  sc_core::sc_out< bool > dma1_st_rx_msg_tvalid;
  sc_core::sc_in< bool > dma1_st_rx_msg_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_st_rx_msg_tdata;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_st_csh_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_error;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_st_csh_addr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_st_csh_port_id;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_c2h_byp_in_st_csh_pfch_tag;
  sc_core::sc_out< bool > dma1_c2h_byp_out_valid;
  sc_core::sc_out< bool > dma1_c2h_byp_out_error;
  sc_core::sc_out< bool > dma1_c2h_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_c2h_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_c2h_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_c2h_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_c2h_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_c2h_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_port_id;
  sc_core::sc_out< sc_dt::sc_bv<7> > dma1_c2h_byp_out_pfch_tag;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_st_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_eop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_st_addr;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_cidx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_st_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_out_valid;
  sc_core::sc_out< bool > dma1_h2c_byp_out_error;
  sc_core::sc_out< bool > dma1_h2c_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_h2c_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_h2c_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_h2c_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_h2c_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_h2c_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_cmp;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_target_vch;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_axis_c2h_dmawr_port_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tlast;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_s_axis_c2h_tcrc;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_tdata;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_s_axis_c2h_mty;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_s_axis_c2h_ecc;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_has_cmpt;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_ctrl_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_s_axis_c2h_ctrl_qid;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_ctrl_port_id;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_user_trig;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_size;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_s_axis_c2h_cmpt_qid;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_no_wrb_marker;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_port_id;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_col_idx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_err_idx;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_wait_pld_pkt_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_cmpt_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_dpar;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_cmpt_data;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_cmpt_type;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tlast;
  sc_core::sc_out< bool > dma1_m_axis_h2c_err;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tvalid;
  sc_core::sc_out< sc_dt::sc_bv<512> > dma1_m_axis_h2c_tdata;
  sc_core::sc_out< bool > dma1_m_axis_h2c_zero_byte;
  sc_core::sc_in< bool > dma1_m_axis_h2c_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_tcrc;
  sc_core::sc_out< sc_dt::sc_bv<6> > dma1_m_axis_h2c_mty;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_m_axis_h2c_qid;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_mdata;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_m_axis_h2c_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_status_last;
  sc_core::sc_out< bool > dma1_axis_c2h_status_drop;
  sc_core::sc_out< bool > dma1_axis_c2h_status_error;
  sc_core::sc_out< bool > dma1_axis_c2h_status_valid;
  sc_core::sc_out< bool > dma1_axis_c2h_status_status_cmp;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_axis_c2h_status_qid;
  sc_core::sc_out< bool > dma1_qsts_out_vld;
  sc_core::sc_out< sc_dt::sc_bv<8> > dma1_qsts_out_op;
  sc_core::sc_in< bool > dma1_qsts_out_rdy;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_qsts_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<64> > dma1_qsts_out_data;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_qsts_out_port_id;
  sc_core::sc_out< bool > dma1_dsc_crdt_in_rdy;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_dir;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_valid;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_fence;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_dsc_crdt_in_qid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_dsc_crdt_in_crdt;
  sc_core::sc_out< bool > dma1_usr_irq_ack;
  sc_core::sc_out< bool > dma1_usr_irq_fail;
  sc_core::sc_in< bool > dma1_usr_irq_valid;
  sc_core::sc_in< sc_dt::sc_bv<11> > dma1_usr_irq_vec;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_irq_fnc;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_mm;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qen;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_byp;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_dir;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_error;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_valid;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qinv;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_irq_arm;
  sc_core::sc_in< bool > dma1_tm_dsc_sts_rdy;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_tm_dsc_sts_qid;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_avl;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_pidx;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_tm_dsc_sts_port_id;
  sc_core::sc_out< bool > dma1_usr_flr_set;
  sc_core::sc_out< bool > dma1_usr_flr_clear;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_usr_flr_fnc;
  sc_core::sc_in< bool > dma1_usr_flr_done_vld;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_flr_done_fnc;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_n;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_n;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_p;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_p;
  sc_core::sc_in< bool > gt_refclk1_clk_n;
  sc_core::sc_in< bool > gt_refclk1_clk_p;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_0;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_0;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_1;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_1;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_2;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_2;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_3;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_3;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_4;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_4;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_5;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_5;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_6;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_6;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_7;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_7;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_8;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_8;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_9;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_9;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_10;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_10;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_11;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_11;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_12;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_12;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_13;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_13;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_14;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_14;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_15;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_15;
  sc_core::sc_in< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_in;
  sc_core::sc_out< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_out;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,44,16,16,1,1,16,1>* mp_M_AXI_FPD_transactor;
  sc_signal< bool > m_M_AXI_FPD_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma1_st_rx_msg_transactor;

};
#endif // XILINX_SIMULATOR




#ifdef XM_SYSTEMC
class DllExport cpm_qdma_ep_part_versal_cips_0_0 : public cpm_qdma_ep_part_versal_cips_0_0_sc
{
public:

  cpm_qdma_ep_part_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~cpm_qdma_ep_part_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > pl0_ref_clk;
  sc_core::sc_out< bool > pl1_ref_clk;
  sc_core::sc_out< bool > pl0_resetn;
  sc_core::sc_in< bool > m_axi_fpd_aclk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_in< bool > dma1_intrfc_clk;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > dma1_axi_aresetn;
  sc_core::sc_in< bool > dma1_intrfc_resetn;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_awburst;
  sc_core::sc_out< bool > M_AXI_FPD_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awprot;
  sc_core::sc_out< bool > M_AXI_FPD_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awuser;
  sc_core::sc_in< bool > M_AXI_FPD_awready;
  sc_core::sc_out< bool > M_AXI_FPD_wlast;
  sc_core::sc_out< bool > M_AXI_FPD_wvalid;
  sc_core::sc_in< bool > M_AXI_FPD_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_bresp;
  sc_core::sc_in< bool > M_AXI_FPD_bvalid;
  sc_core::sc_out< bool > M_AXI_FPD_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_arid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_arburst;
  sc_core::sc_out< bool > M_AXI_FPD_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arprot;
  sc_core::sc_out< bool > M_AXI_FPD_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_aruser;
  sc_core::sc_in< bool > M_AXI_FPD_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_rid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_rresp;
  sc_core::sc_in< bool > M_AXI_FPD_rlast;
  sc_core::sc_in< bool > M_AXI_FPD_rvalid;
  sc_core::sc_out< bool > M_AXI_FPD_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arqos;
  sc_core::sc_out< sc_dt::sc_bv<128> > M_AXI_FPD_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_wstrb;
  sc_core::sc_in< sc_dt::sc_bv<128> > M_AXI_FPD_rdata;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_wready;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_wready;
  sc_core::sc_out< bool > dma1_mgmt_cpl_vld;
  sc_core::sc_out< bool > dma1_mgmt_req_rdy;
  sc_core::sc_in< bool > dma1_mgmt_cpl_rdy;
  sc_core::sc_in< bool > dma1_mgmt_req_vld;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_mgmt_cpl_sts;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_mgmt_cpl_dat;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_mgmt_req_cmd;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_mgmt_req_fnc;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_mgmt_req_msc;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_adr;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_dat;
  sc_core::sc_out< bool > dma1_st_rx_msg_tlast;
  sc_core::sc_out< bool > dma1_st_rx_msg_tvalid;
  sc_core::sc_in< bool > dma1_st_rx_msg_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_st_rx_msg_tdata;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_st_csh_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_error;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_st_csh_addr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_st_csh_port_id;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_c2h_byp_in_st_csh_pfch_tag;
  sc_core::sc_out< bool > dma1_c2h_byp_out_valid;
  sc_core::sc_out< bool > dma1_c2h_byp_out_error;
  sc_core::sc_out< bool > dma1_c2h_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_c2h_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_c2h_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_c2h_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_c2h_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_c2h_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_port_id;
  sc_core::sc_out< sc_dt::sc_bv<7> > dma1_c2h_byp_out_pfch_tag;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_st_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_eop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_st_addr;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_cidx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_st_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_out_valid;
  sc_core::sc_out< bool > dma1_h2c_byp_out_error;
  sc_core::sc_out< bool > dma1_h2c_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_h2c_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_h2c_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_h2c_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_h2c_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_h2c_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_cmp;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_target_vch;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_axis_c2h_dmawr_port_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tlast;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_s_axis_c2h_tcrc;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_tdata;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_s_axis_c2h_mty;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_s_axis_c2h_ecc;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_has_cmpt;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_ctrl_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_s_axis_c2h_ctrl_qid;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_ctrl_port_id;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_user_trig;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_size;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_s_axis_c2h_cmpt_qid;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_no_wrb_marker;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_port_id;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_col_idx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_err_idx;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_wait_pld_pkt_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_cmpt_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_dpar;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_cmpt_data;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_cmpt_type;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tlast;
  sc_core::sc_out< bool > dma1_m_axis_h2c_err;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tvalid;
  sc_core::sc_out< sc_dt::sc_bv<512> > dma1_m_axis_h2c_tdata;
  sc_core::sc_out< bool > dma1_m_axis_h2c_zero_byte;
  sc_core::sc_in< bool > dma1_m_axis_h2c_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_tcrc;
  sc_core::sc_out< sc_dt::sc_bv<6> > dma1_m_axis_h2c_mty;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_m_axis_h2c_qid;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_mdata;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_m_axis_h2c_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_status_last;
  sc_core::sc_out< bool > dma1_axis_c2h_status_drop;
  sc_core::sc_out< bool > dma1_axis_c2h_status_error;
  sc_core::sc_out< bool > dma1_axis_c2h_status_valid;
  sc_core::sc_out< bool > dma1_axis_c2h_status_status_cmp;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_axis_c2h_status_qid;
  sc_core::sc_out< bool > dma1_qsts_out_vld;
  sc_core::sc_out< sc_dt::sc_bv<8> > dma1_qsts_out_op;
  sc_core::sc_in< bool > dma1_qsts_out_rdy;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_qsts_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<64> > dma1_qsts_out_data;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_qsts_out_port_id;
  sc_core::sc_out< bool > dma1_dsc_crdt_in_rdy;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_dir;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_valid;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_fence;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_dsc_crdt_in_qid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_dsc_crdt_in_crdt;
  sc_core::sc_out< bool > dma1_usr_irq_ack;
  sc_core::sc_out< bool > dma1_usr_irq_fail;
  sc_core::sc_in< bool > dma1_usr_irq_valid;
  sc_core::sc_in< sc_dt::sc_bv<11> > dma1_usr_irq_vec;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_irq_fnc;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_mm;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qen;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_byp;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_dir;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_error;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_valid;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qinv;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_irq_arm;
  sc_core::sc_in< bool > dma1_tm_dsc_sts_rdy;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_tm_dsc_sts_qid;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_avl;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_pidx;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_tm_dsc_sts_port_id;
  sc_core::sc_out< bool > dma1_usr_flr_set;
  sc_core::sc_out< bool > dma1_usr_flr_clear;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_usr_flr_fnc;
  sc_core::sc_in< bool > dma1_usr_flr_done_vld;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_flr_done_fnc;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_n;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_n;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_p;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_p;
  sc_core::sc_in< bool > gt_refclk1_clk_n;
  sc_core::sc_in< bool > gt_refclk1_clk_p;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_0;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_0;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_1;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_1;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_2;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_2;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_3;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_3;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_4;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_4;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_5;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_5;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_6;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_6;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_7;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_7;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_8;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_8;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_9;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_9;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_10;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_10;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_11;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_11;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_12;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_12;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_13;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_13;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_14;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_14;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_15;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_15;
  sc_core::sc_in< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_in;
  sc_core::sc_out< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_out;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,44,16,16,1,1,16,1>* mp_M_AXI_FPD_transactor;
  sc_signal< bool > m_M_AXI_FPD_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma1_st_rx_msg_transactor;

};
#endif // XM_SYSTEMC




#ifdef RIVIERA
class DllExport cpm_qdma_ep_part_versal_cips_0_0 : public cpm_qdma_ep_part_versal_cips_0_0_sc
{
public:

  cpm_qdma_ep_part_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~cpm_qdma_ep_part_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > pl0_ref_clk;
  sc_core::sc_out< bool > pl1_ref_clk;
  sc_core::sc_out< bool > pl0_resetn;
  sc_core::sc_in< bool > m_axi_fpd_aclk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_in< bool > dma1_intrfc_clk;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > dma1_axi_aresetn;
  sc_core::sc_in< bool > dma1_intrfc_resetn;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_awburst;
  sc_core::sc_out< bool > M_AXI_FPD_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awprot;
  sc_core::sc_out< bool > M_AXI_FPD_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awuser;
  sc_core::sc_in< bool > M_AXI_FPD_awready;
  sc_core::sc_out< bool > M_AXI_FPD_wlast;
  sc_core::sc_out< bool > M_AXI_FPD_wvalid;
  sc_core::sc_in< bool > M_AXI_FPD_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_bresp;
  sc_core::sc_in< bool > M_AXI_FPD_bvalid;
  sc_core::sc_out< bool > M_AXI_FPD_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_arid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_arburst;
  sc_core::sc_out< bool > M_AXI_FPD_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arprot;
  sc_core::sc_out< bool > M_AXI_FPD_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_aruser;
  sc_core::sc_in< bool > M_AXI_FPD_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_rid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_rresp;
  sc_core::sc_in< bool > M_AXI_FPD_rlast;
  sc_core::sc_in< bool > M_AXI_FPD_rvalid;
  sc_core::sc_out< bool > M_AXI_FPD_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arqos;
  sc_core::sc_out< sc_dt::sc_bv<128> > M_AXI_FPD_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_wstrb;
  sc_core::sc_in< sc_dt::sc_bv<128> > M_AXI_FPD_rdata;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_wready;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_wready;
  sc_core::sc_out< bool > dma1_mgmt_cpl_vld;
  sc_core::sc_out< bool > dma1_mgmt_req_rdy;
  sc_core::sc_in< bool > dma1_mgmt_cpl_rdy;
  sc_core::sc_in< bool > dma1_mgmt_req_vld;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_mgmt_cpl_sts;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_mgmt_cpl_dat;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_mgmt_req_cmd;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_mgmt_req_fnc;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_mgmt_req_msc;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_adr;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_dat;
  sc_core::sc_out< bool > dma1_st_rx_msg_tlast;
  sc_core::sc_out< bool > dma1_st_rx_msg_tvalid;
  sc_core::sc_in< bool > dma1_st_rx_msg_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_st_rx_msg_tdata;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_st_csh_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_error;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_st_csh_addr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_st_csh_port_id;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_c2h_byp_in_st_csh_pfch_tag;
  sc_core::sc_out< bool > dma1_c2h_byp_out_valid;
  sc_core::sc_out< bool > dma1_c2h_byp_out_error;
  sc_core::sc_out< bool > dma1_c2h_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_c2h_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_c2h_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_c2h_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_c2h_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_c2h_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_port_id;
  sc_core::sc_out< sc_dt::sc_bv<7> > dma1_c2h_byp_out_pfch_tag;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_st_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_eop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_st_addr;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_cidx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_st_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_out_valid;
  sc_core::sc_out< bool > dma1_h2c_byp_out_error;
  sc_core::sc_out< bool > dma1_h2c_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_h2c_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_h2c_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_h2c_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_h2c_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_h2c_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_cmp;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_target_vch;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_axis_c2h_dmawr_port_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tlast;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_s_axis_c2h_tcrc;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_tdata;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_s_axis_c2h_mty;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_s_axis_c2h_ecc;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_has_cmpt;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_ctrl_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_s_axis_c2h_ctrl_qid;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_ctrl_port_id;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_user_trig;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_size;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_s_axis_c2h_cmpt_qid;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_no_wrb_marker;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_port_id;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_col_idx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_err_idx;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_wait_pld_pkt_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_cmpt_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_dpar;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_cmpt_data;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_cmpt_type;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tlast;
  sc_core::sc_out< bool > dma1_m_axis_h2c_err;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tvalid;
  sc_core::sc_out< sc_dt::sc_bv<512> > dma1_m_axis_h2c_tdata;
  sc_core::sc_out< bool > dma1_m_axis_h2c_zero_byte;
  sc_core::sc_in< bool > dma1_m_axis_h2c_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_tcrc;
  sc_core::sc_out< sc_dt::sc_bv<6> > dma1_m_axis_h2c_mty;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_m_axis_h2c_qid;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_mdata;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_m_axis_h2c_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_status_last;
  sc_core::sc_out< bool > dma1_axis_c2h_status_drop;
  sc_core::sc_out< bool > dma1_axis_c2h_status_error;
  sc_core::sc_out< bool > dma1_axis_c2h_status_valid;
  sc_core::sc_out< bool > dma1_axis_c2h_status_status_cmp;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_axis_c2h_status_qid;
  sc_core::sc_out< bool > dma1_qsts_out_vld;
  sc_core::sc_out< sc_dt::sc_bv<8> > dma1_qsts_out_op;
  sc_core::sc_in< bool > dma1_qsts_out_rdy;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_qsts_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<64> > dma1_qsts_out_data;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_qsts_out_port_id;
  sc_core::sc_out< bool > dma1_dsc_crdt_in_rdy;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_dir;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_valid;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_fence;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_dsc_crdt_in_qid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_dsc_crdt_in_crdt;
  sc_core::sc_out< bool > dma1_usr_irq_ack;
  sc_core::sc_out< bool > dma1_usr_irq_fail;
  sc_core::sc_in< bool > dma1_usr_irq_valid;
  sc_core::sc_in< sc_dt::sc_bv<11> > dma1_usr_irq_vec;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_irq_fnc;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_mm;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qen;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_byp;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_dir;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_error;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_valid;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qinv;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_irq_arm;
  sc_core::sc_in< bool > dma1_tm_dsc_sts_rdy;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_tm_dsc_sts_qid;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_avl;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_pidx;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_tm_dsc_sts_port_id;
  sc_core::sc_out< bool > dma1_usr_flr_set;
  sc_core::sc_out< bool > dma1_usr_flr_clear;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_usr_flr_fnc;
  sc_core::sc_in< bool > dma1_usr_flr_done_vld;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_flr_done_fnc;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_n;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_n;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_p;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_p;
  sc_core::sc_in< bool > gt_refclk1_clk_n;
  sc_core::sc_in< bool > gt_refclk1_clk_p;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_0;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_0;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_1;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_1;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_2;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_2;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_3;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_3;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_4;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_4;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_5;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_5;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_6;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_6;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_7;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_7;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_8;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_8;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_9;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_9;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_10;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_10;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_11;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_11;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_12;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_12;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_13;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_13;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_14;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_14;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_15;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_15;
  sc_core::sc_in< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_in;
  sc_core::sc_out< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_out;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,44,16,16,1,1,16,1>* mp_M_AXI_FPD_transactor;
  sc_signal< bool > m_M_AXI_FPD_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma1_st_rx_msg_transactor;

};
#endif // RIVIERA




#ifdef VCSSYSTEMC
#include "utils/xtlm_aximm_initiator_stub.h"

#include "utils/xtlm_axis_initiator_stub.h"

class DllExport cpm_qdma_ep_part_versal_cips_0_0 : public cpm_qdma_ep_part_versal_cips_0_0_sc
{
public:

  cpm_qdma_ep_part_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~cpm_qdma_ep_part_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > pl0_ref_clk;
  sc_core::sc_out< bool > pl1_ref_clk;
  sc_core::sc_out< bool > pl0_resetn;
  sc_core::sc_in< bool > m_axi_fpd_aclk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_in< bool > dma1_intrfc_clk;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > dma1_axi_aresetn;
  sc_core::sc_in< bool > dma1_intrfc_resetn;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_awburst;
  sc_core::sc_out< bool > M_AXI_FPD_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awprot;
  sc_core::sc_out< bool > M_AXI_FPD_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awuser;
  sc_core::sc_in< bool > M_AXI_FPD_awready;
  sc_core::sc_out< bool > M_AXI_FPD_wlast;
  sc_core::sc_out< bool > M_AXI_FPD_wvalid;
  sc_core::sc_in< bool > M_AXI_FPD_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_bresp;
  sc_core::sc_in< bool > M_AXI_FPD_bvalid;
  sc_core::sc_out< bool > M_AXI_FPD_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_arid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_arburst;
  sc_core::sc_out< bool > M_AXI_FPD_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arprot;
  sc_core::sc_out< bool > M_AXI_FPD_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_aruser;
  sc_core::sc_in< bool > M_AXI_FPD_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_rid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_rresp;
  sc_core::sc_in< bool > M_AXI_FPD_rlast;
  sc_core::sc_in< bool > M_AXI_FPD_rvalid;
  sc_core::sc_out< bool > M_AXI_FPD_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arqos;
  sc_core::sc_out< sc_dt::sc_bv<128> > M_AXI_FPD_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_wstrb;
  sc_core::sc_in< sc_dt::sc_bv<128> > M_AXI_FPD_rdata;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_wready;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_wready;
  sc_core::sc_out< bool > dma1_mgmt_cpl_vld;
  sc_core::sc_out< bool > dma1_mgmt_req_rdy;
  sc_core::sc_in< bool > dma1_mgmt_cpl_rdy;
  sc_core::sc_in< bool > dma1_mgmt_req_vld;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_mgmt_cpl_sts;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_mgmt_cpl_dat;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_mgmt_req_cmd;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_mgmt_req_fnc;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_mgmt_req_msc;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_adr;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_dat;
  sc_core::sc_out< bool > dma1_st_rx_msg_tlast;
  sc_core::sc_out< bool > dma1_st_rx_msg_tvalid;
  sc_core::sc_in< bool > dma1_st_rx_msg_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_st_rx_msg_tdata;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_st_csh_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_error;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_st_csh_addr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_st_csh_port_id;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_c2h_byp_in_st_csh_pfch_tag;
  sc_core::sc_out< bool > dma1_c2h_byp_out_valid;
  sc_core::sc_out< bool > dma1_c2h_byp_out_error;
  sc_core::sc_out< bool > dma1_c2h_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_c2h_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_c2h_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_c2h_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_c2h_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_c2h_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_port_id;
  sc_core::sc_out< sc_dt::sc_bv<7> > dma1_c2h_byp_out_pfch_tag;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_st_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_eop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_st_addr;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_cidx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_st_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_out_valid;
  sc_core::sc_out< bool > dma1_h2c_byp_out_error;
  sc_core::sc_out< bool > dma1_h2c_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_h2c_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_h2c_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_h2c_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_h2c_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_h2c_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_cmp;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_target_vch;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_axis_c2h_dmawr_port_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tlast;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_s_axis_c2h_tcrc;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_tdata;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_s_axis_c2h_mty;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_s_axis_c2h_ecc;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_has_cmpt;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_ctrl_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_s_axis_c2h_ctrl_qid;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_ctrl_port_id;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_user_trig;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_size;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_s_axis_c2h_cmpt_qid;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_no_wrb_marker;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_port_id;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_col_idx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_err_idx;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_wait_pld_pkt_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_cmpt_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_dpar;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_cmpt_data;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_cmpt_type;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tlast;
  sc_core::sc_out< bool > dma1_m_axis_h2c_err;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tvalid;
  sc_core::sc_out< sc_dt::sc_bv<512> > dma1_m_axis_h2c_tdata;
  sc_core::sc_out< bool > dma1_m_axis_h2c_zero_byte;
  sc_core::sc_in< bool > dma1_m_axis_h2c_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_tcrc;
  sc_core::sc_out< sc_dt::sc_bv<6> > dma1_m_axis_h2c_mty;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_m_axis_h2c_qid;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_mdata;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_m_axis_h2c_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_status_last;
  sc_core::sc_out< bool > dma1_axis_c2h_status_drop;
  sc_core::sc_out< bool > dma1_axis_c2h_status_error;
  sc_core::sc_out< bool > dma1_axis_c2h_status_valid;
  sc_core::sc_out< bool > dma1_axis_c2h_status_status_cmp;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_axis_c2h_status_qid;
  sc_core::sc_out< bool > dma1_qsts_out_vld;
  sc_core::sc_out< sc_dt::sc_bv<8> > dma1_qsts_out_op;
  sc_core::sc_in< bool > dma1_qsts_out_rdy;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_qsts_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<64> > dma1_qsts_out_data;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_qsts_out_port_id;
  sc_core::sc_out< bool > dma1_dsc_crdt_in_rdy;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_dir;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_valid;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_fence;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_dsc_crdt_in_qid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_dsc_crdt_in_crdt;
  sc_core::sc_out< bool > dma1_usr_irq_ack;
  sc_core::sc_out< bool > dma1_usr_irq_fail;
  sc_core::sc_in< bool > dma1_usr_irq_valid;
  sc_core::sc_in< sc_dt::sc_bv<11> > dma1_usr_irq_vec;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_irq_fnc;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_mm;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qen;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_byp;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_dir;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_error;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_valid;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qinv;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_irq_arm;
  sc_core::sc_in< bool > dma1_tm_dsc_sts_rdy;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_tm_dsc_sts_qid;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_avl;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_pidx;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_tm_dsc_sts_port_id;
  sc_core::sc_out< bool > dma1_usr_flr_set;
  sc_core::sc_out< bool > dma1_usr_flr_clear;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_usr_flr_fnc;
  sc_core::sc_in< bool > dma1_usr_flr_done_vld;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_flr_done_fnc;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_n;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_n;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_p;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_p;
  sc_core::sc_in< bool > gt_refclk1_clk_n;
  sc_core::sc_in< bool > gt_refclk1_clk_p;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_0;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_0;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_1;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_1;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_2;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_2;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_3;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_3;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_4;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_4;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_5;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_5;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_6;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_6;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_7;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_7;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_8;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_8;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_9;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_9;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_10;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_10;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_11;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_11;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_12;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_12;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_13;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_13;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_14;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_14;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_15;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_15;
  sc_core::sc_in< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_in;
  sc_core::sc_out< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_out;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,44,16,16,1,1,16,1>* mp_M_AXI_FPD_transactor;
  sc_signal< bool > m_M_AXI_FPD_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma1_st_rx_msg_transactor;

  // Transactor stubs
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_1_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_1_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M_AXI_FPD_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M_AXI_FPD_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_axis_initiator_stub * dma1_st_rx_msg_transactor_initiator_socket_stub;

  // Socket stubs

};
#endif // VCSSYSTEMC




#ifdef MTI_SYSTEMC
#include "utils/xtlm_aximm_initiator_stub.h"

#include "utils/xtlm_axis_initiator_stub.h"

class DllExport cpm_qdma_ep_part_versal_cips_0_0 : public cpm_qdma_ep_part_versal_cips_0_0_sc
{
public:

  cpm_qdma_ep_part_versal_cips_0_0(const sc_core::sc_module_name& nm);
  virtual ~cpm_qdma_ep_part_versal_cips_0_0();

  // module pin-to-pin RTL interface

  sc_core::sc_out< bool > pl0_ref_clk;
  sc_core::sc_out< bool > pl1_ref_clk;
  sc_core::sc_out< bool > pl0_resetn;
  sc_core::sc_in< bool > m_axi_fpd_aclk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi0_clk;
  sc_core::sc_out< bool > cpm_pcie_noc_axi1_clk;
  sc_core::sc_in< bool > dma1_intrfc_clk;
  sc_core::sc_out< bool > cpm_misc_irq;
  sc_core::sc_out< bool > cpm_cor_irq;
  sc_core::sc_out< bool > cpm_uncor_irq;
  sc_core::sc_in< bool > cpm_irq0;
  sc_core::sc_in< bool > cpm_irq1;
  sc_core::sc_out< bool > dma1_axi_aresetn;
  sc_core::sc_in< bool > dma1_intrfc_resetn;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_awlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_awburst;
  sc_core::sc_out< bool > M_AXI_FPD_awlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_awprot;
  sc_core::sc_out< bool > M_AXI_FPD_awvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_awuser;
  sc_core::sc_in< bool > M_AXI_FPD_awready;
  sc_core::sc_out< bool > M_AXI_FPD_wlast;
  sc_core::sc_out< bool > M_AXI_FPD_wvalid;
  sc_core::sc_in< bool > M_AXI_FPD_wready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_bresp;
  sc_core::sc_in< bool > M_AXI_FPD_bvalid;
  sc_core::sc_out< bool > M_AXI_FPD_bready;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_arid;
  sc_core::sc_out< sc_dt::sc_bv<44> > M_AXI_FPD_araddr;
  sc_core::sc_out< sc_dt::sc_bv<8> > M_AXI_FPD_arlen;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arsize;
  sc_core::sc_out< sc_dt::sc_bv<2> > M_AXI_FPD_arburst;
  sc_core::sc_out< bool > M_AXI_FPD_arlock;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arcache;
  sc_core::sc_out< sc_dt::sc_bv<3> > M_AXI_FPD_arprot;
  sc_core::sc_out< bool > M_AXI_FPD_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_aruser;
  sc_core::sc_in< bool > M_AXI_FPD_arready;
  sc_core::sc_in< sc_dt::sc_bv<16> > M_AXI_FPD_rid;
  sc_core::sc_in< sc_dt::sc_bv<2> > M_AXI_FPD_rresp;
  sc_core::sc_in< bool > M_AXI_FPD_rlast;
  sc_core::sc_in< bool > M_AXI_FPD_rvalid;
  sc_core::sc_out< bool > M_AXI_FPD_rready;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_awqos;
  sc_core::sc_out< sc_dt::sc_bv<4> > M_AXI_FPD_arqos;
  sc_core::sc_out< sc_dt::sc_bv<128> > M_AXI_FPD_wdata;
  sc_core::sc_out< sc_dt::sc_bv<16> > M_AXI_FPD_wstrb;
  sc_core::sc_in< sc_dt::sc_bv<128> > M_AXI_FPD_rdata;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_0_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_0_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_0_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_0_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_0_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_0_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_0_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_0_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_0_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_0_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_0_wready;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_araddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_arburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_arid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_arlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_arqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_arsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_aruser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_arvalid;
  sc_core::sc_out< sc_dt::sc_bv<64> > CPM_PCIE_NOC_1_awaddr;
  sc_core::sc_out< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_awburst;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awcache;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_awid;
  sc_core::sc_out< sc_dt::sc_bv<8> > CPM_PCIE_NOC_1_awlen;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awlock;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awprot;
  sc_core::sc_out< sc_dt::sc_bv<4> > CPM_PCIE_NOC_1_awqos;
  sc_core::sc_out< sc_dt::sc_bv<3> > CPM_PCIE_NOC_1_awsize;
  sc_core::sc_out< sc_dt::sc_bv<18> > CPM_PCIE_NOC_1_awuser;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_awvalid;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_bready;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_rready;
  sc_core::sc_out< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_wdata;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wlast;
  sc_core::sc_out< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_wstrb;
  sc_core::sc_out< bool > CPM_PCIE_NOC_1_wvalid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_arready;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_awready;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_bid;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_bresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_bvalid;
  sc_core::sc_in< sc_dt::sc_bv<128> > CPM_PCIE_NOC_1_rdata;
  sc_core::sc_in< sc_dt::sc_bv<16> > CPM_PCIE_NOC_1_rid;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rlast;
  sc_core::sc_in< sc_dt::sc_bv<2> > CPM_PCIE_NOC_1_rresp;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_rvalid;
  sc_core::sc_in< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_ruser;
  sc_core::sc_out< sc_dt::sc_bv<17> > CPM_PCIE_NOC_1_wuser;
  sc_core::sc_in< bool > CPM_PCIE_NOC_1_wready;
  sc_core::sc_out< bool > dma1_mgmt_cpl_vld;
  sc_core::sc_out< bool > dma1_mgmt_req_rdy;
  sc_core::sc_in< bool > dma1_mgmt_cpl_rdy;
  sc_core::sc_in< bool > dma1_mgmt_req_vld;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_mgmt_cpl_sts;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_mgmt_cpl_dat;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_mgmt_req_cmd;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_mgmt_req_fnc;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_mgmt_req_msc;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_adr;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_mgmt_req_dat;
  sc_core::sc_out< bool > dma1_st_rx_msg_tlast;
  sc_core::sc_out< bool > dma1_st_rx_msg_tvalid;
  sc_core::sc_in< bool > dma1_st_rx_msg_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_st_rx_msg_tdata;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_c2h_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_c2h_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_c2h_byp_in_st_csh_ready;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_valid;
  sc_core::sc_in< bool > dma1_c2h_byp_in_st_csh_error;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_c2h_byp_in_st_csh_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_c2h_byp_in_st_csh_addr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_c2h_byp_in_st_csh_port_id;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_c2h_byp_in_st_csh_pfch_tag;
  sc_core::sc_out< bool > dma1_c2h_byp_out_valid;
  sc_core::sc_out< bool > dma1_c2h_byp_out_error;
  sc_core::sc_out< bool > dma1_c2h_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_c2h_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_c2h_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_c2h_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_c2h_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_c2h_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_c2h_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_c2h_byp_out_port_id;
  sc_core::sc_out< sc_dt::sc_bv<7> > dma1_c2h_byp_out_pfch_tag;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_0_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_0_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_0_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_0_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_0_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_0_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_mm_1_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_mm_1_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_mm_1_func;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_mm_1_cidx;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_radr;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_mm_1_wadr;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_mm_1_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_in_st_ready;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_eop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sdi;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_sop;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_valid;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_error;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_no_dma;
  sc_core::sc_in< bool > dma1_h2c_byp_in_st_mrkr_req;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_qid;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_h2c_byp_in_st_func;
  sc_core::sc_in< sc_dt::sc_bv<64> > dma1_h2c_byp_in_st_addr;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_h2c_byp_in_st_cidx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_h2c_byp_in_st_port_id;
  sc_core::sc_out< bool > dma1_h2c_byp_out_valid;
  sc_core::sc_out< bool > dma1_h2c_byp_out_error;
  sc_core::sc_out< bool > dma1_h2c_byp_out_st_mm;
  sc_core::sc_out< bool > dma1_h2c_byp_out_mm_chn;
  sc_core::sc_in< bool > dma1_h2c_byp_out_ready;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_fmt;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<256> > dma1_h2c_byp_out_dsc;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_h2c_byp_out_func;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_h2c_byp_out_cidx;
  sc_core::sc_out< sc_dt::sc_bv<2> > dma1_h2c_byp_out_dsc_sz;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_h2c_byp_out_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_cmp;
  sc_core::sc_out< bool > dma1_axis_c2h_dmawr_target_vch;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_axis_c2h_dmawr_port_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tlast;
  sc_core::sc_in< bool > dma1_s_axis_c2h_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<32> > dma1_s_axis_c2h_tcrc;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_tdata;
  sc_core::sc_in< sc_dt::sc_bv<6> > dma1_s_axis_c2h_mty;
  sc_core::sc_in< sc_dt::sc_bv<7> > dma1_s_axis_c2h_ecc;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_ctrl_has_cmpt;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_ctrl_len;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_s_axis_c2h_ctrl_qid;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_ctrl_port_id;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_marker;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_user_trig;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_size;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_s_axis_c2h_cmpt_qid;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_no_wrb_marker;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_port_id;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_col_idx;
  sc_core::sc_in< sc_dt::sc_bv<3> > dma1_s_axis_c2h_cmpt_err_idx;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_wait_pld_pkt_id;
  sc_core::sc_out< bool > dma1_s_axis_c2h_cmpt_tready;
  sc_core::sc_in< bool > dma1_s_axis_c2h_cmpt_tvalid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_s_axis_c2h_cmpt_dpar;
  sc_core::sc_in< sc_dt::sc_bv<512> > dma1_s_axis_c2h_cmpt_data;
  sc_core::sc_in< sc_dt::sc_bv<2> > dma1_s_axis_c2h_cmpt_cmpt_type;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tlast;
  sc_core::sc_out< bool > dma1_m_axis_h2c_err;
  sc_core::sc_out< bool > dma1_m_axis_h2c_tvalid;
  sc_core::sc_out< sc_dt::sc_bv<512> > dma1_m_axis_h2c_tdata;
  sc_core::sc_out< bool > dma1_m_axis_h2c_zero_byte;
  sc_core::sc_in< bool > dma1_m_axis_h2c_tready;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_tcrc;
  sc_core::sc_out< sc_dt::sc_bv<6> > dma1_m_axis_h2c_mty;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_m_axis_h2c_qid;
  sc_core::sc_out< sc_dt::sc_bv<32> > dma1_m_axis_h2c_mdata;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_m_axis_h2c_port_id;
  sc_core::sc_out< bool > dma1_axis_c2h_status_last;
  sc_core::sc_out< bool > dma1_axis_c2h_status_drop;
  sc_core::sc_out< bool > dma1_axis_c2h_status_error;
  sc_core::sc_out< bool > dma1_axis_c2h_status_valid;
  sc_core::sc_out< bool > dma1_axis_c2h_status_status_cmp;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_axis_c2h_status_qid;
  sc_core::sc_out< bool > dma1_qsts_out_vld;
  sc_core::sc_out< sc_dt::sc_bv<8> > dma1_qsts_out_op;
  sc_core::sc_in< bool > dma1_qsts_out_rdy;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_qsts_out_qid;
  sc_core::sc_out< sc_dt::sc_bv<64> > dma1_qsts_out_data;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_qsts_out_port_id;
  sc_core::sc_out< bool > dma1_dsc_crdt_in_rdy;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_dir;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_valid;
  sc_core::sc_in< bool > dma1_dsc_crdt_in_fence;
  sc_core::sc_in< sc_dt::sc_bv<12> > dma1_dsc_crdt_in_qid;
  sc_core::sc_in< sc_dt::sc_bv<16> > dma1_dsc_crdt_in_crdt;
  sc_core::sc_out< bool > dma1_usr_irq_ack;
  sc_core::sc_out< bool > dma1_usr_irq_fail;
  sc_core::sc_in< bool > dma1_usr_irq_valid;
  sc_core::sc_in< sc_dt::sc_bv<11> > dma1_usr_irq_vec;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_irq_fnc;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_mm;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qen;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_byp;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_dir;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_error;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_valid;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_qinv;
  sc_core::sc_out< bool > dma1_tm_dsc_sts_irq_arm;
  sc_core::sc_in< bool > dma1_tm_dsc_sts_rdy;
  sc_core::sc_out< sc_dt::sc_bv<12> > dma1_tm_dsc_sts_qid;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_avl;
  sc_core::sc_out< sc_dt::sc_bv<16> > dma1_tm_dsc_sts_pidx;
  sc_core::sc_out< sc_dt::sc_bv<3> > dma1_tm_dsc_sts_port_id;
  sc_core::sc_out< bool > dma1_usr_flr_set;
  sc_core::sc_out< bool > dma1_usr_flr_clear;
  sc_core::sc_out< sc_dt::sc_bv<13> > dma1_usr_flr_fnc;
  sc_core::sc_in< bool > dma1_usr_flr_done_vld;
  sc_core::sc_in< sc_dt::sc_bv<13> > dma1_usr_flr_done_fnc;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_n;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_n;
  sc_core::sc_in< sc_dt::sc_bv<8> > PCIE1_GT_grx_p;
  sc_core::sc_out< sc_dt::sc_bv<8> > PCIE1_GT_gtx_p;
  sc_core::sc_in< bool > gt_refclk1_clk_n;
  sc_core::sc_in< bool > gt_refclk1_clk_p;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_0;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_0;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_1;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_1;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_2;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_2;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_3;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_3;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_4;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_4;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_5;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_5;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_6;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_6;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_7;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_7;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_8;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_8;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_9;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_9;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_10;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_10;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_11;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_11;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_12;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_12;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_13;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_13;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_14;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_14;
  sc_core::sc_out< sc_dt::sc_bv<42> > pcie1_pipe_ep_tx_15;
  sc_core::sc_in< sc_dt::sc_bv<42> > pcie1_pipe_ep_rx_15;
  sc_core::sc_in< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_in;
  sc_core::sc_out< sc_dt::sc_bv<14> > pcie1_pipe_ep_commands_out;

  // Dummy Signals for IP Ports


protected:

  virtual void before_end_of_elaboration();

private:

  xtlm::xaximm_xtlm2pin_t<128,44,16,16,1,1,16,1>* mp_M_AXI_FPD_transactor;
  sc_signal< bool > m_M_AXI_FPD_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_0_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_0_transactor_rst_signal;
  xtlm::xaximm_xtlm2pin_t<128,64,16,18,17,1,18,17>* mp_CPM_PCIE_NOC_1_transactor;
  sc_signal< bool > m_CPM_PCIE_NOC_1_transactor_rst_signal;
  xtlm::xaxis_xtlm2pin_t<4,1,1,1,1,1>* mp_dma1_st_rx_msg_transactor;

  // Transactor stubs
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_0_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_0_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_1_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * CPM_PCIE_NOC_1_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M_AXI_FPD_transactor_initiator_rd_socket_stub;
  xtlm::xtlm_aximm_initiator_stub * M_AXI_FPD_transactor_initiator_wr_socket_stub;
  xtlm::xtlm_axis_initiator_stub * dma1_st_rx_msg_transactor_initiator_socket_stub;

  // Socket stubs

};
#endif // MTI_SYSTEMC
#endif // IP_CPM_QDMA_EP_PART_VERSAL_CIPS_0_0_H_
