Fitter report for PONG
Fri Nov 19 08:10:53 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 19 08:10:53 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; PONG                                            ;
; Top-level Entity Name              ; PONG                                            ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 468 / 15,408 ( 3 % )                            ;
;     Total combinational functions  ; 427 / 15,408 ( 3 % )                            ;
;     Dedicated logic registers      ; 278 / 15,408 ( 2 % )                            ;
; Total registers                    ; 278                                             ;
; Total pins                         ; 53 / 347 ( 15 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; sseg1[0] ; Missing drive strength and slew rate ;
; sseg1[1] ; Missing drive strength and slew rate ;
; sseg1[2] ; Missing drive strength and slew rate ;
; sseg1[3] ; Missing drive strength and slew rate ;
; sseg1[4] ; Missing drive strength and slew rate ;
; sseg1[5] ; Missing drive strength and slew rate ;
; sseg1[6] ; Missing drive strength and slew rate ;
; sseg2[0] ; Missing drive strength and slew rate ;
; sseg2[1] ; Missing drive strength and slew rate ;
; sseg2[2] ; Missing drive strength and slew rate ;
; sseg2[3] ; Missing drive strength and slew rate ;
; sseg2[4] ; Missing drive strength and slew rate ;
; sseg2[5] ; Missing drive strength and slew rate ;
; sseg2[6] ; Missing drive strength and slew rate ;
; M2[0]    ; Missing drive strength and slew rate ;
; M2[1]    ; Missing drive strength and slew rate ;
; M2[2]    ; Missing drive strength and slew rate ;
; M2[3]    ; Missing drive strength and slew rate ;
; M2[4]    ; Missing drive strength and slew rate ;
; M2[5]    ; Missing drive strength and slew rate ;
; M2[6]    ; Missing drive strength and slew rate ;
; M2[7]    ; Missing drive strength and slew rate ;
; M2[8]    ; Missing drive strength and slew rate ;
; M2[9]    ; Missing drive strength and slew rate ;
; M2[10]   ; Missing drive strength and slew rate ;
; M2[11]   ; Missing drive strength and slew rate ;
; M2[12]   ; Missing drive strength and slew rate ;
; M2[13]   ; Missing drive strength and slew rate ;
; M2[14]   ; Missing drive strength and slew rate ;
; M2[15]   ; Missing drive strength and slew rate ;
; M2[16]   ; Missing drive strength and slew rate ;
; M2[17]   ; Missing drive strength and slew rate ;
; M2[18]   ; Missing drive strength and slew rate ;
; M2[19]   ; Missing drive strength and slew rate ;
; M2[20]   ; Missing drive strength and slew rate ;
; M2[21]   ; Missing drive strength and slew rate ;
; M2[22]   ; Missing drive strength and slew rate ;
; M2[23]   ; Missing drive strength and slew rate ;
; M2[24]   ; Missing drive strength and slew rate ;
; M2[25]   ; Missing drive strength and slew rate ;
; M2[26]   ; Missing drive strength and slew rate ;
; M2[27]   ; Missing drive strength and slew rate ;
; M2[28]   ; Missing drive strength and slew rate ;
; M2[29]   ; Missing drive strength and slew rate ;
; M2[30]   ; Missing drive strength and slew rate ;
; M2[31]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 824 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 824 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 814     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Martin/OneDrive - Pontificia Universidad Javeriana/Documents/Digitales/PONG/output_files/PONG.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 468 / 15,408 ( 3 % ) ;
;     -- Combinational with no register       ; 190                  ;
;     -- Register only                        ; 41                   ;
;     -- Combinational with a register        ; 237                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 185                  ;
;     -- 3 input functions                    ; 38                   ;
;     -- <=2 input functions                  ; 204                  ;
;     -- Register only                        ; 41                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 347                  ;
;     -- arithmetic mode                      ; 80                   ;
;                                             ;                      ;
; Total registers*                            ; 278 / 17,068 ( 2 % ) ;
;     -- Dedicated logic registers            ; 278 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 37 / 963 ( 4 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 53 / 347 ( 15 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 4 / 20 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 5%         ;
; Maximum fan-out                             ; 215                  ;
; Highest non-global fan-out                  ; 215                  ;
; Total fan-out                               ; 2361                 ;
; Average fan-out                             ; 2.73                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 468 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 190                 ; 0                              ;
;     -- Register only                        ; 41                  ; 0                              ;
;     -- Combinational with a register        ; 237                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 185                 ; 0                              ;
;     -- 3 input functions                    ; 38                  ; 0                              ;
;     -- <=2 input functions                  ; 204                 ; 0                              ;
;     -- Register only                        ; 41                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 347                 ; 0                              ;
;     -- arithmetic mode                      ; 80                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 278                 ; 0                              ;
;     -- Dedicated logic registers            ; 278 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 37 / 963 ( 4 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 53                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2356                ; 5                              ;
;     -- Registered Connections               ; 944                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 7                   ; 0                              ;
;     -- Output Ports                         ; 46                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; G21   ; 6        ; 41           ; 15           ; 0            ; 228                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ena     ; J6    ; 1        ; 0            ; 24           ; 0            ; 102                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; joy1[0] ; AB20  ; 4        ; 37           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; joy1[1] ; AA20  ; 4        ; 37           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; joy2[0] ; AA18  ; 4        ; 35           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; joy2[1] ; AB19  ; 4        ; 35           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst     ; H5    ; 1        ; 0            ; 27           ; 0            ; 215                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; M2[0]    ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[10]   ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[11]   ; T8    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[12]   ; W7    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[13]   ; V5    ; 3        ; 3            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[14]   ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[15]   ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[16]   ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[17]   ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[18]   ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[19]   ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[1]    ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[20]   ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[21]   ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[22]   ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[23]   ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[24]   ; U14   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[25]   ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[26]   ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[27]   ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[28]   ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[29]   ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[2]    ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[30]   ; W6    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[31]   ; U7    ; 3        ; 3            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[3]    ; AB10  ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[4]    ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[5]    ; AB5   ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[6]    ; V14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[7]    ; Y13   ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[8]    ; U13   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; M2[9]    ; R10   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg1[0] ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg1[1] ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg1[2] ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg1[3] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg1[4] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg1[5] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg1[6] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg2[0] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg2[1] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg2[2] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg2[3] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg2[4] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg2[5] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sseg2[6] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                     ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                    ; Use as regular IO        ; sseg2[5]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; sseg1[6]                ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                    ; Use as regular IO        ; sseg2[3]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                   ; Use as regular IO        ; sseg2[4]                ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                   ; Use as regular IO        ; sseg1[0]                ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                   ; Use as regular IO        ; sseg1[1]                ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 18 / 46 ( 39 % ) ; 2.5V          ; --           ;
; 4        ; 18 / 41 ( 44 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 14 / 47 ( 30 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; sseg2[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; sseg2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; M2[23]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; M2[21]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; M2[20]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; M2[19]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; M2[18]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; M2[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; M2[0]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; M2[15]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; joy2[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; joy1[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; M2[22]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; M2[5]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; M2[4]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; M2[3]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; M2[2]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; M2[17]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; M2[16]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; M2[14]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; joy2[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; joy1[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; sseg2[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; sseg2[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; sseg2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; sseg2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; sseg1[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; sseg1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; sseg1[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; sseg1[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; sseg2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; sseg1[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; sseg1[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; sseg1[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; ena                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; M2[9]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; M2[11]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; M2[31]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; M2[8]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; M2[24]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; M2[13]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; M2[29]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; M2[27]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; M2[26]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; M2[6]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; M2[30]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; M2[12]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; M2[28]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; M2[25]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; M2[10]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; M2[7]                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; |PONG                                            ; 468 (0)     ; 278 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 53   ; 0            ; 190 (0)      ; 41 (0)            ; 237 (0)          ; |PONG                                                                                      ; work         ;
;    |game_to_matrix:matriz|                       ; 60 (60)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 56 (56)          ; |PONG|game_to_matrix:matriz                                                                ; work         ;
;    |ledMatrix_Controller_FSM:FSM_display|        ; 111 (111)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 35 (35)           ; 31 (31)          ; |PONG|ledMatrix_Controller_FSM:FSM_display                                                 ; work         ;
;    |logica_bola:bola|                            ; 100 (21)    ; 37 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (16)      ; 0 (0)             ; 37 (5)           ; |PONG|logica_bola:bola                                                                     ; work         ;
;       |Comparador:Comparador_bottom|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|Comparador:Comparador_bottom                                        ; work         ;
;       |Comparador:Comparador_goal2|              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|Comparador:Comparador_goal2                                         ; work         ;
;       |Comparador:Comparador_left1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|Comparador:Comparador_left1                                         ; work         ;
;       |Comparador:Comparador_left2|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|Comparador:Comparador_left2                                         ; work         ;
;       |Comparador:Comparador_left3|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|Comparador:Comparador_left3                                         ; work         ;
;       |Comparador:Comparador_right1|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|Comparador:Comparador_right1                                        ; work         ;
;       |Comparador:Comparador_right2|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|Comparador:Comparador_right2                                        ; work         ;
;       |Comparador:Comparador_right3|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|Comparador:Comparador_right3                                        ; work         ;
;       |adder_substractor:corrimiento_izquierda|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|adder_substractor:corrimiento_izquierda                             ; work         ;
;          |full_adder:adder_2|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|adder_substractor:corrimiento_izquierda|full_adder:adder_2          ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_bola:bola|adder_substractor:corrimiento_izquierda|full_adder:adder_3          ; work         ;
;       |mux2_1_with_select:mux_x|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |PONG|logica_bola:bola|mux2_1_with_select:mux_x                                            ; work         ;
;       |my_tff1:flip_flop_x|                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |PONG|logica_bola:bola|my_tff1:flip_flop_x                                                 ; work         ;
;       |my_tff1:flip_flop_y|                      ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |PONG|logica_bola:bola|my_tff1:flip_flop_y                                                 ; work         ;
;       |univ_bin_counter:CLOCK|                   ; 32 (32)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (24)          ; |PONG|logica_bola:bola|univ_bin_counter:CLOCK                                              ; work         ;
;    |logica_marcador:marcador|                    ; 26 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 8 (0)            ; |PONG|logica_marcador:marcador                                                             ; work         ;
;       |my_tff1:flip_flop_goal1|                  ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |PONG|logica_marcador:marcador|my_tff1:flip_flop_goal1                                     ; work         ;
;       |my_tff1:flip_flop_goal2|                  ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |PONG|logica_marcador:marcador|my_tff1:flip_flop_goal2                                     ; work         ;
;       |segmentos7:Pantalla|                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |PONG|logica_marcador:marcador|segmentos7:Pantalla                                         ; work         ;
;    |logica_raquetas:raqueta1|                    ; 74 (9)      ; 45 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (6)       ; 2 (2)             ; 43 (1)           ; |PONG|logica_raquetas:raqueta1                                                             ; work         ;
;       |adder_substractor:corrimiento_abajoled1|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled1                     ; work         ;
;          |full_adder:adder_1|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled1|full_adder:adder_1  ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled1|full_adder:adder_3  ; work         ;
;       |adder_substractor:corrimiento_abajoled2|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled2                     ; work         ;
;          |full_adder:adder_1|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled2|full_adder:adder_1  ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled2|full_adder:adder_3  ; work         ;
;       |adder_substractor:corrimiento_abajoled3|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled3                     ; work         ;
;          |full_adder:adder_2|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled3|full_adder:adder_2  ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled3|full_adder:adder_3  ; work         ;
;       |adder_substractor:corrimiento_arribaled1| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled1                    ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled1|full_adder:adder_3 ; work         ;
;       |adder_substractor:corrimiento_arribaled2| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled2                    ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled2|full_adder:adder_3 ; work         ;
;       |adder_substractor:corrimiento_arribaled3| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled3                    ; work         ;
;          |full_adder:adder_2|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled3|full_adder:adder_2 ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled3|full_adder:adder_3 ; work         ;
;       |mux2_1_with_select:mux_led1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |PONG|logica_raquetas:raqueta1|mux2_1_with_select:mux_led1                                 ; work         ;
;       |mux2_1_with_select:mux_led2|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |PONG|logica_raquetas:raqueta1|mux2_1_with_select:mux_led2                                 ; work         ;
;       |mux2_1_with_select:mux_led3|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PONG|logica_raquetas:raqueta1|mux2_1_with_select:mux_led3                                 ; work         ;
;       |mux2_1_with_select:mux_raq|               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PONG|logica_raquetas:raqueta1|mux2_1_with_select:mux_raq                                  ; work         ;
;       |my_tff:flip_flop_led1|                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |PONG|logica_raquetas:raqueta1|my_tff:flip_flop_led1                                       ; work         ;
;       |my_tff:flip_flop_led2|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PONG|logica_raquetas:raqueta1|my_tff:flip_flop_led2                                       ; work         ;
;       |my_tff:flip_flop_led3|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PONG|logica_raquetas:raqueta1|my_tff:flip_flop_led3                                       ; work         ;
;       |my_tff:flip_flop_raq|                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |PONG|logica_raquetas:raqueta1|my_tff:flip_flop_raq                                        ; work         ;
;       |univ_bin_counter:CLOCK|                   ; 32 (32)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (24)          ; |PONG|logica_raquetas:raqueta1|univ_bin_counter:CLOCK                                      ; work         ;
;    |logica_raquetas:raqueta2|                    ; 73 (8)      ; 45 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (5)       ; 1 (1)             ; 44 (2)           ; |PONG|logica_raquetas:raqueta2                                                             ; work         ;
;       |adder_substractor:corrimiento_abajoled1|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled1                     ; work         ;
;          |full_adder:adder_1|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled1|full_adder:adder_1  ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled1|full_adder:adder_3  ; work         ;
;       |adder_substractor:corrimiento_abajoled2|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled2                     ; work         ;
;          |full_adder:adder_1|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled2|full_adder:adder_1  ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled2|full_adder:adder_3  ; work         ;
;       |adder_substractor:corrimiento_abajoled3|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled3                     ; work         ;
;          |full_adder:adder_2|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled3|full_adder:adder_2  ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled3|full_adder:adder_3  ; work         ;
;       |adder_substractor:corrimiento_arribaled1| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled1                    ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled1|full_adder:adder_3 ; work         ;
;       |adder_substractor:corrimiento_arribaled2| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled2                    ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled2|full_adder:adder_3 ; work         ;
;       |adder_substractor:corrimiento_arribaled3| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled3                    ; work         ;
;          |full_adder:adder_2|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled3|full_adder:adder_2 ; work         ;
;          |full_adder:adder_3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |PONG|logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled3|full_adder:adder_3 ; work         ;
;       |mux2_1_with_select:mux_led1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |PONG|logica_raquetas:raqueta2|mux2_1_with_select:mux_led1                                 ; work         ;
;       |mux2_1_with_select:mux_led2|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |PONG|logica_raquetas:raqueta2|mux2_1_with_select:mux_led2                                 ; work         ;
;       |mux2_1_with_select:mux_led3|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |PONG|logica_raquetas:raqueta2|mux2_1_with_select:mux_led3                                 ; work         ;
;       |mux2_1_with_select:mux_raq|               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |PONG|logica_raquetas:raqueta2|mux2_1_with_select:mux_raq                                  ; work         ;
;       |my_tff:flip_flop_led1|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PONG|logica_raquetas:raqueta2|my_tff:flip_flop_led1                                       ; work         ;
;       |my_tff:flip_flop_led2|                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |PONG|logica_raquetas:raqueta2|my_tff:flip_flop_led2                                       ; work         ;
;       |my_tff:flip_flop_led3|                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |PONG|logica_raquetas:raqueta2|my_tff:flip_flop_led3                                       ; work         ;
;       |my_tff:flip_flop_raq|                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |PONG|logica_raquetas:raqueta2|my_tff:flip_flop_raq                                        ; work         ;
;       |univ_bin_counter:CLOCK|                   ; 32 (32)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (24)          ; |PONG|logica_raquetas:raqueta2|univ_bin_counter:CLOCK                                      ; work         ;
;    |register_file:registro|                      ; 63 (63)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 61 (61)          ; |PONG|register_file:registro                                                               ; work         ;
;    |univ_bin_counter:counter_fps|                ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 18 (18)          ; |PONG|univ_bin_counter:counter_fps                                                         ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; sseg1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sseg2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[24]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[25]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[26]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[27]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[28]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[29]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[30]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M2[31]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ena      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; joy1[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; joy1[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; joy2[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; joy2[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; ena                                                             ;                   ;         ;
;      - univ_bin_counter:counter_fps|temp[1]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[2]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[3]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[4]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[5]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[6]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[7]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[8]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[9]                     ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[10]                    ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[11]                    ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[12]                    ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[13]                    ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[14]                    ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[15]                    ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[1]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[2]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[3]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[4]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[5]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[6]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[7]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[8]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[9]          ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[10]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[11]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[12]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[13]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[14]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[15]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[16]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[17]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[18]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[19]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[20]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[21]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[22]         ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[23]         ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[1]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[2]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[3]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[4]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[5]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[6]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[7]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[8]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[9]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[10] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[11] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[12] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[13] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[14] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[15] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[16] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[17] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[18] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[19] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[20] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[21] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[22] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[23] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[1]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[2]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[3]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[4]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[5]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[6]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[7]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[8]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[9]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[10] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[11] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[12] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[13] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[14] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[15] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[16] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[17] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[18] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[19] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[20] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[21] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[22] ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[23] ; 1                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_x|q[1]                ; 1                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_x|q[2]                ; 1                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_x|q[3]                ; 1                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal1|q[0]~0  ; 1                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal1|q[1]~1  ; 1                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal1|q[2]~2  ; 1                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal1|q[3]~4  ; 1                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal2|q[0]~0  ; 1                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal2|q[1]~1  ; 1                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal2|q[2]~2  ; 1                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal2|q[3]~4  ; 1                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[0]                     ; 1                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_x|q[0]~0              ; 1                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_y|q[3]~2              ; 1                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[0]          ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[0]  ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[0]  ; 1                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_y|q[3]~10             ; 1                 ; 6       ;
; clk                                                             ;                   ;         ;
; rst                                                             ;                   ;         ;
;      - logica_bola:bola|my_tff1:flip_flop_x|q[0]                ; 0                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_x|q[1]                ; 0                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_x|q[2]                ; 0                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_x|q[3]                ; 0                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal1|q[0]    ; 0                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal1|q[1]    ; 0                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal1|q[2]    ; 0                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal1|q[3]    ; 0                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal2|q[0]    ; 0                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal2|q[1]    ; 0                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal2|q[2]    ; 0                 ; 6       ;
;      - logica_marcador:marcador|my_tff1:flip_flop_goal2|q[3]    ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[6]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[2]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[1]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[0]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[6]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[2]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[1]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[0]       ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_1      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_2      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_3      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_4      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_5      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_6      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_7      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_8      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_9      ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_10     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_11     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_12     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_13     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_14     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_15     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_16     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_17     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_18     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_19     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_20     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_21     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_22     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_23     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_24     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_25     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_26     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_27     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_28     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_29     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_30     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_31     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_32     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_33     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_34     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_35     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_36     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_37     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_38     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_39     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_40     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_41     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_42     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_43     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_44     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_45     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_46     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_47     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_48     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_49     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_50     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_51     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_52     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_53     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_54     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_55     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_56     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_57     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_58     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_59     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_60     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_61     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_62     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.LED_63     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[1]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[2]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[3]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[4]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[5]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[6]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[7]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[8]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[9]                     ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[10]                    ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[11]                    ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[12]                    ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[13]                    ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[14]                    ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[15]                    ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[1]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[2]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[3]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[4]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[5]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[6]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[7]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[8]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[9]          ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[10]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[11]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[12]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[13]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[14]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[15]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[16]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[17]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[18]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[19]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[20]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[21]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[22]         ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[23]         ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[1]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[2]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[3]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[4]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[5]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[6]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[7]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[8]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[9]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[10] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[11] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[12] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[13] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[14] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[15] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[16] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[17] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[18] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[19] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[20] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[21] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[22] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[23] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[1]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[2]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[3]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[4]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[5]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[6]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[7]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[8]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[9]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[10] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[11] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[12] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[13] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[14] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[15] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[16] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[17] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[18] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[19] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[20] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[21] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[22] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[23] ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[1]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[3]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[1]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[3]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led3|q[2]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led3|q[3]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led2|q[1]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led2|q[3]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led1|q[1]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led1|q[3]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led3|q[2]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led3|q[3]      ; 0                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_y|q[0]                ; 0                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_y|q[1]                ; 0                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_y|q[3]                ; 0                 ; 6       ;
;      - logica_bola:bola|my_tff1:flip_flop_y|q[2]                ; 0                 ; 6       ;
;      - univ_bin_counter:counter_fps|temp[0]                     ; 0                 ; 6       ;
;      - ledMatrix_Controller_FSM:FSM_display|pr_state.stby       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[4]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[5]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[7]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[5]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[7]       ; 0                 ; 6       ;
;      - logica_bola:bola|pr_state.abajo_izq                      ; 0                 ; 6       ;
;      - logica_bola:bola|pr_state.arriba_izq                     ; 0                 ; 6       ;
;      - logica_bola:bola|pr_state.arriba_der                     ; 0                 ; 6       ;
;      - logica_bola:bola|pr_state.abajo_der                      ; 0                 ; 6       ;
;      - logica_bola:bola|pr_state.inicial                        ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|pr_state.down                   ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[3]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|pr_state.idle                   ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|pr_state.up                     ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|pr_state.up                     ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|pr_state.down                   ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|pr_state.idle                   ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[4]       ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[0]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led3|q[1]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[2]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|my_tff:flip_flop_led2|q[2]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[0]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[2]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led3|q[1]      ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_led1|q[2]      ; 0                 ; 6       ;
;      - logica_bola:bola|univ_bin_counter:CLOCK|temp[0]          ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[0]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[0]  ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[3]       ; 0                 ; 6       ;
; joy1[0]                                                         ;                   ;         ;
;      - logica_raquetas:raqueta1|nx_state.down~2                 ; 1                 ; 6       ;
;      - logica_raquetas:raqueta1|nx_state.idle~0                 ; 1                 ; 6       ;
; joy1[1]                                                         ;                   ;         ;
;      - logica_raquetas:raqueta1|nx_state.down~2                 ; 0                 ; 6       ;
;      - logica_raquetas:raqueta1|nx_state.idle~0                 ; 0                 ; 6       ;
; joy2[0]                                                         ;                   ;         ;
;      - logica_raquetas:raqueta2|nx_state.idle~0                 ; 0                 ; 6       ;
;      - logica_raquetas:raqueta2|nx_state.down~2                 ; 0                 ; 6       ;
; joy2[1]                                                         ;                   ;         ;
;      - logica_raquetas:raqueta2|nx_state.idle~0                 ; 1                 ; 6       ;
;      - logica_raquetas:raqueta2|nx_state.down~2                 ; 1                 ; 6       ;
+-----------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                ;
+--------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                    ; PIN_G21            ; 70      ; Clock                   ; no     ; --                   ; --               ; --                        ;
; clk                                                    ; PIN_G21            ; 159     ; Clock                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ena                                                    ; PIN_J6             ; 102     ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0         ; LCCOMB_X39_Y15_N24 ; 8       ; Clock                   ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; logica_raquetas:raqueta1|pr_state.down                 ; FF_X27_Y14_N19     ; 16      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; logica_raquetas:raqueta1|pr_state.idle                 ; FF_X27_Y14_N31     ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; logica_raquetas:raqueta1|pr_state.up                   ; FF_X27_Y14_N25     ; 14      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0 ; LCCOMB_X40_Y15_N24 ; 21      ; Clock                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; logica_raquetas:raqueta2|pr_state.down                 ; FF_X23_Y14_N15     ; 16      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; logica_raquetas:raqueta2|pr_state.idle                 ; FF_X23_Y14_N7      ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; logica_raquetas:raqueta2|pr_state.up                   ; FF_X23_Y14_N29     ; 14      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0 ; LCCOMB_X38_Y15_N30 ; 21      ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; rst                                                    ; PIN_H5             ; 215     ; Async. clear            ; no     ; --                   ; --               ; --                        ;
; univ_bin_counter:counter_fps|Equal0~4                  ; LCCOMB_X22_Y17_N2  ; 64      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                        ;
+--------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                   ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                    ; PIN_G21            ; 159     ; 89                                   ; Global Clock         ; GCLK9            ; --                        ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0         ; LCCOMB_X39_Y15_N24 ; 8       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0 ; LCCOMB_X40_Y15_N24 ; 21      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0 ; LCCOMB_X38_Y15_N30 ; 21      ; 1                                    ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; rst~input                                                                                                ; 215     ;
; ena~input                                                                                                ; 102     ;
; clk~input                                                                                                ; 69      ;
; univ_bin_counter:counter_fps|Equal0~4                                                                    ; 64      ;
; logica_bola:bola|my_tff1:flip_flop_x|q[0]                                                                ; 30      ;
; logica_bola:bola|my_tff1:flip_flop_x|q[1]                                                                ; 28      ;
; logica_bola:bola|my_tff1:flip_flop_x|q[2]                                                                ; 26      ;
; logica_bola:bola|my_tff1:flip_flop_x|q[3]                                                                ; 24      ;
; game_to_matrix:matriz|Equal0~0                                                                           ; 19      ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[0]                                                      ; 17      ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[0]                                                      ; 17      ;
; logica_raquetas:raqueta2|pr_state.down                                                                   ; 16      ;
; logica_raquetas:raqueta1|pr_state.down                                                                   ; 16      ;
; logica_raquetas:raqueta2|pr_state.up                                                                     ; 14      ;
; logica_raquetas:raqueta1|pr_state.up                                                                     ; 14      ;
; game_to_matrix:matriz|Equal1~0                                                                           ; 14      ;
; game_to_matrix:matriz|Equal2~0                                                                           ; 14      ;
; game_to_matrix:matriz|Equal3~0                                                                           ; 14      ;
; logica_bola:bola|pr_state.arriba_der                                                                     ; 11      ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[0]                                                    ; 11      ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[0]                                                    ; 11      ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[1]                                                    ; 10      ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[1]                                                    ; 10      ;
; logica_raquetas:raqueta2|pr_state.idle                                                                   ; 9       ;
; logica_raquetas:raqueta1|pr_state.idle                                                                   ; 9       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[0]                                                                ; 9       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[2]                                                    ; 9       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[2]                                                    ; 9       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[1]                                                                ; 8       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[3]                                                    ; 8       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[3]                                                    ; 8       ;
; logica_bola:bola|Comparador:Comparador_left2|Equal0~2                                                    ; 7       ;
; logica_bola:bola|Comparador:Comparador_bottom|Equal0~0                                                   ; 7       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[2]                                                                ; 7       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led3|q[1]                                                      ; 6       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led3|q[1]                                                      ; 6       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[3]                                                                ; 6       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led3|q[2]                                                      ; 6       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led1|q[1]                                                      ; 6       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[1]                                                      ; 6       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led2|q[1]                                                      ; 6       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led3|q[2]                                                      ; 6       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[1]                                                      ; 6       ;
; logica_bola:bola|pr_state.abajo_der                                                                      ; 5       ;
; logica_bola:bola|pr_state.arriba_izq                                                                     ; 5       ;
; logica_bola:bola|pr_state.abajo_izq                                                                      ; 5       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[5]                                                       ; 5       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[5]                                                       ; 5       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[4]                                                       ; 5       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[6]                                                       ; 5       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[6]                                                       ; 5       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[3]                                                       ; 4       ;
; logica_bola:bola|process_1~1                                                                             ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led1|q[2]                                                      ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[2]                                                      ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led2|q[2]                                                      ; 4       ;
; logica_bola:bola|process_1~0                                                                             ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[2]                                                      ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[4]                                                       ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[3]                                                       ; 4       ;
; logica_bola:bola|sel_x[1]                                                                                ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[7]                                                       ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~15                                                   ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~14                                                   ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~13                                                   ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~12                                                   ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~11                                                   ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~10                                                   ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~9                                                    ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~8                                                    ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~7                                                    ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[7]                                                       ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~6                                                    ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~5                                                    ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~4                                                    ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~3                                                    ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~2                                                    ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~1                                                    ; 4       ;
; logica_bola:bola|Comparador:Comparador_goal2|Equal0~0                                                    ; 4       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_57                                                     ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[1]                                                       ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[2]                                                       ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[1]                                                       ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[2]                                                       ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led1|q[3]                                                      ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led3|q[3]                                                      ; 4       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[3]                                                      ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led2|q[3]                                                      ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[3]                                                      ; 4       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led3|q[3]                                                      ; 4       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[0]                                                  ; 3       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[0]                                                  ; 3       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[0]                                                          ; 3       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[3]~2                                                              ; 3       ;
; logica_bola:bola|pr_state.inicial                                                                        ; 3       ;
; logica_bola:bola|sel_x[0]                                                                                ; 3       ;
; univ_bin_counter:counter_fps|temp[0]                                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_32                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_31                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_25                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_63                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_30                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_62                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_28                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_60                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_16                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_15                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_14                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_12                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_9                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_48                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_47                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_46                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_44                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_41                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_29                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_13                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_61                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_45                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_27                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_11                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_59                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_43                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_26                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_10                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_58                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_42                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_24                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_23                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_17                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_56                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_55                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_49                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_22                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_54                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_20                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_52                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_8                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_7                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_6                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_4                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_1                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_40                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_39                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_38                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_36                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_33                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_21                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_5                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_53                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_37                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_19                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_3                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_51                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_35                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_18                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_2                                                      ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_50                                                     ; 3       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_34                                                     ; 3       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[0]                                                       ; 3       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[0]                                                       ; 3       ;
; joy2[1]~input                                                                                            ; 2       ;
; joy2[0]~input                                                                                            ; 2       ;
; joy1[1]~input                                                                                            ; 2       ;
; joy1[0]~input                                                                                            ; 2       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled1|full_adder:adder_1|s_Cout[1]~0          ; 2       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled2|full_adder:adder_1|s_Cout[1]~0          ; 2       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled2|full_adder:adder_1|s_Cout[1]~0          ; 2       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled1|full_adder:adder_1|s_Cout[1]~0          ; 2       ;
; logica_raquetas:raqueta2|nx_state.down~2                                                                 ; 2       ;
; logica_raquetas:raqueta2|nx_state.idle~0                                                                 ; 2       ;
; logica_raquetas:raqueta1|nx_state.idle~0                                                                 ; 2       ;
; logica_raquetas:raqueta1|nx_state.down~2                                                                 ; 2       ;
; logica_bola:bola|Selector3~1                                                                             ; 2       ;
; logica_bola:bola|Selector2~6                                                                             ; 2       ;
; logica_bola:bola|Comparador:Comparador_right2|Equal0~1                                                   ; 2       ;
; logica_bola:bola|Comparador:Comparador_right2|Equal0~0                                                   ; 2       ;
; logica_bola:bola|adder_substractor:corrimiento_izquierda|full_adder:adder_3|s_Cout~0                     ; 2       ;
; logica_bola:bola|adder_substractor:corrimiento_izquierda|full_adder:adder_2|s_Cout~0                     ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[22]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[21]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[23]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[20]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[18]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[17]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[16]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[19]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[14]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[13]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[15]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[12]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[11]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[8]                                                  ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[10]                                                 ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[9]                                                  ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[7]                                                  ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[6]                                                  ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[5]                                                  ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[4]                                                  ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[3]                                                  ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[2]                                                  ; 2       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[1]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[22]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[21]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[23]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[20]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[18]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[17]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[16]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[19]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[14]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[13]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[15]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[12]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[11]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[8]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[10]                                                 ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[9]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[7]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[6]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[5]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[4]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[3]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[2]                                                  ; 2       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[1]                                                  ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[22]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[21]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[23]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[20]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[18]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[17]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[16]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[19]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[14]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[13]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[15]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[12]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[11]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[8]                                                          ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[10]                                                         ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[9]                                                          ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[7]                                                          ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[6]                                                          ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[5]                                                          ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[4]                                                          ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[3]                                                          ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[2]                                                          ; 2       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[1]                                                          ; 2       ;
; univ_bin_counter:counter_fps|temp[14]                                                                    ; 2       ;
; univ_bin_counter:counter_fps|temp[15]                                                                    ; 2       ;
; univ_bin_counter:counter_fps|temp[13]                                                                    ; 2       ;
; univ_bin_counter:counter_fps|temp[12]                                                                    ; 2       ;
; univ_bin_counter:counter_fps|temp[10]                                                                    ; 2       ;
; univ_bin_counter:counter_fps|temp[11]                                                                    ; 2       ;
; univ_bin_counter:counter_fps|temp[9]                                                                     ; 2       ;
; univ_bin_counter:counter_fps|temp[8]                                                                     ; 2       ;
; univ_bin_counter:counter_fps|temp[6]                                                                     ; 2       ;
; univ_bin_counter:counter_fps|temp[4]                                                                     ; 2       ;
; univ_bin_counter:counter_fps|temp[7]                                                                     ; 2       ;
; univ_bin_counter:counter_fps|temp[5]                                                                     ; 2       ;
; univ_bin_counter:counter_fps|temp[3]                                                                     ; 2       ;
; univ_bin_counter:counter_fps|temp[1]                                                                     ; 2       ;
; univ_bin_counter:counter_fps|temp[2]                                                                     ; 2       ;
; logica_bola:bola|pr_state.inicial~feeder                                                                 ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.stby~feeder                                                ; 1       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_raq|q[3]~_wirecell                                             ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled2|full_adder:adder_1|s_Cout[1]~0_wirecell ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled1|full_adder:adder_1|s_Cout[1]~0_wirecell ; 1       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_raq|q[3]~_wirecell                                             ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled2|full_adder:adder_1|s_Cout[1]~0_wirecell ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled1|full_adder:adder_1|s_Cout[1]~0_wirecell ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[0]~69                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[0]~69                                               ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[0]~69                                                       ; 1       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[0]~2                                                    ; 1       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[0]~2                                                    ; 1       ;
; univ_bin_counter:counter_fps|temp[0]~45                                                                  ; 1       ;
; register_file:registro|array_reg[0][47]~2                                                                ; 1       ;
; register_file:registro|array_reg[0][32]~1                                                                ; 1       ;
; register_file:registro|array_reg[0][48]~0                                                                ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.LED_1~0                                                    ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_led1|Mux1~3                                              ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_led1|Mux1~2                                              ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_led2|Mux1~3                                              ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_led2|Mux1~2                                              ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_led2|Mux1~3                                              ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_led2|Mux1~2                                              ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_led1|Mux1~3                                              ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_led1|Mux1~2                                              ; 1       ;
; logica_bola:bola|Selector1~6                                                                             ; 1       ;
; logica_bola:bola|Selector2~8                                                                             ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[3]~10                                                             ; 1       ;
; logica_bola:bola|mux2_1_with_select:mux_x|Mux1~3                                                         ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_raq|Mux7~0                                               ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_raq|Mux6~0                                               ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_raq|Mux5~0                                               ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_raq|Mux4~0                                               ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_raq|Mux7~0                                               ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_raq|Mux6~0                                               ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_raq|Mux5~0                                               ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled1|full_adder:adder_3|s_Cout~0            ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled1|full_adder:adder_3|s_Cout[1]~0          ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled3|full_adder:adder_2|s_Cout~0            ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled3|full_adder:adder_2|s_Cout[1]~0          ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled3|full_adder:adder_3|s_Cout~0            ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled3|full_adder:adder_3|s_Cout[1]~0          ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_led3|Mux2~0                                              ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_arribaled2|full_adder:adder_3|s_Cout~0            ; 1       ;
; logica_raquetas:raqueta2|adder_substractor:corrimiento_abajoled2|full_adder:adder_3|s_Cout[1]~0          ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled2|full_adder:adder_3|s_Cout~0            ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled2|full_adder:adder_3|s_Cout[1]~0          ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled1|full_adder:adder_3|s_Cout~0            ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled1|full_adder:adder_3|s_Cout[1]~0          ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled3|full_adder:adder_2|s_Cout~0            ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled3|full_adder:adder_2|s_Cout[1]~0          ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_arribaled3|full_adder:adder_3|s_Cout~0            ; 1       ;
; logica_raquetas:raqueta1|adder_substractor:corrimiento_abajoled3|full_adder:adder_3|s_Cout[1]~0          ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_led3|Mux2~0                                              ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_raq|Mux3~0                                               ; 1       ;
; logica_raquetas:raqueta2|nx_state.idle~1                                                                 ; 1       ;
; logica_raquetas:raqueta2|nx_state.down~1                                                                 ; 1       ;
; logica_raquetas:raqueta2|nx_state.down~0                                                                 ; 1       ;
; logica_raquetas:raqueta2|process_1~1                                                                     ; 1       ;
; logica_raquetas:raqueta2|process_1~0                                                                     ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0~6                                                 ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0~5                                                 ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0~4                                                 ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0~3                                                 ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0~2                                                 ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0~1                                                 ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0~0                                                 ; 1       ;
; logica_raquetas:raqueta1|nx_state.idle~1                                                                 ; 1       ;
; logica_raquetas:raqueta1|process_1~1                                                                     ; 1       ;
; logica_raquetas:raqueta1|process_1~0                                                                     ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0~6                                                 ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0~5                                                 ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0~4                                                 ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0~3                                                 ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0~2                                                 ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0~1                                                 ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0~0                                                 ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_raq|Mux4~0                                               ; 1       ;
; logica_raquetas:raqueta1|nx_state.down~1                                                                 ; 1       ;
; logica_raquetas:raqueta1|nx_state.down~0                                                                 ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0~6                                                         ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0~5                                                         ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0~4                                                         ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0~3                                                         ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0~2                                                         ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0~1                                                         ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|Equal0~0                                                         ; 1       ;
; logica_bola:bola|Selector3~4                                                                             ; 1       ;
; logica_bola:bola|Selector3~3                                                                             ; 1       ;
; logica_bola:bola|Selector3~2                                                                             ; 1       ;
; logica_bola:bola|Selector1~5                                                                             ; 1       ;
; logica_bola:bola|Selector1~4                                                                             ; 1       ;
; logica_bola:bola|Selector0~2                                                                             ; 1       ;
; logica_bola:bola|Selector0~1                                                                             ; 1       ;
; logica_bola:bola|Selector0~0                                                                             ; 1       ;
; logica_bola:bola|Selector2~7                                                                             ; 1       ;
; logica_bola:bola|Comparador:Comparador_right1|Equal0~1                                                   ; 1       ;
; logica_bola:bola|Comparador:Comparador_right3|Equal0~1                                                   ; 1       ;
; logica_bola:bola|Comparador:Comparador_right3|Equal0~0                                                   ; 1       ;
; logica_bola:bola|Comparador:Comparador_right1|Equal0~0                                                   ; 1       ;
; logica_bola:bola|Selector2~5                                                                             ; 1       ;
; logica_bola:bola|Selector2~4                                                                             ; 1       ;
; logica_bola:bola|Comparador:Comparador_left2|Equal0~1                                                    ; 1       ;
; logica_bola:bola|Comparador:Comparador_left2|Equal0~0                                                    ; 1       ;
; logica_bola:bola|Comparador:Comparador_left1|Equal0~1                                                    ; 1       ;
; logica_bola:bola|Comparador:Comparador_left3|Equal0~1                                                    ; 1       ;
; logica_bola:bola|Comparador:Comparador_left3|Equal0~0                                                    ; 1       ;
; logica_bola:bola|Comparador:Comparador_left1|Equal0~0                                                    ; 1       ;
; logica_bola:bola|Selector3~0                                                                             ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_raq|Mux0~0                                               ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_raq|Mux2~0                                               ; 1       ;
; logica_raquetas:raqueta2|mux2_1_with_select:mux_raq|Mux1~0                                               ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_raq|Mux0~0                                               ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_raq|Mux1~0                                               ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_raq|Mux2~0                                               ; 1       ;
; logica_raquetas:raqueta1|mux2_1_with_select:mux_raq|Mux3~0                                               ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[2]~9                                                              ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[2]~8                                                              ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[3]~7                                                              ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[3]~6                                                              ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[1]~5                                                              ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[1]~4                                                              ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_y|q[0]~3                                                              ; 1       ;
; logica_bola:bola|mux2_1_with_select:mux_x|Mux0~1                                                         ; 1       ;
; logica_bola:bola|mux2_1_with_select:mux_x|Mux0~0                                                         ; 1       ;
; logica_bola:bola|mux2_1_with_select:mux_x|Mux1~2                                                         ; 1       ;
; logica_bola:bola|mux2_1_with_select:mux_x|Mux2~0                                                         ; 1       ;
; logica_bola:bola|my_tff1:flip_flop_x|q[0]~0                                                              ; 1       ;
; game_to_matrix:matriz|matrix[14]                                                                         ; 1       ;
; game_to_matrix:matriz|matrix[30]                                                                         ; 1       ;
; game_to_matrix:matriz|matrix[46]                                                                         ; 1       ;
; game_to_matrix:matriz|matrix[62]                                                                         ; 1       ;
; game_to_matrix:matriz|matrix~51                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~50                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~49                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~48                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~47                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~46                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~45                                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr30~1                                                          ; 1       ;
; game_to_matrix:matriz|matrix~44                                                                          ; 1       ;
; game_to_matrix:matriz|matrix[11]~43                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[27]~42                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[43]~41                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[59]~40                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[12]~39                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[28]~38                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[44]~37                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[60]~36                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[10]~35                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[26]~34                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[42]~33                                                                      ; 1       ;
; game_to_matrix:matriz|matrix[58]~32                                                                      ; 1       ;
; game_to_matrix:matriz|matrix~31                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~30                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~29                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~28                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~27                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~26                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~25                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~24                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~23                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~22                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~21                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~20                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~19                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~18                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~17                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~16                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~15                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~14                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~13                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~12                                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|pr_state.stby                                                       ; 1       ;
; game_to_matrix:matriz|matrix~11                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~10                                                                          ; 1       ;
; game_to_matrix:matriz|matrix~9                                                                           ; 1       ;
; game_to_matrix:matriz|matrix~8                                                                           ; 1       ;
; game_to_matrix:matriz|matrix~7                                                                           ; 1       ;
; game_to_matrix:matriz|matrix~6                                                                           ; 1       ;
; game_to_matrix:matriz|matrix~5                                                                           ; 1       ;
; game_to_matrix:matriz|matrix~4                                                                           ; 1       ;
; game_to_matrix:matriz|matrix[1]~3                                                                        ; 1       ;
; game_to_matrix:matriz|matrix[17]~2                                                                       ; 1       ;
; univ_bin_counter:counter_fps|Equal0~3                                                                    ; 1       ;
; univ_bin_counter:counter_fps|Equal0~2                                                                    ; 1       ;
; univ_bin_counter:counter_fps|Equal0~1                                                                    ; 1       ;
; univ_bin_counter:counter_fps|Equal0~0                                                                    ; 1       ;
; game_to_matrix:matriz|matrix[33]~1                                                                       ; 1       ;
; game_to_matrix:matriz|matrix[49]~0                                                                       ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[3]~5                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[3]~4                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[2]~3                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[2]~2                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[1]~1                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal2|q[0]~0                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[3]~5                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[3]~4                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[2]~3                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[2]~2                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[1]~1                                                  ; 1       ;
; logica_marcador:marcador|my_tff1:flip_flop_goal1|q[0]~0                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector15~1                                                        ; 1       ;
; register_file:registro|array_reg[0][15]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector15~0                                                        ; 1       ;
; register_file:registro|array_reg[0][47]                                                                  ; 1       ;
; register_file:registro|array_reg[0][31]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector13~2                                                        ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector13~1                                                        ; 1       ;
; register_file:registro|array_reg[0][14]                                                                  ; 1       ;
; register_file:registro|array_reg[0][30]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector13~0                                                        ; 1       ;
; register_file:registro|array_reg[0][46]                                                                  ; 1       ;
; register_file:registro|array_reg[0][62]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr26                                                            ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr26~1                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr26~0                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector8~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector8~1                                                         ; 1       ;
; register_file:registro|array_reg[0][8]                                                                   ; 1       ;
; register_file:registro|array_reg[0][24]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector8~0                                                         ; 1       ;
; register_file:registro|array_reg[0][56]                                                                  ; 1       ;
; register_file:registro|array_reg[0][40]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr30                                                            ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr30~0                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector11~2                                                        ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector11~1                                                        ; 1       ;
; register_file:registro|array_reg[0][13]                                                                  ; 1       ;
; register_file:registro|array_reg[0][29]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector11~0                                                        ; 1       ;
; register_file:registro|array_reg[0][45]                                                                  ; 1       ;
; register_file:registro|array_reg[0][61]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector14~2                                                        ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector14~1                                                        ; 1       ;
; register_file:registro|array_reg[0][11]                                                                  ; 1       ;
; register_file:registro|array_reg[0][27]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector14~0                                                        ; 1       ;
; register_file:registro|array_reg[0][43]                                                                  ; 1       ;
; register_file:registro|array_reg[0][59]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr24                                                            ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr24~1                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr24~0                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr28                                                            ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr28~1                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr28~0                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector9~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector9~1                                                         ; 1       ;
; register_file:registro|array_reg[0][12]                                                                  ; 1       ;
; register_file:registro|array_reg[0][28]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector9~0                                                         ; 1       ;
; register_file:registro|array_reg[0][44]                                                                  ; 1       ;
; register_file:registro|array_reg[0][60]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector12~2                                                        ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector12~1                                                        ; 1       ;
; register_file:registro|array_reg[0][10]                                                                  ; 1       ;
; register_file:registro|array_reg[0][26]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector12~0                                                        ; 1       ;
; register_file:registro|array_reg[0][42]                                                                  ; 1       ;
; register_file:registro|array_reg[0][58]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector10~2                                                        ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector10~1                                                        ; 1       ;
; register_file:registro|array_reg[0][9]                                                                   ; 1       ;
; register_file:registro|array_reg[0][25]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector10~0                                                        ; 1       ;
; register_file:registro|array_reg[0][41]                                                                  ; 1       ;
; register_file:registro|array_reg[0][57]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector7~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector7~1                                                         ; 1       ;
; register_file:registro|array_reg[0][7]                                                                   ; 1       ;
; register_file:registro|array_reg[0][23]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector7~0                                                         ; 1       ;
; register_file:registro|array_reg[0][39]                                                                  ; 1       ;
; register_file:registro|array_reg[0][55]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector5~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector5~1                                                         ; 1       ;
; register_file:registro|array_reg[0][6]                                                                   ; 1       ;
; register_file:registro|array_reg[0][22]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector5~0                                                         ; 1       ;
; register_file:registro|array_reg[0][38]                                                                  ; 1       ;
; register_file:registro|array_reg[0][54]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr10                                                            ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr10~1                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr10~0                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector0~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector0~1                                                         ; 1       ;
; register_file:registro|array_reg[0][0]                                                                   ; 1       ;
; register_file:registro|array_reg[0][16]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector0~0                                                         ; 1       ;
; register_file:registro|array_reg[0][32]                                                                  ; 1       ;
; register_file:registro|array_reg[0][48]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr14~2                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr14~1                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr14~0                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector3~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector3~1                                                         ; 1       ;
; register_file:registro|array_reg[0][5]                                                                   ; 1       ;
; register_file:registro|array_reg[0][21]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector3~0                                                         ; 1       ;
; register_file:registro|array_reg[0][37]                                                                  ; 1       ;
; register_file:registro|array_reg[0][53]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector6~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector6~1                                                         ; 1       ;
; register_file:registro|array_reg[0][3]                                                                   ; 1       ;
; register_file:registro|array_reg[0][19]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector6~0                                                         ; 1       ;
; register_file:registro|array_reg[0][35]                                                                  ; 1       ;
; register_file:registro|array_reg[0][51]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr8                                                             ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr8~1                                                           ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr8~0                                                           ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr12                                                            ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr12~1                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|WideOr12~0                                                          ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector1~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector1~1                                                         ; 1       ;
; register_file:registro|array_reg[0][4]                                                                   ; 1       ;
; register_file:registro|array_reg[0][20]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector1~0                                                         ; 1       ;
; register_file:registro|array_reg[0][36]                                                                  ; 1       ;
; register_file:registro|array_reg[0][52]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector4~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector4~1                                                         ; 1       ;
; register_file:registro|array_reg[0][2]                                                                   ; 1       ;
; register_file:registro|array_reg[0][18]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector4~0                                                         ; 1       ;
; register_file:registro|array_reg[0][34]                                                                  ; 1       ;
; register_file:registro|array_reg[0][50]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector2~2                                                         ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector2~1                                                         ; 1       ;
; register_file:registro|array_reg[0][1]                                                                   ; 1       ;
; register_file:registro|array_reg[0][17]                                                                  ; 1       ;
; ledMatrix_Controller_FSM:FSM_display|Selector2~0                                                         ; 1       ;
; register_file:registro|array_reg[0][33]                                                                  ; 1       ;
; register_file:registro|array_reg[0][49]                                                                  ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux7~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux8~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux9~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux10~0                                                     ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux11~0                                                     ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux12~0                                                     ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux13~0                                                     ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux0~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux1~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux2~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux3~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux4~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux5~0                                                      ; 1       ;
; logica_marcador:marcador|segmentos7:Pantalla|Mux6~0                                                      ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[23]~67                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[22]~66                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[22]~65                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[21]~64                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[21]~63                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[20]~62                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[20]~61                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[19]~60                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[19]~59                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[18]~58                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[18]~57                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[17]~56                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[17]~55                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[16]~54                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[16]~53                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[15]~52                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[15]~51                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[14]~50                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[14]~49                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[13]~48                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[13]~47                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[12]~46                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[12]~45                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[11]~44                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[11]~43                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[10]~42                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[10]~41                                              ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[9]~40                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[9]~39                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[8]~38                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[8]~37                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[7]~36                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[7]~35                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[6]~34                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[6]~33                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[5]~32                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[5]~31                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[4]~30                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[4]~29                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[3]~28                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[3]~27                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[2]~26                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[2]~25                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[1]~24                                               ; 1       ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[1]~23                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[23]~67                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[22]~66                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[22]~65                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[21]~64                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[21]~63                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[20]~62                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[20]~61                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[19]~60                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[19]~59                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[18]~58                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[18]~57                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[17]~56                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[17]~55                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[16]~54                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[16]~53                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[15]~52                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[15]~51                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[14]~50                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[14]~49                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[13]~48                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[13]~47                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[12]~46                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[12]~45                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[11]~44                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[11]~43                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[10]~42                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[10]~41                                              ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[9]~40                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[9]~39                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[8]~38                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[8]~37                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[7]~36                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[7]~35                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[6]~34                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[6]~33                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[5]~32                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[5]~31                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[4]~30                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[4]~29                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[3]~28                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[3]~27                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[2]~26                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[2]~25                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[1]~24                                               ; 1       ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[1]~23                                               ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[23]~67                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[22]~66                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[22]~65                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[21]~64                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[21]~63                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[20]~62                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[20]~61                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[19]~60                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[19]~59                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[18]~58                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[18]~57                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[17]~56                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[17]~55                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[16]~54                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[16]~53                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[15]~52                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[15]~51                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[14]~50                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[14]~49                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[13]~48                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[13]~47                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[12]~46                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[12]~45                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[11]~44                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[11]~43                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[10]~42                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[10]~41                                                      ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[9]~40                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[9]~39                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[8]~38                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[8]~37                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[7]~36                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[7]~35                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[6]~34                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[6]~33                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[5]~32                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[5]~31                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[4]~30                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[4]~29                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[3]~28                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[3]~27                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[2]~26                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[2]~25                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[1]~24                                                       ; 1       ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[1]~23                                                       ; 1       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led1|q[3]~1                                                    ; 1       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led3|q[2]~0                                                    ; 1       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led3|q[3]~1                                                    ; 1       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led1|q[1]~0                                                    ; 1       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[3]~1                                                    ; 1       ;
; logica_raquetas:raqueta2|my_tff:flip_flop_led2|q[1]~0                                                    ; 1       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led2|q[3]~1                                                    ; 1       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led2|q[1]~0                                                    ; 1       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[3]~1                                                    ; 1       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led3|q[2]~0                                                    ; 1       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led3|q[3]~1                                                    ; 1       ;
; logica_raquetas:raqueta1|my_tff:flip_flop_led1|q[1]~0                                                    ; 1       ;
; univ_bin_counter:counter_fps|temp[15]~43                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[14]~42                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[14]~41                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[13]~40                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[13]~39                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[12]~38                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[12]~37                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[11]~36                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[11]~35                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[10]~34                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[10]~33                                                                 ; 1       ;
; univ_bin_counter:counter_fps|temp[9]~32                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[9]~31                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[8]~30                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[8]~29                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[7]~28                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[7]~27                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[6]~26                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[6]~25                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[5]~24                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[5]~23                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[4]~22                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[4]~21                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[3]~20                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[3]~19                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[2]~18                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[2]~17                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[1]~16                                                                  ; 1       ;
; univ_bin_counter:counter_fps|temp[1]~15                                                                  ; 1       ;
+----------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 559 / 47,787 ( 1 % )   ;
; C16 interconnects           ; 38 / 1,804 ( 2 % )     ;
; C4 interconnects            ; 278 / 31,272 ( < 1 % ) ;
; Direct links                ; 158 / 47,787 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )        ;
; Local interconnects         ; 299 / 15,408 ( 2 % )   ;
; R24 interconnects           ; 18 / 1,775 ( 1 % )     ;
; R4 interconnects            ; 266 / 41,310 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.65) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 3                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 29                           ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 20                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.16) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 8                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.62) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 6                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 2                            ;
; 11                                              ; 5                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.57) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 8                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 4                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 3                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 53        ; 0            ; 53        ; 0            ; 0            ; 53        ; 53        ; 0            ; 53        ; 53        ; 0            ; 46           ; 0            ; 0            ; 7            ; 0            ; 46           ; 7            ; 0            ; 0            ; 0            ; 46           ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 53           ; 0         ; 53           ; 53           ; 0         ; 0         ; 53           ; 0         ; 0         ; 53           ; 7            ; 53           ; 53           ; 46           ; 53           ; 7            ; 46           ; 53           ; 53           ; 53           ; 7            ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sseg1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sseg2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[18]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[19]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[20]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[21]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[22]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[23]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[24]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[25]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[26]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[27]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[28]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[29]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[30]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M2[31]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ena                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; joy1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; joy1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; joy2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; joy2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 10.2              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                         ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
; Source Register                                         ; Destination Register                                    ; Delay Added in ns ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[0] ; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[0] ; 2.221             ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[0]         ; logica_bola:bola|univ_bin_counter:CLOCK|temp[0]         ; 2.121             ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[0] ; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[0] ; 2.003             ;
; logica_bola:bola|univ_bin_counter:CLOCK|temp[1]         ; logica_bola:bola|univ_bin_counter:CLOCK|temp[1]         ; 1.348             ;
; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[1] ; logica_raquetas:raqueta2|univ_bin_counter:CLOCK|temp[1] ; 1.277             ;
; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[1] ; logica_raquetas:raqueta1|univ_bin_counter:CLOCK|temp[1] ; 1.197             ;
; logica_bola:bola|pr_state.inicial                       ; logica_bola:bola|my_tff1:flip_flop_y|q[1]               ; 0.311             ;
; ena                                                     ; logica_bola:bola|my_tff1:flip_flop_y|q[1]               ; 0.277             ;
; logica_bola:bola|pr_state.abajo_izq                     ; logica_bola:bola|my_tff1:flip_flop_x|q[2]               ; 0.133             ;
; logica_bola:bola|pr_state.arriba_der                    ; logica_bola:bola|my_tff1:flip_flop_y|q[3]               ; 0.080             ;
; logica_bola:bola|pr_state.arriba_izq                    ; logica_bola:bola|my_tff1:flip_flop_x|q[2]               ; 0.067             ;
+---------------------------------------------------------+---------------------------------------------------------+-------------------+
Note: This table only shows the top 11 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "PONG"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PONG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[1]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[2]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[3]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[4]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[5]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[6]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[7]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[8]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[9]
        Info (176357): Destination node logica_bola:bola|univ_bin_counter:CLOCK|temp[10]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node logica_raquetas:raqueta1|univ_bin_counter:CLOCK|Equal0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node logica_raquetas:raqueta2|univ_bin_counter:CLOCK|Equal0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node logica_bola:bola|univ_bin_counter:CLOCK|Equal0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.50 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/Martin/OneDrive - Pontificia Universidad Javeriana/Documents/Digitales/PONG/output_files/PONG.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4914 megabytes
    Info: Processing ended: Fri Nov 19 08:10:53 2021
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Martin/OneDrive - Pontificia Universidad Javeriana/Documents/Digitales/PONG/output_files/PONG.fit.smsg.


