---
marp: true
theme: seed-slides
paginate: true
header: "Seed - Chapitre 01"
footer: "Logique Bool√©enne"
---

<!-- _class: lead -->

# Chapitre 01 : Logique Bool√©enne

> "Au commencement √©tait le NAND."

---

# üéØ O√π en sommes-nous ?

<div class="figure">
<img src="assets/architecture-stack.svg" alt="Stack des couches d'abstraction">
<div class="figure-caption">Les 8 couches d'abstraction ‚Äî nous sommes √† la couche 1</div>
</div>

Nous posons les **fondations** de tout l'√©difice !

---

# Pourquoi le Binaire ?

**Question :** Pourquoi 0 et 1, pas 0-9 ?

<div class="columns">
<div>

**R√©ponses :**

1. **Fiabilit√©** : Distinguer 2 √©tats est plus robuste que 10
2. **Simplicit√©** : Un transistor = un interrupteur (on/off)
3. **Universalit√©** : George Boole (1854) : toute logique = Vrai/Faux

</div>
<div>

<div class="key-concept">
<div class="key-concept-title">üí° Concept Cl√©</div>
Moins d'√©tats = plus de tol√©rance au bruit √©lectrique
</div>

</div>
</div>

---

# Du Voltage au Bit

| Tension | Signification |
|---------|---------------|
| 0V - 0.8V | `0` (Faux) |
| 2.4V - 3.3V | `1` (Vrai) |

La zone 0.8V-2.4V est **interdite** ‚Äî c'est cette s√©paration nette qui rend le binaire robuste.

<div class="callout callout-vhdl">
On retrouve <code>'0'</code> et <code>'1'</code> comme valeurs de type <code>std_logic</code>.
</div>

---

# La Porte NAND : Notre Axiome

**Pourquoi partir du NAND ?**

<div class="columns">
<div>

1. **Compl√©tude fonctionnelle** : TOUTES les portes peuvent √™tre construites √† partir de NAND
2. **R√©alit√© physique** : En CMOS, NAND = seulement 4 transistors
3. **P√©dagogie** : Une seule brique ‚Üí comprendre l'abstraction

</div>
<div class="figure">
<img src="assets/nand.svg" alt="Porte NAND">
<div class="figure-caption">Symbole de la porte NAND</div>
</div>
</div>

---

# Table de V√©rit√© NAND

<div class="columns">
<div>

<table class="truth-table">
<tr><th>A</th><th>B</th><th>NAND(A, B)</th></tr>
<tr><td>0</td><td>0</td><td>1</td></tr>
<tr><td>0</td><td>1</td><td>1</td></tr>
<tr><td>1</td><td>0</td><td>1</td></tr>
<tr><td>1</td><td>1</td><td>0</td></tr>
</table>

</div>
<div>

<div class="definition">
<div class="definition-term">R√®gle NAND</div>
<div class="definition-text">Le r√©sultat est <code>0</code> <em>seulement si</em> A <strong>et</strong> B sont √† <code>1</code>.</div>
</div>

**NAND** = "**N**ot-**AND**" = inverse d'un AND

</div>
</div>

---

# Universalit√© du NAND

```
            ‚îå‚îÄ‚îÄ‚îÄ‚ñ∫ NOT ‚îÄ‚îÄ‚îÄ‚îê
            ‚îÇ            ‚îú‚îÄ‚îÄ‚îÄ‚ñ∫ XOR
NAND ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚ñ∫ AND ‚îÄ‚îÄ‚îÄ‚î§
            ‚îÇ            ‚îú‚îÄ‚îÄ‚îÄ‚ñ∫ MUX
            ‚îî‚îÄ‚îÄ‚îÄ‚ñ∫ OR ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
                         ‚îî‚îÄ‚îÄ‚îÄ‚ñ∫ DMUX
```

<div class="callout callout-tip">
<div class="callout-title">Th√©or√®me de compl√©tude</div>
Toute fonction bool√©enne peut √™tre exprim√©e uniquement avec des portes NAND.
</div>

---

# Construction : NOT (Inverseur)

**Astuce :** Connecter le m√™me signal aux deux entr√©es !

<div class="columns">
<div>

<div class="figure">
<img src="assets/not-from-nand.svg" alt="NOT construit avec NAND">
<div class="figure-caption">NOT = NAND(a, a)</div>
</div>

</div>
<div>

**V√©rification :**
- Si `in = 0` : NAND(0, 0) = **1** ‚úì
- Si `in = 1` : NAND(1, 1) = **0** ‚úì

<table class="truth-table">
<tr><th>in</th><th>NOT(in)</th></tr>
<tr><td>0</td><td>1</td></tr>
<tr><td>1</td><td>0</td></tr>
</table>

</div>
</div>

---

# Symbole de la porte NOT

<div class="figures-row">
<div class="figure">
<img src="assets/not.svg" alt="Porte NOT">
<div class="figure-caption">Symbole standard de l'inverseur</div>
</div>
</div>

<div class="callout callout-vhdl">
En VHDL : <code>y &lt;= not a;</code>
</div>

---

# Construction : AND

**Insight :** NOT(NAND(A, B)) = AND(A, B)

<div class="columns">
<div>

<div class="figure">
<img src="assets/and-from-nand.svg" alt="AND construit avec NAND">
<div class="figure-caption">AND = NOT(NAND(a, b))</div>
</div>

</div>
<div>

<table class="truth-table">
<tr><th>A</th><th>B</th><th>AND</th></tr>
<tr><td>0</td><td>0</td><td>0</td></tr>
<tr><td>0</td><td>1</td><td>0</td></tr>
<tr><td>1</td><td>0</td><td>0</td></tr>
<tr><td>1</td><td>1</td><td>1</td></tr>
</table>

</div>
</div>

---

# Symbole de la porte AND

<div class="figures-row">
<div class="figure">
<img src="assets/and.svg" alt="Porte AND">
<div class="figure-caption">Symbole standard de la porte AND</div>
</div>
</div>

<div class="callout callout-vhdl">
En VHDL : <code>y &lt;= a and b;</code>
</div>

---

# Construction : OR

**Th√©or√®me de De Morgan :**

```
A OR B = NOT( (NOT A) AND (NOT B) )
       = (NOT A) NAND (NOT B)
```

<div class="columns">
<div>

<div class="figure">
<img src="assets/or-from-nand.svg" alt="OR construit avec NAND">
<div class="figure-caption">OR avec 3 portes NAND</div>
</div>

</div>
<div>

<table class="truth-table">
<tr><th>A</th><th>B</th><th>OR</th></tr>
<tr><td>0</td><td>0</td><td>0</td></tr>
<tr><td>0</td><td>1</td><td>1</td></tr>
<tr><td>1</td><td>0</td><td>1</td></tr>
<tr><td>1</td><td>1</td><td>1</td></tr>
</table>

</div>
</div>

---

# Symbole de la porte OR

<div class="figures-row">
<div class="figure">
<img src="assets/or.svg" alt="Porte OR">
<div class="figure-caption">Symbole standard de la porte OR</div>
</div>
</div>

<div class="callout callout-vhdl">
En VHDL : <code>y &lt;= a or b;</code>
</div>

---

# Construction : XOR (Ou Exclusif)

<div class="columns">
<div>

**R√¥les cruciaux du XOR :**
- Addition binaire (somme sans retenue)
- Comparaison (bits diff√©rents ?)
- Cryptage (chiffrement par flux)
- Calcul de parit√©

</div>
<div>

<table class="truth-table">
<tr><th>A</th><th>B</th><th>XOR</th></tr>
<tr><td>0</td><td>0</td><td>0</td></tr>
<tr><td>0</td><td>1</td><td>1</td></tr>
<tr><td>1</td><td>0</td><td>1</td></tr>
<tr><td>1</td><td>1</td><td>0</td></tr>
</table>

</div>
</div>

<div class="key-concept">
<div class="key-concept-title">R√®gle XOR</div>
Sortie = 1 si et seulement si les entr√©es sont <strong>diff√©rentes</strong>
</div>

---

# XOR : D√©tail de Construction

**Formule :** `A XOR B = (A AND NOT B) OR (NOT A AND B)`

<div class="columns">
<div>

<div class="figure">
<img src="assets/xor.svg" alt="Porte XOR">
<div class="figure-caption">Symbole de la porte XOR</div>
</div>

</div>
<div>

**Autre formule √©quivalente :**
`A XOR B = (A OR B) AND NOT(A AND B)`

<div class="callout callout-vhdl">
En VHDL : <code>y &lt;= a xor b;</code>
</div>

</div>
</div>

---

# XOR : Propri√©t√©s Utiles

| Propri√©t√© | Expression | Usage |
|-----------|------------|-------|
| Identit√© | `A XOR 0 = A` | Masquage s√©lectif |
| Inversion | `A XOR 1 = NOT A` | Inversion conditionnelle |
| Auto-inverse | `A XOR A = 0` | Mise √† z√©ro rapide |
| Commutativit√© | `A XOR B = B XOR A` | Simplification |
| Associativit√© | `(A XOR B) XOR C = A XOR (B XOR C)` | Parit√© |

<div class="callout callout-arm">
En ARM, l'instruction <code>EOR</code> (Exclusive OR) utilise ces propri√©t√©s : <code>EOR R0, R0, R0</code> met R0 √† z√©ro en 1 cycle.
</div>

---

# Le Multiplexeur (Mux) ‚Äî L'Aiguilleur

**Le composant le plus important !**

<div class="columns">
<div>

- Si `sel == 0` ‚Üí `out = a`
- Si `sel == 1` ‚Üí `out = b`

**Formule :**
`out = (a AND NOT sel) OR (b AND sel)`

</div>
<div class="figure">
<img src="assets/mux.svg" alt="Multiplexeur">
<div class="figure-caption">Mux 2:1</div>
</div>
</div>

---

# Pourquoi le Mux est Crucial ?

Dans un CPU, √† chaque cycle il faut choisir :

<div class="columns">
<div>

- **D'o√π vient l'op√©rande ?**
  - M√©moire ou registre ?
- **O√π va le r√©sultat ?**
  - M√©moire ou registre ?
- **Quelle instruction ?**
  - ADD, SUB, AND... ?

**Chaque choix = un Mux !**

</div>
<div>

<div class="callout callout-arm">
Le CPU ARM utilise des Mux pour s√©lectionner parmi les registres R0-R15. Le champ de registre (4 bits) commande un Mux 16:1.
</div>

</div>
</div>

---

# Mux √âtendu : Mux4Way, Mux8Way

Pour s√©lectionner parmi N entr√©es, il faut log‚ÇÇ(N) bits de s√©lection :

| Mux | Entr√©es | Bits sel |
|-----|---------|----------|
| Mux2 | 2 | 1 |
| Mux4 | 4 | 2 |
| Mux8 | 8 | 3 |
| Mux16 | 16 | 4 |

<div class="callout callout-tip">
<div class="callout-title">Construction hi√©rarchique</div>
Un Mux4Way = 3 Mux2Way en arbre
</div>

---

# Le D√©multiplexeur (DMux)

**L'inverse du Mux** : 1 entr√©e ‚Üí N sorties

<div class="columns">
<div>

- Si `sel == 0` ‚Üí `a = in, b = 0`
- Si `sel == 1` ‚Üí `a = 0, b = in`

**Usages :**
- Adressage m√©moire
- Routage des signaux
- D√©codage d'instructions

</div>
<div class="figure">
<img src="assets/dmux.svg" alt="D√©multiplexeur">
<div class="figure-caption">DMux 1:2</div>
</div>
</div>

---

# Portes Multi-Bits (Bus)

Pour traiter des mots de 32 bits en parall√®le :

<div class="columns">
<div>

```vhdl
entity And32 is
  port(
    a : in bits(31 downto 0);
    b : in bits(31 downto 0);
    y : out bits(31 downto 0)
  );
end entity;
```

</div>
<div>

```vhdl
architecture rtl of And32 is
begin
  gen: for i in 0 to 31 generate
    u: And2 port map (
      a => a(i),
      b => b(i),
      y => y(i)
    );
  end generate;
end architecture;
```

</div>
</div>

---

# Notion de Bus

<div class="definition">
<div class="definition-term">Bus</div>
<div class="definition-text">Groupe de fils transportant des donn√©es multi-bits en parall√®le. Notation : <code>bits(31 downto 0)</code> = 32 fils.</div>
</div>

<div class="columns">
<div>

**Avantages :**
- Transfert parall√®le (32 bits/cycle)
- Notation compacte
- Op√©rations vectorielles

</div>
<div>

**Exemples de bus :**
- Bus de donn√©es : 32 bits
- Bus d'adresse : 32 bits
- Bus de contr√¥le : 8-16 bits

</div>
</div>

---

# Portes Multi-Entr√©es

**Or8Way :** Teste si au moins 1 bit parmi 8 est √† 1

```
Or8Way(a[0..7]) = a[0] OR a[1] OR ... OR a[7]
```

**Construction en arbre** (3 niveaux au lieu de 7) :

```
Niveau 1:  Or2(a[0],a[1])‚Üít0  Or2(a[2],a[3])‚Üít1 ...
Niveau 2:  Or2(t0, t1) ‚Üí t4   Or2(t2, t3) ‚Üí t5
Niveau 3:  Or2(t4, t5) ‚Üí sortie
```

<div class="callout callout-tip">
<div class="callout-title">Pourquoi l'arbre ?</div>
Profondeur log‚ÇÇ(N) au lieu de N-1 ‚Üí moins de d√©lai de propagation
</div>

---

# HDL : Description Mat√©rielle

```vhdl
entity And2 is
  port(
    a : in bit;
    b : in bit;
    y : out bit
  );
end entity;

architecture rtl of And2 is
  component Nand port(a,b: in bit; y: out bit); end component;
  component Inv port(a: in bit; y: out bit); end component;
  signal w : bit;
begin
  u1: Nand port map (a => a, b => b, y => w);
  u2: Inv port map (a => w, y => y);
end architecture;
```

---

# Pont avec VHDL Professionnel

<div class="callout callout-vhdl">

| nand2c HDL | VHDL standard |
|------------|---------------|
| `bit` | `std_logic` |
| `bits(31 downto 0)` | `std_logic_vector(31 downto 0)` |
| `port map` | Identique ! |
| `for generate` | Identique ! |

**Vous apprenez la vraie syntaxe VHDL !**

</div>

---

# Exemple Trac√© : Calcul AND

Tra√ßons `AND(1, 0)` pas √† pas :

<div class="process-step">
<div class="step-number">1</div>
<div class="step-content">
<div class="step-title">Entr√©es</div>
A = 1, B = 0
</div>
</div>

<div class="process-step">
<div class="step-number">2</div>
<div class="step-content">
<div class="step-title">NAND(A, B)</div>
NAND(1, 0) = 1
</div>
</div>

<div class="process-step">
<div class="step-number">3</div>
<div class="step-content">
<div class="step-title">NOT du r√©sultat</div>
NOT(1) = 0 ‚Üí AND(1, 0) = <strong>0</strong> ‚úì
</div>
</div>

---

# Exemple Trac√© : Calcul Mux

Tra√ßons `Mux(a=1, b=0, sel=1)` :

<div class="columns">
<div>

<div class="process-step">
<div class="step-number">1</div>
<div class="step-content">
NOT(sel) = NOT(1) = 0
</div>
</div>

<div class="process-step">
<div class="step-number">2</div>
<div class="step-content">
a AND NOT(sel) = 1 AND 0 = 0
</div>
</div>

</div>
<div>

<div class="process-step">
<div class="step-number">3</div>
<div class="step-content">
b AND sel = 0 AND 1 = 0
</div>
</div>

<div class="process-step">
<div class="step-number">4</div>
<div class="step-content">
0 OR 0 = <strong>0</strong>
</div>
</div>

</div>
</div>

R√©sultat : `out = b = 0` quand `sel = 1` ‚úì

---

# Du NAND au CPU : La Feuille de Route

<div class="figure">
<img src="assets/nand-to-cpu-roadmap.svg" alt="Roadmap NAND vers CPU">
<div class="figure-caption">Progression √† travers les chapitres</div>
</div>

---

# R√¥le de Chaque Porte dans le CPU

| Porte | R√¥le dans le CPU |
|-------|------------------|
| **NOT** | Soustraction (compl√©ment √† 2), inversion de condition |
| **AND** | Masquage de bits, conditions ET, extraction de champs |
| **OR** | Combinaison de signaux, conditions OU |
| **XOR** | Addition bit √† bit, comparaison, parit√© |
| **Mux** | Tous les choix du datapath |
| **DMux** | Adressage m√©moire, d√©codage instruction |

---

# Questions de R√©flexion

<div class="columns">
<div>

1. Pourquoi le NAND est-il pr√©f√©r√© au NOR en CMOS ?

2. Combien de portes NAND faut-il pour un XOR ?

3. Quel est l'avantage d'un Mux large (16:1) vs plusieurs petits ?

</div>
<div>

4. Comment faire un Mux 4:1 avec des Mux 2:1 ?

5. Quelle est la profondeur d'un Or16Way en arbre ?

</div>
</div>

---

# Synth√®se des Portes

<table class="truth-table">
<tr><th>A</th><th>B</th><th>NAND</th><th>AND</th><th>OR</th><th>XOR</th></tr>
<tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr>
<tr><td>0</td><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td></tr>
<tr><td>1</td><td>0</td><td>1</td><td>0</td><td>1</td><td>1</td></tr>
<tr><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td></tr>
</table>

<div class="callout callout-note">
<div class="callout-title">Mn√©motechnique</div>
<strong>AND</strong> = tous √† 1 | <strong>OR</strong> = au moins un √† 1 | <strong>XOR</strong> = nombre impair de 1
</div>

---

<!-- _class: summary -->

# Ce qu'il faut retenir

1. **Le binaire simplifie** : 2 √©tats plus fiables que 10
2. **NAND est universel** : Toutes les portes en d√©coulent
3. **L'abstraction est puissante** : Couches les unes sur les autres
4. **Mux = choix, DMux = routage**
5. **XOR = addition, comparaison, parit√©**
6. **Bus = traitement parall√®le de plusieurs bits**

---

<!-- _class: question -->

# Questions ?

üìö **R√©f√©rence :** Livre Seed, Chapitre 01 - Logique Bool√©enne

üëâ **Exercices :** TD et TP disponibles

**Prochain chapitre :** Arithm√©tique (ALU)
