TimeQuest Timing Analyzer report for Segway
Mon Dec 10 10:37:27 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'rst_synch:iRST|rst_n'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'rst_synch:iRST|rst_n'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'rst_synch:iRST|rst_n'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Hold: 'rst_synch:iRST|rst_n'
 29. Slow 1200mV 0C Model Recovery: 'clk'
 30. Slow 1200mV 0C Model Removal: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'rst_synch:iRST|rst_n'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Hold: 'rst_synch:iRST|rst_n'
 41. Fast 1200mV 0C Model Recovery: 'clk'
 42. Fast 1200mV 0C Model Removal: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Segway                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; clk                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                  ;
; rst_synch:iRST|rst_n ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst_synch:iRST|rst_n } ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 90.92 MHz ; 90.92 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary           ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -9.999 ; -1282.779     ;
; rst_synch:iRST|rst_n ; -0.943 ; -1.880        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clk                  ; 0.291 ; 0.000         ;
; rst_synch:iRST|rst_n ; 0.649 ; 0.000         ;
+----------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.019 ; -4.413                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.036 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------------+--------+-------------------+
; Clock                ; Slack  ; End Point TNS     ;
+----------------------+--------+-------------------+
; clk                  ; -3.000 ; -394.000          ;
; rst_synch:iRST|rst_n ; 0.444  ; 0.000             ;
+----------------------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                              ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.999 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.930     ;
; -9.993 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.924     ;
; -9.883 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.814     ;
; -9.882 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.813     ;
; -9.877 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.808     ;
; -9.876 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.807     ;
; -9.844 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.775     ;
; -9.838 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.769     ;
; -9.824 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.755     ;
; -9.818 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.749     ;
; -9.767 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.698     ;
; -9.766 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.697     ;
; -9.761 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.692     ;
; -9.760 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.691     ;
; -9.733 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.664     ;
; -9.728 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.659     ;
; -9.727 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.658     ;
; -9.722 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.653     ;
; -9.708 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.639     ;
; -9.702 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.633     ;
; -9.651 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.582     ;
; -9.650 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.581     ;
; -9.645 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.576     ;
; -9.644 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.575     ;
; -9.617 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.548     ;
; -9.612 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.543     ;
; -9.611 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.542     ;
; -9.606 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.537     ;
; -9.592 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.523     ;
; -9.589 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.520     ;
; -9.586 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.517     ;
; -9.583 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.514     ;
; -9.535 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.466     ;
; -9.534 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.465     ;
; -9.529 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.460     ;
; -9.528 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.459     ;
; -9.501 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.432     ;
; -9.496 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.427     ;
; -9.495 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.426     ;
; -9.490 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.421     ;
; -9.476 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.407     ;
; -9.473 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.404     ;
; -9.470 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.401     ;
; -9.467 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.398     ;
; -9.419 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.350     ;
; -9.418 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.349     ;
; -9.413 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.344     ;
; -9.412 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.343     ;
; -9.385 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.316     ;
; -9.380 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.311     ;
; -9.379 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.310     ;
; -9.374 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.305     ;
; -9.360 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.291     ;
; -9.357 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.288     ;
; -9.354 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.285     ;
; -9.351 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.282     ;
; -9.321 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.254     ;
; -9.315 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.248     ;
; -9.303 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.234     ;
; -9.302 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.233     ;
; -9.297 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.228     ;
; -9.296 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.227     ;
; -9.269 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.200     ;
; -9.264 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.195     ;
; -9.263 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.194     ;
; -9.258 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.189     ;
; -9.244 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.175     ;
; -9.241 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.172     ;
; -9.238 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.169     ;
; -9.235 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.166     ;
; -9.205 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.138     ;
; -9.199 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.132     ;
; -9.186 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.117     ;
; -9.180 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.111     ;
; -9.177 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.110     ;
; -9.175 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.108     ;
; -9.171 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.104     ;
; -9.169 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.102     ;
; -9.153 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.084     ;
; -9.148 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.079     ;
; -9.147 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.078     ;
; -9.142 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.073     ;
; -9.140 ; inert_intf:iiDUT|AZ[0]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.073     ;
; -9.134 ; inert_intf:iiDUT|AZ[0]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.067     ;
; -9.128 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.059     ;
; -9.125 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.056     ;
; -9.123 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[12] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.054     ;
; -9.122 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.053     ;
; -9.119 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.050     ;
; -9.093 ; inert_intf:iiDUT|AZ[4]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.025     ;
; -9.089 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.022     ;
; -9.087 ; inert_intf:iiDUT|AZ[4]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 10.019     ;
; -9.083 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.062     ; 10.016     ;
; -9.072 ; inert_intf:iiDUT|AZ[14] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.064     ; 10.003     ;
; -9.068 ; inert_intf:iiDUT|AZ[14] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.999      ;
; -9.061 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.062     ; 9.994      ;
; -9.059 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.062     ; 9.992      ;
; -9.055 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.062     ; 9.988      ;
; -9.053 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.062     ; 9.986      ;
; -9.037 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.064     ; 9.968      ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rst_synch:iRST|rst_n'                                                                                                                            ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; -0.943 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.116      ; 1.134      ;
; -0.937 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.117      ; 1.116      ;
; -0.931 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.116      ; 1.122      ;
; -0.925 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.117      ; 1.104      ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                 ;
+-------+--------------------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                            ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.291 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[3]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.843      ;
; 0.324 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~_emulated ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.877      ;
; 0.357 ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig                     ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig                 ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig                    ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig                ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n                   ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl              ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl          ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Auth_blk:abDUT|state.PWR2                              ; Auth_blk:abDUT|state.PWR2                          ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Auth_blk:abDUT|state.PWR1                              ; Auth_blk:abDUT|state.PWR1                          ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]                ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]            ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]                ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]            ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; steer_en:sesDUT|state.IDLE                             ; steer_en:sesDUT|state.IDLE                         ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3]           ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3]       ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]           ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]       ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]           ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|state.END              ; inert_intf:iiDUT|SPI_mstr16:spi|state.END          ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE         ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|done                   ; inert_intf:iiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0]           ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0]       ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|SPI_mstr16:spi|state.START            ; inert_intf:iiDUT|SPI_mstr16:spi|state.START        ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|state.pL                              ; inert_intf:iiDUT|state.pL                          ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|state.INIT2                           ; inert_intf:iiDUT|state.INIT2                       ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; inert_intf:iiDUT|state.INIT1                           ; inert_intf:iiDUT|state.INIT1                       ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|batt[11]                              ; A2D_Intf:A2DiDUT|batt[11]                          ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n                   ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]                ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]            ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]                ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]            ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]             ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE              ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE          ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|MISO_smpl              ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|MISO_smpl          ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|counter[0]                            ; A2D_Intf:A2DiDUT|counter[0]                        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|counter[1]                            ; A2D_Intf:A2DiDUT|counter[1]                        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1]       ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[3]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[3]       ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.END              ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.END          ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done                   ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[0]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[0]       ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.START            ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.START        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE             ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE         ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|state.READ_RESULT                     ; A2D_Intf:A2DiDUT|state.READ_RESULT                 ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|state.CHANNEL_CONVERT                 ; A2D_Intf:A2DiDUT|state.CHANNEL_CONVERT             ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; A2D_Intf:A2DiDUT|state.IDLE                            ; A2D_Intf:A2DiDUT|state.IDLE                        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; steer_en:sesDUT|state.STEER_EN                         ; steer_en:sesDUT|state.STEER_EN                     ; clk                  ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]             ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; piezo:pDUT|clk_cnt[0]                                  ; piezo:pDUT|clk_cnt[0]                              ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.371 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~_emulated ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.924      ;
; 0.373 ; balance_cntrl:bcDUT|FF1[4]                             ; balance_cntrl:bcDUT|prev_ptch_err[4]               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]             ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]         ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.373 ; inert_intf:iiDUT|SPI_mstr16:spi|state.START            ; inert_intf:iiDUT|SPI_mstr16:spi|state.GO           ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.593      ;
; 0.378 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.597      ;
; 0.380 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]             ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]         ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.600      ;
; 0.380 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.933      ;
; 0.389 ; steer_en:sesDUT|counter[14]                            ; steer_en:sesDUT|counter[14]                        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.608      ;
; 0.389 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.609      ;
; 0.391 ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]            ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.610      ;
; 0.393 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]             ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[9]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.946      ;
; 0.394 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; inert_intf:iiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.614      ;
; 0.394 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE             ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.396 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[5]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.948      ;
; 0.397 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE             ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.616      ;
; 0.398 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]             ; Auth_blk:abDUT|state.PWR1                          ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.618      ;
; 0.399 ; A2D_Intf:A2DiDUT|counter[1]                            ; A2D_Intf:A2DiDUT|cmd_ff[11]                        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.618      ;
; 0.400 ; inert_intf:iiDUT|state.INIT3                           ; inert_intf:iiDUT|state.INIT4                       ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.620      ;
; 0.400 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[1]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.953      ;
; 0.402 ; A2D_Intf:A2DiDUT|counter[1]                            ; A2D_Intf:A2DiDUT|cmd_ff[13]                        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.621      ;
; 0.402 ; A2D_Intf:A2DiDUT|state.DEAD_CLK                        ; A2D_Intf:A2DiDUT|state.READ_RESULT                 ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.621      ;
; 0.413 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]            ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.632      ;
; 0.417 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]            ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.GO           ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.636      ;
; 0.420 ; A2D_Intf:A2DiDUT|state.READ_RESULT                     ; A2D_Intf:A2DiDUT|counter[0]                        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.639      ;
; 0.420 ; A2D_Intf:A2DiDUT|state.READ_RESULT                     ; A2D_Intf:A2DiDUT|counter[1]                        ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.639      ;
; 0.463 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[2]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.016      ;
; 0.463 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.016      ;
; 0.463 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[0]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.016      ;
; 0.466 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.019      ;
; 0.479 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[13]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[14]       ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.501 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[8]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.054      ;
; 0.505 ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[1]            ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]        ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.725      ;
; 0.506 ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]            ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[3]        ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.726      ;
; 0.513 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[12]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[13]       ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.732      ;
; 0.515 ; balance_cntrl:bcDUT|FF1[3]                             ; balance_cntrl:bcDUT|prev_ptch_err[3]               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE              ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated  ; clk                  ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; balance_cntrl:bcDUT|FF1[7]                             ; balance_cntrl:bcDUT|prev_ptch_err[7]               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; balance_cntrl:bcDUT|FF1[0]                             ; balance_cntrl:bcDUT|prev_ptch_err[0]               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.736      ;
; 0.516 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]             ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]         ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[3]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.070      ;
; 0.517 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.070      ;
; 0.517 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.070      ;
; 0.517 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.070      ;
; 0.517 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 3.070      ;
; 0.517 ; rst_synch:iRST|w                                       ; rst_synch:iRST|rst_n                               ; clk                  ; clk         ; 0.000        ; 0.064      ; 0.738      ;
; 0.518 ; balance_cntrl:bcDUT|FF1[9]                             ; balance_cntrl:bcDUT|prev_ptch_err[9]               ; clk                  ; clk         ; 0.000        ; 0.063      ; 0.738      ;
; 0.523 ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; balance_cntrl:bcDUT|ptch_err_sat_ff[7]             ; clk                  ; clk         ; 0.000        ; 0.424      ; 1.104      ;
; 0.530 ; A2D_Intf:A2DiDUT|cmd_ff[11]                            ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[11]       ; clk                  ; clk         ; 0.000        ; 0.060      ; 0.747      ;
; 0.530 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[1]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 3.082      ;
; 0.534 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 3.086      ;
; 0.534 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[3]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 3.086      ;
; 0.534 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 3.086      ;
+-------+--------------------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rst_synch:iRST|rst_n'                                                                                                                            ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; 0.649 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.295      ; 0.974      ;
; 0.658 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.297      ; 0.985      ;
; 0.696 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.295      ; 1.021      ;
; 0.705 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.297      ; 1.032      ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                ;
+--------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -0.019 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[2]             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.082      ; 2.785      ;
; -0.019 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.082      ; 2.785      ;
; -0.019 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[0]             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.082      ; 2.785      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.END              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|done                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[14]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[15]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT1                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.081      ; 2.784      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT2                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.081      ; 2.784      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT3                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.081      ; 2.784      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT4                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.081      ; 2.784      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.CHECK_INT                       ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.081      ; 2.784      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.pL                              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.081      ; 2.784      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.START            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.GO               ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; steer_en:sesDUT|state.IDLE                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.082      ; 2.785      ;
; -0.019 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|state.PWR1                              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.082      ; 2.785      ;
; -0.019 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rdy                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.082      ; 2.785      ;
; -0.019 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|state.PWR2                              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.082      ; 2.785      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[5]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[6]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[7]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[4]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[5]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[6]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.788      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[0]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[0]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[1]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.078      ; 2.781      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[1]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[2]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[2]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[3]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[3]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[5]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[6]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[6]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[7]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[7]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[8]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[8]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.079      ; 2.782      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[16]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[17]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[18]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[19]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[20]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[21]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[22]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[23]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[24]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[25]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[26]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[27]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.779      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[10]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[11]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[12]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[13]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[14]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[15]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.786      ;
; -0.019 ; rst_synch:iRST|rst_n ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig                     ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.783      ;
; -0.019 ; rst_synch:iRST|rst_n ; piezo:pDUT|piezo                                       ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.081      ; 2.784      ;
; -0.018 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[1]             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.083      ; 2.785      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[0]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.782      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[1]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.782      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[2]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.782      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[3]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.782      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[1]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[2]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[3]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[4]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[5]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[6]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[7]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[8]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[9]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.AZL                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.787      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.AZH                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.787      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[10]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[11]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[12]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[13]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.076      ; 2.778      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.pH                              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.085      ; 2.787      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.080      ; 2.782      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[0]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.084      ; 2.786      ;
; -0.018 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[0]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 2.084      ; 2.786      ;
+--------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.036 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.589      ;
; 0.036 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe                    ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.589      ;
; 0.036 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.589      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~_emulated     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~_emulated     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[5]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.589      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[3]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.589      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[9]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[8]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[3]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.590      ;
; 0.037 ; rst_synch:iRST|rst_n ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig                    ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.165      ; 2.588      ;
; 0.038 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[1]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.590      ;
; 0.038 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.590      ;
; 0.038 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.590      ;
; 0.038 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.590      ;
; 0.038 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[3]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.590      ;
; 0.038 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.590      ;
; 0.038 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.590      ;
; 0.038 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[0]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.164      ; 2.588      ;
; 0.038 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[7]                      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.159      ; 2.583      ;
; 0.038 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[8]                      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.159      ; 2.583      ;
; 0.038 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[14]                     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.159      ; 2.583      ;
; 0.038 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[17]                     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.159      ; 2.583      ;
; 0.048 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[2]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.601      ;
; 0.048 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.601      ;
; 0.048 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[0]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.601      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT1                           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT2                           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT3                           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT4                           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.CHECK_INT                       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.pL                              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; steer_en:sesDUT|state.IDLE                             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.601      ;
; 0.048 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|state.PWR1                              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.601      ;
; 0.048 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rdy                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.601      ;
; 0.048 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|state.PWR2                              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.601      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[0]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[1]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[3]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[4]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[5]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[6]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[7]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[7]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[8]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[3]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[0]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[2]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[1]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.169      ; 2.603      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[9]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[10]                                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[11]                                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[12]                                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[13]                                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[14]                                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[15]                                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.171      ; 2.605      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.170      ; 2.604      ;
; 0.048 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[1]                             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.163      ; 2.597      ;
; 0.048 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[4]                             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[4]                   ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[5]                             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[9]                             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[9]                   ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[10]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[11]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[12]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[13]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[14]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[15]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.168      ; 2.602      ;
; 0.048 ; rst_synch:iRST|rst_n ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig                     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.165      ; 2.599      ;
; 0.048 ; rst_synch:iRST|rst_n ; piezo:pDUT|piezo                                       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.166      ; 2.600      ;
; 0.049 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[1]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.167      ; 2.602      ;
; 0.049 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[0]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.164      ; 2.599      ;
; 0.049 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[1]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.164      ; 2.599      ;
; 0.049 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[2]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.164      ; 2.599      ;
; 0.049 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[3]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.164      ; 2.599      ;
; 0.049 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.END              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.165      ; 2.600      ;
; 0.049 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.165      ; 2.600      ;
; 0.049 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|done                   ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.165      ; 2.600      ;
; 0.049 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[1]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.160      ; 2.595      ;
; 0.049 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[2]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.160      ; 2.595      ;
; 0.049 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[3]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.160      ; 2.595      ;
; 0.049 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[4]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 2.160      ; 2.595      ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 102.11 MHz ; 102.11 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -8.793 ; -1109.919     ;
; rst_synch:iRST|rst_n ; -0.767 ; -1.520        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clk                  ; 0.264 ; 0.000         ;
; rst_synch:iRST|rst_n ; 0.604 ; 0.000         ;
+----------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.079 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.013 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; clk                  ; -3.000 ; -394.000         ;
; rst_synch:iRST|rst_n ; 0.476  ; 0.000            ;
+----------------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.793 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.732      ;
; -8.769 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.708      ;
; -8.693 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.632      ;
; -8.690 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.629      ;
; -8.679 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.618      ;
; -8.669 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.608      ;
; -8.668 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.607      ;
; -8.657 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.596      ;
; -8.644 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.583      ;
; -8.622 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.561      ;
; -8.593 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.532      ;
; -8.590 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.529      ;
; -8.583 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.522      ;
; -8.579 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.518      ;
; -8.569 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.508      ;
; -8.568 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.507      ;
; -8.561 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.500      ;
; -8.557 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.496      ;
; -8.544 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.483      ;
; -8.522 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.461      ;
; -8.493 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.432      ;
; -8.490 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.429      ;
; -8.483 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.422      ;
; -8.479 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.418      ;
; -8.469 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.408      ;
; -8.468 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.407      ;
; -8.461 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.400      ;
; -8.457 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.396      ;
; -8.444 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.383      ;
; -8.435 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.374      ;
; -8.422 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.361      ;
; -8.413 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.352      ;
; -8.393 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.332      ;
; -8.390 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.329      ;
; -8.383 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.322      ;
; -8.379 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.318      ;
; -8.369 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.308      ;
; -8.368 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.307      ;
; -8.361 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.300      ;
; -8.357 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.296      ;
; -8.344 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.283      ;
; -8.335 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.274      ;
; -8.322 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.261      ;
; -8.313 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.252      ;
; -8.293 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.232      ;
; -8.290 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.229      ;
; -8.283 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.222      ;
; -8.279 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.218      ;
; -8.269 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.208      ;
; -8.268 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.207      ;
; -8.261 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.200      ;
; -8.257 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.196      ;
; -8.244 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.183      ;
; -8.235 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.174      ;
; -8.222 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.161      ;
; -8.217 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.054     ; 9.158      ;
; -8.213 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.152      ;
; -8.193 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.132      ;
; -8.190 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.129      ;
; -8.183 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.122      ;
; -8.181 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.054     ; 9.122      ;
; -8.179 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.118      ;
; -8.169 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.108      ;
; -8.168 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.107      ;
; -8.161 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.100      ;
; -8.157 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.096      ;
; -8.144 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.083      ;
; -8.135 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.074      ;
; -8.122 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.061      ;
; -8.117 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.054     ; 9.058      ;
; -8.113 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.052      ;
; -8.093 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.032      ;
; -8.090 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.029      ;
; -8.088 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.054     ; 9.029      ;
; -8.083 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.022      ;
; -8.081 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.054     ; 9.022      ;
; -8.079 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.018      ;
; -8.068 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.007      ;
; -8.061 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.056     ; 9.000      ;
; -8.057 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.996      ;
; -8.052 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.993      ;
; -8.044 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.983      ;
; -8.043 ; inert_intf:iiDUT|AZ[0]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.984      ;
; -8.040 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.981      ;
; -8.035 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.974      ;
; -8.022 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.961      ;
; -8.017 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.958      ;
; -8.013 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.952      ;
; -8.007 ; inert_intf:iiDUT|AZ[0]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.948      ;
; -8.004 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.945      ;
; -7.990 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.929      ;
; -7.989 ; inert_intf:iiDUT|AZ[14] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.928      ;
; -7.988 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.929      ;
; -7.986 ; inert_intf:iiDUT|AZ[4]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.925      ;
; -7.983 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.922      ;
; -7.981 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.922      ;
; -7.979 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[12] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.918      ;
; -7.965 ; inert_intf:iiDUT|AZ[13] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.904      ;
; -7.961 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.056     ; 8.900      ;
; -7.952 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.054     ; 8.893      ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rst_synch:iRST|rst_n'                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; -0.767 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.085      ; 1.016      ;
; -0.760 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.085      ; 1.009      ;
; -0.753 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.086      ; 0.996      ;
; -0.746 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.086      ; 0.989      ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                        ;
+-------+----------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                            ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.264 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[3]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.568      ;
; 0.311 ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig           ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig                 ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig          ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig                ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n         ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl    ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl          ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Auth_blk:abDUT|state.PWR2                    ; Auth_blk:abDUT|state.PWR2                          ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Auth_blk:abDUT|state.PWR1                    ; Auth_blk:abDUT|state.PWR1                          ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]      ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]            ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]      ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]            ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]      ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]            ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]      ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]            ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]       ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]       ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]             ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; steer_en:sesDUT|state.IDLE                   ; steer_en:sesDUT|state.IDLE                         ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3] ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3]       ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1] ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]       ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2] ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|state.END    ; inert_intf:iiDUT|SPI_mstr16:spi|state.END          ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE   ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE         ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|done         ; inert_intf:iiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0] ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0]       ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; inert_intf:iiDUT|SPI_mstr16:spi|state.START  ; inert_intf:iiDUT|SPI_mstr16:spi|state.START        ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|batt[11]                    ; A2D_Intf:A2DiDUT|batt[11]                          ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE    ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE          ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; steer_en:sesDUT|state.STEER_EN               ; steer_en:sesDUT|state.STEER_EN                     ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|MISO_smpl    ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|MISO_smpl          ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|counter[0]                  ; A2D_Intf:A2DiDUT|counter[0]                        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|counter[1]                  ; A2D_Intf:A2DiDUT|counter[1]                        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1] ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1]       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[3] ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[3]       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2] ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[0] ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[0]       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|state.READ_RESULT           ; A2D_Intf:A2DiDUT|state.READ_RESULT                 ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|state.CHANNEL_CONVERT       ; A2D_Intf:A2DiDUT|state.CHANNEL_CONVERT             ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_Intf:A2DiDUT|state.IDLE                  ; A2D_Intf:A2DiDUT|state.IDLE                        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; inert_intf:iiDUT|state.pL                    ; inert_intf:iiDUT|state.pL                          ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; inert_intf:iiDUT|state.INIT2                 ; inert_intf:iiDUT|state.INIT2                       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; inert_intf:iiDUT|state.INIT1                 ; inert_intf:iiDUT|state.INIT1                       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n         ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.END    ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.END          ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done         ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.START  ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.START        ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE   ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE         ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.318 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~_emulated ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.623      ;
; 0.319 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]       ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]             ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; piezo:pDUT|clk_cnt[0]                        ; piezo:pDUT|clk_cnt[0]                              ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.333 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~_emulated ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.638      ;
; 0.336 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1] ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.535      ;
; 0.339 ; balance_cntrl:bcDUT|FF1[4]                   ; balance_cntrl:bcDUT|prev_ptch_err[4]               ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]         ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; inert_intf:iiDUT|SPI_mstr16:spi|state.START  ; inert_intf:iiDUT|SPI_mstr16:spi|state.GO           ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.539      ;
; 0.345 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]         ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.545      ;
; 0.346 ; steer_en:sesDUT|counter[14]                  ; steer_en:sesDUT|counter[14]                        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE   ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.547      ;
; 0.348 ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]  ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.349 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]       ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.549      ;
; 0.349 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]       ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]             ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.549      ;
; 0.349 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE   ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.547      ;
; 0.355 ; A2D_Intf:A2DiDUT|counter[1]                  ; A2D_Intf:A2DiDUT|cmd_ff[11]                        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.554      ;
; 0.355 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.660      ;
; 0.358 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE   ; inert_intf:iiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.558      ;
; 0.358 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE   ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]   ; Auth_blk:abDUT|state.PWR1                          ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.559      ;
; 0.362 ; inert_intf:iiDUT|state.INIT3                 ; inert_intf:iiDUT|state.INIT4                       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.561      ;
; 0.364 ; A2D_Intf:A2DiDUT|counter[1]                  ; A2D_Intf:A2DiDUT|cmd_ff[13]                        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.563      ;
; 0.364 ; A2D_Intf:A2DiDUT|state.DEAD_CLK              ; A2D_Intf:A2DiDUT|state.READ_RESULT                 ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.563      ;
; 0.365 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[9]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.670      ;
; 0.366 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]  ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]        ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.564      ;
; 0.368 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[5]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.672      ;
; 0.375 ; A2D_Intf:A2DiDUT|state.READ_RESULT           ; A2D_Intf:A2DiDUT|counter[0]                        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.574      ;
; 0.375 ; A2D_Intf:A2DiDUT|state.READ_RESULT           ; A2D_Intf:A2DiDUT|counter[1]                        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.574      ;
; 0.376 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[1]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.680      ;
; 0.377 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]  ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.GO           ; clk                  ; clk         ; 0.000        ; 0.054      ; 0.575      ;
; 0.408 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.713      ;
; 0.433 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[13] ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[14]       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[2]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.738      ;
; 0.434 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.738      ;
; 0.434 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[0]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.738      ;
; 0.456 ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]  ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[3]        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.655      ;
; 0.456 ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[1]  ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]        ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.655      ;
; 0.457 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE    ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated  ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.656      ;
; 0.465 ; balance_cntrl:bcDUT|FF1[3]                   ; balance_cntrl:bcDUT|prev_ptch_err[3]               ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]         ; clk                  ; clk         ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; balance_cntrl:bcDUT|FF1[0]                   ; balance_cntrl:bcDUT|prev_ptch_err[0]               ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; balance_cntrl:bcDUT|FF1[7]                   ; balance_cntrl:bcDUT|prev_ptch_err[7]               ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[8]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.772      ;
; 0.468 ; balance_cntrl:bcDUT|FF1[9]                   ; balance_cntrl:bcDUT|prev_ptch_err[9]               ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.667      ;
; 0.468 ; rst_synch:iRST|w                             ; rst_synch:iRST|rst_n                               ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.667      ;
; 0.478 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[12] ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[13]       ; clk                  ; clk         ; 0.000        ; 0.055      ; 0.677      ;
; 0.481 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[3]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.786      ;
; 0.481 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.786      ;
; 0.481 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.786      ;
; 0.481 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.786      ;
; 0.481 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.786      ;
; 0.486 ; A2D_Intf:A2DiDUT|cmd_ff[11]                  ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[11]       ; clk                  ; clk         ; 0.000        ; 0.053      ; 0.683      ;
; 0.486 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.791      ;
; 0.486 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[3]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.791      ;
; 0.486 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.791      ;
; 0.486 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.791      ;
; 0.488 ; rst_synch:iRST|rst_n                         ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[1]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.793      ;
+-------+----------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rst_synch:iRST|rst_n'                                                                                                                             ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; 0.604 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.245      ; 0.879      ;
; 0.617 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.246      ; 0.893      ;
; 0.661 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.245      ; 0.936      ;
; 0.674 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.246      ; 0.950      ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                      ;
+-------+----------------------+----------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                      ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.END    ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|done         ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.START  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.GO     ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl    ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[5]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[6]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[7]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[1]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.871      ; 2.457      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n         ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.459      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[10] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[11] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[12] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[13] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[14] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.079 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[15] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.876      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[0]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.458      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[1]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.458      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[2]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.458      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[3]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.458      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[1]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[2]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[3]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[4]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[5]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[6]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[7]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[8]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[9]                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[10]                       ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[11]                       ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[12]                       ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[13]                       ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.873      ; 2.458      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|state.READ_RESULT           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|state.IDLE                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|state.CHANNEL_CONVERT       ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|state.DEAD_CLK              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|counter[0]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|counter[1]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.869      ; 2.454      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[0]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[0]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[0]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[1]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[1]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[1]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[2]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[2]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[2]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[3]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[3]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[3]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[4]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[4]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[4]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[5]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[5]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[5]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[6]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[6]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[6]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[7]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[7]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[7]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[8]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[8]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[8]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[9]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[9]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[9]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[10] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[10]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[10]                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[11] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[11]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.864      ; 2.449      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[11]                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.863      ; 2.448      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[0]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[1]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[2]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[3]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[4]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[5]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[6]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[7]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[8]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[9]                  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[10]                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[11]                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[12]                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[13]                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[14]                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[15]                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.877      ; 2.462      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[12] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[13] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
; 0.080 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[14] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.867      ; 2.452      ;
+-------+----------------------+----------------------------------------------+----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                 ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.013 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.318      ;
; 0.013 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe                    ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.318      ;
; 0.013 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.318      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~_emulated     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~_emulated     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[1]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[5]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.318      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[3]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.318      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[9]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[8]~_emulated      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[3]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[3]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.319      ;
; 0.014 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[7]                      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.312      ;
; 0.014 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[8]                      ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.312      ;
; 0.014 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[14]                     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.312      ;
; 0.014 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[17]                     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.312      ;
; 0.014 ; rst_synch:iRST|rst_n ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig                    ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.949      ; 2.317      ;
; 0.015 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[0]                                  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.317      ;
; 0.023 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[2]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.327      ;
; 0.023 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.327      ;
; 0.023 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[0]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.327      ;
; 0.023 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[1]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.327      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.END              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|done                   ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[14]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[15]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.START            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.GO               ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; steer_en:sesDUT|state.IDLE                             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.327      ;
; 0.023 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|state.PWR1                              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.327      ;
; 0.023 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rdy                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.327      ;
; 0.023 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|state.PWR2                              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.950      ; 2.327      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[0]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[1]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[2]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[3]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[4]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[5]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[5]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[6]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[6]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[7]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[7]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[8]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[9]  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[4]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[5]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[6]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.953      ; 2.330      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[16]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[17]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[18]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[19]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[20]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[21]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[22]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[23]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[24]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[25]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[26]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[27]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.944      ; 2.321      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n                   ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[8]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[9]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.952      ; 2.329      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[10]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[11]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[12]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[13]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[14]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[15]           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.951      ; 2.328      ;
; 0.023 ; rst_synch:iRST|rst_n ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig                     ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.948      ; 2.325      ;
; 0.024 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[0]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.947      ; 2.325      ;
; 0.024 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[1]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.947      ; 2.325      ;
; 0.024 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[2]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.947      ; 2.325      ;
; 0.024 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[3]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.947      ; 2.325      ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -5.219 ; -574.017      ;
; rst_synch:iRST|rst_n ; -0.009 ; -0.012        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; clk                  ; 0.152 ; 0.000         ;
; rst_synch:iRST|rst_n ; 0.239 ; 0.000         ;
+----------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.058 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.103 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; clk                  ; -3.000 ; -503.626         ;
; rst_synch:iRST|rst_n ; 0.427  ; 0.000            ;
+----------------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.219 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.169      ;
; -5.215 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.165      ;
; -5.151 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.101      ;
; -5.147 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.097      ;
; -5.132 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.082      ;
; -5.128 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.078      ;
; -5.083 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.033      ;
; -5.079 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.029      ;
; -5.077 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.027      ;
; -5.076 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.026      ;
; -5.073 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.023      ;
; -5.072 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.022      ;
; -5.064 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.014      ;
; -5.060 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 6.010      ;
; -5.015 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.965      ;
; -5.012 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.962      ;
; -5.011 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.961      ;
; -5.009 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.959      ;
; -5.008 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.958      ;
; -5.008 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.958      ;
; -5.005 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.955      ;
; -5.004 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.954      ;
; -4.996 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.946      ;
; -4.992 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.942      ;
; -4.960 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.910      ;
; -4.956 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.906      ;
; -4.947 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.897      ;
; -4.944 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.894      ;
; -4.943 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.893      ;
; -4.941 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.891      ;
; -4.940 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.890      ;
; -4.940 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.890      ;
; -4.937 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.887      ;
; -4.936 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.886      ;
; -4.928 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.878      ;
; -4.924 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.874      ;
; -4.892 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.842      ;
; -4.888 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.838      ;
; -4.879 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.829      ;
; -4.876 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.826      ;
; -4.875 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.825      ;
; -4.873 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.823      ;
; -4.872 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.822      ;
; -4.872 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.822      ;
; -4.869 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.819      ;
; -4.868 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.818      ;
; -4.860 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.810      ;
; -4.856 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.806      ;
; -4.824 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.774      ;
; -4.822 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.773      ;
; -4.820 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.770      ;
; -4.818 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.769      ;
; -4.811 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.761      ;
; -4.808 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.758      ;
; -4.807 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.757      ;
; -4.805 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.755      ;
; -4.804 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.754      ;
; -4.804 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.754      ;
; -4.801 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.751      ;
; -4.800 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.750      ;
; -4.792 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.742      ;
; -4.788 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.738      ;
; -4.774 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.725      ;
; -4.770 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.721      ;
; -4.756 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.706      ;
; -4.754 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.705      ;
; -4.752 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.702      ;
; -4.750 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.701      ;
; -4.747 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.698      ;
; -4.743 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.694      ;
; -4.740 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.690      ;
; -4.737 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.687      ;
; -4.736 ; inert_intf:iiDUT|AZ[14] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.686      ;
; -4.736 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.686      ;
; -4.736 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.686      ;
; -4.733 ; inert_intf:iiDUT|AZ[4]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.683      ;
; -4.733 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.683      ;
; -4.732 ; inert_intf:iiDUT|AZ[14] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.732 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.682      ;
; -4.729 ; inert_intf:iiDUT|AZ[4]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.679      ;
; -4.724 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.674      ;
; -4.720 ; inert_intf:iiDUT|AZ[10] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.670      ;
; -4.715 ; inert_intf:iiDUT|AZ[0]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.666      ;
; -4.711 ; inert_intf:iiDUT|AZ[0]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.662      ;
; -4.706 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.657      ;
; -4.702 ; inert_intf:iiDUT|AZ[3]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.653      ;
; -4.698 ; inert_intf:iiDUT|AZ[8]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.648      ;
; -4.688 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.638      ;
; -4.686 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.637      ;
; -4.684 ; inert_intf:iiDUT|AZ[12] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.634      ;
; -4.682 ; inert_intf:iiDUT|AZ[1]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.633      ;
; -4.679 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.630      ;
; -4.675 ; inert_intf:iiDUT|AZ[2]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 5.626      ;
; -4.672 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.622      ;
; -4.669 ; inert_intf:iiDUT|AZ[9]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.619      ;
; -4.668 ; inert_intf:iiDUT|AZ[14] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.618      ;
; -4.668 ; inert_intf:iiDUT|AZ[11] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.618      ;
; -4.668 ; inert_intf:iiDUT|AZ[7]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.618      ;
; -4.666 ; inert_intf:iiDUT|AZ[13] ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.616      ;
; -4.665 ; inert_intf:iiDUT|AZ[4]  ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 5.615      ;
+--------+-------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rst_synch:iRST|rst_n'                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; -0.009 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.148      ; 0.628      ;
; -0.003 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.148      ; 0.620      ;
; 0.009  ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.148      ; 0.610      ;
; 0.015  ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 1.000        ; 0.148      ; 0.602      ;
+--------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                  ;
+-------+--------------------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                            ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.152 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[3]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.159      ; 1.530      ;
; 0.168 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~_emulated ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.547      ;
; 0.186 ; A2D_Intf:A2DiDUT|batt[11]                              ; A2D_Intf:A2DiDUT|batt[11]                          ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig                     ; mtr_drv:mdDUT|PWM11:leftHB|PWM_sig                 ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig                    ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig                ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|state.PWR2                              ; Auth_blk:abDUT|state.PWR2                          ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|state.PWR1                              ; Auth_blk:abDUT|state.PWR1                          ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]                ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]            ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]                ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]            ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]                ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]            ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]                ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]            ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]             ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE              ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE          ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; steer_en:sesDUT|state.IDLE                             ; steer_en:sesDUT|state.IDLE                         ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|MISO_smpl              ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|MISO_smpl          ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|counter[0]                            ; A2D_Intf:A2DiDUT|counter[0]                        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|counter[1]                            ; A2D_Intf:A2DiDUT|counter[1]                        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[3]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[3]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[0]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[0]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|state.READ_RESULT                     ; A2D_Intf:A2DiDUT|state.READ_RESULT                 ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|state.CHANNEL_CONVERT                 ; A2D_Intf:A2DiDUT|state.CHANNEL_CONVERT             ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_Intf:A2DiDUT|state.IDLE                            ; A2D_Intf:A2DiDUT|state.IDLE                        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]           ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]           ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iiDUT|state.pL                              ; inert_intf:iiDUT|state.pL                          ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iiDUT|state.INIT2                           ; inert_intf:iiDUT|state.INIT2                       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inert_intf:iiDUT|state.INIT1                           ; inert_intf:iiDUT|state.INIT1                       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n                   ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n                   ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl              ; inert_intf:iiDUT|SPI_mstr16:spi|MISO_smpl          ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; steer_en:sesDUT|state.STEER_EN                         ; steer_en:sesDUT|state.STEER_EN                     ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.END              ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.END          ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done                   ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.START            ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.START        ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE             ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE         ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3]           ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3]       ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inert_intf:iiDUT|SPI_mstr16:spi|state.END              ; inert_intf:iiDUT|SPI_mstr16:spi|state.END          ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE         ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inert_intf:iiDUT|SPI_mstr16:spi|done                   ; inert_intf:iiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0]           ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0]       ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; inert_intf:iiDUT|SPI_mstr16:spi|state.START            ; inert_intf:iiDUT|SPI_mstr16:spi|state.START        ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; balance_cntrl:bcDUT|FF1[4]                             ; balance_cntrl:bcDUT|prev_ptch_err[4]               ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]             ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]         ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]             ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; piezo:pDUT|clk_cnt[0]                                  ; piezo:pDUT|clk_cnt[0]                              ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; inert_intf:iiDUT|SPI_mstr16:spi|state.START            ; inert_intf:iiDUT|SPI_mstr16:spi|state.GO           ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]             ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]         ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.319      ;
; 0.203 ; steer_en:sesDUT|counter[14]                            ; steer_en:sesDUT|counter[14]                        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]            ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.206 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]                 ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]             ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[9]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.585      ;
; 0.207 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE             ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]             ; Auth_blk:abDUT|state.PWR1                          ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[5]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.159      ; 1.586      ;
; 0.209 ; A2D_Intf:A2DiDUT|counter[1]                            ; A2D_Intf:A2DiDUT|cmd_ff[13]                        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; inert_intf:iiDUT|state.INIT3                           ; inert_intf:iiDUT|state.INIT4                       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; A2D_Intf:A2DiDUT|state.DEAD_CLK                        ; A2D_Intf:A2DiDUT|state.READ_RESULT                 ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.330      ;
; 0.209 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; inert_intf:iiDUT|SPI_mstr16:spi|done               ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE             ; inert_intf:iiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.IDLE             ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|SS_n               ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.331      ;
; 0.212 ; A2D_Intf:A2DiDUT|counter[1]                            ; A2D_Intf:A2DiDUT|cmd_ff[11]                        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.217 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]            ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]        ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.220 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|sclk_div[4]            ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|state.GO           ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.340      ;
; 0.221 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~_emulated ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.600      ;
; 0.222 ; A2D_Intf:A2DiDUT|state.READ_RESULT                     ; A2D_Intf:A2DiDUT|counter[0]                        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.343      ;
; 0.223 ; A2D_Intf:A2DiDUT|state.READ_RESULT                     ; A2D_Intf:A2DiDUT|counter[1]                        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.227 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.606      ;
; 0.229 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.608      ;
; 0.239 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[1]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.618      ;
; 0.253 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[13]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[14]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.374      ;
; 0.257 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[8]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.636      ;
; 0.262 ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[12]           ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[13]       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.383      ;
; 0.263 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[2]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.642      ;
; 0.263 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.642      ;
; 0.263 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[0]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.642      ;
; 0.266 ; balance_cntrl:bcDUT|FF1[0]                             ; balance_cntrl:bcDUT|prev_ptch_err[0]               ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]            ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[3]        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[1]            ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]        ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.267 ; balance_cntrl:bcDUT|FF1[3]                             ; balance_cntrl:bcDUT|prev_ptch_err[3]               ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]             ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]         ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; balance_cntrl:bcDUT|FF1[7]                             ; balance_cntrl:bcDUT|prev_ptch_err[7]               ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; rst_synch:iRST|w                                       ; rst_synch:iRST|rst_n                               ; clk                  ; clk         ; 0.000        ; 0.038      ; 0.390      ;
; 0.269 ; balance_cntrl:bcDUT|FF1[9]                             ; balance_cntrl:bcDUT|prev_ptch_err[9]               ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.270 ; A2D_Intf:A2DiDUT|cmd_ff[11]                            ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[11]       ; clk                  ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.275 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE              ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated  ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.396      ;
; 0.282 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[1]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.661      ;
; 0.283 ; inert_intf:iiDUT|state.INIT2                           ; inert_intf:iiDUT|state.INIT3                       ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.404      ;
; 0.284 ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]            ; inert_intf:iiDUT|AZ[2]                             ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.405      ;
; 0.284 ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[1]            ; inert_intf:iiDUT|AZ[1]                             ; clk                  ; clk         ; 0.000        ; 0.037      ; 0.405      ;
; 0.285 ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; balance_cntrl:bcDUT|ptch_err_sat_ff[7]             ; clk                  ; clk         ; 0.000        ; 0.230      ; 0.599      ;
; 0.291 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[3]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.670      ;
; 0.291 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.670      ;
; 0.291 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.670      ;
; 0.291 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.670      ;
; 0.291 ; rst_synch:iRST|rst_n                                   ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.670      ;
+-------+--------------------------------------------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rst_synch:iRST|rst_n'                                                                                                                             ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                    ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+
; 0.239 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.254      ; 0.523      ;
; 0.242 ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe       ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.253      ; 0.525      ;
; 0.259 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~5 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.254      ; 0.543      ;
; 0.262 ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~1 ; clk          ; rst_synch:iRST|rst_n ; 0.000        ; 0.253      ; 0.545      ;
+-------+-------------------------------------------+--------------------------------------------+--------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[0]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[1]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[2]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[3]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[4]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[5]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[6]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[7]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[8]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[9]  ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[7]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[8]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[9]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[10]                                ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[11]                                ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[12]                                ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[13]                                ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[14]                                ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[15]                                ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.635      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[8]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.058 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[9]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[2]             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[0]             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[1]             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.AZL                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.AZH                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[14]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.104      ; 1.627      ;
; 0.059 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[15]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.104      ; 1.627      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT1                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT2                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT3                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT4                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.CHECK_INT                       ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.pL                              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.pH                              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; steer_en:sesDUT|state.IDLE                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|state.PWR1                              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rdy                        ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|state.PWR2                              ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[0]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[0]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[1]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[1]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[2]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[2]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[3]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[3]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[4]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[4]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[5]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[5]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[6]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[6]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|shft_reg[7]            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.109      ; 1.632      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[7]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[8]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[9]                            ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[10]                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[10] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[3]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[0]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[2]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[1]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[4]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[5]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|AZ[6]                                 ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[11]                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[12]                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[12] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[13]                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[13] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[14]                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[14] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|ptch_rt[15]                           ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.110      ; 1.633      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[15] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[16] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[17] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[18] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[19] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[20] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[21] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[22] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[24] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[25] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[26] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[11] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|inertial_integrator:inrt|ptch_int[23] ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.111      ; 1.634      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[0]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.106      ; 1.629      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[0]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.106      ; 1.629      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[1]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.106      ; 1.629      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[2]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.106      ; 1.629      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[2]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.106      ; 1.629      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[3]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.106      ; 1.629      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[3]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.106      ; 1.629      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[4]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|prev_ptch_err[4]                   ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
; 0.059 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|FF1[5]                             ; rst_synch:iRST|rst_n ; clk         ; 0.500        ; 1.107      ; 1.630      ;
+-------+----------------------+--------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                             ;
+-------+----------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                            ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[1]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[4]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[0]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[0]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[2]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[3]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[1]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|bit_cnt[2]             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|RX_safe                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|state.RECEIVE          ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.482      ;
; 0.103 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[7]                  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.475      ;
; 0.103 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[8]                  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.475      ;
; 0.103 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[14]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.475      ;
; 0.103 ; rst_synch:iRST|rst_n ; balance_cntrl:bcDUT|integrator[17]                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.475      ;
; 0.103 ; rst_synch:iRST|rst_n ; mtr_drv:mdDUT|PWM11:rightHB|PWM_sig                ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.158      ; 1.480      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[11]~_emulated ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[10]~_emulated ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[5]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.159      ; 1.482      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[3]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.159      ; 1.482      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[9]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[8]~_emulated  ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[3]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[5]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[6]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[7]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[8]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[6]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|baud_cnt[7]            ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.483      ;
; 0.104 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[0]                              ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[2]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.488      ;
; 0.109 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[4]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.488      ;
; 0.109 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[0]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.488      ;
; 0.109 ; rst_synch:iRST|rst_n ; Auth_blk:abDUT|UART_rcv:RCV|rx_shft_reg[1]         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.488      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[0]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[1]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[2]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[3]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.END          ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.IDLE         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|done               ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.AZL                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.162      ; 1.490      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.AZH                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.162      ; 1.490      ;
; 0.109 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[14]                             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.155      ; 1.483      ;
; 0.109 ; rst_synch:iRST|rst_n ; piezo:pDUT|clk_cnt[15]                             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.155      ; 1.483      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT1                       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.158      ; 1.486      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT2                       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.158      ; 1.486      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT3                       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.158      ; 1.486      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.INIT4                       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.158      ; 1.486      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.CHECK_INT                   ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.158      ; 1.486      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.pL                          ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.158      ; 1.486      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|state.pH                          ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.162      ; 1.490      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.START        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|state.GO           ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[3]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[0]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[1]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.488      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|bit_count[2]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.160      ; 1.488      ;
; 0.109 ; rst_synch:iRST|rst_n ; inert_intf:iiDUT|SPI_mstr16:spi|sclk_div[4]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.157      ; 1.485      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[3]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.143      ; 1.471      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|state.READ_RESULT                 ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.481      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|state.IDLE                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.481      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|state.CHANNEL_CONVERT             ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.481      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|state.DEAD_CLK                    ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.481      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[0]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.143      ; 1.471      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[1]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.143      ; 1.471      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|bit_count[2]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.143      ; 1.471      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|counter[0]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.481      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|counter[1]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.153      ; 1.481      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|MISO_smpl          ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.143      ; 1.471      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[0]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[0]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[0]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[1]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[1]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[1]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[2]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[2]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[2]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[3]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[3]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[3]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[4]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[4]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[4]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[5]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[5]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[5]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[6]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[6]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[6]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[7]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[7]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[7]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[8]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[8]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[8]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[9]        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|lft_ld[9]                         ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.148      ; 1.476      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|rght_ld[9]                        ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.149      ; 1.477      ;
; 0.109 ; rst_synch:iRST|rst_n ; A2D_Intf:A2DiDUT|SPI_mstr16:spi|shft_reg[10]       ; rst_synch:iRST|rst_n ; clk         ; 0.000        ; 1.152      ; 1.480      ;
+-------+----------------------+----------------------------------------------------+----------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+-----------------------+-----------+-------+----------+---------+---------------------+
; Clock                 ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack      ; -9.999    ; 0.152 ; -0.019   ; 0.013   ; -3.000              ;
;  clk                  ; -9.999    ; 0.152 ; -0.019   ; 0.013   ; -3.000              ;
;  rst_synch:iRST|rst_n ; -0.943    ; 0.239 ; N/A      ; N/A     ; 0.427               ;
; Design-wide TNS       ; -1284.659 ; 0.0   ; -4.413   ; 0.0     ; -503.626            ;
;  clk                  ; -1282.779 ; 0.000 ; -4.413   ; 0.000   ; -503.626            ;
;  rst_synch:iRST|rst_n ; -1.880    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INERT_SS_n     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INERT_MOSI     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; INERT_SCLK     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A2D_SS_n       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A2D_MOSI       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A2D_SCLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM_rev_rght   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM_frwrd_rght ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM_rev_lft    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PWM_frwrd_lft  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piezo_n        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; piezo          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; INT                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; A2D_MISO                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; INERT_MISO              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; INERT_SS_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; INERT_MOSI     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; INERT_SCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; A2D_SS_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; A2D_MOSI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; A2D_SCLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; PWM_rev_rght   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; PWM_frwrd_rght ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; PWM_rev_lft    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; PWM_frwrd_lft  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; piezo_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; piezo          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; INERT_SS_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; INERT_MOSI     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; INERT_SCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; A2D_SS_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; A2D_MOSI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; A2D_SCLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; PWM_rev_rght   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; PWM_frwrd_rght ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; PWM_rev_lft    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; PWM_frwrd_lft  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; piezo_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; piezo          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; INERT_SS_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; INERT_MOSI     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; INERT_SCLK     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; A2D_SS_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; A2D_MOSI       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; A2D_SCLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PWM_rev_rght   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PWM_frwrd_rght ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; PWM_rev_lft    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; PWM_frwrd_lft  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; piezo_n        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; piezo          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clk                  ; clk                  ; 10126705 ; 0        ; 0        ; 1        ;
; rst_synch:iRST|rst_n ; clk                  ; 675      ; 334      ; 0        ; 0        ;
; clk                  ; rst_synch:iRST|rst_n ; 4        ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; clk                  ; clk                  ; 10126705 ; 0        ; 0        ; 1        ;
; rst_synch:iRST|rst_n ; clk                  ; 675      ; 334      ; 0        ; 0        ;
; clk                  ; rst_synch:iRST|rst_n ; 4        ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Recovery Transfers                                                          ;
+----------------------+----------+----------+----------+----------+----------+
; From Clock           ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------+----------+----------+----------+----------+
; rst_synch:iRST|rst_n ; clk      ; 281      ; 281      ; 0        ; 0        ;
+----------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Removal Transfers                                                           ;
+----------------------+----------+----------+----------+----------+----------+
; From Clock           ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------+----------+----------+----------+----------+
; rst_synch:iRST|rst_n ; clk      ; 281      ; 281      ; 0        ; 0        ;
+----------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+----------------------+----------------------+------+-------------+
; Target               ; Clock                ; Type ; Status      ;
+----------------------+----------------------+------+-------------+
; clk                  ; clk                  ; Base ; Constrained ;
; rst_synch:iRST|rst_n ; rst_synch:iRST|rst_n ; Base ; Constrained ;
+----------------------+----------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A2D_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INERT_MISO ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INT        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; A2D_MOSI       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A2D_SCLK       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A2D_SS_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INERT_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INERT_SCLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INERT_SS_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PWM_frwrd_lft  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PWM_frwrd_rght ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PWM_rev_lft    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PWM_rev_rght   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; piezo          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; piezo_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; A2D_MISO   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INERT_MISO ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INT        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; A2D_MOSI       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A2D_SCLK       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; A2D_SS_n       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INERT_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INERT_SCLK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INERT_SS_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PWM_frwrd_lft  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PWM_frwrd_rght ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PWM_rev_lft    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; PWM_rev_rght   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; piezo          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; piezo_n        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Mon Dec 10 10:37:16 2018
Info: Command: quartus_sta Segway -c Segway
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Segway.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rst_synch:iRST|rst_n rst_synch:iRST|rst_n
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.999
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.999           -1282.779 clk 
    Info (332119):    -0.943              -1.880 rst_synch:iRST|rst_n 
Info (332146): Worst-case hold slack is 0.291
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.291               0.000 clk 
    Info (332119):     0.649               0.000 rst_synch:iRST|rst_n 
Info (332146): Worst-case recovery slack is -0.019
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.019              -4.413 clk 
Info (332146): Worst-case removal slack is 0.036
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.036               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -394.000 clk 
    Info (332119):     0.444               0.000 rst_synch:iRST|rst_n 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.793
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.793           -1109.919 clk 
    Info (332119):    -0.767              -1.520 rst_synch:iRST|rst_n 
Info (332146): Worst-case hold slack is 0.264
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.264               0.000 clk 
    Info (332119):     0.604               0.000 rst_synch:iRST|rst_n 
Info (332146): Worst-case recovery slack is 0.079
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.079               0.000 clk 
Info (332146): Worst-case removal slack is 0.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.013               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -394.000 clk 
    Info (332119):     0.476               0.000 rst_synch:iRST|rst_n 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.219            -574.017 clk 
    Info (332119):    -0.009              -0.012 rst_synch:iRST|rst_n 
Info (332146): Worst-case hold slack is 0.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.152               0.000 clk 
    Info (332119):     0.239               0.000 rst_synch:iRST|rst_n 
Info (332146): Worst-case recovery slack is 0.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.058               0.000 clk 
Info (332146): Worst-case removal slack is 0.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.103               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -503.626 clk 
    Info (332119):     0.427               0.000 rst_synch:iRST|rst_n 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5057 megabytes
    Info: Processing ended: Mon Dec 10 10:37:27 2018
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:05


