<!-- IBM_PROLOG_BEGIN_TAG                                                   -->
<!-- This is an automatically generated prolog.                             -->
<!--                                                                        -->
<!-- $Source: src/usr/targeting/common/xmltohb/target_types.xml $           -->
<!--                                                                        -->
<!-- IBM CONFIDENTIAL                                                       -->
<!--                                                                        -->
<!-- COPYRIGHT International Business Machines Corp. 2011,2013              -->
<!--                                                                        -->
<!-- p1                                                                     -->
<!--                                                                        -->
<!-- Object Code Only (OCO) source materials                                -->
<!-- Licensed Internal Code Source Materials                                -->
<!-- IBM HostBoot Licensed Internal Code                                    -->
<!--                                                                        -->
<!-- The source code for this program is not published or otherwise         -->
<!-- divested of its trade secrets, irrespective of what has been           -->
<!-- deposited with the U.S. Copyright Office.                              -->
<!--                                                                        -->
<!-- Origin: 30                                                             -->
<!--                                                                        -->
<!-- IBM_PROLOG_END_TAG                                                     -->

<attributes>

<!-- =====================================================================
     HOST BOOT TARGETS
     Contains the definition of the different types of targets
     ================================================================= -->
<targetType>
    <id>base</id>
    <attribute><id>CLASS</id></attribute>
    <attribute><id>TYPE</id></attribute>
    <attribute><id>MODEL</id></attribute>
    <attribute><id>HUID</id></attribute>
    <attribute><id>PHYS_PATH</id></attribute>
    <attribute><id>AFFINITY_PATH</id></attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
    </attribute>
    <attribute><id>HWAS_STATE</id></attribute>
    <attribute>
        <id>DECONFIG_GARDABLE</id>
        <default>0</default>
    </attribute>
</targetType>

<targetType>
    <id>sys-sys-power8</id>
    <parent>base</parent>
    <attribute><id>CLASS</id><default>SYS</default></attribute>
    <attribute><id>TYPE</id><default>SYS</default></attribute>
    <attribute><id>MODEL</id><default>POWER8</default></attribute>
    <attribute><id>HUID</id><default>0x00010000</default></attribute>
    <attribute><id>EXECUTION_PLATFORM</id></attribute>
    <attribute><id>SCRATCH_UINT8_1</id></attribute>
    <attribute><id>SCRATCH_UINT8_2</id></attribute>
    <attribute><id>SCRATCH_UINT32_1</id></attribute>
    <attribute><id>SCRATCH_UINT32_2</id></attribute>
    <attribute><id>SCRATCH_UINT64_1</id></attribute>
    <attribute><id>SCRATCH_UINT64_2</id></attribute>
    <attribute><id>SCRATCH_UINT8_ARRAY_1</id></attribute>
    <attribute><id>SCRATCH_UINT8_ARRAY_2</id></attribute>
    <attribute><id>SCRATCH_UINT32_ARRAY_1</id></attribute>
    <attribute><id>SCRATCH_UINT32_ARRAY_2</id></attribute>
    <attribute><id>SCRATCH_UINT64_ARRAY_1</id></attribute>
    <attribute><id>SCRATCH_UINT64_ARRAY_2</id></attribute>
    <attribute><id>NUMERIC_POD_TYPE_TEST</id></attribute>
    <attribute><id>DUMMY_RW</id></attribute>
    <attribute><id>XSCOM_BASE_ADDRESS</id></attribute>
    <attribute><id>TEST_NULL_STRING</id></attribute>
    <attribute><id>TEST_MIN_STRING</id><default>Z</default></attribute>
    <attribute><id>TEST_MAX_STRING</id></attribute>
    <attribute><id>TEST_NO_DEFAULT_STRING</id></attribute>
    <attribute>
        <id>PHYS_PATH</id>
        <default>physical:sys-0</default>
    </attribute>
    <attribute>
        <id>AFFINITY_PATH</id>
        <default>affinity:sys-0</default>
    </attribute>
    <attribute>
        <id>IS_SIMULATION</id>
        <default>0</default>
    </attribute>
    <attribute><id>ISTEP_MODE</id></attribute>
    <attribute><id>PROC_EPS_TABLE_TYPE</id></attribute>
    <attribute><id>PROC_FABRIC_PUMP_MODE</id></attribute>
    <attribute><id>PROC_X_BUS_WIDTH</id></attribute>
    <attribute><id>ALL_MCS_IN_INTERLEAVING_GROUP</id></attribute>
    <attribute><id>FREQ_PROC_REFCLOCK</id></attribute>
    <attribute><id>FREQ_MEM_REFCLOCK</id></attribute>
    <attribute><id>FREQ_CORE_FLOOR</id></attribute>
    <attribute><id>FREQ_PB</id></attribute>
    <attribute><id>FREQ_A</id></attribute>
    <attribute><id>FREQ_X</id></attribute>
    <attribute><id>SP_FUNCTIONS</id></attribute>
    <attribute><id>HB_SETTINGS</id></attribute>
    <attribute><id>PAYLOAD_KIND</id></attribute>
    <attribute><id>PAYLOAD_BASE</id></attribute>
    <attribute><id>PAYLOAD_ENTRY</id></attribute>
    <attribute><id>MSS_MCA_HASH_MODE</id></attribute>
    <attribute><id>MSS_MBA_ADDR_INTERLEAVE_BIT</id></attribute>
    <attribute><id>MSS_MBA_CACHELINE_INTERLEAVE_MODE</id></attribute>
    <attribute><id>MSS_PREFETCH_ENABLE</id></attribute>
    <attribute><id>MSS_CLEANER_ENABLE</id></attribute>
    <attribute><id>MIRROR_BASE_ADDRESS</id></attribute>
    <attribute><id>PROC_EPS_GB_PERCENTAGE</id></attribute>
    <attribute><id>PROC_EPS_GB_DIRECTION</id></attribute>
    <attribute><id>PROC_FABRIC_ASYNC_SAFE_MODE</id></attribute>
    <attribute><id>FREQ_PCIE</id></attribute>
    <attribute><id>L2_R_T0_EPS</id></attribute>
    <attribute><id>L2_R_T1_EPS</id></attribute>
    <attribute><id>L2_R_T2_EPS</id></attribute>
    <attribute><id>L2_FORCE_R_T2_EPS</id></attribute>
    <attribute><id>L2_W_EPS</id></attribute>
    <attribute><id>L3_R_T0_EPS</id></attribute>
    <attribute><id>L3_R_T1_EPS</id></attribute>
    <attribute><id>L3_R_T2_EPS</id></attribute>
    <attribute><id>L3_FORCE_R_T2_EPS</id></attribute>
    <attribute><id>L3_W_EPS</id></attribute>
    <attribute><id>NOMINAL_FREQ_MHZ</id></attribute>
    <attribute><id>MNFG_FLAGS</id></attribute>
    <!-- Start pm_plat_attributes.xml -->
    <attribute><id>FREQ_CORE_MAX</id></attribute>
    <attribute><id>PM_EXTERNAL_VRM_STEPDELAY</id></attribute>
    <attribute><id>PM_EXTERNAL_VRM_STEPSIZE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_FULL_CLOCK_SECTOR_BUFFER_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_HIGH_BAND_LOWER_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_HIGH_BAND_UPPER_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_LOW_BAND_LOWER_FREQUENCY</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_LOW_BAND_UPPER_FREQUENCY</id></attribute>
    <attribute><id>PM_SAFE_FREQUENCY</id></attribute>
    <attribute><id>PM_SPIPSS_FREQUENCY</id></attribute>
    <attribute><id>PM_SPIVID_FREQUENCY</id></attribute>
    <attribute><id>PROC_R_DISTLOSS</id></attribute>
    <attribute><id>PROC_R_LOADLINE</id></attribute>
    <attribute><id>PROC_VRM_VOFFSET</id></attribute>
    <!-- End pm_plat_attributes.xml -->
    <!--    sbe_config_update attributes    -->
    <attribute><id>NEST_FREQ_MHZ</id></attribute>
    <attribute><id>BOOT_FREQ_MHZ</id></attribute>
    <attribute><id>EX_GARD_BITS</id></attribute>
    <attribute><id>PIB_I2C_REFCLOCK</id></attribute>
    <attribute><id>PIB_I2C_NEST_PLL</id></attribute>
    <attribute><id>SBE_IMAGE_OFFSET</id></attribute>
    <attribute><id>BOOT_VOLTAGE</id></attribute>
    <attribute><id>SYNC_BETWEEN_STEPS</id></attribute>
    <!-- End sbe_config_update attributes    -->
    <!--    proc_select_boot_master attributes  -->
    <attribute><id>PROC_SELECT_BOOT_MASTER</id></attribute>
    <attribute><id>PROC_SELECT_SEEPROM_IMAGE</id></attribute>
    <!-- End proc_select_boot_master attributes  -->
    <!-- Start erepair_thresholds.xml -->
    <attribute><id>X_EREPAIR_THRESHOLD_FIELD</id></attribute>
    <attribute><id>A_EREPAIR_THRESHOLD_FIELD</id></attribute>
    <attribute><id>DMI_EREPAIR_THRESHOLD_FIELD</id></attribute>
    <attribute><id>X_EREPAIR_THRESHOLD_MNFG</id></attribute>
    <attribute><id>A_EREPAIR_THRESHOLD_MNFG</id></attribute>
    <attribute><id>DMI_EREPAIR_THRESHOLD_MNFG</id></attribute>
    <!-- End erepair_thresholds.xml -->

    <attribute><id>ENABLED_THREADS</id></attribute>
    <attribute><id>MSS_ZSERIES</id></attribute>

    <!-- Max/min config attributes -->
    <attribute><id>MAX_PROC_CHIPS_PER_NODE</id></attribute>
    <attribute><id>MAX_EXS_PER_PROC_CHIP</id></attribute>
    <attribute><id>MAX_DIMMS_PER_MBA_PORT</id></attribute>
    <attribute><id>MAX_MBA_PORTS_PER_MBA</id></attribute>
    <attribute><id>MAX_MBAS_PER_MEMBUF_CHIP</id></attribute>
    <attribute><id>MAX_CHIPLETS_PER_PROC</id></attribute>
    <attribute><id>MAX_MCS_PER_SYSTEM</id></attribute>
    <!-- End max/min config attributes -->
    <attribute><id>PROC_PBIEX_ASYNC_SEL</id></attribute>
    <attribute><id>MRW_SAFEMODE_MEM_THROTTLE_NUMERATOR_PER_MBA</id></attribute>
    <attribute><id>MRW_SAFEMODE_MEM_THROTTLE_DENOMINATOR</id></attribute>
    <attribute><id>MRW_SAFEMODE_MEM_THROTTLE_NUMERATOR_PER_CHIP</id></attribute>
    <attribute><id>MRW_THERMAL_MEMORY_POWER_LIMIT</id></attribute>
</targetType>

<targetType>
    <id>chip</id>
    <parent>base</parent>
    <attribute>
        <id>CLASS</id>
        <default>CHIP</default>
    </attribute>
    <attribute>
        <id>POSITION</id>
    </attribute>
    <attribute>
        <id>FSI_MASTER_CHIP</id>
        <!-- Default to a non-sensical value -->
        <default>physical:na-0</default>
    </attribute>
    <attribute>
        <id>FSI_MASTER_TYPE</id>
    </attribute>
    <attribute>
        <id>FSI_MASTER_PORT</id>
    </attribute>
    <attribute>
        <id>FSI_SLAVE_CASCADE</id>
    </attribute>
    <attribute>
        <id>FSI_OPTION_FLAGS</id>
    </attribute>
    <attribute>
        <id>DECONFIG_GARDABLE</id>
        <default>1</default>
    </attribute>
    <attribute>
        <id>EC</id>
    </attribute>
    <attribute>
        <id>CHIP_ID</id>
    </attribute>
</targetType>

<targetType>
    <id>chip-processor</id>
    <parent>chip</parent>
    <attribute>
        <id>TYPE</id>
        <default>PROC</default>
    </attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>1</value></field>
            <field><id>supportsXscom</id><value>1</value></field>
            <field><id>supportsInbandScom</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute>
        <id>SCOM_SWITCHES</id>
    </attribute>
    <attribute>
        <!-- Processor chips have SCOM accessible FSI GP regs -->
        <id>FSI_GP_REG_SCOM_ACCESS</id>
        <default>1</default>
    </attribute>
    <attribute><id>FABRIC_NODE_ID</id></attribute>
    <attribute><id>FABRIC_CHIP_ID</id></attribute>
    <attribute>
        <!-- Processor chips have an SBE -->
        <id>CHIP_HAS_SBE</id>
        <default>1</default>
    </attribute>
    <!-- TODO. MVPD_FREQ_CORE_NOMINAL to be deleted when MVPD available -->
    <attribute><id>MVPD_FREQ_CORE_NOMINAL</id></attribute>
    <attribute><id>VPD_REC_NUM</id></attribute>
    <!-- New attributes for mss/proc_setup_bars -->
    <!--    proc_setup_bars_memory_attributes.xml   -->
    <attribute><id>MSS_MEM_MC_IN_GROUP</id></attribute>
    <attribute><id>PROC_MEM_BASES</id></attribute>
    <attribute><id>PROC_MEM_SIZES</id></attribute>
    <attribute><id>PROC_MIRROR_BASES</id></attribute>
    <attribute><id>PROC_MIRROR_SIZES</id></attribute>
    <!--    proc_setup_bars_l3_attributes.xml   -->
    <attribute><id>PROC_L3_BAR1_REG</id></attribute>
    <attribute><id>PROC_L3_BAR2_REG</id></attribute>
    <attribute><id>PROC_L3_BAR_GROUP_MASK_REG</id></attribute>
     <!--   proc_fab_smp_fabric_attributes.xml  -->
     <attribute><id>FREQ_CORE</id></attribute>
     <attribute><id>PROC_PCIE_NOT_F_LINK</id></attribute>
     <attribute><id>MSS_INTERLEAVE_ENABLE</id></attribute>
     <attribute><id>MSS_MCS_GROUP_32</id></attribute>
     <attribute><id>MSS_MEM_IPL_COMPLETE</id></attribute>
     <!-- Start pm_plat_attributes.xml -->
     <attribute><id>PM_APSS_CHIP_SELECT</id></attribute>
     <attribute><id>PM_PBAX_BRDCST_ID_VECTOR</id></attribute>
     <attribute><id>PM_PBAX_CHIPID</id></attribute>
     <attribute><id>PM_PBAX_NODEID</id></attribute>
     <attribute><id>PM_PSTATE_UNDERVOLTING_MAXIMUM</id></attribute>
     <attribute><id>PM_PSTATE_UNDERVOLTING_MINIMUM</id></attribute>
     <attribute><id>PM_SPIVID_PORT_ENABLE</id></attribute>
     <!-- End pm_plat_attributes.xml -->
     <!-- Start pm_hwp_attributes.xml -->
    <attribute><id>PM_AISS_TIMEOUT</id></attribute>
    <attribute><id>PM_EXTERNAL_VRM_STEPDELAY_RANGE</id></attribute>
    <attribute><id>PM_EXTERNAL_VRM_STEPDELAY_VALUE</id></attribute>
    <attribute><id>PM_IVRMS_ENABLED</id></attribute>
    <attribute><id>PM_OCC_HEARTBEAT_TIME</id></attribute>
    <attribute><id>PM_PBAX_RCV_RESERV_TIMEOUT</id></attribute>
    <attribute><id>PM_PBAX_SND_RESERV_TIMEOUT</id></attribute>
    <attribute><id>PM_PBAX_SND_RETRY_COUNT_OVERCOMMIT_ENABLE</id></attribute>
    <attribute><id>PM_PBAX_SND_RETRY_THRESHOLD</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_DELAY0</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_DELAY0_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_DELAY1</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_DELAY1_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_CORE_SEQUENCE_DELAY_SELECT</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_DELAY0</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_DELAY0_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_DELAY1</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_DELAY1_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERDOWN_ECO_SEQUENCE_DELAY_SELECT</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_DELAY0</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_DELAY0_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_DELAY1</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_DELAY1_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERUP_CORE_SEQUENCE_DELAY_SELECT</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_DELAY0</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_DELAY0_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_DELAY1</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_DELAY1_VALUE</id></attribute>
    <attribute><id>PM_PFET_POWERUP_ECO_SEQUENCE_DELAY_SELECT</id></attribute>
    <attribute><id>PM_PMC_HANGPULSE_DIVIDER</id></attribute>
    <attribute><id>PM_POWER_PROXY_TRACE_TIMER</id></attribute>
    <attribute><id>PM_PPT_TIMER_MATCH_VALUE</id></attribute>
    <attribute><id>PM_PPT_TIMER_TICK</id></attribute>
    <attribute><id>PM_PSTATE0_FREQUENCY</id></attribute>
    <attribute><id>PM_PSTATE_STEPSIZE</id></attribute>
    <attribute><id>PM_PVSAFE_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_ENABLE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_FULL_CSB_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_HFRHIGH_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_HFRLOW_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_LFRLOW_PSTATE</id></attribute>
    <attribute><id>PM_RESONANT_CLOCK_LFRUPPER_PSTATE</id></attribute>
    <attribute><id>PM_SAFE_PSTATE</id></attribute>
    <attribute><id>PM_SLEEP_ENTRY</id></attribute>
    <attribute><id>PM_SLEEP_EXIT</id></attribute>
    <attribute><id>PM_SLEEP_TYPE</id></attribute>
    <attribute><id>PM_SLEEP_WINKLE_REQUEST_TIMEOUT</id></attribute>
    <attribute><id>PM_SPIPSS_CLOCK_DIVIDER</id></attribute>
    <attribute><id>PM_SPIPSS_CLOCK_PHASE</id></attribute>
    <attribute><id>PM_SPIPSS_CLOCK_POLARITY</id></attribute>
    <attribute><id>PM_SPIPSS_FRAME_SIZE</id></attribute>
    <attribute><id>PM_SPIPSS_INTER_FRAME_DELAY</id></attribute>
    <attribute><id>PM_SPIPSS_INTER_FRAME_DELAY_SETTING</id></attribute>
    <attribute><id>PM_SPIPSS_IN_COUNT</id></attribute>
    <attribute><id>PM_SPIPSS_IN_DELAY</id></attribute>
    <attribute><id>PM_SPIPSS_OUT_COUNT</id></attribute>
    <attribute><id>PM_SPIVID_CLOCK_DIVIDER</id></attribute>
    <attribute><id>PM_SPIVID_CLOCK_PHASE</id></attribute>
    <attribute><id>PM_SPIVID_CLOCK_POLARITY</id></attribute>
    <attribute><id>PM_SPIVID_CRC_CHECK_ENABLE</id></attribute>
    <attribute><id>PM_SPIVID_CRC_GEN_ENABLE</id></attribute>
    <attribute><id>PM_SPIVID_CRC_POLYNOMIAL_ENABLES</id></attribute>
    <attribute><id>PM_SPIVID_FRAME_SIZE</id></attribute>
    <attribute><id>PM_SPIVID_INTERFRAME_DELAY_WRITE_STATUS</id></attribute>
    <attribute><id>PM_SPIVID_INTERFRAME_DELAY_WRITE_STATUS_VALUE</id></attribute>
    <attribute><id>PM_SPIVID_INTER_RETRY_DELAY</id></attribute>
    <attribute><id>PM_SPIVID_INTER_RETRY_DELAY_VALUE</id></attribute>
    <attribute><id>PM_SPIVID_IN_DELAY_FRAME1</id></attribute>
    <attribute><id>PM_SPIVID_IN_DELAY_FRAME2</id></attribute>
    <attribute><id>PM_SPIVID_MAJORITY_VOTE_ENABLE</id></attribute>
    <attribute><id>PM_SPIVID_MAX_RETRIES</id></attribute>
    <attribute><id>PM_WINKLE_TYPE</id></attribute>
    <attribute><id>PROC_DPLL_DIVIDER</id></attribute>
     <!-- End pm_hwp_attributes.xml -->
     <!-- Begin poreve_memory_attributes.xml -->
     <attribute><id>SBE_SEEPROM_I2C_ADDRESS_BYTES</id></attribute>
     <attribute><id>SBE_SEEPROM_I2C_DEVICE_ADDRESS</id></attribute>
     <attribute><id>SBE_SEEPROM_I2C_PORT</id></attribute>
     <attribute><id>PNOR_I2C_ADDRESS_BYTES</id></attribute>
     <!-- End Supporting poreve_memory_attributes.xml -->

</targetType>

<targetType>
    <id>chip-processor-power8</id>
    <parent>chip-processor</parent>
    <attribute><id>DUMMY_RW</id></attribute>
    <attribute><id>DUMMY_HEAP_ZERO_DEFAULT</id></attribute>
    <attribute><id>MSS_MEM_MC_IN_GROUP</id></attribute>

    <!-- From PHYP Memory Map -->
    <attribute><id>FSP_BASE_ADDR</id></attribute>
    <attribute><id>FSP_BAR_SIZE</id></attribute>
    <attribute><id>FSP_MMIO_MASK_SIZE</id></attribute>
    <attribute><id>PSI_BRIDGE_BASE_ADDR</id></attribute>
    <attribute><id>INTP_BASE_ADDR</id></attribute>
    <attribute><id>PHB_BASE_ADDRS</id></attribute>
    <attribute><id>PCI_BASE_ADDRS</id></attribute>
    <attribute><id>MEM_BASE</id></attribute>
    <attribute><id>MIRROR_BASE</id></attribute>
    <attribute><id>RNG_BASE_ADDR</id></attribute>
    <attribute><id>RNG_BAR_SIZE</id></attribute>
    <attribute><id>IMT_BASE_ADDR</id></attribute>
    <attribute><id>IMT_BAR_SIZE</id></attribute>
    <!-- end Memory Map -->

    <!-- PROC_PCIE  attributes -->
    <attribute><id>PROC_PCIE_IOP_CONFIG</id></attribute>
    <attribute><id>PROC_PCIE_IOP_SWAP</id></attribute>
    <attribute><id>PROC_PCIE_PHB_ACTIVE</id></attribute>
    <attribute><id>PROC_PCIE_IOP_G3_PLL_CONTROL0</id></attribute>
    <attribute><id>PROC_PCIE_IOP_G2_PLL_CONTROL0</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PLL_GLOBAL_CONTROL0</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PLL_GLOBAL_CONTROL1</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PCS_CONTROL0</id></attribute>
    <attribute><id>PROC_PCIE_IOP_PCS_CONTROL1</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_FIFO_OFFSET</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_RCVRDETCNTL</id></attribute>
    <attribute><id>PROC_PCIE_IOP_TX_BWLOSS1</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_VGA_CONTROL2</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_PEAK</id></attribute>
    <attribute><id>PROC_PCIE_IOP_RX_SDL</id></attribute>
    <attribute><id>PROC_PCIE_IOP_ZCAL_CONTROL</id></attribute>
    <attribute><id>PROC_DCM_INSTALLED</id></attribute>
    <attribute><id>CHIP_REGIONS_TO_ENABLE</id></attribute>
    <attribute><id>PROC_ADU_UNTRUSTED_BAR_BASE_ADDR</id></attribute>
    <attribute><id>PROC_ADU_UNTRUSTED_BAR_SIZE</id></attribute>
    <attribute><id>PROC_PSI_UNTRUSTED_BAR0_BASE_ADDR</id></attribute>
    <attribute><id>PROC_PSI_UNTRUSTED_BAR0_SIZE</id></attribute>
    <attribute><id>PROC_PSI_UNTRUSTED_BAR1_BASE_ADDR</id></attribute>
    <attribute><id>PROC_PSI_UNTRUSTED_BAR1_SIZE</id></attribute>
    <!-- PROC_PLL_RING attributes -->
    <attribute><id>PROC_PERV_BNDY_PLL_DATA</id></attribute>
    <attribute><id>PROC_PB_BNDY_DMIPLL_DATA</id></attribute>
    <attribute><id>PROC_PB_BNDY_DMIPLL_FOR_DCCAL_DATA</id></attribute>
    <attribute><id>PROC_AB_BNDY_PLL_DATA</id></attribute>
    <attribute><id>PROC_AB_BNDY_PLL_FOR_DCCAL_DATA</id></attribute>
    <attribute><id>PROC_PCI_BNDY_PLL_DATA</id></attribute>
    <attribute><id>PROC_PERV_BNDY_PLL_LENGTH</id></attribute>
    <attribute><id>PROC_PB_BNDY_DMIPLL_LENGTH</id></attribute>
    <attribute><id>PROC_AB_BNDY_PLL_LENGTH</id></attribute>
    <attribute><id>PROC_PCI_BNDY_PLL_LENGTH</id></attribute>
    <attribute><id>PROC_PERV_BNDY_PLL_FLUSH</id></attribute>
    <attribute><id>PROC_PB_BNDY_DMIPLL_FLUSH</id></attribute>
    <attribute><id>PROC_AB_BNDY_PLL_FLUSH</id></attribute>
    <attribute><id>PROC_PCI_BNDY_PLL_FLUSH</id></attribute>
    <attribute><id>PROC_PERV_BNDY_PLL_CHIPLET_ID</id></attribute>
    <attribute><id>PROC_PB_BNDY_DMIPLL_CHIPLET_ID</id></attribute>
    <attribute><id>PROC_AB_BNDY_PLL_CHIPLET_ID</id></attribute>
    <attribute><id>PROC_PCI_BNDY_PLL_CHIPLET_ID</id></attribute>
    <attribute><id>PROC_PERV_BNDY_PLL_SCAN_SELECT</id></attribute>
    <attribute><id>PROC_PB_BNDY_DMIPLL_SCAN_SELECT</id></attribute>
    <attribute><id>PROC_AB_BNDY_PLL_SCAN_SELECT</id></attribute>
    <attribute><id>PROC_PCI_BNDY_PLL_SCAN_SELECT</id></attribute>
    <attribute><id>PROC_PCIE_REFCLOCK_ENABLE</id></attribute>
    <attribute><id>PROC_EX_FUNC_L3_DELTA_DATA</id></attribute>
    <attribute><id>PROC_EX_FUNC_L3_LENGTH</id></attribute>
    <attribute><id>ECID</id></attribute>
</targetType>

<targetType>
    <id>chip-processor-venice</id>
    <parent>chip-processor-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
    <attribute><id>DUMMY_RW</id></attribute>
    <attribute><id>DUMMY_HEAP_ZERO_DEFAULT</id></attribute>
    <attribute><id>EEPROM_ADDR_INFO0</id></attribute>
    <attribute><id>EEPROM_ADDR_INFO1</id></attribute>
</targetType>

<targetType>
    <id>chip-processor-murano</id>
    <parent>chip-processor-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>

<targetType>
    <id>unit</id>
    <parent>base</parent>
    <attribute>
        <id>CLASS</id>
        <default>UNIT</default>
    </attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>1</value></field>
            <field><id>supportsXscom</id><value>1</value></field>
            <field><id>supportsInbandScom</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute>
        <id>DECONFIG_GARDABLE</id>
        <default>1</default>
    </attribute>
    <attribute>
        <id>CHIP_UNIT</id>
        <default>0</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-ex-power8</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>EX</default>
    </attribute>
    <!-- Start pm_hwp_attributes.xml -->
    <attribute><id>PM_SPWUP_FSP</id></attribute>
    <attribute><id>PM_SPWUP_OCC</id></attribute>
    <attribute><id>PM_SPWUP_PHYP</id></attribute>
    <!-- End pm_hwp_attributes.xml -->
    <attribute><id>OVERRIDE_MVPD_NOM_FREQ_MHZ</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_NEST_NOM_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_NEST_NOM_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_CS_NOM_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_CS_NOM_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_PS_FREQ_MHZ</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_NEST_PS_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_NEST_PS_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_CS_PS_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_CS_PS_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_TURBO_FREQ_MHZ</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_NEST_TURBO_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_NEST_TURBO_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_CS_TURBO_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_CS_TURBO_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_FVMIN_FREQ_MHZ</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_NEST_FVMIN_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_NEST_FVMIN_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_CS_FVMIN_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_CS_FVMIN_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_LAB_FREQ_MHZ</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_NEST_LAB_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_NEST_LAB_CURRENT</id></attribute>
    <attribute><id>OVERRIDE_MVPD_V_CS_LAB_VOLTAGE</id></attribute>
    <attribute><id>OVERRIDE_MVPD_I_CS_LAB_CURRENT</id></attribute>
</targetType>

<targetType>
    <id>unit-ex-venice</id>
    <parent>unit-ex-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-ex-murano</id>
    <parent>unit-ex-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>


<targetType>
    <id>unit-core-power8</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>CORE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-core-venice</id>
    <parent>unit-core-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-core-murano</id>
    <parent>unit-core-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>


<targetType>
    <id>unit-pci-power8</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>PCI</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-pci-venice</id>
    <parent>unit-pci-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-pci-murano</id>
    <parent>unit-pci-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>


<targetType>
    <id>enc-node-power8</id>
    <parent>base</parent>
    <attribute>
        <id>CLASS</id>
        <default>ENC</default>
    </attribute>
    <attribute>
        <id>TYPE</id>
        <default>NODE</default>
    </attribute>
    <attribute>
        <id>MODEL</id>
        <default>POWER8</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-abus-power8</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>ABUS</default>
    </attribute>
    <attribute><id>CHIP_UNIT</id></attribute>
    <attribute><id>EI_BUS_RX_MSB_LSB_SWAP</id></attribute>
    <attribute><id>EI_BUS_TX_MSB_LSB_SWAP</id></attribute>
    <attribute><id>PEER_TARGET</id></attribute>
    <attribute><id>EI_BUS_TX_LANE_INVERT</id></attribute>
    <attribute><id>EI_BUS_TX_MSBSWAP</id></attribute>
</targetType>

<targetType>
    <id>unit-abus-venice</id>
    <parent>unit-abus-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-abus-murano</id>
    <parent>unit-abus-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-xbus-power8</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>XBUS</default>
    </attribute>
    <attribute><id>CHIP_UNIT</id></attribute>
    <attribute><id>PEER_TARGET</id></attribute>
</targetType>

<targetType>
    <id>unit-xbus-venice</id>
    <parent>unit-xbus-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-xbus-murano</id>
    <parent>unit-xbus-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>

<!-- Hybrid targets -->

<targetType>
    <id>unit-mbs-power8</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>MBS</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-mba-power8</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>MBA</default>
    </attribute>
    <attribute><id>MSS_DIMM_MFG_ID_CODE</id></attribute>
    <attribute><id>EFF_DIMM_RANKS_CONFIGED</id></attribute>
    <attribute><id>EFF_NUM_RANKS_PER_DIMM</id></attribute>
    <attribute><id>EFF_DIMM_TYPE</id></attribute>
    <attribute><id>EFF_CUSTOM_DIMM</id></attribute>
    <attribute><id>EFF_DRAM_WIDTH</id></attribute>
    <attribute><id>EFF_DRAM_GEN</id></attribute>
    <attribute><id>EFF_PRIMARY_RANK_GROUP0</id></attribute>
    <attribute><id>EFF_PRIMARY_RANK_GROUP1</id></attribute>
    <attribute><id>EFF_PRIMARY_RANK_GROUP2</id></attribute>
    <attribute><id>EFF_PRIMARY_RANK_GROUP3</id></attribute>
    <attribute><id>EFF_SECONDARY_RANK_GROUP0</id></attribute>
    <attribute><id>EFF_SECONDARY_RANK_GROUP1</id></attribute>
    <attribute><id>EFF_SECONDARY_RANK_GROUP2</id></attribute>
    <attribute><id>EFF_SECONDARY_RANK_GROUP3</id></attribute>
    <attribute><id>EFF_TERTIARY_RANK_GROUP0</id></attribute>
    <attribute><id>EFF_TERTIARY_RANK_GROUP1</id></attribute>
    <attribute><id>EFF_TERTIARY_RANK_GROUP2</id></attribute>
    <attribute><id>EFF_TERTIARY_RANK_GROUP3</id></attribute>
    <attribute><id>EFF_QUATERNARY_RANK_GROUP0</id></attribute>
    <attribute><id>EFF_QUATERNARY_RANK_GROUP1</id></attribute>
    <attribute><id>EFF_QUATERNARY_RANK_GROUP2</id></attribute>
    <attribute><id>EFF_QUATERNARY_RANK_GROUP3</id></attribute>
    <attribute><id>EFF_ODT_RD</id></attribute>
    <attribute><id>EFF_ODT_WR</id></attribute>
    <attribute><id>EFF_CKE_MAP</id></attribute>
    <attribute><id>EFF_SPCKE_MAP</id></attribute>
    <attribute><id>EFF_DIMM_SPARE</id></attribute>
    <attribute><id>EFF_DRAM_RON</id></attribute>
    <attribute><id>EFF_DRAM_RTT_NOM</id></attribute>
    <attribute><id>EFF_DRAM_RTT_WR</id></attribute>
    <attribute><id>EFF_DRAM_WR_VREF</id></attribute>
    <attribute><id>EFF_DRAM_WRDDR4_VREF</id></attribute>
    <attribute><id>EFF_DRAM_WR_VREF_SCHMOO</id></attribute>
    <attribute><id>EFF_DRAM_WRDDR4_VREF_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_DQ_DQS</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_ADDR</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_CNTL</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_CLK</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_SPCKE</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_DQ_DQS_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_CLK_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_SPCKE_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_DRV_IMP_CNTL_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_RCV_IMP_DQ_DQS</id></attribute>
    <attribute><id>EFF_CEN_RCV_IMP_DQ_DQS_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_DQ_DQS</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_ADDR</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_CLK</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_SPCKE</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_CNTL</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_DQ_DQS_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_CLK_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_SPCKE_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_ADDR_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_SLEW_RATE_CNTL_SCHMOO</id></attribute>
    <attribute><id>EFF_CEN_RD_VREF</id></attribute>
    <attribute><id>EFF_CEN_RD_VREF_SCHMOO</id></attribute>
    <attribute><id>EFF_DIMM_SIZE</id></attribute>
    <attribute><id>EFF_DRAM_BANKS</id></attribute>
    <attribute><id>EFF_DRAM_ROWS</id></attribute>
    <attribute><id>EFF_DRAM_COLS</id></attribute>
    <attribute><id>EFF_DRAM_DENSITY</id></attribute>
    <attribute><id>EFF_DRAM_TRCD</id></attribute>
    <attribute><id>EFF_DRAM_TRRD</id></attribute>
    <attribute><id>EFF_DRAM_TRP</id></attribute>
    <attribute><id>EFF_DRAM_TRAS</id></attribute>
    <attribute><id>EFF_DRAM_TRC</id></attribute>
    <attribute><id>EFF_DRAM_TRFI</id></attribute>
    <attribute><id>EFF_DRAM_TRFC</id></attribute>
    <attribute><id>EFF_DRAM_TWTR</id></attribute>
    <attribute><id>EFF_DRAM_TRTP</id></attribute>
    <attribute><id>EFF_DRAM_TFAW</id></attribute>
    <attribute><id>EFF_DRAM_BL</id></attribute>
    <attribute><id>EFF_DRAM_CL</id></attribute>
    <attribute><id>EFF_DRAM_AL</id></attribute>
    <attribute><id>EFF_DRAM_CWL</id></attribute>
    <attribute><id>EFF_DRAM_RBT</id></attribute>
    <attribute><id>EFF_DRAM_TM</id></attribute>
    <attribute><id>EFF_DRAM_DLL_RESET</id></attribute>
    <attribute><id>EFF_DRAM_WR</id></attribute>
    <attribute><id>EFF_DRAM_DLL_PPD</id></attribute>
    <attribute><id>EFF_DRAM_DLL_ENABLE</id></attribute>
    <attribute><id>EFF_DRAM_TDQS</id></attribute>
    <attribute><id>EFF_DRAM_WR_LVL_ENABLE</id></attribute>
    <attribute><id>EFF_DRAM_OUTPUT_BUFFER</id></attribute>
    <attribute><id>EFF_DRAM_PASR</id></attribute>
    <attribute><id>EFF_DRAM_ASR</id></attribute>
    <attribute><id>EFF_DRAM_SRT</id></attribute>
    <attribute><id>EFF_MPR_LOC</id></attribute>
    <attribute><id>EFF_MPR_MODE</id></attribute>
    <attribute><id>EFF_DIMM_RCD_CNTL_WORD_0_15</id></attribute>
    <attribute><id>EFF_DIMM_RCD_IBT</id></attribute>
    <attribute><id>EFF_DIMM_RCD_MIRROR_MODE</id></attribute>
    <attribute><id>EFF_SCHMOO_MODE</id></attribute>
    <attribute><id>EFF_SCHMOO_ADDR_MODE</id></attribute>
    <attribute><id>EFF_SCHMOO_TEST_VALID</id></attribute>
    <attribute><id>EFF_SCHMOO_PARAM_VALID</id></attribute>
    <attribute><id>EFF_SCHMOO_WR_EYE_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_SCHMOO_RD_EYE_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_SCHMOO_DQS_CLK_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_SCHMOO_RD_GATE_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_SCHMOO_ADDR_CMD_MIN_MARGIN</id></attribute>
    <attribute><id>EFF_MEMCAL_INTERVAL</id></attribute>
    <attribute><id>EFF_ZQCAL_INTERVAL</id></attribute>
    <attribute><id>EFF_IBM_TYPE</id></attribute>
    <attribute><id>EFF_NUM_DROPS_PER_PORT</id></attribute>
    <attribute><id>EFF_STACK_TYPE</id></attribute>
    <attribute><id>EFF_NUM_MASTER_RANKS_PER_DIMM</id></attribute>
    <attribute><id>EFF_NUM_PACKAGES_PER_RANK</id></attribute>
    <attribute><id>EFF_NUM_DIES_PER_PACKAGE</id></attribute>
    <attribute><id>MSS_MEM_THROTTLE_NUMERATOR_PER_MBA</id></attribute>
    <attribute><id>MSS_MEM_THROTTLE_DENOMINATOR</id></attribute>
    <attribute><id>MSS_MEM_THROTTLE_NUMERATOR_PER_CHIP</id></attribute>
    <attribute><id>MSS_MEM_WATT_TARGET</id></attribute>
    <attribute><id>MSS_POWER_SLOPE</id></attribute>
    <attribute><id>MSS_POWER_SLOPE2</id></attribute>
    <attribute><id>MSS_POWER_INT</id></attribute>
    <attribute><id>MSS_POWER_INT2</id></attribute>
    <attribute><id>MSS_DIMM_MAXBANDWIDTH_GBS</id></attribute>
    <attribute><id>MSS_DIMM_MAXBANDWIDTH_MRS</id></attribute>
    <attribute><id>MSS_CHANNEL_MAXBANDWIDTH_GBS</id></attribute>
    <attribute><id>MSS_CHANNEL_PAIR_MAXBANDWIDTH_GBS</id></attribute>
    <attribute><id>MSS_CHANNEL_MAXBANDWIDTH_MRS</id></attribute>
    <attribute><id>MSS_CHANNEL_PAIR_MAXBANDWIDTH_MRS</id></attribute>
    <attribute><id>MSS_DIMM_MAXPOWER</id></attribute>
    <attribute><id>MSS_CHANNEL_MAXPOWER</id></attribute>
    <attribute><id>MSS_CHANNEL_PAIR_MAXPOWER</id></attribute>
    <attribute><id>MSS_RUNTIME_MEM_THROTTLE_NUMERATOR_PER_MBA</id></attribute>
    <attribute><id>MSS_RUNTIME_MEM_THROTTLE_DENOMINATOR</id></attribute>
    <attribute><id>MSS_RUNTIME_MEM_THROTTLE_NUMERATOR_PER_CHIP</id></attribute>
    <attribute><id>MSS_EFF_DIMM_FUNCTIONAL_VECTOR</id></attribute>
    <attribute><id>MSS_CAL_STEP_ENABLE</id></attribute>
    <attribute><id>MSS_SLEW_RATE_DATA</id></attribute>
    <attribute><id>MSS_SLEW_RATE_ADR</id></attribute>
    <attribute><id>MSS_ALLOW_SINGLE_PORT</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CLK_P0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CLK_P1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CLK_P0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CLK_P1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A2</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A3</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A4</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A5</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A6</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A7</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A8</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A9</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A10</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A11</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A12</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A13</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A14</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_A15</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_BA0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_BA1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_BA2</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_CASN</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_RASN</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_CMD_WEN</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_PAR</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M_ACTN</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_CKE0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_CKE1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_CKE2</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_CKE3</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_CSN0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_CSN1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_CSN2</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_CSN3</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_ODT0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M0_CNTL_ODT1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_CKE0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_CKE1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_CKE2</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_CKE3</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_CSN0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_CSN1</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_CSN2</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_CSN3</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_ODT0</id></attribute>
    <attribute><id>EFF_CEN_PHASE_ROT_M1_CNTL_ODT1</id></attribute>
    <attribute><id>MSS_DQS_SWIZZLE_TYPE</id></attribute>
    <attribute><id>MCBIST_PATTERN</id></attribute>
    <attribute><id>MCBIST_TEST_TYPE</id></attribute>
    <attribute><id>MCBIST_ADDR_MODES</id></attribute>
    <attribute><id>MCBIST_RANK</id></attribute>
    <attribute><id>MCBIST_START_ADDR</id></attribute>
    <attribute><id>MCBIST_END_ADDR</id></attribute>
    <attribute><id>MCBIST_ERROR_CAPTURE</id></attribute>
    <attribute><id>MCBIST_MAX_TIMEOUT</id></attribute>
    <attribute><id>MCBIST_PRINT_PORT</id></attribute>
    <attribute><id>MCBIST_STOP_ON_ERROR</id></attribute>
    <attribute><id>MCBIST_DATA_SEED</id></attribute>
    <attribute><id>MCBIST_ADDR_INTER</id></attribute>
    <attribute><id>MCBIST_ADDR_NUM_ROWS</id></attribute>
    <attribute><id>MCBIST_ADDR_NUM_COLS</id></attribute>
    <attribute><id>MCBIST_ADDR_RANK</id></attribute>
    <attribute><id>MCBIST_ADDR_BANK</id></attribute>
    <attribute><id>MCBIST_ADDR_SLAVE_RANK_ON</id></attribute>
    <attribute><id>MCBIST_ADDR_STR_MAP</id></attribute>
    <attribute><id>MCBIST_ADDR_RAND</id></attribute>
    <attribute><id>EFF_DRAM_LPASR</id></attribute>
    <attribute><id>EFF_MPR_PAGE</id></attribute>
    <attribute><id>EFF_GEARDOWN_MODE</id></attribute>
    <attribute><id>EFF_PER_DRAM_ACCESS</id></attribute>
    <attribute><id>EFF_TEMP_READOUT</id></attribute>
    <attribute><id>EFF_FINE_REFRESH_MODE</id></attribute>
    <attribute><id>EFF_MPR_RD_FORMAT</id></attribute>
    <attribute><id>EFF_MAX_POWERDOWN_MODE</id></attribute>
    <attribute><id>EFF_TEMP_REF_RANGE</id></attribute>
    <attribute><id>EFF_TEMP_REF_MODE</id></attribute>
    <attribute><id>EFF_INT_VREF_MON</id></attribute>
    <attribute><id>EFF_CS_CMD_LATENCY</id></attribute>
    <attribute><id>EFF_SELF_REF_ABORT</id></attribute>
    <attribute><id>EFF_RD_PREAMBLE_TRAIN</id></attribute>
    <attribute><id>EFF_RD_PREAMBLE</id></attribute>
    <attribute><id>EFF_WR_PREAMBLE</id></attribute>
    <attribute><id>EFF_CA_PARITY_LATENCY</id></attribute>
    <attribute><id>EFF_CRC_ERROR_CLEAR</id></attribute>
    <attribute><id>EFF_CA_PARITY_ERROR_STATUS</id></attribute>
    <attribute><id>EFF_ODT_INPUT_BUFF</id></attribute>
    <attribute><id>EFF_RTT_PARK</id></attribute>
    <attribute><id>EFF_CA_PARITY</id></attribute>
    <attribute><id>EFF_DATA_MASK</id></attribute>
    <attribute><id>EFF_WRITE_DBI</id></attribute>
    <attribute><id>EFF_READ_DBI</id></attribute>
    <attribute><id>VREF_DQ_TRAIN_VALUE</id></attribute>
    <attribute><id>VREF_DQ_TRAIN_RANGE</id></attribute>
    <attribute><id>VREF_DQ_TRAIN_ENABLE</id></attribute>
    <attribute><id>TCCD_L</id></attribute>
    <attribute><id>EFF_WRITE_CRC</id></attribute>
    <attribute><id>EFF_DRAM_2N_MODE_ENABLED</id></attribute>
</targetType>

<targetType>
    <id>unit-mcs-power8</id>
    <parent>unit</parent>
    <attribute>
        <id>TYPE</id>
        <default>MCS</default>
    </attribute>
    <attribute><id>EI_BUS_RX_MSB_LSB_SWAP</id></attribute>
    <attribute><id>EI_BUS_TX_MSB_LSB_SWAP</id></attribute>
    <attribute><id>IBSCOM_MCS_BASE_ADDR</id></attribute>
    <attribute><id>EI_BUS_TX_LANE_INVERT</id></attribute>
    <attribute><id>DMI_REFCLOCK_SWIZZLE</id></attribute>
    <attribute><id>EI_BUS_TX_MSBSWAP</id></attribute>
</targetType>

<targetType>
    <id>unit-mcs-venice</id>
    <parent>unit-mcs-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-mcs-murano</id>
    <parent>unit-mcs-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>

<!-- Processor target types -->

<targetType>
    <id>unit-mba-venice</id>
    <parent>unit-mba-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-mba-murano</id>
    <parent>unit-mba-venice</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-mbs-venice</id>
    <parent>unit-mbs-power8</parent>
    <attribute>
        <id>MODEL</id>
        <default>VENICE</default>
    </attribute>
</targetType>

<targetType>
    <id>unit-mbs-murano</id>
    <parent>unit-mbs-venice</parent>
    <attribute>
        <id>MODEL</id>
        <default>MURANO</default>
    </attribute>
</targetType>

<!-- Memory Buffer Target Types -->

<!-- Centaur chip/DMI -->

<targetType>
    <id>chip-membuf-centaur</id>
    <parent>chip</parent>
    <attribute>
        <id>TYPE</id>
        <default>MEMBUF</default>
    </attribute>
    <attribute>
        <id>MODEL</id>
        <default>CENTAUR</default>
    </attribute>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>1</value></field>
            <field><id>supportsXscom</id><value>0</value></field>
            <field><id>supportsInbandScom</id><value>1</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute>
        <id>SCOM_SWITCHES</id>
        <default>
            <field><id>useFsiScom</id><value>1</value></field>
            <field><id>useXscom</id><value>0</value></field>
            <field><id>useInbandScom</id><value>0</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute><id>EEPROM_ADDR_INFO0</id></attribute>
    <attribute><id>EEPROM_ADDR_INFO1</id></attribute>
    <attribute><id>MSS_VOLT</id></attribute>
    <attribute><id>MSS_FREQ</id></attribute>
    <attribute><id>MSS_LAB_OVERRIDE_FOR_MEM_PLL</id></attribute>
    <attribute><id>ECID</id></attribute>
    <attribute><id>EI_BUS_RX_MSB_LSB_SWAP</id></attribute>
    <attribute><id>EI_BUS_TX_MSB_LSB_SWAP</id></attribute>
    <attribute>
        <!-- Centaur memory buffer chips do not have SCOM accessible FSI GP regs -->
        <id>FSI_GP_REG_SCOM_ACCESS</id>
        <default>0</default>
    </attribute>
    <attribute>
        <!-- Centaur memory buffer chips do not have an SBE -->
        <id>CHIP_HAS_SBE</id>
        <default>0</default>
    </attribute>
    <attribute><id>MSS_CACHE_ENABLE</id></attribute>
    <attribute><id>VMEM_ID</id></attribute>
    <attribute><id>EI_BUS_TX_LANE_INVERT</id></attribute>
     <!-- Begin poreve_memory_attributes.xml -->
     <attribute><id>SBE_SEEPROM_I2C_ADDRESS_BYTES</id></attribute>
     <attribute><id>SBE_SEEPROM_I2C_DEVICE_ADDRESS</id></attribute>
     <attribute><id>SBE_SEEPROM_I2C_PORT</id></attribute>
     <attribute><id>PNOR_I2C_ADDRESS_BYTES</id></attribute>
     <!-- End poreve_memory_attributes.xml -->
    <attribute><id>VPD_REC_NUM</id></attribute>
    <attribute><id>MSS_PSRO</id></attribute>
    <attribute><id>MSS_NWELL_MISPLACEMENT</id></attribute>
    <attribute><id>EI_BUS_TX_MSBSWAP</id></attribute>
    <attribute><id>MSS_FREQ_OVERRIDE</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_FLUSH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_SCAN_SELECT</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_FOR_DCCAL_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_FOR_DCCAL_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4000_MEM1066_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4000_MEM1066_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4000_MEM1333_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4000_MEM1333_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4000_MEM1600_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4000_MEM1600_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4000_MEM1866_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4000_MEM1866_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4800_MEM1066_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4800_MEM1066_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4800_MEM1333_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4800_MEM1333_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4800_MEM1600_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4800_MEM1600_LENGTH</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4800_MEM1866_DATA</id></attribute>
    <attribute><id>MEMB_TP_BNDY_PLL_NEST4800_MEM1866_LENGTH</id></attribute>
</targetType>

<!-- Centaur MBS -->

<targetType>
    <id>unit-mbs-centaur</id>
    <parent>unit-mbs-power8</parent>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>1</value></field>
            <field><id>supportsXscom</id><value>0</value></field>
            <field><id>supportsInbandScom</id><value>1</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute>
        <id>MODEL</id>
        <default>CENTAUR</default>
    </attribute>
</targetType>

<!-- Centaur MBA -->

<targetType>
    <id>unit-mba-centaur</id>
    <parent>unit-mba-power8</parent>
    <attribute>
        <id>PRIMARY_CAPABILITIES</id>
        <default>
            <field><id>supportsFsiScom</id><value>1</value></field>
            <field><id>supportsXscom</id><value>0</value></field>
            <field><id>supportsInbandScom</id><value>1</value></field>
            <field><id>reserved</id><value>0</value></field>
        </default>
    </attribute>
    <attribute>
        <id>MODEL</id>
        <default>CENTAUR</default>
    </attribute>
</targetType>

<!--Dummy card to use as a DIMM for initial I2C/EEPROM testing -->
<targetType>
    <id>card</id>
    <parent>base</parent>
    <attribute>
        <id>CLASS</id>
        <default>CARD</default>
    </attribute>
</targetType>

<targetType>
    <id>lcard-dimm</id>
    <parent>card</parent>
    <attribute>
        <id>TYPE</id>
        <default>DIMM</default>
    </attribute>
    <attribute>
        <id>CLASS</id>
        <default>LOGICAL_CARD</default>
    </attribute>
    <attribute>
        <id>POSITION</id>
    </attribute>
    <attribute>
        <id>MBA_PORT</id>
    </attribute>
    <attribute>
        <id>MBA_DIMM</id>
    </attribute>

    <!-- Defaulting this info to the one Simics Dummy device that we have -->
    <attribute><id>EEPROM_ADDR_INFO0</id></attribute>

    <attribute><id>VPD_REC_NUM</id></attribute>
</targetType>

<targetType>
    <id>lcard-dimm-jedec</id>
    <parent>lcard-dimm</parent>
    <attribute><id>MODEL</id><default>JEDEC</default></attribute>
    <attribute><id>CEN_DQ_TO_DIMM_CONN_DQ</id></attribute>
</targetType>

<targetType>
    <id>lcard-dimm-cdimm</id>
    <parent>lcard-dimm</parent>
    <attribute><id>MODEL</id><default>CDIMM</default></attribute>
</targetType>

</attributes>
