
// File generated by mist version Q-2020.03#7e5ed72dc8#200717, Wed Mar 22 14:21:39 2023
// Copyright 2014-2020 Synopsys, Inc. All rights reserved.
// --mist2 softfloat-float32_to_float64_ -I../../../.. -I../../../../isg -r +f +i dlx


// m9;   next: m320, jump target: m492 (next offset: 44)
000000  4  "10011100"   // (R[5]) = _rs_const_2_B1 (R[4]); 
000001  0  "10000101"   // /
000002  0  "00000000"   // /
000003  0  "00010111"   // /
000004  4  "00010000"   // (R[5]) = _ad_const_1_B1 (R[5]); 
000005  0  "10100101"   // /
000006  0  "00000000"   // /
000007  0  "11111111"   // /
000008  4  "10011100"   // (R[3]) = _rs_const_3_B1 (R[4]); 
000009  0  "10000011"   // /
000010  0  "00000000"   // /
000011  0  "00011111"   // /
000012  4  "00001000"   // (SP,MC) = _pl_rd_res_reg_const_wr_res_reg_1_B1 (44,SP,SP); 
000013  0  "00100001"   // /
000014  0  "00000000"   // /
000015  0  "00101100"   // /
000016  4  "01100100"   // (R[2]) = _eq_const_1_B1 (R[5]); 
000017  0  "10100010"   // /
000018  0  "00000000"   // /
000019  0  "11111111"   // /
000020  4  "10001000"   // (R[7]) = _ls_const_4_B1 (R[3]); 
000021  0  "01100111"   // /
000022  0  "00000000"   // /
000023  0  "00011111"   // /
000024  4  "10101000"   // (__spill_DMw[-4]) = stack_store_bndl_B3 (R[15],SP,-4); 
000025  0  "00101111"   // /
000026  0  "11111111"   // /
000027  0  "11111100"   // /
000028  4  "01001000"   // (R[6]) = lhi_const_1_B1 (127); 
000029  0  "00000110"   // /
000030  0  "00000000"   // /
000031  0  "01111111"   // /
000032  4  "00100000"   // () = nez_br_const_2_B1 (R[2],80); 
000033  0  "01000000"   // /
000034  0  "00000000"   // /
000035  0  "01010000"   // /
000036  4  "01010100"   // (R[6]) = w32_const_bor_1_B1 (R[6],65535); 
000037  0  "11000110"   // /
000038  0  "11111111"   // /
000039  0  "11111111"   // /
000040  4  "00000000"   // (R[6]) = _ad_1_B1 (R[4],R[6]); 
000041  0  "10000110"   // /
000042  0  "00110000"   // /
000043  0  "00000011"   // /

// m320;   next: m504, jump target: m338 (next offset: 56)
000044  4  "00100000"   // () = nez_br_const_1_B1 (R[5],28); 
000045  0  "10100000"   // /
000046  0  "00000000"   // /
000047  0  "00011100"   // /
000048  4  "10101000"   // (__spill_DMw[-8]) = stack_store_bndl_B3 (R[7],SP,-8); 
000049  0  "00100111"   // /
000050  0  "11111111"   // /
000051  0  "11111000"   // /
000052  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000053  0  "00000000"   // /
000054  0  "00000000"   // /
000055  0  "00000000"   // /

// m504;   next: m333, jump target: m332 (next offset: 68)
000056  4  "00010100"   // () = eqz_br_const_1_B1 (R[6],92); 
000057  0  "11000000"   // /
000058  0  "00000000"   // /
000059  0  "01011100"   // /
000060  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000061  0  "00000000"   // /
000062  0  "00000000"   // /
000063  0  "00000000"   // /
000064  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000065  0  "00000000"   // /
000066  0  "00000000"   // /
000067  0  "00000000"   // /

// m333;   next: m335 (next offset: 68)

// m335;   next: m336 (next offset: 76)
000068  4  "00101000"   // (LR) = jal_const_1_B1 (0); 
000069  0  "00000000"   // /
000070  0  "00000000"   // /
000071  0  "00000000"   // /
000072  4  "01010100"   // R[4] = R[6]; 
000073  0  "11000100"   // /
000074  0  "00000000"   // /
000075  0  "00000000"   // /

// m336 subroutine call;   next: m337 (next offset: 76)

// m337;   next: m361 (next offset: 80)
000076  4  "00001000"   // (R[5],MC) = _pl_const_2_B1 (R[5]); 
000077  0  "10100101"   // /
000078  0  "11111111"   // /
000079  0  "11111111"   // /

// m338;   next: m361 (next offset: 80)

// m361 (next offset: 120)
000080  4  "00001000"   // (R[5],MC) = _pl_const_1_B1 (R[5]); 
000081  0  "10100101"   // /
000082  0  "00000011"   // /
000083  0  "10000000"   // /
000084  4  "01010000"   // (R[3]) = stack_load_bndl_B3 (__spill_DMw[-8],SP,-8); 
000085  0  "00100011"   // /
000086  0  "11111111"   // /
000087  0  "11111000"   // /
000088  4  "10001000"   // (R[5]) = _ls_const_2_B1 (R[5]); 
000089  0  "10100101"   // /
000090  0  "00000000"   // /
000091  0  "00010100"   // /
000092  4  "00000000"   // (R[2],) = _pl_1_B1 (R[3],R[5]); 
000093  0  "01100101"   // /
000094  0  "00010000"   // /
000095  0  "00000001"   // /
000096  4  "01010000"   // (R[5]) = stack_load_bndl_B3 (__spill_DMw[-4],SP,-4); 
000097  0  "00100101"   // /
000098  0  "11111111"   // /
000099  0  "11111100"   // /
000100  4  "10001000"   // (R[3]) = _ls_const_1_B1 (R[6]); 
000101  0  "11000011"   // /
000102  0  "00000000"   // /
000103  0  "00011101"   // /
000104  4  "10011100"   // (R[4]) = _rs_const_1_B1 (R[6]); 
000105  0  "11000100"   // /
000106  0  "00000000"   // /
000107  0  "00000011"   // /
000108  4  "00110000"   // () = __rts_jr_1_B1 (R[5]); 
000109  0  "10100000"   // /
000110  0  "00000000"   // /
000111  0  "00000000"   // /
000112  4  "00000000"   // (R[2],) = _pl_1_B1 (R[2],R[4]); 
000113  0  "01000100"   // /
000114  0  "00010000"   // /
000115  0  "00000001"   // /
000116  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-44,SP,SP); 
000117  0  "00100001"   // /
000118  0  "11111111"   // /
000119  0  "11010100"   // /

// m492;   next: m315, jump target: m311 (next offset: 132)
000120  4  "00100000"   // () = nez_br_const_1_B1 (R[6],48); 
000121  0  "11000000"   // /
000122  0  "00000000"   // /
000123  0  "00110000"   // /
000124  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000125  0  "00000000"   // /
000126  0  "00000000"   // /
000127  0  "00000000"   // /
000128  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000129  0  "00000000"   // /
000130  0  "00000000"   // /
000131  0  "00000000"   // /

// m315;   next: m319 (next offset: 140)
000132  4  "01010000"   // (R[6]) = stack_load_bndl_B3 (__spill_DMw[-4],SP,-4); 
000133  0  "00100110"   // /
000134  0  "11111111"   // /
000135  0  "11111100"   // /
000136  4  "01001000"   // (R[3]) = const_2_B3 (); 
000137  0  "00000011"   // /
000138  0  "00000000"   // /
000139  0  "00000000"   // /

// m319 (next offset: 156)
000140  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-44,SP,SP); 
000141  0  "00100001"   // /
000142  0  "11111111"   // /
000143  0  "11010100"   // /
000144  4  "00110000"   // () = __rts_jr_1_B1 (R[6]); 
000145  0  "11000000"   // /
000146  0  "00000000"   // /
000147  0  "00000000"   // /
000148  4  "01001000"   // (R[5]) = const_1_B1 (); 
000149  0  "00000101"   // /
000150  0  "01111111"   // /
000151  0  "11110000"   // /
000152  4  "00000000"   // (R[2],) = _pl_2_B1 (R[7],R[5]); 
000153  0  "10100111"   // /
000154  0  "00010000"   // /
000155  0  "00000001"   // /

// m332 (next offset: 176)
000156  4  "01010000"   // (R[6]) = stack_load_bndl_B3 (__spill_DMw[-4],SP,-4); 
000157  0  "00100110"   // /
000158  0  "11111111"   // /
000159  0  "11111100"   // /
000160  4  "01001000"   // (R[3]) = const_2_B3 (); 
000161  0  "00000011"   // /
000162  0  "00000000"   // /
000163  0  "00000000"   // /
000164  4  "00110000"   // () = __rts_jr_1_B1 (R[6]); 
000165  0  "11000000"   // /
000166  0  "00000000"   // /
000167  0  "00000000"   // /
000168  4  "01010000"   // (R[2]) = stack_load_bndl_B3 (__spill_DMw[-8],SP,-8); 
000169  0  "00100010"   // /
000170  0  "11111111"   // /
000171  0  "11111000"   // /
000172  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-44,SP,SP); 
000173  0  "00100001"   // /
000174  0  "11111111"   // /
000175  0  "11010100"   // /

// m311;   next: m312 (next offset: 224)
000176  4  "10001000"   // (R[6]) = _ls_const_3_B1 (R[4]); 
000177  0  "10000110"   // /
000178  0  "00000000"   // /
000179  0  "00001001"   // /
000180  4  "10101000"   // (DMb,PMb,DMb[-20]) = _pl_rd_res_reg_const_store_1_B1 (R[3],-20,DMb,PMb,DMb[-20],SP); 
000181  0  "00100011"   // /
000182  0  "11111111"   // /
000183  0  "11101100"   // /
000184  4  "10101000"   // (DMb,PMb,DMb[-20]) = _pl_rd_res_reg_const_store_1_B1 (R[6],-16,DMb,PMb,DMb[-20],SP); 
000185  0  "00100110"   // /
000186  0  "11111111"   // /
000187  0  "11110000"   // /
000188  4  "10101000"   // (DMb,PMb,DMb[-20]) = store_const__pl_rd_res_reg_const_1_B1 (-12,DMb,PMb,DMb[-20],SP); 
000189  0  "00100000"   // /
000190  0  "11111111"   // /
000191  0  "11110100"   // /
000192  4  "01010000"   // (R[6]) = _pl_rd_res_reg_const_load_1_B1 (-20,DMb,PMb,DMb[-20],SP); 
000193  0  "00100110"   // /
000194  0  "11111111"   // /
000195  0  "11101100"   // /
000196  4  "00001000"   // (R[4],MC) = _pl_rd_res_reg_const_1_B1 (-32,SP); 
000197  0  "00100100"   // /
000198  0  "11111111"   // /
000199  0  "11100000"   // /
000200  4  "10101000"   // (DMb,PMb,DMb[-32]) = _pl_rd_res_reg_const_store_1_B1 (R[6],-32,DMb,PMb,DMb[-32],SP); 
000201  0  "00100110"   // /
000202  0  "11111111"   // /
000203  0  "11100000"   // /
000204  4  "01010000"   // (R[6]) = _pl_rd_res_reg_const_load_1_B1 (-16,DMb,PMb,DMb[-20],SP); 
000205  0  "00100110"   // /
000206  0  "11111111"   // /
000207  0  "11110000"   // /
000208  4  "10101000"   // (DMb,PMb,DMb[-32]) = _pl_rd_res_reg_const_store_1_B1 (R[6],-28,DMb,PMb,DMb[-32],SP); 
000209  0  "00100110"   // /
000210  0  "11111111"   // /
000211  0  "11100100"   // /
000212  4  "01010000"   // (R[6]) = _pl_rd_res_reg_const_load_1_B1 (-12,DMb,PMb,DMb[-20],SP); 
000213  0  "00100110"   // /
000214  0  "11111111"   // /
000215  0  "11110100"   // /
000216  4  "00101000"   // (LR) = jal_const_1_B1 (0); 
000217  0  "00000000"   // /
000218  0  "00000000"   // /
000219  0  "00000000"   // /
000220  4  "10101000"   // (DMb,PMb,DMb[-32]) = _pl_rd_res_reg_const_store_1_B1 (R[6],-24,DMb,PMb,DMb[-32],SP); 
000221  0  "00100110"   // /
000222  0  "11111111"   // /
000223  0  "11101000"   // /

// m312 subroutine call;   next: m314 (next offset: 224)

// m314 (next offset: /)
000224  4  "01010000"   // (R[6]) = stack_load_bndl_B3 (__spill_DMw[-4],SP,-4); 
000225  0  "00100110"   // /
000226  0  "11111111"   // /
000227  0  "11111100"   // /
000228  4  "00110000"   // () = __rts_jr_1_B1 (R[6]); 
000229  0  "11000000"   // /
000230  0  "00000000"   // /
000231  0  "00000000"   // /
000232  4  "00001000"   // (SP,MC) = wr_res_reg__pl_rd_res_reg_const_1_B1 (-44,SP,SP); 
000233  0  "00100001"   // /
000234  0  "11111111"   // /
000235  0  "11010100"   // /
000236  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000237  0  "00000000"   // /
000238  0  "00000000"   // /
000239  0  "00000000"   // /

