
prelab_5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  000003f2  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000037e  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  000003f2  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003f2  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000424  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a8  00000000  00000000  00000464  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000ac9  00000000  00000000  0000050c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000087d  00000000  00000000  00000fd5  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006a9  00000000  00000000  00001852  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000fc  00000000  00000000  00001efc  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000483  00000000  00000000  00001ff8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000104  00000000  00000000  0000247b  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000068  00000000  00000000  0000257f  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 48 00 	jmp	0x90	; 0x90 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a4 30       	cpi	r26, 0x04	; 4
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 86 00 	call	0x10c	; 0x10c <main>
  88:	0c 94 bd 01 	jmp	0x37a	; 0x37a <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <__vector_21>:
	
	// preescaler = 16M/128=125k
	ADCSRA|=(1<<ADPS0)|(1<<ADPS1)|(1<<ADPS2);
	
	//no se utilizara el estado B
	ADCSRB=0;
  90:	1f 92       	push	r1
  92:	0f 92       	push	r0
  94:	0f b6       	in	r0, 0x3f	; 63
  96:	0f 92       	push	r0
  98:	11 24       	eor	r1, r1
  9a:	8f 93       	push	r24
  9c:	ef 93       	push	r30
  9e:	ff 93       	push	r31
  a0:	80 91 7c 00 	lds	r24, 0x007C	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
  a4:	8f 70       	andi	r24, 0x0F	; 15
  a6:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
  aa:	87 30       	cpi	r24, 0x07	; 7
  ac:	59 f4       	brne	.+22     	; 0xc4 <__vector_21+0x34>
  ae:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
  b2:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <valor_pot1>
  b6:	ec e7       	ldi	r30, 0x7C	; 124
  b8:	f0 e0       	ldi	r31, 0x00	; 0
  ba:	80 81       	ld	r24, Z
  bc:	80 7f       	andi	r24, 0xF0	; 240
  be:	86 60       	ori	r24, 0x06	; 6
  c0:	80 83       	st	Z, r24
  c2:	17 c0       	rjmp	.+46     	; 0xf2 <__vector_21+0x62>
  c4:	86 30       	cpi	r24, 0x06	; 6
  c6:	59 f4       	brne	.+22     	; 0xde <__vector_21+0x4e>
  c8:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
  cc:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <valor_pot2>
  d0:	ec e7       	ldi	r30, 0x7C	; 124
  d2:	f0 e0       	ldi	r31, 0x00	; 0
  d4:	80 81       	ld	r24, Z
  d6:	80 7f       	andi	r24, 0xF0	; 240
  d8:	85 60       	ori	r24, 0x05	; 5
  da:	80 83       	st	Z, r24
  dc:	0a c0       	rjmp	.+20     	; 0xf2 <__vector_21+0x62>
  de:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
  e2:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <valor_pot3>
  e6:	ec e7       	ldi	r30, 0x7C	; 124
  e8:	f0 e0       	ldi	r31, 0x00	; 0
  ea:	80 81       	ld	r24, Z
  ec:	80 7f       	andi	r24, 0xF0	; 240
  ee:	87 60       	ori	r24, 0x07	; 7
  f0:	80 83       	st	Z, r24
  f2:	ea e7       	ldi	r30, 0x7A	; 122
  f4:	f0 e0       	ldi	r31, 0x00	; 0
  f6:	80 81       	ld	r24, Z
  f8:	80 61       	ori	r24, 0x10	; 16
  fa:	80 83       	st	Z, r24
  fc:	ff 91       	pop	r31
  fe:	ef 91       	pop	r30
 100:	8f 91       	pop	r24
 102:	0f 90       	pop	r0
 104:	0f be       	out	0x3f, r0	; 63
 106:	0f 90       	pop	r0
 108:	1f 90       	pop	r1
 10a:	18 95       	reti

0000010c <main>:
	//DIDRO=0;
}

int main(void)
{
	CLKPR|=(1<<CLKPCE);
 10c:	e1 e6       	ldi	r30, 0x61	; 97
 10e:	f0 e0       	ldi	r31, 0x00	; 0
 110:	80 81       	ld	r24, Z
 112:	80 68       	ori	r24, 0x80	; 128
 114:	80 83       	st	Z, r24
	CLKPR|=(1<<CLKPS0);//8Mhz
 116:	80 81       	ld	r24, Z
 118:	81 60       	ori	r24, 0x01	; 1
 11a:	80 83       	st	Z, r24
	
	initPWM1(0,1024); //no invertido, 1024 preescaler
 11c:	60 e0       	ldi	r22, 0x00	; 0
 11e:	74 e0       	ldi	r23, 0x04	; 4
 120:	80 e0       	ldi	r24, 0x00	; 0
 122:	0e 94 fd 00 	call	0x1fa	; 0x1fa <initPWM1>
	initPWM2(0,1024);//no invertido, preescaler 1024
 126:	60 e0       	ldi	r22, 0x00	; 0
 128:	74 e0       	ldi	r23, 0x04	; 4
 12a:	80 e0       	ldi	r24, 0x00	; 0
 12c:	0e 94 58 01 	call	0x2b0	; 0x2b0 <initPWM2>
	initPWM0(0,1024); //no invertido preescaler 1024
 130:	60 e0       	ldi	r22, 0x00	; 0
 132:	74 e0       	ldi	r23, 0x04	; 4
 134:	80 e0       	ldi	r24, 0x00	; 0
 136:	0e 94 c1 00 	call	0x182	; 0x182 <initPWM0>
	sei();
 13a:	78 94       	sei
	
    while (1) 
    {
		ADCSRA|=(1<<ADSC);
 13c:	ea e7       	ldi	r30, 0x7A	; 122
 13e:	f0 e0       	ldi	r31, 0x00	; 0
 140:	80 81       	ld	r24, Z
 142:	80 64       	ori	r24, 0x40	; 64
 144:	80 83       	st	Z, r24
		
		updateDC1(valor_pot1/6);//primer servo timmer 1
 146:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <valor_pot1>
 14a:	cb ea       	ldi	r28, 0xAB	; 171
 14c:	8c 9f       	mul	r24, r28
 14e:	81 2d       	mov	r24, r1
 150:	11 24       	eor	r1, r1
 152:	86 95       	lsr	r24
 154:	86 95       	lsr	r24
 156:	0e 94 52 01 	call	0x2a4	; 0x2a4 <updateDC1>
		updateDC2(valor_pot2/6); //segundo servo timmer 2
 15a:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <valor_pot2>
 15e:	8c 9f       	mul	r24, r28
 160:	81 2d       	mov	r24, r1
 162:	11 24       	eor	r1, r1
 164:	86 95       	lsr	r24
 166:	86 95       	lsr	r24
 168:	0e 94 ba 01 	call	0x374	; 0x374 <updateDC2>
		updateDC0(valor_pot3);//potenciometro led
 16c:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <valor_pot3>
 170:	0e 94 fb 00 	call	0x1f6	; 0x1f6 <updateDC0>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 174:	8f e3       	ldi	r24, 0x3F	; 63
 176:	9c e9       	ldi	r25, 0x9C	; 156
 178:	01 97       	sbiw	r24, 0x01	; 1
 17a:	f1 f7       	brne	.-4      	; 0x178 <main+0x6c>
 17c:	00 c0       	rjmp	.+0      	; 0x17e <main+0x72>
 17e:	00 00       	nop
 180:	dd cf       	rjmp	.-70     	; 0x13c <main+0x30>

00000182 <initPWM0>:
#include "pwm_0.h"
#include <avr/io.h>
#include <stdint.h>

void initPWM0(uint8_t invertido, uint16_t preescaler){
	DDRD|=(1<<DDD6);
 182:	9a b1       	in	r25, 0x0a	; 10
 184:	90 64       	ori	r25, 0x40	; 64
 186:	9a b9       	out	0x0a, r25	; 10
	
	TCCR0A=0;
 188:	14 bc       	out	0x24, r1	; 36
	TCCR0B=0;
 18a:	15 bc       	out	0x25, r1	; 37
	
	if (invertido==1){
 18c:	81 30       	cpi	r24, 0x01	; 1
 18e:	19 f4       	brne	.+6      	; 0x196 <initPWM0+0x14>
		TCCR0A=(1<<COM0A1)|(1<<COM0A0);
 190:	80 ec       	ldi	r24, 0xC0	; 192
 192:	84 bd       	out	0x24, r24	; 36
 194:	02 c0       	rjmp	.+4      	; 0x19a <initPWM0+0x18>
	}else{
		TCCR0A=(1<<COM0A1);
 196:	80 e8       	ldi	r24, 0x80	; 128
 198:	84 bd       	out	0x24, r24	; 36
	}
	
	TCCR0A |=(1<<WGM00)|(1<<WGM01);
 19a:	84 b5       	in	r24, 0x24	; 36
 19c:	83 60       	ori	r24, 0x03	; 3
 19e:	84 bd       	out	0x24, r24	; 36
	
	switch (preescaler){
 1a0:	60 34       	cpi	r22, 0x40	; 64
 1a2:	71 05       	cpc	r23, r1
 1a4:	c1 f0       	breq	.+48     	; 0x1d6 <initPWM0+0x54>
 1a6:	38 f4       	brcc	.+14     	; 0x1b6 <initPWM0+0x34>
 1a8:	61 15       	cp	r22, r1
 1aa:	71 05       	cpc	r23, r1
 1ac:	61 f0       	breq	.+24     	; 0x1c6 <initPWM0+0x44>
 1ae:	68 30       	cpi	r22, 0x08	; 8
 1b0:	71 05       	cpc	r23, r1
 1b2:	69 f0       	breq	.+26     	; 0x1ce <initPWM0+0x4c>
 1b4:	1c c0       	rjmp	.+56     	; 0x1ee <initPWM0+0x6c>
 1b6:	61 15       	cp	r22, r1
 1b8:	81 e0       	ldi	r24, 0x01	; 1
 1ba:	78 07       	cpc	r23, r24
 1bc:	81 f0       	breq	.+32     	; 0x1de <initPWM0+0x5c>
 1be:	61 15       	cp	r22, r1
 1c0:	74 40       	sbci	r23, 0x04	; 4
 1c2:	89 f0       	breq	.+34     	; 0x1e6 <initPWM0+0x64>
 1c4:	14 c0       	rjmp	.+40     	; 0x1ee <initPWM0+0x6c>
		case 0:
		TCCR0B |=(1<<CS00);
 1c6:	85 b5       	in	r24, 0x25	; 37
 1c8:	81 60       	ori	r24, 0x01	; 1
 1ca:	85 bd       	out	0x25, r24	; 37
		break;
 1cc:	08 95       	ret
		case 8:
		TCCR0B |=(1<<CS01);
 1ce:	85 b5       	in	r24, 0x25	; 37
 1d0:	82 60       	ori	r24, 0x02	; 2
 1d2:	85 bd       	out	0x25, r24	; 37
		break;
 1d4:	08 95       	ret
		case 64:
		TCCR0B |=(1<<CS00)|(1<<CS01);
 1d6:	85 b5       	in	r24, 0x25	; 37
 1d8:	83 60       	ori	r24, 0x03	; 3
 1da:	85 bd       	out	0x25, r24	; 37
		break;
 1dc:	08 95       	ret
		case 256:
		TCCR0B |=(1<<CS02);
 1de:	85 b5       	in	r24, 0x25	; 37
 1e0:	84 60       	ori	r24, 0x04	; 4
 1e2:	85 bd       	out	0x25, r24	; 37
		break;
 1e4:	08 95       	ret
		case 1024:
		TCCR0B |=(1<<CS00)|(1<<CS02); //preescaler de 1024 para un periodo máximo de 4 segundos
 1e6:	85 b5       	in	r24, 0x25	; 37
 1e8:	85 60       	ori	r24, 0x05	; 5
 1ea:	85 bd       	out	0x25, r24	; 37
		break;
 1ec:	08 95       	ret
		default:
		TCCR0B|=(1<<CS00);
 1ee:	85 b5       	in	r24, 0x25	; 37
 1f0:	81 60       	ori	r24, 0x01	; 1
 1f2:	85 bd       	out	0x25, r24	; 37
 1f4:	08 95       	ret

000001f6 <updateDC0>:
	}
	
}

void updateDC0(uint8_t duty_cycle){
	OCR0A=duty_cycle;
 1f6:	87 bd       	out	0x27, r24	; 39
 1f8:	08 95       	ret

000001fa <initPWM1>:
 */ 

#include "pwm_1.h"

void initPWM1(uint8_t invertido, uint16_t preescaler){
	DDRB |=(1<<DDB1);
 1fa:	94 b1       	in	r25, 0x04	; 4
 1fc:	92 60       	ori	r25, 0x02	; 2
 1fe:	94 b9       	out	0x04, r25	; 4
	TCCR1A=0;
 200:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B=0;
 204:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
	if (invertido==1){
 208:	81 30       	cpi	r24, 0x01	; 1
 20a:	31 f4       	brne	.+12     	; 0x218 <initPWM1+0x1e>
		TCCR1A |=(1<<COM1A1)|(1<<COM1A0);//high
 20c:	e0 e8       	ldi	r30, 0x80	; 128
 20e:	f0 e0       	ldi	r31, 0x00	; 0
 210:	80 81       	ld	r24, Z
 212:	80 6c       	ori	r24, 0xC0	; 192
 214:	80 83       	st	Z, r24
 216:	05 c0       	rjmp	.+10     	; 0x222 <initPWM1+0x28>
	} else{
		TCCR1A |=(1<<COM1A1); //low
 218:	e0 e8       	ldi	r30, 0x80	; 128
 21a:	f0 e0       	ldi	r31, 0x00	; 0
 21c:	80 81       	ld	r24, Z
 21e:	80 68       	ori	r24, 0x80	; 128
 220:	80 83       	st	Z, r24
	}
	
	switch(preescaler){
 222:	60 34       	cpi	r22, 0x40	; 64
 224:	71 05       	cpc	r23, r1
 226:	e1 f0       	breq	.+56     	; 0x260 <initPWM1+0x66>
 228:	38 f4       	brcc	.+14     	; 0x238 <initPWM1+0x3e>
 22a:	61 15       	cp	r22, r1
 22c:	71 05       	cpc	r23, r1
 22e:	61 f0       	breq	.+24     	; 0x248 <initPWM1+0x4e>
 230:	68 30       	cpi	r22, 0x08	; 8
 232:	71 05       	cpc	r23, r1
 234:	79 f0       	breq	.+30     	; 0x254 <initPWM1+0x5a>
 236:	26 c0       	rjmp	.+76     	; 0x284 <initPWM1+0x8a>
 238:	61 15       	cp	r22, r1
 23a:	81 e0       	ldi	r24, 0x01	; 1
 23c:	78 07       	cpc	r23, r24
 23e:	b1 f0       	breq	.+44     	; 0x26c <initPWM1+0x72>
 240:	61 15       	cp	r22, r1
 242:	74 40       	sbci	r23, 0x04	; 4
 244:	c9 f0       	breq	.+50     	; 0x278 <initPWM1+0x7e>
 246:	1e c0       	rjmp	.+60     	; 0x284 <initPWM1+0x8a>
		case 0:
			TCCR1B |=(1<<CS10);
 248:	e1 e8       	ldi	r30, 0x81	; 129
 24a:	f0 e0       	ldi	r31, 0x00	; 0
 24c:	80 81       	ld	r24, Z
 24e:	81 60       	ori	r24, 0x01	; 1
 250:	80 83       	st	Z, r24
			break;
 252:	1d c0       	rjmp	.+58     	; 0x28e <initPWM1+0x94>
		case 8:
			TCCR1B |=(1<<CS11);
 254:	e1 e8       	ldi	r30, 0x81	; 129
 256:	f0 e0       	ldi	r31, 0x00	; 0
 258:	80 81       	ld	r24, Z
 25a:	82 60       	ori	r24, 0x02	; 2
 25c:	80 83       	st	Z, r24
			break;
 25e:	17 c0       	rjmp	.+46     	; 0x28e <initPWM1+0x94>
		case 64:
			TCCR1B |=(1<<CS10)|(1<<CS11);
 260:	e1 e8       	ldi	r30, 0x81	; 129
 262:	f0 e0       	ldi	r31, 0x00	; 0
 264:	80 81       	ld	r24, Z
 266:	83 60       	ori	r24, 0x03	; 3
 268:	80 83       	st	Z, r24
			break;
 26a:	11 c0       	rjmp	.+34     	; 0x28e <initPWM1+0x94>
		case 256:
			TCCR1B |=(1<<CS12);
 26c:	e1 e8       	ldi	r30, 0x81	; 129
 26e:	f0 e0       	ldi	r31, 0x00	; 0
 270:	80 81       	ld	r24, Z
 272:	84 60       	ori	r24, 0x04	; 4
 274:	80 83       	st	Z, r24
			break;
 276:	0b c0       	rjmp	.+22     	; 0x28e <initPWM1+0x94>
		case 1024:
			TCCR1B |=(1<<CS12)|(1<<CS10); //preescaler de 1024 para un periodo máximo de 4 segundos
 278:	e1 e8       	ldi	r30, 0x81	; 129
 27a:	f0 e0       	ldi	r31, 0x00	; 0
 27c:	80 81       	ld	r24, Z
 27e:	85 60       	ori	r24, 0x05	; 5
 280:	80 83       	st	Z, r24
			break;
 282:	05 c0       	rjmp	.+10     	; 0x28e <initPWM1+0x94>
		default:
			TCCR1B|=(1<<CS10);
 284:	e1 e8       	ldi	r30, 0x81	; 129
 286:	f0 e0       	ldi	r31, 0x00	; 0
 288:	80 81       	ld	r24, Z
 28a:	81 60       	ori	r24, 0x01	; 1
 28c:	80 83       	st	Z, r24
	}
	
	//FAST PWM 8 bits
	TCCR1A |=(1<<WGM10);
 28e:	e0 e8       	ldi	r30, 0x80	; 128
 290:	f0 e0       	ldi	r31, 0x00	; 0
 292:	80 81       	ld	r24, Z
 294:	81 60       	ori	r24, 0x01	; 1
 296:	80 83       	st	Z, r24
	TCCR1B |=(1<<WGM12);
 298:	e1 e8       	ldi	r30, 0x81	; 129
 29a:	f0 e0       	ldi	r31, 0x00	; 0
 29c:	80 81       	ld	r24, Z
 29e:	88 60       	ori	r24, 0x08	; 8
 2a0:	80 83       	st	Z, r24
 2a2:	08 95       	ret

000002a4 <updateDC1>:
	
}


void updateDC1(uint8_t prc_duty){
	OCR1A=prc_duty;
 2a4:	90 e0       	ldi	r25, 0x00	; 0
 2a6:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 2aa:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 2ae:	08 95       	ret

000002b0 <initPWM2>:
#include "pwm_2.h"
#include <avr/io.h>
#include <stdint.h>

void initPWM2(uint8_t invertido, uint16_t preescaler){
	DDRB|=(1<<DDB3);
 2b0:	94 b1       	in	r25, 0x04	; 4
 2b2:	98 60       	ori	r25, 0x08	; 8
 2b4:	94 b9       	out	0x04, r25	; 4
	
	TCCR2A=0;
 2b6:	10 92 b0 00 	sts	0x00B0, r1	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
	TCCR2B=0;
 2ba:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
	
	if (invertido==1){
 2be:	81 30       	cpi	r24, 0x01	; 1
 2c0:	31 f4       	brne	.+12     	; 0x2ce <initPWM2+0x1e>
		TCCR2A|=(1<<COM2A1)|(1<<COM2A0);
 2c2:	e0 eb       	ldi	r30, 0xB0	; 176
 2c4:	f0 e0       	ldi	r31, 0x00	; 0
 2c6:	80 81       	ld	r24, Z
 2c8:	80 6c       	ori	r24, 0xC0	; 192
 2ca:	80 83       	st	Z, r24
 2cc:	05 c0       	rjmp	.+10     	; 0x2d8 <initPWM2+0x28>
		}else{
		TCCR2A|=(1<<COM2A1);
 2ce:	e0 eb       	ldi	r30, 0xB0	; 176
 2d0:	f0 e0       	ldi	r31, 0x00	; 0
 2d2:	80 81       	ld	r24, Z
 2d4:	80 68       	ori	r24, 0x80	; 128
 2d6:	80 83       	st	Z, r24
	}
	
	//fastpwm 0xff top
	TCCR2A|=(1<<WGM20)|(1<<WGM21);
 2d8:	e0 eb       	ldi	r30, 0xB0	; 176
 2da:	f0 e0       	ldi	r31, 0x00	; 0
 2dc:	80 81       	ld	r24, Z
 2de:	83 60       	ori	r24, 0x03	; 3
 2e0:	80 83       	st	Z, r24
	
	switch (preescaler){
 2e2:	60 34       	cpi	r22, 0x40	; 64
 2e4:	71 05       	cpc	r23, r1
 2e6:	41 f1       	breq	.+80     	; 0x338 <initPWM2+0x88>
 2e8:	48 f4       	brcc	.+18     	; 0x2fc <initPWM2+0x4c>
 2ea:	68 30       	cpi	r22, 0x08	; 8
 2ec:	71 05       	cpc	r23, r1
 2ee:	c1 f0       	breq	.+48     	; 0x320 <initPWM2+0x70>
 2f0:	60 32       	cpi	r22, 0x20	; 32
 2f2:	71 05       	cpc	r23, r1
 2f4:	d9 f0       	breq	.+54     	; 0x32c <initPWM2+0x7c>
 2f6:	67 2b       	or	r22, r23
 2f8:	b9 f5       	brne	.+110    	; 0x368 <initPWM2+0xb8>
 2fa:	0c c0       	rjmp	.+24     	; 0x314 <initPWM2+0x64>
 2fc:	61 15       	cp	r22, r1
 2fe:	81 e0       	ldi	r24, 0x01	; 1
 300:	78 07       	cpc	r23, r24
 302:	31 f1       	breq	.+76     	; 0x350 <initPWM2+0xa0>
 304:	61 15       	cp	r22, r1
 306:	84 e0       	ldi	r24, 0x04	; 4
 308:	78 07       	cpc	r23, r24
 30a:	41 f1       	breq	.+80     	; 0x35c <initPWM2+0xac>
 30c:	60 38       	cpi	r22, 0x80	; 128
 30e:	71 05       	cpc	r23, r1
 310:	59 f5       	brne	.+86     	; 0x368 <initPWM2+0xb8>
 312:	18 c0       	rjmp	.+48     	; 0x344 <initPWM2+0x94>
		case 0:
		TCCR2B|=(1<<CS20);
 314:	e1 eb       	ldi	r30, 0xB1	; 177
 316:	f0 e0       	ldi	r31, 0x00	; 0
 318:	80 81       	ld	r24, Z
 31a:	81 60       	ori	r24, 0x01	; 1
 31c:	80 83       	st	Z, r24
		break;
 31e:	08 95       	ret
		case 8:
		TCCR2B |=(1<<CS21);
 320:	e1 eb       	ldi	r30, 0xB1	; 177
 322:	f0 e0       	ldi	r31, 0x00	; 0
 324:	80 81       	ld	r24, Z
 326:	82 60       	ori	r24, 0x02	; 2
 328:	80 83       	st	Z, r24
		break;
 32a:	08 95       	ret
		case 32:
		TCCR2B |=(1<<CS20)|(1<<CS21);
 32c:	e1 eb       	ldi	r30, 0xB1	; 177
 32e:	f0 e0       	ldi	r31, 0x00	; 0
 330:	80 81       	ld	r24, Z
 332:	83 60       	ori	r24, 0x03	; 3
 334:	80 83       	st	Z, r24
		break;
 336:	08 95       	ret
		case 64:
		TCCR2B |=(1<<CS22);
 338:	e1 eb       	ldi	r30, 0xB1	; 177
 33a:	f0 e0       	ldi	r31, 0x00	; 0
 33c:	80 81       	ld	r24, Z
 33e:	84 60       	ori	r24, 0x04	; 4
 340:	80 83       	st	Z, r24
		break;
 342:	08 95       	ret
		case 128:
		TCCR2B |=(1<<CS20)|(1<<CS22);
 344:	e1 eb       	ldi	r30, 0xB1	; 177
 346:	f0 e0       	ldi	r31, 0x00	; 0
 348:	80 81       	ld	r24, Z
 34a:	85 60       	ori	r24, 0x05	; 5
 34c:	80 83       	st	Z, r24
		break;
 34e:	08 95       	ret
		case 256:
		TCCR2B |=(1<<CS21)|(1<<CS22);
 350:	e1 eb       	ldi	r30, 0xB1	; 177
 352:	f0 e0       	ldi	r31, 0x00	; 0
 354:	80 81       	ld	r24, Z
 356:	86 60       	ori	r24, 0x06	; 6
 358:	80 83       	st	Z, r24
		break;
 35a:	08 95       	ret
		case 1024:
		TCCR2B |=(1<<CS20)|(1<<CS21)|(1<<CS22); //preescaler de 1024 para un periodo máximo de 4 segundos
 35c:	e1 eb       	ldi	r30, 0xB1	; 177
 35e:	f0 e0       	ldi	r31, 0x00	; 0
 360:	80 81       	ld	r24, Z
 362:	87 60       	ori	r24, 0x07	; 7
 364:	80 83       	st	Z, r24
		break;
 366:	08 95       	ret
		default:
		TCCR2B|=(1<<CS20);
 368:	e1 eb       	ldi	r30, 0xB1	; 177
 36a:	f0 e0       	ldi	r31, 0x00	; 0
 36c:	80 81       	ld	r24, Z
 36e:	81 60       	ori	r24, 0x01	; 1
 370:	80 83       	st	Z, r24
 372:	08 95       	ret

00000374 <updateDC2>:
	}
}

void updateDC2(uint8_t dutycycle){
	OCR2A=dutycycle;
 374:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 378:	08 95       	ret

0000037a <_exit>:
 37a:	f8 94       	cli

0000037c <__stop_program>:
 37c:	ff cf       	rjmp	.-2      	; 0x37c <__stop_program>
