{
  "main": {
    "id": "b8bed655dfe0acc5",
    "type": "split",
    "children": [
      {
        "id": "0a7eee9a4979f057",
        "type": "tabs",
        "children": [
          {
            "id": "9bb4b242f1e6314c",
            "type": "leaf",
            "state": {
              "type": "markdown",
              "state": {
                "file": "Architettura degli elaboratori/Ciclo di esecuzione della CPU (FDE).md",
                "mode": "source",
                "source": false
              }
            }
          },
          {
            "id": "366f34ef9d08fe47",
            "type": "leaf",
            "state": {
              "type": "markdown",
              "state": {
                "file": "Architettura degli elaboratori/Struttura della CPU 1.md",
                "mode": "source",
                "source": false
              }
            }
          }
        ],
        "currentTab": 1
      },
      {
        "id": "a17bd58456cf9ca9",
        "type": "tabs",
        "children": [
          {
            "id": "f070ab66e4b47780",
            "type": "leaf",
            "state": {
              "type": "canvas",
              "state": {
                "file": "Architettura degli elaboratori/Syllabus.canvas",
                "viewState": {
                  "x": -792.720843910255,
                  "y": 834.329566321439,
                  "zoom": -0.2524059331150488
                }
              }
            }
          }
        ]
      }
    ],
    "direction": "vertical"
  },
  "left": {
    "id": "fc072dd2df464b09",
    "type": "split",
    "children": [
      {
        "id": "0d60cc5d025ecc45",
        "type": "tabs",
        "children": [
          {
            "id": "4a11bf6015c00de4",
            "type": "leaf",
            "state": {
              "type": "file-explorer",
              "state": {
                "sortOrder": "alphabetical"
              }
            }
          },
          {
            "id": "10686f71c4365c6f",
            "type": "leaf",
            "state": {
              "type": "search",
              "state": {
                "query": "",
                "matchingCase": false,
                "explainSearch": false,
                "collapseAll": false,
                "extraContext": false,
                "sortOrder": "alphabetical"
              }
            }
          },
          {
            "id": "b564ec71916f8e5d",
            "type": "leaf",
            "state": {
              "type": "bookmarks",
              "state": {}
            }
          }
        ]
      }
    ],
    "direction": "horizontal",
    "width": 200
  },
  "right": {
    "id": "df6671a8807f27b2",
    "type": "split",
    "children": [
      {
        "id": "55ee16fe965e0657",
        "type": "tabs",
        "children": [
          {
            "id": "52aa432feea2806b",
            "type": "leaf",
            "state": {
              "type": "backlink",
              "state": {
                "file": "Architettura degli elaboratori/Struttura della CPU 1.md",
                "collapseAll": false,
                "extraContext": false,
                "sortOrder": "alphabetical",
                "showSearch": false,
                "searchQuery": "",
                "backlinkCollapsed": false,
                "unlinkedCollapsed": true
              }
            }
          },
          {
            "id": "2a17a07fbd3d7092",
            "type": "leaf",
            "state": {
              "type": "outgoing-link",
              "state": {
                "file": "Architettura degli elaboratori/Struttura della CPU 1.md",
                "linksCollapsed": false,
                "unlinkedCollapsed": true
              }
            }
          },
          {
            "id": "15b19f6dbf84dce1",
            "type": "leaf",
            "state": {
              "type": "tag",
              "state": {
                "sortOrder": "frequency",
                "useHierarchy": true
              }
            }
          },
          {
            "id": "04550d209057d20f",
            "type": "leaf",
            "state": {
              "type": "outline",
              "state": {
                "file": "Architettura degli elaboratori/Struttura della CPU 1.md"
              }
            }
          }
        ]
      }
    ],
    "direction": "horizontal",
    "width": 300,
    "collapsed": true
  },
  "left-ribbon": {
    "hiddenItems": {
      "switcher:Open quick switcher": false,
      "graph:Open graph view": false,
      "canvas:Create new canvas": false,
      "daily-notes:Open today's daily note": false,
      "templates:Insert template": false,
      "command-palette:Open command palette": false
    }
  },
  "active": "366f34ef9d08fe47",
  "lastOpenFiles": [
    "Architettura degli elaboratori/Struttura della CPU.md",
    "Architettura degli elaboratori/Struttura della CPU 1.md",
    "2023-12-06 Architettura.md",
    "2023-12-04 Architettura.md",
    "Architettura degli elaboratori/Ciclo di esecuzione della CPU (FDE).md",
    "Architettura degli elaboratori/Syllabus.canvas",
    "Architettura degli elaboratori/RISC e CISC.md",
    "Architettura degli elaboratori/Microprogrammazione.md",
    "Architettura degli elaboratori/IMGs/Pasted image 20231206172645.png",
    "Architettura degli elaboratori/Decodifica delle istruzioni.md",
    "Architettura degli elaboratori/IMGs/Pasted image 20231206163022.png",
    "Architettura degli elaboratori/Pipeline.md",
    "Architettura degli elaboratori/Flip Flop.md",
    "Architettura degli elaboratori/IMGs/Pasted image 20231206114934.png",
    "BXMZn.png",
    "BXMZn 1.png",
    "Architettura degli elaboratori/Operazioni con i numeri binari.md",
    "Architettura degli elaboratori/Processore 8086.md",
    "Architettura degli elaboratori/SRAM e DRAM.md",
    "Architettura degli elaboratori/Latch SR e Latch D.md",
    "Architettura degli elaboratori/ROM, PROM, EPROM, EEPROM.md",
    "Architettura degli elaboratori/Untitled.md",
    "Architettura degli elaboratori/IMGs/Pasted image 20231203132043.png",
    "Architettura degli elaboratori/IMGs/Pasted image 20231202234523.png",
    "Architettura degli elaboratori/IMGs/Pasted image 20231202233919.png",
    "Architettura degli elaboratori/IMGs/Pasted image 20231202211216.png",
    "Architettura degli elaboratori/IMGs/Pasted image 20231202210902.png",
    "Architettura degli elaboratori/Circuiti Sequenziali.md",
    "Architettura degli elaboratori/Multiplexer e Demultiplexer.md",
    "Architettura degli elaboratori/Half Adder e Full Adder.md",
    "Architettura degli elaboratori/Encoder e Decoder.md",
    "2023-12-02.md",
    "Untitled 1.canvas",
    "Untitled.canvas",
    "Architettura degli elaboratori/Algebra di Boole.md",
    "Architettura degli elaboratori/Porte Logiche.md",
    "Architettura degli elaboratori/I sistemi digitali.md",
    "Architettura degli elaboratori/IMGs",
    "Architettura degli elaboratori"
  ]
}