<HTML>
<HEAD>
<TITLE>CPU Cache Afhandeling</TITLE>
<meta name="DC.Language" content="nl">
<meta http-equiv="content-language" content="nl">
<meta http-equiv="content-type" content="text/html; charset=iso-8859-1">
<!-- $Id: cache.html 1.6 2009/02/05 20:38:15 wepl Exp wepl $ -->
</HEAD>
<BODY>
<h3>CPU Cache Overzicht</h3>
Om de prestatie te verbeteren, kunnen sommige CPU's van de 68k familie
de geheugen toegangen cachen.
<br>Caches worden altijd toegeschreven met logische adressen, inclusief de functie code
van de toegang. Dat betekent dat toegangen in Gebruikers Mode en Supervisor Mode
verschillende Cache notities maakt (lees de Motorola documentatie voor meer informatie).
<p>hier volgt een overzicht van de mogelijkheden in cachen op de 68k CPU's:
<ul><li>68000
niets
<li>68010<ul>
<li>Instructie Prefetch
<br>twee woorden prefetch, 1 woord decodeer register
<li>Loop Mode
<br>is actief wanneer een 1 woord instructie word gevolgt door een DBcc,
meer instructies worden niet gehaald tot de loop eindigt.
</ul><li>68020<ul>
<li>Instructie Prefetch
<br>1 lang woord
<li>Instructie Cache
<br>16 regels á 16 byte = 256 byte
<br>kan aangezet worden of bevroren via de CACR
</ul><li>68030<ul>
<li>Instructie Prefetch
<br>1 lang woord
<li>Instructie Cache
<br>16 regels á 16 byte = 256 byte
<br>kan aangezet worden of bevroren via de CACR
<li>Data Cache
<br>16 regels á 16 byte = 256 byte
<br>kan aangezet worden of bevroren via de CACR
<br>altijd WriteThrough
<br>selecteerbare Schrijf allocatie mode
</ul><li>68040<ul>
<li>Instructie Prefetch
<br>1 lang woord
<li>Instructie Cache
<br>256 regels á 16 byte = 4096 byte
<br>kan aangezet worden of bevroren via de CACR
<li>Data Cache
<br>256 regels á 16 bytet = 4096 byte
<br>kan aangezet worden of bevroren via de CACR
<br>selecteerbare modus CopyBack/WriteThrough via MMU
</ul><li>68060<ul>
<li>Instructie Prefetch
<br>1 lang woord
<li>Instructie Cache
<br>512 lijnen á 16 byte = 8192 byte
<br>kan ingeschakeld worden, bevroren en verminderd tot half de grootte via de CACR
<li>Branch Cache
<br>kan aangezet worden of bevroren via de CACR
<br>niet beïnvloed door de MMU setup
<li>Superscalar Dispatch
<br>kan aangezet worden via de CACR
<li>Data Cache
<br>512 regels á 16 byte = 8192 byte
<br>kan ingeschakeld worden, bevroren en verminderd tot half de grootte via de CACR
<br>selecteerbare modus CopyBack/WriteThrough via MMU
<li>Push Buffer
<br>kan uitgezet worden via de PCR
<li>Store Buffer
<br>kan aangezet worden via de CACR
<br>Pages moeten niet NonCachable Serialized (precise) zijn
</ul></ul>
<h4><a name="cache">Cache management in WHDLoad</a></h4>
Het eerste belangrijke ding is om te begrijpen dat de caches op 68030..68060
gestuurd worden door de Cache Control Register (CACR) <b>en</b> de MMU
(er van uitgaand dat WHDLoad de MMU gebruikt en stuurt)!
<br>In de CACR zullen de caches globaal in en uitgeschakeld zijn.
Met de MMU worden single pages (4 KByte met WHDLoad) gemarkeerd hoe ze gecached kunnen worden.
<br>Op de 68030 kan een geheugen page Cacheable of Niet Cacheable zijn. 
Op een 68040/68060 kan het cachable WriteThrough, cachable CopyBack, Niet Cachable
(impercise) of Niet Cachable Serialized (precise) zijn.
<p>Als de MMU niet gebruikt word door WHDLoad, bestuurd het alleen de CACR.
<h4>Standaard Cache Setup</h4>
Standaard zijn de gebieden van WHDLoad, de Slave en ExpMem gemarkeerd als 
cacheable CopyBack. Het BaseMem gebied is gemarkeerd als Niet Cachable, en de Data
en Instructie Cache zijn ingeschakeld in de CACR. Zodat de programma aanwezig
in de BaseMem gebied draait zonder Caches maar WHDLoad en de Slave gebruikt de 
Caches voor de beste prestatie.
<h4>Programmeurs Cache Control</h4>
Er zijn 2 resload functies om de Caches te besturen: <A
HREF="../autodoc.html#resload_SetCACR">resload_SetCACR</a> en <A
HREF="../autodoc.html#resload_SetCPU">resload_SetCPU</a>. De
<a href="../autodoc.html#resload_SetCACR">resload_SetCACR</a> is de
historisch oudere routine en kan volledig vervangen worden door
<a href="../autodoc.html#resload_SetCPU">resload_SetCPU</a> (WHDLoad
mapt intern de argumenten van <a href="../autodoc.html#resload_SetCACR">resload_SetCACR</a> en roept
<a href="../autodoc.html#resload_SetCPU">resload_SetCPU</a> aan).
Niettemin, het gebruik van <a href="../autodoc.html#resload_SetCACR">resload_SetCACR</a> is aanbevolen
voor alle mensen die niks weten over Caches en hun gedrag in een Amiga systeem. Met
<a href="../autodoc.html#resload_SetCACR">resload_SetCACR</a> kan de instructie en data cache afzonderlijk
in en uitgeschakeld worden. 
<a href="../autodoc.html#resload_SetCACR">resload_SetCACR</a> beïnvloed alleen de 
cachebaarheid van het BaseMem gebied.
<h4>Gebruikers Cache Control</h4>
Als de programmeur goed werk heeft geleverd dan hoeft de gebruiker niets
te doen betreffend tot Caches omdat alle benodigde instellingen al gemaakt
zijn door de Slave.
<br>Niettemin kunnen er 2 redenen zijn om handmatig de Cache instellingen
te veranderen. ten eerste om een install werkend te krijgen welke problemen
geeft omdat het te snel draait (bijv. maken van grafische fouten) en ten
tweede om een geïnstalleerd programma sneller te maken.
<p>Om een programma dat crasht werkend te krijgen kan <a href="opt.html#NoCache">NoCache</a> worden gebruikt. Deze optie 
schakelt alle caches uit en markeert alle geheugen als Niet Cachebele Serialized (precies). 
Als de machine 32-bit Chip-Geheugen heeft zal het nog steeds sneller zijn dan een originele A500.
<p>Om een geïnstalleerd programma sneller te maken kunnen sommige opties worden ingesteld welke
de Cache ingeschakeld. Dat zal de instellingen overschrijven door de Slave. Op de 68020 kan de optie 
<a href="opt.html#Cache">Cache</a> ingeschakeld worden. Op de 68030 kan ook de optie <a
href="opt.html#DCache">DCache</a> gebruikt worden dat ook de Cache optie bevat.
Op de 68060 zijn er nog wat meer opties: <a href="opt.html#BranchCache">BranchCache</a>,
<a href="opt.html#StoreBuffer">StoreBuffer</a> en
<a href="opt.html#SuperScalar">SuperScalar</a>. De optie <a
href="opt.html#ChipNoCache">ChipNoCache/S</a> kan de prestaties verbeteren op de
68040 en 68060, zie hieronder.
<a name="chipmem"></a><h4>cachebaarheid van Chip-Geheugen</h4>
De cachebaarheid kan niet alleen ingesteld worden door de CPU zelf (CACR) en de MMU instellingen
maar ook via externe hardware. De CPU signaleert op de bus of het probeert een toegang te cachen.
En een externe hardware kan de CPU een sein geven (nadat een adres is ingevoerd in de adres bus tijdens
een geheugen toegang) dat de toegang niet gecached moet worden.
<br>Het mechanisme dat hardware signalen geeft aan de CPU dat geheugen niet
cacheable is of helemaal niet gebruikt wordt (AFAIK) Amigas en CPU-Kaarten die  
CPU's >= 68030 bevatten (omdat ze een data cache hebben). 
De hele Chip-geheugen en IO-Space (Cia/Custom/RTC) worden beïnvloed welke niet gecached
mogen worden door de data cache. 
Dit is nodig om cache inconsistenties te voorkomen, bijvoorbeeld om DMA activiteit.
<br>De reactie van de CPU op een hardware afwijzing van een cachebaar toegang
varieert op de verschillende CPU's. Op de 68030 is er geen impact op de prestatie
van de toegang, de data wordt simpel niet gecached. Op de 68040 worden lees toegangen
uitgevoerd in volle snelheid maar schrijf toegangen (CopyBack) worden gestopt
en herstart zonder cachebaarheid wat resulteert in ongeveer 5 keer (ligt aan
de hardware en CPU snelheid) langzamere toegang vergeleken met een niet cacheable
toegang. Op de 68060 worden lees en schrijf toegangen gestopt en herstart.
Lees toegangen worden ongeveer 3 keer langzamer en schrijf toegangen tot ongeveer 5 keer.
<br>De genoemde problemen zijn gerelateerd aan data toegangen. Instructie toegangen zijn
meestal niet beïnvloed en ook cacheable binnen het Chip-Geheugen.
Er is wat (misschien gebroken) hardware welke niet toestemming geeft om instructies
te cachen in het Chip-Geheugen. Met zulke hardware moet de optie <a
href="opt.html#ChipNoCache">ChipNoCache/S</a> gebruikt worden om een grote vertraging
in de uitvoerbare snelheid te verkomen omdat ergens anders instructie toegangen 2 keer
langzamer worden.
<p>U kunt dit gedrag controleren op uw machine door het uitvoeren van de
<i>Speed.Slave</i> wat aanwezig is in de <tt> src/memory-speed</tt> directory van het ontwikkelaars archief
<h4>Schrijf Toewijzing</h4>
De Schrijf Toewijzing bestuurt de cache afhandeling op de 68030 wanneer een cache gemist
plaatsvind tijdens een schrijf operatie. Schrijf Allocatie moet ingeschakeld zijn wanneer
delen van het geïnstalleerde programma draaien in Gebruikers Mode. Als het geïnstalleerde
programma draait in alleen Supervisor Mode kan Schrijf Allocatie uitgeschakeld zijn, wat 
een klein prestatie voordeel geeft.
<h4>Branch Cache</h4>
<p>De Branch Cache is alleen beschikbaar in de 68060. Het is een soort van
instructie cache voor branch instructies. Maar in verschil tot de 
instructie cache is het niet beïnvloed door de MMU setup! Dat betekend dat 
zelfs als het geschikte geheugen Page is gemarkeerd als Niet Cacheable, worden branch
instructies gecached als de Branch Cache is ingeschakeld.</p>
<hr>Lees de Motorola Microprocessors Gebruikers Handleiding voor meer informatie.
Als u correcties of aanvullende informatie heeft voor deze pagina alsjeblieft <A
HREF="mailto:wepl@whdload.de">Email</A> mij.
</BODY>
</HTML>
