# アーキテクチャ検討報告書 G18
## 概要
### 要求仕様
    16bit固定長命令を読み込む
    ロード・ストアアーキテクチャ
    2オペランド形式の命令セット(演算add,sub,and,or)
### 設計目標
　　単一サイクルの直列的実行ができるようなプロセッサをまず作ることにする
### 方針
    始め、トップダウン形式でプロセッサ全体のモジュールを設計する
    その1つ下の設計として下記の5つのステージを設計する
    #### IF:命令フェッチ
    　　　　　プログラムカウンタ、命令メモリを含むモジュールである
    　　　　　マルチプレクサ、加算器も含む
            このモジュールで16bit固定長命令が書かれたプログラムを命令メモリから読み出し、このプロセスで行う命令を決定する
　　#### ID:命令レコードとレジスタフェッチ
            読み出したり、書き込んだりするためのデータが保存されたレジスタ、符号拡張器が含まれているモジュールである
            このモジュールではレジスタからの読み出しと、命令セットに書かれている定数のビット変換を行う
　  #### EX:命令実行とアドレス生成
　　　　　　　ここで演算命令の演算を行う
　　　　　　　ビットシフタ、加算器、ALU、マルチプレクサが含まれる
    #### MEM:メモリ・アクセス
    　　　　 ロード命令が実行された時に使用されるデータメモリを含むモジュール
    #### WB:書き込み
    　　　　 MEMから受け取ったデータをIDのレジスタに書き込む働きをする
### 特長
  8本の汎用レジスタ
  16bitの主記憶
