

================================================================
== Vitis HLS Report for 'dot_product_M'
================================================================
* Date:           Sun Nov 23 17:36:16 2025

* Version:        2023.1 (Build 3854077 on May  4 2023)
* Project:        OMP_HLS
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu19eg-ffvc1760-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+-----------+------------+
    |  Clock |  Target  | Estimated | Uncertainty|
    +--------+----------+-----------+------------+
    |ap_clk  |  22.00 ns|  12.653 ns|     5.94 ns|
    +--------+----------+-----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |       97|       97|  2.134 us|  2.134 us|    1|    1|      yes|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+---------+--------+-----+
|       Name      | BRAM_18K|  DSP |    FF   |   LUT  | URAM|
+-----------------+---------+------+---------+--------+-----+
|DSP              |        -|     -|        -|       -|    -|
|Expression       |        -|     -|        -|       -|    -|
|FIFO             |        -|     -|        -|       -|    -|
|Instance         |        -|   240|    14640|   15792|    -|
|Memory           |        -|     -|        -|       -|    -|
|Multiplexer      |        -|     -|        -|      14|    -|
|Register         |        -|     -|     9153|    1504|    -|
+-----------------+---------+------+---------+--------+-----+
|Total            |        0|   240|    23793|   17310|    0|
+-----------------+---------+------+---------+--------+-----+
|Available        |     1968|  1968|  1045440|  522720|  128|
+-----------------+---------+------+---------+--------+-----+
|Utilization (%)  |        0|    12|        2|       3|    0|
+-----------------+---------+------+---------+--------+-----+

+ Detail: 
    * Instance: 
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |               Instance              |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_2_full_dsp_0_U54   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U55   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U56   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U57   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U58   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U59   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U60   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U61   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U62   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U63   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U64   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U65   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U66   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U67   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U68   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U69   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U70   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U71   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U72   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U73   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U74   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U75   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U76   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U77   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U78   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U79   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U80   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U81   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U82   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U83   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U84   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U85   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U86   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U87   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U88   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U89   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U90   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U91   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U92   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U93   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U94   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U95   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U96   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U97   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U98   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U99   |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U100  |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fadd_32ns_32ns_32_2_full_dsp_0_U101  |fadd_32ns_32ns_32_2_full_dsp_0  |        0|   2|  177|  194|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U102   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U103   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U104   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U105   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U106   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U107   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U108   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U109   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U110   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U111   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U112   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U113   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U114   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U115   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U116   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U117   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U118   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U119   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U120   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U121   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U122   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U123   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U124   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U125   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U126   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U127   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U128   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U129   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U130   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U131   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U132   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U133   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U134   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U135   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U136   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U137   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U138   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U139   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U140   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U141   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U142   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U143   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U144   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U145   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U146   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U147   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U148   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    |fmul_32ns_32ns_32_2_max_dsp_0_U149   |fmul_32ns_32ns_32_2_max_dsp_0   |        0|   3|  128|  135|    0|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                                |                                |        0| 240|14640|15792|    0|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    N/A

    * Multiplexer: 
    +-----------+----+-----------+-----+-----------+
    |    Name   | LUT| Input Size| Bits| Total Bits|
    +-----------+----+-----------+-----+-----------+
    |ap_return  |  14|          3|   32|         96|
    +-----------+----+-----------+-----+-----------+
    |Total      |  14|          3|   32|         96|
    +-----------+----+-----------+-----+-----------+

    * Register: 
    +-------------------+----+----+-----+-----------+
    |        Name       | FF | LUT| Bits| Const Bits|
    +-------------------+----+----+-----+-----------+
    |ap_ce_reg          |   1|   0|    1|          0|
    |ap_return_int_reg  |  32|   0|   32|          0|
    |mul_10_reg_1791    |  32|   0|   32|          0|
    |mul_11_reg_1796    |  32|   0|   32|          0|
    |mul_12_reg_1801    |  32|   0|   32|          0|
    |mul_13_reg_1806    |  32|   0|   32|          0|
    |mul_14_reg_1811    |  32|   0|   32|          0|
    |mul_15_reg_1816    |  32|   0|   32|          0|
    |mul_16_reg_1821    |  32|   0|   32|          0|
    |mul_17_reg_1826    |  32|   0|   32|          0|
    |mul_18_reg_1831    |  32|   0|   32|          0|
    |mul_19_reg_1836    |  32|   0|   32|          0|
    |mul_1_reg_1746     |  32|   0|   32|          0|
    |mul_20_reg_1841    |  32|   0|   32|          0|
    |mul_21_reg_1846    |  32|   0|   32|          0|
    |mul_22_reg_1851    |  32|   0|   32|          0|
    |mul_23_reg_1856    |  32|   0|   32|          0|
    |mul_24_reg_1861    |  32|   0|   32|          0|
    |mul_25_reg_1866    |  32|   0|   32|          0|
    |mul_26_reg_1871    |  32|   0|   32|          0|
    |mul_27_reg_1876    |  32|   0|   32|          0|
    |mul_28_reg_1881    |  32|   0|   32|          0|
    |mul_29_reg_1886    |  32|   0|   32|          0|
    |mul_2_reg_1751     |  32|   0|   32|          0|
    |mul_30_reg_1891    |  32|   0|   32|          0|
    |mul_31_reg_1896    |  32|   0|   32|          0|
    |mul_32_reg_1901    |  32|   0|   32|          0|
    |mul_33_reg_1906    |  32|   0|   32|          0|
    |mul_34_reg_1911    |  32|   0|   32|          0|
    |mul_35_reg_1916    |  32|   0|   32|          0|
    |mul_36_reg_1921    |  32|   0|   32|          0|
    |mul_37_reg_1926    |  32|   0|   32|          0|
    |mul_38_reg_1931    |  32|   0|   32|          0|
    |mul_39_reg_1936    |  32|   0|   32|          0|
    |mul_3_reg_1756     |  32|   0|   32|          0|
    |mul_40_reg_1941    |  32|   0|   32|          0|
    |mul_41_reg_1946    |  32|   0|   32|          0|
    |mul_42_reg_1951    |  32|   0|   32|          0|
    |mul_43_reg_1956    |  32|   0|   32|          0|
    |mul_44_reg_1961    |  32|   0|   32|          0|
    |mul_45_reg_1966    |  32|   0|   32|          0|
    |mul_46_reg_1971    |  32|   0|   32|          0|
    |mul_4_reg_1761     |  32|   0|   32|          0|
    |mul_5_reg_1766     |  32|   0|   32|          0|
    |mul_6_reg_1771     |  32|   0|   32|          0|
    |mul_7_reg_1776     |  32|   0|   32|          0|
    |mul_8_reg_1781     |  32|   0|   32|          0|
    |mul_9_reg_1786     |  32|   0|   32|          0|
    |mul_reg_1741       |  32|   0|   32|          0|
    |mul_s_reg_1976     |  32|   0|   32|          0|
    |sum_100_reg_2211   |  32|   0|   32|          0|
    |sum_55_reg_1986    |  32|   0|   32|          0|
    |sum_56_reg_1991    |  32|   0|   32|          0|
    |sum_57_reg_1996    |  32|   0|   32|          0|
    |sum_58_reg_2001    |  32|   0|   32|          0|
    |sum_59_reg_2006    |  32|   0|   32|          0|
    |sum_60_reg_2011    |  32|   0|   32|          0|
    |sum_61_reg_2016    |  32|   0|   32|          0|
    |sum_62_reg_2021    |  32|   0|   32|          0|
    |sum_63_reg_2026    |  32|   0|   32|          0|
    |sum_64_reg_2031    |  32|   0|   32|          0|
    |sum_65_reg_2036    |  32|   0|   32|          0|
    |sum_66_reg_2041    |  32|   0|   32|          0|
    |sum_67_reg_2046    |  32|   0|   32|          0|
    |sum_68_reg_2051    |  32|   0|   32|          0|
    |sum_69_reg_2056    |  32|   0|   32|          0|
    |sum_70_reg_2061    |  32|   0|   32|          0|
    |sum_71_reg_2066    |  32|   0|   32|          0|
    |sum_72_reg_2071    |  32|   0|   32|          0|
    |sum_73_reg_2076    |  32|   0|   32|          0|
    |sum_74_reg_2081    |  32|   0|   32|          0|
    |sum_75_reg_2086    |  32|   0|   32|          0|
    |sum_76_reg_2091    |  32|   0|   32|          0|
    |sum_77_reg_2096    |  32|   0|   32|          0|
    |sum_78_reg_2101    |  32|   0|   32|          0|
    |sum_79_reg_2106    |  32|   0|   32|          0|
    |sum_80_reg_2111    |  32|   0|   32|          0|
    |sum_81_reg_2116    |  32|   0|   32|          0|
    |sum_82_reg_2121    |  32|   0|   32|          0|
    |sum_83_reg_2126    |  32|   0|   32|          0|
    |sum_84_reg_2131    |  32|   0|   32|          0|
    |sum_85_reg_2136    |  32|   0|   32|          0|
    |sum_86_reg_2141    |  32|   0|   32|          0|
    |sum_87_reg_2146    |  32|   0|   32|          0|
    |sum_88_reg_2151    |  32|   0|   32|          0|
    |sum_89_reg_2156    |  32|   0|   32|          0|
    |sum_90_reg_2161    |  32|   0|   32|          0|
    |sum_91_reg_2166    |  32|   0|   32|          0|
    |sum_92_reg_2171    |  32|   0|   32|          0|
    |sum_93_reg_2176    |  32|   0|   32|          0|
    |sum_94_reg_2181    |  32|   0|   32|          0|
    |sum_95_reg_2186    |  32|   0|   32|          0|
    |sum_96_reg_2191    |  32|   0|   32|          0|
    |sum_97_reg_2196    |  32|   0|   32|          0|
    |sum_98_reg_2201    |  32|   0|   32|          0|
    |sum_99_reg_2206    |  32|   0|   32|          0|
    |sum_reg_1981       |  32|   0|   32|          0|
    |v1_0_val_int_reg   |  32|   0|   32|          0|
    |v1_10_val_int_reg  |  32|   0|   32|          0|
    |v1_11_val_int_reg  |  32|   0|   32|          0|
    |v1_12_val_int_reg  |  32|   0|   32|          0|
    |v1_13_val_int_reg  |  32|   0|   32|          0|
    |v1_14_val_int_reg  |  32|   0|   32|          0|
    |v1_15_val_int_reg  |  32|   0|   32|          0|
    |v1_16_val_int_reg  |  32|   0|   32|          0|
    |v1_17_val_int_reg  |  32|   0|   32|          0|
    |v1_18_val_int_reg  |  32|   0|   32|          0|
    |v1_19_val_int_reg  |  32|   0|   32|          0|
    |v1_1_val_int_reg   |  32|   0|   32|          0|
    |v1_20_val_int_reg  |  32|   0|   32|          0|
    |v1_21_val_int_reg  |  32|   0|   32|          0|
    |v1_22_val_int_reg  |  32|   0|   32|          0|
    |v1_23_val_int_reg  |  32|   0|   32|          0|
    |v1_24_val_int_reg  |  32|   0|   32|          0|
    |v1_25_val_int_reg  |  32|   0|   32|          0|
    |v1_26_val_int_reg  |  32|   0|   32|          0|
    |v1_27_val_int_reg  |  32|   0|   32|          0|
    |v1_28_val_int_reg  |  32|   0|   32|          0|
    |v1_29_val_int_reg  |  32|   0|   32|          0|
    |v1_2_val_int_reg   |  32|   0|   32|          0|
    |v1_30_val_int_reg  |  32|   0|   32|          0|
    |v1_31_val_int_reg  |  32|   0|   32|          0|
    |v1_32_val_int_reg  |  32|   0|   32|          0|
    |v1_33_val_int_reg  |  32|   0|   32|          0|
    |v1_34_val_int_reg  |  32|   0|   32|          0|
    |v1_35_val_int_reg  |  32|   0|   32|          0|
    |v1_36_val_int_reg  |  32|   0|   32|          0|
    |v1_37_val_int_reg  |  32|   0|   32|          0|
    |v1_38_val_int_reg  |  32|   0|   32|          0|
    |v1_39_val_int_reg  |  32|   0|   32|          0|
    |v1_3_val_int_reg   |  32|   0|   32|          0|
    |v1_40_val_int_reg  |  32|   0|   32|          0|
    |v1_41_val_int_reg  |  32|   0|   32|          0|
    |v1_42_val_int_reg  |  32|   0|   32|          0|
    |v1_43_val_int_reg  |  32|   0|   32|          0|
    |v1_44_val_int_reg  |  32|   0|   32|          0|
    |v1_45_val_int_reg  |  32|   0|   32|          0|
    |v1_46_val_int_reg  |  32|   0|   32|          0|
    |v1_47_val_int_reg  |  32|   0|   32|          0|
    |v1_4_val_int_reg   |  32|   0|   32|          0|
    |v1_5_val_int_reg   |  32|   0|   32|          0|
    |v1_6_val_int_reg   |  32|   0|   32|          0|
    |v1_7_val_int_reg   |  32|   0|   32|          0|
    |v1_8_val_int_reg   |  32|   0|   32|          0|
    |v1_9_val_int_reg   |  32|   0|   32|          0|
    |v2_0_val_int_reg   |  32|   0|   32|          0|
    |v2_10_val_int_reg  |  32|   0|   32|          0|
    |v2_11_val_int_reg  |  32|   0|   32|          0|
    |v2_12_val_int_reg  |  32|   0|   32|          0|
    |v2_13_val_int_reg  |  32|   0|   32|          0|
    |v2_14_val_int_reg  |  32|   0|   32|          0|
    |v2_15_val_int_reg  |  32|   0|   32|          0|
    |v2_16_val_int_reg  |  32|   0|   32|          0|
    |v2_17_val_int_reg  |  32|   0|   32|          0|
    |v2_18_val_int_reg  |  32|   0|   32|          0|
    |v2_19_val_int_reg  |  32|   0|   32|          0|
    |v2_1_val_int_reg   |  32|   0|   32|          0|
    |v2_20_val_int_reg  |  32|   0|   32|          0|
    |v2_21_val_int_reg  |  32|   0|   32|          0|
    |v2_22_val_int_reg  |  32|   0|   32|          0|
    |v2_23_val_int_reg  |  32|   0|   32|          0|
    |v2_24_val_int_reg  |  32|   0|   32|          0|
    |v2_25_val_int_reg  |  32|   0|   32|          0|
    |v2_26_val_int_reg  |  32|   0|   32|          0|
    |v2_27_val_int_reg  |  32|   0|   32|          0|
    |v2_28_val_int_reg  |  32|   0|   32|          0|
    |v2_29_val_int_reg  |  32|   0|   32|          0|
    |v2_2_val_int_reg   |  32|   0|   32|          0|
    |v2_30_val_int_reg  |  32|   0|   32|          0|
    |v2_31_val_int_reg  |  32|   0|   32|          0|
    |v2_32_val_int_reg  |  32|   0|   32|          0|
    |v2_33_val_int_reg  |  32|   0|   32|          0|
    |v2_34_val_int_reg  |  32|   0|   32|          0|
    |v2_35_val_int_reg  |  32|   0|   32|          0|
    |v2_36_val_int_reg  |  32|   0|   32|          0|
    |v2_37_val_int_reg  |  32|   0|   32|          0|
    |v2_38_val_int_reg  |  32|   0|   32|          0|
    |v2_39_val_int_reg  |  32|   0|   32|          0|
    |v2_3_val_int_reg   |  32|   0|   32|          0|
    |v2_40_val_int_reg  |  32|   0|   32|          0|
    |v2_41_val_int_reg  |  32|   0|   32|          0|
    |v2_42_val_int_reg  |  32|   0|   32|          0|
    |v2_43_val_int_reg  |  32|   0|   32|          0|
    |v2_44_val_int_reg  |  32|   0|   32|          0|
    |v2_45_val_int_reg  |  32|   0|   32|          0|
    |v2_46_val_int_reg  |  32|   0|   32|          0|
    |v2_47_val_int_reg  |  32|   0|   32|          0|
    |v2_4_val_int_reg   |  32|   0|   32|          0|
    |v2_5_val_int_reg   |  32|   0|   32|          0|
    |v2_6_val_int_reg   |  32|   0|   32|          0|
    |v2_7_val_int_reg   |  32|   0|   32|          0|
    |v2_8_val_int_reg   |  32|   0|   32|          0|
    |v2_9_val_int_reg   |  32|   0|   32|          0|
    |mul_10_reg_1791    |  64|  32|   32|          0|
    |mul_11_reg_1796    |  64|  32|   32|          0|
    |mul_12_reg_1801    |  64|  32|   32|          0|
    |mul_13_reg_1806    |  64|  32|   32|          0|
    |mul_14_reg_1811    |  64|  32|   32|          0|
    |mul_15_reg_1816    |  64|  32|   32|          0|
    |mul_16_reg_1821    |  64|  32|   32|          0|
    |mul_17_reg_1826    |  64|  32|   32|          0|
    |mul_18_reg_1831    |  64|  32|   32|          0|
    |mul_19_reg_1836    |  64|  32|   32|          0|
    |mul_1_reg_1746     |  64|  32|   32|          0|
    |mul_20_reg_1841    |  64|  32|   32|          0|
    |mul_21_reg_1846    |  64|  32|   32|          0|
    |mul_22_reg_1851    |  64|  32|   32|          0|
    |mul_23_reg_1856    |  64|  32|   32|          0|
    |mul_24_reg_1861    |  64|  32|   32|          0|
    |mul_25_reg_1866    |  64|  32|   32|          0|
    |mul_26_reg_1871    |  64|  32|   32|          0|
    |mul_27_reg_1876    |  64|  32|   32|          0|
    |mul_28_reg_1881    |  64|  32|   32|          0|
    |mul_29_reg_1886    |  64|  32|   32|          0|
    |mul_2_reg_1751     |  64|  32|   32|          0|
    |mul_30_reg_1891    |  64|  32|   32|          0|
    |mul_31_reg_1896    |  64|  32|   32|          0|
    |mul_32_reg_1901    |  64|  32|   32|          0|
    |mul_33_reg_1906    |  64|  32|   32|          0|
    |mul_34_reg_1911    |  64|  32|   32|          0|
    |mul_35_reg_1916    |  64|  32|   32|          0|
    |mul_36_reg_1921    |  64|  32|   32|          0|
    |mul_37_reg_1926    |  64|  32|   32|          0|
    |mul_38_reg_1931    |  64|  32|   32|          0|
    |mul_39_reg_1936    |  64|  32|   32|          0|
    |mul_3_reg_1756     |  64|  32|   32|          0|
    |mul_40_reg_1941    |  64|  32|   32|          0|
    |mul_41_reg_1946    |  64|  32|   32|          0|
    |mul_42_reg_1951    |  64|  32|   32|          0|
    |mul_43_reg_1956    |  64|  32|   32|          0|
    |mul_44_reg_1961    |  64|  32|   32|          0|
    |mul_45_reg_1966    |  64|  32|   32|          0|
    |mul_46_reg_1971    |  64|  32|   32|          0|
    |mul_4_reg_1761     |  64|  32|   32|          0|
    |mul_5_reg_1766     |  64|  32|   32|          0|
    |mul_6_reg_1771     |  64|  32|   32|          0|
    |mul_7_reg_1776     |  64|  32|   32|          0|
    |mul_8_reg_1781     |  64|  32|   32|          0|
    |mul_9_reg_1786     |  64|  32|   32|          0|
    |mul_s_reg_1976     |  64|  32|   32|          0|
    +-------------------+----+----+-----+-----------+
    |Total              |9153|1504| 7649|          0|
    +-------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------+-----+-----+------------+---------------+--------------+
| RTL Ports | Dir | Bits|  Protocol  | Source Object |    C Type    |
+-----------+-----+-----+------------+---------------+--------------+
|ap_clk     |   in|    1|  ap_ctrl_hs|  dot_product_M|  return value|
|ap_rst     |   in|    1|  ap_ctrl_hs|  dot_product_M|  return value|
|ap_return  |  out|   32|  ap_ctrl_hs|  dot_product_M|  return value|
|ap_ce      |   in|    1|  ap_ctrl_hs|  dot_product_M|  return value|
|v1_0_val   |   in|   32|     ap_none|       v1_0_val|        scalar|
|v1_1_val   |   in|   32|     ap_none|       v1_1_val|        scalar|
|v1_2_val   |   in|   32|     ap_none|       v1_2_val|        scalar|
|v1_3_val   |   in|   32|     ap_none|       v1_3_val|        scalar|
|v1_4_val   |   in|   32|     ap_none|       v1_4_val|        scalar|
|v1_5_val   |   in|   32|     ap_none|       v1_5_val|        scalar|
|v1_6_val   |   in|   32|     ap_none|       v1_6_val|        scalar|
|v1_7_val   |   in|   32|     ap_none|       v1_7_val|        scalar|
|v1_8_val   |   in|   32|     ap_none|       v1_8_val|        scalar|
|v1_9_val   |   in|   32|     ap_none|       v1_9_val|        scalar|
|v1_10_val  |   in|   32|     ap_none|      v1_10_val|        scalar|
|v1_11_val  |   in|   32|     ap_none|      v1_11_val|        scalar|
|v1_12_val  |   in|   32|     ap_none|      v1_12_val|        scalar|
|v1_13_val  |   in|   32|     ap_none|      v1_13_val|        scalar|
|v1_14_val  |   in|   32|     ap_none|      v1_14_val|        scalar|
|v1_15_val  |   in|   32|     ap_none|      v1_15_val|        scalar|
|v1_16_val  |   in|   32|     ap_none|      v1_16_val|        scalar|
|v1_17_val  |   in|   32|     ap_none|      v1_17_val|        scalar|
|v1_18_val  |   in|   32|     ap_none|      v1_18_val|        scalar|
|v1_19_val  |   in|   32|     ap_none|      v1_19_val|        scalar|
|v1_20_val  |   in|   32|     ap_none|      v1_20_val|        scalar|
|v1_21_val  |   in|   32|     ap_none|      v1_21_val|        scalar|
|v1_22_val  |   in|   32|     ap_none|      v1_22_val|        scalar|
|v1_23_val  |   in|   32|     ap_none|      v1_23_val|        scalar|
|v1_24_val  |   in|   32|     ap_none|      v1_24_val|        scalar|
|v1_25_val  |   in|   32|     ap_none|      v1_25_val|        scalar|
|v1_26_val  |   in|   32|     ap_none|      v1_26_val|        scalar|
|v1_27_val  |   in|   32|     ap_none|      v1_27_val|        scalar|
|v1_28_val  |   in|   32|     ap_none|      v1_28_val|        scalar|
|v1_29_val  |   in|   32|     ap_none|      v1_29_val|        scalar|
|v1_30_val  |   in|   32|     ap_none|      v1_30_val|        scalar|
|v1_31_val  |   in|   32|     ap_none|      v1_31_val|        scalar|
|v1_32_val  |   in|   32|     ap_none|      v1_32_val|        scalar|
|v1_33_val  |   in|   32|     ap_none|      v1_33_val|        scalar|
|v1_34_val  |   in|   32|     ap_none|      v1_34_val|        scalar|
|v1_35_val  |   in|   32|     ap_none|      v1_35_val|        scalar|
|v1_36_val  |   in|   32|     ap_none|      v1_36_val|        scalar|
|v1_37_val  |   in|   32|     ap_none|      v1_37_val|        scalar|
|v1_38_val  |   in|   32|     ap_none|      v1_38_val|        scalar|
|v1_39_val  |   in|   32|     ap_none|      v1_39_val|        scalar|
|v1_40_val  |   in|   32|     ap_none|      v1_40_val|        scalar|
|v1_41_val  |   in|   32|     ap_none|      v1_41_val|        scalar|
|v1_42_val  |   in|   32|     ap_none|      v1_42_val|        scalar|
|v1_43_val  |   in|   32|     ap_none|      v1_43_val|        scalar|
|v1_44_val  |   in|   32|     ap_none|      v1_44_val|        scalar|
|v1_45_val  |   in|   32|     ap_none|      v1_45_val|        scalar|
|v1_46_val  |   in|   32|     ap_none|      v1_46_val|        scalar|
|v1_47_val  |   in|   32|     ap_none|      v1_47_val|        scalar|
|v2_0_val   |   in|   32|     ap_none|       v2_0_val|        scalar|
|v2_1_val   |   in|   32|     ap_none|       v2_1_val|        scalar|
|v2_2_val   |   in|   32|     ap_none|       v2_2_val|        scalar|
|v2_3_val   |   in|   32|     ap_none|       v2_3_val|        scalar|
|v2_4_val   |   in|   32|     ap_none|       v2_4_val|        scalar|
|v2_5_val   |   in|   32|     ap_none|       v2_5_val|        scalar|
|v2_6_val   |   in|   32|     ap_none|       v2_6_val|        scalar|
|v2_7_val   |   in|   32|     ap_none|       v2_7_val|        scalar|
|v2_8_val   |   in|   32|     ap_none|       v2_8_val|        scalar|
|v2_9_val   |   in|   32|     ap_none|       v2_9_val|        scalar|
|v2_10_val  |   in|   32|     ap_none|      v2_10_val|        scalar|
|v2_11_val  |   in|   32|     ap_none|      v2_11_val|        scalar|
|v2_12_val  |   in|   32|     ap_none|      v2_12_val|        scalar|
|v2_13_val  |   in|   32|     ap_none|      v2_13_val|        scalar|
|v2_14_val  |   in|   32|     ap_none|      v2_14_val|        scalar|
|v2_15_val  |   in|   32|     ap_none|      v2_15_val|        scalar|
|v2_16_val  |   in|   32|     ap_none|      v2_16_val|        scalar|
|v2_17_val  |   in|   32|     ap_none|      v2_17_val|        scalar|
|v2_18_val  |   in|   32|     ap_none|      v2_18_val|        scalar|
|v2_19_val  |   in|   32|     ap_none|      v2_19_val|        scalar|
|v2_20_val  |   in|   32|     ap_none|      v2_20_val|        scalar|
|v2_21_val  |   in|   32|     ap_none|      v2_21_val|        scalar|
|v2_22_val  |   in|   32|     ap_none|      v2_22_val|        scalar|
|v2_23_val  |   in|   32|     ap_none|      v2_23_val|        scalar|
|v2_24_val  |   in|   32|     ap_none|      v2_24_val|        scalar|
|v2_25_val  |   in|   32|     ap_none|      v2_25_val|        scalar|
|v2_26_val  |   in|   32|     ap_none|      v2_26_val|        scalar|
|v2_27_val  |   in|   32|     ap_none|      v2_27_val|        scalar|
|v2_28_val  |   in|   32|     ap_none|      v2_28_val|        scalar|
|v2_29_val  |   in|   32|     ap_none|      v2_29_val|        scalar|
|v2_30_val  |   in|   32|     ap_none|      v2_30_val|        scalar|
|v2_31_val  |   in|   32|     ap_none|      v2_31_val|        scalar|
|v2_32_val  |   in|   32|     ap_none|      v2_32_val|        scalar|
|v2_33_val  |   in|   32|     ap_none|      v2_33_val|        scalar|
|v2_34_val  |   in|   32|     ap_none|      v2_34_val|        scalar|
|v2_35_val  |   in|   32|     ap_none|      v2_35_val|        scalar|
|v2_36_val  |   in|   32|     ap_none|      v2_36_val|        scalar|
|v2_37_val  |   in|   32|     ap_none|      v2_37_val|        scalar|
|v2_38_val  |   in|   32|     ap_none|      v2_38_val|        scalar|
|v2_39_val  |   in|   32|     ap_none|      v2_39_val|        scalar|
|v2_40_val  |   in|   32|     ap_none|      v2_40_val|        scalar|
|v2_41_val  |   in|   32|     ap_none|      v2_41_val|        scalar|
|v2_42_val  |   in|   32|     ap_none|      v2_42_val|        scalar|
|v2_43_val  |   in|   32|     ap_none|      v2_43_val|        scalar|
|v2_44_val  |   in|   32|     ap_none|      v2_44_val|        scalar|
|v2_45_val  |   in|   32|     ap_none|      v2_45_val|        scalar|
|v2_46_val  |   in|   32|     ap_none|      v2_46_val|        scalar|
|v2_47_val  |   in|   32|     ap_none|      v2_47_val|        scalar|
+-----------+-----+-----+------------+---------------+--------------+

