Classic Timing Analyzer report for action2
Fri Jun 09 08:00:31 2017
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                  ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------+-----------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                   ; To                          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------+-----------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 9.881 ns                         ; reset                  ; wait_time[0]                ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 16.674 ns                        ; transfer:tran|txds     ; txd                         ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -3.035 ns                        ; reset                  ; transfer:tran|xcnt16[4]     ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 90.58 MHz ( period = 11.040 ns ) ; transfer:tran|txd_done ; cnt[31]                     ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; cmd                    ; transfer:tran|state.x_start ; clk        ; clk      ; 47           ;
; Total number of failed paths ;                                          ;               ;                                  ;                        ;                             ;            ;          ; 47           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+------------------------+-----------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C70F672C8       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                   ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 90.58 MHz ( period = 11.040 ns )                    ; transfer:tran|txd_done ; cnt[31]       ; clk        ; clk      ; None                        ; None                      ; 5.230 ns                ;
; N/A                                     ; 91.29 MHz ( period = 10.954 ns )                    ; transfer:tran|txd_done ; cnt[30]       ; clk        ; clk      ; None                        ; None                      ; 5.144 ns                ;
; N/A                                     ; 92.01 MHz ( period = 10.868 ns )                    ; transfer:tran|txd_done ; cnt[29]       ; clk        ; clk      ; None                        ; None                      ; 5.058 ns                ;
; N/A                                     ; 92.75 MHz ( period = 10.782 ns )                    ; transfer:tran|txd_done ; cnt[28]       ; clk        ; clk      ; None                        ; None                      ; 4.972 ns                ;
; N/A                                     ; 93.49 MHz ( period = 10.696 ns )                    ; transfer:tran|txd_done ; cnt[27]       ; clk        ; clk      ; None                        ; None                      ; 4.886 ns                ;
; N/A                                     ; 94.25 MHz ( period = 10.610 ns )                    ; transfer:tran|txd_done ; cnt[26]       ; clk        ; clk      ; None                        ; None                      ; 4.800 ns                ;
; N/A                                     ; 95.02 MHz ( period = 10.524 ns )                    ; transfer:tran|txd_done ; cnt[25]       ; clk        ; clk      ; None                        ; None                      ; 4.714 ns                ;
; N/A                                     ; 95.80 MHz ( period = 10.438 ns )                    ; transfer:tran|txd_done ; cnt[24]       ; clk        ; clk      ; None                        ; None                      ; 4.628 ns                ;
; N/A                                     ; 97.58 MHz ( period = 10.248 ns )                    ; transfer:tran|txd_done ; cnt[23]       ; clk        ; clk      ; None                        ; None                      ; 4.438 ns                ;
; N/A                                     ; 98.14 MHz ( period = 10.190 ns )                    ; wait_time[0]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 9.922 ns                ;
; N/A                                     ; 98.15 MHz ( period = 10.188 ns )                    ; wait_time[0]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 9.920 ns                ;
; N/A                                     ; 98.41 MHz ( period = 10.162 ns )                    ; transfer:tran|txd_done ; cnt[22]       ; clk        ; clk      ; None                        ; None                      ; 4.352 ns                ;
; N/A                                     ; 98.90 MHz ( period = 10.111 ns )                    ; wait_time[1]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 9.843 ns                ;
; N/A                                     ; 98.92 MHz ( period = 10.109 ns )                    ; wait_time[1]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 9.841 ns                ;
; N/A                                     ; 99.25 MHz ( period = 10.076 ns )                    ; transfer:tran|txd_done ; cnt[21]       ; clk        ; clk      ; None                        ; None                      ; 4.266 ns                ;
; N/A                                     ; 99.48 MHz ( period = 10.052 ns )                    ; wait_time[0]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 9.778 ns                ;
; N/A                                     ; 99.71 MHz ( period = 10.029 ns )                    ; wait_time[2]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 9.761 ns                ;
; N/A                                     ; 99.73 MHz ( period = 10.027 ns )                    ; wait_time[2]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 9.759 ns                ;
; N/A                                     ; 100.10 MHz ( period = 9.990 ns )                    ; transfer:tran|txd_done ; cnt[20]       ; clk        ; clk      ; None                        ; None                      ; 4.180 ns                ;
; N/A                                     ; 100.27 MHz ( period = 9.973 ns )                    ; wait_time[1]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 9.699 ns                ;
; N/A                                     ; 100.29 MHz ( period = 9.971 ns )                    ; wait_time[0]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 9.718 ns                ;
; N/A                                     ; 100.32 MHz ( period = 9.968 ns )                    ; wait_time[0]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.715 ns                ;
; N/A                                     ; 100.97 MHz ( period = 9.904 ns )                    ; transfer:tran|txd_done ; cnt[19]       ; clk        ; clk      ; None                        ; None                      ; 4.094 ns                ;
; N/A                                     ; 101.09 MHz ( period = 9.892 ns )                    ; wait_time[1]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 9.639 ns                ;
; N/A                                     ; 101.10 MHz ( period = 9.891 ns )                    ; wait_time[2]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 9.617 ns                ;
; N/A                                     ; 101.12 MHz ( period = 9.889 ns )                    ; wait_time[1]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.636 ns                ;
; N/A                                     ; 101.85 MHz ( period = 9.818 ns )                    ; transfer:tran|txd_done ; cnt[18]       ; clk        ; clk      ; None                        ; None                      ; 4.008 ns                ;
; N/A                                     ; 101.94 MHz ( period = 9.810 ns )                    ; wait_time[2]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 9.557 ns                ;
; N/A                                     ; 101.97 MHz ( period = 9.807 ns )                    ; wait_time[2]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.554 ns                ;
; N/A                                     ; 102.75 MHz ( period = 9.732 ns )                    ; transfer:tran|txd_done ; cnt[17]       ; clk        ; clk      ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 103.67 MHz ( period = 9.646 ns )                    ; transfer:tran|txd_done ; cnt[16]       ; clk        ; clk      ; None                        ; None                      ; 3.836 ns                ;
; N/A                                     ; 104.80 MHz ( period = 9.542 ns )                    ; wait_time[3]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 9.271 ns                ;
; N/A                                     ; 104.82 MHz ( period = 9.540 ns )                    ; wait_time[3]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 9.269 ns                ;
; N/A                                     ; 105.15 MHz ( period = 9.510 ns )                    ; wait_time[4]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 9.239 ns                ;
; N/A                                     ; 105.17 MHz ( period = 9.508 ns )                    ; wait_time[4]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 9.237 ns                ;
; N/A                                     ; 105.65 MHz ( period = 9.465 ns )                    ; transfer:tran|txd_done ; cnt[15]       ; clk        ; clk      ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 105.92 MHz ( period = 9.441 ns )                    ; wait_time[0]           ; wait_time[16] ; clk        ; clk      ; None                        ; None                      ; 9.180 ns                ;
; N/A                                     ; 106.34 MHz ( period = 9.404 ns )                    ; wait_time[3]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 9.127 ns                ;
; N/A                                     ; 106.58 MHz ( period = 9.383 ns )                    ; wait_time[5]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 9.112 ns                ;
; N/A                                     ; 106.60 MHz ( period = 9.381 ns )                    ; wait_time[5]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 9.110 ns                ;
; N/A                                     ; 106.62 MHz ( period = 9.379 ns )                    ; transfer:tran|txd_done ; cnt[14]       ; clk        ; clk      ; None                        ; None                      ; 3.575 ns                ;
; N/A                                     ; 106.70 MHz ( period = 9.372 ns )                    ; wait_time[4]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 9.095 ns                ;
; N/A                                     ; 106.81 MHz ( period = 9.362 ns )                    ; wait_time[1]           ; wait_time[16] ; clk        ; clk      ; None                        ; None                      ; 9.101 ns                ;
; N/A                                     ; 107.26 MHz ( period = 9.323 ns )                    ; wait_time[3]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 9.067 ns                ;
; N/A                                     ; 107.30 MHz ( period = 9.320 ns )                    ; wait_time[3]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.064 ns                ;
; N/A                                     ; 107.56 MHz ( period = 9.297 ns )                    ; wait_time[6]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 107.58 MHz ( period = 9.295 ns )                    ; wait_time[6]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 9.024 ns                ;
; N/A                                     ; 107.61 MHz ( period = 9.293 ns )                    ; transfer:tran|txd_done ; cnt[13]       ; clk        ; clk      ; None                        ; None                      ; 3.489 ns                ;
; N/A                                     ; 107.63 MHz ( period = 9.291 ns )                    ; wait_time[4]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 9.035 ns                ;
; N/A                                     ; 107.67 MHz ( period = 9.288 ns )                    ; wait_time[4]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.032 ns                ;
; N/A                                     ; 107.70 MHz ( period = 9.285 ns )                    ; cnt[27]                ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 9.029 ns                ;
; N/A                                     ; 107.74 MHz ( period = 9.282 ns )                    ; cnt[27]                ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 107.76 MHz ( period = 9.280 ns )                    ; wait_time[2]           ; wait_time[16] ; clk        ; clk      ; None                        ; None                      ; 9.019 ns                ;
; N/A                                     ; 108.17 MHz ( period = 9.245 ns )                    ; wait_time[5]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 8.968 ns                ;
; N/A                                     ; 108.23 MHz ( period = 9.240 ns )                    ; wait_time[0]           ; wait_time[6]  ; clk        ; clk      ; None                        ; None                      ; 8.979 ns                ;
; N/A                                     ; 108.24 MHz ( period = 9.239 ns )                    ; wait_time[0]           ; wait_time[5]  ; clk        ; clk      ; None                        ; None                      ; 8.978 ns                ;
; N/A                                     ; 108.30 MHz ( period = 9.234 ns )                    ; wait_time[0]           ; wait_time[4]  ; clk        ; clk      ; None                        ; None                      ; 8.973 ns                ;
; N/A                                     ; 108.58 MHz ( period = 9.210 ns )                    ; wait_time[7]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.939 ns                ;
; N/A                                     ; 108.60 MHz ( period = 9.208 ns )                    ; wait_time[7]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.937 ns                ;
; N/A                                     ; 108.61 MHz ( period = 9.207 ns )                    ; transfer:tran|txd_done ; cnt[12]       ; clk        ; clk      ; None                        ; None                      ; 3.403 ns                ;
; N/A                                     ; 108.67 MHz ( period = 9.202 ns )                    ; wait_time[0]           ; wait_time[18] ; clk        ; clk      ; None                        ; None                      ; 8.941 ns                ;
; N/A                                     ; 108.67 MHz ( period = 9.202 ns )                    ; wait_time[0]           ; wait_time[8]  ; clk        ; clk      ; None                        ; None                      ; 8.941 ns                ;
; N/A                                     ; 108.67 MHz ( period = 9.202 ns )                    ; wait_time[0]           ; wait_time[9]  ; clk        ; clk      ; None                        ; None                      ; 8.941 ns                ;
; N/A                                     ; 108.68 MHz ( period = 9.201 ns )                    ; wait_time[0]           ; wait_time[7]  ; clk        ; clk      ; None                        ; None                      ; 8.940 ns                ;
; N/A                                     ; 108.71 MHz ( period = 9.199 ns )                    ; wait_time[0]           ; wait_time[12] ; clk        ; clk      ; None                        ; None                      ; 8.938 ns                ;
; N/A                                     ; 108.73 MHz ( period = 9.197 ns )                    ; wait_time[0]           ; wait_time[11] ; clk        ; clk      ; None                        ; None                      ; 8.936 ns                ;
; N/A                                     ; 108.77 MHz ( period = 9.194 ns )                    ; wait_time[0]           ; wait_time[15] ; clk        ; clk      ; None                        ; None                      ; 8.933 ns                ;
; N/A                                     ; 108.80 MHz ( period = 9.191 ns )                    ; wait_time[0]           ; wait_time[13] ; clk        ; clk      ; None                        ; None                      ; 8.930 ns                ;
; N/A                                     ; 108.80 MHz ( period = 9.191 ns )                    ; wait_time[0]           ; wait_time[10] ; clk        ; clk      ; None                        ; None                      ; 8.930 ns                ;
; N/A                                     ; 108.84 MHz ( period = 9.188 ns )                    ; wait_time[0]           ; wait_time[17] ; clk        ; clk      ; None                        ; None                      ; 8.927 ns                ;
; N/A                                     ; 108.84 MHz ( period = 9.188 ns )                    ; wait_time[0]           ; wait_time[14] ; clk        ; clk      ; None                        ; None                      ; 8.927 ns                ;
; N/A                                     ; 108.85 MHz ( period = 9.187 ns )                    ; wait_time[0]           ; wait_time[3]  ; clk        ; clk      ; None                        ; None                      ; 8.926 ns                ;
; N/A                                     ; 109.12 MHz ( period = 9.164 ns )                    ; wait_time[5]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 8.908 ns                ;
; N/A                                     ; 109.16 MHz ( period = 9.161 ns )                    ; wait_time[1]           ; wait_time[6]  ; clk        ; clk      ; None                        ; None                      ; 8.900 ns                ;
; N/A                                     ; 109.16 MHz ( period = 9.161 ns )                    ; wait_time[5]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.905 ns                ;
; N/A                                     ; 109.17 MHz ( period = 9.160 ns )                    ; wait_time[1]           ; wait_time[5]  ; clk        ; clk      ; None                        ; None                      ; 8.899 ns                ;
; N/A                                     ; 109.18 MHz ( period = 9.159 ns )                    ; wait_time[6]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 8.882 ns                ;
; N/A                                     ; 109.23 MHz ( period = 9.155 ns )                    ; wait_time[1]           ; wait_time[4]  ; clk        ; clk      ; None                        ; None                      ; 8.894 ns                ;
; N/A                                     ; 109.59 MHz ( period = 9.125 ns )                    ; wait_time[0]           ; wait_time[23] ; clk        ; clk      ; None                        ; None                      ; 8.861 ns                ;
; N/A                                     ; 109.60 MHz ( period = 9.124 ns )                    ; wait_time[0]           ; wait_time[22] ; clk        ; clk      ; None                        ; None                      ; 8.860 ns                ;
; N/A                                     ; 109.60 MHz ( period = 9.124 ns )                    ; wait_time[0]           ; wait_time[20] ; clk        ; clk      ; None                        ; None                      ; 8.860 ns                ;
; N/A                                     ; 109.61 MHz ( period = 9.123 ns )                    ; wait_time[1]           ; wait_time[18] ; clk        ; clk      ; None                        ; None                      ; 8.862 ns                ;
; N/A                                     ; 109.61 MHz ( period = 9.123 ns )                    ; wait_time[1]           ; wait_time[8]  ; clk        ; clk      ; None                        ; None                      ; 8.862 ns                ;
; N/A                                     ; 109.61 MHz ( period = 9.123 ns )                    ; wait_time[1]           ; wait_time[9]  ; clk        ; clk      ; None                        ; None                      ; 8.862 ns                ;
; N/A                                     ; 109.63 MHz ( period = 9.122 ns )                    ; wait_time[0]           ; wait_time[26] ; clk        ; clk      ; None                        ; None                      ; 8.858 ns                ;
; N/A                                     ; 109.63 MHz ( period = 9.122 ns )                    ; wait_time[1]           ; wait_time[7]  ; clk        ; clk      ; None                        ; None                      ; 8.861 ns                ;
; N/A                                     ; 109.64 MHz ( period = 9.121 ns )                    ; transfer:tran|txd_done ; cnt[11]       ; clk        ; clk      ; None                        ; None                      ; 3.317 ns                ;
; N/A                                     ; 109.65 MHz ( period = 9.120 ns )                    ; wait_time[1]           ; wait_time[12] ; clk        ; clk      ; None                        ; None                      ; 8.859 ns                ;
; N/A                                     ; 109.67 MHz ( period = 9.118 ns )                    ; wait_time[1]           ; wait_time[11] ; clk        ; clk      ; None                        ; None                      ; 8.857 ns                ;
; N/A                                     ; 109.71 MHz ( period = 9.115 ns )                    ; wait_time[1]           ; wait_time[15] ; clk        ; clk      ; None                        ; None                      ; 8.854 ns                ;
; N/A                                     ; 109.75 MHz ( period = 9.112 ns )                    ; wait_time[1]           ; wait_time[13] ; clk        ; clk      ; None                        ; None                      ; 8.851 ns                ;
; N/A                                     ; 109.75 MHz ( period = 9.112 ns )                    ; wait_time[1]           ; wait_time[10] ; clk        ; clk      ; None                        ; None                      ; 8.851 ns                ;
; N/A                                     ; 109.76 MHz ( period = 9.111 ns )                    ; wait_time[0]           ; wait_time[0]  ; clk        ; clk      ; None                        ; None                      ; 8.847 ns                ;
; N/A                                     ; 109.78 MHz ( period = 9.109 ns )                    ; wait_time[1]           ; wait_time[17] ; clk        ; clk      ; None                        ; None                      ; 8.848 ns                ;
; N/A                                     ; 109.78 MHz ( period = 9.109 ns )                    ; wait_time[0]           ; wait_time[24] ; clk        ; clk      ; None                        ; None                      ; 8.845 ns                ;
; N/A                                     ; 109.78 MHz ( period = 9.109 ns )                    ; wait_time[1]           ; wait_time[14] ; clk        ; clk      ; None                        ; None                      ; 8.848 ns                ;
; N/A                                     ; 109.79 MHz ( period = 9.108 ns )                    ; wait_time[1]           ; wait_time[3]  ; clk        ; clk      ; None                        ; None                      ; 8.847 ns                ;
; N/A                                     ; 109.79 MHz ( period = 9.108 ns )                    ; wait_time[0]           ; wait_time[1]  ; clk        ; clk      ; None                        ; None                      ; 8.844 ns                ;
; N/A                                     ; 109.83 MHz ( period = 9.105 ns )                    ; wait_time[0]           ; wait_time[19] ; clk        ; clk      ; None                        ; None                      ; 8.841 ns                ;
; N/A                                     ; 109.88 MHz ( period = 9.101 ns )                    ; wait_time[0]           ; wait_time[2]  ; clk        ; clk      ; None                        ; None                      ; 8.837 ns                ;
; N/A                                     ; 109.91 MHz ( period = 9.098 ns )                    ; wait_time[0]           ; wait_time[21] ; clk        ; clk      ; None                        ; None                      ; 8.834 ns                ;
; N/A                                     ; 110.14 MHz ( period = 9.079 ns )                    ; wait_time[2]           ; wait_time[6]  ; clk        ; clk      ; None                        ; None                      ; 8.818 ns                ;
; N/A                                     ; 110.16 MHz ( period = 9.078 ns )                    ; wait_time[6]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 8.822 ns                ;
; N/A                                     ; 110.16 MHz ( period = 9.078 ns )                    ; wait_time[2]           ; wait_time[5]  ; clk        ; clk      ; None                        ; None                      ; 8.817 ns                ;
; N/A                                     ; 110.19 MHz ( period = 9.075 ns )                    ; wait_time[6]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.819 ns                ;
; N/A                                     ; 110.22 MHz ( period = 9.073 ns )                    ; wait_time[2]           ; wait_time[4]  ; clk        ; clk      ; None                        ; None                      ; 8.812 ns                ;
; N/A                                     ; 110.23 MHz ( period = 9.072 ns )                    ; wait_time[7]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 8.795 ns                ;
; N/A                                     ; 110.36 MHz ( period = 9.061 ns )                    ; cnt[26]                ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 8.805 ns                ;
; N/A                                     ; 110.40 MHz ( period = 9.058 ns )                    ; cnt[26]                ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.802 ns                ;
; N/A                                     ; 110.45 MHz ( period = 9.054 ns )                    ; wait_time[8]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.783 ns                ;
; N/A                                     ; 110.47 MHz ( period = 9.052 ns )                    ; wait_time[8]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.781 ns                ;
; N/A                                     ; 110.55 MHz ( period = 9.046 ns )                    ; wait_time[1]           ; wait_time[23] ; clk        ; clk      ; None                        ; None                      ; 8.782 ns                ;
; N/A                                     ; 110.56 MHz ( period = 9.045 ns )                    ; wait_time[1]           ; wait_time[22] ; clk        ; clk      ; None                        ; None                      ; 8.781 ns                ;
; N/A                                     ; 110.56 MHz ( period = 9.045 ns )                    ; wait_time[1]           ; wait_time[20] ; clk        ; clk      ; None                        ; None                      ; 8.781 ns                ;
; N/A                                     ; 110.58 MHz ( period = 9.043 ns )                    ; wait_time[1]           ; wait_time[26] ; clk        ; clk      ; None                        ; None                      ; 8.779 ns                ;
; N/A                                     ; 110.61 MHz ( period = 9.041 ns )                    ; wait_time[2]           ; wait_time[18] ; clk        ; clk      ; None                        ; None                      ; 8.780 ns                ;
; N/A                                     ; 110.61 MHz ( period = 9.041 ns )                    ; wait_time[2]           ; wait_time[8]  ; clk        ; clk      ; None                        ; None                      ; 8.780 ns                ;
; N/A                                     ; 110.61 MHz ( period = 9.041 ns )                    ; wait_time[2]           ; wait_time[9]  ; clk        ; clk      ; None                        ; None                      ; 8.780 ns                ;
; N/A                                     ; 110.62 MHz ( period = 9.040 ns )                    ; wait_time[2]           ; wait_time[7]  ; clk        ; clk      ; None                        ; None                      ; 8.779 ns                ;
; N/A                                     ; 110.64 MHz ( period = 9.038 ns )                    ; wait_time[2]           ; wait_time[12] ; clk        ; clk      ; None                        ; None                      ; 8.777 ns                ;
; N/A                                     ; 110.67 MHz ( period = 9.036 ns )                    ; wait_time[2]           ; wait_time[11] ; clk        ; clk      ; None                        ; None                      ; 8.775 ns                ;
; N/A                                     ; 110.68 MHz ( period = 9.035 ns )                    ; transfer:tran|txd_done ; cnt[10]       ; clk        ; clk      ; None                        ; None                      ; 3.231 ns                ;
; N/A                                     ; 110.71 MHz ( period = 9.033 ns )                    ; wait_time[2]           ; wait_time[15] ; clk        ; clk      ; None                        ; None                      ; 8.772 ns                ;
; N/A                                     ; 110.72 MHz ( period = 9.032 ns )                    ; wait_time[1]           ; wait_time[0]  ; clk        ; clk      ; None                        ; None                      ; 8.768 ns                ;
; N/A                                     ; 110.74 MHz ( period = 9.030 ns )                    ; wait_time[1]           ; wait_time[24] ; clk        ; clk      ; None                        ; None                      ; 8.766 ns                ;
; N/A                                     ; 110.74 MHz ( period = 9.030 ns )                    ; wait_time[2]           ; wait_time[13] ; clk        ; clk      ; None                        ; None                      ; 8.769 ns                ;
; N/A                                     ; 110.74 MHz ( period = 9.030 ns )                    ; wait_time[2]           ; wait_time[10] ; clk        ; clk      ; None                        ; None                      ; 8.769 ns                ;
; N/A                                     ; 110.75 MHz ( period = 9.029 ns )                    ; wait_time[1]           ; wait_time[1]  ; clk        ; clk      ; None                        ; None                      ; 8.765 ns                ;
; N/A                                     ; 110.78 MHz ( period = 9.027 ns )                    ; wait_time[2]           ; wait_time[17] ; clk        ; clk      ; None                        ; None                      ; 8.766 ns                ;
; N/A                                     ; 110.78 MHz ( period = 9.027 ns )                    ; wait_time[2]           ; wait_time[14] ; clk        ; clk      ; None                        ; None                      ; 8.766 ns                ;
; N/A                                     ; 110.79 MHz ( period = 9.026 ns )                    ; wait_time[1]           ; wait_time[19] ; clk        ; clk      ; None                        ; None                      ; 8.762 ns                ;
; N/A                                     ; 110.79 MHz ( period = 9.026 ns )                    ; wait_time[2]           ; wait_time[3]  ; clk        ; clk      ; None                        ; None                      ; 8.765 ns                ;
; N/A                                     ; 110.84 MHz ( period = 9.022 ns )                    ; wait_time[1]           ; wait_time[2]  ; clk        ; clk      ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 110.88 MHz ( period = 9.019 ns )                    ; wait_time[1]           ; wait_time[21] ; clk        ; clk      ; None                        ; None                      ; 8.755 ns                ;
; N/A                                     ; 111.22 MHz ( period = 8.991 ns )                    ; wait_time[7]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 8.735 ns                ;
; N/A                                     ; 111.26 MHz ( period = 8.988 ns )                    ; wait_time[7]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.732 ns                ;
; N/A                                     ; 111.56 MHz ( period = 8.964 ns )                    ; wait_time[2]           ; wait_time[23] ; clk        ; clk      ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 111.57 MHz ( period = 8.963 ns )                    ; wait_time[2]           ; wait_time[22] ; clk        ; clk      ; None                        ; None                      ; 8.699 ns                ;
; N/A                                     ; 111.57 MHz ( period = 8.963 ns )                    ; wait_time[2]           ; wait_time[20] ; clk        ; clk      ; None                        ; None                      ; 8.699 ns                ;
; N/A                                     ; 111.59 MHz ( period = 8.961 ns )                    ; wait_time[2]           ; wait_time[26] ; clk        ; clk      ; None                        ; None                      ; 8.697 ns                ;
; N/A                                     ; 111.73 MHz ( period = 8.950 ns )                    ; wait_time[2]           ; wait_time[0]  ; clk        ; clk      ; None                        ; None                      ; 8.686 ns                ;
; N/A                                     ; 111.74 MHz ( period = 8.949 ns )                    ; transfer:tran|txd_done ; cnt[9]        ; clk        ; clk      ; None                        ; None                      ; 3.145 ns                ;
; N/A                                     ; 111.76 MHz ( period = 8.948 ns )                    ; wait_time[2]           ; wait_time[24] ; clk        ; clk      ; None                        ; None                      ; 8.684 ns                ;
; N/A                                     ; 111.77 MHz ( period = 8.947 ns )                    ; wait_time[2]           ; wait_time[1]  ; clk        ; clk      ; None                        ; None                      ; 8.683 ns                ;
; N/A                                     ; 111.81 MHz ( period = 8.944 ns )                    ; wait_time[2]           ; wait_time[19] ; clk        ; clk      ; None                        ; None                      ; 8.680 ns                ;
; N/A                                     ; 111.86 MHz ( period = 8.940 ns )                    ; wait_time[2]           ; wait_time[2]  ; clk        ; clk      ; None                        ; None                      ; 8.676 ns                ;
; N/A                                     ; 111.89 MHz ( period = 8.937 ns )                    ; wait_time[2]           ; wait_time[21] ; clk        ; clk      ; None                        ; None                      ; 8.673 ns                ;
; N/A                                     ; 111.94 MHz ( period = 8.933 ns )                    ; wait_time[9]           ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.662 ns                ;
; N/A                                     ; 111.97 MHz ( period = 8.931 ns )                    ; wait_time[9]           ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.660 ns                ;
; N/A                                     ; 112.16 MHz ( period = 8.916 ns )                    ; wait_time[8]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 8.639 ns                ;
; N/A                                     ; 112.46 MHz ( period = 8.892 ns )                    ; wait_time[10]          ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.621 ns                ;
; N/A                                     ; 112.49 MHz ( period = 8.890 ns )                    ; wait_time[10]          ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.619 ns                ;
; N/A                                     ; 112.83 MHz ( period = 8.863 ns )                    ; transfer:tran|txd_done ; cnt[8]        ; clk        ; clk      ; None                        ; None                      ; 3.059 ns                ;
; N/A                                     ; 113.19 MHz ( period = 8.835 ns )                    ; wait_time[8]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 8.579 ns                ;
; N/A                                     ; 113.22 MHz ( period = 8.832 ns )                    ; wait_time[8]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.576 ns                ;
; N/A                                     ; 113.70 MHz ( period = 8.795 ns )                    ; wait_time[9]           ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 8.518 ns                ;
; N/A                                     ; 113.71 MHz ( period = 8.794 ns )                    ; cnt[29]                ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 8.538 ns                ;
; N/A                                     ; 113.73 MHz ( period = 8.793 ns )                    ; wait_time[3]           ; wait_time[16] ; clk        ; clk      ; None                        ; None                      ; 8.529 ns                ;
; N/A                                     ; 113.75 MHz ( period = 8.791 ns )                    ; cnt[29]                ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.535 ns                ;
; N/A                                     ; 114.14 MHz ( period = 8.761 ns )                    ; wait_time[4]           ; wait_time[16] ; clk        ; clk      ; None                        ; None                      ; 8.497 ns                ;
; N/A                                     ; 114.23 MHz ( period = 8.754 ns )                    ; wait_time[10]          ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 8.477 ns                ;
; N/A                                     ; 114.76 MHz ( period = 8.714 ns )                    ; wait_time[9]           ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 8.458 ns                ;
; N/A                                     ; 114.78 MHz ( period = 8.712 ns )                    ; wait_time[11]          ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.441 ns                ;
; N/A                                     ; 114.80 MHz ( period = 8.711 ns )                    ; wait_time[9]           ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.455 ns                ;
; N/A                                     ; 114.81 MHz ( period = 8.710 ns )                    ; wait_time[11]          ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.439 ns                ;
; N/A                                     ; 115.15 MHz ( period = 8.684 ns )                    ; wait_time[16]          ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.413 ns                ;
; N/A                                     ; 115.18 MHz ( period = 8.682 ns )                    ; wait_time[16]          ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.411 ns                ;
; N/A                                     ; 115.30 MHz ( period = 8.673 ns )                    ; transfer:tran|txd_done ; cnt[7]        ; clk        ; clk      ; None                        ; None                      ; 2.869 ns                ;
; N/A                                     ; 115.30 MHz ( period = 8.673 ns )                    ; wait_time[10]          ; state.s_end   ; clk        ; clk      ; None                        ; None                      ; 8.417 ns                ;
; N/A                                     ; 115.34 MHz ( period = 8.670 ns )                    ; wait_time[10]          ; finished~reg0 ; clk        ; clk      ; None                        ; None                      ; 8.414 ns                ;
; N/A                                     ; 115.35 MHz ( period = 8.669 ns )                    ; wait_time[12]          ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.398 ns                ;
; N/A                                     ; 115.38 MHz ( period = 8.667 ns )                    ; wait_time[12]          ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.396 ns                ;
; N/A                                     ; 115.82 MHz ( period = 8.634 ns )                    ; wait_time[5]           ; wait_time[16] ; clk        ; clk      ; None                        ; None                      ; 8.370 ns                ;
; N/A                                     ; 115.85 MHz ( period = 8.632 ns )                    ; wait_time[13]          ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.361 ns                ;
; N/A                                     ; 115.86 MHz ( period = 8.631 ns )                    ; transfer:tran|txd_done ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 115.87 MHz ( period = 8.630 ns )                    ; wait_time[13]          ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.359 ns                ;
; N/A                                     ; 115.89 MHz ( period = 8.629 ns )                    ; transfer:tran|txd_done ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 2.812 ns                ;
; N/A                                     ; 116.39 MHz ( period = 8.592 ns )                    ; wait_time[3]           ; wait_time[6]  ; clk        ; clk      ; None                        ; None                      ; 8.328 ns                ;
; N/A                                     ; 116.40 MHz ( period = 8.591 ns )                    ; wait_time[3]           ; wait_time[5]  ; clk        ; clk      ; None                        ; None                      ; 8.327 ns                ;
; N/A                                     ; 116.46 MHz ( period = 8.587 ns )                    ; transfer:tran|txd_done ; cnt[6]        ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 116.47 MHz ( period = 8.586 ns )                    ; wait_time[3]           ; wait_time[4]  ; clk        ; clk      ; None                        ; None                      ; 8.322 ns                ;
; N/A                                     ; 116.63 MHz ( period = 8.574 ns )                    ; wait_time[11]          ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 8.297 ns                ;
; N/A                                     ; 116.82 MHz ( period = 8.560 ns )                    ; wait_time[4]           ; wait_time[6]  ; clk        ; clk      ; None                        ; None                      ; 8.296 ns                ;
; N/A                                     ; 116.84 MHz ( period = 8.559 ns )                    ; wait_time[4]           ; wait_time[5]  ; clk        ; clk      ; None                        ; None                      ; 8.295 ns                ;
; N/A                                     ; 116.90 MHz ( period = 8.554 ns )                    ; wait_time[3]           ; wait_time[18] ; clk        ; clk      ; None                        ; None                      ; 8.290 ns                ;
; N/A                                     ; 116.90 MHz ( period = 8.554 ns )                    ; wait_time[3]           ; wait_time[8]  ; clk        ; clk      ; None                        ; None                      ; 8.290 ns                ;
; N/A                                     ; 116.90 MHz ( period = 8.554 ns )                    ; wait_time[3]           ; wait_time[9]  ; clk        ; clk      ; None                        ; None                      ; 8.290 ns                ;
; N/A                                     ; 116.90 MHz ( period = 8.554 ns )                    ; wait_time[4]           ; wait_time[4]  ; clk        ; clk      ; None                        ; None                      ; 8.290 ns                ;
; N/A                                     ; 116.92 MHz ( period = 8.553 ns )                    ; wait_time[3]           ; wait_time[7]  ; clk        ; clk      ; None                        ; None                      ; 8.289 ns                ;
; N/A                                     ; 116.95 MHz ( period = 8.551 ns )                    ; wait_time[3]           ; wait_time[12] ; clk        ; clk      ; None                        ; None                      ; 8.287 ns                ;
; N/A                                     ; 116.97 MHz ( period = 8.549 ns )                    ; wait_time[3]           ; wait_time[11] ; clk        ; clk      ; None                        ; None                      ; 8.285 ns                ;
; N/A                                     ; 116.99 MHz ( period = 8.548 ns )                    ; wait_time[6]           ; wait_time[16] ; clk        ; clk      ; None                        ; None                      ; 8.284 ns                ;
; N/A                                     ; 117.01 MHz ( period = 8.546 ns )                    ; wait_time[16]          ; state.s_cal   ; clk        ; clk      ; None                        ; None                      ; 8.269 ns                ;
; N/A                                     ; 117.01 MHz ( period = 8.546 ns )                    ; wait_time[17]          ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.275 ns                ;
; N/A                                     ; 117.01 MHz ( period = 8.546 ns )                    ; wait_time[3]           ; wait_time[15] ; clk        ; clk      ; None                        ; None                      ; 8.282 ns                ;
; N/A                                     ; 117.04 MHz ( period = 8.544 ns )                    ; wait_time[17]          ; state.s_wait  ; clk        ; clk      ; None                        ; None                      ; 8.273 ns                ;
; N/A                                     ; 117.05 MHz ( period = 8.543 ns )                    ; wait_time[3]           ; wait_time[13] ; clk        ; clk      ; None                        ; None                      ; 8.279 ns                ;
; N/A                                     ; 117.05 MHz ( period = 8.543 ns )                    ; wait_time[3]           ; wait_time[10] ; clk        ; clk      ; None                        ; None                      ; 8.279 ns                ;
; N/A                                     ; 117.08 MHz ( period = 8.541 ns )                    ; wait_time[14]          ; state.s_tran  ; clk        ; clk      ; None                        ; None                      ; 8.270 ns                ;
; N/A                                     ; 117.10 MHz ( period = 8.540 ns )                    ; wait_time[3]           ; wait_time[17] ; clk        ; clk      ; None                        ; None                      ; 8.276 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                        ;               ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                             ;
+------------------------------------------+---------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From    ; To                          ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+---------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|state.x_start ; clk        ; clk      ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|state.x_idle  ; clk        ; clk      ; None                       ; None                       ; 1.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|txd_done      ; clk        ; clk      ; None                       ; None                       ; 1.946 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf3[6] ; transfer:tran|buf[6]        ; clk        ; clk      ; None                       ; None                       ; 2.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf3[5] ; transfer:tran|buf[0]        ; clk        ; clk      ; None                       ; None                       ; 2.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf3[5] ; transfer:tran|buf[5]        ; clk        ; clk      ; None                       ; None                       ; 2.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf4[1] ; transfer:tran|buf[1]        ; clk        ; clk      ; None                       ; None                       ; 2.344 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf3[4] ; transfer:tran|buf[4]        ; clk        ; clk      ; None                       ; None                       ; 2.346 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf3[6] ; transfer:tran|buf[3]        ; clk        ; clk      ; None                       ; None                       ; 2.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf3[2] ; transfer:tran|buf[2]        ; clk        ; clk      ; None                       ; None                       ; 2.397 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[9]        ; clk        ; clk      ; None                       ; None                       ; 2.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[8]        ; clk        ; clk      ; None                       ; None                       ; 2.678 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[7]        ; clk        ; clk      ; None                       ; None                       ; 2.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[10]       ; clk        ; clk      ; None                       ; None                       ; 2.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf2[1] ; transfer:tran|buf[7]        ; clk        ; clk      ; None                       ; None                       ; 2.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf3[0] ; transfer:tran|buf[0]        ; clk        ; clk      ; None                       ; None                       ; 2.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf3[6] ; transfer:tran|buf[0]        ; clk        ; clk      ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|state.x_stop  ; clk        ; clk      ; None                       ; None                       ; 3.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf2[1] ; transfer:tran|buf[1]        ; clk        ; clk      ; None                       ; None                       ; 3.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[1]        ; clk        ; clk      ; None                       ; None                       ; 3.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[0]        ; clk        ; clk      ; None                       ; None                       ; 3.504 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[6]        ; clk        ; clk      ; None                       ; None                       ; 3.516 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[4]        ; clk        ; clk      ; None                       ; None                       ; 3.516 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[29]       ; clk        ; clk      ; None                       ; None                       ; 3.519 ns                 ;
; Not operational: Clock Skew > Data Delay ; buf2[1] ; transfer:tran|buf[2]        ; clk        ; clk      ; None                       ; None                       ; 3.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[23]       ; clk        ; clk      ; None                       ; None                       ; 3.525 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[21]       ; clk        ; clk      ; None                       ; None                       ; 3.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[20]       ; clk        ; clk      ; None                       ; None                       ; 3.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[22]       ; clk        ; clk      ; None                       ; None                       ; 3.529 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[26]       ; clk        ; clk      ; None                       ; None                       ; 3.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[17]       ; clk        ; clk      ; None                       ; None                       ; 3.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[14]       ; clk        ; clk      ; None                       ; None                       ; 3.827 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[11]       ; clk        ; clk      ; None                       ; None                       ; 3.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[15]       ; clk        ; clk      ; None                       ; None                       ; 3.829 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[18]       ; clk        ; clk      ; None                       ; None                       ; 3.830 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[19]       ; clk        ; clk      ; None                       ; None                       ; 3.833 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[16]       ; clk        ; clk      ; None                       ; None                       ; 3.833 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[2]        ; clk        ; clk      ; None                       ; None                       ; 3.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[12]       ; clk        ; clk      ; None                       ; None                       ; 3.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[13]       ; clk        ; clk      ; None                       ; None                       ; 3.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[28]       ; clk        ; clk      ; None                       ; None                       ; 3.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[5]        ; clk        ; clk      ; None                       ; None                       ; 3.956 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[30]       ; clk        ; clk      ; None                       ; None                       ; 3.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[3]        ; clk        ; clk      ; None                       ; None                       ; 3.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[27]       ; clk        ; clk      ; None                       ; None                       ; 3.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[24]       ; clk        ; clk      ; None                       ; None                       ; 3.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; cmd     ; transfer:tran|cnt[25]       ; clk        ; clk      ; None                       ; None                       ; 3.969 ns                 ;
+------------------------------------------+---------+-----------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------+
; tsu                                                                              ;
+-------+--------------+------------+-------+---------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                        ; To Clock ;
+-------+--------------+------------+-------+---------------------------+----------+
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[26]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[28]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[29]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[30]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[19]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[25]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[27]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[24]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[23]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[22]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[21]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[20]             ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[2]              ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[1]              ; clk      ;
; N/A   ; None         ; 9.881 ns   ; reset ; wait_time[0]              ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[17]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[16]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[18]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[12]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[15]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[11]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[14]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[13]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[8]              ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[9]              ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[10]             ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[7]              ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[6]              ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[5]              ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[4]              ; clk      ;
; N/A   ; None         ; 9.593 ns   ; reset ; wait_time[3]              ; clk      ;
; N/A   ; None         ; 9.522 ns   ; reset ; wait_time[31]             ; clk      ;
; N/A   ; None         ; 9.035 ns   ; reset ; buf3[2]                   ; clk      ;
; N/A   ; None         ; 9.035 ns   ; reset ; buf3[6]                   ; clk      ;
; N/A   ; None         ; 9.035 ns   ; reset ; buf3[5]                   ; clk      ;
; N/A   ; None         ; 9.035 ns   ; reset ; buf2[1]                   ; clk      ;
; N/A   ; None         ; 9.035 ns   ; reset ; buf4[1]                   ; clk      ;
; N/A   ; None         ; 9.035 ns   ; reset ; buf3[4]                   ; clk      ;
; N/A   ; None         ; 9.035 ns   ; reset ; buf3[0]                   ; clk      ;
; N/A   ; None         ; 8.084 ns   ; act   ; state.s_tran              ; clk      ;
; N/A   ; None         ; 8.082 ns   ; act   ; state.s_wait              ; clk      ;
; N/A   ; None         ; 7.962 ns   ; reset ; cmd                       ; clk      ;
; N/A   ; None         ; 7.672 ns   ; act   ; state.s_cal               ; clk      ;
; N/A   ; None         ; 7.188 ns   ; act   ; state.s_idle              ; clk      ;
; N/A   ; None         ; 7.152 ns   ; act   ; state.s_end               ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[0]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[11] ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[9]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[10] ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[8]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[2]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[3]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[1]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[15] ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[14] ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[13] ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[12] ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[6]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[7]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[5]  ; clk      ;
; N/A   ; None         ; 3.827 ns   ; reset ; transfer:tran|xbitcnt[4]  ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; transfer:tran|buf[2]      ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; transfer:tran|buf[3]      ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; transfer:tran|buf[5]      ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; transfer:tran|buf[7]      ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; transfer:tran|buf[0]      ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; transfer:tran|buf[1]      ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; transfer:tran|buf[4]      ; clk      ;
; N/A   ; None         ; 3.544 ns   ; reset ; transfer:tran|buf[6]      ; clk      ;
; N/A   ; None         ; 3.421 ns   ; reset ; transfer:tran|xcnt16[1]   ; clk      ;
; N/A   ; None         ; 3.421 ns   ; reset ; transfer:tran|xcnt16[2]   ; clk      ;
; N/A   ; None         ; 3.421 ns   ; reset ; transfer:tran|xcnt16[3]   ; clk      ;
; N/A   ; None         ; 3.421 ns   ; reset ; transfer:tran|xcnt16[0]   ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[18] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[19] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[16] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[17] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[22] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[20] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[21] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[23] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[27] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[24] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[25] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[26] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[31] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[28] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[30] ; clk      ;
; N/A   ; None         ; 3.411 ns   ; reset ; transfer:tran|xbitcnt[29] ; clk      ;
; N/A   ; None         ; 3.301 ns   ; reset ; transfer:tran|xcnt16[4]   ; clk      ;
+-------+--------------+------------+-------+---------------------------+----------+


+--------------------------------------------------------------------------------+
; tco                                                                            ;
+-------+--------------+------------+--------------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From               ; To       ; From Clock ;
+-------+--------------+------------+--------------------+----------+------------+
; N/A   ; None         ; 16.674 ns  ; transfer:tran|txds ; txd      ; clk        ;
; N/A   ; None         ; 9.115 ns   ; finished~reg0      ; finished ; clk        ;
+-------+--------------+------------+--------------------+----------+------------+


+----------------------------------------------------------------------------------------+
; th                                                                                     ;
+---------------+-------------+-----------+-------+---------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                        ; To Clock ;
+---------------+-------------+-----------+-------+---------------------------+----------+
; N/A           ; None        ; -3.035 ns ; reset ; transfer:tran|xcnt16[4]   ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[18] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[19] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[16] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[17] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[22] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[20] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[21] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[23] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[27] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[24] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[25] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[26] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[31] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[28] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[30] ; clk      ;
; N/A           ; None        ; -3.145 ns ; reset ; transfer:tran|xbitcnt[29] ; clk      ;
; N/A           ; None        ; -3.155 ns ; reset ; transfer:tran|xcnt16[1]   ; clk      ;
; N/A           ; None        ; -3.155 ns ; reset ; transfer:tran|xcnt16[2]   ; clk      ;
; N/A           ; None        ; -3.155 ns ; reset ; transfer:tran|xcnt16[3]   ; clk      ;
; N/A           ; None        ; -3.155 ns ; reset ; transfer:tran|xcnt16[0]   ; clk      ;
; N/A           ; None        ; -3.278 ns ; reset ; transfer:tran|buf[2]      ; clk      ;
; N/A           ; None        ; -3.278 ns ; reset ; transfer:tran|buf[3]      ; clk      ;
; N/A           ; None        ; -3.278 ns ; reset ; transfer:tran|buf[5]      ; clk      ;
; N/A           ; None        ; -3.278 ns ; reset ; transfer:tran|buf[7]      ; clk      ;
; N/A           ; None        ; -3.278 ns ; reset ; transfer:tran|buf[0]      ; clk      ;
; N/A           ; None        ; -3.278 ns ; reset ; transfer:tran|buf[1]      ; clk      ;
; N/A           ; None        ; -3.278 ns ; reset ; transfer:tran|buf[4]      ; clk      ;
; N/A           ; None        ; -3.278 ns ; reset ; transfer:tran|buf[6]      ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[0]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[11] ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[9]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[10] ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[8]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[2]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[3]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[1]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[15] ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[14] ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[13] ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[12] ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[6]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[7]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[5]  ; clk      ;
; N/A           ; None        ; -3.561 ns ; reset ; transfer:tran|xbitcnt[4]  ; clk      ;
; N/A           ; None        ; -6.886 ns ; act   ; state.s_end               ; clk      ;
; N/A           ; None        ; -6.922 ns ; act   ; state.s_idle              ; clk      ;
; N/A           ; None        ; -7.406 ns ; act   ; state.s_cal               ; clk      ;
; N/A           ; None        ; -7.696 ns ; reset ; cmd                       ; clk      ;
; N/A           ; None        ; -7.816 ns ; act   ; state.s_wait              ; clk      ;
; N/A           ; None        ; -7.818 ns ; act   ; state.s_tran              ; clk      ;
; N/A           ; None        ; -8.769 ns ; reset ; buf3[2]                   ; clk      ;
; N/A           ; None        ; -8.769 ns ; reset ; buf3[6]                   ; clk      ;
; N/A           ; None        ; -8.769 ns ; reset ; buf3[5]                   ; clk      ;
; N/A           ; None        ; -8.769 ns ; reset ; buf2[1]                   ; clk      ;
; N/A           ; None        ; -8.769 ns ; reset ; buf4[1]                   ; clk      ;
; N/A           ; None        ; -8.769 ns ; reset ; buf3[4]                   ; clk      ;
; N/A           ; None        ; -8.769 ns ; reset ; buf3[0]                   ; clk      ;
; N/A           ; None        ; -9.256 ns ; reset ; wait_time[31]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[17]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[16]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[18]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[12]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[15]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[11]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[14]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[13]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[8]              ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[9]              ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[10]             ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[7]              ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[6]              ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[5]              ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[4]              ; clk      ;
; N/A           ; None        ; -9.327 ns ; reset ; wait_time[3]              ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[26]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[28]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[29]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[30]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[19]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[25]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[27]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[24]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[23]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[22]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[21]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[20]             ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[2]              ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[1]              ; clk      ;
; N/A           ; None        ; -9.615 ns ; reset ; wait_time[0]              ; clk      ;
+---------------+-------------+-----------+-------+---------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Fri Jun 09 08:00:31 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off action2 -c action2 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "baud:bd|bclk" as buffer
Info: Clock "clk" has Internal fmax of 90.58 MHz between source register "transfer:tran|txd_done" and destination register "cnt[31]" (period= 11.04 ns)
    Info: + Longest register to register delay is 5.230 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X74_Y22_N5; Fanout = 8; REG Node = 'transfer:tran|txd_done'
        Info: 2: + IC(1.143 ns) + CELL(0.596 ns) = 1.739 ns; Loc. = LCCOMB_X75_Y21_N0; Fanout = 2; COMB Node = 'cnt[0]~65'
        Info: 3: + IC(0.000 ns) + CELL(0.086 ns) = 1.825 ns; Loc. = LCCOMB_X75_Y21_N2; Fanout = 2; COMB Node = 'cnt[1]~67'
        Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 1.911 ns; Loc. = LCCOMB_X75_Y21_N4; Fanout = 2; COMB Node = 'cnt[2]~69'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 1.997 ns; Loc. = LCCOMB_X75_Y21_N6; Fanout = 2; COMB Node = 'cnt[3]~71'
        Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 2.083 ns; Loc. = LCCOMB_X75_Y21_N8; Fanout = 2; COMB Node = 'cnt[4]~73'
        Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 2.169 ns; Loc. = LCCOMB_X75_Y21_N10; Fanout = 2; COMB Node = 'cnt[5]~75'
        Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 2.255 ns; Loc. = LCCOMB_X75_Y21_N12; Fanout = 2; COMB Node = 'cnt[6]~77'
        Info: 9: + IC(0.000 ns) + CELL(0.190 ns) = 2.445 ns; Loc. = LCCOMB_X75_Y21_N14; Fanout = 2; COMB Node = 'cnt[7]~79'
        Info: 10: + IC(0.000 ns) + CELL(0.086 ns) = 2.531 ns; Loc. = LCCOMB_X75_Y21_N16; Fanout = 2; COMB Node = 'cnt[8]~81'
        Info: 11: + IC(0.000 ns) + CELL(0.086 ns) = 2.617 ns; Loc. = LCCOMB_X75_Y21_N18; Fanout = 2; COMB Node = 'cnt[9]~83'
        Info: 12: + IC(0.000 ns) + CELL(0.086 ns) = 2.703 ns; Loc. = LCCOMB_X75_Y21_N20; Fanout = 2; COMB Node = 'cnt[10]~85'
        Info: 13: + IC(0.000 ns) + CELL(0.086 ns) = 2.789 ns; Loc. = LCCOMB_X75_Y21_N22; Fanout = 2; COMB Node = 'cnt[11]~87'
        Info: 14: + IC(0.000 ns) + CELL(0.086 ns) = 2.875 ns; Loc. = LCCOMB_X75_Y21_N24; Fanout = 2; COMB Node = 'cnt[12]~89'
        Info: 15: + IC(0.000 ns) + CELL(0.086 ns) = 2.961 ns; Loc. = LCCOMB_X75_Y21_N26; Fanout = 2; COMB Node = 'cnt[13]~91'
        Info: 16: + IC(0.000 ns) + CELL(0.086 ns) = 3.047 ns; Loc. = LCCOMB_X75_Y21_N28; Fanout = 2; COMB Node = 'cnt[14]~93'
        Info: 17: + IC(0.000 ns) + CELL(0.175 ns) = 3.222 ns; Loc. = LCCOMB_X75_Y21_N30; Fanout = 2; COMB Node = 'cnt[15]~95'
        Info: 18: + IC(0.000 ns) + CELL(0.086 ns) = 3.308 ns; Loc. = LCCOMB_X75_Y20_N0; Fanout = 2; COMB Node = 'cnt[16]~97'
        Info: 19: + IC(0.000 ns) + CELL(0.086 ns) = 3.394 ns; Loc. = LCCOMB_X75_Y20_N2; Fanout = 2; COMB Node = 'cnt[17]~99'
        Info: 20: + IC(0.000 ns) + CELL(0.086 ns) = 3.480 ns; Loc. = LCCOMB_X75_Y20_N4; Fanout = 2; COMB Node = 'cnt[18]~101'
        Info: 21: + IC(0.000 ns) + CELL(0.086 ns) = 3.566 ns; Loc. = LCCOMB_X75_Y20_N6; Fanout = 2; COMB Node = 'cnt[19]~103'
        Info: 22: + IC(0.000 ns) + CELL(0.086 ns) = 3.652 ns; Loc. = LCCOMB_X75_Y20_N8; Fanout = 2; COMB Node = 'cnt[20]~105'
        Info: 23: + IC(0.000 ns) + CELL(0.086 ns) = 3.738 ns; Loc. = LCCOMB_X75_Y20_N10; Fanout = 2; COMB Node = 'cnt[21]~107'
        Info: 24: + IC(0.000 ns) + CELL(0.086 ns) = 3.824 ns; Loc. = LCCOMB_X75_Y20_N12; Fanout = 2; COMB Node = 'cnt[22]~109'
        Info: 25: + IC(0.000 ns) + CELL(0.190 ns) = 4.014 ns; Loc. = LCCOMB_X75_Y20_N14; Fanout = 2; COMB Node = 'cnt[23]~111'
        Info: 26: + IC(0.000 ns) + CELL(0.086 ns) = 4.100 ns; Loc. = LCCOMB_X75_Y20_N16; Fanout = 2; COMB Node = 'cnt[24]~113'
        Info: 27: + IC(0.000 ns) + CELL(0.086 ns) = 4.186 ns; Loc. = LCCOMB_X75_Y20_N18; Fanout = 2; COMB Node = 'cnt[25]~115'
        Info: 28: + IC(0.000 ns) + CELL(0.086 ns) = 4.272 ns; Loc. = LCCOMB_X75_Y20_N20; Fanout = 2; COMB Node = 'cnt[26]~117'
        Info: 29: + IC(0.000 ns) + CELL(0.086 ns) = 4.358 ns; Loc. = LCCOMB_X75_Y20_N22; Fanout = 2; COMB Node = 'cnt[27]~119'
        Info: 30: + IC(0.000 ns) + CELL(0.086 ns) = 4.444 ns; Loc. = LCCOMB_X75_Y20_N24; Fanout = 2; COMB Node = 'cnt[28]~121'
        Info: 31: + IC(0.000 ns) + CELL(0.086 ns) = 4.530 ns; Loc. = LCCOMB_X75_Y20_N26; Fanout = 2; COMB Node = 'cnt[29]~123'
        Info: 32: + IC(0.000 ns) + CELL(0.086 ns) = 4.616 ns; Loc. = LCCOMB_X75_Y20_N28; Fanout = 1; COMB Node = 'cnt[30]~125'
        Info: 33: + IC(0.000 ns) + CELL(0.506 ns) = 5.122 ns; Loc. = LCCOMB_X75_Y20_N30; Fanout = 1; COMB Node = 'cnt[31]~126'
        Info: 34: + IC(0.000 ns) + CELL(0.108 ns) = 5.230 ns; Loc. = LCFF_X75_Y20_N31; Fanout = 12; REG Node = 'cnt[31]'
        Info: Total cell delay = 4.087 ns ( 78.15 % )
        Info: Total interconnect delay = 1.143 ns ( 21.85 % )
    Info: - Smallest clock skew is -5.546 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.332 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.135 ns) + CELL(0.000 ns) = 1.235 ns; Loc. = CLKCTRL_G2; Fanout = 110; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.431 ns) + CELL(0.666 ns) = 3.332 ns; Loc. = LCFF_X75_Y20_N31; Fanout = 12; REG Node = 'cnt[31]'
            Info: Total cell delay = 1.766 ns ( 53.00 % )
            Info: Total interconnect delay = 1.566 ns ( 47.00 % )
        Info: - Longest clock path from clock "clk" to source register is 8.878 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(1.951 ns) + CELL(0.970 ns) = 4.021 ns; Loc. = LCFF_X14_Y18_N17; Fanout = 1; REG Node = 'baud:bd|bclk'
            Info: 3: + IC(2.752 ns) + CELL(0.000 ns) = 6.773 ns; Loc. = CLKCTRL_G0; Fanout = 84; COMB Node = 'baud:bd|bclk~clkctrl'
            Info: 4: + IC(1.439 ns) + CELL(0.666 ns) = 8.878 ns; Loc. = LCFF_X74_Y22_N5; Fanout = 8; REG Node = 'transfer:tran|txd_done'
            Info: Total cell delay = 2.736 ns ( 30.82 % )
            Info: Total interconnect delay = 6.142 ns ( 69.18 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 47 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "cmd" and destination pin or register "transfer:tran|state.x_start" for clock "clk" (Hold time is 3.868 ns)
    Info: + Largest clock skew is 5.559 ns
        Info: + Longest clock path from clock "clk" to destination register is 8.878 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(1.951 ns) + CELL(0.970 ns) = 4.021 ns; Loc. = LCFF_X14_Y18_N17; Fanout = 1; REG Node = 'baud:bd|bclk'
            Info: 3: + IC(2.752 ns) + CELL(0.000 ns) = 6.773 ns; Loc. = CLKCTRL_G0; Fanout = 84; COMB Node = 'baud:bd|bclk~clkctrl'
            Info: 4: + IC(1.439 ns) + CELL(0.666 ns) = 8.878 ns; Loc. = LCFF_X74_Y22_N3; Fanout = 7; REG Node = 'transfer:tran|state.x_start'
            Info: Total cell delay = 2.736 ns ( 30.82 % )
            Info: Total interconnect delay = 6.142 ns ( 69.18 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.319 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
            Info: 2: + IC(0.135 ns) + CELL(0.000 ns) = 1.235 ns; Loc. = CLKCTRL_G2; Fanout = 110; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.418 ns) + CELL(0.666 ns) = 3.319 ns; Loc. = LCFF_X75_Y18_N11; Fanout = 6; REG Node = 'cmd'
            Info: Total cell delay = 1.766 ns ( 53.21 % )
            Info: Total interconnect delay = 1.553 ns ( 46.79 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 1.693 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X75_Y18_N11; Fanout = 6; REG Node = 'cmd'
        Info: 2: + IC(1.215 ns) + CELL(0.370 ns) = 1.585 ns; Loc. = LCCOMB_X74_Y22_N2; Fanout = 1; COMB Node = 'transfer:tran|Selector10~1'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 1.693 ns; Loc. = LCFF_X74_Y22_N3; Fanout = 7; REG Node = 'transfer:tran|state.x_start'
        Info: Total cell delay = 0.478 ns ( 28.23 % )
        Info: Total interconnect delay = 1.215 ns ( 71.77 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tsu for register "wait_time[26]" (data pin = "reset", clock pin = "clk") is 9.881 ns
    Info: + Longest pin to register delay is 13.250 ns
        Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_AE5; Fanout = 7; PIN Node = 'reset'
        Info: 2: + IC(9.295 ns) + CELL(0.366 ns) = 10.605 ns; Loc. = LCCOMB_X76_Y21_N22; Fanout = 32; COMB Node = 'wait_time[16]~69'
        Info: 3: + IC(1.790 ns) + CELL(0.855 ns) = 13.250 ns; Loc. = LCFF_X80_Y18_N7; Fanout = 2; REG Node = 'wait_time[26]'
        Info: Total cell delay = 2.165 ns ( 16.34 % )
        Info: Total interconnect delay = 11.085 ns ( 83.66 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.329 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(0.135 ns) + CELL(0.000 ns) = 1.235 ns; Loc. = CLKCTRL_G2; Fanout = 110; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.428 ns) + CELL(0.666 ns) = 3.329 ns; Loc. = LCFF_X80_Y18_N7; Fanout = 2; REG Node = 'wait_time[26]'
        Info: Total cell delay = 1.766 ns ( 53.05 % )
        Info: Total interconnect delay = 1.563 ns ( 46.95 % )
Info: tco from clock "clk" to destination pin "txd" through register "transfer:tran|txds" is 16.674 ns
    Info: + Longest clock path from clock "clk" to source register is 8.878 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.951 ns) + CELL(0.970 ns) = 4.021 ns; Loc. = LCFF_X14_Y18_N17; Fanout = 1; REG Node = 'baud:bd|bclk'
        Info: 3: + IC(2.752 ns) + CELL(0.000 ns) = 6.773 ns; Loc. = CLKCTRL_G0; Fanout = 84; COMB Node = 'baud:bd|bclk~clkctrl'
        Info: 4: + IC(1.439 ns) + CELL(0.666 ns) = 8.878 ns; Loc. = LCFF_X74_Y22_N25; Fanout = 2; REG Node = 'transfer:tran|txds'
        Info: Total cell delay = 2.736 ns ( 30.82 % )
        Info: Total interconnect delay = 6.142 ns ( 69.18 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 7.492 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X74_Y22_N25; Fanout = 2; REG Node = 'transfer:tran|txds'
        Info: 2: + IC(4.286 ns) + CELL(3.206 ns) = 7.492 ns; Loc. = PIN_C17; Fanout = 0; PIN Node = 'txd'
        Info: Total cell delay = 3.206 ns ( 42.79 % )
        Info: Total interconnect delay = 4.286 ns ( 57.21 % )
Info: th for register "transfer:tran|xcnt16[4]" (data pin = "reset", clock pin = "clk") is -3.035 ns
    Info: + Longest clock path from clock "clk" to destination register is 8.902 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk'
        Info: 2: + IC(1.951 ns) + CELL(0.970 ns) = 4.021 ns; Loc. = LCFF_X14_Y18_N17; Fanout = 1; REG Node = 'baud:bd|bclk'
        Info: 3: + IC(2.752 ns) + CELL(0.000 ns) = 6.773 ns; Loc. = CLKCTRL_G0; Fanout = 84; COMB Node = 'baud:bd|bclk~clkctrl'
        Info: 4: + IC(1.463 ns) + CELL(0.666 ns) = 8.902 ns; Loc. = LCFF_X70_Y22_N17; Fanout = 6; REG Node = 'transfer:tran|xcnt16[4]'
        Info: Total cell delay = 2.736 ns ( 30.73 % )
        Info: Total interconnect delay = 6.166 ns ( 69.27 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 12.243 ns
        Info: 1: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = PIN_AE5; Fanout = 7; PIN Node = 'reset'
        Info: 2: + IC(8.935 ns) + CELL(0.646 ns) = 10.525 ns; Loc. = LCCOMB_X74_Y22_N0; Fanout = 5; COMB Node = 'transfer:tran|xcnt16[4]~17'
        Info: 3: + IC(1.404 ns) + CELL(0.206 ns) = 12.135 ns; Loc. = LCCOMB_X70_Y22_N16; Fanout = 1; COMB Node = 'transfer:tran|xcnt16[4]~19'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 12.243 ns; Loc. = LCFF_X70_Y22_N17; Fanout = 6; REG Node = 'transfer:tran|xcnt16[4]'
        Info: Total cell delay = 1.904 ns ( 15.55 % )
        Info: Total interconnect delay = 10.339 ns ( 84.45 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 215 megabytes
    Info: Processing ended: Fri Jun 09 08:00:31 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


