Динамическая память (DRAM, _Dynamic Random Access Memory_) — тип оперативной памяти, в которой каждый бит данных хранится в виде заряда на крошечном конденсаторе внутри ячейки памяти. Из-за утечки заряда DRAM требует **периодической регенерации** (обновления).

---

## **1. Структура DRAM**

### **1.1. Базовая ячейка памяти**

Состоит из:

- **1 транзистора** (управляет доступом)
    
- **1 конденсатора** (хранит заряд: есть заряд = `1`, нет заряда = `0`)
    

**Проблема:** конденсаторы со временем разряжаются → требуется **регенерация** (обычно каждые **64 мс**).

### **1.2. Организация в чипах**

Память организована в виде **двумерной матрицы** строк и столбцов:

- **Банк (Bank)** — независимый блок памяти (обычно 8–16 банков в модуле).
    
- **Строка (Row)** — открывается командой **ACTIVATE**.
    
- **Столбец (Column)** — выбирается командой **READ/WRITE**.

[Чип DRAM]
├── Банк 0  
│   ├── Строка 0 → [Ячейка 0, Ячейка 1, ...]  
│   ├── Строка 1 → [...]  
│   └── ...  
├── Банк 1  
│   └── ...  
└── ...  

## **2. Особенности работы DRAM**

### **2.1. Тайминги и задержки**

DRAM имеет несколько ключевых задержек:

- **tRCD** (_RAS to CAS Delay_) — время между открытием строки и доступом к столбцу.
    
- **tCL** (_CAS Latency_) — задержка между запросом данных и их появлением на шине.
    
- **tRP** (_Row Precharge Time_) — время закрытия строки перед открытием новой.
    
- **tRAS** (_Row Active Time_) — минимальное время активности строки.
    

**Пример таймингов DDR4:** `CL16-18-18-36` (tCL-tRCD-tRP-tRAS).

### **2.2. Регенерация (Refresh)**

- Каждые **64 мс** контроллер памяти отправляет команду **Refresh**.
    
- За это время все строки во всех банках должны быть перезаряжены.
    
- **Побочный эффект**: пока идет обновление, память недоступна для чтения/записи.
    

### **2.3. Пакетный доступ и банки**

- **Префетчинг (Burst Mode)** — за одно обращение передается блок данных (обычно 8–16 байт).
    
- **Параллелизм банков** — разные банки могут обрабатываться одновременно.
    

---

## **3. Архитектурные особенности современных DRAM**

### **3.1. DDR SDRAM (Double Data Rate)**

- Передача данных **по обоим фронтам тактового сигнала** (удваивает пропускную способность).
    
- **DDR5** добавил:
    
    - Уменьшенное напряжение (1.1 В).
        
    - Удвоенную предвыборку (16n vs 8n в DDR4).
        
    - Независимые каналы в одном модуле.
        

### **3.2. Чипы с 3D-упаковкой (HBM, GDDR6X)**

- **HBM (High Bandwidth Memory)** — несколько слоёв памяти, соединенных через **TSV** (_Through-Silicon Vias_).
    
- **GDDR6(X)** — оптимизирована для видеокарт (сверхширокая шина).
    

### **3.3. Проблемы масштабирования**

- **Утечка заряда** → сложность уменьшения техпроцесса.
    
- **Ограниченная пропускная способность** из-за длины шины.
    
- **Тепловыделение** при высокой частоте.
    

---

## **4. Сравнение DRAM и SRAM**

| Параметр              | DRAM                         | SRAM                        |
| --------------------- | ---------------------------- | --------------------------- |
| **Скорость**          | Медленнее (50–100 нс)        | Быстрее (1–10 нс)           |
| **Плотность**         | Высокая (больше бит/площадь) | Низкая (6 транзисторов/бит) |
| **Энергопотребление** | Среднее (нужна регенерация)  | Высокое (статический ток)   |
| **Стоимость**         | Дешевле                      | Дороже                      |
| **Применение**        | ОЗУ                          | Кэш-память (L1–L3)          |