ds,n_1,n_2,n_3,m_1_0,ir_1,ll_1,ul_1,npr_1,mpr_1,irpr_1,llpr_1,ulpr_1,n_1_2,m_2_0,ir_2,ll_2,ul_2,npr_2,mpr_2,irpr_2,llpr_2,ulpr_2,n_1_3,m_3_0,ir_3,ll_3,ul_3,npr_3,mpr_3,irpr_3,llpr_3,ulpr_3,n_1_check,n_2_check,n_3_check,n_1_2_check,n_1_3_check,m_1_0_check,m_2_0_check,m_3_0_check,npr_1_check,npr_2_check,npr_3_check,mpr_1_check,mpr_2_check,mpr_3_check,threshold
TEST2,34,12,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,0,0,0,0,0,0,0,0,0,0,0,0,0,0,5
