41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 787 395 0
wadr_0
20 654 414 721 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 547 395 0
adr2_1
20 546 414 613 395 0
adr2_0
20 366 414 433 395 0
adr1_0
20 300 414 367 395 0
adr1_1
19 166 108 233 89 0
reg0_2
19 154 84 221 65 0
reg0_3
19 190 156 257 137 0
reg0_0
19 178 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 322 108 389 89 0
reg1_2
19 310 84 377 65 0
reg1_3
19 346 156 413 137 0
reg1_0
19 334 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 478 108 545 89 0
reg2_2
19 466 84 533 65 0
reg2_3
19 502 156 569 137 0
reg2_0
19 490 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 634 108 701 89 0
reg3_2
19 622 84 689 65 0
reg3_3
19 658 156 725 137 0
reg3_0
19 646 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 640 264 707 245 0
alu_2
19 628 240 695 221 0
alu_3
19 664 312 731 293 0
alu_0
19 652 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 133 395 0
sel
20 60 210 127 191 0
clear
20 150 510 217 491 0
kpad_3
20 138 534 205 515 0
kpad_2
20 132 558 199 539 0
kpad_1
20 120 582 187 563 0
kpad_0
19 328 264 395 245 0
in1_2
19 316 240 383 221 0
in1_3
19 352 312 419 293 0
in1_0
19 340 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 31 116 11 0 \NUL
Sharma, Krisha
22 12 54 77 34 0 \NUL
krvsharm
19 166 264 233 245 0
kpad_2
19 154 240 221 221 0
kpad_3
19 190 312 257 293 0
kpad_0
19 178 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 127 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 484 264 551 245 0
in2_2
19 472 240 539 221 0
in2_3
19 508 312 575 293 0
in2_0
19 496 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 733 230 692 230
1 704 254 733 236
1 716 278 733 242
1 728 302 733 248
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 52 263 61 284
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
38 2
19 22 354 89 335 0
adr2_1
19 22 336 89 317 0
adr2_0
19 22 294 89 275 0
adr1_1
19 22 276 89 257 0
adr1_0
19 22 228 89 209 0
sel
19 22 210 89 191 0
update
20 690 534 757 515 0
alu_3
20 690 552 757 533 0
alu_2
20 690 570 757 551 0
alu_1
20 690 588 757 569 0
alu_0
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 54 77 34 0 \NUL
krvsharm
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
19 22 192 89 173 0
clear
38 3
31 345 186 394 101 0 2
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
19 245 274 312 255 0
kpad_2
19 244 156 311 137 0
kpad_3
19 246 522 313 503 0
kpad_0
19 245 401 312 382 0
kpad_1
19 246 180 313 161 0
sel
19 245 425 312 406 0
sel
31 345 304 394 219 0 2
31 347 431 396 346 0 2
31 347 552 396 467 0 2
19 250 298 317 279 0
sel
19 246 546 313 527 0
sel
22 544 522 671 502 0 \NUL
least significant bit
20 443 150 510 131 0
bit3
20 443 268 510 249 0
bit2
20 443 395 510 376 0
bit1
20 448 517 515 498 0
bit0
22 34 200 197 180 0 \NUL
selector recives keypad 
22 539 150 666 130 0 \NUL
most significant bit
22 35 222 198 202 0 \NUL
or ALU output depending
22 27 246 213 226 0 \NUL
on switch bit value of 1 or 0 
14 276 583 325 534
14 273 464 322 415
14 280 335 329 286
14 275 213 324 164
22 501 186 770 166 0 \NUL
keypad is going to 0 bc when the switch  
22 532 209 722 189 0 \NUL
is toggled to 0, the registers 
22 564 232 748 212 0 \NUL
will take in the keypad input
1 444 140 391 140
1 444 258 391 258
1 393 385 444 385
1 393 506 449 507
1 348 548 322 558
1 348 427 319 439
1 346 300 326 310
1 321 188 346 182
1 308 146 346 146
1 310 170 346 170
1 309 264 346 264
1 314 288 346 288
1 309 391 348 391
1 348 415 309 415
1 310 512 348 512
1 310 536 348 536
38 4
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
22 378 77 467 57 0 \NUL
d-multiplexor
31 260 267 309 182 0 4
19 72 239 139 220 0
wadr_1
19 74 273 141 254 0
wadr_0
20 351 219 418 200 0
thing3
20 359 303 426 284 0
thing2
20 347 368 414 349 0
thing1
19 440 208 507 189 0
thing3
19 438 284 505 265 0
thing2
19 437 359 504 340 0
thing1
19 434 430 501 411 0
thing0
19 436 464 503 445 0
update
20 610 223 677 204 0
wadd3
20 619 300 686 281 0
wadd2
20 619 374 686 355 0
wadd1
20 617 444 684 425 0
wadd0
19 437 390 504 371 0
update
3 529 459 578 410 0 0
3 536 389 585 340 0 0
3 538 315 587 266 0 0
3 536 239 585 190 0 0
19 439 315 506 296 0
update
19 442 242 509 223 0
update
22 514 124 762 104 0 \NUL
if the update button has been pushed 
22 518 147 761 127 0 \NUL
and the correct logic is implelmented
22 444 169 762 149 0 \NUL
 then these are the senders that recive the input 
14 177 319 226 270
22 27 170 170 150 0 \NUL
taking in write adress
20 384 512 451 493 0
thing0
5 332 527 381 478 0
1 261 245 136 229
1 261 251 138 263
1 352 209 306 209
1 360 293 306 215
1 348 358 306 221
1 530 420 498 420
1 530 448 500 454
1 539 276 502 274
1 539 304 503 305
1 620 290 584 290
1 537 200 504 198
1 537 228 506 232
1 611 213 582 214
1 537 350 501 349
1 537 378 501 380
1 620 364 582 364
1 261 263 223 294
1 618 434 575 434
1 333 502 306 227
1 378 502 385 502
38 5
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
22 388 69 502 49 0 \NUL
register 0 (00 bit)
24 110 267 159 195 1 1 1
24 292 269 341 197 1 1 1
24 482 272 531 200 1 1 1
24 667 276 716 204 1 1 1
19 16 225 83 206 0
bit3
19 199 227 266 208 0
bit2
19 399 230 466 211 0
bit1
19 584 234 651 215 0
bit0
20 154 170 221 151 0
reg0_3
20 347 170 414 151 0
reg0_2
20 545 171 612 152 0
reg0_1
20 718 171 785 152 0
reg0_0
19 17 266 84 247 0
wadd0
19 197 271 264 252 0
wadd0
19 400 271 467 252 0
wadd0
19 585 275 652 256 0
wadd0
19 7 579 74 560 0
clear
15 43 179 92 130
15 249 178 298 129
15 446 180 495 131
15 628 175 677 126
5 254 343 303 294 0
5 450 341 499 292 0
5 631 343 680 294 0
5 78 443 127 394 0
1 80 215 111 215
1 263 217 293 217
1 463 220 483 220
1 648 224 668 224
1 155 160 156 215
1 719 161 713 224
1 546 161 528 220
1 348 160 338 217
1 668 242 649 265
1 483 238 464 261
1 111 233 81 256
1 293 235 261 261
1 674 150 681 206
1 492 155 496 202
1 295 153 306 199
1 89 154 124 197
1 306 265 300 318
1 255 318 71 569
1 496 268 496 316
1 451 316 71 569
1 681 272 677 318
1 632 318 71 569
1 124 418 124 263
1 79 418 71 569
38 6
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
22 388 69 502 49 0 \NUL
register 1 (01 bit)
24 110 267 159 195 1 1 1
24 292 269 341 197 1 1 1
24 482 272 531 200 1 1 1
24 667 276 716 204 1 1 1
19 16 225 83 206 0
bit3
19 199 227 266 208 0
bit2
19 399 230 466 211 0
bit1
19 584 234 651 215 0
bit0
20 154 170 221 151 0
reg1_3
20 347 170 414 151 0
reg1_2
20 545 171 612 152 0
reg1_1
20 718 171 785 152 0
reg1_0
19 17 266 84 247 0
wadd1
19 197 271 264 252 0
wadd1
19 400 271 467 252 0
wadd1
19 585 275 652 256 0
wadd1
19 17 579 84 560 0
clear
15 43 179 92 130
15 249 178 298 129
15 446 180 495 131
15 628 175 677 126
5 106 593 155 544 0
1 80 215 111 215
1 263 217 293 217
1 463 220 483 220
1 648 224 668 224
1 155 160 156 215
1 719 161 713 224
1 546 161 528 220
1 348 160 338 217
1 668 242 649 265
1 483 238 464 261
1 111 233 81 256
1 293 235 261 261
1 674 150 681 206
1 492 155 496 202
1 295 153 306 199
1 89 154 124 197
1 81 569 107 568
1 152 568 681 272
1 496 268 152 568
1 306 265 152 568
1 152 568 124 263
38 7
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
22 388 69 502 49 0 \NUL
register 2 (10 bit)
24 110 267 159 195 1 1 1
24 292 269 341 197 1 1 1
24 482 272 531 200 1 1 1
24 667 276 716 204 1 1 1
19 16 225 83 206 0
bit3
19 199 227 266 208 0
bit2
19 399 230 466 211 0
bit1
19 584 234 651 215 0
bit0
20 154 170 221 151 0
reg2_3
20 347 171 414 152 0
reg2_2
20 545 171 612 152 0
reg2_1
20 718 171 785 152 0
reg2_0
19 17 266 84 247 0
wadd2
19 197 271 264 252 0
wadd2
19 400 271 467 252 0
wadd2
19 585 275 652 256 0
wadd2
19 17 579 84 560 0
clear
15 43 179 92 130
15 249 178 298 129
15 446 180 495 131
15 628 175 677 126
5 106 593 155 544 0
1 80 215 111 215
1 263 217 293 217
1 463 220 483 220
1 648 224 668 224
1 155 160 156 215
1 719 161 713 224
1 546 161 528 220
1 348 161 338 217
1 668 242 649 265
1 483 238 464 261
1 111 233 81 256
1 293 235 261 261
1 674 150 681 206
1 492 155 496 202
1 295 153 306 199
1 89 154 124 197
1 81 569 107 568
1 152 568 681 272
1 496 268 152 568
1 306 265 152 568
1 152 568 124 263
38 8
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
22 388 70 502 50 0 \NUL
register 3 (11 bit)
24 110 267 159 195 1 1 1
24 292 269 341 197 1 1 1
24 482 272 531 200 1 1 1
24 667 276 716 204 1 1 1
19 16 225 83 206 0
bit3
19 199 227 266 208 0
bit2
19 399 230 466 211 0
bit1
19 584 234 651 215 0
bit0
20 157 168 224 149 0
reg3_3
20 347 170 414 151 0
reg3_2
20 545 171 612 152 0
reg3_1
20 718 171 785 152 0
reg3_0
19 17 266 84 247 0
wadd3
19 197 271 264 252 0
wadd3
19 400 271 467 252 0
wadd3
19 585 275 652 256 0
wadd3
19 17 579 84 560 0
clear
15 43 179 92 130
15 249 178 298 129
15 446 180 495 131
15 628 175 677 126
5 106 593 155 544 0
1 80 215 111 215
1 263 217 293 217
1 463 220 483 220
1 648 224 668 224
1 158 158 156 215
1 719 161 713 224
1 546 161 528 220
1 348 160 338 217
1 668 242 649 265
1 483 238 464 261
1 111 233 81 256
1 293 235 261 261
1 674 150 681 206
1 492 155 496 202
1 295 153 306 199
1 89 154 124 197
1 81 569 107 568
1 152 568 681 272
1 496 268 152 568
1 306 265 152 568
1 152 568 124 263
38 9
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
22 366 113 538 93 0 \NUL
multiplexor for ALU inputs
20 248 208 315 189 0
in1_3
20 266 232 333 213 0
in1_2
20 283 256 350 237 0
in1_1
20 282 286 349 267 0
in1_0
19 68 288 135 269 0
adr1_1
19 69 325 136 306 0
adr1_0
31 186 308 235 223 0 4
14 100 370 149 321
31 495 347 544 262 0 4
14 409 409 458 360
19 384 299 451 280 0
adr2_1
19 379 325 446 306 0
adr2_0
20 590 261 657 242 0
in2_3
20 619 288 686 269 0
in2_2
20 591 319 658 300 0
in2_1
20 561 347 628 328 0
in2_0
1 249 198 232 250
1 267 222 232 256
1 284 246 232 262
1 132 278 187 286
1 133 315 187 292
1 283 276 232 268
1 146 345 187 304
1 455 384 496 343
1 443 315 496 331
1 448 289 496 325
1 541 289 591 251
1 541 295 620 278
1 541 301 592 309
1 541 307 562 337
38 10
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
38 11
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 12 54 77 34 0 \NUL
krvsharm
22 12 30 116 10 0 \NUL
Sharma, Krisha
22 12 78 52 58 0 \NUL
Lab 2
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
