 2
奈米先進嵌入式快閃記憶體開發 
 
計畫編號：NSC-94-2218-E-007-059 
執行期間： 94 年 11 月 01 日至 95 年 7 月 31 日 
主持人：林崇榮  清華大學電子工程研究所
一、中文摘要 
隨著半導體製程技術的不斷進步，積體電
路元件的尺寸也越縮越小，在 2005 年各大半
導體公司均推出以嵌入式快閃記憶體
(embedded flash)為基礎的商業產品，正式進入
SOC 的範疇。這種由先進邏輯製程平台(logic 
process platform)加上快閃記憶體模組的晶
片，可用在各種先進的電子控制系統，增加機
械的效能及安全性，因此這種微控制晶片
(MCU)的可靠度及品質就非常重要。 
然而嵌入式快閃記憶體的可靠度隨著尺
度的縮小，難度逐漸升高，尤其奈米晶片的要
求更因控制線路的複雜度之增加而增加。因此
以先進製程為基礎的奈米嵌入式快閃記憶體
微控制晶片(nano embedded flash micro control 
unit)的研究就非常重要。本計劃將就奈米嵌入
式快閃記憶體元件進行開發研究,而相關線路
(CMOS IP)及可靠度(Reliability)也是本計畫研
究的重點。 
 
二、英文摘要 
As semiconductor technology keeps on 
progressing in recent years, the size of VLSI 
device becomes much smaller. In 2005, most of 
main semiconductor vendors provide embedded 
Flash solutions for commercial market, and we 
are also officially getting into system-on-chip 
area. This logic platform chip with embedded 
Flash module has been popularly applied in 
advanced consumer, communication and 
automotive control systems for safety and 
mechanical power improvement, therefore, the 
reliability and quality are very important for this 
kind of advanced micro-controller unit (MCU). 
 But as continuously shrinking in device 
dimension, the difficulty of embedded Flash 
becomes much higher. Specially, the request 
from the chip with nano technology is more and 
more complicate. Hence, the research of 
embedded Flash device with advanced nano 
technology platform will be very important in 
near future. This plan is going to focus on nano 
embedded Flash device development and 
research, and the related IP circuit and reliability 
is the key point of this research as well. 
 
三、研究成果 
   此計畫主要重點在於探討 nano Embedded 
Flash 相關元件之製作、量測與特性之分析，
進而改良元件之可靠度(reliability)與開發nano 
embedded flash 記憶體之 CMOS 控制電路，以
及與 CMOS 控制電路晶片整合之各項技術。 
 
本研究成果介紹如下： 
(A)設計概念及結構 
   本研究提出一種將嵌入式快閃記憶體整合
於 CMOS 邏輯製程的方案，稱作 NeoFlash [1]，
圖一是元件的 layout 架構與剖面圖，利用兩
個 P通道的 MOS 電晶體串接在一起，一為作為
 4
試，觀察到沒有 tail bits 問題發生，這表示
在 array 裡每一元件都是平均地被操作。圖十
三表對 2MB NeoFlash 晶片作 retention 測試，
依據工業標準，電荷保存在 nitride 裡，在 150
度 C 的懷境下連續放置 1000 小時，所量得的
電流衰退程度在 30%以內，代表這記憶體的記
憶能力可以在 85 度 C 的環境中維持 10 年。圖
中 NeoFlash 表現出良好的記憶能力。 
 
四、結論 
    本研究成果展示出一種將嵌入式快閃記
憶體整合於 CMOS 邏輯製程可行的方案。只需
要在純邏輯製程中加入三道光罩，便可得到快
速、低電壓操作，高可靠度的嵌入式記憶元
件，可有效運用於 SOC 設計領域，滿足其對功
能與規格的需求。 
 
五、參考文獻 
[1] H. M. Lee, L. Lim, S. M. Jung, S. T. Woo, H. M. 
Chen, C. Y. Lin, R. Shen, C. D. Wang, C. C.-H. Hsu 
and S.C. Sun, “NeoFlash - True Logic Based 
0.18µm Single Poly Embedded SONOS Flash,” in 
Proc. Int. Conf. Solid State Devices Mat., Japan, 
2005, pp. 196-197. 
[2] M. H. White, Y. Yang, A. Purwar, and M. L. French, 
“A low voltage SONOS nonvolatile semiconductor 
memory technology,” IEEE Trans.Comp, Packag., 
and Manufact. Technol. A, vol. 20, pp. 190–195, 
June1997. 
[3] C. Hu, VLSI Electronics, Vol. 18, pp.119-139,1989 
[4] C. Hsu et al, Intl. Conf. Sol. State Dev. and Mat., 
p.140, 1992. 
[5] W. Tsai, S. Gu, N. Zous, C. Yeh, C. Liu, C. Chen, T. 
Wang, S. Pan, and C. Lu, "Cause of data retention 
loss in a nitride-based localized trapping storage 
flash memory cell", IRPS, 2002, pp. 34 – 40. 
[6] Ng, .K. Taylor, G.W. “Effects of hot-carrier trapping 
in n- and p-channel MOSFET's”, IEEE Tran. Elec. 
Dev., ED-30, p.871, 1983. 
 
圖一 
 
 
圖二 
 
 
表一 
 
 6
0 10 20 30 40 50 6010
-1
100
101
102
103
104
105
106
sensing level
 
 
B
it 
C
ou
nt
s
Bit Cell Current (uA)
 Initial
 Post 500
 Post 1K
 Post 5K
 Post 10K
 
    圖七 
 
 
    圖八 
 
 
    圖九 
 
   圖十 
 
 
       圖十一 
 
 
 
 
 
 
 
 
 
 
 
 
       圖十二 
