testbench,/,D:/RTL_FPGA/VERILOG/aula20_bcd/sum_tb.vhd
