`timescale 1ns / 1ps
`include "../header/page_table_code.sv"

module TLB #(
    parameter ADDR_WIDTH = 32,
    parameter DATA_WIDTH = 32,
    parameter TLB_LENGTH = 32
) (
    input wire clk,
    input wire rst,

    
);
    
endmodule