《Verilog HDL数字集成电路设计原理与应用(第二版)》学习指导和实验例程 PDF下载 蔡觉平，翁静纯，冯必先编著 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#756064176
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#756064176
<p>书名:《Verilog HDL数字集成电路设计原理与应用(第二版)》学习指导和实验例程</p><p>作者:蔡觉平，翁静纯，冯必先编著</p><p>页数:272</p><p>定价:¥30.0</p><p>出版社:西安电子科技大学出版社</p><p>出版日期:2016-08-01</p><p>ISBN:9787560641768</p><p><h2>本书特色</h2></p>[<p>
本书结合“十二五”普通高等教育本科国家级规划教材《Verilog HDL 数字集成电路设计原理与应用(第二版)》(蔡觉平等，西安电子科技大学出版社，2016)，以习题和实验例程的方式，对采用Verilog HDL的数字集成电路和FPGA设计方法进行了介绍，同时对教材中的课后习题也一一给予了解答。书中实验例程多，可综合和测试针对性强，且大部分内容来源于工程案例，通过对理论教学的归纳和总结，进一步加强了设计的可参考性，因此，本书主要用于Verilog HDL数字集成电路的实验教学中。<br/>本书可作为研究生和本科生的实验教材，也可作为数字集成电路设计工程师的参考书。<br/>
</p>]<p><h2>内容简介</h2></p>[<p>本书以习题和实验例程的方式, 对采用Verilog HDL的数字集成电路和FPGA设计方法进行了介绍, 同时对教材中的课后习题给予了一一解答。本书主要用于Verilog HDL数字集成电路的实验教学中。</p>]<p><h2>目录</h2></p>
    第1章  Verilog HDL数字集成电路设计方法概述 1    1.1  数字集成电路的发展和设计方法的演变 1    1.2  硬件描述语言 1    1.3  Verilog HDL的发展和国际标准 2    1.4  Verilog HDL和VHDL 2    1.5  Verilog HDL在数字集成电路设计中的优点 3    1.6  功能模块的可重用性 3    1.7  IP核和知识产权保护 4    1.8  Verilog HDL在数字集成电路设计流程中的作用 4    教材思考题和习题解答 4     第2章   Verilog HDL基础知识  7    2.1  Verilog HDL的语言要素 7    2.2  数据类型 8第1章  Verilog HDL数字集成电路设计方法概述 11.1  数字集成电路的发展和设计方法的演变 11.2  硬件描述语言 11.3  Verilog HDL的发展和国际标准 21.4  Verilog HDL和VHDL 21.5  Verilog HDL在数字集成电路设计中的优点 31.6  功能模块的可重用性 31.7  IP核和知识产权保护 41.8  Verilog HDL在数字集成电路设计流程中的作用 4教材思考题和习题解答 4第2章 Verilog HDL基础知识72.1  Verilog HDL的语言要素 72.2  数据类型 82.3  运算符 82.4  模块 13教材思考题和习题解答 14第3章 Verilog HDL程序设计语句和描述方式 163.1  数据流建模 163.2  行为级建模 213.3  结构化建模 30教材思考题和习题解答 37第4章 Verilog HDL数字逻辑电路设计方法 434.1  Verilog HDL的设计思想和可综合特性 434.2  组合电路的设计 504.2.1  数字加法器 504.2.2  数据比较器 504.2.3  数据选择器 534.2.4  数字编码器 544.2.5  数字译码器 564.2.6  奇偶校验器 59*4.2.7  其它类型的组合电路 594.3  时序电路的设计 624.3.1  触发器 624.3.2  计数器 644.3.3  移位寄存器 724.3.4  序列信号发生器 74*4.3.5  分频器 774.4  有限同步状态机 80教材思考题和习题解答 89第5章 仿真验证与Testbench编写 975.1  Verilog HDL电路仿真和验证概述 975.2  Verilog HDL测试程序设计基础 985.2.1  组合逻辑电路仿真环境 985.2.2  时序逻辑电路仿真环境 1035.3  与仿真相关的系统任务 1065.3.1  $display和$write 1065.3.2  $monitor和$strobe 1075.3.3  $time和 $realtime 1095.3.4  $finish和 $stop 1105.3.5  $readmemh和$readmemb 1115.3.6  $random 1125.4  信号时间赋值语句 1145.4.1  时间延迟的描述形式 1145.4.2  边沿触发事件控制 1185.4.3  电平敏感事件控制 1195.5  任务和函数 1205.5.1  任务(task) 1205.5.2  函数(function) 1225.5.3  任务与函数的区别 1235.6  典型测试向量的设计 1265.6.1  变量初始化 1265.6.2  数据信号测试向量的产生 1265.6.3  时钟信号测试向量的产生 1275.6.4  总线信号测试向量的产生 1295.7  用户自定义元件模型 1325.7.1  组合电路UDP元件1325.7.2  时序电路UDP元件1335.8  基本门级元件和模块的延时建模 1345.8.1  门级延时建模 1345.8.2  模块延时建模 1355.8.3  与时序检查相关的系统任务 1375.9  编译预处理语句 1415.10  Verilog HDL测试方法简介 141教材思考题和习题解答 141第6章 Verilog HDL高级程序设计举例 1516.1  Verilog HDL典型电路设计 1516.1.1  向量乘法器 1516.1.2  除法器 1526.1.3  相关器 1556.1.4  键盘扫描程序 1556.1.5  查找表矩阵运算 1576.1.6  巴克码相关器设计 1586.1.7  数字频率计 1616.1.8  简易微处理器的设计 166*6.2  FPGA与DSP外部拓展接口(XINTF)通信举例 168*6.3  FPGA从ADC采集数据举例181*6.4  FPGA*大功耗测试 190教材思考题和习题解答 191第7章 仿真测试工具和综合工具219教材思考题和习题解答 246附录  模拟试题 252模拟试题(一) 252模拟试题(二) 254模拟试题(三) 257模拟试题(四) 260参考文献 262信息
