TimeQuest Timing Analyzer report for SPI_slave_FPGA
Fri Apr 26 14:01:13 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sclk'
 12. Slow 1200mV 85C Model Setup: 'rx_req'
 13. Slow 1200mV 85C Model Hold: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Recovery: 'sclk'
 16. Slow 1200mV 85C Model Recovery: 'reset_n'
 17. Slow 1200mV 85C Model Recovery: 'rx_req'
 18. Slow 1200mV 85C Model Removal: 'rx_req'
 19. Slow 1200mV 85C Model Removal: 'reset_n'
 20. Slow 1200mV 85C Model Removal: 'sclk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'sclk'
 42. Slow 1200mV 0C Model Setup: 'rx_req'
 43. Slow 1200mV 0C Model Hold: 'rx_req'
 44. Slow 1200mV 0C Model Hold: 'sclk'
 45. Slow 1200mV 0C Model Recovery: 'sclk'
 46. Slow 1200mV 0C Model Recovery: 'reset_n'
 47. Slow 1200mV 0C Model Recovery: 'rx_req'
 48. Slow 1200mV 0C Model Removal: 'rx_req'
 49. Slow 1200mV 0C Model Removal: 'reset_n'
 50. Slow 1200mV 0C Model Removal: 'sclk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'sclk'
 71. Fast 1200mV 0C Model Setup: 'rx_req'
 72. Fast 1200mV 0C Model Hold: 'rx_req'
 73. Fast 1200mV 0C Model Hold: 'sclk'
 74. Fast 1200mV 0C Model Recovery: 'sclk'
 75. Fast 1200mV 0C Model Recovery: 'reset_n'
 76. Fast 1200mV 0C Model Recovery: 'rx_req'
 77. Fast 1200mV 0C Model Removal: 'rx_req'
 78. Fast 1200mV 0C Model Removal: 'reset_n'
 79. Fast 1200mV 0C Model Removal: 'sclk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Propagation Delay
 88. Minimum Propagation Delay
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Propagation Delay
100. Minimum Propagation Delay
101. Board Trace Model Assignments
102. Input Transition Times
103. Slow Corner Signal Integrity Metrics
104. Fast Corner Signal Integrity Metrics
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SPI_slave_FPGA                                     ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 245.58 MHz ; 245.58 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; sclk   ; -3.640 ; -45.621           ;
; rx_req ; 0.479  ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; rx_req ; -0.856 ; -6.471           ;
; sclk   ; 0.140  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -0.644 ; -11.586             ;
; reset_n ; -0.202 ; -1.346              ;
; rx_req  ; 0.073  ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; rx_req  ; -0.377 ; -2.969             ;
; reset_n ; -0.074 ; -0.125             ;
; sclk    ; -0.033 ; -0.033             ;
+---------+--------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sclk    ; -3.000 ; -43.000                        ;
; reset_n ; -3.000 ; -3.000                         ;
; rx_req  ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.640 ; tx_buf[5]~11        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.513     ; 1.612      ;
; -3.543 ; tx_buf[7]~1         ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -2.516     ; 1.512      ;
; -3.514 ; tx_buf[1]~31        ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.504     ; 1.495      ;
; -3.475 ; tx_buf[4]~16        ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.542     ; 1.418      ;
; -3.419 ; tx_buf[0]~36        ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.514     ; 1.390      ;
; -3.294 ; tx_buf[7]~1         ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.542     ; 1.237      ;
; -3.280 ; tx_buf[6]~6         ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.542     ; 1.223      ;
; -3.277 ; tx_buf[2]~26        ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.540     ; 1.222      ;
; -3.274 ; tx_buf[3]~21        ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.542     ; 1.217      ;
; -2.983 ; tx_buf[7]~1         ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.542     ; 0.926      ;
; -2.929 ; tx_buf[0]~36        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.514     ; 0.900      ;
; -2.892 ; tx_buf[5]~11        ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.513     ; 0.864      ;
; -2.816 ; tx_buf[6]~6         ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.542     ; 0.759      ;
; -2.781 ; tx_buf[2]~26        ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.540     ; 0.726      ;
; -2.755 ; tx_buf[3]~21        ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.542     ; 0.698      ;
; -2.753 ; tx_buf[4]~16        ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.542     ; 0.696      ;
; -2.746 ; tx_buf[1]~31        ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.504     ; 0.727      ;
; -2.179 ; bit_cnt[9]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 3.339      ;
; -2.152 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 3.373      ;
; -1.753 ; bit_cnt[1]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 2.913      ;
; -1.750 ; bit_cnt[3]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 2.910      ;
; -1.726 ; bit_cnt[1]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 2.947      ;
; -1.723 ; bit_cnt[3]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 2.944      ;
; -1.708 ; bit_cnt[16]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 2.868      ;
; -1.681 ; bit_cnt[16]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 2.902      ;
; -1.609 ; bit_cnt[16]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.804      ;
; -1.609 ; bit_cnt[16]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.804      ;
; -1.609 ; bit_cnt[16]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.804      ;
; -1.609 ; bit_cnt[16]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.804      ;
; -1.609 ; bit_cnt[16]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.804      ;
; -1.609 ; bit_cnt[16]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.804      ;
; -1.609 ; bit_cnt[16]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.804      ;
; -1.609 ; bit_cnt[16]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.804      ;
; -1.609 ; bit_cnt[10]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 2.769      ;
; -1.589 ; bit_cnt[5]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.121      ; 2.725      ;
; -1.582 ; bit_cnt[10]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 2.803      ;
; -1.572 ; bit_cnt[7]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.121      ; 2.708      ;
; -1.559 ; bit_cnt[5]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.185      ; 2.759      ;
; -1.542 ; bit_cnt[7]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.185      ; 2.742      ;
; -1.536 ; roe~reg0_emulated   ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.002     ; 2.049      ;
; -1.524 ; bit_cnt[1]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.719      ;
; -1.524 ; bit_cnt[1]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.719      ;
; -1.524 ; bit_cnt[1]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.719      ;
; -1.524 ; bit_cnt[1]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.719      ;
; -1.524 ; bit_cnt[1]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.719      ;
; -1.524 ; bit_cnt[1]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.719      ;
; -1.524 ; bit_cnt[1]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.719      ;
; -1.524 ; bit_cnt[1]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.719      ;
; -1.521 ; bit_cnt[3]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.716      ;
; -1.521 ; bit_cnt[3]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.716      ;
; -1.521 ; bit_cnt[3]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.716      ;
; -1.521 ; bit_cnt[3]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.716      ;
; -1.521 ; bit_cnt[3]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.716      ;
; -1.521 ; bit_cnt[3]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.716      ;
; -1.521 ; bit_cnt[3]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.716      ;
; -1.521 ; bit_cnt[3]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.716      ;
; -1.515 ; rrdy~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.247     ; 1.783      ;
; -1.497 ; bit_cnt[4]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 2.657      ;
; -1.487 ; bit_cnt[5]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.661      ;
; -1.487 ; bit_cnt[5]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.661      ;
; -1.487 ; bit_cnt[5]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.661      ;
; -1.487 ; bit_cnt[5]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.661      ;
; -1.487 ; bit_cnt[5]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.661      ;
; -1.487 ; bit_cnt[5]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.661      ;
; -1.487 ; bit_cnt[5]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.661      ;
; -1.487 ; bit_cnt[5]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.661      ;
; -1.470 ; bit_cnt[4]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 2.691      ;
; -1.470 ; bit_cnt[7]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.644      ;
; -1.470 ; bit_cnt[7]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.644      ;
; -1.470 ; bit_cnt[7]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.644      ;
; -1.470 ; bit_cnt[7]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.644      ;
; -1.470 ; bit_cnt[7]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.644      ;
; -1.470 ; bit_cnt[7]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.644      ;
; -1.470 ; bit_cnt[7]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.644      ;
; -1.470 ; bit_cnt[7]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.159      ; 2.644      ;
; -1.465 ; bit_cnt[8]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.121      ; 2.601      ;
; -1.436 ; bit_cnt[2]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 2.596      ;
; -1.435 ; bit_cnt[6]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 2.595      ;
; -1.435 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.185      ; 2.635      ;
; -1.424 ; bit_cnt[2]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 2.645      ;
; -1.408 ; bit_cnt[6]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 2.629      ;
; -1.342 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.144      ; 2.001      ;
; -1.336 ; bit_cnt[6]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.531      ;
; -1.336 ; bit_cnt[6]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.531      ;
; -1.336 ; bit_cnt[6]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.531      ;
; -1.336 ; bit_cnt[6]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.531      ;
; -1.336 ; bit_cnt[6]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.531      ;
; -1.336 ; bit_cnt[6]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.531      ;
; -1.336 ; bit_cnt[6]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.531      ;
; -1.336 ; bit_cnt[6]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.531      ;
; -1.317 ; trdy~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.016     ; 1.816      ;
; -1.307 ; bit_cnt[0]          ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.145      ; 2.467      ;
; -1.295 ; bit_cnt[0]          ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.206      ; 2.516      ;
; -1.294 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.144      ; 1.953      ;
; -1.285 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.043     ; 2.257      ;
; -1.268 ; bit_cnt[4]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.463      ;
; -1.268 ; bit_cnt[4]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.463      ;
; -1.268 ; bit_cnt[4]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.463      ;
; -1.268 ; bit_cnt[4]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.463      ;
; -1.268 ; bit_cnt[4]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.180      ; 2.463      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.479 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 2.343      ; 2.078      ;
; 0.562 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 2.342      ; 1.991      ;
; 0.564 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 2.341      ; 1.986      ;
; 0.570 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 2.343      ; 1.982      ;
; 0.576 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 2.342      ; 1.977      ;
; 0.579 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 2.341      ; 1.969      ;
; 0.616 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 2.340      ; 1.935      ;
; 0.634 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 2.343      ; 1.924      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.856 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 2.596      ; 1.770      ;
; -0.844 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 2.595      ; 1.781      ;
; -0.844 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 2.593      ; 1.779      ;
; -0.813 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 2.595      ; 1.812      ;
; -0.803 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 2.595      ; 1.822      ;
; -0.802 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 2.596      ; 1.824      ;
; -0.776 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 2.595      ; 1.849      ;
; -0.733 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 2.596      ; 1.893      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.140 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.814      ;
; 0.201 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.234      ; 2.622      ;
; 0.242 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.220      ; 2.649      ;
; 0.299 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.751      ;
; 0.316 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.768      ;
; 0.335 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.487      ; 3.009      ;
; 0.347 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.799      ;
; 0.362 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.814      ;
; 0.363 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.815      ;
; 0.376 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.828      ;
; 0.381 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.401 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.600      ;
; 0.403 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.600      ;
; 0.411 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.610      ;
; 0.415 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.614      ;
; 0.443 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.291      ; 2.921      ;
; 0.444 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.220      ; 2.851      ;
; 0.478 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.117      ; 0.752      ;
; 0.510 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.684      ;
; 0.541 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.234      ; 2.462      ;
; 0.551 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 3.003      ;
; 0.558 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.757      ;
; 0.572 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.771      ;
; 0.619 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.220      ; 2.526      ;
; 0.622 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.039      ;
; 0.626 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.043      ;
; 0.630 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 3.082      ;
; 0.639 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.117      ; 0.913      ;
; 0.645 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.062      ;
; 0.646 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.063      ;
; 0.651 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.068      ;
; 0.651 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.068      ;
; 0.652 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.069      ;
; 0.682 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.291      ; 3.160      ;
; 0.693 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.487      ; 2.867      ;
; 0.731 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.926      ;
; 0.795 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.220      ; 2.702      ;
; 0.830 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.025      ;
; 0.861 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.060      ;
; 0.864 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.063      ;
; 0.887 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.086      ;
; 0.897 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.314      ; 0.868      ;
; 0.915 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.260      ; 1.332      ;
; 0.973 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.065      ; 1.195      ;
; 1.007 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.314      ; 0.978      ;
; 1.015 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.344      ; 1.516      ;
; 1.020 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.480      ; 1.157      ;
; 1.022 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.974      ;
; 1.022 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.480      ; 1.159      ;
; 1.029 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.480      ; 1.166      ;
; 1.033 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.985      ;
; 1.035 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.987      ;
; 1.038 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.990      ;
; 1.077 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.480      ; 1.214      ;
; 1.087 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 3.039      ;
; 1.089 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 3.041      ;
; 1.099 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.094      ; 1.350      ;
; 1.100 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.053      ; 1.310      ;
; 1.110 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.291      ; 3.088      ;
; 1.140 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.313      ; 1.610      ;
; 1.172 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.078      ; 1.407      ;
; 1.177 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.135      ; 0.969      ;
; 1.187 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.192     ; 1.152      ;
; 1.195 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.480      ; 1.332      ;
; 1.225 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.428      ;
; 1.230 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.480      ; 1.367      ;
; 1.238 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.480      ; 1.375      ;
; 1.253 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 3.205      ;
; 1.278 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.284      ; 1.219      ;
; 1.287 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.080      ; 1.524      ;
; 1.294 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 3.246      ;
; 1.324 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.291      ; 3.302      ;
; 1.325 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.567      ; 1.549      ;
; 1.362 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.561      ;
; 1.367 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.567      ;
; 1.384 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.583      ;
; 1.388 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.588      ;
; 1.388 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.042      ; 1.587      ;
; 1.391 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.591      ;
; 1.397 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.597      ;
; 1.403 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.567      ; 1.627      ;
; 1.404 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.604      ;
; 1.454 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.300      ; 1.411      ;
; 1.475 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.480      ; 1.612      ;
; 1.519 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.719      ;
; 1.562 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.762      ;
; 1.563 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.300      ; 1.520      ;
; 1.590 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.300      ; 1.547      ;
; 1.599 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.345      ; 2.101      ;
; 1.599 ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.345      ; 2.101      ;
; 1.599 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.345      ; 2.101      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.644 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 3.306      ;
; -0.644 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 3.306      ;
; -0.644 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 3.306      ;
; -0.644 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 3.306      ;
; -0.644 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 3.306      ;
; -0.644 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 3.306      ;
; -0.644 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 3.306      ;
; -0.644 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 3.306      ;
; -0.465 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.154      ; 3.104      ;
; -0.330 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.330 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.920      ; 2.735      ;
; -0.229 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.397      ; 3.111      ;
; -0.211 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.141      ; 2.837      ;
; -0.151 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.959      ; 2.595      ;
; -0.151 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.959      ; 2.595      ;
; -0.151 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.959      ; 2.595      ;
; -0.113 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.154      ; 3.252      ;
; -0.065 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.397      ; 2.947      ;
; -0.057 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 2.855      ;
; -0.057 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 2.855      ;
; -0.057 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 2.855      ;
; -0.057 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 2.855      ;
; -0.057 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 2.855      ;
; -0.057 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 2.855      ;
; -0.057 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 2.855      ;
; -0.057 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 2.855      ;
; 0.032  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.142      ; 2.595      ;
; 0.049  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 3.113      ;
; 0.049  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 3.113      ;
; 0.049  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 3.113      ;
; 0.049  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 3.113      ;
; 0.049  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 3.113      ;
; 0.049  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 3.113      ;
; 0.049  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 3.113      ;
; 0.049  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 3.113      ;
; 0.104  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.397      ; 3.278      ;
; 0.180  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.141      ; 2.946      ;
; 0.281  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.017      ;
; 0.281  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.017      ;
; 0.281  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.017      ;
; 0.281  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.017      ;
; 0.281  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.017      ;
; 0.281  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.017      ;
; 0.281  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.017      ;
; 0.281  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.017      ;
; 0.327  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.327  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.920      ; 2.578      ;
; 0.334  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.397      ; 3.048      ;
; 0.476  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.959      ; 2.468      ;
; 0.476  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.959      ; 2.468      ;
; 0.476  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.959      ; 2.468      ;
; 0.659  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.142      ; 2.468      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset_n'                                                               ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.202 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.559      ; 4.483      ;
; -0.201 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.560      ; 4.483      ;
; -0.200 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.560      ; 4.485      ;
; -0.197 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.524      ; 4.453      ;
; -0.188 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.561      ; 4.483      ;
; -0.188 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.561      ; 4.482      ;
; -0.170 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.534      ; 4.441      ;
; -0.127 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.524      ; 4.883      ;
; -0.108 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.534      ; 4.879      ;
; -0.096 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.560      ; 4.878      ;
; -0.096 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.559      ; 4.877      ;
; -0.089 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.560      ; 4.874      ;
; -0.082 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.561      ; 4.876      ;
; -0.081 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.561      ; 4.876      ;
; 0.015  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.533      ; 4.385      ;
; 0.084  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.533      ; 4.816      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                   ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.073 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.741      ; 4.365      ;
; 0.076 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.743      ; 4.366      ;
; 0.076 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.741      ; 4.364      ;
; 0.095 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.740      ; 4.346      ;
; 0.096 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.742      ; 4.347      ;
; 0.099 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.742      ; 4.344      ;
; 0.103 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.743      ; 4.344      ;
; 0.104 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.743      ; 4.344      ;
; 0.105 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.741      ; 4.833      ;
; 0.109 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.741      ; 4.831      ;
; 0.110 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.743      ; 4.832      ;
; 0.118 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.740      ; 4.823      ;
; 0.119 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.742      ; 4.824      ;
; 0.121 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.742      ; 4.822      ;
; 0.128 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.743      ; 4.820      ;
; 0.128 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.743      ; 4.819      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.377 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.909      ; 4.572      ;
; -0.377 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.909      ; 4.572      ;
; -0.374 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.908      ; 4.574      ;
; -0.372 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.908      ; 4.576      ;
; -0.371 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.906      ; 4.575      ;
; -0.367 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.909      ; 4.582      ;
; -0.367 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.908      ; 4.581      ;
; -0.364 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.908      ; 4.584      ;
; -0.304 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.909      ; 4.145      ;
; -0.303 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.908      ; 4.145      ;
; -0.303 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.909      ; 4.146      ;
; -0.299 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.906      ; 4.147      ;
; -0.299 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.908      ; 4.149      ;
; -0.283 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.908      ; 4.165      ;
; -0.283 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.908      ; 4.165      ;
; -0.282 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.909      ; 4.167      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.074 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.690      ; 4.616      ;
; -0.025 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.690      ; 4.185      ;
; -0.013 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.719      ; 4.706      ;
; -0.011 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.719      ; 4.708      ;
; -0.011 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.719      ; 4.708      ;
; -0.009 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.719      ; 4.710      ;
; -0.007 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.717      ; 4.710      ;
; 0.020  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.691      ; 4.711      ;
; 0.034  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.681      ; 4.715      ;
; 0.074  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.691      ; 4.285      ;
; 0.085  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.719      ; 4.324      ;
; 0.086  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.719      ; 4.325      ;
; 0.086  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.719      ; 4.325      ;
; 0.088  ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.719      ; 4.327      ;
; 0.088  ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.717      ; 4.325      ;
; 0.095  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.681      ; 4.296      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.033 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.228      ; 2.382      ;
; 0.158  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.037      ; 2.382      ;
; 0.158  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.037      ; 2.382      ;
; 0.158  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.037      ; 2.382      ;
; 0.278  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.487      ; 2.952      ;
; 0.300  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.400      ; 2.887      ;
; 0.300  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.400      ; 2.887      ;
; 0.300  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.400      ; 2.887      ;
; 0.300  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.400      ; 2.887      ;
; 0.300  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.400      ; 2.887      ;
; 0.300  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.400      ; 2.887      ;
; 0.300  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.400      ; 2.887      ;
; 0.300  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.400      ; 2.887      ;
; 0.303  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.303  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.997      ; 2.487      ;
; 0.346  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.798      ;
; 0.346  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.798      ;
; 0.346  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.798      ;
; 0.346  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.798      ;
; 0.346  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.798      ;
; 0.346  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.798      ;
; 0.346  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.798      ;
; 0.346  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.265      ; 2.798      ;
; 0.447  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.220      ; 2.854      ;
; 0.492  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.487      ; 3.166      ;
; 0.602  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.228      ; 2.517      ;
; 0.631  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.400      ; 2.718      ;
; 0.631  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.400      ; 2.718      ;
; 0.631  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.400      ; 2.718      ;
; 0.631  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.400      ; 2.718      ;
; 0.631  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.400      ; 2.718      ;
; 0.631  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.400      ; 2.718      ;
; 0.631  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.400      ; 2.718      ;
; 0.631  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.400      ; 2.718      ;
; 0.667  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.487      ; 2.841      ;
; 0.727  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.234      ; 3.148      ;
; 0.793  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.037      ; 2.517      ;
; 0.793  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.037      ; 2.517      ;
; 0.793  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.037      ; 2.517      ;
; 0.828  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.220      ; 2.735      ;
; 0.831  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.487      ; 3.005      ;
; 0.958  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.910      ;
; 0.958  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.910      ;
; 0.958  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.910      ;
; 0.958  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.910      ;
; 0.958  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.910      ;
; 0.958  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.910      ;
; 0.958  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.910      ;
; 0.958  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.265      ; 2.910      ;
; 0.967  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 0.967  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.997      ; 2.651      ;
; 1.071  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.234      ; 2.992      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; 0.119  ; 0.335        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; 0.126  ; 0.342        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en|clk             ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk              ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated|clk   ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk              ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.470  ; 0.894 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.265  ; 0.669 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.212  ; 0.654 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.021  ; 0.454 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.047  ; 0.472 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.021 ; 0.406 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.470  ; 0.894 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.171  ; 0.589 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.021  ; 0.463 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.454  ; 1.572 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.074  ; 1.202 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.704  ; 5.110 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.875  ; 5.281 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.331  ; 3.712 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.027  ; 3.436 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.899  ; 4.373 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.911  ; 3.360 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.485  ; 2.884 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.050  ; 2.483 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.441  ; 2.861 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.112  ; 2.546 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.866  ; 2.305 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.911  ; 3.360 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.371  ; 2.813 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.480  ; 2.960 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.929  ; 4.406 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.646  ; 3.000 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.649  ; 0.760 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.658  ; 0.804 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.288  ; 4.712 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 4.459  ; 4.883 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.990  ; 3.319 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.629  ; 3.020 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.478  ; 3.938 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.508  ; 3.971 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.073  ; 0.666  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.788  ; 0.406  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.844  ; 0.424  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.039  ; 0.628  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 1.015  ; 0.612  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.073  ; 0.666  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.452  ; 0.041  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.895  ; 0.498  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 1.030  ; 0.609  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.329 ; -0.552 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.712 ; -0.854 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.784 ; -3.197 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -3.233 ; -3.604 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.888 ; -3.247 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.596 ; -2.983 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.804 ; -3.236 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.469 ; -1.897 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -2.068 ; -2.455 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.565 ; -1.994 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -2.022 ; -2.432 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.707 ; -2.130 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.469 ; -1.897 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -2.443 ; -2.849 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.918 ; -2.345 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.793 ; -2.248 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.525 ; -2.941 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -1.309 ; -1.735 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.040 ; -0.170 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.223 ; -0.365 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.497 ; -2.945 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.831 ; -3.202 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.537 ; -2.881 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.107 ; -2.494 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.402 ; -2.827 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.977 ; -3.444 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.922  ; 5.025  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.080  ; 5.174  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.798  ; 4.922  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.922  ; 5.025  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.080  ; 5.174  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.798  ; 4.922  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.411  ; 5.237  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.411  ; 5.237  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 10.039 ; 10.180 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 8.329  ; 8.267  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 9.130  ; 9.169  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 9.050  ; 9.111  ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.269  ; 9.329  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.859  ; 8.870  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 10.039 ; 10.180 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.735  ; 8.799  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.850  ; 8.865  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.512  ; 5.477  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.922  ; 5.923  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.207  ; 6.215  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.795  ; 5.761  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.837 ; 4.943 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.988 ; 5.087 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.717 ; 4.841 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.837 ; 4.943 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.988 ; 5.087 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.717 ; 4.841 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.313 ; 5.140 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.313 ; 5.140 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 8.116 ; 8.057 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 8.116 ; 8.057 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.886 ; 8.922 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 8.808 ; 8.866 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.018 ; 9.076 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.624 ; 8.634 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.804 ; 9.943 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.505 ; 8.566 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.615 ; 8.629 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.386 ; 5.350 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.739 ; 5.707 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.011 ; 5.987 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.604 ; 5.578 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.118 ; 6.456 ;       ;
; ss_n         ; roe         ; 8.112 ; 8.369 ; 8.854 ; 8.510 ;
; ss_n         ; rrdy        ; 8.567 ; 8.867 ; 9.319 ; 8.974 ;
; ss_n         ; trdy        ; 8.321 ; 8.565 ; 8.988 ; 8.700 ;
; st_load_en   ; roe         ; 8.283 ; 8.540 ; 9.025 ; 8.681 ;
; st_load_en   ; rrdy        ; 8.738 ; 9.038 ; 9.490 ; 9.145 ;
; st_load_en   ; trdy        ; 7.739 ; 8.736 ; 9.159 ; 8.135 ;
; st_load_roe  ; roe         ; 7.263 ;       ;       ; 7.584 ;
; st_load_rrdy ; rrdy        ; 7.236 ;       ;       ; 7.599 ;
; st_load_trdy ; trdy        ; 7.881 ;       ;       ; 8.302 ;
; tx_load_en   ; trdy        ; 7.911 ;       ;       ; 8.335 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.976 ; 6.305 ;       ;
; ss_n         ; roe         ; 7.870 ; 8.126 ; 8.594 ; 8.281 ;
; ss_n         ; rrdy        ; 8.310 ; 7.414 ; 7.893 ; 8.723 ;
; ss_n         ; trdy        ; 8.033 ; 8.324 ; 8.737 ; 8.424 ;
; st_load_en   ; roe         ; 8.024 ; 8.280 ; 8.731 ; 8.418 ;
; st_load_en   ; rrdy        ; 8.464 ; 8.774 ; 9.197 ; 8.860 ;
; st_load_en   ; trdy        ; 7.477 ; 7.484 ; 7.848 ; 7.884 ;
; st_load_roe  ; roe         ; 7.084 ;       ;       ; 7.395 ;
; st_load_rrdy ; rrdy        ; 7.055 ;       ;       ; 7.411 ;
; st_load_trdy ; trdy        ; 7.048 ;       ;       ; 7.437 ;
; tx_load_en   ; trdy        ; 7.623 ;       ;       ; 8.054 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.524 ; 5.524 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.220 ; 5.220 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.445     ; 5.536     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.231     ; 5.239     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 277.01 MHz ; 250.0 MHz       ; sclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -3.150 ; -38.541          ;
; rx_req ; 0.511  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.699 ; -5.245          ;
; sclk   ; 0.130  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.520 ; -8.854             ;
; reset_n ; -0.071 ; -0.457             ;
; rx_req  ; 0.188  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; rx_req  ; -0.433 ; -3.398            ;
; reset_n ; -0.170 ; -0.774            ;
; sclk    ; -0.059 ; -0.059            ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -43.000                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.150 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.196     ; 1.439      ;
; -3.101 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -2.201     ; 1.385      ;
; -3.035 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.187     ; 1.333      ;
; -3.031 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.220     ; 1.296      ;
; -2.976 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.196     ; 1.265      ;
; -2.862 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.220     ; 1.127      ;
; -2.850 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.220     ; 1.115      ;
; -2.846 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.219     ; 1.112      ;
; -2.845 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.220     ; 1.110      ;
; -2.575 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.220     ; 0.840      ;
; -2.518 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.196     ; 0.807      ;
; -2.488 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.196     ; 0.777      ;
; -2.434 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.220     ; 0.699      ;
; -2.377 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.219     ; 0.643      ;
; -2.354 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.220     ; 0.619      ;
; -2.351 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.220     ; 0.616      ;
; -2.346 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.187     ; 0.644      ;
; -1.866 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.138      ; 3.019      ;
; -1.856 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.184      ; 3.055      ;
; -1.502 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.138      ; 2.655      ;
; -1.499 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.138      ; 2.652      ;
; -1.492 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.184      ; 2.691      ;
; -1.489 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.184      ; 2.688      ;
; -1.460 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.138      ; 2.613      ;
; -1.450 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.184      ; 2.649      ;
; -1.370 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.550      ;
; -1.370 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.550      ;
; -1.370 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.550      ;
; -1.370 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.550      ;
; -1.370 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.550      ;
; -1.370 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.550      ;
; -1.370 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.550      ;
; -1.370 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.550      ;
; -1.361 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.138      ; 2.514      ;
; -1.351 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.184      ; 2.550      ;
; -1.346 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.122      ; 2.483      ;
; -1.333 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.171      ; 2.519      ;
; -1.331 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.122      ; 2.468      ;
; -1.318 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.171      ; 2.504      ;
; -1.305 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.011      ; 1.831      ;
; -1.285 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.465      ;
; -1.285 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.465      ;
; -1.285 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.465      ;
; -1.285 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.465      ;
; -1.285 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.465      ;
; -1.285 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.465      ;
; -1.285 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.465      ;
; -1.285 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.465      ;
; -1.285 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.211     ; 1.589      ;
; -1.282 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.462      ;
; -1.282 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.462      ;
; -1.282 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.462      ;
; -1.282 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.462      ;
; -1.282 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.462      ;
; -1.282 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.462      ;
; -1.282 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.462      ;
; -1.282 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.462      ;
; -1.279 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.138      ; 2.432      ;
; -1.269 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.184      ; 2.468      ;
; -1.253 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.420      ;
; -1.253 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.420      ;
; -1.253 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.420      ;
; -1.253 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.420      ;
; -1.253 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.420      ;
; -1.253 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.420      ;
; -1.253 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.420      ;
; -1.253 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.420      ;
; -1.238 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.405      ;
; -1.238 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.405      ;
; -1.238 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.405      ;
; -1.238 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.405      ;
; -1.238 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.405      ;
; -1.238 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.405      ;
; -1.238 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.405      ;
; -1.238 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.152      ; 2.405      ;
; -1.225 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.122      ; 2.362      ;
; -1.220 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.138      ; 2.373      ;
; -1.212 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.171      ; 2.398      ;
; -1.210 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.184      ; 2.409      ;
; -1.198 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.138      ; 2.351      ;
; -1.188 ; bit_cnt[2]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.184      ; 2.387      ;
; -1.185 ; bit_cnt[16]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.116      ; 1.816      ;
; -1.134 ; bit_cnt[11]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.116      ; 1.765      ;
; -1.130 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.310      ;
; -1.130 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.310      ;
; -1.130 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.310      ;
; -1.130 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.310      ;
; -1.130 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.310      ;
; -1.130 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.310      ;
; -1.130 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.310      ;
; -1.130 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.165      ; 2.310      ;
; -1.124 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; 0.001      ; 1.640      ;
; -1.075 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.008     ; 1.582      ;
; -1.075 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.008     ; 1.582      ;
; -1.075 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.008     ; 1.582      ;
; -1.075 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.008     ; 1.582      ;
; -1.075 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.008     ; 1.582      ;
; -1.075 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.008     ; 1.582      ;
; -1.075 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.008     ; 1.582      ;
; -1.075 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.008     ; 1.582      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.511 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 2.072      ; 1.856      ;
; 0.574 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 2.071      ; 1.787      ;
; 0.588 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 2.071      ; 1.775      ;
; 0.594 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 2.071      ; 1.769      ;
; 0.603 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 2.072      ; 1.759      ;
; 0.613 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 2.071      ; 1.746      ;
; 0.643 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 2.069      ; 1.718      ;
; 0.666 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 2.072      ; 1.702      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.699 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 2.291      ; 1.622      ;
; -0.692 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 2.290      ; 1.628      ;
; -0.690 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 2.288      ; 1.628      ;
; -0.652 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 2.291      ; 1.669      ;
; -0.648 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 2.290      ; 1.672      ;
; -0.647 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 2.290      ; 1.673      ;
; -0.627 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 2.290      ; 1.693      ;
; -0.590 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 2.291      ; 1.731      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.130 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.314      ; 2.618      ;
; 0.180 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.082      ; 2.436      ;
; 0.218 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.072      ; 2.464      ;
; 0.288 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.592      ;
; 0.302 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.314      ; 2.790      ;
; 0.305 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.609      ;
; 0.321 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.625      ;
; 0.331 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.635      ;
; 0.332 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.636      ;
; 0.333 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.354 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.658      ;
; 0.363 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.545      ;
; 0.363 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.544      ;
; 0.365 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.547      ;
; 0.375 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.557      ;
; 0.408 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.072      ; 2.654      ;
; 0.410 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.150      ; 2.734      ;
; 0.446 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.098      ; 0.688      ;
; 0.502 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.684      ;
; 0.512 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.694      ;
; 0.514 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.818      ;
; 0.521 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.314      ; 2.509      ;
; 0.546 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.082      ; 2.302      ;
; 0.572 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 0.946      ;
; 0.574 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.878      ;
; 0.576 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 0.950      ;
; 0.585 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 0.959      ;
; 0.586 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 0.960      ;
; 0.590 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 0.964      ;
; 0.590 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 0.964      ;
; 0.591 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 0.965      ;
; 0.592 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.098      ; 0.834      ;
; 0.607 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.150      ; 2.931      ;
; 0.627 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.072      ; 2.373      ;
; 0.664 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.849      ;
; 0.681 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.314      ; 2.669      ;
; 0.760 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.945      ;
; 0.769 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.072      ; 2.515      ;
; 0.788 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.970      ;
; 0.790 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.972      ;
; 0.815 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.997      ;
; 0.842 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 1.216      ;
; 0.869 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.264      ; 0.777      ;
; 0.880 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.081      ;
; 0.923 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.311      ; 1.378      ;
; 0.941 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.745      ;
; 0.945 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.749      ;
; 0.946 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.750      ;
; 0.955 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.759      ;
; 0.967 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.264      ; 0.875      ;
; 0.989 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.047      ; 1.180      ;
; 0.995 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.799      ;
; 0.999 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.413      ; 1.056      ;
; 1.001 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.413      ; 1.058      ;
; 1.002 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.806      ;
; 1.006 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.081      ; 1.231      ;
; 1.007 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.413      ; 1.064      ;
; 1.030 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.288      ; 1.462      ;
; 1.031 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.150      ; 2.855      ;
; 1.049 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.413      ; 1.106      ;
; 1.057 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.175     ; 1.026      ;
; 1.076 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.067      ; 1.287      ;
; 1.096 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.281      ;
; 1.105 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; 0.135      ; 0.884      ;
; 1.143 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.947      ;
; 1.159 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.413      ; 1.216      ;
; 1.170 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.071      ; 1.385      ;
; 1.183 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.987      ;
; 1.195 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.413      ; 1.252      ;
; 1.196 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.413      ; 1.253      ;
; 1.233 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.239      ; 1.116      ;
; 1.236 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.417      ;
; 1.239 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.150      ; 3.063      ;
; 1.243 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.424      ;
; 1.250 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.431      ;
; 1.255 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.436      ;
; 1.259 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.441      ;
; 1.260 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.441      ;
; 1.271 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.453      ;
; 1.271 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.453      ;
; 1.285 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.496      ; 1.425      ;
; 1.331 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.496      ; 1.471      ;
; 1.374 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.555      ;
; 1.390 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.413      ; 1.447      ;
; 1.396 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.254      ; 1.294      ;
; 1.405 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.037      ; 1.586      ;
; 1.455 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.073      ; 1.672      ;
; 1.463 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.312      ; 1.919      ;
; 1.463 ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.312      ; 1.919      ;
; 1.463 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.312      ; 1.919      ;
; 1.463 ; bit_cnt[0]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.312      ; 1.919      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.520 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.052      ; 3.057      ;
; -0.520 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.052      ; 3.057      ;
; -0.520 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.052      ; 3.057      ;
; -0.520 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.052      ; 3.057      ;
; -0.520 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.052      ; 3.057      ;
; -0.520 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.052      ; 3.057      ;
; -0.520 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.052      ; 3.057      ;
; -0.520 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.052      ; 3.057      ;
; -0.363 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.013      ; 2.861      ;
; -0.252 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.252 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.818      ; 2.555      ;
; -0.175 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.235      ; 2.895      ;
; -0.148 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.003      ; 2.636      ;
; -0.096 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.846      ; 2.427      ;
; -0.096 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.846      ; 2.427      ;
; -0.096 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.846      ; 2.427      ;
; -0.039 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.013      ; 3.037      ;
; -0.024 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.156      ; 2.665      ;
; -0.024 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.156      ; 2.665      ;
; -0.024 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.156      ; 2.665      ;
; -0.024 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.156      ; 2.665      ;
; -0.024 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.156      ; 2.665      ;
; -0.024 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.156      ; 2.665      ;
; -0.024 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.156      ; 2.665      ;
; -0.024 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.156      ; 2.665      ;
; -0.021 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.235      ; 2.741      ;
; 0.083  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.025      ; 2.427      ;
; 0.136  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.052      ; 2.901      ;
; 0.136  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.052      ; 2.901      ;
; 0.136  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.052      ; 2.901      ;
; 0.136  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.052      ; 2.901      ;
; 0.136  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.052      ; 2.901      ;
; 0.136  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.052      ; 2.901      ;
; 0.136  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.052      ; 2.901      ;
; 0.136  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.052      ; 2.901      ;
; 0.197  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.235      ; 3.023      ;
; 0.254  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.003      ; 2.734      ;
; 0.355  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.156      ; 2.786      ;
; 0.355  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.156      ; 2.786      ;
; 0.355  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.156      ; 2.786      ;
; 0.355  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.156      ; 2.786      ;
; 0.355  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.156      ; 2.786      ;
; 0.355  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.156      ; 2.786      ;
; 0.355  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.156      ; 2.786      ;
; 0.355  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.156      ; 2.786      ;
; 0.387  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.235      ; 2.833      ;
; 0.411  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.411  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.818      ; 2.392      ;
; 0.536  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.846      ; 2.295      ;
; 0.536  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.846      ; 2.295      ;
; 0.536  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.846      ; 2.295      ;
; 0.715  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.025      ; 2.295      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.134      ; 4.006      ;
; -0.070 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.136      ; 4.006      ;
; -0.070 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.104      ; 3.983      ;
; -0.067 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.136      ; 4.007      ;
; -0.064 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.136      ; 4.006      ;
; -0.064 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.136      ; 4.005      ;
; -0.051 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.113      ; 3.972      ;
; 0.100  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.104      ; 4.313      ;
; 0.110  ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.134      ; 4.325      ;
; 0.111  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.136      ; 4.325      ;
; 0.112  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.113      ; 4.309      ;
; 0.115  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.112      ; 3.921      ;
; 0.117  ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.136      ; 4.323      ;
; 0.117  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.136      ; 4.324      ;
; 0.119  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.136      ; 4.323      ;
; 0.288  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.112      ; 4.248      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.302      ; 3.892      ;
; 0.189 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.303      ; 3.894      ;
; 0.190 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.302      ; 3.892      ;
; 0.200 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.300      ; 3.882      ;
; 0.201 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.302      ; 3.883      ;
; 0.202 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.302      ; 3.882      ;
; 0.209 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.303      ; 3.880      ;
; 0.209 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.303      ; 3.879      ;
; 0.295 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.302      ; 4.285      ;
; 0.299 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.303      ; 4.284      ;
; 0.299 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.302      ; 4.283      ;
; 0.308 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.302      ; 4.276      ;
; 0.310 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.300      ; 4.272      ;
; 0.313 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.302      ; 4.271      ;
; 0.318 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.303      ; 4.270      ;
; 0.321 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.303      ; 4.268      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.433 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.447      ; 4.054      ;
; -0.432 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.447      ; 4.055      ;
; -0.429 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.446      ; 4.057      ;
; -0.427 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.444      ; 4.057      ;
; -0.425 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.446      ; 4.061      ;
; -0.418 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.447      ; 4.069      ;
; -0.418 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.446      ; 4.068      ;
; -0.416 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.446      ; 4.070      ;
; -0.277 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.447      ; 3.710      ;
; -0.276 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.447      ; 3.711      ;
; -0.274 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.446      ; 3.712      ;
; -0.272 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.444      ; 3.712      ;
; -0.272 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.446      ; 3.714      ;
; -0.265 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.446      ; 3.721      ;
; -0.264 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.447      ; 3.723      ;
; -0.264 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.446      ; 3.722      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.170 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.248      ; 4.078      ;
; -0.092 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.272      ; 4.180      ;
; -0.092 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.272      ; 4.180      ;
; -0.091 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.272      ; 4.181      ;
; -0.090 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.272      ; 4.182      ;
; -0.090 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.271      ; 4.181      ;
; -0.081 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.248      ; 4.167      ;
; -0.068 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.239      ; 4.171      ;
; -0.023 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.248      ; 3.745      ;
; 0.070  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.248      ; 3.838      ;
; 0.078  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.272      ; 3.870      ;
; 0.078  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.272      ; 3.870      ;
; 0.078  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.272      ; 3.870      ;
; 0.079  ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.271      ; 3.870      ;
; 0.080  ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.272      ; 3.872      ;
; 0.089  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.239      ; 3.848      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                           ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.059 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.102      ; 2.217      ;
; 0.127  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.916      ; 2.217      ;
; 0.127  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.916      ; 2.217      ;
; 0.127  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.916      ; 2.217      ;
; 0.250  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.250  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.887      ; 2.311      ;
; 0.257  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.314      ; 2.745      ;
; 0.269  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.231      ; 2.674      ;
; 0.269  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.231      ; 2.674      ;
; 0.269  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.231      ; 2.674      ;
; 0.269  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.231      ; 2.674      ;
; 0.269  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.231      ; 2.674      ;
; 0.269  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.231      ; 2.674      ;
; 0.269  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.231      ; 2.674      ;
; 0.269  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.231      ; 2.674      ;
; 0.309  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.613      ;
; 0.309  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.613      ;
; 0.309  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.613      ;
; 0.309  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.613      ;
; 0.309  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.613      ;
; 0.309  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.613      ;
; 0.309  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.613      ;
; 0.309  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.130      ; 2.613      ;
; 0.403  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.072      ; 2.649      ;
; 0.438  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.314      ; 2.926      ;
; 0.579  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.102      ; 2.355      ;
; 0.637  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.231      ; 2.542      ;
; 0.637  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.231      ; 2.542      ;
; 0.637  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.231      ; 2.542      ;
; 0.637  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.231      ; 2.542      ;
; 0.637  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.231      ; 2.542      ;
; 0.637  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.231      ; 2.542      ;
; 0.637  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.231      ; 2.542      ;
; 0.637  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.231      ; 2.542      ;
; 0.657  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.314      ; 2.645      ;
; 0.685  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.082      ; 2.941      ;
; 0.765  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.916      ; 2.355      ;
; 0.765  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.916      ; 2.355      ;
; 0.765  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.916      ; 2.355      ;
; 0.799  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.072      ; 2.545      ;
; 0.808  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.314      ; 2.796      ;
; 0.890  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.694      ;
; 0.890  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.694      ;
; 0.890  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.694      ;
; 0.890  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.694      ;
; 0.890  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.694      ;
; 0.890  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.694      ;
; 0.890  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.694      ;
; 0.890  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.130      ; 2.694      ;
; 0.917  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 0.917  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.887      ; 2.478      ;
; 1.005  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.082      ; 2.761      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                 ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                 ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated      ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                 ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]              ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]            ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0              ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o           ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk             ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated|clk  ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk             ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en|clk            ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]|clk         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]|clk         ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]|clk         ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk        ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk         ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.441  ; 0.441        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.442  ; 0.442        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.552  ; 0.552        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.379  ; 0.694 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.172  ; 0.499 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.118  ; 0.480 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.056 ; 0.310 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -0.033 ; 0.323 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.094 ; 0.268 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.379  ; 0.694 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.079  ; 0.422 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.050 ; 0.325 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.340  ; 1.385 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.957  ; 1.082 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.126  ; 4.442 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.282  ; 4.592 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.891  ; 3.176 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.606  ; 2.925 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.426  ; 3.749 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.508  ; 2.840 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.112  ; 2.429 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.708  ; 2.065 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.073  ; 2.415 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.774  ; 2.133 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.549  ; 1.920 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.508  ; 2.840 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.000  ; 2.358 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.124  ; 2.507 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.457  ; 3.775 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.258  ; 2.550 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.591  ; 0.688 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.604  ; 0.732 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 3.773  ; 4.092 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.929  ; 4.242 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.568  ; 2.846 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.256  ; 2.572 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.040  ; 3.378 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.071  ; 3.404 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.031  ; 0.686  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.768  ; 0.458  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.818  ; 0.473  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.996  ; 0.646  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.974  ; 0.634  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.031  ; 0.686  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.445  ; 0.137  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.864  ; 0.537  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.987  ; 0.629  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.318 ; -0.471 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.637 ; -0.769 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.389 ; -2.714 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.805 ; -3.143 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.494 ; -2.770 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.221 ; -2.530 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.418 ; -2.754 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.198 ; -1.555 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.742 ; -2.045 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.284 ; -1.635 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.702 ; -2.032 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.416 ; -1.760 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.198 ; -1.555 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -2.091 ; -2.397 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.601 ; -1.940 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.493 ; -1.863 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.143 ; -2.493 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -1.059 ; -1.421 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.051 ; -0.160 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.211 ; -0.332 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.136 ; -2.511 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.454 ; -2.779 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.173 ; -2.457 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.784 ; -2.104 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.054 ; -2.403 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.598 ; -2.937 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.761 ; 4.822 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.908 ; 4.954 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.650 ; 4.731 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.761 ; 4.822 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.908 ; 4.954 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.650 ; 4.731 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.190 ; 5.016 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.190 ; 5.016 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 9.459 ; 9.507 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.797 ; 7.689 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.529 ; 8.460 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 8.453 ; 8.439 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 8.641 ; 8.630 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.277 ; 8.222 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.459 ; 9.507 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.150 ; 8.138 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.257 ; 8.215 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.280 ; 5.204 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.650 ; 5.621 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.909 ; 5.876 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.534 ; 5.472 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 4.683 ; 4.749 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.825 ; 4.877 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.577 ; 4.659 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.683 ; 4.749 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.825 ; 4.877 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.577 ; 4.659 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.106 ; 4.928 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.106 ; 4.928 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.610 ; 7.506 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.610 ; 7.506 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.312 ; 8.246 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 8.239 ; 8.224 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 8.419 ; 8.408 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.069 ; 8.016 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.252 ; 9.302 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.947 ; 7.935 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.049 ; 8.009 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.166 ; 5.091 ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.487 ; 5.430 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.736 ; 5.674 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.371 ; 5.317 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.693 ; 5.938 ;       ;
; ss_n         ; roe         ; 7.543 ; 7.749 ; 8.124 ; 7.789 ;
; ss_n         ; rrdy        ; 7.951 ; 8.185 ; 8.550 ; 8.201 ;
; ss_n         ; trdy        ; 7.745 ; 7.936 ; 8.254 ; 7.953 ;
; st_load_en   ; roe         ; 7.699 ; 7.905 ; 8.274 ; 7.939 ;
; st_load_en   ; rrdy        ; 8.107 ; 8.341 ; 8.700 ; 8.351 ;
; st_load_en   ; trdy        ; 7.200 ; 8.092 ; 8.404 ; 7.459 ;
; st_load_roe  ; roe         ; 6.738 ;       ;       ; 6.980 ;
; st_load_rrdy ; rrdy        ; 6.714 ;       ;       ; 6.984 ;
; st_load_trdy ; trdy        ; 7.324 ;       ;       ; 7.604 ;
; tx_load_en   ; trdy        ; 7.355 ;       ;       ; 7.630 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.571 ; 5.811 ;       ;
; ss_n         ; roe         ; 7.327 ; 7.535 ; 7.899 ; 7.595 ;
; ss_n         ; rrdy        ; 7.723 ; 6.853 ; 7.285 ; 7.986 ;
; ss_n         ; trdy        ; 7.488 ; 7.725 ; 8.037 ; 7.715 ;
; st_load_en   ; roe         ; 7.465 ; 7.673 ; 8.019 ; 7.715 ;
; st_load_en   ; rrdy        ; 7.861 ; 8.107 ; 8.447 ; 8.106 ;
; st_load_en   ; trdy        ; 6.968 ; 6.903 ; 7.280 ; 7.242 ;
; st_load_roe  ; roe         ; 6.581 ;       ;       ; 6.819 ;
; st_load_rrdy ; rrdy        ; 6.558 ;       ;       ; 6.821 ;
; st_load_trdy ; trdy        ; 6.555 ;       ;       ; 6.852 ;
; tx_load_en   ; trdy        ; 7.099 ;       ;       ; 7.386 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.247 ; 5.249 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.747 ; 4.747 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.235     ; 5.235     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.734     ; 4.835     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.264 ; -20.339          ;
; rx_req ; 0.728  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.620 ; -4.685          ;
; sclk   ; 0.013  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.478 ; -8.024             ;
; reset_n ; 0.372  ; 0.000              ;
; rx_req  ; 0.519  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; rx_req  ; -0.366 ; -2.865            ;
; reset_n ; -0.190 ; -1.108            ;
; sclk    ; -0.040 ; -0.040            ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -47.915                       ;
; reset_n ; -3.000 ; -3.402                        ;
; rx_req  ; -3.000 ; -3.248                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.264 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.839     ; 0.902      ;
; -2.223 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.848     ; 0.852      ;
; -2.183 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.834     ; 0.826      ;
; -2.172 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.856     ; 0.793      ;
; -2.133 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.840     ; 0.770      ;
; -2.064 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.856     ; 0.685      ;
; -2.058 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.855     ; 0.680      ;
; -2.055 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.854     ; 0.678      ;
; -2.054 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.855     ; 0.676      ;
; -1.906 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.856     ; 0.527      ;
; -1.870 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.840     ; 0.507      ;
; -1.847 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.839     ; 0.485      ;
; -1.813 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.855     ; 0.435      ;
; -1.780 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.854     ; 0.403      ;
; -1.766 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.855     ; 0.388      ;
; -1.766 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.856     ; 0.387      ;
; -1.761 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.834     ; 0.404      ;
; -0.975 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.507     ; 0.975      ;
; -0.974 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.357     ; 1.124      ;
; -0.863 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.363     ; 1.007      ;
; -0.805 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.365     ; 0.947      ;
; -0.805 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.365     ; 0.947      ;
; -0.805 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.365     ; 0.947      ;
; -0.805 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.365     ; 0.947      ;
; -0.805 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.365     ; 0.947      ;
; -0.805 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.365     ; 0.947      ;
; -0.805 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.365     ; 0.947      ;
; -0.805 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.365     ; 0.947      ;
; -0.800 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.106      ; 1.913      ;
; -0.795 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.079      ; 1.881      ;
; -0.764 ; reset_n            ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.438      ;
; -0.735 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.357     ; 0.885      ;
; -0.730 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.384     ; 0.853      ;
; -0.717 ; reset_n            ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; 1.205      ; 2.399      ;
; -0.690 ; reset_n            ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.364      ;
; -0.628 ; reset_n            ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.302      ;
; -0.601 ; reset_n            ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.275      ;
; -0.599 ; reset_n            ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.273      ;
; -0.558 ; reset_n            ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.232      ;
; -0.548 ; reset_n            ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.222      ;
; -0.540 ; reset_n            ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.214      ;
; -0.494 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.106      ; 1.607      ;
; -0.489 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.079      ; 1.575      ;
; -0.486 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.106      ; 1.599      ;
; -0.484 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.106      ; 1.597      ;
; -0.481 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.079      ; 1.567      ;
; -0.479 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.079      ; 1.565      ;
; -0.477 ; rx_req             ; miso~reg0           ; rx_req       ; sclk        ; 0.500        ; 1.205      ; 2.159      ;
; -0.442 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.106      ; 1.555      ;
; -0.437 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.079      ; 1.523      ;
; -0.410 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.515      ;
; -0.410 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.515      ;
; -0.410 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.515      ;
; -0.410 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.515      ;
; -0.410 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.515      ;
; -0.410 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.515      ;
; -0.410 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.515      ;
; -0.410 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.515      ;
; -0.410 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.092      ; 1.509      ;
; -0.407 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.063      ; 1.477      ;
; -0.401 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.092      ; 1.500      ;
; -0.398 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.063      ; 1.468      ;
; -0.377 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.482      ;
; -0.377 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.482      ;
; -0.377 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.482      ;
; -0.377 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.482      ;
; -0.377 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.482      ;
; -0.377 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.482      ;
; -0.377 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.482      ;
; -0.377 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.482      ;
; -0.375 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.092      ; 1.474      ;
; -0.372 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.063      ; 1.442      ;
; -0.369 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.474      ;
; -0.369 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.474      ;
; -0.369 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.474      ;
; -0.369 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.474      ;
; -0.369 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.474      ;
; -0.369 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.474      ;
; -0.369 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.474      ;
; -0.369 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.098      ; 1.474      ;
; -0.359 ; bit_cnt[2]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.106      ; 1.472      ;
; -0.354 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.079      ; 1.440      ;
; -0.353 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.106      ; 1.466      ;
; -0.348 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.079      ; 1.434      ;
; -0.336 ; bit_cnt[5]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.427      ;
; -0.336 ; bit_cnt[5]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.427      ;
; -0.336 ; bit_cnt[5]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.427      ;
; -0.336 ; bit_cnt[5]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.427      ;
; -0.336 ; bit_cnt[5]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.427      ;
; -0.336 ; bit_cnt[5]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.427      ;
; -0.336 ; bit_cnt[5]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.427      ;
; -0.336 ; bit_cnt[5]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.427      ;
; -0.327 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.418      ;
; -0.327 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.418      ;
; -0.327 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.418      ;
; -0.327 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.418      ;
; -0.327 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.418      ;
; -0.327 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.418      ;
; -0.327 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.418      ;
; -0.327 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.084      ; 1.418      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.728 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.420      ; 1.241      ;
; 0.766 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.419      ; 1.201      ;
; 0.793 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.419      ; 1.175      ;
; 0.806 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.420      ; 1.163      ;
; 0.806 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.419      ; 1.161      ;
; 0.811 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.419      ; 1.156      ;
; 0.833 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.417      ; 1.133      ;
; 0.836 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.420      ; 1.134      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.620 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.570      ; 0.980      ;
; -0.610 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.567      ; 0.987      ;
; -0.597 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.569      ; 1.002      ;
; -0.589 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.570      ; 1.011      ;
; -0.589 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.569      ; 1.010      ;
; -0.584 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.569      ; 1.015      ;
; -0.573 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.569      ; 1.026      ;
; -0.523 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.570      ; 1.077      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.013 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.734      ; 1.861      ;
; 0.043 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.577      ; 1.734      ;
; 0.086 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.734      ; 1.434      ;
; 0.088 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.571      ; 1.773      ;
; 0.099 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.734      ; 1.947      ;
; 0.120 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.577      ; 1.311      ;
; 0.125 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.486      ;
; 0.134 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.495      ;
; 0.139 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.500      ;
; 0.148 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.509      ;
; 0.149 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.510      ;
; 0.163 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.524      ;
; 0.163 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.571      ; 1.348      ;
; 0.176 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.571      ; 1.861      ;
; 0.180 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 1.255      ; 1.549      ;
; 0.184 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.734      ; 1.532      ;
; 0.199 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.209 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.318      ;
; 0.211 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.318      ;
; 0.217 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.326      ;
; 0.221 ; bit_cnt[0]          ; bit_cnt[1]          ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.330      ;
; 0.241 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.069      ; 0.394      ;
; 0.256 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.617      ;
; 0.259 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 1.571      ; 1.444      ;
; 0.285 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.646      ;
; 0.292 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.401      ;
; 0.301 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.410      ;
; 0.320 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.152      ; 0.556      ;
; 0.323 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.069      ; 0.476      ;
; 0.323 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 1.255      ; 1.692      ;
; 0.323 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.152      ; 0.559      ;
; 0.330 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.152      ; 0.566      ;
; 0.331 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.152      ; 0.567      ;
; 0.338 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.152      ; 0.574      ;
; 0.338 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.152      ; 0.574      ;
; 0.339 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.152      ; 0.575      ;
; 0.360 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.522      ; 0.466      ;
; 0.380 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.019      ; 0.483      ;
; 0.417 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.615      ; 0.616      ;
; 0.418 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.615      ; 0.617      ;
; 0.419 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.615      ; 0.618      ;
; 0.420 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.522      ; 0.526      ;
; 0.430 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.019      ; 0.533      ;
; 0.446 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.555      ;
; 0.446 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.615      ; 0.645      ;
; 0.447 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.556      ;
; 0.457 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.566      ;
; 0.475 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.152      ; 0.711      ;
; 0.508 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.632      ;
; 0.518 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.214      ; 0.816      ;
; 0.523 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.615      ; 0.722      ;
; 0.530 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.615      ; 0.729      ;
; 0.534 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.615      ; 0.733      ;
; 0.555 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.679      ; 0.818      ;
; 0.555 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.503      ; 0.642      ;
; 0.568 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.059      ; 0.711      ;
; 0.582 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.697      ;
; 0.603 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.164      ; 0.851      ;
; 0.606 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.679      ; 0.869      ;
; 0.620 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.046      ; 0.750      ;
; 0.644 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.117     ; 0.611      ;
; 0.647 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.615      ; 0.846      ;
; 0.655 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.028      ; 0.767      ;
; 0.675 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.516      ; 0.775      ;
; 0.679 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.053      ; 0.816      ;
; 0.719 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.827      ;
; 0.722 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.516      ; 0.822      ;
; 0.724 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.832      ;
; 0.724 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.833      ;
; 0.726 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.834      ;
; 0.730 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.838      ;
; 0.731 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.839      ;
; 0.732 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.841      ;
; 0.745 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.854      ;
; 0.750 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.516      ; 0.850      ;
; 0.793 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.901      ;
; 0.816 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.924      ;
; 0.849 ; bit_cnt[0]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.125      ;
; 0.849 ; bit_cnt[0]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.125      ;
; 0.849 ; bit_cnt[0]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.125      ;
; 0.849 ; bit_cnt[0]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.125      ;
; 0.849 ; bit_cnt[0]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.125      ;
; 0.849 ; bit_cnt[0]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.125      ;
; 0.849 ; bit_cnt[0]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.125      ;
; 0.849 ; bit_cnt[0]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.125      ;
; 0.856 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.981      ;
; 0.871 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 1.155      ;
; 0.971 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 1.079      ;
; 0.998 ; bit_cnt[2]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.274      ;
; 0.998 ; bit_cnt[2]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.274      ;
; 0.998 ; bit_cnt[2]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.192      ; 1.274      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.478 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.152      ;
; -0.478 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.152      ;
; -0.478 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.152      ;
; -0.478 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.152      ;
; -0.478 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.152      ;
; -0.478 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.152      ;
; -0.478 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.152      ;
; -0.478 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.197      ; 2.152      ;
; -0.259 ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.259 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.055      ; 1.791      ;
; -0.168 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.080      ; 1.725      ;
; -0.168 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.080      ; 1.725      ;
; -0.168 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.080      ; 1.725      ;
; -0.070 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 1.178      ; 1.725      ;
; 0.287  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.528      ; 1.718      ;
; 0.448  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.528      ; 2.057      ;
; 0.450  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 1.522      ; 1.549      ;
; 0.487  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.197      ; 1.687      ;
; 0.487  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.197      ; 1.687      ;
; 0.487  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.197      ; 1.687      ;
; 0.487  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.197      ; 1.687      ;
; 0.487  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.197      ; 1.687      ;
; 0.487  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.197      ; 1.687      ;
; 0.487  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.197      ; 1.687      ;
; 0.487  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.197      ; 1.687      ;
; 0.488  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 1.679      ; 1.668      ;
; 0.524  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 1.618      ; 1.571      ;
; 0.524  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 1.618      ; 1.571      ;
; 0.524  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 1.618      ; 1.571      ;
; 0.524  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 1.618      ; 1.571      ;
; 0.524  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 1.618      ; 1.571      ;
; 0.524  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 1.618      ; 1.571      ;
; 0.524  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 1.618      ; 1.571      ;
; 0.524  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 1.618      ; 1.571      ;
; 0.535  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 1.679      ; 2.121      ;
; 0.551  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.679      ; 1.605      ;
; 0.558  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 1.618      ; 2.037      ;
; 0.558  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 1.618      ; 2.037      ;
; 0.558  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 1.618      ; 2.037      ;
; 0.558  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 1.618      ; 2.037      ;
; 0.558  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 1.618      ; 2.037      ;
; 0.558  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 1.618      ; 2.037      ;
; 0.558  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 1.618      ; 2.037      ;
; 0.558  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 1.618      ; 2.037      ;
; 0.577  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 1.522      ; 1.922      ;
; 0.616  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.616  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.055      ; 1.416      ;
; 0.664  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.679      ; 1.992      ;
; 0.705  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.080      ; 1.352      ;
; 0.705  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.080      ; 1.352      ;
; 0.705  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.080      ; 1.352      ;
; 0.803  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 1.178      ; 1.352      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.372 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.939      ; 3.132      ;
; 0.379 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 2.958      ; 3.139      ;
; 0.381 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.959      ; 3.139      ;
; 0.386 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 2.959      ; 3.135      ;
; 0.387 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 2.945      ; 3.124      ;
; 0.388 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.960      ; 3.136      ;
; 0.389 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 2.960      ; 3.136      ;
; 0.474 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.939      ; 2.530      ;
; 0.488 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 2.945      ; 2.523      ;
; 0.488 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.944      ; 3.102      ;
; 0.492 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 2.959      ; 2.529      ;
; 0.492 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 2.958      ; 2.526      ;
; 0.494 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.959      ; 2.526      ;
; 0.498 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 2.960      ; 2.527      ;
; 0.498 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.960      ; 2.526      ;
; 0.609 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.944      ; 2.481      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.519 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.089      ; 3.108      ;
; 0.520 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.087      ; 3.106      ;
; 0.520 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.089      ; 3.107      ;
; 0.523 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.090      ; 3.106      ;
; 0.524 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.089      ; 3.103      ;
; 0.524 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.089      ; 3.104      ;
; 0.526 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.090      ; 3.103      ;
; 0.527 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.090      ; 3.103      ;
; 0.632 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.090      ; 2.497      ;
; 0.632 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.089      ; 2.495      ;
; 0.634 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.089      ; 2.494      ;
; 0.644 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.089      ; 2.483      ;
; 0.645 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.087      ; 2.481      ;
; 0.648 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.089      ; 2.479      ;
; 0.650 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.090      ; 2.480      ;
; 0.650 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.090      ; 2.479      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.366 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.188      ; 2.362      ;
; -0.365 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.187      ; 2.362      ;
; -0.365 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.188      ; 2.363      ;
; -0.361 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.185      ; 2.364      ;
; -0.361 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.187      ; 2.366      ;
; -0.350 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.187      ; 2.377      ;
; -0.349 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.187      ; 2.378      ;
; -0.348 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.188      ; 2.380      ;
; -0.269 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.187      ; 2.958      ;
; -0.268 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.188      ; 2.960      ;
; -0.267 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.188      ; 2.961      ;
; -0.267 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.188      ; 2.961      ;
; -0.266 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.187      ; 2.961      ;
; -0.266 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.187      ; 2.961      ;
; -0.262 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.185      ; 2.963      ;
; -0.262 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.187      ; 2.965      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.190 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 3.036      ; 2.366      ;
; -0.138 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 3.053      ; 2.435      ;
; -0.137 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 3.053      ; 2.436      ;
; -0.137 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 3.052      ; 2.435      ;
; -0.136 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 3.051      ; 2.435      ;
; -0.134 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 3.052      ; 2.438      ;
; -0.125 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 3.037      ; 2.432      ;
; -0.111 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 3.031      ; 2.440      ;
; -0.050 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 3.036      ; 2.986      ;
; -0.015 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 3.053      ; 3.038      ;
; -0.015 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 3.052      ; 3.037      ;
; -0.015 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 3.053      ; 3.038      ;
; -0.011 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 3.052      ; 3.041      ;
; -0.011 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 3.051      ; 3.040      ;
; -0.011 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 3.037      ; 3.026      ;
; 0.003  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 3.031      ; 3.034      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                           ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.040 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 1.227      ; 1.301      ;
; 0.063  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.124      ; 1.301      ;
; 0.063  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.124      ; 1.301      ;
; 0.063  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.124      ; 1.301      ;
; 0.088  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.734      ; 1.936      ;
; 0.149  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.149  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.099      ; 1.362      ;
; 0.160  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.521      ;
; 0.160  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.521      ;
; 0.160  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.521      ;
; 0.160  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.521      ;
; 0.160  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.521      ;
; 0.160  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.521      ;
; 0.160  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.521      ;
; 0.160  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.247      ; 1.521      ;
; 0.174  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 1.670      ; 1.958      ;
; 0.174  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 1.670      ; 1.958      ;
; 0.174  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 1.670      ; 1.958      ;
; 0.174  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 1.670      ; 1.958      ;
; 0.174  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 1.670      ; 1.958      ;
; 0.174  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 1.670      ; 1.958      ;
; 0.174  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 1.670      ; 1.958      ;
; 0.174  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 1.670      ; 1.958      ;
; 0.183  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.571      ; 1.868      ;
; 0.195  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.734      ; 1.543      ;
; 0.204  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 1.670      ; 1.488      ;
; 0.204  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 1.670      ; 1.488      ;
; 0.204  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 1.670      ; 1.488      ;
; 0.204  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 1.670      ; 1.488      ;
; 0.204  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 1.670      ; 1.488      ;
; 0.204  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 1.670      ; 1.488      ;
; 0.204  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 1.670      ; 1.488      ;
; 0.204  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 1.670      ; 1.488      ;
; 0.208  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.734      ; 2.056      ;
; 0.259  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.734      ; 1.607      ;
; 0.305  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.571      ; 1.490      ;
; 0.307  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.577      ; 1.998      ;
; 0.461  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.577      ; 1.652      ;
; 0.838  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 1.227      ; 1.679      ;
; 0.941  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.124      ; 1.679      ;
; 0.941  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.124      ; 1.679      ;
; 0.941  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.124      ; 1.679      ;
; 1.030  ; reset_n   ; bit_cnt[0]          ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.030  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.099      ; 1.743      ;
; 1.068  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.247      ; 1.929      ;
; 1.068  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.247      ; 1.929      ;
; 1.068  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.247      ; 1.929      ;
; 1.068  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.247      ; 1.929      ;
; 1.068  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.247      ; 1.929      ;
; 1.068  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.247      ; 1.929      ;
; 1.068  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.247      ; 1.929      ;
; 1.068  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.247      ; 1.929      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; -0.168 ; 0.048        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -0.142 ; 0.074        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -0.124 ; 0.060        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -0.121 ; 0.063        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; -0.116 ; 0.068        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[0]              ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; -0.098 ; 0.086        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.053  ; 0.053        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated|clk  ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated|clk ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated|clk ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated|clk ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated|clk ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated|clk ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en|clk             ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk           ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk           ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk           ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk           ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk           ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk           ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk           ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk           ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; -0.025 ; -0.025       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 1.018  ; 1.018        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 1.018  ; 1.018        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 1.019  ; 1.019        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 1.022  ; 1.022        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 1.022  ; 1.022        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 1.023  ; 1.023        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.979  ; 0.979        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.979  ; 0.979        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; -0.146 ; 0.463 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.241 ; 0.352 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.259 ; 0.342 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.342 ; 0.245 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -0.334 ; 0.252 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.374 ; 0.205 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.146 ; 0.463 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.279 ; 0.308 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.337 ; 0.253 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 0.755  ; 1.234 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.550  ; 0.947 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 2.659  ; 3.307 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 2.720  ; 3.384 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 1.853  ; 2.444 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.730  ; 2.331 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.182  ; 2.889 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 1.634  ; 2.280 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.411  ; 2.025 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.217  ; 1.799 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.424  ; 2.040 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.236  ; 1.842 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.114  ; 1.692 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.634  ; 2.280 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.364  ; 1.984 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 1.456  ; 2.100 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 2.189  ; 2.905 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 1.186  ; 1.718 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.016 ; 0.367 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.024 ; 0.395 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 2.085  ; 2.755 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 2.146  ; 2.832 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 1.344  ; 1.865 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.178  ; 1.757 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 1.621  ; 2.287 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 1.628  ; 2.303 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.964  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.835  ; 0.257  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.849  ; 0.269  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.936  ; 0.368  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.926  ; 0.361  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.964  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.661  ; 0.059  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.875  ; 0.307  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.927  ; 0.354  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.155 ; -0.659 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.353 ; -0.758 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.581 ; -2.185 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.781 ; -2.311 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.608 ; -2.186 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.492 ; -2.078 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.603 ; -2.224 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.892 ; -1.464 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.174 ; -1.784 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.945 ; -1.526 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.189 ; -1.800 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.009 ; -1.610 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.892 ; -1.464 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.371 ; -1.991 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.109 ; -1.725 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.070 ; -1.685 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.438 ; -2.032 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.442 ; -1.021 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.384  ; -0.043 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.286  ; -0.129 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.089 ; -1.668 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.221 ; -1.751 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.082 ; -1.616 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.863 ; -1.439 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.043 ; -1.635 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.331 ; -2.007 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.905 ; 3.322 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 3.001 ; 3.421 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.831 ; 3.255 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.905 ; 3.322 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 3.001 ; 3.421 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.831 ; 3.255 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.517 ; 3.097 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.517 ; 3.097 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 6.447 ; 6.670 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 5.320 ; 5.347 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.816 ; 5.905 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 5.794 ; 5.902 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 5.912 ; 6.010 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.647 ; 5.725 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.447 ; 6.670 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.603 ; 5.675 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.629 ; 5.709 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.177 ; 3.236 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.818 ; 3.859 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 4.005 ; 4.044 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.748 ; 3.771 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.859 ; 3.276 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.952 ; 3.371 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.786 ; 3.210 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.859 ; 3.276 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.952 ; 3.371 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.786 ; 3.210 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.465 ; 3.042 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.465 ; 3.042 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 5.197 ; 5.222 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 5.197 ; 5.222 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.673 ; 5.757 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 5.651 ; 5.754 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 5.764 ; 5.858 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.510 ; 5.584 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.310 ; 6.529 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.467 ; 5.535 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.492 ; 5.568 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.107 ; 3.164 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.714 ; 3.734 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.894 ; 3.911 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.635 ; 3.665 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.624 ; 4.211 ;       ;
; ss_n         ; roe         ; 4.736 ; 4.910 ; 5.555 ; 5.403 ;
; ss_n         ; rrdy        ; 5.013 ; 5.206 ; 5.877 ; 5.717 ;
; ss_n         ; trdy        ; 4.845 ; 4.999 ; 5.624 ; 5.546 ;
; st_load_en   ; roe         ; 4.797 ; 4.971 ; 5.632 ; 5.480 ;
; st_load_en   ; rrdy        ; 5.074 ; 5.267 ; 5.954 ; 5.794 ;
; st_load_en   ; trdy        ; 4.505 ; 5.060 ; 5.701 ; 5.152 ;
; st_load_roe  ; roe         ; 4.265 ;       ;       ; 4.820 ;
; st_load_rrdy ; rrdy        ; 4.300 ;       ;       ; 4.878 ;
; st_load_trdy ; trdy        ; 4.617 ;       ;       ; 5.288 ;
; tx_load_en   ; trdy        ; 4.624 ;       ;       ; 5.304 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.543 ; 4.121 ;       ;
; ss_n         ; roe         ; 4.603 ; 4.776 ; 5.406 ; 5.274 ;
; ss_n         ; rrdy        ; 4.870 ; 4.417 ; 5.004 ; 5.573 ;
; ss_n         ; trdy        ; 4.685 ; 4.866 ; 5.481 ; 5.390 ;
; st_load_en   ; roe         ; 4.655 ; 4.828 ; 5.460 ; 5.328 ;
; st_load_en   ; rrdy        ; 4.922 ; 5.119 ; 5.783 ; 5.627 ;
; st_load_en   ; trdy        ; 4.357 ; 4.462 ; 4.887 ; 5.011 ;
; st_load_roe  ; roe         ; 4.162 ;       ;       ; 4.711 ;
; st_load_rrdy ; rrdy        ; 4.199 ;       ;       ; 4.767 ;
; st_load_trdy ; trdy        ; 4.179 ;       ;       ; 4.772 ;
; tx_load_en   ; trdy        ; 4.467 ;       ;       ; 5.144 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.975 ; 3.972 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.065 ; 3.065 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.049     ; 4.049     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.136     ; 3.202     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.640  ; -0.856 ; -0.644   ; -0.433  ; -3.000              ;
;  reset_n         ; N/A     ; N/A    ; -0.202   ; -0.190  ; -3.000              ;
;  rx_req          ; 0.479   ; -0.856 ; 0.073    ; -0.433  ; -3.000              ;
;  sclk            ; -3.640  ; 0.013  ; -0.644   ; -0.059  ; -3.000              ;
; Design-wide TNS  ; -45.621 ; -6.471 ; -12.932  ; -4.231  ; -54.565             ;
;  reset_n         ; N/A     ; N/A    ; -1.346   ; -1.108  ; -3.402              ;
;  rx_req          ; 0.000   ; -6.471 ; 0.000    ; -3.398  ; -3.248              ;
;  sclk            ; -45.621 ; 0.000  ; -11.586  ; -0.059  ; -47.915             ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.470  ; 0.894 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.265  ; 0.669 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.212  ; 0.654 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.021  ; 0.454 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.047  ; 0.472 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.021 ; 0.406 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.470  ; 0.894 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.171  ; 0.589 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.021  ; 0.463 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.454  ; 1.572 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.074  ; 1.202 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.704  ; 5.110 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.875  ; 5.281 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.331  ; 3.712 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.027  ; 3.436 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.899  ; 4.373 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.911  ; 3.360 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.485  ; 2.884 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.050  ; 2.483 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.441  ; 2.861 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.112  ; 2.546 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.866  ; 2.305 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.911  ; 3.360 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.371  ; 2.813 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.480  ; 2.960 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.929  ; 4.406 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.646  ; 3.000 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.649  ; 0.760 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.658  ; 0.804 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.288  ; 4.712 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 4.459  ; 4.883 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.990  ; 3.319 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.629  ; 3.020 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.478  ; 3.938 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.508  ; 3.971 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.073  ; 0.686  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.835  ; 0.458  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.849  ; 0.473  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.039  ; 0.646  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 1.015  ; 0.634  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 1.073  ; 0.686  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.661  ; 0.137  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.895  ; 0.537  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 1.030  ; 0.629  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.155 ; -0.471 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.353 ; -0.758 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.581 ; -2.185 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.781 ; -2.311 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.608 ; -2.186 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.492 ; -2.078 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.603 ; -2.224 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.892 ; -1.464 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.174 ; -1.784 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.945 ; -1.526 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.189 ; -1.800 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.009 ; -1.610 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -0.892 ; -1.464 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.371 ; -1.991 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.109 ; -1.725 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.070 ; -1.685 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.438 ; -2.032 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.442 ; -1.021 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.384  ; -0.043 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.286  ; -0.129 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.089 ; -1.668 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.221 ; -1.751 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.082 ; -1.616 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.863 ; -1.439 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.043 ; -1.635 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.331 ; -2.007 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.922  ; 5.025  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.080  ; 5.174  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.798  ; 4.922  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.922  ; 5.025  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.080  ; 5.174  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.798  ; 4.922  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.411  ; 5.237  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.411  ; 5.237  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 10.039 ; 10.180 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 8.329  ; 8.267  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 9.130  ; 9.169  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 9.050  ; 9.111  ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.269  ; 9.329  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.859  ; 8.870  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 10.039 ; 10.180 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.735  ; 8.799  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.850  ; 8.865  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.512  ; 5.477  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.922  ; 5.923  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.207  ; 6.215  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.795  ; 5.761  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.859 ; 3.276 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.952 ; 3.371 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.786 ; 3.210 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.859 ; 3.276 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.952 ; 3.371 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.786 ; 3.210 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.465 ; 3.042 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.465 ; 3.042 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 5.197 ; 5.222 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 5.197 ; 5.222 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 5.673 ; 5.757 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 5.651 ; 5.754 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 5.764 ; 5.858 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.510 ; 5.584 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.310 ; 6.529 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.467 ; 5.535 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.492 ; 5.568 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.107 ; 3.164 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.714 ; 3.734 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.894 ; 3.911 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.635 ; 3.665 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.118 ; 6.456 ;       ;
; ss_n         ; roe         ; 8.112 ; 8.369 ; 8.854 ; 8.510 ;
; ss_n         ; rrdy        ; 8.567 ; 8.867 ; 9.319 ; 8.974 ;
; ss_n         ; trdy        ; 8.321 ; 8.565 ; 8.988 ; 8.700 ;
; st_load_en   ; roe         ; 8.283 ; 8.540 ; 9.025 ; 8.681 ;
; st_load_en   ; rrdy        ; 8.738 ; 9.038 ; 9.490 ; 9.145 ;
; st_load_en   ; trdy        ; 7.739 ; 8.736 ; 9.159 ; 8.135 ;
; st_load_roe  ; roe         ; 7.263 ;       ;       ; 7.584 ;
; st_load_rrdy ; rrdy        ; 7.236 ;       ;       ; 7.599 ;
; st_load_trdy ; trdy        ; 7.881 ;       ;       ; 8.302 ;
; tx_load_en   ; trdy        ; 7.911 ;       ;       ; 8.335 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.543 ; 4.121 ;       ;
; ss_n         ; roe         ; 4.603 ; 4.776 ; 5.406 ; 5.274 ;
; ss_n         ; rrdy        ; 4.870 ; 4.417 ; 5.004 ; 5.573 ;
; ss_n         ; trdy        ; 4.685 ; 4.866 ; 5.481 ; 5.390 ;
; st_load_en   ; roe         ; 4.655 ; 4.828 ; 5.460 ; 5.328 ;
; st_load_en   ; rrdy        ; 4.922 ; 5.119 ; 5.783 ; 5.627 ;
; st_load_en   ; trdy        ; 4.357 ; 4.462 ; 4.887 ; 5.011 ;
; st_load_roe  ; roe         ; 4.162 ;       ;       ; 4.711 ;
; st_load_rrdy ; rrdy        ; 4.199 ;       ;       ; 4.767 ;
; st_load_trdy ; trdy        ; 4.179 ;       ;       ; 4.772 ;
; tx_load_en   ; trdy        ; 4.467 ;       ;       ; 5.144 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 123      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 34       ; 34       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 34       ; 34       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Apr 26 14:01:09 2019
Info: Command: quartus_sta SPI_slave_FPGA -c SPI_slave_FPGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_slave_FPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.640             -45.621 sclk 
    Info (332119):     0.479               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.856
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.856              -6.471 rx_req 
    Info (332119):     0.140               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.644             -11.586 sclk 
    Info (332119):    -0.202              -1.346 reset_n 
    Info (332119):     0.073               0.000 rx_req 
Info (332146): Worst-case removal slack is -0.377
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.377              -2.969 rx_req 
    Info (332119):    -0.074              -0.125 reset_n 
    Info (332119):    -0.033              -0.033 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.150
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.150             -38.541 sclk 
    Info (332119):     0.511               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.699
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.699              -5.245 rx_req 
    Info (332119):     0.130               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.520
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.520              -8.854 sclk 
    Info (332119):    -0.071              -0.457 reset_n 
    Info (332119):     0.188               0.000 rx_req 
Info (332146): Worst-case removal slack is -0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.433              -3.398 rx_req 
    Info (332119):    -0.170              -0.774 reset_n 
    Info (332119):    -0.059              -0.059 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.264
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.264             -20.339 sclk 
    Info (332119):     0.728               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.620              -4.685 rx_req 
    Info (332119):     0.013               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.478              -8.024 sclk 
    Info (332119):     0.372               0.000 reset_n 
    Info (332119):     0.519               0.000 rx_req 
Info (332146): Worst-case removal slack is -0.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.366              -2.865 rx_req 
    Info (332119):    -0.190              -1.108 reset_n 
    Info (332119):    -0.040              -0.040 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.915 sclk 
    Info (332119):    -3.000              -3.402 reset_n 
    Info (332119):    -3.000              -3.248 rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 492 megabytes
    Info: Processing ended: Fri Apr 26 14:01:13 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


