2025-06-27CIP 競賽

這是我第四次參加公司的CIP比賽，記錄一下歷年的成果

2016年第一次參加競賽  (第一名)
主題： High performance digital design kit for 0.11um
目標 :  將自行開發新的0.11um Standard cell library，提供高速而且省面積的digital design kit 以滿足客戶需求 
效益 :  幫公司節省4200萬元委外開發IP費用。

2018年第二次參加競賽  (第二名)
主題： 降低 General Purpose IO IP leakage 與面積
目標 :  解決 IO leakage 問題， 使用 CUP 與 SCR 技術以提供 high performance 與節省30%面積的 IO IP 
效益 :  幫公司節省1800萬元委外開發IP費用。

2019年第三次參加競賽  (第三名)
主題 :  節省面積以提供高速standard cell library 
目標 :  提供節省30%面積的高速 standard cell library 
效益 :  幫公司節省1000萬元委外開發IP費用。

2025年第四次參加競賽 
主題：AI-Driven Analog Design Optimization
背景 :
AI蓬勃發展的時代，如何導入AI 加速類比電路設計優化 Analog Design Optimization 
生成式AI可以自動產出文字、圖片、影片 但無法產出類比電路
從電路設計(Schematic)以及    版圖(Layout)兩方面，導入AI 來優化設計 

Schematic:
AI不會設計電路，但有強大的運算能力 
給變數與條件，運用AI算力優化電路設計(variable)
製程節點轉換，schematic port-in ，節省re-design 時間(callback refresh)
AMS(Analog Mix Signal) design support

Layout:
Schematic Driven layout  
Connection guide line (high fly)
Auto abutment save common source common drain area
DNW Merge
Fluid guard ring generate 
