Timing Analyzer report for fp32_rx_mac_tx
Tue Oct 25 22:55:28 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'RSTL_I'
 13. Slow 1200mV 85C Model Setup: 'CLK_I'
 14. Slow 1200mV 85C Model Hold: 'CLK_I'
 15. Slow 1200mV 85C Model Hold: 'RSTL_I'
 16. Slow 1200mV 85C Model Recovery: 'CLK_I'
 17. Slow 1200mV 85C Model Removal: 'CLK_I'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'RSTL_I'
 26. Slow 1200mV 0C Model Setup: 'CLK_I'
 27. Slow 1200mV 0C Model Hold: 'CLK_I'
 28. Slow 1200mV 0C Model Hold: 'RSTL_I'
 29. Slow 1200mV 0C Model Recovery: 'CLK_I'
 30. Slow 1200mV 0C Model Removal: 'CLK_I'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'RSTL_I'
 38. Fast 1200mV 0C Model Setup: 'CLK_I'
 39. Fast 1200mV 0C Model Hold: 'CLK_I'
 40. Fast 1200mV 0C Model Hold: 'RSTL_I'
 41. Fast 1200mV 0C Model Recovery: 'CLK_I'
 42. Fast 1200mV 0C Model Removal: 'CLK_I'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; fp32_rx_mac_tx                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  28.3%      ;
;     Processor 3            ;  16.3%      ;
;     Processor 4            ;  15.5%      ;
;     Processors 5-12        ;   3.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; CLK_I      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_I }  ;
; RSTL_I     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RSTL_I } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 15.03 MHz ; 15.03 MHz       ; CLK_I      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; RSTL_I ; -66.485 ; -2035.397        ;
; CLK_I  ; -65.527 ; -5913.900        ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; CLK_I  ; 0.429 ; 0.000             ;
; RSTL_I ; 3.253 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK_I ; -0.431 ; -30.942               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.105 ; -30.875              ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; CLK_I  ; -4.000 ; -926.820                        ;
; RSTL_I ; -3.000 ; -3.000                          ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RSTL_I'                                                                                                                                         ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -66.485 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 66.375     ;
; -66.472 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 66.362     ;
; -66.438 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 66.328     ;
; -66.425 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 66.315     ;
; -66.369 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 66.263     ;
; -66.356 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 66.250     ;
; -66.301 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 66.197     ;
; -66.254 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 66.150     ;
; -66.218 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 66.108     ;
; -66.209 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 66.099     ;
; -66.207 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 66.080     ;
; -66.194 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 66.067     ;
; -66.185 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 66.085     ;
; -66.171 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 66.061     ;
; -66.167 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 66.060     ;
; -66.162 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 66.052     ;
; -66.154 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 66.047     ;
; -66.143 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 66.033     ;
; -66.134 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 66.030     ;
; -66.124 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 66.024     ;
; -66.111 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 66.011     ;
; -66.102 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 65.996     ;
; -66.096 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.986     ;
; -66.094 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.977     ;
; -66.093 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 65.987     ;
; -66.092 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.965     ;
; -66.087 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 65.983     ;
; -66.081 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.964     ;
; -66.079 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.952     ;
; -66.052 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 65.942     ;
; -66.027 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 65.921     ;
; -66.023 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.902     ;
; -66.018 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.918     ;
; -66.010 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 65.906     ;
; -66.005 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.895     ;
; -65.983 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 65.882     ;
; -65.963 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 65.859     ;
; -65.940 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.813     ;
; -65.940 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.846     ;
; -65.936 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 65.830     ;
; -65.931 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.804     ;
; -65.910 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 65.799     ;
; -65.908 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.787     ;
; -65.900 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 65.793     ;
; -65.894 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.794     ;
; -65.891 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 65.784     ;
; -65.876 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 65.766     ;
; -65.866 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 65.762     ;
; -65.865 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.738     ;
; -65.857 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.757     ;
; -65.856 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.735     ;
; -65.848 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.748     ;
; -65.829 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.719     ;
; -65.827 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.710     ;
; -65.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 65.718     ;
; -65.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.698     ;
; -65.819 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 65.715     ;
; -65.818 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.701     ;
; -65.816 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 65.715     ;
; -65.816 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.689     ;
; -65.812 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 65.725     ;
; -65.799 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 65.712     ;
; -65.786 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 65.676     ;
; -65.785 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 65.681     ;
; -65.782 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.682     ;
; -65.774 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.647     ;
; -65.773 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.679     ;
; -65.760 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 65.654     ;
; -65.752 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.635     ;
; -65.750 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.623     ;
; -65.750 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.650     ;
; -65.743 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 65.632     ;
; -65.742 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.036      ; 65.633     ;
; -65.741 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.620     ;
; -65.739 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.629     ;
; -65.738 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 65.634     ;
; -65.734 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 65.633     ;
; -65.734 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.038      ; 65.627     ;
; -65.732 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.611     ;
; -65.729 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.036      ; 65.620     ;
; -65.721 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.046      ; 65.620     ;
; -65.696 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 65.592     ;
; -65.693 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 65.590     ;
; -65.692 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 65.591     ;
; -65.691 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.591     ;
; -65.680 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.044      ; 65.577     ;
; -65.670 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.039      ; 65.564     ;
; -65.669 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.569     ;
; -65.661 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.037      ; 65.544     ;
; -65.659 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.532     ;
; -65.649 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 65.545     ;
; -65.649 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.555     ;
; -65.645 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 65.557     ;
; -65.632 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.058      ; 65.544     ;
; -65.628 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.064      ; 65.547     ;
; -65.619 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.043      ; 65.508     ;
; -65.617 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.496     ;
; -65.598 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.471     ;
; -65.588 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.051      ; 65.467     ;
; -65.580 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.045      ; 65.480     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_I'                                                                                                                                                 ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -65.527 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.474     ;
; -65.523 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.470     ;
; -65.514 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.461     ;
; -65.510 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.457     ;
; -65.479 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.428     ;
; -65.477 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.426     ;
; -65.466 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.415     ;
; -65.464 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.413     ;
; -65.411 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.360     ;
; -65.411 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.360     ;
; -65.398 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.347     ;
; -65.398 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.347     ;
; -65.349 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.296     ;
; -65.345 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.292     ;
; -65.301 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.250     ;
; -65.299 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.248     ;
; -65.260 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.207     ;
; -65.256 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.203     ;
; -65.251 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.198     ;
; -65.247 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.194     ;
; -65.235 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 66.181     ;
; -65.235 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 66.181     ;
; -65.233 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.182     ;
; -65.233 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.182     ;
; -65.222 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 66.168     ;
; -65.222 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 66.168     ;
; -65.212 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 66.160     ;
; -65.212 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.161     ;
; -65.211 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 66.159     ;
; -65.210 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.159     ;
; -65.203 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.152     ;
; -65.201 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.150     ;
; -65.199 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 66.147     ;
; -65.198 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 66.146     ;
; -65.190 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 66.138     ;
; -65.185 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.132     ;
; -65.182 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.129     ;
; -65.181 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.128     ;
; -65.178 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.125     ;
; -65.178 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 66.123     ;
; -65.177 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 66.122     ;
; -65.177 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 66.125     ;
; -65.165 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 66.110     ;
; -65.164 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 66.109     ;
; -65.156 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.105     ;
; -65.144 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.093     ;
; -65.144 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.093     ;
; -65.143 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.092     ;
; -65.143 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.092     ;
; -65.137 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.086     ;
; -65.135 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.084     ;
; -65.135 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.084     ;
; -65.135 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.084     ;
; -65.134 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.083     ;
; -65.132 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.081     ;
; -65.130 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.079     ;
; -65.120 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 66.065     ;
; -65.119 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 66.064     ;
; -65.107 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 66.052     ;
; -65.106 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 66.051     ;
; -65.094 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.041     ;
; -65.090 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.037     ;
; -65.069 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.018     ;
; -65.069 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.018     ;
; -65.066 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.015     ;
; -65.066 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 66.015     ;
; -65.058 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.005     ;
; -65.057 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 66.003     ;
; -65.057 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 66.003     ;
; -65.054 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 66.001     ;
; -65.046 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.995     ;
; -65.044 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.993     ;
; -65.034 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.982     ;
; -65.033 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.981     ;
; -65.012 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.960     ;
; -65.010 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.959     ;
; -65.008 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.957     ;
; -65.000 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 65.945     ;
; -64.999 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 65.944     ;
; -64.978 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.927     ;
; -64.978 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.927     ;
; -64.978 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.927     ;
; -64.968 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 65.914     ;
; -64.968 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 65.914     ;
; -64.965 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.914     ;
; -64.959 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 65.905     ;
; -64.959 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.055     ; 65.905     ;
; -64.945 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.893     ;
; -64.944 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.892     ;
; -64.942 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 65.887     ;
; -64.942 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.891     ;
; -64.942 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.052     ; 65.891     ;
; -64.941 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.056     ; 65.886     ;
; -64.936 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.884     ;
; -64.935 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.883     ;
; -64.923 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.871     ;
; -64.918 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 65.865     ;
; -64.914 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 65.861     ;
; -64.914 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.054     ; 65.861     ;
; -64.914 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.053     ; 65.862     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_I'                                                                                                                                            ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.429 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.116      ; 0.797      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.101      ; 0.746      ;
; 0.444 ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.116      ; 0.812      ;
; 0.452 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST   ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP        ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; CLK_I        ; CLK_I       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[61]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[55]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[58]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST  ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST       ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[0]      ; fp32_uart_rx:My_UART_Rx|received_bit[0]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[1]      ; fp32_uart_rx:My_UART_Rx|received_bit[1]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[2]      ; fp32_uart_rx:My_UART_Rx|received_bit[2]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[4]      ; fp32_uart_rx:My_UART_Rx|received_bit[4]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[5]      ; fp32_uart_rx:My_UART_Rx|received_bit[5]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[6]      ; fp32_uart_rx:My_UART_Rx|received_bit[6]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; fp32_uart_rx:My_UART_Rx|received_bit[3]      ; fp32_uart_rx:My_UART_Rx|received_bit[3]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.080      ; 0.746      ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RSTL_I'                                                                                                                                        ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.253 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.215      ; 3.508      ;
; 3.443 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.226      ; 3.709      ;
; 4.393 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 4.669      ;
; 4.428 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 4.704      ;
; 4.459 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 4.707      ;
; 4.467 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.215      ; 4.722      ;
; 4.489 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.725      ;
; 4.516 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 4.744      ;
; 4.519 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 4.795      ;
; 4.524 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.759      ;
; 4.561 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.226      ; 4.827      ;
; 4.570 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.048      ; 4.658      ;
; 4.573 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.216      ; 4.829      ;
; 4.576 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.048      ; 4.664      ;
; 4.595 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 4.854      ;
; 4.618 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.206      ; 4.864      ;
; 4.621 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.209      ; 4.870      ;
; 4.628 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[16]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.236      ; 4.904      ;
; 4.630 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.866      ;
; 4.649 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.231      ; 4.920      ;
; 4.652 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 4.891      ;
; 4.670 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.234      ; 4.944      ;
; 4.670 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 4.917      ;
; 4.678 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 4.907      ;
; 4.696 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 4.935      ;
; 4.704 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.206      ; 4.950      ;
; 4.712 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 4.819      ;
; 4.726 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.048      ; 4.814      ;
; 4.751 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 4.850      ;
; 4.757 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 4.856      ;
; 4.766 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 5.025      ;
; 4.773 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.231      ; 5.044      ;
; 4.788 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.231      ; 5.059      ;
; 4.798 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 5.055      ;
; 4.810 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.057      ;
; 4.823 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.062      ;
; 4.830 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.081      ;
; 4.832 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.209      ; 5.081      ;
; 4.832 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 5.082      ;
; 4.845 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.096      ;
; 4.854 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.059      ; 4.953      ;
; 4.858 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 5.098      ;
; 4.861 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 4.966      ;
; 4.865 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 5.124      ;
; 4.881 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 4.979      ;
; 4.885 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.113      ;
; 4.889 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 5.118      ;
; 4.916 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 5.173      ;
; 4.922 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.161      ;
; 4.937 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 5.194      ;
; 4.941 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 5.189      ;
; 4.959 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.211      ; 5.210      ;
; 4.964 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.191      ; 5.195      ;
; 4.973 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 5.210      ;
; 4.994 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 5.231      ;
; 4.998 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.226      ;
; 5.003 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 5.253      ;
; 5.005 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 5.241      ;
; 5.010 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.222      ; 5.272      ;
; 5.020 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.056      ; 5.116      ;
; 5.022 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 5.270      ;
; 5.025 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.222      ; 5.287      ;
; 5.031 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.050      ; 5.121      ;
; 5.035 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 5.145      ;
; 5.043 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 5.279      ;
; 5.062 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 5.171      ;
; 5.066 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.305      ;
; 5.069 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 5.309      ;
; 5.074 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 5.303      ;
; 5.079 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 5.307      ;
; 5.080 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.186      ; 5.306      ;
; 5.091 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.227      ; 5.358      ;
; 5.102 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 5.352      ;
; 5.109 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.216      ; 5.365      ;
; 5.112 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 5.341      ;
; 5.118 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.186      ; 5.344      ;
; 5.119 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.217      ; 5.376      ;
; 5.123 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.209      ; 5.372      ;
; 5.123 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 5.360      ;
; 5.127 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.048      ; 5.215      ;
; 5.145 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.202      ; 5.387      ;
; 5.153 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 5.401      ;
; 5.156 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.395      ;
; 5.157 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.396      ;
; 5.168 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 5.404      ;
; 5.170 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.058      ; 5.268      ;
; 5.171 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.206      ; 5.417      ;
; 5.174 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 5.422      ;
; 5.176 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 5.413      ;
; 5.178 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.417      ;
; 5.180 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 5.409      ;
; 5.180 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.177      ; 5.397      ;
; 5.187 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 5.434      ;
; 5.188 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[0]~125 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.177      ; 5.405      ;
; 5.190 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.177      ; 5.407      ;
; 5.191 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.061      ; 5.292      ;
; 5.194 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.433      ;
; 5.195 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 5.434      ;
; 5.201 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 5.308      ;
; 5.221 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[19]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.235      ; 5.496      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_I'                                                                                                                  ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.431 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.336      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.430 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.337      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; -0.427 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.340      ; 2.999      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP                         ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE                         ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE                         ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START                        ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.065  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.500        ; 2.513      ; 2.929      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST                    ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.066  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE0_ST                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.526      ; 2.941      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW                  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.916      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE                  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.916      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|MAC_VALID_O                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.502      ; 2.916      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[24]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.497      ; 2.911      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[26]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.497      ; 2.911      ;
; 0.067  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.497      ; 2.911      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_I'                                                                                                       ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.610      ; 2.757      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[16]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[17]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[18]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[19]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[20]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[21]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[22]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[23]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[24]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[25]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[26]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[27]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[28]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[29]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[30]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[31]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.617      ; 2.764      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D3_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D4_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D5_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D6_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D7_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.624      ; 2.771      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START1_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D8_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D9_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D10_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.623      ; 2.770      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.611      ; 2.758      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.613      ; 2.760      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]    ; RSTL_I       ; CLK_I       ; 0.000        ; 2.613      ; 2.760      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[1]     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[8]     ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31]  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.611      ; 2.758      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31]  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.622      ; 2.769      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[23]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[23]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.626      ; 2.773      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.626      ; 2.773      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.625      ; 2.772      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.625      ; 2.772      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.625      ; 2.772      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.625      ; 2.772      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.626      ; 2.773      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.626      ; 2.773      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.626      ; 2.773      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[9]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[9]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.628      ; 2.775      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.629      ; 2.776      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[7]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[7]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[6]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[6]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
; -0.105 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[5]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.627      ; 2.774      ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 16.02 MHz ; 16.02 MHz       ; CLK_I      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; RSTL_I ; -62.309 ; -1909.081       ;
; CLK_I  ; -61.438 ; -5525.173       ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_I  ; 0.381 ; 0.000            ;
; RSTL_I ; 2.888 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.348 ; -25.056              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK_I ; -0.103 ; -30.121             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_I  ; -4.000 ; -924.552                       ;
; RSTL_I ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RSTL_I'                                                                                                                                          ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -62.309 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 62.299     ;
; -62.298 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 62.288     ;
; -62.275 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 62.260     ;
; -62.264 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 62.249     ;
; -62.215 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 62.203     ;
; -62.204 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 62.192     ;
; -62.071 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 62.042     ;
; -62.060 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 62.031     ;
; -62.059 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 62.049     ;
; -62.052 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 62.042     ;
; -62.032 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 62.018     ;
; -62.025 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 62.010     ;
; -62.023 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 62.019     ;
; -62.021 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 62.007     ;
; -62.018 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 62.003     ;
; -62.010 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 62.000     ;
; -62.002 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.997     ;
; -61.991 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.986     ;
; -61.989 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.980     ;
; -61.983 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.954     ;
; -61.976 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.961     ;
; -61.972 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.943     ;
; -61.965 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 61.953     ;
; -61.958 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 61.946     ;
; -61.929 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.056      ; 61.923     ;
; -61.921 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.911     ;
; -61.916 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 61.904     ;
; -61.887 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.872     ;
; -61.879 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.861     ;
; -61.879 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.875     ;
; -61.868 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.850     ;
; -61.845 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.836     ;
; -61.827 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 61.815     ;
; -61.821 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.792     ;
; -61.814 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.785     ;
; -61.785 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.056      ; 61.779     ;
; -61.785 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.762     ;
; -61.782 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.768     ;
; -61.775 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.761     ;
; -61.772 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.743     ;
; -61.758 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.748     ;
; -61.752 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.747     ;
; -61.750 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.746     ;
; -61.746 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.738     ;
; -61.745 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.740     ;
; -61.733 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.719     ;
; -61.733 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.704     ;
; -61.726 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.697     ;
; -61.724 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.709     ;
; -61.716 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.707     ;
; -61.716 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.717     ;
; -61.703 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.698     ;
; -61.700 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 61.706     ;
; -61.697 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.674     ;
; -61.689 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 61.695     ;
; -61.684 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.655     ;
; -61.683 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.654     ;
; -61.672 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.662     ;
; -61.664 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.049      ; 61.651     ;
; -61.664 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 61.652     ;
; -61.656 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.056      ; 61.650     ;
; -61.653 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.049      ; 61.640     ;
; -61.644 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.630     ;
; -61.641 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.618     ;
; -61.638 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.623     ;
; -61.636 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.630     ;
; -61.633 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 61.625     ;
; -61.629 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.611     ;
; -61.626 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.622     ;
; -61.625 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.619     ;
; -61.622 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 1.000        ; 0.055      ; 61.614     ;
; -61.622 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.604     ;
; -61.614 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.609     ;
; -61.602 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.594     ;
; -61.595 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.566     ;
; -61.593 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.581     ;
; -61.592 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.583     ;
; -61.580 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.562     ;
; -61.578 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.050      ; 61.566     ;
; -61.572 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.573     ;
; -61.571 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.567     ;
; -61.568 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 61.574     ;
; -61.557 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 61.563     ;
; -61.553 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.530     ;
; -61.537 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.528     ;
; -61.532 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.056      ; 61.526     ;
; -61.520 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.491     ;
; -61.514 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.056      ; 61.481     ;
; -61.512 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.489     ;
; -61.503 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.056      ; 61.470     ;
; -61.491 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.473     ;
; -61.485 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.481     ;
; -61.481 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.048      ; 61.467     ;
; -61.477 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.056      ; 61.471     ;
; -61.473 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.465     ;
; -61.451 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.442     ;
; -61.451 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.057      ; 61.446     ;
; -61.450 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.068      ; 61.456     ;
; -61.449 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.054      ; 61.437     ;
; -61.443 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.063      ; 61.444     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_I'                                                                                                                                                  ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -61.438 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.390     ;
; -61.434 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.386     ;
; -61.427 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.379     ;
; -61.423 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.375     ;
; -61.395 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.351     ;
; -61.393 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.349     ;
; -61.384 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.340     ;
; -61.382 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.338     ;
; -61.336 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.292     ;
; -61.335 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.291     ;
; -61.325 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.281     ;
; -61.324 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.280     ;
; -61.209 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 62.164     ;
; -61.198 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 62.153     ;
; -61.188 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.140     ;
; -61.184 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.136     ;
; -61.181 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.133     ;
; -61.179 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.133     ;
; -61.179 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.133     ;
; -61.177 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.129     ;
; -61.168 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.122     ;
; -61.168 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.122     ;
; -61.157 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 62.110     ;
; -61.155 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.109     ;
; -61.154 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.108     ;
; -61.153 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 62.106     ;
; -61.145 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.101     ;
; -61.144 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.098     ;
; -61.143 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.099     ;
; -61.143 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.097     ;
; -61.139 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.091     ;
; -61.138 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.094     ;
; -61.136 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.092     ;
; -61.135 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.087     ;
; -61.132 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.086     ;
; -61.131 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.085     ;
; -61.121 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.075     ;
; -61.120 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.074     ;
; -61.114 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.045     ; 62.071     ;
; -61.112 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.045     ; 62.069     ;
; -61.096 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.052     ;
; -61.094 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.050     ;
; -61.091 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.045     ;
; -61.091 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.045     ;
; -61.086 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.042     ;
; -61.085 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.041     ;
; -61.080 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.034     ;
; -61.080 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 62.034     ;
; -61.079 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.035     ;
; -61.078 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 62.034     ;
; -61.055 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.045     ; 62.012     ;
; -61.054 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.045     ; 62.011     ;
; -61.050 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 62.002     ;
; -61.046 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 61.998     ;
; -61.037 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.993     ;
; -61.036 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.992     ;
; -61.013 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 61.966     ;
; -61.009 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 61.962     ;
; -61.008 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.964     ;
; -61.007 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.963     ;
; -61.005 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.961     ;
; -60.997 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.953     ;
; -60.996 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.952     ;
; -60.985 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.941     ;
; -60.970 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.045     ; 61.927     ;
; -60.968 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.045     ; 61.925     ;
; -60.959 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.914     ;
; -60.952 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.907     ;
; -60.948 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.904     ;
; -60.947 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.903     ;
; -60.929 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.883     ;
; -60.929 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.883     ;
; -60.928 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.046     ; 61.884     ;
; -60.922 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.876     ;
; -60.922 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.876     ;
; -60.911 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.045     ; 61.868     ;
; -60.910 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.045     ; 61.867     ;
; -60.910 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.865     ;
; -60.905 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.859     ;
; -60.904 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.858     ;
; -60.898 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.853     ;
; -60.898 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.853     ;
; -60.898 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.852     ;
; -60.897 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.851     ;
; -60.887 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 61.839     ;
; -60.884 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 61.837     ;
; -60.883 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.050     ; 61.835     ;
; -60.882 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.836     ;
; -60.881 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.835     ;
; -60.880 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.049     ; 61.833     ;
; -60.880 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.834     ;
; -60.880 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.834     ;
; -60.875 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.829     ;
; -60.874 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.829     ;
; -60.874 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.828     ;
; -60.873 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.828     ;
; -60.856 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.810     ;
; -60.855 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.048     ; 61.809     ;
; -60.851 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.806     ;
; -60.850 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.047     ; 61.805     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                             ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.093      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.092      ; 0.669      ;
; 0.389 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.095      ; 0.719      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[25]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[53]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[60]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[57]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST   ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|received_bit[3]      ; fp32_uart_rx:My_UART_Rx|received_bit[3]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP        ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; CLK_I        ; CLK_I       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[22]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[23]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[26]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[29]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[28]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[50]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[51]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[52]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[54]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.072      ; 0.669      ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RSTL_I'                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.888 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.216      ; 3.144      ;
; 3.062 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.224      ; 3.326      ;
; 3.918 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.234      ; 4.192      ;
; 3.973 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 4.223      ;
; 3.977 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.220      ;
; 4.003 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.234      ; 4.277      ;
; 4.011 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.246      ;
; 4.015 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 4.243      ;
; 4.033 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.270      ;
; 4.044 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.234      ; 4.318      ;
; 4.059 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.219      ; 4.318      ;
; 4.067 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.210      ; 4.317      ;
; 4.083 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.054      ; 4.177      ;
; 4.083 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.054      ; 4.177      ;
; 4.090 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.214      ; 4.344      ;
; 4.097 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.204      ; 4.341      ;
; 4.105 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.340      ;
; 4.128 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.202      ; 4.370      ;
; 4.128 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 4.367      ;
; 4.166 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 4.393      ;
; 4.174 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[16]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.234      ; 4.448      ;
; 4.177 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.420      ;
; 4.181 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.417      ;
; 4.196 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.229      ; 4.465      ;
; 4.201 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.205      ; 4.446      ;
; 4.202 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 4.311      ;
; 4.217 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.054      ; 4.311      ;
; 4.218 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.231      ; 4.489      ;
; 4.250 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 4.502      ;
; 4.251 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 4.353      ;
; 4.251 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 4.353      ;
; 4.259 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 4.522      ;
; 4.263 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 4.515      ;
; 4.267 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.223      ; 4.530      ;
; 4.271 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.514      ;
; 4.288 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.525      ;
; 4.294 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 4.541      ;
; 4.297 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 4.545      ;
; 4.305 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.548      ;
; 4.305 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.208      ; 4.553      ;
; 4.325 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 4.429      ;
; 4.330 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 4.438      ;
; 4.332 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.567      ;
; 4.334 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.214      ; 4.588      ;
; 4.343 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 4.571      ;
; 4.352 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 4.454      ;
; 4.372 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.199      ; 4.611      ;
; 4.375 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 4.627      ;
; 4.388 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.187      ; 4.615      ;
; 4.397 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 4.649      ;
; 4.398 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.641      ;
; 4.413 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.650      ;
; 4.419 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.205      ; 4.664      ;
; 4.435 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.672      ;
; 4.436 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 4.664      ;
; 4.454 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.205      ; 4.699      ;
; 4.455 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.190      ; 4.685      ;
; 4.463 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.216      ; 4.719      ;
; 4.469 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.712      ;
; 4.471 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.216      ; 4.727      ;
; 4.474 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.061      ; 4.575      ;
; 4.484 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 4.581      ;
; 4.493 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 4.605      ;
; 4.507 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 4.735      ;
; 4.509 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.745      ;
; 4.520 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 4.630      ;
; 4.538 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.207      ; 4.785      ;
; 4.553 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 4.805      ;
; 4.555 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.225      ; 4.820      ;
; 4.556 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.791      ;
; 4.563 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.212      ; 4.815      ;
; 4.564 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.203      ; 4.807      ;
; 4.573 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.054      ; 4.667      ;
; 4.579 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.189      ; 4.808      ;
; 4.579 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.205      ; 4.824      ;
; 4.597 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.833      ;
; 4.601 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.205      ; 4.846      ;
; 4.601 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.197      ; 4.838      ;
; 4.602 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.838      ;
; 4.602 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 4.830      ;
; 4.609 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.200      ; 4.849      ;
; 4.615 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.062      ; 4.717      ;
; 4.617 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.174      ; 4.831      ;
; 4.620 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.202      ; 4.862      ;
; 4.623 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.198      ; 4.861      ;
; 4.642 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 4.751      ;
; 4.645 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.880      ;
; 4.647 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.185      ; 4.872      ;
; 4.652 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 4.757      ;
; 4.666 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.202      ; 4.908      ;
; 4.673 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.196      ; 4.909      ;
; 4.677 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.195      ; 4.912      ;
; 4.682 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.231      ; 4.953      ;
; 4.686 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 4.783      ;
; 4.703 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 4.931      ;
; 4.709 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.185      ; 4.934      ;
; 4.717 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 4.828      ;
; 4.719 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[19]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.233      ; 4.992      ;
; 4.720 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.216      ; 4.976      ;
; 4.735 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.188      ; 4.963      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.137      ; 2.734      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; -0.348 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 2.136      ; 2.733      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[16]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[17]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[18]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[19]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[20]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[21]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[22]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[23]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[24]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[25]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[26]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[27]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[28]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[29]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[30]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|clk_cnt[31]                           ; RSTL_I       ; CLK_I       ; 0.500        ; 2.299      ; 2.643      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[0]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[1]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[2]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[4]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[5]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[6]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 2.308      ; 2.652      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.RST                   ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.CALC                  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW                  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.301      ; 2.645      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE                  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.301      ; 2.645      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|MAC_VALID_O                     ; RSTL_I       ; CLK_I       ; 0.500        ; 2.301      ; 2.645      ;
; 0.138  ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_2  ; RSTL_I       ; CLK_I       ; 0.500        ; 2.300      ; 2.644      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_I'                                                                                                        ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D11_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D12_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D13_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D14_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D15_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE2_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START2_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D16_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D17_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D18_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D19_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D20_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D21_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D22_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D23_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP2_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START3_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D24_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D25_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D26_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D27_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D28_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D29_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D30_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D31_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP3_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.543      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[23]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[10]               ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[8]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[8]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.417      ; 2.549      ;
; -0.103 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[1]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.103 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[1]                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.415      ; 2.547      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]           ; RSTL_I       ; CLK_I       ; 0.000        ; 2.398      ; 2.531      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE             ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                ; RSTL_I       ; CLK_I       ; 0.000        ; 2.401      ; 2.534      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[0]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[1]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[2]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[3]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[4]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[5]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[6]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[7]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[8]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[9]          ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[10]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[11]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[12]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[13]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[14]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[15]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.404      ; 2.537      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[16]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[17]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[18]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[19]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[20]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[21]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[22]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[23]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[24]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[25]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[26]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[27]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[28]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[29]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[30]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[31]         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.405      ; 2.538      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.387      ; 2.520      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; RSTL_I       ; CLK_I       ; 0.000        ; 2.387      ; 2.520      ;
; -0.102 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|MAC_VALID_O         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.387      ; 2.520      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START0_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D0_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D1_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D2_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D3_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D4_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D5_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D6_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D7_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP0_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.411      ; 2.544      ;
; -0.102 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 2.414      ; 2.547      ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; RSTL_I ; -28.103 ; -860.654        ;
; CLK_I  ; -27.672 ; -2289.490       ;
+--------+---------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; CLK_I  ; 0.129 ; 0.000            ;
; RSTL_I ; 1.365 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_I ; -0.290 ; -49.086              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; CLK_I ; -0.068 ; -19.951             ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; CLK_I  ; -3.000 ; -535.302                       ;
; RSTL_I ; -3.000 ; -3.000                         ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RSTL_I'                                                                                                                                          ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -28.103 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.594     ;
; -28.099 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.590     ;
; -28.046 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.539     ;
; -28.041 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.529     ;
; -28.037 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.525     ;
; -28.032 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.519     ;
; -28.028 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.515     ;
; -28.019 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.500     ;
; -28.015 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.496     ;
; -27.984 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.474     ;
; -27.978 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.471     ;
; -27.975 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.456     ;
; -27.975 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.459     ;
; -27.975 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.464     ;
; -27.974 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.465     ;
; -27.971 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.452     ;
; -27.971 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.455     ;
; -27.969 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.460     ;
; -27.968 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.459     ;
; -27.962 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.445     ;
; -27.959 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.450     ;
; -27.918 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.401     ;
; -27.918 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.404     ;
; -27.916 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.406     ;
; -27.912 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.400     ;
; -27.907 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.400     ;
; -27.907 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.395     ;
; -27.907 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.396     ;
; -27.906 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.394     ;
; -27.903 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.390     ;
; -27.898 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.385     ;
; -27.897 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.385     ;
; -27.897 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.384     ;
; -27.894 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.377     ;
; -27.890 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.371     ;
; -27.889 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.004     ; 28.378     ;
; -27.888 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.375     ;
; -27.886 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.380     ;
; -27.885 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.366     ;
; -27.885 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.004     ; 28.374     ;
; -27.884 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.365     ;
; -27.882 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.376     ;
; -27.875 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.356     ;
; -27.850 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.333     ;
; -27.850 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.336     ;
; -27.847 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 28.347     ;
; -27.846 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.327     ;
; -27.846 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.330     ;
; -27.845 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.335     ;
; -27.843 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 28.343     ;
; -27.842 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.335     ;
; -27.841 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.322     ;
; -27.841 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.325     ;
; -27.841 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.332     ;
; -27.840 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.333     ;
; -27.840 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.321     ;
; -27.840 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.324     ;
; -27.836 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.325     ;
; -27.832 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.323     ;
; -27.831 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.312     ;
; -27.831 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.315     ;
; -27.829 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.325     ;
; -27.825 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.318     ;
; -27.825 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.316     ;
; -27.823 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.306     ;
; -27.812 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.302     ;
; -27.808 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.298     ;
; -27.790 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.292     ;
; -27.780 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.270     ;
; -27.779 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.262     ;
; -27.779 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.265     ;
; -27.779 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.267     ;
; -27.778 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.268     ;
; -27.771 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.260     ;
; -27.770 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.257     ;
; -27.769 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.258     ;
; -27.764 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.255     ;
; -27.763 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.000      ; 28.253     ;
; -27.763 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.002     ; 28.251     ;
; -27.761 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.257     ;
; -27.760 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.004     ; 28.249     ;
; -27.758 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.241     ;
; -27.757 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.251     ;
; -27.757 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.238     ;
; -27.756 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.239     ;
; -27.755 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.004     ; 28.244     ;
; -27.755 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.001     ; 28.247     ;
; -27.754 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.243     ;
; -27.754 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.005     ; 28.241     ;
; -27.754 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.004     ; 28.243     ;
; -27.752 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.246     ;
; -27.751 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.245     ;
; -27.745 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.004     ; 28.234     ;
; -27.742 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.236     ;
; -27.741 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.224     ;
; -27.741 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[28] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.001      ; 28.222     ;
; -27.722 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.009      ; 28.224     ;
; -27.718 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.007      ; 28.218     ;
; -27.714 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 1.000        ; 0.003      ; 28.197     ;
; -27.714 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 1.000        ; -0.003     ; 28.200     ;
+---------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_I'                                                                                                                                                  ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.672 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.643     ;
; -27.671 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.642     ;
; -27.668 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.639     ;
; -27.667 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.638     ;
; -27.619 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.588     ;
; -27.618 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.587     ;
; -27.612 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.580     ;
; -27.608 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.576     ;
; -27.608 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.576     ;
; -27.604 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.572     ;
; -27.600 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.570     ;
; -27.597 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.567     ;
; -27.596 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.566     ;
; -27.593 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.563     ;
; -27.584 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.553     ;
; -27.583 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.552     ;
; -27.580 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.549     ;
; -27.579 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.548     ;
; -27.559 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.525     ;
; -27.555 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.521     ;
; -27.551 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.520     ;
; -27.550 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.519     ;
; -27.547 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.515     ;
; -27.544 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.512     ;
; -27.543 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.514     ;
; -27.542 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.513     ;
; -27.539 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.507     ;
; -27.539 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.509     ;
; -27.538 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.506     ;
; -27.538 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.508     ;
; -27.538 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.509     ;
; -27.537 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.508     ;
; -27.537 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.508     ;
; -27.536 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.507     ;
; -27.535 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.503     ;
; -27.535 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.505     ;
; -27.534 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.502     ;
; -27.534 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.504     ;
; -27.531 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.020     ; 28.498     ;
; -27.531 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.500     ;
; -27.530 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.020     ; 28.497     ;
; -27.528 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.499     ;
; -27.527 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.016     ; 28.498     ;
; -27.527 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.496     ;
; -27.491 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.457     ;
; -27.487 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.453     ;
; -27.486 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.452     ;
; -27.486 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.454     ;
; -27.485 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.451     ;
; -27.485 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.453     ;
; -27.483 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.451     ;
; -27.480 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.449     ;
; -27.479 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.448     ;
; -27.479 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.447     ;
; -27.479 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.447     ;
; -27.478 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.020     ; 28.445     ;
; -27.478 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.446     ;
; -27.477 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.445     ;
; -27.476 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.444     ;
; -27.474 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.442     ;
; -27.473 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.441     ;
; -27.471 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.441     ;
; -27.468 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.436     ;
; -27.468 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.438     ;
; -27.466 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.436     ;
; -27.465 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.435     ;
; -27.464 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.432     ;
; -27.463 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.020     ; 28.430     ;
; -27.463 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.433     ;
; -27.462 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.020     ; 28.429     ;
; -27.462 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.430     ;
; -27.462 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.432     ;
; -27.461 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.430     ;
; -27.460 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.428     ;
; -27.459 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.428     ;
; -27.458 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.426     ;
; -27.457 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.426     ;
; -27.456 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.426     ;
; -27.456 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.424     ;
; -27.455 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.424     ;
; -27.455 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.424     ;
; -27.454 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[26] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.423     ;
; -27.453 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.423     ;
; -27.450 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.419     ;
; -27.449 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.418     ;
; -27.449 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.418     ;
; -27.448 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[27] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.417     ;
; -27.440 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.409     ;
; -27.439 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[24] ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.408     ;
; -27.427 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.397     ;
; -27.423 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.393     ;
; -27.423 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.393     ;
; -27.420 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.386     ;
; -27.419 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[25] ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.017     ; 28.389     ;
; -27.418 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.384     ;
; -27.418 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.386     ;
; -27.417 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.383     ;
; -27.417 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[30] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.019     ; 28.385     ;
; -27.416 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[23] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; CLK_I        ; CLK_I       ; 1.000        ; -0.021     ; 28.382     ;
; -27.415 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[29] ; fp32_uart_tx:My_UART_Tx|tx_data[20]               ; CLK_I        ; CLK_I       ; 1.000        ; -0.018     ; 28.384     ;
+---------+--------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_I'                                                                                                                                             ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.129 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.071      ; 0.324      ;
; 0.131 ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.071      ; 0.326      ;
; 0.143 ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.069      ; 0.336      ;
; 0.151 ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9    ; FP32_MAC_Combinatorial:My_MAC|delta[29]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.065      ; 0.340      ;
; 0.175 ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.025      ; 0.324      ;
; 0.176 ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13   ; fp32_uart_tx:My_UART_Tx|tx_data[28]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.068      ; 0.368      ;
; 0.177 ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.068      ; 0.369      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[63]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[4]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[12]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[14]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[30]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[62]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25   ; fp32_uart_tx:My_UART_Tx|tx_data[25]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.071      ; 0.373      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[70]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[5]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[6]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[7]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[37]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[38]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.068      ; 0.372      ;
; 0.180 ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21   ; fp32_uart_tx:My_UART_Tx|tx_data[26]               ; RSTL_I       ; CLK_I       ; 0.000        ; 0.071      ; 0.375      ;
; 0.181 ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 0.021      ; 0.326      ;
; 0.182 ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5    ; FP32_MAC_Combinatorial:My_MAC|delta[30]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 0.066      ; 0.372      ;
; 0.183 ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~_emulated  ; RSTL_I       ; CLK_I       ; 0.000        ; 0.018      ; 0.325      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[83]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[81]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[78]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[77]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[76]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[75]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[73]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[69]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[68]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[67]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[65]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[92]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[91]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[89]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[87]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[0]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[10]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[13]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[15]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[24]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[27]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[59]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[56]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP   ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.START       ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|received_bit[3]      ; fp32_uart_rx:My_UART_Rx|received_bit[3]           ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; fp32_uart_rx:My_UART_Rx|rx_state.STOP        ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; CLK_I        ; CLK_I       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[31]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[95]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[86]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[85]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[84]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[82]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[80]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[79]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[74]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[72]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[71]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[66]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[64]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[94]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[93]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[90]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[88]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[1]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[2]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[3]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[8]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]         ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[9]              ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[11]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[16]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[17]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[44]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[45]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[46]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[47]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[48]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[49]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[32]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[33]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[34]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[35]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[36]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[39]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[40]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[41]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[42]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[43]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[18]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[19]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[20]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]        ; fp32_uart_rx:My_UART_Rx|RX_DATA_O[21]             ; CLK_I        ; CLK_I       ; 0.000        ; 0.036      ; 0.307      ;
+-------+----------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RSTL_I'                                                                                                                                         ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.365 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 1.472      ;
; 1.450 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 1.558      ;
; 1.839 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 1.953      ;
; 1.845 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 1.949      ;
; 1.847 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[17]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 1.966      ;
; 1.863 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 1.980      ;
; 1.869 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 1.976      ;
; 1.880 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.004      ; 1.924      ;
; 1.885 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.004      ; 1.929      ;
; 1.891 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 2.005      ;
; 1.893 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 1.999      ;
; 1.896 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.082      ; 2.018      ;
; 1.897 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.014      ;
; 1.897 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.001      ;
; 1.900 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.081      ; 2.021      ;
; 1.902 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.014      ;
; 1.903 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.010      ;
; 1.904 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[22]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.023      ;
; 1.906 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.017      ;
; 1.911 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[15]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.030      ;
; 1.936 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[7]~97  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.041      ;
; 1.944 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]   ; FP32_MAC_Combinatorial:My_MAC|delta[27]~17 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.007      ; 1.991      ;
; 1.959 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.078      ;
; 1.960 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.086      ; 2.086      ;
; 1.960 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[10]~85 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 2.068      ;
; 1.960 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.004      ; 2.004      ;
; 1.965 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 2.074      ;
; 1.966 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.082      ;
; 1.968 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[16]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.087      ;
; 1.972 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[26]~21 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.005      ; 2.017      ;
; 1.976 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.086      ; 2.102      ;
; 1.977 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.005      ; 2.022      ;
; 1.982 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.098      ;
; 1.985 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.092      ;
; 1.988 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[22]~37 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.093      ;
; 1.991 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.081      ; 2.112      ;
; 1.993 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[8]~93  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 2.106      ;
; 1.994 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.068      ; 2.102      ;
; 1.995 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 2.110      ;
; 1.997 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.109      ;
; 1.997 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.108      ;
; 2.001 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]   ; FP32_MAC_Combinatorial:My_MAC|delta[31]~1  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.118      ;
; 2.006 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 2.120      ;
; 2.012 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.009      ; 2.061      ;
; 2.012 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.116      ;
; 2.019 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.063      ; 2.122      ;
; 2.033 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.008      ; 2.081      ;
; 2.037 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.007      ; 2.084      ;
; 2.040 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 2.155      ;
; 2.042 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.079      ; 2.161      ;
; 2.046 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.151      ;
; 2.047 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.153      ;
; 2.048 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.069      ; 2.157      ;
; 2.053 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.173      ;
; 2.056 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[13]~73 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.166      ;
; 2.057 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[16]~61 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.174      ;
; 2.058 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.174      ;
; 2.059 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.075      ; 2.174      ;
; 2.059 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.169      ;
; 2.065 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.170      ;
; 2.073 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.006      ; 2.119      ;
; 2.073 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[11]~81 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.077      ; 2.190      ;
; 2.075 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.006      ; 2.121      ;
; 2.088 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.072      ; 2.200      ;
; 2.097 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]   ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.073      ; 2.210      ;
; 2.103 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[17]~57 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.065      ; 2.208      ;
; 2.104 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.010      ; 2.154      ;
; 2.111 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[19]~49 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.215      ;
; 2.118 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.004      ; 2.162      ;
; 2.119 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.080      ; 2.239      ;
; 2.125 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.009      ; 2.174      ;
; 2.125 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[14]~69 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.235      ;
; 2.126 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[23]~33 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.232      ;
; 2.128 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.235      ;
; 2.132 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.239      ;
; 2.134 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[4]~109 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.057      ; 2.231      ;
; 2.135 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[30]~5  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.008      ; 2.183      ;
; 2.137 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[1]~121 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.243      ;
; 2.139 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.243      ;
; 2.139 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[18]~53 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.070      ; 2.249      ;
; 2.139 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.246      ;
; 2.141 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.252      ;
; 2.143 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.074      ; 2.257      ;
; 2.144 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.061      ; 2.245      ;
; 2.147 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.061      ; 2.248      ;
; 2.149 ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.253      ;
; 2.150 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[15]~65 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.261      ;
; 2.153 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[9]~89  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.067      ; 2.260      ;
; 2.156 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[12]~77 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.066      ; 2.262      ;
; 2.160 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[3]~113 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.064      ; 2.264      ;
; 2.165 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.007      ; 2.212      ;
; 2.165 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[2]~117 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.061      ; 2.266      ;
; 2.167 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[31]   ; FP32_MAC_Combinatorial:My_MAC|delta[21]~41 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.283      ;
; 2.167 ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31] ; FP32_MAC_Combinatorial:My_MAC|delta[28]~13 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.007      ; 2.214      ;
; 2.181 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[24]~29 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.006      ; 2.227      ;
; 2.182 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]   ; FP32_MAC_Combinatorial:My_MAC|delta[29]~9  ; CLK_I        ; RSTL_I      ; 0.000        ; 0.010      ; 2.232      ;
; 2.203 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[24]   ; FP32_MAC_Combinatorial:My_MAC|delta[25]~25 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.004      ; 2.247      ;
; 2.206 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[6]~101 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.317      ;
; 2.206 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[26]   ; FP32_MAC_Combinatorial:My_MAC|delta[5]~105 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.071      ; 2.317      ;
; 2.207 ; FP32_MAC_Combinatorial:My_MAC|acc_internal[20]   ; FP32_MAC_Combinatorial:My_MAC|delta[20]~45 ; CLK_I        ; RSTL_I      ; 0.000        ; 0.076      ; 2.323      ;
+-------+--------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_I'                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.716      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|bravo_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]              ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.290 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]               ; RSTL_I       ; CLK_I       ; 0.500        ; 1.073      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[17]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[16]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[15]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[14]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[13]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[12]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[11]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[10]~_Duplicate_1 ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[9]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[8]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[7]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[6]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[5]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[4]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[3]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[2]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[1]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.289 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[0]~_Duplicate_1  ; RSTL_I       ; CLK_I       ; 0.500        ; 1.074      ; 1.715      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]                       ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE                         ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START                        ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP                    ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE                    ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                            ; RSTL_I       ; CLK_I       ; 0.500        ; 1.141      ; 1.704      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[0]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[1]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[2]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[3]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[4]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[5]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[6]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[7]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[8]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[9]                      ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[10]                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[11]                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[12]                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[13]                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[14]                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[15]                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.138      ; 1.701      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[16]                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
; -0.096 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[17]                     ; RSTL_I       ; CLK_I       ; 0.500        ; 1.139      ; 1.702      ;
+--------+-----------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_I'                                                                                                        ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_IDLE        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|received_bit[3]           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.DATA             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.STOP             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.MORE             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.IDLE             ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.START            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_STOP        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|rx_state.ZZIN_MORE        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; fp32_uart_rx:My_UART_Rx|RX_VALID_O                ; RSTL_I       ; CLK_I       ; 0.000        ; 1.186      ; 1.242      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[0]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[1]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[2]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[3]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[4]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[5]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[6]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[7]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[8]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[9]          ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[10]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[11]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[12]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[13]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[14]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[15]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[16]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[17]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[18]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[19]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[20]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[21]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[22]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[23]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[24]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[25]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[26]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[27]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[28]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[29]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[30]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|clk_cnt[31]         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.SHOW      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.173      ; 1.229      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|mac_state.IDLE      ; RSTL_I       ; CLK_I       ; 0.000        ; 1.173      ; 1.229      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|MAC_VALID_O         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.173      ; 1.229      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.191      ; 1.247      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START1_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.191      ; 1.247      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D8_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.191      ; 1.247      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D9_ST            ; RSTL_I       ; CLK_I       ; 0.000        ; 1.191      ; 1.247      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D10_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.191      ; 1.247      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D11_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D12_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D13_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D14_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D15_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.STOP1_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.191      ; 1.247      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.IDLE2_ST         ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.START2_ST        ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D16_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D17_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D18_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D19_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D20_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D21_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D22_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_state.D23_ST           ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[23]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.173      ; 1.229      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[25]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.183      ; 1.239      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[27]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.241      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[28]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.241      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[30]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.241      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|acc_internal[21]    ; RSTL_I       ; CLK_I       ; 0.000        ; 1.178      ; 1.234      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|alpha_internal[31]  ; RSTL_I       ; CLK_I       ; 0.000        ; 1.185      ; 1.241      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[31]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[31]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.184      ; 1.240      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[23]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[23]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[22]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[22]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[21]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[21]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[19]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[19]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[18]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[18]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[17]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[17]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[16]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[16]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[15]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[15]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[14]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[14]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.192      ; 1.248      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[13]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[13]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[12]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[12]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[11]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; fp32_uart_tx:My_UART_Tx|tx_data[11]               ; RSTL_I       ; CLK_I       ; 0.000        ; 1.194      ; 1.250      ;
; -0.068 ; RSTL_I    ; FP32_MAC_Combinatorial:My_MAC|delta[10]~_emulated ; RSTL_I       ; CLK_I       ; 0.000        ; 1.193      ; 1.249      ;
+--------+-----------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -66.485   ; 0.129 ; -0.431   ; -0.105  ; -4.000              ;
;  CLK_I           ; -65.527   ; 0.129 ; -0.431   ; -0.105  ; -4.000              ;
;  RSTL_I          ; -66.485   ; 1.365 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -7949.297 ; 0.0   ; -49.086  ; -30.875 ; -929.82             ;
;  CLK_I           ; -5913.900 ; 0.000 ; -49.086  ; -30.875 ; -926.820            ;
;  RSTL_I          ; -2035.397 ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_DATA_O     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_I                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTL_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_DATA_O     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_I      ; CLK_I    ; > 2147483647 ; 0        ; 0        ; 0        ;
; RSTL_I     ; CLK_I    ; 224          ; 160      ; 0        ; 0        ;
; CLK_I      ; RSTL_I   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLK_I      ; CLK_I    ; > 2147483647 ; 0        ; 0        ; 0        ;
; RSTL_I     ; CLK_I    ; 224          ; 160      ; 0        ; 0        ;
; CLK_I      ; RSTL_I   ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RSTL_I     ; CLK_I    ; 368      ; 368      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; RSTL_I     ; CLK_I    ; 368      ; 368      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 132   ; 132  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 72    ; 72   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; CLK_I  ; CLK_I  ; Base ; Constrained ;
; RSTL_I ; RSTL_I ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RX_I  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; TX_DATA_O   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Oct 25 22:55:25 2022
Info: Command: quartus_sta fp32_rx_mac_tx -c fp32_rx_mac_tx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 32 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fp32_rx_mac_tx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_I CLK_I
    Info (332105): create_clock -period 1.000 -name RSTL_I RSTL_I
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -66.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -66.485           -2035.397 RSTL_I 
    Info (332119):   -65.527           -5913.900 CLK_I 
Info (332146): Worst-case hold slack is 0.429
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.429               0.000 CLK_I 
    Info (332119):     3.253               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.431             -30.942 CLK_I 
Info (332146): Worst-case removal slack is -0.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.105             -30.875 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -926.820 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -62.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -62.309           -1909.081 RSTL_I 
    Info (332119):   -61.438           -5525.173 CLK_I 
Info (332146): Worst-case hold slack is 0.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.381               0.000 CLK_I 
    Info (332119):     2.888               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.348             -25.056 CLK_I 
Info (332146): Worst-case removal slack is -0.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.103             -30.121 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000            -924.552 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -28.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -28.103            -860.654 RSTL_I 
    Info (332119):   -27.672           -2289.490 CLK_I 
Info (332146): Worst-case hold slack is 0.129
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.129               0.000 CLK_I 
    Info (332119):     1.365               0.000 RSTL_I 
Info (332146): Worst-case recovery slack is -0.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.290             -49.086 CLK_I 
Info (332146): Worst-case removal slack is -0.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.068             -19.951 CLK_I 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -535.302 CLK_I 
    Info (332119):    -3.000              -3.000 RSTL_I 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4895 megabytes
    Info: Processing ended: Tue Oct 25 22:55:28 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


