<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:28.2528</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.05.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0059930</applicationNumber><claimCount>38</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제조방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING  SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.11.14</openDate><openNumber>10-2025-0160689</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 장치는 주변 회로; 상기 주변 회로 상에 위치되고, 교대로 적층된 제1 절연막들 및 제1 도전막들을 포함하는 제1 게이트 구조; 상기 제1 게이트 구조와 대응되는 레벨에 위치되고, 교대로 적층된 상기 제1 절연막들 및 제1 희생막들을 포함하는 제1 적층물; 상기 제1 게이트 구조 상에 위치된 소스 본딩 구조; 상기 제1 적층물 상에 위치된 제1 콘택 본딩 구조; 상기 제1 게이트 구조를 통해 상기 소스 본딩 구조 내로 연장되는 제1 채널 구조들; 상기 제1 적층물을 통해 상기 제1 콘택 본딩 구조 내로 연장되는 제1 콘택 플러그; 상기 소스 본딩 구조 상에 위치되고, 교대로 적층된 제2 절연막들 및 제2 도전막들을 포함하는 제2 게이트 구조; 상기 제1 콘택 본딩 구조 상에 위치되고, 교대로 적층된 상기 제2 절연막들 및 제2 희생막들을 포함하는 제2 적층물; 상기 제2 게이트 구조를 통해 상기 소스 본딩 구조 내로 연장되는 제2 채널 구조들; 및 상기 제2 적층물을 통해 상기 제1 콘택 본딩 구조 내로 연장되는 제2 콘택 플러그를 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1.  주변 회로;상기 주변 회로 상에 위치되고, 교대로 적층된 제1 절연막들 및 제1 도전막들을 포함하는 제1 게이트 구조;상기 제1 게이트 구조와 대응되는 레벨에 위치되고, 교대로 적층된 상기 제1 절연막들 및 제1 희생막들을 포함하는 제1 적층물;상기 제1 게이트 구조 상에 위치된 소스 본딩 구조;상기 제1 적층물 상에 위치된 제1 콘택 본딩 구조;상기 제1 게이트 구조를 통해 상기 소스 본딩 구조 내로 연장되는 제1 채널 구조들;상기 제1 적층물을 통해 상기 제1 콘택 본딩 구조 내로 연장되는 제1 콘택 플러그;상기 소스 본딩 구조 상에 위치되고, 교대로 적층된 제2 절연막들 및 제2 도전막들을 포함하는 제2 게이트 구조;상기 제1 콘택 본딩 구조 상에 위치되고, 교대로 적층된 상기 제2 절연막들 및 제2 희생막들을 포함하는 제2 적층물;상기 제2 게이트 구조를 통해 상기 소스 본딩 구조 내로 연장되는 제2 채널 구조들; 및상기 제2 적층물을 통해 상기 제1 콘택 본딩 구조 내로 연장되는 제2 콘택 플러그를 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>2.  제1 항에 있어서,상기 제1 채널 구조들과 상기 제2 채널 구조들은 상기 소스 본딩 구조를 공유하는반도체 장치. </claim></claimInfo><claimInfo><claim>3.  제1 항에 있어서,상기 제1 콘택 플러그와 상기 제2 콘택 플러그는 상기 제1 콘택 본딩 구조를 통해 전기적으로 연결되는반도체 장치. </claim></claimInfo><claimInfo><claim>4.  제1 항에 있어서,상기 소스 본딩 구조와 상기 제1 콘택 본딩 구조는 대응되는 레벨에 위치된반도체 장치. </claim></claimInfo><claimInfo><claim>5.  제1 항에 있어서,상기 소스 본딩 구조는 제1 소스 본딩 패턴 및 상기 제1 소스 본딩 패턴 상의 제2 소스 본딩 패턴을 포함하고,상기 제1 소스 본딩 패턴과 상기 제2 소스 본딩 패턴이 직접 본딩된반도체 장치. </claim></claimInfo><claimInfo><claim>6.  제1 항에 있어서,상기 제1 콘택 본딩 구조는 제1 콘택 본딩 패턴 및 상기 제1 콘택 본딩 패턴 상의 제2 콘택 본딩 패턴을 포함하고,상기 제1 콘택 본딩 패턴과 상기 제2 콘택 본딩 패턴이 직접 본딩된반도체 장치. </claim></claimInfo><claimInfo><claim>7.  제1 항에 있어서,상기 소스 본딩 구조 및 상기 제1 콘택 본딩 구조와 대응되는 레벨에 위치된 유전 본딩 구조를 더 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>8.  제1 항에 있어서,상기 제1 게이트 구조는 상기 제1 도전막들 각각의 상부면을 노출시키는 제1 계단 구조를 포함하고, 상기 제2 게이트 구조는 상기 제2 도전막들 각각의 상부면을 노출시키는 제2 계단 구조를 포함하고,상기 제1 계단 구조를 통해 연장되고, 상기 제1 도전막들과 연결되는 제1 콘택 비아들;상기 제2 계단 구조를 통해 연장되고, 상기 제2 도전막들과 연결되는 제2 콘택 비아들; 및상기 제1 게이트 구조 상에 위치되고, 상기 소스 본딩 구조와 대응되는 레벨에 위치된 제2 콘택 본딩 구조를 더 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>9.  제8 항에 있어서,상기 제2 콘택 비아들은 상기 제2 콘택 본딩 구조 및 상기 제1 콘택 비아들을 통해 상기 주변 회로와 전기적으로 연결되는반도체 장치. </claim></claimInfo><claimInfo><claim>10.  제8 항에 있어서,상기 제2 콘택 본딩 구조는 제3 콘택 본딩 패턴 및 상기 제3 콘택 본딩 패턴 상의 제4 콘택 본딩 패턴을 포함하고,상기 제3 콘택 본딩 패턴과 상기 제4 콘택 본딩 패턴이 직접 본딩된반도체 장치. </claim></claimInfo><claimInfo><claim>11.  제8 항에 있어서,제2 콘택 본딩 구조들은 제1 방향 및 상기 제1 방향과 교차된 제2 방향으로 배열되는반도체 장치. </claim></claimInfo><claimInfo><claim>12.  제1 항에 있어서,상기 제1 게이트 구조는 상기 제1 도전막들 각각의 상부면을 노출시키는 제1 계단 구조를 포함하고, 상기 제2 게이트 구조는 상기 제2 도전막들 각각의 상부면을 노출시키는 제2 계단 구조를 포함하고,상기 제1 도전막들 각각의 상부면과 직접 연결되고, 서로 상이한 높이를 갖는 제1 콘택 비아들; 및상기 제2 도전막들 각각의 상부면과 직접 연결되고, 서로 상이한 높이를 갖는 제2 콘택 비아들을 더 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>13.  제12 항에 있어서,상기 제1 적층물과 대응되는 레벨에 위치된 제3 적층물;상기 제2 적층물과 대응되는 레벨에 위치된 제4 적층물;상기 제3 적층물 상에 위치되고, 상기 소스 본딩 구조와 대응되는 레벨에 위치된 제3 콘택 본딩 구조;상기 제3 적층물을 통해 상기 제3 콘택 본딩 구조 내로 연장되는 제3 콘택 플러그; 및상기 제4 적층물을 통해 상기 제3 콘택 본딩 구조 내로 연장되는 제4 콘택 플러그를 더 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>14.  제13 항에 있어서,상기 제2 콘택 비아들은 상기 제4 콘택 플러그, 상기 제3 콘택 본딩 구조 및 상기 제3 콘택 플러그를 통해 상기 주변 회로와 전기적으로 연결되는반도체 장치. </claim></claimInfo><claimInfo><claim>15.  제1 항에 있어서,상기 제1 게이트 구조를 통해 연장되어 상기 제1 도전막들과 연결되는 제1 콘택 비아들; 및상기 제2 게이트 구조를 통해 연장되어 상기 제2 도전막들과 연결되는 제2 콘택 비아들;을 더 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>16.  제15 항에 있어서,상기 제1 적층물과 대응되는 레벨에 위치된 제3 적층물;상기 제2 적층물과 대응되는 레벨에 위치된 제4 적층물;상기 제3 적층물 상에 위치되고, 상기 소스 본딩 구조와 대응되는 레벨에 위치된 제3 콘택 본딩 구조;상기 제3 적층물을 통해 상기 제3 콘택 본딩 구조 내로 연장되는 제3 콘택 플러그; 및상기 제4 적층물을 통해 상기 제3 콘택 본딩 구조 내로 연장되는 제4 콘택 플러그를 더 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>17.  제16 항에 있어서,상기 제2 콘택 비아들은 상기 제4 콘택 플러그, 상기 제3 콘택 본딩 구조 및 상기 제3 콘택 플러그를 통해 상기 주변 회로와 전기적으로 연결되는반도체 장치. </claim></claimInfo><claimInfo><claim>18.  제1 항에 있어서,이웃한 소스 본딩 구조들의 사이에 위치되는 유전 본딩 구조를 더 포함하는 반도체 장치. </claim></claimInfo><claimInfo><claim>19.  제18 항에 있어서,상기 유전 본딩 구조 내에 제1 콘택 본딩 구조들이 위치되는반도체 장치. </claim></claimInfo><claimInfo><claim>20.  제19 항에 있어서,상기 제1 콘택 본딩 구조들이 상기 유전 본딩 구조에 의해 상호 절연되는반도체 장치. </claim></claimInfo><claimInfo><claim>21.  제1 항에 있어서,제1 콘택 본딩 구조들은 제1 방향 및 상기 제1 방향과 교차된 제2 방향으로 배열되는반도체 장치. </claim></claimInfo><claimInfo><claim>22.  제1 항에 있어서,상기 소스 본딩 구조와 상기 제1 콘택 본딩 구조는 실질적으로 동일한 물질을 포함하는반도체 장치. </claim></claimInfo><claimInfo><claim>23.  제22 항에 있어서,상기 소스 본딩 구조와 상기 제1 콘택 본딩 구조는 폴리실리콘을 포함하는반도체 장치. </claim></claimInfo><claimInfo><claim>24.  제1 기판 상에 제1 적층물을 형성하는 단계;상기 제1 적층물을 통해 상기 제1 기판 내로 연장되는 제1 채널 구조들을 형성하는 단계;상기 제1 적층물을 통해 연장되는 제1 콘택 플러그를 형성하는 단계;상기 제1 기판을 제거하는 단계;상기 제1 적층물 상에 제1 유전 본딩막을 형성하는 단계;상기 제1 유전 본딩막을 일부 제거하여 상기 제1 채널 구조들을 노출시키는 제1 개구부들을 형성하는 단계;상기 제1 유전 본딩막을 일부 제거하여 상기 제1 콘택 플러그를 노출시키는 제2 개구부를 형성하는 단계;상기 제1 개구부들 내에 제1 소스 본딩 패턴들을 형성하는 단계; 및상기 제2 개구부 내에 제1 콘택 본딩 패턴을 형성하는 단계를 포함하는 반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>25.  제24 항에 있어서,상기 제1 개구부들을 형성할 때, 상기 제2 개구부를 형성하는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>26.  제24 항에 있어서,상기 제1 소스 본딩 패턴들을 형성할 때, 상기 제1 콘택 본딩 패턴을 형성하는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>27.  제24 항에 있어서,상기 제1 소스 본딩 패턴들을 형성하는 단계는,상기 제1 개구부들을 채우도록 상기 제1 채널 구조들 상에 도전 본딩막을 형성하는 단계;상기 도전 본딩막을 어닐링하는 단계; 및상기 제1 유전 본딩막을 평탄화 배리어로 사용하여 상기 도전 본딩막을 평탄화함으로써 상기 제1 개구부들 내에 상기 제1 소스 본딩 패턴들을 형성하는 단계를 포함하는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>28.  제24 항에 있어서,상기 제1 소스 본딩 패턴들, 상기 제1 콘택 본딩 패턴, 상기 제1 유전 본딩막, 상기 제1 콘택 플러그 및 상기 제1 채널 구조들을 포함하는 제1 셀 웨이퍼를 형성하는 단계;제2 적층물, 제2 게이트 구조, 상기 제2 게이트 구조를 통해 연장되는 제2 채널 구조들, 상기 제2 적층물을 통해 연장되는 제2 콘택 플러그, 상기 제2 적층물 상에 형성된 제2 유전 본딩막, 상기 제2 게이트 구조 상에 형성된 제2 소스 본딩 패턴들 및 상기 제2 적층물 상에 형성된 제2 콘택 본딩 패턴을 포함하는 제2 셀 웨이퍼를 형성하는 단계; 및상기 제1 소스 본딩 패턴들과 상기 제2 소스 본딩 패턴들이 연결되고, 상기 제1 콘택 본딩 패턴과 상기 제2 콘택 본딩 패턴이 연결되고, 상기 제1 유전 본딩막과 상기 제2 유전 본딩막이 연결되도록 상기 제1 셀 웨이퍼와 상기 제2 셀 웨이퍼를 본딩하는 단계를 더 포함하는 반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>29.  제28 항에 있어서,상기 제2 콘택 플러그는 상기 제2 콘택 본딩 패턴, 상기 제1 콘택 본딩 패턴 및 상기 제1 콘택 플러그와 전기적으로 연결되는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>30.  제28 항에 있어서,상기 제1 적층물은 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하고, 상기 제1 적층물은 상기 제2 물질막들 각각의 상부면을 노출시키는 제1 계단 구조를 포함하고,상기 제1 기판을 제거하기 전, 상기 제1 계단 구조를 통해 연장되어 상기 제2 물질막들과 각각 연결되는 제1 콘택 비아들을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>31.  제30 항에 있어서,상기 제2 적층물은 교대로 적층된 제3 물질막들 및 제4 물질막들을 포함하고, 상기 제2 적층물은 상기 제4 물질막들 각각의 상부면을 노출시키는 제2 계단 구조를 포함하고,상기 제2 셀 웨이퍼는 상기 제2 계단 구조를 통해 연장되어 상기 제4 물질막들과 각각 연결되는 제2 콘택 비아들을 더 포함하는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>32.  제31 항에 있어서,상기 제1 셀 웨이퍼는 상기 제1 소스 본딩 패턴들과 대응되는 레벨에 형성된 제3 콘택 본딩 패턴들을 더 포함하고, 상기 제2 셀 웨이퍼는 상기 제2 소스 본딩 패턴들과 대응되는 레벨에 형성된 제4 콘택 본딩 패턴들을 더 포함하고,상기 제2 콘택 비아들은 상기 제4 콘택 본딩 패턴들, 상기 제4 콘택 본딩 패턴들 및 상기 제1 콘택 비아들과 전기적으로 연결되는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>33.  제28 항에 있어서,상기 제1 적층물은 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하고, 상기 제1 적층물은 상기 제2 물질막들 각각의 상부면을 노출시키는 제1 계단 구조를 포함하고,상기 제1 기판을 제거하기 전, 상기 제2 물질막들 각각의 상부면과 직접 연결되고, 서로 상이한 높이를 갖는 제1 콘택 비아들을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>34.  제33 항에 있어서,상기 제2 적층물은 교대로 적층된 제3 물질막들 및 제4 물질막들을 포함하고, 상기 제2 적층물은 상기 제4 물질막들 각각의 상부면을 노출시키는 제2 계단 구조를 포함하고,상기 제2 셀 웨이퍼는 상기 제4 물질막들 각각의 상부면과 직접 연결되고, 서로 상이한 높이를 갖는 제2 콘택 비아들을 더 포함하는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>35.  제34 항에 있어서,상기 제1 셀 웨이퍼는 상기 제1 적층물과 대응되는 레벨에 형성된 제3 적층물, 상기 제1 소스 본딩 패턴들과 대응되는 레벨에 형성된 제5 콘택 본딩 패턴 및 상기 제3 적층물을 통해 상기 제5 콘택 본딩 패턴 내로 연장되는 제3 콘택 플러그를 더 포함하고,상기 제2 셀 웨이퍼는 상기 제2 적층물과 대응되는 레벨에 형성된 제4 적층물, 상기 제2 소스 본딩 패턴들과 대응되는 레벨에 형성된 제6 콘택 본딩 패턴 및 상기 제4 적층물을 통해 상기 제6 콘택 본딩 패턴 내로 연장되는 제4 콘택 플러그를 더 포함하고,상기 제2 콘택 비아들은 상기 제4 콘택 플러그, 상기 제6 콘택 본딩 패턴 및 상기 제5 콘택 본딩 패턴과 전기적으로 연결되는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>36.  제28 항에 있어서,상기 제1 적층물은 교대로 적층된 제1 물질막들 및 제2 물질막들을 포함하고,상기 제1 기판을 제거하기 전, 상기 제1 적층물을 통해 연장되어 상기 제2 물질막들과 연결되는 제1 콘택 비아들을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>37.  제36 항에 있어서,상기 제2 적층물은 교대로 적층된 제3 물질막들 및 제4 물질막들을 포함하고,상기 제2 셀 웨이퍼는 상기 제2 적층물을 통해 연장되어 상기 제4 물질막들과 연결되는 제2 콘택 비아들을 더 포함하는반도체 장치의 제조 방법. </claim></claimInfo><claimInfo><claim>38.  제37 항에 있어서,상기 제1 셀 웨이퍼는 상기 제1 적층물과 대응되는 레벨에 형성된 제3 적층물, 상기 제1 소스 본딩 패턴들과 대응되는 레벨에 형성된 제5 콘택 본딩 패턴 및 상기 제3 적층물을 통해 상기 제5 콘택 본딩 패턴 내로 연장되는 제3 콘택 플러그를 더 포함하고,상기 제2 셀 웨이퍼는 상기 제2 적층물과 대응되는 레벨에 형성된 제4 적층물, 상기 제2 소스 본딩 패턴들과 대응되는 레벨에 형성된 제6 콘택 본딩 패턴 및 상기 제4 적층물을 통해 상기 제6 콘택 본딩 패턴 내로 연장되는 제4 콘택 플러그를 더 포함하고,상기 제2 콘택 비아들은 상기 제4 콘택 플러그, 상기 제6 콘택 본딩 패턴 및 상기 제5 콘택 본딩 패턴과 전기적으로 연결되는반도체 장치의 제조 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Hui Woo PARK</engName><name>박희우</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>Young Ock HONG</engName><name>홍영옥</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구  영동대로  *** ,**층 (삼성동, 트레이드타워)</address><code>920061000022</code><country>대한민국</country><engName>YOON &amp; YANG (IP) LLC</engName><name>특허법인(유)화우</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.05.07</receiptDate><receiptNumber>1-1-2024-0493908-92</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240059930.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d35c2b57d06285ad2b2733d097bea28774d02a92c98b172a4fa2976b785d71e70aeeb7213ebee47aec2f97af0c9f4e58234ec5fdc8a90463</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa37daedab54f0e154dcc5e8802e83e7e9d59cf5ce86f9db31744c28eef522eb844e0054f3bd358ea52e1f5b3d5e59a25126accf91299fe8d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>