这个是在学习verilog HDL语言过程中的一些小实验所涉及的代码
4bit-adder是四位加法器的实验代码

同步异步复位电路文件夹是同步异步复位电路实验的代码

counter是计数器的代码，其中有两个计数器，详见该文件夹下的说明

FSM是关于状态机的代码，迟点更新
