Analysis & Synthesis report for Prac2
Wed Apr 16 20:50:10 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. State Machine - |Prac2|uart_ram_bridge:bridge|state
  9. State Machine - |Prac2|uart_ram_bridge:bridge|UART_Transmitter:uart_tx|StateMachine
 10. State Machine - |Prac2|uart_ram_bridge:bridge|UART_Receiver:uart_rx|StateMachine
 11. Registers Removed During Synthesis
 12. General Register Statistics
 13. Inverted Register Statistics
 14. Multiplexer Restructuring Statistics (Restructuring Performed)
 15. Parameter Settings for User Entity Instance: uart_ram_bridge:bridge|UART_Receiver:uart_rx
 16. Parameter Settings for User Entity Instance: uart_ram_bridge:bridge|UART_Transmitter:uart_tx
 17. Port Connectivity Checks: "uart_ram_bridge:bridge|UART_Transmitter:uart_tx"
 18. Port Connectivity Checks: "uart_ram_bridge:bridge"
 19. Post-Synthesis Netlist Statistics for Top Partition
 20. Elapsed Time Per Partition
 21. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed Apr 16 20:50:10 2025       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; Prac2                                       ;
; Top-level Entity Name              ; Prac2                                       ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 3,860                                       ;
;     Total combinational functions  ; 1,768                                       ;
;     Dedicated logic registers      ; 2,166                                       ;
; Total registers                    ; 2166                                        ;
; Total pins                         ; 3                                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0                                           ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; 10M50DAF484C7G     ;                    ;
; Top-level entity name                                            ; Prac2              ; Prac2              ;
; Family name                                                      ; MAX 10             ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                      ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                    ; File Name with Absolute Path                                                  ; Library ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------+---------+
; Prac2.sv                         ; yes             ; User SystemVerilog HDL File  ; C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv ;         ;
+----------------------------------+-----------------+------------------------------+-------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary             ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimated Total logic elements              ; 3,860     ;
;                                             ;           ;
; Total combinational functions               ; 1768      ;
; Logic element usage by number of LUT inputs ;           ;
;     -- 4 input functions                    ; 1679      ;
;     -- 3 input functions                    ; 45        ;
;     -- <=2 input functions                  ; 44        ;
;                                             ;           ;
; Logic elements by mode                      ;           ;
;     -- normal mode                          ; 1754      ;
;     -- arithmetic mode                      ; 14        ;
;                                             ;           ;
; Total registers                             ; 2166      ;
;     -- Dedicated logic registers            ; 2166      ;
;     -- I/O registers                        ; 0         ;
;                                             ;           ;
; I/O pins                                    ; 3         ;
;                                             ;           ;
; Embedded Multiplier 9-bit elements          ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; clk~input ;
; Maximum fan-out                             ; 2166      ;
; Total fan-out                               ; 15449     ;
; Average fan-out                             ; 3.92      ;
+---------------------------------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                      ;
+-------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-----------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node          ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; ADC blocks ; Full Hierarchy Name                                       ; Entity Name        ; Library Name ;
+-------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-----------------------------------------------------------+--------------------+--------------+
; |Prac2                              ; 1768 (0)            ; 2166 (0)                  ; 0           ; 0          ; 0            ; 0       ; 0         ; 3    ; 0            ; 0          ; |Prac2                                                    ; Prac2              ; work         ;
;    |uart_ram_bridge:bridge|         ; 1768 (24)           ; 2166 (58)                 ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |Prac2|uart_ram_bridge:bridge                             ; uart_ram_bridge    ; work         ;
;       |UART_Receiver:uart_rx|       ; 61 (61)             ; 27 (27)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |Prac2|uart_ram_bridge:bridge|UART_Receiver:uart_rx       ; UART_Receiver      ; work         ;
;       |UART_Transmitter:uart_tx|    ; 32 (32)             ; 25 (25)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |Prac2|uart_ram_bridge:bridge|UART_Transmitter:uart_tx    ; UART_Transmitter   ; work         ;
;       |simple_ram_32chips:ram_inst| ; 1651 (1651)         ; 2056 (2056)               ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst ; simple_ram_32chips ; work         ;
+-------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-----------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------+
; State Machine - |Prac2|uart_ram_bridge:bridge|state                                                                ;
+-----------------+-----------------+----------------+-----------------+----------------+----------------+-----------+
; Name            ; state.SEND_BYTE ; state.READ_RAM ; state.WRITE_RAM ; state.GET_DATA ; state.GET_ADDR ; state.000 ;
+-----------------+-----------------+----------------+-----------------+----------------+----------------+-----------+
; state.000       ; 0               ; 0              ; 0               ; 0              ; 0              ; 0         ;
; state.GET_ADDR  ; 0               ; 0              ; 0               ; 0              ; 1              ; 1         ;
; state.GET_DATA  ; 0               ; 0              ; 0               ; 1              ; 0              ; 1         ;
; state.WRITE_RAM ; 0               ; 0              ; 1               ; 0              ; 0              ; 1         ;
; state.READ_RAM  ; 0               ; 1              ; 0               ; 0              ; 0              ; 1         ;
; state.SEND_BYTE ; 1               ; 0              ; 0               ; 0              ; 0              ; 1         ;
+-----------------+-----------------+----------------+-----------------+----------------+----------------+-----------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Prac2|uart_ram_bridge:bridge|UART_Transmitter:uart_tx|StateMachine                                                           ;
+--------------------------+-------------------------+----------------------+--------------------------+-------------------+--------------------+
; Name                     ; StateMachine.Tx_StopBit ; StateMachine.Tx_Data ; StateMachine.Tx_StartBit ; StateMachine.IDLE ; StateMachine.Reset ;
+--------------------------+-------------------------+----------------------+--------------------------+-------------------+--------------------+
; StateMachine.IDLE        ; 0                       ; 0                    ; 0                        ; 0                 ; 0                  ;
; StateMachine.Tx_StartBit ; 0                       ; 0                    ; 1                        ; 1                 ; 0                  ;
; StateMachine.Tx_Data     ; 0                       ; 1                    ; 0                        ; 1                 ; 0                  ;
; StateMachine.Tx_StopBit  ; 1                       ; 0                    ; 0                        ; 1                 ; 0                  ;
; StateMachine.Reset       ; 0                       ; 0                    ; 0                        ; 1                 ; 1                  ;
+--------------------------+-------------------------+----------------------+--------------------------+-------------------+--------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Prac2|uart_ram_bridge:bridge|UART_Receiver:uart_rx|StateMachine                                                      ;
+-----------------------+----------------------+-----------------------+-----------------------+-------------------+--------------------+
; Name                  ; StateMachine.StopBit ; StateMachine.DataBits ; StateMachine.StartBit ; StateMachine.IDLE ; StateMachine.Reset ;
+-----------------------+----------------------+-----------------------+-----------------------+-------------------+--------------------+
; StateMachine.IDLE     ; 0                    ; 0                     ; 0                     ; 0                 ; 0                  ;
; StateMachine.StartBit ; 0                    ; 0                     ; 1                     ; 1                 ; 0                  ;
; StateMachine.DataBits ; 0                    ; 1                     ; 0                     ; 1                 ; 0                  ;
; StateMachine.StopBit  ; 1                    ; 0                     ; 0                     ; 1                 ; 0                  ;
; StateMachine.Reset    ; 0                    ; 0                     ; 0                     ; 1                 ; 1                  ;
+-----------------------+----------------------+-----------------------+-----------------------+-------------------+--------------------+


+-------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                  ;
+----------------------------------------------------------------+--------------------+
; Register name                                                  ; Reason for Removal ;
+----------------------------------------------------------------+--------------------+
; uart_ram_bridge:bridge|state~8                                 ; Lost fanout        ;
; uart_ram_bridge:bridge|state~9                                 ; Lost fanout        ;
; uart_ram_bridge:bridge|state~10                                ; Lost fanout        ;
; uart_ram_bridge:bridge|UART_Transmitter:uart_tx|StateMachine~7 ; Lost fanout        ;
; uart_ram_bridge:bridge|UART_Transmitter:uart_tx|StateMachine~8 ; Lost fanout        ;
; uart_ram_bridge:bridge|UART_Receiver:uart_rx|StateMachine~7    ; Lost fanout        ;
; uart_ram_bridge:bridge|UART_Receiver:uart_rx|StateMachine~8    ; Lost fanout        ;
; Total Number of Removed Registers = 7                          ;                    ;
+----------------------------------------------------------------+--------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 2166  ;
; Number of registers using Synchronous Clear  ; 8     ;
; Number of registers using Synchronous Load   ; 1024  ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 2121  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------+
; Inverted Register Statistics                                            ;
+---------------------------------------------------------------+---------+
; Inverted Register                                             ; Fan out ;
+---------------------------------------------------------------+---------+
; uart_ram_bridge:bridge|UART_Transmitter:uart_tx|Tx_serialLine ; 2       ;
; uart_ram_bridge:bridge|UART_Receiver:uart_rx|r_Rx_Data        ; 13      ;
; uart_ram_bridge:bridge|UART_Receiver:uart_rx|r_Rx_Data_R      ; 1       ;
; Total number of inverted registers = 3                        ;         ;
+---------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------+
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|tx_byte[6]                                ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|tx_byte[3]                                ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|access_mode[1]                            ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][7][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][7][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][7][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][7][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][7][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][7][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][7][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][7][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][6][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][6][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][6][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][6][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][6][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][6][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][6][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][6][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[3][5][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][5][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][5][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[3][5][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[3][5][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][5][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[3][5][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][5][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][4][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][4][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][4][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][4][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][4][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][4][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][4][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][4][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][3][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][3][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][3][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][3][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][3][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][3][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][3][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][3][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][2][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][2][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][2][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][2][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][2][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][2][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[3][2][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][2][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][1][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][1][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][1][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[0][1][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][1][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[2][1][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][1][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[3][1][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][0][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][0][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][0][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][0][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][0][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][0][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[1][0][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[3][0][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][7][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][7][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][7][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][7][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][7][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][7][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][7][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][7][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][6][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][6][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][6][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][6][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][6][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][6][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][6][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][6][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][5][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][5][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][5][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][5][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][5][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][5][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][5][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][5][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][4][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][4][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][4][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][4][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][4][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][4][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][4][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][4][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][3][0]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][3][1]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][3][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][3][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][3][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][3][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][3][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][3][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][2][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][2][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][2][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][2][3]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][2][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][2][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][2][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][2][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][1][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][1][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][1][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][1][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][1][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][1][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][1][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][1][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][0][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[11][0][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][0][2]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[10][0][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][0][4]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[8][0][5]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][0][6]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[9][0][7]  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][7][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][7][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][7][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][7][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][7][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][7][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][7][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][7][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][6][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][6][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][6][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][6][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][6][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][6][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][6][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][6][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][5][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][5][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][5][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][5][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][5][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][5][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][5][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][5][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][4][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][4][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][4][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][4][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][4][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][4][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][4][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][4][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][3][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][3][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][3][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][3][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][3][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][3][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][3][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][3][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][2][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][2][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][2][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][2][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][2][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][2][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[16][2][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][2][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][1][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][1][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][1][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][1][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][1][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][1][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][1][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][1][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][0][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][0][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[18][0][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][0][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[19][0][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][0][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][0][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[17][0][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][7][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][7][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][7][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][7][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][7][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][7][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][7][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][7][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][6][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][6][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][6][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][6][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][6][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][6][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][6][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][6][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][5][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][5][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][5][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][5][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][5][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][5][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][5][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][5][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][4][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][4][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][4][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][4][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][4][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][4][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][4][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][4][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][3][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][3][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][3][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][3][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][3][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][3][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][3][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][3][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][2][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][2][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][2][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][2][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][2][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][2][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][2][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][2][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][1][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][1][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][1][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][1][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][1][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][1][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[24][1][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][1][7] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][0][0] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][0][1] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[26][0][2] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][0][3] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][0][4] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[25][0][5] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][0][6] ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[27][0][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][7][0]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][7][1]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][7][2]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][7][3]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][7][4]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][7][5]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][7][6]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][7][7]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][6][0]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][6][1]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][6][2]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][6][3]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][6][4]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][6][5]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][6][6]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][6][7]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][5][0]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][5][1]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][5][2]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][5][3]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][5][4]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][5][5]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][5][6]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][5][7]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][4][0]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][4][1]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][4][2]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][4][3]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][4][4]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][4][5]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][4][6]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][4][7]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][3][0]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][3][1]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][3][2]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][3][3]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][3][4]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][3][5]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][3][6]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][3][7]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][2][0]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][2][1]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][2][2]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][2][3]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][2][4]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][2][5]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][2][6]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[4][2][7]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][1][0]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][1][1]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][1][2]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][1][3]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][1][4]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][1][5]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][1][6]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][1][7]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][0][0]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][0][1]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][0][2]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[7][0][3]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][0][4]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][0][5]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[6][0][6]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[5][0][7]  ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][7][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][7][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][7][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][7][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[15][7][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][7][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][7][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][7][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][6][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][6][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][6][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][6][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][6][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[15][6][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][6][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][6][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][5][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][5][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][5][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][5][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][5][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][5][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][5][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][5][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][4][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][4][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][4][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][4][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][4][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][4][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][4][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][4][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][3][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][3][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][3][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][3][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][3][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][3][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[15][3][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][3][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][2][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][2][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][2][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][2][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][2][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][2][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][2][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][2][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[15][1][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[15][1][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[14][1][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[15][1][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][1][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][1][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[15][1][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][1][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][0][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[13][0][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][0][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][0][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][0][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][0][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][0][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[12][0][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][7][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][7][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][7][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][7][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][7][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][7][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][7][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][7][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][6][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][6][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][6][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][6][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][6][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][6][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][6][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][6][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][5][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][5][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][5][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][5][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][5][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][5][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][5][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][5][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][4][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][4][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][4][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][4][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][4][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][4][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][4][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][4][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][3][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][3][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][3][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][3][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][3][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][3][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][3][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][3][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][2][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][2][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][2][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][2][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][2][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][2][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][2][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][2][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][1][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][1][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][1][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][1][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][1][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][1][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[20][1][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][1][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[21][0][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][0][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][0][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][0][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][0][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][0][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[23][0][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[22][0][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][7][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][7][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][7][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[30][7][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][7][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][7][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][7][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][7][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][6][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][6][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][6][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][6][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][6][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][6][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[30][6][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][6][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][5][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][5][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][5][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][5][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[30][5][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[30][5][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][5][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][5][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][4][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][4][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[30][4][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][4][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[30][4][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][4][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][4][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][4][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][3][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][3][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][3][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][3][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][3][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[30][3][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][3][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][3][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][2][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][2][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][2][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][2][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][2][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][2][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][2][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][2][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][1][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][1][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][1][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][1][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[31][1][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][1][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][1][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][1][7] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][0][0] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][0][1] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][0][2] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][0][3] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][0][4] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][0][5] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[29][0][6] ;
; 7:1                ; 4 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|mem[28][0][7] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Prac2|uart_ram_bridge:bridge|UART_Transmitter:uart_tx|ClockCounter[0]  ;
; 9:1                ; 8 bits    ; 48 LEs        ; 8 LEs                ; 40 LEs                 ; Yes        ; |Prac2|uart_ram_bridge:bridge|UART_Receiver:uart_rx|ClockCounter[4]     ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |Prac2|uart_ram_bridge:bridge|UART_Receiver:uart_rx|bitIndex            ;
; 7:1                ; 3 bits    ; 12 LEs        ; 9 LEs                ; 3 LEs                  ; No         ; |Prac2|uart_ram_bridge:bridge|UART_Transmitter:uart_tx|Selector14       ;
; 9:1                ; 2 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |Prac2|uart_ram_bridge:bridge|UART_Transmitter:uart_tx|Selector15       ;
; 9:1                ; 3 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; No         ; |Prac2|uart_ram_bridge:bridge|UART_Receiver:uart_rx|Selector13          ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; No         ; |Prac2|uart_ram_bridge:bridge|UART_Receiver:uart_rx|Selector14          ;
; 256:1              ; 8 bits    ; 1360 LEs      ; 1360 LEs             ; 0 LEs                  ; No         ; |Prac2|uart_ram_bridge:bridge|simple_ram_32chips:ram_inst|Mux295        ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: uart_ram_bridge:bridge|UART_Receiver:uart_rx ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; CLKS_PER_BIT   ; 87    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: uart_ram_bridge:bridge|UART_Transmitter:uart_tx ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; CLKS_PER_BIT   ; 87    ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "uart_ram_bridge:bridge|UART_Transmitter:uart_tx"                                       ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                             ;
+---------+--------+----------+-------------------------------------------------------------------------------------+
; Tx_done ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------+
; Port Connectivity Checks: "uart_ram_bridge:bridge"     ;
+-----------+--------+----------+------------------------+
; Port      ; Type   ; Severity ; Details                ;
+-----------+--------+----------+------------------------+
; Tx_active ; Output ; Info     ; Explicitly unconnected ;
+-----------+--------+----------+------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 3                           ;
; cycloneiii_ff         ; 2166                        ;
;     ENA               ; 1089                        ;
;     ENA SCLR          ; 8                           ;
;     ENA SLD           ; 1024                        ;
;     plain             ; 45                          ;
; cycloneiii_lcell_comb ; 1769                        ;
;     arith             ; 14                          ;
;         2 data inputs ; 14                          ;
;     normal            ; 1755                        ;
;         1 data inputs ; 4                           ;
;         2 data inputs ; 27                          ;
;         3 data inputs ; 45                          ;
;         4 data inputs ; 1679                        ;
;                       ;                             ;
; Max LUT depth         ; 9.00                        ;
; Average LUT depth     ; 6.69                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:11     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Apr 16 20:49:38 2025
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Prac2 -c Prac2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 5 design units, including 5 entities, in source file prac2.sv
    Info (12023): Found entity 1: Prac2 File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 2
    Info (12023): Found entity 2: simple_ram_32chips File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 18
    Info (12023): Found entity 3: uart_ram_bridge File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 83
    Info (12023): Found entity 4: UART_Receiver File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 204
    Info (12023): Found entity 5: UART_Transmitter File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 288
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(210): Parameter Declaration in module "UART_Receiver" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 210
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(211): Parameter Declaration in module "UART_Receiver" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 211
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(212): Parameter Declaration in module "UART_Receiver" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 212
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(213): Parameter Declaration in module "UART_Receiver" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 213
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(214): Parameter Declaration in module "UART_Receiver" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 214
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(296): Parameter Declaration in module "UART_Transmitter" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 296
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(297): Parameter Declaration in module "UART_Transmitter" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 297
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(298): Parameter Declaration in module "UART_Transmitter" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 298
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(299): Parameter Declaration in module "UART_Transmitter" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 299
Warning (10222): Verilog HDL Parameter Declaration warning at Prac2.sv(300): Parameter Declaration in module "UART_Transmitter" behaves as a Local Parameter Declaration because the module has a Module Parameter Port List File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 300
Info (12127): Elaborating entity "Prac2" for the top level hierarchy
Info (12128): Elaborating entity "uart_ram_bridge" for hierarchy "uart_ram_bridge:bridge" File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 13
Info (12128): Elaborating entity "UART_Receiver" for hierarchy "uart_ram_bridge:bridge|UART_Receiver:uart_rx" File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 110
Warning (10230): Verilog HDL assignment warning at Prac2.sv(248): truncated value with size 32 to match size of target (8) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 248
Warning (10230): Verilog HDL assignment warning at Prac2.sv(254): truncated value with size 32 to match size of target (8) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 254
Warning (10230): Verilog HDL assignment warning at Prac2.sv(259): truncated value with size 32 to match size of target (3) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 259
Warning (10230): Verilog HDL assignment warning at Prac2.sv(269): truncated value with size 32 to match size of target (8) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 269
Info (12128): Elaborating entity "UART_Transmitter" for hierarchy "uart_ram_bridge:bridge|UART_Transmitter:uart_tx" File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 119
Warning (10230): Verilog HDL assignment warning at Prac2.sv(326): truncated value with size 32 to match size of target (8) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 326
Warning (10230): Verilog HDL assignment warning at Prac2.sv(336): truncated value with size 32 to match size of target (8) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 336
Warning (10230): Verilog HDL assignment warning at Prac2.sv(340): truncated value with size 32 to match size of target (3) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 340
Warning (10230): Verilog HDL assignment warning at Prac2.sv(351): truncated value with size 32 to match size of target (8) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 351
Info (12128): Elaborating entity "simple_ram_32chips" for hierarchy "uart_ram_bridge:bridge|simple_ram_32chips:ram_inst" File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 128
Warning (10230): Verilog HDL assignment warning at Prac2.sv(33): truncated value with size 32 to match size of target (5) File: C:/Users/Yani Scholtz/OneDrive/Documents/EAS/Prac2_Final/Prac2/Prac2/Prac2.sv Line: 33
Info (10008): Verilog HDL or VHDL information: EDA Netlist Writer cannot regroup multidimensional array "mem" into its bus
Info (286030): Timing-Driven Synthesis is running
Info (17049): 7 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 3877 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 2 input pins
    Info (21059): Implemented 1 output pins
    Info (21061): Implemented 3874 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 4849 megabytes
    Info: Processing ended: Wed Apr 16 20:50:10 2025
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:50


