declare <16 x i32> @VADD3_16_D_D_D_D_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i32> @VADD3_16_UD_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i16> @VADD3_16_UW_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>, <16 x i16>)
declare <16 x i16> @VADD3_16_W_W_W_W_wrapper(<16 x i16>, <16 x i16>, <16 x i16>)
declare <1 x i32> @VADD3_1_D_D_D_D_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i32> @VADD3_1_UD_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i16> @VADD3_1_UW_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>, <1 x i16>)
declare <1 x i16> @VADD3_1_W_W_W_W_wrapper(<1 x i16>, <1 x i16>, <1 x i16>)
declare <2 x i32> @VADD3_2_D_D_D_D_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i32> @VADD3_2_UD_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i16> @VADD3_2_UW_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>, <2 x i16>)
declare <2 x i16> @VADD3_2_W_W_W_W_wrapper(<2 x i16>, <2 x i16>, <2 x i16>)
declare <32 x i32> @VADD3_32_D_D_D_D_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i32> @VADD3_32_UD_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i16> @VADD3_32_UW_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>, <32 x i16>)
declare <32 x i16> @VADD3_32_W_W_W_W_wrapper(<32 x i16>, <32 x i16>, <32 x i16>)
declare <4 x i32> @VADD3_4_D_D_D_D_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i32> @VADD3_4_UD_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i16> @VADD3_4_UW_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>, <4 x i16>)
declare <4 x i16> @VADD3_4_W_W_W_W_wrapper(<4 x i16>, <4 x i16>, <4 x i16>)
declare <8 x i32> @VADD3_8_D_D_D_D_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i32> @VADD3_8_UD_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i16> @VADD3_8_UW_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>, <8 x i16>)
declare <8 x i16> @VADD3_8_W_W_W_W_wrapper(<8 x i16>, <8 x i16>, <8 x i16>)
declare <16 x i32> @VADD3_sat_16_D_D_D_D_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i32> @VADD3_sat_16_UD_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i16> @VADD3_sat_16_UW_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>, <16 x i16>)
declare <16 x i16> @VADD3_sat_16_W_W_W_W_wrapper(<16 x i16>, <16 x i16>, <16 x i16>)
declare <1 x i32> @VADD3_sat_1_D_D_D_D_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i32> @VADD3_sat_1_UD_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i16> @VADD3_sat_1_UW_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>, <1 x i16>)
declare <1 x i16> @VADD3_sat_1_W_W_W_W_wrapper(<1 x i16>, <1 x i16>, <1 x i16>)
declare <2 x i32> @VADD3_sat_2_D_D_D_D_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i32> @VADD3_sat_2_UD_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i16> @VADD3_sat_2_UW_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>, <2 x i16>)
declare <2 x i16> @VADD3_sat_2_W_W_W_W_wrapper(<2 x i16>, <2 x i16>, <2 x i16>)
declare <32 x i32> @VADD3_sat_32_D_D_D_D_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i32> @VADD3_sat_32_UD_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i16> @VADD3_sat_32_UW_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>, <32 x i16>)
declare <32 x i16> @VADD3_sat_32_W_W_W_W_wrapper(<32 x i16>, <32 x i16>, <32 x i16>)
declare <4 x i32> @VADD3_sat_4_D_D_D_D_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i32> @VADD3_sat_4_UD_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i16> @VADD3_sat_4_UW_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>, <4 x i16>)
declare <4 x i16> @VADD3_sat_4_W_W_W_W_wrapper(<4 x i16>, <4 x i16>, <4 x i16>)
declare <8 x i32> @VADD3_sat_8_D_D_D_D_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i32> @VADD3_sat_8_UD_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i16> @VADD3_sat_8_UW_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>, <8 x i16>)
declare <8 x i16> @VADD3_sat_8_W_W_W_W_wrapper(<8 x i16>, <8 x i16>, <8 x i16>)
declare <16 x i8> @VADD_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VADD_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VADD_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VADD_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VADD_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VADD_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VADD_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VADD_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VADD_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VADD_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VADD_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VADD_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VADD_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VADD_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VADD_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VADD_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VADD_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VADD_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VADD_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VADD_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VADD_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VADD_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VADD_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VADD_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VADD_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VADD_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VADD_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VADD_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VADD_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VADD_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VADD_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VADD_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VADD_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VADD_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VADD_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VADD_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VADD_sat_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VADD_sat_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VADD_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VADD_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VADD_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VADD_sat_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VADD_sat_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VADD_sat_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VADD_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VADD_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VADD_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VADD_sat_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VADD_sat_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VADD_sat_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VADD_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VADD_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VADD_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VADD_sat_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VADD_sat_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VADD_sat_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VADD_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VADD_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VADD_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VADD_sat_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VADD_sat_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VADD_sat_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VADD_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VADD_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VADD_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VADD_sat_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VADD_sat_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VADD_sat_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VADD_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VADD_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VADD_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VADD_sat_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VAND_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VAND_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VAND_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VAND_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VAND_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VAND_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VAND_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VAND_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VAND_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VAND_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VAND_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VAND_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VAND_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VAND_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VAND_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VAND_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VAND_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VAND_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VAND_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VAND_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VAND_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VAND_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VAND_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VAND_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VAND_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VAND_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VAND_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VAND_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VAND_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VAND_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VAND_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VAND_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VAND_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VAND_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VAND_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VAND_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VASR_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VASR_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VASR_16_Q_Q_Q_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i8> @VASR_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VASR_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VASR_16_UQ_UQ_UQ_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i16> @VASR_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VASR_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VASR_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VASR_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VASR_1_Q_Q_Q_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i8> @VASR_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VASR_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VASR_1_UQ_UQ_UQ_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i16> @VASR_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VASR_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VASR_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VASR_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VASR_2_Q_Q_Q_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i8> @VASR_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VASR_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VASR_2_UQ_UQ_UQ_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i16> @VASR_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VASR_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VASR_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VASR_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VASR_32_Q_Q_Q_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i8> @VASR_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VASR_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VASR_32_UQ_UQ_UQ_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i16> @VASR_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VASR_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VASR_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VASR_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VASR_4_Q_Q_Q_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i8> @VASR_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VASR_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VASR_4_UQ_UQ_UQ_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i16> @VASR_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VASR_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VASR_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VASR_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VASR_8_Q_Q_Q_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i8> @VASR_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VASR_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VASR_8_UQ_UQ_UQ_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i16> @VASR_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VASR_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VAVG_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VAVG_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VAVG_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VAVG_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VAVG_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VAVG_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VAVG_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VAVG_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VAVG_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VAVG_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VAVG_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VAVG_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VAVG_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VAVG_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VAVG_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VAVG_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VAVG_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VAVG_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VAVG_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VAVG_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VAVG_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VAVG_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VAVG_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VAVG_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VAVG_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VAVG_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VAVG_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VAVG_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VAVG_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VAVG_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VAVG_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VAVG_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VAVG_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VAVG_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VAVG_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VAVG_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VAVG_sat_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VAVG_sat_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VAVG_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VAVG_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VAVG_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VAVG_sat_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VAVG_sat_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VAVG_sat_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VAVG_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VAVG_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VAVG_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VAVG_sat_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VAVG_sat_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VAVG_sat_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VAVG_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VAVG_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VAVG_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VAVG_sat_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VAVG_sat_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VAVG_sat_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VAVG_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VAVG_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VAVG_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VAVG_sat_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VAVG_sat_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VAVG_sat_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VAVG_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VAVG_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VAVG_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VAVG_sat_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VAVG_sat_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VAVG_sat_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VAVG_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VAVG_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VAVG_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VAVG_sat_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i32> @VBFE_16_D_D_D_D_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i32> @VBFE_16_UD_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <1 x i32> @VBFE_1_D_D_D_D_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i32> @VBFE_1_UD_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <2 x i32> @VBFE_2_D_D_D_D_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i32> @VBFE_2_UD_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <32 x i32> @VBFE_32_D_D_D_D_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i32> @VBFE_32_UD_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <4 x i32> @VBFE_4_D_D_D_D_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i32> @VBFE_4_UD_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <8 x i32> @VBFE_8_D_D_D_D_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i32> @VBFE_8_UD_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <16 x i32> @VBFI_16_D_D_D_D_D_wrapper(<16 x i32>, <16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i32> @VBFI_16_UD_UD_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>, <16 x i32>, <16 x i32>)
declare <1 x i32> @VBFI_1_D_D_D_D_D_wrapper(<1 x i32>, <1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i32> @VBFI_1_UD_UD_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>, <1 x i32>, <1 x i32>)
declare <2 x i32> @VBFI_2_D_D_D_D_D_wrapper(<2 x i32>, <2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i32> @VBFI_2_UD_UD_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>, <2 x i32>, <2 x i32>)
declare <32 x i32> @VBFI_32_D_D_D_D_D_wrapper(<32 x i32>, <32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i32> @VBFI_32_UD_UD_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>, <32 x i32>, <32 x i32>)
declare <4 x i32> @VBFI_4_D_D_D_D_D_wrapper(<4 x i32>, <4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i32> @VBFI_4_UD_UD_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>, <4 x i32>, <4 x i32>)
declare <8 x i32> @VBFI_8_D_D_D_D_D_wrapper(<8 x i32>, <8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i32> @VBFI_8_UD_UD_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>, <8 x i32>, <8 x i32>)
declare <16 x i8> @VDIV_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VDIV_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VDIV_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VDIV_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VDIV_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VDIV_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VDIV_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VDIV_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VDIV_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VDIV_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VDIV_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VDIV_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VDIV_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VDIV_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VDIV_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VDIV_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VDIV_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VDIV_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VDIV_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VDIV_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VDIV_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VDIV_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VDIV_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VDIV_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VDIV_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VDIV_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VDIV_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VDIV_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VDIV_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VDIV_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VDIV_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VDIV_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VDIV_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VDIV_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VDIV_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VDIV_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VDIV_sat_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VDIV_sat_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VDIV_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VDIV_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VDIV_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VDIV_sat_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VDIV_sat_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VDIV_sat_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VDIV_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VDIV_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VDIV_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VDIV_sat_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VDIV_sat_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VDIV_sat_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VDIV_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VDIV_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VDIV_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VDIV_sat_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VDIV_sat_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VDIV_sat_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VDIV_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VDIV_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VDIV_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VDIV_sat_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VDIV_sat_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VDIV_sat_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VDIV_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VDIV_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VDIV_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VDIV_sat_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VDIV_sat_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VDIV_sat_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VDIV_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VDIV_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VDIV_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VDIV_sat_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i32> @VDP4A_16_D_D_D_D_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i32> @VDP4A_16_UD_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <1 x i32> @VDP4A_1_D_D_D_D_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i32> @VDP4A_1_UD_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <2 x i32> @VDP4A_2_D_D_D_D_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i32> @VDP4A_2_UD_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <32 x i32> @VDP4A_32_D_D_D_D_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i32> @VDP4A_32_UD_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <4 x i32> @VDP4A_4_D_D_D_D_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i32> @VDP4A_4_UD_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <8 x i32> @VDP4A_8_D_D_D_D_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i32> @VDP4A_8_UD_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <16 x i32> @VDP4A_sat_16_D_D_D_D_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i32> @VDP4A_sat_16_UD_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <1 x i32> @VDP4A_sat_1_D_D_D_D_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i32> @VDP4A_sat_1_UD_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <2 x i32> @VDP4A_sat_2_D_D_D_D_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i32> @VDP4A_sat_2_UD_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <32 x i32> @VDP4A_sat_32_D_D_D_D_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i32> @VDP4A_sat_32_UD_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <4 x i32> @VDP4A_sat_4_D_D_D_D_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i32> @VDP4A_sat_4_UD_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <8 x i32> @VDP4A_sat_8_D_D_D_D_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i32> @VDP4A_sat_8_UD_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <16 x i8> @VMAD_16_B_B_B_B_wrapper(<16 x i8>, <16 x i8>, <16 x i8>)
declare <16 x i32> @VMAD_16_D_D_D_D_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i8> @VMAD_16_UB_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>, <16 x i8>)
declare <16 x i32> @VMAD_16_UD_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i16> @VMAD_16_UW_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>, <16 x i16>)
declare <16 x i16> @VMAD_16_W_W_W_W_wrapper(<16 x i16>, <16 x i16>, <16 x i16>)
declare <1 x i8> @VMAD_1_B_B_B_B_wrapper(<1 x i8>, <1 x i8>, <1 x i8>)
declare <1 x i32> @VMAD_1_D_D_D_D_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i8> @VMAD_1_UB_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>, <1 x i8>)
declare <1 x i32> @VMAD_1_UD_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i16> @VMAD_1_UW_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>, <1 x i16>)
declare <1 x i16> @VMAD_1_W_W_W_W_wrapper(<1 x i16>, <1 x i16>, <1 x i16>)
declare <2 x i8> @VMAD_2_B_B_B_B_wrapper(<2 x i8>, <2 x i8>, <2 x i8>)
declare <2 x i32> @VMAD_2_D_D_D_D_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i8> @VMAD_2_UB_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>, <2 x i8>)
declare <2 x i32> @VMAD_2_UD_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i16> @VMAD_2_UW_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>, <2 x i16>)
declare <2 x i16> @VMAD_2_W_W_W_W_wrapper(<2 x i16>, <2 x i16>, <2 x i16>)
declare <32 x i8> @VMAD_32_B_B_B_B_wrapper(<32 x i8>, <32 x i8>, <32 x i8>)
declare <32 x i32> @VMAD_32_D_D_D_D_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i8> @VMAD_32_UB_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>, <32 x i8>)
declare <32 x i32> @VMAD_32_UD_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i16> @VMAD_32_UW_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>, <32 x i16>)
declare <32 x i16> @VMAD_32_W_W_W_W_wrapper(<32 x i16>, <32 x i16>, <32 x i16>)
declare <4 x i8> @VMAD_4_B_B_B_B_wrapper(<4 x i8>, <4 x i8>, <4 x i8>)
declare <4 x i32> @VMAD_4_D_D_D_D_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i8> @VMAD_4_UB_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>, <4 x i8>)
declare <4 x i32> @VMAD_4_UD_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i16> @VMAD_4_UW_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>, <4 x i16>)
declare <4 x i16> @VMAD_4_W_W_W_W_wrapper(<4 x i16>, <4 x i16>, <4 x i16>)
declare <8 x i8> @VMAD_8_B_B_B_B_wrapper(<8 x i8>, <8 x i8>, <8 x i8>)
declare <8 x i32> @VMAD_8_D_D_D_D_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i8> @VMAD_8_UB_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>, <8 x i8>)
declare <8 x i32> @VMAD_8_UD_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i16> @VMAD_8_UW_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>, <8 x i16>)
declare <8 x i16> @VMAD_8_W_W_W_W_wrapper(<8 x i16>, <8 x i16>, <8 x i16>)
declare <16 x i8> @VMAD_sat_16_B_B_B_B_wrapper(<16 x i8>, <16 x i8>, <16 x i8>)
declare <16 x i32> @VMAD_sat_16_D_D_D_D_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i8> @VMAD_sat_16_UB_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>, <16 x i8>)
declare <16 x i32> @VMAD_sat_16_UD_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>, <16 x i32>)
declare <16 x i16> @VMAD_sat_16_UW_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>, <16 x i16>)
declare <16 x i16> @VMAD_sat_16_W_W_W_W_wrapper(<16 x i16>, <16 x i16>, <16 x i16>)
declare <1 x i8> @VMAD_sat_1_B_B_B_B_wrapper(<1 x i8>, <1 x i8>, <1 x i8>)
declare <1 x i32> @VMAD_sat_1_D_D_D_D_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i8> @VMAD_sat_1_UB_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>, <1 x i8>)
declare <1 x i32> @VMAD_sat_1_UD_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>, <1 x i32>)
declare <1 x i16> @VMAD_sat_1_UW_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>, <1 x i16>)
declare <1 x i16> @VMAD_sat_1_W_W_W_W_wrapper(<1 x i16>, <1 x i16>, <1 x i16>)
declare <2 x i8> @VMAD_sat_2_B_B_B_B_wrapper(<2 x i8>, <2 x i8>, <2 x i8>)
declare <2 x i32> @VMAD_sat_2_D_D_D_D_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i8> @VMAD_sat_2_UB_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>, <2 x i8>)
declare <2 x i32> @VMAD_sat_2_UD_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>, <2 x i32>)
declare <2 x i16> @VMAD_sat_2_UW_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>, <2 x i16>)
declare <2 x i16> @VMAD_sat_2_W_W_W_W_wrapper(<2 x i16>, <2 x i16>, <2 x i16>)
declare <32 x i8> @VMAD_sat_32_B_B_B_B_wrapper(<32 x i8>, <32 x i8>, <32 x i8>)
declare <32 x i32> @VMAD_sat_32_D_D_D_D_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i8> @VMAD_sat_32_UB_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>, <32 x i8>)
declare <32 x i32> @VMAD_sat_32_UD_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>, <32 x i32>)
declare <32 x i16> @VMAD_sat_32_UW_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>, <32 x i16>)
declare <32 x i16> @VMAD_sat_32_W_W_W_W_wrapper(<32 x i16>, <32 x i16>, <32 x i16>)
declare <4 x i8> @VMAD_sat_4_B_B_B_B_wrapper(<4 x i8>, <4 x i8>, <4 x i8>)
declare <4 x i32> @VMAD_sat_4_D_D_D_D_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i8> @VMAD_sat_4_UB_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>, <4 x i8>)
declare <4 x i32> @VMAD_sat_4_UD_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>, <4 x i32>)
declare <4 x i16> @VMAD_sat_4_UW_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>, <4 x i16>)
declare <4 x i16> @VMAD_sat_4_W_W_W_W_wrapper(<4 x i16>, <4 x i16>, <4 x i16>)
declare <8 x i8> @VMAD_sat_8_B_B_B_B_wrapper(<8 x i8>, <8 x i8>, <8 x i8>)
declare <8 x i32> @VMAD_sat_8_D_D_D_D_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i8> @VMAD_sat_8_UB_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>, <8 x i8>)
declare <8 x i32> @VMAD_sat_8_UD_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>, <8 x i32>)
declare <8 x i16> @VMAD_sat_8_UW_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>, <8 x i16>)
declare <8 x i16> @VMAD_sat_8_W_W_W_W_wrapper(<8 x i16>, <8 x i16>, <8 x i16>)
declare <16 x i8> @VMAX_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMAX_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMAX_16_Q_Q_Q_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i8> @VMAX_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMAX_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMAX_16_UQ_UQ_UQ_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i16> @VMAX_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VMAX_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VMAX_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMAX_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMAX_1_Q_Q_Q_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i8> @VMAX_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMAX_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMAX_1_UQ_UQ_UQ_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i16> @VMAX_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VMAX_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VMAX_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMAX_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMAX_2_Q_Q_Q_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i8> @VMAX_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMAX_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMAX_2_UQ_UQ_UQ_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i16> @VMAX_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VMAX_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VMAX_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMAX_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMAX_32_Q_Q_Q_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i8> @VMAX_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMAX_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMAX_32_UQ_UQ_UQ_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i16> @VMAX_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VMAX_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VMAX_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMAX_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMAX_4_Q_Q_Q_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i8> @VMAX_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMAX_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMAX_4_UQ_UQ_UQ_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i16> @VMAX_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VMAX_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VMAX_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMAX_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMAX_8_Q_Q_Q_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i8> @VMAX_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMAX_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMAX_8_UQ_UQ_UQ_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i16> @VMAX_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VMAX_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VMAX_sat_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMAX_sat_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMAX_sat_16_Q_Q_Q_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i8> @VMAX_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMAX_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMAX_sat_16_UQ_UQ_UQ_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i16> @VMAX_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VMAX_sat_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VMAX_sat_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMAX_sat_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMAX_sat_1_Q_Q_Q_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i8> @VMAX_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMAX_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMAX_sat_1_UQ_UQ_UQ_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i16> @VMAX_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VMAX_sat_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VMAX_sat_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMAX_sat_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMAX_sat_2_Q_Q_Q_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i8> @VMAX_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMAX_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMAX_sat_2_UQ_UQ_UQ_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i16> @VMAX_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VMAX_sat_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VMAX_sat_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMAX_sat_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMAX_sat_32_Q_Q_Q_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i8> @VMAX_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMAX_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMAX_sat_32_UQ_UQ_UQ_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i16> @VMAX_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VMAX_sat_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VMAX_sat_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMAX_sat_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMAX_sat_4_Q_Q_Q_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i8> @VMAX_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMAX_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMAX_sat_4_UQ_UQ_UQ_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i16> @VMAX_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VMAX_sat_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VMAX_sat_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMAX_sat_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMAX_sat_8_Q_Q_Q_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i8> @VMAX_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMAX_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMAX_sat_8_UQ_UQ_UQ_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i16> @VMAX_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VMAX_sat_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VMIN_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMIN_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMIN_16_Q_Q_Q_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i8> @VMIN_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMIN_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMIN_16_UQ_UQ_UQ_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i16> @VMIN_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VMIN_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VMIN_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMIN_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMIN_1_Q_Q_Q_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i8> @VMIN_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMIN_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMIN_1_UQ_UQ_UQ_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i16> @VMIN_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VMIN_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VMIN_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMIN_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMIN_2_Q_Q_Q_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i8> @VMIN_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMIN_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMIN_2_UQ_UQ_UQ_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i16> @VMIN_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VMIN_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VMIN_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMIN_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMIN_32_Q_Q_Q_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i8> @VMIN_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMIN_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMIN_32_UQ_UQ_UQ_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i16> @VMIN_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VMIN_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VMIN_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMIN_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMIN_4_Q_Q_Q_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i8> @VMIN_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMIN_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMIN_4_UQ_UQ_UQ_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i16> @VMIN_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VMIN_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VMIN_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMIN_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMIN_8_Q_Q_Q_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i8> @VMIN_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMIN_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMIN_8_UQ_UQ_UQ_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i16> @VMIN_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VMIN_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VMIN_sat_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMIN_sat_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMIN_sat_16_Q_Q_Q_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i8> @VMIN_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMIN_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMIN_sat_16_UQ_UQ_UQ_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i16> @VMIN_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VMIN_sat_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VMIN_sat_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMIN_sat_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMIN_sat_1_Q_Q_Q_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i8> @VMIN_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMIN_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMIN_sat_1_UQ_UQ_UQ_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i16> @VMIN_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VMIN_sat_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VMIN_sat_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMIN_sat_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMIN_sat_2_Q_Q_Q_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i8> @VMIN_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMIN_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMIN_sat_2_UQ_UQ_UQ_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i16> @VMIN_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VMIN_sat_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VMIN_sat_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMIN_sat_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMIN_sat_32_Q_Q_Q_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i8> @VMIN_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMIN_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMIN_sat_32_UQ_UQ_UQ_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i16> @VMIN_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VMIN_sat_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VMIN_sat_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMIN_sat_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMIN_sat_4_Q_Q_Q_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i8> @VMIN_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMIN_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMIN_sat_4_UQ_UQ_UQ_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i16> @VMIN_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VMIN_sat_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VMIN_sat_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMIN_sat_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMIN_sat_8_Q_Q_Q_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i8> @VMIN_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMIN_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMIN_sat_8_UQ_UQ_UQ_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i16> @VMIN_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VMIN_sat_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VMOD_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMOD_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VMOD_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMOD_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VMOD_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VMOD_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VMOD_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMOD_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VMOD_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMOD_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VMOD_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VMOD_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VMOD_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMOD_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VMOD_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMOD_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VMOD_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VMOD_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VMOD_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMOD_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VMOD_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMOD_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VMOD_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VMOD_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VMOD_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMOD_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VMOD_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMOD_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VMOD_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VMOD_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VMOD_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMOD_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VMOD_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMOD_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VMOD_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VMOD_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VMOD_sat_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMOD_sat_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VMOD_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMOD_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VMOD_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VMOD_sat_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VMOD_sat_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMOD_sat_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VMOD_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMOD_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VMOD_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VMOD_sat_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VMOD_sat_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMOD_sat_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VMOD_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMOD_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VMOD_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VMOD_sat_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VMOD_sat_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMOD_sat_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VMOD_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMOD_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VMOD_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VMOD_sat_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VMOD_sat_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMOD_sat_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VMOD_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMOD_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VMOD_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VMOD_sat_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VMOD_sat_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMOD_sat_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VMOD_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMOD_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VMOD_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VMOD_sat_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VMOV_16_B_B_wrapper(<16 x i8>)
declare <16 x i32> @VMOV_16_D_D_wrapper(<16 x i32>)
declare <16 x i64> @VMOV_16_Q_Q_wrapper(<16 x i64>)
declare <16 x i8> @VMOV_16_UB_UB_wrapper(<16 x i8>)
declare <16 x i32> @VMOV_16_UD_UD_wrapper(<16 x i32>)
declare <16 x i64> @VMOV_16_UQ_UQ_wrapper(<16 x i64>)
declare <16 x i16> @VMOV_16_UW_UW_wrapper(<16 x i16>)
declare <16 x i16> @VMOV_16_W_W_wrapper(<16 x i16>)
declare <1 x i8> @VMOV_1_B_B_wrapper(<1 x i8>)
declare <1 x i32> @VMOV_1_D_D_wrapper(<1 x i32>)
declare <1 x i64> @VMOV_1_Q_Q_wrapper(<1 x i64>)
declare <1 x i8> @VMOV_1_UB_UB_wrapper(<1 x i8>)
declare <1 x i32> @VMOV_1_UD_UD_wrapper(<1 x i32>)
declare <1 x i64> @VMOV_1_UQ_UQ_wrapper(<1 x i64>)
declare <1 x i16> @VMOV_1_UW_UW_wrapper(<1 x i16>)
declare <1 x i16> @VMOV_1_W_W_wrapper(<1 x i16>)
declare <2 x i8> @VMOV_2_B_B_wrapper(<2 x i8>)
declare <2 x i32> @VMOV_2_D_D_wrapper(<2 x i32>)
declare <2 x i64> @VMOV_2_Q_Q_wrapper(<2 x i64>)
declare <2 x i8> @VMOV_2_UB_UB_wrapper(<2 x i8>)
declare <2 x i32> @VMOV_2_UD_UD_wrapper(<2 x i32>)
declare <2 x i64> @VMOV_2_UQ_UQ_wrapper(<2 x i64>)
declare <2 x i16> @VMOV_2_UW_UW_wrapper(<2 x i16>)
declare <2 x i16> @VMOV_2_W_W_wrapper(<2 x i16>)
declare <32 x i8> @VMOV_32_B_B_wrapper(<32 x i8>)
declare <32 x i32> @VMOV_32_D_D_wrapper(<32 x i32>)
declare <32 x i64> @VMOV_32_Q_Q_wrapper(<32 x i64>)
declare <32 x i8> @VMOV_32_UB_UB_wrapper(<32 x i8>)
declare <32 x i32> @VMOV_32_UD_UD_wrapper(<32 x i32>)
declare <32 x i64> @VMOV_32_UQ_UQ_wrapper(<32 x i64>)
declare <32 x i16> @VMOV_32_UW_UW_wrapper(<32 x i16>)
declare <32 x i16> @VMOV_32_W_W_wrapper(<32 x i16>)
declare <4 x i8> @VMOV_4_B_B_wrapper(<4 x i8>)
declare <4 x i32> @VMOV_4_D_D_wrapper(<4 x i32>)
declare <4 x i64> @VMOV_4_Q_Q_wrapper(<4 x i64>)
declare <4 x i8> @VMOV_4_UB_UB_wrapper(<4 x i8>)
declare <4 x i32> @VMOV_4_UD_UD_wrapper(<4 x i32>)
declare <4 x i64> @VMOV_4_UQ_UQ_wrapper(<4 x i64>)
declare <4 x i16> @VMOV_4_UW_UW_wrapper(<4 x i16>)
declare <4 x i16> @VMOV_4_W_W_wrapper(<4 x i16>)
declare <8 x i8> @VMOV_8_B_B_wrapper(<8 x i8>)
declare <8 x i32> @VMOV_8_D_D_wrapper(<8 x i32>)
declare <8 x i64> @VMOV_8_Q_Q_wrapper(<8 x i64>)
declare <8 x i8> @VMOV_8_UB_UB_wrapper(<8 x i8>)
declare <8 x i32> @VMOV_8_UD_UD_wrapper(<8 x i32>)
declare <8 x i64> @VMOV_8_UQ_UQ_wrapper(<8 x i64>)
declare <8 x i16> @VMOV_8_UW_UW_wrapper(<8 x i16>)
declare <8 x i16> @VMOV_8_W_W_wrapper(<8 x i16>)
declare <16 x i8> @VMOV_sat_16_B_B_wrapper(<16 x i8>)
declare <16 x i32> @VMOV_sat_16_D_D_wrapper(<16 x i32>)
declare <16 x i64> @VMOV_sat_16_Q_Q_wrapper(<16 x i64>)
declare <16 x i8> @VMOV_sat_16_UB_UB_wrapper(<16 x i8>)
declare <16 x i32> @VMOV_sat_16_UD_UD_wrapper(<16 x i32>)
declare <16 x i64> @VMOV_sat_16_UQ_UQ_wrapper(<16 x i64>)
declare <16 x i16> @VMOV_sat_16_UW_UW_wrapper(<16 x i16>)
declare <16 x i16> @VMOV_sat_16_W_W_wrapper(<16 x i16>)
declare <1 x i8> @VMOV_sat_1_B_B_wrapper(<1 x i8>)
declare <1 x i32> @VMOV_sat_1_D_D_wrapper(<1 x i32>)
declare <1 x i64> @VMOV_sat_1_Q_Q_wrapper(<1 x i64>)
declare <1 x i8> @VMOV_sat_1_UB_UB_wrapper(<1 x i8>)
declare <1 x i32> @VMOV_sat_1_UD_UD_wrapper(<1 x i32>)
declare <1 x i64> @VMOV_sat_1_UQ_UQ_wrapper(<1 x i64>)
declare <1 x i16> @VMOV_sat_1_UW_UW_wrapper(<1 x i16>)
declare <1 x i16> @VMOV_sat_1_W_W_wrapper(<1 x i16>)
declare <2 x i8> @VMOV_sat_2_B_B_wrapper(<2 x i8>)
declare <2 x i32> @VMOV_sat_2_D_D_wrapper(<2 x i32>)
declare <2 x i64> @VMOV_sat_2_Q_Q_wrapper(<2 x i64>)
declare <2 x i8> @VMOV_sat_2_UB_UB_wrapper(<2 x i8>)
declare <2 x i32> @VMOV_sat_2_UD_UD_wrapper(<2 x i32>)
declare <2 x i64> @VMOV_sat_2_UQ_UQ_wrapper(<2 x i64>)
declare <2 x i16> @VMOV_sat_2_UW_UW_wrapper(<2 x i16>)
declare <2 x i16> @VMOV_sat_2_W_W_wrapper(<2 x i16>)
declare <32 x i8> @VMOV_sat_32_B_B_wrapper(<32 x i8>)
declare <32 x i32> @VMOV_sat_32_D_D_wrapper(<32 x i32>)
declare <32 x i64> @VMOV_sat_32_Q_Q_wrapper(<32 x i64>)
declare <32 x i8> @VMOV_sat_32_UB_UB_wrapper(<32 x i8>)
declare <32 x i32> @VMOV_sat_32_UD_UD_wrapper(<32 x i32>)
declare <32 x i64> @VMOV_sat_32_UQ_UQ_wrapper(<32 x i64>)
declare <32 x i16> @VMOV_sat_32_UW_UW_wrapper(<32 x i16>)
declare <32 x i16> @VMOV_sat_32_W_W_wrapper(<32 x i16>)
declare <4 x i8> @VMOV_sat_4_B_B_wrapper(<4 x i8>)
declare <4 x i32> @VMOV_sat_4_D_D_wrapper(<4 x i32>)
declare <4 x i64> @VMOV_sat_4_Q_Q_wrapper(<4 x i64>)
declare <4 x i8> @VMOV_sat_4_UB_UB_wrapper(<4 x i8>)
declare <4 x i32> @VMOV_sat_4_UD_UD_wrapper(<4 x i32>)
declare <4 x i64> @VMOV_sat_4_UQ_UQ_wrapper(<4 x i64>)
declare <4 x i16> @VMOV_sat_4_UW_UW_wrapper(<4 x i16>)
declare <4 x i16> @VMOV_sat_4_W_W_wrapper(<4 x i16>)
declare <8 x i8> @VMOV_sat_8_B_B_wrapper(<8 x i8>)
declare <8 x i32> @VMOV_sat_8_D_D_wrapper(<8 x i32>)
declare <8 x i64> @VMOV_sat_8_Q_Q_wrapper(<8 x i64>)
declare <8 x i8> @VMOV_sat_8_UB_UB_wrapper(<8 x i8>)
declare <8 x i32> @VMOV_sat_8_UD_UD_wrapper(<8 x i32>)
declare <8 x i64> @VMOV_sat_8_UQ_UQ_wrapper(<8 x i64>)
declare <8 x i16> @VMOV_sat_8_UW_UW_wrapper(<8 x i16>)
declare <8 x i16> @VMOV_sat_8_W_W_wrapper(<8 x i16>)
declare <16 x i32> @VMULH_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i32> @VMULH_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <1 x i32> @VMULH_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i32> @VMULH_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <2 x i32> @VMULH_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i32> @VMULH_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <32 x i32> @VMULH_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i32> @VMULH_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <4 x i32> @VMULH_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i32> @VMULH_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <8 x i32> @VMULH_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i32> @VMULH_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <16 x i8> @VMUL_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMUL_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMUL_16_Q_Q_Q_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i8> @VMUL_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMUL_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMUL_16_UQ_UQ_UQ_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i16> @VMUL_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VMUL_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VMUL_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMUL_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMUL_1_Q_Q_Q_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i8> @VMUL_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMUL_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMUL_1_UQ_UQ_UQ_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i16> @VMUL_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VMUL_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VMUL_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMUL_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMUL_2_Q_Q_Q_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i8> @VMUL_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMUL_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMUL_2_UQ_UQ_UQ_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i16> @VMUL_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VMUL_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VMUL_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMUL_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMUL_32_Q_Q_Q_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i8> @VMUL_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMUL_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMUL_32_UQ_UQ_UQ_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i16> @VMUL_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VMUL_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VMUL_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMUL_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMUL_4_Q_Q_Q_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i8> @VMUL_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMUL_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMUL_4_UQ_UQ_UQ_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i16> @VMUL_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VMUL_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VMUL_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMUL_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMUL_8_Q_Q_Q_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i8> @VMUL_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMUL_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMUL_8_UQ_UQ_UQ_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i16> @VMUL_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VMUL_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VMUL_sat_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMUL_sat_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMUL_sat_16_Q_Q_Q_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i8> @VMUL_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VMUL_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i64> @VMUL_sat_16_UQ_UQ_UQ_wrapper(<16 x i64>, <16 x i64>)
declare <16 x i16> @VMUL_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VMUL_sat_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VMUL_sat_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMUL_sat_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMUL_sat_1_Q_Q_Q_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i8> @VMUL_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VMUL_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i64> @VMUL_sat_1_UQ_UQ_UQ_wrapper(<1 x i64>, <1 x i64>)
declare <1 x i16> @VMUL_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VMUL_sat_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VMUL_sat_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMUL_sat_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMUL_sat_2_Q_Q_Q_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i8> @VMUL_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VMUL_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i64> @VMUL_sat_2_UQ_UQ_UQ_wrapper(<2 x i64>, <2 x i64>)
declare <2 x i16> @VMUL_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VMUL_sat_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VMUL_sat_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMUL_sat_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMUL_sat_32_Q_Q_Q_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i8> @VMUL_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VMUL_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i64> @VMUL_sat_32_UQ_UQ_UQ_wrapper(<32 x i64>, <32 x i64>)
declare <32 x i16> @VMUL_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VMUL_sat_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VMUL_sat_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMUL_sat_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMUL_sat_4_Q_Q_Q_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i8> @VMUL_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VMUL_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i64> @VMUL_sat_4_UQ_UQ_UQ_wrapper(<4 x i64>, <4 x i64>)
declare <4 x i16> @VMUL_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VMUL_sat_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VMUL_sat_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMUL_sat_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMUL_sat_8_Q_Q_Q_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i8> @VMUL_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VMUL_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i64> @VMUL_sat_8_UQ_UQ_UQ_wrapper(<8 x i64>, <8 x i64>)
declare <8 x i16> @VMUL_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VMUL_sat_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VNOT_16_B_B_wrapper(<16 x i8>)
declare <16 x i32> @VNOT_16_D_D_wrapper(<16 x i32>)
declare <16 x i8> @VNOT_16_UB_UB_wrapper(<16 x i8>)
declare <16 x i32> @VNOT_16_UD_UD_wrapper(<16 x i32>)
declare <16 x i16> @VNOT_16_UW_UW_wrapper(<16 x i16>)
declare <16 x i16> @VNOT_16_W_W_wrapper(<16 x i16>)
declare <1 x i8> @VNOT_1_B_B_wrapper(<1 x i8>)
declare <1 x i32> @VNOT_1_D_D_wrapper(<1 x i32>)
declare <1 x i8> @VNOT_1_UB_UB_wrapper(<1 x i8>)
declare <1 x i32> @VNOT_1_UD_UD_wrapper(<1 x i32>)
declare <1 x i16> @VNOT_1_UW_UW_wrapper(<1 x i16>)
declare <1 x i16> @VNOT_1_W_W_wrapper(<1 x i16>)
declare <2 x i8> @VNOT_2_B_B_wrapper(<2 x i8>)
declare <2 x i32> @VNOT_2_D_D_wrapper(<2 x i32>)
declare <2 x i8> @VNOT_2_UB_UB_wrapper(<2 x i8>)
declare <2 x i32> @VNOT_2_UD_UD_wrapper(<2 x i32>)
declare <2 x i16> @VNOT_2_UW_UW_wrapper(<2 x i16>)
declare <2 x i16> @VNOT_2_W_W_wrapper(<2 x i16>)
declare <32 x i8> @VNOT_32_B_B_wrapper(<32 x i8>)
declare <32 x i32> @VNOT_32_D_D_wrapper(<32 x i32>)
declare <32 x i8> @VNOT_32_UB_UB_wrapper(<32 x i8>)
declare <32 x i32> @VNOT_32_UD_UD_wrapper(<32 x i32>)
declare <32 x i16> @VNOT_32_UW_UW_wrapper(<32 x i16>)
declare <32 x i16> @VNOT_32_W_W_wrapper(<32 x i16>)
declare <4 x i8> @VNOT_4_B_B_wrapper(<4 x i8>)
declare <4 x i32> @VNOT_4_D_D_wrapper(<4 x i32>)
declare <4 x i8> @VNOT_4_UB_UB_wrapper(<4 x i8>)
declare <4 x i32> @VNOT_4_UD_UD_wrapper(<4 x i32>)
declare <4 x i16> @VNOT_4_UW_UW_wrapper(<4 x i16>)
declare <4 x i16> @VNOT_4_W_W_wrapper(<4 x i16>)
declare <8 x i8> @VNOT_8_B_B_wrapper(<8 x i8>)
declare <8 x i32> @VNOT_8_D_D_wrapper(<8 x i32>)
declare <8 x i8> @VNOT_8_UB_UB_wrapper(<8 x i8>)
declare <8 x i32> @VNOT_8_UD_UD_wrapper(<8 x i32>)
declare <8 x i16> @VNOT_8_UW_UW_wrapper(<8 x i16>)
declare <8 x i16> @VNOT_8_W_W_wrapper(<8 x i16>)
declare <16 x i8> @VOR_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VOR_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VOR_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VOR_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VOR_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VOR_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VOR_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VOR_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VOR_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VOR_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VOR_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VOR_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VOR_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VOR_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VOR_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VOR_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VOR_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VOR_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VOR_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VOR_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VOR_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VOR_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VOR_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VOR_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VOR_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VOR_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VOR_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VOR_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VOR_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VOR_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VOR_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VOR_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VOR_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VOR_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VOR_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VOR_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VSHL_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VSHL_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VSHL_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VSHL_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VSHL_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VSHL_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VSHL_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VSHL_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VSHL_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VSHL_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VSHL_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VSHL_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VSHL_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VSHL_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VSHL_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VSHL_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VSHL_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VSHL_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VSHL_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VSHL_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VSHL_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VSHL_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VSHL_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VSHL_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VSHL_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VSHL_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VSHL_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VSHL_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VSHL_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VSHL_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VSHL_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VSHL_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VSHL_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VSHL_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VSHL_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VSHL_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VSHL_sat_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VSHL_sat_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VSHL_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VSHL_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VSHL_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VSHL_sat_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VSHL_sat_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VSHL_sat_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VSHL_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VSHL_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VSHL_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VSHL_sat_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VSHL_sat_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VSHL_sat_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VSHL_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VSHL_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VSHL_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VSHL_sat_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VSHL_sat_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VSHL_sat_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VSHL_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VSHL_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VSHL_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VSHL_sat_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VSHL_sat_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VSHL_sat_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VSHL_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VSHL_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VSHL_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VSHL_sat_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VSHL_sat_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VSHL_sat_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VSHL_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VSHL_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VSHL_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VSHL_sat_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VSHR_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VSHR_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VSHR_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VSHR_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VSHR_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VSHR_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VSHR_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VSHR_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VSHR_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VSHR_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VSHR_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VSHR_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VSHR_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VSHR_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VSHR_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VSHR_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VSHR_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VSHR_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VSHR_sat_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VSHR_sat_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VSHR_sat_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VSHR_sat_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VSHR_sat_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VSHR_sat_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VSHR_sat_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VSHR_sat_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VSHR_sat_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VSHR_sat_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VSHR_sat_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VSHR_sat_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VSHR_sat_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VSHR_sat_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VSHR_sat_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VSHR_sat_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VSHR_sat_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VSHR_sat_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <16 x i8> @VXOR_16_B_B_B_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VXOR_16_D_D_D_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i8> @VXOR_16_UB_UB_UB_wrapper(<16 x i8>, <16 x i8>)
declare <16 x i32> @VXOR_16_UD_UD_UD_wrapper(<16 x i32>, <16 x i32>)
declare <16 x i16> @VXOR_16_UW_UW_UW_wrapper(<16 x i16>, <16 x i16>)
declare <16 x i16> @VXOR_16_W_W_W_wrapper(<16 x i16>, <16 x i16>)
declare <1 x i8> @VXOR_1_B_B_B_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VXOR_1_D_D_D_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i8> @VXOR_1_UB_UB_UB_wrapper(<1 x i8>, <1 x i8>)
declare <1 x i32> @VXOR_1_UD_UD_UD_wrapper(<1 x i32>, <1 x i32>)
declare <1 x i16> @VXOR_1_UW_UW_UW_wrapper(<1 x i16>, <1 x i16>)
declare <1 x i16> @VXOR_1_W_W_W_wrapper(<1 x i16>, <1 x i16>)
declare <2 x i8> @VXOR_2_B_B_B_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VXOR_2_D_D_D_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i8> @VXOR_2_UB_UB_UB_wrapper(<2 x i8>, <2 x i8>)
declare <2 x i32> @VXOR_2_UD_UD_UD_wrapper(<2 x i32>, <2 x i32>)
declare <2 x i16> @VXOR_2_UW_UW_UW_wrapper(<2 x i16>, <2 x i16>)
declare <2 x i16> @VXOR_2_W_W_W_wrapper(<2 x i16>, <2 x i16>)
declare <32 x i8> @VXOR_32_B_B_B_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VXOR_32_D_D_D_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i8> @VXOR_32_UB_UB_UB_wrapper(<32 x i8>, <32 x i8>)
declare <32 x i32> @VXOR_32_UD_UD_UD_wrapper(<32 x i32>, <32 x i32>)
declare <32 x i16> @VXOR_32_UW_UW_UW_wrapper(<32 x i16>, <32 x i16>)
declare <32 x i16> @VXOR_32_W_W_W_wrapper(<32 x i16>, <32 x i16>)
declare <4 x i8> @VXOR_4_B_B_B_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VXOR_4_D_D_D_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i8> @VXOR_4_UB_UB_UB_wrapper(<4 x i8>, <4 x i8>)
declare <4 x i32> @VXOR_4_UD_UD_UD_wrapper(<4 x i32>, <4 x i32>)
declare <4 x i16> @VXOR_4_UW_UW_UW_wrapper(<4 x i16>, <4 x i16>)
declare <4 x i16> @VXOR_4_W_W_W_wrapper(<4 x i16>, <4 x i16>)
declare <8 x i8> @VXOR_8_B_B_B_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VXOR_8_D_D_D_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i8> @VXOR_8_UB_UB_UB_wrapper(<8 x i8>, <8 x i8>)
declare <8 x i32> @VXOR_8_UD_UD_UD_wrapper(<8 x i32>, <8 x i32>)
declare <8 x i16> @VXOR_8_UW_UW_UW_wrapper(<8 x i16>, <8 x i16>)
declare <8 x i16> @VXOR_8_W_W_W_wrapper(<8 x i16>, <8 x i16>)
