<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(170,260)" to="(210,260)"/>
    <wire from="(170,460)" to="(210,460)"/>
    <wire from="(340,480)" to="(410,480)"/>
    <wire from="(140,440)" to="(170,440)"/>
    <wire from="(270,240)" to="(400,240)"/>
    <wire from="(170,220)" to="(210,220)"/>
    <wire from="(140,200)" to="(170,200)"/>
    <wire from="(170,500)" to="(170,520)"/>
    <wire from="(170,260)" to="(170,280)"/>
    <wire from="(260,480)" to="(310,480)"/>
    <wire from="(140,520)" to="(170,520)"/>
    <wire from="(170,440)" to="(170,460)"/>
    <wire from="(170,200)" to="(170,220)"/>
    <wire from="(170,500)" to="(210,500)"/>
    <wire from="(140,280)" to="(170,280)"/>
    <comp lib="6" loc="(97,171)" name="Text">
      <a name="text" val="a"/>
    </comp>
    <comp lib="1" loc="(260,480)" name="AND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="AND"/>
    </comp>
    <comp lib="0" loc="(140,440)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(317,450)" name="Text">
      <a name="text" val="NOT"/>
    </comp>
    <comp lib="0" loc="(410,480)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(98,249)" name="Text">
      <a name="text" val="b"/>
    </comp>
    <comp lib="0" loc="(400,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(48,358)" name="Text">
      <a name="text" val="Ver. 02"/>
    </comp>
    <comp lib="0" loc="(140,280)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(421,213)" name="Text">
      <a name="text" val="s"/>
    </comp>
    <comp lib="6" loc="(436,454)" name="Text">
      <a name="text" val="s"/>
    </comp>
    <comp lib="6" loc="(53,126)" name="Text">
      <a name="text" val="Ver. 01"/>
    </comp>
    <comp lib="6" loc="(98,498)" name="Text">
      <a name="text" val="b"/>
    </comp>
    <comp lib="6" loc="(146,24)" name="Text">
      <a name="text" val="Guia 01 - ExercÃ­cio0001"/>
    </comp>
    <comp lib="0" loc="(140,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(270,240)" name="NAND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="NAND"/>
    </comp>
    <comp lib="0" loc="(140,520)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(340,480)" name="NOT Gate"/>
    <comp lib="6" loc="(142,64)" name="Text">
      <a name="text" val="Lucas Cardoso - 441694"/>
    </comp>
    <comp lib="6" loc="(96,410)" name="Text">
      <a name="text" val="a"/>
    </comp>
  </circuit>
</project>
