$date
	Wed Nov 27 11:20:50 2024
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module alu_tb $end
$var wire 32 ! c [31:0] $end
$var reg 32 " a [31:0] $end
$var reg 32 # b [31:0] $end
$var reg 6 $ opcode [5:0] $end
$scope module u_alu $end
$var wire 32 % a [31:0] $end
$var wire 32 & b [31:0] $end
$var wire 6 ' opcode [5:0] $end
$var reg 32 ( c [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 (
bx '
b11111111111111111111111110000110 &
b11111111111111111111111100100011 %
bx $
b11111111111111111111111110000110 #
b11111111111111111111111100100011 "
b0 !
$end
#5
b1 !
b1 (
b111 $
b111 '
#10
b1000 $
b1000 '
b1111100 #
b1111100 &
b1111011 "
b1111011 %
#15
b11110111 !
b11110111 (
b101 $
b101 '
#20
b10011000111000 !
b10011000111000 (
b110 $
b110 '
b11 #
b11 &
b10011000111 "
b10011000111 %
#25
b1 !
b1 (
b111 $
b111 '
b11111111111111111111101100111001 #
b11111111111111111111101100111001 &
b11111111111111111111101100110110 "
b11111111111111111111101100110110 %
#30
b1000 $
b1000 '
#35
b1111 !
b1111 (
b1001 $
b1001 '
#40
b11111111111111111111101100111 !
b11111111111111111111101100111 (
b1010 $
b1010 '
b11 #
b11 &
b11111111111111111111101100111001 "
b11111111111111111111101100111001 %
#45
b1011 $
b1011 '
#50
b11111111111111111111101100111011 !
b11111111111111111111101100111011 (
b1100 $
b1100 '
#55
b1 !
b1 (
b1101 $
b1101 '
#60
b11111111111111111111101100111100 !
b11111111111111111111101100111100 (
b10010 $
b10010 '
#65
b11111111111111111111101100110110 !
b11111111111111111111101100110110 (
b10011 $
b10011 '
#70
b11111111111111111101100111001000 !
b11111111111111111101100111001000 (
b10100 $
b10100 '
#75
b0 !
b0 (
b10101 $
b10101 '
#80
b10110 $
b10110 '
#85
b11111111111111111111101100111010 !
b11111111111111111111101100111010 (
b10111 $
b10111 '
#90
b11111111111111111111101100111 !
b11111111111111111111101100111 (
b11000 $
b11000 '
#95
b11001 $
b11001 '
#100
b11111111111111111111111101111111 !
b11111111111111111111111101111111 (
b11010 $
b11010 '
#105
b1 !
b1 (
b11011 $
b11011 '
#205
