<!DOCTYPE html>
<html lang="en">
    <head>
        <meta charset="utf-8">
        <meta http-equiv="X-UA-Compatible" content="IE=edge">
        <meta name="viewport" content="width=device-width, initial-scale=1.0">
        
        <meta name="author" content="RSP">
        <link rel="canonical" href="https://iot-kmutnb.github.io/blogs/fpga/logic_design_circuits_topics/">
        <link rel="shortcut icon" href="../../img/favicon.ico">
        <title>หัวข้อในการเรียนรู้สำหรับการออกแบบวงจรลอจิก (Logic Design) - IoT Engineering Education</title>
        <link href="../../css/bootstrap.min.css" rel="stylesheet">
        <link href="../../css/font-awesome.min.css" rel="stylesheet">
        <link href="../../css/base.css" rel="stylesheet">
        <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/styles/github.min.css">
        <link href="../../css/extra.css" rel="stylesheet">

        <script src="../../js/jquery-1.10.2.min.js" defer></script>
        <script src="../../js/bootstrap.min.js" defer></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/highlight.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/yaml.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/c.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/cpp.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/arduino.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/python.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/javascript.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/typescript.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/json.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/rust.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/vhdl.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/verilog.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/bash.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/text.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/matlab.min.js"></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/10.5.0/languages/julia.min.js"></script>
        <script>hljs.initHighlightingOnLoad();</script>
        <script async src="https://www.googletagmanager.com/gtag/js?id=G-966FQ6RN6W"></script>
        <script>
          window.dataLayer = window.dataLayer || [];
          function gtag(){dataLayer.push(arguments);}
          gtag('js', new Date());

          gtag('config', 'G-966FQ6RN6W');
        </script> 
    </head>

    <body>
        <div class="navbar fixed-top navbar-expand-lg navbar-dark bg-primary">
            <div class="container">
                <a class="navbar-brand" href="../..">IoT Engineering Education</a>
                <!-- Expander button -->
                <button type="button" class="navbar-toggler" data-toggle="collapse" data-target="#navbar-collapse">
                    <span class="navbar-toggler-icon"></span>
                </button>

                <!-- Expanded navigation -->
                <div id="navbar-collapse" class="navbar-collapse collapse">
                        <!-- Main navigation -->
                        <ul class="nav navbar-nav">
                            <li class="navitem">
                                <a href="../.." class="nav-link">Home</a>
                            </li>
                            <li class="navitem">
                                <a href="../../about/" class="nav-link">About</a>
                            </li>
                        </ul>

                    <ul class="nav navbar-nav ml-auto">
                        <li class="nav-item">
                            <a href="#" class="nav-link" data-toggle="modal" data-target="#mkdocs_search_modal">
                                <i class="fa fa-search"></i> Search
                            </a>
                        </li>
                    </ul>
                </div>
            </div>
        </div>

        <div class="container">
            <div class="row">
                    <div class="col-md-3"><div class="navbar-light navbar-expand-md bs-sidebar hidden-print affix" role="complementary">
    <div class="navbar-header">
        <button type="button" class="navbar-toggler collapsed" data-toggle="collapse" data-target="#toc-collapse" title="Table of Contents">
            <span class="fa fa-angle-down"></span>
        </button>
    </div>

    
    <div id="toc-collapse" class="navbar-collapse collapse card bg-secondary">
        <ul class="nav flex-column">
            
            <li class="nav-item" data-level="1"><a href="#logic-design" class="nav-link">หัวข้อในการเรียนรู้สำหรับการออกแบบวงจรลอจิก (Logic Design)</a>
              <ul class="nav flex-column">
            <li class="nav-item" data-level="2"><a href="#logic-design_1" class="nav-link">&#9655; Logic Design</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#logic-design_2" class="nav-link">&#9655; การจำแนกหัวข้อในวิชา Logic Design</a>
              <ul class="nav flex-column">
              </ul>
            </li>
            <li class="nav-item" data-level="2"><a href="#_1" class="nav-link">&#9655; กล่าวสรุป</a>
              <ul class="nav flex-column">
              </ul>
            </li>
              </ul>
            </li>
        </ul>
    </div>
</div></div>
                    <div class="col-md-9" role="main">

<h1 id="logic-design">หัวข้อในการเรียนรู้สำหรับการออกแบบวงจรลอจิก (Logic Design)<a class="headerlink" href="#logic-design" title="Permanent link">#</a></h1>
<hr />
<h2 id="logic-design_1">&#9655; <strong>Logic Design</strong><a class="headerlink" href="#logic-design_1" title="Permanent link">#</a></h2>
<p>หากสนใจและต้องการเรียนรู้เกี่ยวกับการออกแบบวงจรดิจิทัลหรือวงจรลอจิก (<strong>Logic Design</strong>)
เช่น ไอซีประเภทลอจิกเกต (<strong>Logic Gate ICs</strong>) หรือ ชิปโปรแกรมได้เชิงลอจิก
เช่น <strong>FPGA (Field-Programmable Gate Arrays)</strong> จะมีหัวข้อที่เกี่ยวข้องอะไรบ้างที่ควรได้ศึกษาเรียนรู้ตามลำดับ
บทความนี้ได้รวบรวม จัดแบ่งเป็นหมวดหมู่และมานำเสนอไว้</p>
<p>ก่อนอื่นลองมาทบทวนความหมายของคำศัพท์ต่อไปนี้ </p>
<ul>
<li>
<p><strong>Logic Design</strong> กล่าวถึง หลักการ วิธีการ และเครื่องมือที่ใช้การออกแบบวงจรระดับลอจิก (เชิงตรรกะ) 
เป็นการเชื่อมโยงความรู้หรือทฤษฎี เช่น พีชคณิตบูลีน (<strong>Boolean Algebra</strong>) 
การออกแบบสร้างวงจรลอจิก (<strong>Logic Circuits</strong>)
และวงจรลอจิกประกอบด้วยลอจิกเกตเป็นหน่วยย่อยพื้นฐานของวงจร (<strong>Basic Building Blocks</strong>) 
สามารถนำมาต่อกันตามรูปแบบที่เหมาะสม เป็นระบบดิจิทัลที่มีความซับซ้อนได้</p>
</li>
<li>
<p><strong>Logic Circuits</strong> เป็นวงจรที่ใช้กับสัญญาณดิจิทัล หรือ สัญญาณลอจิก</p>
<ul>
<li>วงจรมีอินพุตและเอาต์พุต (<strong>Inputs &amp; Outputs</strong>, <strong>Interfaces</strong>)
และประกอบด้วยวงจรย่อยและการเชื่อมต่อกันและแบ่งได้หลายชั้น (<strong>Component Instantiation &amp; Interconnections</strong>,
<strong>Hierarchical &amp; Structural Composition</strong>)</li>
<li>วงจรมีสถานะทางลอจิกที่ ไม่ใช่แค่ '0' หรือ '1' (<strong>Multi-value Logic</strong>) เช่น มีสถานะ 'Z' 
(<strong>High-Impedance</strong>) อาจมีหน่วยความจำอยู่ภายใน (เช่น แลตช์ ฟลิปฟลอป รีจิสเตอร์)</li>
<li>สัญญาณอินพุต-เอาต์พุต และสัญญาณภายใน อาจเป็นแบบบิตเดี่ยวหรือหลายบิต</li>
<li>วงจรอาจมีสัญญาณ <strong>Clock</strong> ควบคุมการทำงานของหน่วยความจำ เช่น ในวงจรแบบ 
<strong>Synchronous Logic Design</strong> ที่ใช้สัญญาณ <strong>Clock</strong> กำหนดจังหวะการทำงานของฟลิปฟลอป</li>
<li>ฟังก์ชันการทำงาน เช่น การดำเนินการเชิงลอจิกกับสัญญาณดิจิทัลหรือข้อมูล และเกิดขึ้นได้พร้อมกัน (<strong>Concurrent Logical Operations</strong>)</li>
<li>การเปลี่ยนแปลงเชิงลอจิกสำหรับสัญญาณไฟฟ้าจริง มีความหน่วงหรือล่าช้าเกิดขึ้นได้ (ในระดับนาโนวินาที)</li>
</ul>
</li>
<li>
<p><strong>Digital Electronics</strong> เกี่ยวข้องกับการวิเคราะห์และการออกแบบวงจรอิเล็กทรอนิกส์ที่ใช้กับสัญญาณดิจิทัล
การสร้างลอจิกเกตในรูปของวงจรอิเล็กทรอนิกส์ และในระดับย่อยลงไปต่ำกว่าลอจิกเกต เช่น ระดับทรานซิสเตอร์ 
วงจรรวมหรือไอซี (<strong>Integrated Circuit: IC</strong>) ที่ประกอบด้วยทรานซิสเตอร์มีขนาดเล็กมากและจำนวนมาก</p>
</li>
<li>
<p><strong>Microelectronics</strong>: เกี่ยวข้องกับ คุณสมบัติของสารกึ่งตัวนำ (<strong>Semiconductor</strong>)
ทรานซิสเตอร์ประเภทต่าง ๆ (<strong>Transistors</strong>) และฟังก์ชันการทำงาน การนำมาสร้างเป็นวงจร และการผลิตวงจรรวม</p>
</li>
<li>
<p><strong>VLSI Design</strong>: การออกแบบวงจรรวมดิจิทัลที่มีความซับซ้อนสูง (พิจารณาตามจำนวนของทรานซิสเตอร์)</p>
</li>
<li>
<p><strong>SoC (System-on-Chip) Design</strong>: การออกแบบวงจรรวมที่มีลักษณะเป็นระบบและมีความซับซ้อนสูงไว้ในชิปเดียวกัน
เช่น ประกอบด้วยซีพียู (<strong>CPU</strong>) วงจรรอบข้าง (<strong>Peripherals</strong>) และเชื่อมต่อด้วยระบบบัส</p>
</li>
</ul>
<p>การออกแบบวงจรและระบบดิจิทัล อาจจำแนกได้ตามระดับในการออกแบบ (เรียงจากระดับล่างขึ้นบน)</p>
<ul>
<li>ในระดับ "อุปกรณ์" (<strong>Device</strong>): เกี่ยวข้องกับการศึกษาคุณลักษณะของทรานซิสเตอร์ เช่น <strong>MOSFET</strong> ที่สามารถนำมาสร้างเป็นวงจรอิเล็กทรอนิกส์ได้</li>
<li>ในระดับ "วงจร" (<strong>Circuit</strong>): เกี่ยวข้องกับเทคนิคการออกแบบและวิเคราะห์วงจรดิจิทัล โดยใช้ทรานซิสเตอร์ การใช้ลอจิกเกต หรือใช้วงจรที่ได้มีการออกแบบไว้แล้ว ใช้แนวทางการออกแบบแบบในลักษณะ <strong>Bottom-up</strong>
รวมถึงแนวทางการออกแบบวงจรเพื่อนำมาในได้อีก (<strong>IP Design Reuse</strong>)</li>
<li>ในระดับ "ระบบ" (<strong>System</strong>): เกี่ยวข้องกับเทคนิคการออกแบบและวิเคราะห์ระบบดิจิทัล ซึ่งถูกแบ่งย่อยได้เป็นระบบย่อยลงไปจนถึงระดับวงจร ใช้แนวทางการออกแบบในลักษณะ <strong>Top-down</strong></li>
</ul>
<p>ดังนั้นในการเรียนรู้เกี่ยวกับการออกแบบวงจรลอจิก โดยทั่วไปแล้ว ก็จะเริ่มต้นที่ระดับลอจิกเกตแล้วสร้างเป็นวงจร
ที่มีฟังก์ชันการทำงานในรูปแบบต่าง ๆ แต่ในส่วนของการสร้างลอจิกเกตในระดับทรานซิสเตอร์ รวมถึงการออกแบบเพื่อสร้างไอซี
ก็จะเป็นระดับล่างลงไป เกี่ยวข้องกับวิชา <strong>Physical VLSI Design</strong> เป็นต้น</p>
<p>อย่างไรก็ตาม ในยุคปัจจุบัน เครื่องมือที่เป็นซอฟต์แวร์ประเภท <strong>EDA (Electronic Design Automation)</strong>
มีความก้าวหน้าอย่างมาก การออกแบบวงจรดิจิทัล สามารถทำได้ง่ายขึ้น เช่น การใช้ภาษาคอมพิวเตอร์ <strong>HDL</strong> เพื่อเขียนอธิบายการทำงานของวงจรลอจิก
แล้วสามารถแปลงให้เป็นวงจรลอจิกเกตได้โดยอัตโนมัติ รวมถึงการใช้ชิปประเภท <strong>FPGA</strong>
เพื่อสร้างวงจรลอจิกและทดสอบการทำงานได้จริง ไม่จำเป็นต้องนำไปจ้างโรงงานเพื่อผลิตชิปหรือไอซีซึ่งมีต้นทุนที่สูงมาก</p>
<p>ภาษา <strong>HDL</strong> สำหรับวงจรดิจิทัลที่นิยมใช้ในปัจจุบันได้แก่ <strong>VHDL</strong> และ <strong>Verilog</strong></p>
<ul>
<li><strong>HDL = Hardware Description Language)</strong></li>
<li>ใช้อธิบายการทำงานของฮาร์ดแวร์ โดยสร้างเป็น "โมเดล" (<strong>Models</strong>) ของวงจรดิจิทัล</li>
<li>นำไปใช้ได้กับโปรแกรมจำลองการทำงานของวงจรดิจิทัล (<strong>HDL-based Logic Simulation</strong>)</li>
<li>ศึกษาและทำความเข้าใจ ตรวจสอบการทำงานและความถูกต้องของแบบจำลองวงจร</li>
<li>นำไปใช้ได้กับโปรแกรมสังเคราะห์วงจรดิจิทัล (<strong>HDL-based Logic Synthesis</strong>)</li>
<li>สร้างเป็นวงจรที่เหมาะสมจากโค้ด <strong>HDL</strong> ได้โดยอัตโนมัติ โดยใช้ซอฟต์แวร์สังเคราะห์วงจร วิธีการนี้ช่วยลดระยะเวลาในการออกแบบวงจรและพัฒนาฮาร์ดแวร์ดิจิทัล </li>
<li>นำไปใช้สร้างโมเดลของวงจรดิจิทัลในระดับของนามธรรม (<strong>Levels of Abstraction</strong>) ที่ต่างกันได้ เช่น <ul>
<li>ระดับลอจิกเกต (<strong>Gate Level</strong>) </li>
<li>ระดับการย้ายข้อมูลระหว่างรีจิสเตอร์ (<strong>RTL: Register Transfer Level</strong>)
ตามจังหวะของสัญญาณ <strong>Clock</strong> ในวงจรซิงโครนัส (<strong>Synchronous Logic Design</strong>)</li>
</ul>
</li>
<li><strong>VHDL</strong> = <strong>VHSIC (Very High Speed Integrated Circuit) HDL</strong><ul>
<li>เริ่มต้นในประมาณปีคศ. 1983 โดย  <strong>Department of Defense (USA)</strong> </li>
<li>มีการกำหนดเป็นมาตรฐาน <strong>IEEE Standard 1076-1987</strong></li>
<li>มีการอัพเดทปรับปรุง <strong>VHDL</strong> ตามลำดับ เช่น <strong>IEEE-1076 1993 / 2000 / 2002 / 2008</strong></li>
</ul>
</li>
<li><strong>Verilog</strong><ul>
<li>คศ. 1985: เริ่มต้นพัฒนาและใช้งานโดยบริษัท <strong>Gateway Design Automation Co.</strong></li>
<li>คศ. 1995: ยอมรับเป็นมาตรฐาน <strong>IEEE Standard 1364-1995</strong> และ <strong>IEEE Standard 1364-2001</strong> ตามลำดับ</li>
</ul>
</li>
</ul>
<p>&nbsp;</p>
<hr />
<h2 id="logic-design_2">&#9655; <strong>การจำแนกหัวข้อในวิชา Logic Design</strong><a class="headerlink" href="#logic-design_2" title="Permanent link">#</a></h2>
<p>การจัดหมวดหมู่ของหัวข้อพื้นฐานที่เกี่ยวข้องกับการออกแบบวงจรลอจิก มีตัวอย่างดังนี้</p>
<ul>
<li>พื้นฐานเกี่ยวกับระบบจำนวนตัวเลข (<strong>Number Systems</strong>)</li>
<li>พื้นฐานเกี่ยวกับพีชคณิตบูลีน (<strong>Boolean Algebra</strong>)</li>
<li>พื้นฐานเกี่ยวกับลอจิกเกต (<strong>Logic Gates</strong>)</li>
<li>พื้นฐานเกี่ยวกับวงจรลอจิก (<strong>Logic Circuits</strong>)</li>
<li>พื้นฐานเกี่ยวกับวงจรคอมบิเนชัน (<strong>Combinational Logic Circuits</strong>)</li>
<li>พื้นฐานเกี่ยวกับอุปกรณ์หน่วยความจำในวงจรซีเควนเชียล (<strong>Sequential Logic Circuits</strong>)</li>
<li>พื้นฐานเกี่ยวกับ <strong>HDLs (Hardware Description Languages)</strong></li>
<li>พื้นฐานเกี่ยวกับชิปที่โปรแกรมได้เชิงลอจิก (<strong>Programmable Logic Devices</strong>)</li>
</ul>
<hr />
<p><strong>พื้นฐานเกี่ยวกับระบบจำนวนตัวเลข</strong></p>
<ul>
<li>สัญญาณและข้อมูล (ในการประมวลผลแบบดิจิทัล)</li>
<li>ระบบจำนวนตัวเลข (<strong>Number Systems</strong>) และเลขฐาน<ul>
<li>เลขจำนวนเต็ม (<strong>Integer Numbers</strong>): unsigned, sign-bit magnitude, 1’s complement, 2’s complement (signed)</li>
<li>เลขทศนิยม (<strong>Floating-Point Numbers</strong>) ตามมาตรฐาน
<strong>IEEE Standard 754</strong> (single and double precision; floating-point arithmetic) </li>
</ul>
</li>
<li>โค้ดหรือรหัสข้อมูล (<strong>Code</strong>) ในรูปแบบต่าง ๆ  เช่น <strong>Binary</strong>, <strong>Gray</strong>, <strong>BCD (Binary-Coded Decimal)</strong>, <strong>Excess-3</strong>, <strong>ASCII</strong> รวมถีงการแปลงโค้ด เช่น <strong>Binary Code - Gray Code</strong></li>
</ul>
<hr />
<p><strong>พื้นฐานเกี่ยวกับพีชคณิตบูลีน (Boolean Algebra)</strong></p>
<ul>
<li>ตัวแปรบูลีนและตัวดำเนินการ (<strong>Boolean Variables, Literals, Operators</strong>) </li>
<li>นิพจน์บูลีน (<strong>Boolean Expressions</strong>)</li>
<li>สัจพจน์และทฤษฎีบทของพีชคณิตบูลีน (<strong>Postulates and Theorems of Boolean Algebra</strong>) เช่น<ul>
<li>ทฤษฎีบทหรือกฎของเดอมอร์แกรน (<strong>De Morgan Theorem</strong>)</li>
<li>ทฤษฎีบทหรือกฎต่างๆ ที่นำมาใช้ในการแปลงรูปนิพจน์บูลีนได้ (<strong>Algebraic Manipulation</strong>)
เชื่อมโยงสู่ ลอจิกเกตพื้นฐานแบบต่างๆ เช่น <strong>NOT</strong>, <strong>NAND</strong>, <strong>NOR</strong>, <strong>OR</strong>, <strong>AND</strong>, <strong>XOR</strong>, <strong>XNOR</strong> เป็นต้น </li>
</ul>
</li>
<li>"มินเทอม" (<strong>Minterms</strong>) และ "แมกซ์เทอม" (<strong>Maxterms</strong>)
และรูปสมการบูลีนแบบ <strong>SOP (Sum of Products)</strong> และ <strong>POS (Product of Sums)</strong></li>
<li>วิธีการลดรูปสมการบูลีน (<strong>Simplification</strong>) เช่น  <strong>Karnaugh Map</strong> และ <strong>Quine–McCluskey Tabular Method</strong> เป็นต้น</li>
</ul>
<hr />
<p><strong>พื้นฐานเกี่ยวกับลอจิกเกต (Logic Gates)</strong></p>
<ul>
<li>ลอจิกเกตพื้นฐานแบบต่างๆ และตารางความจริงของลอจิกเกต (<strong>Truth Table</strong>)</li>
<li>ลอจิกเกตแบบอเนกประสงค์ (<strong>Universal Logic Gates</strong>): การใช้ <strong>NAND2 (2-Input NAND)</strong> 
หรือ <strong>NOR2 (2-Input NOR)</strong> ในการสร้างวงจรลอจิก</li>
<li>สัญลักษณ์ของลอจิกเกตพื้นฐาน และการวาดผังวงจร (<strong>Schematic Capture</strong>)</li>
<li>การใช้ไอซีลอจิกเกตมาตรฐาน (<strong>Standard Discrete Logic ICs</strong>) เช่น <strong>74HCxx Series</strong> เพื่อสร้างวงจรลอจิก (เช่น บนแผงต่อวงจร)</li>
<li>การจำแนกตามตระกูลของลอจิกเกต (<strong>Logic Gate Families</strong>): <strong>TTL / LVTTL</strong>
และ <strong>CMOS / LVCMOS</strong> เป็นต้น</li>
<li><strong>I/O</strong>: เอาต์พุตสามสถานะ (<strong>Tri-state Logic</strong>) เอาต์พุตแบบ 
<strong>Open-Collector / Open-Drain</strong> และอินพุตแบบชมิตต์ทริกเกอร์ (<strong>Schmitt-Trigger</strong>)</li>
<li>การเชื่อมทางไฟฟ้าระหว่างขา <strong>I/O</strong> ของลอจิกเกตต่างตระกูลกัน และอาจมีระดับและช่วงแรงดันไฟฟ้าที่แตกต่างกัน และข้อควรระวัง</li>
<li>คุณลักษณะทางไฟฟ้าของลอจิกเกต (<strong>Electrical and Timing Properties of Logic Gates</strong>) เช่น <ul>
<li><strong>Fan-Out</strong></li>
<li><strong>Propagation Delays</strong></li>
<li><strong>Switching Times</strong></li>
<li><strong>Voltage Level Parameters (VOH / VOL / VIH / VIL)</strong></li>
<li><strong>Noise Margin</strong> </li>
<li><strong>Power Consumption</strong></li>
</ul>
</li>
</ul>
<p><img alt="" src="logic_diagrams.png" /></p>
<p>รูป: ตัวอย่างผังวงจรในระดับลอจิกเกต</p>
<p><img alt="" src="transistor_level_circuit_flip_flop.png" /></p>
<p>รูป: ตัวอย่างผังวงจรลอจิกและแผนภาพแสดงการเปลี่ยนแปลงของสัญญาณในวงจรเชิงเวลา</p>
<p><img alt="" src="nand2_nor2_circuits.png" /></p>
<p>รูป:  ตัวอย่างผังวงจรของลอจิกเกต <strong>NAND2</strong> และ <strong>NOR2</strong> ในระดับทรานซิสเตอร์แบบ <strong>CMOS</strong></p>
<p><img alt="" src="mc74vhct00a-1.png" /></p>
<p>รูป: ตัวอย่างไอซีลอจิกเกต <a href="MC74VHCT00.pdf"><strong>MC74VHCT00A</strong></a>
<strong>(Quad 2-Input NAND Gates)</strong></p>
<p><img alt="" src="mc74vhct00a-2.png" /></p>
<p>รูป: ตัวอย่างคุณสมบัติทางไฟฟ้าของไอซีลอจิกเกต <a href="MC74VHCT00.pdf"><strong>MC74VHCT00A</strong></a></p>
<p>&nbsp;</p>
<hr />
<p><strong>พื้นฐานเกี่ยวกับวงจรลอจิก (Logic Circuits)</strong></p>
<ul>
<li>วงจรที่ไม่มีหน่วยความจำ (<strong>Combinational Circuits</strong>)
หรือเรียกว่า "วงจรลอจิกจัดหมู่" หรือ "วงจรตรรกะจัดหมู่" หรือ "วงจรคอมบิเนชัน" ซึ่งเป็นวงจรที่ค่าลอจิกของเอาต์พุตขึ้นอยู่กับค่าของอินพุตของวงจรเท่านั้น</li>
<li>วงจรที่มีหน่วยความจำ (<strong>Sequential Circuits</strong>)
หรือเรียกว่า "วงจรลอกจิกเชิงลำดับ" หรือ "วงจรซีเควนเชียล" ซึ่งเป็นวงจรที่ค่าของเอาต์พุตขึ้นอยู่กับค่าของอินพุตและค่าในหน่วยความจำ (สถานะ) ของวงจร
แบ่งแยกได้เป็นสองกลุ่มย่อยคือ<ul>
<li>วงจรซีเควนเชียลแบบซิงโครนัส (<strong>Synchronous Sequential Circuits</strong>)</li>
<li>วงจรซีเควนเชียลแบบอะซิงโครนัส (<strong>Asynchronous Sequential Circuits</strong>)</li>
</ul>
</li>
<li>การออกแบบและวิเคราะห์การทำงานของวงจรลอจิกประเภทต่าง ๆ</li>
</ul>
<hr />
<p><strong>พื้นฐานเกี่ยวกับวงจรคอมบิเนชัน (Combinational Logic Circuits)</strong></p>
<ul>
<li>วงจรคอมบิเนชันสองชั้น (<strong>Two-Level Logic Networks</strong>) และแบบหลายชั้น</li>
<li>วงจรตามแบบ <strong>Sum-of-Products (SOP)</strong> และ <strong>Product-of-Sums (POS)</strong> จากตารางค่าความจริง</li>
<li>วงจรคำนวณทางคณิตศาสตร์หรือวงจรคำนวณเชิงเลข (<strong>Arithmetic Circuits</strong>)</li>
<li>วงจรบวกเลขบิตเดียว (<strong>Half Adder</strong>, <strong>Full Adder</strong>) และวงจรบวกลบเลขหลายบิต 
(<strong>Adder/Subtracter</strong>, <strong>Carry-Ripple Adder</strong>, <strong>Carry-Lookahead Adder</strong>, …)</li>
<li>วงจรคูณ (<strong>Multipliers</strong>) สำหรับเลขจำนวนเต็ม</li>
<li>วงจรเลื่อนบิต (<strong>Bit Shifter</strong>) เช่น <strong>Barrel Shifter</strong></li>
<li>วงจรเปรียบเทียบค่า (<strong>Comparators</strong>) เปรียบเทียบมากกว่า-น้อยกว่า-เท่ากับ</li>
<li>วงจรหน่วยประมวลผลคณิตศาสตร์และตรรกะ (<strong>Arithmetic-Logic Unit: ALU</strong>) </li>
<li>วงจรเข้าและถอดรหัส (<strong>Encoders / Decoders</strong>)</li>
<li>วงจรเข้ารหัสแบบไบนารี่ (<strong>Binary Encoder</strong>)</li>
<li>วงจรเข้ารหัสตามความสำคัญ (<strong>Priority Encoder</strong>)</li>
<li>วงจรถอดรหัสแบบไบนารี่ (<strong>Binary Decoder</strong>)</li>
<li>วงจรแปลงรหัส <strong>BCD</strong> เป็นส่วนแสดงผลแบบ 7 ส่วน (<strong>BCD to 7-Segment Decoder</strong>)</li>
<li>การใช้งาน <strong>7-Segment Display</strong> ทั้งแบบ <strong>Common-Anode และ Common-Cathode</strong></li>
<li>วงจรมัลติเพลกซ์ (<strong>Multiplexers</strong>) และ วงจรดิมัลติเพลซ์ (<strong>Demultiplexers</strong>)</li>
<li>วงจรแปลงรหัส (<strong>Code Converters</strong>) เช่น <strong>Binary-to-Gray Converter</strong></li>
<li>ไอซีลอจิกมาตรฐานในการสร้างวงจรคอมบิเนชัน</li>
</ul>
<hr />
<p><strong>พื้นฐานเกี่ยวกับอุปกรณ์หน่วยความจำในวงจรซีเควนเชียล (Sequential Logic Circuits)</strong></p>
<ul>
<li>อุปกรณ์ "ไบสเตเบิล" (<strong>Bistable</strong>) ซึ่งมีสถานะเสถียร (<strong>Stable States</strong>) สองสถานะเท่านั้น<ul>
<li>ตัวอย่างการต่อลอจิกเกต<strong> NOT</strong> แบบ <strong>CMOS</strong> สองตัว อนุกรมกันและต่อวงจรแบบป้อนกลับ (<strong>Feedback</strong>)</li>
</ul>
</li>
<li>วงจรที่มีความจำประเภท "แลตช์" (<strong>Latch</strong>) จำแนกตามชนิดได้ เช่น <strong>RS-type</strong>, <strong>D-type</strong><ul>
<li>การอัปเดตค่าของเอาต์พุต (<strong>Q</strong> และ <strong>/Q</strong>) ที่เปลี่ยนแปลงตามค่าลอจิกของสัญญาณควบคุม (<strong>Level-sensitive</strong>)</li>
<li>การสร้าง <strong>RS Latch</strong> จากลอจิกเกต 2 ตัว โดยใช้เพียฝ <strong>NAND2</strong> หรือ <strong>NOR2</strong> </li>
<li>การแปลงจากวงจรที่ใช้ <strong>NAND2</strong> เป็นวงจรที่ใช้ <strong>NOR2</strong> (หรือกลับกัน) ในการสร้าง <strong>RS Latch</strong></li>
<li>การเขียนตารางค่าเอาต์พุตในกรณีต่างๆของอินพุต (R และ S) ของ RS Latch</li>
<li>การสร้าง <strong>RS Latch</strong> ที่มีขาอินพุตควบคุม <strong>Enable</strong> (<strong>RS Latch with Enable Input</strong>)</li>
<li>การสร้าง <strong>Data Latch (Gated D-type)</strong> </li>
<li>การสร้างสัญญาณกระตุ้นแบบพัลส์ (<strong>Pulse</strong>) สั้นๆ (ในระดับนาโนวินาที) จากสัญญาณ <strong>Clock</strong> เช่น เพื่อนำไปต่อกับขาควบคุม <strong>Enable</strong> ของวงจร <strong>RS Latch with Enable</strong></li>
<li>การใช้สัญญาณอินพุตควบคุมทั้งแบบ<strong> Asynchronous / Synchronous Control Input</strong> เช่น <strong>Clear</strong>, <strong>Preset</strong>, <strong>Enable</strong> เป็นต้น</li>
</ul>
</li>
<li>วงจรที่มีความจำประเภท "ฟลิปฟลอป" (<strong>Flip-Flop</strong>) จำแนกตามชนิด เช่น <strong>RS-type</strong>, <strong>JK-type</strong>, <strong>D-type</strong>, <strong>T-type</strong><ul>
<li>การอัปเดตค่าของเอาต์พุต (<strong>Q</strong> และ <strong>/Q</strong>) ที่เปลี่ยนแปลงตามจังหวะการกระตุ้นด้วยขอบสัญญาณกระตุ้น 
(<strong>Edge-triggered</strong>) เช่น สัญญาณนาฬิกา (<strong>Clock</strong>)</li>
<li>การทำงานหรืออัปเดตค่าของฟลิปฟลอป จำแนกตามขอบสัญญาณขาขึ้น (<strong>Rising Edge / Positive Edge</strong>) และขาลง (<strong>Falling Edge / Negative Edge</strong>)</li>
<li>การสร้าง <strong>Flip-Flop</strong> แบบต่างๆ เช่น สร้างจาก <strong>Gated D-type Latch</strong></li>
<li>การใช้สัญญาณอินพุตควบคุมทั้งแบบ <strong>Asynchronous / Synchronous Input</strong> สำหรับฟลิปฟลอป</li>
<li>ตัวอย่างไอซีลอจิกมาตรฐานสำหรับแลตช์และฟลิปฟลอป</li>
</ul>
</li>
<li>การวิเคราะห์การทำงานในเชิงเวลา (<strong>Timing Analysis</strong>) ของวงจรซีเควนเชียล-ซิงโครนัส<ul>
<li>การวาดและทำความเข้าใจ "ไดอะแกรมเวลา" หรือ "แผนภาพเวลา" (<strong>Timing Diagram</strong>)</li>
<li>พารามิเตอร์เชิงเวลา (<strong>Timing Parameters</strong>) ของแลตช์และฟลิปฟลอป เช่น
ค่า <strong>Setup Time</strong> และ <strong>Hold Time</strong> (เวลาก่อนและหลังขอบสัญญาณ <strong>Clock</strong> ตามลำดับ) ของฟลิปฟลอป
ค่า <strong>Clock-to-Q</strong> ของฟลิปฟลอป</li>
</ul>
</li>
<li>ปัญหา <strong>Metastability</strong> สำหรับฟลิปฟลอป</li>
<li>ปัญหาของ <strong>Clock Jitter</strong> และ <strong>Clock Skew</strong> สำหรับฟลิปฟลอป</li>
<li>วงจรรีจิสเตอร์ (<strong>Registers</strong>)<ul>
<li>การใช้สัญญาณอินพุตควบคุมสำหรับวงจรนับทั้งแบบ <strong>Asynchronous / Synchronous Input</strong></li>
</ul>
</li>
<li>วงจรนับ (<strong>Counters</strong>) จำแนกตามประเภทย่อย เช่น<ul>
<li>วงจรนับแบบไบนารี (<strong>Binary Counter</strong>)</li>
<li>วงจรนับขึ้น/นับลง (<strong>Binary Up/Down Counter</strong>)</li>
<li>วงจรนับแบบโมดูโล (<strong>Modulo Counter</strong>)</li>
<li>วงจรนับแบบวงแหวนหรือวนรอบ (<strong>Ring Counter</strong>) และวงจรนับแบบจอห์นสัน (<strong>Johnson Counter</strong>)</li>
<li>การจำแนกระหว่างวงจรนับแบบซิงโครนัสและแบบอะซิงโครนัส</li>
<li>การใช้สัญญาณอินพุตควบคุมสำหรับวงจรนับทั้งแบบ <strong>Asynchronous / Synchronous Input</strong></li>
</ul>
</li>
<li>วงจรรีจิสเตอร์เลื่อนบิต (<strong>Shift Registers</strong>)</li>
<li>พื้นฐานเกี่ยวกับ "เครื่องสถานะจำกัด" หรือ "ไฟไนท์สเตทแมชชีน" (<strong>Finite-State Machine: FSM</strong>)<ul>
<li>การจำแนกประเภทของ <strong>FSM</strong> เป็น 2 ประเภท ได้แก่<ul>
<li><strong>Moore-type</strong>: เอาต์พุตที่ได้จะขึ้นอยู่กับสถานะในหน่วยความจำของ <strong>FSM</strong> เท่านั้น</li>
<li><strong>Mealy-type</strong>: เอาต์พุตที่ได้จะขึ้นอยู่กับสถานะในหน่วยความจำและอินพุตของ <strong>FSM</strong></li>
</ul>
</li>
<li>การออกแบบ <strong>FSM</strong></li>
<li>การเขียนไดอะแกรมการเปลี่ยนสถานะ (<strong>State-Transition Diagram</strong>)</li>
<li>การเขียนสมการบูลีนสำหรับสถานะถัดไป (<strong>Next-State Logic</strong>) 
และสำหรับเอาต์พุต (<strong>Output Logic</strong>)</li>
<li>การลดจำนวนสถานะใน <strong>FSM</strong> ให้เหมาะที่สุด (<strong>FSM State Minimization</strong>)</li>
<li>การเลือกรหัสให้สถานะของ <strong>FSM</strong> แบบต่างๆ (<strong>FSM State Encoding</strong>) เช่น
<strong>Binary Coding</strong>, <strong>One-Hot Coding</strong>, <strong>Gray Coding</strong></li>
<li>การสร้าง <strong>FSM</strong> อยู่ในรูปของวงจรซีเควนเชียล (แบบซิงโครนัส)</li>
</ul>
</li>
</ul>
<p><img alt="" src="flipflop_symbols.png" /></p>
<p>รูป: ตัวอย่างสัญลักษณ์ของ "ฟลิปฟลอป" ที่มีขาสัญญาณควบคุม และใช้สำหรับการวาดผังวงจร </p>
<p><img alt="" src="latch_vs_flipflop.png" /></p>
<p>รูป: การเปรียบเทียบการเปลี่ยนแปลงสัญญาณในเชิงเวลาระหว่าง
<strong>D-type Latch (Level-sensitive)</strong> กับ <strong>D-type Flip-Flop (Edge-triggered)</strong></p>
<p><img alt="" src="flipflop_timing_parameters.png" /></p>
<p>รูป: ตัวอย่างพารามิเตอร์เชิงเวลาที่เกี่ยวข้องกับการทำงานของ "ฟลิปฟลอป"</p>
<p><img alt="" src="datapath_fsm.png" /></p>
<p>รูป: ตัวอย่างผังวงจรในระดับ <strong>Register-Transfer Level</strong>
ที่ประกอบด้วยสองส่วนหลักคือ <strong>Datapath</strong> และ <strong>FSM (Finite-State Machine)</strong></p>
<p><img alt="" src="fsm_viewer.png" /></p>
<p>รูป: ตัวอย่างไดอะแกรมของสเตทแมชชีน หรือ ตารางแสดงสถานะลอจิกและการเปลี่ยนสถานะ (<strong>States &amp; State Transitions</strong>) สำหรับ <strong>FSM</strong></p>
<p>&nbsp;</p>
<hr />
<p><strong>พื้นฐานเกี่ยวกับภาษา "วีเอชดีแอล" (VHDL)</strong></p>
<ul>
<li>รูปแบบการสร้างโมเดลเพื่อจำลองการทำงานของวงจรดิจิทัลโดยใช้ <strong>VHDL</strong> เช่น รูปแบบ <strong>Data Flow</strong>, <strong>Structural</strong> และ <strong>Behavioral</strong> </li>
<li>องค์ประกอบของวงจร หรือ "โมเดล" ในภาษา <strong>VHDL</strong> เช่น <strong>Entity &amp; Architecture</strong></li>
<li>การใช้ <strong>Library</strong> ในภาษา <strong>VHDL</strong> ที่เป็นมาตรฐาน เช่น  <strong>IEEE</strong></li>
<li>การใช้งานวงจรหรือโมเดลที่ได้เคยออกแบบไว้แล้ว</li>
<li>ประโยคคำสั่งประเภทต่าง ๆ ในภาษา <strong>VHDL</strong> เช่น<ul>
<li><strong>Concurrent Signal Assignments</strong></li>
<li><strong>Processes</strong></li>
<li><strong>With-Select</strong></li>
<li><strong>Case-Is-When</strong></li>
<li><strong>If-Then</strong></li>
</ul>
</li>
<li>รูปแบบการสร้างโมเดลในภาษา <strong>VHDL</strong> สำหรับวงจรคอมบิเนชันแบบต่าง ๆ</li>
<li>รูปแบบการสร้างโมเดลในภาษา <strong>VHDL</strong> สำหรับวงจรซีเควนเชียลแบบต่าง ๆ</li>
<li>รูปแบบการสร้างโมเดลสำหรับ <strong>FSM</strong></li>
<li>การเขียน <strong>VHDL Testbench</strong> และการจำลองการทำงาน (<strong>VHDL Simulation</strong>)</li>
<li>การเปรียบเทียบกับภาษา <strong>HDL</strong> ที่เป็นตัวเลือกอื่น เช่น <strong>Verilog HDL</strong></li>
</ul>
<p><img alt="" src="tickgen_rtl_view.png" /></p>
<p>รูป: ตัวอย่างผังวงจรในระดับ <strong>Register-Transfer Level (RTL)</strong></p>
<p><img alt="" src="vhdl_mod5_counter_synth.png" /></p>
<p>รูป: ตัวอย่างโค้ด <strong>VHDL</strong> สำหรับวงจร <strong>Modulo-5 Upcounter</strong>
และการแปลงให้เป็นวงจรลอจิกในระดับ <strong>RTL</strong> โดยใช้ซอฟต์แวร์ <strong>Altera Quartus</strong></p>
<p>&nbsp;</p>
<hr />
<p><strong>พื้นฐานเกี่ยวกับชิปที่โปรแกรมได้เชิงลอจิก (Programmable Logic Devices)</strong></p>
<ul>
<li>การใช้งานชิปที่สามารถโปรแกรมเชิงลอจิกใหม่ได้ เช่น <strong>CPLD / FPGA</strong></li>
<li>สถาปัตยกรรม องค์ประกอบพื้นฐาน และเทคโนโลยีหน่วยความจำที่ใช้ในการโปรแกรมชิปประเภทนี้</li>
<li>ขั้นตอนและเครื่องมือการออกแบบวงจรดิจิทัลสำหรับ <strong>FPGA</strong></li>
<li>การวาดผังวงจร การสร้างแบบจำลองโดยใช้ภาษา เช่น <strong>VHDL</strong> การจำลองการทำงาน  (<strong>Logic Simulation</strong>)</li>
<li>การสังเคราะห์วงจร (<strong>Logic Synthesis</strong>) </li>
<li>การวิเคราะห์การทำงานของวงจรเชิงเวลา (<strong>Static Timing Analysis</strong>)</li>
<li>การทำขั้นตอน <strong>Logic Mapping</strong> และ <strong>Placment &amp; Routing</strong> สำหรับวงจรลอจิกที่จะนำไปใช้กับชิป <strong>FPGA</strong></li>
<li>เทคนิคการออกแบบโดยใช้ชิป <strong>FPGA</strong> และ <strong>SoC FPGA</strong></li>
<li>การสร้างและใช้งาน <strong>IP Core</strong> การออกแบบวงจรคำนวณเชิงเลข
(<strong>Digital Signal Processing Blocks</strong>) </li>
<li>การออกแบบ <strong>CPU</strong> การออกแบบร่วมระหว่างฮาร์ดแวร์/ซอฟต์แวร์ (<strong>HW/SW Codesign</strong>) </li>
<li>การออกแบบโดยใช้ชิปประเภท <strong>SoC FPGA</strong> หรือ เรียกว่า <strong>SoPC (System-on-Programmable Chip)</strong>
หรือ <strong>Plaform FPGA</strong> ที่มีซีพียูหรือตัวประมวลผลอยู่ในชิป <strong>FPGA</strong></li>
<li>การประยุกต์ใช้งานชิปลอจิกโปรแกรมได้</li>
<li>การเชื่อมต่อระหว่างชิปในรูปแบบต่าง ๆ เช่น <strong>UART</strong>, <strong>SPI</strong>, <strong>I2C</strong>, <strong>LVDS I/Os</strong> เป็นต้น</li>
</ul>
<p><img alt="" src="quartus_prime_design_flow.png" /></p>
<p>รูป:  ขั้นตอนการออกแบบวงจรลอจิก <strong>FPGA Design Flow</strong> (Source: Intel/Altera)</p>
<p>&nbsp;</p>
<hr />
<h2 id="_1">&#9655; <strong>กล่าวสรุป</strong><a class="headerlink" href="#_1" title="Permanent link">#</a></h2>
<p>บทความนี้ได้นำเสนอหัวข้อที่เกี่ยวข้องกับพื้นฐานการออกแบบวงจรลอจิก โดยจำแนกตามหมวดหมู่
สำหรับผู้ที่สนใจเรียนรู้ และใช้เป็นแนวทางหรือทบทวนความรู้</p>
<p><strong>บทความที่เกี่ยวข้อง</strong></p>
<ul>
<li><a href="../intro_fpga_learning/">แนวทางการเรียนรู้การออกแบบวงจรด้วยชิป <strong>FPGA</strong></a></li>
</ul>
<p>&nbsp;</p>
<hr />
<p><em>This work is licensed under a</em> <strong><em>Creative Commons Attribution-ShareAlike 4.0 International License.</em></strong></p>
<p>Created: 2023-07-08 | Last Updated: 2023-07-09</p></div>
            </div>
        </div>

        <footer class="col-md-12">
            <hr>
                <p>Copyright &copy; 2021-2024 IoT Engineering Education, Bangkok/Thailand</a></p>
            <p>Documentation built with <a href="https://www.mkdocs.org/">MkDocs</a>.</p>
        </footer>
        <script>
            var base_url = "../..",
                shortcuts = {"help": 191, "next": 78, "previous": 80, "search": 83};
        </script>
        <script src="../../js/base.js" defer></script>
        <script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.4/MathJax.js?config=TeX-AMS-MML_HTMLorMML" defer></script>
        <script src="../../search/main.js" defer></script>

        <div class="modal" id="mkdocs_search_modal" tabindex="-1" role="dialog" aria-labelledby="searchModalLabel" aria-hidden="true">
    <div class="modal-dialog modal-lg">
        <div class="modal-content">
            <div class="modal-header">
                <h4 class="modal-title" id="searchModalLabel">Search</h4>
                <button type="button" class="close" data-dismiss="modal"><span aria-hidden="true">&times;</span><span class="sr-only">Close</span></button>
            </div>
            <div class="modal-body">
                <p>From here you can search these documents. Enter your search terms below.</p>
                <form>
                    <div class="form-group">
                        <input type="search" class="form-control" placeholder="Search..." id="mkdocs-search-query" title="Type search term here">
                    </div>
                </form>
                <div id="mkdocs-search-results" data-no-results-text="No results found"></div>
            </div>
            <div class="modal-footer">
            </div>
        </div>
    </div>
</div><div class="modal" id="mkdocs_keyboard_modal" tabindex="-1" role="dialog" aria-labelledby="keyboardModalLabel" aria-hidden="true">
    <div class="modal-dialog">
        <div class="modal-content">
            <div class="modal-header">
                <h4 class="modal-title" id="keyboardModalLabel">Keyboard Shortcuts</h4>
                <button type="button" class="close" data-dismiss="modal"><span aria-hidden="true">&times;</span><span class="sr-only">Close</span></button>
            </div>
            <div class="modal-body">
              <table class="table">
                <thead>
                  <tr>
                    <th style="width: 20%;">Keys</th>
                    <th>Action</th>
                  </tr>
                </thead>
                <tbody>
                  <tr>
                    <td class="help shortcut"><kbd>?</kbd></td>
                    <td>Open this help</td>
                  </tr>
                  <tr>
                    <td class="next shortcut"><kbd>n</kbd></td>
                    <td>Next page</td>
                  </tr>
                  <tr>
                    <td class="prev shortcut"><kbd>p</kbd></td>
                    <td>Previous page</td>
                  </tr>
                  <tr>
                    <td class="search shortcut"><kbd>s</kbd></td>
                    <td>Search</td>
                  </tr>
                </tbody>
              </table>
            </div>
            <div class="modal-footer">
            </div>
        </div>
    </div>
</div>

    </body>
</html>
