c:/Efinity/2022.2\bin\efx_map.exe --project Ti60_Demo --family Titanium --device Ti60F225 --output-dir outflow --v G:\Ti60_Release_Compile\04_Ti60_AR0135_HDMI\example_top.v,t:default --v src/ddr_rw_ctrl.v,t:default --v src/cmos_i2c/i2c_timing_ctrl_16bit.v,t:default --v src/cmos_i2c/CMOS_Capture_RAW_Gray.v,t:default --v src/cmos_i2c/I2C_MT9M001_Gray_Config.v,t:default --v src/lcd_para.v,t:default --v src/lcd_driver.v,t:default --v src/hdmi_ip/hdmi_tx_ip.v,t:default --v src/hdmi_ip/encode.v,t:default --v src/hdmi_ip/serdes_4b_10to1.v,t:default --v src/cmos_i2c/I2C_SC130GS_12801024_4Lanes_Config.v,t:default --v src/PWMLite.v,t:default --v src/lcd_display.v,t:default --v src/dsi/dsi_init.v,t:default --v src/Sensor_Image_XYCrop.v,t:default --v src/cmos_i2c/i2c_timing_ctrl_reg16_dat16.v,t:default --v src/cmos_i2c/I2C_AR0135_1280720_Config.v,t:default --v src/axi/AXI4_AWARMux.v,t:default --v src/lvds/LCDDual2LVDS.v,t:default --v src/axi/axi4_ctrl.v,t:default --v src/hdmi_ip/tmds_channel.v,t:default --v src/hdmi_ip/rgb2dvi.v,t:default --project-xml G:\Ti60_Release_Compile\04_Ti60_AR0135_HDMI\Ti60_Demo.xml --binary-db outflow\Ti60_Demo.vdb --root=example_top --veri_options=verilog_mode=verilog_2k,vhdl_mode=vhdl_2008 --work-dir=work_syn --write-efx-verilog=outflow\Ti60_Demo.map.v --mode=speed --max_ram=-1 --max_mult=-1 --infer-clk-enable=3 --infer-sync-set-reset=1 --fanout-limit=0 --seq_opt=0 --retiming=0 --dsp-mac-packing=1 --dsp-input-regs-packing=1 --dsp-output-regs-packing=1 --bram_output_regs_packing=1 --blast_const_operand_adders=1 --operator-sharing=0 --optimize-adder-tree=0 --pack-luts-to-comb4=0 --min-sr-fanout=0 --min-ce-fanout=0 --seq-opt-sync-only=0 --blackbox-error=1 --allow-const-ram-index=0 --hdl-compile-unit=1 --create-onehot-fsms=0 --I=ip/W0_FIFO --I=ip/R0_FIFO --I=ip/dsi_tx --I=ip/csi_rx --I=ip/DdrCtrl --I=ip/W0_FIFO_8 --I=ip/W0_FIFO_64 --I=ip/FIFO_W48R24 --I=ip/R0_FIFO_8 --I=ip/R0_FIFO_16 --I=ip/W0_FIFO_32
