Fitter report for uniciclo
Tue Feb 07 17:43:05 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Feb 07 17:43:05 2017           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; uniciclo                                        ;
; Top-level Entity Name              ; uniciclo                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F896C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,781 / 68,416 ( 4 % )                          ;
;     Total combinational functions  ; 2,264 / 68,416 ( 3 % )                          ;
;     Dedicated logic registers      ; 1,032 / 68,416 ( 2 % )                          ;
; Total registers                    ; 1032                                            ;
; Total pins                         ; 59 / 622 ( 9 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 16,384 / 1,152,000 ( 1 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F896C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3426 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3426 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3423    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/TEMP.W312590.001/Desktop/mips_uniciclo/output_files/uniciclo.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,781 / 68,416 ( 4 % )     ;
;     -- Combinational with no register       ; 1749                       ;
;     -- Register only                        ; 517                        ;
;     -- Combinational with a register        ; 515                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1959                       ;
;     -- 3 input functions                    ; 225                        ;
;     -- <=2 input functions                  ; 80                         ;
;     -- Register only                        ; 517                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2188                       ;
;     -- arithmetic mode                      ; 76                         ;
;                                             ;                            ;
; Total registers*                            ; 1,032 / 70,234 ( 1 % )     ;
;     -- Dedicated logic registers            ; 1,032 / 68,416 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 1,818 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 204 / 4,276 ( 5 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 59 / 622 ( 9 % )           ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;                                             ;                            ;
; Global signals                              ; 3                          ;
; M4Ks                                        ; 5 / 250 ( 2 % )            ;
; Total block memory bits                     ; 16,384 / 1,152,000 ( 1 % ) ;
; Total block memory implementation bits      ; 23,040 / 1,152,000 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 3 / 16 ( 19 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%               ;
; Peak interconnect usage (total/H/V)         ; 26% / 26% / 27%            ;
; Maximum fan-out                             ; 2376                       ;
; Highest non-global fan-out                  ; 242                        ;
; Total fan-out                               ; 11490                      ;
; Average fan-out                             ; 3.10                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2781 / 68416 ( 4 % ) ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 1749                 ; 0                              ;
;     -- Register only                        ; 517                  ; 0                              ;
;     -- Combinational with a register        ; 515                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1959                 ; 0                              ;
;     -- 3 input functions                    ; 225                  ; 0                              ;
;     -- <=2 input functions                  ; 80                   ; 0                              ;
;     -- Register only                        ; 517                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2188                 ; 0                              ;
;     -- arithmetic mode                      ; 76                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1032                 ; 0                              ;
;     -- Dedicated logic registers            ; 1032 / 68416 ( 2 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 204 / 4276 ( 5 % )   ; 0 / 4276 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 59                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )      ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 16384                ; 0                              ;
; Total RAM block bits                        ; 23040                ; 0                              ;
; M4K                                         ; 5 / 250 ( 2 % )      ; 0 / 250 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 12264                ; 0                              ;
;     -- Registered Connections               ; 2080                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 3                    ; 0                              ;
;     -- Output Ports                         ; 56                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk     ; T2    ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk_mem ; T3    ; 1        ; 0            ; 25           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset   ; R2    ; 2        ; 0            ; 25           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; display0[0] ; E15   ; 3        ; 44           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display0[1] ; AG14  ; 8        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display0[2] ; AK12  ; 8        ; 38           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display0[3] ; AE15  ; 8        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display0[4] ; U8    ; 1        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display0[5] ; H16   ; 4        ; 49           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display0[6] ; AF14  ; 8        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[0] ; AJ12  ; 8        ; 38           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[1] ; AD13  ; 8        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[2] ; AD14  ; 8        ; 38           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[3] ; AC13  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[4] ; AB13  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[5] ; AH12  ; 8        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display1[6] ; AG12  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[0] ; U5    ; 1        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[1] ; T4    ; 1        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[2] ; T7    ; 1        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[3] ; U2    ; 1        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[4] ; T5    ; 1        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[5] ; T6    ; 1        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display2[6] ; U1    ; 1        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display3[0] ; AE13  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display3[1] ; AF12  ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display3[2] ; AK11  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display3[3] ; AB12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display3[4] ; AJ9   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display3[5] ; AJ10  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display3[6] ; AJ11  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display4[0] ; AC16  ; 7        ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display4[1] ; AD16  ; 7        ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display4[2] ; T29   ; 6        ; 95           ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display4[3] ; AG17  ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display4[4] ; AF16  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display4[5] ; AG16  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display4[6] ; AH17  ; 7        ; 56           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display5[0] ; C12   ; 3        ; 31           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display5[1] ; F13   ; 3        ; 33           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display5[2] ; G13   ; 3        ; 31           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display5[3] ; D12   ; 3        ; 31           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display5[4] ; A12   ; 3        ; 35           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display5[5] ; E13   ; 3        ; 33           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display5[6] ; G14   ; 3        ; 35           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display6[0] ; C14   ; 3        ; 38           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display6[1] ; C15   ; 3        ; 44           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display6[2] ; B14   ; 3        ; 42           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display6[3] ; B15   ; 3        ; 44           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display6[4] ; A14   ; 3        ; 42           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display6[5] ; E14   ; 3        ; 40           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display6[6] ; D15   ; 3        ; 42           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display7[0] ; C13   ; 3        ; 40           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display7[1] ; J13   ; 3        ; 33           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display7[2] ; AC14  ; 8        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display7[3] ; D14   ; 3        ; 40           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display7[4] ; B13   ; 3        ; 38           ; 51           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display7[5] ; H14   ; 3        ; 38           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; display7[6] ; B12   ; 3        ; 35           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 85 ( 12 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 79 ( 4 % )   ; 3.3V          ; --           ;
; 3        ; 21 / 72 ( 29 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 74 ( 1 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 85 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 2 / 81 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 6 / 74 ( 8 % )   ; 3.3V          ; --           ;
; 8        ; 19 / 72 ( 26 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 627        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A5       ; 619        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 615        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 612        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 606        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 594        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 592        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 586        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 578        ; 3        ; display5[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 569        ; 3        ; display6[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 549        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A19      ; 545        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 540        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 532        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 528        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 518        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ; 514        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A25      ; 510        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 503        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A28      ; 497        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A29      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 140        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 141        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 149        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 161        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 166        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 167        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA23     ; 340        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 339        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 347        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 356        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 357        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ; 369        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA29     ; 376        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA30     ; 377        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 151        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 150        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 168        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB12     ; 218        ; 8        ; display3[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 224        ; 8        ; display1[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 280        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AB23     ; 318        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 323        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 341        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 342        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB28     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB29     ; 371        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB30     ; 372        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 132        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 133        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 134        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 135        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 153        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ; 152        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 169        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ; 196        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 201        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 223        ; 8        ; display1[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC14     ; 231        ; 8        ; display7[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC16     ; 250        ; 7        ; display4[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 259        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 272        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 282        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 293        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 307        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC23     ; 321        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 322        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 328        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 329        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 350        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 351        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC29     ; 365        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC30     ; 366        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 136        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 137        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 138        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 139        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD5      ; 160        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD6      ; 170        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 171        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ; 195        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD10     ; 197        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 202        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 210        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 222        ; 8        ; display1[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD14     ; 229        ; 8        ; display1[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD15     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD16     ; 249        ; 7        ; display4[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 258        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 271        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 281        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ; 294        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 306        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 301        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD23     ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD24     ; 319        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ; 326        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 327        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD28     ; 338        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AD29     ; 354        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD30     ; 355        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 147        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 148        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 162        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 163        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE11     ; 204        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 209        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 221        ; 8        ; display3[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 235        ; 8        ; display0[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 248        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 255        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE19     ; 284        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 290        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 316        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 317        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE27     ; 336        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 337        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 352        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE30     ; 353        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ; 154        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 155        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 164        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 165        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF7      ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 189        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 192        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF10     ; 200        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 203        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 217        ; 8        ; display3[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF14     ; 233        ; 8        ; display0[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF15     ; 234        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 252        ; 7        ; display4[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF17     ; 264        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF18     ; 269        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF20     ; 276        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 289        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 298        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 310        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 311        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF27     ; 324        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ; 325        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF29     ; 343        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF30     ; 344        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ; 156        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 157        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG6      ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 191        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 188        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 208        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG10     ; 212        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG12     ; 226        ; 8        ; display1[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG13     ; 230        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG14     ; 232        ; 8        ; display0[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG15     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ; 251        ; 7        ; display4[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG17     ; 254        ; 7        ; display4[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG18     ; 270        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 268        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ; 275        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 292        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 297        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ; 303        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG25     ; 304        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 315        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ; 314        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG28     ; 331        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG29     ; 330        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG30     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH1      ; 158        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 159        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 185        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH6      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH7      ; 190        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH9      ; 207        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ; 211        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH12     ; 225        ; 8        ; display1[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH13     ; 237        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 241        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH16     ; 247        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 253        ; 7        ; display4[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH18     ; 261        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 267        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ; 283        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 291        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH24     ; 302        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH26     ; 305        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ; 313        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH28     ; 333        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH29     ; 332        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH30     ; 334        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AJ2      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ3      ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ4      ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ5      ; 187        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ6      ; 194        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 199        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 206        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ9      ; 214        ; 8        ; display3[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ10     ; 216        ; 8        ; display3[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ11     ; 220        ; 8        ; display3[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ12     ; 228        ; 8        ; display1[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AJ13     ; 236        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ14     ; 239        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 240        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ16     ; 246        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ17     ; 257        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 260        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 263        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ20     ; 266        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ21     ; 274        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ22     ; 278        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ23     ; 286        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ24     ; 288        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ25     ; 296        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ26     ; 300        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ27     ; 312        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ28     ; 309        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ29     ; 335        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ30     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK4      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK5      ; 186        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 193        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK7      ; 198        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 205        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK9      ; 213        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK10     ; 215        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 219        ; 8        ; display3[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK12     ; 227        ; 8        ; display0[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AK13     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK14     ; 238        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK15     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK17     ; 256        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AK19     ; 262        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK20     ; 265        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK21     ; 273        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK22     ; 277        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK23     ; 285        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK24     ; 287        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK25     ; 295        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK26     ; 299        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK27     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AK28     ; 308        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK29     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 626        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 621        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 618        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 614        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 611        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 605        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 593        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 591        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 585        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 577        ; 3        ; display7[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 573        ; 3        ; display7[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 568        ; 3        ; display6[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 565        ; 3        ; display6[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 559        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 548        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 547        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 544        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 539        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 531        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 527        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 517        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 513        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B25      ; 509        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 502        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ; 499        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B28      ; 496        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B29      ; 493        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 620        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 624        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 613        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C9       ; 603        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 600        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ; 584        ; 3        ; display5[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 572        ; 3        ; display7[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 575        ; 3        ; display6[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 564        ; 3        ; display6[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 558        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 554        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C18      ; 546        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 538        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 522        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C22      ; 520        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C24      ; 516        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C26      ; 504        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C27      ; 498        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C28      ; 492        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C29      ; 473        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C30      ; 472        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D2       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 633        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 632        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 617        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 616        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 608        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 604        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 599        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D12      ; 583        ; 3        ; display5[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 588        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 571        ; 3        ; display7[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 567        ; 3        ; display6[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 553        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 541        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D19      ; 537        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D21      ; 526        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 519        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 515        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 508        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 507        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 494        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D27      ; 495        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D28      ; 475        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D29      ; 474        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 630        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 628        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 609        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 607        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 596        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 589        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 579        ; 3        ; display5[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 570        ; 3        ; display6[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 566        ; 3        ; display0[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E17      ; 550        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E19      ; 534        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ; 530        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ; 525        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 506        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ; 505        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E24      ; 490        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 478        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 477        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E29      ; 470        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 471        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 631        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 629        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ; 595        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 590        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 580        ; 3        ; display5[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F16      ; 556        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 543        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 533        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ; 529        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 488        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F24      ; 491        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F27      ; 476        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 481        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F29      ; 463        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 464        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; G8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 625        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 623        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 610        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 597        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 582        ; 3        ; display5[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 576        ; 3        ; display5[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 555        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 551        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 542        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 521        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 511        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 500        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 489        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ; 486        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 482        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 483        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 468        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 469        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G29      ; 458        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 459        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H9       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 622        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 602        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 598        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 587        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 574        ; 3        ; display7[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; H16      ; 557        ; 4        ; display0[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 552        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ; 535        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H19      ; 524        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ; 512        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H21      ; 501        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H23      ; 487        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 485        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 484        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 465        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ; 466        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H28      ; 467        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H29      ; 453        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 454        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J12      ; 601        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 581        ; 3        ; display7[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 536        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ; 523        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J23      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J24      ; 480        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 479        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 460        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J27      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J28      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J29      ; 439        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J30      ; 440        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 57         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K10      ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ; 455        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 461        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 462        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 452        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 445        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 446        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K29      ; 433        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 434        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 60         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 61         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 451        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 450        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L24      ; 456        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 457        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 449        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 436        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 435        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L29      ; 431        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 432        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 64         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 65         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 67         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M8       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M9       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M10      ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 441        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 442        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 443        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 448        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 447        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 437        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 438        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 430        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M29      ; 425        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 426        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 68         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 69         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 71         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 58         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N9       ; 63         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 429        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 428        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 444        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 424        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 423        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N27      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N28      ; 421        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 422        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 75         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 76         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 73         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 74         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 72         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 70         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 62         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 427        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P23      ; 420        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 419        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 418        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 417        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 416        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 415        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 413        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ; 414        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ; 84         ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R4       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 411        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 410        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 407        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 412        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R26      ; 408        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 409        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R29      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R30      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 88         ; 1        ; clk_mem                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 91         ; 1        ; display2[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T5       ; 92         ; 1        ; display2[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T6       ; 89         ; 1        ; display2[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T7       ; 90         ; 1        ; display2[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T22      ; 406        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 405        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T25      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T26      ; 400        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ; 399        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 397        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T29      ; 398        ; 6        ; display4[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T30      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 93         ; 1        ; display2[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 94         ; 1        ; display2[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 95         ; 1        ; display2[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ; 99         ; 1        ; display0[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U9       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 390        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 389        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 388        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U28      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U29      ; 391        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U30      ; 392        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V9       ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V10      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ; 373        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 370        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 382        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 368        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V27      ; 387        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V28      ; 385        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 386        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W8       ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W9       ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W10      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 364        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 363        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ; 358        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 359        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 367        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 362        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 378        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 379        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 383        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ; 384        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 131        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 144        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y7       ; 145        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y8       ; 146        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y9       ; 142        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y10      ; 143        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y11      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y21      ; 349        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 348        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 346        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 345        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 361        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 360        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 375        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 374        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y29      ; 380        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y30      ; 381        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                            ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
; |uniciclo                                 ; 2781 (56)   ; 1032 (0)                  ; 0 (0)         ; 16384       ; 5    ; 0            ; 0       ; 0         ; 59   ; 0            ; 1749 (56)    ; 517 (0)           ; 515 (0)          ; |uniciclo                                                                                      ; work         ;
;    |breg_ula:bregula|                     ; 2645 (0)    ; 1024 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1621 (0)     ; 509 (0)           ; 515 (0)          ; |uniciclo|breg_ula:bregula                                                                     ; work         ;
;       |breg:breg|                         ; 1958 (1958) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 934 (934)    ; 509 (509)         ; 515 (515)        ; |uniciclo|breg_ula:bregula|breg:breg                                                           ; work         ;
;       |c_ula:c_ula|                       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 1 (1)            ; |uniciclo|breg_ula:bregula|c_ula:c_ula                                                         ; work         ;
;       |multiplexador_32_bits:mux|         ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |uniciclo|breg_ula:bregula|multiplexador_32_bits:mux                                           ; work         ;
;       |ula:ula|                           ; 629 (629)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 623 (623)    ; 0 (0)             ; 6 (6)            ; |uniciclo|breg_ula:bregula|ula:ula                                                             ; work         ;
;    |control:ctrl|                         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |uniciclo|control:ctrl                                                                         ; work         ;
;    |data_memory:md|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|data_memory:md                                                                       ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|data_memory:md|altsyncram:altsyncram_component                                       ; work         ;
;          |altsyncram_lnc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|data_memory:md|altsyncram:altsyncram_component|altsyncram_lnc1:auto_generated        ; work         ;
;    |memory_instruction:mi|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|memory_instruction:mi                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|memory_instruction:mi|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_qd81:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uniciclo|memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated ; work         ;
;    |multiplexador_32_bits:mux2|           ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 12 (12)          ; |uniciclo|multiplexador_32_bits:mux2                                                           ; work         ;
;    |multiplexador_5_bits:mux1|            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |uniciclo|multiplexador_5_bits:mux1                                                            ; work         ;
;    |pc:PC_P|                              ; 32 (32)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 8 (8)             ; 1 (1)            ; |uniciclo|pc:PC_P                                                                              ; work         ;
;    |somador:s1|                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |uniciclo|somador:s1                                                                           ; work         ;
;    |somador:s2|                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |uniciclo|somador:s2                                                                           ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; display0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display5[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display5[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display5[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display5[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display5[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display5[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display5[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display6[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display6[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display6[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display6[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display6[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display6[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display6[6] ; Output   ; --            ; --            ; --                    ; --  ;
; display7[0] ; Output   ; --            ; --            ; --                    ; --  ;
; display7[1] ; Output   ; --            ; --            ; --                    ; --  ;
; display7[2] ; Output   ; --            ; --            ; --                    ; --  ;
; display7[3] ; Output   ; --            ; --            ; --                    ; --  ;
; display7[4] ; Output   ; --            ; --            ; --                    ; --  ;
; display7[5] ; Output   ; --            ; --            ; --                    ; --  ;
; display7[6] ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk_mem     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
; clk_mem             ;                   ;         ;
; reset               ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                   ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; breg_ula:bregula|breg:breg|breg~2367 ; LCCOMB_X51_Y26_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2369 ; LCCOMB_X49_Y27_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2371 ; LCCOMB_X52_Y21_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2373 ; LCCOMB_X49_Y24_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2375 ; LCCOMB_X56_Y21_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2377 ; LCCOMB_X56_Y21_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2379 ; LCCOMB_X48_Y25_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2381 ; LCCOMB_X51_Y21_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2383 ; LCCOMB_X54_Y25_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2385 ; LCCOMB_X52_Y21_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2387 ; LCCOMB_X51_Y22_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2389 ; LCCOMB_X51_Y22_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2391 ; LCCOMB_X52_Y20_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2393 ; LCCOMB_X58_Y21_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2395 ; LCCOMB_X56_Y25_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2397 ; LCCOMB_X49_Y20_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2399 ; LCCOMB_X52_Y25_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2400 ; LCCOMB_X51_Y26_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2401 ; LCCOMB_X51_Y26_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2402 ; LCCOMB_X51_Y22_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2403 ; LCCOMB_X53_Y26_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2404 ; LCCOMB_X51_Y21_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2405 ; LCCOMB_X54_Y25_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2406 ; LCCOMB_X51_Y21_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2407 ; LCCOMB_X54_Y24_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2408 ; LCCOMB_X49_Y24_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2409 ; LCCOMB_X53_Y26_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2410 ; LCCOMB_X53_Y26_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2411 ; LCCOMB_X49_Y20_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2412 ; LCCOMB_X49_Y24_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2413 ; LCCOMB_X51_Y22_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|breg:breg|breg~2414 ; LCCOMB_X49_Y24_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; breg_ula:bregula|c_ula:c_ula|Mux1~2  ; LCCOMB_X36_Y24_N6  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; clk                                  ; PIN_T2             ; 1032    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clk_mem                              ; PIN_T3             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk_mem                              ; PIN_T3             ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; control:ctrl|Equal2~0                ; LCCOMB_X36_Y26_N22 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; control:ctrl|Equal5~0                ; LCCOMB_X36_Y23_N6  ; 4       ; Write enable ; no     ; --                   ; --               ; --                        ;
; reset                                ; PIN_R2             ; 8       ; Async. clear ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk     ; PIN_T2   ; 1032    ; Global Clock         ; GCLK3            ; --                        ;
; clk_mem ; PIN_T3   ; 4       ; Global Clock         ; GCLK1            ; --                        ;
; reset   ; PIN_R2   ; 8       ; Global Clock         ; GCLK2            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                        ;
+----------------------------------------------------------------------------------------------+---------+
; Name                                                                                         ; Fan-Out ;
+----------------------------------------------------------------------------------------------+---------+
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[16] ; 242     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[17] ; 242     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[18] ; 242     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[19] ; 242     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[21] ; 241     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[22] ; 241     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[23] ; 241     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[24] ; 241     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[25] ; 135     ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[8]  ; 94      ;
; breg_ula:bregula|breg:breg|Equal0~1                                                          ; 69      ;
; breg_ula:bregula|breg:breg|Equal0~0                                                          ; 54      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[6]  ; 53      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[7]  ; 52      ;
; breg_ula:bregula|c_ula:c_ula|c4[1]                                                           ; 48      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[9]  ; 43      ;
; breg_ula:bregula|c_ula:c_ula|c4[3]                                                           ; 41      ;
; breg_ula:bregula|ula:ula|Mux0~0                                                              ; 39      ;
; control:ctrl|Equal0~1                                                                        ; 37      ;
; breg_ula:bregula|c_ula:c_ula|Equal7~5                                                        ; 36      ;
; breg_ula:bregula|c_ula:c_ula|c4[0]                                                           ; 35      ;
; control:ctrl|process_0~0                                                                     ; 34      ;
; control:ctrl|Equal1~1                                                                        ; 33      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[20] ; 33      ;
; multiplexador_32_bits:mux2|result[31]~32                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[30]~31                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[29]~30                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[28]~29                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[27]~27                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[26]~26                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[25]~25                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[24]~24                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[23]~23                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[22]~22                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[21]~21                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[20]~20                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[19]~19                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[18]~18                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[17]~17                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[16]~16                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[15]~15                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[14]~14                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[13]~13                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[12]~12                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[11]~11                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[10]~10                                                     ; 32      ;
; multiplexador_32_bits:mux2|result[9]~9                                                       ; 32      ;
; multiplexador_32_bits:mux2|result[8]~8                                                       ; 32      ;
; multiplexador_32_bits:mux2|result[7]~7                                                       ; 32      ;
; multiplexador_32_bits:mux2|result[6]~6                                                       ; 32      ;
; multiplexador_32_bits:mux2|result[5]~5                                                       ; 32      ;
; multiplexador_32_bits:mux2|result[4]~4                                                       ; 32      ;
; multiplexador_32_bits:mux2|result[3]~3                                                       ; 32      ;
; multiplexador_32_bits:mux2|result[2]~2                                                       ; 32      ;
; multiplexador_32_bits:mux2|result[1]~1                                                       ; 32      ;
; breg_ula:bregula|breg:breg|breg~2414                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2413                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2412                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2411                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2410                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2409                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2408                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2407                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2406                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2405                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2404                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2403                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2402                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2401                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2400                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2399                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2397                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2395                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2393                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2391                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2389                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2387                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2385                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2383                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2381                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2379                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2377                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2375                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2373                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2371                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2369                                                         ; 32      ;
; breg_ula:bregula|breg:breg|breg~2367                                                         ; 32      ;
; multiplexador_32_bits:mux2|result[0]~0                                                       ; 32      ;
; breg_ula:bregula|ula:ula|ShiftRight0~28                                                      ; 32      ;
; breg_ula:bregula|breg:breg|Equal1~0                                                          ; 32      ;
; breg_ula:bregula|ula:ula|ShiftLeft0~31                                                       ; 28      ;
; breg_ula:bregula|c_ula:c_ula|c4[2]                                                           ; 26      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[10] ; 21      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[15] ; 18      ;
; breg_ula:bregula|ula:ula|Equal0~3                                                            ; 16      ;
; breg_ula:bregula|breg:breg|breg~2398                                                         ; 16      ;
; breg_ula:bregula|breg:breg|breg~2366                                                         ; 16      ;
; multiplexador_5_bits:mux1|result[3]~3                                                        ; 16      ;
; multiplexador_5_bits:mux1|result[2]~2                                                        ; 16      ;
; multiplexador_5_bits:mux1|result[1]~1                                                        ; 16      ;
; multiplexador_5_bits:mux1|result[0]~0                                                        ; 16      ;
; breg_ula:bregula|ula:ula|Mux14~1                                                             ; 15      ;
; breg_ula:bregula|ula:ula|Mux14~0                                                             ; 15      ;
; breg_ula:bregula|ula:ula|Mux27~2                                                             ; 14      ;
; breg_ula:bregula|ula:ula|Mux27~1                                                             ; 14      ;
; breg_ula:bregula|ula:ula|Mux29~4                                                             ; 14      ;
; breg_ula:bregula|c_ula:c_ula|Equal7~4                                                        ; 14      ;
; breg_ula:bregula|ula:ula|Mux27~0                                                             ; 11      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[1]  ; 11      ;
; breg_ula:bregula|ula:ula|Mux15~7                                                             ; 10      ;
; breg_ula:bregula|ula:ula|Mux14~4                                                             ; 10      ;
; breg_ula:bregula|ula:ula|Mux14~3                                                             ; 10      ;
; breg_ula:bregula|ula:ula|Mux14~2                                                             ; 10      ;
; breg_ula:bregula|ula:ula|Mux15~1                                                             ; 10      ;
; breg_ula:bregula|ula:ula|ShiftRight0~53                                                      ; 10      ;
; control:ctrl|Equal2~0                                                                        ; 10      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[5]  ; 10      ;
; breg_ula:bregula|breg:breg|regB[31]~31                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[30]~30                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[29]~29                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[28]~28                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[27]~27                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[26]~26                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[25]~25                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[24]~24                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[23]~23                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[22]~22                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[21]~21                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[20]~20                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[19]~19                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[18]~18                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[17]~17                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[16]~16                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[15]~15                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[14]~14                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[13]~13                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[12]~12                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[11]~11                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[10]~10                                                       ; 9       ;
; breg_ula:bregula|breg:breg|regB[9]~9                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[8]~8                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[7]~7                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[6]~6                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[5]~5                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[4]~4                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[3]~3                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[2]~2                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[1]~1                                                         ; 9       ;
; breg_ula:bregula|breg:breg|regB[0]~0                                                         ; 9       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[2]  ; 9       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[28] ; 9       ;
; breg_ula:bregula|breg:breg|regA[24]~70                                                       ; 8       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~154                                                      ; 8       ;
; control:ctrl|Equal4~0                                                                        ; 8       ;
; control:ctrl|Equal3~0                                                                        ; 8       ;
; breg_ula:bregula|ula:ula|Equal0~11                                                           ; 8       ;
; breg_ula:bregula|ula:ula|Mux20~2                                                             ; 8       ;
; breg_ula:bregula|ula:ula|Mux20~1                                                             ; 8       ;
; breg_ula:bregula|ula:ula|Mux20~0                                                             ; 8       ;
; breg_ula:bregula|ula:ula|Mux27~8                                                             ; 8       ;
; breg_ula:bregula|ula:ula|Mux27~5                                                             ; 8       ;
; breg_ula:bregula|breg:breg|breg~2354                                                         ; 8       ;
; breg_ula:bregula|breg:breg|breg~2353                                                         ; 8       ;
; breg_ula:bregula|breg:breg|breg~2352                                                         ; 8       ;
; breg_ula:bregula|breg:breg|breg~2350                                                         ; 8       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[3]  ; 8       ;
; breg_ula:bregula|breg:breg|regA[23]~71                                                       ; 7       ;
; breg_ula:bregula|ula:ula|Mux29~0                                                             ; 7       ;
; breg_ula:bregula|breg:breg|breg~2362                                                         ; 7       ;
; breg_ula:bregula|breg:breg|breg~2355                                                         ; 7       ;
; breg_ula:bregula|breg:breg|breg~2345                                                         ; 7       ;
; breg_ula:bregula|breg:breg|breg~1722                                                         ; 7       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[4]  ; 7       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[0]  ; 7       ;
; breg_ula:bregula|breg:breg|regA[3]~91                                                        ; 6       ;
; breg_ula:bregula|breg:breg|regA[8]~86                                                        ; 6       ;
; breg_ula:bregula|breg:breg|regA[25]~69                                                       ; 6       ;
; breg_ula:bregula|breg:breg|regA[28]~66                                                       ; 6       ;
; breg_ula:bregula|breg:breg|regA[30]~64                                                       ; 6       ;
; control:ctrl|Mux0~0                                                                          ; 6       ;
; breg_ula:bregula|c_ula:c_ula|c4[3]~3                                                         ; 6       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~32                                                       ; 6       ;
; breg_ula:bregula|breg:breg|breg~2358                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2357                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2349                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2347                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2262                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2252                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2242                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2232                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2222                                                         ; 6       ;
; breg_ula:bregula|breg:breg|breg~2212                                                         ; 6       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[27] ; 6       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[29] ; 6       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[31] ; 6       ;
; breg_ula:bregula|breg:breg|regA[7]~87                                                        ; 5       ;
; breg_ula:bregula|breg:breg|regA[26]~68                                                       ; 5       ;
; breg_ula:bregula|breg:breg|regA[29]~65                                                       ; 5       ;
; breg_ula:bregula|breg:breg|regA[31]~63                                                       ; 5       ;
; breg_ula:bregula|ula:ula|ShiftRight0~108                                                     ; 5       ;
; breg_ula:bregula|ula:ula|ShiftRight0~65                                                      ; 5       ;
; breg_ula:bregula|breg:breg|breg~2417                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2363                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2361                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2356                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2351                                                         ; 5       ;
; breg_ula:bregula|ula:ula|ShiftRight0~22                                                      ; 5       ;
; breg_ula:bregula|breg:breg|breg~2343                                                         ; 5       ;
; breg_ula:bregula|ula:ula|Mux2~2                                                              ; 5       ;
; breg_ula:bregula|breg:breg|breg~2282                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2272                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2202                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2192                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2062                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~2052                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~1962                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~1952                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~1882                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~1872                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~1842                                                         ; 5       ;
; breg_ula:bregula|breg:breg|breg~1832                                                         ; 5       ;
; control:ctrl|Equal0~0                                                                        ; 5       ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|q_a[26] ; 5       ;
; breg_ula:bregula|breg:breg|regA[1]~93                                                        ; 4       ;
; breg_ula:bregula|breg:breg|regA[2]~92                                                        ; 4       ;
; breg_ula:bregula|breg:breg|regA[4]~90                                                        ; 4       ;
; breg_ula:bregula|breg:breg|regA[5]~89                                                        ; 4       ;
; breg_ula:bregula|breg:breg|regA[6]~88                                                        ; 4       ;
; breg_ula:bregula|breg:breg|regA[9]~85                                                        ; 4       ;
; breg_ula:bregula|breg:breg|regA[10]~84                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[11]~83                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[12]~82                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[13]~81                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[14]~80                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[15]~79                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[16]~78                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[17]~77                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[18]~76                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[19]~75                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[20]~74                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[21]~73                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[22]~72                                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[27]~67                                                       ; 4       ;
; breg_ula:bregula|c_ula:c_ula|Equal5~0                                                        ; 4       ;
; breg_ula:bregula|c_ula:c_ula|Equal2~1                                                        ; 4       ;
; breg_ula:bregula|ula:ula|Mux0~1                                                              ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~83                                                       ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~79                                                       ; 4       ;
; breg_ula:bregula|ula:ula|Mux22~5                                                             ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~75                                                       ; 4       ;
; breg_ula:bregula|ula:ula|Mux23~5                                                             ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~69                                                       ; 4       ;
; breg_ula:bregula|ula:ula|Mux24                                                               ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~64                                                       ; 4       ;
; breg_ula:bregula|ula:ula|Mux25                                                               ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~57                                                       ; 4       ;
; breg_ula:bregula|ula:ula|Mux26                                                               ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~51                                                       ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~47                                                       ; 4       ;
; breg_ula:bregula|ula:ula|Mux27                                                               ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~45                                                       ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~138                                                     ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~136                                                     ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~135                                                     ; 4       ;
; breg_ula:bregula|ula:ula|Mux28~6                                                             ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~41                                                       ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~113                                                     ; 4       ;
; breg_ula:bregula|ula:ula|Mux29~11                                                            ; 4       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~38                                                       ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~80                                                      ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~72                                                      ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~68                                                      ; 4       ;
; breg_ula:bregula|breg:breg|breg~2416                                                         ; 4       ;
; breg_ula:bregula|breg:breg|breg~2415                                                         ; 4       ;
; control:ctrl|Equal5~0                                                                        ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~47                                                      ; 4       ;
; breg_ula:bregula|breg:breg|breg~2360                                                         ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~30                                                      ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~25                                                      ; 4       ;
; breg_ula:bregula|breg:breg|breg~2348                                                         ; 4       ;
; breg_ula:bregula|ula:ula|ShiftRight0~21                                                      ; 4       ;
; breg_ula:bregula|breg:breg|breg~2344                                                         ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[1]~31                                      ; 4       ;
; breg_ula:bregula|breg:breg|breg~2342                                                         ; 4       ;
; breg_ula:bregula|breg:breg|breg~2332                                                         ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[2]~30                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[3]~29                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[4]~28                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[5]~27                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[6]~26                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[7]~25                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[8]~24                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[9]~23                                      ; 4       ;
; breg_ula:bregula|breg:breg|breg~2182                                                         ; 4       ;
; breg_ula:bregula|breg:breg|breg~2172                                                         ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[10]~22                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[11]~21                                     ; 4       ;
; breg_ula:bregula|breg:breg|breg~2142                                                         ; 4       ;
; breg_ula:bregula|breg:breg|breg~2132                                                         ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[12]~20                                     ; 4       ;
; breg_ula:bregula|breg:breg|breg~2122                                                         ; 4       ;
; breg_ula:bregula|breg:breg|breg~2112                                                         ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[13]~19                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[14]~18                                     ; 4       ;
; breg_ula:bregula|breg:breg|breg~2082                                                         ; 4       ;
; breg_ula:bregula|breg:breg|breg~2072                                                         ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[15]~17                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[16]~16                                     ; 4       ;
; breg_ula:bregula|breg:breg|breg~2042                                                         ; 4       ;
; breg_ula:bregula|breg:breg|breg~2032                                                         ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[17]~15                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[18]~14                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[19]~13                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[20]~12                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[21]~11                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[22]~10                                     ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[23]~9                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[24]~8                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[25]~7                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[26]~6                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[27]~5                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[28]~4                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[29]~3                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[30]~2                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[31]~1                                      ; 4       ;
; breg_ula:bregula|multiplexador_32_bits:mux|result[0]~0                                       ; 4       ;
; breg_ula:bregula|breg:breg|regA[0]~62                                                        ; 4       ;
; pc:PC_P|address_out[9]                                                                       ; 4       ;
; pc:PC_P|address_out[8]                                                                       ; 4       ;
; pc:PC_P|address_out[7]                                                                       ; 4       ;
; pc:PC_P|address_out[6]                                                                       ; 4       ;
; pc:PC_P|address_out[5]                                                                       ; 4       ;
; pc:PC_P|address_out[4]                                                                       ; 4       ;
; pc:PC_P|address_out[3]                                                                       ; 4       ;
; pc:PC_P|address_out[2]                                                                       ; 4       ;
; breg_ula:bregula|c_ula:c_ula|Equal0~1                                                        ; 3       ;
; breg_ula:bregula|c_ula:c_ula|Equal6~0                                                        ; 3       ;
; breg_ula:bregula|c_ula:c_ula|Equal0~0                                                        ; 3       ;
; breg_ula:bregula|c_ula:c_ula|Equal2~0                                                        ; 3       ;
; breg_ula:bregula|ula:ula|Mux2~5                                                              ; 3       ;
; breg_ula:bregula|ula:ula|a32~8                                                               ; 3       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~107                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~102                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~96                                                       ; 3       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~89                                                       ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~161                                                     ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~116                                                     ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~93                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~88                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~87                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~83                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~35                                                       ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~75                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~56                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~33                                                       ; 3       ;
; breg_ula:bregula|breg:breg|breg~2364                                                         ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~39                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~33                                                      ; 3       ;
; breg_ula:bregula|ula:ula|ShiftRight0~26                                                      ; 3       ;
; breg_ula:bregula|breg:breg|breg~2302                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~2292                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~2162                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~2152                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~2102                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~2092                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~2022                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~2012                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~1822                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~1812                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~1762                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~1752                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~1721                                                         ; 3       ;
; breg_ula:bregula|breg:breg|breg~1711                                                         ; 3       ;
; somador:s1|Add0~14                                                                           ; 3       ;
; somador:s1|Add0~12                                                                           ; 3       ;
; somador:s1|Add0~10                                                                           ; 3       ;
; somador:s1|Add0~8                                                                            ; 3       ;
; somador:s1|Add0~6                                                                            ; 3       ;
; somador:s1|Add0~4                                                                            ; 3       ;
; somador:s1|Add0~2                                                                            ; 3       ;
; somador:s1|Add0~0                                                                            ; 3       ;
; breg_ula:bregula|c_ula:c_ula|Equal7~6                                                        ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~159                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~156                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~174                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~173                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~155                                                      ; 2       ;
; breg_ula:bregula|c_ula:c_ula|c4[0]~5                                                         ; 2       ;
; breg_ula:bregula|c_ula:c_ula|c4[1]~2                                                         ; 2       ;
; breg_ula:bregula|c_ula:c_ula|c4[1]~1                                                         ; 2       ;
; breg_ula:bregula|c_ula:c_ula|c4[3]~0                                                         ; 2       ;
; breg_ula:bregula|c_ula:c_ula|Equal1~0                                                        ; 2       ;
; breg_ula:bregula|c_ula:c_ula|Equal3~0                                                        ; 2       ;
; breg_ula:bregula|ula:ula|Mux0~10                                                             ; 2       ;
; breg_ula:bregula|ula:ula|Mux1~8                                                              ; 2       ;
; breg_ula:bregula|ula:ula|Mux2~14                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~153                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux2~6                                                              ; 2       ;
; breg_ula:bregula|ula:ula|Mux3~6                                                              ; 2       ;
; breg_ula:bregula|ula:ula|Mux2~4                                                              ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~151                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux2~3                                                              ; 2       ;
; breg_ula:bregula|ula:ula|Mux4                                                                ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~149                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux5                                                                ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~146                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux6                                                                ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~143                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux7                                                                ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~140                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux8~6                                                              ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~138                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~137                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux9~5                                                              ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~134                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~133                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux10~6                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~130                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~128                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux11~5                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~126                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~125                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux12~6                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~122                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~121                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux13~6                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~118                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~117                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux14~11                                                            ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~114                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~113                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux15~8                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~111                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~110                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux16~5                                                             ; 2       ;
; breg_ula:bregula|ula:ula|Mux17~5                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~104                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux18~5                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~98                                                       ; 2       ;
; breg_ula:bregula|ula:ula|Mux19~5                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~91                                                       ; 2       ;
; breg_ula:bregula|ula:ula|Mux20~8                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~85                                                       ; 2       ;
; breg_ula:bregula|ula:ula|Mux21~5                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~81                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~76                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~71                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~65                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~149                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~59                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~147                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~58                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~53                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~146                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~144                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~52                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~48                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~143                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~141                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~46                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~42                                                       ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~139                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~134                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~132                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~131                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~129                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~128                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~127                                                     ; 2       ;
; breg_ula:bregula|breg:breg|breg~2420                                                         ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~125                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~123                                                     ; 2       ;
; breg_ula:bregula|breg:breg|breg~2419                                                         ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~118                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~114                                                     ; 2       ;
; breg_ula:bregula|ula:ula|Mux29~8                                                             ; 2       ;
; breg_ula:bregula|ula:ula|Mux29~7                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftLeft0~39                                                       ; 2       ;
; breg_ula:bregula|ula:ula|Mux29~3                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~105                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~104                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~102                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~101                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~100                                                     ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~99                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~97                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~95                                                      ; 2       ;
; breg_ula:bregula|breg:breg|breg~2418                                                         ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~90                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~82                                                      ; 2       ;
; breg_ula:bregula|ula:ula|Mux30~11                                                            ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~77                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~74                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~69                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~63                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~62                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~61                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~60                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~59                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~58                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~57                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~55                                                      ; 2       ;
; breg_ula:bregula|breg:breg|breg~2396                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2394                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2392                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2390                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2388                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2386                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2384                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2382                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2380                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2378                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2376                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2374                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2372                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2370                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2368                                                         ; 2       ;
; multiplexador_5_bits:mux1|result[4]~4                                                        ; 2       ;
; breg_ula:bregula|breg:breg|breg~2365                                                         ; 2       ;
; control:ctrl|Equal1~0                                                                        ; 2       ;
; breg_ula:bregula|ula:ula|Mux31~7                                                             ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~48                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~46                                                      ; 2       ;
; breg_ula:bregula|breg:breg|breg~2359                                                         ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~44                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~43                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~42                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~40                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~38                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~37                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~34                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~31                                                      ; 2       ;
; breg_ula:bregula|ula:ula|ShiftRight0~27                                                      ; 2       ;
; breg_ula:bregula|breg:breg|breg~2346                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2322                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2312                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~2002                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1992                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1982                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1972                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1942                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1932                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1922                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1912                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1902                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1892                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1862                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1852                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1802                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1792                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1782                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1772                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1742                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~1732                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~549                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~453                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~517                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~485                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~165                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~69                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~101                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~133                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~293                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~197                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~261                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~229                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~421                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~325                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~357                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~389                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1061                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~677                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~805                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~933                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~965                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~581                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~837                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~709                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~997                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~613                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~741                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~869                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1029                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~645                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~901                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~773                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~548                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~452                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~484                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~516                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~164                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~68                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~132                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~100                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~420                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~324                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~388                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~356                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~292                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~196                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~228                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~260                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1060                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~676                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~932                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~804                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~964                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~580                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~708                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~836                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1028                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~644                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~772                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~900                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~996                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~612                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~868                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~740                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~547                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~451                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~515                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~483                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~163                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~67                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~99                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~131                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~291                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~195                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~259                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~227                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~419                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~323                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~355                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~387                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1059                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~675                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~803                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~931                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~963                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~579                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~835                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~707                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~995                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~611                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~739                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~867                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1027                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~643                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~899                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~771                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~546                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~450                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~482                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~514                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~162                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~66                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~130                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~98                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~418                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~322                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~386                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~354                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~290                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~194                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~226                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~258                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1058                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~674                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~930                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~802                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~962                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~578                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~706                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~834                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1026                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~642                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~770                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~898                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~994                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~610                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~866                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~738                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~545                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~449                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~513                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~481                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~161                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~65                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~97                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~129                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~289                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~193                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~257                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~225                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~417                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~321                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~353                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~385                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1057                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~673                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~801                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~929                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~961                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~577                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~833                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~705                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~993                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~609                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~737                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~865                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1025                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~641                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~897                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~769                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~544                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~448                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~480                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~512                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~160                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~64                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~128                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~96                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~416                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~320                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~384                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~352                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~288                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~192                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~224                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~256                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1056                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~672                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~928                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~800                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~960                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~576                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~704                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~832                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1024                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~640                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~768                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~896                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~992                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~608                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~864                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~736                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~543                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~447                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~511                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~479                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~159                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~63                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~95                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~127                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~287                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~191                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~255                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~223                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~415                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~319                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~351                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~383                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1055                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~671                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~799                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~927                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~959                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~575                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~831                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~703                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~991                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~607                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~735                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~863                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1023                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~639                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~895                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~767                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~542                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~446                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~478                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~510                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~158                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~62                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~126                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~94                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~414                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~318                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~382                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~350                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~286                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~190                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~222                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~254                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1054                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~670                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~926                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~798                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~958                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~574                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~702                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~830                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1022                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~638                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~766                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~894                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~990                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~606                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~862                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~734                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~541                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~445                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~509                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~477                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~157                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~61                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~93                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~125                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~285                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~189                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~253                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~221                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~413                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~317                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~349                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~381                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1053                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~669                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~797                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~925                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~957                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~573                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~829                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~701                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~989                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~605                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~733                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~861                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1021                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~637                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~893                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~765                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~540                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~444                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~476                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~508                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~156                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~60                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~124                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~92                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~412                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~316                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~380                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~348                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~284                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~188                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~220                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~252                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1052                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~668                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~924                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~796                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~956                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~572                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~700                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~828                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1020                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~636                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~764                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~892                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~988                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~604                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~860                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~732                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~539                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~443                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~507                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~475                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~155                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~59                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~91                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~123                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~283                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~187                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~251                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~219                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~411                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~315                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~347                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~379                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1051                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~667                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~795                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~923                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~955                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~571                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~827                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~699                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~987                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~603                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~731                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~859                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1019                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~635                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~891                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~763                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~538                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~442                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~474                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~506                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~154                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~58                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~122                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~90                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~410                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~314                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~378                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~346                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~282                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~186                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~218                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~250                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1050                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~666                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~922                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~794                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~954                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~570                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~698                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~826                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1018                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~634                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~762                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~890                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~986                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~602                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~858                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~730                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~537                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~441                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~505                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~473                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~153                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~57                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~89                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~121                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~281                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~185                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~249                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~217                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~409                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~313                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~345                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~377                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1049                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~665                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~793                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~921                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~953                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~569                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~825                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~697                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~985                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~601                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~729                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~857                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1017                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~633                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~889                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~761                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~536                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~440                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~472                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~504                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~152                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~56                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~120                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~88                                                           ; 2       ;
; breg_ula:bregula|breg:breg|breg~408                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~312                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~376                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~344                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~280                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~184                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~216                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~248                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1048                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~664                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~920                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~792                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~952                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~568                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~696                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~824                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~1016                                                         ; 2       ;
; breg_ula:bregula|breg:breg|breg~632                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~760                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~888                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~984                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~600                                                          ; 2       ;
; breg_ula:bregula|breg:breg|breg~856                                                          ; 2       ;
+----------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+---------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                            ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF             ; Location                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+---------------------------------------+----------------------+-----------------+-----------------+
; data_memory:md|altsyncram:altsyncram_component|altsyncram_lnc1:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; data.mif        ; M4K_X37_Y26, M4K_X37_Y25              ; Don't care           ; Don't care      ; Don't care      ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 3    ; instruction.mif ; M4K_X37_Y24, M4K_X55_Y25, M4K_X37_Y23 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+---------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,574 / 197,592 ( 3 % ) ;
; C16 interconnects           ; 63 / 6,270 ( 1 % )      ;
; C4 interconnects            ; 3,900 / 123,120 ( 3 % ) ;
; Direct links                ; 350 / 197,592 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )         ;
; Local interconnects         ; 1,499 / 68,416 ( 2 % )  ;
; R24 interconnects           ; 183 / 5,926 ( 3 % )     ;
; R4 interconnects            ; 5,008 / 167,484 ( 3 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.63) ; Number of LABs  (Total = 204) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 6                             ;
; 3                                           ; 3                             ;
; 4                                           ; 9                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 5                             ;
; 8                                           ; 1                             ;
; 9                                           ; 6                             ;
; 10                                          ; 3                             ;
; 11                                          ; 4                             ;
; 12                                          ; 4                             ;
; 13                                          ; 7                             ;
; 14                                          ; 13                            ;
; 15                                          ; 11                            ;
; 16                                          ; 128                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.73) ; Number of LABs  (Total = 204) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 3                             ;
; 1 Clock                            ; 176                           ;
; 1 Clock enable                     ; 28                            ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 142                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.84) ; Number of LABs  (Total = 204) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 8                             ;
; 7                                            ; 5                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 12                            ;
; 14                                           ; 5                             ;
; 15                                           ; 9                             ;
; 16                                           ; 27                            ;
; 17                                           ; 10                            ;
; 18                                           ; 15                            ;
; 19                                           ; 8                             ;
; 20                                           ; 11                            ;
; 21                                           ; 11                            ;
; 22                                           ; 9                             ;
; 23                                           ; 9                             ;
; 24                                           ; 10                            ;
; 25                                           ; 8                             ;
; 26                                           ; 7                             ;
; 27                                           ; 4                             ;
; 28                                           ; 4                             ;
; 29                                           ; 4                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.71) ; Number of LABs  (Total = 204) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 2                             ;
; 2                                                ; 6                             ;
; 3                                                ; 9                             ;
; 4                                                ; 6                             ;
; 5                                                ; 8                             ;
; 6                                                ; 10                            ;
; 7                                                ; 16                            ;
; 8                                                ; 13                            ;
; 9                                                ; 12                            ;
; 10                                               ; 14                            ;
; 11                                               ; 14                            ;
; 12                                               ; 10                            ;
; 13                                               ; 9                             ;
; 14                                               ; 9                             ;
; 15                                               ; 8                             ;
; 16                                               ; 13                            ;
; 17                                               ; 9                             ;
; 18                                               ; 6                             ;
; 19                                               ; 3                             ;
; 20                                               ; 4                             ;
; 21                                               ; 8                             ;
; 22                                               ; 8                             ;
; 23                                               ; 1                             ;
; 24                                               ; 3                             ;
; 25                                               ; 0                             ;
; 26                                               ; 3                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.65) ; Number of LABs  (Total = 204) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 1                             ;
; 4                                            ; 7                             ;
; 5                                            ; 0                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 7                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 0                             ;
; 15                                           ; 1                             ;
; 16                                           ; 2                             ;
; 17                                           ; 2                             ;
; 18                                           ; 3                             ;
; 19                                           ; 1                             ;
; 20                                           ; 3                             ;
; 21                                           ; 1                             ;
; 22                                           ; 3                             ;
; 23                                           ; 0                             ;
; 24                                           ; 4                             ;
; 25                                           ; 5                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 11                            ;
; 29                                           ; 24                            ;
; 30                                           ; 37                            ;
; 31                                           ; 67                            ;
; 32                                           ; 3                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                              ;
+-----------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                                                                 ; Delay Added in ns ;
+-----------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
; clk_mem         ; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg0 ; 15.2              ;
+-----------------+----------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------------+
; Source Register                                                                                                       ; Destination Register               ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------------+
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28~porta_address_reg7 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.657             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28~porta_address_reg6 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.657             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28~porta_address_reg5 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.657             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28~porta_address_reg4 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.657             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28~porta_address_reg3 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.657             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28~porta_address_reg2 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.657             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28~porta_address_reg1 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.657             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28~porta_address_reg0 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.657             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29~porta_address_reg7 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.575             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29~porta_address_reg6 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.575             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29~porta_address_reg5 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.575             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29~porta_address_reg4 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.575             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29~porta_address_reg3 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.575             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29~porta_address_reg2 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.575             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29~porta_address_reg1 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.575             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29~porta_address_reg0 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.575             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31~porta_address_reg7 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.427             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31~porta_address_reg6 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.427             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31~porta_address_reg5 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.427             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31~porta_address_reg4 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.427             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31~porta_address_reg3 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.427             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31~porta_address_reg2 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.427             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31~porta_address_reg1 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.427             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31~porta_address_reg0 ; breg_ula:bregula|c_ula:c_ula|c4[2] ; 1.427             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1~porta_address_reg7  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1~porta_address_reg6  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1~porta_address_reg5  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1~porta_address_reg4  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1~porta_address_reg3  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1~porta_address_reg2  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1~porta_address_reg1  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1~porta_address_reg0  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3~porta_address_reg7  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3~porta_address_reg6  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3~porta_address_reg5  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3~porta_address_reg4  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3~porta_address_reg3  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3~porta_address_reg2  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3~porta_address_reg1  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3~porta_address_reg0  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5~porta_address_reg7  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5~porta_address_reg6  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5~porta_address_reg5  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5~porta_address_reg4  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5~porta_address_reg3  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5~porta_address_reg2  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5~porta_address_reg1  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5~porta_address_reg0  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.925             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2~porta_address_reg7  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.766             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2~porta_address_reg6  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.766             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2~porta_address_reg5  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.766             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2~porta_address_reg4  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.766             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2~porta_address_reg3  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.766             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2~porta_address_reg2  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.766             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2~porta_address_reg1  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.766             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2~porta_address_reg0  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.766             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4~porta_address_reg7  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.528             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4~porta_address_reg6  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.528             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4~porta_address_reg5  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.528             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4~porta_address_reg4  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.528             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4~porta_address_reg3  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.528             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4~porta_address_reg2  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.528             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4~porta_address_reg1  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.528             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4~porta_address_reg0  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.528             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg7  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.422             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg6  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.422             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg5  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.422             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg4  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.422             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg3  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.422             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg2  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.422             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg1  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.422             ;
; memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg0  ; breg_ula:bregula|c_ula:c_ula|c4[0] ; 0.422             ;
+-----------------------------------------------------------------------------------------------------------------------+------------------------------------+-------------------+
Note: This table only shows the top 72 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F896C6 for design "uniciclo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location G7
    Info (169125): Pin ~nCSO~ is reserved at location K9
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AD25
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 59 pins of 59 total pins
    Info (169086): Pin display0[0] not assigned to an exact location on the device
    Info (169086): Pin display0[1] not assigned to an exact location on the device
    Info (169086): Pin display0[2] not assigned to an exact location on the device
    Info (169086): Pin display0[3] not assigned to an exact location on the device
    Info (169086): Pin display0[4] not assigned to an exact location on the device
    Info (169086): Pin display0[5] not assigned to an exact location on the device
    Info (169086): Pin display0[6] not assigned to an exact location on the device
    Info (169086): Pin display1[0] not assigned to an exact location on the device
    Info (169086): Pin display1[1] not assigned to an exact location on the device
    Info (169086): Pin display1[2] not assigned to an exact location on the device
    Info (169086): Pin display1[3] not assigned to an exact location on the device
    Info (169086): Pin display1[4] not assigned to an exact location on the device
    Info (169086): Pin display1[5] not assigned to an exact location on the device
    Info (169086): Pin display1[6] not assigned to an exact location on the device
    Info (169086): Pin display2[0] not assigned to an exact location on the device
    Info (169086): Pin display2[1] not assigned to an exact location on the device
    Info (169086): Pin display2[2] not assigned to an exact location on the device
    Info (169086): Pin display2[3] not assigned to an exact location on the device
    Info (169086): Pin display2[4] not assigned to an exact location on the device
    Info (169086): Pin display2[5] not assigned to an exact location on the device
    Info (169086): Pin display2[6] not assigned to an exact location on the device
    Info (169086): Pin display3[0] not assigned to an exact location on the device
    Info (169086): Pin display3[1] not assigned to an exact location on the device
    Info (169086): Pin display3[2] not assigned to an exact location on the device
    Info (169086): Pin display3[3] not assigned to an exact location on the device
    Info (169086): Pin display3[4] not assigned to an exact location on the device
    Info (169086): Pin display3[5] not assigned to an exact location on the device
    Info (169086): Pin display3[6] not assigned to an exact location on the device
    Info (169086): Pin display4[0] not assigned to an exact location on the device
    Info (169086): Pin display4[1] not assigned to an exact location on the device
    Info (169086): Pin display4[2] not assigned to an exact location on the device
    Info (169086): Pin display4[3] not assigned to an exact location on the device
    Info (169086): Pin display4[4] not assigned to an exact location on the device
    Info (169086): Pin display4[5] not assigned to an exact location on the device
    Info (169086): Pin display4[6] not assigned to an exact location on the device
    Info (169086): Pin display5[0] not assigned to an exact location on the device
    Info (169086): Pin display5[1] not assigned to an exact location on the device
    Info (169086): Pin display5[2] not assigned to an exact location on the device
    Info (169086): Pin display5[3] not assigned to an exact location on the device
    Info (169086): Pin display5[4] not assigned to an exact location on the device
    Info (169086): Pin display5[5] not assigned to an exact location on the device
    Info (169086): Pin display5[6] not assigned to an exact location on the device
    Info (169086): Pin display6[0] not assigned to an exact location on the device
    Info (169086): Pin display6[1] not assigned to an exact location on the device
    Info (169086): Pin display6[2] not assigned to an exact location on the device
    Info (169086): Pin display6[3] not assigned to an exact location on the device
    Info (169086): Pin display6[4] not assigned to an exact location on the device
    Info (169086): Pin display6[5] not assigned to an exact location on the device
    Info (169086): Pin display6[6] not assigned to an exact location on the device
    Info (169086): Pin display7[0] not assigned to an exact location on the device
    Info (169086): Pin display7[1] not assigned to an exact location on the device
    Info (169086): Pin display7[2] not assigned to an exact location on the device
    Info (169086): Pin display7[3] not assigned to an exact location on the device
    Info (169086): Pin display7[4] not assigned to an exact location on the device
    Info (169086): Pin display7[5] not assigned to an exact location on the device
    Info (169086): Pin display7[6] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin clk_mem not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uniciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0~porta_address_reg0  to: mi|altsyncram_component|auto_generated|ram_block1a0|portadataout[0]
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN T2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clk_mem (placed in PIN T3 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a0
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a1
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a2
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a3
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a4
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a5
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a28
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a29
        Info (176357): Destination node memory_instruction:mi|altsyncram:altsyncram_component|altsyncram_qd81:auto_generated|ram_block1a31
Info (176353): Automatically promoted node reset (placed in PIN R2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 56 (unused VREF, 3.3V VCCIO, 0 input, 56 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  83 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  76 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  85 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  80 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  74 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X36_Y13 to location X47_Y25
Info (170194): Fitter routing operations ending: elapsed time is 00:00:27
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 9.72 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 56 output pins without output pin load capacitance assignment
    Info (306007): Pin "display0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/TEMP.W312590.001/Desktop/mips_uniciclo/output_files/uniciclo.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 585 megabytes
    Info: Processing ended: Tue Feb 07 17:43:06 2017
    Info: Elapsed time: 00:01:05
    Info: Total CPU time (on all processors): 00:01:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/TEMP.W312590.001/Desktop/mips_uniciclo/output_files/uniciclo.fit.smsg.


