Partition Merge report for lab8
Sat Nov 14 19:30:23 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sat Nov 14 19:30:23 2020       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; lab8                                        ;
; Top-level Entity Name              ; lab8                                        ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 5,189                                       ;
;     Total combinational functions  ; 3,234                                       ;
;     Dedicated logic registers      ; 3,545                                       ;
; Total registers                    ; 3545                                        ;
; Total pins                         ; 128                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 212,096                                     ;
; Embedded Multiplier 9-bit elements ; 4                                           ;
; Total PLLs                         ; 2                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                            ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------+---------+
; Name                 ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                       ; Details ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------+---------+
; CLOCK_50             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                ; N/A     ;
; KEY[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[0]                                  ; N/A     ;
; KEY[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[0]                                  ; N/A     ;
; KEY[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[1]                                  ; N/A     ;
; KEY[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[1]                                  ; N/A     ;
; KEY[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[2]                                  ; N/A     ;
; KEY[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[2]                                  ; N/A     ;
; KEY[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[3]                                  ; N/A     ;
; KEY[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[3]                                  ; N/A     ;
; OTG_CS_N             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; hpi_io_intf:hpi_io_inst|OTG_CS_N        ; N/A     ;
; OTG_CS_N             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; hpi_io_intf:hpi_io_inst|OTG_CS_N        ; N/A     ;
; OTG_INT              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; OTG_INT                                 ; N/A     ;
; OTG_INT              ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; OTG_INT                                 ; N/A     ;
; OTG_RD_N             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; hpi_io_intf:hpi_io_inst|OTG_RD_N        ; N/A     ;
; OTG_RD_N             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; hpi_io_intf:hpi_io_inst|OTG_RD_N        ; N/A     ;
; OTG_RST_N            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; hpi_io_intf:hpi_io_inst|OTG_RST_N       ; N/A     ;
; OTG_RST_N            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; hpi_io_intf:hpi_io_inst|OTG_RST_N       ; N/A     ;
; OTG_WR_N             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; hpi_io_intf:hpi_io_inst|OTG_WR_N        ; N/A     ;
; OTG_WR_N             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; hpi_io_intf:hpi_io_inst|OTG_WR_N        ; N/A     ;
; VGA_B[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[0]~0  ; N/A     ;
; VGA_B[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[0]~0  ; N/A     ;
; VGA_B[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[1]~1  ; N/A     ;
; VGA_B[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[1]~1  ; N/A     ;
; VGA_B[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[2]~2  ; N/A     ;
; VGA_B[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[2]~2  ; N/A     ;
; VGA_B[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[3]~3  ; N/A     ;
; VGA_B[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[3]~3  ; N/A     ;
; VGA_B[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[4]~4  ; N/A     ;
; VGA_B[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[4]~4  ; N/A     ;
; VGA_B[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[5]~5  ; N/A     ;
; VGA_B[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[5]~5  ; N/A     ;
; VGA_B[6]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[6]~6  ; N/A     ;
; VGA_B[6]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; color_mapper:color_instance|VGA_B[6]~6  ; N/A     ;
; VGA_B[7]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_B[7]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[6]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[6]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[7]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_G[7]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_R[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[0]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[1]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[2]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[3]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[4]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[5]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ~VCC                                    ; N/A     ;
; VGA_R[6]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_R[6]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_R[7]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; VGA_R[7]             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; ball:ball_instance|LessThan4~7_wirecell ; N/A     ;
; OTG_DATA[0]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[0]                             ; N/A     ;
; OTG_DATA[0]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[0]                             ; N/A     ;
; OTG_DATA[10]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[10]                            ; N/A     ;
; OTG_DATA[10]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[10]                            ; N/A     ;
; OTG_DATA[11]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[11]                            ; N/A     ;
; OTG_DATA[11]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[11]                            ; N/A     ;
; OTG_DATA[12]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[12]                            ; N/A     ;
; OTG_DATA[12]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[12]                            ; N/A     ;
; OTG_DATA[13]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[13]                            ; N/A     ;
; OTG_DATA[13]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[13]                            ; N/A     ;
; OTG_DATA[14]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[14]                            ; N/A     ;
; OTG_DATA[14]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[14]                            ; N/A     ;
; OTG_DATA[15]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[15]                            ; N/A     ;
; OTG_DATA[15]~input   ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[15]                            ; N/A     ;
; OTG_DATA[1]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[1]                             ; N/A     ;
; OTG_DATA[1]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[1]                             ; N/A     ;
; OTG_DATA[2]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[2]                             ; N/A     ;
; OTG_DATA[2]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[2]                             ; N/A     ;
; OTG_DATA[3]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[3]                             ; N/A     ;
; OTG_DATA[3]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[3]                             ; N/A     ;
; OTG_DATA[4]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[4]                             ; N/A     ;
; OTG_DATA[4]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[4]                             ; N/A     ;
; OTG_DATA[5]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[5]                             ; N/A     ;
; OTG_DATA[5]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[5]                             ; N/A     ;
; OTG_DATA[6]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[6]                             ; N/A     ;
; OTG_DATA[6]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[6]                             ; N/A     ;
; OTG_DATA[7]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[7]                             ; N/A     ;
; OTG_DATA[7]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[7]                             ; N/A     ;
; OTG_DATA[8]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[8]                             ; N/A     ;
; OTG_DATA[8]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[8]                             ; N/A     ;
; OTG_DATA[9]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[9]                             ; N/A     ;
; OTG_DATA[9]~input    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; OTG_DATA[9]                             ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|gnd ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
; auto_signaltap_0|vcc ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC     ; N/A     ;
+----------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 3459  ; 202              ; 1537                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 2521  ; 184              ; 529                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1317  ; 88               ; 230                            ; 0                              ;
;     -- 3 input functions                    ; 723   ; 55               ; 163                            ; 0                              ;
;     -- <=2 input functions                  ; 481   ; 41               ; 136                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 2305  ; 175              ; 441                            ; 0                              ;
;     -- arithmetic mode                      ; 216   ; 9                ; 88                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 2091  ; 112              ; 1342                           ; 0                              ;
;     -- Dedicated logic registers            ; 2091  ; 112              ; 1342                           ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 128   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 11392 ; 0                ; 200704                         ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 2                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 1233  ; 169              ; 1763                           ; 3                              ;
;     -- Registered Input Connections         ; 1036  ; 122              ; 1474                           ; 0                              ;
;     -- Output Connections                   ; 1847  ; 379              ; 35                             ; 907                            ;
;     -- Registered Output Connections        ; 15    ; 379              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 19242 ; 1354             ; 6723                           ; 912                            ;
;     -- Registered Connections               ; 9028  ; 1008             ; 5026                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 290   ; 336              ; 1544                           ; 910                            ;
;     -- sld_hub:auto_hub                     ; 336   ; 22               ; 190                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1544  ; 190              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 910   ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 43    ; 111              ; 216                            ; 3                              ;
;     -- Output Ports                         ; 80    ; 128              ; 113                            ; 4                              ;
;     -- Bidir Ports                          ; 48    ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 104                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 68               ; 99                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 2                ; 16                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 28                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 84               ; 53                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 89               ; 67                             ; 1                              ;
;     -- Output Ports with no Fanout          ; 0     ; 76               ; 101                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                                ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLOCK_50                                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQM[2]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[2]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[2]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQM[3]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[3]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[3]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[16]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[16]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[16]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[17]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[17]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[17]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[18]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[18]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[18]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[19]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[19]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[19]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[20]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[20]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[20]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[21]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[21]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[21]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[22]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[22]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[22]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[23]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[23]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[23]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[24]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[24]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[24]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[25]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[25]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[25]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[26]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[26]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[26]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[27]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[27]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[27]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[28]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[28]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[28]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[29]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[29]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[29]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[30]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[30]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[30]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[31]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[31]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[31]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; KEY[2]                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; KEY[3]                                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]                                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input                                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_ADDR[0]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_ADDR[0]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_ADDR[0]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_ADDR[1]                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_ADDR[1]                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_ADDR[1]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_CS_N                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_CS_N                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_CS_N~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[0]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[0]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[0]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[10]                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[10]                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[10]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[11]                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[11]                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[11]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[12]                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[12]                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[12]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[13]                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[13]                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[13]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[14]                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[14]                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[14]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[15]                                                                                                                                                                                                        ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[15]                                                                                                                                                                                                 ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[15]~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[1]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[1]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[1]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[2]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[2]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[2]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[3]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[3]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[3]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[4]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[4]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[4]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[5]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[5]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[5]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[6]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[6]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[6]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[7]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[7]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[7]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[8]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[8]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[8]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_DATA[9]                                                                                                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- OTG_DATA[9]                                                                                                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_DATA[9]~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_INT                                                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- OTG_INT                                                                                                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- OTG_INT~input                                                                                                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_RD_N                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_RD_N                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_RD_N~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_RST_N                                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_RST_N                                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_RST_N~output                                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; OTG_WR_N                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- OTG_WR_N                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- OTG_WR_N~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_BLANK_N                                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N                                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output                                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[4]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[5]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[6]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_B[7]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_CLK                                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK                                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output                                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[4]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[5]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[6]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_G[7]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[4]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[5]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[6]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_R[7]                                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]                                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output                                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_SYNC_N                                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N                                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output                                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_jtag_uart_0_lab8_soc_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.nios_system_nios2_gen2_0_cpu_the_lab8_soc_nios2_gen2_0_cpu_nios2_oci_the_lab8_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab8_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                                     ;           ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+--------------------------------------------------------------+
; Partition Merge Resource Usage Summary                       ;
+---------------------------------------------+----------------+
; Resource                                    ; Usage          ;
+---------------------------------------------+----------------+
; Estimated Total logic elements              ; 5,189          ;
;                                             ;                ;
; Total combinational functions               ; 3234           ;
; Logic element usage by number of LUT inputs ;                ;
;     -- 4 input functions                    ; 1635           ;
;     -- 3 input functions                    ; 941            ;
;     -- <=2 input functions                  ; 658            ;
;                                             ;                ;
; Logic elements by mode                      ;                ;
;     -- normal mode                          ; 2921           ;
;     -- arithmetic mode                      ; 313            ;
;                                             ;                ;
; Total registers                             ; 3545           ;
;     -- Dedicated logic registers            ; 3545           ;
;     -- I/O registers                        ; 0              ;
;                                             ;                ;
; I/O pins                                    ; 128            ;
; Total memory bits                           ; 212096         ;
;                                             ;                ;
; Embedded Multiplier 9-bit elements          ; 4              ;
;                                             ;                ;
; Total PLLs                                  ; 2              ;
;     -- PLLs                                 ; 2              ;
;                                             ;                ;
; Maximum fan-out node                        ; CLOCK_50~input ;
; Maximum fan-out                             ; 2228           ;
; Total fan-out                               ; 25019          ;
; Average fan-out                             ; 3.43           ;
+---------------------------------------------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+
; lab8_soc:nios_system|lab8_soc_jtag_uart_0:jtag_uart_0|lab8_soc_jtag_uart_0_scfifo_r:the_lab8_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                          ;
; lab8_soc:nios_system|lab8_soc_jtag_uart_0:jtag_uart_0|lab8_soc_jtag_uart_0_scfifo_w:the_lab8_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512    ; None                          ;
; lab8_soc:nios_system|lab8_soc_nios2_gen2_0:nios2_gen2_0|lab8_soc_nios2_gen2_0_cpu:cpu|lab8_soc_nios2_gen2_0_cpu_nios2_oci:the_lab8_soc_nios2_gen2_0_cpu_nios2_oci|lab8_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab8_soc_nios2_gen2_0_cpu_nios2_ocimem|lab8_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab8_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192   ; None                          ;
; lab8_soc:nios_system|lab8_soc_nios2_gen2_0:nios2_gen2_0|lab8_soc_nios2_gen2_0_cpu:cpu|lab8_soc_nios2_gen2_0_cpu_register_bank_a_module:lab8_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                          ;
; lab8_soc:nios_system|lab8_soc_nios2_gen2_0:nios2_gen2_0|lab8_soc_nios2_gen2_0_cpu:cpu|lab8_soc_nios2_gen2_0_cpu_register_bank_b_module:lab8_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024   ; None                          ;
; lab8_soc:nios_system|lab8_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_sqg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; 4            ; 32           ; --           ; --           ; 128    ; lab8_soc_onchip_memory2_0.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ob24:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 4096         ; 49           ; 4096         ; 49           ; 200704 ; None                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 2           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Nov 14 19:30:21 2020
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off lab8 -c lab8 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 131 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 5722 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 9 input pins
    Info (21059): Implemented 75 output pins
    Info (21060): Implemented 48 bidirectional pins
    Info (21061): Implemented 5390 logic cells
    Info (21064): Implemented 193 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 4 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4781 megabytes
    Info: Processing ended: Sat Nov 14 19:30:23 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


