<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:57.1557</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0052102</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 패널</inventionTitle><inventionTitleEng>DISPLAY PANEL</inventionTitleEng><openDate>2024.10.30</openDate><openNumber>10-2024-0156488</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예에 따른 표시패널은 발광 소자, 및 상기 발광 소자에 전기적으로 연결되는 화소 회로를 포함하고, 상기 화소 회로는 일단이 상기 발광 소자와 전기적으로 연결되는 제1 반도체 패턴, 및 상기 제1 반도체 패턴과 평면 상에서 이격된 제2 반도체 패턴을 포함하는 반도체 패턴층, 상기 반도체 패턴층 상에 배치되고, 상기 제2 반도체 패턴의 일단과 연결되는 데이터 라인, 및 상기 제1 반도체 패턴의 타단과 상기 제2 반도체 패턴의 타단을 전기적으로 연결하고, 금속 물질을 포함하는 연결 전극을 포함하고, 상기 연결 전극은 상기 반도체 패턴층의 상부 또는 하부에 배치됨에 따라, 내충격성이 향상될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 발광 소자; 및상기 발광 소자에 전기적으로 연결되는 화소 회로를 포함하고,상기 화소 회로는일단이 상기 발광 소자와 전기적으로 연결되는 제1 반도체 패턴, 및 상기 제1 반도체 패턴과 평면 상에서 이격된 제2 반도체 패턴을 포함하는 반도체 패턴층;상기 반도체 패턴층 상에 배치되고, 상기 제2 반도체 패턴의 일단과 연결되는 데이터 라인; 및상기 제1 반도체 패턴의 타단과 상기 제2 반도체 패턴의 타단을 전기적으로 연결하고, 금속 물질을 포함하는 연결 전극을 포함하고,상기 연결 전극은 상기 반도체 패턴층의 상부 또는 하부에 배치되는 표시패널.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 연결 전극에 포함되는 물질은 상기 반도체 패턴층에 포함되는 물질과 상이한 표시패널.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제1 반도체 패턴 및 상기 제2 반도체 패턴 각각은 폴리실리콘을 포함하고,상기 연결 전극은 금속 물질로 구성된 표시패널.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제1 반도체 패턴은 제1 소스 영역, 제1 드레인 영역, 및 상기 제1 소스 영역과 상기 제1 드레인 영역 사이에 배치되는 제1 채널 영역을 포함하고,상기 제2 반도체 패턴은 제2 소스 영역, 제2 드레인 영역, 및 상기 제2 소스 영역과 상기 제2 드레인 영역 사이에 배치되는 제2 채널 영역을 포함하는 표시패널.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 연결 전극은 상기 제1 반도체 패턴의 상기 제1 소스 영역과 상기 제2 반도체 패턴의 상기 제2 드레인 영역을 전기적으로 연결하는 표시패널.</claim></claimInfo><claimInfo><claim>6. 제4 항에 있어서,상기 제1 반도체 패턴의 상기 제1 드레인 영역은 상기 발광 소자와 전기적으로 연결되고,상기 제2 반도체 패턴의 상기 제2 소스 영역은 상기 데이터 라인과 전기적으로 연결되는 표시패널.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 화소 회로는 구동 트랜지스터 및 스위칭 트랜지스터를 포함하고,상기 구동 트랜지스터는 상기 제1 반도체 패턴 및 상기 제1 채널 영역에 중첩하고 상기 제1 반도체 패턴 상에 배치되는 제1 게이트 전극을 포함하고,상기 스위칭 트랜지스터는 상기 제2 반도체 패턴 및 상기 제2 채널 영역에 중첩하고 상기 제2 반도체 패턴 상에 배치되는 제2 게이트 전극을 포함하는 표시패널.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 화소 회로는 상기 반도체 패턴층 하부에 배치되는 제1 절연층 및 상기 제1 절연층 하부에 배치되는 버퍼층을 더 포함하고,상기 연결 전극은 상기 버퍼층 상에 배치되는 표시패널.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 화소 회로는 상기 연결 전극과 동일층 상에 배치되는 차광 패턴을 더 포함하는 표시패널.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 연결 전극은 몰리브덴을 포함하는 표시패널.</claim></claimInfo><claimInfo><claim>11. 제8 항에 있어서,상기 화소 회로에는 상기 버퍼층의 적어도 일부를 관통하는 제1 컨택홀 및 제2 컨택홀이 정의되고,상기 제1 컨택홀을 통해 상기 제1 반도체 패턴과 상기 제1 연결 전극이 연결되고, 상기 제2 컨택홀을 통해 상기 제2 반도체 패턴과 상기 제1 연결 전극이 연결되는 표시패널.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 화소 회로는 상기 제1 반도체 패턴 및 상기 제2 반도체 패턴을 커버하고 상기 반도체 패턴층 상에 배치되는 제2 절연층 및 상기 제2 절연층 상에 배치되는 제3 절연층을 더 포함하고,상기 연결 전극은 상기 제3 절연층 상에 배치되는 표시패널.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 화소 회로에는 상기 제2 절연층 및 상기 제3 절연층의 적어도 일부를 관통하는 제3 컨택홀 및 제4 컨택홀이 정의되고,상기 제3 컨택홀을 통해 상기 제1 연결 전극과 상기 제1 트랜지스터가 연결되고, 상기 제4 컨택홀을 통해 상기 연결 전극과 상기 제2 트랜지스터가 연결되는 표시패널.</claim></claimInfo><claimInfo><claim>14. 제12 항에 있어서,상기 연결 전극은 알루미늄, 또는 티타늄을 포함하는 표시패널.</claim></claimInfo><claimInfo><claim>15. 제12 항에 있어서,상기 연결 전극의 모듈러스는 50 GPa 이상 130 Gpa 이하인 표시패널.</claim></claimInfo><claimInfo><claim>16. 제12 항에 있어서,상기 연결 전극의 모듈러스는 상기 반도체 패턴층의 모듈러스보다 낮은 표시패널.</claim></claimInfo><claimInfo><claim>17. 제1 항에 있어서,상기 반도체 패턴층은 상기 제1 반도체 패턴과 일체로 형성되어 상기 제1 반도체 패턴과 연결된 제3 반도체 패턴을 더 포함하고,상기 제3 반도체 패턴은 상기 제2 반도체 패턴과 평면 상에서 이격된 표시패널.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 발광 소자는 제1 전극, 상기 제1 전극 상에 배치되고 발광층을 포함하는 복수 개의 유기층, 및 상기 복수 개의 유기층 상에 배치되는 제2 전극을 포함하고,상기 제3 반도체 패턴의 일단은 상기 제1 전극과 전기적으로 연결되고 상기 제3 반도체 패턴의 타단은 상기 제1 반도체 패턴과 전기적으로 연결되는 표시패널.</claim></claimInfo><claimInfo><claim>19. 발광 소자; 및 상기 발광 소자에 전기적으로 연결되는 화소 회로를 포함하고, 상기 화소 회로는버퍼층;상기 버퍼층 상에 배치되는 제1 절연층;상기 제1 절연층 상에 배치되는 제1 반도체 패턴;상기 제1 절연층 상에 상기 제1 반도체 패턴과 평면 상에서 이격되고 연결전극에 의하여 상기 제1 반도체 패턴과 연결되는 제2 반도체 패턴;상기 제1 절연층 상에 배치되고 상기 제1 반도체 패턴과 상기 제2 반도체 패턴을 커버하는 제2 절연층;상기 제2 절연층 상에 배치되는 제1 게이트 전극과 제2 게이트 전극; 및상기 제2 절연층 상에 배치되고 상기 제1 게이트 전극과 상기 제2 게이트 전극을 커버하는 제3 절연층을 포함하고,상기 제1 반도체 패턴 및 상기 제2 반도체 패턴 각각은 폴리실리콘을 포함하고, 상기 연결 전극은 금속 물질을 포함하는 표시패널.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 제1 반도체 패턴 및 상기 제2 반도체 패턴은 상기 연결 전극과 동일층 상에 배치되지 않는 표시패널.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>OH, MINJEONG</engName><name>오민정</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, KIJUNE</engName><name>이기준</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, SUNGEUN</engName><name>이성은</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>CHOI, JONGHYUN</engName><name>최종현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.20</receiptDate><receiptNumber>1-1-2023-0447621-36</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230052102.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9376265807ceef0378c8b3d6f73aa756f0ec077adf33e5cf24cb2407d86f724808b319a76adad4fdb46e8a19cce0ee56a71f47de77b34c9357</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf66348a5bc4fb50b4594d00104866ed4c39f91467dff10fad5578f25ac849978a8af7aebc6211050e67cbc0a0b62de1e78d7cabf6b8ad3bec</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>