Classic Timing Analyzer report for two_digit_adder
Sun Dec 09 18:07:30 2018
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                 ;
+------------------------------+-------+---------------+-------------+--------------+--------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From         ; To           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------------+--------------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 17.966 ns   ; unit_in_1[0] ; t_d_out_2[2] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;              ;              ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+--------------+--------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------+
; tpd                                                                       ;
+-------+-------------------+-----------------+--------------+--------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From         ; To           ;
+-------+-------------------+-----------------+--------------+--------------+
; N/A   ; None              ; 17.966 ns       ; unit_in_1[0] ; t_d_out_2[2] ;
; N/A   ; None              ; 17.940 ns       ; unit_in_1[0] ; t_d_out_2[1] ;
; N/A   ; None              ; 17.924 ns       ; unit_in_2[3] ; t_d_out_2[2] ;
; N/A   ; None              ; 17.898 ns       ; unit_in_2[1] ; t_d_out_2[2] ;
; N/A   ; None              ; 17.898 ns       ; unit_in_2[3] ; t_d_out_2[1] ;
; N/A   ; None              ; 17.872 ns       ; unit_in_2[1] ; t_d_out_2[1] ;
; N/A   ; None              ; 17.692 ns       ; unit_in_1[0] ; t_d_out_3    ;
; N/A   ; None              ; 17.671 ns       ; unit_in_1[0] ; t_d_out_2[3] ;
; N/A   ; None              ; 17.650 ns       ; unit_in_2[3] ; t_d_out_3    ;
; N/A   ; None              ; 17.629 ns       ; unit_in_2[3] ; t_d_out_2[3] ;
; N/A   ; None              ; 17.624 ns       ; unit_in_2[1] ; t_d_out_3    ;
; N/A   ; None              ; 17.603 ns       ; unit_in_2[1] ; t_d_out_2[3] ;
; N/A   ; None              ; 17.317 ns       ; unit_in_1[1] ; t_d_out_2[2] ;
; N/A   ; None              ; 17.291 ns       ; unit_in_1[1] ; t_d_out_2[1] ;
; N/A   ; None              ; 17.043 ns       ; unit_in_1[1] ; t_d_out_3    ;
; N/A   ; None              ; 17.022 ns       ; unit_in_1[1] ; t_d_out_2[3] ;
; N/A   ; None              ; 16.727 ns       ; unit_in_1[3] ; t_d_out_2[2] ;
; N/A   ; None              ; 16.701 ns       ; unit_in_1[3] ; t_d_out_2[1] ;
; N/A   ; None              ; 16.453 ns       ; unit_in_1[3] ; t_d_out_3    ;
; N/A   ; None              ; 16.444 ns       ; unit_in_2[2] ; t_d_out_2[2] ;
; N/A   ; None              ; 16.432 ns       ; unit_in_1[3] ; t_d_out_2[3] ;
; N/A   ; None              ; 16.418 ns       ; unit_in_2[2] ; t_d_out_2[1] ;
; N/A   ; None              ; 16.170 ns       ; unit_in_2[2] ; t_d_out_3    ;
; N/A   ; None              ; 16.149 ns       ; unit_in_2[2] ; t_d_out_2[3] ;
; N/A   ; None              ; 16.080 ns       ; unit_in_1[2] ; t_d_out_2[2] ;
; N/A   ; None              ; 16.054 ns       ; unit_in_1[2] ; t_d_out_2[1] ;
; N/A   ; None              ; 15.806 ns       ; unit_in_1[2] ; t_d_out_3    ;
; N/A   ; None              ; 15.785 ns       ; unit_in_1[2] ; t_d_out_2[3] ;
; N/A   ; None              ; 14.974 ns       ; unit_in_1[0] ; t_d_out_2[0] ;
; N/A   ; None              ; 14.932 ns       ; unit_in_2[3] ; t_d_out_2[0] ;
; N/A   ; None              ; 14.906 ns       ; unit_in_2[1] ; t_d_out_2[0] ;
; N/A   ; None              ; 14.325 ns       ; unit_in_1[1] ; t_d_out_2[0] ;
; N/A   ; None              ; 14.284 ns       ; ten_in_1[0]  ; t_d_out_2[2] ;
; N/A   ; None              ; 14.258 ns       ; ten_in_1[0]  ; t_d_out_2[1] ;
; N/A   ; None              ; 14.010 ns       ; ten_in_1[0]  ; t_d_out_3    ;
; N/A   ; None              ; 13.989 ns       ; ten_in_1[0]  ; t_d_out_2[3] ;
; N/A   ; None              ; 13.778 ns       ; ten_in_2[0]  ; t_d_out_2[2] ;
; N/A   ; None              ; 13.752 ns       ; ten_in_2[0]  ; t_d_out_2[1] ;
; N/A   ; None              ; 13.735 ns       ; unit_in_1[3] ; t_d_out_2[0] ;
; N/A   ; None              ; 13.711 ns       ; unit_in_2[0] ; t_d_out_2[2] ;
; N/A   ; None              ; 13.685 ns       ; unit_in_2[0] ; t_d_out_2[1] ;
; N/A   ; None              ; 13.564 ns       ; ten_in_1[2]  ; t_d_out_2[2] ;
; N/A   ; None              ; 13.544 ns       ; ten_in_1[1]  ; t_d_out_2[2] ;
; N/A   ; None              ; 13.538 ns       ; ten_in_1[2]  ; t_d_out_2[1] ;
; N/A   ; None              ; 13.521 ns       ; t_d_ci       ; t_d_out_2[2] ;
; N/A   ; None              ; 13.518 ns       ; ten_in_1[1]  ; t_d_out_2[1] ;
; N/A   ; None              ; 13.504 ns       ; ten_in_2[0]  ; t_d_out_3    ;
; N/A   ; None              ; 13.495 ns       ; t_d_ci       ; t_d_out_2[1] ;
; N/A   ; None              ; 13.483 ns       ; ten_in_2[0]  ; t_d_out_2[3] ;
; N/A   ; None              ; 13.452 ns       ; unit_in_2[2] ; t_d_out_2[0] ;
; N/A   ; None              ; 13.437 ns       ; unit_in_2[0] ; t_d_out_3    ;
; N/A   ; None              ; 13.416 ns       ; unit_in_2[0] ; t_d_out_2[3] ;
; N/A   ; None              ; 13.362 ns       ; ten_in_2[3]  ; t_d_out_2[2] ;
; N/A   ; None              ; 13.349 ns       ; ten_in_2[1]  ; t_d_out_2[2] ;
; N/A   ; None              ; 13.333 ns       ; ten_in_2[3]  ; t_d_out_2[1] ;
; N/A   ; None              ; 13.323 ns       ; ten_in_2[1]  ; t_d_out_2[1] ;
; N/A   ; None              ; 13.290 ns       ; ten_in_1[2]  ; t_d_out_3    ;
; N/A   ; None              ; 13.270 ns       ; ten_in_1[1]  ; t_d_out_3    ;
; N/A   ; None              ; 13.269 ns       ; ten_in_1[2]  ; t_d_out_2[3] ;
; N/A   ; None              ; 13.249 ns       ; ten_in_1[1]  ; t_d_out_2[3] ;
; N/A   ; None              ; 13.247 ns       ; t_d_ci       ; t_d_out_3    ;
; N/A   ; None              ; 13.226 ns       ; t_d_ci       ; t_d_out_2[3] ;
; N/A   ; None              ; 13.155 ns       ; ten_in_1[3]  ; t_d_out_2[2] ;
; N/A   ; None              ; 13.126 ns       ; ten_in_1[3]  ; t_d_out_2[1] ;
; N/A   ; None              ; 13.109 ns       ; ten_in_2[3]  ; t_d_out_3    ;
; N/A   ; None              ; 13.105 ns       ; ten_in_2[3]  ; t_d_out_2[3] ;
; N/A   ; None              ; 13.088 ns       ; unit_in_1[2] ; t_d_out_2[0] ;
; N/A   ; None              ; 13.075 ns       ; ten_in_2[1]  ; t_d_out_3    ;
; N/A   ; None              ; 13.054 ns       ; ten_in_2[1]  ; t_d_out_2[3] ;
; N/A   ; None              ; 12.902 ns       ; ten_in_1[3]  ; t_d_out_3    ;
; N/A   ; None              ; 12.898 ns       ; ten_in_1[3]  ; t_d_out_2[3] ;
; N/A   ; None              ; 12.750 ns       ; ten_in_2[2]  ; t_d_out_2[2] ;
; N/A   ; None              ; 12.724 ns       ; ten_in_2[2]  ; t_d_out_2[1] ;
; N/A   ; None              ; 12.476 ns       ; ten_in_2[2]  ; t_d_out_3    ;
; N/A   ; None              ; 12.455 ns       ; ten_in_2[2]  ; t_d_out_2[3] ;
; N/A   ; None              ; 12.232 ns       ; unit_in_1[0] ; t_d_out_1[2] ;
; N/A   ; None              ; 12.188 ns       ; unit_in_2[3] ; t_d_out_1[2] ;
; N/A   ; None              ; 12.164 ns       ; unit_in_2[1] ; t_d_out_1[2] ;
; N/A   ; None              ; 11.791 ns       ; unit_in_1[0] ; t_d_out_1[1] ;
; N/A   ; None              ; 11.747 ns       ; unit_in_2[3] ; t_d_out_1[1] ;
; N/A   ; None              ; 11.745 ns       ; unit_in_1[0] ; t_d_out_1[3] ;
; N/A   ; None              ; 11.723 ns       ; unit_in_2[1] ; t_d_out_1[1] ;
; N/A   ; None              ; 11.703 ns       ; unit_in_2[3] ; t_d_out_1[3] ;
; N/A   ; None              ; 11.677 ns       ; unit_in_2[1] ; t_d_out_1[3] ;
; N/A   ; None              ; 11.583 ns       ; unit_in_1[1] ; t_d_out_1[2] ;
; N/A   ; None              ; 11.305 ns       ; ten_in_1[0]  ; t_d_out_2[0] ;
; N/A   ; None              ; 11.142 ns       ; unit_in_1[1] ; t_d_out_1[1] ;
; N/A   ; None              ; 11.096 ns       ; unit_in_1[1] ; t_d_out_1[3] ;
; N/A   ; None              ; 10.991 ns       ; unit_in_1[3] ; t_d_out_1[2] ;
; N/A   ; None              ; 10.791 ns       ; ten_in_2[0]  ; t_d_out_2[0] ;
; N/A   ; None              ; 10.719 ns       ; unit_in_2[0] ; t_d_out_2[0] ;
; N/A   ; None              ; 10.703 ns       ; unit_in_2[2] ; t_d_out_1[2] ;
; N/A   ; None              ; 10.550 ns       ; unit_in_1[3] ; t_d_out_1[1] ;
; N/A   ; None              ; 10.529 ns       ; t_d_ci       ; t_d_out_2[0] ;
; N/A   ; None              ; 10.506 ns       ; unit_in_1[3] ; t_d_out_1[3] ;
; N/A   ; None              ; 10.339 ns       ; unit_in_1[2] ; t_d_out_1[2] ;
; N/A   ; None              ; 10.262 ns       ; unit_in_2[2] ; t_d_out_1[1] ;
; N/A   ; None              ; 10.223 ns       ; unit_in_2[2] ; t_d_out_1[3] ;
; N/A   ; None              ; 9.963 ns        ; unit_in_1[0] ; t_d_out_1[0] ;
; N/A   ; None              ; 9.898 ns        ; unit_in_1[2] ; t_d_out_1[1] ;
; N/A   ; None              ; 9.859 ns        ; unit_in_1[2] ; t_d_out_1[3] ;
; N/A   ; None              ; 7.977 ns        ; unit_in_2[0] ; t_d_out_1[2] ;
; N/A   ; None              ; 7.787 ns        ; t_d_ci       ; t_d_out_1[2] ;
; N/A   ; None              ; 7.536 ns        ; unit_in_2[0] ; t_d_out_1[1] ;
; N/A   ; None              ; 7.490 ns        ; unit_in_2[0] ; t_d_out_1[3] ;
; N/A   ; None              ; 7.346 ns        ; t_d_ci       ; t_d_out_1[1] ;
; N/A   ; None              ; 7.300 ns        ; t_d_ci       ; t_d_out_1[3] ;
; N/A   ; None              ; 5.707 ns        ; unit_in_2[0] ; t_d_out_1[0] ;
; N/A   ; None              ; 5.520 ns        ; t_d_ci       ; t_d_out_1[0] ;
+-------+-------------------+-----------------+--------------+--------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Sun Dec 09 18:07:30 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off two_digit_adder -c two_digit_adder --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Longest tpd from source pin "unit_in_1[0]" to destination pin "t_d_out_2[2]" is 17.966 ns
    Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_F21; Fanout = 3; PIN Node = 'unit_in_1[0]'
    Info: 2: + IC(5.585 ns) + CELL(0.150 ns) = 6.567 ns; Loc. = LCCOMB_X28_Y35_N2; Fanout = 4; COMB Node = 'decimal_4bit_full_adder:u1|f_adder:u0|f_co~7'
    Info: 3: + IC(0.269 ns) + CELL(0.150 ns) = 6.986 ns; Loc. = LCCOMB_X28_Y35_N12; Fanout = 4; COMB Node = 'decimal_4bit_full_adder:u1|f_adder:u1|f_co~7'
    Info: 4: + IC(0.288 ns) + CELL(0.438 ns) = 7.712 ns; Loc. = LCCOMB_X28_Y35_N10; Fanout = 2; COMB Node = 'decimal_4bit_full_adder:u1|f_co_signal~4'
    Info: 5: + IC(0.286 ns) + CELL(0.438 ns) = 8.436 ns; Loc. = LCCOMB_X28_Y35_N18; Fanout = 3; COMB Node = 'decimal_4bit_full_adder:u1|f_co_signal~2'
    Info: 6: + IC(1.478 ns) + CELL(0.420 ns) = 10.334 ns; Loc. = LCCOMB_X40_Y31_N2; Fanout = 1; COMB Node = 'decimal_4bit_full_adder:u2|f_adder:u1|f_co~7'
    Info: 7: + IC(0.246 ns) + CELL(0.420 ns) = 11.000 ns; Loc. = LCCOMB_X40_Y31_N28; Fanout = 2; COMB Node = 'decimal_4bit_full_adder:u2|f_adder:u1|f_co~8'
    Info: 8: + IC(0.281 ns) + CELL(0.150 ns) = 11.431 ns; Loc. = LCCOMB_X40_Y31_N6; Fanout = 4; COMB Node = 'decimal_4bit_full_adder:u2|f_adder:u2|f_s'
    Info: 9: + IC(0.280 ns) + CELL(0.438 ns) = 12.149 ns; Loc. = LCCOMB_X40_Y31_N10; Fanout = 1; COMB Node = 'decimal_4bit_full_adder:u2|f_4_s[2]~13'
    Info: 10: + IC(3.039 ns) + CELL(2.778 ns) = 17.966 ns; Loc. = PIN_Y13; Fanout = 0; PIN Node = 't_d_out_2[2]'
    Info: Total cell delay = 6.214 ns ( 34.59 % )
    Info: Total interconnect delay = 11.752 ns ( 65.41 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 217 megabytes
    Info: Processing ended: Sun Dec 09 18:07:30 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


