<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:58.2158</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7006761</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>RAM으로서의 캐시 메모리의 동적 할당</inventionTitle><inventionTitleEng>DYNAMIC ALLOCATION OF CACHE MEMORY AS RAM</inventionTitleEng><openDate>2024.03.13</openDate><openNumber>10-2024-0034258</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.02.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.02.28</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0804</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 12/14</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 장치는 캐시 제어기 회로, 및 복수의 캐시 라인들을 갖는 캐시 메모리를 추가로 포함하는 캐시 메모리 회로를 포함한다. 캐시 제어기 회로는, 현재 사용 중인 캐시 메모리 회로의 일부분을 재할당하라는 요청을 수신하도록 구성될 수 있다. 이러한 요청은 캐시 라인들 중 하나 이상의 캐시 라인들에 대응하는 어드레스 영역을 식별할 수 있다. 캐시 제어기 회로는, 요청에 응답하여, 하나 이상의 캐시 라인들을 캐시 동작들로부터 배제함으로써 하나 이상의 캐시 라인들을 직접 어드레싱가능한 랜덤 액세스 메모리(RAM)로 컨버팅하도록 추가로 구성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.09</internationOpenDate><internationOpenNumber>WO2023033955</internationOpenNumber><internationalApplicationDate>2022.07.28</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/038644</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,복수의 캐시 라인들을 갖는 캐시 메모리를 포함하는 캐시 메모리 회로; 및캐시 제어기 회로를 포함하고, 상기 캐시 제어기 회로는, 현재 사용 중인 상기 캐시 메모리 회로의 일부분을 재할당하라는 요청을 수신하도록 - 상기 요청은 상기 복수의 캐시 라인들 중 하나 이상의 캐시 라인들에 대응하는 어드레스 영역을 식별함 -; 그리고 상기 요청에 응답하여, 상기 하나 이상의 캐시 라인들을 캐시 동작들로부터 배제함으로써 상기 하나 이상의 캐시 라인들을 직접 어드레싱가능한 랜덤 액세스 메모리(random-access memory, RAM)로 컨버팅하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 캐시 제어기 회로는,상기 식별된 어드레스 영역에서의 메모리 트랜잭션들을 위한 실시간 가상 채널을 지원하도록; 그리고벌크 가상 채널을 통해 수신된 메모리 트랜잭션보다 상기 실시간 가상 채널을 통해 수신된 메모리 트랜잭션을 우선순위화하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 캐시 제어기 회로는,상기 어드레스 영역이 보안 액세스 영역에 포함된다고 결정하도록; 그리고상기 결정에 응답하여, 상기 보안 액세스 영역에 액세스하도록 인가되지 않은 에이전트로부터의 상기 어드레스 영역에서의 메모리 트랜잭션을 무시하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 캐시 제어기 회로는 상기 하나 이상의 캐시 라인들을 상기 직접 어드레싱가능한 RAM으로 컨버팅하기 전에 상기 하나 이상의 캐시 라인들을 플러싱하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 캐시 제어기 회로는,기록되는 유효 캐시 라인 내의 데이터에 응답하여, 상기 유효 캐시 라인에 대한 라이트백(write-back) 요청을 발행하도록; 그리고라이트백 요청들로부터 상기 하나 이상의 캐시 라인들을 배제하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 캐시 제어기 회로는,상기 직접 어드레싱가능한 RAM으로부터 상기 캐시 메모리의 일부분을 할당해제하라는 상이한 요청을 수신하도록; 그리고상기 상이한 요청에 응답하여, 상기 하나 이상의 캐시 라인들이 재할당된 동안 상기 직접 어드레싱가능한 RAM에 저장된 데이터를 카피하지 않고서 캐시 동작들에서 상기 하나 이상의 캐시 라인들을 포함시키도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 캐시 제어기 회로는, 상기 캐시 메모리의 일부분을 할당해제한 후에 수신된 상기 직접 어드레싱가능한 RAM에서의 메모리 트랜잭션에 응답하여, 에러를 생성하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>8. 방법으로서,캐시 제어기 회로에 의해, 현재 사용 중인 캐시 메모리 회로의 일부분을 직접 어드레싱가능한 어드레스 영역에 재할당하라는 요청을 수신하는 단계 - 상기 요청은 비활성 어드레스 영역을 식별함 -;상기 식별된 어드레스 영역에 기초하여, 컨버팅할 상기 캐시 메모리 회로의 하나 이상의 캐시 라인들을 선택하는 단계; 및상기 캐시 제어기 회로에 의해, 추가 캐시 동작들로부터 상기 선택된 캐시 라인들을 배제하기 위해 상기 선택된 캐시 라인들 중의 캐시 라인들에 대한 각자의 표시를 설정하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 각자의 표시를 설정하는 단계는, 상기 캐시 제어기 회로에 의해, 실시간 메모리 표시자를 설정하는 단계를 포함하고, 상기 실시간 메모리 표시자는 상기 선택된 캐시 라인들이 벌크 트랜잭션들보다 더 높은 우선순위들을 갖는 실시간 트랜잭션들과 연관됨을 표기하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 식별된 어드레스 영역이 보안 액세스 영역의 일부라고 결정하는 것에 응답하여, 상기 캐시 제어기 회로에 의해, 상기 보안 액세스 영역에 액세스하도록 인가되지 않은 에이전트로부터의 상기 식별된 어드레스 영역에 대한 메모리 트랜잭션을 무시하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제8항에 있어서, 상기 캐시 제어기 회로에 의해,상기 각자의 표시들을 설정하는 단계 전에 상기 선택된 캐시 라인들을 플러싱하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제8항에 있어서, 상기 캐시 메모리 회로에 현재 캐싱된 특정 어드레스에 기록된 데이터는 시스템 메모리 내의 상기 특정 어드레스에 라이트백되고;상기 식별된 어드레스 영역 내에 있는 상이한 어드레스에 기록된 데이터는 상기 시스템 메모리에 라이트백되지 않는, 방법.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,상기 캐시 제어기 회로에 의해, 상기 직접 어드레싱가능한 어드레스 영역으로부터 상기 캐시 메모리 회로의 일부분을 할당해제하라는 상이한 요청을 수신하는 단계; 및상기 상이한 요청에 응답하여, 캐시 동작들에서 상기 선택된 캐시 라인들을 포함시키는 단계를 추가로 포함하고, 상기 선택된 캐시 라인들이 재할당된 동안 상기 직접 어드레싱가능한 어드레스 영역에 저장된 데이터는 시스템 메모리 회로에 대한 라이트백 없이 오버라이트(overwrite)되는, 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 캐시 제어기 회로에 의해, 상기 캐시 메모리 회로의 일부분을 할당해제한 후에 수신된 상기 직접 어드레싱가능한 어드레스 영역 내의 어드레스에 대한 판독 요청에 응답하여, 디폴트 값을 반환하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 시스템으로서,복수의 경로들을 갖는 캐시 메모리를 포함하는 캐시 메모리 회로;활성 및 비활성 어드레스 영역들을 포함하는 어드레스 맵을 사용하여 메모리 요청들을 발행하도록 구성되는 프로세서; 및캐시 제어기 회로를 포함하고, 상기 캐시 제어기 회로는, 상기 캐시 메모리의 일부분을 직접 어드레싱가능한 메모리로서 재할당하라는 요청을 상기 프로세서로부터 수신하도록 - 상기 요청은 비활성 어드레스 영역을 식별함 -; 상기 요청에 기초하여, 컨버팅할 상기 경로들의 일부분을 선택하도록; 그리고 상기 식별된 어드레스 영역에서 사용하기 위해 상기 경로들의 선택된 일부분을 맵핑하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 경로들의 선택된 일부분을 컨버팅하기 위해, 상기 캐시 제어기 회로는 상기 경로들의 선택된 일부분에 포함된 특정 캐시 라인들에 대응하는 캐시 태그들에 각자의 표시들을 설정하도록 구성되고, 상기 각자의 표시들은 캐시 메모리로서의 사용으로부터 상기 특정 캐시 라인들을 제거하는, 시스템.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 캐시 제어기 회로는 상기 특정 캐시 라인들에 대응하는 상기 캐시 태그들에 각자의 실시간 표시자들을 설정하도록 추가로 구성되고, 상기 실시간 표시자들은 상기 특정 캐시 라인들이 벌크 트랜잭션들보다 더 높은 우선순위들을 갖는 실시간 트랜잭션들과 연관됨을 표기하는, 시스템.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 캐시 제어기 회로는, 상기 직접 어드레싱가능한 메모리를 할당해제하라는 요청을 수신하는 것에 응답하여, 캐시 동작들에서 상기 경로들의 선택된 일부분을 포함시키도록 추가로 구성되고, 상기 경로들의 선택된 일부분이 재할당된 동안 상기 직접 어드레싱가능한 메모리에 저장된 데이터는 상기 직접 어드레싱가능한 메모리를 할당해제하라는 상기 요청에 응답하여 재위치되지 않는, 시스템.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 캐시 제어기 회로는 상기 식별된 어드레스 영역에서 사용하기 위해 상기 경로들의 선택된 일부분을 맵핑하기 전에 상기 경로들의 선택된 일부분에서 캐시 라인들을 플러싱하도록 추가로 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서, 상기 경로들의 일부분은 특정 경로의 절반인, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>NATARAJAN, Rohit</engName><name>나타라잔, 로히트</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>SCHULZ, Jurgen M.</engName><name>슐츠, 위르겐 엠.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>SHULER, Christopher D.</engName><name>슐러, 크리스토퍼 디.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>GUPTA, Rohit K.</engName><name>구프타, 로히트 케이.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>ZOU, Thomas T.</engName><name>조우, 토마스 티.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>SRIDHARAN, Srinivasa Rangan</engName><name>스리다란, 스리니바사 랑간</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.31</priorityApplicationDate><priorityApplicationNumber>17/462,777</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.31</priorityApplicationDate><priorityApplicationNumber>17/462,812</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.02.28</receiptDate><receiptNumber>1-1-2024-0227855-43</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.03.04</receiptDate><receiptNumber>1-5-2024-0037987-08</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247006761.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9377144f25b22699cd9837577276a137e3d7d831c0c288c84bf30364a5ca894a08b4edcd3bec759cff1656d430a3dc2a55ee0e05e5b9284b57</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe04ebefba53f35edb70de60e75a2c41e46bab80ff3cc298cbb03f33c9b4fa1eb1371213f4e4b5ddd7b0bffb8142a6ae268ffa21473ff322a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>