# Generated by Yosys 0.62 (git sha1 7326bb7d6, g++ 13.3.0-6ubuntu2~24.04 -fPIC -O3)
autoidx 530
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_xor2_1
  wire output 3 \X
  attribute \capacitance "0.00513561"
  wire input 2 \B
  attribute \capacitance "0.00574527"
  wire input 1 \A
  wire $auto$rtlil.cc:3579:XorGate$521
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$520
    connect \Y $auto$rtlil.cc:3579:XorGate$521
    connect \B \B
    connect \A \A
  end
  cell $specify2 $auto$liberty.cc:754:execute$523
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$522
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  connect \X $auto$rtlil.cc:3579:XorGate$521
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_xnor2_1
  wire output 3 \Y
  attribute \capacitance "0.00508831"
  wire input 2 \B
  attribute \capacitance "0.00562179"
  wire input 1 \A
  wire $auto$rtlil.cc:3579:XorGate$515
  wire $auto$rtlil.cc:3574:NotGate$517
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$514
    connect \Y $auto$rtlil.cc:3579:XorGate$515
    connect \B \B
    connect \A \A
  end
  cell $specify2 $auto$liberty.cc:754:execute$519
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$518
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$516
    connect \Y $auto$rtlil.cc:3574:NotGate$517
    connect \A $auto$rtlil.cc:3579:XorGate$515
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$517
end
attribute \whitebox 1
attribute \area "7.2576"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_tielo
  wire output 1 \L_LO
  connect \L_LO 1'0
end
attribute \whitebox 1
attribute \area "7.2576"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_tiehi
  wire output 1 \L_HI
  connect \L_HI 1'1
end
attribute \blackbox 1
attribute \area "30.8448"
attribute \liberty_cell 1
module \sg13g2_slgcp_1
  attribute \capacitance "0.00232746"
  wire input 4 \SCE
  wire output 3 \GCLK
  attribute \capacitance "0.00193037"
  wire input 2 \GATE
  attribute \capacitance "0.00497857"
  wire input 1 \CLK
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
module \sg13g2_sighold
  attribute \capacitance "0.0181867"
  wire inout 1 \SH
end
attribute \whitebox 1
attribute \area "72.576"
attribute \liberty_cell 1
module \sg13g2_sdfrbpq_2
  attribute \capacitance "0.00484385"
  wire input 6 \SCE
  attribute \capacitance "0.00288297"
  wire input 5 \SCD
  attribute \capacitance "0.00510599"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00276791"
  wire input 2 \D
  attribute \capacitance "0.00293785"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3577:OrGate$511
  wire $auto$rtlil.cc:3575:AndGate$509
  wire $auto$rtlil.cc:3575:AndGate$505
  wire $auto$rtlil.cc:3574:NotGate$507
  wire $auto$rtlil.cc:3574:NotGate$503
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$506
    connect \Y $auto$rtlil.cc:3574:NotGate$507
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$502
    connect \Y $auto$rtlil.cc:3574:NotGate$503
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$513
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3577:OrGate$511
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$512
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$510
    connect \Y $auto$rtlil.cc:3577:OrGate$511
    connect \B $auto$rtlil.cc:3575:AndGate$509
    connect \A $auto$rtlil.cc:3575:AndGate$505
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$508
    connect \Y $auto$rtlil.cc:3575:AndGate$509
    connect \B \D
    connect \A $auto$rtlil.cc:3574:NotGate$507
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$504
    connect \Y $auto$rtlil.cc:3575:AndGate$505
    connect \B \SCD
    connect \A \SCE
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "63.504"
attribute \liberty_cell 1
module \sg13g2_sdfrbpq_1
  attribute \capacitance "0.004844"
  wire input 6 \SCE
  attribute \capacitance "0.00288438"
  wire input 5 \SCD
  attribute \capacitance "0.00509594"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00277037"
  wire input 2 \D
  attribute \capacitance "0.00293778"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3577:OrGate$499
  wire $auto$rtlil.cc:3575:AndGate$497
  wire $auto$rtlil.cc:3575:AndGate$493
  wire $auto$rtlil.cc:3574:NotGate$495
  wire $auto$rtlil.cc:3574:NotGate$491
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$494
    connect \Y $auto$rtlil.cc:3574:NotGate$495
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$490
    connect \Y $auto$rtlil.cc:3574:NotGate$491
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$501
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3577:OrGate$499
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$500
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$498
    connect \Y $auto$rtlil.cc:3577:OrGate$499
    connect \B $auto$rtlil.cc:3575:AndGate$497
    connect \A $auto$rtlil.cc:3575:AndGate$493
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$496
    connect \Y $auto$rtlil.cc:3575:AndGate$497
    connect \B \D
    connect \A $auto$rtlil.cc:3574:NotGate$495
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$492
    connect \Y $auto$rtlil.cc:3575:AndGate$493
    connect \B \SCD
    connect \A \SCE
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "72.576"
attribute \liberty_cell 1
module \sg13g2_sdfrbp_2
  attribute \capacitance "0.00484421"
  wire input 7 \SCE
  attribute \capacitance "0.002882"
  wire input 6 \SCD
  attribute \capacitance "0.00510792"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00276809"
  wire input 2 \D
  attribute \capacitance "0.00293819"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3577:OrGate$487
  wire $auto$rtlil.cc:3575:AndGate$485
  wire $auto$rtlil.cc:3575:AndGate$481
  wire $auto$rtlil.cc:3574:NotGate$483
  wire $auto$rtlil.cc:3574:NotGate$479
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$482
    connect \Y $auto$rtlil.cc:3574:NotGate$483
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$478
    connect \Y $auto$rtlil.cc:3574:NotGate$479
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$489
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3577:OrGate$487
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$488
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$486
    connect \Y $auto$rtlil.cc:3577:OrGate$487
    connect \B $auto$rtlil.cc:3575:AndGate$485
    connect \A $auto$rtlil.cc:3575:AndGate$481
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$484
    connect \Y $auto$rtlil.cc:3575:AndGate$485
    connect \B \D
    connect \A $auto$rtlil.cc:3574:NotGate$483
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$480
    connect \Y $auto$rtlil.cc:3575:AndGate$481
    connect \B \SCD
    connect \A \SCE
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \whitebox 1
attribute \area "68.9472"
attribute \liberty_cell 1
module \sg13g2_sdfrbp_1
  attribute \capacitance "0.0048441"
  wire input 7 \SCE
  attribute \capacitance "0.00288527"
  wire input 6 \SCD
  attribute \capacitance "0.00510894"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00277037"
  wire input 2 \D
  attribute \capacitance "0.00293824"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3577:OrGate$475
  wire $auto$rtlil.cc:3575:AndGate$473
  wire $auto$rtlil.cc:3575:AndGate$469
  wire $auto$rtlil.cc:3574:NotGate$471
  wire $auto$rtlil.cc:3574:NotGate$467
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$470
    connect \Y $auto$rtlil.cc:3574:NotGate$471
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$466
    connect \Y $auto$rtlil.cc:3574:NotGate$467
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$477
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3577:OrGate$475
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$476
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$474
    connect \Y $auto$rtlil.cc:3577:OrGate$475
    connect \B $auto$rtlil.cc:3575:AndGate$473
    connect \A $auto$rtlil.cc:3575:AndGate$469
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$472
    connect \Y $auto$rtlil.cc:3575:AndGate$473
    connect \B \D
    connect \A $auto$rtlil.cc:3574:NotGate$471
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$468
    connect \Y $auto$rtlil.cc:3575:AndGate$469
    connect \B \SCD
    connect \A \SCE
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \whitebox 1
attribute \area "63.504"
attribute \liberty_cell 1
module \sg13g2_sdfbbp_1
  attribute \capacitance "0.00524626"
  wire input 8 \SET_B
  attribute \capacitance "0.00354229"
  wire input 7 \SCE
  attribute \capacitance "0.00197678"
  wire input 6 \SCD
  attribute \capacitance "0.00173907"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00197833"
  wire input 2 \D
  attribute \capacitance "0.00302108"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3577:OrGate$461
  wire $auto$rtlil.cc:3575:AndGate$459
  wire $auto$rtlil.cc:3575:AndGate$455
  wire $auto$rtlil.cc:3574:NotGate$463
  wire $auto$rtlil.cc:3574:NotGate$457
  wire $auto$rtlil.cc:3574:NotGate$453
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$462
    connect \Y $auto$rtlil.cc:3574:NotGate$463
    connect \A \SET_B
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$456
    connect \Y $auto$rtlil.cc:3574:NotGate$457
    connect \A \SCE
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$452
    connect \Y $auto$rtlil.cc:3574:NotGate$453
    connect \A \RESET_B
  end
  cell $_DFFSR_PNN_ $auto$liberty.cc:255:create_ff$465
    connect \S \SET_B
    connect \R \RESET_B
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3577:OrGate$461
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$464
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$460
    connect \Y $auto$rtlil.cc:3577:OrGate$461
    connect \B $auto$rtlil.cc:3575:AndGate$459
    connect \A $auto$rtlil.cc:3575:AndGate$455
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$458
    connect \Y $auto$rtlil.cc:3575:AndGate$459
    connect \B \D
    connect \A $auto$rtlil.cc:3574:NotGate$457
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$454
    connect \Y $auto$rtlil.cc:3575:AndGate$455
    connect \B \SCD
    connect \A \SCE
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \whitebox 1
attribute \area "16.3296"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_or4_2
  wire output 5 \X
  attribute \capacitance "0.00237806"
  wire input 4 \D
  attribute \capacitance "0.0024635"
  wire input 3 \C
  attribute \capacitance "0.00249513"
  wire input 2 \B
  attribute \capacitance "0.00256792"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$447
  wire $auto$rtlil.cc:3577:OrGate$445
  wire $auto$rtlil.cc:3577:OrGate$443
  cell $specify2 $auto$liberty.cc:754:execute$451
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$450
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$449
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$448
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$446
    connect \Y $auto$rtlil.cc:3577:OrGate$447
    connect \B \D
    connect \A $auto$rtlil.cc:3577:OrGate$445
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$444
    connect \Y $auto$rtlil.cc:3577:OrGate$445
    connect \B \C
    connect \A $auto$rtlil.cc:3577:OrGate$443
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$442
    connect \Y $auto$rtlil.cc:3577:OrGate$443
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3577:OrGate$447
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_or4_1
  wire output 5 \X
  attribute \capacitance "0.00238229"
  wire input 4 \D
  attribute \capacitance "0.00246439"
  wire input 3 \C
  attribute \capacitance "0.00249715"
  wire input 2 \B
  attribute \capacitance "0.00258785"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$437
  wire $auto$rtlil.cc:3577:OrGate$435
  wire $auto$rtlil.cc:3577:OrGate$433
  cell $specify2 $auto$liberty.cc:754:execute$441
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$440
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$439
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$438
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$436
    connect \Y $auto$rtlil.cc:3577:OrGate$437
    connect \B \D
    connect \A $auto$rtlil.cc:3577:OrGate$435
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$434
    connect \Y $auto$rtlil.cc:3577:OrGate$435
    connect \B \C
    connect \A $auto$rtlil.cc:3577:OrGate$433
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$432
    connect \Y $auto$rtlil.cc:3577:OrGate$433
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3577:OrGate$437
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_or3_2
  wire output 4 \X
  attribute \capacitance "0.00239671"
  wire input 3 \C
  attribute \capacitance "0.00252154"
  wire input 2 \B
  attribute \capacitance "0.00258569"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$428
  wire $auto$rtlil.cc:3577:OrGate$426
  cell $specify2 $auto$liberty.cc:754:execute$431
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$430
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$429
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$427
    connect \Y $auto$rtlil.cc:3577:OrGate$428
    connect \B \C
    connect \A $auto$rtlil.cc:3577:OrGate$426
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$425
    connect \Y $auto$rtlil.cc:3577:OrGate$426
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3577:OrGate$428
end
attribute \whitebox 1
attribute \area "12.7008"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_or3_1
  wire output 4 \X
  attribute \capacitance "0.00240308"
  wire input 3 \C
  attribute \capacitance "0.00252763"
  wire input 2 \B
  attribute \capacitance "0.00259423"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$421
  wire $auto$rtlil.cc:3577:OrGate$419
  cell $specify2 $auto$liberty.cc:754:execute$424
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$423
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$422
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$420
    connect \Y $auto$rtlil.cc:3577:OrGate$421
    connect \B \C
    connect \A $auto$rtlil.cc:3577:OrGate$419
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$418
    connect \Y $auto$rtlil.cc:3577:OrGate$419
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3577:OrGate$421
end
attribute \whitebox 1
attribute \area "10.8864"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_or2_2
  wire output 3 \X
  attribute \capacitance "0.00228363"
  wire input 2 \B
  attribute \capacitance "0.00245609"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$415
  cell $specify2 $auto$liberty.cc:754:execute$417
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$416
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$414
    connect \Y $auto$rtlil.cc:3577:OrGate$415
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3577:OrGate$415
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_or2_1
  wire output 3 \X
  attribute \capacitance "0.00229712"
  wire input 2 \B
  attribute \capacitance "0.00246875"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$411
  cell $specify2 $auto$liberty.cc:754:execute$413
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$412
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$410
    connect \Y $auto$rtlil.cc:3577:OrGate$411
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3577:OrGate$411
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_o21ai_1
  wire output 4 \Y
  attribute \capacitance "0.00320963"
  wire input 3 \B1
  attribute \capacitance "0.0033406"
  wire input 2 \A2
  attribute \capacitance "0.00337155"
  wire input 1 \A1
  wire $auto$rtlil.cc:3577:OrGate$402
  wire $auto$rtlil.cc:3575:AndGate$404
  wire $auto$rtlil.cc:3574:NotGate$406
  cell $specify2 $auto$liberty.cc:754:execute$409
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$408
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$407
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$405
    connect \Y $auto$rtlil.cc:3574:NotGate$406
    connect \A $auto$rtlil.cc:3575:AndGate$404
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$401
    connect \Y $auto$rtlil.cc:3577:OrGate$402
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$403
    connect \Y $auto$rtlil.cc:3575:AndGate$404
    connect \B \B1
    connect \A $auto$rtlil.cc:3577:OrGate$402
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$406
end
attribute \whitebox 1
attribute \area "21.7728"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nor4_2
  wire output 5 \Y
  attribute \capacitance "0.00553397"
  wire input 4 \D
  attribute \capacitance "0.00567206"
  wire input 3 \C
  attribute \capacitance "0.00571716"
  wire input 2 \B
  attribute \capacitance "0.00575888"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$394
  wire $auto$rtlil.cc:3577:OrGate$392
  wire $auto$rtlil.cc:3577:OrGate$390
  wire $auto$rtlil.cc:3574:NotGate$396
  cell $specify2 $auto$liberty.cc:754:execute$400
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$399
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$398
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$397
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$395
    connect \Y $auto$rtlil.cc:3574:NotGate$396
    connect \A $auto$rtlil.cc:3577:OrGate$394
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$393
    connect \Y $auto$rtlil.cc:3577:OrGate$394
    connect \B \D
    connect \A $auto$rtlil.cc:3577:OrGate$392
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$391
    connect \Y $auto$rtlil.cc:3577:OrGate$392
    connect \B \C
    connect \A $auto$rtlil.cc:3577:OrGate$390
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$389
    connect \Y $auto$rtlil.cc:3577:OrGate$390
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$396
end
attribute \whitebox 1
attribute \area "10.8864"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nor4_1
  wire output 5 \Y
  attribute \capacitance "0.00283259"
  wire input 4 \D
  attribute \capacitance "0.00297233"
  wire input 3 \C
  attribute \capacitance "0.003003"
  wire input 2 \B
  attribute \capacitance "0.00298675"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$382
  wire $auto$rtlil.cc:3577:OrGate$380
  wire $auto$rtlil.cc:3577:OrGate$378
  wire $auto$rtlil.cc:3574:NotGate$384
  cell $specify2 $auto$liberty.cc:754:execute$388
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$387
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$386
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$385
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$383
    connect \Y $auto$rtlil.cc:3574:NotGate$384
    connect \A $auto$rtlil.cc:3577:OrGate$382
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$381
    connect \Y $auto$rtlil.cc:3577:OrGate$382
    connect \B \D
    connect \A $auto$rtlil.cc:3577:OrGate$380
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$379
    connect \Y $auto$rtlil.cc:3577:OrGate$380
    connect \B \C
    connect \A $auto$rtlil.cc:3577:OrGate$378
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$377
    connect \Y $auto$rtlil.cc:3577:OrGate$378
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$384
end
attribute \whitebox 1
attribute \area "16.3296"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nor3_2
  wire output 4 \Y
  attribute \capacitance "0.00557185"
  wire input 3 \C
  attribute \capacitance "0.0057518"
  wire input 2 \B
  attribute \capacitance "0.00575969"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$371
  wire $auto$rtlil.cc:3577:OrGate$369
  wire $auto$rtlil.cc:3574:NotGate$373
  cell $specify2 $auto$liberty.cc:754:execute$376
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$375
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$374
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$372
    connect \Y $auto$rtlil.cc:3574:NotGate$373
    connect \A $auto$rtlil.cc:3577:OrGate$371
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$370
    connect \Y $auto$rtlil.cc:3577:OrGate$371
    connect \B \C
    connect \A $auto$rtlil.cc:3577:OrGate$369
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$368
    connect \Y $auto$rtlil.cc:3577:OrGate$369
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$373
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nor3_1
  wire output 4 \Y
  attribute \capacitance "0.00289876"
  wire input 3 \C
  attribute \capacitance "0.00302226"
  wire input 2 \B
  attribute \capacitance "0.00301098"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$362
  wire $auto$rtlil.cc:3577:OrGate$360
  wire $auto$rtlil.cc:3574:NotGate$364
  cell $specify2 $auto$liberty.cc:754:execute$367
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$366
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$365
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$363
    connect \Y $auto$rtlil.cc:3574:NotGate$364
    connect \A $auto$rtlil.cc:3577:OrGate$362
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$361
    connect \Y $auto$rtlil.cc:3577:OrGate$362
    connect \B \C
    connect \A $auto$rtlil.cc:3577:OrGate$360
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$359
    connect \Y $auto$rtlil.cc:3577:OrGate$360
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$364
end
attribute \whitebox 1
attribute \area "12.7008"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nor2b_2
  wire output 2 \Y
  attribute \capacitance "0.00268047"
  wire input 3 \B_N
  attribute \capacitance "0.00567165"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$354
  wire $auto$rtlil.cc:3574:NotGate$356
  wire $auto$rtlil.cc:3574:NotGate$352
  cell $specify2 $auto$liberty.cc:754:execute$358
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$357
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$355
    connect \Y $auto$rtlil.cc:3574:NotGate$356
    connect \A $auto$rtlil.cc:3577:OrGate$354
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$351
    connect \Y $auto$rtlil.cc:3574:NotGate$352
    connect \A \B_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$353
    connect \Y $auto$rtlil.cc:3577:OrGate$354
    connect \B $auto$rtlil.cc:3574:NotGate$352
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$356
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nor2b_1
  wire output 2 \Y
  attribute \capacitance "0.00226593"
  wire input 3 \B_N
  attribute \capacitance "0.00292348"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$346
  wire $auto$rtlil.cc:3574:NotGate$348
  wire $auto$rtlil.cc:3574:NotGate$344
  cell $specify2 $auto$liberty.cc:754:execute$350
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$349
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$347
    connect \Y $auto$rtlil.cc:3574:NotGate$348
    connect \A $auto$rtlil.cc:3577:OrGate$346
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$343
    connect \Y $auto$rtlil.cc:3574:NotGate$344
    connect \A \B_N
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$345
    connect \Y $auto$rtlil.cc:3577:OrGate$346
    connect \B $auto$rtlil.cc:3574:NotGate$344
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$348
end
attribute \whitebox 1
attribute \area "10.8864"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nor2_2
  wire output 3 \Y
  attribute \capacitance "0.00560432"
  wire input 2 \B
  attribute \capacitance "0.00580332"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$338
  wire $auto$rtlil.cc:3574:NotGate$340
  cell $specify2 $auto$liberty.cc:754:execute$342
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$341
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$339
    connect \Y $auto$rtlil.cc:3574:NotGate$340
    connect \A $auto$rtlil.cc:3577:OrGate$338
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$337
    connect \Y $auto$rtlil.cc:3577:OrGate$338
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$340
end
attribute \whitebox 1
attribute \area "7.2576"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nor2_1
  wire output 3 \Y
  attribute \capacitance "0.00291906"
  wire input 2 \B
  attribute \capacitance "0.00304068"
  wire input 1 \A
  wire $auto$rtlil.cc:3577:OrGate$332
  wire $auto$rtlil.cc:3574:NotGate$334
  cell $specify2 $auto$liberty.cc:754:execute$336
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$335
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$333
    connect \Y $auto$rtlil.cc:3574:NotGate$334
    connect \A $auto$rtlil.cc:3577:OrGate$332
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$331
    connect \Y $auto$rtlil.cc:3577:OrGate$332
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$334
end
attribute \whitebox 1
attribute \area "10.8864"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nand4_1
  wire output 5 \Y
  attribute \capacitance "0.00299934"
  wire input 4 \D
  attribute \capacitance "0.00302907"
  wire input 3 \C
  attribute \capacitance "0.00301034"
  wire input 2 \B
  attribute \capacitance "0.00287103"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$324
  wire $auto$rtlil.cc:3575:AndGate$322
  wire $auto$rtlil.cc:3575:AndGate$320
  wire $auto$rtlil.cc:3574:NotGate$326
  cell $specify2 $auto$liberty.cc:754:execute$330
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$329
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$328
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$327
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$325
    connect \Y $auto$rtlil.cc:3574:NotGate$326
    connect \A $auto$rtlil.cc:3575:AndGate$324
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$323
    connect \Y $auto$rtlil.cc:3575:AndGate$324
    connect \B \D
    connect \A $auto$rtlil.cc:3575:AndGate$322
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$321
    connect \Y $auto$rtlil.cc:3575:AndGate$322
    connect \B \C
    connect \A $auto$rtlil.cc:3575:AndGate$320
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$319
    connect \Y $auto$rtlil.cc:3575:AndGate$320
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$326
end
attribute \whitebox 1
attribute \area "12.7008"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nand3b_1
  wire output 3 \Y
  attribute \capacitance "0.00298984"
  wire input 2 \C
  attribute \capacitance "0.00297309"
  wire input 1 \B
  attribute \capacitance "0.00222256"
  wire input 4 \A_N
  wire $auto$rtlil.cc:3575:AndGate$313
  wire $auto$rtlil.cc:3575:AndGate$311
  wire $auto$rtlil.cc:3574:NotGate$315
  wire $auto$rtlil.cc:3574:NotGate$309
  cell $specify2 $auto$liberty.cc:754:execute$318
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$317
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$316
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$314
    connect \Y $auto$rtlil.cc:3574:NotGate$315
    connect \A $auto$rtlil.cc:3575:AndGate$313
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$308
    connect \Y $auto$rtlil.cc:3574:NotGate$309
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$312
    connect \Y $auto$rtlil.cc:3575:AndGate$313
    connect \B \C
    connect \A $auto$rtlil.cc:3575:AndGate$311
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$310
    connect \Y $auto$rtlil.cc:3575:AndGate$311
    connect \B \B
    connect \A $auto$rtlil.cc:3574:NotGate$309
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$315
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nand3_1
  wire output 4 \Y
  attribute \capacitance "0.00297917"
  wire input 3 \C
  attribute \capacitance "0.00300949"
  wire input 2 \B
  attribute \capacitance "0.00287977"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$302
  wire $auto$rtlil.cc:3575:AndGate$300
  wire $auto$rtlil.cc:3574:NotGate$304
  cell $specify2 $auto$liberty.cc:754:execute$307
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$306
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$305
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$303
    connect \Y $auto$rtlil.cc:3574:NotGate$304
    connect \A $auto$rtlil.cc:3575:AndGate$302
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$301
    connect \Y $auto$rtlil.cc:3575:AndGate$302
    connect \B \C
    connect \A $auto$rtlil.cc:3575:AndGate$300
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$299
    connect \Y $auto$rtlil.cc:3575:AndGate$300
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$304
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nand2b_2
  wire output 2 \Y
  attribute \capacitance "0.00561566"
  wire input 1 \B
  attribute \capacitance "0.00219968"
  wire input 3 \A_N
  wire $auto$rtlil.cc:3575:AndGate$294
  wire $auto$rtlil.cc:3574:NotGate$296
  wire $auto$rtlil.cc:3574:NotGate$292
  cell $specify2 $auto$liberty.cc:754:execute$298
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$297
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$295
    connect \Y $auto$rtlil.cc:3574:NotGate$296
    connect \A $auto$rtlil.cc:3575:AndGate$294
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$291
    connect \Y $auto$rtlil.cc:3574:NotGate$292
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$293
    connect \Y $auto$rtlil.cc:3575:AndGate$294
    connect \B \B
    connect \A $auto$rtlil.cc:3574:NotGate$292
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$296
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nand2b_1
  wire output 2 \Y
  attribute \capacitance "0.00302537"
  wire input 1 \B
  attribute \capacitance "0.00224218"
  wire input 3 \A_N
  wire $auto$rtlil.cc:3575:AndGate$286
  wire $auto$rtlil.cc:3574:NotGate$288
  wire $auto$rtlil.cc:3574:NotGate$284
  cell $specify2 $auto$liberty.cc:754:execute$290
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A_N
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$289
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$287
    connect \Y $auto$rtlil.cc:3574:NotGate$288
    connect \A $auto$rtlil.cc:3575:AndGate$286
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$283
    connect \Y $auto$rtlil.cc:3574:NotGate$284
    connect \A \A_N
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$285
    connect \Y $auto$rtlil.cc:3575:AndGate$286
    connect \B \B
    connect \A $auto$rtlil.cc:3574:NotGate$284
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$288
end
attribute \whitebox 1
attribute \area "10.8864"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nand2_2
  wire output 3 \Y
  attribute \capacitance "0.00571313"
  wire input 2 \B
  attribute \capacitance "0.00559162"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$278
  wire $auto$rtlil.cc:3574:NotGate$280
  cell $specify2 $auto$liberty.cc:754:execute$282
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$281
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$279
    connect \Y $auto$rtlil.cc:3574:NotGate$280
    connect \A $auto$rtlil.cc:3575:AndGate$278
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$277
    connect \Y $auto$rtlil.cc:3575:AndGate$278
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$280
end
attribute \whitebox 1
attribute \area "7.2576"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_nand2_1
  wire output 3 \Y
  attribute \capacitance "0.00297812"
  wire input 2 \B
  attribute \capacitance "0.00288593"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$272
  wire $auto$rtlil.cc:3574:NotGate$274
  cell $specify2 $auto$liberty.cc:754:execute$276
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$275
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$273
    connect \Y $auto$rtlil.cc:3574:NotGate$274
    connect \A $auto$rtlil.cc:3575:AndGate$272
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$271
    connect \Y $auto$rtlil.cc:3575:AndGate$272
    connect \B \B
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$274
end
attribute \whitebox 1
attribute \area "38.1024"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_mux4_1
  wire output 5 \X
  attribute \capacitance "0.00501805"
  wire input 4 \S1
  attribute \capacitance "0.00824878"
  wire input 7 \S0
  attribute \capacitance "0.00284281"
  wire input 3 \A3
  attribute \capacitance "0.00278105"
  wire input 2 \A2
  attribute \capacitance "0.00275974"
  wire input 1 \A1
  attribute \capacitance "0.0027824"
  wire input 6 \A0
  wire $auto$rtlil.cc:3577:OrGate$264
  wire $auto$rtlil.cc:3577:OrGate$258
  wire $auto$rtlil.cc:3577:OrGate$250
  wire $auto$rtlil.cc:3575:AndGate$262
  wire $auto$rtlil.cc:3575:AndGate$260
  wire $auto$rtlil.cc:3575:AndGate$256
  wire $auto$rtlil.cc:3575:AndGate$254
  wire $auto$rtlil.cc:3575:AndGate$248
  wire $auto$rtlil.cc:3575:AndGate$246
  wire $auto$rtlil.cc:3575:AndGate$242
  wire $auto$rtlil.cc:3575:AndGate$240
  wire $auto$rtlil.cc:3574:NotGate$252
  wire $auto$rtlil.cc:3574:NotGate$244
  wire $auto$rtlil.cc:3574:NotGate$238
  wire $auto$rtlil.cc:3574:NotGate$236
  cell $specify2 $auto$liberty.cc:754:execute$270
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$269
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$268
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$267
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$266
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$265
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$251
    connect \Y $auto$rtlil.cc:3574:NotGate$252
    connect \A \S0
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$243
    connect \Y $auto$rtlil.cc:3574:NotGate$244
    connect \A \S1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$237
    connect \Y $auto$rtlil.cc:3574:NotGate$238
    connect \A \S1
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$235
    connect \Y $auto$rtlil.cc:3574:NotGate$236
    connect \A \S0
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$263
    connect \Y $auto$rtlil.cc:3577:OrGate$264
    connect \B $auto$rtlil.cc:3575:AndGate$262
    connect \A $auto$rtlil.cc:3577:OrGate$258
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$257
    connect \Y $auto$rtlil.cc:3577:OrGate$258
    connect \B $auto$rtlil.cc:3575:AndGate$256
    connect \A $auto$rtlil.cc:3577:OrGate$250
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$249
    connect \Y $auto$rtlil.cc:3577:OrGate$250
    connect \B $auto$rtlil.cc:3575:AndGate$248
    connect \A $auto$rtlil.cc:3575:AndGate$242
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$261
    connect \Y $auto$rtlil.cc:3575:AndGate$262
    connect \B $auto$rtlil.cc:3575:AndGate$260
    connect \A \A3
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$259
    connect \Y $auto$rtlil.cc:3575:AndGate$260
    connect \B \S1
    connect \A \S0
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$255
    connect \Y $auto$rtlil.cc:3575:AndGate$256
    connect \B $auto$rtlil.cc:3575:AndGate$254
    connect \A \A2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$253
    connect \Y $auto$rtlil.cc:3575:AndGate$254
    connect \B \S1
    connect \A $auto$rtlil.cc:3574:NotGate$252
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$247
    connect \Y $auto$rtlil.cc:3575:AndGate$248
    connect \B $auto$rtlil.cc:3575:AndGate$246
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$245
    connect \Y $auto$rtlil.cc:3575:AndGate$246
    connect \B $auto$rtlil.cc:3574:NotGate$244
    connect \A \S0
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$241
    connect \Y $auto$rtlil.cc:3575:AndGate$242
    connect \B $auto$rtlil.cc:3575:AndGate$240
    connect \A \A0
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$239
    connect \Y $auto$rtlil.cc:3575:AndGate$240
    connect \B $auto$rtlil.cc:3574:NotGate$238
    connect \A $auto$rtlil.cc:3574:NotGate$236
  end
  connect \X $auto$rtlil.cc:3577:OrGate$264
end
attribute \whitebox 1
attribute \area "19.9584"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_mux2_2
  wire output 3 \X
  attribute \capacitance "0.00504218"
  wire input 2 \S
  attribute \capacitance "0.00287527"
  wire input 1 \A1
  attribute \capacitance "0.00277208"
  wire input 4 \A0
  wire $auto$rtlil.cc:3577:OrGate$231
  wire $auto$rtlil.cc:3575:AndGate$229
  wire $auto$rtlil.cc:3575:AndGate$227
  wire $auto$rtlil.cc:3574:NotGate$225
  cell $specify2 $auto$liberty.cc:754:execute$234
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$233
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$232
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$224
    connect \Y $auto$rtlil.cc:3574:NotGate$225
    connect \A \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$230
    connect \Y $auto$rtlil.cc:3577:OrGate$231
    connect \B $auto$rtlil.cc:3575:AndGate$229
    connect \A $auto$rtlil.cc:3575:AndGate$227
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$228
    connect \Y $auto$rtlil.cc:3575:AndGate$229
    connect \B \A1
    connect \A \S
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$226
    connect \Y $auto$rtlil.cc:3575:AndGate$227
    connect \B \A0
    connect \A $auto$rtlil.cc:3574:NotGate$225
  end
  connect \X $auto$rtlil.cc:3577:OrGate$231
end
attribute \whitebox 1
attribute \area "18.144"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_mux2_1
  wire output 3 \X
  attribute \capacitance "0.00505031"
  wire input 2 \S
  attribute \capacitance "0.00288461"
  wire input 1 \A1
  attribute \capacitance "0.00278055"
  wire input 4 \A0
  wire $auto$rtlil.cc:3577:OrGate$220
  wire $auto$rtlil.cc:3575:AndGate$218
  wire $auto$rtlil.cc:3575:AndGate$216
  wire $auto$rtlil.cc:3574:NotGate$214
  cell $specify2 $auto$liberty.cc:754:execute$223
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A0
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$222
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$221
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \X
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$213
    connect \Y $auto$rtlil.cc:3574:NotGate$214
    connect \A \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$219
    connect \Y $auto$rtlil.cc:3577:OrGate$220
    connect \B $auto$rtlil.cc:3575:AndGate$218
    connect \A $auto$rtlil.cc:3575:AndGate$216
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$217
    connect \Y $auto$rtlil.cc:3575:AndGate$218
    connect \B \A1
    connect \A \S
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$215
    connect \Y $auto$rtlil.cc:3575:AndGate$216
    connect \B \A0
    connect \A $auto$rtlil.cc:3574:NotGate$214
  end
  connect \X $auto$rtlil.cc:3577:OrGate$220
end
attribute \blackbox 1
attribute \area "27.216"
attribute \liberty_cell 1
module \sg13g2_lgcp_1
  wire output 3 \GCLK
  attribute \capacitance "0.002298"
  wire input 2 \GATE
  attribute \capacitance "0.00493856"
  wire input 1 \CLK
end
attribute \whitebox 1
attribute \area "18.144"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_inv_8
  wire output 2 \Y
  attribute \capacitance "0.0224507"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$211
  cell $specify2 $auto$liberty.cc:754:execute$212
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$210
    connect \Y $auto$rtlil.cc:3574:NotGate$211
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$211
end
attribute \whitebox 1
attribute \area "10.8864"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_inv_4
  wire output 2 \Y
  attribute \capacitance "0.0112211"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$208
  cell $specify2 $auto$liberty.cc:754:execute$209
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$207
    connect \Y $auto$rtlil.cc:3574:NotGate$208
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$208
end
attribute \whitebox 1
attribute \area "7.2576"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_inv_2
  wire output 2 \Y
  attribute \capacitance "0.00567488"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$205
  cell $specify2 $auto$liberty.cc:754:execute$206
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$204
    connect \Y $auto$rtlil.cc:3574:NotGate$205
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$205
end
attribute \whitebox 1
attribute \area "34.4736"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_inv_16
  wire output 2 \Y
  attribute \capacitance "0.0435406"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$202
  cell $specify2 $auto$liberty.cc:754:execute$203
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$201
    connect \Y $auto$rtlil.cc:3574:NotGate$202
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$202
end
attribute \whitebox 1
attribute \area "5.4432"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_inv_1
  wire output 2 \Y
  attribute \capacitance "0.00286745"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$199
  cell $specify2 $auto$liberty.cc:754:execute$200
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$198
    connect \Y $auto$rtlil.cc:3574:NotGate$199
    connect \A \A
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$199
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
module \sg13g2_fill_8
end
attribute \whitebox 1
attribute \area "7.2576"
attribute \liberty_cell 1
module \sg13g2_fill_4
end
attribute \whitebox 1
attribute \area "3.6288"
attribute \liberty_cell 1
module \sg13g2_fill_2
end
attribute \whitebox 1
attribute \area "1.8144"
attribute \liberty_cell 1
module \sg13g2_fill_1
end
attribute \whitebox 1
attribute \area "39.9168"
attribute \liberty_cell 1
module \sg13g2_einvn_8
  attribute \capacitance "0.023454"
  wire output 2 \Z
  attribute \capacitance "0.0155516"
  wire input 3 \TE_B
  attribute \capacitance "0.0157512"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$196
  wire $auto$rtlil.cc:3574:NotGate$193
  wire $auto$liberty.cc:190:create_tristate$197
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$192
    connect \Y $auto$rtlil.cc:3574:NotGate$193
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$195
    connect \Y $auto$rtlil.cc:3574:NotGate$196
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$194
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$197
    connect \EN $auto$rtlil.cc:3574:NotGate$196
    connect \A $auto$rtlil.cc:3574:NotGate$193
  end
  connect \Z $auto$liberty.cc:190:create_tristate$197
end
attribute \whitebox 1
attribute \area "23.5872"
attribute \liberty_cell 1
module \sg13g2_einvn_4
  attribute \capacitance "0.0117786"
  wire output 2 \Z
  attribute \capacitance "0.00906303"
  wire input 3 \TE_B
  attribute \capacitance "0.00796158"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$190
  wire $auto$rtlil.cc:3574:NotGate$187
  wire $auto$liberty.cc:190:create_tristate$191
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$186
    connect \Y $auto$rtlil.cc:3574:NotGate$187
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$189
    connect \Y $auto$rtlil.cc:3574:NotGate$190
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$188
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$191
    connect \EN $auto$rtlil.cc:3574:NotGate$190
    connect \A $auto$rtlil.cc:3574:NotGate$187
  end
  connect \Z $auto$liberty.cc:190:create_tristate$191
end
attribute \whitebox 1
attribute \area "16.3296"
attribute \liberty_cell 1
module \sg13g2_einvn_2
  attribute \capacitance "0.00599833"
  wire output 2 \Z
  attribute \capacitance "0.00486017"
  wire input 3 \TE_B
  attribute \capacitance "0.00408184"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$184
  wire $auto$rtlil.cc:3574:NotGate$181
  wire $auto$liberty.cc:190:create_tristate$185
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$180
    connect \Y $auto$rtlil.cc:3574:NotGate$181
    connect \A \A
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$183
    connect \Y $auto$rtlil.cc:3574:NotGate$184
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$182
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$185
    connect \EN $auto$rtlil.cc:3574:NotGate$184
    connect \A $auto$rtlil.cc:3574:NotGate$181
  end
  connect \Z $auto$liberty.cc:190:create_tristate$185
end
attribute \whitebox 1
attribute \area "45.36"
attribute \liberty_cell 1
module \sg13g2_ebufn_8
  attribute \capacitance "0.0230497"
  wire output 2 \Z
  attribute \capacitance "0.0175575"
  wire input 3 \TE_B
  attribute \capacitance "0.00577312"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$178
  wire $auto$liberty.cc:190:create_tristate$179
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$177
    connect \Y $auto$rtlil.cc:3574:NotGate$178
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$176
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$179
    connect \EN $auto$rtlil.cc:3574:NotGate$178
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$179
end
attribute \whitebox 1
attribute \area "27.216"
attribute \liberty_cell 1
module \sg13g2_ebufn_4
  attribute \capacitance "0.0116701"
  wire output 2 \Z
  attribute \capacitance "0.0104467"
  wire input 3 \TE_B
  attribute \capacitance "0.00295943"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$174
  wire $auto$liberty.cc:190:create_tristate$175
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$173
    connect \Y $auto$rtlil.cc:3574:NotGate$174
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$172
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$175
    connect \EN $auto$rtlil.cc:3574:NotGate$174
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$175
end
attribute \whitebox 1
attribute \area "18.144"
attribute \liberty_cell 1
module \sg13g2_ebufn_2
  attribute \capacitance "0.00595145"
  wire output 2 \Z
  attribute \capacitance "0.00638076"
  wire input 3 \TE_B
  attribute \capacitance "0.00261694"
  wire input 1 \A
  wire $auto$rtlil.cc:3574:NotGate$170
  wire $auto$liberty.cc:190:create_tristate$171
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$169
    connect \Y $auto$rtlil.cc:3574:NotGate$170
    connect \A \TE_B
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$168
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$171
    connect \EN $auto$rtlil.cc:3574:NotGate$170
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$171
end
attribute \whitebox 1
attribute \area "16.3296"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_dlygate4sd3_1
  wire output 2 \X
  attribute \capacitance "0.00150175"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$167
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_dlygate4sd2_1
  wire output 2 \X
  attribute \capacitance "0.00148265"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$166
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_dlygate4sd1_1
  wire output 2 \X
  attribute \capacitance "0.00148644"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$165
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "29.0304"
attribute \liberty_cell 1
module \sg13g2_dllrq_1
  attribute \capacitance "0.00298489"
  wire input 3 \RESET_B
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00217115"
  wire input 4 \GATE_N
  attribute \capacitance "0.00203855"
  wire input 1 \D
  wire $auto$rtlil.cc:3574:NotGate$158
  wire $auto$rtlil.cc:3574:NotGate$156
  wire $auto$liberty.cc:361:create_latch$163
  wire $auto$liberty.cc:356:create_latch$161
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$157
    connect \Y $auto$rtlil.cc:3574:NotGate$158
    connect \A \GATE_N
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$155
    connect \Y $auto$rtlil.cc:3574:NotGate$156
    connect \A \RESET_B
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$164
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$163
    connect \D $auto$liberty.cc:356:create_latch$161
  end
  cell $_AND_ $auto$liberty.cc:358:create_latch$162
    connect \Y $auto$liberty.cc:361:create_latch$163
    connect \B \RESET_B
    connect \A \GATE_N
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$160
    connect \Y $auto$liberty.cc:356:create_latch$161
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$159
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "34.4736"
attribute \liberty_cell 1
module \sg13g2_dllr_1
  attribute \capacitance "0.0030741"
  wire input 4 \RESET_B
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.002304"
  wire input 5 \GATE_N
  attribute \capacitance "0.00214712"
  wire input 1 \D
  wire $auto$rtlil.cc:3574:NotGate$148
  wire $auto$rtlil.cc:3574:NotGate$146
  wire $auto$liberty.cc:361:create_latch$153
  wire $auto$liberty.cc:356:create_latch$151
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$147
    connect \Y $auto$rtlil.cc:3574:NotGate$148
    connect \A \GATE_N
  end
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$145
    connect \Y $auto$rtlil.cc:3574:NotGate$146
    connect \A \RESET_B
  end
  cell $_DLATCH_N_ $auto$liberty.cc:392:create_latch$154
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$153
    connect \D $auto$liberty.cc:356:create_latch$151
  end
  cell $_AND_ $auto$liberty.cc:358:create_latch$152
    connect \Y $auto$liberty.cc:361:create_latch$153
    connect \B \RESET_B
    connect \A \GATE_N
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$150
    connect \Y $auto$liberty.cc:356:create_latch$151
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$149
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \whitebox 1
attribute \area "27.216"
attribute \liberty_cell 1
module \sg13g2_dlhrq_1
  attribute \capacitance "0.00294627"
  wire input 3 \RESET_B
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00218896"
  wire input 4 \GATE
  attribute \capacitance "0.00212744"
  wire input 1 \D
  wire $auto$rtlil.cc:3574:NotGate$136
  wire $auto$liberty.cc:361:create_latch$143
  wire $auto$liberty.cc:356:create_latch$141
  wire $auto$liberty.cc:345:create_latch$139
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$135
    connect \Y $auto$rtlil.cc:3574:NotGate$136
    connect \A \RESET_B
  end
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$144
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$143
    connect \D $auto$liberty.cc:356:create_latch$141
  end
  cell $_OR_ $auto$liberty.cc:358:create_latch$142
    connect \Y $auto$liberty.cc:361:create_latch$143
    connect \B $auto$liberty.cc:345:create_latch$139
    connect \A \GATE
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$140
    connect \Y $auto$liberty.cc:356:create_latch$141
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:343:create_latch$138
    connect \Y $auto$liberty.cc:345:create_latch$139
    connect \A \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$137
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "32.6592"
attribute \liberty_cell 1
module \sg13g2_dlhr_1
  attribute \capacitance "0.00311214"
  wire input 4 \RESET_B
  wire output 3 \Q_N
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00223878"
  wire input 5 \GATE
  attribute \capacitance "0.00207682"
  wire input 1 \D
  wire $auto$rtlil.cc:3574:NotGate$126
  wire $auto$liberty.cc:361:create_latch$133
  wire $auto$liberty.cc:356:create_latch$131
  wire $auto$liberty.cc:345:create_latch$129
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$125
    connect \Y $auto$rtlil.cc:3574:NotGate$126
    connect \A \RESET_B
  end
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$134
    connect \Q \IQ
    connect \E $auto$liberty.cc:361:create_latch$133
    connect \D $auto$liberty.cc:356:create_latch$131
  end
  cell $_OR_ $auto$liberty.cc:358:create_latch$132
    connect \Y $auto$liberty.cc:361:create_latch$133
    connect \B $auto$liberty.cc:345:create_latch$129
    connect \A \GATE
  end
  cell $_AND_ $auto$liberty.cc:353:create_latch$130
    connect \Y $auto$liberty.cc:356:create_latch$131
    connect \B \RESET_B
    connect \A \D
  end
  cell $_NOT_ $auto$liberty.cc:343:create_latch$128
    connect \Y $auto$liberty.cc:345:create_latch$129
    connect \A \RESET_B
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$127
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \whitebox 1
attribute \area "30.8448"
attribute \liberty_cell 1
module \sg13g2_dlhq_1
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00228336"
  wire input 3 \GATE
  attribute \capacitance "0.00228262"
  wire input 1 \D
  cell $_DLATCH_P_ $auto$liberty.cc:392:create_latch$124
    connect \Q \IQ
    connect \E \GATE
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:332:create_latch$123
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "50.8032"
attribute \liberty_cell 1
module \sg13g2_dfrbpq_2
  attribute \capacitance "0.00513072"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00142328"
  wire input 2 \D
  attribute \capacitance "0.00277906"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:NotGate$120
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$119
    connect \Y $auto$rtlil.cc:3574:NotGate$120
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$122
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$121
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "48.9888"
attribute \liberty_cell 1
module \sg13g2_dfrbpq_1
  attribute \capacitance "0.00508666"
  wire input 4 \RESET_B
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00141962"
  wire input 2 \D
  attribute \capacitance "0.00276968"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:NotGate$116
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$115
    connect \Y $auto$rtlil.cc:3574:NotGate$116
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$118
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$117
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "54.432"
attribute \liberty_cell 1
module \sg13g2_dfrbp_2
  attribute \capacitance "0.00518374"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00155334"
  wire input 2 \D
  attribute \capacitance "0.00280582"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:NotGate$112
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$111
    connect \Y $auto$rtlil.cc:3574:NotGate$112
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$114
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$113
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \whitebox 1
attribute \area "52.6176"
attribute \liberty_cell 1
module \sg13g2_dfrbp_1
  attribute \capacitance "0.00513299"
  wire input 5 \RESET_B
  wire output 4 \Q_N
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.00154954"
  wire input 2 \D
  attribute \capacitance "0.00279631"
  wire input 1 \CLK
  wire $auto$rtlil.cc:3574:NotGate$108
  cell $_NOT_ $auto$liberty.cc:69:parse_func_reduce$107
    connect \Y $auto$rtlil.cc:3574:NotGate$108
    connect \A \RESET_B
  end
  cell $_DFF_PN0_ $auto$liberty.cc:255:create_ff$110
    connect \R \RESET_B
    connect \Q \IQ
    connect \D \D
    connect \C \CLK
  end
  cell $_NOT_ $auto$liberty.cc:251:create_ff$109
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \Q_N \IQN
end
attribute \whitebox 1
attribute \area "12.7008"
attribute \liberty_cell 1
module \sg13g2_decap_8
end
attribute \whitebox 1
attribute \area "7.2576"
attribute \liberty_cell 1
module \sg13g2_decap_4
end
attribute \whitebox 1
attribute \area "23.5872"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_buf_8
  wire output 2 \X
  attribute \capacitance "0.00856578"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$106
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_buf_4
  wire output 2 \X
  attribute \capacitance "0.00370215"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$105
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_buf_2
  wire output 2 \X
  attribute \capacitance "0.00261926"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$104
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "45.36"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_buf_16
  wire output 2 \X
  attribute \capacitance "0.0170499"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$103
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "7.2576"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_buf_1
  wire output 2 \X
  attribute \capacitance "0.00226339"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:754:execute$102
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  connect \X \A
end
attribute \whitebox 1
attribute \area "5.4432"
attribute \liberty_cell 1
module \sg13g2_antennanp
  attribute \capacitance "0.0010804"
  wire input 1 \A
end
attribute \whitebox 1
attribute \area "16.3296"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_and4_2
  wire output 5 \X
  attribute \capacitance "0.0024971"
  wire input 4 \D
  attribute \capacitance "0.00249039"
  wire input 3 \C
  attribute \capacitance "0.00249258"
  wire input 2 \B
  attribute \capacitance "0.00237367"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$97
  wire $auto$rtlil.cc:3575:AndGate$95
  wire $auto$rtlil.cc:3575:AndGate$93
  cell $specify2 $auto$liberty.cc:754:execute$99
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$98
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$101
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$100
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$96
    connect \Y $auto$rtlil.cc:3575:AndGate$97
    connect \B \D
    connect \A $auto$rtlil.cc:3575:AndGate$95
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$94
    connect \Y $auto$rtlil.cc:3575:AndGate$95
    connect \B \C
    connect \A $auto$rtlil.cc:3575:AndGate$93
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$92
    connect \Y $auto$rtlil.cc:3575:AndGate$93
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3575:AndGate$97
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_and4_1
  wire output 5 \X
  attribute \capacitance "0.00249915"
  wire input 4 \D
  attribute \capacitance "0.00249119"
  wire input 3 \C
  attribute \capacitance "0.00249579"
  wire input 2 \B
  attribute \capacitance "0.00236977"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$87
  wire $auto$rtlil.cc:3575:AndGate$85
  wire $auto$rtlil.cc:3575:AndGate$83
  cell $specify2 $auto$liberty.cc:754:execute$91
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$90
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$89
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$88
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \D
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$86
    connect \Y $auto$rtlil.cc:3575:AndGate$87
    connect \B \D
    connect \A $auto$rtlil.cc:3575:AndGate$85
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$84
    connect \Y $auto$rtlil.cc:3575:AndGate$85
    connect \B \C
    connect \A $auto$rtlil.cc:3575:AndGate$83
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$82
    connect \Y $auto$rtlil.cc:3575:AndGate$83
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3575:AndGate$87
end
attribute \whitebox 1
attribute \area "12.7008"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_and3_2
  wire output 4 \X
  attribute \capacitance "0.00252784"
  wire input 3 \C
  attribute \capacitance "0.00252396"
  wire input 2 \B
  attribute \capacitance "0.00255446"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$78
  wire $auto$rtlil.cc:3575:AndGate$76
  cell $specify2 $auto$liberty.cc:754:execute$81
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$80
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$79
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$77
    connect \Y $auto$rtlil.cc:3575:AndGate$78
    connect \B \C
    connect \A $auto$rtlil.cc:3575:AndGate$76
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$75
    connect \Y $auto$rtlil.cc:3575:AndGate$76
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3575:AndGate$78
end
attribute \whitebox 1
attribute \area "12.7008"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_and3_1
  wire output 4 \X
  attribute \capacitance "0.00252248"
  wire input 3 \C
  attribute \capacitance "0.00251441"
  wire input 2 \B
  attribute \capacitance "0.00253572"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$71
  wire $auto$rtlil.cc:3575:AndGate$69
  cell $specify2 $auto$liberty.cc:754:execute$74
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$73
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$72
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$70
    connect \Y $auto$rtlil.cc:3575:AndGate$71
    connect \B \C
    connect \A $auto$rtlil.cc:3575:AndGate$69
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$68
    connect \Y $auto$rtlil.cc:3575:AndGate$69
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3575:AndGate$71
end
attribute \whitebox 1
attribute \area "10.8864"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_and2_2
  wire output 3 \X
  attribute \capacitance "0.00255322"
  wire input 2 \B
  attribute \capacitance "0.00253864"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$65
  cell $specify2 $auto$liberty.cc:754:execute$67
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$66
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$64
    connect \Y $auto$rtlil.cc:3575:AndGate$65
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3575:AndGate$65
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_and2_1
  wire output 3 \X
  attribute \capacitance "0.00253612"
  wire input 2 \B
  attribute \capacitance "0.00254256"
  wire input 1 \A
  wire $auto$rtlil.cc:3575:AndGate$61
  cell $specify2 $auto$liberty.cc:754:execute$63
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$62
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \X
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$60
    connect \Y $auto$rtlil.cc:3575:AndGate$61
    connect \B \B
    connect \A \A
  end
  connect \X $auto$rtlil.cc:3575:AndGate$61
end
attribute \whitebox 1
attribute \area "10.8486"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_a22oi_1
  wire output 5 \Y
  attribute \capacitance "0.00301539"
  wire input 4 \B2
  attribute \capacitance "0.00303787"
  wire input 3 \B1
  attribute \capacitance "0.00309569"
  wire input 2 \A2
  attribute \capacitance "0.00310361"
  wire input 1 \A1
  wire $auto$rtlil.cc:3577:OrGate$53
  wire $auto$rtlil.cc:3575:AndGate$51
  wire $auto$rtlil.cc:3575:AndGate$49
  wire $auto$rtlil.cc:3574:NotGate$55
  cell $specify2 $auto$liberty.cc:754:execute$59
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$58
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$57
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$56
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$54
    connect \Y $auto$rtlil.cc:3574:NotGate$55
    connect \A $auto$rtlil.cc:3577:OrGate$53
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$52
    connect \Y $auto$rtlil.cc:3577:OrGate$53
    connect \B $auto$rtlil.cc:3575:AndGate$51
    connect \A $auto$rtlil.cc:3575:AndGate$49
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$50
    connect \Y $auto$rtlil.cc:3575:AndGate$51
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$48
    connect \Y $auto$rtlil.cc:3575:AndGate$49
    connect \B \A2
    connect \A \A1
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$55
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_a221oi_1
  wire output 5 \Y
  attribute \capacitance "0.0028559"
  wire input 6 \C1
  attribute \capacitance "0.00302059"
  wire input 4 \B2
  attribute \capacitance "0.00292453"
  wire input 3 \B1
  attribute \capacitance "0.00300247"
  wire input 2 \A2
  attribute \capacitance "0.00296655"
  wire input 1 \A1
  wire $auto$rtlil.cc:3577:OrGate$40
  wire $auto$rtlil.cc:3577:OrGate$38
  wire $auto$rtlil.cc:3575:AndGate$36
  wire $auto$rtlil.cc:3575:AndGate$34
  wire $auto$rtlil.cc:3574:NotGate$42
  cell $specify2 $auto$liberty.cc:754:execute$47
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$46
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$45
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$44
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$43
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$41
    connect \Y $auto$rtlil.cc:3574:NotGate$42
    connect \A $auto$rtlil.cc:3577:OrGate$40
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$39
    connect \Y $auto$rtlil.cc:3577:OrGate$40
    connect \B \C1
    connect \A $auto$rtlil.cc:3577:OrGate$38
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$37
    connect \Y $auto$rtlil.cc:3577:OrGate$38
    connect \B $auto$rtlil.cc:3575:AndGate$36
    connect \A $auto$rtlil.cc:3575:AndGate$34
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$35
    connect \Y $auto$rtlil.cc:3575:AndGate$36
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$33
    connect \Y $auto$rtlil.cc:3575:AndGate$34
    connect \B \A2
    connect \A \A1
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$42
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_a21oi_2
  wire output 4 \Y
  attribute \capacitance "0.00564011"
  wire input 3 \B1
  attribute \capacitance "0.00608028"
  wire input 2 \A2
  attribute \capacitance "0.00581304"
  wire input 1 \A1
  wire $auto$rtlil.cc:3577:OrGate$27
  wire $auto$rtlil.cc:3575:AndGate$25
  wire $auto$rtlil.cc:3574:NotGate$29
  cell $specify2 $auto$liberty.cc:754:execute$32
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$31
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$30
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$28
    connect \Y $auto$rtlil.cc:3574:NotGate$29
    connect \A $auto$rtlil.cc:3577:OrGate$27
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$26
    connect \Y $auto$rtlil.cc:3577:OrGate$27
    connect \B \B1
    connect \A $auto$rtlil.cc:3575:AndGate$25
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$24
    connect \Y $auto$rtlil.cc:3575:AndGate$25
    connect \B \A2
    connect \A \A1
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$29
end
attribute \whitebox 1
attribute \area "9.072"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_a21oi_1
  wire output 4 \Y
  attribute \capacitance "0.00287829"
  wire input 3 \B1
  attribute \capacitance "0.00304949"
  wire input 2 \A2
  attribute \capacitance "0.00301392"
  wire input 1 \A1
  wire $auto$rtlil.cc:3577:OrGate$18
  wire $auto$rtlil.cc:3575:AndGate$16
  wire $auto$rtlil.cc:3574:NotGate$20
  cell $specify2 $auto$liberty.cc:754:execute$23
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$22
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \Y
  end
  cell $specify2 $auto$liberty.cc:754:execute$21
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \Y
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$19
    connect \Y $auto$rtlil.cc:3574:NotGate$20
    connect \A $auto$rtlil.cc:3577:OrGate$18
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$17
    connect \Y $auto$rtlil.cc:3577:OrGate$18
    connect \B \B1
    connect \A $auto$rtlil.cc:3575:AndGate$16
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$15
    connect \Y $auto$rtlil.cc:3575:AndGate$16
    connect \B \A2
    connect \A \A1
  end
  connect \Y $auto$rtlil.cc:3574:NotGate$20
end
attribute \whitebox 1
attribute \area "14.5152"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_a21o_2
  wire output 4 \X
  attribute \capacitance "0.00274853"
  wire input 3 \B1
  attribute \capacitance "0.00289238"
  wire input 2 \A2
  attribute \capacitance "0.00289873"
  wire input 1 \A1
  wire $auto$rtlil.cc:3577:OrGate$11
  wire $auto$rtlil.cc:3575:AndGate$9
  cell $specify2 $auto$liberty.cc:754:execute$14
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$13
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$12
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$10
    connect \Y $auto$rtlil.cc:3577:OrGate$11
    connect \B \B1
    connect \A $auto$rtlil.cc:3575:AndGate$9
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$8
    connect \Y $auto$rtlil.cc:3575:AndGate$9
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3577:OrGate$11
end
attribute \whitebox 1
attribute \area "12.7008"
attribute \liberty_cell 1
attribute \abc9_box 1
module \sg13g2_a21o_1
  wire output 4 \X
  attribute \capacitance "0.00263163"
  wire input 3 \B1
  attribute \capacitance "0.00280734"
  wire input 2 \A2
  attribute \capacitance "0.00271758"
  wire input 1 \A1
  wire $auto$rtlil.cc:3577:OrGate$4
  wire $auto$rtlil.cc:3575:AndGate$2
  cell $specify2 $auto$liberty.cc:754:execute$7
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$6
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \X
  end
  cell $specify2 $auto$liberty.cc:754:execute$5
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \X
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$3
    connect \Y $auto$rtlil.cc:3577:OrGate$4
    connect \B \B1
    connect \A $auto$rtlil.cc:3575:AndGate$2
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1
    connect \Y $auto$rtlil.cc:3575:AndGate$2
    connect \B \A2
    connect \A \A1
  end
  connect \X $auto$rtlil.cc:3577:OrGate$4
end
attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:34.1-53.10"
attribute \top 1
attribute \hdlname "counter_board"
module \counter_board
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:36.11-36.20"
  wire input 2 \reset_n_i
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:40.8-40.10"
  wire \n1
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:37.11-37.19"
  wire input 3 \enable_i
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:38.17-38.32"
  wire width 4 output 4 \counter_value_o
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:35.11-35.18"
  wire input 1 \clock_i
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:48.30-52.51"
  attribute \module_not_derived 1
  cell \counter_Brtl_Lcounter_4_16 \counter_0
    connect \reset_i \n1
    connect \enable_i \enable_i
    connect \counter_value_o \counter_value_o
    connect \clock_i \clock_i
  end
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:46.15-46.25"
  cell $not $not$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:46$524
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y \n1
    connect \A \reset_n_i
  end
end
attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:1.1-32.10"
attribute \hdlname "counter_Brtl_Lcounter_4_16"
module \counter_Brtl_Lcounter_4_16
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:3.11-3.18"
  wire input 2 \reset_i
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:7.14-7.32"
  wire width 4 \next_counter_value
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:12.13-12.16"
  wire width 4 \n20
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:11.14-11.17"
  wire width 4 \n19
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:10.14-10.17"
  wire width 4 \n17
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:9.14-9.17"
  wire width 4 \n15
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:8.8-8.11"
  wire \n13
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:4.11-4.19"
  wire input 3 \enable_i
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:5.17-5.32"
  wire width 4 output 4 \counter_value_o
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:6.14-6.27"
  wire width 4 \counter_value
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:2.11-2.18"
  wire input 1 \clock_i
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:25.16-25.61"
  wire width 4 $ternary$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:25$528_Y
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:23.16-23.35"
  wire width 4 $ternary$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:23$527_Y
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:19.16-19.40"
  wire $eq$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:19$525_Y
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:21.16-21.39"
  wire width 4 $add$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:21$526_Y
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:27.3-31.18"
  wire width 4 $0\n20[3:0]
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:25.16-25.61"
  cell $mux $ternary$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:25$528
    parameter \WIDTH 4
    connect \Y $ternary$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:25$528_Y
    connect \S \enable_i
    connect \B \next_counter_value
    connect \A \counter_value
  end
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:23.16-23.35"
  cell $mux $ternary$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:23$527
    parameter \WIDTH 4
    connect \Y $ternary$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:23$527_Y
    connect \S \n13
    connect \B 4'0000
    connect \A \n15
  end
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:19.16-19.40"
  cell $eq $eq$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:19$525
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $eq$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:19$525_Y
    connect \B 4'1111
    connect \A \counter_value
  end
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:21.16-21.39"
  cell $add $add$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:21$526
    parameter \Y_WIDTH 4
    parameter \B_WIDTH 4
    parameter \B_SIGNED 0
    parameter \A_WIDTH 4
    parameter \A_SIGNED 0
    connect \Y $add$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:21$526_Y
    connect \B 4'0001
    connect \A \counter_value
  end
  attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:27.3-31.18"
  process $proc$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:27$529
    assign $0\n20[3:0] \n20
    attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:28.5-31.18"
    switch \reset_i
    attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:28.9-28.16"
      case 1'1
        assign $0\n20[3:0] 4'0000
    attribute \src "/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:30.5-30.9"
      case 
        assign $0\n20[3:0] \n19
    end
    sync posedge \clock_i
      update \n20 $0\n20[3:0]
    sync posedge \reset_i
      update \n20 $0\n20[3:0]
  end
  connect \counter_value_o \counter_value
  connect \counter_value \n20
  connect \next_counter_value \n17
  connect \n13 $eq$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:19$525_Y
  connect \n15 $add$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:21$526_Y
  connect \n17 $ternary$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:23$527_Y
  connect \n19 $ternary$/foss/designs/SG13G2_ASIC-Design-Template/orfs/flow/../../verilog/rtl/counter_board.v:25$528_Y
end
