library IEEE;
use IEEE.std_logic_1164.all;

entity Div is
       port (
             список входных сигналов : in тип сигналов;
             список выходных сигналов : out тип сигналов
            );
end Div;
architecture имя_архитектуры of Div is
begin
        process(список запуска)
        variable список переменных;
        begin
            описание зависимости выходных сигналов от входных
        end process;
end имя_архитектуры;