# Dise침o de circuitos de alta velocidad 游뚾

## Factores a considerar en el dise침o de PCB de alta velocidad

- Control de costos
- Principios de dise침o de apilamiento de capas
- Principios de dise침o de disposici칩n
- Principios de dise침o de enrutamiento
- Dise침o de impedancia
- Integridad de se침al
- Integridad de alimentaci칩n
- Dise침o EMC
- Dise침o t칠rmico
- Dise침o DFM

## Diferencias entre placas de dos capas y placas de m칰ltiples capas

- C치lculo de plano de referencia e impedancia
- Rutas de flujo de m칰ltiples capas m치s cortas
- M치s f치cil de enrutamiento
- Costo m치s alto de placas de m칰ltiples capas

## Especificaciones de apilamiento

- Componentes y superficie de soldadura como plano de tierra completo (funci칩n de blindaje)
- Evite capas de enrutamiento paralelas adyacentes tanto como sea posible (para evitar interferencias mutuas)
- Todas las capas de se침al deben estar adyacentes al plano de tierra; las se침ales clave deben estar adyacentes a la capa de tierra y no cruzar la zona de separaci칩n (para reducir la ruta de flujo)

En resumen, se puede considerar el siguiente esquema de apilamiento:

- Capa superior: se침al 1
- Capa intermedia 1: tierra
- Capa intermedia 2: alimentaci칩n
- Capa inferior: se침al 2

Para reducir la radiaci칩n de borde, la capa de alimentaci칩n debe retroceder (pullback) m치s de 1 mm en comparaci칩n con la capa de tierra.

## Requisitos de dise침o de impedancia de PCB para diferentes protocolos de comunicaci칩n

| Se침al de alta velocidad | Requisitos de impedancia | Error | Enrutamiento |
| ---------------------- | ----------------------- | ----- | ----------- |
| DDR                    | 100풜                    | 췀10%  |             |
| eMMC                   | 50풜                     | 췀10%  |             |
| PCIe                   |                         |       |             |
| USB                    | 90풜                     | 췀10%  | diferencial |
| HDMI                   | 100풜                    | 췀10%  |             |
| eDP                    | 90풜                     | 췀10%  | diferencial |
| MIPI                   | 100풜                    | 췀10%  | diferencial |
| SDIO/SDMMC             | 50풜                     | 췀10%  |             |

## Algunos conceptos b치sicos

- **Integridad de se침al (Signal Integrity)**: La integridad de se침al se refiere a la calidad de la se침al en la l칤nea de transmisi칩n. Una buena integridad de se침al significa que la se침al tiene los niveles de voltaje necesarios cuando se requieren.
- **L칤nea de transmisi칩n (Transmission Line)**: Una l칤nea de conexi칩n compuesta por dos conductores con cierta longitud que forman un circuito cerrado se llama

## Referencias y Agradecimientos

- [Dise침o de PCB de se침ales de alta velocidad](https://blog.infonet.io/2021/04/04/%E9%AB%98%E9%80%9F%E4%BF%A1%E5%8F%B7PCB%E8%AE%BE%E8%AE%A1/)
- [쮼s dif칤cil aprender dise침o de circuitos de alta velocidad? Conoce estos 48 conceptos b치sicos y estar치s iniciando](http://murata.eetrend.com/article/2019-07/1002919.html)

> Direcci칩n original del art칤culo: <https://wiki-power.com/>  
> Este art칤culo est치 protegido por la licencia [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh). Si desea reproducirlo, por favor indique la fuente.

> Este post est치 traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisi칩n.