Bonjour,
Voici quelques commentaires :
- p4 : l’objectif du stage c’est plutôt synthèse de haut-niveau de filtres linéaires numériques, le côté circuits mixtes n’est pas abordé. Le soucis des outils existants c’est qu’ils fonctionnent par simulations/raffinements et du coup ne sont pas très performants
- p6 : c’est quoi un diagramme simulink, un SIF, un state-space ?
- p7 : attention aux termes « front-end » et « back-end » qui ont une signification particulière en hardware. Définir SoP
- p9 : autre chose que des filtres linéaires est envisageable ? Quoi ?
- p10 : il faut aussi comprendre l’outil Stratus pour développer = modèle objet associé (idem pour p11)
- p13 : je ne comprends pas bien, est-ce qu’il y aura un jeu de test avec le modèle simulink que l’on va ensuite utiliser pour simuler à la fois sur le vhdl issu de l’outil et de HDLCoder. Je ne vais pas très bien ce qu’apporte HDLCoder ?
Sinon pour les remarques générales : il faudra mettre beaucoup moins de texte et beaucoup plus de schémas. Peut-être aussi remontrer le plan à chaque transition de partie pour voir où on en est.
Bon week-end
Roselyne

Quelques remarques :
a) sur la forme
- tous les slides : titre trop long (tu peux donner un titre court pour le bas de page avec \title[Titre court]{Titre complet} )
- slide 1: manque la date
- slide 3 : manque les majuscules pour les items ("Dans la thématique", "Un flot complet")
- slide 5 :
    - FDAtool ne fait pas tout à fait la même chose (FDAtool permet de regarder les effets de la virgule fixe sur la quantification des coefficients). Par contre, FDAtool combiné à la Fixed-Point Blockset de matlab et aux outils de synthèse de circuits permet de faire ce que tu dis
    - "A notre disposition" -> un accent sur le A : "\'A notre ..."
- slide 6 : "aux outils existantS" 
- slide 7 :
    - "Specialized Implicit Form" sans le "e" à "Implicit"
    - Majuscule pour les items ("Un minimums", "Comprendre)
- slide 8 :
    - majuscules pour les items
    - "avoir *des* notions", pas d'espace après le L apostrophe dans "l'arithmétique"
    - "comprendre l'outil FiPoGen" (enlever le "un peu")
    - "VHDL" en majuscule
- slide 9
    - pas d'espace après le L apostrophe dans "l'intégration"
    - "pour être utilisé par d'autreS"
- slide 10
    - "différentes partieS"
    - "Établir" avec un accent sur la majuscule
    - "fonctionnalités essentielLEs" (féminin pluriel)
- slide 11
    - "codes existantS" (pluriel)
    - "langage" sans le U (le U, c'est en anglais)
    - "les générateurs de Stratus utileS" (pluriel)
    - majuscule pour les items
    - "VHDL" en majuscule
- slide 12
   - "Python" avec une majuscule
   - "Étudier" avec un accent
- slide 13
    -"Étude" avec un accent
    - majuscule pour les items
- slide 14
    - une espace (insécable) avant les ":" (il n'y en a pas en anglais)
    - majuscule pour les sous-items
- slide 15 : majuscule pour les items
- slide 17 : accent (pour le titre)

Enfin, pour le fond :
Je trouve la présentation pas mal faite du tout. Si le discours accompagne bien les slides, cela ira très bien.
Il manque peut-être une conclusion (ou au moins un slide de remerciements/questions)
Pour le planning (échéancier), j'aurai mis la tâche oSoP->VHDL jusqu'à mi-août
On ne voit pas du tout la difficulté de ce que tu as fait pour le moment : en parles-tu un peu pendant le slide 10 ? Probablement que cette question te sera posée, il faut te préparer à pouvoir répondre au tableau en dessinant un graphe et en montrant comment tu t'en sors (comment il est décrit dans le SLX, comment tu le lis/parse pour construire le SIF, etc.) Idéalement (pour la présentation finale, par exemple), il te faudrait un ou deux slides (en annexe) à ce propos

Je passe aujourd'hui (mardi matin) pour voir avec toi les derniers points de la présentation.
Thibault
