Partition Merge report for FPGA
Thu Mar 09 17:21:36 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "FPGA"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu Mar 09 17:21:36 2017       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; FPGA                                        ;
; Top-level Entity Name              ; FPGA                                        ;
; Family                             ; Cyclone III                                 ;
; Total logic elements               ; 7,060                                       ;
;     Total combinational functions  ; 4,644                                       ;
;     Dedicated logic registers      ; 4,997                                       ;
; Total registers                    ; 4997                                        ;
; Total pins                         ; 189                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 626,740                                     ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 2                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:FPGA             ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:FPGA             ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "FPGA"                                                                                                                                                                                               ;
+----------------------------------------+---------------+-----------+----------------+-------------------+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                   ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection                                                                                                            ; Details ;
+----------------------------------------+---------------+-----------+----------------+-------------------+------------------------------------------------------------------------------------------------------------------------------+---------+
; CLK_IN                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; CLK_IN                                                                                                                       ; N/A     ;
; CLK_IN                                 ; pre-synthesis ; connected ; Top            ; post-synthesis    ; CLK_IN                                                                                                                       ; N/A     ;
; SCLK                                   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sig_pll:pll|altpll:altpll_component|sig_pll_altpll:auto_generated|wire_pll1_clk[0]                                           ; N/A     ;
; USB3_CTL0                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|SLCS                                                                                                      ; N/A     ;
; USB3_CTL0                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|SLCS                                                                                                      ; N/A     ;
; USB3_CTL1                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ~VCC                                                                                                                         ; N/A     ;
; USB3_CTL1                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ~VCC                                                                                                                         ; N/A     ;
; USB3_CTL11                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ~VCC                                                                                                                         ; N/A     ;
; USB3_CTL11                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ~VCC                                                                                                                         ; N/A     ;
; USB3_CTL12                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ~VCC                                                                                                                         ; N/A     ;
; USB3_CTL12                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; ~VCC                                                                                                                         ; N/A     ;
; USB3_CTL2                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|SLOE                                                                                                      ; N/A     ;
; USB3_CTL2                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|SLOE                                                                                                      ; N/A     ;
; USB3_CTL3                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|SLRD                                                                                                      ; N/A     ;
; USB3_CTL3                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|SLRD                                                                                                      ; N/A     ;
; USB3_CTL4                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_CTL4                                                                                                                    ; N/A     ;
; USB3_CTL4                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_CTL4                                                                                                                    ; N/A     ;
; USB3_CTL5                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_CTL5                                                                                                                    ; N/A     ;
; USB3_CTL5                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_CTL5                                                                                                                    ; N/A     ;
; USB3_DQ[0]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[0]                                                                                                                   ; N/A     ;
; USB3_DQ[0]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[0]                                                                                                                   ; N/A     ;
; USB3_DQ[10]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[10]                                                                                                                  ; N/A     ;
; USB3_DQ[10]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[10]                                                                                                                  ; N/A     ;
; USB3_DQ[11]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[11]                                                                                                                  ; N/A     ;
; USB3_DQ[11]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[11]                                                                                                                  ; N/A     ;
; USB3_DQ[12]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[12]                                                                                                                  ; N/A     ;
; USB3_DQ[12]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[12]                                                                                                                  ; N/A     ;
; USB3_DQ[13]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[13]                                                                                                                  ; N/A     ;
; USB3_DQ[13]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[13]                                                                                                                  ; N/A     ;
; USB3_DQ[14]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[14]                                                                                                                  ; N/A     ;
; USB3_DQ[14]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[14]                                                                                                                  ; N/A     ;
; USB3_DQ[15]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[15]                                                                                                                  ; N/A     ;
; USB3_DQ[15]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[15]                                                                                                                  ; N/A     ;
; USB3_DQ[16]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[16]                                                                                                                  ; N/A     ;
; USB3_DQ[16]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[16]                                                                                                                  ; N/A     ;
; USB3_DQ[17]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[17]                                                                                                                  ; N/A     ;
; USB3_DQ[17]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[17]                                                                                                                  ; N/A     ;
; USB3_DQ[18]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[18]                                                                                                                  ; N/A     ;
; USB3_DQ[18]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[18]                                                                                                                  ; N/A     ;
; USB3_DQ[19]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[19]                                                                                                                  ; N/A     ;
; USB3_DQ[19]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[19]                                                                                                                  ; N/A     ;
; USB3_DQ[1]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[1]                                                                                                                   ; N/A     ;
; USB3_DQ[1]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[1]                                                                                                                   ; N/A     ;
; USB3_DQ[20]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[20]                                                                                                                  ; N/A     ;
; USB3_DQ[20]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[20]                                                                                                                  ; N/A     ;
; USB3_DQ[21]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[21]                                                                                                                  ; N/A     ;
; USB3_DQ[21]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[21]                                                                                                                  ; N/A     ;
; USB3_DQ[22]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[22]                                                                                                                  ; N/A     ;
; USB3_DQ[22]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[22]                                                                                                                  ; N/A     ;
; USB3_DQ[23]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[23]                                                                                                                  ; N/A     ;
; USB3_DQ[23]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[23]                                                                                                                  ; N/A     ;
; USB3_DQ[24]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[24]                                                                                                                  ; N/A     ;
; USB3_DQ[24]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[24]                                                                                                                  ; N/A     ;
; USB3_DQ[25]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[25]                                                                                                                  ; N/A     ;
; USB3_DQ[25]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[25]                                                                                                                  ; N/A     ;
; USB3_DQ[26]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[26]                                                                                                                  ; N/A     ;
; USB3_DQ[26]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[26]                                                                                                                  ; N/A     ;
; USB3_DQ[27]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[27]                                                                                                                  ; N/A     ;
; USB3_DQ[27]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[27]                                                                                                                  ; N/A     ;
; USB3_DQ[28]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[28]                                                                                                                  ; N/A     ;
; USB3_DQ[28]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[28]                                                                                                                  ; N/A     ;
; USB3_DQ[29]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[29]                                                                                                                  ; N/A     ;
; USB3_DQ[29]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[29]                                                                                                                  ; N/A     ;
; USB3_DQ[2]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[2]                                                                                                                   ; N/A     ;
; USB3_DQ[2]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[2]                                                                                                                   ; N/A     ;
; USB3_DQ[30]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[30]                                                                                                                  ; N/A     ;
; USB3_DQ[30]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[30]                                                                                                                  ; N/A     ;
; USB3_DQ[31]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[31]                                                                                                                  ; N/A     ;
; USB3_DQ[31]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[31]                                                                                                                  ; N/A     ;
; USB3_DQ[3]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[3]                                                                                                                   ; N/A     ;
; USB3_DQ[3]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[3]                                                                                                                   ; N/A     ;
; USB3_DQ[4]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[4]                                                                                                                   ; N/A     ;
; USB3_DQ[4]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[4]                                                                                                                   ; N/A     ;
; USB3_DQ[5]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[5]                                                                                                                   ; N/A     ;
; USB3_DQ[5]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[5]                                                                                                                   ; N/A     ;
; USB3_DQ[6]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[6]                                                                                                                   ; N/A     ;
; USB3_DQ[6]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[6]                                                                                                                   ; N/A     ;
; USB3_DQ[7]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[7]                                                                                                                   ; N/A     ;
; USB3_DQ[7]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[7]                                                                                                                   ; N/A     ;
; USB3_DQ[8]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[8]                                                                                                                   ; N/A     ;
; USB3_DQ[8]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[8]                                                                                                                   ; N/A     ;
; USB3_DQ[9]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[9]                                                                                                                   ; N/A     ;
; USB3_DQ[9]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; USB3_DQ[9]                                                                                                                   ; N/A     ;
; USB3_PCLK                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_pll:pll_inst|altpll:altpll_component|hnr_pll_altpll:auto_generated|wire_pll1_clk[1]                                      ; N/A     ;
; USB3_PCLK                              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_pll:pll_inst|altpll:altpll_component|hnr_pll_altpll:auto_generated|wire_pll1_clk[1]                                      ; N/A     ;
; counter[0]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[0]~_wirecell                                                                                                         ; N/A     ;
; counter[0]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[0]~_wirecell                                                                                                         ; N/A     ;
; counter[10]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[10]                                                                                                                  ; N/A     ;
; counter[10]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[10]                                                                                                                  ; N/A     ;
; counter[11]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[11]                                                                                                                  ; N/A     ;
; counter[11]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[11]                                                                                                                  ; N/A     ;
; counter[12]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[12]                                                                                                                  ; N/A     ;
; counter[12]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[12]                                                                                                                  ; N/A     ;
; counter[13]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[13]                                                                                                                  ; N/A     ;
; counter[13]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[13]                                                                                                                  ; N/A     ;
; counter[14]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[14]                                                                                                                  ; N/A     ;
; counter[14]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[14]                                                                                                                  ; N/A     ;
; counter[15]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[15]                                                                                                                  ; N/A     ;
; counter[15]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[15]                                                                                                                  ; N/A     ;
; counter[16]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[16]                                                                                                                  ; N/A     ;
; counter[16]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[16]                                                                                                                  ; N/A     ;
; counter[17]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[17]                                                                                                                  ; N/A     ;
; counter[17]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[17]                                                                                                                  ; N/A     ;
; counter[18]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[18]                                                                                                                  ; N/A     ;
; counter[18]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[18]                                                                                                                  ; N/A     ;
; counter[19]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[19]                                                                                                                  ; N/A     ;
; counter[19]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[19]                                                                                                                  ; N/A     ;
; counter[1]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[1]                                                                                                                   ; N/A     ;
; counter[1]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[1]                                                                                                                   ; N/A     ;
; counter[20]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[20]                                                                                                                  ; N/A     ;
; counter[20]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[20]                                                                                                                  ; N/A     ;
; counter[21]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[21]                                                                                                                  ; N/A     ;
; counter[21]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[21]                                                                                                                  ; N/A     ;
; counter[22]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[22]                                                                                                                  ; N/A     ;
; counter[22]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[22]                                                                                                                  ; N/A     ;
; counter[23]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[23]                                                                                                                  ; N/A     ;
; counter[23]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[23]                                                                                                                  ; N/A     ;
; counter[24]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[24]                                                                                                                  ; N/A     ;
; counter[24]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[24]                                                                                                                  ; N/A     ;
; counter[25]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[25]                                                                                                                  ; N/A     ;
; counter[25]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[25]                                                                                                                  ; N/A     ;
; counter[26]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[26]                                                                                                                  ; N/A     ;
; counter[26]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[26]                                                                                                                  ; N/A     ;
; counter[27]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[27]                                                                                                                  ; N/A     ;
; counter[27]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[27]                                                                                                                  ; N/A     ;
; counter[28]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[28]                                                                                                                  ; N/A     ;
; counter[28]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[28]                                                                                                                  ; N/A     ;
; counter[29]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[29]                                                                                                                  ; N/A     ;
; counter[29]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[29]                                                                                                                  ; N/A     ;
; counter[2]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[2]                                                                                                                   ; N/A     ;
; counter[2]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[2]                                                                                                                   ; N/A     ;
; counter[30]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[30]                                                                                                                  ; N/A     ;
; counter[30]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[30]                                                                                                                  ; N/A     ;
; counter[31]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[31]                                                                                                                  ; N/A     ;
; counter[31]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[31]                                                                                                                  ; N/A     ;
; counter[3]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[3]                                                                                                                   ; N/A     ;
; counter[3]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[3]                                                                                                                   ; N/A     ;
; counter[4]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[4]                                                                                                                   ; N/A     ;
; counter[4]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[4]                                                                                                                   ; N/A     ;
; counter[5]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[5]                                                                                                                   ; N/A     ;
; counter[5]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[5]                                                                                                                   ; N/A     ;
; counter[6]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[6]                                                                                                                   ; N/A     ;
; counter[6]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[6]                                                                                                                   ; N/A     ;
; counter[7]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[7]                                                                                                                   ; N/A     ;
; counter[7]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[7]                                                                                                                   ; N/A     ;
; counter[8]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[8]                                                                                                                   ; N/A     ;
; counter[8]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[8]                                                                                                                   ; N/A     ;
; counter[9]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[9]                                                                                                                   ; N/A     ;
; counter[9]                             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; counter[9]                                                                                                                   ; N/A     ;
; hnr_fifo:fifo_inst|rdclk               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_pll:pll_inst|altpll:altpll_component|hnr_pll_altpll:auto_generated|wire_pll1_clk[0]                                      ; N/A     ;
; hnr_fifo:fifo_inst|rdclk               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_pll:pll_inst|altpll:altpll_component|hnr_pll_altpll:auto_generated|wire_pll1_clk[0]                                      ; N/A     ;
; hnr_fifo:fifo_inst|rdempty             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_mmf1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]~_wirecell ; N/A     ;
; hnr_fifo:fifo_inst|rdempty             ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_mmf1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]~_wirecell ; N/A     ;
; hnr_fifo:fifo_inst|rdreq               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_mmf1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]           ; N/A     ;
; hnr_fifo:fifo_inst|rdreq               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_mmf1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]           ; N/A     ;
; hnr_fifo:fifo_inst|wrfull              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_mmf1:auto_generated|cmpr_f66:wrfull_eq_comp|aneb_result_wire[0]~_wirecell  ; N/A     ;
; hnr_fifo:fifo_inst|wrfull              ; pre-synthesis ; connected ; Top            ; post-synthesis    ; hnr_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_mmf1:auto_generated|cmpr_f66:wrfull_eq_comp|aneb_result_wire[0]~_wirecell  ; N/A     ;
; hnr_fifo:fifo_inst|wrreq               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|wrreq                                                                                                     ; N/A     ;
; hnr_fifo:fifo_inst|wrreq               ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|wrreq                                                                                                     ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[0]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[0]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[0]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[0]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[10]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[10]                                                                                            ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[10]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[10]                                                                                            ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[11]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[11]                                                                                            ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[11]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[11]                                                                                            ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[12]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[12]                                                                                            ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[12]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[12]                                                                                            ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[13]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[13]                                                                                            ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[13]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[13]                                                                                            ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[1]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[1]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[1]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[1]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[2]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[2]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[2]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[2]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[3]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[3]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[3]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[3]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[4]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[4]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[4]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[4]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[5]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[5]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[5]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[5]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[6]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[6]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[6]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[6]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[7]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[7]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[7]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[7]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[8]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[8]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[8]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[8]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[9]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[9]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_cnt[9]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_cnt[9]                                                                                             ; N/A     ;
; stream_out:stream_inst|usb_rd_state[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_state[0]                                                                                           ; N/A     ;
; stream_out:stream_inst|usb_rd_state[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_state[0]                                                                                           ; N/A     ;
; stream_out:stream_inst|usb_rd_state[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_state[1]                                                                                           ; N/A     ;
; stream_out:stream_inst|usb_rd_state[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_state[1]                                                                                           ; N/A     ;
; stream_out:stream_inst|usb_rd_state[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_state[2]                                                                                           ; N/A     ;
; stream_out:stream_inst|usb_rd_state[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; stream:stream_inst|usb_rd_state[2]                                                                                           ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[0]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[0]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[10]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[10]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[11]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[11]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[12]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[12]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[13]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[13]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[14]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[14]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[15]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[15]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[16]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[16]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[17]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[17]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[18]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[18]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[19]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[19]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[1]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[1]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[20]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[20]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[21]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[21]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[22]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[22]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[23]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[23]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[24]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[24]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[25]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[25]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[26]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[26]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[27]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[27]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[28]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[28]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[29]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[29]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[2]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[2]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[30]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[30]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[31]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[31]  ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[3]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[3]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[4]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[4]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[5]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[5]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[6]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[6]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[7]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[7]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[8]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[8]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[9]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_cnt[9]   ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_state[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_state[0] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_state[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_state[1] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_state[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; stream_out:stream_inst|usb_wr_state[2] ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                                                                          ; N/A     ;
; DAC1[0]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[14]                                                                              ; N/A     ;
; DAC1[0]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[14]                                                                              ; N/A     ;
; DAC1[10]                               ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[24]                                                                              ; N/A     ;
; DAC1[10]                               ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[24]                                                                              ; N/A     ;
; DAC1[11]                               ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[25]                                                                              ; N/A     ;
; DAC1[11]                               ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[25]                                                                              ; N/A     ;
; DAC1[12]                               ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[26]                                                                              ; N/A     ;
; DAC1[12]                               ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[26]                                                                              ; N/A     ;
; DAC1[13]                               ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[27]~_wirecell                                                                    ; N/A     ;
; DAC1[13]                               ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[27]~_wirecell                                                                    ; N/A     ;
; DAC1[1]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[15]                                                                              ; N/A     ;
; DAC1[1]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[15]                                                                              ; N/A     ;
; DAC1[2]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[16]                                                                              ; N/A     ;
; DAC1[2]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[16]                                                                              ; N/A     ;
; DAC1[3]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[17]                                                                              ; N/A     ;
; DAC1[3]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[17]                                                                              ; N/A     ;
; DAC1[4]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[18]                                                                              ; N/A     ;
; DAC1[4]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[18]                                                                              ; N/A     ;
; DAC1[5]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[19]                                                                              ; N/A     ;
; DAC1[5]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[19]                                                                              ; N/A     ;
; DAC1[6]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[20]                                                                              ; N/A     ;
; DAC1[6]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[20]                                                                              ; N/A     ;
; DAC1[7]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[21]                                                                              ; N/A     ;
; DAC1[7]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[21]                                                                              ; N/A     ;
; DAC1[8]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[22]                                                                              ; N/A     ;
; DAC1[8]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[22]                                                                              ; N/A     ;
; DAC1[9]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[23]                                                                              ; N/A     ;
; DAC1[9]                                ; post-fitting  ; connected ; Top            ; post-synthesis    ; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|sin_out[23]                                                                              ; N/A     ;
+----------------------------------------+---------------+-----------+----------------+-------------------+------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                         ;
+---------------------------------------------+-------+------------------+--------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:FPGA ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------+--------------------------------+
; Estimated Total logic elements              ; 3220  ; 147              ; 3700               ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; Total combinational functions               ; 3124  ; 121              ; 1399               ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                    ;                                ;
;     -- 4 input functions                    ; 74    ; 52               ; 944                ; 0                              ;
;     -- 3 input functions                    ; 1565  ; 33               ; 313                ; 0                              ;
;     -- <=2 input functions                  ; 1485  ; 36               ; 142                ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; Logic elements by mode                      ;       ;                  ;                    ;                                ;
;     -- normal mode                          ; 882   ; 113              ; 1309               ; 0                              ;
;     -- arithmetic mode                      ; 2242  ; 8                ; 90                 ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; Total registers                             ; 2074  ; 90               ; 2833               ; 0                              ;
;     -- Dedicated logic registers            ; 2074  ; 90               ; 2833               ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                  ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                  ; 0                              ;
; I/O pins                                    ; 189   ; 0                ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                  ; 0                              ;
; Total memory bits                           ; 32820 ; 0                ; 593920             ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                  ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                  ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                  ; 2                              ;
;                                             ;       ;                  ;                    ;                                ;
; Connections                                 ;       ;                  ;                    ;                                ;
;     -- Input Connections                    ; 2176  ; 133              ; 3692               ; 2                              ;
;     -- Registered Input Connections         ; 2140  ; 101              ; 3152               ; 0                              ;
;     -- Output Connections                   ; 2106  ; 284              ; 1                  ; 3612                           ;
;     -- Registered Output Connections        ; 130   ; 283              ; 0                  ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; Internal Connections                        ;       ;                  ;                    ;                                ;
;     -- Total Connections                    ; 16048 ; 952              ; 18016              ; 3616                           ;
;     -- Registered Connections               ; 7521  ; 731              ; 13984              ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; External Connections                        ;       ;                  ;                    ;                                ;
;     -- Top                                  ; 64    ; 123              ; 1950               ; 2145                           ;
;     -- sld_hub:auto_hub                     ; 123   ; 20               ; 274                ; 0                              ;
;     -- sld_signaltap:FPGA                   ; 1950  ; 274              ; 0                  ; 1469                           ;
;     -- hard_block:auto_generated_inst       ; 2145  ; 0                ; 1469               ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; Partition Interface                         ;       ;                  ;                    ;                                ;
;     -- Input Ports                          ; 7     ; 21               ; 349                ; 2                              ;
;     -- Output Ports                         ; 243   ; 39               ; 302                ; 3                              ;
;     -- Bidir Ports                          ; 32    ; 0                ; 0                  ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; Registered Ports                            ;       ;                  ;                    ;                                ;
;     -- Registered Input Ports               ; 0     ; 4                ; 295                ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 28               ; 291                ; 0                              ;
;                                             ;       ;                  ;                    ;                                ;
; Port Connectivity                           ;       ;                  ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 1                ; 70                 ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 1                ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 6                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 1                ; 35                 ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 2                ; 40                 ; 1                              ;
;     -- Output Ports with no Fanout          ; 0     ; 15               ; 291                ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                   ;
+----------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                   ; Partition ; Type          ; Location ; Status                                     ;
+----------------------------------------+-----------+---------------+----------+--------------------------------------------+
; CLK_26M                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLK_26M                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLK_26M~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; CLK_IN                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLK_IN                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLK_IN~input                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[13]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[13]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC1[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC1[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC1[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[13]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[13]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC2[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC2[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC2[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[13]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[13]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC3[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC3[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC3[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[13]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[13]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC4[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC4[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC4[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[13]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[13]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC5[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC5[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC5[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[13]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[13]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC6[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC6[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC6[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[13]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[13]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC7[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC7[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC7[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[0]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[0]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[0]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[10]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[10]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[10]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[11]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[11]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[11]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[12]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[12]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[12]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[13]                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[13]                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[13]~output                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[1]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[1]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[1]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[2]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[2]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[2]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[3]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[3]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[3]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[4]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[4]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[4]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[5]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[5]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[5]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[6]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[6]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[6]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[7]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[7]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[7]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[8]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[8]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[8]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC8[9]                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC8[9]                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC8[9]~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; DAC_CLK                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DAC_CLK                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DAC_CLK~output                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; SCLK                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SCLK                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SCLK~output                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_CTL0                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- USB3_CTL0                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- USB3_CTL0~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_CTL1                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- USB3_CTL1                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- USB3_CTL1~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_CTL11                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- USB3_CTL11                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- USB3_CTL11~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_CTL12                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- USB3_CTL12                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- USB3_CTL12~output               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_CTL2                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- USB3_CTL2                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- USB3_CTL2~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_CTL3                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- USB3_CTL3                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- USB3_CTL3~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_CTL4                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- USB3_CTL4                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_CTL4~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_CTL5                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- USB3_CTL5                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_CTL5~input                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[0]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[0]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[0]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[10]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[10]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[10]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[11]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[11]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[11]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[12]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[12]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[12]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[13]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[13]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[13]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[14]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[14]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[14]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[15]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[15]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[15]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[16]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[16]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[16]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[17]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[17]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[17]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[18]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[18]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[18]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[19]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[19]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[19]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[1]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[1]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[1]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[20]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[20]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[20]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[21]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[21]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[21]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[22]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[22]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[22]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[23]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[23]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[23]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[24]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[24]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[24]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[25]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[25]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[25]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[26]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[26]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[26]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[27]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[27]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[27]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[28]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[28]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[28]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[29]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[29]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[29]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[2]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[2]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[2]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[30]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[30]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[30]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[31]                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[31]                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[31]~output              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[3]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[3]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[3]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[4]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[4]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[4]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[5]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[5]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[5]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[6]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[6]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[6]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[7]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[7]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[7]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[8]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[8]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[8]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_DQ[9]                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- USB3_DQ[9]                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- USB3_DQ[9]~output               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                        ;           ;               ;          ;                                            ;
; USB3_PCLK                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- USB3_PCLK                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- USB3_PCLK~output                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; altera_reserved_tck                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdi                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; altera_reserved_tdo                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; altera_reserved_tms                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[0]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[0]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[0]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[10]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[10]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[10]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[11]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[11]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[11]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[12]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[12]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[12]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[13]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[13]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[13]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[14]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[14]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[14]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[15]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[15]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[15]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[16]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[16]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[16]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[17]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[17]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[17]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[18]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[18]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[18]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[19]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[19]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[19]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[1]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[1]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[1]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[20]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[20]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[20]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[21]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[21]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[21]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[22]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[22]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[22]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[23]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[23]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[23]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[24]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[24]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[24]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[25]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[25]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[25]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[26]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[26]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[26]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[27]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[27]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[27]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[28]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[28]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[28]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[29]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[29]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[29]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[2]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[2]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[2]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[30]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[30]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[30]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[31]                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[31]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[31]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[3]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[3]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[3]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[4]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[4]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[4]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[5]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[5]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[5]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[6]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[6]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[6]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[7]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[7]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[7]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[8]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[8]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[8]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; data_hnr[9]                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- data_hnr[9]                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- data_hnr[9]~output              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_0_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_10_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_11_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_12_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_13_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_14_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_15_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_16_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_17_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_18_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_19_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_1_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_20_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_21_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_22_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_23_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_24_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_25_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_26_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_27_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_28_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_29_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_2_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_30_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_31_                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_3_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_4_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_5_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_6_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_7_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_8_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.counter_9_                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.fifo_inst_rdclk             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.fifo_inst_rdempty           ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.fifo_inst_rdreq             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.fifo_inst_wrfull            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.fifo_inst_wrreq             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_0_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_10_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_11_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_12_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_13_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_1_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_2_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_3_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_4_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_5_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_6_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_7_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_8_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_cnt_9_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_state_0_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_state_1_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_rd_state_2_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_0_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_10_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_11_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_12_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_13_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_14_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_15_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_16_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_17_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_18_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_19_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_1_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_20_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_21_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_22_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_23_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_24_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_25_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_26_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_27_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_28_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_29_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_2_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_30_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_31_  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_3_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_4_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_5_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_6_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_7_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_8_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_cnt_9_   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_state_0_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_state_1_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
; pre_syn.bp.stream_inst_usb_wr_state_2_ ; Top       ; Output Port   ; n/a      ;                                            ;
;                                        ;           ;               ;          ;                                            ;
+----------------------------------------+-----------+---------------+----------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                   ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 7,060                                                                                   ;
;                                             ;                                                                                         ;
; Total combinational functions               ; 4644                                                                                    ;
; Logic element usage by number of LUT inputs ;                                                                                         ;
;     -- 4 input functions                    ; 1070                                                                                    ;
;     -- 3 input functions                    ; 1911                                                                                    ;
;     -- <=2 input functions                  ; 1663                                                                                    ;
;                                             ;                                                                                         ;
; Logic elements by mode                      ;                                                                                         ;
;     -- normal mode                          ; 2304                                                                                    ;
;     -- arithmetic mode                      ; 2340                                                                                    ;
;                                             ;                                                                                         ;
; Total registers                             ; 4997                                                                                    ;
;     -- Dedicated logic registers            ; 4997                                                                                    ;
;     -- I/O registers                        ; 0                                                                                       ;
;                                             ;                                                                                         ;
; I/O pins                                    ; 189                                                                                     ;
; Total memory bits                           ; 626740                                                                                  ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                       ;
; Total PLLs                                  ; 2                                                                                       ;
;     -- PLLs                                 ; 2                                                                                       ;
;                                             ;                                                                                         ;
; Maximum fan-out node                        ; hnr_pll:pll_inst|altpll:altpll_component|hnr_pll_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 2115                                                                                    ;
; Total fan-out                               ; 32407                                                                                   ;
; Average fan-out                             ; 3.16                                                                                    ;
+---------------------------------------------+-----------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                      ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; NCO_bb:nco_inst|NCO:nco_c1|SINCOS:u|altshift_taps:quadrant_rtl_0|shift_taps_55m:auto_generated|altsyncram_vc81:altsyncram2|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; 26           ; 2            ; 26           ; 2            ; 52     ; None ;
; hnr_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_mmf1:auto_generated|altsyncram_d111:fifo_ram|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; None ;
; sld_signaltap:FPGA|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8324:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4096         ; 145          ; 4096         ; 145          ; 593920 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Mar 09 17:21:34 2017
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off FPGA -c FPGA --merge=on
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:FPGA"
Info (35024): Succesfully connected in-system debug instance "FPGA" to all 291 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 1 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLK_26M"
Info (21057): Implemented 7462 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 7 input pins
    Info (21059): Implemented 154 output pins
    Info (21060): Implemented 32 bidirectional pins
    Info (21061): Implemented 7087 logic cells
    Info (21064): Implemented 179 RAM segments
    Info (21065): Implemented 2 PLLs
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 575 megabytes
    Info: Processing ended: Thu Mar 09 17:21:36 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


