<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:31.1731</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.03.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7035773</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2022.11.29</openDate><openNumber>10-2022-0157419</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.03.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.10.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020237040789</familyApplicationNumber></familyInfo><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전기 특성이 양호한 반도체 장치를 제공한다. 신뢰성이 높은 반도체 장치를 제공한다. 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층과, 제 2 절연층을 가지는 반도체 장치로 한다. 제 1 트랜지스터는 제 1 반도체층과, 제 1 게이트 절연층과, 제 1 게이트 전극을 가진다. 제 1 반도체층은 금속 산화물을 가진다. 제 2 트랜지스터는 제 2 반도체층과, 제 2 게이트 절연층과, 제 2 게이트 전극을 가진다. 제 2 반도체층은 결정성 실리콘을 가진다. 제 1 절연층은 제 2 절연층을 개재(介在)하여 제 1 트랜지스터와 중첩되는 영역을 가진다. 제 2 절연층은 제 1 절연층을 개재하여 제 2 트랜지스터와 중첩되는 영역을 가진다. 제 2 절연층은 제 1 절연층보다 막 밀도가 높다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.09.23</internationOpenDate><internationOpenNumber>WO2021186285</internationOpenNumber><internationalApplicationDate>2021.03.08</internationalApplicationDate><internationalApplicationNumber>PCT/IB2021/051895</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층과, 제 2 절연층을 가지고,상기 제 1 트랜지스터는 제 1 반도체층과, 제 1 게이트 절연층과, 제 1 게이트 전극을 가지고,상기 제 1 반도체층은 금속 산화물을 가지고,상기 제 1 게이트 전극은 상기 제 1 게이트 절연층을 개재(介在)하여 상기 제 1 반도체층과 중첩되는 영역을 가지고,상기 제 2 트랜지스터는 제 2 반도체층과, 제 2 게이트 절연층과, 제 2 게이트 전극을 가지고,상기 제 2 반도체층은 결정성 실리콘을 가지고,상기 제 2 게이트 전극은 상기 제 2 게이트 절연층을 개재하여 상기 제 2 반도체층과 중첩되는 영역을 가지고,상기 제 1 절연층은 상기 제 2 절연층을 개재하여 상기 제 1 트랜지스터와 중첩되는 영역을 가지고,상기 제 2 절연층은 상기 제 1 절연층을 개재하여 상기 제 2 트랜지스터와 중첩되는 영역을 가지고,상기 제 2 절연층은 상기 제 1 절연층보다 막 밀도가 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 게이트 전극은 상기 제 1 반도체층을 개재하여 상기 제 2 절연층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제 1 트랜지스터는 제 3 게이트 절연층과 제 3 게이트 전극을 가지고,상기 제 3 게이트 전극은 상기 제 3 게이트 절연층을 개재하여 상기 제 1 반도체층과 중첩되는 영역을 가지고,상기 제 2 절연층은 상기 제 3 게이트 전극을 개재하여 상기 제 3 게이트 절연층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 2 항에 있어서,상기 제 1 트랜지스터는 제 3 게이트 전극을 가지고,상기 제 3 게이트 전극은 상기 제 1 절연층 및 상기 제 2 절연층을 개재하여 상기 제 1 반도체층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 3 게이트 전극은 상기 제 2 게이트 전극과 같은 도전막을 가공하여 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서,상기 제 2 반도체층은 제 1 영역과 상기 제 1 영역을 끼우는 한 쌍의 제 2 영역을 가지고,상기 제 1 영역은 상기 제 2 게이트 전극과 중첩되는 영역을 가지고,상기 제 3 게이트 전극은 결정성 실리콘을 가지고,상기 제 2 영역 및 상기 제 3 게이트 전극은 각각 붕소, 알루미늄, 갈륨, 인듐, 인, 비소, 안티모니, 및 비스무트 중에서 선택되는 하나 또는 복수를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제 1 반도체층은 상기 제 1 게이트 전극을 개재하여 상기 제 2 절연층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서,제 1 트랜지스터와 제 2 트랜지스터를 가지고,상기 제 1 트랜지스터는 제 1 반도체층과, 제 1 게이트 절연층과, 제 1 게이트 전극을 가지고,상기 제 1 반도체층은 금속 산화물을 가지고,상기 제 1 게이트 전극은 상기 제 1 게이트 절연층을 개재하여 상기 제 1 반도체층과 중첩되는 영역을 가지고,상기 제 2 트랜지스터는 제 2 반도체층과, 제 2 게이트 절연층과, 제 2 게이트 전극을 가지고,상기 제 2 반도체층은 결정성 실리콘을 가지고,상기 제 2 게이트 전극은 상기 제 2 게이트 절연층을 개재하여 상기 제 2 반도체층과 중첩되는 영역을 가지고,상기 제 1 게이트 절연층은 제 1 절연층과 상기 제 1 절연층 위의 제 2 절연층을 가지고,상기 제 2 절연층은 상기 제 1 절연층을 개재하여 상기 제 2 트랜지스터와 중첩되는 영역을 가지고,상기 제 2 절연층은 상기 제 1 절연층보다 막 밀도가 높은, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 제 1 게이트 전극은 상기 제 2 게이트 전극과 같은 도전막을 가공하여 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 8 항에 있어서,상기 제 2 반도체층은 제 1 영역과, 상기 제 1 영역을 끼우는 한 쌍의 제 2 영역을 가지고,상기 제 1 영역은 상기 제 2 게이트 전극과 중첩되는 영역을 가지고,상기 제 1 게이트 전극은 결정성 실리콘을 가지고,상기 제 2 영역 및 상기 제 1 게이트 전극은 각각 붕소, 알루미늄, 갈륨, 인듐, 인, 비소, 안티모니, 및 비스무트 중에서 선택되는 하나 또는 복수를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,상기 제 2 반도체층은 상기 제 2 게이트 전극을 개재하여 상기 제 1 절연층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,상기 제 2 게이트 전극은 상기 제 2 반도체층을 개재하여 상기 제 1 절연층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 반도체 장치의 제작 방법으로서,결정성 실리콘을 가지는 제 1 반도체층, 제 1 게이트 절연층, 및 제 1 게이트 전극을 가지는 제 1 트랜지스터를 형성하고,상기 제 1 트랜지스터 위에 제 1 절연층을 형성하고,상기 제 1 절연층 위에 상기 제 1 절연층보다 높은 막 밀도를 가지는 제 2 절연층을 형성하고,상기 제 2 절연층 위에 금속 산화물을 가지는 제 2 반도체층을 형성하고, 상기 제 2 절연층 및 상기 제 2 반도체층 위에 제 2 게이트 절연층을 형성하고,상기 제 2 게이트 절연층 위에 도전막을 형성하고,상기 도전막을 가공하여 상기 제 2 반도체층 및 상기 제 2 게이트 절연층을 포함하여 이루어지는 제 2 트랜지스터의 제 2 게이트 전극 및 상기 제 1 반도체층에 전기적으로 접속되는 배선을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SHIMA Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OKAZAKI Kenichi</engName><name>오카자키 케니치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.03.20</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-050364</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.10.14</receiptDate><receiptNumber>1-1-2022-1081211-35</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.10.25</receiptDate><receiptNumber>1-5-2022-0158555-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2023.11.27</receiptDate><receiptNumber>1-1-2023-1322005-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.03.08</receiptDate><receiptNumber>1-1-2024-0262190-55</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.03.08</receiptDate><receiptNumber>1-1-2024-0262200-24</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227035773.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c8d6c0a9f4e161c6e3b7e9dc7364283944eff12e8583a4d597b45c1be1ca3eb6e85abd11be36a4126721097d840d55cd352732ae6522d91b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4777c4153bb9864d25f752f3e64c6fe2dec43203b08658af3bdc844dfa303a2cfa9dd46818170dbddbf3872a5829278a184289f58716f9f8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>