TimeQuest Timing Analyzer report for UA
Fri May 05 22:58:19 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; UA                                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 233.54 MHz ; 233.54 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.282 ; -25.059            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.541 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -22.331                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.282 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.203      ;
; -3.224 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.145      ;
; -3.173 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.094      ;
; -3.173 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.094      ;
; -3.173 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.094      ;
; -3.164 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.085      ;
; -3.164 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.085      ;
; -3.164 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.085      ;
; -3.163 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.084      ;
; -3.163 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.084      ;
; -3.163 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.084      ;
; -3.163 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.084      ;
; -2.953 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.874      ;
; -2.945 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.046     ; 3.900      ;
; -2.936 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.046     ; 3.891      ;
; -2.935 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.046     ; 3.890      ;
; -2.825 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.746      ;
; -2.825 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.746      ;
; -2.825 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.746      ;
; -2.597 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.046     ; 3.552      ;
; -2.155 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 3.075      ;
; -2.069 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.989      ;
; -1.963 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.883      ;
; -1.926 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.846      ;
; -1.866 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.786      ;
; -1.863 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.783      ;
; -1.634 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.554      ;
; -1.563 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.483      ;
; -1.470 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.390      ;
; -1.368 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.288      ;
; -1.220 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.140      ;
; -1.214 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.134      ;
; -1.186 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.106      ;
; -1.171 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.091      ;
; -1.167 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.087      ;
; -1.119 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.039      ;
; -1.060 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.980      ;
; -1.060 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.980      ;
; -1.023 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.943      ;
; -0.684 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.604      ;
; -0.462 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.383      ;
; -0.456 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.377      ;
; -0.455 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.376      ;
; -0.438 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.359      ;
; -0.225 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.146      ;
; -0.224 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.145      ;
; -0.222 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.143      ;
; -0.204 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.125      ;
; -0.091 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.012      ;
; -0.085 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.080     ; 1.006      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.541 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.853      ;
; 0.553 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.865      ;
; 0.692 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.004      ;
; 0.692 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.004      ;
; 0.694 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.006      ;
; 0.713 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.025      ;
; 0.731 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.043      ;
; 0.796 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.108      ;
; 0.856 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.168      ;
; 0.876 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.188      ;
; 0.897 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.209      ;
; 0.901 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.213      ;
; 0.986 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.298      ;
; 1.149 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.461      ;
; 1.169 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.480      ;
; 1.212 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.523      ;
; 1.274 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.585      ;
; 1.307 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.619      ;
; 1.336 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.648      ;
; 1.358 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.670      ;
; 1.458 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.769      ;
; 1.483 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.794      ;
; 1.492 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.803      ;
; 1.496 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.807      ;
; 1.559 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.870      ;
; 1.559 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.870      ;
; 1.616 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.928      ;
; 1.646 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.957      ;
; 1.688 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.999      ;
; 1.695 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.007      ;
; 1.707 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.018      ;
; 1.756 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.068      ;
; 1.782 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.093      ;
; 1.814 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.125      ;
; 1.829 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.140      ;
; 1.853 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.164      ;
; 1.950 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.261      ;
; 1.995 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.306      ;
; 2.175 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.487      ;
; 2.199 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.511      ;
; 2.201 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.513      ;
; 2.206 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.518      ;
; 2.209 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.520      ;
; 2.216 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.528      ;
; 2.225 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 2.537      ;
; 2.240 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 2.551      ;
; 2.887 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.128      ; 3.247      ;
; 3.207 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.128      ; 3.567      ;
; 3.256 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.128      ; 3.616      ;
; 3.271 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.128      ; 3.631      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.299  ; 0.487        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.566 ; 5.732 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.192 ; 5.395 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.856 ; 5.123 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.378 ; 2.631 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.836 ; 5.015 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 5.566 ; 5.732 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.694 ; 3.977 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.983 ; 5.146 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.955 ; 5.223 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -1.770 ; -1.996 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.770 ; -1.996 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.045 ; -2.229 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.901 ; -2.133 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.103 ; -2.360 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.373 ; -2.658 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.540 ; -2.826 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.847 ; -2.135 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.059 ; -2.281 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; apin[*]   ; clk        ; 9.249 ; 8.871 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 8.271 ; 8.549 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 8.859 ; 8.580 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 8.457 ; 8.305 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 8.249 ; 8.066 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 8.782 ; 8.501 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.970 ; 7.862 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 9.249 ; 8.871 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 8.294 ; 8.193 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.990 ; 8.827 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.274 ; 4.122 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 8.848 ; 8.789 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 7.416 ; 7.196 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 8.402 ; 8.347 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 7.181 ; 7.002 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 7.501 ; 7.263 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 8.848 ; 8.789 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 8.643 ; 8.568 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 8.794 ; 8.722 ; Rise       ; clk             ;
;  ypin[7]  ; clk        ; 7.145 ; 7.100 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 8.408 ; 8.193 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.274 ; 4.122 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; apin[*]   ; clk        ; 7.556 ; 7.358 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 7.590 ; 7.843 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 8.156 ; 7.880 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 7.803 ; 7.613 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 7.556 ; 7.392 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 8.190 ; 7.857 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.656 ; 7.358 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 8.661 ; 8.247 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 8.020 ; 7.754 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.415 ; 8.207 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.237 ; 4.090 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 6.980 ; 6.842 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 7.240 ; 7.029 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 8.241 ; 8.191 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 7.014 ; 6.842 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 7.321 ; 7.092 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 8.612 ; 8.554 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 8.473 ; 8.405 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 8.560 ; 8.489 ; Rise       ; clk             ;
;  ypin[7]  ; clk        ; 6.980 ; 6.937 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 8.189 ; 7.982 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.237 ; 4.090 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; xpin[6]    ; Z           ; 7.123 ;    ;    ; 7.323 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; xpin[6]    ; Z           ; 6.959 ;    ;    ; 7.151 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 253.87 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.939 ; -22.413           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.503 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.331                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.939 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.869      ;
; -2.939 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.869      ;
; -2.939 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.869      ;
; -2.939 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.869      ;
; -2.872 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.802      ;
; -2.872 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.802      ;
; -2.872 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.802      ;
; -2.872 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.802      ;
; -2.867 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.797      ;
; -2.867 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.797      ;
; -2.867 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.797      ;
; -2.867 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.797      ;
; -2.759 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.038     ; 3.723      ;
; -2.687 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.038     ; 3.651      ;
; -2.680 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.038     ; 3.644      ;
; -2.601 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.531      ;
; -2.601 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.531      ;
; -2.601 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.531      ;
; -2.601 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.531      ;
; -2.387 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.038     ; 3.351      ;
; -1.922 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.852      ;
; -1.844 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.774      ;
; -1.757 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.687      ;
; -1.721 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.651      ;
; -1.675 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.605      ;
; -1.644 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.574      ;
; -1.456 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.386      ;
; -1.408 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.338      ;
; -1.282 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.212      ;
; -1.205 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.135      ;
; -1.056 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.986      ;
; -1.017 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.947      ;
; -0.995 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.925      ;
; -0.992 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.922      ;
; -0.990 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.920      ;
; -0.969 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.899      ;
; -0.948 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.878      ;
; -0.916 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.846      ;
; -0.851 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.781      ;
; -0.574 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.504      ;
; -0.318 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.248      ;
; -0.311 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.241      ;
; -0.307 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.237      ;
; -0.293 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.223      ;
; -0.110 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.040      ;
; -0.110 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.040      ;
; -0.108 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.038      ;
; -0.102 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.032      ;
; 0.015  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 0.915      ;
; 0.016  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.072     ; 0.914      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.503 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.790      ;
; 0.511 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.798      ;
; 0.635 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.639 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.926      ;
; 0.641 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.928      ;
; 0.641 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.928      ;
; 0.684 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.971      ;
; 0.743 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.030      ;
; 0.798 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.085      ;
; 0.809 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.096      ;
; 0.835 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.841 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.899 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.186      ;
; 1.056 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.342      ;
; 1.062 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.349      ;
; 1.094 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.380      ;
; 1.154 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.440      ;
; 1.157 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.444      ;
; 1.196 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.483      ;
; 1.261 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.548      ;
; 1.318 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.604      ;
; 1.322 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.608      ;
; 1.363 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.649      ;
; 1.390 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.676      ;
; 1.420 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.706      ;
; 1.424 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.710      ;
; 1.439 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.726      ;
; 1.481 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.767      ;
; 1.501 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.787      ;
; 1.517 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.804      ;
; 1.561 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.848      ;
; 1.588 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.874      ;
; 1.627 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.913      ;
; 1.648 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.934      ;
; 1.655 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.941      ;
; 1.662 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.948      ;
; 1.732 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 2.018      ;
; 1.804 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 2.090      ;
; 1.975 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.262      ;
; 1.992 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 2.278      ;
; 1.994 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.281      ;
; 1.999 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 2.285      ;
; 2.000 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.287      ;
; 2.007 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.294      ;
; 2.007 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.294      ;
; 2.019 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 2.306      ;
; 2.626 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.118      ; 2.959      ;
; 2.916 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.118      ; 3.249      ;
; 2.925 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.118      ; 3.258      ;
; 2.992 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.118      ; 3.325      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.000 ; 5.073 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.751 ; 4.777 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.431 ; 4.465 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.112 ; 2.229 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.336 ; 4.417 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 5.000 ; 5.073 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.306 ; 3.482 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.587 ; 4.512 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.493 ; 4.554 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -1.567 ; -1.664 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.567 ; -1.664 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.859 ; -1.866 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.686 ; -1.791 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.882 ; -1.988 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.109 ; -2.272 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.265 ; -2.427 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.625 ; -1.787 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.830 ; -1.926 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; apin[*]   ; clk        ; 8.823 ; 8.322 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 7.755 ; 8.185 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 8.519 ; 8.051 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 8.012 ; 7.897 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 7.907 ; 7.542 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 8.385 ; 7.951 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.627 ; 7.377 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 8.823 ; 8.322 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 7.953 ; 7.677 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.615 ; 8.322 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.252 ; 4.038 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 8.405 ; 8.294 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 7.146 ; 6.785 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 8.148 ; 7.964 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 6.916 ; 6.611 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 7.224 ; 6.842 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 8.405 ; 8.294 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 8.361 ; 8.189 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 8.352 ; 8.230 ; Rise       ; clk             ;
;  ypin[7]  ; clk        ; 6.859 ; 6.732 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 8.070 ; 7.723 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.252 ; 4.038 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; apin[*]   ; clk        ; 7.156 ; 6.945 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 7.156 ; 7.515 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 7.805 ; 7.477 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 7.478 ; 7.199 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 7.251 ; 6.948 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 7.853 ; 7.386 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.316 ; 6.945 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 8.290 ; 7.771 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 7.707 ; 7.307 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.033 ; 7.742 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.216 ; 4.009 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 6.707 ; 6.467 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 6.983 ; 6.636 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 7.998 ; 7.825 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 6.761 ; 6.467 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 7.057 ; 6.691 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 8.189 ; 8.081 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 8.204 ; 8.042 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 8.138 ; 8.019 ; Rise       ; clk             ;
;  ypin[7]  ; clk        ; 6.707 ; 6.584 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 7.867 ; 7.533 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.216 ; 4.009 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; xpin[6]    ; Z           ; 6.709 ;    ;    ; 6.761 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; xpin[6]    ; Z           ; 6.565 ;    ;    ; 6.615 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.854 ; -4.783            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.221 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -16.810                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.854 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.805      ;
; -0.844 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.815      ;
; -0.815 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.803 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.754      ;
; -0.803 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.754      ;
; -0.803 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.754      ;
; -0.790 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.786 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.737      ;
; -0.779 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.750      ;
; -0.770 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.741      ;
; -0.763 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.738 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.689      ;
; -0.738 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.689      ;
; -0.738 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.689      ;
; -0.736 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.687      ;
; -0.695 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.646      ;
; -0.638 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.589      ;
; -0.627 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.598      ;
; -0.345 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.306 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.257      ;
; -0.266 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.217      ;
; -0.260 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.211      ;
; -0.227 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.178      ;
; -0.186 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.137      ;
; -0.141 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.069 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.020      ;
; -0.065 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.036 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.987      ;
; 0.017  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.934      ;
; 0.018  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.933      ;
; 0.033  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.918      ;
; 0.041  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.910      ;
; 0.092  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.859      ;
; 0.094  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.857      ;
; 0.097  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.854      ;
; 0.115  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.836      ;
; 0.124  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.827      ;
; 0.258  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.693      ;
; 0.353  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.598      ;
; 0.355  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.596      ;
; 0.359  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.592      ;
; 0.365  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.586      ;
; 0.471  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.480      ;
; 0.473  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.478      ;
; 0.474  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.477      ;
; 0.475  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.476      ;
; 0.526  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.425      ;
; 0.529  ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.422      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.221 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.361      ;
; 0.222 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.362      ;
; 0.261 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.275 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.276 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.276 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.280 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.314 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.342 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.482      ;
; 0.349 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.359 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.364 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.371 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.462 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.601      ;
; 0.462 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.602      ;
; 0.499 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.503 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.520 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.660      ;
; 0.533 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.539 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.678      ;
; 0.570 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.709      ;
; 0.584 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.723      ;
; 0.604 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.743      ;
; 0.611 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.750      ;
; 0.631 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.770      ;
; 0.632 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.771      ;
; 0.635 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.774      ;
; 0.638 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.778      ;
; 0.647 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.786      ;
; 0.651 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.694 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.833      ;
; 0.704 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.844      ;
; 0.719 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.858      ;
; 0.722 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.861      ;
; 0.758 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.897      ;
; 0.778 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.917      ;
; 0.796 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.935      ;
; 0.798 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.937      ;
; 0.862 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.002      ;
; 0.882 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.021      ;
; 0.905 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.045      ;
; 0.905 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.045      ;
; 0.911 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.051      ;
; 0.911 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.051      ;
; 0.913 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.053      ;
; 0.961 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 1.100      ;
; 1.269 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.438      ;
; 1.362 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.531      ;
; 1.406 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.575      ;
; 1.417 ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.586      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[0]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[3]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[4]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[6]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[7]                                             ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[8]                                             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[1]                                             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[2]                                             ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst2|lpm_ff:lpm_ff_component|dffs[5]                                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                 ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                             ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[0]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[3]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[4]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[6]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[7]|clk                                                    ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[8]|clk                                                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[1]|clk                                                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[2]|clk                                                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst2|lpm_ff_component|dffs[5]|clk                                                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 2.546 ; 3.153 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.338 ; 2.873 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.121 ; 2.841 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 1.117 ; 1.723 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.181 ; 2.731 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.546 ; 3.153 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 1.742 ; 2.408 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 2.208 ; 2.913 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.165 ; 2.847 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -0.860 ; -1.461 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.860 ; -1.461 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.959 ; -1.574 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.913 ; -1.502 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.996 ; -1.616 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.174 ; -1.836 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.243 ; -1.925 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.893 ; -1.513 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -0.980 ; -1.566 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; apin[*]   ; clk        ; 4.253 ; 4.351 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 4.076 ; 3.885 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 4.027 ; 4.229 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 3.944 ; 3.971 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 3.755 ; 3.930 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 4.015 ; 4.114 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 3.674 ; 3.828 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 4.253 ; 4.350 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 3.797 ; 3.981 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 4.180 ; 4.351 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.485 ; 2.092 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 4.293 ; 4.610 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 3.433 ; 3.559 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 4.157 ; 4.312 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 3.320 ; 3.455 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 3.446 ; 3.602 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 4.293 ; 4.610 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 4.269 ; 4.452 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 4.267 ; 4.573 ; Rise       ; clk             ;
;  ypin[7]  ; clk        ; 3.417 ; 3.574 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 3.896 ; 4.086 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.485 ; 2.092 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; apin[*]   ; clk        ; 3.476 ; 3.584 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 3.765 ; 3.605 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 3.777 ; 3.860 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 3.599 ; 3.737 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 3.476 ; 3.623 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 3.747 ; 3.820 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 3.557 ; 3.584 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 3.975 ; 4.057 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 3.659 ; 3.768 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 3.924 ; 4.030 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.469 ; 2.075 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 3.249 ; 3.379 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 3.358 ; 3.480 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 4.087 ; 4.238 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 3.249 ; 3.379 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 3.370 ; 3.522 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 4.182 ; 4.486 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 4.196 ; 4.374 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 4.157 ; 4.451 ; Rise       ; clk             ;
;  ypin[7]  ; clk        ; 3.343 ; 3.495 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 3.801 ; 3.984 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.469 ; 2.075 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; xpin[6]    ; Z           ; 3.495 ;    ;    ; 4.098 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; xpin[6]    ; Z           ; 3.419 ;    ;    ; 4.013 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.282  ; 0.221 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.282  ; 0.221 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25.059 ; 0.0   ; 0.0      ; 0.0     ; -22.331             ;
;  clk             ; -25.059 ; 0.000 ; N/A      ; N/A     ; -22.331             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.566 ; 5.732 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.192 ; 5.395 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.856 ; 5.123 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.378 ; 2.631 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.836 ; 5.015 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 5.566 ; 5.732 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.694 ; 3.977 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.983 ; 5.146 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.955 ; 5.223 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; -0.860 ; -1.461 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.860 ; -1.461 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -0.959 ; -1.574 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -0.913 ; -1.502 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.996 ; -1.616 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.174 ; -1.836 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.243 ; -1.925 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.893 ; -1.513 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -0.980 ; -1.566 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; apin[*]   ; clk        ; 9.249 ; 8.871 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 8.271 ; 8.549 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 8.859 ; 8.580 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 8.457 ; 8.305 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 8.249 ; 8.066 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 8.782 ; 8.501 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 7.970 ; 7.862 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 9.249 ; 8.871 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 8.294 ; 8.193 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 8.990 ; 8.827 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.274 ; 4.122 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 8.848 ; 8.789 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 7.416 ; 7.196 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 8.402 ; 8.347 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 7.181 ; 7.002 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 7.501 ; 7.263 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 8.848 ; 8.789 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 8.643 ; 8.568 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 8.794 ; 8.722 ; Rise       ; clk             ;
;  ypin[7]  ; clk        ; 7.145 ; 7.100 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 8.408 ; 8.193 ; Rise       ; clk             ;
; clkout    ; clk        ; 4.274 ; 4.122 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; apin[*]   ; clk        ; 3.476 ; 3.584 ; Rise       ; clk             ;
;  apin[0]  ; clk        ; 3.765 ; 3.605 ; Rise       ; clk             ;
;  apin[1]  ; clk        ; 3.777 ; 3.860 ; Rise       ; clk             ;
;  apin[2]  ; clk        ; 3.599 ; 3.737 ; Rise       ; clk             ;
;  apin[3]  ; clk        ; 3.476 ; 3.623 ; Rise       ; clk             ;
;  apin[4]  ; clk        ; 3.747 ; 3.820 ; Rise       ; clk             ;
;  apin[5]  ; clk        ; 3.557 ; 3.584 ; Rise       ; clk             ;
;  apin[6]  ; clk        ; 3.975 ; 4.057 ; Rise       ; clk             ;
;  apin[7]  ; clk        ; 3.659 ; 3.768 ; Rise       ; clk             ;
;  apin[8]  ; clk        ; 3.924 ; 4.030 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.469 ; 2.075 ; Rise       ; clk             ;
; ypin[*]   ; clk        ; 3.249 ; 3.379 ; Rise       ; clk             ;
;  ypin[0]  ; clk        ; 3.358 ; 3.480 ; Rise       ; clk             ;
;  ypin[1]  ; clk        ; 4.087 ; 4.238 ; Rise       ; clk             ;
;  ypin[2]  ; clk        ; 3.249 ; 3.379 ; Rise       ; clk             ;
;  ypin[3]  ; clk        ; 3.370 ; 3.522 ; Rise       ; clk             ;
;  ypin[4]  ; clk        ; 4.182 ; 4.486 ; Rise       ; clk             ;
;  ypin[5]  ; clk        ; 4.196 ; 4.374 ; Rise       ; clk             ;
;  ypin[6]  ; clk        ; 4.157 ; 4.451 ; Rise       ; clk             ;
;  ypin[7]  ; clk        ; 3.343 ; 3.495 ; Rise       ; clk             ;
;  ypin[8]  ; clk        ; 3.801 ; 3.984 ; Rise       ; clk             ;
; clkout    ; clk        ; 2.469 ; 2.075 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; xpin[6]    ; Z           ; 7.123 ;    ;    ; 7.323 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; xpin[6]    ; Z           ; 3.419 ;    ;    ; 4.013 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; clkout        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; clkout        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 465      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 465      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri May 05 22:58:17 2017
Info: Command: quartus_sta UA -c UA
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'UA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.282
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.282       -25.059 clk 
Info: Worst-case hold slack is 0.541
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.541         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.939
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.939       -22.413 clk 
Info: Worst-case hold slack is 0.503
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.503         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.854
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.854        -4.783 clk 
Info: Worst-case hold slack is 0.221
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.221         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -16.810 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 277 megabytes
    Info: Processing ended: Fri May 05 22:58:19 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


