$date
	Sun Jan  3 18:34:55 2016
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module tb_sync_fifo $end
$var wire 8 ! data_out [7:0] $end
$var wire 1 " f_empty $end
$var wire 1 # f_full $end
$var reg 1 $ clk $end
$var reg 8 % data_in [7:0] $end
$var reg 1 & rd_en $end
$var reg 1 ' rst $end
$var reg 1 ( wr_en $end
$scope module sync_fifo_0 $end
$var wire 1 ) clk $end
$var wire 8 * data_in [7:0] $end
$var wire 1 " f_empty $end
$var wire 1 # f_full $end
$var wire 4 + r_addr [3:0] $end
$var wire 1 , rd_en $end
$var wire 1 - rst $end
$var wire 4 . w_addr [3:0] $end
$var wire 1 / wr_en $end
$var reg 8 0 data_out [7:0] $end
$var reg 5 1 r_addr_a [4:0] $end
$var reg 5 2 w_addr_a [4:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
bx 2
bx 1
bx 0
0/
bx .
1-
0,
bx +
b0 *
1)
0(
1'
0&
b0 %
1$
x#
x"
bx !
$end
#50
0$
0)
#100
1$
1)
#150
0#
b0 +
1"
b0 .
b0 1
b0 2
0$
0)
0'
0-
#200
1$
1)
#250
0$
0)
1'
1-
#300
b1 .
0"
b1 2
1$
1)
b1 %
b1 *
1(
1/
#350
0$
0)
#400
b10 .
b10 2
1$
1)
b10 %
b10 *
#450
0$
0)
#500
b11 .
b11 2
1$
1)
b11 %
b11 *
#550
0$
0)
#600
b100 .
b100 2
1$
1)
b100 %
b100 *
#650
0$
0)
#700
b101 .
b101 2
1$
1)
b101 %
b101 *
#750
0$
0)
#800
b110 .
b110 2
1$
1)
b110 %
b110 *
#850
0$
0)
#900
b111 .
b111 2
1$
1)
b111 %
b111 *
#950
0$
0)
#1000
b1000 .
b1000 2
1$
1)
b1000 %
b1000 *
#1050
0$
0)
#1100
b1001 .
b1001 2
1$
1)
b1001 %
b1001 *
#1150
0$
0)
#1200
b1010 .
b1010 2
1$
1)
b1010 %
b1010 *
#1250
0$
0)
#1300
b1011 .
b1011 2
1$
1)
b1011 %
b1011 *
#1350
0$
0)
#1400
b1100 .
b1100 2
1$
1)
b1100 %
b1100 *
#1450
0$
0)
#1500
b1101 .
b1101 2
1$
1)
b1101 %
b1101 *
#1550
0$
0)
#1600
b1110 .
b1110 2
1$
1)
b1110 %
b1110 *
#1650
0$
0)
#1700
b1111 .
b1111 2
1$
1)
b1111 %
b1111 *
#1750
0$
0)
#1800
1#
b0 .
b10000 2
1$
1)
b10000 %
b10000 *
#1850
0$
0)
#1900
1$
1)
b10001 %
b10001 *
#1950
0$
0)
#2000
1$
1)
b10010 %
b10010 *
#2050
0$
0)
#2100
1$
1)
0(
0/
#2150
0$
0)
#2200
1$
1)
#2250
0$
0)
#2300
1$
1)
#2350
0$
0)
#2400
1$
1)
#2450
0$
0)
#2500
1$
1)
#2550
0$
0)
#2600
0#
b1 +
b1 1
b1 0
b1 !
1$
1)
1&
1,
#2650
0$
0)
#2700
b10 +
b10 1
b10 0
b10 !
1$
1)
#2750
0$
0)
#2800
b11 +
b11 1
b11 0
b11 !
1$
1)
#2850
0$
0)
#2900
b100 +
b100 1
b100 0
b100 !
1$
1)
#2950
0$
0)
#3000
b101 +
b101 1
b101 0
b101 !
1$
1)
#3050
0$
0)
#3100
b110 +
b110 1
b110 0
b110 !
1$
1)
#3150
0$
0)
#3200
b111 +
b111 1
b111 0
b111 !
1$
1)
#3250
0$
0)
#3300
b1000 +
b1000 1
b1000 0
b1000 !
1$
1)
#3350
0$
0)
#3400
b1001 +
b1001 1
b1001 0
b1001 !
1$
1)
#3450
0$
0)
#3500
b1010 +
b1010 1
b1010 0
b1010 !
1$
1)
#3550
0$
0)
#3600
b1011 +
b1011 1
b1011 0
b1011 !
1$
1)
#3650
0$
0)
#3700
b1100 +
b1100 1
b1100 0
b1100 !
1$
1)
#3750
0$
0)
#3800
b1101 +
b1101 1
b1101 0
b1101 !
1$
1)
#3850
0$
0)
#3900
b1110 +
b1110 1
b1110 0
b1110 !
1$
1)
#3950
0$
0)
#4000
b1111 +
b1111 1
b1111 0
b1111 !
1$
1)
#4050
0$
0)
#4100
0#
b0 +
1"
b10000 1
b10000 0
b10000 !
1$
1)
#4150
0$
0)
#4200
1$
1)
#4250
0$
0)
#4300
1$
1)
#4350
0$
0)
#4400
1$
1)
#4450
0$
0)
#4500
1$
1)
#4550
0$
0)
#4600
1$
1)
#4650
0$
0)
#4700
1$
1)
#4750
0$
0)
#4800
1$
1)
#4850
0$
0)
#4900
1$
1)
#4950
0$
0)
#5000
1$
1)
#5050
0$
0)
#5100
1$
1)
#5150
0$
0)
#5200
1$
1)
#5250
0$
0)
#5300
1$
1)
#5350
0$
0)
#5400
1$
1)
#5450
0$
0)
#5500
1$
1)
#5550
0$
0)
#5600
1$
1)
#5650
0$
0)
#5700
1$
1)
#5750
0$
0)
#5800
1$
1)
#5850
0$
0)
#5900
1$
1)
#5950
0$
0)
#6000
1$
1)
#6050
0$
0)
#6100
1$
1)
#6150
0$
0)
#6200
1$
1)
#6250
0$
0)
#6300
1$
1)
#6350
0$
0)
#6400
1$
1)
#6450
0$
0)
#6500
1$
1)
#6550
0$
0)
#6600
1$
1)
#6650
0$
0)
#6700
1$
1)
#6750
0$
0)
#6800
1$
1)
#6850
0$
0)
#6900
1$
1)
#6950
0$
0)
#7000
1$
1)
#7050
0$
0)
#7100
1$
1)
#7150
0$
0)
#7200
1$
1)
#7250
0$
0)
#7300
1$
1)
#7350
0$
0)
#7400
1$
1)
#7450
0$
0)
#7500
1$
1)
#7550
0$
0)
#7600
1$
1)
0&
0,
#7650
0$
0)
#7700
1$
1)
