Для правильной сборки проекта необходимо в файле "project_name".qsf
уехать, что файлы проетка написааны на SystemVerilog:
```
set_global_assignment -name SYSTEMVERILOG_FILE ../../src/sm_cpu_config.v
```
