// Copyright (C) 2020  Intel Corporation. All rights reserved.
// Your use of Intel Corporation's design tools, logic functions 
// and other software and tools, and any partner logic 
// functions, and any output files from any of the foregoing 
// (including device programming or simulation files), and any 
// associated documentation or information are expressly subject 
// to the terms and conditions of the Intel Program License 
// Subscription Agreement, the Intel Quartus Prime License Agreement,
// the Intel FPGA IP License Agreement, or other applicable license
// agreement, including, without limitation, that your use is for
// the sole purpose of programming logic devices manufactured by
// Intel and sold by Intel or its authorized distributors.  Please
// refer to the applicable agreement for further details, at
// https://fpgasoftware.intel.com/eula.

// VENDOR "Altera"
// PROGRAM "Quartus Prime"
// VERSION "Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition"

// DATE "11/21/2023 12:34:46"

// 
// Device: Altera 5CSEMA5F31C6 Package FBGA896
// 

// 
// This Verilog file should be used for ModelSim-Altera (Verilog) only
// 

`timescale 1 ps/ 1 ps

module main (
	clock_50,
	reset,
	start,
	red_out,
	green_out,
	blue_out,
	hsync,
	vsync,
	n_blank,
	vgaclock);
input 	clock_50;
input 	reset;
input 	start;
output 	[7:0] red_out;
output 	[7:0] green_out;
output 	[7:0] blue_out;
output 	hsync;
output 	vsync;
output 	n_blank;
output 	vgaclock;

// Design Ports Information
// red_out[0]	=>  Location: PIN_A13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// red_out[1]	=>  Location: PIN_C13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// red_out[2]	=>  Location: PIN_E13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// red_out[3]	=>  Location: PIN_B12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// red_out[4]	=>  Location: PIN_C12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// red_out[5]	=>  Location: PIN_D12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// red_out[6]	=>  Location: PIN_E12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// red_out[7]	=>  Location: PIN_F13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// green_out[0]	=>  Location: PIN_J9,	 I/O Standard: 2.5 V,	 Current Strength: Default
// green_out[1]	=>  Location: PIN_J10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// green_out[2]	=>  Location: PIN_H12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// green_out[3]	=>  Location: PIN_G10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// green_out[4]	=>  Location: PIN_G11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// green_out[5]	=>  Location: PIN_G12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// green_out[6]	=>  Location: PIN_F11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// green_out[7]	=>  Location: PIN_E11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// blue_out[0]	=>  Location: PIN_B13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// blue_out[1]	=>  Location: PIN_G13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// blue_out[2]	=>  Location: PIN_H13,	 I/O Standard: 2.5 V,	 Current Strength: Default
// blue_out[3]	=>  Location: PIN_F14,	 I/O Standard: 2.5 V,	 Current Strength: Default
// blue_out[4]	=>  Location: PIN_H14,	 I/O Standard: 2.5 V,	 Current Strength: Default
// blue_out[5]	=>  Location: PIN_F15,	 I/O Standard: 2.5 V,	 Current Strength: Default
// blue_out[6]	=>  Location: PIN_G15,	 I/O Standard: 2.5 V,	 Current Strength: Default
// blue_out[7]	=>  Location: PIN_J14,	 I/O Standard: 2.5 V,	 Current Strength: Default
// hsync	=>  Location: PIN_B11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// vsync	=>  Location: PIN_D11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// n_blank	=>  Location: PIN_F10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// vgaclock	=>  Location: PIN_A11,	 I/O Standard: 2.5 V,	 Current Strength: Default
// reset	=>  Location: PIN_AE12,	 I/O Standard: 2.5 V,	 Current Strength: Default
// start	=>  Location: PIN_AD10,	 I/O Standard: 2.5 V,	 Current Strength: Default
// clock_50	=>  Location: PIN_AF14,	 I/O Standard: 2.5 V,	 Current Strength: Default


wire gnd;
wire vcc;
wire unknown;

assign gnd = 1'b0;
assign vcc = 1'b1;
assign unknown = 1'bx;

tri1 devclrn;
tri1 devpor;
tri1 devoe;
wire \~QUARTUS_CREATED_GND~I_combout ;
wire \clock_50~input_o ;
wire \clock|divisor_clock|contador[0]~0_combout ;
wire \controlador|contador_horizontal|contador|Add0~33_sumout ;
wire \controlador|contador_horizontal|contador|Add0~14 ;
wire \controlador|contador_horizontal|contador|Add0~21_sumout ;
wire \controlador|contador_horizontal|contador|Add0~22 ;
wire \controlador|contador_horizontal|contador|Add0~25_sumout ;
wire \controlador|contador_horizontal|contador|contador[7]~feeder_combout ;
wire \controlador|contador_horizontal|contador|Add0~26 ;
wire \controlador|contador_horizontal|contador|Add0~5_sumout ;
wire \controlador|contador_horizontal|contador|Add0~6 ;
wire \controlador|contador_horizontal|contador|Add0~1_sumout ;
wire \controlador|contador_horizontal|comparador_igual|Equal0~0_combout ;
wire \controlador|contador_horizontal|comparador_igual|Equal0~combout ;
wire \controlador|contador_horizontal|contador|Add0~34 ;
wire \controlador|contador_horizontal|contador|Add0~37_sumout ;
wire \controlador|contador_horizontal|contador|contador[1]~feeder_combout ;
wire \controlador|contador_horizontal|contador|Add0~38 ;
wire \controlador|contador_horizontal|contador|Add0~29_sumout ;
wire \controlador|contador_horizontal|contador|Add0~30 ;
wire \controlador|contador_horizontal|contador|Add0~9_sumout ;
wire \controlador|contador_horizontal|contador|Add0~10 ;
wire \controlador|contador_horizontal|contador|Add0~17_sumout ;
wire \controlador|contador_horizontal|contador|Add0~18 ;
wire \controlador|contador_horizontal|contador|Add0~13_sumout ;
wire \controlador|generarImagen|always0~1_combout ;
wire \reset~input_o ;
wire \start~input_o ;
wire \controlador|contador_vertical|contador|Add0~33_sumout ;
wire \controlador|contador_vertical|contador|Add0~26 ;
wire \controlador|contador_vertical|contador|Add0~21_sumout ;
wire \controlador|contador_vertical|contador|Add0~22 ;
wire \controlador|contador_vertical|contador|Add0~9_sumout ;
wire \controlador|contador_vertical|contador|contador[7]~DUPLICATE_q ;
wire \controlador|contador_vertical|contador|Add0~10 ;
wire \controlador|contador_vertical|contador|Add0~5_sumout ;
wire \controlador|contador_vertical|contador|Add0~6 ;
wire \controlador|contador_vertical|contador|Add0~1_sumout ;
wire \controlador|contador_vertical|contador|contador[9]~DUPLICATE_q ;
wire \controlador|contador_vertical|comparador_igual|Equal0~1_combout ;
wire \controlador|contador_vertical|comparador_igual|Equal0~0_combout ;
wire \controlador|contador_vertical|contador|contador[0]~DUPLICATE_q ;
wire \controlador|contador_vertical|contador|Add0~34 ;
wire \controlador|contador_vertical|contador|Add0~37_sumout ;
wire \controlador|contador_vertical|contador|Add0~38 ;
wire \controlador|contador_vertical|contador|Add0~29_sumout ;
wire \controlador|contador_vertical|contador|Add0~30 ;
wire \controlador|contador_vertical|contador|Add0~17_sumout ;
wire \controlador|contador_vertical|contador|Add0~18 ;
wire \controlador|contador_vertical|contador|Add0~13_sumout ;
wire \controlador|contador_vertical|contador|Add0~14 ;
wire \controlador|contador_vertical|contador|Add0~25_sumout ;
wire \controlador|generarImagen|always0~2_combout ;
wire \controlador|generarImagen|always0~0_combout ;
wire \clock_50~inputCLKENA0_outclk ;
wire \controlador|contador|Add0~5_sumout ;
wire \controlador|generarImagen|always0~3_combout ;
wire \controlador|contador|always0~2_combout ;
wire \controlador|generarImagen|LessThan2~0_combout ;
wire \controlador|contador|always0~0_combout ;
wire \controlador|contador|always0~1_combout ;
wire \controlador|contador|always0~3_combout ;
wire \controlador|contador|contador[26]~0_combout ;
wire \controlador|contador|always0~4_combout ;
wire \controlador|contador|always0~5_combout ;
wire \controlador|contador|flag_contador~0_combout ;
wire \controlador|contador|flag_contador~q ;
wire \controlador|contador|contador[26]~1_combout ;
wire \controlador|contador|Add0~6 ;
wire \controlador|contador|Add0~9_sumout ;
wire \controlador|contador|Add0~10 ;
wire \controlador|contador|Add0~13_sumout ;
wire \controlador|contador|Add0~14 ;
wire \controlador|contador|Add0~17_sumout ;
wire \controlador|contador|Add0~18 ;
wire \controlador|contador|Add0~21_sumout ;
wire \controlador|contador|Add0~22 ;
wire \controlador|contador|Add0~25_sumout ;
wire \controlador|contador|Add0~26 ;
wire \controlador|contador|Add0~29_sumout ;
wire \controlador|contador|Add0~30 ;
wire \controlador|contador|Add0~33_sumout ;
wire \controlador|contador|Add0~34 ;
wire \controlador|contador|Add0~37_sumout ;
wire \controlador|contador|Add0~38 ;
wire \controlador|contador|Add0~41_sumout ;
wire \controlador|contador|Add0~42 ;
wire \controlador|contador|Add0~45_sumout ;
wire \controlador|contador|Add0~46 ;
wire \controlador|contador|Add0~49_sumout ;
wire \controlador|contador|Add0~50 ;
wire \controlador|contador|Add0~53_sumout ;
wire \controlador|contador|Add0~54 ;
wire \controlador|contador|Add0~1_sumout ;
wire \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0]~feeder_combout ;
wire \controlador|contador|flag_we~0_combout ;
wire \controlador|contador|flag_we~q ;
wire \controlador|contador|we~0_combout ;
wire \controlador|contador|we~q ;
wire \rom_image|memory_rtl_0|auto_generated|address_reg_a[0]~feeder_combout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a32~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a0~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0_combout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a33 ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a1~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0_combout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a2~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a34 ;
wire \rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0_combout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a35 ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a3~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0_combout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a36 ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a4~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0_combout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a8~portbdataout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a0~portbdataout ;
wire \controlador|generarImagen|red[0]~0_combout ;
wire \controlador|generarImagen|red[0]~1_combout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a9 ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a1~portbdataout ;
wire \controlador|generarImagen|blue[1]~0_combout ;
wire \controlador|generarImagen|red[1]~2_combout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a2~portbdataout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a10 ;
wire \controlador|generarImagen|red[2]~3_combout ;
wire \controlador|generarImagen|red[2]~4_combout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a3~portbdataout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a11 ;
wire \controlador|generarImagen|red[3]~5_combout ;
wire \controlador|generarImagen|red[3]~6_combout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a12 ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a4~portbdataout ;
wire \controlador|generarImagen|red[4]~7_combout ;
wire \controlador|generarImagen|red[4]~8_combout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a5~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a37~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0_combout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a6~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a38 ;
wire \rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0_combout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a7~portadataout ;
wire \rom_image|memory_rtl_0|auto_generated|ram_block1a39 ;
wire \rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0_combout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a13~portbdataout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a5~portbdataout ;
wire \controlador|generarImagen|green[5]~0_combout ;
wire \controlador|generarImagen|red[5]~9_combout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a6~portbdataout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a14 ;
wire \controlador|generarImagen|green[6]~1_combout ;
wire \controlador|generarImagen|red[6]~10_combout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a7~portbdataout ;
wire \ram_image|RAM_rtl_0|auto_generated|ram_block1a15 ;
wire \controlador|generarImagen|red[7]~11_combout ;
wire \controlador|generarImagen|red[7]~12_combout ;
wire \controlador|generarImagen|green[2]~2_combout ;
wire \controlador|generarImagen|green[4]~3_combout ;
wire \controlador|generarImagen|green[5]~4_combout ;
wire \controlador|generarImagen|green[6]~5_combout ;
wire \controlador|generarImagen|green[7]~6_combout ;
wire \controlador|generarImagen|blue[0]~1_combout ;
wire \controlador|generarImagen|blue[1]~2_combout ;
wire \controlador|sincronizador|hsync~1_combout ;
wire \controlador|sincronizador|hsync~0_combout ;
wire \controlador|sincronizador|hsync~2_combout ;
wire \controlador|sincronizador|vsync~0_combout ;
wire \controlador|sincronizador|vsync~1_combout ;
wire \controlador|sincronizador|comparador_vfront_porch|LessThan0~0_combout ;
wire \controlador|generarImagen|LessThan0~0_combout ;
wire \controlador|sincronizador|n_blank~0_combout ;
wire \controlador|sincronizador|comparador_vfront_porch|LessThan0~1_combout ;
wire \controlador|sincronizador|n_blank~1_combout ;
wire [9:0] \controlador|contador_horizontal|contador|contador ;
wire [9:0] \controlador|contador_vertical|contador|contador ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|address_reg_b ;
wire [31:0] \controlador|contador|contador ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|address_reg_a ;
wire [1:0] \clock|divisor_clock|contador ;
wire [1:0] \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node ;

wire [4:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus ;
wire [4:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus ;
wire [0:0] \ram_image|RAM_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus ;
wire [4:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a32_PORTADATAOUT_bus ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a0_PORTADATAOUT_bus ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a1_PORTADATAOUT_bus ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a2_PORTADATAOUT_bus ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a3_PORTADATAOUT_bus ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a4_PORTADATAOUT_bus ;
wire [4:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a37_PORTADATAOUT_bus ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a5_PORTADATAOUT_bus ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a6_PORTADATAOUT_bus ;
wire [0:0] \rom_image|memory_rtl_0|auto_generated|ram_block1a7_PORTADATAOUT_bus ;

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a8~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus [0];
assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a9  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus [1];
assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a10  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus [2];
assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a11  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus [3];
assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a12  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus [4];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a0~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus [0];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a1~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus [0];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a2~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus [0];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a3~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus [0];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a4~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus [0];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a13~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus [0];
assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a14  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus [1];
assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a15  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus [2];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a5~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus [0];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a6~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus [0];

assign \ram_image|RAM_rtl_0|auto_generated|ram_block1a7~portbdataout  = \ram_image|RAM_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus [0];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a32~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a32_PORTADATAOUT_bus [0];
assign \rom_image|memory_rtl_0|auto_generated|ram_block1a33  = \rom_image|memory_rtl_0|auto_generated|ram_block1a32_PORTADATAOUT_bus [1];
assign \rom_image|memory_rtl_0|auto_generated|ram_block1a34  = \rom_image|memory_rtl_0|auto_generated|ram_block1a32_PORTADATAOUT_bus [2];
assign \rom_image|memory_rtl_0|auto_generated|ram_block1a35  = \rom_image|memory_rtl_0|auto_generated|ram_block1a32_PORTADATAOUT_bus [3];
assign \rom_image|memory_rtl_0|auto_generated|ram_block1a36  = \rom_image|memory_rtl_0|auto_generated|ram_block1a32_PORTADATAOUT_bus [4];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a0~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a0_PORTADATAOUT_bus [0];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a1~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a1_PORTADATAOUT_bus [0];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a2~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a2_PORTADATAOUT_bus [0];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a3~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a3_PORTADATAOUT_bus [0];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a4~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a4_PORTADATAOUT_bus [0];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a37~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a37_PORTADATAOUT_bus [0];
assign \rom_image|memory_rtl_0|auto_generated|ram_block1a38  = \rom_image|memory_rtl_0|auto_generated|ram_block1a37_PORTADATAOUT_bus [1];
assign \rom_image|memory_rtl_0|auto_generated|ram_block1a39  = \rom_image|memory_rtl_0|auto_generated|ram_block1a37_PORTADATAOUT_bus [2];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a5~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a5_PORTADATAOUT_bus [0];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a6~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a6_PORTADATAOUT_bus [0];

assign \rom_image|memory_rtl_0|auto_generated|ram_block1a7~portadataout  = \rom_image|memory_rtl_0|auto_generated|ram_block1a7_PORTADATAOUT_bus [0];

// Location: IOOBUF_X40_Y81_N53
cyclonev_io_obuf \red_out[0]~output (
	.i(\controlador|generarImagen|red[0]~1_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(red_out[0]),
	.obar());
// synopsys translate_off
defparam \red_out[0]~output .bus_hold = "false";
defparam \red_out[0]~output .open_drain_output = "false";
defparam \red_out[0]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X38_Y81_N2
cyclonev_io_obuf \red_out[1]~output (
	.i(\controlador|generarImagen|red[1]~2_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(red_out[1]),
	.obar());
// synopsys translate_off
defparam \red_out[1]~output .bus_hold = "false";
defparam \red_out[1]~output .open_drain_output = "false";
defparam \red_out[1]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X26_Y81_N59
cyclonev_io_obuf \red_out[2]~output (
	.i(\controlador|generarImagen|red[2]~4_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(red_out[2]),
	.obar());
// synopsys translate_off
defparam \red_out[2]~output .bus_hold = "false";
defparam \red_out[2]~output .open_drain_output = "false";
defparam \red_out[2]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X38_Y81_N19
cyclonev_io_obuf \red_out[3]~output (
	.i(\controlador|generarImagen|red[3]~6_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(red_out[3]),
	.obar());
// synopsys translate_off
defparam \red_out[3]~output .bus_hold = "false";
defparam \red_out[3]~output .open_drain_output = "false";
defparam \red_out[3]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X36_Y81_N36
cyclonev_io_obuf \red_out[4]~output (
	.i(\controlador|generarImagen|red[4]~8_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(red_out[4]),
	.obar());
// synopsys translate_off
defparam \red_out[4]~output .bus_hold = "false";
defparam \red_out[4]~output .open_drain_output = "false";
defparam \red_out[4]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X22_Y81_N19
cyclonev_io_obuf \red_out[5]~output (
	.i(\controlador|generarImagen|red[5]~9_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(red_out[5]),
	.obar());
// synopsys translate_off
defparam \red_out[5]~output .bus_hold = "false";
defparam \red_out[5]~output .open_drain_output = "false";
defparam \red_out[5]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X22_Y81_N2
cyclonev_io_obuf \red_out[6]~output (
	.i(\controlador|generarImagen|red[6]~10_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(red_out[6]),
	.obar());
// synopsys translate_off
defparam \red_out[6]~output .bus_hold = "false";
defparam \red_out[6]~output .open_drain_output = "false";
defparam \red_out[6]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X26_Y81_N42
cyclonev_io_obuf \red_out[7]~output (
	.i(\controlador|generarImagen|red[7]~12_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(red_out[7]),
	.obar());
// synopsys translate_off
defparam \red_out[7]~output .bus_hold = "false";
defparam \red_out[7]~output .open_drain_output = "false";
defparam \red_out[7]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X4_Y81_N19
cyclonev_io_obuf \green_out[0]~output (
	.i(\controlador|generarImagen|red[0]~1_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(green_out[0]),
	.obar());
// synopsys translate_off
defparam \green_out[0]~output .bus_hold = "false";
defparam \green_out[0]~output .open_drain_output = "false";
defparam \green_out[0]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X4_Y81_N2
cyclonev_io_obuf \green_out[1]~output (
	.i(\controlador|generarImagen|red[1]~2_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(green_out[1]),
	.obar());
// synopsys translate_off
defparam \green_out[1]~output .bus_hold = "false";
defparam \green_out[1]~output .open_drain_output = "false";
defparam \green_out[1]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X20_Y81_N19
cyclonev_io_obuf \green_out[2]~output (
	.i(\controlador|generarImagen|green[2]~2_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(green_out[2]),
	.obar());
// synopsys translate_off
defparam \green_out[2]~output .bus_hold = "false";
defparam \green_out[2]~output .open_drain_output = "false";
defparam \green_out[2]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X6_Y81_N2
cyclonev_io_obuf \green_out[3]~output (
	.i(\controlador|generarImagen|red[3]~6_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(green_out[3]),
	.obar());
// synopsys translate_off
defparam \green_out[3]~output .bus_hold = "false";
defparam \green_out[3]~output .open_drain_output = "false";
defparam \green_out[3]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X10_Y81_N59
cyclonev_io_obuf \green_out[4]~output (
	.i(\controlador|generarImagen|green[4]~3_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(green_out[4]),
	.obar());
// synopsys translate_off
defparam \green_out[4]~output .bus_hold = "false";
defparam \green_out[4]~output .open_drain_output = "false";
defparam \green_out[4]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X10_Y81_N42
cyclonev_io_obuf \green_out[5]~output (
	.i(\controlador|generarImagen|green[5]~4_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(green_out[5]),
	.obar());
// synopsys translate_off
defparam \green_out[5]~output .bus_hold = "false";
defparam \green_out[5]~output .open_drain_output = "false";
defparam \green_out[5]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X18_Y81_N42
cyclonev_io_obuf \green_out[6]~output (
	.i(\controlador|generarImagen|green[6]~5_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(green_out[6]),
	.obar());
// synopsys translate_off
defparam \green_out[6]~output .bus_hold = "false";
defparam \green_out[6]~output .open_drain_output = "false";
defparam \green_out[6]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X18_Y81_N59
cyclonev_io_obuf \green_out[7]~output (
	.i(\controlador|generarImagen|green[7]~6_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(green_out[7]),
	.obar());
// synopsys translate_off
defparam \green_out[7]~output .bus_hold = "false";
defparam \green_out[7]~output .open_drain_output = "false";
defparam \green_out[7]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X40_Y81_N36
cyclonev_io_obuf \blue_out[0]~output (
	.i(\controlador|generarImagen|blue[0]~1_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(blue_out[0]),
	.obar());
// synopsys translate_off
defparam \blue_out[0]~output .bus_hold = "false";
defparam \blue_out[0]~output .open_drain_output = "false";
defparam \blue_out[0]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X28_Y81_N19
cyclonev_io_obuf \blue_out[1]~output (
	.i(\controlador|generarImagen|blue[1]~2_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(blue_out[1]),
	.obar());
// synopsys translate_off
defparam \blue_out[1]~output .bus_hold = "false";
defparam \blue_out[1]~output .open_drain_output = "false";
defparam \blue_out[1]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X20_Y81_N2
cyclonev_io_obuf \blue_out[2]~output (
	.i(\controlador|generarImagen|red[2]~4_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(blue_out[2]),
	.obar());
// synopsys translate_off
defparam \blue_out[2]~output .bus_hold = "false";
defparam \blue_out[2]~output .open_drain_output = "false";
defparam \blue_out[2]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X36_Y81_N19
cyclonev_io_obuf \blue_out[3]~output (
	.i(\controlador|generarImagen|red[3]~6_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(blue_out[3]),
	.obar());
// synopsys translate_off
defparam \blue_out[3]~output .bus_hold = "false";
defparam \blue_out[3]~output .open_drain_output = "false";
defparam \blue_out[3]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X28_Y81_N2
cyclonev_io_obuf \blue_out[4]~output (
	.i(\controlador|generarImagen|red[4]~8_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(blue_out[4]),
	.obar());
// synopsys translate_off
defparam \blue_out[4]~output .bus_hold = "false";
defparam \blue_out[4]~output .open_drain_output = "false";
defparam \blue_out[4]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X36_Y81_N2
cyclonev_io_obuf \blue_out[5]~output (
	.i(\controlador|generarImagen|red[5]~9_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(blue_out[5]),
	.obar());
// synopsys translate_off
defparam \blue_out[5]~output .bus_hold = "false";
defparam \blue_out[5]~output .open_drain_output = "false";
defparam \blue_out[5]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X40_Y81_N19
cyclonev_io_obuf \blue_out[6]~output (
	.i(\controlador|generarImagen|green[6]~5_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(blue_out[6]),
	.obar());
// synopsys translate_off
defparam \blue_out[6]~output .bus_hold = "false";
defparam \blue_out[6]~output .open_drain_output = "false";
defparam \blue_out[6]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X32_Y81_N19
cyclonev_io_obuf \blue_out[7]~output (
	.i(\controlador|generarImagen|green[7]~6_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(blue_out[7]),
	.obar());
// synopsys translate_off
defparam \blue_out[7]~output .bus_hold = "false";
defparam \blue_out[7]~output .open_drain_output = "false";
defparam \blue_out[7]~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X36_Y81_N53
cyclonev_io_obuf \hsync~output (
	.i(!\controlador|sincronizador|hsync~2_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(hsync),
	.obar());
// synopsys translate_off
defparam \hsync~output .bus_hold = "false";
defparam \hsync~output .open_drain_output = "false";
defparam \hsync~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X34_Y81_N42
cyclonev_io_obuf \vsync~output (
	.i(!\controlador|sincronizador|vsync~1_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(vsync),
	.obar());
// synopsys translate_off
defparam \vsync~output .bus_hold = "false";
defparam \vsync~output .open_drain_output = "false";
defparam \vsync~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X6_Y81_N19
cyclonev_io_obuf \n_blank~output (
	.i(!\controlador|sincronizador|n_blank~1_combout ),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(n_blank),
	.obar());
// synopsys translate_off
defparam \n_blank~output .bus_hold = "false";
defparam \n_blank~output .open_drain_output = "false";
defparam \n_blank~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOOBUF_X38_Y81_N36
cyclonev_io_obuf \vgaclock~output (
	.i(\clock|divisor_clock|contador [0]),
	.oe(vcc),
	.dynamicterminationcontrol(gnd),
	.seriesterminationcontrol(16'b0000000000000000),
	.parallelterminationcontrol(16'b0000000000000000),
	.devoe(devoe),
	.o(vgaclock),
	.obar());
// synopsys translate_off
defparam \vgaclock~output .bus_hold = "false";
defparam \vgaclock~output .open_drain_output = "false";
defparam \vgaclock~output .shift_series_termination_control = "false";
// synopsys translate_on

// Location: IOIBUF_X32_Y0_N1
cyclonev_io_ibuf \clock_50~input (
	.i(clock_50),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\clock_50~input_o ));
// synopsys translate_off
defparam \clock_50~input .bus_hold = "false";
defparam \clock_50~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X23_Y75_N24
cyclonev_lcell_comb \clock|divisor_clock|contador[0]~0 (
// Equation(s):
// \clock|divisor_clock|contador[0]~0_combout  = ( !\clock|divisor_clock|contador [0] )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\clock|divisor_clock|contador [0]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\clock|divisor_clock|contador[0]~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \clock|divisor_clock|contador[0]~0 .extended_lut = "off";
defparam \clock|divisor_clock|contador[0]~0 .lut_mask = 64'hFFFFFFFF00000000;
defparam \clock|divisor_clock|contador[0]~0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X23_Y76_N41
dffeas \clock|divisor_clock|contador[0] (
	.clk(\clock_50~input_o ),
	.d(gnd),
	.asdata(\clock|divisor_clock|contador[0]~0_combout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\clock|divisor_clock|contador [0]),
	.prn(vcc));
// synopsys translate_off
defparam \clock|divisor_clock|contador[0] .is_wysiwyg = "true";
defparam \clock|divisor_clock|contador[0] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N0
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~33 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~33_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [0] ) + ( VCC ) + ( !VCC ))
// \controlador|contador_horizontal|contador|Add0~34  = CARRY(( \controlador|contador_horizontal|contador|contador [0] ) + ( VCC ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_horizontal|contador|contador [0]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~33_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~34 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~33 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~33 .lut_mask = 64'h0000000000000F0F;
defparam \controlador|contador_horizontal|contador|Add0~33 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N15
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~13 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~13_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [5] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~18  ))
// \controlador|contador_horizontal|contador|Add0~14  = CARRY(( \controlador|contador_horizontal|contador|contador [5] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_horizontal|contador|contador [5]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~13_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~14 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~13 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~13 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_horizontal|contador|Add0~13 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N18
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~21 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~21_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [6] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~14  ))
// \controlador|contador_horizontal|contador|Add0~22  = CARRY(( \controlador|contador_horizontal|contador|contador [6] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_horizontal|contador|contador [6]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~21_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~22 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~21 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~21 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_horizontal|contador|Add0~21 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N38
dffeas \controlador|contador_horizontal|contador|contador[6] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador_horizontal|contador|Add0~21_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [6]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[6] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[6] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N21
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~25 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~25_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [7] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~22  ))
// \controlador|contador_horizontal|contador|Add0~26  = CARRY(( \controlador|contador_horizontal|contador|contador [7] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_horizontal|contador|contador [7]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~25_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~26 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~25 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~25 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_horizontal|contador|Add0~25 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N57
cyclonev_lcell_comb \controlador|contador_horizontal|contador|contador[7]~feeder (
// Equation(s):
// \controlador|contador_horizontal|contador|contador[7]~feeder_combout  = ( \controlador|contador_horizontal|contador|Add0~25_sumout  )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\controlador|contador_horizontal|contador|Add0~25_sumout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador_horizontal|contador|contador[7]~feeder_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[7]~feeder .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|contador[7]~feeder .lut_mask = 64'h00000000FFFFFFFF;
defparam \controlador|contador_horizontal|contador|contador[7]~feeder .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N59
dffeas \controlador|contador_horizontal|contador|contador[7] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador_horizontal|contador|contador[7]~feeder_combout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(gnd),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [7]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[7] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[7] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N24
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~5 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~5_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [8] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~26  ))
// \controlador|contador_horizontal|contador|Add0~6  = CARRY(( \controlador|contador_horizontal|contador|contador [8] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_horizontal|contador|contador [8]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~5_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~6 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~5 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~5 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_horizontal|contador|Add0~5 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N11
dffeas \controlador|contador_horizontal|contador|contador[8] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador_horizontal|contador|Add0~5_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [8]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[8] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[8] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N27
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~1 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~1_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [9] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_horizontal|contador|contador [9]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~1_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~1 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~1 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_horizontal|contador|Add0~1 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N2
dffeas \controlador|contador_horizontal|contador|contador[9] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador_horizontal|contador|Add0~1_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [9]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[9] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[9] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N45
cyclonev_lcell_comb \controlador|contador_horizontal|comparador_igual|Equal0~0 (
// Equation(s):
// \controlador|contador_horizontal|comparador_igual|Equal0~0_combout  = ( !\controlador|contador_horizontal|contador|contador [0] & ( (!\controlador|contador_horizontal|contador|contador [6] & (!\controlador|contador_horizontal|contador|contador [3] & 
// (!\controlador|contador_horizontal|contador|contador [2] & !\controlador|contador_horizontal|contador|contador [1]))) ) )

	.dataa(!\controlador|contador_horizontal|contador|contador [6]),
	.datab(!\controlador|contador_horizontal|contador|contador [3]),
	.datac(!\controlador|contador_horizontal|contador|contador [2]),
	.datad(!\controlador|contador_horizontal|contador|contador [1]),
	.datae(gnd),
	.dataf(!\controlador|contador_horizontal|contador|contador [0]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador_horizontal|comparador_igual|Equal0~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|comparador_igual|Equal0~0 .extended_lut = "off";
defparam \controlador|contador_horizontal|comparador_igual|Equal0~0 .lut_mask = 64'h8000800000000000;
defparam \controlador|contador_horizontal|comparador_igual|Equal0~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N21
cyclonev_lcell_comb \controlador|contador_horizontal|comparador_igual|Equal0 (
// Equation(s):
// \controlador|contador_horizontal|comparador_igual|Equal0~combout  = LCELL(( !\controlador|contador_horizontal|contador|contador [7] & ( !\controlador|contador_horizontal|contador|contador [4] & ( (\controlador|contador_horizontal|contador|contador [9] & 
// (\controlador|contador_horizontal|contador|contador [8] & (\controlador|contador_horizontal|comparador_igual|Equal0~0_combout  & \controlador|contador_horizontal|contador|contador [5]))) ) ) ))

	.dataa(!\controlador|contador_horizontal|contador|contador [9]),
	.datab(!\controlador|contador_horizontal|contador|contador [8]),
	.datac(!\controlador|contador_horizontal|comparador_igual|Equal0~0_combout ),
	.datad(!\controlador|contador_horizontal|contador|contador [5]),
	.datae(!\controlador|contador_horizontal|contador|contador [7]),
	.dataf(!\controlador|contador_horizontal|contador|contador [4]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|comparador_igual|Equal0 .extended_lut = "off";
defparam \controlador|contador_horizontal|comparador_igual|Equal0 .lut_mask = 64'h0001000000000000;
defparam \controlador|contador_horizontal|comparador_igual|Equal0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N44
dffeas \controlador|contador_horizontal|contador|contador[0] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador_horizontal|contador|Add0~33_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [0]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[0] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[0] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N3
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~37 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~37_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [1] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~34  ))
// \controlador|contador_horizontal|contador|Add0~38  = CARRY(( \controlador|contador_horizontal|contador|contador [1] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_horizontal|contador|contador [1]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~37_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~38 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~37 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~37 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_horizontal|contador|Add0~37 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N54
cyclonev_lcell_comb \controlador|contador_horizontal|contador|contador[1]~feeder (
// Equation(s):
// \controlador|contador_horizontal|contador|contador[1]~feeder_combout  = \controlador|contador_horizontal|contador|Add0~37_sumout 

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_horizontal|contador|Add0~37_sumout ),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador_horizontal|contador|contador[1]~feeder_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[1]~feeder .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|contador[1]~feeder .lut_mask = 64'h0F0F0F0F0F0F0F0F;
defparam \controlador|contador_horizontal|contador|contador[1]~feeder .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N56
dffeas \controlador|contador_horizontal|contador|contador[1] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador_horizontal|contador|contador[1]~feeder_combout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(gnd),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [1]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[1] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[1] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N6
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~29 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~29_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [2] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~38  ))
// \controlador|contador_horizontal|contador|Add0~30  = CARRY(( \controlador|contador_horizontal|contador|contador [2] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~38  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_horizontal|contador|contador [2]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~38 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~29_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~30 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~29 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~29 .lut_mask = 64'h0000FFFF00000F0F;
defparam \controlador|contador_horizontal|contador|Add0~29 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N17
dffeas \controlador|contador_horizontal|contador|contador[2] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador_horizontal|contador|Add0~29_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [2]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[2] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[2] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N9
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~9 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~9_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [3] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~30  ))
// \controlador|contador_horizontal|contador|Add0~10  = CARRY(( \controlador|contador_horizontal|contador|contador [3] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_horizontal|contador|contador [3]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~9_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~10 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~9 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~9 .lut_mask = 64'h0000FFFF00000F0F;
defparam \controlador|contador_horizontal|contador|Add0~9 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N41
dffeas \controlador|contador_horizontal|contador|contador[3] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador_horizontal|contador|Add0~9_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [3]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[3] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[3] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y77_N12
cyclonev_lcell_comb \controlador|contador_horizontal|contador|Add0~17 (
// Equation(s):
// \controlador|contador_horizontal|contador|Add0~17_sumout  = SUM(( \controlador|contador_horizontal|contador|contador [4] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~10  ))
// \controlador|contador_horizontal|contador|Add0~18  = CARRY(( \controlador|contador_horizontal|contador|contador [4] ) + ( GND ) + ( \controlador|contador_horizontal|contador|Add0~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_horizontal|contador|contador [4]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_horizontal|contador|Add0~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_horizontal|contador|Add0~17_sumout ),
	.cout(\controlador|contador_horizontal|contador|Add0~18 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|Add0~17 .extended_lut = "off";
defparam \controlador|contador_horizontal|contador|Add0~17 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_horizontal|contador|Add0~17 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X22_Y76_N20
dffeas \controlador|contador_horizontal|contador|contador[4] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador_horizontal|contador|Add0~17_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [4]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[4] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[4] .power_up = "low";
// synopsys translate_on

// Location: FF_X22_Y76_N26
dffeas \controlador|contador_horizontal|contador|contador[5] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador_horizontal|contador|Add0~13_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_horizontal|contador|contador [5]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_horizontal|contador|contador[5] .is_wysiwyg = "true";
defparam \controlador|contador_horizontal|contador|contador[5] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N12
cyclonev_lcell_comb \controlador|generarImagen|always0~1 (
// Equation(s):
// \controlador|generarImagen|always0~1_combout  = ( \controlador|contador_horizontal|contador|contador [6] & ( \controlador|contador_horizontal|contador|contador [8] & ( (\controlador|contador_horizontal|contador|contador [7] & 
// (((\controlador|contador_horizontal|contador|contador [3]) # (\controlador|contador_horizontal|contador|contador [4])) # (\controlador|contador_horizontal|contador|contador [5]))) ) ) ) # ( \controlador|contador_horizontal|contador|contador [6] & ( 
// !\controlador|contador_horizontal|contador|contador [8] & ( (!\controlador|contador_horizontal|contador|contador [7]) # ((!\controlador|contador_horizontal|contador|contador [5] & (!\controlador|contador_horizontal|contador|contador [4] & 
// !\controlador|contador_horizontal|contador|contador [3]))) ) ) ) # ( !\controlador|contador_horizontal|contador|contador [6] & ( !\controlador|contador_horizontal|contador|contador [8] ) )

	.dataa(!\controlador|contador_horizontal|contador|contador [5]),
	.datab(!\controlador|contador_horizontal|contador|contador [7]),
	.datac(!\controlador|contador_horizontal|contador|contador [4]),
	.datad(!\controlador|contador_horizontal|contador|contador [3]),
	.datae(!\controlador|contador_horizontal|contador|contador [6]),
	.dataf(!\controlador|contador_horizontal|contador|contador [8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|always0~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|always0~1 .extended_lut = "off";
defparam \controlador|generarImagen|always0~1 .lut_mask = 64'hFFFFECCC00001333;
defparam \controlador|generarImagen|always0~1 .shared_arith = "off";
// synopsys translate_on

// Location: IOIBUF_X2_Y0_N58
cyclonev_io_ibuf \reset~input (
	.i(reset),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\reset~input_o ));
// synopsys translate_off
defparam \reset~input .bus_hold = "false";
defparam \reset~input .simulate_z_as = "z";
// synopsys translate_on

// Location: IOIBUF_X4_Y0_N18
cyclonev_io_ibuf \start~input (
	.i(start),
	.ibar(gnd),
	.dynamicterminationcontrol(gnd),
	.o(\start~input_o ));
// synopsys translate_off
defparam \start~input .bus_hold = "false";
defparam \start~input .simulate_z_as = "z";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N30
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~33 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~33_sumout  = SUM(( \controlador|contador_vertical|contador|contador[0]~DUPLICATE_q  ) + ( VCC ) + ( !VCC ))
// \controlador|contador_vertical|contador|Add0~34  = CARRY(( \controlador|contador_vertical|contador|contador[0]~DUPLICATE_q  ) + ( VCC ) + ( !VCC ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_vertical|contador|contador[0]~DUPLICATE_q ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~33_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~34 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~33 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~33 .lut_mask = 64'h00000000000000FF;
defparam \controlador|contador_vertical|contador|Add0~33 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N45
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~25 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~25_sumout  = SUM(( \controlador|contador_vertical|contador|contador [5] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~14  ))
// \controlador|contador_vertical|contador|Add0~26  = CARRY(( \controlador|contador_vertical|contador|contador [5] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_vertical|contador|contador [5]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~25_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~26 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~25 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~25 .lut_mask = 64'h0000FFFF00000F0F;
defparam \controlador|contador_vertical|contador|Add0~25 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N48
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~21 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~21_sumout  = SUM(( \controlador|contador_vertical|contador|contador [6] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~26  ))
// \controlador|contador_vertical|contador|Add0~22  = CARRY(( \controlador|contador_vertical|contador|contador [6] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_vertical|contador|contador [6]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~21_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~22 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~21 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~21 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_vertical|contador|Add0~21 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N23
dffeas \controlador|contador_vertical|contador|contador[6] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~21_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [6]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[6] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[6] .power_up = "low";
// synopsys translate_on

// Location: FF_X21_Y76_N2
dffeas \controlador|contador_vertical|contador|contador[0] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~33_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [0]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[0] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[0] .power_up = "low";
// synopsys translate_on

// Location: FF_X21_Y76_N16
dffeas \controlador|contador_vertical|contador|contador[9] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~1_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [9]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[9] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[9] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N51
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~9 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~9_sumout  = SUM(( \controlador|contador_vertical|contador|contador[7]~DUPLICATE_q  ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~22  ))
// \controlador|contador_vertical|contador|Add0~10  = CARRY(( \controlador|contador_vertical|contador|contador[7]~DUPLICATE_q  ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_vertical|contador|contador[7]~DUPLICATE_q ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~9_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~10 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~9 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~9 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_vertical|contador|Add0~9 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N49
dffeas \controlador|contador_vertical|contador|contador[7]~DUPLICATE (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~9_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador[7]~DUPLICATE_q ),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[7]~DUPLICATE .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[7]~DUPLICATE .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N54
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~5 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~5_sumout  = SUM(( \controlador|contador_vertical|contador|contador [8] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~10  ))
// \controlador|contador_vertical|contador|Add0~6  = CARRY(( \controlador|contador_vertical|contador|contador [8] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~10  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_vertical|contador|contador [8]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~5_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~6 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~5 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~5 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_vertical|contador|Add0~5 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N41
dffeas \controlador|contador_vertical|contador|contador[8] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~5_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [8]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[8] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[8] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N57
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~1 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~1_sumout  = SUM(( \controlador|contador_vertical|contador|contador [9] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_vertical|contador|contador [9]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~1_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~1 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~1 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_vertical|contador|Add0~1 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N17
dffeas \controlador|contador_vertical|contador|contador[9]~DUPLICATE (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~1_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador[9]~DUPLICATE_q ),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[9]~DUPLICATE .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[9]~DUPLICATE .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N12
cyclonev_lcell_comb \controlador|contador_vertical|comparador_igual|Equal0~1 (
// Equation(s):
// \controlador|contador_vertical|comparador_igual|Equal0~1_combout  = ( !\controlador|contador_vertical|contador|contador [5] & ( \controlador|contador_vertical|contador|contador [2] & ( (!\controlador|contador_vertical|contador|contador [1] & 
// (\controlador|contador_vertical|contador|contador [0] & \controlador|contador_vertical|contador|contador[9]~DUPLICATE_q )) ) ) )

	.dataa(!\controlador|contador_vertical|contador|contador [1]),
	.datab(gnd),
	.datac(!\controlador|contador_vertical|contador|contador [0]),
	.datad(!\controlador|contador_vertical|contador|contador[9]~DUPLICATE_q ),
	.datae(!\controlador|contador_vertical|contador|contador [5]),
	.dataf(!\controlador|contador_vertical|contador|contador [2]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador_vertical|comparador_igual|Equal0~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|comparador_igual|Equal0~1 .extended_lut = "off";
defparam \controlador|contador_vertical|comparador_igual|Equal0~1 .lut_mask = 64'h00000000000A0000;
defparam \controlador|contador_vertical|comparador_igual|Equal0~1 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N50
dffeas \controlador|contador_vertical|contador|contador[7] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~9_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [7]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[7] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[7] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N3
cyclonev_lcell_comb \controlador|contador_vertical|comparador_igual|Equal0~0 (
// Equation(s):
// \controlador|contador_vertical|comparador_igual|Equal0~0_combout  = ( !\controlador|contador_vertical|contador|contador [4] & ( !\controlador|contador_vertical|contador|contador [7] & ( (!\controlador|contador_vertical|contador|contador [6] & 
// (\controlador|contador_vertical|comparador_igual|Equal0~1_combout  & (!\controlador|contador_vertical|contador|contador [8] & \controlador|contador_vertical|contador|contador [3]))) ) ) )

	.dataa(!\controlador|contador_vertical|contador|contador [6]),
	.datab(!\controlador|contador_vertical|comparador_igual|Equal0~1_combout ),
	.datac(!\controlador|contador_vertical|contador|contador [8]),
	.datad(!\controlador|contador_vertical|contador|contador [3]),
	.datae(!\controlador|contador_vertical|contador|contador [4]),
	.dataf(!\controlador|contador_vertical|contador|contador [7]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|comparador_igual|Equal0~0 .extended_lut = "off";
defparam \controlador|contador_vertical|comparador_igual|Equal0~0 .lut_mask = 64'h0020000000000000;
defparam \controlador|contador_vertical|comparador_igual|Equal0~0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N1
dffeas \controlador|contador_vertical|contador|contador[0]~DUPLICATE (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~33_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador[0]~DUPLICATE_q ),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[0]~DUPLICATE .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[0]~DUPLICATE .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N33
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~37 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~37_sumout  = SUM(( \controlador|contador_vertical|contador|contador [1] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~34  ))
// \controlador|contador_vertical|contador|Add0~38  = CARRY(( \controlador|contador_vertical|contador|contador [1] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_vertical|contador|contador [1]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~37_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~38 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~37 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~37 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_vertical|contador|Add0~37 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N29
dffeas \controlador|contador_vertical|contador|contador[1] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~37_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [1]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[1] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[1] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N36
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~29 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~29_sumout  = SUM(( \controlador|contador_vertical|contador|contador [2] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~38  ))
// \controlador|contador_vertical|contador|Add0~30  = CARRY(( \controlador|contador_vertical|contador|contador [2] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~38  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_vertical|contador|contador [2]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~38 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~29_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~30 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~29 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~29 .lut_mask = 64'h0000FFFF00000F0F;
defparam \controlador|contador_vertical|contador|Add0~29 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N26
dffeas \controlador|contador_vertical|contador|contador[2] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~29_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [2]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[2] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[2] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N39
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~17 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~17_sumout  = SUM(( \controlador|contador_vertical|contador|contador [3] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~30  ))
// \controlador|contador_vertical|contador|Add0~18  = CARRY(( \controlador|contador_vertical|contador|contador [3] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~30  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_vertical|contador|contador [3]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~17_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~18 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~17 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~17 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_vertical|contador|Add0~17 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N56
dffeas \controlador|contador_vertical|contador|contador[3] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~17_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [3]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[3] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[3] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N42
cyclonev_lcell_comb \controlador|contador_vertical|contador|Add0~13 (
// Equation(s):
// \controlador|contador_vertical|contador|Add0~13_sumout  = SUM(( \controlador|contador_vertical|contador|contador [4] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~18  ))
// \controlador|contador_vertical|contador|Add0~14  = CARRY(( \controlador|contador_vertical|contador|contador [4] ) + ( GND ) + ( \controlador|contador_vertical|contador|Add0~18  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador_vertical|contador|contador [4]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador_vertical|contador|Add0~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador_vertical|contador|Add0~13_sumout ),
	.cout(\controlador|contador_vertical|contador|Add0~14 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador_vertical|contador|Add0~13 .extended_lut = "off";
defparam \controlador|contador_vertical|contador|Add0~13 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador_vertical|contador|Add0~13 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X21_Y76_N47
dffeas \controlador|contador_vertical|contador|contador[4] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~13_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [4]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[4] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[4] .power_up = "low";
// synopsys translate_on

// Location: FF_X21_Y76_N53
dffeas \controlador|contador_vertical|contador|contador[5] (
	.clk(\controlador|contador_horizontal|comparador_igual|Equal0~combout ),
	.d(gnd),
	.asdata(\controlador|contador_vertical|contador|Add0~25_sumout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador_vertical|comparador_igual|Equal0~0_combout ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador_vertical|contador|contador [5]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador_vertical|contador|contador[5] .is_wysiwyg = "true";
defparam \controlador|contador_vertical|contador|contador[5] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N42
cyclonev_lcell_comb \controlador|generarImagen|always0~2 (
// Equation(s):
// \controlador|generarImagen|always0~2_combout  = ( \controlador|contador_vertical|contador|contador [6] & ( \controlador|contador_vertical|contador|contador [8] & ( ((\controlador|contador_vertical|contador|contador [5] & 
// (\controlador|contador_vertical|contador|contador [4] & \controlador|contador_vertical|contador|contador [3]))) # (\controlador|contador_vertical|contador|contador[7]~DUPLICATE_q ) ) ) ) # ( !\controlador|contador_vertical|contador|contador [6] & ( 
// \controlador|contador_vertical|contador|contador [8] & ( \controlador|contador_vertical|contador|contador[7]~DUPLICATE_q  ) ) ) # ( \controlador|contador_vertical|contador|contador [6] & ( !\controlador|contador_vertical|contador|contador [8] & ( 
// (!\controlador|contador_vertical|contador|contador[7]~DUPLICATE_q  & ((!\controlador|contador_vertical|contador|contador [5]) # ((!\controlador|contador_vertical|contador|contador [4]) # (!\controlador|contador_vertical|contador|contador [3])))) ) ) ) # ( 
// !\controlador|contador_vertical|contador|contador [6] & ( !\controlador|contador_vertical|contador|contador [8] & ( !\controlador|contador_vertical|contador|contador[7]~DUPLICATE_q  ) ) )

	.dataa(!\controlador|contador_vertical|contador|contador [5]),
	.datab(!\controlador|contador_vertical|contador|contador [4]),
	.datac(!\controlador|contador_vertical|contador|contador [3]),
	.datad(!\controlador|contador_vertical|contador|contador[7]~DUPLICATE_q ),
	.datae(!\controlador|contador_vertical|contador|contador [6]),
	.dataf(!\controlador|contador_vertical|contador|contador [8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|always0~2_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|always0~2 .extended_lut = "off";
defparam \controlador|generarImagen|always0~2 .lut_mask = 64'hFF00FE0000FF01FF;
defparam \controlador|generarImagen|always0~2 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N18
cyclonev_lcell_comb \controlador|generarImagen|always0~0 (
// Equation(s):
// \controlador|generarImagen|always0~0_combout  = (!\controlador|contador_horizontal|contador|contador [9] & !\controlador|contador_vertical|contador|contador[9]~DUPLICATE_q )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_horizontal|contador|contador [9]),
	.datad(!\controlador|contador_vertical|contador|contador[9]~DUPLICATE_q ),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|always0~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|always0~0 .extended_lut = "off";
defparam \controlador|generarImagen|always0~0 .lut_mask = 64'hF000F000F000F000;
defparam \controlador|generarImagen|always0~0 .shared_arith = "off";
// synopsys translate_on

// Location: CLKCTRL_G6
cyclonev_clkena \clock_50~inputCLKENA0 (
	.inclk(\clock_50~input_o ),
	.ena(vcc),
	.outclk(\clock_50~inputCLKENA0_outclk ),
	.enaout());
// synopsys translate_off
defparam \clock_50~inputCLKENA0 .clock_type = "global clock";
defparam \clock_50~inputCLKENA0 .disable_mode = "low";
defparam \clock_50~inputCLKENA0 .ena_register_mode = "always enabled";
defparam \clock_50~inputCLKENA0 .ena_register_power_up = "high";
defparam \clock_50~inputCLKENA0 .test_syn = "high";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N0
cyclonev_lcell_comb \controlador|contador|Add0~5 (
// Equation(s):
// \controlador|contador|Add0~5_sumout  = SUM(( \controlador|contador|contador [0] ) + ( VCC ) + ( !VCC ))
// \controlador|contador|Add0~6  = CARRY(( \controlador|contador|contador [0] ) + ( VCC ) + ( !VCC ))

	.dataa(!\controlador|contador|contador [0]),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~5_sumout ),
	.cout(\controlador|contador|Add0~6 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~5 .extended_lut = "off";
defparam \controlador|contador|Add0~5 .lut_mask = 64'h0000000000005555;
defparam \controlador|contador|Add0~5 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X23_Y76_N15
cyclonev_lcell_comb \controlador|generarImagen|always0~3 (
// Equation(s):
// \controlador|generarImagen|always0~3_combout  = ( !\controlador|generarImagen|always0~2_combout  & ( \controlador|generarImagen|always0~0_combout  & ( !\controlador|generarImagen|always0~1_combout  ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|generarImagen|always0~1_combout ),
	.datae(!\controlador|generarImagen|always0~2_combout ),
	.dataf(!\controlador|generarImagen|always0~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|always0~3_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|always0~3 .extended_lut = "off";
defparam \controlador|generarImagen|always0~3 .lut_mask = 64'h00000000FF000000;
defparam \controlador|generarImagen|always0~3 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N6
cyclonev_lcell_comb \controlador|contador|always0~2 (
// Equation(s):
// \controlador|contador|always0~2_combout  = ( !\controlador|contador_horizontal|contador|contador [8] & ( \controlador|contador_horizontal|contador|contador [0] & ( (\controlador|contador_horizontal|contador|contador [2] & 
// (\controlador|contador_horizontal|contador|contador [1] & !\controlador|contador_horizontal|contador|contador [3])) ) ) )

	.dataa(gnd),
	.datab(!\controlador|contador_horizontal|contador|contador [2]),
	.datac(!\controlador|contador_horizontal|contador|contador [1]),
	.datad(!\controlador|contador_horizontal|contador|contador [3]),
	.datae(!\controlador|contador_horizontal|contador|contador [8]),
	.dataf(!\controlador|contador_horizontal|contador|contador [0]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|always0~2_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|always0~2 .extended_lut = "off";
defparam \controlador|contador|always0~2 .lut_mask = 64'h0000000003000000;
defparam \controlador|contador|always0~2 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N36
cyclonev_lcell_comb \controlador|generarImagen|LessThan2~0 (
// Equation(s):
// \controlador|generarImagen|LessThan2~0_combout  = ( \controlador|contador_vertical|contador|contador [3] & ( (\controlador|contador_vertical|contador|contador [5] & (\controlador|contador_vertical|contador|contador [6] & 
// \controlador|contador_vertical|contador|contador [4])) ) )

	.dataa(!\controlador|contador_vertical|contador|contador [5]),
	.datab(gnd),
	.datac(!\controlador|contador_vertical|contador|contador [6]),
	.datad(!\controlador|contador_vertical|contador|contador [4]),
	.datae(gnd),
	.dataf(!\controlador|contador_vertical|contador|contador [3]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|LessThan2~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|LessThan2~0 .extended_lut = "off";
defparam \controlador|generarImagen|LessThan2~0 .lut_mask = 64'h0000000000050005;
defparam \controlador|generarImagen|LessThan2~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N27
cyclonev_lcell_comb \controlador|contador|always0~0 (
// Equation(s):
// \controlador|contador|always0~0_combout  = ( \controlador|contador_horizontal|contador|contador [6] & ( \controlador|contador_horizontal|contador|contador [7] & ( (!\controlador|contador_horizontal|contador|contador [4] & 
// (!\controlador|contador_vertical|contador|contador[7]~DUPLICATE_q  & !\controlador|contador_horizontal|contador|contador [5])) ) ) )

	.dataa(!\controlador|contador_horizontal|contador|contador [4]),
	.datab(gnd),
	.datac(!\controlador|contador_vertical|contador|contador[7]~DUPLICATE_q ),
	.datad(!\controlador|contador_horizontal|contador|contador [5]),
	.datae(!\controlador|contador_horizontal|contador|contador [6]),
	.dataf(!\controlador|contador_horizontal|contador|contador [7]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|always0~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|always0~0 .extended_lut = "off";
defparam \controlador|contador|always0~0 .lut_mask = 64'h000000000000A000;
defparam \controlador|contador|always0~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N48
cyclonev_lcell_comb \controlador|contador|always0~1 (
// Equation(s):
// \controlador|contador|always0~1_combout  = ( !\controlador|contador_vertical|contador|contador [1] & ( (!\controlador|contador_horizontal|contador|contador [9] & (!\controlador|contador_vertical|contador|contador [9] & 
// (!\controlador|contador_vertical|contador|contador [0] & !\controlador|contador_vertical|contador|contador [2]))) ) )

	.dataa(!\controlador|contador_horizontal|contador|contador [9]),
	.datab(!\controlador|contador_vertical|contador|contador [9]),
	.datac(!\controlador|contador_vertical|contador|contador [0]),
	.datad(!\controlador|contador_vertical|contador|contador [2]),
	.datae(gnd),
	.dataf(!\controlador|contador_vertical|contador|contador [1]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|always0~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|always0~1 .extended_lut = "off";
defparam \controlador|contador|always0~1 .lut_mask = 64'h8000800000000000;
defparam \controlador|contador|always0~1 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N30
cyclonev_lcell_comb \controlador|contador|always0~3 (
// Equation(s):
// \controlador|contador|always0~3_combout  = ( \controlador|contador|always0~0_combout  & ( \controlador|contador|always0~1_combout  & ( (\controlador|contador|always0~2_combout  & (\controlador|generarImagen|LessThan2~0_combout  & 
// !\controlador|contador_vertical|contador|contador [8])) ) ) )

	.dataa(!\controlador|contador|always0~2_combout ),
	.datab(gnd),
	.datac(!\controlador|generarImagen|LessThan2~0_combout ),
	.datad(!\controlador|contador_vertical|contador|contador [8]),
	.datae(!\controlador|contador|always0~0_combout ),
	.dataf(!\controlador|contador|always0~1_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|always0~3_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|always0~3 .extended_lut = "off";
defparam \controlador|contador|always0~3 .lut_mask = 64'h0000000000000500;
defparam \controlador|contador|always0~3 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X23_Y76_N57
cyclonev_lcell_comb \controlador|contador|contador[26]~0 (
// Equation(s):
// \controlador|contador|contador[26]~0_combout  = ( \controlador|contador|always0~3_combout  ) # ( !\controlador|contador|always0~3_combout  & ( (!\controlador|generarImagen|always0~3_combout ) # (\reset~input_o ) ) )

	.dataa(!\reset~input_o ),
	.datab(gnd),
	.datac(!\controlador|generarImagen|always0~3_combout ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\controlador|contador|always0~3_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|contador[26]~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|contador[26]~0 .extended_lut = "off";
defparam \controlador|contador|contador[26]~0 .lut_mask = 64'hF5F5F5F5FFFFFFFF;
defparam \controlador|contador|contador[26]~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N3
cyclonev_lcell_comb \controlador|contador|always0~4 (
// Equation(s):
// \controlador|contador|always0~4_combout  = ( !\controlador|contador_horizontal|contador|contador [2] & ( \controlador|contador_vertical|contador|contador [8] & ( (!\controlador|contador_horizontal|contador|contador [0] & 
// (\controlador|contador_horizontal|contador|contador [8] & (\controlador|contador_horizontal|contador|contador [3] & !\controlador|contador_horizontal|contador|contador [1]))) ) ) )

	.dataa(!\controlador|contador_horizontal|contador|contador [0]),
	.datab(!\controlador|contador_horizontal|contador|contador [8]),
	.datac(!\controlador|contador_horizontal|contador|contador [3]),
	.datad(!\controlador|contador_horizontal|contador|contador [1]),
	.datae(!\controlador|contador_horizontal|contador|contador [2]),
	.dataf(!\controlador|contador_vertical|contador|contador [8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|always0~4_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|always0~4 .extended_lut = "off";
defparam \controlador|contador|always0~4 .lut_mask = 64'h0000000002000000;
defparam \controlador|contador|always0~4 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X23_Y76_N30
cyclonev_lcell_comb \controlador|contador|always0~5 (
// Equation(s):
// \controlador|contador|always0~5_combout  = ( \controlador|contador|always0~1_combout  & ( \controlador|contador|always0~4_combout  & ( (\controlador|contador|always0~0_combout  & \controlador|generarImagen|LessThan2~0_combout ) ) ) )

	.dataa(!\controlador|contador|always0~0_combout ),
	.datab(gnd),
	.datac(!\controlador|generarImagen|LessThan2~0_combout ),
	.datad(gnd),
	.datae(!\controlador|contador|always0~1_combout ),
	.dataf(!\controlador|contador|always0~4_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|always0~5_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|always0~5 .extended_lut = "off";
defparam \controlador|contador|always0~5 .lut_mask = 64'h0000000000000505;
defparam \controlador|contador|always0~5 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X23_Y76_N9
cyclonev_lcell_comb \controlador|contador|flag_contador~0 (
// Equation(s):
// \controlador|contador|flag_contador~0_combout  = ( \controlador|generarImagen|always0~3_combout  & ( \controlador|contador|always0~3_combout  ) ) # ( !\controlador|generarImagen|always0~3_combout  & ( \controlador|contador|always0~3_combout  ) ) # ( 
// \controlador|generarImagen|always0~3_combout  & ( !\controlador|contador|always0~3_combout  & ( \controlador|contador|flag_contador~q  ) ) ) # ( !\controlador|generarImagen|always0~3_combout  & ( !\controlador|contador|always0~3_combout  & ( 
// (\controlador|contador|flag_contador~q  & !\controlador|contador|always0~5_combout ) ) ) )

	.dataa(gnd),
	.datab(!\controlador|contador|flag_contador~q ),
	.datac(!\controlador|contador|always0~5_combout ),
	.datad(gnd),
	.datae(!\controlador|generarImagen|always0~3_combout ),
	.dataf(!\controlador|contador|always0~3_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|flag_contador~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|flag_contador~0 .extended_lut = "off";
defparam \controlador|contador|flag_contador~0 .lut_mask = 64'h30303333FFFFFFFF;
defparam \controlador|contador|flag_contador~0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X23_Y76_N44
dffeas \controlador|contador|flag_contador (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador|flag_contador~0_combout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\reset~input_o ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|flag_contador~q ),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|flag_contador .is_wysiwyg = "true";
defparam \controlador|contador|flag_contador .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X23_Y76_N42
cyclonev_lcell_comb \controlador|contador|contador[26]~1 (
// Equation(s):
// \controlador|contador|contador[26]~1_combout  = ( \controlador|generarImagen|always0~3_combout  & ( ((\controlador|contador|flag_contador~q ) # (\controlador|contador|always0~3_combout )) # (\reset~input_o ) ) ) # ( 
// !\controlador|generarImagen|always0~3_combout  & ( (((\controlador|contador|always0~5_combout  & \controlador|contador|flag_contador~q )) # (\controlador|contador|always0~3_combout )) # (\reset~input_o ) ) )

	.dataa(!\reset~input_o ),
	.datab(!\controlador|contador|always0~5_combout ),
	.datac(!\controlador|contador|always0~3_combout ),
	.datad(!\controlador|contador|flag_contador~q ),
	.datae(gnd),
	.dataf(!\controlador|generarImagen|always0~3_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|contador[26]~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|contador[26]~1 .extended_lut = "off";
defparam \controlador|contador|contador[26]~1 .lut_mask = 64'h5F7F5F7F5FFF5FFF;
defparam \controlador|contador|contador[26]~1 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N2
dffeas \controlador|contador|contador[0] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~5_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [0]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[0] .is_wysiwyg = "true";
defparam \controlador|contador|contador[0] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N3
cyclonev_lcell_comb \controlador|contador|Add0~9 (
// Equation(s):
// \controlador|contador|Add0~9_sumout  = SUM(( \controlador|contador|contador [1] ) + ( GND ) + ( \controlador|contador|Add0~6  ))
// \controlador|contador|Add0~10  = CARRY(( \controlador|contador|contador [1] ) + ( GND ) + ( \controlador|contador|Add0~6  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador|contador [1]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~6 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~9_sumout ),
	.cout(\controlador|contador|Add0~10 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~9 .extended_lut = "off";
defparam \controlador|contador|Add0~9 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador|Add0~9 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N5
dffeas \controlador|contador|contador[1] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~9_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [1]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[1] .is_wysiwyg = "true";
defparam \controlador|contador|contador[1] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N6
cyclonev_lcell_comb \controlador|contador|Add0~13 (
// Equation(s):
// \controlador|contador|Add0~13_sumout  = SUM(( \controlador|contador|contador [2] ) + ( GND ) + ( \controlador|contador|Add0~10  ))
// \controlador|contador|Add0~14  = CARRY(( \controlador|contador|contador [2] ) + ( GND ) + ( \controlador|contador|Add0~10  ))

	.dataa(gnd),
	.datab(!\controlador|contador|contador [2]),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~10 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~13_sumout ),
	.cout(\controlador|contador|Add0~14 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~13 .extended_lut = "off";
defparam \controlador|contador|Add0~13 .lut_mask = 64'h0000FFFF00003333;
defparam \controlador|contador|Add0~13 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N8
dffeas \controlador|contador|contador[2] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~13_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [2]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[2] .is_wysiwyg = "true";
defparam \controlador|contador|contador[2] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N9
cyclonev_lcell_comb \controlador|contador|Add0~17 (
// Equation(s):
// \controlador|contador|Add0~17_sumout  = SUM(( \controlador|contador|contador [3] ) + ( GND ) + ( \controlador|contador|Add0~14  ))
// \controlador|contador|Add0~18  = CARRY(( \controlador|contador|contador [3] ) + ( GND ) + ( \controlador|contador|Add0~14  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador|contador [3]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~14 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~17_sumout ),
	.cout(\controlador|contador|Add0~18 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~17 .extended_lut = "off";
defparam \controlador|contador|Add0~17 .lut_mask = 64'h0000FFFF00000F0F;
defparam \controlador|contador|Add0~17 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N11
dffeas \controlador|contador|contador[3] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~17_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [3]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[3] .is_wysiwyg = "true";
defparam \controlador|contador|contador[3] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N12
cyclonev_lcell_comb \controlador|contador|Add0~21 (
// Equation(s):
// \controlador|contador|Add0~21_sumout  = SUM(( \controlador|contador|contador [4] ) + ( GND ) + ( \controlador|contador|Add0~18  ))
// \controlador|contador|Add0~22  = CARRY(( \controlador|contador|contador [4] ) + ( GND ) + ( \controlador|contador|Add0~18  ))

	.dataa(gnd),
	.datab(!\controlador|contador|contador [4]),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~18 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~21_sumout ),
	.cout(\controlador|contador|Add0~22 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~21 .extended_lut = "off";
defparam \controlador|contador|Add0~21 .lut_mask = 64'h0000FFFF00003333;
defparam \controlador|contador|Add0~21 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N14
dffeas \controlador|contador|contador[4] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~21_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [4]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[4] .is_wysiwyg = "true";
defparam \controlador|contador|contador[4] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N15
cyclonev_lcell_comb \controlador|contador|Add0~25 (
// Equation(s):
// \controlador|contador|Add0~25_sumout  = SUM(( \controlador|contador|contador [5] ) + ( GND ) + ( \controlador|contador|Add0~22  ))
// \controlador|contador|Add0~26  = CARRY(( \controlador|contador|contador [5] ) + ( GND ) + ( \controlador|contador|Add0~22  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(!\controlador|contador|contador [5]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~22 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~25_sumout ),
	.cout(\controlador|contador|Add0~26 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~25 .extended_lut = "off";
defparam \controlador|contador|Add0~25 .lut_mask = 64'h0000FFFF000000FF;
defparam \controlador|contador|Add0~25 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N17
dffeas \controlador|contador|contador[5] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~25_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [5]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[5] .is_wysiwyg = "true";
defparam \controlador|contador|contador[5] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N18
cyclonev_lcell_comb \controlador|contador|Add0~29 (
// Equation(s):
// \controlador|contador|Add0~29_sumout  = SUM(( \controlador|contador|contador [6] ) + ( GND ) + ( \controlador|contador|Add0~26  ))
// \controlador|contador|Add0~30  = CARRY(( \controlador|contador|contador [6] ) + ( GND ) + ( \controlador|contador|Add0~26  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador|contador [6]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~26 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~29_sumout ),
	.cout(\controlador|contador|Add0~30 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~29 .extended_lut = "off";
defparam \controlador|contador|Add0~29 .lut_mask = 64'h0000FFFF00000F0F;
defparam \controlador|contador|Add0~29 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N20
dffeas \controlador|contador|contador[6] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~29_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [6]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[6] .is_wysiwyg = "true";
defparam \controlador|contador|contador[6] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N21
cyclonev_lcell_comb \controlador|contador|Add0~33 (
// Equation(s):
// \controlador|contador|Add0~33_sumout  = SUM(( \controlador|contador|contador [7] ) + ( GND ) + ( \controlador|contador|Add0~30  ))
// \controlador|contador|Add0~34  = CARRY(( \controlador|contador|contador [7] ) + ( GND ) + ( \controlador|contador|Add0~30  ))

	.dataa(!\controlador|contador|contador [7]),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~30 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~33_sumout ),
	.cout(\controlador|contador|Add0~34 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~33 .extended_lut = "off";
defparam \controlador|contador|Add0~33 .lut_mask = 64'h0000FFFF00005555;
defparam \controlador|contador|Add0~33 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N23
dffeas \controlador|contador|contador[7] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~33_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [7]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[7] .is_wysiwyg = "true";
defparam \controlador|contador|contador[7] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N24
cyclonev_lcell_comb \controlador|contador|Add0~37 (
// Equation(s):
// \controlador|contador|Add0~37_sumout  = SUM(( \controlador|contador|contador [8] ) + ( GND ) + ( \controlador|contador|Add0~34  ))
// \controlador|contador|Add0~38  = CARRY(( \controlador|contador|contador [8] ) + ( GND ) + ( \controlador|contador|Add0~34  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador|contador [8]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~34 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~37_sumout ),
	.cout(\controlador|contador|Add0~38 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~37 .extended_lut = "off";
defparam \controlador|contador|Add0~37 .lut_mask = 64'h0000FFFF00000F0F;
defparam \controlador|contador|Add0~37 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N26
dffeas \controlador|contador|contador[8] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~37_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [8]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[8] .is_wysiwyg = "true";
defparam \controlador|contador|contador[8] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N27
cyclonev_lcell_comb \controlador|contador|Add0~41 (
// Equation(s):
// \controlador|contador|Add0~41_sumout  = SUM(( \controlador|contador|contador [9] ) + ( GND ) + ( \controlador|contador|Add0~38  ))
// \controlador|contador|Add0~42  = CARRY(( \controlador|contador|contador [9] ) + ( GND ) + ( \controlador|contador|Add0~38  ))

	.dataa(!\controlador|contador|contador [9]),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~38 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~41_sumout ),
	.cout(\controlador|contador|Add0~42 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~41 .extended_lut = "off";
defparam \controlador|contador|Add0~41 .lut_mask = 64'h0000FFFF00005555;
defparam \controlador|contador|Add0~41 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N29
dffeas \controlador|contador|contador[9] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~41_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [9]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[9] .is_wysiwyg = "true";
defparam \controlador|contador|contador[9] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N30
cyclonev_lcell_comb \controlador|contador|Add0~45 (
// Equation(s):
// \controlador|contador|Add0~45_sumout  = SUM(( \controlador|contador|contador [10] ) + ( GND ) + ( \controlador|contador|Add0~42  ))
// \controlador|contador|Add0~46  = CARRY(( \controlador|contador|contador [10] ) + ( GND ) + ( \controlador|contador|Add0~42  ))

	.dataa(gnd),
	.datab(!\controlador|contador|contador [10]),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~42 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~45_sumout ),
	.cout(\controlador|contador|Add0~46 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~45 .extended_lut = "off";
defparam \controlador|contador|Add0~45 .lut_mask = 64'h0000FFFF00003333;
defparam \controlador|contador|Add0~45 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N32
dffeas \controlador|contador|contador[10] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~45_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [10]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[10] .is_wysiwyg = "true";
defparam \controlador|contador|contador[10] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N33
cyclonev_lcell_comb \controlador|contador|Add0~49 (
// Equation(s):
// \controlador|contador|Add0~49_sumout  = SUM(( \controlador|contador|contador [11] ) + ( GND ) + ( \controlador|contador|Add0~46  ))
// \controlador|contador|Add0~50  = CARRY(( \controlador|contador|contador [11] ) + ( GND ) + ( \controlador|contador|Add0~46  ))

	.dataa(!\controlador|contador|contador [11]),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~46 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~49_sumout ),
	.cout(\controlador|contador|Add0~50 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~49 .extended_lut = "off";
defparam \controlador|contador|Add0~49 .lut_mask = 64'h0000FFFF00005555;
defparam \controlador|contador|Add0~49 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N35
dffeas \controlador|contador|contador[11] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~49_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [11]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[11] .is_wysiwyg = "true";
defparam \controlador|contador|contador[11] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N36
cyclonev_lcell_comb \controlador|contador|Add0~53 (
// Equation(s):
// \controlador|contador|Add0~53_sumout  = SUM(( \controlador|contador|contador [12] ) + ( GND ) + ( \controlador|contador|Add0~50  ))
// \controlador|contador|Add0~54  = CARRY(( \controlador|contador|contador [12] ) + ( GND ) + ( \controlador|contador|Add0~50  ))

	.dataa(!\controlador|contador|contador [12]),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~50 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~53_sumout ),
	.cout(\controlador|contador|Add0~54 ),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~53 .extended_lut = "off";
defparam \controlador|contador|Add0~53 .lut_mask = 64'h0000FFFF00005555;
defparam \controlador|contador|Add0~53 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N38
dffeas \controlador|contador|contador[12] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~53_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [12]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[12] .is_wysiwyg = "true";
defparam \controlador|contador|contador[12] .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N39
cyclonev_lcell_comb \controlador|contador|Add0~1 (
// Equation(s):
// \controlador|contador|Add0~1_sumout  = SUM(( \controlador|contador|contador [13] ) + ( GND ) + ( \controlador|contador|Add0~54  ))

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador|contador [13]),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(\controlador|contador|Add0~54 ),
	.sharein(gnd),
	.combout(),
	.sumout(\controlador|contador|Add0~1_sumout ),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|Add0~1 .extended_lut = "off";
defparam \controlador|contador|Add0~1 .lut_mask = 64'h0000FFFF00000F0F;
defparam \controlador|contador|Add0~1 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X24_Y76_N41
dffeas \controlador|contador|contador[13] (
	.clk(\clock|divisor_clock|contador [0]),
	.d(\controlador|contador|Add0~1_sumout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\controlador|contador|contador[26]~0_combout ),
	.sload(gnd),
	.ena(\controlador|contador|contador[26]~1_combout ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|contador [13]),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|contador[13] .is_wysiwyg = "true";
defparam \controlador|contador|contador[13] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N12
cyclonev_lcell_comb \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0]~feeder (
// Equation(s):
// \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0]~feeder_combout  = \controlador|contador|contador [13]

	.dataa(gnd),
	.datab(!\controlador|contador|contador [13]),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ram_image|RAM_rtl_0|auto_generated|address_reg_b[0]~feeder_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0]~feeder .extended_lut = "off";
defparam \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0]~feeder .lut_mask = 64'h3333333333333333;
defparam \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0]~feeder .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X23_Y76_N18
cyclonev_lcell_comb \controlador|contador|flag_we~0 (
// Equation(s):
// \controlador|contador|flag_we~0_combout  = ( \controlador|generarImagen|LessThan2~0_combout  & ( \controlador|contador|always0~1_combout  & ( ((\controlador|contador|always0~2_combout  & (!\controlador|contador_vertical|contador|contador [8] & 
// \controlador|contador|always0~0_combout ))) # (\controlador|contador|flag_we~q ) ) ) ) # ( !\controlador|generarImagen|LessThan2~0_combout  & ( \controlador|contador|always0~1_combout  & ( \controlador|contador|flag_we~q  ) ) ) # ( 
// \controlador|generarImagen|LessThan2~0_combout  & ( !\controlador|contador|always0~1_combout  & ( \controlador|contador|flag_we~q  ) ) ) # ( !\controlador|generarImagen|LessThan2~0_combout  & ( !\controlador|contador|always0~1_combout  & ( 
// \controlador|contador|flag_we~q  ) ) )

	.dataa(!\controlador|contador|always0~2_combout ),
	.datab(!\controlador|contador_vertical|contador|contador [8]),
	.datac(!\controlador|contador|always0~0_combout ),
	.datad(!\controlador|contador|flag_we~q ),
	.datae(!\controlador|generarImagen|LessThan2~0_combout ),
	.dataf(!\controlador|contador|always0~1_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|flag_we~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|flag_we~0 .extended_lut = "off";
defparam \controlador|contador|flag_we~0 .lut_mask = 64'h00FF00FF00FF04FF;
defparam \controlador|contador|flag_we~0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X23_Y76_N26
dffeas \controlador|contador|flag_we (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador|flag_we~0_combout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(\reset~input_o ),
	.sload(vcc),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|flag_we~q ),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|flag_we .is_wysiwyg = "true";
defparam \controlador|contador|flag_we .power_up = "low";
// synopsys translate_on

// Location: LABCELL_X23_Y76_N24
cyclonev_lcell_comb \controlador|contador|we~0 (
// Equation(s):
// \controlador|contador|we~0_combout  = ( \controlador|contador|flag_we~q  & ( \controlador|contador|always0~5_combout  & ( (\controlador|contador|we~q  & (!\controlador|contador|always0~3_combout  & ((!\controlador|contador|flag_contador~q ) # 
// (\controlador|generarImagen|always0~3_combout )))) ) ) ) # ( !\controlador|contador|flag_we~q  & ( \controlador|contador|always0~5_combout  & ( ((\controlador|contador|we~q  & ((!\controlador|contador|flag_contador~q ) # 
// (\controlador|generarImagen|always0~3_combout )))) # (\controlador|contador|always0~3_combout ) ) ) ) # ( \controlador|contador|flag_we~q  & ( !\controlador|contador|always0~5_combout  & ( (\controlador|contador|we~q  & 
// !\controlador|contador|always0~3_combout ) ) ) ) # ( !\controlador|contador|flag_we~q  & ( !\controlador|contador|always0~5_combout  & ( (\controlador|contador|always0~3_combout ) # (\controlador|contador|we~q ) ) ) )

	.dataa(!\controlador|contador|we~q ),
	.datab(!\controlador|contador|flag_contador~q ),
	.datac(!\controlador|contador|always0~3_combout ),
	.datad(!\controlador|generarImagen|always0~3_combout ),
	.datae(!\controlador|contador|flag_we~q ),
	.dataf(!\controlador|contador|always0~5_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|contador|we~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|contador|we~0 .extended_lut = "off";
defparam \controlador|contador|we~0 .lut_mask = 64'h5F5F50504F5F4050;
defparam \controlador|contador|we~0 .shared_arith = "off";
// synopsys translate_on

// Location: FF_X23_Y76_N56
dffeas \controlador|contador|we (
	.clk(\clock|divisor_clock|contador [0]),
	.d(gnd),
	.asdata(\controlador|contador|we~0_combout ),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(vcc),
	.ena(!\reset~input_o ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\controlador|contador|we~q ),
	.prn(vcc));
// synopsys translate_off
defparam \controlador|contador|we .is_wysiwyg = "true";
defparam \controlador|contador|we .power_up = "low";
// synopsys translate_on

// Location: FF_X25_Y76_N14
dffeas \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0] (
	.clk(\clock_50~inputCLKENA0_outclk ),
	.d(\ram_image|RAM_rtl_0|auto_generated|address_reg_b[0]~feeder_combout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(gnd),
	.ena(!\controlador|contador|we~q ),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.prn(vcc));
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0] .is_wysiwyg = "true";
defparam \ram_image|RAM_rtl_0|auto_generated|address_reg_b[0] .power_up = "low";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N39
cyclonev_lcell_comb \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node[1] (
// Equation(s):
// \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [1] = ( \controlador|contador|contador [13] & ( \controlador|contador|we~q  ) )

	.dataa(!\controlador|contador|we~q ),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\controlador|contador|contador [13]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [1]),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node[1] .extended_lut = "off";
defparam \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node[1] .lut_mask = 64'h0000000055555555;
defparam \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node[1] .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N45
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|address_reg_a[0]~feeder (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|address_reg_a[0]~feeder_combout  = \controlador|contador|contador [13]

	.dataa(gnd),
	.datab(!\controlador|contador|contador [13]),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|address_reg_a[0]~feeder_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|address_reg_a[0]~feeder .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|address_reg_a[0]~feeder .lut_mask = 64'h3333333333333333;
defparam \rom_image|memory_rtl_0|auto_generated|address_reg_a[0]~feeder .shared_arith = "off";
// synopsys translate_on

// Location: FF_X25_Y76_N47
dffeas \rom_image|memory_rtl_0|auto_generated|address_reg_a[0] (
	.clk(\clock_50~inputCLKENA0_outclk ),
	.d(\rom_image|memory_rtl_0|auto_generated|address_reg_a[0]~feeder_combout ),
	.asdata(vcc),
	.clrn(vcc),
	.aload(gnd),
	.sclr(gnd),
	.sload(gnd),
	.ena(vcc),
	.devclrn(devclrn),
	.devpor(devpor),
	.q(\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.prn(vcc));
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|address_reg_a[0] .is_wysiwyg = "true";
defparam \rom_image|memory_rtl_0|auto_generated|address_reg_a[0] .power_up = "low";
// synopsys translate_on

// Location: M10K_X26_Y75_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a32 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(5'b00000),
	.portaaddr({\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],\controlador|contador|contador [4],\controlador|contador|contador [3],
\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(5'b00000),
	.portbaddr(11'b00000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a32_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_address_width = 11;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_data_width = 5;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_first_bit_number = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_last_address = 2047;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_b_address_width = 11;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .port_b_data_width = 5;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .mem_init4 = "000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000C7AB9ED28D2ABE56CD4C76C3D425890642F23D3B7046507D963343278051A40897DF25E01A6536ED91C1147C6DB40928ECDB93E0375AA4A3E5681009854DFDF75ADC50FA0B38C47FDC943B88DA168D388334D5C909DC5401E7735B16491BF291FD803C5864C0D040F2D3";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .mem_init3 = "AC95D36FE6758E01BA84254A98FBCEF76AC0C99AC5B2D909EAC1186C01008103F36C010548312222149BB8C72064FF48FD7BF43C82FF43E9F0C4C2182ABE320626CF57AEBF8461E352000E9BF8482E00CAFCAFD4AA59FB4AD440082E77E318270A87EBFF209124E54E556173EFBA9E8A8C1F3AA6117160A90236E644D344C25EAA2F8ED5B5402BEFCD3EC3B57F771EE31A28A83A1D92C321B414DA4D2CB96153C5D9996FC4943312D24482D0187EEDF9690508DA2DBDB335057816CC0E6AF1141DABABCC0CE2348EC36A5EA0ADB65294217D1A5BED0A9897BEFDE4936975B8C1295F80A4F855C41A91213D9F000EA77B2421CF8D1927A2E0FEF597C5E451B857";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .mem_init2 = "16D1DC0FB2F42392052C0CF90805FE0E0157049C4824579BB2B0A451DA088E8055D857B2461AC327F132550473C431809818EBC560F49849A3FB1D967F1C2E9A2C71CA314A0CDB3E86BF6399853DE05EB2524D56EDA1C52D7BD20524ED04A15CAE4B2BF1080E28F5D9D13FA8044EC02D2CD2018A53AB91D2EFA21473FE91E2AC43C6F686F1D5EAC10314019C8AAE701B50FC381B4440C395EEEADB797C08191E142E2F4B0FDA3CEA8BC87AD88C6030E04D6F6BD6D07B9493C0D4B820F766A7B01403958C5ECD5EDCEF9B98DDA204E81CAC666711C7EA65D118E17B4E54DC338FDD73213403D46E8A91B7C990B6AAB7D5EEC842DECF553A4CEDB97A119A16D771";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .mem_init1 = "AA3E1A2F66C1BF2292402D083F265EFD5C1F4F069C660B5E93223DCBA867031A0C3C404E06BD000BAF8B7853A580D69BAECED3737F41968958FA62CB44B0032B2CBA7C00C1F179666902F87FB8C38A1305EBB05411A530A1A155158A5C25489A8AB260B080B0010A6481B902418999FF191913DA692BCCF62E6C24A711D6A57C65178399FA592719FB9741D535BBA98A160D34A56F77890742A856F22C7F66C2BDAC0141343D8503D47749D145AA00B55E67F54247300207584AB3A6B62A811B90F9F8C002213C78141A0D1F2C3EC0200230181A4A2306798742A4132CBA4704E1830DC97A38281CC379C955F10AEB46FAE43482CF8B7DB4DC0FB85ECCBF07BE";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a32 .mem_init0 = "75200366B1790630FF028A435E01B570B5B212231964C63161F73FD2D83224DE0C46F1EC919420376176ED7A8BD6387E04DA0C8B96D7BC142C74742A125C1BA8A155D2DA7C3F35B8EDA83D18A00AA3803D8ECE612E13506A00C98B5340D35C4D26C23C4C2B83C60DAF993E1FBD621EA3CB3E2E3631D0A65B8FADA405519F391C6843ACB19AC06EB252A7A628EF37B910F32A5628B434E3304AF707BBE139937F8600DBA46C170F56138FE10473030D60584A4C580899A10022A9E05633E72B47EBAC43CF0366E539BD09D86CADD9CD9C96F324BFADEA8591C849F625C23840089900507D9281ED0164A8777CA10BF7DD24D6C6F1AD164896C1F759615738F090";
// synopsys translate_on

// Location: M10K_X14_Y75_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a0 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(!\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(1'b0),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr(13'b0000000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a0_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_first_bit_number = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_last_address = 8191;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_b_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .port_b_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .mem_init3 = "B9DD25B033FC892FA279BD5FF3BB59351E5D481216EB9EB8AD456BCA257BB320E36A4F94F9E47EDD8631599ED2C35DA6FD84D584756E887EAC7D3A09431B3DE2203D2353D498D0819B9BAF261EEA47B306CF7004F2D7B8AFBFFECCA320FA2B49169AADA214AEC1569A97FCF2F7639B3E9A8EDB875651126B8035B37DCB579449CCC5FD00F95906CE05F17CF72E526BA0666D376FA176AA785408D19E3AEAA904452D033AD8E3FC916AF276B85D1C62F887B90B840064AF3DC1889FED008E9FF34D9966286228E8E73AA3A62D44397F66C9B2727588271BE8CACAE112BBFF40BBAE8FC5A2C057A04D37AABD11341360E9725F1F933313B2E15C699702F643A337";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .mem_init2 = "3AFF2D16443BC1CA4C915EBD6C283EFC67C49AA1BAEB5A2ADFF24F274168614193DB7E6FE11BDF15117A2DDDECCC56725A06AA4DDD4825A2A837216D67126C331132B803F24BA76AED627239352245456FCCDD708F912AC747192582669749D08B278BB6475057B2F1252EBB3ABB7784C2D9452F2ACB6573AD520E5510ABC6C7C735941C73029CC532D718E12EA4BB067D1028FE9DB00850715A8B064B0FAE8DFDB5F3F07B042916905EDB8BFA7DBE6788B5E49437325B060F0A3E51447F5630D02C761E10EB3E7EB802022F5FB76F7B5F7A7CC1E62276B189CC52532BADB27D026EB7EE093125AFE9BECDD3104CA3B6F15409B6CEE47FA741F61EDC8366CF9F";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .mem_init1 = "07ED6CBD19E0EB5F45BE5356332856C006637C0577FE12F1DFEF3C2D37CC488A40239AE98AD25AE3D045D91E7EBE346005944806C8AB3B445743982DFF9490839FA9C21C043F3BDE2703CBE53038C73EF84F157E4E3ACF92D2F2B8B2EC045EEC4D80C0E926DBAD7559F03264DBFD056BBD0C3409749FEC4DF576D7798FDEB70172B74CD31EBED8E40AD625809014F506F3C0208B963367834D459544DBA13A5EEE645030D0E7521D5207B8198945C84F5B7D8EFFAE971EA4F839C5FBAE0DE9AEE23EC50C1227A17BA7968B77DB3B49E35EF8717FBCE45EA097F29B565A675F3FF356598ADE3766F6B96CF4F93007B3211AA2B0AFB1B1CE123C916E27642D437F";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a0 .mem_init0 = "5136FAF1FDD4D401DEEDB5C75BCE967AAF5C759738B3DE7D1707F7402B48CE52CDDE1B49958F6AED1BFAF3696F8AD4C61D618E1AB4489B89E3D4F6720604392AA5F83BE033C650AD63239763C584D3FEFDB49EF74EB1A149240319D450591A92EF1AB6B07702AE5680D79BE7C0257DB081403533A3649DFFC5C3C328B6C2460F8A13A65D4DF2C0415A6F821E53C809668C57E5946ABE9A30AA6B6304A0C01B95BF26000077F855708B2D72BD71EA729D8D515EDB83F12F649343941CE280A2456BB4E40F8CB5A4DEDBEEB60FD38B932A9E75D2F0481B7E862D24DACA945BAEA0E974B23C11F2D78AF025AFD69B05896E1901B029B8F5DCE1BBAFF320A39E3EA4";
// synopsys translate_on

// Location: MLABCELL_X25_Y75_N0
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0 (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0_combout  = ( \rom_image|memory_rtl_0|auto_generated|ram_block1a32~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a0~portadataout  ) ) # ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a32~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a0~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) ) # ( 
// \rom_image|memory_rtl_0|auto_generated|ram_block1a32~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|ram_block1a0~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.datad(gnd),
	.datae(!\rom_image|memory_rtl_0|auto_generated|ram_block1a32~portadataout ),
	.dataf(!\rom_image|memory_rtl_0|auto_generated|ram_block1a0~portadataout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0 .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0 .lut_mask = 64'h00000F0FF0F0FFFF;
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X38_Y74_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a1 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(!\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(1'b0),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr(13'b0000000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a1_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_first_bit_number = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_last_address = 8191;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_b_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .port_b_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .mem_init3 = "03672CDD01EB21B44DF6087699290421EDDF517C13537D3691A99014FF6B2A30248AF8118EEC56405AE0FCA9B363AF364287CBBE5C47DAD6E4724A290891B11382E1C159B5D7C84A679A7CE35E925ADB9A6016A041B000D2E5898A77057F0C1B1B54E99E8E7C98AAA3F22A387673FC979DF64DDECD05BD7B6E2B89C39879587DEA3677575CFD23D05068D522CFA3167F2A7045FCD29A132B21F03CB16D644FC5539BC3E5765B99B6052FF4D4A09C3434B184B5605BA2C3F5091DE5F2F28BFCD46A6706D46D369FC0E5FD125F8F63E587EAC0ED26467DE6342AB3A078EE183B3E227051A7FD752054A4C28818E6A5B54E4C1F97BF1E9427B66C35F7B092170DDD";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .mem_init2 = "E6F02BB2475592BD1A8F36640A69A6F17C87365E54C4DBF8B456168F3A54607588E7BB6090D6698C9B3298328B8CFB1D92EFAE64ADDECADF6E7D9990AA2A94055EFC42B42BD637D5ADF36C69FB1AA83158E6650D42526C5375894D0BC632B1713DE13A6590957BC110FB9C8BAF9490F57F514DC8F0FC4079F7194EDBD9B24C61F592E48DD4FC4DC311616E04AD13C24615ED96EAC45922A8458759CA8721F6683E512011BE5715F5DC059C3BA61975948929CD3CF3483F67704ACA960043CC1B8A8E2671D136CB1EF28948FE1C3EA39D240F0FA3C50D8CA17AA74AAE06E3E9BC8E5D5F858467F2C71858BD7A20366D2F1A6CC79CEF05666034AC733DF857CDBE";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .mem_init1 = "FD15D4325DDE761D336A8BF860ECB7E72B839F67570163C9CBA9DDEF4E800A257615EE1F2671834755D18AFB201C867AB7B24BDE354C3303C2E65878D4FB2643A3D9651DA63375250629CCF6223EBA0202DB5EAD5A34229133EABBC160F97D2F512709C56F8CC70061342790083131A618887E38F35F25D2A1F58AAE02D77A8700C7976C6C4C52CDCCD3597AFA77D316A7D07E70A240A2B5A75808321F0D4485F7B9498324CC95E2CDAFA80CA39B3662541BE2767258FCE5564F58CC0A1C2E9C8222F540D29BDC2E03DD8887F299CDDB404CD941A51F255BE3A1C0341B66D73DA10768E5E5303D23286FDFFCE2BCF5E7BDD8EB73D7CD1526A69E96A79417E397";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a1 .mem_init0 = "574E2A10AA7E7B51E93CD50F387E0FC8A62554830137EF32A20EC1CAC8B83E91CAE97A79B55F29260753EB03FCBAFF4E11CDD4B8CB73846EA83C45D77C3D466BBFE2046F7D5FAEB6A4DFC275E16BE540A08E8DF0DBEEA24214A5195612E432641C7EB1B4CD9D405489821B4919D088AFAFAA7FEC7F3A0C4CE5946E59ED30F57399847980CFE9E1FFC13D7FCB83E3CD93E8955E8F1A9F586FBD1F5C12470E983B497459994BA7318B4E7EC92B1A9679AF0A697426CF1C5E6335B22BB68CFE124F3A36AF0683500309C40CCFD20972E1F6A432A195F70A190E6812849F8FE69AF093EEE9CD66E04E9D17D228A7F639D9FF18053F4B0C7A9C0C78C394C0C0E6E7E4";
// synopsys translate_on

// Location: MLABCELL_X25_Y74_N12
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0 (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0_combout  = ( \rom_image|memory_rtl_0|auto_generated|ram_block1a33  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a1~portadataout  ) ) # ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a33  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a1~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) ) # ( \rom_image|memory_rtl_0|auto_generated|ram_block1a33  & ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a1~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.datad(gnd),
	.datae(!\rom_image|memory_rtl_0|auto_generated|ram_block1a33 ),
	.dataf(!\rom_image|memory_rtl_0|auto_generated|ram_block1a1~portadataout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0 .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0 .lut_mask = 64'h00000F0FF0F0FFFF;
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X38_Y75_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a2 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(!\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(1'b0),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr(13'b0000000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a2_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_first_bit_number = 2;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_last_address = 8191;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_b_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .port_b_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .mem_init3 = "81ACABC05A53EC186D76F25B6FAAACA4D972A2C45E9C7C4C8FF60C99D0BFA5DE7332EF8A136F6CDEF93D9E848487FA9ED0A681A4BE1D982DFAB23F796358D2AEAF5121488E9C004EB96B54F4C72F74049A14D9CC02117787B8B83FEFDC05EFF6BCCF8F464A864E5944537FB5BA2E165F02AEE62F96D263FC5CAF05E81D83390B436B3B79DA7D0620A8A0A3A008110B3A15E2B696FD439990B1C0AA528A2E201105D0FED6D33F962E6072F6AC8512BA35D47FF73681A8E9A1E8E210D47CDFE2A848BC98A6C6E04365AF7C6274432CB39E863169DEA58FD600C6A81ACF6866CF0D6E8818962C677A6F62DE55AC726CD48B38E3C0906FC1C1355C384C1329889C06";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .mem_init2 = "3272607964C472984FD9BA884F60B823F309ECE5E597B52F4D67B529FAEC3CE84841666FADE128001AA72CC1A9A12AD104A8B299A5BD5128A248E9D1EA6C3D5414069A0EC4EA1B454A99430B32B524C6709CE658CE08769204AF7FF02A7C89E6FF18C02A781028FED41E18918ADB52B17499EC5468CFA2703A4D221059AAC9B66F9E23DBDFF4188DB2B4FD00261369961024B1259F4E2E85011532678EA0094898487018935CCC0E77B57EDEFABB4AD565C5885802D5032F2B43D036D6F2F463987789B079814A3E910CDC060625B534F2DE686C33A5C4BEC84DC1AAD3BAF08581B86B00275671F0AF4B0C71194D22730F6DE0700B70D5201B38363024DB32D6";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .mem_init1 = "FD45CB8A441D293E1D20189FF93BF1096CA7A4B9D330DAB140818AF4AF0AA2D133A60214AFC36E6A16D593EA020C2169819698CC646A0259CCD60B2579C063B5CC504E04A14475223FD8223E0F2ACE802AF2B3FC9A7E62F9974E23502CF4FA9D69AC3B991A1A5E85EC10AB696A5F29F7E40B87825C31067C6921C9B270F34754EA255556E2075BB76AA5CFA7ACD698DAF10782931896EF66C34EF0BE6F3DFF6475B74025C2C8995D561579E94308123F109C57A672A081BD40683198A41E04E9E810BB75E4A9BE183DC033112E9FB0C2C34E2DC1FFAAA02DE9AEE658A1B4E9884D3FDB1413EF12676F5C17937BF69875BEF66C3AF6917E3C9BAD84531C83A3F7";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a2 .mem_init0 = "3A2E7B477B490825D5BF5F4EF36F401454EC60ED0C559DC1C0DFAF63BF19135D388B4770A54D099FF1F607A32B29045130FD48373F3D35D6BFEA07532FF41D46D614F8C755628BFA43EA6C310085C615608D0BC485A34B2D286A2C8A977D4345FBF638FA17D1CB4664C7E1BCDDFF4CA5D847B6630FC1FD8572065EF31073A3436EB14279E49B9CB2FAA3AAE221A048C45745ADD2406725C867F1AC0A3CA532F31B36C90945E6E4675B9C59FC50A2496472E8678CFB71F72FD38B897474600C744ACC1CC941040DA724C5339D1DFD8C50FC8E5602980AE4C1D6871F912685368074AA1160CA834596FDE3737B2CFF6526691B121C5E6F4E9DB201576DA639C277";
// synopsys translate_on

// Location: LABCELL_X31_Y75_N3
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0 (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0_combout  = ( \rom_image|memory_rtl_0|auto_generated|ram_block1a2~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a34  ) ) # ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a2~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a34  & ( \rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) ) # ( 
// \rom_image|memory_rtl_0|auto_generated|ram_block1a2~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|ram_block1a34  & ( !\rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) )

	.dataa(!\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!\rom_image|memory_rtl_0|auto_generated|ram_block1a2~portadataout ),
	.dataf(!\rom_image|memory_rtl_0|auto_generated|ram_block1a34 ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0 .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0 .lut_mask = 64'h0000AAAA5555FFFF;
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X26_Y73_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a3 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(!\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(1'b0),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr(13'b0000000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a3_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_first_bit_number = 3;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_last_address = 8191;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_b_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .port_b_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .mem_init3 = "89072C50669202ADE536DF000A04A619ACC4B090041E750FCD98EDF7031E0095B7B2BE25386827E53CC97E87BE930EE8452E574F0FD6884BAC1072C1B869BFBD0C116408FB5DABE7306CBCF6EBB43B49072203A99797A8215907266BEEDA7D8E219C25E8BB8C2C44F6C8796494F67F1B32A145840BE99AB29B4C59B41745C51FF96E902736D2E3097DCCC63B16330B52917394ACBCA0E6CEE003D3920CA0CBF0656765ADD17B189CBAC72D8129F712149D7A40547C2EE9FA9177342C1DFBF1A9F8E4ED510BDD998B4478BD000683571F8684C968054169B9E92051D9CC8047E8F4CFC1869C6D36D8FE7C52E9BC707BB37D614508A7C9D0635E5B77D6E2D26B9D";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .mem_init2 = "166B9A56512389C6DFBDBD6D7ADE2AA4A1463D21213C6654C3A8EBB35457BD4D6F3D4B4786B246D383DA9579FC9B7A48C6755F28DD7E9A2E1DE96B201653B8CC460B287E7D2CE2F193481C43F23F79BB7678326D39545280B147010A09308D58094F48D127006DB1C9A9EC6C1FBF4812CF102FCAD8612BDBC782EEC5C5B0CDAA7A01007DF63343BEF1043F05F670AB3DB9B8693ABB772F8219E50450302532E1D2B0B9601D86D9CADDA905310853C1F43184017B3796A77A77C1044245A0A2086400A4A9CF5F0A4058CC59BC81A5EFB7DB7E12972C0970B0205BC3AD2EE524FF255B570D1A7820AB83CDB7912F2584AD3073BC6ADD712ACA62026520E6DEB348";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .mem_init1 = "0C99650E14468E99FFEC8E9C1ACDB2255DC74C6AB04EF1B4EC8D78C1EB4A02640532BEFEAB6568CD49A211C84804ACDC0D9EE35D30368A718DB75015B6CBFFC71607A05CA2DBB41902400F5A2763A632C98EB6B098B88D195230C2112F8458E56EAE4B7347C65779A95586B9596A3DC4F355A15325432EC7A1D20AA66369CF10E082C30E4068583CF06996FE0041521675A5572910A2D819DCE7607B64BC165109A0925394EAB0F01B9B7F99EBD000469325410675A9DE8E3E99AF008CAD5F6906C92E6F6CA9B36EEEFCD8477F1F7392FF8F62B56D1E5FBBF09790093CABEA803F7533E2F644C6892FEBF7D0BFC340D81438CDE5DBDF95F9FE6E021E37324D05";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a3 .mem_init0 = "EAAFB296E5955B66B6E15C01C7AA7FE7B7CCFB19CC1D855D901FFB65BE71FA50B21B94169C105DF03A23835C630CF4B8884087FDDBE1606C1E77D399482A354D66846D0832126503A7F511775157303DE9BEACAE54B4327982FB47D53FBA14E63A7E5123E417D91F64FE26F1BAB52687661FEA1B916351A9789CF7CB9A038315C883D45B4AB1F115BAEFB5299D2DD5B1DF55D33AA4917926255688E7FF3EF3C3815E12D175C9D9A4F78A6B586330A3B479026AEE1EF9DC0E280280E6963A2826F3A9E0F851801AC4612C7E2CEFBF2D6B205C0E19AA1B0DA8F492C00BD0637F59213667B900698B387D71FD41633106028C9DA9A58ACEC818E11D099DBB94AB9D";
// synopsys translate_on

// Location: MLABCELL_X25_Y75_N57
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0 (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0_combout  = ( \rom_image|memory_rtl_0|auto_generated|ram_block1a35  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a3~portadataout  ) ) # ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a35  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a3~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) ) # ( \rom_image|memory_rtl_0|auto_generated|ram_block1a35  & ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a3~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) )

	.dataa(!\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!\rom_image|memory_rtl_0|auto_generated|ram_block1a35 ),
	.dataf(!\rom_image|memory_rtl_0|auto_generated|ram_block1a3~portadataout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0 .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0 .lut_mask = 64'h00005555AAAAFFFF;
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X14_Y77_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a4 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(!\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(1'b0),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr(13'b0000000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a4_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_first_bit_number = 4;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_last_address = 8191;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_b_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .port_b_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .mem_init3 = "3E6DEFCD03060021A276F25444A6F3A5EE8F9BD4E62F92BD4B94B100A2A1EC87820F706FF0F9DB603BF173AD0F73357C2F3E7FAC4462F4D016E0FBEE0E0926C0106EE4DDF39D24306C34C137920ABC72B52B6FE4EA70917C5584D2EFF97F7014FF4391139B8A22DB63EFE50C81DDB455F344425B3BA07DFE3569761832669E1064F5914324EBFF3682C5BE9C801529BC2807716A1E3D51D7F3C85156617B44E6E3F88B2E6055749586C8705A56CB0EB590FE74EC01FC2F2796ADA63B28DFC11A413225285D5764188E6FBB62D421CFCAE89377F024C81FFA6494A2AB90047F849FA99BD33E34081236374FF187186D2566740F637A304EFC245992155F80C234";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .mem_init2 = "E48793717999358C87E7E2EB0ECC795A900AC1B56E89523AE29800FF57BE59D13C9328341FCD911FF8FAB8C3FB9D8BF214B3998DBB1617753EEA8B966AF087440EF04E6DDA496ED41ADA63A46026D70358DDABA83CD752942F370D7387A7AE8D0E3B8B83F9182C869C7C3066E915CDEA55808E44DCB33D025DFB50562D951AAF7A2FEF791BC6D13BE8276D4C75484EBF2928E4B2E4768D6EDC10007CFB045D589361F9F1C5B4D90B8CDCF5009862ED411DE569FBB63E017191439191937F0C2B74C022348A36AB7DB34B5C6BBF8F812E42604FBBD304E66A167C9851E23CDE3B8DD805502A90D7E859BC0A7E32556DBE26EFBF490F050AEA7B544E12A6BE83F6";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .mem_init1 = "B3DC1FA8D47AED3F2B84877F7BCE75283D20B32DC67D0A25F62D85A81004D021630C6B0824CE42361C3F92316837D706B61020897C279F8D91C182346531A411C646A37C97AAC35F4816D8A8E025A80BE31CC915048AB6AB59535B11DA68906E441CA124EA30ADCBC983BA4C2DD39462FCECBDC4BE224933C1721E9C61C13DF6C8AA2E3213BF2BBE9C1464B8204B22F4C3D57B4F8F4CE62E00F351E911F51598588EA772AFB8AF9940C22243DFDDDF7BB5B96F95CE157FFBD57DC0DDC5ADCBCE643FE091998FE0CBDF22D37EE7FB54FD078F753256CB78B8F2F83392FB07DEC2A544CFCADBB9E781BFFFFEBC2FAF185D9795179E2BF98FF86CD4B6E0319307ED";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a4 .mem_init0 = "78BFBA07EBFDB18551EE34D4674A43B16FB386042747DCFC2B9EB985DA9E5BC0822B5F6892F360D0812260696C081452080049239E7E30363AF3B101DD751A3F6566B34029920C356937E43296E42107793B8EE1C4850B3AE2739F9DDEF317264725A45349177755327CB9F699E19D081B72D33ED3691174FF7DFCB3386007559FB3C139C0B0193FA2E42592AFA33CEF9F95AC3D0909B17BB693F6C9D9BC1753EAE7A1E0BF4F3CEA83E5F9453465B72CFEECAEBA51916926FF132B99C31976408A9BC3FE691A570E503150BBB970CC332AFC0A1725AFAF3FC50379BDE1F77BDA1A13909645999D981CE62C20CEF2C3C4B4DED05D87DC3619E0A3503F885F0FC1";
// synopsys translate_on

// Location: MLABCELL_X25_Y77_N0
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0 (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0_combout  = ( \rom_image|memory_rtl_0|auto_generated|ram_block1a36  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a4~portadataout  ) ) # ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a36  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a4~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) ) # ( \rom_image|memory_rtl_0|auto_generated|ram_block1a36  & ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a4~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.datad(gnd),
	.datae(!\rom_image|memory_rtl_0|auto_generated|ram_block1a36 ),
	.dataf(!\rom_image|memory_rtl_0|auto_generated|ram_block1a4~portadataout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0 .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0 .lut_mask = 64'h00000F0FF0F0FFFF;
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X26_Y76_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [1]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0_combout ,\rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0_combout ,\rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0_combout ,
\rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0_combout ,\rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],\controlador|contador|contador [4],\controlador|contador|contador [3],
\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(5'b00000),
	.portbaddr({\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],\controlador|contador|contador [4],\controlador|contador|contador [3],
\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a8_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_address_width = 11;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_data_width = 5;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_first_bit_number = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_last_address = 2047;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_address_width = 11;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_data_width = 5;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_first_bit_number = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_last_address = 2047;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a8 .ram_block_type = "M20K";
// synopsys translate_on

// Location: LABCELL_X24_Y76_N42
cyclonev_lcell_comb \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node[0] (
// Equation(s):
// \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0] = ( !\controlador|contador|contador [13] & ( \controlador|contador|we~q  ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(!\controlador|contador|contador [13]),
	.dataf(!\controlador|contador|we~q ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node[0] .extended_lut = "off";
defparam \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node[0] .lut_mask = 64'h00000000FFFF0000;
defparam \ram_image|RAM_rtl_0|auto_generated|decode2|eq_node[0] .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X26_Y77_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w0_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a0_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_first_bit_number = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_first_bit_number = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a0 .ram_block_type = "M20K";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N39
cyclonev_lcell_comb \controlador|generarImagen|red[0]~0 (
// Equation(s):
// \controlador|generarImagen|red[0]~0_combout  = ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a0~portbdataout  & ( (!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]) # (\ram_image|RAM_rtl_0|auto_generated|ram_block1a8~portbdataout ) ) ) # ( 
// !\ram_image|RAM_rtl_0|auto_generated|ram_block1a0~portbdataout  & ( (\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & \ram_image|RAM_rtl_0|auto_generated|ram_block1a8~portbdataout ) ) )

	.dataa(gnd),
	.datab(!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.datac(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a8~portbdataout ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a0~portbdataout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[0]~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[0]~0 .extended_lut = "off";
defparam \controlador|generarImagen|red[0]~0 .lut_mask = 64'h03030303CFCFCFCF;
defparam \controlador|generarImagen|red[0]~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N12
cyclonev_lcell_comb \controlador|generarImagen|red[0]~1 (
// Equation(s):
// \controlador|generarImagen|red[0]~1_combout  = ( \controlador|generarImagen|always0~0_combout  & ( \controlador|generarImagen|red[0]~0_combout  & ( (!\controlador|generarImagen|always0~1_combout  & (!\reset~input_o  & (!\start~input_o  & 
// !\controlador|generarImagen|always0~2_combout ))) ) ) )

	.dataa(!\controlador|generarImagen|always0~1_combout ),
	.datab(!\reset~input_o ),
	.datac(!\start~input_o ),
	.datad(!\controlador|generarImagen|always0~2_combout ),
	.datae(!\controlador|generarImagen|always0~0_combout ),
	.dataf(!\controlador|generarImagen|red[0]~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[0]~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[0]~1 .extended_lut = "off";
defparam \controlador|generarImagen|red[0]~1 .lut_mask = 64'h0000000000008000;
defparam \controlador|generarImagen|red[0]~1 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X26_Y74_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w1_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a1_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_first_bit_number = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_first_bit_number = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a1 .ram_block_type = "M20K";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N30
cyclonev_lcell_comb \controlador|generarImagen|blue[1]~0 (
// Equation(s):
// \controlador|generarImagen|blue[1]~0_combout  = ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a1~portbdataout  & ( \ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a9  ) ) ) # ( 
// !\ram_image|RAM_rtl_0|auto_generated|ram_block1a1~portbdataout  & ( \ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a9  ) ) ) # ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a1~portbdataout  & ( 
// !\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] ) )

	.dataa(gnd),
	.datab(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a9 ),
	.datac(gnd),
	.datad(gnd),
	.datae(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a1~portbdataout ),
	.dataf(!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|blue[1]~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|blue[1]~0 .extended_lut = "off";
defparam \controlador|generarImagen|blue[1]~0 .lut_mask = 64'h0000FFFF33333333;
defparam \controlador|generarImagen|blue[1]~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N21
cyclonev_lcell_comb \controlador|generarImagen|red[1]~2 (
// Equation(s):
// \controlador|generarImagen|red[1]~2_combout  = ( !\controlador|generarImagen|always0~2_combout  & ( \controlador|generarImagen|blue[1]~0_combout  & ( (\controlador|generarImagen|always0~0_combout  & (!\controlador|generarImagen|always0~1_combout  & 
// ((!\start~input_o ) # (\reset~input_o )))) ) ) ) # ( !\controlador|generarImagen|always0~2_combout  & ( !\controlador|generarImagen|blue[1]~0_combout  & ( (\controlador|generarImagen|always0~0_combout  & (\reset~input_o  & 
// !\controlador|generarImagen|always0~1_combout )) ) ) )

	.dataa(!\start~input_o ),
	.datab(!\controlador|generarImagen|always0~0_combout ),
	.datac(!\reset~input_o ),
	.datad(!\controlador|generarImagen|always0~1_combout ),
	.datae(!\controlador|generarImagen|always0~2_combout ),
	.dataf(!\controlador|generarImagen|blue[1]~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[1]~2_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[1]~2 .extended_lut = "off";
defparam \controlador|generarImagen|red[1]~2 .lut_mask = 64'h0300000023000000;
defparam \controlador|generarImagen|red[1]~2 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X41_Y75_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w2_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a2_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_first_bit_number = 2;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_first_bit_number = 2;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a2 .ram_block_type = "M20K";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N27
cyclonev_lcell_comb \controlador|generarImagen|red[2]~3 (
// Equation(s):
// \controlador|generarImagen|red[2]~3_combout  = ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a10  & ( (\ram_image|RAM_rtl_0|auto_generated|ram_block1a2~portbdataout ) # (\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]) ) ) # ( 
// !\ram_image|RAM_rtl_0|auto_generated|ram_block1a10  & ( (!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & \ram_image|RAM_rtl_0|auto_generated|ram_block1a2~portbdataout ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.datad(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a2~portbdataout ),
	.datae(gnd),
	.dataf(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a10 ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[2]~3_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[2]~3 .extended_lut = "off";
defparam \controlador|generarImagen|red[2]~3 .lut_mask = 64'h00F000F00FFF0FFF;
defparam \controlador|generarImagen|red[2]~3 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N30
cyclonev_lcell_comb \controlador|generarImagen|red[2]~4 (
// Equation(s):
// \controlador|generarImagen|red[2]~4_combout  = ( \controlador|generarImagen|always0~0_combout  & ( \controlador|generarImagen|red[2]~3_combout  & ( (!\reset~input_o  & (!\start~input_o  & (!\controlador|generarImagen|always0~2_combout  & 
// !\controlador|generarImagen|always0~1_combout ))) ) ) )

	.dataa(!\reset~input_o ),
	.datab(!\start~input_o ),
	.datac(!\controlador|generarImagen|always0~2_combout ),
	.datad(!\controlador|generarImagen|always0~1_combout ),
	.datae(!\controlador|generarImagen|always0~0_combout ),
	.dataf(!\controlador|generarImagen|red[2]~3_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[2]~4_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[2]~4 .extended_lut = "off";
defparam \controlador|generarImagen|red[2]~4 .lut_mask = 64'h0000000000008000;
defparam \controlador|generarImagen|red[2]~4 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X14_Y74_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w3_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a3_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_first_bit_number = 3;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_first_bit_number = 3;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a3 .ram_block_type = "M20K";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N3
cyclonev_lcell_comb \controlador|generarImagen|red[3]~5 (
// Equation(s):
// \controlador|generarImagen|red[3]~5_combout  = ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a11  & ( \ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] ) ) # ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a11  & ( 
// !\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a3~portbdataout  ) ) ) # ( !\ram_image|RAM_rtl_0|auto_generated|ram_block1a11  & ( !\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & ( 
// \ram_image|RAM_rtl_0|auto_generated|ram_block1a3~portbdataout  ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a3~portbdataout ),
	.datad(gnd),
	.datae(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a11 ),
	.dataf(!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[3]~5_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[3]~5 .extended_lut = "off";
defparam \controlador|generarImagen|red[3]~5 .lut_mask = 64'h0F0F0F0F0000FFFF;
defparam \controlador|generarImagen|red[3]~5 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N6
cyclonev_lcell_comb \controlador|generarImagen|red[3]~6 (
// Equation(s):
// \controlador|generarImagen|red[3]~6_combout  = ( \controlador|generarImagen|always0~0_combout  & ( \controlador|generarImagen|red[3]~5_combout  & ( (!\controlador|generarImagen|always0~1_combout  & (!\reset~input_o  & (!\start~input_o  & 
// !\controlador|generarImagen|always0~2_combout ))) ) ) )

	.dataa(!\controlador|generarImagen|always0~1_combout ),
	.datab(!\reset~input_o ),
	.datac(!\start~input_o ),
	.datad(!\controlador|generarImagen|always0~2_combout ),
	.datae(!\controlador|generarImagen|always0~0_combout ),
	.dataf(!\controlador|generarImagen|red[3]~5_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[3]~6_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[3]~6 .extended_lut = "off";
defparam \controlador|generarImagen|red[3]~6 .lut_mask = 64'h0000000000008000;
defparam \controlador|generarImagen|red[3]~6 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X26_Y79_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w4_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a4_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_first_bit_number = 4;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_first_bit_number = 4;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a4 .ram_block_type = "M20K";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N54
cyclonev_lcell_comb \controlador|generarImagen|red[4]~7 (
// Equation(s):
// \controlador|generarImagen|red[4]~7_combout  = ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a4~portbdataout  & ( (!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]) # (\ram_image|RAM_rtl_0|auto_generated|ram_block1a12 ) ) ) # ( 
// !\ram_image|RAM_rtl_0|auto_generated|ram_block1a4~portbdataout  & ( (\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & \ram_image|RAM_rtl_0|auto_generated|ram_block1a12 ) ) )

	.dataa(gnd),
	.datab(!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.datac(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a12 ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a4~portbdataout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[4]~7_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[4]~7 .extended_lut = "off";
defparam \controlador|generarImagen|red[4]~7 .lut_mask = 64'h03030303CFCFCFCF;
defparam \controlador|generarImagen|red[4]~7 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N33
cyclonev_lcell_comb \controlador|generarImagen|red[4]~8 (
// Equation(s):
// \controlador|generarImagen|red[4]~8_combout  = ( \controlador|generarImagen|red[4]~7_combout  & ( \controlador|generarImagen|always0~0_combout  & ( (!\reset~input_o  & (!\start~input_o  & (!\controlador|generarImagen|always0~1_combout  & 
// !\controlador|generarImagen|always0~2_combout ))) ) ) )

	.dataa(!\reset~input_o ),
	.datab(!\start~input_o ),
	.datac(!\controlador|generarImagen|always0~1_combout ),
	.datad(!\controlador|generarImagen|always0~2_combout ),
	.datae(!\controlador|generarImagen|red[4]~7_combout ),
	.dataf(!\controlador|generarImagen|always0~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[4]~8_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[4]~8 .extended_lut = "off";
defparam \controlador|generarImagen|red[4]~8 .lut_mask = 64'h0000000000008000;
defparam \controlador|generarImagen|red[4]~8 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X26_Y80_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a5 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(!\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(1'b0),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr(13'b0000000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a5_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_first_bit_number = 5;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_last_address = 8191;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_b_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .port_b_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .mem_init3 = "FFF5F24008E231806171021BAFAB005DEF9901C996401077CE4F0B3FA033DB4E758010013F9BA88F44017CE81B034822419DB580044203E2F8F0760044051A04A392052C200C20CC03085C00220302BEB9AD2CFC15090B038FBFFBEF797B42B7D020511E9B8A296105BDECA8EF240013CC044061C9672CDF8D76E00283600C37AF8F703928FD10C00E6D304A862B1FC5F7D387058580FA20F4319069CC5A0A18525814AE1BBF135869EFB901880102BFF83F4889863F95786A131027629EE191EB353B60602420681141F83FD7F5E3E9276E0080543D2E00868DF9DE4FB8A1221C33DF55FE96496D7E5FB842420067AC93D5D0307833A780107061E570A77FA9";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .mem_init2 = "10A5D324862B92024FE30C8740CBFFBD4B20B64A2CF97F1E25FCC1876800056E425FF68660A417407B054070FC6F7B298A6B878D8EE1FC48536C4FDE0FD883678E7FEF8123CB7B6FC5DD1A416C31FDF557FF78A032D6259FDAFF159CB09E8835FF1B829E93EF540EE3CFF0300894B93DE90863FFC4CEFF02C0405E48C125D26F5A5F03FC302671688BD28009F60110AD39A712CDD103600025A40044F8B5E3696F50020022680596F775FB9AF61E122000000441BDEDFC8206C0790408A082401A37DDCC9C6124000C40A10088505A418ECF10450CC20804ED86A4041890E0445A20A823150E001002A1AF8094E88A3089104004A0D41EB508CC10CD59017401";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .mem_init1 = "5868F92F00210080181B01600433B7DD414004A00260005031B3F1F9C24328D00004200341BFAF37C77068049088010100126E77C3256C00328081031008FEDE403854813004089831A017B5F77F6CA020609806004181F2EC53E4B6100008050201120EF4E0DF5972000DC0200800195F373E1BBC3270009E81D930BEFE95082045FFE77FB77BBF8AFDFD1BD69EDEE6E5FDD304D18FFFAEDEBF417B0002F51A0A8773E88454289D492A01C3A321977F4D9E104FEC0F817817720A69C86CDC3E20F83F6F84A7994FFF7C59B405BD5ADFF1767A1BF6CDFE944A7F086C407FFD743D5CEDD0FBCBF25FEFF7FFD6086F09FFE837B382FFFFDFFEBC7CF67D7983845D";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a5 .mem_init0 = "0577BF663E7FF285F4F215AF1C1D97F807E93E1C0C1784F481B7FC6DCBBF0AB18200C68F993FE769703C613F7C081924087B9099C875F82FFAF3F1555D475D319D8FB9DF8FDA2C10F1A7CFC6E7BB11BBF0FD8EE035F2A805DE7F825C30FE1526229934C88594A72CAF6AE9FBB80DF237E4E8BF3095AD3E7C76121CACA9FB906779C3C0F1D0B10736DB7C9FD5F761FC8E9F558447060A7DD82DF20EC1B8CC302C4A2B665D99B2067A9FCFC1420A64F6FF3F7417095D79FD2605E0DE79976B2180FA87CBFE462C40CBECFDD4006A70EC772843BFF96CF51E124AB21B9FA1488065DC2E1281B84E29E87BD003CA504218452140F25F80FE036603406A07A020ED01";
// synopsys translate_on

// Location: M10K_X41_Y76_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a37 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(5'b00000),
	.portaaddr({\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],\controlador|contador|contador [4],\controlador|contador|contador [3],
\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(5'b00000),
	.portbaddr(11'b00000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a37_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_address_width = 11;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_data_width = 5;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_first_bit_number = 5;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_last_address = 2047;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_b_address_width = 11;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .port_b_data_width = 5;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .mem_init4 = "000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000088210884200843108A629021104210000108421088211002108401084010842110CA620C220882010000100200000000002000210000100000000010846108821008421104229482084020842108423084010882108420084210842108C000842121881084010000008";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .mem_init3 = "00000000004000004000400000001000000421088411044208885184010042108421004210802008422084601802118420004000040110463104210040200000000200000000000080210000000021084210884200841090610042218402000210042100461004230842118801084200000008021080220904008442004200000010001088400040000001000000040110823108210842010401088410842108020004230842008441084210000000800000010000000441004410800000000000000002100000004200000200001190421086110422000210042108421084201042208421004210842100000008000002000000080000042000020080200040";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .mem_init2 = "01000008000004200000000001004220802108421088410882108463180230802108840084011044008000080020080000000000000002208000000000000000C0000000004200000210040088210802108421084211842108420084230082108421084210844100001088010800100000000200000308C000042000000080000800000400000211000110821000210844108C4110421084210802108401084610102108C200002000000000000000000000000010042010800000000000000000000200000008021004200802008001104421044108423204010842108421080210842000400000000000000021080400000100062088000000000000080000";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .mem_init1 = "840000041008000842100421104210844110422088010846108441184610802108401080000002100000000000000300001004020800008400004000802400000000000000008021084210840108840000210842108421088610842108421084410002210000000000000000000000400840110401080420006208000108020004000000104210842108001108410842008021084211002108422084610802108820000000000100000000000000000820084410800000060000000000100002008001002108C0118401108410846100021004230886108021084210840108420000000004000001100000842108000184831000008400000010002000002000";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a37 .mem_init0 = "2000061084230046208C820042008C21084200840108421084210882108442000200000000040008010840108420088220842000001004000000208000000000842108C2108401088220842010C2108021080210884008460104201840108000004030000000000004210800100021084010880008420100010000108442184210840108C2100421184210846108041084210802108442100210800008400080000000000000080201040000022204000040200400000210084528C6308441080000800110C210842208C220842108862100411044210C42108A2100430000200000000200840000400000211082000000004221086218C40100210884008021";
// synopsys translate_on

// Location: LABCELL_X27_Y76_N18
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0 (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0_combout  = ( \rom_image|memory_rtl_0|auto_generated|ram_block1a5~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a37~portadataout  ) ) # ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a5~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a37~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) ) # ( 
// \rom_image|memory_rtl_0|auto_generated|ram_block1a5~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|ram_block1a37~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) )

	.dataa(gnd),
	.datab(!\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.datac(gnd),
	.datad(gnd),
	.datae(!\rom_image|memory_rtl_0|auto_generated|ram_block1a5~portadataout ),
	.dataf(!\rom_image|memory_rtl_0|auto_generated|ram_block1a37~portadataout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0 .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0 .lut_mask = 64'h0000CCCC3333FFFF;
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X26_Y72_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a6 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(!\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(1'b0),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr(13'b0000000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a6_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_first_bit_number = 6;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_last_address = 8191;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_b_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .port_b_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .mem_init3 = "02120200001DC2001E8FD965101C000112407A00099FEFC8000204FFA433F7C5C07ECFFE4007F7FFFFFC8254707C9DDFFE4C3E1B3BFD9FF5FF0F0DF7BB72F9FFBFBDD2F5CDB3DFD67FF503F79DD5FDD73BEE56FCFFAFF0FFDE7BEFECF7BD76B5EDFDDEFE9B8A29405EADEDA4FF73FFEFC00C400449608CCFFFD7BFFE3A848D101890DE0560F7EFFDF1D3004D7BC0BFC23013FFE7FA7880808FCE3F8D0E2287FFFD87F27464FF600FE39027FFF7FFFC1FB7FF90DFF7DECB37FDF4FF973BBF62041FCAFEC07CFFFEBFDFF8B70100261DBD3FFFDF7F3BCE91037B3A81458FFEFFBEF35D80A001D80701F2CFFF3DFDFF98399E02003C3B3C0FFFBEAFBE60BA90041E";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .mem_init2 = "04E9837BF6FB6ECEB7C100C000B7FAB9D77D87FFDC3C70368877FE7F5FEEFFC07F87BF47805DDF75D1FAFFB7FAF3BDEA683C538867FB697EDCF937DEF10F7F4DD0D7FEFBBDC8F37DDF1278B2DFCFFBFEFB7DD9C3D7F1176420417EBEBF7E9E5289E47761000219ECBBDFF0AB945A566CEED118903DFDFF029CA28087BA5A05D084EFE7F833C01C047500100008B2BDA5313A50302D0020001000FFB46B05E444089010808082003CB6FDEF8001890000000800804FF9FEEEA81822018800000011777BEF4C80000800008000400FFF7E636020000020000000007FFBEF104110400108B800060EFE6D40600004000004404020BFBDEA9200262202010000002B";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .mem_init1 = "FDFE00A12010000080000040FFFDC01C00800000000000020FFFFE00BE8000000000000000FBE6B00A90000604000000090F7FFE0049220000000000018C5EFF802680802800000010000F7428004800000800000000007BBFA446C0000001002000082EFFFD201624000000820010009F37C003C01D8002000004224FFFBA83288000000040A88156FDFDA00820020912400DFF3F7EFFB90300ED17FFFFE54C0084F3F8B803D79B800200BC058DEF73D1A2FFCC03F1B167F8FC21E9CC2DA91F0B1780007F5FE1ADBFD4543E8612FDA80F71FC2EFEAF02A25200FFF7FDDDFF86EB5CB020DDB81FFFFFEFFFF871FB08C06049B07DDFFFFF7D740BA6DCEE5C03C6";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a6 .mem_init0 = "FFFEFFF937E3FAC7F3EC6E704FFFAFFFEA17FA94060FFF8201B7FE811400FFB1A2093F796000DBBDF3C08F1F780812FEC780006E649607E872D3B412B3B8E2040211047BCF922C00EE4880190002F6C6E1F6CAE02599306000FCF78378EF112692FECA800282F0439E7C7BFBF815BFF0000700483F6D0F7D77511C9946086103FE1380F3C0F008668C0140CBF8837C8F979580810378C60178F20FC3F8AC50014ABD1FF019F6E4621F87E9004021101E9E7C230D41F1F90605309385DA9F4000F0D3CBFEC0C141A93D4DD8902B38EC7728000E032B051B0040B23F8FF16A116134F515D0006D65F877D95001320D78448650F65F8657060029258009A1002F41";
// synopsys translate_on

// Location: LABCELL_X27_Y76_N33
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0 (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0_combout  = ( \rom_image|memory_rtl_0|auto_generated|ram_block1a6~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a38  ) ) # ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a6~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a38  & ( \rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) ) # ( 
// \rom_image|memory_rtl_0|auto_generated|ram_block1a6~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|ram_block1a38  & ( !\rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.datad(gnd),
	.datae(!\rom_image|memory_rtl_0|auto_generated|ram_block1a6~portadataout ),
	.dataf(!\rom_image|memory_rtl_0|auto_generated|ram_block1a38 ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0 .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0 .lut_mask = 64'h0000F0F00F0FFFFF;
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X41_Y77_N0
cyclonev_ram_block \rom_image|memory_rtl_0|auto_generated|ram_block1a7 (
	.portawe(vcc),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(vcc),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(!\controlador|contador|contador [13]),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain(1'b0),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr(13'b0000000000000),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(\rom_image|memory_rtl_0|auto_generated|ram_block1a7_PORTADATAOUT_bus ),
	.portbdataout(),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .clk0_core_clock_enable = "ena0";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .data_interleave_offset_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .data_interleave_width_in_bits = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .init_file = "db/main.ram0_rom_1d582.hdl.mif";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .init_file_layout = "port_a";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .logical_ram_name = "rom:rom_image|altsyncram:memory_rtl_0|altsyncram_bbc1:auto_generated|ALTSYNCRAM";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .operation_mode = "rom";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_address_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_byte_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_data_out_clear = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_data_out_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_first_address = 0;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_first_bit_number = 7;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_last_address = 8191;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_logical_ram_depth = 10000;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_logical_ram_width = 32;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_a_write_enable_clock = "none";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_b_address_width = 13;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .port_b_data_width = 1;
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .ram_block_type = "M20K";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .mem_init3 = "000000000000000000000480004000000000000000200000000000005FCC0038000100000000000000000000000020000003C000800020000000000000800000000000020040002180020008402800004010210300000000200010110000810A020200016475D6BFB152125B008800003FFBBFFFB69FF3206000400105FB73EFF76FFFF8DF001000003FFFB7FFFFFFFFCFEC001800077F7FFFFFFFFEF1FDF00000000FFBFFFFFFF01C1FDC000000017FFFFFEF000801F7C000000000DFFFFC0000001FFF8300000020064000001803FEC0002000000000000000003FF001004000800000000000023DA0008000000002400000C007C7F000410000027D600000";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .mem_init2 = "031A7C80000401110F9E00000040054400827800007E800000000000A01101FF8063C000002220882E05000FFF007E1400000476000400813FFE07E1000000B0012801004037FCFE2020070800000000000207FFE0000000000000414001612E7E0000000000000340000FC073E0001010000000020000FD231F00004000000000101807CC19E00000000000000C0252C6C18F00020000000000000B84FA18B0000000000000000008021067000000000000000000020100500000000000000000880010230800000000000000000080001000000000000000000000100700000000000000000101020010000000000000000000000001000000000000000004";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .mem_init1 = "0200001000000000000000000000000300000000000000000000000000000000000000000004190021000000000000000000800000900000000000000000210000010000000000000000008310001000000000000000000400000100000000000000000100000020000000000000000020C800000000000000000000000040000000000800000000200202400000000000000000400100400000000000001AF3FF780C07400000667FFDFF7FFFF600882E400033FFFF7E9FFFFFDC1633D20681FFEFFFFFFFFFDE12000BA0487BFFFFF7FFFFFFC00110FD4FA1FFFFFBFFFFFFF810A307FF3F47EFFFFFFFFFFF8F00F73FFFFE4FFFFFFFFFFFC3F05903FFFFF83F";
defparam \rom_image|memory_rtl_0|auto_generated|ram_block1a7 .mem_init0 = "FFFFFFFFC01F0D380FFFF8003FFFF0001000F563F1FFFFC1025FFF022000034E7DF6FFFE00003FC00C0000F087F7EFFFF00000000108001F0D2C0BEFFE0000000000C007F06DD3EF1FF0000000000801FE01311FFA7FC00000000800FF00EED9ED01FC00000000007F83060447FA4FC000000007EFD2E08289AEE37E00000000FFEC3F0E3F0FFF99700000007FFC8370686A7FFCFC87F800FF0DF03E0753AFFEF540FFE07E01DB95E07016FFFFDE0FFF0783FDF0BE0E06D9FAEF607FE1C0FFFF0D6C34013F7FBE17FA322FFFD4C71388D7FFF1F0DFCEE0FFBF4DC0604E95EE9E0FF8EE2FFFB29E078C27EFFCE1FF87BBFFEF09A079A8FDFFDE1EFBF85EFFF0FE";
// synopsys translate_on

// Location: MLABCELL_X39_Y77_N12
cyclonev_lcell_comb \rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0 (
// Equation(s):
// \rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0_combout  = ( \rom_image|memory_rtl_0|auto_generated|ram_block1a7~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a39  ) ) # ( 
// !\rom_image|memory_rtl_0|auto_generated|ram_block1a7~portadataout  & ( \rom_image|memory_rtl_0|auto_generated|ram_block1a39  & ( \rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) ) # ( 
// \rom_image|memory_rtl_0|auto_generated|ram_block1a7~portadataout  & ( !\rom_image|memory_rtl_0|auto_generated|ram_block1a39  & ( !\rom_image|memory_rtl_0|auto_generated|address_reg_a [0] ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\rom_image|memory_rtl_0|auto_generated|address_reg_a [0]),
	.datad(gnd),
	.datae(!\rom_image|memory_rtl_0|auto_generated|ram_block1a7~portadataout ),
	.dataf(!\rom_image|memory_rtl_0|auto_generated|ram_block1a39 ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0 .extended_lut = "off";
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0 .lut_mask = 64'h0000F0F00F0FFFFF;
defparam \rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X38_Y76_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [1]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({gnd,gnd,\rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0_combout ,\rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0_combout ,\rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],\controlador|contador|contador [4],\controlador|contador|contador [3],
\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(5'b00000),
	.portbaddr({\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],\controlador|contador|contador [4],\controlador|contador|contador [3],
\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a13_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_address_width = 11;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_data_width = 5;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_first_bit_number = 5;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_last_address = 2047;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_address_width = 11;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_data_width = 5;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_first_bit_number = 5;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_last_address = 2047;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a13 .ram_block_type = "M20K";
// synopsys translate_on

// Location: M10K_X14_Y76_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w5_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a5_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_first_bit_number = 5;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_first_bit_number = 5;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a5 .ram_block_type = "M20K";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N57
cyclonev_lcell_comb \controlador|generarImagen|green[5]~0 (
// Equation(s):
// \controlador|generarImagen|green[5]~0_combout  = ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a5~portbdataout  & ( (!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]) # (\ram_image|RAM_rtl_0|auto_generated|ram_block1a13~portbdataout ) ) ) # ( 
// !\ram_image|RAM_rtl_0|auto_generated|ram_block1a5~portbdataout  & ( (\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & \ram_image|RAM_rtl_0|auto_generated|ram_block1a13~portbdataout ) ) )

	.dataa(gnd),
	.datab(!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.datac(gnd),
	.datad(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a13~portbdataout ),
	.datae(gnd),
	.dataf(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a5~portbdataout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|green[5]~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|green[5]~0 .extended_lut = "off";
defparam \controlador|generarImagen|green[5]~0 .lut_mask = 64'h00330033CCFFCCFF;
defparam \controlador|generarImagen|green[5]~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N0
cyclonev_lcell_comb \controlador|generarImagen|red[5]~9 (
// Equation(s):
// \controlador|generarImagen|red[5]~9_combout  = ( !\controlador|generarImagen|always0~2_combout  & ( \controlador|generarImagen|green[5]~0_combout  & ( (!\controlador|generarImagen|always0~1_combout  & (\controlador|generarImagen|always0~0_combout  & 
// ((!\start~input_o ) # (\reset~input_o )))) ) ) ) # ( !\controlador|generarImagen|always0~2_combout  & ( !\controlador|generarImagen|green[5]~0_combout  & ( (\reset~input_o  & (!\controlador|generarImagen|always0~1_combout  & 
// \controlador|generarImagen|always0~0_combout )) ) ) )

	.dataa(!\start~input_o ),
	.datab(!\reset~input_o ),
	.datac(!\controlador|generarImagen|always0~1_combout ),
	.datad(!\controlador|generarImagen|always0~0_combout ),
	.datae(!\controlador|generarImagen|always0~2_combout ),
	.dataf(!\controlador|generarImagen|green[5]~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[5]~9_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[5]~9 .extended_lut = "off";
defparam \controlador|generarImagen|red[5]~9 .lut_mask = 64'h0030000000B00000;
defparam \controlador|generarImagen|red[5]~9 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X26_Y78_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w6_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a6_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_first_bit_number = 6;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_first_bit_number = 6;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a6 .ram_block_type = "M20K";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N27
cyclonev_lcell_comb \controlador|generarImagen|green[6]~1 (
// Equation(s):
// \controlador|generarImagen|green[6]~1_combout  = ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a14  & ( (\ram_image|RAM_rtl_0|auto_generated|ram_block1a6~portbdataout ) # (\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]) ) ) # ( 
// !\ram_image|RAM_rtl_0|auto_generated|ram_block1a14  & ( (!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & \ram_image|RAM_rtl_0|auto_generated|ram_block1a6~portbdataout ) ) )

	.dataa(gnd),
	.datab(!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.datac(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a6~portbdataout ),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a14 ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|green[6]~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|green[6]~1 .extended_lut = "off";
defparam \controlador|generarImagen|green[6]~1 .lut_mask = 64'h0C0C0C0C3F3F3F3F;
defparam \controlador|generarImagen|green[6]~1 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N18
cyclonev_lcell_comb \controlador|generarImagen|red[6]~10 (
// Equation(s):
// \controlador|generarImagen|red[6]~10_combout  = ( !\controlador|generarImagen|always0~2_combout  & ( \controlador|generarImagen|green[6]~1_combout  & ( (\controlador|generarImagen|always0~0_combout  & (!\controlador|generarImagen|always0~1_combout  & 
// ((!\start~input_o ) # (\reset~input_o )))) ) ) ) # ( !\controlador|generarImagen|always0~2_combout  & ( !\controlador|generarImagen|green[6]~1_combout  & ( (\controlador|generarImagen|always0~0_combout  & (!\controlador|generarImagen|always0~1_combout  & 
// \reset~input_o )) ) ) )

	.dataa(!\start~input_o ),
	.datab(!\controlador|generarImagen|always0~0_combout ),
	.datac(!\controlador|generarImagen|always0~1_combout ),
	.datad(!\reset~input_o ),
	.datae(!\controlador|generarImagen|always0~2_combout ),
	.dataf(!\controlador|generarImagen|green[6]~1_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[6]~10_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[6]~10 .extended_lut = "off";
defparam \controlador|generarImagen|red[6]~10 .lut_mask = 64'h0030000020300000;
defparam \controlador|generarImagen|red[6]~10 .shared_arith = "off";
// synopsys translate_on

// Location: M10K_X38_Y77_N0
cyclonev_ram_block \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 (
	.portawe(\ram_image|RAM_rtl_0|auto_generated|decode2|eq_node [0]),
	.portare(vcc),
	.portaaddrstall(gnd),
	.portbwe(gnd),
	.portbre(!\controlador|contador|we~q ),
	.portbaddrstall(gnd),
	.clk0(\clock_50~inputCLKENA0_outclk ),
	.clk1(gnd),
	.ena0(vcc),
	.ena1(vcc),
	.ena2(vcc),
	.ena3(vcc),
	.clr0(gnd),
	.clr1(gnd),
	.nerror(vcc),
	.portadatain({\rom_image|memory_rtl_0|auto_generated|mux2|l1_w7_n0_mux_dataout~0_combout }),
	.portaaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portabyteenamasks(1'b1),
	.portbdatain(1'b0),
	.portbaddr({\controlador|contador|contador [12],\controlador|contador|contador [11],\controlador|contador|contador [10],\controlador|contador|contador [9],\controlador|contador|contador [8],\controlador|contador|contador [7],\controlador|contador|contador [6],\controlador|contador|contador [5],
\controlador|contador|contador [4],\controlador|contador|contador [3],\controlador|contador|contador [2],\controlador|contador|contador [1],\controlador|contador|contador [0]}),
	.portbbyteenamasks(1'b1),
	.devclrn(devclrn),
	.devpor(devpor),
	.portadataout(),
	.portbdataout(\ram_image|RAM_rtl_0|auto_generated|ram_block1a7_PORTBDATAOUT_bus ),
	.eccstatus(),
	.dftout());
// synopsys translate_off
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .data_interleave_offset_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .data_interleave_width_in_bits = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .logical_ram_name = "ram:ram_image|altsyncram:RAM_rtl_0|altsyncram_o8q1:auto_generated|ALTSYNCRAM";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .mixed_port_feed_through_mode = "old";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .operation_mode = "dual_port";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_byte_enable_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_first_bit_number = 7;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_a_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_address_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_address_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_address_width = 13;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_data_out_clear = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_data_out_clock = "none";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_data_width = 1;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_first_address = 0;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_first_bit_number = 7;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_last_address = 8191;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_logical_ram_depth = 10000;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_logical_ram_width = 8;
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_read_during_write_mode = "new_data_no_nbe_read";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .port_b_read_enable_clock = "clock0";
defparam \ram_image|RAM_rtl_0|auto_generated|ram_block1a7 .ram_block_type = "M20K";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N6
cyclonev_lcell_comb \controlador|generarImagen|red[7]~11 (
// Equation(s):
// \controlador|generarImagen|red[7]~11_combout  = ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a15  & ( \ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] ) ) # ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a15  & ( 
// !\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & ( \ram_image|RAM_rtl_0|auto_generated|ram_block1a7~portbdataout  ) ) ) # ( !\ram_image|RAM_rtl_0|auto_generated|ram_block1a15  & ( !\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0] & ( 
// \ram_image|RAM_rtl_0|auto_generated|ram_block1a7~portbdataout  ) ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a7~portbdataout ),
	.datad(gnd),
	.datae(!\ram_image|RAM_rtl_0|auto_generated|ram_block1a15 ),
	.dataf(!\ram_image|RAM_rtl_0|auto_generated|address_reg_b [0]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[7]~11_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[7]~11 .extended_lut = "off";
defparam \controlador|generarImagen|red[7]~11 .lut_mask = 64'h0F0F0F0F0000FFFF;
defparam \controlador|generarImagen|red[7]~11 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N48
cyclonev_lcell_comb \controlador|generarImagen|red[7]~12 (
// Equation(s):
// \controlador|generarImagen|red[7]~12_combout  = ( \controlador|generarImagen|always0~0_combout  & ( \controlador|generarImagen|red[7]~11_combout  & ( (!\reset~input_o  & (!\controlador|generarImagen|always0~1_combout  & 
// (!\controlador|generarImagen|always0~2_combout  & !\start~input_o ))) ) ) )

	.dataa(!\reset~input_o ),
	.datab(!\controlador|generarImagen|always0~1_combout ),
	.datac(!\controlador|generarImagen|always0~2_combout ),
	.datad(!\start~input_o ),
	.datae(!\controlador|generarImagen|always0~0_combout ),
	.dataf(!\controlador|generarImagen|red[7]~11_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|red[7]~12_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|red[7]~12 .extended_lut = "off";
defparam \controlador|generarImagen|red[7]~12 .lut_mask = 64'h0000000000008000;
defparam \controlador|generarImagen|red[7]~12 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N6
cyclonev_lcell_comb \controlador|generarImagen|green[2]~2 (
// Equation(s):
// \controlador|generarImagen|green[2]~2_combout  = ( !\controlador|generarImagen|always0~2_combout  & ( \controlador|generarImagen|red[2]~3_combout  & ( (\controlador|generarImagen|always0~0_combout  & (!\controlador|generarImagen|always0~1_combout  & 
// ((!\start~input_o ) # (\reset~input_o )))) ) ) ) # ( !\controlador|generarImagen|always0~2_combout  & ( !\controlador|generarImagen|red[2]~3_combout  & ( (\reset~input_o  & (\controlador|generarImagen|always0~0_combout  & 
// !\controlador|generarImagen|always0~1_combout )) ) ) )

	.dataa(!\reset~input_o ),
	.datab(!\start~input_o ),
	.datac(!\controlador|generarImagen|always0~0_combout ),
	.datad(!\controlador|generarImagen|always0~1_combout ),
	.datae(!\controlador|generarImagen|always0~2_combout ),
	.dataf(!\controlador|generarImagen|red[2]~3_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|green[2]~2_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|green[2]~2 .extended_lut = "off";
defparam \controlador|generarImagen|green[2]~2 .lut_mask = 64'h050000000D000000;
defparam \controlador|generarImagen|green[2]~2 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N9
cyclonev_lcell_comb \controlador|generarImagen|green[4]~3 (
// Equation(s):
// \controlador|generarImagen|green[4]~3_combout  = ( !\controlador|generarImagen|always0~2_combout  & ( \controlador|generarImagen|red[4]~7_combout  & ( (!\controlador|generarImagen|always0~1_combout  & (\controlador|generarImagen|always0~0_combout  & 
// ((!\start~input_o ) # (\reset~input_o )))) ) ) ) # ( !\controlador|generarImagen|always0~2_combout  & ( !\controlador|generarImagen|red[4]~7_combout  & ( (\reset~input_o  & (!\controlador|generarImagen|always0~1_combout  & 
// \controlador|generarImagen|always0~0_combout )) ) ) )

	.dataa(!\reset~input_o ),
	.datab(!\start~input_o ),
	.datac(!\controlador|generarImagen|always0~1_combout ),
	.datad(!\controlador|generarImagen|always0~0_combout ),
	.datae(!\controlador|generarImagen|always0~2_combout ),
	.dataf(!\controlador|generarImagen|red[4]~7_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|green[4]~3_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|green[4]~3 .extended_lut = "off";
defparam \controlador|generarImagen|green[4]~3 .lut_mask = 64'h0050000000D00000;
defparam \controlador|generarImagen|green[4]~3 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N9
cyclonev_lcell_comb \controlador|generarImagen|green[5]~4 (
// Equation(s):
// \controlador|generarImagen|green[5]~4_combout  = ( \controlador|generarImagen|always0~0_combout  & ( \controlador|generarImagen|green[5]~0_combout  & ( (!\controlador|generarImagen|always0~1_combout  & (!\reset~input_o  & 
// (!\controlador|generarImagen|always0~2_combout  & !\start~input_o ))) ) ) )

	.dataa(!\controlador|generarImagen|always0~1_combout ),
	.datab(!\reset~input_o ),
	.datac(!\controlador|generarImagen|always0~2_combout ),
	.datad(!\start~input_o ),
	.datae(!\controlador|generarImagen|always0~0_combout ),
	.dataf(!\controlador|generarImagen|green[5]~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|green[5]~4_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|green[5]~4 .extended_lut = "off";
defparam \controlador|generarImagen|green[5]~4 .lut_mask = 64'h0000000000008000;
defparam \controlador|generarImagen|green[5]~4 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N51
cyclonev_lcell_comb \controlador|generarImagen|green[6]~5 (
// Equation(s):
// \controlador|generarImagen|green[6]~5_combout  = ( \controlador|generarImagen|always0~0_combout  & ( \controlador|generarImagen|green[6]~1_combout  & ( (!\reset~input_o  & (!\controlador|generarImagen|always0~1_combout  & (!\start~input_o  & 
// !\controlador|generarImagen|always0~2_combout ))) ) ) )

	.dataa(!\reset~input_o ),
	.datab(!\controlador|generarImagen|always0~1_combout ),
	.datac(!\start~input_o ),
	.datad(!\controlador|generarImagen|always0~2_combout ),
	.datae(!\controlador|generarImagen|always0~0_combout ),
	.dataf(!\controlador|generarImagen|green[6]~1_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|green[6]~5_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|green[6]~5 .extended_lut = "off";
defparam \controlador|generarImagen|green[6]~5 .lut_mask = 64'h0000000000008000;
defparam \controlador|generarImagen|green[6]~5 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X25_Y76_N18
cyclonev_lcell_comb \controlador|generarImagen|green[7]~6 (
// Equation(s):
// \controlador|generarImagen|green[7]~6_combout  = ( \controlador|generarImagen|always0~0_combout  & ( \controlador|generarImagen|red[7]~11_combout  & ( (!\controlador|generarImagen|always0~2_combout  & (!\controlador|generarImagen|always0~1_combout  & 
// ((!\start~input_o ) # (\reset~input_o )))) ) ) ) # ( \controlador|generarImagen|always0~0_combout  & ( !\controlador|generarImagen|red[7]~11_combout  & ( (!\controlador|generarImagen|always0~2_combout  & (!\controlador|generarImagen|always0~1_combout  & 
// \reset~input_o )) ) ) )

	.dataa(!\controlador|generarImagen|always0~2_combout ),
	.datab(!\controlador|generarImagen|always0~1_combout ),
	.datac(!\reset~input_o ),
	.datad(!\start~input_o ),
	.datae(!\controlador|generarImagen|always0~0_combout ),
	.dataf(!\controlador|generarImagen|red[7]~11_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|green[7]~6_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|green[7]~6 .extended_lut = "off";
defparam \controlador|generarImagen|green[7]~6 .lut_mask = 64'h0000080800008808;
defparam \controlador|generarImagen|green[7]~6 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N3
cyclonev_lcell_comb \controlador|generarImagen|blue[0]~1 (
// Equation(s):
// \controlador|generarImagen|blue[0]~1_combout  = ( !\controlador|generarImagen|always0~2_combout  & ( \controlador|generarImagen|red[0]~0_combout  & ( (\controlador|generarImagen|always0~0_combout  & (!\controlador|generarImagen|always0~1_combout  & 
// ((!\start~input_o ) # (\reset~input_o )))) ) ) ) # ( !\controlador|generarImagen|always0~2_combout  & ( !\controlador|generarImagen|red[0]~0_combout  & ( (\reset~input_o  & (\controlador|generarImagen|always0~0_combout  & 
// !\controlador|generarImagen|always0~1_combout )) ) ) )

	.dataa(!\start~input_o ),
	.datab(!\reset~input_o ),
	.datac(!\controlador|generarImagen|always0~0_combout ),
	.datad(!\controlador|generarImagen|always0~1_combout ),
	.datae(!\controlador|generarImagen|always0~2_combout ),
	.dataf(!\controlador|generarImagen|red[0]~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|blue[0]~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|blue[0]~1 .extended_lut = "off";
defparam \controlador|generarImagen|blue[0]~1 .lut_mask = 64'h030000000B000000;
defparam \controlador|generarImagen|blue[0]~1 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N15
cyclonev_lcell_comb \controlador|generarImagen|blue[1]~2 (
// Equation(s):
// \controlador|generarImagen|blue[1]~2_combout  = ( \controlador|generarImagen|always0~0_combout  & ( \controlador|generarImagen|blue[1]~0_combout  & ( (!\controlador|generarImagen|always0~1_combout  & (!\reset~input_o  & 
// (!\controlador|generarImagen|always0~2_combout  & !\start~input_o ))) ) ) )

	.dataa(!\controlador|generarImagen|always0~1_combout ),
	.datab(!\reset~input_o ),
	.datac(!\controlador|generarImagen|always0~2_combout ),
	.datad(!\start~input_o ),
	.datae(!\controlador|generarImagen|always0~0_combout ),
	.dataf(!\controlador|generarImagen|blue[1]~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|blue[1]~2_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|blue[1]~2 .extended_lut = "off";
defparam \controlador|generarImagen|blue[1]~2 .lut_mask = 64'h0000000000008000;
defparam \controlador|generarImagen|blue[1]~2 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X23_Y76_N45
cyclonev_lcell_comb \controlador|sincronizador|hsync~1 (
// Equation(s):
// \controlador|sincronizador|hsync~1_combout  = (\controlador|contador_horizontal|contador|contador [7] & \controlador|contador_horizontal|contador|contador [9])

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_horizontal|contador|contador [7]),
	.datad(!\controlador|contador_horizontal|contador|contador [9]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|hsync~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|hsync~1 .extended_lut = "off";
defparam \controlador|sincronizador|hsync~1 .lut_mask = 64'h000F000F000F000F;
defparam \controlador|sincronizador|hsync~1 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N36
cyclonev_lcell_comb \controlador|sincronizador|hsync~0 (
// Equation(s):
// \controlador|sincronizador|hsync~0_combout  = ( \controlador|contador_horizontal|contador|contador [2] & ( \controlador|contador_horizontal|contador|contador [4] ) ) # ( !\controlador|contador_horizontal|contador|contador [2] & ( 
// (\controlador|contador_horizontal|contador|contador [4] & (((\controlador|contador_horizontal|contador|contador [1]) # (\controlador|contador_horizontal|contador|contador [0])) # (\controlador|contador_horizontal|contador|contador [3]))) ) )

	.dataa(!\controlador|contador_horizontal|contador|contador [4]),
	.datab(!\controlador|contador_horizontal|contador|contador [3]),
	.datac(!\controlador|contador_horizontal|contador|contador [0]),
	.datad(!\controlador|contador_horizontal|contador|contador [1]),
	.datae(!\controlador|contador_horizontal|contador|contador [2]),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|hsync~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|hsync~0 .extended_lut = "off";
defparam \controlador|sincronizador|hsync~0 .lut_mask = 64'h1555555515555555;
defparam \controlador|sincronizador|hsync~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X19_Y76_N24
cyclonev_lcell_comb \controlador|sincronizador|hsync~2 (
// Equation(s):
// \controlador|sincronizador|hsync~2_combout  = ( !\controlador|contador_horizontal|contador|contador [8] & ( (\controlador|sincronizador|hsync~1_combout  & ((!\controlador|contador_horizontal|contador|contador [6] & 
// ((\controlador|contador_horizontal|contador|contador [5]) # (\controlador|sincronizador|hsync~0_combout ))) # (\controlador|contador_horizontal|contador|contador [6] & ((!\controlador|sincronizador|hsync~0_combout ) # 
// (!\controlador|contador_horizontal|contador|contador [5]))))) ) )

	.dataa(!\controlador|sincronizador|hsync~1_combout ),
	.datab(!\controlador|contador_horizontal|contador|contador [6]),
	.datac(!\controlador|sincronizador|hsync~0_combout ),
	.datad(!\controlador|contador_horizontal|contador|contador [5]),
	.datae(gnd),
	.dataf(!\controlador|contador_horizontal|contador|contador [8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|hsync~2_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|hsync~2 .extended_lut = "off";
defparam \controlador|sincronizador|hsync~2 .lut_mask = 64'h1554155400000000;
defparam \controlador|sincronizador|hsync~2 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N51
cyclonev_lcell_comb \controlador|sincronizador|vsync~0 (
// Equation(s):
// \controlador|sincronizador|vsync~0_combout  = ( \controlador|contador_vertical|contador|contador [5] & ( \controlador|contador_vertical|contador|contador [3] & ( (\controlador|contador_vertical|contador|contador [6] & 
// ((!\controlador|contador_vertical|contador|contador [1] & (!\controlador|contador_vertical|contador|contador [0] & \controlador|contador_vertical|contador|contador [2])) # (\controlador|contador_vertical|contador|contador [1] & 
// (\controlador|contador_vertical|contador|contador [0] & !\controlador|contador_vertical|contador|contador [2])))) ) ) )

	.dataa(!\controlador|contador_vertical|contador|contador [1]),
	.datab(!\controlador|contador_vertical|contador|contador [6]),
	.datac(!\controlador|contador_vertical|contador|contador [0]),
	.datad(!\controlador|contador_vertical|contador|contador [2]),
	.datae(!\controlador|contador_vertical|contador|contador [5]),
	.dataf(!\controlador|contador_vertical|contador|contador [3]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|vsync~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|vsync~0 .extended_lut = "off";
defparam \controlador|sincronizador|vsync~0 .lut_mask = 64'h0000000000000120;
defparam \controlador|sincronizador|vsync~0 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N54
cyclonev_lcell_comb \controlador|sincronizador|vsync~1 (
// Equation(s):
// \controlador|sincronizador|vsync~1_combout  = ( \controlador|sincronizador|vsync~0_combout  & ( (\controlador|contador_vertical|contador|contador [8] & (\controlador|contador_vertical|contador|contador [7] & 
// (!\controlador|contador_vertical|contador|contador [4] & !\controlador|contador_vertical|contador|contador [9]))) ) )

	.dataa(!\controlador|contador_vertical|contador|contador [8]),
	.datab(!\controlador|contador_vertical|contador|contador [7]),
	.datac(!\controlador|contador_vertical|contador|contador [4]),
	.datad(!\controlador|contador_vertical|contador|contador [9]),
	.datae(gnd),
	.dataf(!\controlador|sincronizador|vsync~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|vsync~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|vsync~1 .extended_lut = "off";
defparam \controlador|sincronizador|vsync~1 .lut_mask = 64'h0000000010001000;
defparam \controlador|sincronizador|vsync~1 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N21
cyclonev_lcell_comb \controlador|sincronizador|comparador_vfront_porch|LessThan0~0 (
// Equation(s):
// \controlador|sincronizador|comparador_vfront_porch|LessThan0~0_combout  = ( !\controlador|contador_vertical|contador|contador [2] & ( (!\controlador|contador_vertical|contador|contador [1] & (!\controlador|contador_vertical|contador|contador [4] & 
// (!\controlador|contador_vertical|contador|contador [3] & !\controlador|contador_vertical|contador|contador [0]))) ) )

	.dataa(!\controlador|contador_vertical|contador|contador [1]),
	.datab(!\controlador|contador_vertical|contador|contador [4]),
	.datac(!\controlador|contador_vertical|contador|contador [3]),
	.datad(!\controlador|contador_vertical|contador|contador [0]),
	.datae(gnd),
	.dataf(!\controlador|contador_vertical|contador|contador [2]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|comparador_vfront_porch|LessThan0~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|comparador_vfront_porch|LessThan0~0 .extended_lut = "off";
defparam \controlador|sincronizador|comparador_vfront_porch|LessThan0~0 .lut_mask = 64'h8000800000000000;
defparam \controlador|sincronizador|comparador_vfront_porch|LessThan0~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N42
cyclonev_lcell_comb \controlador|generarImagen|LessThan0~0 (
// Equation(s):
// \controlador|generarImagen|LessThan0~0_combout  = ( !\controlador|contador_horizontal|contador|contador [4] & ( !\controlador|contador_horizontal|contador|contador [5] ) )

	.dataa(gnd),
	.datab(gnd),
	.datac(!\controlador|contador_horizontal|contador|contador [5]),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\controlador|contador_horizontal|contador|contador [4]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|generarImagen|LessThan0~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|generarImagen|LessThan0~0 .extended_lut = "off";
defparam \controlador|generarImagen|LessThan0~0 .lut_mask = 64'hF0F0F0F000000000;
defparam \controlador|generarImagen|LessThan0~0 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X22_Y76_N51
cyclonev_lcell_comb \controlador|sincronizador|n_blank~0 (
// Equation(s):
// \controlador|sincronizador|n_blank~0_combout  = ( \controlador|contador_horizontal|contador|contador [8] & ( (!\controlador|contador_horizontal|contador|contador [9] & !\controlador|contador_vertical|contador|contador [9]) ) ) # ( 
// !\controlador|contador_horizontal|contador|contador [8] & ( !\controlador|contador_vertical|contador|contador [9] ) )

	.dataa(!\controlador|contador_horizontal|contador|contador [9]),
	.datab(!\controlador|contador_vertical|contador|contador [9]),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(!\controlador|contador_horizontal|contador|contador [8]),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|n_blank~0_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|n_blank~0 .extended_lut = "off";
defparam \controlador|sincronizador|n_blank~0 .lut_mask = 64'hCCCCCCCC88888888;
defparam \controlador|sincronizador|n_blank~0 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N57
cyclonev_lcell_comb \controlador|sincronizador|comparador_vfront_porch|LessThan0~1 (
// Equation(s):
// \controlador|sincronizador|comparador_vfront_porch|LessThan0~1_combout  = (\controlador|contador_vertical|contador|contador [8] & (\controlador|contador_vertical|contador|contador [7] & (\controlador|contador_vertical|contador|contador [5] & 
// \controlador|contador_vertical|contador|contador [6])))

	.dataa(!\controlador|contador_vertical|contador|contador [8]),
	.datab(!\controlador|contador_vertical|contador|contador [7]),
	.datac(!\controlador|contador_vertical|contador|contador [5]),
	.datad(!\controlador|contador_vertical|contador|contador [6]),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|comparador_vfront_porch|LessThan0~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|comparador_vfront_porch|LessThan0~1 .extended_lut = "off";
defparam \controlador|sincronizador|comparador_vfront_porch|LessThan0~1 .lut_mask = 64'h0001000100010001;
defparam \controlador|sincronizador|comparador_vfront_porch|LessThan0~1 .shared_arith = "off";
// synopsys translate_on

// Location: MLABCELL_X21_Y76_N27
cyclonev_lcell_comb \controlador|sincronizador|n_blank~1 (
// Equation(s):
// \controlador|sincronizador|n_blank~1_combout  = ( \controlador|sincronizador|comparador_vfront_porch|LessThan0~1_combout  & ( \controlador|contador_horizontal|comparador_igual|Equal0~0_combout  & ( 
// (!\controlador|sincronizador|comparador_vfront_porch|LessThan0~0_combout ) # ((!\controlador|sincronizador|n_blank~0_combout ) # ((\controlador|sincronizador|hsync~1_combout  & !\controlador|generarImagen|LessThan0~0_combout ))) ) ) ) # ( 
// !\controlador|sincronizador|comparador_vfront_porch|LessThan0~1_combout  & ( \controlador|contador_horizontal|comparador_igual|Equal0~0_combout  & ( (!\controlador|sincronizador|n_blank~0_combout ) # ((\controlador|sincronizador|hsync~1_combout  & 
// !\controlador|generarImagen|LessThan0~0_combout )) ) ) ) # ( \controlador|sincronizador|comparador_vfront_porch|LessThan0~1_combout  & ( !\controlador|contador_horizontal|comparador_igual|Equal0~0_combout  & ( 
// ((!\controlador|sincronizador|comparador_vfront_porch|LessThan0~0_combout ) # (!\controlador|sincronizador|n_blank~0_combout )) # (\controlador|sincronizador|hsync~1_combout ) ) ) ) # ( 
// !\controlador|sincronizador|comparador_vfront_porch|LessThan0~1_combout  & ( !\controlador|contador_horizontal|comparador_igual|Equal0~0_combout  & ( (!\controlador|sincronizador|n_blank~0_combout ) # (\controlador|sincronizador|hsync~1_combout ) ) ) )

	.dataa(!\controlador|sincronizador|hsync~1_combout ),
	.datab(!\controlador|sincronizador|comparador_vfront_porch|LessThan0~0_combout ),
	.datac(!\controlador|generarImagen|LessThan0~0_combout ),
	.datad(!\controlador|sincronizador|n_blank~0_combout ),
	.datae(!\controlador|sincronizador|comparador_vfront_porch|LessThan0~1_combout ),
	.dataf(!\controlador|contador_horizontal|comparador_igual|Equal0~0_combout ),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\controlador|sincronizador|n_blank~1_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \controlador|sincronizador|n_blank~1 .extended_lut = "off";
defparam \controlador|sincronizador|n_blank~1 .lut_mask = 64'hFF55FFDDFF50FFDC;
defparam \controlador|sincronizador|n_blank~1 .shared_arith = "off";
// synopsys translate_on

// Location: LABCELL_X50_Y62_N3
cyclonev_lcell_comb \~QUARTUS_CREATED_GND~I (
// Equation(s):

	.dataa(gnd),
	.datab(gnd),
	.datac(gnd),
	.datad(gnd),
	.datae(gnd),
	.dataf(gnd),
	.datag(gnd),
	.cin(gnd),
	.sharein(gnd),
	.combout(\~QUARTUS_CREATED_GND~I_combout ),
	.sumout(),
	.cout(),
	.shareout());
// synopsys translate_off
defparam \~QUARTUS_CREATED_GND~I .extended_lut = "off";
defparam \~QUARTUS_CREATED_GND~I .lut_mask = 64'h0000000000000000;
defparam \~QUARTUS_CREATED_GND~I .shared_arith = "off";
// synopsys translate_on

endmodule
