Fitter report for WOLF-LITE
Thu Jan 07 18:22:01 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jan 07 18:22:01 2021           ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name                      ; WOLF-LITE                                       ;
; Top-level Entity Name              ; WOLF-LITE                                       ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE10E22C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 9,774 / 10,320 ( 95 % )                         ;
;     Total combinational functions  ; 7,373 / 10,320 ( 71 % )                         ;
;     Dedicated logic registers      ; 7,487 / 10,320 ( 73 % )                         ;
; Total registers                    ; 7487                                            ;
; Total pins                         ; 61 / 92 ( 66 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 183,280 / 423,936 ( 43 % )                      ;
; Embedded Multiplier 9-bit elements ; 32 / 46 ( 70 % )                                ;
; Total PLLs                         ; 2 / 2 ( 100 % )                                 ;
+------------------------------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                       ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+
; Option                                                             ; Setting                  ; Default Value                         ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+
; Device                                                             ; EP4CE10E22C8             ;                                       ;
; Use smart compilation                                              ; On                       ; Off                                   ;
; Maximum processors allowed for parallel compilation                ; All                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                        ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                       ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                  ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; On                       ; Off                                   ;
; Placement Effort Multiplier                                        ; 4.0                      ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                        ; 0.0                                   ;
; SSN Optimization                                                   ; Normal compilation       ; Off                                   ;
; Auto Packed Registers                                              ; Normal                   ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                       ; Off                                   ;
; Perform Register Duplication for Performance                       ; On                       ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; On                       ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; On                       ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit             ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                           ; On                       ; Auto                                  ;
; Reserve all unused pins                                            ; As output driving ground ; As input tri-stated with weak pull-up ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                       ; On                                    ;
; Enable compact report table                                        ; Off                      ; Off                                   ;
; Auto Merge PLLs                                                    ; On                       ; On                                    ;
; Router Effort Multiplier                                           ; 1.0                      ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                       ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation       ; Normal compilation                    ;
; Optimize Timing                                                    ; Normal compilation       ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                      ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                      ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                   ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                      ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically            ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically            ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                        ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                      ; Off                                   ;
; PCI I/O                                                            ; Off                      ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                      ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                      ; Off                                   ;
; Auto Delay Chains                                                  ; On                       ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                      ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                      ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                      ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                      ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                      ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                   ; Normal                                ;
; Auto Register Duplication                                          ; Auto                     ; Auto                                  ;
; Auto Global Clock                                                  ; On                       ; On                                    ;
; Auto Global Register Control Signals                               ; On                       ; On                                    ;
; Synchronizer Identification                                        ; Auto                     ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                       ; On                                    ;
; Optimize Design for Metastability                                  ; On                       ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                      ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                      ; Off                                   ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.7%      ;
;     Processor 3            ;   4.4%      ;
;     Processor 4            ;   4.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                     ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                  ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated|pipeline_dffe[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1 ; DATAB            ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; I/O Standard ; WOLF-LITE      ;              ; DAC_OUTPUT ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 15504 ) ; 0.00 % ( 0 / 15504 )       ; 0.00 % ( 0 / 15504 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 15504 ) ; 0.00 % ( 0 / 15504 )       ; 0.00 % ( 0 / 15504 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement and Routing        ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 15301 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 198 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 5 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/output_files/WOLF-LITE.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 9,774 / 10,320 ( 95 % )    ;
;     -- Combinational with no register       ; 2287                       ;
;     -- Register only                        ; 2401                       ;
;     -- Combinational with a register        ; 5086                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2501                       ;
;     -- 3 input functions                    ; 3981                       ;
;     -- <=2 input functions                  ; 891                        ;
;     -- Register only                        ; 2401                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3471                       ;
;     -- arithmetic mode                      ; 3902                       ;
;                                             ;                            ;
; Total registers*                            ; 7,487 / 10,732 ( 70 % )    ;
;     -- Dedicated logic registers            ; 7,487 / 10,320 ( 73 % )    ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 643 / 645 ( 100 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 61 / 92 ( 66 % )           ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 37 / 46 ( 80 % )           ;
; Total block memory bits                     ; 183,280 / 423,936 ( 43 % ) ;
; Total block memory implementation bits      ; 340,992 / 423,936 ( 80 % ) ;
; Embedded Multiplier 9-bit elements          ; 32 / 46 ( 70 % )           ;
; PLLs                                        ; 2 / 2 ( 100 % )            ;
; Global signals                              ; 8                          ;
;     -- Global clocks                        ; 8 / 10 ( 80 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 22.6% / 22.8% / 22.4%      ;
; Peak interconnect usage (total/H/V)         ; 29.1% / 29.9% / 27.9%      ;
; Maximum fan-out                             ; 5113                       ;
; Highest non-global fan-out                  ; 1337                       ;
; Total fan-out                               ; 52197                      ;
; Average fan-out                             ; 3.10                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                  ; Low                            ;
;                                             ;                       ;                      ;                                ;
; Total logic elements                        ; 9639 / 10320 ( 93 % ) ; 135 / 10320 ( 1 % )  ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 2231                  ; 56                   ; 0                              ;
;     -- Register only                        ; 2385                  ; 16                   ; 0                              ;
;     -- Combinational with a register        ; 5023                  ; 63                   ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                      ;                                ;
;     -- 4 input functions                    ; 2444                  ; 57                   ; 0                              ;
;     -- 3 input functions                    ; 3954                  ; 27                   ; 0                              ;
;     -- <=2 input functions                  ; 856                   ; 35                   ; 0                              ;
;     -- Register only                        ; 2385                  ; 16                   ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Logic elements by mode                      ;                       ;                      ;                                ;
;     -- normal mode                          ; 3360                  ; 111                  ; 0                              ;
;     -- arithmetic mode                      ; 3894                  ; 8                    ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Total registers                             ; 7408                  ; 79                   ; 0                              ;
;     -- Dedicated logic registers            ; 7408 / 10320 ( 72 % ) ; 79 / 10320 ( < 1 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                    ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used   ; 636 / 645 ( 99 % )    ; 12 / 645 ( 2 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                      ;                                ;
; Virtual pins                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                    ; 61                    ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 32 / 46 ( 70 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 183280                ; 0                    ; 0                              ;
; Total RAM block bits                        ; 340992                ; 0                    ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )        ; 2 / 2 ( 100 % )                ;
; M9K                                         ; 37 / 46 ( 80 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 5 / 12 ( 41 % )       ; 0 / 12 ( 0 % )       ; 3 / 12 ( 25 % )                ;
;                                             ;                       ;                      ;                                ;
; Connections                                 ;                       ;                      ;                                ;
;     -- Input Connections                    ; 2211                  ; 116                  ; 2                              ;
;     -- Registered Input Connections         ; 2161                  ; 88                   ; 0                              ;
;     -- Output Connections                   ; 151                   ; 46                   ; 2132                           ;
;     -- Registered Output Connections        ; 0                     ; 32                   ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Internal Connections                        ;                       ;                      ;                                ;
;     -- Total Connections                    ; 52967                 ; 682                  ; 2139                           ;
;     -- Registered Connections               ; 24470                 ; 452                  ; 0                              ;
;                                             ;                       ;                      ;                                ;
; External Connections                        ;                       ;                      ;                                ;
;     -- Top                                  ; 66                    ; 162                  ; 2134                           ;
;     -- sld_hub:auto_hub                     ; 162                   ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2134                  ; 0                    ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Partition Interface                         ;                       ;                      ;                                ;
;     -- Input Ports                          ; 36                    ; 39                   ; 2                              ;
;     -- Output Ports                         ; 42                    ; 56                   ; 3                              ;
;     -- Bidir Ports                          ; 8                     ; 0                    ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Registered Ports                            ;                       ;                      ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                    ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 23                   ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Port Connectivity                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 5                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 28                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 25                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 30                   ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 42                   ; 0                              ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_INPUT[0]  ; 68    ; 4        ; 30           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[10] ; 53    ; 3        ; 16           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[11] ; 52    ; 3        ; 16           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[1]  ; 67    ; 4        ; 30           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[2]  ; 66    ; 4        ; 28           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[3]  ; 65    ; 4        ; 28           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[4]  ; 64    ; 4        ; 25           ; 0            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[5]  ; 60    ; 4        ; 23           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[6]  ; 59    ; 4        ; 23           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[7]  ; 58    ; 4        ; 21           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[8]  ; 55    ; 4        ; 18           ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_INPUT[9]  ; 54    ; 4        ; 18           ; 0            ; 21           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ADC_OTR       ; 44    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; FLASH_MISO    ; 13    ; 1        ; 0            ; 17           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; STM32_CLK     ; 33    ; 2        ; 0            ; 6            ; 21           ; 181                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; STM32_SYNC    ; 32    ; 2        ; 0            ; 6            ; 14           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; clk_sys       ; 89    ; 5        ; 34           ; 12           ; 14           ; 5113                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ATT_05          ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ATT_1           ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ATT_16          ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ATT_2           ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ATT_4           ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ATT_8           ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUDIO_48K_CLOCK ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AUDIO_I2S_CLOCK ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BPF_A           ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BPF_B           ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BPF_OE1         ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BPF_OE2         ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CLK         ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[0]   ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[10]  ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[11]  ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[12]  ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[13]  ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[1]   ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[2]   ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[3]   ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[4]   ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[5]   ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[6]   ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[7]   ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[8]   ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_OUTPUT[9]   ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_PD          ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_C         ; 12    ; 1        ; 0            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_MOSI      ; 6     ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FLASH_S         ; 8     ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LPF_1           ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LPF_2           ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LPF_3           ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PREAMP          ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TXRX_OUT        ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                    ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------+
; STM32_DATA_BUS[0] ; 49    ; 3        ; 13           ; 0            ; 14           ; 31                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; stm32_interface:STM32_INTERFACE|DATA_BUS_OE (inverted) ;
; STM32_DATA_BUS[1] ; 50    ; 3        ; 13           ; 0            ; 0            ; 29                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; stm32_interface:STM32_INTERFACE|DATA_BUS_OE (inverted) ;
; STM32_DATA_BUS[2] ; 51    ; 3        ; 16           ; 0            ; 21           ; 32                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; stm32_interface:STM32_INTERFACE|DATA_BUS_OE (inverted) ;
; STM32_DATA_BUS[3] ; 38    ; 3        ; 1            ; 0            ; 21           ; 20                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; stm32_interface:STM32_INTERFACE|DATA_BUS_OE (inverted) ;
; STM32_DATA_BUS[4] ; 39    ; 3        ; 1            ; 0            ; 14           ; 20                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; stm32_interface:STM32_INTERFACE|DATA_BUS_OE (inverted) ;
; STM32_DATA_BUS[5] ; 42    ; 3        ; 3            ; 0            ; 0            ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; stm32_interface:STM32_INTERFACE|DATA_BUS_OE (inverted) ;
; STM32_DATA_BUS[6] ; 43    ; 3        ; 5            ; 0            ; 21           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; stm32_interface:STM32_INTERFACE|DATA_BUS_OE (inverted) ;
; STM32_DATA_BUS[7] ; 46    ; 3        ; 7            ; 0            ; 0            ; 14                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; stm32_interface:STM32_INTERFACE|DATA_BUS_OE (inverted) ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                   ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; Use as regular IO      ; FLASH_MOSI          ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; Use as regular IO      ; FLASH_S             ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                      ; -                   ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; Use as regular IO      ; FLASH_C             ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; Use as regular IO      ; FLASH_MISO          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                      ; -                   ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; 16       ; TCK                         ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; 18       ; TMS                         ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; 20       ; TDO                         ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; 21       ; nCE                         ; -                      ; -                   ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO      ; ATT_05              ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO      ; ATT_1               ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                      ; -                   ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                      ; -                   ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                      ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                      ; -                   ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                      ; -                   ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO      ; ATT_2               ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO      ; ATT_4               ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin ; DAC_OUTPUT[0]       ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO      ; DAC_OUTPUT[1]       ; Dual Purpose Pin          ;
+----------+-----------------------------+------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 4 / 11 ( 36 % )   ; 2.5V          ; --           ;
; 2        ; 2 / 8 ( 25 % )    ; 3.3V          ; --           ;
; 3        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 12 / 14 ( 86 % )  ; 3.3V          ; --           ;
; 5        ; 11 / 13 ( 85 % )  ; 3.3V          ; --           ;
; 6        ; 8 / 10 ( 80 % )   ; 3.3V          ; --           ;
; 7        ; 11 / 13 ( 85 % )  ; 3.3V          ; --           ;
; 8        ; 2 / 12 ( 17 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; FLASH_MOSI          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 7        ; 6          ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; FLASH_S             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; FLASH_C             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 13       ; 16         ; 1        ; FLASH_MISO          ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; STM32_SYNC          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 33       ; 40         ; 2        ; STM32_CLK           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 34       ; 41         ; 2        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; STM32_DATA_BUS[3]   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 39       ; 46         ; 3        ; STM32_DATA_BUS[4]   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; STM32_DATA_BUS[5]   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 43       ; 53         ; 3        ; STM32_DATA_BUS[6]   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 44       ; 54         ; 3        ; ADC_OTR             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 45       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; STM32_DATA_BUS[7]   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; STM32_DATA_BUS[0]   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 50       ; 69         ; 3        ; STM32_DATA_BUS[1]   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 51       ; 70         ; 3        ; STM32_DATA_BUS[2]   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 52       ; 72         ; 3        ; ADC_INPUT[11]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; ADC_INPUT[10]       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; ADC_INPUT[9]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; ADC_INPUT[8]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; ADC_INPUT[7]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 59       ; 83         ; 4        ; ADC_INPUT[6]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 60       ; 84         ; 4        ; ADC_INPUT[5]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 61       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; ADC_INPUT[4]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 65       ; 90         ; 4        ; ADC_INPUT[3]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 66       ; 93         ; 4        ; ADC_INPUT[2]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 67       ; 94         ; 4        ; ADC_INPUT[1]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 68       ; 96         ; 4        ; ADC_INPUT[0]        ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 69       ; 97         ; 4        ; PREAMP              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 70       ; 98         ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; TXRX_OUT            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; GND*                ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; LPF_3               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; LPF_2               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; LPF_1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; BPF_OE1             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; BPF_A               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; BPF_B               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; BPF_OE2             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; ATT_16              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; ATT_05              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; ATT_1               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; clk_sys             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; ATT_2               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; ATT_4               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; ATT_8               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; DAC_OUTPUT[0]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 102      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; DAC_OUTPUT[1]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 104      ; 141        ; 6        ; DAC_OUTPUT[2]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 105      ; 142        ; 6        ; DAC_OUTPUT[3]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 106      ; 146        ; 6        ; DAC_OUTPUT[4]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 107      ;            ; --       ; VCCA2               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; DAC_OUTPUT[5]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 111      ; 154        ; 7        ; DAC_OUTPUT[6]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 112      ; 155        ; 7        ; DAC_OUTPUT[7]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 113      ; 156        ; 7        ; DAC_OUTPUT[8]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 114      ; 157        ; 7        ; DAC_OUTPUT[9]       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 115      ; 158        ; 7        ; DAC_OUTPUT[10]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 116      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; DAC_OUTPUT[11]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 120      ; 164        ; 7        ; DAC_OUTPUT[12]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 121      ; 165        ; 7        ; DAC_OUTPUT[13]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; DAC_PD              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 125      ; 174        ; 7        ; DAC_CLK             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 176        ; 7        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 178        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; AUDIO_48K_CLOCK     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 136      ; 187        ; 8        ; AUDIO_I2S_CLOCK     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
; 137      ; 190        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8              ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; GND*                ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------+
; Name                          ; MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 ; tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; MAIN_PLL|altpll_component|auto_generated|pll1                                 ; TX_PLL|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                                        ; Normal                                                                  ;
; Compensate clock              ; clock0                                                                        ; clock0                                                                  ;
; Compensated input/output pins ; --                                                                            ; --                                                                      ;
; Switchover type               ; --                                                                            ; --                                                                      ;
; Input frequency 0             ; 64.32 MHz                                                                     ; 64.32 MHz                                                               ;
; Input frequency 1             ; --                                                                            ; --                                                                      ;
; Nominal PFD frequency         ; 12.9 MHz                                                                      ; 64.3 MHz                                                                ;
; Nominal VCO frequency         ; 823.3 MHz                                                                     ; 643.2 MHz                                                               ;
; VCO post scale K counter      ; --                                                                            ; 2                                                                       ;
; VCO frequency control         ; Auto                                                                          ; Auto                                                                    ;
; VCO phase shift step          ; 151 ps                                                                        ; 194 ps                                                                  ;
; VCO multiply                  ; --                                                                            ; --                                                                      ;
; VCO divide                    ; --                                                                            ; --                                                                      ;
; Freq min lock                 ; 49.0 MHz                                                                      ; 30.0 MHz                                                                ;
; Freq max lock                 ; 101.6 MHz                                                                     ; 65.02 MHz                                                               ;
; M VCO Tap                     ; 0                                                                             ; 0                                                                       ;
; M Initial                     ; 1                                                                             ; 1                                                                       ;
; M value                       ; 64                                                                            ; 10                                                                      ;
; N value                       ; 5                                                                             ; 1                                                                       ;
; Charge pump current           ; setting 1                                                                     ; setting 1                                                               ;
; Loop filter resistance        ; setting 24                                                                    ; setting 27                                                              ;
; Loop filter capacitance       ; setting 0                                                                     ; setting 0                                                               ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                            ; 1.03 MHz to 1.97 MHz                                                    ;
; Bandwidth type                ; Medium                                                                        ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                                           ; Off                                                                     ;
; Scan chain MIF file           ; --                                                                            ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                                           ; Off                                                                     ;
; PLL location                  ; PLL_2                                                                         ; PLL_1                                                                   ;
; Inclk0 signal                 ; clk_sys                                                                       ; clk_sys                                                                 ;
; Inclk1 signal                 ; --                                                                            ; --                                                                      ;
; Inclk0 signal type            ; Global Clock                                                                  ; Global Clock                                                            ;
; Inclk1 signal type            ; --                                                                            ; --                                                                      ;
+-------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 64   ; 335  ; 12.29 MHz        ; 0 (0 ps)    ; 0.67 (151 ps)    ; 50/50      ; C0      ; 67            ; 34/33 Odd    ; --            ; 1       ; 0       ; MAIN_PLL|altpll_component|auto_generated|pll1|clk[0] ;
; MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[1]            ; clock1       ; 1    ; 1340 ; 0.05 MHz         ; 0 (0 ps)    ; 0.17 (151 ps)    ; 50/50      ; C2      ; 268           ; 134/134 Even ; C1            ; 1       ; 0       ; MAIN_PLL|altpll_component|auto_generated|pll1|clk[1] ;
; MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[1]~cascade_in ; --           ; --   ; --   ; --               ; --          ; --               ; --         ; C1      ; 64            ; 32/32 Even   ; --            ; 1       ; 0       ;                                                      ;
; tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|wire_pll1_clk[0]                  ; clock0       ; 5    ; 2    ; 160.8 MHz        ; 0 (0 ps)    ; 11.25 (194 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ; TX_PLL|altpll_component|auto_generated|pll1|clk[0]   ;
+------------------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; PREAMP            ; Missing drive strength        ;
; AUDIO_I2S_CLOCK   ; Missing drive strength        ;
; AUDIO_48K_CLOCK   ; Missing drive strength        ;
; FLASH_C           ; Incomplete set of assignments ;
; FLASH_S           ; Incomplete set of assignments ;
; FLASH_MOSI        ; Incomplete set of assignments ;
; DAC_PD            ; Missing drive strength        ;
; DAC_CLK           ; Missing drive strength        ;
; ATT_05            ; Missing drive strength        ;
; ATT_1             ; Missing drive strength        ;
; ATT_2             ; Missing drive strength        ;
; ATT_4             ; Missing drive strength        ;
; ATT_8             ; Missing drive strength        ;
; ATT_16            ; Missing drive strength        ;
; BPF_A             ; Missing drive strength        ;
; BPF_B             ; Missing drive strength        ;
; BPF_OE1           ; Missing drive strength        ;
; BPF_OE2           ; Missing drive strength        ;
; LPF_1             ; Missing drive strength        ;
; LPF_2             ; Missing drive strength        ;
; LPF_3             ; Missing drive strength        ;
; TXRX_OUT          ; Missing drive strength        ;
; DAC_OUTPUT[13]    ; Missing drive strength        ;
; DAC_OUTPUT[12]    ; Missing drive strength        ;
; DAC_OUTPUT[11]    ; Missing drive strength        ;
; DAC_OUTPUT[10]    ; Missing drive strength        ;
; DAC_OUTPUT[9]     ; Missing drive strength        ;
; DAC_OUTPUT[8]     ; Missing drive strength        ;
; DAC_OUTPUT[7]     ; Missing drive strength        ;
; DAC_OUTPUT[6]     ; Missing drive strength        ;
; DAC_OUTPUT[5]     ; Missing drive strength        ;
; DAC_OUTPUT[4]     ; Missing drive strength        ;
; DAC_OUTPUT[3]     ; Missing drive strength        ;
; DAC_OUTPUT[2]     ; Missing drive strength        ;
; DAC_OUTPUT[1]     ; Missing drive strength        ;
; DAC_OUTPUT[0]     ; Missing drive strength        ;
; STM32_DATA_BUS[7] ; Missing drive strength        ;
; STM32_DATA_BUS[6] ; Missing drive strength        ;
; STM32_DATA_BUS[5] ; Missing drive strength        ;
; STM32_DATA_BUS[4] ; Missing drive strength        ;
; STM32_DATA_BUS[3] ; Missing drive strength        ;
; STM32_DATA_BUS[2] ; Missing drive strength        ;
; STM32_DATA_BUS[1] ; Missing drive strength        ;
; STM32_DATA_BUS[0] ; Missing drive strength        ;
; FLASH_MISO        ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                   ; Entity Name                             ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
; |WOLF-LITE                                                                                                                              ; 9774 (2)    ; 7487 (0)                  ; 0 (0)         ; 183280      ; 37   ; 32           ; 0       ; 16        ; 61   ; 0            ; 2287 (2)     ; 2401 (0)          ; 5086 (0)         ; |WOLF-LITE                                                                                                                                                                                                                                                                                                                                            ; WOLF-LITE                               ; work         ;
;    |DAC_corrector:DAC_CORRECTOR|                                                                                                        ; 142 (142)   ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (126)    ; 0 (0)             ; 16 (16)          ; |WOLF-LITE|DAC_corrector:DAC_CORRECTOR                                                                                                                                                                                                                                                                                                                ; DAC_corrector                           ; work         ;
;    |DEBUG:DBG_ADC|                                                                                                                      ; 41 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 22 (0)           ; |WOLF-LITE|DEBUG:DBG_ADC                                                                                                                                                                                                                                                                                                                              ; DEBUG                                   ; DEBUG        ;
;       |altsource_probe_top:in_system_sources_probes_0|                                                                                  ; 41 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 22 (0)           ; |WOLF-LITE|DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0                                                                                                                                                                                                                                                                               ; altsource_probe_top                     ; DEBUG        ;
;          |altsource_probe:issp_impl|                                                                                                    ; 41 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 22 (0)           ; |WOLF-LITE|DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl                                                                                                                                                                                                                                                     ; altsource_probe                         ; work         ;
;             |altsource_probe_body:altsource_probe_body_inst|                                                                            ; 41 (3)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 0 (0)             ; 22 (0)           ; |WOLF-LITE|DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                      ; altsource_probe_body                    ; work         ;
;                |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                                                 ; 38 (21)     ; 22 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (7)       ; 0 (0)             ; 22 (14)          ; |WOLF-LITE|DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                               ; altsource_probe_impl                    ; work         ;
;                   |sld_rom_sr:\instance_id_gen:rom_info_inst|                                                                           ; 17 (17)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 8 (8)            ; |WOLF-LITE|DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                     ; sld_rom_sr                              ; work         ;
;    |MAIN_PLL:MAIN_PLL|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|MAIN_PLL:MAIN_PLL                                                                                                                                                                                                                                                                                                                          ; MAIN_PLL                                ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|MAIN_PLL:MAIN_PLL|altpll:altpll_component                                                                                                                                                                                                                                                                                                  ; altpll                                  ; work         ;
;          |MAIN_PLL_altpll:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated                                                                                                                                                                                                                                                                   ; MAIN_PLL_altpll                         ; work         ;
;    |clock_buffer:SYSCLK_BUFFER|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|clock_buffer:SYSCLK_BUFFER                                                                                                                                                                                                                                                                                                                 ; clock_buffer                            ; clock_buffer ;
;       |clock_buffer_altclkctrl_0:altclkctrl_0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|clock_buffer:SYSCLK_BUFFER|clock_buffer_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                          ; clock_buffer_altclkctrl_0               ; clock_buffer ;
;          |clock_buffer_altclkctrl_0_sub:clock_buffer_altclkctrl_0_sub_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|clock_buffer:SYSCLK_BUFFER|clock_buffer_altclkctrl_0:altclkctrl_0|clock_buffer_altclkctrl_0_sub:clock_buffer_altclkctrl_0_sub_component                                                                                                                                                                                                    ; clock_buffer_altclkctrl_0_sub           ; clock_buffer ;
;    |data_shifter:CIC_GAINER|                                                                                                            ; 834 (834)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 787 (787)    ; 0 (0)             ; 47 (47)          ; |WOLF-LITE|data_shifter:CIC_GAINER                                                                                                                                                                                                                                                                                                                    ; data_shifter                            ; work         ;
;    |data_shifter:RX_CICFIR_GAINER|                                                                                                      ; 283 (283)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 0 (0)             ; 87 (87)          ; |WOLF-LITE|data_shifter:RX_CICFIR_GAINER                                                                                                                                                                                                                                                                                                              ; data_shifter                            ; work         ;
;    |data_shifter:TX_CICCOMP_GAINER|                                                                                                     ; 291 (291)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 223 (223)    ; 0 (0)             ; 68 (68)          ; |WOLF-LITE|data_shifter:TX_CICCOMP_GAINER                                                                                                                                                                                                                                                                                                             ; data_shifter                            ; work         ;
;    |mixer:RX_MIXER_I|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|mixer:RX_MIXER_I                                                                                                                                                                                                                                                                                                                           ; mixer                                   ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|mixer:RX_MIXER_I|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                ; work         ;
;          |mult_jnp:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated                                                                                                                                                                                                                                                                       ; mult_jnp                                ; work         ;
;    |mixer:RX_MIXER_Q|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|mixer:RX_MIXER_Q                                                                                                                                                                                                                                                                                                                           ; mixer                                   ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                               ; lpm_mult                                ; work         ;
;          |mult_jnp:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated                                                                                                                                                                                                                                                                       ; mult_jnp                                ; work         ;
;    |mux14:DAC_MUX|                                                                                                                      ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |WOLF-LITE|mux14:DAC_MUX                                                                                                                                                                                                                                                                                                                              ; mux14                                   ; work         ;
;       |lpm_mux:LPM_MUX_component|                                                                                                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |WOLF-LITE|mux14:DAC_MUX|lpm_mux:LPM_MUX_component                                                                                                                                                                                                                                                                                                    ; lpm_mux                                 ; work         ;
;          |mux_rsc:auto_generated|                                                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |WOLF-LITE|mux14:DAC_MUX|lpm_mux:LPM_MUX_component|mux_rsc:auto_generated                                                                                                                                                                                                                                                                             ; mux_rsc                                 ; work         ;
;    |nco:RX_NCO|                                                                                                                         ; 181 (0)     ; 149 (0)                   ; 0 (0)         ; 73728       ; 9    ; 8            ; 0       ; 4         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 150 (0)          ; |WOLF-LITE|nco:RX_NCO                                                                                                                                                                                                                                                                                                                                 ; nco                                     ; nco          ;
;       |nco_nco_ii_0:nco_ii_0|                                                                                                           ; 181 (0)     ; 149 (0)                   ; 0 (0)         ; 73728       ; 9    ; 8            ; 0       ; 4         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 150 (0)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0                                                                                                                                                                                                                                                                                                           ; nco_nco_ii_0                            ; nco          ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 44 (22)     ; 44 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 44 (22)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                      ; asj_altqmcpipe                          ; nco          ;
;             |lpm_add_sub:acc|                                                                                                           ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (0)           ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                      ; lpm_add_sub                             ; work         ;
;                |add_sub_u4i:auto_generated|                                                                                             ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 22 (22)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_u4i:auto_generated                                                                                                                                                                                                                                           ; add_sub_u4i                             ; work         ;
;          |asj_gam_dp:ux008|                                                                                                             ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_gam_dp:ux008                                                                                                                                                                                                                                                                                          ; asj_gam_dp                              ; nco          ;
;          |asj_nco_as_m_cen:ux0122|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                                                                   ; asj_nco_as_m_cen                        ; nco          ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                  ; altsyncram                              ; work         ;
;                |altsyncram_fu91:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_fu91:auto_generated                                                                                                                                                                                                                   ; altsyncram_fu91                         ; work         ;
;          |asj_nco_as_m_cen:ux0123|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                                                                   ; asj_nco_as_m_cen                        ; nco          ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                                                                  ; altsyncram                              ; work         ;
;                |altsyncram_au91:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_au91:auto_generated                                                                                                                                                                                                                   ; altsyncram_au91                         ; work         ;
;          |asj_nco_as_m_dp_cen:ux0220|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                                                                ; asj_nco_as_m_dp_cen                     ; nco          ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                                                                ; altsyncram                              ; work         ;
;                |altsyncram_h982:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_h982:auto_generated                                                                                                                                                                                                                 ; altsyncram_h982                         ; work         ;
;          |asj_nco_isdr:ux710isdr|                                                                                                       ; 6 (2)       ; 5 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (1)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_isdr:ux710isdr                                                                                                                                                                                                                                                                                    ; asj_nco_isdr                            ; nco          ;
;             |lpm_counter:lpm_counter_component|                                                                                         ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_isdr:ux710isdr|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                                  ; lpm_counter                             ; work         ;
;                |cntr_asi:auto_generated|                                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_isdr:ux710isdr|lpm_counter:lpm_counter_component|cntr_asi:auto_generated                                                                                                                                                                                                                          ; cntr_asi                                ; work         ;
;          |asj_nco_madx_cen:m1|                                                                                                          ; 24 (24)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 14 (14)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1                                                                                                                                                                                                                                                                                       ; asj_nco_madx_cen                        ; nco          ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0                                                                                                                                                                                                                                                                        ; lpm_mult                                ; work         ;
;                |mult_t5t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_t5t:auto_generated                                                                                                                                                                                                                                                ; mult_t5t                                ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1                                                                                                                                                                                                                                                                        ; lpm_mult                                ; work         ;
;                |mult_t5t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_t5t:auto_generated                                                                                                                                                                                                                                                ; mult_t5t                                ; work         ;
;          |asj_nco_mady_cen:m0|                                                                                                          ; 24 (24)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 13 (13)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0                                                                                                                                                                                                                                                                                       ; asj_nco_mady_cen                        ; nco          ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0                                                                                                                                                                                                                                                                        ; lpm_mult                                ; work         ;
;                |mult_t5t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_t5t:auto_generated                                                                                                                                                                                                                                                ; mult_t5t                                ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1                                                                                                                                                                                                                                                                        ; lpm_mult                                ; work         ;
;                |mult_t5t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_t5t:auto_generated                                                                                                                                                                                                                                                ; mult_t5t                                ; work         ;
;          |asj_nco_mob_w:blk0|                                                                                                           ; 30 (18)     ; 25 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 25 (13)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0                                                                                                                                                                                                                                                                                        ; asj_nco_mob_w                           ; nco          ;
;             |lpm_add_sub:lpm_add_sub_component|                                                                                         ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                      ; lpm_add_sub                             ; work         ;
;                |add_sub_fpk:auto_generated|                                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated                                                                                                                                                                                                                           ; add_sub_fpk                             ; work         ;
;          |asj_nco_mob_w:blk1|                                                                                                           ; 29 (17)     ; 25 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 25 (13)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1                                                                                                                                                                                                                                                                                        ; asj_nco_mob_w                           ; nco          ;
;             |lpm_add_sub:lpm_add_sub_component|                                                                                         ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                      ; lpm_add_sub                             ; work         ;
;                |add_sub_fpk:auto_generated|                                                                                             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |WOLF-LITE|nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_fpk:auto_generated                                                                                                                                                                                                                           ; add_sub_fpk                             ; work         ;
;    |rx_cic:RX_CIC_I|                                                                                                                    ; 2340 (0)    ; 2249 (0)                  ; 0 (0)         ; 2936        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 936 (0)           ; 1314 (0)         ; |WOLF-LITE|rx_cic:RX_CIC_I                                                                                                                                                                                                                                                                                                                            ; rx_cic                                  ; rx_cic       ;
;       |rx_cic_cic_ii_0:cic_ii_0|                                                                                                        ; 2340 (0)    ; 2249 (0)                  ; 0 (0)         ; 2936        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 936 (0)           ; 1314 (0)         ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                   ; rx_cic_cic_ii_0                         ; rx_cic       ;
;          |alt_cic_core:core|                                                                                                            ; 2340 (0)    ; 2249 (0)                  ; 0 (0)         ; 2936        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 936 (0)           ; 1314 (0)         ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                 ; alt_cic_core                            ; rx_cic       ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 2233 (9)    ; 2191 (5)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (4)       ; 936 (1)           ; 1255 (4)         ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                        ; alt_cic_dec_siso                        ; rx_cic       ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 633 (0)     ; 617 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 426 (0)           ; 191 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                                ; auk_dspip_channel_buffer                ; rx_cic       ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 633 (0)     ; 617 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 426 (0)           ; 191 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                      |scfifo_qm51:auto_generated|                                                                                       ; 633 (0)     ; 617 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 426 (0)           ; 191 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated                                                                                                                                                                  ; scfifo_qm51                             ; work         ;
;                         |a_dpfifo_5ku:dpfifo|                                                                                           ; 633 (20)    ; 617 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 426 (0)           ; 191 (7)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo                                                                                                                                              ; a_dpfifo_5ku                            ; work         ;
;                            |altsyncram_m7h1:FIFOram|                                                                                    ; 605 (0)     ; 605 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 426 (0)           ; 179 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram                                                                                                                      ; altsyncram_m7h1                         ; work         ;
;                               |altsyncram:ram_block1a0|                                                                                 ; 605 (0)     ; 605 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 426 (0)           ; 179 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0                                                                                              ; altsyncram                              ; work         ;
;                                  |altsyncram_nci3:auto_generated|                                                                       ; 605 (605)   ; 605 (605)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 426 (426)         ; 179 (3)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated                                                               ; altsyncram_nci3                         ; work         ;
;                                     |decode_msa:address_decoder|                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder                                    ; decode_msa                              ; work         ;
;                                     |mux_sob:output_mux|                                                                                ; 172 (172)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 172 (172)        ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|mux_sob:output_mux                                            ; mux_sob                                 ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_7a7:usedw_counter                                                                                                                       ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                          ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_r9b:wr_ptr                                                                                                                              ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 175 (89)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 86 (0)            ; 89 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 86 (86)           ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 174 (88)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 83 (0)            ; 91 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 83 (83)           ; 3 (3)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 175 (89)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 86 (0)            ; 87 (87)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 86 (86)           ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 173 (88)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 84 (0)            ; 89 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 84 (84)           ; 2 (2)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|                                                          ; 176 (90)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 85 (0)            ; 90 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 85 (85)           ; 1 (1)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|                                                          ; 175 (89)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 80 (0)            ; 93 (87)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 80 (80)           ; 6 (6)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 22 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 11 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                            ; auk_dspip_downsample                    ; rx_cic       ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 22 (22)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 11 (11)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                             ; counter_module                          ; rx_cic       ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 86 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 86 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 86 (86)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 85 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 85 (85)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 85 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 85 (85)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 85 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 85 (85)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[4].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 86 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 86 (86)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[5].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 86 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 86 (86)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                        ; counter_module                          ; rx_cic       ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 33 (7)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (5)       ; 0 (0)             ; 17 (2)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_controller   ; rx_cic       ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (15)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                        ; auk_dspip_avalon_streaming_small_fifo   ; rx_cic       ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 33 (0)      ; 17 (0)                    ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                      ; auk_dspip_avalon_streaming_sink         ; rx_cic       ;
;                |scfifo:sink_FIFO|                                                                                                       ; 33 (0)      ; 17 (0)                    ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 17 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                   |scfifo_ef71:auto_generated|                                                                                          ; 33 (2)      ; 17 (1)                    ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (1)       ; 0 (0)             ; 17 (1)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated                                                                                                                                                                                          ; scfifo_ef71                             ; work         ;
;                      |a_dpfifo_vkv:dpfifo|                                                                                              ; 31 (20)     ; 16 (8)                    ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 16 (8)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo                                                                                                                                                                      ; a_dpfifo_vkv                            ; work         ;
;                         |altsyncram_h7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|altsyncram_h7h1:FIFOram                                                                                                                                              ; altsyncram_h7h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                               ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                  ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                      ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 41 (1)      ; 25 (1)                    ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 25 (1)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_source       ; rx_cic       ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                            ; scfifo                                  ; work         ;
;                   |scfifo_ji71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated                                                                                                                                                                                 ; scfifo_ji71                             ; work         ;
;                      |a_dpfifo_gqv:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo                                                                                                                                                             ; a_dpfifo_gqv                            ; work         ;
;                         |altsyncram_vah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram                                                                                                                                     ; altsyncram_vah1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                      ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                         ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |WOLF-LITE|rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                             ; cntr_u9b                                ; work         ;
;    |rx_cic:RX_CIC_Q|                                                                                                                    ; 2347 (0)    ; 2249 (0)                  ; 0 (0)         ; 2936        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 938 (0)           ; 1314 (0)         ; |WOLF-LITE|rx_cic:RX_CIC_Q                                                                                                                                                                                                                                                                                                                            ; rx_cic                                  ; rx_cic       ;
;       |rx_cic_cic_ii_0:cic_ii_0|                                                                                                        ; 2347 (0)    ; 2249 (0)                  ; 0 (0)         ; 2936        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 938 (0)           ; 1314 (0)         ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                   ; rx_cic_cic_ii_0                         ; rx_cic       ;
;          |alt_cic_core:core|                                                                                                            ; 2347 (0)    ; 2249 (0)                  ; 0 (0)         ; 2936        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (0)       ; 938 (0)           ; 1314 (0)         ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                 ; alt_cic_core                            ; rx_cic       ;
;             |alt_cic_dec_siso:dec_one|                                                                                                  ; 2237 (9)    ; 2191 (5)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (4)       ; 938 (1)           ; 1256 (4)         ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one                                                                                                                                                                                                                                                        ; alt_cic_dec_siso                        ; rx_cic       ;
;                |auk_dspip_channel_buffer:fifo_regulator|                                                                                ; 637 (0)     ; 617 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 427 (0)           ; 190 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator                                                                                                                                                                                                                ; auk_dspip_channel_buffer                ; rx_cic       ;
;                   |scfifo:buffer_FIFO|                                                                                                  ; 637 (0)     ; 617 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 427 (0)           ; 190 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO                                                                                                                                                                                             ; scfifo                                  ; work         ;
;                      |scfifo_qm51:auto_generated|                                                                                       ; 637 (0)     ; 617 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 427 (0)           ; 190 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated                                                                                                                                                                  ; scfifo_qm51                             ; work         ;
;                         |a_dpfifo_5ku:dpfifo|                                                                                           ; 637 (20)    ; 617 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (13)      ; 427 (0)           ; 190 (7)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo                                                                                                                                              ; a_dpfifo_5ku                            ; work         ;
;                            |altsyncram_m7h1:FIFOram|                                                                                    ; 609 (0)     ; 605 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 427 (0)           ; 178 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram                                                                                                                      ; altsyncram_m7h1                         ; work         ;
;                               |altsyncram:ram_block1a0|                                                                                 ; 609 (0)     ; 605 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 427 (0)           ; 178 (0)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0                                                                                              ; altsyncram                              ; work         ;
;                                  |altsyncram_nci3:auto_generated|                                                                       ; 609 (605)   ; 605 (605)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 427 (427)         ; 178 (6)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated                                                               ; altsyncram_nci3                         ; work         ;
;                                     |decode_msa:address_decoder|                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder                                    ; decode_msa                              ; work         ;
;                                     |mux_sob:output_mux|                                                                                ; 172 (172)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 172 (172)        ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|mux_sob:output_mux                                            ; mux_sob                                 ; work         ;
;                            |cntr_7a7:usedw_counter|                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_7a7:usedw_counter                                                                                                                       ; cntr_7a7                                ; work         ;
;                            |cntr_q9b:rd_ptr_msb|                                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_q9b:rd_ptr_msb                                                                                                                          ; cntr_q9b                                ; work         ;
;                            |cntr_r9b:wr_ptr|                                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_r9b:wr_ptr                                                                                                                              ; cntr_r9b                                ; work         ;
;                |auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|                                                          ; 173 (88)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 83 (0)            ; 90 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 83 (83)           ; 3 (3)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|                                                          ; 175 (89)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 86 (0)            ; 89 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 86 (86)           ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|                                                          ; 175 (89)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 86 (0)            ; 89 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 86 (86)           ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|                                                          ; 176 (90)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 83 (0)            ; 92 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 83 (83)           ; 3 (3)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|                                                          ; 175 (89)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 86 (0)            ; 88 (88)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 86 (86)           ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|                                                          ; 173 (88)    ; 173 (87)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 82 (0)            ; 91 (89)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff                                                                                                                                                                                          ; auk_dspip_differentiator                ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 82 (82)           ; 4 (4)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_downsample:vrc_en_0.first_dsample|                                                                            ; 22 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 11 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample                                                                                                                                                                                                            ; auk_dspip_downsample                    ; rx_cic       ;
;                   |counter_module:counter_fs_inst|                                                                                      ; 22 (22)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 11 (11)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst                                                                                                                                                                             ; counter_module                          ; rx_cic       ;
;                |auk_dspip_integrator:integrator[0].integration|                                                                         ; 86 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 86 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 86 (86)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[0].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[1].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 85 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 85 (85)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[1].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[2].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 85 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 85 (85)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[2].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[3].integration|                                                                         ; 86 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 86 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 86 (86)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 86 (86)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[3].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[4].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 85 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 85 (85)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[4].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |auk_dspip_integrator:integrator[5].integration|                                                                         ; 87 (0)      ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 86 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration                                                                                                                                                                                                         ; auk_dspip_integrator                    ; rx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 87 (87)     ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 86 (86)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_integrator:integrator[5].integration|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                               ; auk_dspip_delay                         ; rx_cic       ;
;                |counter_module:latency_cnt_inst|                                                                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|counter_module:latency_cnt_inst                                                                                                                                                                                                                        ; counter_module                          ; rx_cic       ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 33 (7)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (6)       ; 0 (0)             ; 16 (1)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_controller   ; rx_cic       ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 26 (26)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (15)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                        ; auk_dspip_avalon_streaming_small_fifo   ; rx_cic       ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 36 (0)      ; 17 (0)                    ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 17 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                      ; auk_dspip_avalon_streaming_sink         ; rx_cic       ;
;                |scfifo:sink_FIFO|                                                                                                       ; 36 (0)      ; 17 (0)                    ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 17 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                   |scfifo_ef71:auto_generated|                                                                                          ; 36 (2)      ; 17 (1)                    ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (1)       ; 0 (0)             ; 17 (1)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated                                                                                                                                                                                          ; scfifo_ef71                             ; work         ;
;                      |a_dpfifo_vkv:dpfifo|                                                                                              ; 34 (23)     ; 16 (8)                    ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 16 (8)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo                                                                                                                                                                      ; a_dpfifo_vkv                            ; work         ;
;                         |altsyncram_h7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 184         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|altsyncram_h7h1:FIFOram                                                                                                                                              ; altsyncram_h7h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                               ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                  ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                      ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 41 (1)      ; 25 (1)                    ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 25 (1)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_source       ; rx_cic       ;
;                |scfifo:source_FIFO|                                                                                                     ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                            ; scfifo                                  ; work         ;
;                   |scfifo_ji71:auto_generated|                                                                                          ; 40 (0)      ; 24 (0)                    ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 24 (0)           ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated                                                                                                                                                                                 ; scfifo_ji71                             ; work         ;
;                      |a_dpfifo_gqv:dpfifo|                                                                                              ; 40 (23)     ; 24 (10)                   ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (13)      ; 0 (0)             ; 24 (10)          ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo                                                                                                                                                             ; a_dpfifo_gqv                            ; work         ;
;                         |altsyncram_vah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2752        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram                                                                                                                                     ; altsyncram_vah1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                      ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                         ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |WOLF-LITE|rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                             ; cntr_u9b                                ; work         ;
;    |rx_ciccomp:RX_CICCOMP_I|                                                                                                            ; 244 (0)     ; 183 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 60 (0)       ; 34 (0)            ; 150 (0)          ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I                                                                                                                                                                                                                                                                                                                    ; rx_ciccomp                              ; rx_ciccomp   ;
;       |rx_ciccomp_0002:rx_ciccomp_inst|                                                                                                 ; 244 (0)     ; 183 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 60 (0)       ; 34 (0)            ; 150 (0)          ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst                                                                                                                                                                                                                                                                                    ; rx_ciccomp_0002                         ; rx_ciccomp   ;
;          |rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|                                                                                 ; 244 (0)     ; 183 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 60 (0)       ; 34 (0)            ; 150 (0)          ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst                                                                                                                                                                                                                                       ; rx_ciccomp_0002_ast                     ; rx_ciccomp   ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 25 (25)          ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                                        ; auk_dspip_avalon_streaming_source_hpfir ; rx_ciccomp   ;
;             |rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|                                                                 ; 214 (160)   ; 153 (96)                  ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 60 (60)      ; 29 (1)            ; 125 (106)        ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                                             ; rx_ciccomp_0002_rtl_core                ; rx_ciccomp   ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                                      ; altsyncram                              ; work         ;
;                   |altsyncram_0mn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated                                                                                                       ; altsyncram_0mn3                         ; work         ;
;                |dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13                                                                                                                                ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_14|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14                                                                                                                                        ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_15|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15                                                                                                                                        ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 26 (26)          ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                                      ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:u0_m0_wo0_compute|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute                                                                                                                                               ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:u0_m0_wo0_memread|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread                                                                                                                                               ; dspba_delay                             ; rx_ciccomp   ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                                                  ; lpm_mult                                ; work         ;
;                   |mult_ncu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated                                                                                                          ; mult_ncu                                ; work         ;
;    |rx_ciccomp:RX_CICOMP_Q|                                                                                                             ; 273 (0)     ; 195 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 75 (0)       ; 32 (0)            ; 166 (0)          ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q                                                                                                                                                                                                                                                                                                                     ; rx_ciccomp                              ; rx_ciccomp   ;
;       |rx_ciccomp_0002:rx_ciccomp_inst|                                                                                                 ; 273 (0)     ; 195 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 75 (0)       ; 32 (0)            ; 166 (0)          ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst                                                                                                                                                                                                                                                                                     ; rx_ciccomp_0002                         ; rx_ciccomp   ;
;          |rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|                                                                                 ; 273 (0)     ; 195 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 75 (0)       ; 32 (0)            ; 166 (0)          ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst                                                                                                                                                                                                                                        ; rx_ciccomp_0002_ast                     ; rx_ciccomp   ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 28 (28)          ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                                         ; auk_dspip_avalon_streaming_source_hpfir ; rx_ciccomp   ;
;             |rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|                                                                 ; 242 (188)   ; 164 (107)                 ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 75 (75)      ; 29 (1)            ; 138 (118)        ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                                              ; rx_ciccomp_0002_rtl_core                ; rx_ciccomp   ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                                       ; altsyncram                              ; work         ;
;                   |altsyncram_0mn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated                                                                                                        ; altsyncram_0mn3                         ; work         ;
;                |dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13                                                                                                                                 ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_14|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14                                                                                                                                         ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_15|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15                                                                                                                                         ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 29 (29)          ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                                       ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:u0_m0_wo0_compute|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute                                                                                                                                                ; dspba_delay                             ; rx_ciccomp   ;
;                |dspba_delay:u0_m0_wo0_memread|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread                                                                                                                                                ; dspba_delay                             ; rx_ciccomp   ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                                                   ; lpm_mult                                ; work         ;
;                   |mult_ncu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated                                                                                                           ; mult_ncu                                ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 135 (1)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (1)       ; 16 (0)            ; 63 (0)           ; |WOLF-LITE|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                 ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 134 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 16 (0)            ; 63 (0)           ; |WOLF-LITE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input             ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 134 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 16 (0)            ; 63 (0)           ; |WOLF-LITE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                             ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 134 (6)     ; 79 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (1)       ; 16 (0)            ; 63 (0)           ; |WOLF-LITE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                 ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_ident:ident|                                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_ident:ident                                                                                ; alt_sld_fab_alt_sld_fab_ident           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 121 (0)     ; 74 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 16 (0)            ; 59 (0)           ; |WOLF-LITE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric       ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 121 (79)    ; 74 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (32)      ; 16 (15)           ; 59 (33)          ; |WOLF-LITE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                            ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |WOLF-LITE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                              ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |WOLF-LITE|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                          ; altera_sld   ;
;    |spi_interface:FLASH|                                                                                                                ; 72 (72)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 31 (31)          ; |WOLF-LITE|spi_interface:FLASH                                                                                                                                                                                                                                                                                                                        ; spi_interface                           ; work         ;
;    |stm32_interface:STM32_INTERFACE|                                                                                                    ; 448 (448)   ; 238 (238)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (205)    ; 87 (87)           ; 156 (156)        ; |WOLF-LITE|stm32_interface:STM32_INTERFACE                                                                                                                                                                                                                                                                                                            ; stm32_interface                         ; work         ;
;    |tx_cic:TX_CIC_I|                                                                                                                    ; 812 (0)     ; 757 (0)                   ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 96 (0)            ; 662 (0)          ; |WOLF-LITE|tx_cic:TX_CIC_I                                                                                                                                                                                                                                                                                                                            ; tx_cic                                  ; tx_cic       ;
;       |tx_cic_cic_ii_0:cic_ii_0|                                                                                                        ; 812 (0)     ; 757 (0)                   ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 96 (0)            ; 662 (0)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                   ; tx_cic_cic_ii_0                         ; tx_cic       ;
;          |alt_cic_core:core|                                                                                                            ; 812 (0)     ; 757 (0)                   ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 96 (0)            ; 662 (0)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                 ; alt_cic_core                            ; tx_cic       ;
;             |alt_cic_int_siso:int_one|                                                                                                  ; 715 (4)     ; 697 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (3)       ; 95 (0)            ; 602 (1)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one                                                                                                                                                                                                                                                        ; alt_cic_int_siso                        ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|                                                                     ; 34 (18)     ; 34 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 20 (19)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|                                                                     ; 37 (20)     ; 36 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 20 (20)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|                                                                     ; 39 (22)     ; 38 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (1)            ; 21 (21)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 1 (1)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|                                                                     ; 41 (23)     ; 40 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (1)            ; 22 (22)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 1 (1)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|                                                                     ; 43 (23)     ; 42 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 23 (23)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|                                                                     ; 45 (26)     ; 44 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (1)             ; 38 (25)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 15 (15)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[0].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[0].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[0].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[1].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[1].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[1].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[2].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[2].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[2].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[3].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[3].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[3].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[4].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[4].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[4].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[5].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[5].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[5].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_upsample:first_upsample|                                                                                      ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 15 (15)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_upsample:first_upsample                                                                                                                                                                                                                      ; auk_dspip_upsample                      ; tx_cic       ;
;                |counter_module:counter_fs_inst|                                                                                         ; 20 (20)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 12 (12)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|counter_module:counter_fs_inst                                                                                                                                                                                                                         ; counter_module                          ; tx_cic       ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 35 (6)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (5)       ; 1 (1)             ; 16 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_controller   ; tx_cic       ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 29 (29)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 16 (16)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                        ; auk_dspip_avalon_streaming_small_fifo   ; tx_cic       ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 26 (1)      ; 18 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 18 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                      ; auk_dspip_avalon_streaming_sink         ; tx_cic       ;
;                |scfifo:sink_FIFO|                                                                                                       ; 26 (0)      ; 17 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 18 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                   |scfifo_gf71:auto_generated|                                                                                          ; 26 (2)      ; 17 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 0 (0)             ; 18 (1)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated                                                                                                                                                                                          ; scfifo_gf71                             ; work         ;
;                      |a_dpfifo_1lv:dpfifo|                                                                                              ; 24 (16)     ; 16 (8)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 17 (9)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo                                                                                                                                                                      ; a_dpfifo_1lv                            ; work         ;
;                         |altsyncram_l7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram                                                                                                                                              ; altsyncram_l7h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                               ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                  ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                      ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 36 (1)      ; 26 (1)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 26 (1)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_source       ; tx_cic       ;
;                |scfifo:source_FIFO|                                                                                                     ; 35 (0)      ; 25 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 25 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                            ; scfifo                                  ; work         ;
;                   |scfifo_ci71:auto_generated|                                                                                          ; 35 (3)      ; 25 (1)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (2)       ; 0 (0)             ; 25 (1)           ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated                                                                                                                                                                                 ; scfifo_ci71                             ; work         ;
;                      |a_dpfifo_9qv:dpfifo|                                                                                              ; 32 (18)     ; 24 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (10)          ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo                                                                                                                                                             ; a_dpfifo_9qv                            ; work         ;
;                         |altsyncram_hah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram                                                                                                                                     ; altsyncram_hah1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                      ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                         ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |WOLF-LITE|tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                             ; cntr_u9b                                ; work         ;
;    |tx_cic:TX_CIC_Q|                                                                                                                    ; 814 (0)     ; 757 (0)                   ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 93 (0)            ; 668 (0)          ; |WOLF-LITE|tx_cic:TX_CIC_Q                                                                                                                                                                                                                                                                                                                            ; tx_cic                                  ; tx_cic       ;
;       |tx_cic_cic_ii_0:cic_ii_0|                                                                                                        ; 814 (0)     ; 757 (0)                   ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 93 (0)            ; 668 (0)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0                                                                                                                                                                                                                                                                                                   ; tx_cic_cic_ii_0                         ; tx_cic       ;
;          |alt_cic_core:core|                                                                                                            ; 814 (0)     ; 757 (0)                   ; 0 (0)         ; 640         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 93 (0)            ; 668 (0)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core                                                                                                                                                                                                                                                                                 ; alt_cic_core                            ; tx_cic       ;
;             |alt_cic_int_siso:int_one|                                                                                                  ; 718 (4)     ; 697 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (3)       ; 92 (0)            ; 609 (1)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one                                                                                                                                                                                                                                                        ; alt_cic_int_siso                        ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|                                                                     ; 35 (20)     ; 34 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (1)            ; 18 (18)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|                                                                     ; 38 (21)     ; 36 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (1)            ; 20 (20)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 0 (0)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|                                                                     ; 39 (21)     ; 38 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 25 (21)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|                                                                     ; 41 (23)     ; 40 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (1)            ; 25 (22)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 4 (4)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|                                                                     ; 43 (24)     ; 42 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (1)            ; 25 (23)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 3 (3)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|                                                                     ; 45 (29)     ; 44 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 35 (29)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff                                                                                                                                                                                                     ; auk_dspip_differentiator                ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:u0|                                                                                          ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 11 (11)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|auk_dspip_delay:\glogic:u0                                                                                                                                                                          ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[0].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[0].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[0].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[1].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[1].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[1].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[2].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[2].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[2].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[3].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[3].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[3].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[4].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[4].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[4].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_integrator:integrator_loop[5].auK_integrator|                                                                 ; 75 (0)      ; 75 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[5].auK_integrator                                                                                                                                                                                                 ; auk_dspip_integrator                    ; tx_cic       ;
;                   |auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1|                                                           ; 75 (75)     ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 75 (75)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_integrator:integrator_loop[5].auK_integrator|auk_dspip_delay:\glogic:integrator_pipeline_0_generate:u1                                                                                                                                       ; auk_dspip_delay                         ; tx_cic       ;
;                |auk_dspip_upsample:first_upsample|                                                                                      ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 17 (17)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_upsample:first_upsample                                                                                                                                                                                                                      ; auk_dspip_upsample                      ; tx_cic       ;
;                |counter_module:counter_fs_inst|                                                                                         ; 20 (20)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 12 (12)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|counter_module:counter_fs_inst                                                                                                                                                                                                                         ; counter_module                          ; tx_cic       ;
;             |auk_dspip_avalon_streaming_controller:avalon_controller|                                                                   ; 35 (6)      ; 16 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (5)       ; 1 (1)             ; 15 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller                                                                                                                                                                                                                         ; auk_dspip_avalon_streaming_controller   ; tx_cic       ;
;                |auk_dspip_avalon_streaming_small_fifo:ready_FIFO|                                                                       ; 29 (29)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 15 (15)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO                                                                                                                                                                        ; auk_dspip_avalon_streaming_small_fifo   ; tx_cic       ;
;             |auk_dspip_avalon_streaming_sink:input_sink|                                                                                ; 26 (0)      ; 18 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 19 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink                                                                                                                                                                                                                                      ; auk_dspip_avalon_streaming_sink         ; tx_cic       ;
;                |scfifo:sink_FIFO|                                                                                                       ; 26 (0)      ; 17 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 19 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO                                                                                                                                                                                                                     ; scfifo                                  ; work         ;
;                   |scfifo_gf71:auto_generated|                                                                                          ; 26 (2)      ; 17 (1)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 0 (0)             ; 19 (1)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated                                                                                                                                                                                          ; scfifo_gf71                             ; work         ;
;                      |a_dpfifo_1lv:dpfifo|                                                                                              ; 24 (16)     ; 16 (8)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (10)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo                                                                                                                                                                      ; a_dpfifo_1lv                            ; work         ;
;                         |altsyncram_l7h1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram                                                                                                                                              ; altsyncram_l7h1                         ; work         ;
;                         |cntr_8a7:usedw_counter|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_8a7:usedw_counter                                                                                                                                               ; cntr_8a7                                ; work         ;
;                         |cntr_r9b:rd_ptr_msb|                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_r9b:rd_ptr_msb                                                                                                                                                  ; cntr_r9b                                ; work         ;
;                         |cntr_s9b:wr_ptr|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|cntr_s9b:wr_ptr                                                                                                                                                      ; cntr_s9b                                ; work         ;
;             |auk_dspip_avalon_streaming_source:output_source_0|                                                                         ; 36 (2)      ; 26 (1)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 0 (0)             ; 26 (1)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0                                                                                                                                                                                                                               ; auk_dspip_avalon_streaming_source       ; tx_cic       ;
;                |scfifo:source_FIFO|                                                                                                     ; 34 (0)      ; 25 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 25 (0)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO                                                                                                                                                                                                            ; scfifo                                  ; work         ;
;                   |scfifo_ci71:auto_generated|                                                                                          ; 34 (3)      ; 25 (1)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 25 (1)           ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated                                                                                                                                                                                 ; scfifo_ci71                             ; work         ;
;                      |a_dpfifo_9qv:dpfifo|                                                                                              ; 31 (17)     ; 24 (10)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 24 (10)          ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo                                                                                                                                                             ; a_dpfifo_9qv                            ; work         ;
;                         |altsyncram_hah1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram                                                                                                                                     ; altsyncram_hah1                         ; work         ;
;                         |cntr_aa7:usedw_counter|                                                                                        ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_aa7:usedw_counter                                                                                                                                      ; cntr_aa7                                ; work         ;
;                         |cntr_t9b:rd_ptr_msb|                                                                                           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_t9b:rd_ptr_msb                                                                                                                                         ; cntr_t9b                                ; work         ;
;                         |cntr_u9b:wr_ptr|                                                                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |WOLF-LITE|tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr                                                                                                                                             ; cntr_u9b                                ; work         ;
;    |tx_ciccomp:TX_CICCOMP_I|                                                                                                            ; 303 (0)     ; 222 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 79 (0)       ; 76 (0)            ; 148 (0)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I                                                                                                                                                                                                                                                                                                                    ; tx_ciccomp                              ; tx_ciccomp   ;
;       |tx_ciccomp_0002:tx_ciccomp_inst|                                                                                                 ; 303 (0)     ; 222 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 79 (0)       ; 76 (0)            ; 148 (0)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst                                                                                                                                                                                                                                                                                    ; tx_ciccomp_0002                         ; tx_ciccomp   ;
;          |tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|                                                                                 ; 303 (0)     ; 222 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 79 (0)       ; 76 (0)            ; 148 (0)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst                                                                                                                                                                                                                                       ; tx_ciccomp_0002_ast                     ; tx_ciccomp   ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 27 (27)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                                        ; auk_dspip_avalon_streaming_source_hpfir ; tx_ciccomp   ;
;             |tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|                                                                 ; 272 (190)   ; 191 (108)                 ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 79 (79)      ; 72 (1)            ; 121 (117)        ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                                             ; tx_ciccomp_0002_rtl_core                ; tx_ciccomp   ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                                      ; altsyncram                              ; work         ;
;                   |altsyncram_0mn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated                                                                                                       ; altsyncram_0mn3                         ; work         ;
;                |dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13                                                                                                                                ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_accum_p1_of_2_q_17|                                                                             ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 4 (4)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_accum_p1_of_2_q_17                                                                                                                                  ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_aseq_q_16|                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_aseq_q_16                                                                                                                                           ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_14|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14                                                                                                                                        ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_15|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15                                                                                                                                        ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_compute_q_16|                                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16                                                                                                                                        ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_mtree_mult1_0_q_16|                                                                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_mtree_mult1_0_q_16                                                                                                                                  ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (42)           ; 6 (6)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                                      ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:u0_m0_wo0_compute|                                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute                                                                                                                                               ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:u0_m0_wo0_memread|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread                                                                                                                                               ; dspba_delay                             ; tx_ciccomp   ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                                                  ; lpm_mult                                ; work         ;
;                   |mult_ncu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated                                                                                                          ; mult_ncu                                ; work         ;
;    |tx_ciccomp:TX_CICCOMP_Q|                                                                                                            ; 218 (0)     ; 178 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 40 (0)       ; 64 (0)            ; 114 (0)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q                                                                                                                                                                                                                                                                                                                    ; tx_ciccomp                              ; tx_ciccomp   ;
;       |tx_ciccomp_0002:tx_ciccomp_inst|                                                                                                 ; 218 (0)     ; 178 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 40 (0)       ; 64 (0)            ; 114 (0)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst                                                                                                                                                                                                                                                                                    ; tx_ciccomp_0002                         ; tx_ciccomp   ;
;          |tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|                                                                                 ; 218 (0)     ; 178 (0)                   ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 40 (0)       ; 64 (0)            ; 114 (0)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst                                                                                                                                                                                                                                       ; tx_ciccomp_0002_ast                     ; tx_ciccomp   ;
;             |auk_dspip_avalon_streaming_source_hpfir:source|                                                                            ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 27 (27)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source                                                                                                                                                                                        ; auk_dspip_avalon_streaming_source_hpfir ; tx_ciccomp   ;
;             |tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|                                                                 ; 188 (116)   ; 148 (76)                  ; 0 (0)         ; 1024        ; 1    ; 2            ; 0       ; 1         ; 0    ; 0            ; 40 (40)      ; 61 (0)            ; 87 (82)          ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core                                                                                                                                                                             ; tx_ciccomp_0002_rtl_core                ; tx_ciccomp   ;
;                |altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem                                                                                                                                      ; altsyncram                              ; work         ;
;                   |altsyncram_0mn3:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated                                                                                                       ; altsyncram_0mn3                         ; work         ;
;                |dspba_delay:d_u0_m0_wo0_accum_p1_of_2_q_17|                                                                             ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 3 (3)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_accum_p1_of_2_q_17                                                                                                                                  ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_u0_m0_wo0_mtree_mult1_0_q_16|                                                                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 1 (1)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_mtree_mult1_0_q_16                                                                                                                                  ; dspba_delay                             ; tx_ciccomp   ;
;                |dspba_delay:d_xIn_0_13|                                                                                                 ; 48 (48)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 41 (41)           ; 7 (7)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13                                                                                                                                                      ; dspba_delay                             ; tx_ciccomp   ;
;                |lpm_mult:u0_m0_wo0_mtree_mult1_0_component|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component                                                                                                                                  ; lpm_mult                                ; work         ;
;                   |mult_ncu:auto_generated|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated                                                                                                          ; mult_ncu                                ; work         ;
;    |tx_mixer:TX_MIXER_I|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_mixer:TX_MIXER_I                                                                                                                                                                                                                                                                                                                        ; tx_mixer                                ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                            ; lpm_mult                                ; work         ;
;          |mult_abt:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated                                                                                                                                                                                                                                                                    ; mult_abt                                ; work         ;
;    |tx_mixer:TX_MIXER_Q|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_mixer:TX_MIXER_Q                                                                                                                                                                                                                                                                                                                        ; tx_mixer                                ; work         ;
;       |lpm_mult:lpm_mult_component|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component                                                                                                                                                                                                                                                                                            ; lpm_mult                                ; work         ;
;          |mult_abt:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated                                                                                                                                                                                                                                                                    ; mult_abt                                ; work         ;
;    |tx_nco:TX_NCO|                                                                                                                      ; 178 (0)     ; 136 (0)                   ; 0 (0)         ; 98304       ; 12   ; 8            ; 0       ; 4         ; 0    ; 0            ; 41 (0)       ; 29 (0)            ; 108 (0)          ; |WOLF-LITE|tx_nco:TX_NCO                                                                                                                                                                                                                                                                                                                              ; tx_nco                                  ; tx_nco       ;
;       |tx_nco_nco_ii_0:nco_ii_0|                                                                                                        ; 178 (0)     ; 136 (0)                   ; 0 (0)         ; 98304       ; 12   ; 8            ; 0       ; 4         ; 0    ; 0            ; 41 (0)       ; 29 (0)            ; 108 (0)          ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0                                                                                                                                                                                                                                                                                                     ; tx_nco_nco_ii_0                         ; tx_nco       ;
;          |asj_altqmcpipe:ux000|                                                                                                         ; 44 (21)     ; 44 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (6)             ; 37 (15)          ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000                                                                                                                                                                                                                                                                                ; asj_altqmcpipe                          ; tx_nco       ;
;             |lpm_add_sub:acc|                                                                                                           ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 22 (0)           ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc                                                                                                                                                                                                                                                                ; lpm_add_sub                             ; work         ;
;                |add_sub_u4i:auto_generated|                                                                                             ; 23 (23)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 22 (22)          ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_u4i:auto_generated                                                                                                                                                                                                                                     ; add_sub_u4i                             ; work         ;
;          |asj_gam_dp:ux008|                                                                                                             ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 2 (2)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_gam_dp:ux008                                                                                                                                                                                                                                                                                    ; asj_gam_dp                              ; tx_nco       ;
;          |asj_nco_as_m_cen:ux0122|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122                                                                                                                                                                                                                                                                             ; asj_nco_as_m_cen                        ; tx_nco       ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0                                                                                                                                                                                                                                            ; altsyncram                              ; work         ;
;                |altsyncram_u8a1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_u8a1:auto_generated                                                                                                                                                                                                             ; altsyncram_u8a1                         ; work         ;
;          |asj_nco_as_m_cen:ux0123|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123                                                                                                                                                                                                                                                                             ; asj_nco_as_m_cen                        ; tx_nco       ;
;             |altsyncram:altsyncram_component0|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0                                                                                                                                                                                                                                            ; altsyncram                              ; work         ;
;                |altsyncram_p8a1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_p8a1:auto_generated                                                                                                                                                                                                             ; altsyncram_p8a1                         ; work         ;
;          |asj_nco_as_m_dp_cen:ux0220|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220                                                                                                                                                                                                                                                                          ; asj_nco_as_m_dp_cen                     ; tx_nco       ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component                                                                                                                                                                                                                                          ; altsyncram                              ; work         ;
;                |altsyncram_4k82:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated                                                                                                                                                                                                           ; altsyncram_4k82                         ; work         ;
;          |asj_nco_madx_cen:m1|                                                                                                          ; 32 (32)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 17 (17)          ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1                                                                                                                                                                                                                                                                                 ; asj_nco_madx_cen                        ; tx_nco       ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0                                                                                                                                                                                                                                                                  ; lpm_mult                                ; work         ;
;                |mult_36t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_36t:auto_generated                                                                                                                                                                                                                                          ; mult_36t                                ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1                                                                                                                                                                                                                                                                  ; lpm_mult                                ; work         ;
;                |mult_36t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_36t:auto_generated                                                                                                                                                                                                                                          ; mult_36t                                ; work         ;
;          |asj_nco_mady_cen:m0|                                                                                                          ; 32 (32)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 17 (17)          ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0                                                                                                                                                                                                                                                                                 ; asj_nco_mady_cen                        ; tx_nco       ;
;             |lpm_mult:Mult0|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0                                                                                                                                                                                                                                                                  ; lpm_mult                                ; work         ;
;                |mult_36t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_36t:auto_generated                                                                                                                                                                                                                                          ; mult_36t                                ; work         ;
;             |lpm_mult:Mult1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1                                                                                                                                                                                                                                                                  ; lpm_mult                                ; work         ;
;                |mult_36t:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_36t:auto_generated                                                                                                                                                                                                                                          ; mult_36t                                ; work         ;
;          |asj_nco_mob_w:blk0|                                                                                                           ; 23 (7)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (1)           ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0                                                                                                                                                                                                                                                                                  ; asj_nco_mob_w                           ; tx_nco       ;
;             |lpm_add_sub:lpm_add_sub_component|                                                                                         ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                ; lpm_add_sub                             ; work         ;
;                |add_sub_jpk:auto_generated|                                                                                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated                                                                                                                                                                                                                     ; add_sub_jpk                             ; work         ;
;          |asj_nco_mob_w:blk1|                                                                                                           ; 23 (7)      ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 18 (3)           ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1                                                                                                                                                                                                                                                                                  ; asj_nco_mob_w                           ; tx_nco       ;
;             |lpm_add_sub:lpm_add_sub_component|                                                                                         ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component                                                                                                                                                                                                                                                ; lpm_add_sub                             ; work         ;
;                |add_sub_jpk:auto_generated|                                                                                             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |WOLF-LITE|tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk1|lpm_add_sub:lpm_add_sub_component|add_sub_jpk:auto_generated                                                                                                                                                                                                                     ; add_sub_jpk                             ; work         ;
;    |tx_pll:TX_PLL|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_pll:TX_PLL                                                                                                                                                                                                                                                                                                                              ; tx_pll                                  ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_pll:TX_PLL|altpll:altpll_component                                                                                                                                                                                                                                                                                                      ; altpll                                  ; work         ;
;          |tx_pll_altpll:auto_generated|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |WOLF-LITE|tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated                                                                                                                                                                                                                                                                         ; tx_pll_altpll                           ; work         ;
;    |tx_summator:TX_SUMMATOR|                                                                                                            ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 33 (0)           ; |WOLF-LITE|tx_summator:TX_SUMMATOR                                                                                                                                                                                                                                                                                                                    ; tx_summator                             ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component|                                                                                               ; 34 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 33 (0)           ; |WOLF-LITE|tx_summator:TX_SUMMATOR|lpm_add_sub:LPM_ADD_SUB_component                                                                                                                                                                                                                                                                                  ; lpm_add_sub                             ; work         ;
;          |add_sub_1vk:auto_generated|                                                                                                   ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |WOLF-LITE|tx_summator:TX_SUMMATOR|lpm_add_sub:LPM_ADD_SUB_component|add_sub_1vk:auto_generated                                                                                                                                                                                                                                                       ; add_sub_1vk                             ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; PREAMP            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_I2S_CLOCK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AUDIO_48K_CLOCK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLASH_C           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLASH_S           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLASH_MOSI        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_PD            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_CLK           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATT_05            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATT_1             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATT_2             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATT_4             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATT_8             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ATT_16            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BPF_A             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BPF_B             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BPF_OE1           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BPF_OE2           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LPF_1             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LPF_2             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LPF_3             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TXRX_OUT          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_OUTPUT[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STM32_DATA_BUS[7] ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; STM32_DATA_BUS[6] ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; STM32_DATA_BUS[5] ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; STM32_DATA_BUS[4] ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; STM32_DATA_BUS[3] ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; STM32_DATA_BUS[2] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; STM32_DATA_BUS[1] ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; STM32_DATA_BUS[0] ; Bidir    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; STM32_CLK         ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; STM32_SYNC        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_INPUT[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_sys           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[1]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_INPUT[2]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_OTR           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FLASH_MISO        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[7]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_INPUT[6]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_INPUT[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[4]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_INPUT[11]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[10]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_INPUT[9]      ; Input    ; (6) 1314 ps   ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_INPUT[8]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; STM32_DATA_BUS[7]                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|ATT_16                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[7]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[7]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~0                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~7                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[7]~0                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[15]~0                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[7]~3                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[15]~19                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[7]~4                                                                                                                                                          ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[15]~11                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[7]~4                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[15]~11                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[7]~feeder                                                                                                                                                            ; 0                 ; 6       ;
; STM32_DATA_BUS[6]                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[6]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~0                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~17                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[14]~6                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[6]~7                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[6]~4                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[6]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[6]                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[14]~18                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[6]~feeder                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[6]~feeder                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[14]~feeder                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[14]~feeder                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ATT_8~feeder                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[6]~feeder                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|LPF_3~feeder                                                                                                                                                              ; 0                 ; 6       ;
; STM32_DATA_BUS[5]                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[5]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~1                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~22                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[5]~8                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[5]~5                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[13]~9                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[13]~17                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[5]~1                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[5]~1                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[5]~5                                                                                                                                                          ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[13]~10                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[5]~5                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[13]~10                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|LPF_2~feeder                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ATT_4~feeder                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[5]~feeder                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[21]~feeder                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[21]~feeder                                                                                                                                                       ; 0                 ; 6       ;
; STM32_DATA_BUS[4]                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[4]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[4]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~1                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~28                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[12]~10                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[4]~6                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[4]~11                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[4]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[4]                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[20]                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[4]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[4]                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[12]~16                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[12]~9                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[12]~9                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|LPF_1~feeder                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ATT_2~feeder                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[20]~feeder                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[4]~feeder                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[4]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; STM32_DATA_BUS[3]                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|ATT_1                                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|BPF_OE2                                                                                                                                                                   ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[3]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~1                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~33                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[3]~12                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[3]~7                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[11]~13                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[3]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[3]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[11]~15                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[3]~6                                                                                                                                                          ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[3]~6                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[3]~feeder                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[3]~feeder                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[19]~feeder                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[19]~feeder                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[11]~feeder                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[11]~feeder                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[3]~feeder                                                                                                                                                     ; 0                 ; 6       ;
; STM32_DATA_BUS[2]                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|ATT_05                                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~0                                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~15                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~18                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~19                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~25                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal4~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~33                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~40                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~45                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_enable~0                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OE~2                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~44                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[10]~14                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[2]~8                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[2]~15                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|sync_reset_n~0                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[18]                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[2]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|tx_iq_valid~0                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[10]~14                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[2]~feeder                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[2]~feeder                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[2]~feeder                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|BPF_OE1~feeder                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[10]~feeder                                                                                                                                                    ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[2]~feeder                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[10]~feeder                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[18]~feeder                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[2]~feeder                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[2]~feeder                                                                                                                                                     ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[2]~feeder                                                                                                                                                  ; 0                 ; 6       ;
; STM32_DATA_BUS[1]                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|preamp_enable                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|BPF_B                                                                                                                                                                     ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[1]                                                                                                                                                               ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~2                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~1                                                                                                                                                                       ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~15                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal2~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~19                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal4~0                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~40                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~45                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OE~2                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~57                                                                                                                                                           ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[1]                                                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[9]~16                                                                                                                                                              ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[1]~9                                                                                                                                                               ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[1]~17                                                                                                                                                              ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|sync_reset_n~1                                                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[1]                                                                                                                                                               ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[1]                                                                                                                                                         ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[9]~13                                                                                                                                                              ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[9]~3                                                                                                                                                          ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[1]~7                                                                                                                                                          ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[17]~13                                                                                                                                                        ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[9]~3                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[1]~7                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[17]~13                                                                                                                                                           ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[1]~feeder                                                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[1]~feeder                                                                                                                                                  ; 1                 ; 6       ;
; STM32_DATA_BUS[0]                                                                                                                                                                                                ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[0]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[0]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal0~2                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~1                                                                                                                                                                       ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~15                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal2~0                                                                                                                                                                  ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~19                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Equal4~0                                                                                                                                                                  ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~33                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~40                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~45                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OE~2                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~66                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[0]                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[8]~18                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[0]~10                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[0]~19                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|sync_reset_n~1                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[8]                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[0]                                                                                                                                                         ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[8]~11                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|tx~0                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|rx~0                                                                                                                                                                      ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[0]~8                                                                                                                                                          ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[16]~12                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[0]~8                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[16]~12                                                                                                                                                           ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[0]~feeder                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|BPF_A~feeder                                                                                                                                                              ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[0]~feeder                                                                                                                                                        ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[8]~feeder                                                                                                                                                        ; 0                 ; 6       ;
; STM32_CLK                                                                                                                                                                                                        ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|LPF_3                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|LPF_2                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|LPF_1                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|BPF_OE2                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|BPF_OE1                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|BPF_B                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|BPF_A                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|ATT_16                                                                                                                                                                    ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|ATT_8                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|ATT_4                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|ATT_2                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|ATT_1                                                                                                                                                                     ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|ATT_05                                                                                                                                                                    ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|preamp_enable                                                                                                                                                             ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|tx                                                                                                                                                                        ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_continue_read                                                                                                                                                       ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MINMAX_RESET                                                                                                                                                          ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[7]                                                                                                                                                           ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OE                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[6]                                                                                                                                                           ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[5]                                                                                                                                                           ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[4]                                                                                                                                                           ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[6]                                                                                                                                                                      ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[4]                                                                                                                                                                      ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[8]                                                                                                                                                                      ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[9]                                                                                                                                                                      ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[5]                                                                                                                                                                      ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[7]                                                                                                                                                                      ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[2]                                                                                                                                                                      ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[3]                                                                                                                                                                      ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[0]                                                                                                                                                                      ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|k[1]                                                                                                                                                                      ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_enable                                                                                                                                                              ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[2]                                                                                                                                                         ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[1]                                                                                                                                                         ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[0]                                                                                                                                                         ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[3]                                                                                                                                                         ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[5]                                                                                                                                                         ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[6]                                                                                                                                                         ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[4]                                                                                                                                                         ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[7]                                                                                                                                                         ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[1]                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[0]                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[2]                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[3]                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[4]                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[6]                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[7]                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DAC_GAIN[5]                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[3]                                                                                                                                                           ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[2]                                                                                                                                                           ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[1]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[0]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[7]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[15]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[7]                                                                                                                                                                 ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[14]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[6]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[6]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[5]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[5]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[13]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[12]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[4]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[4]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[3]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[3]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[11]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[10]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[2]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[2]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[9]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[1]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[1]                                                                                                                                                                 ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[0]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|I_HOLD[0]                                                                                                                                                                 ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[1]                                                                                                                                                            ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[0]                                                                                                                                                            ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[2]                                                                                                                                                            ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[3]                                                                                                                                                            ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[4]                                                                                                                                                            ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|rx                                                                                                                                                                        ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|sync_reset_n                                                                                                                                                              ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[4]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[6]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[1]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[0]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[3]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[2]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[5]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[11]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[10]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[9]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[8]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[7]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[6]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[5]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[4]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[3]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[2]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[1]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[0]                                                                                                                                                            ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[12]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[13]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[14]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[15]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[16]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[17]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[18]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[19]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[20]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[21]                                                                                                                                                           ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|tx_iq_valid                                                                                                                                                               ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[0]                                                                                                                                                         ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[1]                                                                                                                                                         ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[3]                                                                                                                                                         ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[2]                                                                                                                                                         ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[4]                                                                                                                                                         ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[0]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[1]                                                                                                                                                                   ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[2]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[3]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[4]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[5]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[6]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[7]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[8]                                                                                                                                                                   ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[9]                                                                                                                                                                   ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[10]                                                                                                                                                                  ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[11]                                                                                                                                                                  ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[12]                                                                                                                                                                  ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[13]                                                                                                                                                                  ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[14]                                                                                                                                                                  ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[15]                                                                                                                                                                  ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[0]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[1]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[2]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[3]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[4]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[5]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[6]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[7]                                                                                                                                                                   ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[8]                                                                                                                                                                   ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[9]                                                                                                                                                                   ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[10]                                                                                                                                                                  ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[11]                                                                                                                                                                  ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[12]                                                                                                                                                                  ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[13]                                                                                                                                                                  ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[14]                                                                                                                                                                  ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|TX_I[15]                                                                                                                                                                  ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[8]                                                                                                                                                                 ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[9]                                                                                                                                                                 ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[10]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[11]                                                                                                                                                                ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[12]                                                                                                                                                                ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[13]                                                                                                                                                                ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[14]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|Q_HOLD[15]                                                                                                                                                                ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[11]                                                                                                                                                              ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[10]                                                                                                                                                              ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[9]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[8]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[7]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[6]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[5]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[4]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[3]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[2]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[1]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[0]                                                                                                                                                               ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[12]                                                                                                                                                              ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[13]                                                                                                                                                              ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[14]                                                                                                                                                              ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[15]                                                                                                                                                              ; 0                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[16]                                                                                                                                                              ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[17]                                                                                                                                                              ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[18]                                                                                                                                                              ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[19]                                                                                                                                                              ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[20]                                                                                                                                                              ; 1                 ; 0       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[21]                                                                                                                                                              ; 1                 ; 0       ;
; STM32_SYNC                                                                                                                                                                                                       ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|FLASH_continue_read                                                                                                                                                       ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MINMAX_RESET                                                                                                                                                          ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OE                                                                                                                                                               ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ATT_1~0                                                                                                                                                                   ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|BPF_A~0                                                                                                                                                                   ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~2                                                                                                                                                                       ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~4                                                                                                                                                                       ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~14                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~16                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~18                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~24                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~28                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~34                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~41                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~46                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~48                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|k~52                                                                                                                                                                      ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_enable~0                                                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_enable~1                                                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|FLASH_data_out[7]~0                                                                                                                                                       ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[4]~12                                                                                                                                                        ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CICFIR_GAIN[0]~0                                                                                                                                                          ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|sync_reset_n~0                                                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|CIC_GAIN[0]~0                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[15]~0                                                                                                                                                         ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[7]~1                                                                                                                                                          ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_NCO_freq[21]~2                                                                                                                                                         ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|tx_iq_valid~0                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[0]~0                                                                                                                                                       ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|TX_Q[0]~0                                                                                                                                                                 ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[9]~0                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|NCO_freq[16]~2                                                                                                                                                            ; 1                 ; 6       ;
; ADC_INPUT[0]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[0]                                                                                                                                                                ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[0]~20                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[0]                                                                                                                                                                ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[0]~20                                                                                                                                                             ; 0                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~1  ; 0                 ; 6       ;
; clk_sys                                                                                                                                                                                                          ;                   ;         ;
; ADC_INPUT[1]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[1]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[1]~22                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[1]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[1]~22                                                                                                                                                             ; 1                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~5  ; 1                 ; 6       ;
; ADC_INPUT[2]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[2]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[2]~24                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[2]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[2]~24                                                                                                                                                             ; 1                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~7  ; 1                 ; 6       ;
; ADC_OTR                                                                                                                                                                                                          ;                   ;         ;
;      - stm32_interface:STM32_INTERFACE|DATA_BUS_OUT~69                                                                                                                                                           ; 0                 ; 6       ;
; ADC_INPUT[3]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[3]                                                                                                                                                                ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[3]~26                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[3]                                                                                                                                                                ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[3]~26                                                                                                                                                             ; 0                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~8  ; 0                 ; 6       ;
; FLASH_MISO                                                                                                                                                                                                       ;                   ;         ;
;      - spi_interface:FLASH|data_out[7]~2                                                                                                                                                                         ; 0                 ; 6       ;
;      - spi_interface:FLASH|data_out[6]~5                                                                                                                                                                         ; 0                 ; 6       ;
;      - spi_interface:FLASH|data_out[5]~8                                                                                                                                                                         ; 0                 ; 6       ;
;      - spi_interface:FLASH|data_out[4]~11                                                                                                                                                                        ; 0                 ; 6       ;
;      - spi_interface:FLASH|data_out[3]~14                                                                                                                                                                        ; 0                 ; 6       ;
;      - spi_interface:FLASH|data_out[2]~17                                                                                                                                                                        ; 0                 ; 6       ;
;      - spi_interface:FLASH|data_out[1]~20                                                                                                                                                                        ; 0                 ; 6       ;
;      - spi_interface:FLASH|data_out[0]~21                                                                                                                                                                        ; 0                 ; 6       ;
; ADC_INPUT[7]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[7]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[7]~34                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[7]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[7]~34                                                                                                                                                             ; 1                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~12 ; 1                 ; 6       ;
; ADC_INPUT[6]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[6]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[6]~32                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[6]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[6]~32                                                                                                                                                             ; 1                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~11 ; 1                 ; 6       ;
; ADC_INPUT[5]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[5]                                                                                                                                                                ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[5]~30                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[5]                                                                                                                                                                ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[5]~30                                                                                                                                                             ; 0                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~10 ; 0                 ; 6       ;
; ADC_INPUT[4]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[4]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[4]~28                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[4]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[4]~28                                                                                                                                                             ; 1                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~9  ; 1                 ; 6       ;
; ADC_INPUT[11]                                                                                                                                                                                                    ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[11]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[11]~46                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[11]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[11]~46                                                                                                                                                            ; 0                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~16 ; 0                 ; 6       ;
; ADC_INPUT[10]                                                                                                                                                                                                    ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[10]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[10]~44                                                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[10]                                                                                                                                                               ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[10]~44                                                                                                                                                            ; 0                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~15 ; 0                 ; 6       ;
; ADC_INPUT[9]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 1                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[9]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[9]~42                                                                                                                                                             ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[9]                                                                                                                                                                ; 1                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[9]~42                                                                                                                                                             ; 1                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~14 ; 1                 ; 6       ;
; ADC_INPUT[8]                                                                                                                                                                                                     ;                   ;         ;
;      - mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                            ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[8]                                                                                                                                                                ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MIN[8]~40                                                                                                                                                             ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[8]                                                                                                                                                                ; 0                 ; 6       ;
;      - stm32_interface:STM32_INTERFACE|ADC_MAX[8]~40                                                                                                                                                             ; 0                 ; 6       ;
;      - DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~13 ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; DAC_corrector:DAC_CORRECTOR|LessThan0~1                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X16_Y9_N28  ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                                                                                                                      ; LCCOMB_X9_Y19_N18  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR~1                                                                                                              ; LCCOMB_X9_Y23_N22  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; DEBUG:DBG_ADC|altsource_probe_top:in_system_sources_probes_0|altsource_probe:issp_impl|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter~2                                                                                                         ; LCCOMB_X9_Y23_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; STM32_CLK                                                                                                                                                                                                                                                                                                                                                     ; PIN_33             ; 181     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; STM32_SYNC                                                                                                                                                                                                                                                                                                                                                    ; PIN_32             ; 32      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y12_N0     ; 101     ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                  ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clk_sys                                                                                                                                                                                                                                                                                                                                                       ; PIN_89             ; 5103    ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; VCC                       ;
; data_shifter:RX_CICFIR_GAINER|data_valid_out_Q                                                                                                                                                                                                                                                                                                                ; LCCOMB_X1_Y11_N30  ; 32      ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mob_w:blk0|is_zero~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y7_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder|w_anode19w[2]~0                                       ; LCCOMB_X8_Y18_N0   ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder|w_anode32w[2]~0                                       ; LCCOMB_X9_Y18_N30  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder|w_anode40w[2]~0                                       ; LCCOMB_X9_Y18_N2   ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder|w_anode48w[2]~0                                       ; LCCOMB_X9_Y18_N22  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                                      ; LCCOMB_X14_Y18_N4  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                                         ; LCCOMB_X14_Y18_N26 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                             ; LCCOMB_X14_Y18_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|rd_ptr_lsb~1                                                                                                                                                    ; LCCOMB_X14_Y23_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|valid_rreq                                                                                                                                                      ; LCCOMB_X18_Y23_N4  ; 92      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X12_Y19_N20 ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~98                                                                                                                                                                                                     ; LCCOMB_X12_Y19_N28 ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X12_Y19_N4  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~98                                                                                                                                                                                                     ; LCCOMB_X12_Y19_N2  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X17_Y18_N0  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~98                                                                                                                                                                                                     ; LCCOMB_X17_Y18_N4  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X18_Y19_N26 ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~98                                                                                                                                                                                                     ; LCCOMB_X18_Y19_N10 ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout_valid~0                                                                                                                                                                                                ; LCCOMB_X23_Y19_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X23_Y19_N6  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~98                                                                                                                                                                                                     ; LCCOMB_X23_Y19_N14 ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X23_Y19_N2  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~98                                                                                                                                                                                                     ; LCCOMB_X23_Y19_N16 ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~1                                                                                                                                                                                        ; LCCOMB_X18_Y23_N16 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                  ; FF_X14_Y12_N29     ; 547     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                              ; LCCOMB_X10_Y12_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                 ; LCCOMB_X14_Y12_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                     ; LCCOMB_X14_Y12_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                            ; LCCOMB_X14_Y12_N24 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|valid_rreq                                                                                                                                                                              ; LCCOMB_X14_Y12_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|valid_wreq                                                                                                                                                                              ; LCCOMB_X10_Y12_N18 ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                     ; LCCOMB_X23_Y21_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                        ; LCCOMB_X24_Y21_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                            ; LCCOMB_X24_Y21_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|empty_dff                                                                                                                                                                      ; FF_X23_Y21_N17     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                   ; LCCOMB_X18_Y21_N18 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|valid_wreq~0                                                                                                                                                                   ; LCCOMB_X18_Y21_N8  ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder|w_anode19w[2]~0                                       ; LCCOMB_X25_Y7_N22  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder|w_anode32w[2]~0                                       ; LCCOMB_X25_Y7_N2   ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder|w_anode40w[2]~0                                       ; LCCOMB_X25_Y7_N16  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|altsyncram_m7h1:FIFOram|altsyncram:ram_block1a0|altsyncram_nci3:auto_generated|decode_msa:address_decoder|w_anode48w[2]~0                                       ; LCCOMB_X25_Y7_N10  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_7a7:usedw_counter|_~0                                                                                                                                      ; LCCOMB_X22_Y7_N12  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_q9b:rd_ptr_msb|_~0                                                                                                                                         ; LCCOMB_X25_Y7_N0   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_r9b:wr_ptr|_~0                                                                                                                                             ; LCCOMB_X24_Y7_N26  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|rd_ptr_lsb~1                                                                                                                                                    ; LCCOMB_X22_Y7_N16  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|valid_rreq                                                                                                                                                      ; LCCOMB_X22_Y7_N20  ; 92      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~108                                                                                                                                                                                                    ; LCCOMB_X31_Y6_N28  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[0].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X31_Y6_N14  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~108                                                                                                                                                                                                    ; LCCOMB_X31_Y6_N8   ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[1].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X31_Y6_N18  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~108                                                                                                                                                                                                    ; LCCOMB_X25_Y6_N14  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[2].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X25_Y6_N28  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout_valid~0                                                                                                                                                                                                ; LCCOMB_X22_Y7_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~108                                                                                                                                                                                                    ; LCCOMB_X22_Y6_N14  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[3].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X22_Y6_N16  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~108                                                                                                                                                                                                    ; LCCOMB_X22_Y6_N20  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[4].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X22_Y6_N24  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~108                                                                                                                                                                                                    ; LCCOMB_X25_Y8_N8   ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout~259                                                                                                                                                                                                    ; LCCOMB_X25_Y8_N14  ; 86      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_downsample:vrc_en_0.first_dsample|counter_module:counter_fs_inst|count~1                                                                                                                                                                                        ; LCCOMB_X22_Y7_N28  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                  ; FF_X10_Y8_N25      ; 547     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_8a7:usedw_counter|_~0                                                                                                                                                              ; LCCOMB_X9_Y8_N26   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_r9b:rd_ptr_msb|_~0                                                                                                                                                                 ; LCCOMB_X11_Y8_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|cntr_s9b:wr_ptr|_~0                                                                                                                                                                     ; LCCOMB_X19_Y5_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|rd_ptr_lsb~0                                                                                                                                                                            ; LCCOMB_X11_Y8_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|valid_rreq                                                                                                                                                                              ; LCCOMB_X11_Y8_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|valid_wreq                                                                                                                                                                              ; LCCOMB_X19_Y5_N20  ; 5       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_aa7:usedw_counter|_~0                                                                                                                                                     ; LCCOMB_X24_Y8_N0   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_t9b:rd_ptr_msb|_~0                                                                                                                                                        ; LCCOMB_X23_Y8_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_u9b:wr_ptr|_~0                                                                                                                                                            ; LCCOMB_X24_Y8_N2   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|empty_dff                                                                                                                                                                      ; FF_X24_Y8_N9       ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|rd_ptr_lsb~1                                                                                                                                                                   ; LCCOMB_X23_Y8_N28  ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|valid_wreq~0                                                                                                                                                                   ; LCCOMB_X22_Y8_N0   ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[8]                                                                                                                                                    ; FF_X13_Y13_N23     ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[0][0]                                                                                                                               ; FF_X14_Y17_N29     ; 7       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14|delay_signals[0][0]                                                                                                                                       ; FF_X13_Y13_N27     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[0][0]                                                                                                                                       ; FF_X12_Y13_N31     ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[0][0]                                                                                                                                              ; FF_X16_Y14_N31     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread|delay_signals[0][0]                                                                                                                                              ; FF_X16_Y17_N1      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_aseq_eq                                                                                                                                                                              ; FF_X13_Y13_N31     ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                                                                                                                         ; FF_X14_Y17_N3      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                                          ; LCCOMB_X16_Y17_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                                         ; FF_X14_Y14_N31     ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[8]                                                                                                                                                     ; FF_X3_Y11_N17      ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[0][0]                                                                                                                                ; FF_X16_Y16_N31     ; 7       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14|delay_signals[0][0]                                                                                                                                        ; FF_X3_Y11_N29      ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[0][0]                                                                                                                                        ; FF_X2_Y11_N21      ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[0][0]                                                                                                                                               ; FF_X16_Y13_N27     ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread|delay_signals[0][0]                                                                                                                                               ; FF_X16_Y16_N15     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_aseq_eq                                                                                                                                                                               ; FF_X3_Y11_N25      ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                                                                                                                                               ; FF_X2_Y11_N19      ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                                                                                                                          ; FF_X16_Y16_N7      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                                           ; LCCOMB_X16_Y13_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                                          ; FF_X16_Y12_N15     ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                      ; FF_X13_Y16_N21     ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                           ; LCCOMB_X11_Y13_N6  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                           ; LCCOMB_X12_Y16_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1              ; LCCOMB_X11_Y16_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                              ; LCCOMB_X11_Y16_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~3                                ; LCCOMB_X12_Y16_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal~7                    ; LCCOMB_X10_Y13_N24 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal~8                    ; LCCOMB_X11_Y16_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                         ; LCCOMB_X13_Y16_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR~1            ; LCCOMB_X13_Y16_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter~1       ; LCCOMB_X13_Y16_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]           ; FF_X13_Y15_N5      ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell ; LCCOMB_X12_Y23_N24 ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]          ; FF_X13_Y15_N13     ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]           ; FF_X13_Y15_N11     ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                    ; LCCOMB_X13_Y15_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                          ; FF_X12_Y23_N9      ; 22      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                        ; LCCOMB_X11_Y16_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; spi_interface:FLASH|spi_bit_position~2                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X2_Y10_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|ATT_1~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X1_Y7_N22   ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|BPF_A~1                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y9_N20   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|CICFIR_GAIN[0]~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X5_Y9_N30   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|CIC_GAIN[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X5_Y9_N26   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|DAC_GAIN[0]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X5_Y9_N28   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|DATA_BUS_OE                                                                                                                                                                                                                                                                                                                   ; FF_X1_Y6_N29       ; 10      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[3]~43                                                                                                                                                                                                                                                                                                            ; LCCOMB_X5_Y7_N14   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[4]~12                                                                                                                                                                                                                                                                                                            ; LCCOMB_X4_Y7_N6    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[4]~15                                                                                                                                                                                                                                                                                                            ; LCCOMB_X4_Y7_N0    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|Equal22~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X4_Y7_N12   ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|FLASH_data_out[7]~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X4_Y10_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|FLASH_enable                                                                                                                                                                                                                                                                                                                  ; FF_X1_Y10_N15      ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|I_HOLD[0]~5                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X3_Y6_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|I_HOLD[8]~2                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y6_N28   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|LessThan0~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y8_N24   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|LessThan1~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X3_Y8_N24   ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|NCO_freq[16]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X1_Y7_N16   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|NCO_freq[7]~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X5_Y9_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|NCO_freq[9]~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X3_Y7_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[0]~3                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X5_Y6_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[8]~12                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X6_Y7_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[0]~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X5_Y9_N2    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|TX_NCO_freq[15]~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X2_Y8_N16   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|TX_NCO_freq[21]~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X2_Y8_N6    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|TX_NCO_freq[7]~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X3_Y9_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|TX_Q[0]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X2_Y6_N10   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|reset_n                                                                                                                                                                                                                                                                                                                       ; FF_X1_Y6_N25       ; 1338    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|reset_n                                                                                                                                                                                                                                                                                                                       ; FF_X1_Y6_N25       ; 2468    ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; stm32_interface:STM32_INTERFACE|rx                                                                                                                                                                                                                                                                                                                            ; FF_X1_Y11_N19      ; 234     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; stm32_interface:STM32_INTERFACE|tx                                                                                                                                                                                                                                                                                                                            ; FF_X1_Y11_N21      ; 404     ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; stm32_interface:STM32_INTERFACE|tx                                                                                                                                                                                                                                                                                                                            ; FF_X1_Y11_N21      ; 249     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|dout[0]~51                                                                                                                                                                                                             ; LCCOMB_X11_Y6_N14  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|dout[74]~54                                                                                                                                                                                                            ; LCCOMB_X7_Y7_N8    ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|dout[74]~57                                                                                                                                                                                                            ; LCCOMB_X7_Y7_N28   ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|dout[74]~60                                                                                                                                                                                                            ; LCCOMB_X7_Y5_N0    ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|dout[74]~63                                                                                                                                                                                                            ; LCCOMB_X3_Y5_N2    ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|dout[74]~66                                                                                                                                                                                                            ; LCCOMB_X3_Y5_N4    ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|usedw_process~1                                                                                                                                                                           ; LCCOMB_X10_Y1_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|usedw_process~2                                                                                                                                                                           ; LCCOMB_X10_Y1_N4   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                  ; FF_X10_Y1_N31      ; 481     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|_~0                                                                                                                                                                                     ; LCCOMB_X11_Y4_N6   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|_~8                                                                                                                                                                                     ; LCCOMB_X11_Y4_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|valid_rreq                                                                                                                                                                              ; LCCOMB_X11_Y4_N24  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|valid_wreq                                                                                                                                                                              ; LCCOMB_X12_Y4_N10  ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|_~5                                                                                                                                                                            ; LCCOMB_X13_Y1_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|_~6                                                                                                                                                                            ; LCCOMB_X13_Y1_N8   ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_rreq~0                                                                                                                                                                   ; LCCOMB_X13_Y1_N6   ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_wreq                                                                                                                                                                     ; LCCOMB_X14_Y1_N28  ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[0].auk_dsp_diff|dout[0]~51                                                                                                                                                                                                             ; LCCOMB_X16_Y11_N12 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[1].auk_dsp_diff|dout[74]~54                                                                                                                                                                                                            ; LCCOMB_X16_Y11_N26 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[2].auk_dsp_diff|dout[74]~57                                                                                                                                                                                                            ; LCCOMB_X16_Y11_N30 ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[3].auk_dsp_diff|dout[74]~60                                                                                                                                                                                                            ; LCCOMB_X16_Y11_N16 ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[4].auk_dsp_diff|dout[74]~63                                                                                                                                                                                                            ; LCCOMB_X28_Y19_N30 ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_int_siso:int_one|auk_dspip_differentiator:COMB_LOOP[5].auk_dsp_diff|dout[74]~66                                                                                                                                                                                                            ; LCCOMB_X30_Y23_N4  ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|usedw_process~1                                                                                                                                                                           ; LCCOMB_X18_Y13_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|auk_dspip_avalon_streaming_small_fifo:ready_FIFO|usedw_process~2                                                                                                                                                                           ; LCCOMB_X18_Y13_N20 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg                                                                                                                                                                                                                                  ; FF_X18_Y13_N7      ; 481     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|_~0                                                                                                                                                                                     ; LCCOMB_X14_Y11_N14 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|_~8                                                                                                                                                                                     ; LCCOMB_X14_Y11_N24 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|valid_rreq                                                                                                                                                                              ; LCCOMB_X14_Y11_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|valid_wreq                                                                                                                                                                              ; LCCOMB_X14_Y11_N30 ; 9       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|_~5                                                                                                                                                                            ; LCCOMB_X19_Y15_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|_~6                                                                                                                                                                            ; LCCOMB_X19_Y16_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|valid_wreq                                                                                                                                                                     ; LCCOMB_X19_Y16_N24 ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|source_valid_s_process~0                                                                                                                                                                                                                         ; LCCOMB_X19_Y15_N18 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|\u0_m0_wo0_aseq_clkproc:u0_m0_wo0_aseq_c[8]                                                                                                                                                    ; FF_X17_Y1_N25      ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_in0_m0_wi0_wo0_assign_id1_q_13|delay_signals[0][0]                                                                                                                               ; FF_X16_Y3_N31      ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_aseq_q_16|delay_signals[0][0]                                                                                                                                          ; FF_X13_Y3_N1       ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_14|delay_signals[0][0]                                                                                                                                       ; FF_X17_Y1_N1       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_15|delay_signals[0][0]                                                                                                                                       ; FF_X17_Y1_N31      ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[0][0]                                                                                                                                       ; FF_X17_Y3_N31      ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_compute|delay_signals[0][0]                                                                                                                                              ; FF_X17_Y2_N31      ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:u0_m0_wo0_memread|delay_signals[0][0]                                                                                                                                              ; FF_X12_Y1_N13      ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_aseq_eq                                                                                                                                                                              ; FF_X17_Y1_N27      ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_oseq_eq                                                                                                                                                                              ; FF_X17_Y3_N9       ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_run_count[1]                                                                                                                                                                         ; FF_X11_Y1_N5       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                                          ; LCCOMB_X16_Y2_N28  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                                         ; FF_X26_Y2_N13      ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_clkproc~0                                                                                                                                                          ; LCCOMB_X10_Y7_N22  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count0_inner_i[6]                                                                                                                                                         ; FF_X7_Y11_N13      ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                           ; PLL_1              ; 2124    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                         ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                    ; PLL_2             ; 1       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[1]                                                                    ; PLL_2             ; 1       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                 ; JTAG_X1_Y12_N0    ; 101     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clock_buffer:SYSCLK_BUFFER|clock_buffer_altclkctrl_0:altclkctrl_0|clock_buffer_altclkctrl_0_sub:clock_buffer_altclkctrl_0_sub_component|wire_clkctrl1_outclk ; CLKCTRL_G9        ; 5103    ; 2                                    ; Global Clock         ; GCLK9            ; VCC                       ;
; data_shifter:RX_CICFIR_GAINER|data_valid_out_Q                                                                                                               ; LCCOMB_X1_Y11_N30 ; 32      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; stm32_interface:STM32_INTERFACE|reset_n                                                                                                                      ; FF_X1_Y6_N25      ; 2468    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; stm32_interface:STM32_INTERFACE|tx                                                                                                                           ; FF_X1_Y11_N21     ; 404     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|wire_pll1_clk[0]                                                                          ; PLL_1             ; 2124    ; 40                                   ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; stm32_interface:STM32_INTERFACE|reset_n                                                                                      ; 1337    ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg ; 547     ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_controller:avalon_controller|stall_reg ; 547     ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                       ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_fu91:auto_generated|ALTSYNCRAM                                                                                                             ; AUTO ; ROM              ; Single Clock ; 2048         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 24576 ; 2048                        ; 12                          ; --                          ; --                          ; 24576               ; 3    ; nco_nco_ii_0_sin_f.hex    ; M9K_X27_Y5_N0, M9K_X27_Y4_N0, M9K_X27_Y3_N0                    ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_au91:auto_generated|ALTSYNCRAM                                                                                                             ; AUTO ; ROM              ; Single Clock ; 2048         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 24576 ; 2048                        ; 12                          ; --                          ; --                          ; 24576               ; 3    ; nco_nco_ii_0_cos_f.hex    ; M9K_X27_Y2_N0, M9K_X15_Y5_N0, M9K_X27_Y6_N0                    ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_h982:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 12           ; 2048         ; 12           ; yes                    ; yes                     ; yes                    ; yes                     ; 24576 ; 2048                        ; 12                          ; 2048                        ; 12                          ; 24576               ; 3    ; nco_nco_ii_0_sin_c.hex    ; M9K_X15_Y6_N0, M9K_X15_Y7_N0, M9K_X15_Y8_N0                    ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|altsyncram_h7h1:FIFOram|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 25           ; 8            ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 200   ; 8                           ; 23                          ; 8                           ; 23                          ; 184                 ; 1    ; None                      ; M9K_X15_Y18_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 87           ; 32           ; 87           ; yes                    ; no                      ; yes                    ; yes                     ; 2784  ; 32                          ; 86                          ; 32                          ; 86                          ; 2752                ; 3    ; None                      ; M9K_X27_Y20_N0, M9K_X27_Y18_N0, M9K_X27_Y19_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_ef71:auto_generated|a_dpfifo_vkv:dpfifo|altsyncram_h7h1:FIFOram|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 25           ; 8            ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 200   ; 8                           ; 23                          ; 8                           ; 23                          ; 184                 ; 1    ; None                      ; M9K_X27_Y8_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 87           ; 32           ; 87           ; yes                    ; no                      ; yes                    ; yes                     ; 2784  ; 32                          ; 86                          ; 32                          ; 86                          ; 2752                ; 3    ; None                      ; M9K_X27_Y10_N0, M9K_X27_Y9_N0, M9K_X27_Y7_N0                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None                      ; M9K_X15_Y17_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ALTSYNCRAM  ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None                      ; M9K_X15_Y15_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None                      ; M9K_X15_Y4_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 544   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                      ; M9K_X15_Y1_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_sink:input_sink|scfifo:sink_FIFO|scfifo_gf71:auto_generated|a_dpfifo_1lv:dpfifo|altsyncram_l7h1:FIFOram|ALTSYNCRAM                                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 18           ; 8            ; 18           ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1    ; None                      ; M9K_X15_Y9_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_cic:TX_CIC_Q|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ALTSYNCRAM                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 17           ; 32           ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 544   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                      ; M9K_X27_Y16_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None                      ; M9K_X15_Y2_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None                      ; M9K_X15_Y3_N0                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0122|altsyncram:altsyncram_component0|altsyncram_u8a1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; ROM              ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 2048                        ; 16                          ; --                          ; --                          ; 32768               ; 4    ; tx_nco_nco_ii_0_sin_f.hex ; M9K_X27_Y17_N0, M9K_X27_Y14_N0, M9K_X27_Y11_N0, M9K_X15_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0123|altsyncram:altsyncram_component0|altsyncram_p8a1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; ROM              ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 2048                        ; 16                          ; --                          ; --                          ; 32768               ; 4    ; tx_nco_nco_ii_0_cos_f.hex ; M9K_X27_Y13_N0, M9K_X27_Y15_N0, M9K_X15_Y16_N0, M9K_X27_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 16           ; 2048         ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 32768 ; 2048                        ; 16                          ; 2048                        ; 16                          ; 32768               ; 4    ; tx_nco_nco_ii_0_sin_c.hex ; M9K_X15_Y13_N0, M9K_X15_Y12_N0, M9K_X15_Y14_N0, M9K_X15_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 16          ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 16          ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 32          ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 16          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|result[0]                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tx_mixer:TX_MIXER_Q|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1                                                                                                                                                           ;                            ; DSPMULT_X20_Y10_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|result[0]                                                                                                                                                              ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_mult1                                                                                                                                                           ;                            ; DSPMULT_X20_Y9_N0  ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated|result[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    rx_ciccomp:RX_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated|mac_mult1  ;                            ; DSPMULT_X20_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_36t:auto_generated|mac_out2                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_36t:auto_generated|mac_mult1                                                                                                                                 ;                            ; DSPMULT_X20_Y14_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1                                                                                                                                 ;                            ; DSPMULT_X20_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_36t:auto_generated|mac_out2                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_36t:auto_generated|mac_mult1                                                                                                                                 ;                            ; DSPMULT_X20_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_36t:auto_generated|mac_out2                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_36t:auto_generated|mac_mult1                                                                                                                                 ;                            ; DSPMULT_X20_Y12_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y17_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y3_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|lpm_mult:u0_m0_wo0_mtree_mult1_0_component|mult_ncu:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y2_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|result[0]                                                                                                                                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                                                              ;                            ; DSPMULT_X20_Y8_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|result[0]                                                                                                                                                                 ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_mult1                                                                                                                                                              ;                            ; DSPMULT_X20_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_t5t:auto_generated|mac_out2                                                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult1|mult_t5t:auto_generated|mac_mult1                                                                                                                                       ;                            ; DSPMULT_X20_Y4_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_t5t:auto_generated|mac_out2                                                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_madx_cen:m1|lpm_mult:Mult0|mult_t5t:auto_generated|mac_mult1                                                                                                                                       ;                            ; DSPMULT_X20_Y5_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_t5t:auto_generated|mac_out2                                                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult1|mult_t5t:auto_generated|mac_mult1                                                                                                                                       ;                            ; DSPMULT_X20_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_t5t:auto_generated|mac_out2                                                                                                                                           ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    nco:RX_NCO|nco_nco_ii_0:nco_ii_0|asj_nco_mady_cen:m0|lpm_mult:Mult0|mult_t5t:auto_generated|mac_mult1                                                                                                                                       ;                            ; DSPMULT_X20_Y6_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 13,324 / 32,401 ( 41 % ) ;
; C16 interconnects     ; 108 / 1,326 ( 8 % )      ;
; C4 interconnects      ; 4,852 / 21,816 ( 22 % )  ;
; Direct links          ; 4,015 / 32,401 ( 12 % )  ;
; Global clocks         ; 8 / 10 ( 80 % )          ;
; Local interconnects   ; 4,175 / 10,320 ( 40 % )  ;
; R24 interconnects     ; 111 / 1,289 ( 9 % )      ;
; R4 interconnects      ; 6,482 / 28,186 ( 23 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.20) ; Number of LABs  (Total = 643) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 2                             ;
; 5                                           ; 7                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 4                             ;
; 9                                           ; 2                             ;
; 10                                          ; 8                             ;
; 11                                          ; 6                             ;
; 12                                          ; 14                            ;
; 13                                          ; 21                            ;
; 14                                          ; 24                            ;
; 15                                          ; 33                            ;
; 16                                          ; 514                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.29) ; Number of LABs  (Total = 643) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 263                           ;
; 1 Clock                            ; 557                           ;
; 1 Clock enable                     ; 341                           ;
; 1 Sync. clear                      ; 114                           ;
; 1 Sync. load                       ; 24                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 137                           ;
; 2 Clocks                           ; 34                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 25.78) ; Number of LABs  (Total = 643) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 6                             ;
; 9                                            ; 1                             ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 6                             ;
; 15                                           ; 2                             ;
; 16                                           ; 51                            ;
; 17                                           ; 13                            ;
; 18                                           ; 17                            ;
; 19                                           ; 11                            ;
; 20                                           ; 20                            ;
; 21                                           ; 13                            ;
; 22                                           ; 15                            ;
; 23                                           ; 30                            ;
; 24                                           ; 29                            ;
; 25                                           ; 32                            ;
; 26                                           ; 36                            ;
; 27                                           ; 24                            ;
; 28                                           ; 24                            ;
; 29                                           ; 23                            ;
; 30                                           ; 31                            ;
; 31                                           ; 27                            ;
; 32                                           ; 213                           ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.86) ; Number of LABs  (Total = 643) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 5                             ;
; 1                                                ; 5                             ;
; 2                                                ; 6                             ;
; 3                                                ; 7                             ;
; 4                                                ; 23                            ;
; 5                                                ; 17                            ;
; 6                                                ; 20                            ;
; 7                                                ; 20                            ;
; 8                                                ; 34                            ;
; 9                                                ; 51                            ;
; 10                                               ; 47                            ;
; 11                                               ; 61                            ;
; 12                                               ; 32                            ;
; 13                                               ; 31                            ;
; 14                                               ; 33                            ;
; 15                                               ; 25                            ;
; 16                                               ; 208                           ;
; 17                                               ; 7                             ;
; 18                                               ; 7                             ;
; 19                                               ; 1                             ;
; 20                                               ; 3                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.40) ; Number of LABs  (Total = 643) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 11                            ;
; 5                                            ; 13                            ;
; 6                                            ; 12                            ;
; 7                                            ; 12                            ;
; 8                                            ; 12                            ;
; 9                                            ; 7                             ;
; 10                                           ; 18                            ;
; 11                                           ; 18                            ;
; 12                                           ; 22                            ;
; 13                                           ; 38                            ;
; 14                                           ; 39                            ;
; 15                                           ; 36                            ;
; 16                                           ; 29                            ;
; 17                                           ; 31                            ;
; 18                                           ; 26                            ;
; 19                                           ; 71                            ;
; 20                                           ; 73                            ;
; 21                                           ; 14                            ;
; 22                                           ; 24                            ;
; 23                                           ; 23                            ;
; 24                                           ; 6                             ;
; 25                                           ; 5                             ;
; 26                                           ; 8                             ;
; 27                                           ; 7                             ;
; 28                                           ; 4                             ;
; 29                                           ; 6                             ;
; 30                                           ; 8                             ;
; 31                                           ; 4                             ;
; 32                                           ; 2                             ;
; 33                                           ; 1                             ;
; 34                                           ; 5                             ;
; 35                                           ; 4                             ;
; 36                                           ; 51                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 61           ; 0            ; 61           ; 0            ; 0            ; 65        ; 61           ; 0            ; 65        ; 65        ; 0            ; 0            ; 0            ; 41           ; 24           ; 0            ; 0            ; 24           ; 41           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 65        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 65           ; 4            ; 65           ; 65           ; 0         ; 4            ; 65           ; 0         ; 0         ; 65           ; 65           ; 65           ; 24           ; 41           ; 65           ; 65           ; 41           ; 24           ; 65           ; 65           ; 65           ; 65           ; 65           ; 65           ; 65           ; 65           ; 0         ; 65           ; 65           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; PREAMP              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_I2S_CLOCK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AUDIO_48K_CLOCK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_C             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_S             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_MOSI          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_PD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATT_05              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATT_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATT_2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATT_4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATT_8               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ATT_16              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BPF_A               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BPF_B               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BPF_OE1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BPF_OE2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LPF_1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LPF_2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LPF_3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TXRX_OUT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_OUTPUT[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_BUS[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_BUS[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_BUS[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_BUS[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_BUS[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_BUS[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_BUS[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_DATA_BUS[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STM32_SYNC          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_sys             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OTR             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FLASH_MISO          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_INPUT[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; 2.5V          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                               ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; I/O                                                ; clock_stm32                                        ; 160.0             ;
; clock_stm32,I/O                                    ; clock_stm32                                        ; 48.0              ;
; clk_sys                                            ; clk_sys                                            ; 16.4              ;
; TX_PLL|altpll_component|auto_generated|pll1|clk[0] ; TX_PLL|altpll_component|auto_generated|pll1|clk[0] ; 10.2              ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                   ; Destination Register                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; STM32_DATA_BUS[2]                                                                                                                                                                                                 ; stm32_interface:STM32_INTERFACE|CIC_GAIN[2]                                                                                                                                                                                                                          ; 2.035             ;
; STM32_DATA_BUS[6]                                                                                                                                                                                                 ; stm32_interface:STM32_INTERFACE|ATT_8                                                                                                                                                                                                                                ; 1.959             ;
; STM32_DATA_BUS[0]                                                                                                                                                                                                 ; stm32_interface:STM32_INTERFACE|TX_CICFIR_GAIN[0]                                                                                                                                                                                                                    ; 1.866             ;
; STM32_DATA_BUS[7]                                                                                                                                                                                                 ; stm32_interface:STM32_INTERFACE|NCO_freq[15]                                                                                                                                                                                                                         ; 1.865             ;
; STM32_DATA_BUS[5]                                                                                                                                                                                                 ; stm32_interface:STM32_INTERFACE|TX_NCO_freq[13]                                                                                                                                                                                                                      ; 1.846             ;
; STM32_DATA_BUS[4]                                                                                                                                                                                                 ; stm32_interface:STM32_INTERFACE|CIC_GAIN[4]                                                                                                                                                                                                                          ; 1.802             ;
; STM32_DATA_BUS[3]                                                                                                                                                                                                 ; stm32_interface:STM32_INTERFACE|CIC_GAIN[3]                                                                                                                                                                                                                          ; 1.802             ;
; STM32_SYNC                                                                                                                                                                                                        ; stm32_interface:STM32_INTERFACE|k[8]                                                                                                                                                                                                                                 ; 1.795             ;
; STM32_DATA_BUS[1]                                                                                                                                                                                                 ; stm32_interface:STM32_INTERFACE|TX_I[1]                                                                                                                                                                                                                              ; 1.770             ;
; stm32_interface:STM32_INTERFACE|k[1]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|k[1]                                                                                                                                                                                                                                 ; 1.673             ;
; stm32_interface:STM32_INTERFACE|k[3]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|k[3]                                                                                                                                                                                                                                 ; 1.637             ;
; stm32_interface:STM32_INTERFACE|k[6]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|k[6]                                                                                                                                                                                                                                 ; 1.635             ;
; stm32_interface:STM32_INTERFACE|k[0]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|k[0]                                                                                                                                                                                                                                 ; 1.628             ;
; stm32_interface:STM32_INTERFACE|k[7]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|k[7]                                                                                                                                                                                                                                 ; 1.547             ;
; stm32_interface:STM32_INTERFACE|k[4]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|k[4]                                                                                                                                                                                                                                 ; 1.530             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[12]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|Q_HOLD[12]                                                                                                                                                                                                                           ; 1.515             ;
; stm32_interface:STM32_INTERFACE|k[5]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|Q_HOLD[12]                                                                                                                                                                                                                           ; 1.515             ;
; stm32_interface:STM32_INTERFACE|k[9]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|Q_HOLD[12]                                                                                                                                                                                                                           ; 1.515             ;
; stm32_interface:STM32_INTERFACE|k[8]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|Q_HOLD[12]                                                                                                                                                                                                                           ; 1.515             ;
; stm32_interface:STM32_INTERFACE|k[2]                                                                                                                                                                              ; stm32_interface:STM32_INTERFACE|Q_HOLD[12]                                                                                                                                                                                                                           ; 1.515             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[3]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[3]                                                                                                                                                                                                                            ; 1.417             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[13]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|Q_HOLD[13]                                                                                                                                                                                                                           ; 1.250             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[4]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[4]                                                                                                                                                                                                                            ; 1.241             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[11]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|Q_HOLD[11]                                                                                                                                                                                                                           ; 1.190             ;
; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[0]                                                                                                                                                                   ; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[0]                                                                                                                                                                                                                      ; 1.184             ;
; stm32_interface:STM32_INTERFACE|ADC_MAX[0]                                                                                                                                                                        ; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[0]                                                                                                                                                                                                                      ; 1.184             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[8]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[0]                                                                                                                                                                                                                      ; 1.184             ;
; stm32_interface:STM32_INTERFACE|Q_HOLD[0]                                                                                                                                                                         ; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[0]                                                                                                                                                                                                                      ; 1.184             ;
; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                         ; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[0]                                                                                                                                                                                                                      ; 1.184             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[9]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[9]                                                                                                                                                                                                                            ; 1.147             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[7]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[7]                                                                                                                                                                                                                            ; 1.135             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[2]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[2]                                                                                                                                                                                                                            ; 1.058             ;
; stm32_interface:STM32_INTERFACE|tx_iq_valid                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|tx_iq_valid                                                                                                                                                                                                                          ; 1.050             ;
; stm32_interface:STM32_INTERFACE|ADC_MAX[3]                                                                                                                                                                        ; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[3]                                                                                                                                                                                                                      ; 1.043             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[14]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|I_HOLD[14]                                                                                                                                                                                                                           ; 1.008             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[12]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|I_HOLD[12]                                                                                                                                                                                                                           ; 1.004             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[0]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[0]                                                                                                                                                                                                                            ; 0.991             ;
; stm32_interface:STM32_INTERFACE|sync_reset_n                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|sync_reset_n                                                                                                                                                                                                                         ; 0.987             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[15]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|Q_HOLD[15]                                                                                                                                                                                                                           ; 0.986             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[7]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[7]                                                                                                                                                                                                                            ; 0.965             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[13]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|I_HOLD[13]                                                                                                                                                                                                                           ; 0.947             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[3]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[3]                                                                                                                                                                                                                            ; 0.885             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[4]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[4]                                                                                                                                                                                                                            ; 0.885             ;
; stm32_interface:STM32_INTERFACE|ADC_MAX[2]                                                                                                                                                                        ; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[2]                                                                                                                                                                                                                      ; 0.832             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[14]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|Q_HOLD[14]                                                                                                                                                                                                                           ; 0.825             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[1]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[1]                                                                                                                                                                                                                            ; 0.768             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[9]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[9]                                                                                                                                                                                                                            ; 0.721             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[10]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|Q_HOLD[10]                                                                                                                                                                                                                           ; 0.702             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[6]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[6]                                                                                                                                                                                                                            ; 0.692             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[6]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[6]                                                                                                                                                                                                                            ; 0.689             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[5]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[5]                                                                                                                                                                                                                            ; 0.683             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[11]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|I_HOLD[11]                                                                                                                                                                                                                           ; 0.671             ;
; stm32_interface:STM32_INTERFACE|FLASH_enable                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|FLASH_enable                                                                                                                                                                                                                         ; 0.651             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[5]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[5]                                                                                                                                                                                                                            ; 0.631             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[2]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[2]                                                                                                                                                                                                                            ; 0.600             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[15]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|I_HOLD[15]                                                                                                                                                                                                                           ; 0.570             ;
; stm32_interface:STM32_INTERFACE|REG_RX_Q[1]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|Q_HOLD[1]                                                                                                                                                                                                                            ; 0.565             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[8]                                                                                                                                                                       ; stm32_interface:STM32_INTERFACE|I_HOLD[8]                                                                                                                                                                                                                            ; 0.429             ;
; tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][8]         ; tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][12]        ; tx_ciccomp:TX_CICCOMP_Q|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][8]         ; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][9]         ; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][10]        ; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][11]        ; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][12]        ; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][2]         ; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][3]         ; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.405             ;
; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][4]         ; tx_ciccomp:TX_CICCOMP_I|tx_ciccomp_0002:tx_ciccomp_inst|tx_ciccomp_0002_ast:tx_ciccomp_0002_ast_inst|tx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.405             ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][8]         ; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.402             ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][1]         ; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.402             ;
; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|dspba_delay:d_xIn_0_13|delay_signals[0][4]         ; rx_ciccomp:RX_CICCOMP_I|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|rx_ciccomp_0002_rtl_core:\real_passthrough:hpfircore_core|altsyncram:u0_m0_wo0_wi0_r0_memr0_dmem|altsyncram_0mn3:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.402             ;
; stm32_interface:STM32_INTERFACE|REG_RX_I[10]                                                                                                                                                                      ; stm32_interface:STM32_INTERFACE|I_HOLD[10]                                                                                                                                                                                                                           ; 0.394             ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[77]                                                        ; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a77~porta_datain_reg0                               ; 0.388             ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[76]                                                        ; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a76~porta_datain_reg0                               ; 0.388             ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[75]                                                        ; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a75~porta_datain_reg0                               ; 0.388             ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[78]                                                        ; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a78~porta_datain_reg0                               ; 0.388             ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[79]                                                        ; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a79~porta_datain_reg0                               ; 0.388             ;
; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[44]                                                        ; rx_cic:RX_CIC_I|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a44~porta_datain_reg0                               ; 0.388             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[24]                                                        ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a24~porta_datain_reg0                               ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[25]                                                        ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a25~porta_datain_reg0                               ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[23]                                                        ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a23~porta_datain_reg0                               ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[8]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a8~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[9]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a9~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[7]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a7~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[10]                                                        ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a10~porta_datain_reg0                               ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[21]                                                        ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a21~porta_datain_reg0                               ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[20]                                                        ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a20~porta_datain_reg0                               ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[22]                                                        ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a22~porta_datain_reg0                               ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[5]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a5~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[4]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a4~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[3]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a3~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[6]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a6~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[2]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a2~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[0]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a0~porta_datain_reg0                                ; 0.387             ;
; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_differentiator:differentiate_stages[5].auk_dsp_diff|dout[1]                                                         ; rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|altsyncram_vah1:FIFOram|ram_block1a1~porta_datain_reg0                                ; 0.387             ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3] ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ram_block1a15~porta_address_reg0                              ; 0.379             ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2] ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ram_block1a15~porta_address_reg0                              ; 0.379             ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1] ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ram_block1a15~porta_address_reg0                              ; 0.379             ;
; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4] ; tx_cic:TX_CIC_I|tx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ci71:auto_generated|a_dpfifo_9qv:dpfifo|altsyncram_hah1:FIFOram|ram_block1a15~porta_address_reg0                              ; 0.379             ;
; spi_interface:FLASH|data_out[7]                                                                                                                                                                                   ; stm32_interface:STM32_INTERFACE|DATA_BUS_OUT[7]                                                                                                                                                                                                                      ; 0.378             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): Aggressive Performance optimization mode selected -- timing performance will be prioritized at the potential cost of increased logic area and compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10E22C8 for design "WOLF-LITE"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 64, clock division of 335, and phase shift of 0 degrees (0 ps) for MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 1340, and phase shift of 0 degrees (0 ps) for MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[1] port File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 43
Info (15535): Implemented PLL "tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/tx_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/tx_pll_altpll.v Line: 43
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (169197): Configuration voltage level is automatically enforced for the device family 'Cyclone IV E' with the configuration scheme 'Active Serial'
Info (169213): Configuration voltage level of 2.5V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 2.5V.
Info (169213): Configuration voltage level of 2.5V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 2.5V.
Warning (176127): The parameters of the PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 and the PLL MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/tx_pll_altpll.v Line: 77
    Info (176120): The values of the parameter "M" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 64
        Info (176121): The value of the parameter "M" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 10
    Info (176120): The values of the parameter "N" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 5
        Info (176121): The value of the parameter "N" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "LOOP FILTER R" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 6000
        Info (176121): The value of the parameter "LOOP FILTER R" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 4000
    Info (176120): The values of the parameter "VCO POST SCALE" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "VCO POST SCALE" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 1
        Info (176121): The value of the parameter "VCO POST SCALE" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 2
    Info (176120): The values of the parameter "Min VCO Period" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min VCO Period" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 769
        Info (176121): The value of the parameter "Min VCO Period" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 1538
    Info (176120): The values of the parameter "Max VCO Period" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max VCO Period" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 1666
        Info (176121): The value of the parameter "Max VCO Period" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 3333
    Info (176120): The values of the parameter "Center VCO Period" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Center VCO Period" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 769
        Info (176121): The value of the parameter "Center VCO Period" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 1538
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 9843
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 15380
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 and PLL tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1 is 20408
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1 is 33330
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'SDC.sdc'
Warning (332174): Ignored filter at SDC.sdc(5): rx_ciccomp:RX1_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 5
Warning (332049): Ignored create_clock at SDC.sdc(5): Argument <targets> is not an object ID File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 5
    Info (332050): create_clock -name "iq_valid" -period 48KHz {rx_ciccomp:RX1_CICOMP_Q|rx_ciccomp_0002:rx_ciccomp_inst|rx_ciccomp_0002_ast:rx_ciccomp_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_valid} File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 5
Warning (332174): Ignored filter at SDC.sdc(7): clock_sys could not be matched with a clock File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 7
Warning (332174): Ignored filter at SDC.sdc(7): iq_valid could not be matched with a clock File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 7
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {MAIN_PLL|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 335 -multiply_by 64 -duty_cycle 50.00 -name {MAIN_PLL|altpll_component|auto_generated|pll1|clk[0]} {MAIN_PLL|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {MAIN_PLL|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 1340 -duty_cycle 50.00 -name {MAIN_PLL|altpll_component|auto_generated|pll1|clk[1]} {MAIN_PLL|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {TX_PLL|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {TX_PLL|altpll_component|auto_generated|pll1|clk[0]} {TX_PLL|altpll_component|auto_generated|pll1|clk[0]}
Warning (332174): Ignored filter at SDC.sdc(13): clock_crystal could not be matched with a clock File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 13
Warning (332049): Ignored set_output_delay at SDC.sdc(13): Argument -clock is not an object ID File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 13
    Info (332050): set_output_delay -clock clock_crystal -max 36ps [get_ports {DAC_OUTPUT[*]}] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 13
Warning (332049): Ignored set_output_delay at SDC.sdc(14): Argument -clock is not an object ID File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 14
    Info (332050): set_output_delay -clock clock_crystal -min 0ps [get_ports {DAC_OUTPUT[*]}] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 14
Warning (332174): Ignored filter at SDC.sdc(18): clock_adc could not be matched with a clock File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 18
Warning (332049): Ignored set_input_delay at SDC.sdc(18): Argument -clock is not an object ID File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 18
    Info (332050): set_input_delay -clock clock_adc -max 36ps [get_ports ADC_INPUT[*]] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 18
Warning (332049): Ignored set_input_delay at SDC.sdc(19): Argument -clock is not an object ID File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 19
    Info (332050): set_input_delay -clock clock_adc -min 0ps [get_ports ADC_INPUT[*]] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 19
Warning (332049): Ignored set_input_delay at SDC.sdc(20): Argument -clock is not an object ID File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 20
    Info (332050): set_input_delay -clock clock_adc -max 36ps [get_ports ADC_OTR] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 20
Warning (332049): Ignored set_input_delay at SDC.sdc(21): Argument -clock is not an object ID File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 21
    Info (332050): set_input_delay -clock clock_adc -min 0ps [get_ports ADC_OTR] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 21
Warning (332174): Ignored filter at SDC.sdc(27): iq_valid could not be matched with a clock File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 27
Warning (332049): Ignored set_multicycle_path at SDC.sdc(27): Argument <to> is an empty collection File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 27
    Info (332050): set_multicycle_path -from [get_clocks {clock_stm32}] -to [get_clocks {iq_valid}] -setup -end 2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 27
Warning (332049): Ignored set_multicycle_path at SDC.sdc(28): Argument <to> is an empty collection File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 28
    Info (332050): set_multicycle_path -from [get_clocks {clock_stm32}] -to [get_clocks {iq_valid}] -hold -end 2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 28
Warning (332049): Ignored set_multicycle_path at SDC.sdc(29): Argument <from> is an empty collection File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 29
    Info (332050): set_multicycle_path -from [get_clocks {iq_valid}] -to [get_clocks {clock_stm32}] -setup -end 2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 29
Warning (332049): Ignored set_multicycle_path at SDC.sdc(30): Argument <from> is an empty collection File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 30
    Info (332050): set_multicycle_path -from [get_clocks {iq_valid}] -to [get_clocks {clock_stm32}] -hold -end 2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 30
Warning (332174): Ignored filter at SDC.sdc(31): clock_sys could not be matched with a clock File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 31
Warning (332049): Ignored set_multicycle_path at SDC.sdc(31): Argument <to> is an empty collection File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 31
    Info (332050): set_multicycle_path -from [get_clocks {clock_stm32}] -to [get_clocks {clock_sys}] -setup -end 2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 31
Warning (332049): Ignored set_multicycle_path at SDC.sdc(32): Argument <to> is an empty collection File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 32
    Info (332050): set_multicycle_path -from [get_clocks {clock_stm32}] -to [get_clocks {clock_sys}] -hold -end 2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/SDC.sdc Line: 32
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   15.547      clk_sys
    Info (332111):   40.000  clock_stm32
    Info (332111):   81.378 MAIN_PLL|altpll_component|auto_generated|pll1|clk[0]
    Info (332111): 20832.980 MAIN_PLL|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    6.218 TX_PLL|altpll_component|auto_generated|pll1|clk[0]
Info (176352): Promoted node clk_sys~input (placed in PIN 89 (CLK6, DIFFCLK_3p))
    Info (176355): Automatically promoted clock_buffer:SYSCLK_BUFFER|clock_buffer_altclkctrl_0:altclkctrl_0|clock_buffer_altclkctrl_0_sub:clock_buffer_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G9 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/ip/clock_buffer/submodules/clock_buffer_altclkctrl_0.v Line: 61
Info (176353): Automatically promoted node MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2) File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_2) File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/tx_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node data_shifter:RX_CICFIR_GAINER|data_valid_out_Q  File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/data_shifter.v Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node stm32_interface:STM32_INTERFACE|reset_n  File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/stm32_interface.v Line: 64
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mixer:RX_MIXER_I|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_out2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/mult_jnp.tdf Line: 46
        Info (176357): Destination node mixer:RX_MIXER_Q|lpm_mult:lpm_mult_component|mult_jnp:auto_generated|mac_out2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/mult_jnp.tdf Line: 46
        Info (176357): Destination node rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[1] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/cntr_r9b.tdf Line: 43
        Info (176357): Destination node rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_r9b:wr_ptr|counter_reg_bit[0] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/cntr_r9b.tdf Line: 43
        Info (176357): Destination node rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[1] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/cntr_7a7.tdf Line: 44
        Info (176357): Destination node rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_7a7:usedw_counter|counter_reg_bit[0] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/cntr_7a7.tdf Line: 44
        Info (176357): Destination node rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|alt_cic_dec_siso:dec_one|auk_dspip_channel_buffer:fifo_regulator|scfifo:buffer_FIFO|scfifo_qm51:auto_generated|a_dpfifo_5ku:dpfifo|cntr_q9b:rd_ptr_msb|counter_reg_bit[0] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/cntr_q9b.tdf Line: 38
        Info (176357): Destination node rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/cntr_u9b.tdf Line: 58
        Info (176357): Destination node rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/cntr_u9b.tdf Line: 58
        Info (176357): Destination node rx_cic:RX_CIC_Q|rx_cic_cic_ii_0:cic_ii_0|alt_cic_core:core|auk_dspip_avalon_streaming_source:output_source_0|scfifo:source_FIFO|scfifo_ji71:auto_generated|a_dpfifo_gqv:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2] File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/cntr_u9b.tdf Line: 58
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node stm32_interface:STM32_INTERFACE|tx  File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/stm32_interface.v Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node tx_mixer:TX_MIXER_I|lpm_mult:lpm_mult_component|mult_abt:auto_generated|mac_out2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/mult_abt.tdf Line: 46
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a0 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 39
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a1 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 76
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a2 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 113
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a3 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 150
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a4 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 187
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a5 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 224
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a6 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 261
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a7 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 298
        Info (176357): Destination node tx_nco:TX_NCO|tx_nco_nco_ii_0:nco_ii_0|asj_nco_as_m_dp_cen:ux0220|altsyncram:altsyncram_component|altsyncram_4k82:auto_generated|ram_block1a8 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/altsyncram_4k82.tdf Line: 335
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Embedded multiplier block
Warning (15055): PLL "MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 43
    Info (15024): Input port INCLK[0] of node "MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" is driven by clock_buffer:SYSCLK_BUFFER|clock_buffer_altclkctrl_0:altclkctrl_0|clock_buffer_altclkctrl_0_sub:clock_buffer_altclkctrl_0_sub_component|wire_clkctrl1_outclk which is OUTCLK output port of Clock control block type node clock_buffer:SYSCLK_BUFFER|clock_buffer_altclkctrl_0:altclkctrl_0|clock_buffer_altclkctrl_0_sub:clock_buffer_altclkctrl_0_sub_component|clkctrl1 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 43
Warning (15058): PLL "MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 43
Warning (15064): PLL "MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" output port clk[0] feeds output pin "AUDIO_I2S_CLOCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 43
Warning (15064): PLL "MAIN_PLL:MAIN_PLL|altpll:altpll_component|MAIN_PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "AUDIO_48K_CLOCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/main_pll_altpll.v Line: 43
Warning (15055): PLL "tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/tx_pll_altpll.v Line: 43
    Info (15024): Input port INCLK[0] of node "tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1" is driven by clock_buffer:SYSCLK_BUFFER|clock_buffer_altclkctrl_0:altclkctrl_0|clock_buffer_altclkctrl_0_sub:clock_buffer_altclkctrl_0_sub_component|wire_clkctrl1_outclk which is OUTCLK output port of Clock control block type node clock_buffer:SYSCLK_BUFFER|clock_buffer_altclkctrl_0:altclkctrl_0|clock_buffer_altclkctrl_0_sub:clock_buffer_altclkctrl_0_sub_component|clkctrl1 File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/tx_pll_altpll.v Line: 43
Warning (15064): PLL "tx_pll:TX_PLL|altpll:altpll_component|tx_pll_altpll:auto_generated|pll1" output port clk[0] feeds output pin "DAC_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/db/tx_pll_altpll.v Line: 43
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:03
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:56
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (11888): Total time spent on timing analysis during the Fitter is 14.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (169197): Configuration voltage level is automatically enforced for the device family 'Cyclone IV E' with the configuration scheme 'Active Serial'
Info (169213): Configuration voltage level of 2.5V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 2.5V.
Info (169213): Configuration voltage level of 2.5V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 2.5V.
Info (144001): Generated suppressed messages file D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/output_files/WOLF-LITE.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 5738 megabytes
    Info: Processing ended: Thu Jan 07 18:22:03 2021
    Info: Elapsed time: 00:01:41
    Info: Total CPU time (on all processors): 00:03:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Dropbox/Develop/Projects/WOLF-Lite/FPGA/output_files/WOLF-LITE.fit.smsg.


