## 武汉大学2025上半年计算机系统综合设计A
**实验过程中的一些体会**
1. 所有的代码，仿真，运行在机房电脑上都已调试成功:smiley:但是不排除“找不到目标文件”“bit流编入口袋板后效果不符合预期”:innocent:有时会出现一个bit流在不同硬件上出现不同效果:sweat_smile:
2. 资源在.srcs文件夹，包括design sources ,contraints ,IM.coe,DM.coe ,仿真需要的文件(.dat)在.sim文件夹 ,.wcfg文件可以查看仿真效果
3. .edf文件是功能完备的模块，理论上，设计好top文件后，使用老师提供的各模块.edf文件，口袋板上出现**AC**
4. 仿真的时候可以借助[venus](https://venus.cs61c.org/)这个在线网站，可以将汇编代码转换成二进制代码，所以理论上，可以自己编写测试文件(.dat/.coe)
### 课程设计目标有三部分
- **单周期CPU设计**
- **流水线CPU设计**
- **实现复杂功能**：听助教说，他当时实现的是中断？
### 我们实验课时间是周一晚上和周三下午
- 3月3号： 实现单周期CPU的仿真，检验CPU功能是否完备，老师提供了add,lw,sw,beq等指令的.dat文件，通过仿真检查这些指令是否可以在设计的CPU上运行。
- 3月5号： 设计top模块，连接IM,CPU,DM,系统总线模块，使用仿真成功的CPU模块即可，还需重新设计dm_controller模块，通过这个模块处理写入dm的数据和从dm读出的数据。

好久没有管这个仓库，后来我继续设计了RISC-V五级流水线寄存器，也通过了老师的测试样例(AC)
代码已经不想整理了，有一点乱，当初创建项目的时候没有把源文件全都放在一个项目文件夹，现在也不太能找到了

后来老师让我们使用RISC-V的交叉编译的工具，自己写C程序，然后编译得到.coe文件，上版测试，仿真应该是没问题的，但是上版有问题，
原因可能是我修改了总线的接口，连接cpu和ram(可能是rom)的那个接口被我修改了，然后数码管显示就有问题。

没有设计复杂的程序，最后也就拿85...
