+libext+.v+.sv

// tb file
// ../testbench/tb_SoC.sv

-y ../verilog
-y ../verilog/Ring4_20bits
-y ../verilog/Ring4_82bits
