m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/simulation/modelsim
vclk_div_mod
Z1 !s110 1498453974
!i10b 1
!s100 0TEZ``K0mXh<[=l5mMT[E0
I6T4_mm^nDkSAFBz5cNNk;2
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1498439697
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/clk_div_mod.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/clk_div_mod.v
L0 3
Z4 OV;L;10.5b;63
r1
!s85 0
31
Z5 !s108 1498453974.000000
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/clk_div_mod.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/clk_div_mod.v|
!i113 1
Z6 o-vlog01compat -work work
Z7 !s92 -vlog01compat -work work {+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2}
Z8 tCvgOpt 0
vfifo
R1
!i10b 1
!s100 <0MOHMhO]]T8fH[b^SKLS1
Ieea2l<:l9Ie6=BSCc_B?a1
R2
R0
w1497937282
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/fifo.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/fifo.v
Z9 L0 40
R4
r1
!s85 0
31
R5
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/fifo.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/fifo.v|
!i113 1
R6
R7
R8
vfifo_rx
Z10 !s110 1498453975
!i10b 1
!s100 4_>DUn37k`Nkk:PUb74Ra3
INePkZze8U[MCQdUYFOW^K0
R2
R0
w1498329325
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/fifo_rx.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/fifo_rx.v
R9
R4
r1
!s85 0
31
Z11 !s108 1498453975.000000
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/fifo_rx.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/fifo_rx.v|
!i113 1
R6
R7
R8
vFSM_SPI
R10
!i10b 1
!s100 V>hf<45j[NCQT]b1ze2]02
I:aC3U5eiQkAnXZ7GTa8@G0
R2
R0
w1498453364
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/FSM_SPI.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/FSM_SPI.v
L0 23
R4
r1
!s85 0
31
R5
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/FSM_SPI.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/FSM_SPI.v|
!i113 1
R6
R7
R8
n@f@s@m_@s@p@i
vmux_sel
R1
!i10b 1
!s100 `NhNCQf4i2VZ3>0zNZfcb2
I2XfQ<J3LA^;f[AYHnQ`Ol3
R2
R0
w1498062476
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/mux_sel.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/mux_sel.v
L0 1
R4
r1
!s85 0
31
R5
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/mux_sel.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/mux_sel.v|
!i113 1
R6
R7
R8
vparallel_register
R10
!i10b 1
!s100 fMo:eWVbhW34gd_EhYAmR0
IODOaiiCUC5II><^chc2k91
R2
R0
w1498439694
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/parallel_register.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/parallel_register.v
L0 3
R4
r1
!s85 0
31
R11
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/parallel_register.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/parallel_register.v|
!i113 1
R6
R7
R8
vpre_tx_module
R1
!i10b 1
!s100 0X?`haA0;X:hTIgES871W2
IA@X[LdT3??G6Sziia426B2
R2
R0
Z12 w1498439696
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/pre_tx_module.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/pre_tx_module.v
L0 1
R4
r1
!s85 0
31
R5
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/pre_tx_module.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/pre_tx_module.v|
!i113 1
R6
R7
R8
vproyecto2
R1
!i10b 1
!s100 zX3I5S;V2:9]^FF@Sf83^3
IdNR_h7ElkF16M`9UlEW:Q3
R2
R0
w1498451657
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/proyecto2.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/proyecto2.v
L0 3
R4
r1
!s85 0
31
R5
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/proyecto2.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/proyecto2.v|
!i113 1
R6
R7
R8
vrx_shift_register
R10
!i10b 1
!s100 5gM`S;mlco8@JkX0gI[VB2
IU_YXBShFUFH9cXO6CMg2M1
R2
R0
R3
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/rx_shift_register.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/rx_shift_register.v
L0 3
R4
r1
!s85 0
31
R11
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/rx_shift_register.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/rx_shift_register.v|
!i113 1
R6
R7
R8
vshift_register
R1
!i10b 1
!s100 l7Z6=fK_cdmbESj7F=?m92
IJNH:jJ>ohn7[nL1b2jg4E2
R2
R0
R12
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/shift_register.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/shift_register.v
L0 3
R4
r1
!s85 0
31
R5
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/shift_register.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/shift_register.v|
!i113 1
R6
R7
R8
vtb_proyecto2
R10
!i10b 1
!s100 HM<2PzMGoJn9nMz`RCYCG1
IO8kgU<UG3e?J9d]OOifo02
R2
R0
w1498453957
8C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/tb_proyecto2.v
FC:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/tb_proyecto2.v
L0 3
R4
r1
!s85 0
31
R11
!s107 C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/tb_proyecto2.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2|C:/Users/mespinoz/Documents/Maestria ITCR/Prototipado FPGA/Proyecto2/tb_proyecto2.v|
!i113 1
R6
R7
R8
