// Verilog netlist generated by RFSiP netlister
// Cadence Design Systems, Inc.

module phase1 (
I0,I1,I2,I3,I4,I5,VDDext,T1,T2,T3,T4,VDD,T0 );
input  I0;
input  I1;
input  I2;
input  I3;
input  I4;
input  I5;
input  VDDext;
input  T1;
input  T2;
input  T3;
input  T4;
input  VDD;
input  T0;
wire VDD;
wire net029;
wire net017;
wire net035;
wire net031;
wire net53;
wire T0;
wire net028;
wire T1;
wire I4;
wire net55;
wire \gnd! ;
wire net038;
wire T2;
wire net040;
wire net037;
wire T4;
wire net030;
wire net036;
wire net52;
wire I1;
wire I2;
wire net049;
wire I0;
wire I5;
wire T3;
wire net050;
wire net026;
wire net56;
wire net54;
wire net027;
wire net039;
wire I3;
wire VDDext;

comparator    
 I6  ( .VDD( net017 ), .B1( T1 ), .A1( net55 ), .A0( net56 ), .B0( T0 ), .A2( net54 ), .B4( T4 ), .B2( T2 ), .A4( net52 ), .OUT( net049 ), .GND( \gnd!  ), .B3( T3 ), .A3( net53 ) );

vdc    
 V0  ( .PLUS( VDD ), .MINUS( net017 ) );

Abs_Detector    
 I24  ( .VDD( net017 ), .O5( net050 ), .O1( net55 ), .A1( net029 ), .A0( net030 ), .O4( net52 ), .A2( net027 ), .A5( net031 ), .A4( net028 ), .O3( net53 ), .O2( net54 ), .O0( net56 ), .GND( \gnd!  ), .A3( net026 ) );

INVX1    
 I37  ( .VDD( VDDext ), .Y( net026 ), .A( net040 ), .VSS( \gnd!  ) );

INVX1    
 I36  ( .VDD( VDDext ), .Y( net040 ), .A( I3 ), .VSS( \gnd!  ) );

INVX1    
 I35  ( .VDD( VDDext ), .Y( net031 ), .A( net038 ), .VSS( \gnd!  ) );

INVX1    
 I34  ( .VDD( VDDext ), .Y( net038 ), .A( I5 ), .VSS( \gnd!  ) );

INVX1    
 I33  ( .VDD( VDDext ), .Y( net028 ), .A( net039 ), .VSS( \gnd!  ) );

INVX1    
 I32  ( .VDD( VDDext ), .Y( net039 ), .A( I4 ), .VSS( \gnd!  ) );

INVX1    
 I31  ( .VDD( VDDext ), .Y( net027 ), .A( net037 ), .VSS( \gnd!  ) );

INVX1    
 I30  ( .VDD( VDDext ), .Y( net037 ), .A( I2 ), .VSS( \gnd!  ) );

INVX1    
 I29  ( .VDD( VDDext ), .Y( net029 ), .A( net036 ), .VSS( \gnd!  ) );

INVX1    
 I28  ( .VDD( VDDext ), .Y( net036 ), .A( I1 ), .VSS( \gnd!  ) );

INVX1    
 I27  ( .VDD( VDDext ), .Y( net030 ), .A( net035 ), .VSS( \gnd!  ) );

INVX1    
 I26  ( .VDD( VDDext ), .Y( net035 ), .A( I0 ), .VSS( \gnd!  ) );

endmodule

