# Домашнее задание 1

## Дедлайн

16 октября 23:59 (UTC + 3).

## Условие

Реализовать четыре модуля, реализующие функции троичной логики, на языке Verilog:
* `min`
* `max`
* `consensus`
* `any`

Трит кодируется с помощью двух бит:
* `-` - 00
* `0` - 01
* `+` - 10, 1 - старший бит, 0 - младший

Таблицы истинности этих функций:

### `min`

|   | - | 0 | + |
|---|---|---|---|
| - | - | - | - |
| 0 | - | 0 | 0 |
| + | - | 0 | + |

### `max`

|   | - | 0 | + |
|---|---|---|---|
| - | - | 0 | + |
| 0 | 0 | 0 | + |
| + | + | + | + |

### `consensus`

|   | - | 0 | + |
|---|---|---|---|
| - | - | 0 | 0 |
| 0 | 0 | 0 | 0 |
| + | 0 | 0 | + |

### `any`

|   | - | 0 | + |
|---|---|---|---|
| - | - | - | 0 |
| 0 | - | 0 | + |
| + | 0 | + | + |


В качестве решения необходимо прислать файл `ternary_logic.v`, в котором будут реализованы
фунцкии для троичной логики, а также все необходимые примитивы.

В данном задании запрещено использование встроенных логических примитивов, их необходимо реализовать
самостоятельно с помощью транзисторов.

Шаблон для реализации: [`ternary_logic.v`](./ternary_logic.v).

Ваше решение должно собираться при помощи `iverilog -g2012 ternary_logic.v`.

## Тесты

Чтобы протестировать ваше решение: `iverilog -g2012 ternary_logic_tester.v && ./a.out`

## Формат сдачи

Необходимо отправить решение в [гугл-форму](https://docs.google.com/forms/d/e/1FAIpQLSchJu_Und-9LLqebAPFKbT0hIU6rf_jvnUleI3XHDwiAHgF2A/viewform?usp=sf_link).

Для решения необходимо использовать шаблон [`ternary_logic.v`](./ternary_logic.v), файл с вашим решением должен называться
`ternary_logic.v`. Изменять имена и сигнатуру модулей (количество, порядок и названия портов) запрещено.
