
`include "defines.v"

module if_id(

	input wire			      	  clk,
	input wire					  rst,
	

	input wire[`InstAddrBus]	  if_pc,    // å–æŒ‡é˜¶æ®µå–å¾—çš„æŒ‡ä»¤å¯¹åº”çš„åœ°å€ 32bit
	input wire[`InstBus]          if_inst,  // å–æŒ‡é˜¶æ®µå–å¾—çš„æŒ‡ä»? 32bit
	input wire					  stall,
	input wire   				  stall_aluop,
	output reg[`InstAddrBus]      id_pc,    // è¯‘ç é˜¶æ®µçš„æŒ‡ä»¤å¯¹åº”çš„åœ°å€ 32bit
	output reg[`InstBus]          id_inst   // è¯‘ç é˜¶æ®µçš„æŒ‡ä»? 32bit
	
);

	

endmodule