# 버스구조 & I/O

# 버스 구조 (Bus Structure)

> CPU, 메모리, I/O 장치 등 컴퓨터 시스템 구성 요소를 상호 연결하는 중심 통로
> 

---

## 구성 요소

1. **데이터 버스 (Data Bus)**
    - 시스템 요소들 간에 **데이터 값**을 전송하는 선들의 집합
    - **양방향 전송(Bidirectional)** 가능
    - 버스 폭(bits)이 크면 한 번에 더 많은 데이터를 전송 가능 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
2. **주소 버스 (Address Bus)**
    - CPU가 메모리나 I/O 장치에 접근할 때, **어디에 접근할지(주소)**를 지정하는 선들
    - 일반적으로 **단방향(Unidirectional)** (CPU → 메모리/장치) [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
    - 폭이 크면 더 넓은 주소 공간에 접근 가능
3. **제어 버스 (Control Bus)**
    - 읽기/쓰기 신호, 클럭, 리셋, 인터럽트 요청 등 **제어 신호**를 전달하는 선들 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)

---

## 주요 개념 — 시스템 버스

- **시스템 버스(System Bus)**: 데이터, 주소, 제어 버스가 합쳐진 공통 전송로
- **버스 대역폭 (Bus Bandwidth)**
    - 단위 시간당 전송 가능한 데이터의 양
    - 예: 버스 클럭주파수 * 데이터 버스 폭
    - 예시: 50 MHz, 데이터 버스 폭 64 비트 (8 바이트) → 8 * (50 × 10⁶) = **400 Mbytes/sec** [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)

---

## 버스 동작 및 신호

- **쓰기 동작 (Write Operation)**
    1. 버스 마스터가 사용권 획득
    2. 주소, 데이터, 쓰기 신호를 버스를 통해 전송 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
- **읽기 동작 (Read Operation)**
    1. 버스 마스터가 사용권 획득
    2. 주소와 읽기 신호 전송 → CPU는 그 데이터가 전송될 때까지 대기 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)

---

## 버스 클럭 & 동기/비동기

- **동기식 버스 (Synchronous Bus)**: 공통 클럭에 맞춰 버스 동작이 이루어짐
- **비동기식 버스 (Asynchronous Bus)**: 동작 타이밍이 클럭이 아닌 제어 신호에 의해 결정 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)

---

## 버스 중재 (Bus Arbitration)

- **버스 경합 (Contention)**: 여러 마스터가 동시에 버스를 사용하려는 상황 발생 가능
- **버스 중재 (Bus Arbitration)**: 중재기를 통해 마스터들 중 하나씩 번갈아 버스 사용권 부여
- **중재 방식 종류**:
    1. **병렬 중재 (Parallel Arbitration)**
        - 고정 우선순위, 가변 우선순위 방식 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
    2. **직렬 중재 (Serial Arbitration)**
        - 중앙 집중식 직렬, 분산식 직렬 방식 (예: 데이지 체인) [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
- **폴링 방식**
    - 하드웨어 또는 소프트웨어 폴링으로 버스 사용 요구를 확인 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)

---

# I/O 입출력 장치 (Input/Output Devices)

> 컴퓨터가 외부와 데이터를 주고받기 위해 사용하는 장치 및 그 제어 방식
> 

---

## I/O 제어 및 제어기 (Controller)

- **I/O 제어기 (I/O Controller)** 필요 이유:
    - I/O 장치는 시스템 버스에 직접 접속하지 않음 → **중간 인터페이스 필요** [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
- **I/O 제어기의 역할**:
    - 장치 제어 및 타이밍 조정
    - CPU와 통신 (명령 전송, 상태 확인 등)
    - 장치와 직접 통신
    - **데이터 버퍼링** (Buffering)
    - **오류 검출 및 처리** [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)

---

## I/O 방식

1. **프로그램 제어 입출력 (Programmed I/O)**
    - CPU가 반복적으로 I/O 장치의 상태 확인 → 응답 대기
    - CPU 자원 낭비 큼 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
2. **인터럽트 기반 I/O (Interrupt-driven I/O)**
    - I/O 장치가 준비 또는 완료 시 인터럽트 요청(INTR) → CPU가 이를 처리
    - **인터럽트 응답(Interrupt Acknowledge, INTA)** 선 통해 신호 처리 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
    - **인터럽트 방식**:
        - **다중 인터럽트 방식**: 각 I/O 제어기마다 별도 INTR/INTA선
        - **데이지 체인 방식**: INTA선이 I/O 제어기들에 직렬 연결 → 우선순위 방식으로 응답
        - **소프트웨어 폴링 방식**: CPU가 TEST I/O 선을 통해 인터럽트 요청 확인 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)
3. **DMA (Direct Memory Access)**
    - CPU 개입 없이 I/O 장치 ↔ 메모리 간 직접 데이터 전송
    - **사이클 스틸링 (Cycle Stealing)**: DMA가 일부 버스 사이클을 차지하여 전송 수행
    - CPU는 상대적으로 자유로움, 데이터 전송 효율 증가 [공부 기록장](https://dream-and-develop.tistory.com/119?utm_source=chatgpt.com)

---

## I/O 프로세서 / I/O 채널

- **I/O 프로세서 (I/O Processor)** 또는 **I/O 채널 (IOP)**
    - I/O 전용 프로세서 또는 보드
    - I/O 제어를 전담, CPU의 부담 경감

---