/*
 * NOTE: Autogenerated file by gen_soc_headers.py
 * for MCXL255VDF/signal_configuration.xml
 *
 * 
 */

#ifndef _ZEPHYR_DTS_BINDING_MCXL255VDF_
#define _ZEPHYR_DTS_BINDING_MCXL255VDF_

#define MCXL_MUX(port, pin, mux)		\
	(((((port) - '0') & 0xF) << 28) |	\
	(((pin) & 0x3F) << 22) |		\
	(((mux) & 0xF) << 8))

#define P0_0 MCXL_MUX('0',0,0) /* PT0_0 */
#define AONTRIG_OUT0_P0_0 MCXL_MUX('0',0,1) /* PT0_0 */
#define AON_LPUART0_TX_P0_0 MCXL_MUX('0',0,2) /* PT0_0 */
#define KPP_ROW_0_P0_0 MCXL_MUX('0',0,3) /* PT0_0 */
#define QTMR0_OUT0_P0_0 MCXL_MUX('0',0,5) /* PT0_0 */
#define AONTRIG_IN2_P0_0 MCXL_MUX('0',0,6) /* PT0_0 */
#define P0_1 MCXL_MUX('0',1,0) /* PT0_1 */
#define AON_ACMP0_IN5_P0_1 MCXL_MUX('0',1,0) /* PT0_1 */
#define AON_LPACMP_IN_0_P0_1 MCXL_MUX('0',1,0) /* PT0_1 */
#define AONTRIG_OUT1_P0_1 MCXL_MUX('0',1,1) /* PT0_1 */
#define AON_LPUART0_RX_P0_1 MCXL_MUX('0',1,2) /* PT0_1 */
#define KPP_ROW_1_P0_1 MCXL_MUX('0',1,3) /* PT0_1 */
#define QTMR0_OUT1_P0_1 MCXL_MUX('0',1,5) /* PT0_1 */
#define AONTRIG_IN3_P0_1 MCXL_MUX('0',1,6) /* PT0_1 */
#define LCSenseCMP_CH0_P0_1 MCXL_MUX('0',1,7) /* PT0_1 */
#define AON_LPACMP_IN_1_P0_2 MCXL_MUX('0',2,0) /* PT0_2 */
#define AON_ACMP0_IN1_P0_2 MCXL_MUX('0',2,0) /* PT0_2 */
#define P0_2 MCXL_MUX('0',2,0) /* PT0_2 */
#define AONTRIG_IN0_P0_2 MCXL_MUX('0',2,1) /* PT0_2 */
#define AON_LPI2C0_SCL_P0_2 MCXL_MUX('0',2,2) /* PT0_2 */
#define KPP_COL_0_P0_2 MCXL_MUX('0',2,3) /* PT0_2 */
#define LPTMR0_ALT2_P0_2 MCXL_MUX('0',2,4) /* PT0_2 */
#define QTMR0_OUT2_P0_2 MCXL_MUX('0',2,5) /* PT0_2 */
#define LCSenseCMP_CH1_P0_2 MCXL_MUX('0',2,7) /* PT0_2 */
#define AON_LPACMP_IN_2_P0_3 MCXL_MUX('0',3,0) /* PT0_3 */
#define AON_ACMP0_IN2_P0_3 MCXL_MUX('0',3,0) /* PT0_3 */
#define P0_3 MCXL_MUX('0',3,0) /* PT0_3 */
#define AONTRIG_IN1_P0_3 MCXL_MUX('0',3,1) /* PT0_3 */
#define AON_LPI2C0_SDA_P0_3 MCXL_MUX('0',3,2) /* PT0_3 */
#define KPP_COL_1_P0_3 MCXL_MUX('0',3,3) /* PT0_3 */
#define LPTMR0_ALT1_P0_3 MCXL_MUX('0',3,4) /* PT0_3 */
#define QTMR0_OUT3_P0_3 MCXL_MUX('0',3,5) /* PT0_3 */
#define LCSenseCMP_CH2_P0_3 MCXL_MUX('0',3,7) /* PT0_3 */
#define AON_LPACMP_IN_3_P0_4 MCXL_MUX('0',4,0) /* PT0_4 */
#define P0_4 MCXL_MUX('0',4,0) /* PT0_4 */
#define AON_ACMP0_IN3_P0_4 MCXL_MUX('0',4,0) /* PT0_4 */
#define AON_LPI2C0_SCL_P0_4 MCXL_MUX('0',4,2) /* PT0_4 */
#define KPP_ROW_2_P0_4 MCXL_MUX('0',4,3) /* PT0_4 */
#define LPTMR0_ALT0_P0_4 MCXL_MUX('0',4,4) /* PT0_4 */
#define LCSenseCMP_CH3_P0_4 MCXL_MUX('0',4,7) /* PT0_4 */
#define P0_5 MCXL_MUX('0',5,0) /* PT0_5 */
#define AON_LPI2C0_SDA_P0_5 MCXL_MUX('0',5,2) /* PT0_5 */
#define KPP_ROW_3_P0_5 MCXL_MUX('0',5,3) /* PT0_5 */
#define LPTMR0_ALT1_P0_5 MCXL_MUX('0',5,4) /* PT0_5 */
#define AONCMP0_OUT_P0_5 MCXL_MUX('0',5,5) /* PT0_5 */
#define LPACMP_OUT_P0_5 MCXL_MUX('0',5,6) /* PT0_5 */
#define P0_6 MCXL_MUX('0',6,0) /* PT0_6 */
#define AONTRIG_OUT0_P0_6 MCXL_MUX('0',6,1) /* PT0_6 */
#define AON_LPI2C0_SCL_P0_6 MCXL_MUX('0',6,2) /* PT0_6 */
#define KPP_COL_0_P0_6 MCXL_MUX('0',6,3) /* PT0_6 */
#define AON_LPUART0_TX_P0_6 MCXL_MUX('0',6,4) /* PT0_6 */
#define AONTRIG_IN6_P0_6 MCXL_MUX('0',6,6) /* PT0_6 */
#define KPP_COL_2_P0_6 MCXL_MUX('0',6,9) /* PT0_6 */
#define P0_7 MCXL_MUX('0',7,0) /* PT0_7 */
#define AONTRIG_OUT1_P0_7 MCXL_MUX('0',7,1) /* PT0_7 */
#define AON_LPI2C0_SDA_P0_7 MCXL_MUX('0',7,2) /* PT0_7 */
#define KPP_COL_1_P0_7 MCXL_MUX('0',7,3) /* PT0_7 */
#define AON_LPUART0_RX_P0_7 MCXL_MUX('0',7,4) /* PT0_7 */
#define AONTRIG_IN7_P0_7 MCXL_MUX('0',7,6) /* PT0_7 */
#define KPP_COL_3_P0_7 MCXL_MUX('0',7,9) /* PT0_7 */
#define P0_8 MCXL_MUX('0',8,0) /* PT0_8 */
#define AONTRIG_IN0_P0_8 MCXL_MUX('0',8,1) /* PT0_8 */
#define AON_LPUART0_TX_P0_8 MCXL_MUX('0',8,2) /* PT0_8 */
#define KPP_COL_2_P0_8 MCXL_MUX('0',8,3) /* PT0_8 */
#define AONCMP0_OUT_P0_8 MCXL_MUX('0',8,5) /* PT0_8 */
#define LPACMP_OUT_P0_8 MCXL_MUX('0',8,6) /* PT0_8 */
#define LCSensePushPullALT0_CH0_P0_8 MCXL_MUX('0',8,7) /* PT0_8 */
#define LCSenseTristateALT0_CH0_P0_8 MCXL_MUX('0',8,8) /* PT0_8 */
#define KPP_COL_4_P0_8 MCXL_MUX('0',8,9) /* PT0_8 */
#define P0_9 MCXL_MUX('0',9,0) /* PT0_9 */
#define AONTRIG_IN1_P0_9 MCXL_MUX('0',9,1) /* PT0_9 */
#define AON_LPUART0_RX_P0_9 MCXL_MUX('0',9,2) /* PT0_9 */
#define KPP_COL_3_P0_9 MCXL_MUX('0',9,3) /* PT0_9 */
#define LCSensePushPullALT0_CH3_P0_9 MCXL_MUX('0',9,7) /* PT0_9 */
#define LCSenseTristateALT0_CH3_P0_9 MCXL_MUX('0',9,8) /* PT0_9 */
#define KPP_COL_5_P0_9 MCXL_MUX('0',9,9) /* PT0_9 */
#define AON_LPADC0_A2_P0_10 MCXL_MUX('0',10,0) /* PT0_10 */
#define P0_10 MCXL_MUX('0',10,0) /* PT0_10 */
#define AON_LPACMP_IN_4_P0_10 MCXL_MUX('0',10,0) /* PT0_10 */
#define AONTRIG_IN2_P0_10 MCXL_MUX('0',10,1) /* PT0_10 */
#define AONCMP0_OUT_P0_10 MCXL_MUX('0',10,5) /* PT0_10 */
#define P0_11 MCXL_MUX('0',11,0) /* PT0_11 */
#define AON_LPADC0_A1_P0_11 MCXL_MUX('0',11,0) /* PT0_11 */
#define AON_LPACMP_IN_5_P0_11 MCXL_MUX('0',11,0) /* PT0_11 */
#define AONTRIG_IN3_P0_11 MCXL_MUX('0',11,1) /* PT0_11 */
#define P0_12 MCXL_MUX('0',12,0) /* PT0_12 */
#define AON_LPADC0_A0_P0_12 MCXL_MUX('0',12,0) /* PT0_12 */
#define AON_ACMP0_IN4_P0_12 MCXL_MUX('0',12,0) /* PT0_12 */
#define AONTRIG_IN4_P0_12 MCXL_MUX('0',12,1) /* PT0_12 */
#define AON_LPI2C0_SCL_P0_12 MCXL_MUX('0',12,2) /* PT0_12 */
#define KPP_ROW_0_P0_12 MCXL_MUX('0',12,3) /* PT0_12 */
#define LPTMR0_ALT2_P0_12 MCXL_MUX('0',12,4) /* PT0_12 */
#define QTMR1_OUT0_P0_12 MCXL_MUX('0',12,5) /* PT0_12 */
#define LPACMP_OUT_P0_12 MCXL_MUX('0',12,6) /* PT0_12 */
#define LCSensePushPullALT0_CH2_P0_12 MCXL_MUX('0',12,7) /* PT0_12 */
#define LCSenseTristateALT0_CH2_P0_12 MCXL_MUX('0',12,8) /* PT0_12 */
#define KPP_ROW_4_P0_12 MCXL_MUX('0',12,9) /* PT0_12 */
#define P0_13 MCXL_MUX('0',13,0) /* PT0_13 */
#define AON_LPADC0_A3_P0_13 MCXL_MUX('0',13,0) /* PT0_13 */
#define AONTRIG_IN5_P0_13 MCXL_MUX('0',13,1) /* PT0_13 */
#define AON_LPI2C0_SDA_P0_13 MCXL_MUX('0',13,2) /* PT0_13 */
#define KPP_ROW_1_P0_13 MCXL_MUX('0',13,3) /* PT0_13 */
#define LPTMR0_ALT3_P0_13 MCXL_MUX('0',13,4) /* PT0_13 */
#define QTMR1_OUT1_P0_13 MCXL_MUX('0',13,5) /* PT0_13 */
#define LPACMP_OUT_P0_13 MCXL_MUX('0',13,6) /* PT0_13 */
#define LCSensePushPullALT0_CH1_P0_13 MCXL_MUX('0',13,7) /* PT0_13 */
#define LCSenseTristateALT0_CH1_P0_13 MCXL_MUX('0',13,8) /* PT0_13 */
#define KPP_ROW_5_P0_13 MCXL_MUX('0',13,9) /* PT0_13 */
#define P0_14 MCXL_MUX('0',14,0) /* PT0_14 */
#define SWDIO_P0_14 MCXL_MUX('0',14,1) /* PT0_14 */
#define AON_LPUART0_TX_P0_14 MCXL_MUX('0',14,2) /* PT0_14 */
#define KPP_COL_2_P0_14 MCXL_MUX('0',14,3) /* PT0_14 */
#define LPTMR0_ALT0_P0_14 MCXL_MUX('0',14,4) /* PT0_14 */
#define QTMR1_OUT2_P0_14 MCXL_MUX('0',14,5) /* PT0_14 */
#define AONTRIG_OUT0_P0_14 MCXL_MUX('0',14,6) /* PT0_14 */
#define KPP_COL_6_P0_14 MCXL_MUX('0',14,9) /* PT0_14 */
#define P0_15 MCXL_MUX('0',15,0) /* PT0_15 */
#define SWCLK_P0_15 MCXL_MUX('0',15,1) /* PT0_15 */
#define AON_LPUART0_RX_P0_15 MCXL_MUX('0',15,2) /* PT0_15 */
#define KPP_COL_3_P0_15 MCXL_MUX('0',15,3) /* PT0_15 */
#define LPTMR0_ALT1_P0_15 MCXL_MUX('0',15,4) /* PT0_15 */
#define QTMR1_OUT3_P0_15 MCXL_MUX('0',15,5) /* PT0_15 */
#define AONTRIG_OUT1_P0_15 MCXL_MUX('0',15,6) /* PT0_15 */
#define KPP_COL_7_P0_15 MCXL_MUX('0',15,9) /* PT0_15 */
#define P0_16 MCXL_MUX('0',16,0) /* PT0_16 */
#define SWO_P0_16 MCXL_MUX('0',16,1) /* PT0_16 */
#define AON_LPI2C0_SCL_P0_16 MCXL_MUX('0',16,2) /* PT0_16 */
#define KPP_ROW_2_P0_16 MCXL_MUX('0',16,3) /* PT0_16 */
#define LPTMR0_ALT2_P0_16 MCXL_MUX('0',16,4) /* PT0_16 */
#define QTMR0_OUT0_P0_16 MCXL_MUX('0',16,5) /* PT0_16 */
#define AONTRIG_IN6_P0_16 MCXL_MUX('0',16,6) /* PT0_16 */
#define KPP_ROW_6_P0_16 MCXL_MUX('0',16,9) /* PT0_16 */
#define P0_17 MCXL_MUX('0',17,0) /* PT0_17 */
#define AON_LPI2C0_SDA_P0_17 MCXL_MUX('0',17,2) /* PT0_17 */
#define KPP_ROW_3_P0_17 MCXL_MUX('0',17,3) /* PT0_17 */
#define LPTMR0_ALT3_P0_17 MCXL_MUX('0',17,4) /* PT0_17 */
#define QTMR1_OUT0_P0_17 MCXL_MUX('0',17,5) /* PT0_17 */
#define AONTRIG_IN7_P0_17 MCXL_MUX('0',17,6) /* PT0_17 */
#define KPP_ROW_7_P0_17 MCXL_MUX('0',17,9) /* PT0_17 */
#define P1_0 MCXL_MUX('1',0,0) /* PT1_0 */
#define TRIG_IN13_P1_0 MCXL_MUX('1',0,1) /* PT1_0 */
#define LPI2C1_SCL_P1_0 MCXL_MUX('1',0,2) /* PT1_0 */
#define TRIG_OUT0_P1_0 MCXL_MUX('1',0,5) /* PT1_0 */
#define CT2_MAT0_P1_0 MCXL_MUX('1',0,6) /* PT1_0 */
#define SLCD_46_P1_0 MCXL_MUX('1',0,7) /* PT1_0 */
#define P1_1 MCXL_MUX('1',1,0) /* PT1_1 */
#define TRIG_IN14_P1_1 MCXL_MUX('1',1,1) /* PT1_1 */
#define LPI2C1_SDA_P1_1 MCXL_MUX('1',1,2) /* PT1_1 */
#define LPSPI1_PCS1_P1_1 MCXL_MUX('1',1,3) /* PT1_1 */
#define TRIG_OUT1_P1_1 MCXL_MUX('1',1,5) /* PT1_1 */
#define ACMP0_OUT_P1_1 MCXL_MUX('1',1,6) /* PT1_1 */
#define SLCD_47_P1_1 MCXL_MUX('1',1,7) /* PT1_1 */
#define WUU_P0_P1_1 MCXL_MUX('1',1,8) /* PT1_1 */
#define SLCD_VLL1_P1_2 MCXL_MUX('1',2,0) /* PT1_2 */
#define P1_2 MCXL_MUX('1',2,0) /* PT1_2 */
#define TRIG_IN15_P1_2 MCXL_MUX('1',2,1) /* PT1_2 */
#define LPUART1_RXD_P1_2 MCXL_MUX('1',2,2) /* PT1_2 */
#define LPSPI1_SDI_P1_2 MCXL_MUX('1',2,3) /* PT1_2 */
#define LPI2C1_HREQ_P1_2 MCXL_MUX('1',2,4) /* PT1_2 */
#define TRIG_OUT2_P1_2 MCXL_MUX('1',2,5) /* PT1_2 */
#define CT0_MAT0_P1_2 MCXL_MUX('1',2,6) /* PT1_2 */
#define WUU_P1_P1_2 MCXL_MUX('1',2,8) /* PT1_2 */
#define P1_3 MCXL_MUX('1',3,0) /* PT1_3 */
#define SLCD_VLL2_P1_3 MCXL_MUX('1',3,0) /* PT1_3 */
#define TRIG_IN16_P1_3 MCXL_MUX('1',3,1) /* PT1_3 */
#define LPUART1_TXD_P1_3 MCXL_MUX('1',3,2) /* PT1_3 */
#define LPSPI1_PCS0_P1_3 MCXL_MUX('1',3,3) /* PT1_3 */
#define UTICK_CAP0_P1_3 MCXL_MUX('1',3,4) /* PT1_3 */
#define TRIG_OUT3_P1_3 MCXL_MUX('1',3,5) /* PT1_3 */
#define CT0_MAT1_P1_3 MCXL_MUX('1',3,6) /* PT1_3 */
#define P1_4 MCXL_MUX('1',4,0) /* PT1_4 */
#define TRIG_IN17_P1_4 MCXL_MUX('1',4,1) /* PT1_4 */
#define LPUART1_RTS_B_P1_4 MCXL_MUX('1',4,2) /* PT1_4 */
#define LPI2C1_SCL_P1_4 MCXL_MUX('1',4,3) /* PT1_4 */
#define TRIG_OUT6_P1_4 MCXL_MUX('1',4,5) /* PT1_4 */
#define CT0_MAT2_P1_4 MCXL_MUX('1',4,6) /* PT1_4 */
#define P1_5 MCXL_MUX('1',5,0) /* PT1_5 */
#define TRIG_IN18_P1_5 MCXL_MUX('1',5,1) /* PT1_5 */
#define LPUART1_CTS_B_P1_5 MCXL_MUX('1',5,2) /* PT1_5 */
#define LPI2C1_SDA_P1_5 MCXL_MUX('1',5,3) /* PT1_5 */
#define TRIG_OUT7_P1_5 MCXL_MUX('1',5,5) /* PT1_5 */
#define CT0_MAT3_P1_5 MCXL_MUX('1',5,6) /* PT1_5 */
#define WUU_P2_P1_5 MCXL_MUX('1',5,8) /* PT1_5 */
#define P1_6 MCXL_MUX('1',6,0) /* PT1_6 */
#define TRIG_IN19_P1_6 MCXL_MUX('1',6,1) /* PT1_6 */
#define LPI2C0_SCL_P1_6 MCXL_MUX('1',6,2) /* PT1_6 */
#define LPUART1_RTS_B_P1_6 MCXL_MUX('1',6,3) /* PT1_6 */
#define LPSPI1_SDI_P1_6 MCXL_MUX('1',6,4) /* PT1_6 */
#define LPUART0_RXD_P1_6 MCXL_MUX('1',6,5) /* PT1_6 */
#define CT2_MAT1_P1_6 MCXL_MUX('1',6,6) /* PT1_6 */
#define SLCD_2_P1_6 MCXL_MUX('1',6,7) /* PT1_6 */
#define P1_7 MCXL_MUX('1',7,0) /* PT1_7 */
#define TRIG_IN15_P1_7 MCXL_MUX('1',7,1) /* PT1_7 */
#define LPI2C0_SDA_P1_7 MCXL_MUX('1',7,2) /* PT1_7 */
#define LPUART1_CTS_B_P1_7 MCXL_MUX('1',7,3) /* PT1_7 */
#define LPSPI1_PCS0_P1_7 MCXL_MUX('1',7,4) /* PT1_7 */
#define LPUART0_TXD_P1_7 MCXL_MUX('1',7,5) /* PT1_7 */
#define CT2_MAT2_P1_7 MCXL_MUX('1',7,6) /* PT1_7 */
#define SLCD_3_P1_7 MCXL_MUX('1',7,7) /* PT1_7 */
#define WUU_P3_P1_7 MCXL_MUX('1',7,8) /* PT1_7 */
#define P1_8 MCXL_MUX('1',8,0) /* PT1_8 */
#define TRIG_IN16_P1_8 MCXL_MUX('1',8,1) /* PT1_8 */
#define LPI2C0_SCLS_P1_8 MCXL_MUX('1',8,2) /* PT1_8 */
#define LPUART0_RXD_P1_8 MCXL_MUX('1',8,3) /* PT1_8 */
#define LPSPI1_SDO_P1_8 MCXL_MUX('1',8,4) /* PT1_8 */
#define CT2_MAT3_P1_8 MCXL_MUX('1',8,6) /* PT1_8 */
#define SLCD_4_P1_8 MCXL_MUX('1',8,7) /* PT1_8 */
#define WUU_P4_P1_8 MCXL_MUX('1',8,8) /* PT1_8 */
#define P1_9 MCXL_MUX('1',9,0) /* PT1_9 */
#define TRIG_IN17_P1_9 MCXL_MUX('1',9,1) /* PT1_9 */
#define LPI2C0_SDAS_P1_9 MCXL_MUX('1',9,2) /* PT1_9 */
#define LPUART0_TXD_P1_9 MCXL_MUX('1',9,3) /* PT1_9 */
#define LPSPI1_SCK_P1_9 MCXL_MUX('1',9,4) /* PT1_9 */
#define SLCD_5_P1_9 MCXL_MUX('1',9,7) /* PT1_9 */
#define P1_10 MCXL_MUX('1',10,0) /* PT1_10 */
#define TRIG_IN18_P1_10 MCXL_MUX('1',10,1) /* PT1_10 */
#define LPI2C0_SCL_P1_10 MCXL_MUX('1',10,2) /* PT1_10 */
#define UTICK_CAP3_P1_10 MCXL_MUX('1',10,4) /* PT1_10 */
#define TRIG_OUT6_P1_10 MCXL_MUX('1',10,5) /* PT1_10 */
#define SLCD_48_P1_10 MCXL_MUX('1',10,7) /* PT1_10 */
#define P1_11 MCXL_MUX('1',11,0) /* PT1_11 */
#define TRIG_IN19_P1_11 MCXL_MUX('1',11,1) /* PT1_11 */
#define LPI2C0_SDA_P1_11 MCXL_MUX('1',11,2) /* PT1_11 */
#define TRIG_OUT7_P1_11 MCXL_MUX('1',11,5) /* PT1_11 */
#define SLCD_49_P1_11 MCXL_MUX('1',11,7) /* PT1_11 */
#define WUU_P8_P1_11 MCXL_MUX('1',11,8) /* PT1_11 */
#define P1_12 MCXL_MUX('1',12,0) /* PT1_12 */
#define TRIG_IN19_P1_12 MCXL_MUX('1',12,1) /* PT1_12 */
#define TRIG_OUT2_P1_12 MCXL_MUX('1',12,5) /* PT1_12 */
#define CT0_MAT2_P1_12 MCXL_MUX('1',12,6) /* PT1_12 */
#define SLCD_6_P1_12 MCXL_MUX('1',12,7) /* PT1_12 */
#define P1_13 MCXL_MUX('1',13,0) /* PT1_13 */
#define TRIG_IN18_P1_13 MCXL_MUX('1',13,1) /* PT1_13 */
#define LPI2C1_SCL_P1_13 MCXL_MUX('1',13,2) /* PT1_13 */
#define LPUART0_RTS_B_P1_13 MCXL_MUX('1',13,5) /* PT1_13 */
#define CT2_MAT0_P1_13 MCXL_MUX('1',13,6) /* PT1_13 */
#define SLCD_7_P1_13 MCXL_MUX('1',13,7) /* PT1_13 */
#define P1_14 MCXL_MUX('1',14,0) /* PT1_14 */
#define TRIG_IN19_P1_14 MCXL_MUX('1',14,1) /* PT1_14 */
#define LPI2C1_SDA_P1_14 MCXL_MUX('1',14,2) /* PT1_14 */
#define LPUART0_CTS_B_P1_14 MCXL_MUX('1',14,5) /* PT1_14 */
#define CT2_MAT1_P1_14 MCXL_MUX('1',14,6) /* PT1_14 */
#define SLCD_8_P1_14 MCXL_MUX('1',14,7) /* PT1_14 */
#define WUU_P5_P1_14 MCXL_MUX('1',14,8) /* PT1_14 */
#define P1_15 MCXL_MUX('1',15,0) /* PT1_15 */
#define FREQME_CLK_IN0_P1_15 MCXL_MUX('1',15,1) /* PT1_15 */
#define LPSPI1_SDO_P1_15 MCXL_MUX('1',15,3) /* PT1_15 */
#define UTICK_CAP1_P1_15 MCXL_MUX('1',15,4) /* PT1_15 */
#define TRIG_OUT4_P1_15 MCXL_MUX('1',15,5) /* PT1_15 */
#define CT1_MAT0_P1_15 MCXL_MUX('1',15,6) /* PT1_15 */
#define SLCD_9_P1_15 MCXL_MUX('1',15,7) /* PT1_15 */
#define P1_16 MCXL_MUX('1',16,0) /* PT1_16 */
#define FREQME_CLK_IN1_P1_16 MCXL_MUX('1',16,1) /* PT1_16 */
#define LPI2C0_HREQ_P1_16 MCXL_MUX('1',16,2) /* PT1_16 */
#define LPSPI1_SCK_P1_16 MCXL_MUX('1',16,3) /* PT1_16 */
#define UTICK_CAP2_P1_16 MCXL_MUX('1',16,4) /* PT1_16 */
#define TRIG_OUT5_P1_16 MCXL_MUX('1',16,5) /* PT1_16 */
#define CT1_MAT1_P1_16 MCXL_MUX('1',16,6) /* PT1_16 */
#define SLCD_10_P1_16 MCXL_MUX('1',16,7) /* PT1_16 */
#define WUU_P6_P1_16 MCXL_MUX('1',16,8) /* PT1_16 */
#define P1_17 MCXL_MUX('1',17,0) /* PT1_17 */
#define TRIG_IN0_P1_17 MCXL_MUX('1',17,1) /* PT1_17 */
#define LPI2C1_HREQ_P1_17 MCXL_MUX('1',17,2) /* PT1_17 */
#define LPSPI1_SDO_P1_17 MCXL_MUX('1',17,3) /* PT1_17 */
#define TRIG_OUT0_P1_17 MCXL_MUX('1',17,5) /* PT1_17 */
#define ACMP0_OUT_P1_17 MCXL_MUX('1',17,6) /* PT1_17 */
#define SLCD_11_P1_17 MCXL_MUX('1',17,7) /* PT1_17 */
#define WUU_P7_P1_17 MCXL_MUX('1',17,8) /* PT1_17 */
#define P1_18 MCXL_MUX('1',18,0) /* PT1_18 */
#define TRIG_IN1_P1_18 MCXL_MUX('1',18,1) /* PT1_18 */
#define LPI2C1_SCL_P1_18 MCXL_MUX('1',18,2) /* PT1_18 */
#define LPSPI1_SCK_P1_18 MCXL_MUX('1',18,3) /* PT1_18 */
#define TRIG_OUT1_P1_18 MCXL_MUX('1',18,5) /* PT1_18 */
#define CT0_MAT0_P1_18 MCXL_MUX('1',18,6) /* PT1_18 */
#define SLCD_12_P1_18 MCXL_MUX('1',18,7) /* PT1_18 */
#define P1_19 MCXL_MUX('1',19,0) /* PT1_19 */
#define TRIG_IN2_P1_19 MCXL_MUX('1',19,1) /* PT1_19 */
#define LPI2C1_SDA_P1_19 MCXL_MUX('1',19,2) /* PT1_19 */
#define LPSPI1_SDI_P1_19 MCXL_MUX('1',19,3) /* PT1_19 */
#define TRIG_OUT2_P1_19 MCXL_MUX('1',19,5) /* PT1_19 */
#define CT0_MAT1_P1_19 MCXL_MUX('1',19,6) /* PT1_19 */
#define SLCD_13_P1_19 MCXL_MUX('1',19,7) /* PT1_19 */
#define WUU_P9_P1_19 MCXL_MUX('1',19,8) /* PT1_19 */
#define P1_20 MCXL_MUX('1',20,0) /* PT1_20 */
#define TRIG_IN3_P1_20 MCXL_MUX('1',20,1) /* PT1_20 */
#define LPUART1_RXD_P1_20 MCXL_MUX('1',20,2) /* PT1_20 */
#define LPSPI1_PCS0_P1_20 MCXL_MUX('1',20,3) /* PT1_20 */
#define TRIG_OUT3_P1_20 MCXL_MUX('1',20,5) /* PT1_20 */
#define CT0_MAT2_P1_20 MCXL_MUX('1',20,6) /* PT1_20 */
#define SLCD_14_P1_20 MCXL_MUX('1',20,7) /* PT1_20 */
#define WUU_P10_P1_20 MCXL_MUX('1',20,8) /* PT1_20 */
#define P1_21 MCXL_MUX('1',21,0) /* PT1_21 */
#define TRIG_IN4_P1_21 MCXL_MUX('1',21,1) /* PT1_21 */
#define LPUART1_TXD_P1_21 MCXL_MUX('1',21,2) /* PT1_21 */
#define LPSPI1_PCS1_P1_21 MCXL_MUX('1',21,3) /* PT1_21 */
#define TRIG_OUT4_P1_21 MCXL_MUX('1',21,5) /* PT1_21 */
#define CT0_MAT3_P1_21 MCXL_MUX('1',21,6) /* PT1_21 */
#define SLCD_15_P1_21 MCXL_MUX('1',21,7) /* PT1_21 */
#define HSADC0_A17_P1_22 MCXL_MUX('1',22,0) /* PT1_22 */
#define P1_22 MCXL_MUX('1',22,0) /* PT1_22 */
#define TRIG_IN5_P1_22 MCXL_MUX('1',22,1) /* PT1_22 */
#define LPUART1_RTS_B_P1_22 MCXL_MUX('1',22,3) /* PT1_22 */
#define UTICK_CAP3_P1_22 MCXL_MUX('1',22,4) /* PT1_22 */
#define TRIG_OUT5_P1_22 MCXL_MUX('1',22,5) /* PT1_22 */
#define SLCD_16_P1_22 MCXL_MUX('1',22,7) /* PT1_22 */
#define P2_0 MCXL_MUX('2',0,0) /* PT2_0 */
#define HSADC0_A16_P2_0 MCXL_MUX('2',0,0) /* PT2_0 */
#define FREQME_CLK_IN0_P2_0 MCXL_MUX('2',0,1) /* PT2_0 */
#define LPUART0_RXD_P2_0 MCXL_MUX('2',0,2) /* PT2_0 */
#define LPSPI0_SDO_P2_0 MCXL_MUX('2',0,3) /* PT2_0 */
#define TRIG_IN13_P2_0 MCXL_MUX('2',0,5) /* PT2_0 */
#define CT1_MAT0_P2_0 MCXL_MUX('2',0,6) /* PT2_0 */
#define SLCD_17_P2_0 MCXL_MUX('2',0,7) /* PT2_0 */
#define WUU_P11_P2_0 MCXL_MUX('2',0,8) /* PT2_0 */
#define HSADC0_A15_P2_1 MCXL_MUX('2',1,0) /* PT2_1 */
#define P2_1 MCXL_MUX('2',1,0) /* PT2_1 */
#define FREQME_CLK_IN1_P2_1 MCXL_MUX('2',1,1) /* PT2_1 */
#define LPUART0_TXD_P2_1 MCXL_MUX('2',1,2) /* PT2_1 */
#define LPSPI0_SCK_P2_1 MCXL_MUX('2',1,3) /* PT2_1 */
#define TRIG_IN14_P2_1 MCXL_MUX('2',1,5) /* PT2_1 */
#define CT1_MAT1_P2_1 MCXL_MUX('2',1,6) /* PT2_1 */
#define SLCD_18_P2_1 MCXL_MUX('2',1,7) /* PT2_1 */
#define P2_2 MCXL_MUX('2',2,0) /* PT2_2 */
#define HSADC0_A14_P2_2 MCXL_MUX('2',2,0) /* PT2_2 */
#define TRIG_IN6_P2_2 MCXL_MUX('2',2,1) /* PT2_2 */
#define LPUART0_RTS_B_P2_2 MCXL_MUX('2',2,2) /* PT2_2 */
#define LPSPI0_SDI_P2_2 MCXL_MUX('2',2,3) /* PT2_2 */
#define LPI2C1_SCLS_P2_2 MCXL_MUX('2',2,4) /* PT2_2 */
#define TRIG_OUT6_P2_2 MCXL_MUX('2',2,5) /* PT2_2 */
#define CT1_MAT2_P2_2 MCXL_MUX('2',2,6) /* PT2_2 */
#define SLCD_19_P2_2 MCXL_MUX('2',2,7) /* PT2_2 */
#define HSADC0_A13_P2_3 MCXL_MUX('2',3,0) /* PT2_3 */
#define P2_3 MCXL_MUX('2',3,0) /* PT2_3 */
#define TRIG_IN7_P2_3 MCXL_MUX('2',3,1) /* PT2_3 */
#define LPUART0_CTS_B_P2_3 MCXL_MUX('2',3,2) /* PT2_3 */
#define LPSPI0_PCS0_P2_3 MCXL_MUX('2',3,3) /* PT2_3 */
#define LPI2C1_SDAS_P2_3 MCXL_MUX('2',3,4) /* PT2_3 */
#define TRIG_OUT6_P2_3 MCXL_MUX('2',3,5) /* PT2_3 */
#define CT1_MAT3_P2_3 MCXL_MUX('2',3,6) /* PT2_3 */
#define SLCD_20_P2_3 MCXL_MUX('2',3,7) /* PT2_3 */
#define WUU_P12_P2_3 MCXL_MUX('2',3,8) /* PT2_3 */
#define P2_4 MCXL_MUX('2',4,0) /* PT2_4 */
#define TRIG_IN8_P2_4 MCXL_MUX('2',4,1) /* PT2_4 */
#define LPI2C1_SCL_P2_4 MCXL_MUX('2',4,2) /* PT2_4 */
#define LPSPI0_PCS1_P2_4 MCXL_MUX('2',4,3) /* PT2_4 */
#define UTICK_CAP0_P2_4 MCXL_MUX('2',4,4) /* PT2_4 */
#define TRIG_OUT0_P2_4 MCXL_MUX('2',4,5) /* PT2_4 */
#define ACMP0_OUT_P2_4 MCXL_MUX('2',4,6) /* PT2_4 */
#define SLCD_50_P2_4 MCXL_MUX('2',4,7) /* PT2_4 */
#define P2_5 MCXL_MUX('2',5,0) /* PT2_5 */
#define TRIG_IN9_P2_5 MCXL_MUX('2',5,1) /* PT2_5 */
#define LPI2C1_SDA_P2_5 MCXL_MUX('2',5,2) /* PT2_5 */
#define LPUART1_RXD_P2_5 MCXL_MUX('2',5,3) /* PT2_5 */
#define UTICK_CAP1_P2_5 MCXL_MUX('2',5,4) /* PT2_5 */
#define TRIG_OUT1_P2_5 MCXL_MUX('2',5,5) /* PT2_5 */
#define CT2_MAT0_P2_5 MCXL_MUX('2',5,6) /* PT2_5 */
#define SLCD_51_P2_5 MCXL_MUX('2',5,7) /* PT2_5 */
#define WUU_P13_P2_5 MCXL_MUX('2',5,8) /* PT2_5 */
#define P2_6 MCXL_MUX('2',6,0) /* PT2_6 */
#define HSADC0_A12_P2_6 MCXL_MUX('2',6,0) /* PT2_6 */
#define TRIG_IN10_P2_6 MCXL_MUX('2',6,1) /* PT2_6 */
#define LPI2C1_HREQ_P2_6 MCXL_MUX('2',6,2) /* PT2_6 */
#define LPUART1_TXD_P2_6 MCXL_MUX('2',6,3) /* PT2_6 */
#define UTICK_CAP2_P2_6 MCXL_MUX('2',6,4) /* PT2_6 */
#define TRIG_OUT2_P2_6 MCXL_MUX('2',6,5) /* PT2_6 */
#define CT2_MAT1_P2_6 MCXL_MUX('2',6,6) /* PT2_6 */
#define SLCD_21_P2_6 MCXL_MUX('2',6,7) /* PT2_6 */
#define WUU_P14_P2_6 MCXL_MUX('2',6,8) /* PT2_6 */
#define P2_7 MCXL_MUX('2',7,0) /* PT2_7 */
#define TRIG_IN11_P2_7 MCXL_MUX('2',7,1) /* PT2_7 */
#define TRIG_OUT3_P2_7 MCXL_MUX('2',7,5) /* PT2_7 */
#define CT2_MAT2_P2_7 MCXL_MUX('2',7,6) /* PT2_7 */
#define SLCD_22_P2_7 MCXL_MUX('2',7,7) /* PT2_7 */
#define P2_8 MCXL_MUX('2',8,0) /* PT2_8 */
#define TRIG_IN13_P2_8 MCXL_MUX('2',8,1) /* PT2_8 */
#define LPUART1_RXD_P2_8 MCXL_MUX('2',8,2) /* PT2_8 */
#define TRIG_OUT5_P2_8 MCXL_MUX('2',8,5) /* PT2_8 */
#define SLCD_23_P2_8 MCXL_MUX('2',8,7) /* PT2_8 */
#define P2_9 MCXL_MUX('2',9,0) /* PT2_9 */
#define TRIG_IN12_P2_9 MCXL_MUX('2',9,1) /* PT2_9 */
#define LPUART1_TXD_P2_9 MCXL_MUX('2',9,2) /* PT2_9 */
#define TRIG_OUT4_P2_9 MCXL_MUX('2',9,5) /* PT2_9 */
#define CT2_MAT3_P2_9 MCXL_MUX('2',9,6) /* PT2_9 */
#define SLCD_24_P2_9 MCXL_MUX('2',9,7) /* PT2_9 */
#define P2_10 MCXL_MUX('2',10,0) /* PT2_10 */
#define FREQME_CLK_IN0_P2_10 MCXL_MUX('2',10,1) /* PT2_10 */
#define LPUART0_RXD_P2_10 MCXL_MUX('2',10,2) /* PT2_10 */
#define LPSPI0_PCS1_P2_10 MCXL_MUX('2',10,3) /* PT2_10 */
#define LPUART1_RXD_P2_10 MCXL_MUX('2',10,4) /* PT2_10 */
#define TRIG_OUT0_P2_10 MCXL_MUX('2',10,5) /* PT2_10 */
#define CT1_MAT0_P2_10 MCXL_MUX('2',10,6) /* PT2_10 */
#define SLCD_25_P2_10 MCXL_MUX('2',10,7) /* PT2_10 */
#define WUU_P15_P2_10 MCXL_MUX('2',10,8) /* PT2_10 */
#define P2_11 MCXL_MUX('2',11,0) /* PT2_11 */
#define FREQME_CLK_IN1_P2_11 MCXL_MUX('2',11,1) /* PT2_11 */
#define LPUART0_TXD_P2_11 MCXL_MUX('2',11,2) /* PT2_11 */
#define LPSPI0_SDO_P2_11 MCXL_MUX('2',11,3) /* PT2_11 */
#define LPUART1_TXD_P2_11 MCXL_MUX('2',11,4) /* PT2_11 */
#define TRIG_OUT1_P2_11 MCXL_MUX('2',11,5) /* PT2_11 */
#define CT1_MAT1_P2_11 MCXL_MUX('2',11,6) /* PT2_11 */
#define SLCD_26_P2_11 MCXL_MUX('2',11,7) /* PT2_11 */
#define P2_12 MCXL_MUX('2',12,0) /* PT2_12 */
#define TRIG_IN0_P2_12 MCXL_MUX('2',12,1) /* PT2_12 */
#define LPI2C0_SCL_P2_12 MCXL_MUX('2',12,2) /* PT2_12 */
#define LPSPI0_SCK_P2_12 MCXL_MUX('2',12,3) /* PT2_12 */
#define LPUART1_RTS_B_P2_12 MCXL_MUX('2',12,4) /* PT2_12 */
#define TRIG_OUT2_P2_12 MCXL_MUX('2',12,5) /* PT2_12 */
#define CT1_MAT2_P2_12 MCXL_MUX('2',12,6) /* PT2_12 */
#define SLCD_52_P2_12 MCXL_MUX('2',12,7) /* PT2_12 */
#define P2_13 MCXL_MUX('2',13,0) /* PT2_13 */
#define TRIG_IN1_P2_13 MCXL_MUX('2',13,1) /* PT2_13 */
#define LPI2C0_SDA_P2_13 MCXL_MUX('2',13,2) /* PT2_13 */
#define LPSPI0_SDI_P2_13 MCXL_MUX('2',13,3) /* PT2_13 */
#define LPUART1_CTS_B_P2_13 MCXL_MUX('2',13,4) /* PT2_13 */
#define TRIG_OUT3_P2_13 MCXL_MUX('2',13,5) /* PT2_13 */
#define CT1_MAT3_P2_13 MCXL_MUX('2',13,6) /* PT2_13 */
#define SLCD_53_P2_13 MCXL_MUX('2',13,7) /* PT2_13 */
#define WUU_P16_P2_13 MCXL_MUX('2',13,8) /* PT2_13 */
#define P2_14 MCXL_MUX('2',14,0) /* PT2_14 */
#define HSADC0_A11_P2_14 MCXL_MUX('2',14,0) /* PT2_14 */
#define TRIG_IN2_P2_14 MCXL_MUX('2',14,1) /* PT2_14 */
#define LPI2C0_HREQ_P2_14 MCXL_MUX('2',14,2) /* PT2_14 */
#define LPSPI0_PCS0_P2_14 MCXL_MUX('2',14,3) /* PT2_14 */
#define TRIG_OUT4_P2_14 MCXL_MUX('2',14,5) /* PT2_14 */
#define CT2_MAT0_P2_14 MCXL_MUX('2',14,6) /* PT2_14 */
#define SLCD_27_P2_14 MCXL_MUX('2',14,7) /* PT2_14 */
#define WUU_P17_P2_14 MCXL_MUX('2',14,8) /* PT2_14 */
#define P2_15 MCXL_MUX('2',15,0) /* PT2_15 */
#define ACMP0_IN3_P2_15 MCXL_MUX('2',15,0) /* PT2_15 */
#define TRIG_IN5_P2_15 MCXL_MUX('2',15,1) /* PT2_15 */
#define LPI2C1_SCL_P2_15 MCXL_MUX('2',15,2) /* PT2_15 */
#define LPUART0_RTS_B_P2_15 MCXL_MUX('2',15,3) /* PT2_15 */
#define TRIG_OUT7_P2_15 MCXL_MUX('2',15,5) /* PT2_15 */
#define CT2_MAT3_P2_15 MCXL_MUX('2',15,6) /* PT2_15 */
#define SLCD_54_P2_15 MCXL_MUX('2',15,7) /* PT2_15 */
#define ACMP0_IN2_P2_16 MCXL_MUX('2',16,0) /* PT2_16 */
#define P2_16 MCXL_MUX('2',16,0) /* PT2_16 */
#define TRIG_IN6_P2_16 MCXL_MUX('2',16,1) /* PT2_16 */
#define LPI2C1_SDA_P2_16 MCXL_MUX('2',16,2) /* PT2_16 */
#define LPUART0_CTS_B_P2_16 MCXL_MUX('2',16,3) /* PT2_16 */
#define SLCD_55_P2_16 MCXL_MUX('2',16,7) /* PT2_16 */
#define WUU_P19_P2_16 MCXL_MUX('2',16,8) /* PT2_16 */
#define HSADC0_A10_P2_17 MCXL_MUX('2',17,0) /* PT2_17 */
#define P2_17 MCXL_MUX('2',17,0) /* PT2_17 */
#define TRIG_IN3_P2_17 MCXL_MUX('2',17,1) /* PT2_17 */
#define LPI2C0_SCLS_P2_17 MCXL_MUX('2',17,2) /* PT2_17 */
#define LPUART0_RXD_P2_17 MCXL_MUX('2',17,3) /* PT2_17 */
#define TRIG_OUT5_P2_17 MCXL_MUX('2',17,5) /* PT2_17 */
#define CT2_MAT1_P2_17 MCXL_MUX('2',17,6) /* PT2_17 */
#define SLCD_28_P2_17 MCXL_MUX('2',17,7) /* PT2_17 */
#define WUU_P18_P2_17 MCXL_MUX('2',17,8) /* PT2_17 */
#define HSADC0_A9_P2_18 MCXL_MUX('2',18,0) /* PT2_18 */
#define P2_18 MCXL_MUX('2',18,0) /* PT2_18 */
#define TRIG_IN4_P2_18 MCXL_MUX('2',18,1) /* PT2_18 */
#define LPI2C0_SDAS_P2_18 MCXL_MUX('2',18,2) /* PT2_18 */
#define LPUART0_TXD_P2_18 MCXL_MUX('2',18,3) /* PT2_18 */
#define TRIG_OUT6_P2_18 MCXL_MUX('2',18,5) /* PT2_18 */
#define CT2_MAT2_P2_18 MCXL_MUX('2',18,6) /* PT2_18 */
#define SLCD_29_P2_18 MCXL_MUX('2',18,7) /* PT2_18 */
#define P2_19 MCXL_MUX('2',19,0) /* PT2_19 */
#define SLCD_30_P2_19 MCXL_MUX('2',19,7) /* PT2_19 */
#define P2_20 MCXL_MUX('2',20,0) /* PT2_20 */
#define SLCD_31_P2_20 MCXL_MUX('2',20,7) /* PT2_20 */
#define ACMP0_IN1_P2_21 MCXL_MUX('2',21,0) /* PT2_21 */
#define P2_21 MCXL_MUX('2',21,0) /* PT2_21 */
#define TRIG_IN14_P2_21 MCXL_MUX('2',21,1) /* PT2_21 */
#define LPSPI0_PCS1_P2_21 MCXL_MUX('2',21,2) /* PT2_21 */
#define LPI2C1_SCL_P2_21 MCXL_MUX('2',21,3) /* PT2_21 */
#define TRIG_OUT4_P2_21 MCXL_MUX('2',21,5) /* PT2_21 */
#define CT2_MAT0_P2_21 MCXL_MUX('2',21,6) /* PT2_21 */
#define SLCD_39_P2_21 MCXL_MUX('2',21,7) /* PT2_21 */
#define P2_22 MCXL_MUX('2',22,0) /* PT2_22 */
#define ACMP0_IN0_P2_22 MCXL_MUX('2',22,0) /* PT2_22 */
#define TRIG_IN15_P2_22 MCXL_MUX('2',22,1) /* PT2_22 */
#define LPSPI0_SDO_P2_22 MCXL_MUX('2',22,2) /* PT2_22 */
#define LPI2C1_SDA_P2_22 MCXL_MUX('2',22,3) /* PT2_22 */
#define LPUART0_RXD_P2_22 MCXL_MUX('2',22,4) /* PT2_22 */
#define TRIG_OUT5_P2_22 MCXL_MUX('2',22,5) /* PT2_22 */
#define CT0_MAT0_P2_22 MCXL_MUX('2',22,6) /* PT2_22 */
#define SLCD_40_P2_22 MCXL_MUX('2',22,7) /* PT2_22 */
#define WUU_P20_P2_22 MCXL_MUX('2',22,8) /* PT2_22 */
#define P2_23 MCXL_MUX('2',23,0) /* PT2_23 */
#define CLKOUT_P2_23 MCXL_MUX('2',23,1) /* PT2_23 */
#define LPSPI0_SCK_P2_23 MCXL_MUX('2',23,2) /* PT2_23 */
#define LPI2C0_HREQ_P2_23 MCXL_MUX('2',23,3) /* PT2_23 */
#define LPUART0_TXD_P2_23 MCXL_MUX('2',23,4) /* PT2_23 */
#define LPI2C1_HREQ_P2_23 MCXL_MUX('2',23,5) /* PT2_23 */
#define CT0_MAT1_P2_23 MCXL_MUX('2',23,6) /* PT2_23 */
#define WUU_P21_P2_23 MCXL_MUX('2',23,8) /* PT2_23 */
#define P2_24 MCXL_MUX('2',24,0) /* PT2_24 */
#define TRIG_IN16_P2_24 MCXL_MUX('2',24,1) /* PT2_24 */
#define LPSPI0_SDI_P2_24 MCXL_MUX('2',24,2) /* PT2_24 */
#define LPI2C0_SCL_P2_24 MCXL_MUX('2',24,3) /* PT2_24 */
#define LPUART0_RTS_B_P2_24 MCXL_MUX('2',24,4) /* PT2_24 */
#define TRIG_OUT6_P2_24 MCXL_MUX('2',24,5) /* PT2_24 */
#define CT0_MAT2_P2_24 MCXL_MUX('2',24,6) /* PT2_24 */
#define SLCD_42_P2_24 MCXL_MUX('2',24,7) /* PT2_24 */
#define P2_25 MCXL_MUX('2',25,0) /* PT2_25 */
#define CLKOUT_P2_25 MCXL_MUX('2',25,1) /* PT2_25 */
#define LPSPI0_PCS0_P2_25 MCXL_MUX('2',25,2) /* PT2_25 */
#define LPI2C0_SDA_P2_25 MCXL_MUX('2',25,3) /* PT2_25 */
#define LPUART0_CTS_B_P2_25 MCXL_MUX('2',25,4) /* PT2_25 */
#define TRIG_OUT7_P2_25 MCXL_MUX('2',25,5) /* PT2_25 */
#define CT0_MAT3_P2_25 MCXL_MUX('2',25,6) /* PT2_25 */
#define SLCD_43_P2_25 MCXL_MUX('2',25,7) /* PT2_25 */
#define WUU_P22_P2_25 MCXL_MUX('2',25,8) /* PT2_25 */
#define HSADC0_A8_P2_26 MCXL_MUX('2',26,0) /* PT2_26 */
#define P2_26 MCXL_MUX('2',26,0) /* PT2_26 */
#define TRIG_IN13_P2_26 MCXL_MUX('2',26,1) /* PT2_26 */
#define TRIG_OUT3_P2_26 MCXL_MUX('2',26,5) /* PT2_26 */
#define CT1_MAT1_P2_26 MCXL_MUX('2',26,6) /* PT2_26 */
#define SLCD_32_P2_26 MCXL_MUX('2',26,7) /* PT2_26 */
#define VREFI_P3_0 MCXL_MUX('3',0,0) /* PT3_0 */
#define HSADC0_A7_P3_0 MCXL_MUX('3',0,0) /* PT3_0 */
#define P3_0 MCXL_MUX('3',0,0) /* PT3_0 */
#define TRIG_IN11_P3_0 MCXL_MUX('3',0,1) /* PT3_0 */
#define LPI2C1_SCL_P3_0 MCXL_MUX('3',0,2) /* PT3_0 */
#define LPUART1_RXD_P3_0 MCXL_MUX('3',0,3) /* PT3_0 */
#define UTICK_CAP0_P3_0 MCXL_MUX('3',0,4) /* PT3_0 */
#define TRIG_OUT1_P3_0 MCXL_MUX('3',0,5) /* PT3_0 */
#define CT0_MAT1_P3_0 MCXL_MUX('3',0,6) /* PT3_0 */
#define P3_1 MCXL_MUX('3',1,0) /* PT3_1 */
#define HSADC0_A4_P3_1 MCXL_MUX('3',1,0) /* PT3_1 */
#define TRIG_IN12_P3_1 MCXL_MUX('3',1,1) /* PT3_1 */
#define LPI2C1_SDA_P3_1 MCXL_MUX('3',1,2) /* PT3_1 */
#define LPUART1_TXD_P3_1 MCXL_MUX('3',1,3) /* PT3_1 */
#define UTICK_CAP1_P3_1 MCXL_MUX('3',1,4) /* PT3_1 */
#define TRIG_OUT2_P3_1 MCXL_MUX('3',1,5) /* PT3_1 */
#define CT1_MAT0_P3_1 MCXL_MUX('3',1,6) /* PT3_1 */
#define P3_2 MCXL_MUX('3',2,0) /* PT3_2 */
#define HSADC0_A3_P3_2 MCXL_MUX('3',2,0) /* PT3_2 */
#define ISPMODE_N_P3_2 MCXL_MUX('3',2,1) /* PT3_2 */
#define LPI2C0_SCL_P3_2 MCXL_MUX('3',2,2) /* PT3_2 */
#define LPUART1_RTS_B_P3_2 MCXL_MUX('3',2,3) /* PT3_2 */
#define UTICK_CAP2_P3_2 MCXL_MUX('3',2,4) /* PT3_2 */
#define TRIG_OUT0_P3_2 MCXL_MUX('3',2,5) /* PT3_2 */
#define CT2_MAT1_P3_2 MCXL_MUX('3',2,6) /* PT3_2 */
#define HSADC0_A2_P3_3 MCXL_MUX('3',3,0) /* PT3_3 */
#define P3_3 MCXL_MUX('3',3,0) /* PT3_3 */
#define TRIG_IN18_P3_3 MCXL_MUX('3',3,1) /* PT3_3 */
#define LPI2C0_SDA_P3_3 MCXL_MUX('3',3,2) /* PT3_3 */
#define LPUART1_CTS_B_P3_3 MCXL_MUX('3',3,3) /* PT3_3 */
#define UTICK_CAP3_P3_3 MCXL_MUX('3',3,4) /* PT3_3 */
#define TRIG_OUT1_P3_3 MCXL_MUX('3',3,5) /* PT3_3 */
#define CT2_MAT2_P3_3 MCXL_MUX('3',3,6) /* PT3_3 */
#define P3_4 MCXL_MUX('3',4,0) /* PT3_4 */
#define HSADC0_A1_P3_4 MCXL_MUX('3',4,0) /* PT3_4 */
#define TRIG_IN17_P3_4 MCXL_MUX('3',4,1) /* PT3_4 */
#define LPUART1_RXD_P3_4 MCXL_MUX('3',4,2) /* PT3_4 */
#define LPI2C1_HREQ_P3_4 MCXL_MUX('3',4,3) /* PT3_4 */
#define WUU_P23_P3_4 MCXL_MUX('3',4,8) /* PT3_4 */
#define P3_5 MCXL_MUX('3',5,0) /* PT3_5 */
#define TRIG_IN7_P3_5 MCXL_MUX('3',5,1) /* PT3_5 */
#define LPUART1_TXD_P3_5 MCXL_MUX('3',5,2) /* PT3_5 */
#define SLCD_41_P3_5 MCXL_MUX('3',5,7) /* PT3_5 */
#define P3_6 MCXL_MUX('3',6,0) /* PT3_6 */
#define TRIG_IN8_P3_6 MCXL_MUX('3',6,1) /* PT3_6 */
#define LPUART1_RTS_B_P3_6 MCXL_MUX('3',6,2) /* PT3_6 */
#define SLCD_33_P3_6 MCXL_MUX('3',6,7) /* PT3_6 */
#define P3_7 MCXL_MUX('3',7,0) /* PT3_7 */
#define TRIG_IN9_P3_7 MCXL_MUX('3',7,1) /* PT3_7 */
#define LPUART1_CTS_B_P3_7 MCXL_MUX('3',7,2) /* PT3_7 */
#define SLCD_34_P3_7 MCXL_MUX('3',7,7) /* PT3_7 */
#define WUU_P24_P3_7 MCXL_MUX('3',7,8) /* PT3_7 */
#define P3_8 MCXL_MUX('3',8,0) /* PT3_8 */
#define TRIG_IN10_P3_8 MCXL_MUX('3',8,1) /* PT3_8 */
#define TRIG_OUT0_P3_8 MCXL_MUX('3',8,5) /* PT3_8 */
#define CT0_MAT0_P3_8 MCXL_MUX('3',8,6) /* PT3_8 */
#define SLCD_35_P3_8 MCXL_MUX('3',8,7) /* PT3_8 */
#define P3_9 MCXL_MUX('3',9,0) /* PT3_9 */
#define HSADC0_A0_P3_9 MCXL_MUX('3',9,0) /* PT3_9 */
#define TRIG_IN17_P3_9 MCXL_MUX('3',9,1) /* PT3_9 */
#define LPI2C0_HREQ_P3_9 MCXL_MUX('3',9,2) /* PT3_9 */
#define LPSPI0_SDI_P3_9 MCXL_MUX('3',9,3) /* PT3_9 */
#define LPUART1_TXD_P3_9 MCXL_MUX('3',9,5) /* PT3_9 */
#define CT1_MAT0_P3_9 MCXL_MUX('3',9,6) /* PT3_9 */
#define SLCD_36_P3_9 MCXL_MUX('3',9,7) /* PT3_9 */
#define P3_10 MCXL_MUX('3',10,0) /* PT3_10 */
#define TRIG_OUT0_P3_10 MCXL_MUX('3',10,1) /* PT3_10 */
#define LPI2C0_SCLS_P3_10 MCXL_MUX('3',10,2) /* PT3_10 */
#define LPSPI0_PCS0_P3_10 MCXL_MUX('3',10,3) /* PT3_10 */
#define LPI2C1_SCL_P3_10 MCXL_MUX('3',10,4) /* PT3_10 */
#define LPUART1_RXD_P3_10 MCXL_MUX('3',10,5) /* PT3_10 */
#define CT1_MAT1_P3_10 MCXL_MUX('3',10,6) /* PT3_10 */
#define SLCD_37_P3_10 MCXL_MUX('3',10,7) /* PT3_10 */
#define P3_11 MCXL_MUX('3',11,0) /* PT3_11 */
#define TRIG_OUT1_P3_11 MCXL_MUX('3',11,1) /* PT3_11 */
#define LPI2C0_SDAS_P3_11 MCXL_MUX('3',11,2) /* PT3_11 */
#define LPSPI0_PCS1_P3_11 MCXL_MUX('3',11,3) /* PT3_11 */
#define LPI2C1_SDA_P3_11 MCXL_MUX('3',11,4) /* PT3_11 */
#define ACMP0_OUT_P3_11 MCXL_MUX('3',11,6) /* PT3_11 */
#define SLCD_0_P3_11 MCXL_MUX('3',11,7) /* PT3_11 */
#define WUU_P26_P3_11 MCXL_MUX('3',11,8) /* PT3_11 */
#define P3_12 MCXL_MUX('3',12,0) /* PT3_12 */
#define TRIG_IN15_P3_12 MCXL_MUX('3',12,1) /* PT3_12 */
#define LPI2C0_SCL_P3_12 MCXL_MUX('3',12,2) /* PT3_12 */
#define LPSPI0_SDO_P3_12 MCXL_MUX('3',12,3) /* PT3_12 */
#define LPUART1_RTS_B_P3_12 MCXL_MUX('3',12,4) /* PT3_12 */
#define LPUART0_RTS_B_P3_12 MCXL_MUX('3',12,5) /* PT3_12 */
#define CT0_MAT0_P3_12 MCXL_MUX('3',12,6) /* PT3_12 */
#define SLCD_44_P3_12 MCXL_MUX('3',12,7) /* PT3_12 */
#define P3_13 MCXL_MUX('3',13,0) /* PT3_13 */
#define TRIG_IN16_P3_13 MCXL_MUX('3',13,1) /* PT3_13 */
#define LPI2C0_SDA_P3_13 MCXL_MUX('3',13,2) /* PT3_13 */
#define LPSPI0_SCK_P3_13 MCXL_MUX('3',13,3) /* PT3_13 */
#define LPUART1_CTS_B_P3_13 MCXL_MUX('3',13,4) /* PT3_13 */
#define LPUART0_CTS_B_P3_13 MCXL_MUX('3',13,5) /* PT3_13 */
#define CT0_MAT1_P3_13 MCXL_MUX('3',13,6) /* PT3_13 */
#define SLCD_45_P3_13 MCXL_MUX('3',13,7) /* PT3_13 */
#define WUU_P25_P3_13 MCXL_MUX('3',13,8) /* PT3_13 */
#define P3_14 MCXL_MUX('3',14,0) /* PT3_14 */
#define TRIG_OUT2_P3_14 MCXL_MUX('3',14,1) /* PT3_14 */
#define LPUART0_RXD_P3_14 MCXL_MUX('3',14,2) /* PT3_14 */
#define LPI2C1_HREQ_P3_14 MCXL_MUX('3',14,4) /* PT3_14 */
#define LPUART1_CTS_B_P3_14 MCXL_MUX('3',14,5) /* PT3_14 */
#define SLCD_1_P3_14 MCXL_MUX('3',14,7) /* PT3_14 */
#define WUU_P27_P3_14 MCXL_MUX('3',14,8) /* PT3_14 */
#define P3_15 MCXL_MUX('3',15,0) /* PT3_15 */
#define TRIG_OUT3_P3_15 MCXL_MUX('3',15,1) /* PT3_15 */
#define LPUART0_TXD_P3_15 MCXL_MUX('3',15,2) /* PT3_15 */
#define LPUART1_RTS_B_P3_15 MCXL_MUX('3',15,5) /* PT3_15 */
#define SLCD_38_P3_15 MCXL_MUX('3',15,7) /* PT3_15 */
#endif
