---
layout: post
title:  "JGZC(FPGA)"
date:   2021-01-25 10:30:11 +0800
categories: C++
---

### 完成工作

前端AD采集自动调节时延保证波形正确并采样

### 技术要点

- VHDL
- 时延调节算法
- AD9653
- 程序复用性

### 问题汇总

- AD9653重启后有时候AD全0的状态
- 程序与上级模块耦合性过高

### 解决方案

- 对旧版程序完全重构
- 重写了状态机 加入AD上电复位,进入测试模式,调节,退出测试模式等一系列操作
- 对子模块进行解耦

### 资料链接