<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<tables>
    <general_container id="route_optimize_settings">
        <table_container>
            <table id="route_optimize_settings" title="Route Optimize Settings" column_number="2">
                <column_headers>
                    <data>Name</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>Part</data>
                    <data>PGC7KD-6MBG400</data>
                </row>
                <row>
                    <data>Top Module</data>
                    <data>Tieta_Feiteng_2001_top</data>
                </row>
            </table>
        </table_container>
        <general_container align="3">
            <table_container>
                <data>Multi-Run</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Global Random Seed(Placement)</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Iterations(Placement)</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Random Seed Step(Placement)</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Save Best Run(Placement)</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Maximum Number Of Mutil-seed Running In Placement Parallel</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Filter Strategies</data>
                        <data></data>
                    </row>
                    <row>
                        <data>Sort Strategy</data>
                        <data>setup</data>
                    </row>
                    <row>
                        <data>PnR Timeout(min)</data>
                        <data>0</data>
                    </row>
                    <row>
                        <data>Report Power In Multi-seed Mode</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Generate Bitstream In Multi-seed Mode</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Place Only</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Pick First Timing Convergence Seed</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Enable Cluster</data>
                        <data>false</data>
                    </row>
                    <row>
                        <data>Submit Command</data>
                        <data>bsub</data>
                    </row>
                    <row>
                        <data>Kill Command</data>
                        <data>bkill</data>
                    </row>
                    <row>
                        <data>Job Command</data>
                        <data>bjobs</data>
                    </row>
                    <row>
                        <data>Cluster Type</data>
                        <data>LSF</data>
                    </row>
                </table>
            </table_container>
            <table_container>
                <data>General</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Action Timeout(min)</data>
                        <data>0</data>
                    </row>
                </table>
            </table_container>
            <table_container>
                <data>Route Optimize</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Optimize Hold Timing In Route</data>
                        <data>true</data>
                    </row>
                    <row>
                        <data>Fix Hold Violation Threshold For Clock Path Cross SRB(ps)</data>
                        <data>200</data>
                    </row>
                    <row>
                        <data>Fix Hold Violation Threshold For Clock Path On Clock Tree(ps)</data>
                        <data>100</data>
                    </row>
                    <row>
                        <data>Max Number Of Hold Violated Paths To Fix</data>
                        <data>15000</data>
                    </row>
                </table>
            </table_container>
        </general_container>
    </general_container>
    <general_container id="pnr_clock_summary" align="4">
        <table_container>
            <data>Global Clock</data>
            <table id="pnr_global_clock" title="Global Clock" column_number="11">
                <column_headers>
                    <data>GClk Inst</data>
                    <data>Site Of GClk Inst</data>
                    <data>Input Pin</data>
                    <data>Net of Input</data>
                    <data>Driver Inst</data>
                    <data>Driver Pin</data>
                    <data>Site Of Driver Inst</data>
                    <data>Output Pin</data>
                    <data>Net of Output</data>
                    <data>Clock Loads</data>
                    <data>Non_Clock Loads</data>
                </column_headers>
                <row>
                    <data>clkbufg_0/gopclkbufg</data>
                    <data>USCMDC_79_152</data>
                    <data>CLKIN</data>
                    <data>clk_50m</data>
                    <data>pll_inst/u_pll_e2/goppll</data>
                    <data>CLKOUT0</data>
                    <data>PLL_11_20</data>
                    <data>CLKOUT</data>
                    <data>ntclkbufg_0</data>
                    <data>1413</data>
                    <data>0</data>
                </row>
            </table>
        </table_container>
        <table_container>
            <data>PLL Clock</data>
            <table id="pnr_pll_clock" title="PLL Clock" column_number="9">
                <column_headers>
                    <data>Pll Inst</data>
                    <data>Site Of Pll Inst</data>
                    <data>Pin</data>
                    <data>Net Of Pin</data>
                    <data>Clock Loads</data>
                    <data>Non_Clock Loads</data>
                    <data>Driver(Load) Inst</data>
                    <data>Driver(Load) Pin</data>
                    <data>Site Of Driver(Load) Inst</data>
                </column_headers>
                <row>
                    <data>pll_inst/u_pll_e2/goppll</data>
                    <data>PLL_11_20</data>
                    <data>CLKFB</data>
                    <data>_GND126</data>
                    <data> - </data>
                    <data> - </data>
                    <data>GND_126</data>
                    <data>Z</data>
                    <data>HARD0N1_6_19</data>
                </row>
                <row>
                    <data>pll_inst/u_pll_e2/goppll</data>
                    <data>PLL_11_20</data>
                    <data>CLKI</data>
                    <data>pll_inst/u_pll_e2/ntpllinmuxd_c</data>
                    <data> - </data>
                    <data> - </data>
                    <data>pll_inst/u_pll_e2/goppllinmuxd</data>
                    <data>CLK_OUT</data>
                    <data>PLLINMUXD_11_16</data>
                </row>
                <row>
                    <data>pll_inst/u_pll_e2/goppll</data>
                    <data>PLL_11_20</data>
                    <data>CLKOUT</data>
                    <data>nullptr</data>
                    <data>0</data>
                    <data>0</data>
                    <data>nullptr</data>
                    <data>nullptr</data>
                    <data>nullptr</data>
                </row>
                <row>
                    <data>pll_inst/u_pll_e2/goppll</data>
                    <data>PLL_11_20</data>
                    <data>CLKOUT0</data>
                    <data>clk_50m</data>
                    <data>1413</data>
                    <data>0</data>
                    <data> ... </data>
                    <data> ... </data>
                    <data> ... </data>
                </row>
                <row>
                    <data>pll_inst/u_pll_e2/goppll</data>
                    <data>PLL_11_20</data>
                    <data>CLKOUT1</data>
                    <data>nullptr</data>
                    <data>0</data>
                    <data>0</data>
                    <data>nullptr</data>
                    <data>nullptr</data>
                    <data>nullptr</data>
                </row>
                <row>
                    <data>pll_inst/u_pll_e2/goppll</data>
                    <data>PLL_11_20</data>
                    <data>CLKOUT2</data>
                    <data>nullptr</data>
                    <data>0</data>
                    <data>0</data>
                    <data>nullptr</data>
                    <data>nullptr</data>
                    <data>nullptr</data>
                </row>
                <row>
                    <data>pll_inst/u_pll_e2/goppll</data>
                    <data>PLL_11_20</data>
                    <data>CLKOUT3</data>
                    <data>nullptr</data>
                    <data>0</data>
                    <data>0</data>
                    <data>nullptr</data>
                    <data>nullptr</data>
                    <data>nullptr</data>
                </row>
            </table>
        </table_container>
    </general_container>
    <table id="pnr_io_report" title="IO Report" column_number="17">
        <column_headers>
            <data>PORT</data>
            <data>DIRECTION</data>
            <data>LOC</data>
            <data>BANK</data>
            <data>VCCIO</data>
            <data>IOSTANDARD</data>
            <data>DRIVE</data>
            <data>BUS_KEEPER</data>
            <data>SLEW</data>
            <data>OFF_CHIP_TERMINATION</data>
            <data>HYS_DRIVE_MODE</data>
            <data>DDR_TERM_MODE</data>
            <data>DIFF_IN_TERM_MODE</data>
            <data>OPEN_DRAIN</data>
            <data>CP_CLAMP</data>
            <data>CONSTRAINT</data>
            <data>IO_REGISTER</data>
        </column_headers>
        <row>
            <data>i_BMC_I2C3_PAL_S_SCL1_R</data>
            <data>input</data>
            <data>W8</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BMC_I2C3_PAL_S_SCL_R</data>
            <data>input</data>
            <data>C11</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BOARD_ID0</data>
            <data>input</data>
            <data>T16</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BOARD_ID1</data>
            <data>input</data>
            <data>W12</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BOARD_ID2</data>
            <data>input</data>
            <data>Y6</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BOARD_ID3</data>
            <data>input</data>
            <data>W6</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BOARD_ID4</data>
            <data>input</data>
            <data>P18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BOARD_ID5</data>
            <data>input</data>
            <data>N18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BOARD_ID6</data>
            <data>input</data>
            <data>M18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_BOARD_ID7</data>
            <data>input</data>
            <data>J18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CABLE_PRSNT_N</data>
            <data>input</data>
            <data>U20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CHASSIS_ID0_N</data>
            <data>input</data>
            <data>P17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CHASSIS_ID1_N</data>
            <data>input</data>
            <data>A17</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CLK_C42_IN_25M</data>
            <data>input</data>
            <data>U1</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_EXCHANGE_S1</data>
            <data>input</data>
            <data>D15</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_EXCHANGE_S3</data>
            <data>input</data>
            <data>B15</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_EXCHANGE_S4</data>
            <data>input</data>
            <data>B16</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_EXCHANGE_S5</data>
            <data>input</data>
            <data>C16</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_SGPIO1_CLK</data>
            <data>input</data>
            <data>C14</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_SGPIO1_LD_N</data>
            <data>input</data>
            <data>B17</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_SGPIO1_MOSI</data>
            <data>input</data>
            <data>C15</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_SGPIO_CLK</data>
            <data>input</data>
            <data>D17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_SGPIO_LD_N</data>
            <data>input</data>
            <data>B13</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPLD_M_S_SGPIO_MOSI</data>
            <data>input</data>
            <data>C18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_D0_I2C1_PE_STRAP_SCL</data>
            <data>input</data>
            <data>A4</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_D0_TEMP_OVER</data>
            <data>input</data>
            <data>G1</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_D0_UART1_TX</data>
            <data>input</data>
            <data>F2</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_D0_UART_SOUT</data>
            <data>input</data>
            <data>F1</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_D1_TEMP_OVER</data>
            <data>input</data>
            <data>E2</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_D1_UART1_TX</data>
            <data>input</data>
            <data>D1</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_MCIO0_CABLE_ID0_R</data>
            <data>input</data>
            <data>V2</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_MCIO0_CABLE_ID1_R</data>
            <data>input</data>
            <data>R1</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_MCIO2_CABLE_ID0_R</data>
            <data>input</data>
            <data>U18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_MCIO2_CABLE_ID1_R</data>
            <data>input</data>
            <data>W13</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_MCIO3_CABLE_ID0_R</data>
            <data>input</data>
            <data>Y8</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_MCIO3_CABLE_ID1_R</data>
            <data>input</data>
            <data>Y12</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU0_VIN_SNS_ALERT</data>
            <data>input</data>
            <data>L7</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT0_R</data>
            <data>input</data>
            <data>F3</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT10_R</data>
            <data>input</data>
            <data>J4</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT1_R</data>
            <data>input</data>
            <data>F4</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT2_R</data>
            <data>input</data>
            <data>E3</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT3_R</data>
            <data>input</data>
            <data>J3</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT4_R</data>
            <data>input</data>
            <data>H4</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT5_R</data>
            <data>input</data>
            <data>J6</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT6_R</data>
            <data>input</data>
            <data>H3</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT7_R</data>
            <data>input</data>
            <data>G4</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_GPIO_PORT9_R</data>
            <data>input</data>
            <data>G3</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_I2C1_PE_STRAP_SCL</data>
            <data>input</data>
            <data>W10</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_TEMP_OVER</data>
            <data>input</data>
            <data>E4</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_UART1_TX</data>
            <data>input</data>
            <data>C4</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D0_UART_SOUT</data>
            <data>input</data>
            <data>G5</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D1_TEMP_OVER</data>
            <data>input</data>
            <data>F5</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_D1_UART1_TX</data>
            <data>input</data>
            <data>C2</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_MCIO0_CABLE_ID0_R</data>
            <data>input</data>
            <data>G19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_MCIO0_CABLE_ID1_R</data>
            <data>input</data>
            <data>G20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_MCIO2_CABLE_ID0_R</data>
            <data>input</data>
            <data>K1</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_MCIO2_CABLE_ID1_R</data>
            <data>input</data>
            <data>Y4</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_MCIO3_CABLE_ID0_R</data>
            <data>input</data>
            <data>Y5</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_MCIO3_CABLE_ID1_R</data>
            <data>input</data>
            <data>L2</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU1_VIN_SNS_ALERT</data>
            <data>input</data>
            <data>M5</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME0_PRSNT_N</data>
            <data>input</data>
            <data>L4</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME10_PRSNT_N</data>
            <data>input</data>
            <data>E15</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME11_PRSNT_N</data>
            <data>input</data>
            <data>F13</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME14_PRSNT_N</data>
            <data>input</data>
            <data>N6</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME15_PRSNT_N</data>
            <data>input</data>
            <data>N4</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME16_PRSNT_N</data>
            <data>input</data>
            <data>U5</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME17_PRSNT_N</data>
            <data>input</data>
            <data>R6</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME1_PRSNT_N</data>
            <data>input</data>
            <data>W9</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME4_PRSNT_N</data>
            <data>input</data>
            <data>R12</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME5_PRSNT_N</data>
            <data>input</data>
            <data>V15</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME6_PRSNT_N</data>
            <data>input</data>
            <data>U10</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_CPU_NVME7_PRSNT_N</data>
            <data>input</data>
            <data>R8</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_DB9_TOD_UART_RX</data>
            <data>input</data>
            <data>U9</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_DBG_CPU0_UART1_RX_CONN_R</data>
            <data>input</data>
            <data>V19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_DBG_PAL_BMC_UART1_RX_CONN_R</data>
            <data>input</data>
            <data>U19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_DB_UART_RX_R</data>
            <data>input</data>
            <data>Y15</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_FAN_SNS_ALERT</data>
            <data>input</data>
            <data>B11</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_JACK_CPU0_D0_UART_SIN</data>
            <data>input</data>
            <data>F9</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_JACK_CPU0_UART1_RX</data>
            <data>input</data>
            <data>K6</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_JACK_CPU1_D0_UART_SIN</data>
            <data>input</data>
            <data>F11</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_JACK_CPU1_UART1_RX</data>
            <data>input</data>
            <data>D5</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_LEAR_CPU0_UART1_RX</data>
            <data>input</data>
            <data>J17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_MB_CB_RISER1_PRSNT0_N</data>
            <data>input</data>
            <data>V4</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_MB_CB_RISER2_PRSNT0_N</data>
            <data>input</data>
            <data>G16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_P12V_RISER1_VIN_SNS_ALERT</data>
            <data>input</data>
            <data>W5</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_P12V_RISER2_VIN_SNS_ALERT</data>
            <data>input</data>
            <data>P16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_P12V_STBY_SNS_ALERT</data>
            <data>input</data>
            <data>T8</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_P5V_USB2_OCI2B</data>
            <data>input</data>
            <data>N14</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL2_TCK</data>
            <data>input</data>
            <data>C9</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL2_TDI</data>
            <data>input</data>
            <data>C7</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL2_TDO</data>
            <data>input</data>
            <data>E8</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL2_TMS</data>
            <data>input</data>
            <data>D9</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_BMC_NCSI_CLK_50M_R</data>
            <data>input</data>
            <data>F17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_BMC_SS_DATA_IN</data>
            <data>input</data>
            <data>N17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_BMC_UART1_TX</data>
            <data>input</data>
            <data>D16</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_BMC_UART4_TX</data>
            <data>input</data>
            <data>G14</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_EXT_RST_N</data>
            <data>input</data>
            <data>P5</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_GPU1_EFUSE_OC</data>
            <data>input</data>
            <data>V3</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_GPU1_EFUSE_PG</data>
            <data>input</data>
            <data>U4</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_GPU2_EFUSE_OC</data>
            <data>input</data>
            <data>T17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_GPU2_EFUSE_PG</data>
            <data>input</data>
            <data>R17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_GPU3_EFUSE_OC</data>
            <data>input</data>
            <data>W4</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_GPU3_EFUSE_PG</data>
            <data>input</data>
            <data>W3</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_GPU4_EFUSE_OC</data>
            <data>input</data>
            <data>D12</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_GPU4_EFUSE_PG</data>
            <data>input</data>
            <data>A11</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_LOM_FAN_ON_AUX_R</data>
            <data>input</data>
            <data>A1</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_M2_0_PRSNT_N</data>
            <data>input</data>
            <data>P11</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_M2_1_PRSNT_N</data>
            <data>input</data>
            <data>F15</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_OCP_PRSNT_N</data>
            <data>input</data>
            <data>L6</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_OCP_RISER_CPLD</data>
            <data>input</data>
            <data>B6</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_P12V_RISER1_VIN_FLTB</data>
            <data>input</data>
            <data>P10</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_P12V_RISER1_VIN_PG</data>
            <data>input</data>
            <data>T10</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_P12V_RISER2_VIN_FLTB</data>
            <data>input</data>
            <data>N16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_P12V_RISER2_VIN_PG</data>
            <data>input</data>
            <data>L16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_P12V_STBY_EFUSE_FLTB</data>
            <data>input</data>
            <data>E7</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_P12V_STBY_EFUSE_PG</data>
            <data>input</data>
            <data>F8</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_PGD_USB_UPD1_P1V1</data>
            <data>input</data>
            <data>G15</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_PGD_USB_UPD2_P1V1</data>
            <data>input</data>
            <data>B9</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_PWR_SW_IN_N</data>
            <data>input</data>
            <data>N5</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER1_MODE_R</data>
            <data>input</data>
            <data>V14</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER1_PRSNT_N</data>
            <data>input</data>
            <data>R4</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER1_WAKE_N</data>
            <data>input</data>
            <data>C12</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER1_WIDTH_R</data>
            <data>input</data>
            <data>W11</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER2_MODE_R</data>
            <data>input</data>
            <data>L15</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER2_PRSNT_N</data>
            <data>input</data>
            <data>J16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER2_WAKE_N</data>
            <data>input</data>
            <data>A15</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER2_WIDTH_R</data>
            <data>input</data>
            <data>K15</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_RISER4_PWR_PGD</data>
            <data>input</data>
            <data>D6</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_S_DONE</data>
            <data>input</data>
            <data>A19</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_S_INITN</data>
            <data>input</data>
            <data>C17</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_S_JTAGEN</data>
            <data>input</data>
            <data>C13</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_S_PROGRAM_N</data>
            <data>input</data>
            <data>D13</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_S_SN</data>
            <data>input</data>
            <data>Y20</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_UART4_OCP_DEBUG_RX</data>
            <data>input</data>
            <data>L5</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_UPD1_PEWAKE_N</data>
            <data>input</data>
            <data>W14</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_UPD1_SMIB_N</data>
            <data>input</data>
            <data>W15</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_UPD2_PEWAKE_N</data>
            <data>input</data>
            <data>F10</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_UPD2_SMIB_N</data>
            <data>input</data>
            <data>G11</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_UPD72020_1_ALART</data>
            <data>input</data>
            <data>P15</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PAL_UPD72020_2_ALART</data>
            <data>input</data>
            <data>G17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PCA_REVISION_0</data>
            <data>input</data>
            <data>A8</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PCA_REVISION_1</data>
            <data>input</data>
            <data>H18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PCA_REVISION_2</data>
            <data>input</data>
            <data>H16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PCB_REVISION_0</data>
            <data>input</data>
            <data>T18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PCB_REVISION_1</data>
            <data>input</data>
            <data>R16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PEX_USB1_PPON0</data>
            <data>input</data>
            <data>B2</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PEX_USB1_PPON1</data>
            <data>input</data>
            <data>B1</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PEX_USB2_PPON0</data>
            <data>input</data>
            <data>G7</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_PEX_USB2_PPON1</data>
            <data>input</data>
            <data>F7</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_REAR_BP_SNS_ALERT</data>
            <data>input</data>
            <data>T7</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_RISER_AUX_TOD_UART1_RXD</data>
            <data>input</data>
            <data>V12</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_RISER_AUX_TOD_UART2_RXD</data>
            <data>input</data>
            <data>U12</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_RISER_MB_PRSNT_R</data>
            <data>input</data>
            <data>M17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_Riser1_TOD_UART_RXD_R</data>
            <data>input</data>
            <data>V1</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_Riser2_TOD_UART_RXD_R</data>
            <data>input</data>
            <data>M19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_SW_1</data>
            <data>input</data>
            <data>K5</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_SW_2</data>
            <data>input</data>
            <data>T3</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_SW_3</data>
            <data>input</data>
            <data>R3</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_SW_4</data>
            <data>input</data>
            <data>P3</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_SW_5</data>
            <data>input</data>
            <data>N3</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_SW_6</data>
            <data>input</data>
            <data>M3</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_SW_7</data>
            <data>input</data>
            <data>B3</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_SW_8</data>
            <data>input</data>
            <data>B4</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_UART0_CPU_LOG_RX</data>
            <data>input</data>
            <data>F16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>i_UART2_PAL_OCP_RX_R</data>
            <data>input</data>
            <data>E14</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_BMC_I2C3_PAL_S_SDA1_R</data>
            <data>inout</data>
            <data>V8</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_BMC_I2C3_PAL_S_SDA_R</data>
            <data>input</data>
            <data>D11</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>ON</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_CPU0_D0_I2C1_PE_STRAP_SDA</data>
            <data>inout</data>
            <data>A3</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_CPU1_D0_I2C1_PE_STRAP_SDA</data>
            <data>inout</data>
            <data>V9</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_MCIO_PWR_EN0_R</data>
            <data>inout</data>
            <data>T5</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_MCIO_PWR_EN2_R</data>
            <data>inout</data>
            <data>Y9</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_MCIO_PWR_EN3_R</data>
            <data>inout</data>
            <data>E20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_MCIO_PWR_EN5_R</data>
            <data>inout</data>
            <data>D20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_MCIO_PWR_EN7_R</data>
            <data>inout</data>
            <data>J2</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>io_MCIO_PWR_EN8_R</data>
            <data>inout</data>
            <data>Y7</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPLD_M_S_EXCHANGE_S2</data>
            <data>output</data>
            <data>B14</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPLD_M_S_SGPIO1_MISO_R</data>
            <data>output</data>
            <data>F18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPLD_M_S_SGPIO_MISO_R</data>
            <data>output</data>
            <data>B18</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU0_D0_UART1_RX</data>
            <data>output</data>
            <data>G2</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU0_D0_UART_SIN</data>
            <data>output</data>
            <data>E1</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU0_D1_UART1_RX</data>
            <data>output</data>
            <data>D2</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU0_RISER1_9548_RST_N_R</data>
            <data>output</data>
            <data>M4</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU1_D0_UART1_RX</data>
            <data>output</data>
            <data>F6</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU1_D0_UART_SIN</data>
            <data>output</data>
            <data>C3</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU1_D1_UART1_RX</data>
            <data>output</data>
            <data>C1</data>
            <data>BANK5</data>
            <data>1.8</data>
            <data>LVCMOS18</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU1_RISER2_9548_RST_N_R</data>
            <data>output</data>
            <data>K16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU_MCIO0_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>T1</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU_MCIO2_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>Y13</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU_MCIO3_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>V17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU_MCIO5_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>D19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU_MCIO7_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>J1</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_CPU_MCIO8_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>Y1</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_DB9_TOD_UART_TX</data>
            <data>output</data>
            <data>P12</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_DBG_CPU0_UART1_TX_CONN_R</data>
            <data>output</data>
            <data>W19</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_DBG_PAL_BMC_UART1_TX_CONN_R</data>
            <data>output</data>
            <data>T19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_DB_UART_TX_R</data>
            <data>output</data>
            <data>W16</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_JACK_CPU0_D0_UART_SOUT</data>
            <data>output</data>
            <data>B10</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_JACK_CPU0_UART1_TX</data>
            <data>output</data>
            <data>E6</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_JACK_CPU1_D0_UART_SOUT</data>
            <data>output</data>
            <data>F12</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_JACK_CPU1_UART1_TX</data>
            <data>output</data>
            <data>B5</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LEAR_CPU0_UART1_TX</data>
            <data>output</data>
            <data>K17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LED1_N</data>
            <data>output</data>
            <data>R2</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LED2_N</data>
            <data>output</data>
            <data>P2</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LED3_N</data>
            <data>output</data>
            <data>N2</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LED4_N</data>
            <data>output</data>
            <data>M2</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LED5_N</data>
            <data>output</data>
            <data>P1</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LED6_N</data>
            <data>output</data>
            <data>N1</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LED7_N</data>
            <data>output</data>
            <data>M1</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_LED8_N</data>
            <data>output</data>
            <data>L1</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_MCIO11_RISER1_PERST2_N</data>
            <data>output</data>
            <data>T13</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_N0_1000M</data>
            <data>output</data>
            <data>R13</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_N0_100M</data>
            <data>output</data>
            <data>U17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_N0_ACT</data>
            <data>output</data>
            <data>V13</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_N1_1000M</data>
            <data>output</data>
            <data>V16</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_N1_100M</data>
            <data>output</data>
            <data>T12</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_N1_ACT</data>
            <data>output</data>
            <data>W17</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_P5V_USB2_EN</data>
            <data>output</data>
            <data>M14</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_BMC_SS_CLK</data>
            <data>output</data>
            <data>L17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_BMC_SS_DATA_OUT</data>
            <data>output</data>
            <data>M15</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_BMC_SS_LOAD_N</data>
            <data>output</data>
            <data>M16</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_BMC_UART1_RX</data>
            <data>output</data>
            <data>E17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_BMC_UART4_RX</data>
            <data>output</data>
            <data>H17</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_CK440_OE_N_R</data>
            <data>output</data>
            <data>B20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_CPU0_I3C_SPD_SEL</data>
            <data>output</data>
            <data>D7</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_CPU1_I3C_SPD_SEL</data>
            <data>output</data>
            <data>B7</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_DB2000_1_OE_N_R</data>
            <data>output</data>
            <data>K4</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_DB2000_1_PD_R</data>
            <data>output</data>
            <data>A2</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_DB800_1_OE_N_R</data>
            <data>output</data>
            <data>K2</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_DB800_1_PD_R</data>
            <data>output</data>
            <data>D8</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_GPU1_EFUSE_EN_R</data>
            <data>output</data>
            <data>Y2</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_GPU2_EFUSE_EN_R</data>
            <data>output</data>
            <data>C20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_GPU3_EFUSE_EN_R</data>
            <data>output</data>
            <data>Y3</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_GPU4_EFUSE_EN_R</data>
            <data>output</data>
            <data>C19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_LED_HEL_GR_R</data>
            <data>output</data>
            <data>T20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_LED_HEL_RED_R</data>
            <data>output</data>
            <data>R19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_LED_PWRBTN_AMB_R</data>
            <data>output</data>
            <data>N19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_LED_PWRBTN_GR_R</data>
            <data>output</data>
            <data>P20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_LED_UID_R</data>
            <data>output</data>
            <data>A20</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_M2_0_PERST_N_R</data>
            <data>output</data>
            <data>Y17</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_M2_1_PERST_N_R</data>
            <data>output</data>
            <data>H19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_M2_PWR_EN_R</data>
            <data>output</data>
            <data>M20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_OCP_NCSI_CLK_50M_R</data>
            <data>output</data>
            <data>C10</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_OCP_NCSI_SW_EN_N_R</data>
            <data>output</data>
            <data>A7</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_P12V_STBY_EFUSE_EN_R</data>
            <data>output</data>
            <data>B8</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_P1V1_STBY_EN_R</data>
            <data>output</data>
            <data>C6</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RISER1_SLOT_PERST_N_R</data>
            <data>output</data>
            <data>T4</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RISER1_SS_CLK</data>
            <data>output</data>
            <data>P19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RISER1_SS_LD_N</data>
            <data>output</data>
            <data>K20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RISER2_SLOT_PERST_N_R</data>
            <data>output</data>
            <data>H15</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RISER2_SS_CLK</data>
            <data>output</data>
            <data>F20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RISER2_SS_LD_N</data>
            <data>output</data>
            <data>J20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RJ45_1_1000M_LED</data>
            <data>output</data>
            <data>P13</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RJ45_1_100M_LED</data>
            <data>output</data>
            <data>U14</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RJ45_1_ACT_LED</data>
            <data>output</data>
            <data>U15</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RJ45_2_1000M_LED</data>
            <data>output</data>
            <data>T14</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RJ45_2_100M_LED</data>
            <data>output</data>
            <data>R14</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RJ45_2_ACT_LED</data>
            <data>output</data>
            <data>P14</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_RST_TCM_N_R</data>
            <data>output</data>
            <data>L19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_SPI_SELECT_R</data>
            <data>output</data>
            <data>V10</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_SPI_SWITCH_EN_R</data>
            <data>output</data>
            <data>Y10</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_TEST_BAT_EN</data>
            <data>output</data>
            <data>R10</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_THROTTLE_RISER1_R</data>
            <data>output</data>
            <data>Y19</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_THROTTLE_RISER2_R</data>
            <data>output</data>
            <data>L20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UART4_OCP_DEBUG_TX</data>
            <data>output</data>
            <data>L3</data>
            <data>BANK4</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UPD1_P1V1_EN_R</data>
            <data>output</data>
            <data>J19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UPD1_P3V3_EN_R</data>
            <data>output</data>
            <data>H20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UPD1_PERST_N_R</data>
            <data>output</data>
            <data>V20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UPD1_PONRST_N_R</data>
            <data>output</data>
            <data>Y18</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UPD2_P1V1_EN_R</data>
            <data>output</data>
            <data>A10</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UPD2_P3V3_EN_R</data>
            <data>output</data>
            <data>B19</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UPD2_PERST_N_R</data>
            <data>output</data>
            <data>A13</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_UPD2_PONRST_N_R</data>
            <data>output</data>
            <data>A14</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_WX1860_NCSI_CLK_50M_R</data>
            <data>output</data>
            <data>K19</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_PAL_WX1860_NCSI_SW_EN_N_R</data>
            <data>output</data>
            <data>W18</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RISER1_SELECT</data>
            <data>output</data>
            <data>R7</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RISER1_SWITCH_EN</data>
            <data>output</data>
            <data>P7</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RISER_AUX_TOD_UART1_TXD</data>
            <data>output</data>
            <data>T11</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RISER_AUX_TOD_UART2_TXD</data>
            <data>output</data>
            <data>U11</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C12_MUX_N_R</data>
            <data>output</data>
            <data>D10</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C13_MUX_N_R</data>
            <data>output</data>
            <data>Y11</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C1_MUX_N_R</data>
            <data>output</data>
            <data>R20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C2_MUX_N_R</data>
            <data>output</data>
            <data>A6</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C3_MUX_N_R</data>
            <data>output</data>
            <data>C8</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C4_1_MUX_N_R</data>
            <data>output</data>
            <data>A9</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C4_2_MUX_N_R</data>
            <data>output</data>
            <data>R5</data>
            <data>BANK3</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C5_MUX_N_R</data>
            <data>output</data>
            <data>A5</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_RST_I2C_BMC_9548_MUX_N_R</data>
            <data>output</data>
            <data>Y14</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_Riser1_TOD_UART_TXD_R</data>
            <data>output</data>
            <data>W1</data>
            <data>BANK2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_Riser2_TOD_UART_TXD_R</data>
            <data>output</data>
            <data>N20</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_UART0_CPU_LOG_TX</data>
            <data>output</data>
            <data>F14</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_UART2_PAL_OCP_TX_R</data>
            <data>output</data>
            <data>D18</data>
            <data>BANK1</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
        <row>
            <data>o_USB2_SW_SEL_R</data>
            <data>output</data>
            <data>A18</data>
            <data>BANK0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>NONE</data>
            <data>SLOW</data>
            <data>N</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>NA</data>
            <data>YES</data>
            <data>NA</data>
        </row>
    </table>
    <table id="pnr_pinout_report" title="Pinout Report" column_number="7">
        <column_headers>
            <data>Pin Name</data>
            <data>IO Instance Name</data>
            <data>BANK</data>
            <data>Function Name</data>
            <data>Design Instance Name</data>
            <data>Direction</data>
            <data>Constraint</data>
        </column_headers>
        <row>
            <data>B15</data>
            <data>IOBS_0_157</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_13N/SPAL_D1</data>
            <data>i_CPLD_M_S_EXCHANGE_S3</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B14</data>
            <data>IOBS_0_151</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_15N</data>
            <data>o_CPLD_M_S_EXCHANGE_S2</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B13</data>
            <data>IOBS_0_145</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_17N</data>
            <data>i_CPLD_M_S_SGPIO_LD_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B12</data>
            <data>IOBS_0_121</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_19N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A20</data>
            <data>IOBS_0_223</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_1N/SPAL_CLK</data>
            <data>o_PAL_LED_UID_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D16</data>
            <data>IOBS_0_211</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_3N/SPAL_D15</data>
            <data>i_PAL_BMC_UART1_TX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B18</data>
            <data>IOBS_0_205</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_5N/SPAL_D11</data>
            <data>o_CPLD_M_S_SGPIO_MISO_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C16</data>
            <data>IOBS_0_199</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_7N/SPAL_D7</data>
            <data>i_CPLD_M_S_EXCHANGE_S5</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B17</data>
            <data>IOBS_0_187</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_9N/SPAL_D3</data>
            <data>i_CPLD_M_S_SGPIO1_LD_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B16</data>
            <data>IOBS_0_181</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_11N</data>
            <data>i_CPLD_M_S_EXCHANGE_S4</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A9</data>
            <data>IOBS_0_91</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_25N</data>
            <data>o_RST_I2C4_1_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A8</data>
            <data>IOBS_0_85</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_27N</data>
            <data>i_PCA_REVISION_0</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A7</data>
            <data>IOBS_0_79</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_29N</data>
            <data>o_PAL_OCP_NCSI_SW_EN_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A6</data>
            <data>IOBS_0_61</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_31N</data>
            <data>o_RST_I2C2_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A5</data>
            <data>IOBS_0_55</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_33N</data>
            <data>o_RST_I2C5_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A4</data>
            <data>IOBS_0_49</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_35N</data>
            <data>i_CPU0_D0_I2C1_PE_STRAP_SCL</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A3</data>
            <data>IOBS_0_37</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_37N</data>
            <data>io_CPU0_D0_I2C1_PE_STRAP_SDA</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>A2</data>
            <data>IOBS_0_31</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_39N</data>
            <data>o_PAL_DB2000_1_PD_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A1</data>
            <data>IOBS_0_25</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_41N</data>
            <data>i_PAL_LOM_FAN_ON_AUX_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A11</data>
            <data>IOBS_0_115</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_21N</data>
            <data>i_PAL_GPU4_EFUSE_PG</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A10</data>
            <data>IOBS_0_109</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_23N/CLK1N_B0</data>
            <data>o_PAL_UPD2_P1V1_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A12</data>
            <data>IOBD_0_120</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_19P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B19</data>
            <data>IOBD_0_222</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_1P/SPAL_CS_N</data>
            <data>o_PAL_UPD2_P3V3_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>E15</data>
            <data>IOBD_0_210</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_3P/SPAL_D14</data>
            <data>i_CPU_NVME10_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A18</data>
            <data>IOBD_0_204</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_5P/SPAL_D10</data>
            <data>o_USB2_SW_SEL_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C15</data>
            <data>IOBD_0_198</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_7P/SPAL_D6</data>
            <data>i_CPLD_M_S_SGPIO1_MOSI</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A17</data>
            <data>IOBD_0_186</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_9P/SPAL_D2</data>
            <data>i_CHASSIS_ID1_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A16</data>
            <data>IOBD_0_180</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_11P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B6</data>
            <data>IOBD_0_60</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_31P</data>
            <data>i_PAL_OCP_RISER_CPLD</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B5</data>
            <data>IOBD_0_54</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_33P</data>
            <data>o_JACK_CPU1_UART1_TX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B4</data>
            <data>IOBD_0_48</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_35P</data>
            <data>i_SW_8</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B3</data>
            <data>IOBD_0_36</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_37P</data>
            <data>i_SW_7</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B2</data>
            <data>IOBD_0_30</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_39P</data>
            <data>i_PEX_USB1_PPON0</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B1</data>
            <data>IOBD_0_24</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_41P</data>
            <data>i_PEX_USB1_PPON1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B9</data>
            <data>IOBD_0_90</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_25P</data>
            <data>i_PAL_PGD_USB_UPD2_P1V1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B8</data>
            <data>IOBD_0_84</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_27P</data>
            <data>o_PAL_P12V_STBY_EFUSE_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B7</data>
            <data>IOBD_0_78</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_29P</data>
            <data>o_PAL_CPU1_I3C_SPD_SEL</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A15</data>
            <data>IOBD_0_156</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_13P/SPAL_D0</data>
            <data>i_PAL_RISER2_WAKE_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A14</data>
            <data>IOBD_0_150</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_15P</data>
            <data>o_PAL_UPD2_PONRST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F8</data>
            <data>IOBS_0_57</data>
            <data>BANK0</data>
            <data>DIFFI_B0_32N</data>
            <data>i_PAL_P12V_STBY_EFUSE_PG</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D7</data>
            <data>IOBS_0_51</data>
            <data>BANK0</data>
            <data>DIFFI_B0_34N</data>
            <data>o_PAL_CPU0_I3C_SPD_SEL</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>E7</data>
            <data>IOBS_0_39</data>
            <data>BANK0</data>
            <data>DIFFI_B0_36N</data>
            <data>i_PAL_P12V_STBY_EFUSE_FLTB</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D5</data>
            <data>IOBS_0_33</data>
            <data>BANK0</data>
            <data>DIFFI_B0_38N</data>
            <data>i_JACK_CPU1_UART1_RX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F7</data>
            <data>IOBS_0_27</data>
            <data>BANK0</data>
            <data>DIFFI_B0_40N</data>
            <data>i_PEX_USB2_PPON1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C7</data>
            <data>IOBS_0_63</data>
            <data>BANK0</data>
            <data>DIFFI_B0_30N/TDI</data>
            <data>i_PAL2_TDI</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C8</data>
            <data>IOBS_0_87</data>
            <data>BANK0</data>
            <data>DIFFI_B0_26N</data>
            <data>o_RST_I2C3_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F9</data>
            <data>IOBS_0_81</data>
            <data>BANK0</data>
            <data>DIFFI_B0_28N</data>
            <data>i_JACK_CPU0_D0_UART_SIN</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D9</data>
            <data>IOBS_0_93</data>
            <data>BANK0</data>
            <data>DIFFI_B0_24N/TMS</data>
            <data>i_PAL2_TMS</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F10</data>
            <data>IOBS_0_111</data>
            <data>BANK0</data>
            <data>DIFFI_B0_22N</data>
            <data>i_PAL_UPD2_PEWAKE_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F14</data>
            <data>IOBS_0_213</data>
            <data>BANK0</data>
            <data>DIFFI_B0_2N/SPAL_RDWR_N</data>
            <data>o_UART0_CPU_LOG_TX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D15</data>
            <data>IOBS_0_207</data>
            <data>BANK0</data>
            <data>DIFFI_B0_4N/SPAL_D13</data>
            <data>i_CPLD_M_S_EXCHANGE_S1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F13</data>
            <data>IOBS_0_201</data>
            <data>BANK0</data>
            <data>DIFFI_B0_6N/SPAL_D9</data>
            <data>i_CPU_NVME11_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D14</data>
            <data>IOBS_0_189</data>
            <data>BANK0</data>
            <data>DIFFI_B0_8N/SPAL_D5</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F12</data>
            <data>IOBS_0_183</data>
            <data>BANK0</data>
            <data>DIFFI_B0_10N</data>
            <data>o_JACK_CPU1_D0_UART_SOUT</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D10</data>
            <data>IOBS_0_116</data>
            <data>BANK0</data>
            <data>DIFFI_B0_20P</data>
            <data>o_RST_I2C12_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C9</data>
            <data>IOBS_0_92</data>
            <data>BANK0</data>
            <data>DIFFI_B0_24P/TCK</data>
            <data>i_PAL2_TCK</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D12</data>
            <data>IOBS_0_152</data>
            <data>BANK0</data>
            <data>DIFFI_B0_14P/EFB_STR</data>
            <data>i_PAL_GPU4_EFUSE_OC</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G11</data>
            <data>IOBS_0_146</data>
            <data>BANK0</data>
            <data>DIFFI_B0_16P</data>
            <data>i_PAL_UPD2_SMIB_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C17</data>
            <data>IOBS_0_224</data>
            <data>BANK0</data>
            <data>DIFFI_B0_0P/INIT_FLAG_N</data>
            <data>i_PAL_S_INITN</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D11</data>
            <data>IOBS_0_123</data>
            <data>BANK0</data>
            <data>DIFFI_B0_18N/SDA/CLK0N_B0</data>
            <data>io_BMC_I2C3_PAL_S_SDA_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C12</data>
            <data>IOBS_0_153</data>
            <data>BANK0</data>
            <data>DIFFI_B0_14N/EFB_CLK</data>
            <data>i_PAL_RISER1_WAKE_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F11</data>
            <data>IOBS_0_147</data>
            <data>BANK0</data>
            <data>DIFFI_B0_16N/EFB_D</data>
            <data>i_JACK_CPU1_D0_UART_SIN</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D13</data>
            <data>IOBS_0_159</data>
            <data>BANK0</data>
            <data>DIFFI_B0_12N/RSTN</data>
            <data>i_PAL_S_PROGRAM_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C13</data>
            <data>IOBS_0_158</data>
            <data>BANK0</data>
            <data>DIFFI_B0_12P/JTAGEN</data>
            <data>i_PAL_S_JTAGEN</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C11</data>
            <data>IOBS_0_122</data>
            <data>BANK0</data>
            <data>DIFFI_B0_18P/SCL/CLK0P_B0</data>
            <data>i_BMC_I2C3_PAL_S_SCL_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G8</data>
            <data>IOBS_0_56</data>
            <data>BANK0</data>
            <data>DIFFI_B0_32P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C6</data>
            <data>IOBS_0_50</data>
            <data>BANK0</data>
            <data>DIFFI_B0_34P</data>
            <data>o_PAL_P1V1_STBY_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D6</data>
            <data>IOBS_0_38</data>
            <data>BANK0</data>
            <data>DIFFI_B0_36P</data>
            <data>i_PAL_RISER4_PWR_PGD</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>E6</data>
            <data>IOBS_0_32</data>
            <data>BANK0</data>
            <data>DIFFI_B0_38P</data>
            <data>o_JACK_CPU0_UART1_TX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G7</data>
            <data>IOBS_0_26</data>
            <data>BANK0</data>
            <data>DIFFI_B0_40P</data>
            <data>i_PEX_USB2_PPON0</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G14</data>
            <data>IOBS_0_212</data>
            <data>BANK0</data>
            <data>DIFFI_B0_2P/SPAL_BUSY</data>
            <data>i_PAL_BMC_UART4_TX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>E14</data>
            <data>IOBS_0_206</data>
            <data>BANK0</data>
            <data>DIFFI_B0_4P/SPAL_D12</data>
            <data>i_UART2_PAL_OCP_RX_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G13</data>
            <data>IOBS_0_200</data>
            <data>BANK0</data>
            <data>DIFFI_B0_6P/SPAL_D8</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C14</data>
            <data>IOBS_0_188</data>
            <data>BANK0</data>
            <data>DIFFI_B0_8P/SPAL_D4</data>
            <data>i_CPLD_M_S_SGPIO1_CLK</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G12</data>
            <data>IOBS_0_182</data>
            <data>BANK0</data>
            <data>DIFFI_B0_10P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G10</data>
            <data>IOBS_0_110</data>
            <data>BANK0</data>
            <data>DIFFI_B0_22P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A19</data>
            <data>IOBS_0_225</data>
            <data>BANK0</data>
            <data>DIFFI_B0_0N/CFG_DONE</data>
            <data>i_PAL_S_DONE</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D8</data>
            <data>IOBS_0_86</data>
            <data>BANK0</data>
            <data>DIFFI_B0_26P</data>
            <data>o_PAL_DB800_1_PD_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G9</data>
            <data>IOBS_0_80</data>
            <data>BANK0</data>
            <data>DIFFI_B0_28P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E8</data>
            <data>IOBS_0_62</data>
            <data>BANK0</data>
            <data>DIFFI_B0_30P/TDO</data>
            <data>i_PAL2_TDO</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C10</data>
            <data>IOBS_0_117</data>
            <data>BANK0</data>
            <data>DIFFI_B0_20N</data>
            <data>o_PAL_OCP_NCSI_CLK_50M_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A13</data>
            <data>IOBD_0_144</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_17P</data>
            <data>o_PAL_UPD2_PERST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B11</data>
            <data>IOBD_0_114</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_21P</data>
            <data>i_FAN_SNS_ALERT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B10</data>
            <data>IOBD_0_108</data>
            <data>BANK0</data>
            <data>DIFFIO_B0_23P/CLK1P_B0</data>
            <data>o_JACK_CPU0_D0_UART_SOUT</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F20</data>
            <data>IOBS_37_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_10N</data>
            <data>o_PAL_RISER2_SS_CLK</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>J15</data>
            <data>IOBS_39_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_11N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H17</data>
            <data>IOBS_43_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_12N</data>
            <data>o_PAL_BMC_UART4_RX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G20</data>
            <data>IOBS_45_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_13N</data>
            <data>i_CPU1_MCIO0_CABLE_ID1_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>H19</data>
            <data>IOBS_49_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_14N</data>
            <data>o_PAL_M2_1_PERST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>H20</data>
            <data>IOBS_51_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_15N</data>
            <data>o_PAL_UPD1_P3V3_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>J16</data>
            <data>IOBS_55_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_16N</data>
            <data>i_PAL_RISER2_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>K15</data>
            <data>IOBS_57_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_17N</data>
            <data>i_PAL_RISER2_WIDTH_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>J20</data>
            <data>IOBS_61_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_18N</data>
            <data>o_PAL_RISER2_SS_LD_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K18</data>
            <data>IOBS_63_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_19N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K20</data>
            <data>IOBS_67_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_20N/CLKON_B1</data>
            <data>o_PAL_RISER1_SS_LD_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L17</data>
            <data>IOBS_69_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_21N</data>
            <data>o_PAL_BMC_SS_CLK</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L20</data>
            <data>IOBS_85_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_22N</data>
            <data>o_PAL_THROTTLE_RISER2_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L15</data>
            <data>IOBS_87_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_23N</data>
            <data>i_PAL_RISER2_MODE_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>M19</data>
            <data>IOBS_91_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_24N</data>
            <data>i_Riser2_TOD_UART_RXD_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>M18</data>
            <data>IOBS_93_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_25N</data>
            <data>i_BOARD_ID6</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>N20</data>
            <data>IOBS_97_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_26N</data>
            <data>o_Riser2_TOD_UART_TXD_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N19</data>
            <data>IOBS_99_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_27N</data>
            <data>o_PAL_LED_PWRBTN_AMB_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N17</data>
            <data>IOBS_103_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_28N</data>
            <data>i_PAL_BMC_SS_DATA_IN</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P19</data>
            <data>IOBS_105_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_29N</data>
            <data>o_PAL_RISER1_SS_CLK</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>R20</data>
            <data>IOBS_109_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_30N</data>
            <data>o_RST_I2C1_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M14</data>
            <data>IOBS_111_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_31N</data>
            <data>o_P5V_USB2_EN</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>R19</data>
            <data>IOBS_115_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_32N</data>
            <data>o_PAL_LED_HEL_RED_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T19</data>
            <data>IOBS_117_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_33N</data>
            <data>o_DBG_PAL_BMC_UART1_TX_CONN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P17</data>
            <data>IOBS_127_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_34N</data>
            <data>i_CHASSIS_ID0_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U19</data>
            <data>IOBS_129_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_35N</data>
            <data>i_DBG_PAL_BMC_UART1_RX_CONN_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P16</data>
            <data>IOBS_133_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_36N</data>
            <data>i_P12V_RISER2_VIN_SNS_ALERT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>N14</data>
            <data>IOBS_135_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_37N</data>
            <data>i_P5V_USB2_OCI2B</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U18</data>
            <data>IOBS_139_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_38N</data>
            <data>i_CPU0_MCIO2_CABLE_ID0_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R16</data>
            <data>IOBS_141_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_39N</data>
            <data>i_PCB_REVISION_1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T17</data>
            <data>IOBS_145_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_40N</data>
            <data>i_PAL_GPU2_EFUSE_OC</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V17</data>
            <data>IOBS_147_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_41N</data>
            <data>o_CPU_MCIO3_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D17</data>
            <data>IOBS_6_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_0P/PLL1_CLKFB_P</data>
            <data>i_CPLD_M_S_SGPIO_CLK</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F15</data>
            <data>IOBS_8_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_1P</data>
            <data>i_PAL_M2_1_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C19</data>
            <data>IOBS_12_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_2P/PLL1_CLKIN_P</data>
            <data>o_PAL_GPU4_EFUSE_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F16</data>
            <data>IOBS_14_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_3P</data>
            <data>i_UART0_CPU_LOG_RX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>B20</data>
            <data>IOBS_18_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_4P</data>
            <data>o_PAL_CK440_OE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>H14</data>
            <data>IOBS_20_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_5P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D19</data>
            <data>IOBS_24_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_6P</data>
            <data>o_CPU_MCIO5_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D20</data>
            <data>IOBS_26_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_7P</data>
            <data>io_MCIO_PWR_EN5_R</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>G16</data>
            <data>IOBS_30_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_8P</data>
            <data>i_MB_CB_RISER2_PRSNT0_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G17</data>
            <data>IOBS_32_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_9P</data>
            <data>i_PAL_UPD72020_2_ALART</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F19</data>
            <data>IOBS_36_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_10P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J14</data>
            <data>IOBS_38_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_11P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G19</data>
            <data>IOBS_42_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_12P</data>
            <data>i_CPU1_MCIO0_CABLE_ID0_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>H16</data>
            <data>IOBS_44_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_13P</data>
            <data>i_PCA_REVISION_2</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>H18</data>
            <data>IOBS_48_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_14P</data>
            <data>i_PCA_REVISION_1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>J17</data>
            <data>IOBS_50_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_15P</data>
            <data>i_LEAR_CPU0_UART1_RX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>J18</data>
            <data>IOBS_54_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_16P</data>
            <data>i_BOARD_ID7</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>K14</data>
            <data>IOBS_56_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_17P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J19</data>
            <data>IOBS_60_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_18P</data>
            <data>o_PAL_UPD1_P1V1_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K17</data>
            <data>IOBS_62_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_19P</data>
            <data>o_LEAR_CPU0_UART1_TX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K19</data>
            <data>IOBS_66_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_20P/CLKOP_B1</data>
            <data>o_PAL_WX1860_NCSI_CLK_50M_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K16</data>
            <data>IOBS_68_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_21P</data>
            <data>o_CPU1_RISER2_9548_RST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L19</data>
            <data>IOBS_84_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_22P</data>
            <data>o_PAL_RST_TCM_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L14</data>
            <data>IOBS_86_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_23P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M20</data>
            <data>IOBS_90_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_24P</data>
            <data>o_PAL_M2_PWR_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L16</data>
            <data>IOBS_92_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_25P</data>
            <data>i_PAL_P12V_RISER2_VIN_PG</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>M17</data>
            <data>IOBS_96_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_26P</data>
            <data>i_RISER_MB_PRSNT_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>M16</data>
            <data>IOBS_98_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_27P</data>
            <data>o_PAL_BMC_SS_LOAD_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N18</data>
            <data>IOBS_102_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_28P</data>
            <data>i_BOARD_ID5</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P20</data>
            <data>IOBS_104_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_29P</data>
            <data>o_PAL_LED_PWRBTN_GR_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P18</data>
            <data>IOBS_108_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_30P</data>
            <data>i_BOARD_ID4</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>M15</data>
            <data>IOBS_110_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_31P</data>
            <data>o_PAL_BMC_SS_DATA_OUT</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N16</data>
            <data>IOBS_114_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_32P</data>
            <data>i_PAL_P12V_RISER2_VIN_FLTB</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T20</data>
            <data>IOBS_116_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_33P</data>
            <data>o_PAL_LED_HEL_GR_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U20</data>
            <data>IOBS_126_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_34P</data>
            <data>i_CABLE_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T18</data>
            <data>IOBS_128_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_35P</data>
            <data>i_PCB_REVISION_0</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V20</data>
            <data>IOBS_132_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_36P</data>
            <data>o_PAL_UPD1_PERST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N15</data>
            <data>IOBS_134_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_37P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R17</data>
            <data>IOBS_138_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_38P</data>
            <data>i_PAL_GPU2_EFUSE_PG</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P15</data>
            <data>IOBS_140_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_39P</data>
            <data>i_PAL_UPD72020_1_ALART</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V19</data>
            <data>IOBS_144_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_40P</data>
            <data>i_DBG_CPU0_UART1_RX_CONN_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U17</data>
            <data>IOBS_146_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_41P</data>
            <data>o_N0_100M</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C18</data>
            <data>IOBS_7_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_0N/PLL1_CLKFB_N</data>
            <data>i_CPLD_M_S_SGPIO_MOSI</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G15</data>
            <data>IOBS_9_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_1N</data>
            <data>i_PAL_PGD_USB_UPD1_P1V1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>E17</data>
            <data>IOBS_13_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_2N/PLL1_CLKIN_N</data>
            <data>o_PAL_BMC_UART1_RX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>D18</data>
            <data>IOBS_15_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_3N/MFG_TEST_OUT</data>
            <data>o_UART2_PAL_OCP_TX_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C20</data>
            <data>IOBS_19_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_4N</data>
            <data>o_PAL_GPU2_EFUSE_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>H15</data>
            <data>IOBS_21_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_5N</data>
            <data>o_PAL_RISER2_SLOT_PERST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F17</data>
            <data>IOBS_25_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_6N</data>
            <data>i_PAL_BMC_NCSI_CLK_50M_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>E19</data>
            <data>IOBS_27_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_7N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F18</data>
            <data>IOBS_31_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_8N</data>
            <data>o_CPLD_M_S_SGPIO1_MISO_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>E20</data>
            <data>IOBS_33_246</data>
            <data>BANK1</data>
            <data>DIFFI_B1_9N</data>
            <data>io_MCIO_PWR_EN3_R</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>W11</data>
            <data>IOBS_156_115</data>
            <data>BANK2</data>
            <data>DIFFI_B2_21N</data>
            <data>i_PAL_RISER1_WIDTH_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V10</data>
            <data>IOBS_156_111</data>
            <data>BANK2</data>
            <data>DIFFI_B2_22N</data>
            <data>o_PAL_SPI_SELECT_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W10</data>
            <data>IOBS_156_109</data>
            <data>BANK2</data>
            <data>DIFFI_B2_23N</data>
            <data>i_CPU1_D0_I2C1_PE_STRAP_SCL</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R10</data>
            <data>IOBS_156_93</data>
            <data>BANK2</data>
            <data>DIFFI_B2_24N</data>
            <data>o_PAL_TEST_BAT_EN</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y9</data>
            <data>IOBS_156_91</data>
            <data>BANK2</data>
            <data>DIFFI_B2_25N/CLK0N_B2</data>
            <data>io_MCIO_PWR_EN2_R</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>T9</data>
            <data>IOBS_156_87</data>
            <data>BANK2</data>
            <data>DIFFI_B2_26N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y8</data>
            <data>IOBS_156_85</data>
            <data>BANK2</data>
            <data>DIFFI_B2_27N</data>
            <data>i_CPU0_MCIO3_CABLE_ID0_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U9</data>
            <data>IOBS_156_81</data>
            <data>BANK2</data>
            <data>DIFFI_B2_28N</data>
            <data>i_DB9_TOD_UART_RX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y7</data>
            <data>IOBS_156_79</data>
            <data>BANK2</data>
            <data>DIFFI_B2_29N</data>
            <data>io_MCIO_PWR_EN8_R</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>R9</data>
            <data>IOBS_156_63</data>
            <data>BANK2</data>
            <data>DIFFI_B2_30N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T10</data>
            <data>IOBS_156_117</data>
            <data>BANK2</data>
            <data>DIFFI_B2_20N</data>
            <data>i_PAL_P12V_RISER1_VIN_PG</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R14</data>
            <data>IOBS_156_213</data>
            <data>BANK2</data>
            <data>DIFFI_B2_2N</data>
            <data>o_PAL_RJ45_2_100M_LED</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W19</data>
            <data>IOBS_156_211</data>
            <data>BANK2</data>
            <data>DIFFI_B2_3N</data>
            <data>o_DBG_CPU0_UART1_TX_CONN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U15</data>
            <data>IOBS_156_207</data>
            <data>BANK2</data>
            <data>DIFFI_B2_4N</data>
            <data>o_PAL_RJ45_1_ACT_LED</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W18</data>
            <data>IOBS_156_205</data>
            <data>BANK2</data>
            <data>DIFFI_B2_5N</data>
            <data>o_PAL_WX1860_NCSI_SW_EN_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V16</data>
            <data>IOBS_156_201</data>
            <data>BANK2</data>
            <data>DIFFI_B2_6N</data>
            <data>o_N1_1000M</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U14</data>
            <data>IOBS_156_199</data>
            <data>BANK2</data>
            <data>DIFFI_B2_7N</data>
            <data>o_PAL_RJ45_1_100M_LED</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>R13</data>
            <data>IOBS_156_189</data>
            <data>BANK2</data>
            <data>DIFFI_B2_8N</data>
            <data>o_N0_1000M</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W17</data>
            <data>IOBS_156_187</data>
            <data>BANK2</data>
            <data>DIFFI_B2_9N</data>
            <data>o_N1_ACT</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T13</data>
            <data>IOBS_156_183</data>
            <data>BANK2</data>
            <data>DIFFI_B2_10N</data>
            <data>o_MCIO11_RISER1_PERST2_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W16</data>
            <data>IOBS_156_181</data>
            <data>BANK2</data>
            <data>DIFFI_B2_11N</data>
            <data>o_DB_UART_TX_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>R12</data>
            <data>IOBS_156_159</data>
            <data>BANK2</data>
            <data>DIFFI_B2_12N</data>
            <data>i_CPU_NVME4_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>W15</data>
            <data>IOBS_156_157</data>
            <data>BANK2</data>
            <data>DIFFI_B2_13N</data>
            <data>i_PAL_UPD1_SMIB_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T11</data>
            <data>IOBS_156_153</data>
            <data>BANK2</data>
            <data>DIFFI_B2_14N</data>
            <data>o_RISER_AUX_TOD_UART1_TXD</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W14</data>
            <data>IOBS_156_151</data>
            <data>BANK2</data>
            <data>DIFFI_B2_15N</data>
            <data>i_PAL_UPD1_PEWAKE_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V13</data>
            <data>IOBS_156_147</data>
            <data>BANK2</data>
            <data>DIFFI_B2_16N</data>
            <data>o_N0_ACT</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W13</data>
            <data>IOBS_156_145</data>
            <data>BANK2</data>
            <data>DIFFI_B2_17N</data>
            <data>i_CPU0_MCIO2_CABLE_ID1_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R11</data>
            <data>IOBS_156_123</data>
            <data>BANK2</data>
            <data>DIFFI_B2_18N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W12</data>
            <data>IOBS_156_121</data>
            <data>BANK2</data>
            <data>DIFFI_B2_19N/CLK1N_B2</data>
            <data>i_BOARD_ID1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R15</data>
            <data>IOBS_156_225</data>
            <data>BANK2</data>
            <data>DIFFI_B2_0N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y2</data>
            <data>IOBS_156_31</data>
            <data>BANK2</data>
            <data>DIFFI_B2_39N</data>
            <data>o_PAL_GPU1_EFUSE_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T6</data>
            <data>IOBS_156_27</data>
            <data>BANK2</data>
            <data>DIFFI_B2_40N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y1</data>
            <data>IOBS_156_25</data>
            <data>BANK2</data>
            <data>DIFFI_B2_41N</data>
            <data>o_CPU_MCIO8_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T8</data>
            <data>IOBS_156_57</data>
            <data>BANK2</data>
            <data>DIFFI_B2_32N</data>
            <data>i_P12V_STBY_SNS_ALERT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y5</data>
            <data>IOBS_156_55</data>
            <data>BANK2</data>
            <data>DIFFI_B2_33N</data>
            <data>i_CPU1_MCIO3_CABLE_ID0_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R8</data>
            <data>IOBS_156_51</data>
            <data>BANK2</data>
            <data>DIFFI_B2_34N</data>
            <data>i_CPU_NVME7_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y4</data>
            <data>IOBS_156_49</data>
            <data>BANK2</data>
            <data>DIFFI_B2_35N</data>
            <data>i_CPU1_MCIO2_CABLE_ID1_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U6</data>
            <data>IOBS_156_39</data>
            <data>BANK2</data>
            <data>DIFFI_B2_36N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y3</data>
            <data>IOBS_156_37</data>
            <data>BANK2</data>
            <data>DIFFI_B2_37N</data>
            <data>o_PAL_GPU3_EFUSE_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>R7</data>
            <data>IOBS_156_33</data>
            <data>BANK2</data>
            <data>DIFFI_B2_38N</data>
            <data>o_RISER1_SELECT</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y6</data>
            <data>IOBS_156_61</data>
            <data>BANK2</data>
            <data>DIFFI_B2_31N/MISO_SO</data>
            <data>i_BOARD_ID2</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>W20</data>
            <data>IOBS_156_223</data>
            <data>BANK2</data>
            <data>DIFFI_B2_1N/MOSI_SI</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P14</data>
            <data>IOBR_156_212</data>
            <data>BANK2</data>
            <data>DIFFI_B2_2P</data>
            <data>o_PAL_RJ45_2_ACT_LED</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y19</data>
            <data>IOBR_156_210</data>
            <data>BANK2</data>
            <data>DIFFI_B2_3P</data>
            <data>o_PAL_THROTTLE_RISER1_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T14</data>
            <data>IOBR_156_206</data>
            <data>BANK2</data>
            <data>DIFFI_B2_4P</data>
            <data>o_PAL_RJ45_2_1000M_LED</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y18</data>
            <data>IOBR_156_204</data>
            <data>BANK2</data>
            <data>DIFFI_B2_5P</data>
            <data>o_PAL_UPD1_PONRST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V15</data>
            <data>IOBR_156_200</data>
            <data>BANK2</data>
            <data>DIFFI_B2_6P</data>
            <data>i_CPU_NVME5_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V14</data>
            <data>IOBR_156_198</data>
            <data>BANK2</data>
            <data>DIFFI_B2_7P</data>
            <data>i_PAL_RISER1_MODE_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P13</data>
            <data>IOBR_156_188</data>
            <data>BANK2</data>
            <data>DIFFI_B2_8P</data>
            <data>o_PAL_RJ45_1_1000M_LED</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y17</data>
            <data>IOBR_156_186</data>
            <data>BANK2</data>
            <data>DIFFI_B2_9P</data>
            <data>o_PAL_M2_0_PERST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T12</data>
            <data>IOBR_156_182</data>
            <data>BANK2</data>
            <data>DIFFI_B2_10P</data>
            <data>o_N1_100M</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y16</data>
            <data>IOBR_156_180</data>
            <data>BANK2</data>
            <data>DIFFI_B2_11P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P12</data>
            <data>IOBR_156_158</data>
            <data>BANK2</data>
            <data>DIFFI_B2_12P</data>
            <data>o_DB9_TOD_UART_TX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y15</data>
            <data>IOBR_156_156</data>
            <data>BANK2</data>
            <data>DIFFI_B2_13P</data>
            <data>i_DB_UART_RX_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U12</data>
            <data>IOBR_156_152</data>
            <data>BANK2</data>
            <data>DIFFI_B2_14P</data>
            <data>i_RISER_AUX_TOD_UART2_RXD</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y14</data>
            <data>IOBR_156_150</data>
            <data>BANK2</data>
            <data>DIFFI_B2_15P</data>
            <data>o_RST_I2C_BMC_9548_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V12</data>
            <data>IOBR_156_146</data>
            <data>BANK2</data>
            <data>DIFFI_B2_16P</data>
            <data>i_RISER_AUX_TOD_UART1_RXD</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y13</data>
            <data>IOBR_156_144</data>
            <data>BANK2</data>
            <data>DIFFI_B2_17P</data>
            <data>o_CPU_MCIO2_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P11</data>
            <data>IOBR_156_122</data>
            <data>BANK2</data>
            <data>DIFFI_B2_18P</data>
            <data>i_PAL_M2_0_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y12</data>
            <data>IOBR_156_120</data>
            <data>BANK2</data>
            <data>DIFFI_B2_19P/CLK1P_B2</data>
            <data>i_CPU0_MCIO3_CABLE_ID1_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U11</data>
            <data>IOBR_156_116</data>
            <data>BANK2</data>
            <data>DIFFI_B2_20P</data>
            <data>o_RISER_AUX_TOD_UART2_TXD</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y11</data>
            <data>IOBR_156_114</data>
            <data>BANK2</data>
            <data>DIFFI_B2_21P</data>
            <data>o_RST_I2C13_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U10</data>
            <data>IOBR_156_110</data>
            <data>BANK2</data>
            <data>DIFFI_B2_22P</data>
            <data>i_CPU_NVME6_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>Y10</data>
            <data>IOBR_156_108</data>
            <data>BANK2</data>
            <data>DIFFI_B2_23P</data>
            <data>o_PAL_SPI_SWITCH_EN_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P10</data>
            <data>IOBR_156_92</data>
            <data>BANK2</data>
            <data>DIFFI_B2_24P</data>
            <data>i_PAL_P12V_RISER1_VIN_FLTB</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>W9</data>
            <data>IOBR_156_90</data>
            <data>BANK2</data>
            <data>DIFFI_B2_25P/CLK0P_B2</data>
            <data>i_CPU_NVME1_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V9</data>
            <data>IOBR_156_86</data>
            <data>BANK2</data>
            <data>DIFFI_B2_26P</data>
            <data>io_CPU1_D0_I2C1_PE_STRAP_SDA</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>W8</data>
            <data>IOBR_156_84</data>
            <data>BANK2</data>
            <data>DIFFI_B2_27P</data>
            <data>i_BMC_I2C3_PAL_S_SCL1_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V8</data>
            <data>IOBR_156_80</data>
            <data>BANK2</data>
            <data>DIFFI_B2_28P</data>
            <data>io_BMC_I2C3_PAL_S_SDA1_R</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>W7</data>
            <data>IOBR_156_78</data>
            <data>BANK2</data>
            <data>DIFFI_B2_29P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P9</data>
            <data>IOBR_156_62</data>
            <data>BANK2</data>
            <data>DIFFI_B2_30P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>Y20</data>
            <data>IOBR_156_222</data>
            <data>BANK2</data>
            <data>DIFFI_B2_1P/FCSI_N</data>
            <data>i_PAL_S_SN</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T16</data>
            <data>IOBR_156_224</data>
            <data>BANK2</data>
            <data>DIFFI_B2_0P</data>
            <data>i_BOARD_ID0</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R6</data>
            <data>IOBR_156_26</data>
            <data>BANK2</data>
            <data>DIFFI_B2_40P</data>
            <data>i_CPU_NVME17_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>W1</data>
            <data>IOBR_156_24</data>
            <data>BANK2</data>
            <data>DIFFI_B2_41P</data>
            <data>o_Riser1_TOD_UART_TXD_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W2</data>
            <data>IOBR_156_30</data>
            <data>BANK2</data>
            <data>DIFFI_B2_39P/FCS_N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T7</data>
            <data>IOBR_156_56</data>
            <data>BANK2</data>
            <data>DIFFI_B2_32P</data>
            <data>i_REAR_BP_SNS_ALERT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>W5</data>
            <data>IOBR_156_54</data>
            <data>BANK2</data>
            <data>DIFFI_B2_33P</data>
            <data>i_P12V_RISER1_VIN_SNS_ALERT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P8</data>
            <data>IOBR_156_50</data>
            <data>BANK2</data>
            <data>DIFFI_B2_34P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W4</data>
            <data>IOBR_156_48</data>
            <data>BANK2</data>
            <data>DIFFI_B2_35P</data>
            <data>i_PAL_GPU3_EFUSE_OC</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V6</data>
            <data>IOBR_156_38</data>
            <data>BANK2</data>
            <data>DIFFI_B2_36P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>W3</data>
            <data>IOBR_156_36</data>
            <data>BANK2</data>
            <data>DIFFI_B2_37P</data>
            <data>i_PAL_GPU3_EFUSE_PG</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P7</data>
            <data>IOBR_156_32</data>
            <data>BANK2</data>
            <data>DIFFI_B2_38P</data>
            <data>o_RISER1_SWITCH_EN</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>W6</data>
            <data>IOBR_156_60</data>
            <data>BANK2</data>
            <data>DIFFI_B2_31P/CFG_CLK</data>
            <data>i_BOARD_ID3</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>N4</data>
            <data>IOBS_103_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_0N</data>
            <data>i_CPU_NVME15_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>M7</data>
            <data>IOBS_105_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_1N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P4</data>
            <data>IOBS_109_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_2N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R2</data>
            <data>IOBS_111_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_3N</data>
            <data>o_LED1_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T2</data>
            <data>IOBS_115_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_4N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N6</data>
            <data>IOBS_117_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_5N</data>
            <data>i_CPU_NVME14_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U2</data>
            <data>IOBS_127_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_6N/CLK0N_B3</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R4</data>
            <data>IOBS_129_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_7N</data>
            <data>i_PAL_RISER1_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T4</data>
            <data>IOBS_133_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_8N</data>
            <data>o_PAL_RISER1_SLOT_PERST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V2</data>
            <data>IOBS_135_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_9N</data>
            <data>i_CPU0_MCIO0_CABLE_ID0_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V4</data>
            <data>IOBS_139_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_10N</data>
            <data>i_MB_CB_RISER1_PRSNT0_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P6</data>
            <data>IOBS_141_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_11N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R5</data>
            <data>IOBS_145_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_12N</data>
            <data>o_RST_I2C4_2_MUX_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U5</data>
            <data>IOBS_147_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_13N</data>
            <data>i_CPU_NVME16_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>N3</data>
            <data>IOBS_102_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_0P</data>
            <data>i_SW_5</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>M6</data>
            <data>IOBS_104_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_1P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P3</data>
            <data>IOBS_108_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_2P</data>
            <data>i_SW_4</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R1</data>
            <data>IOBS_110_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_3P</data>
            <data>i_CPU0_MCIO0_CABLE_ID1_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T1</data>
            <data>IOBS_114_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_4P</data>
            <data>o_CPU_MCIO0_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N5</data>
            <data>IOBS_116_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_5P</data>
            <data>i_PAL_PWR_SW_IN_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U1</data>
            <data>IOBS_126_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_6P/CLK0P_B3</data>
            <data>i_CLK_C42_IN_25M</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>R3</data>
            <data>IOBS_128_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_7P</data>
            <data>i_SW_3</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T3</data>
            <data>IOBS_132_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_8P</data>
            <data>i_SW_2</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V1</data>
            <data>IOBS_134_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_9P</data>
            <data>i_Riser1_TOD_UART_RXD_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V3</data>
            <data>IOBS_138_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_10P</data>
            <data>i_PAL_GPU1_EFUSE_OC</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>P5</data>
            <data>IOBS_140_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_11P</data>
            <data>i_PAL_EXT_RST_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>T5</data>
            <data>IOBS_144_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_12P</data>
            <data>io_MCIO_PWR_EN0_R</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>U4</data>
            <data>IOBS_146_0</data>
            <data>BANK3</data>
            <data>DIFFI_B3_13P</data>
            <data>i_PAL_GPU1_EFUSE_PG</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>J2</data>
            <data>IOBS_54_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_0P</data>
            <data>io_MCIO_PWR_EN7_R</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>K5</data>
            <data>IOBS_56_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_1P</data>
            <data>i_SW_1</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>K2</data>
            <data>IOBS_60_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_2P</data>
            <data>o_PAL_DB800_1_OE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K6</data>
            <data>IOBS_62_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_3P</data>
            <data>i_JACK_CPU0_UART1_RX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>L1</data>
            <data>IOBS_66_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_4P/CLK0P_B4</data>
            <data>o_LED8_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L3</data>
            <data>IOBS_68_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_5P</data>
            <data>o_PAL_UART4_OCP_DEBUG_TX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M1</data>
            <data>IOBS_84_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_6P</data>
            <data>o_LED7_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M3</data>
            <data>IOBS_86_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_7P</data>
            <data>i_SW_6</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>L5</data>
            <data>IOBS_90_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_8P</data>
            <data>i_PAL_UART4_OCP_DEBUG_RX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>L6</data>
            <data>IOBS_92_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_9P</data>
            <data>i_PAL_OCP_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>N1</data>
            <data>IOBS_96_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_10P</data>
            <data>o_LED6_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P1</data>
            <data>IOBS_98_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_11P</data>
            <data>o_LED5_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>J1</data>
            <data>IOBS_55_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_0N</data>
            <data>o_CPU_MCIO7_GPU_THROTTLE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K4</data>
            <data>IOBS_57_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_1N</data>
            <data>o_PAL_DB2000_1_OE_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K1</data>
            <data>IOBS_61_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_2N</data>
            <data>i_CPU1_MCIO2_CABLE_ID0_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>K7</data>
            <data>IOBS_63_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_3N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L2</data>
            <data>IOBS_67_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_4N/CLK0N_B4</data>
            <data>i_CPU1_MCIO3_CABLE_ID1_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>L4</data>
            <data>IOBS_69_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_5N</data>
            <data>i_CPU_NVME0_PRSNT_N</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>M2</data>
            <data>IOBS_85_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_6N</data>
            <data>o_LED4_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M4</data>
            <data>IOBS_87_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_7N</data>
            <data>o_CPU0_RISER1_9548_RST_N_R</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M5</data>
            <data>IOBS_91_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_8N</data>
            <data>i_CPU1_VIN_SNS_ALERT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>L7</data>
            <data>IOBS_93_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_9N</data>
            <data>i_CPU0_VIN_SNS_ALERT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>N2</data>
            <data>IOBS_97_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_10N</data>
            <data>o_LED3_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P2</data>
            <data>IOBS_99_0</data>
            <data>BANK4</data>
            <data>DIFFI_B4_11N</data>
            <data>o_LED2_N</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F5</data>
            <data>IOBS_20_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_5P</data>
            <data>i_CPU1_D1_TEMP_OVER</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F4</data>
            <data>IOBS_24_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_6P</data>
            <data>i_CPU1_D0_GPIO_PORT1_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>H6</data>
            <data>IOBS_26_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_7P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E2</data>
            <data>IOBS_30_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_8P/CLK0P_B5</data>
            <data>i_CPU0_D1_TEMP_OVER</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F2</data>
            <data>IOBS_32_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_9P</data>
            <data>i_CPU0_D0_UART1_TX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G4</data>
            <data>IOBS_36_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_10P</data>
            <data>i_CPU1_D0_GPIO_PORT7_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>H3</data>
            <data>IOBS_38_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_11P</data>
            <data>i_CPU1_D0_GPIO_PORT6_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G2</data>
            <data>IOBS_42_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_12P</data>
            <data>o_CPU0_D0_UART1_RX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>J6</data>
            <data>IOBS_44_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_13P</data>
            <data>i_CPU1_D0_GPIO_PORT5_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>H2</data>
            <data>IOBS_48_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_14P</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J4</data>
            <data>IOBS_50_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_15P</data>
            <data>i_CPU1_D0_GPIO_PORT10_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C3</data>
            <data>IOBS_7_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_0N</data>
            <data>o_CPU1_D0_UART_SIN</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>G6</data>
            <data>IOBS_9_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_1N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C1</data>
            <data>IOBS_13_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_2N/PLL0_CLKFB_N</data>
            <data>o_CPU1_D1_UART1_RX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>E3</data>
            <data>IOBS_15_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_3N</data>
            <data>i_CPU1_D0_GPIO_PORT2_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D1</data>
            <data>IOBS_19_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_4N/PLL0_CLKIN_N</data>
            <data>i_CPU0_D1_UART1_TX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G5</data>
            <data>IOBS_21_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_5N</data>
            <data>i_CPU1_D0_UART_SOUT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F3</data>
            <data>IOBS_25_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_6N</data>
            <data>i_CPU1_D0_GPIO_PORT0_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>H7</data>
            <data>IOBS_27_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_7N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E1</data>
            <data>IOBS_31_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_8N/CLK0N_B5</data>
            <data>o_CPU0_D0_UART_SIN</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>F1</data>
            <data>IOBS_33_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_9N</data>
            <data>i_CPU0_D0_UART_SOUT</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G3</data>
            <data>IOBS_37_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_10N</data>
            <data>i_CPU1_D0_GPIO_PORT9_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>H4</data>
            <data>IOBS_39_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_11N</data>
            <data>i_CPU1_D0_GPIO_PORT4_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>G1</data>
            <data>IOBS_43_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_12N</data>
            <data>i_CPU0_D0_TEMP_OVER</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>J5</data>
            <data>IOBS_45_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_13N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H1</data>
            <data>IOBS_49_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_14N</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J3</data>
            <data>IOBS_51_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_15N</data>
            <data>i_CPU1_D0_GPIO_PORT3_R</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>C4</data>
            <data>IOBS_6_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_0P</data>
            <data>i_CPU1_D0_UART1_TX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>F6</data>
            <data>IOBS_8_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_1P</data>
            <data>o_CPU1_D0_UART1_RX</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C2</data>
            <data>IOBS_12_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_2P/PLL0_CLKFB_P</data>
            <data>i_CPU1_D1_UART1_TX</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>E4</data>
            <data>IOBS_14_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_3P</data>
            <data>i_CPU1_D0_TEMP_OVER</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>D2</data>
            <data>IOBS_18_0</data>
            <data>BANK5</data>
            <data>DIFFI_B5_4P/PLL0_CLKIN_P</data>
            <data>o_CPU0_D1_UART1_RX</data>
            <data>output</data>
            <data>YES</data>
        </row>
    </table>
    <table id="pnr_resource_usage" title="Resource Usage Summary" column_number="4" tree="">
        <column_headers>
            <data>Device Type</data>
            <data>Used</data>
            <data>Available</data>
            <data>Util(%)</data>
        </column_headers>
        <row>
            <data>CLMA</data>
            <data>277</data>
            <data>592</data>
            <data>47</data>
            <row>
                <data>FF</data>
                <data>604</data>
                <data>3552</data>
                <data>18</data>
            </row>
            <row>
                <data>LUT</data>
                <data>710</data>
                <data>2368</data>
                <data>30</data>
                <row>
                    <data>LUT as Logic</data>
                    <data>598</data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>LUT as Const</data>
                    <data>94</data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>LUT as Bypass</data>
                    <data>18</data>
                    <data></data>
                    <data></data>
                </row>
            </row>
        </row>
        <row>
            <data>CLMS</data>
            <data>386</data>
            <data>888</data>
            <data>44</data>
            <row>
                <data>FF</data>
                <data>857</data>
                <data>5328</data>
                <data>17</data>
            </row>
            <row>
                <data>LUT</data>
                <data>1047</data>
                <data>3552</data>
                <data>30</data>
                <row>
                    <data>LUT as Logic</data>
                    <data>938</data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>LUT as Memory</data>
                    <data>0</data>
                    <data></data>
                    <data></data>
                    <row>
                        <data>LUT as Distributed RAM</data>
                        <data>0</data>
                        <data></data>
                        <data></data>
                    </row>
                </row>
                <row>
                    <data>LUT as Const</data>
                    <data>101</data>
                    <data></data>
                    <data></data>
                </row>
                <row>
                    <data>LUT as Bypass</data>
                    <data>8</data>
                    <data></data>
                    <data></data>
                </row>
            </row>
        </row>
        <row>
            <data>IO</data>
            <data>292</data>
            <data>336</data>
            <data>87</data>
            <row>
                <data>IOBD</data>
                <data>19</data>
                <data>21</data>
                <data>91</data>
            </row>
            <row>
                <data>IOBR</data>
                <data>36</data>
                <data>42</data>
                <data>86</data>
            </row>
            <row>
                <data>IOBS</data>
                <data>237</data>
                <data>273</data>
                <data>87</data>
            </row>
        </row>
        <row>
            <data>BKCL</data>
            <data>6</data>
            <data>6</data>
            <data>100</data>
        </row>
        <row>
            <data>CCS</data>
            <data>1</data>
            <data>1</data>
            <data>100</data>
        </row>
        <row>
            <data>CLKDIV</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>CLKDLY</data>
            <data>0</data>
            <data>8</data>
            <data>0</data>
        </row>
        <row>
            <data>DLL</data>
            <data>0</data>
            <data>2</data>
            <data>0</data>
        </row>
        <row>
            <data>DRM</data>
            <data>0</data>
            <data>26</data>
            <data>0</data>
        </row>
        <row>
            <data>HARD0N1</data>
            <data>59</data>
            <data>936</data>
            <data>7</data>
        </row>
        <row>
            <data>IOCKBRG</data>
            <data>0</data>
            <data>2</data>
            <data>0</data>
        </row>
        <row>
            <data>IOCKGATE</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
            <row>
                <data>IOCKGATE as Bypass</data>
                <data>0</data>
                <data></data>
                <data></data>
            </row>
        </row>
        <row>
            <data>IOLDLYS</data>
            <data>137</data>
            <data>252</data>
            <data>55</data>
        </row>
        <row>
            <data>IOLDLY</data>
            <data>38</data>
            <data>84</data>
            <data>46</data>
        </row>
        <row>
            <data>IOL</data>
            <data>292</data>
            <data>336</data>
            <data>87</data>
        </row>
        <row>
            <data>ISERDES</data>
            <data>0</data>
            <data>21</data>
            <data>0</data>
        </row>
        <row>
            <data>LDO</data>
            <data>0</data>
            <data>2</data>
            <data>0</data>
        </row>
        <row>
            <data>OSC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>OSERDES</data>
            <data>0</data>
            <data>21</data>
            <data>0</data>
        </row>
        <row>
            <data>PLLINMUXD</data>
            <data>1</data>
            <data>2</data>
            <data>50</data>
            <row>
                <data>PLLINMUXD as Bypass</data>
                <data>0</data>
                <data></data>
                <data></data>
            </row>
        </row>
        <row>
            <data>PLL</data>
            <data>1</data>
            <data>2</data>
            <data>50</data>
        </row>
        <row>
            <data>USCMDC</data>
            <data>1</data>
            <data>8</data>
            <data>13</data>
            <row>
                <data>USCMDC as Bypass</data>
                <data>0</data>
                <data></data>
                <data></data>
            </row>
        </row>
        <row>
            <data>USCMD</data>
            <data>0</data>
            <data>2</data>
            <data>0</data>
            <row>
                <data>USCMD as Bypass</data>
                <data>0</data>
                <data></data>
                <data></data>
            </row>
        </row>
        <row>
            <data>USSMBUF</data>
            <data>0</data>
            <data>8</data>
            <data>0</data>
            <row>
                <data>USSMBUF as Bypass</data>
                <data>0</data>
                <data></data>
                <data></data>
            </row>
        </row>
    </table>
    <table id="pnr_resource_utilization" title="Resource Utilization By Entity" column_number="21" tree="">
        <column_headers>
            <data>Module Inst Name</data>
            <data>LUT</data>
            <data>FF</data>
            <data>Distributed RAM</data>
            <data>DRM</data>
            <data>CCS</data>
            <data>CLKDIV</data>
            <data>CLKDLY</data>
            <data>DLL</data>
            <data>IO</data>
            <data>IOCKBRG</data>
            <data>IOCKGATE</data>
            <data>IOLDLY</data>
            <data>IOLDLYS</data>
            <data>ISERDES</data>
            <data>OSC</data>
            <data>OSERDES</data>
            <data>PLL</data>
            <data>USCMD</data>
            <data>USCMDC</data>
            <data>USSMBUF</data>
        </column_headers>
        <row>
            <data>Tieta_Feiteng_2001_top</data>
            <data>1536</data>
            <data>1461</data>
            <data>0</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>292</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
            <row>
                <data>FanControl_m(FanControl)</data>
                <data>14</data>
                <data>15</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <row>
                    <data>m_WDT3(WDT_1)</data>
                    <data>14</data>
                    <data>15</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                </row>
            </row>
            <row>
                <data>db_inst_button(PGM_DEBOUNCE)</data>
                <data>6</data>
                <data>5</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>db_inst_pwrgood(PGM_DEBOUNCE_N)</data>
                <data>19</data>
                <data>18</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>db_intruder(PGM_DEBOUNCE_N_1)</data>
                <data>7</data>
                <data>6</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>db_pe_wake_inst(PGM_DEBOUNCE_2)</data>
                <data>5</data>
                <data>5</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>inst_cmu_to_mb_s2p(s2p_master)</data>
                <data>68</data>
                <data>80</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>inst_i2c_bios_reg(I2C_SLAVE_REG)</data>
                <data>161</data>
                <data>72</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <row>
                    <data>w_cpu0_die0_alloc(pcie_dync_alloc)</data>
                    <data>2</data>
                    <data>2</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                </row>
                <row>
                    <data>w_cpu0_die2_alloc(pcie_dync_alloc)</data>
                    <data>2</data>
                    <data>2</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                </row>
                <row>
                    <data>w_cpu0_die3_alloc(pcie_dync_alloc)</data>
                    <data>4</data>
                    <data>4</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                </row>
                <row>
                    <data>w_cpu1_die1_alloc(pcie_dync_alloc)</data>
                    <data>2</data>
                    <data>2</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                </row>
                <row>
                    <data>w_cpu1_die2_alloc(pcie_dync_alloc)</data>
                    <data>2</data>
                    <data>2</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                </row>
                <row>
                    <data>w_cpu1_die3_alloc(pcie_dync_alloc)</data>
                    <data>4</data>
                    <data>4</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                    <data>0</data>
                </row>
            </row>
            <row>
                <data>inst_i2c_inf(I2C_SLAVE_INF)</data>
                <data>62</data>
                <data>45</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>inst_mb_to_cmu_p2s(p2s_slave_1)</data>
                <data>22</data>
                <data>20</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>inst_mcpld_to_scpld_s2p(s2p_slave)</data>
                <data>255</data>
                <data>413</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>inst_pcie(pcie_slot_number)</data>
                <data>44</data>
                <data>40</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>inst_scpld_to_mcpld_p2s(p2s_slave)</data>
                <data>115</data>
                <data>21</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>mcio_ab26(PGM_DEBOUNCE_1)</data>
                <data>4</data>
                <data>3</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>pll_inst(pll_i25M_o50M_o25M)</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>1</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>pon_reset_inst(pon_reset)</data>
                <data>1</data>
                <data>3</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>pvt_gpi_ocp1_inst(pvt_gpi_1)</data>
                <data>43</data>
                <data>37</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>pvt_gpi_riser1_inst(pvt_gpi)</data>
                <data>10</data>
                <data>7</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>pvt_gpi_riser2_inst(pvt_gpi)</data>
                <data>21</data>
                <data>16</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>sync_cpu_data_low(SYNC_DATA_N)</data>
                <data>0</data>
                <data>8</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>timer_gen_inst(timer_gen)</data>
                <data>39</data>
                <data>34</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u1(UART_MASTER)</data>
                <data>65</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u2(UART_MASTER)</data>
                <data>65</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u3(UART_MASTER)</data>
                <data>66</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u5(UART_MASTER)</data>
                <data>66</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u6(UART_MASTER)</data>
                <data>66</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u7(UART_MASTER)</data>
                <data>65</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u10(UART_MASTER)</data>
                <data>66</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u11(UART_MASTER)</data>
                <data>65</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
            <row>
                <data>uart_master_u12(UART_MASTER)</data>
                <data>66</data>
                <data>47</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
                <data>0</data>
            </row>
        </row>
    </table>
    <table id="route_optimize_runtime" title="Route Optimize Runtime &amp; Memory" column_number="7">
        <column_headers>
            <data>Cpu Time</data>
            <data>Process Cpu Time</data>
            <data>Real Time</data>
            <data>Peak Memory (MB)</data>
            <data>Operation System</data>
            <data>CPU</data>
            <data>RAM(GB)</data>
        </column_headers>
        <row>
            <data>0h:0m:4s</data>
            <data>0h:0m:5s</data>
            <data>0h:0m:6s</data>
            <data>356</data>
            <data>WINDOWS 10 x86_64</data>
            <data>Intel(R) Core(TM) i5-9500 CPU @ 3.00GHz</data>
            <data>8</data>
        </row>
    </table>
    <table id="report_end" title="Report Ended" column_number="0">
        <column_headers/>
    </table>
    <table id="route_optimize_messages" title="Route Optimize Messages" column_number="1">
        <column_headers/>
        <row>
            <data message="4">Multithreading enabled for Timing using a maximum of 4 processes.</data>
        </row>
        <row>
            <data message="4">Multithreading enabled for route using a maximum of 1 processes.</data>
        </row>
        <row>
            <data message="4">Column Clock Check close.</data>
        </row>
        <row>
            <data message="5">Route-4027: Cannot find permit_rougth_thru_units.json file in working directory.</data>
        </row>
    </table>
</tables>