# Trabalho-Final-Sistemas-Digitais-2022-2
Trabalho final da disciplina de Sistemas Digitais, do instituto de informática da Universidade Federal do Rio Grande do Sul.
O objetivo deste trabalho é implementar em High Level Synthesis e em um projeto PC-PO em VHDL o seguinte algorítmo:

Dadas 4 matrizes de entrada 2x2 com elementos de 8bits (A,B,C e D), realizar os seguintes passos:

- Multiplicar AxB e salvar em uma matriz 2x2 com elementos de 16 bits (MR1), 
- Multiplicar CxD e salvar em uma matriz 2x2 com elementos de 16 bits (MR2),
- Somar MR1+MR2 e salvar o resultado em uma matriz MP,
- Filtrar os elementos de MP, trocando todos os elementos maiores ou iguais a 1050 por zero,
- Salvar o resultado em uma matriz MF.

Estão disponibilizados os arquivos C para o High Level Synthesis e os arquivos VHDL do projeto.

Link da apresentação: https://www.canva.com/design/DAFf1MO8ENw/mCz4TYxvFbiSedGjkSQOnw/view?utm_content=DAFf1MO8ENw&utm_campaign=designshare&utm_medium=link&utm_source=homepage_design_menu
