TimeQuest Timing Analyzer report for PipelineMIPS
Tue Nov 27 11:20:13 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'clock2'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'clock2'
 15. Slow Model Recovery: 'clock'
 16. Slow Model Removal: 'clock'
 17. Slow Model Minimum Pulse Width: 'clock'
 18. Slow Model Minimum Pulse Width: 'clock2'
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Setup: 'clock2'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'clock2'
 30. Fast Model Recovery: 'clock'
 31. Fast Model Removal: 'clock'
 32. Fast Model Minimum Pulse Width: 'clock'
 33. Fast Model Minimum Pulse Width: 'clock2'
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PipelineMIPS                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }  ;
; clock2     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 7.72 MHz ; 7.72 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+--------+----------+---------------+
; Clock  ; Slack    ; End Point TNS ;
+--------+----------+---------------+
; clock  ; -128.495 ; -17046.290    ;
; clock2 ; -0.769   ; -29.630       ;
+--------+----------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock  ; -0.582 ; -7.025        ;
; clock2 ; 0.695  ; 0.000         ;
+--------+--------+---------------+


+---------------------------------+
; Slow Model Recovery Summary     ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -24.396 ; -15489.966    ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.413 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -2.000 ; -2747.668            ;
; clock2 ; -1.423 ; -229.060             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                           ;
+----------+-------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                                   ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -128.495 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -1.132     ; 128.399    ;
; -128.490 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -1.138     ; 128.388    ;
; -128.418 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -1.132     ; 128.322    ;
; -128.399 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -1.138     ; 128.297    ;
; -128.376 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -1.105     ; 128.307    ;
; -128.332 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -1.132     ; 128.236    ;
; -128.314 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -1.138     ; 128.212    ;
; -128.304 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -1.136     ; 128.204    ;
; -128.284 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -1.138     ; 128.182    ;
; -128.267 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -1.132     ; 128.171    ;
; -128.264 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -1.136     ; 128.164    ;
; -128.161 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -1.136     ; 128.061    ;
; -128.137 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -1.138     ; 128.035    ;
; -128.066 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -1.139     ; 127.963    ;
; -127.997 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[24] ; clock        ; clock       ; 1.000        ; -1.139     ; 127.894    ;
; -127.992 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.884    ;
; -127.987 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.873    ;
; -127.972 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[18]  ; clock        ; clock       ; 1.000        ; -1.132     ; 127.876    ;
; -127.965 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[23] ; clock        ; clock       ; 1.000        ; -1.139     ; 127.862    ;
; -127.922 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; -1.138     ; 127.820    ;
; -127.915 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.807    ;
; -127.896 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.782    ;
; -127.873 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -1.117     ; 127.792    ;
; -127.867 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[22]  ; clock        ; clock       ; 1.000        ; -1.131     ; 127.772    ;
; -127.833 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[20] ; clock        ; clock       ; 1.000        ; -1.139     ; 127.730    ;
; -127.829 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.721    ;
; -127.821 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[21] ; clock        ; clock       ; 1.000        ; -1.135     ; 127.722    ;
; -127.811 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.697    ;
; -127.801 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.689    ;
; -127.781 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.667    ;
; -127.771 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; -1.136     ; 127.671    ;
; -127.764 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.656    ;
; -127.761 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.649    ;
; -127.755 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[22] ; clock        ; clock       ; 1.000        ; -1.139     ; 127.652    ;
; -127.677 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.569    ;
; -127.672 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.558    ;
; -127.658 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.546    ;
; -127.641 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.533    ;
; -127.636 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.522    ;
; -127.634 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.520    ;
; -127.608 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[23]  ; clock        ; clock       ; 1.000        ; -1.139     ; 127.505    ;
; -127.606 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[18] ; clock        ; clock       ; 1.000        ; -1.135     ; 127.507    ;
; -127.600 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[20]  ; clock        ; clock       ; 1.000        ; -1.131     ; 127.505    ;
; -127.600 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.492    ;
; -127.581 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.467    ;
; -127.564 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.456    ;
; -127.563 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -1.151     ; 127.448    ;
; -127.558 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -1.117     ; 127.477    ;
; -127.555 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[19]  ; clock        ; clock       ; 1.000        ; -1.132     ; 127.459    ;
; -127.545 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.431    ;
; -127.535 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.427    ;
; -127.530 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.416    ;
; -127.522 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -1.117     ; 127.441    ;
; -127.514 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.406    ;
; -127.503 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.395    ;
; -127.498 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.384    ;
; -127.496 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.382    ;
; -127.494 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[24] ; clock        ; clock       ; 1.000        ; -1.151     ; 127.379    ;
; -127.486 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.374    ;
; -127.478 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.370    ;
; -127.469 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[18]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.361    ;
; -127.466 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.352    ;
; -127.462 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[23] ; clock        ; clock       ; 1.000        ; -1.151     ; 127.347    ;
; -127.460 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.346    ;
; -127.458 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.350    ;
; -127.450 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.338    ;
; -127.449 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.341    ;
; -127.446 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.334    ;
; -127.439 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.325    ;
; -127.437 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[16]  ; clock        ; clock       ; 1.000        ; -1.130     ; 127.343    ;
; -127.430 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.316    ;
; -127.426 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.318    ;
; -127.419 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.305    ;
; -127.416 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[17]  ; clock        ; clock       ; 1.000        ; -1.132     ; 127.320    ;
; -127.416 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -1.117     ; 127.335    ;
; -127.413 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.305    ;
; -127.410 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[19] ; clock        ; clock       ; 1.000        ; -1.139     ; 127.307    ;
; -127.410 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.298    ;
; -127.407 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.293    ;
; -127.386 ; IDEX:inst9|registerBarrier148:inst3|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.278    ;
; -127.384 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -1.117     ; 127.303    ;
; -127.381 ; IDEX:inst9|registerBarrier148:inst3|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.267    ;
; -127.372 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.264    ;
; -127.364 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[22]  ; clock        ; clock       ; 1.000        ; -1.143     ; 127.257    ;
; -127.354 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.240    ;
; -127.344 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.232    ;
; -127.343 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.231    ;
; -127.340 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.232    ;
; -127.330 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[20] ; clock        ; clock       ; 1.000        ; -1.151     ; 127.215    ;
; -127.326 ; IDEX:inst9|registerBarrier148:inst3|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.218    ;
; -127.324 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.210    ;
; -127.322 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.208    ;
; -127.321 ; IDEX:inst9|registerBarrier148:inst3|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.207    ;
; -127.319 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -1.150     ; 127.205    ;
; -127.318 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[21] ; clock        ; clock       ; 1.000        ; -1.147     ; 127.207    ;
; -127.312 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.200    ;
; -127.309 ; IDEX:inst9|registerBarrier148:inst3|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.201    ;
; -127.307 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -1.144     ; 127.199    ;
; -127.307 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.195    ;
; -127.304 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -1.148     ; 127.192    ;
+----------+-------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock2'                                                                                                                                                                                                   ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.769 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.786      ;
; -0.744 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.761      ;
; -0.588 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.057      ; 1.610      ;
; -0.567 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.594      ;
; -0.564 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.581      ;
; -0.563 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.580      ;
; -0.560 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.580      ;
; -0.560 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.049      ; 1.574      ;
; -0.550 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.057      ; 1.572      ;
; -0.548 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.049      ; 1.562      ;
; -0.546 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.563      ;
; -0.545 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.562      ;
; -0.542 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.047      ; 1.554      ;
; -0.539 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.566      ;
; -0.538 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.565      ;
; -0.538 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.057      ; 1.560      ;
; -0.536 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.551      ;
; -0.535 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.049      ; 1.549      ;
; -0.533 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.060      ; 1.558      ;
; -0.531 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.064      ; 1.560      ;
; -0.528 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.545      ;
; -0.525 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.545      ;
; -0.525 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.540      ;
; -0.522 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.549      ;
; -0.519 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.064      ; 1.548      ;
; -0.516 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.536      ;
; -0.515 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.064      ; 1.544      ;
; -0.510 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.053      ; 1.528      ;
; -0.503 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.523      ;
; -0.503 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.049      ; 1.517      ;
; -0.450 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.056      ; 1.471      ;
; -0.335 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.350      ;
; -0.331 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.351      ;
; -0.323 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.047      ; 1.335      ;
; -0.322 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.337      ;
; -0.318 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.049      ; 1.332      ;
; -0.313 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.057      ; 1.335      ;
; -0.310 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.330      ;
; -0.310 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.327      ;
; -0.310 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.047      ; 1.322      ;
; -0.308 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.060      ; 1.333      ;
; -0.308 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.328      ;
; -0.308 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.323      ;
; -0.308 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.323      ;
; -0.307 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.324      ;
; -0.306 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.057      ; 1.328      ;
; -0.305 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.325      ;
; -0.305 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.047      ; 1.317      ;
; -0.304 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.319      ;
; -0.302 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.047      ; 1.314      ;
; -0.301 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.328      ;
; -0.300 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.315      ;
; -0.298 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.060      ; 1.323      ;
; -0.298 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.060      ; 1.323      ;
; -0.297 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.312      ;
; -0.297 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.050      ; 1.312      ;
; -0.292 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.319      ;
; -0.292 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.052      ; 1.309      ;
; -0.288 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.053      ; 1.306      ;
; -0.286 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.313      ;
; -0.286 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.313      ;
; -0.285 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.060      ; 1.310      ;
; -0.284 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.304      ;
; -0.281 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.308      ;
; -0.275 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.064      ; 1.304      ;
; -0.275 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.053      ; 1.293      ;
; -0.273 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.055      ; 1.293      ;
; -0.272 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.053      ; 1.290      ;
; -0.271 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.062      ; 1.298      ;
; -0.269 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.064      ; 1.298      ;
; -0.267 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.053      ; 1.285      ;
; -0.251 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.056      ; 1.272      ;
; -0.225 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.056      ; 1.246      ;
; -0.222 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.054      ; 1.241      ;
; 0.025  ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.054      ; 0.994      ;
; 0.027  ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.056      ; 0.994      ;
; 0.030  ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.054      ; 0.989      ;
; 0.030  ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.056      ; 0.991      ;
; 0.031  ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.054      ; 0.988      ;
; 0.036  ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.054      ; 0.983      ;
+--------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.582 ; register32:inst|q[30]                             ; IFID:inst7|flipFlopD:inst31|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.807      ;
; -0.574 ; register32:inst|q[26]                             ; IFID:inst7|flipFlopD:inst27|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.815      ;
; -0.572 ; register32:inst|q[23]                             ; IFID:inst7|flipFlopD:inst24|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.817      ;
; -0.568 ; register32:inst|q[27]                             ; IFID:inst7|flipFlopD:inst28|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.821      ;
; -0.554 ; register32:inst|q[20]                             ; IFID:inst7|flipFlopD:inst21|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.835      ;
; -0.552 ; register32:inst|q[21]                             ; IFID:inst7|flipFlopD:inst22|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.837      ;
; -0.453 ; register32:inst|q[0]                              ; IFID:inst7|flipFlopD:inst|Q                                                                                   ; clock        ; clock       ; 0.000        ; 1.123      ; 0.936      ;
; -0.452 ; register32:inst|q[19]                             ; IFID:inst7|flipFlopD:inst20|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.937      ;
; -0.449 ; register32:inst|q[6]                              ; IFID:inst7|flipFlopD:inst7|Q                                                                                  ; clock        ; clock       ; 0.000        ; 1.123      ; 0.940      ;
; -0.449 ; register32:inst|q[15]                             ; IFID:inst7|flipFlopD:inst16|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.940      ;
; -0.448 ; register32:inst|q[16]                             ; IFID:inst7|flipFlopD:inst17|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.941      ;
; -0.442 ; register32:inst|q[31]                             ; IFID:inst7|flipFlopD:inst32|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.947      ;
; -0.435 ; register32:inst|q[28]                             ; IFID:inst7|flipFlopD:inst29|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.954      ;
; -0.417 ; register32:inst|q[17]                             ; IFID:inst7|flipFlopD:inst18|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 0.972      ;
; -0.031 ; register32:inst|q[25]                             ; IFID:inst7|flipFlopD:inst26|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 1.358      ;
; -0.029 ; register32:inst|q[10]                             ; IFID:inst7|flipFlopD:inst11|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.116      ; 1.353      ;
; -0.007 ; register32:inst|q[12]                             ; IFID:inst7|flipFlopD:inst13|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 1.382      ;
; -0.007 ; register32:inst|q[29]                             ; IFID:inst7|flipFlopD:inst30|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 1.382      ;
; -0.004 ; register32:inst|q[18]                             ; IFID:inst7|flipFlopD:inst19|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 1.385      ;
; 0.005  ; register32:inst|q[24]                             ; IFID:inst7|flipFlopD:inst25|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.123      ; 1.394      ;
; 0.015  ; register32:inst|q[22]                             ; IFID:inst7|flipFlopD:inst23|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.127      ; 1.408      ;
; 0.049  ; IDEX:inst9|registerBarrier148:inst|output[36]     ; IDEX:inst9|registerBarrier148:inst3|output[36]                                                                ; clock        ; clock       ; 0.000        ; 0.612      ; 0.927      ;
; 0.266  ; register32:inst|q[14]                             ; IFID:inst7|flipFlopD:inst15|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.122      ; 1.654      ;
; 0.401  ; register32:inst|q[7]                              ; IFID:inst7|flipFlopD:inst8|Q                                                                                  ; clock        ; clock       ; 0.000        ; 1.119      ; 1.786      ;
; 0.512  ; EXMEM:inst23|registerBarrier107:inst|output[12]   ; EXMEM:inst23|registerBarrier107:inst2|output[12]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.778      ;
; 0.515  ; IDEX:inst9|registerBarrier148:inst|output[141]    ; IDEX:inst9|registerBarrier148:inst3|output[141]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.781      ;
; 0.515  ; IDEX:inst9|registerBarrier148:inst|output[117]    ; IDEX:inst9|registerBarrier148:inst3|output[117]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.781      ;
; 0.516  ; IDEX:inst9|registerBarrier148:inst|output[109]    ; IDEX:inst9|registerBarrier148:inst3|output[109]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; IDEX:inst9|registerBarrier148:inst|output[129]    ; IDEX:inst9|registerBarrier148:inst3|output[129]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; IDEX:inst9|registerBarrier148:inst|output[122]    ; IDEX:inst9|registerBarrier148:inst3|output[122]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; IFID:inst7|flipFlopD:inst40|Q                     ; IFID:inst7|flipFlopD:inst104|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; EXMEM:inst23|registerBarrier107:inst|output[19]   ; EXMEM:inst23|registerBarrier107:inst2|output[19]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; EXMEM:inst23|registerBarrier107:inst|output[21]   ; EXMEM:inst23|registerBarrier107:inst2|output[21]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; MEMWB:inst24|registerBarrier71:inst|output[48]    ; MEMWB:inst24|registerBarrier71:inst1|output[48]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; MEMWB:inst24|registerBarrier71:inst|output[66]    ; MEMWB:inst24|registerBarrier71:inst1|output[66]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.518  ; IDEX:inst9|registerBarrier148:inst|output[108]    ; IDEX:inst9|registerBarrier148:inst3|output[108]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518  ; IDEX:inst9|registerBarrier148:inst|output[128]    ; IDEX:inst9|registerBarrier148:inst3|output[128]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518  ; MEMWB:inst24|registerBarrier71:inst|output[35]    ; MEMWB:inst24|registerBarrier71:inst1|output[35]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.518  ; MEMWB:inst24|registerBarrier71:inst|output[30]    ; MEMWB:inst24|registerBarrier71:inst1|output[30]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; IDEX:inst9|registerBarrier148:inst|output[127]    ; IDEX:inst9|registerBarrier148:inst3|output[127]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; register32:inst|q[2]                              ; IFID:inst7|flipFlopD:inst3|Q                                                                                  ; clock        ; clock       ; 0.000        ; 1.129      ; 1.914      ;
; 0.519  ; IFID:inst7|flipFlopD:inst47|Q                     ; IFID:inst7|flipFlopD:inst111|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; IFID:inst7|flipFlopD:inst8|Q                      ; IFID:inst7|flipFlopD:inst72|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; IFID:inst7|flipFlopD:inst18|Q                     ; IFID:inst7|flipFlopD:inst82|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; EXMEM:inst23|registerBarrier107:inst|output[41]   ; EXMEM:inst23|registerBarrier107:inst2|output[41]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; MEMWB:inst24|registerBarrier71:inst|output[36]    ; MEMWB:inst24|registerBarrier71:inst1|output[36]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; IDEX:inst9|registerBarrier148:inst|output[107]    ; IDEX:inst9|registerBarrier148:inst3|output[107]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; IDEX:inst9|registerBarrier148:inst|output[112]    ; IDEX:inst9|registerBarrier148:inst3|output[112]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; IFID:inst7|flipFlopD:inst38|Q                     ; IFID:inst7|flipFlopD:inst102|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; IFID:inst7|flipFlopD:inst37|Q                     ; IFID:inst7|flipFlopD:inst101|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; EXMEM:inst23|registerBarrier107:inst2|output[106] ; MEMWB:inst24|registerBarrier71:inst|output[70]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; MEMWB:inst24|registerBarrier71:inst|output[68]    ; MEMWB:inst24|registerBarrier71:inst1|output[68]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; IFID:inst7|flipFlopD:inst55|Q                     ; IFID:inst7|flipFlopD:inst119|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; MEMWB:inst24|registerBarrier71:inst|output[55]    ; MEMWB:inst24|registerBarrier71:inst1|output[55]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; IDEX:inst9|registerBarrier148:inst|output[86]     ; IDEX:inst9|registerBarrier148:inst3|output[86]~_Duplicate_2                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; IFID:inst7|flipFlopD:inst36|Q                     ; IFID:inst7|flipFlopD:inst100|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; IFID:inst7|flipFlopD:inst43|Q                     ; IFID:inst7|flipFlopD:inst107|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; IFID:inst7|flipFlopD:inst31|Q                     ; IFID:inst7|flipFlopD:inst95|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; MEMWB:inst24|registerBarrier71:inst|output[53]    ; MEMWB:inst24|registerBarrier71:inst1|output[53]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; EXMEM:inst23|registerBarrier107:inst|output[14]   ; EXMEM:inst23|registerBarrier107:inst2|output[14]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; MEMWB:inst24|registerBarrier71:inst|output[65]    ; MEMWB:inst24|registerBarrier71:inst1|output[65]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; IDEX:inst9|registerBarrier148:inst|output[118]    ; IDEX:inst9|registerBarrier148:inst3|output[118]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; IDEX:inst9|registerBarrier148:inst|output[121]    ; IDEX:inst9|registerBarrier148:inst3|output[121]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; IDEX:inst9|registerBarrier148:inst|output[115]    ; IDEX:inst9|registerBarrier148:inst3|output[115]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; IDEX:inst9|registerBarrier148:inst|output[113]    ; IDEX:inst9|registerBarrier148:inst3|output[113]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; EXMEM:inst23|registerBarrier107:inst|output[33]   ; EXMEM:inst23|registerBarrier107:inst2|output[33]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; IFID:inst7|flipFlopD:inst45|Q                     ; IFID:inst7|flipFlopD:inst109|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; EXMEM:inst23|registerBarrier107:inst2|output[61]  ; MEMWB:inst24|registerBarrier71:inst|output[13]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; EXMEM:inst23|registerBarrier107:inst2|output[45]  ; MEMWB:inst24|registerBarrier71:inst|output[29]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.527  ; IFID:inst7|flipFlopD:inst76|Q                     ; IDEX:inst9|registerBarrier148:inst|output[112]                                                                ; clock        ; clock       ; 0.000        ; -0.003     ; 0.790      ;
; 0.527  ; EXMEM:inst23|registerBarrier107:inst|output[13]   ; EXMEM:inst23|registerBarrier107:inst2|output[13]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.793      ;
; 0.529  ; EXMEM:inst23|registerBarrier107:inst2|output[51]  ; MEMWB:inst24|registerBarrier71:inst|output[23]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; EXMEM:inst23|registerBarrier107:inst|output[26]   ; EXMEM:inst23|registerBarrier107:inst2|output[26]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; IFID:inst7|flipFlopD:inst73|Q                     ; IDEX:inst9|registerBarrier148:inst|output[109]                                                                ; clock        ; clock       ; 0.000        ; -0.003     ; 0.794      ;
; 0.531  ; IFID:inst7|flipFlopD:inst81|Q                     ; IDEX:inst9|registerBarrier148:inst|output[85]                                                                 ; clock        ; clock       ; 0.000        ; -0.003     ; 0.794      ;
; 0.531  ; EXMEM:inst23|registerBarrier107:inst2|output[47]  ; MEMWB:inst24|registerBarrier71:inst|output[27]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.533  ; IFID:inst7|flipFlopD:inst68|Q                     ; IDEX:inst9|registerBarrier148:inst|output[104]                                                                ; clock        ; clock       ; 0.000        ; -0.003     ; 0.796      ;
; 0.533  ; IFID:inst7|flipFlopD:inst68|Q                     ; IDEX:inst9|registerBarrier148:inst|output[72]                                                                 ; clock        ; clock       ; 0.000        ; -0.003     ; 0.796      ;
; 0.534  ; IFID:inst7|flipFlopD:inst70|Q                     ; IDEX:inst9|registerBarrier148:inst|output[106]                                                                ; clock        ; clock       ; 0.000        ; -0.003     ; 0.797      ;
; 0.534  ; IDEX:inst9|registerBarrier148:inst|output[120]    ; IDEX:inst9|registerBarrier148:inst3|output[120]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; IFID:inst7|flipFlopD:inst35|Q                     ; IFID:inst7|flipFlopD:inst99|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; MEMWB:inst24|registerBarrier71:inst|output[70]    ; MEMWB:inst24|registerBarrier71:inst1|output[70]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.800      ;
; 0.538  ; MEMWB:inst24|registerBarrier71:inst|output[32]    ; MEMWB:inst24|registerBarrier71:inst1|output[32]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.804      ;
; 0.548  ; EXMEM:inst23|registerBarrier107:inst2|output[42]  ; MEMWB:inst24|registerBarrier71:inst|output[32]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.814      ;
; 0.620  ; EXMEM:inst23|registerBarrier107:inst|output[40]   ; EXMEM:inst23|registerBarrier107:inst2|output[40]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.886      ;
; 0.622  ; register32:inst|q[11]                             ; IFID:inst7|flipFlopD:inst12|Q                                                                                 ; clock        ; clock       ; 0.000        ; 1.114      ; 2.002      ;
; 0.633  ; EXMEM:inst23|registerBarrier107:inst2|output[9]   ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a24~porta_datain_reg3 ; clock        ; clock       ; 0.000        ; 0.059      ; 0.926      ;
; 0.637  ; EXMEM:inst23|registerBarrier107:inst2|output[20]  ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.059      ; 0.930      ;
; 0.645  ; EXMEM:inst23|registerBarrier107:inst2|output[14]  ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a20~porta_datain_reg2 ; clock        ; clock       ; 0.000        ; 0.059      ; 0.938      ;
; 0.656  ; IDEX:inst9|registerBarrier148:inst|output[124]    ; IDEX:inst9|registerBarrier148:inst3|output[124]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.656  ; MEMWB:inst24|registerBarrier71:inst|output[43]    ; MEMWB:inst24|registerBarrier71:inst1|output[43]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.657  ; IFID:inst7|flipFlopD:inst74|Q                     ; IDEX:inst9|registerBarrier148:inst|output[78]                                                                 ; clock        ; clock       ; 0.000        ; -0.003     ; 0.920      ;
; 0.657  ; IDEX:inst9|registerBarrier148:inst|output[126]    ; IDEX:inst9|registerBarrier148:inst3|output[126]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657  ; IDEX:inst9|registerBarrier148:inst|output[114]    ; IDEX:inst9|registerBarrier148:inst3|output[114]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657  ; MEMWB:inst24|registerBarrier71:inst|output[28]    ; MEMWB:inst24|registerBarrier71:inst1|output[28]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657  ; MEMWB:inst24|registerBarrier71:inst|output[25]    ; MEMWB:inst24|registerBarrier71:inst1|output[25]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657  ; MEMWB:inst24|registerBarrier71:inst|output[8]     ; MEMWB:inst24|registerBarrier71:inst1|output[8]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.658  ; MEMWB:inst24|registerBarrier71:inst|output[24]    ; MEMWB:inst24|registerBarrier71:inst1|output[24]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.659  ; EXMEM:inst23|registerBarrier107:inst|output[53]   ; EXMEM:inst23|registerBarrier107:inst2|output[53]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.925      ;
; 0.660  ; IDEX:inst9|registerBarrier148:inst|output[10]     ; IDEX:inst9|registerBarrier148:inst3|output[10]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
+--------+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock2'                                                                                                                                                                                                   ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.695 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.054      ; 0.983      ;
; 0.700 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.054      ; 0.988      ;
; 0.701 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.054      ; 0.989      ;
; 0.701 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.056      ; 0.991      ;
; 0.704 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.056      ; 0.994      ;
; 0.706 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.054      ; 0.994      ;
; 0.953 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.054      ; 1.241      ;
; 0.956 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.056      ; 1.246      ;
; 0.982 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.056      ; 1.272      ;
; 0.998 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.053      ; 1.285      ;
; 1.000 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.064      ; 1.298      ;
; 1.002 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.298      ;
; 1.003 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.053      ; 1.290      ;
; 1.004 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.293      ;
; 1.006 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.064      ; 1.304      ;
; 1.006 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.053      ; 1.293      ;
; 1.012 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.308      ;
; 1.015 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.304      ;
; 1.016 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.060      ; 1.310      ;
; 1.017 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.313      ;
; 1.017 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.313      ;
; 1.019 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.053      ; 1.306      ;
; 1.023 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.319      ;
; 1.023 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.309      ;
; 1.028 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.312      ;
; 1.028 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.312      ;
; 1.029 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.060      ; 1.323      ;
; 1.029 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.060      ; 1.323      ;
; 1.031 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.315      ;
; 1.032 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.328      ;
; 1.033 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.047      ; 1.314      ;
; 1.035 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.319      ;
; 1.036 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.325      ;
; 1.036 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.047      ; 1.317      ;
; 1.037 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.057      ; 1.328      ;
; 1.038 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.324      ;
; 1.039 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.060      ; 1.333      ;
; 1.039 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.328      ;
; 1.039 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.323      ;
; 1.039 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.323      ;
; 1.041 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.330      ;
; 1.041 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.327      ;
; 1.041 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.047      ; 1.322      ;
; 1.044 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.057      ; 1.335      ;
; 1.049 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.049      ; 1.332      ;
; 1.053 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.337      ;
; 1.054 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.047      ; 1.335      ;
; 1.062 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.351      ;
; 1.066 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.350      ;
; 1.181 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.056      ; 1.471      ;
; 1.234 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.523      ;
; 1.234 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.049      ; 1.517      ;
; 1.241 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.053      ; 1.528      ;
; 1.246 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.064      ; 1.544      ;
; 1.247 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.536      ;
; 1.250 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.064      ; 1.548      ;
; 1.253 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.549      ;
; 1.256 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.545      ;
; 1.256 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.540      ;
; 1.259 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.545      ;
; 1.262 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.064      ; 1.560      ;
; 1.264 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.060      ; 1.558      ;
; 1.266 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.049      ; 1.549      ;
; 1.267 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.050      ; 1.551      ;
; 1.269 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.565      ;
; 1.269 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.057      ; 1.560      ;
; 1.270 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.566      ;
; 1.273 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.047      ; 1.554      ;
; 1.276 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.562      ;
; 1.277 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.563      ;
; 1.279 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.049      ; 1.562      ;
; 1.281 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.057      ; 1.572      ;
; 1.291 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.055      ; 1.580      ;
; 1.291 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.049      ; 1.574      ;
; 1.294 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.580      ;
; 1.295 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.581      ;
; 1.298 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.062      ; 1.594      ;
; 1.319 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.057      ; 1.610      ;
; 1.475 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.761      ;
; 1.500 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.052      ; 1.786      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                                                    ;
+---------+-------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -24.396 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.382     ; 24.050     ;
; -24.396 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.382     ; 24.050     ;
; -24.396 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.382     ; 24.050     ;
; -24.396 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.382     ; 24.050     ;
; -24.396 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.382     ; 24.050     ;
; -24.250 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.939     ;
; -24.250 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.939     ;
; -24.250 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.939     ;
; -24.250 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.939     ;
; -24.250 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.939     ;
; -24.057 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.737     ;
; -24.057 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.737     ;
; -24.057 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.737     ;
; -24.057 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.737     ;
; -24.057 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.737     ;
; -23.982 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.671     ;
; -23.982 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.671     ;
; -23.982 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.671     ;
; -23.982 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.671     ;
; -23.982 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.671     ;
; -23.981 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.661     ;
; -23.981 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.661     ;
; -23.981 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.661     ;
; -23.981 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.661     ;
; -23.981 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.661     ;
; -23.966 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.959     ; 23.043     ;
; -23.966 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.959     ; 23.043     ;
; -23.966 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.959     ; 23.043     ;
; -23.966 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.959     ; 23.043     ;
; -23.966 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.959     ; 23.043     ;
; -23.930 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.620     ;
; -23.930 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.620     ;
; -23.930 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.620     ;
; -23.930 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.620     ;
; -23.930 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.620     ;
; -23.911 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.591     ;
; -23.911 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.591     ;
; -23.911 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.591     ;
; -23.911 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.591     ;
; -23.911 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.591     ;
; -23.879 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.559     ;
; -23.879 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.559     ;
; -23.879 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.559     ;
; -23.879 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.559     ;
; -23.879 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.559     ;
; -23.865 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.554     ;
; -23.865 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.554     ;
; -23.865 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.554     ;
; -23.865 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.554     ;
; -23.865 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.347     ; 23.554     ;
; -23.845 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.525     ;
; -23.845 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.525     ;
; -23.845 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.525     ;
; -23.845 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.525     ;
; -23.845 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.356     ; 23.525     ;
; -23.789 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.479     ;
; -23.789 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.479     ;
; -23.789 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.479     ;
; -23.789 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.479     ;
; -23.789 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -1.346     ; 23.479     ;
; -23.734 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst113|Q                    ; clock        ; clock       ; 1.000        ; -0.227     ; 24.543     ;
; -23.734 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst115|Q                    ; clock        ; clock       ; 1.000        ; -0.227     ; 24.543     ;
; -23.734 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst116|Q                    ; clock        ; clock       ; 1.000        ; -0.227     ; 24.543     ;
; -23.734 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst114|Q                    ; clock        ; clock       ; 1.000        ; -0.227     ; 24.543     ;
; -23.734 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst117|Q                    ; clock        ; clock       ; 1.000        ; -0.227     ; 24.543     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[105]  ; clock        ; clock       ; 1.000        ; -1.132     ; 23.633     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[105] ; clock        ; clock       ; 1.000        ; -1.155     ; 23.610     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[1]    ; clock        ; clock       ; 1.000        ; -1.136     ; 23.629     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[1]   ; clock        ; clock       ; 1.000        ; -1.156     ; 23.609     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[106]  ; clock        ; clock       ; 1.000        ; -1.132     ; 23.633     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[106] ; clock        ; clock       ; 1.000        ; -1.132     ; 23.633     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[4]    ; clock        ; clock       ; 1.000        ; -1.136     ; 23.629     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[4]   ; clock        ; clock       ; 1.000        ; -1.156     ; 23.609     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[38]   ; clock        ; clock       ; 1.000        ; -1.145     ; 23.620     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[38]  ; clock        ; clock       ; 1.000        ; -1.129     ; 23.636     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[57]   ; clock        ; clock       ; 1.000        ; -1.137     ; 23.628     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[57]  ; clock        ; clock       ; 1.000        ; -1.137     ; 23.628     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[49]   ; clock        ; clock       ; 1.000        ; -1.150     ; 23.615     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[49]  ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[61]   ; clock        ; clock       ; 1.000        ; -1.125     ; 23.640     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[61]  ; clock        ; clock       ; 1.000        ; -1.125     ; 23.640     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[52]   ; clock        ; clock       ; 1.000        ; -1.155     ; 23.610     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[52]  ; clock        ; clock       ; 1.000        ; -1.155     ; 23.610     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[47]   ; clock        ; clock       ; 1.000        ; -1.150     ; 23.615     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[47]  ; clock        ; clock       ; 1.000        ; -1.150     ; 23.615     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[59]   ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[59]  ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[64]   ; clock        ; clock       ; 1.000        ; -1.126     ; 23.639     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[64]  ; clock        ; clock       ; 1.000        ; -1.132     ; 23.633     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[60]   ; clock        ; clock       ; 1.000        ; -1.156     ; 23.609     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[60]  ; clock        ; clock       ; 1.000        ; -1.156     ; 23.609     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[58]   ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[58]  ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[25]   ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[25]  ; clock        ; clock       ; 1.000        ; -1.132     ; 23.633     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[26]   ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[26]  ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[27]   ; clock        ; clock       ; 1.000        ; -1.156     ; 23.609     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst2|output[27]  ; clock        ; clock       ; 1.000        ; -1.157     ; 23.608     ;
; -23.729 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; EXMEM:inst23|registerBarrier107:inst|output[28]   ; clock        ; clock       ; 1.000        ; -1.131     ; 23.634     ;
+---------+-------------------------------------------------------------+---------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                                                   ;
+-------+---------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.413 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; clock        ; clock       ; 0.000        ; 1.722      ; 3.401      ;
; 1.853 ; EXMEM:inst23|registerBarrier107:inst2|output[103] ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; clock        ; clock       ; 0.000        ; 1.722      ; 3.841      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[141]              ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[141]             ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[32]               ; clock        ; clock       ; 0.000        ; 1.137      ; 3.428      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; clock        ; clock       ; 0.000        ; 1.110      ; 3.401      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[34]               ; clock        ; clock       ; 0.000        ; 1.135      ; 3.426      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[34]              ; clock        ; clock       ; 0.000        ; 1.110      ; 3.401      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[12]               ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[12]              ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[136]              ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[136]             ; clock        ; clock       ; 0.000        ; 1.128      ; 3.419      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[142]              ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[142]             ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[15]               ; clock        ; clock       ; 0.000        ; 1.132      ; 3.423      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[15]              ; clock        ; clock       ; 0.000        ; 1.102      ; 3.393      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[144]              ; clock        ; clock       ; 0.000        ; 1.132      ; 3.423      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[144]             ; clock        ; clock       ; 0.000        ; 1.109      ; 3.400      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[147]              ; clock        ; clock       ; 0.000        ; 1.136      ; 3.427      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[147]             ; clock        ; clock       ; 0.000        ; 1.109      ; 3.400      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[145]              ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; clock        ; clock       ; 0.000        ; 1.109      ; 3.400      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[146]              ; clock        ; clock       ; 0.000        ; 1.135      ; 3.426      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; clock        ; clock       ; 0.000        ; 1.109      ; 3.400      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[143]              ; clock        ; clock       ; 0.000        ; 1.094      ; 3.385      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[143]             ; clock        ; clock       ; 0.000        ; 1.109      ; 3.400      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[5]                ; clock        ; clock       ; 0.000        ; 1.115      ; 3.406      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[0]                ; clock        ; clock       ; 0.000        ; 1.118      ; 3.409      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[1]                ; clock        ; clock       ; 0.000        ; 1.118      ; 3.409      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[2]                ; clock        ; clock       ; 0.000        ; 1.103      ; 3.394      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[2]               ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[135]             ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[133]              ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[133]             ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[35]               ; clock        ; clock       ; 0.000        ; 1.099      ; 3.390      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; clock        ; clock       ; 0.000        ; 1.110      ; 3.401      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[14]               ; clock        ; clock       ; 0.000        ; 1.140      ; 3.431      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[14]              ; clock        ; clock       ; 0.000        ; 1.140      ; 3.431      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[83]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.140      ; 3.431      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[51]               ; clock        ; clock       ; 0.000        ; 1.130      ; 3.421      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[51]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.145      ; 3.436      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[116]             ; clock        ; clock       ; 0.000        ; 1.128      ; 3.419      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[10]               ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[10]              ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[9]                ; clock        ; clock       ; 0.000        ; 1.099      ; 3.390      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[9]               ; clock        ; clock       ; 0.000        ; 1.109      ; 3.400      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[7]                ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[7]               ; clock        ; clock       ; 0.000        ; 1.127      ; 3.418      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[6]                ; clock        ; clock       ; 0.000        ; 1.118      ; 3.409      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[6]               ; clock        ; clock       ; 0.000        ; 1.118      ; 3.409      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[107]              ; clock        ; clock       ; 0.000        ; 1.141      ; 3.432      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[107]             ; clock        ; clock       ; 0.000        ; 1.141      ; 3.432      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[108]              ; clock        ; clock       ; 0.000        ; 1.099      ; 3.390      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[108]             ; clock        ; clock       ; 0.000        ; 1.099      ; 3.390      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[8]                ; clock        ; clock       ; 0.000        ; 1.135      ; 3.426      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[8]               ; clock        ; clock       ; 0.000        ; 1.140      ; 3.431      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[101]             ; clock        ; clock       ; 0.000        ; 1.132      ; 3.423      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[69]               ; clock        ; clock       ; 0.000        ; 1.136      ; 3.427      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[69]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[65]               ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[65]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.145      ; 3.436      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[128]              ; clock        ; clock       ; 0.000        ; 1.128      ; 3.419      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[128]             ; clock        ; clock       ; 0.000        ; 1.128      ; 3.419      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[127]              ; clock        ; clock       ; 0.000        ; 1.128      ; 3.419      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[127]             ; clock        ; clock       ; 0.000        ; 1.128      ; 3.419      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[129]              ; clock        ; clock       ; 0.000        ; 1.128      ; 3.419      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[129]             ; clock        ; clock       ; 0.000        ; 1.128      ; 3.419      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[66]               ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[66]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.145      ; 3.436      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[98]               ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[98]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.143      ; 3.434      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[68]               ; clock        ; clock       ; 0.000        ; 1.130      ; 3.421      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[68]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.145      ; 3.436      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[85]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.119      ; 3.410      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[86]               ; clock        ; clock       ; 0.000        ; 1.110      ; 3.401      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[86]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.110      ; 3.401      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[87]               ; clock        ; clock       ; 0.000        ; 1.126      ; 3.417      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[87]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.110      ; 3.401      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[89]               ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[89]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.149      ; 3.440      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[122]              ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[122]             ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[121]              ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[121]             ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[125]              ; clock        ; clock       ; 0.000        ; 1.126      ; 3.417      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[125]             ; clock        ; clock       ; 0.000        ; 1.126      ; 3.417      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[124]              ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[124]             ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[93]               ; clock        ; clock       ; 0.000        ; 1.126      ; 3.417      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[93]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.143      ; 3.434      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[72]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[41]               ; clock        ; clock       ; 0.000        ; 1.134      ; 3.425      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 1.145      ; 3.436      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[102]              ; clock        ; clock       ; 0.000        ; 1.136      ; 3.427      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst3|output[102]             ; clock        ; clock       ; 0.000        ; 1.136      ; 3.427      ;
; 2.025 ; EXMEM:inst23|registerBarrier107:inst2|output[37]  ; IDEX:inst9|registerBarrier148:inst|output[70]               ; clock        ; clock       ; 0.000        ; 1.133      ; 3.424      ;
+-------+---------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock2'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; A[*]                ; clock      ; 21.400 ; 21.400 ; Rise       ; clock           ;
;  A[0]               ; clock      ; 19.458 ; 19.458 ; Rise       ; clock           ;
;  A[1]               ; clock      ; 18.338 ; 18.338 ; Rise       ; clock           ;
;  A[2]               ; clock      ; 18.526 ; 18.526 ; Rise       ; clock           ;
;  A[3]               ; clock      ; 19.161 ; 19.161 ; Rise       ; clock           ;
;  A[4]               ; clock      ; 19.134 ; 19.134 ; Rise       ; clock           ;
;  A[5]               ; clock      ; 18.707 ; 18.707 ; Rise       ; clock           ;
;  A[6]               ; clock      ; 17.694 ; 17.694 ; Rise       ; clock           ;
;  A[7]               ; clock      ; 19.079 ; 19.079 ; Rise       ; clock           ;
;  A[8]               ; clock      ; 17.832 ; 17.832 ; Rise       ; clock           ;
;  A[9]               ; clock      ; 18.871 ; 18.871 ; Rise       ; clock           ;
;  A[10]              ; clock      ; 19.530 ; 19.530 ; Rise       ; clock           ;
;  A[11]              ; clock      ; 18.631 ; 18.631 ; Rise       ; clock           ;
;  A[12]              ; clock      ; 18.141 ; 18.141 ; Rise       ; clock           ;
;  A[13]              ; clock      ; 18.106 ; 18.106 ; Rise       ; clock           ;
;  A[14]              ; clock      ; 19.250 ; 19.250 ; Rise       ; clock           ;
;  A[15]              ; clock      ; 17.914 ; 17.914 ; Rise       ; clock           ;
;  A[16]              ; clock      ; 17.889 ; 17.889 ; Rise       ; clock           ;
;  A[17]              ; clock      ; 18.716 ; 18.716 ; Rise       ; clock           ;
;  A[18]              ; clock      ; 18.762 ; 18.762 ; Rise       ; clock           ;
;  A[19]              ; clock      ; 19.778 ; 19.778 ; Rise       ; clock           ;
;  A[20]              ; clock      ; 18.807 ; 18.807 ; Rise       ; clock           ;
;  A[21]              ; clock      ; 21.400 ; 21.400 ; Rise       ; clock           ;
;  A[22]              ; clock      ; 16.951 ; 16.951 ; Rise       ; clock           ;
;  A[23]              ; clock      ; 19.038 ; 19.038 ; Rise       ; clock           ;
;  A[24]              ; clock      ; 19.023 ; 19.023 ; Rise       ; clock           ;
;  A[25]              ; clock      ; 17.898 ; 17.898 ; Rise       ; clock           ;
;  A[26]              ; clock      ; 19.244 ; 19.244 ; Rise       ; clock           ;
;  A[27]              ; clock      ; 17.244 ; 17.244 ; Rise       ; clock           ;
;  A[28]              ; clock      ; 19.557 ; 19.557 ; Rise       ; clock           ;
;  A[29]              ; clock      ; 17.818 ; 17.818 ; Rise       ; clock           ;
;  A[30]              ; clock      ; 18.508 ; 18.508 ; Rise       ; clock           ;
;  A[31]              ; clock      ; 18.937 ; 18.937 ; Rise       ; clock           ;
; B[*]                ; clock      ; 21.654 ; 21.654 ; Rise       ; clock           ;
;  B[0]               ; clock      ; 18.781 ; 18.781 ; Rise       ; clock           ;
;  B[1]               ; clock      ; 17.676 ; 17.676 ; Rise       ; clock           ;
;  B[2]               ; clock      ; 19.864 ; 19.864 ; Rise       ; clock           ;
;  B[3]               ; clock      ; 17.413 ; 17.413 ; Rise       ; clock           ;
;  B[4]               ; clock      ; 18.632 ; 18.632 ; Rise       ; clock           ;
;  B[5]               ; clock      ; 19.199 ; 19.199 ; Rise       ; clock           ;
;  B[6]               ; clock      ; 17.775 ; 17.775 ; Rise       ; clock           ;
;  B[7]               ; clock      ; 17.433 ; 17.433 ; Rise       ; clock           ;
;  B[8]               ; clock      ; 21.654 ; 21.654 ; Rise       ; clock           ;
;  B[9]               ; clock      ; 18.418 ; 18.418 ; Rise       ; clock           ;
;  B[10]              ; clock      ; 20.190 ; 20.190 ; Rise       ; clock           ;
;  B[11]              ; clock      ; 18.329 ; 18.329 ; Rise       ; clock           ;
;  B[12]              ; clock      ; 18.420 ; 18.420 ; Rise       ; clock           ;
;  B[13]              ; clock      ; 19.404 ; 19.404 ; Rise       ; clock           ;
;  B[14]              ; clock      ; 18.579 ; 18.579 ; Rise       ; clock           ;
;  B[15]              ; clock      ; 17.902 ; 17.902 ; Rise       ; clock           ;
;  B[16]              ; clock      ; 18.084 ; 18.084 ; Rise       ; clock           ;
;  B[17]              ; clock      ; 17.659 ; 17.659 ; Rise       ; clock           ;
;  B[18]              ; clock      ; 18.999 ; 18.999 ; Rise       ; clock           ;
;  B[19]              ; clock      ; 19.623 ; 19.623 ; Rise       ; clock           ;
;  B[20]              ; clock      ; 18.536 ; 18.536 ; Rise       ; clock           ;
;  B[21]              ; clock      ; 18.714 ; 18.714 ; Rise       ; clock           ;
;  B[22]              ; clock      ; 18.287 ; 18.287 ; Rise       ; clock           ;
;  B[23]              ; clock      ; 19.433 ; 19.433 ; Rise       ; clock           ;
;  B[24]              ; clock      ; 17.790 ; 17.790 ; Rise       ; clock           ;
;  B[25]              ; clock      ; 18.781 ; 18.781 ; Rise       ; clock           ;
;  B[26]              ; clock      ; 17.702 ; 17.702 ; Rise       ; clock           ;
;  B[27]              ; clock      ; 17.103 ; 17.103 ; Rise       ; clock           ;
;  B[28]              ; clock      ; 18.492 ; 18.492 ; Rise       ; clock           ;
;  B[29]              ; clock      ; 18.342 ; 18.342 ; Rise       ; clock           ;
;  B[30]              ; clock      ; 16.212 ; 16.212 ; Rise       ; clock           ;
;  B[31]              ; clock      ; 18.462 ; 18.462 ; Rise       ; clock           ;
; EscreveMem          ; clock      ; 11.051 ; 11.051 ; Rise       ; clock           ;
; EscreveReg          ; clock      ; 13.424 ; 13.424 ; Rise       ; clock           ;
; High[*]             ; clock      ; 9.053  ; 9.053  ; Rise       ; clock           ;
;  High[0]            ; clock      ; 7.357  ; 7.357  ; Rise       ; clock           ;
;  High[1]            ; clock      ; 8.134  ; 8.134  ; Rise       ; clock           ;
;  High[2]            ; clock      ; 7.336  ; 7.336  ; Rise       ; clock           ;
;  High[3]            ; clock      ; 7.260  ; 7.260  ; Rise       ; clock           ;
;  High[4]            ; clock      ; 8.060  ; 8.060  ; Rise       ; clock           ;
;  High[5]            ; clock      ; 7.660  ; 7.660  ; Rise       ; clock           ;
;  High[6]            ; clock      ; 8.104  ; 8.104  ; Rise       ; clock           ;
;  High[7]            ; clock      ; 7.814  ; 7.814  ; Rise       ; clock           ;
;  High[8]            ; clock      ; 8.058  ; 8.058  ; Rise       ; clock           ;
;  High[9]            ; clock      ; 7.732  ; 7.732  ; Rise       ; clock           ;
;  High[10]           ; clock      ; 9.053  ; 9.053  ; Rise       ; clock           ;
;  High[11]           ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  High[12]           ; clock      ; 8.485  ; 8.485  ; Rise       ; clock           ;
;  High[13]           ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  High[14]           ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
;  High[15]           ; clock      ; 7.669  ; 7.669  ; Rise       ; clock           ;
;  High[16]           ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  High[17]           ; clock      ; 7.929  ; 7.929  ; Rise       ; clock           ;
;  High[18]           ; clock      ; 7.218  ; 7.218  ; Rise       ; clock           ;
;  High[19]           ; clock      ; 8.980  ; 8.980  ; Rise       ; clock           ;
;  High[20]           ; clock      ; 8.237  ; 8.237  ; Rise       ; clock           ;
;  High[21]           ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  High[22]           ; clock      ; 7.863  ; 7.863  ; Rise       ; clock           ;
;  High[23]           ; clock      ; 7.512  ; 7.512  ; Rise       ; clock           ;
;  High[24]           ; clock      ; 7.920  ; 7.920  ; Rise       ; clock           ;
;  High[25]           ; clock      ; 7.621  ; 7.621  ; Rise       ; clock           ;
;  High[26]           ; clock      ; 8.087  ; 8.087  ; Rise       ; clock           ;
;  High[27]           ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  High[28]           ; clock      ; 8.274  ; 8.274  ; Rise       ; clock           ;
;  High[29]           ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  High[30]           ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  High[31]           ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
; Instruction[*]      ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  Instruction[0]     ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  Instruction[1]     ; clock      ; 8.763  ; 8.763  ; Rise       ; clock           ;
;  Instruction[2]     ; clock      ; 9.374  ; 9.374  ; Rise       ; clock           ;
;  Instruction[3]     ; clock      ; 9.234  ; 9.234  ; Rise       ; clock           ;
;  Instruction[4]     ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  Instruction[5]     ; clock      ; 8.475  ; 8.475  ; Rise       ; clock           ;
;  Instruction[6]     ; clock      ; 9.241  ; 9.241  ; Rise       ; clock           ;
;  Instruction[7]     ; clock      ; 9.005  ; 9.005  ; Rise       ; clock           ;
;  Instruction[8]     ; clock      ; 9.060  ; 9.060  ; Rise       ; clock           ;
;  Instruction[9]     ; clock      ; 8.503  ; 8.503  ; Rise       ; clock           ;
;  Instruction[10]    ; clock      ; 9.139  ; 9.139  ; Rise       ; clock           ;
;  Instruction[11]    ; clock      ; 8.373  ; 8.373  ; Rise       ; clock           ;
;  Instruction[12]    ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  Instruction[13]    ; clock      ; 8.504  ; 8.504  ; Rise       ; clock           ;
;  Instruction[14]    ; clock      ; 9.125  ; 9.125  ; Rise       ; clock           ;
;  Instruction[15]    ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  Instruction[16]    ; clock      ; 6.453  ; 6.453  ; Rise       ; clock           ;
;  Instruction[17]    ; clock      ; 6.474  ; 6.474  ; Rise       ; clock           ;
;  Instruction[18]    ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  Instruction[19]    ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  Instruction[20]    ; clock      ; 8.511  ; 8.511  ; Rise       ; clock           ;
;  Instruction[21]    ; clock      ; 8.299  ; 8.299  ; Rise       ; clock           ;
;  Instruction[22]    ; clock      ; 8.209  ; 8.209  ; Rise       ; clock           ;
;  Instruction[23]    ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  Instruction[24]    ; clock      ; 8.830  ; 8.830  ; Rise       ; clock           ;
;  Instruction[25]    ; clock      ; 8.837  ; 8.837  ; Rise       ; clock           ;
;  Instruction[26]    ; clock      ; 9.315  ; 9.315  ; Rise       ; clock           ;
;  Instruction[27]    ; clock      ; 9.187  ; 9.187  ; Rise       ; clock           ;
;  Instruction[28]    ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
;  Instruction[29]    ; clock      ; 9.370  ; 9.370  ; Rise       ; clock           ;
;  Instruction[30]    ; clock      ; 8.529  ; 8.529  ; Rise       ; clock           ;
;  Instruction[31]    ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
; Jump                ; clock      ; 11.721 ; 11.721 ; Rise       ; clock           ;
; Low[*]              ; clock      ; 9.273  ; 9.273  ; Rise       ; clock           ;
;  Low[0]             ; clock      ; 7.252  ; 7.252  ; Rise       ; clock           ;
;  Low[1]             ; clock      ; 7.267  ; 7.267  ; Rise       ; clock           ;
;  Low[2]             ; clock      ; 7.436  ; 7.436  ; Rise       ; clock           ;
;  Low[3]             ; clock      ; 8.060  ; 8.060  ; Rise       ; clock           ;
;  Low[4]             ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
;  Low[5]             ; clock      ; 7.448  ; 7.448  ; Rise       ; clock           ;
;  Low[6]             ; clock      ; 7.018  ; 7.018  ; Rise       ; clock           ;
;  Low[7]             ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Low[8]             ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  Low[9]             ; clock      ; 7.957  ; 7.957  ; Rise       ; clock           ;
;  Low[10]            ; clock      ; 9.273  ; 9.273  ; Rise       ; clock           ;
;  Low[11]            ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  Low[12]            ; clock      ; 8.895  ; 8.895  ; Rise       ; clock           ;
;  Low[13]            ; clock      ; 8.928  ; 8.928  ; Rise       ; clock           ;
;  Low[14]            ; clock      ; 7.936  ; 7.936  ; Rise       ; clock           ;
;  Low[15]            ; clock      ; 7.271  ; 7.271  ; Rise       ; clock           ;
;  Low[16]            ; clock      ; 8.636  ; 8.636  ; Rise       ; clock           ;
;  Low[17]            ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  Low[18]            ; clock      ; 7.818  ; 7.818  ; Rise       ; clock           ;
;  Low[19]            ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  Low[20]            ; clock      ; 8.021  ; 8.021  ; Rise       ; clock           ;
;  Low[21]            ; clock      ; 6.929  ; 6.929  ; Rise       ; clock           ;
;  Low[22]            ; clock      ; 8.102  ; 8.102  ; Rise       ; clock           ;
;  Low[23]            ; clock      ; 8.486  ; 8.486  ; Rise       ; clock           ;
;  Low[24]            ; clock      ; 7.929  ; 7.929  ; Rise       ; clock           ;
;  Low[25]            ; clock      ; 7.752  ; 7.752  ; Rise       ; clock           ;
;  Low[26]            ; clock      ; 8.017  ; 8.017  ; Rise       ; clock           ;
;  Low[27]            ; clock      ; 7.268  ; 7.268  ; Rise       ; clock           ;
;  Low[28]            ; clock      ; 7.386  ; 7.386  ; Rise       ; clock           ;
;  Low[29]            ; clock      ; 7.953  ; 7.953  ; Rise       ; clock           ;
;  Low[30]            ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  Low[31]            ; clock      ; 9.170  ; 9.170  ; Rise       ; clock           ;
; MemDataIn[*]        ; clock      ; 18.775 ; 18.775 ; Rise       ; clock           ;
;  MemDataIn[0]       ; clock      ; 16.679 ; 16.679 ; Rise       ; clock           ;
;  MemDataIn[1]       ; clock      ; 15.380 ; 15.380 ; Rise       ; clock           ;
;  MemDataIn[2]       ; clock      ; 17.602 ; 17.602 ; Rise       ; clock           ;
;  MemDataIn[3]       ; clock      ; 16.990 ; 16.990 ; Rise       ; clock           ;
;  MemDataIn[4]       ; clock      ; 17.143 ; 17.143 ; Rise       ; clock           ;
;  MemDataIn[5]       ; clock      ; 17.242 ; 17.242 ; Rise       ; clock           ;
;  MemDataIn[6]       ; clock      ; 17.259 ; 17.259 ; Rise       ; clock           ;
;  MemDataIn[7]       ; clock      ; 17.109 ; 17.109 ; Rise       ; clock           ;
;  MemDataIn[8]       ; clock      ; 18.775 ; 18.775 ; Rise       ; clock           ;
;  MemDataIn[9]       ; clock      ; 16.961 ; 16.961 ; Rise       ; clock           ;
;  MemDataIn[10]      ; clock      ; 16.761 ; 16.761 ; Rise       ; clock           ;
;  MemDataIn[11]      ; clock      ; 16.814 ; 16.814 ; Rise       ; clock           ;
;  MemDataIn[12]      ; clock      ; 16.168 ; 16.168 ; Rise       ; clock           ;
;  MemDataIn[13]      ; clock      ; 16.064 ; 16.064 ; Rise       ; clock           ;
;  MemDataIn[14]      ; clock      ; 16.630 ; 16.630 ; Rise       ; clock           ;
;  MemDataIn[15]      ; clock      ; 17.085 ; 17.085 ; Rise       ; clock           ;
;  MemDataIn[16]      ; clock      ; 16.938 ; 16.938 ; Rise       ; clock           ;
;  MemDataIn[17]      ; clock      ; 15.592 ; 15.592 ; Rise       ; clock           ;
;  MemDataIn[18]      ; clock      ; 17.604 ; 17.604 ; Rise       ; clock           ;
;  MemDataIn[19]      ; clock      ; 16.730 ; 16.730 ; Rise       ; clock           ;
;  MemDataIn[20]      ; clock      ; 16.628 ; 16.628 ; Rise       ; clock           ;
;  MemDataIn[21]      ; clock      ; 16.223 ; 16.223 ; Rise       ; clock           ;
;  MemDataIn[22]      ; clock      ; 15.470 ; 15.470 ; Rise       ; clock           ;
;  MemDataIn[23]      ; clock      ; 17.798 ; 17.798 ; Rise       ; clock           ;
;  MemDataIn[24]      ; clock      ; 16.005 ; 16.005 ; Rise       ; clock           ;
;  MemDataIn[25]      ; clock      ; 16.086 ; 16.086 ; Rise       ; clock           ;
;  MemDataIn[26]      ; clock      ; 15.295 ; 15.295 ; Rise       ; clock           ;
;  MemDataIn[27]      ; clock      ; 16.148 ; 16.148 ; Rise       ; clock           ;
;  MemDataIn[28]      ; clock      ; 17.644 ; 17.644 ; Rise       ; clock           ;
;  MemDataIn[29]      ; clock      ; 15.480 ; 15.480 ; Rise       ; clock           ;
;  MemDataIn[30]      ; clock      ; 14.693 ; 14.693 ; Rise       ; clock           ;
;  MemDataIn[31]      ; clock      ; 16.131 ; 16.131 ; Rise       ; clock           ;
; MemParaReg          ; clock      ; 10.805 ; 10.805 ; Rise       ; clock           ;
; MemReadValue[*]     ; clock      ; 11.905 ; 11.905 ; Rise       ; clock           ;
;  MemReadValue[0]    ; clock      ; 10.280 ; 10.280 ; Rise       ; clock           ;
;  MemReadValue[1]    ; clock      ; 10.823 ; 10.823 ; Rise       ; clock           ;
;  MemReadValue[2]    ; clock      ; 10.940 ; 10.940 ; Rise       ; clock           ;
;  MemReadValue[3]    ; clock      ; 10.249 ; 10.249 ; Rise       ; clock           ;
;  MemReadValue[4]    ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  MemReadValue[5]    ; clock      ; 11.468 ; 11.468 ; Rise       ; clock           ;
;  MemReadValue[6]    ; clock      ; 11.393 ; 11.393 ; Rise       ; clock           ;
;  MemReadValue[7]    ; clock      ; 10.264 ; 10.264 ; Rise       ; clock           ;
;  MemReadValue[8]    ; clock      ; 11.259 ; 11.259 ; Rise       ; clock           ;
;  MemReadValue[9]    ; clock      ; 10.396 ; 10.396 ; Rise       ; clock           ;
;  MemReadValue[10]   ; clock      ; 11.486 ; 11.486 ; Rise       ; clock           ;
;  MemReadValue[11]   ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  MemReadValue[12]   ; clock      ; 10.372 ; 10.372 ; Rise       ; clock           ;
;  MemReadValue[13]   ; clock      ; 10.371 ; 10.371 ; Rise       ; clock           ;
;  MemReadValue[14]   ; clock      ; 11.277 ; 11.277 ; Rise       ; clock           ;
;  MemReadValue[15]   ; clock      ; 9.871  ; 9.871  ; Rise       ; clock           ;
;  MemReadValue[16]   ; clock      ; 11.303 ; 11.303 ; Rise       ; clock           ;
;  MemReadValue[17]   ; clock      ; 10.383 ; 10.383 ; Rise       ; clock           ;
;  MemReadValue[18]   ; clock      ; 10.632 ; 10.632 ; Rise       ; clock           ;
;  MemReadValue[19]   ; clock      ; 11.905 ; 11.905 ; Rise       ; clock           ;
;  MemReadValue[20]   ; clock      ; 11.044 ; 11.044 ; Rise       ; clock           ;
;  MemReadValue[21]   ; clock      ; 10.051 ; 10.051 ; Rise       ; clock           ;
;  MemReadValue[22]   ; clock      ; 9.663  ; 9.663  ; Rise       ; clock           ;
;  MemReadValue[23]   ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  MemReadValue[24]   ; clock      ; 11.134 ; 11.134 ; Rise       ; clock           ;
;  MemReadValue[25]   ; clock      ; 11.346 ; 11.346 ; Rise       ; clock           ;
;  MemReadValue[26]   ; clock      ; 10.108 ; 10.108 ; Rise       ; clock           ;
;  MemReadValue[27]   ; clock      ; 10.168 ; 10.168 ; Rise       ; clock           ;
;  MemReadValue[28]   ; clock      ; 10.736 ; 10.736 ; Rise       ; clock           ;
;  MemReadValue[29]   ; clock      ; 10.551 ; 10.551 ; Rise       ; clock           ;
;  MemReadValue[30]   ; clock      ; 11.395 ; 11.395 ; Rise       ; clock           ;
;  MemReadValue[31]   ; clock      ; 10.007 ; 10.007 ; Rise       ; clock           ;
; OrigPC              ; clock      ; 29.873 ; 29.873 ; Rise       ; clock           ;
; WBwriteData[*]      ; clock      ; 10.590 ; 10.590 ; Rise       ; clock           ;
;  WBwriteData[0]     ; clock      ; 9.271  ; 9.271  ; Rise       ; clock           ;
;  WBwriteData[1]     ; clock      ; 9.993  ; 9.993  ; Rise       ; clock           ;
;  WBwriteData[2]     ; clock      ; 9.017  ; 9.017  ; Rise       ; clock           ;
;  WBwriteData[3]     ; clock      ; 9.091  ; 9.091  ; Rise       ; clock           ;
;  WBwriteData[4]     ; clock      ; 10.021 ; 10.021 ; Rise       ; clock           ;
;  WBwriteData[5]     ; clock      ; 10.568 ; 10.568 ; Rise       ; clock           ;
;  WBwriteData[6]     ; clock      ; 8.940  ; 8.940  ; Rise       ; clock           ;
;  WBwriteData[7]     ; clock      ; 10.320 ; 10.320 ; Rise       ; clock           ;
;  WBwriteData[8]     ; clock      ; 8.101  ; 8.101  ; Rise       ; clock           ;
;  WBwriteData[9]     ; clock      ; 9.789  ; 9.789  ; Rise       ; clock           ;
;  WBwriteData[10]    ; clock      ; 9.038  ; 9.038  ; Rise       ; clock           ;
;  WBwriteData[11]    ; clock      ; 9.619  ; 9.619  ; Rise       ; clock           ;
;  WBwriteData[12]    ; clock      ; 9.122  ; 9.122  ; Rise       ; clock           ;
;  WBwriteData[13]    ; clock      ; 8.872  ; 8.872  ; Rise       ; clock           ;
;  WBwriteData[14]    ; clock      ; 7.592  ; 7.592  ; Rise       ; clock           ;
;  WBwriteData[15]    ; clock      ; 8.581  ; 8.581  ; Rise       ; clock           ;
;  WBwriteData[16]    ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  WBwriteData[17]    ; clock      ; 9.565  ; 9.565  ; Rise       ; clock           ;
;  WBwriteData[18]    ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  WBwriteData[19]    ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  WBwriteData[20]    ; clock      ; 10.070 ; 10.070 ; Rise       ; clock           ;
;  WBwriteData[21]    ; clock      ; 9.826  ; 9.826  ; Rise       ; clock           ;
;  WBwriteData[22]    ; clock      ; 9.516  ; 9.516  ; Rise       ; clock           ;
;  WBwriteData[23]    ; clock      ; 8.784  ; 8.784  ; Rise       ; clock           ;
;  WBwriteData[24]    ; clock      ; 9.827  ; 9.827  ; Rise       ; clock           ;
;  WBwriteData[25]    ; clock      ; 9.259  ; 9.259  ; Rise       ; clock           ;
;  WBwriteData[26]    ; clock      ; 9.774  ; 9.774  ; Rise       ; clock           ;
;  WBwriteData[27]    ; clock      ; 8.374  ; 8.374  ; Rise       ; clock           ;
;  WBwriteData[28]    ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  WBwriteData[29]    ; clock      ; 10.590 ; 10.590 ; Rise       ; clock           ;
;  WBwriteData[30]    ; clock      ; 9.590  ; 9.590  ; Rise       ; clock           ;
;  WBwriteData[31]    ; clock      ; 10.565 ; 10.565 ; Rise       ; clock           ;
; WBwriteRegister[*]  ; clock      ; 8.835  ; 8.835  ; Rise       ; clock           ;
;  WBwriteRegister[0] ; clock      ; 8.320  ; 8.320  ; Rise       ; clock           ;
;  WBwriteRegister[1] ; clock      ; 8.527  ; 8.527  ; Rise       ; clock           ;
;  WBwriteRegister[2] ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  WBwriteRegister[3] ; clock      ; 8.416  ; 8.416  ; Rise       ; clock           ;
;  WBwriteRegister[4] ; clock      ; 8.835  ; 8.835  ; Rise       ; clock           ;
; adressMem[*]        ; clock      ; 35.929 ; 35.929 ; Rise       ; clock           ;
;  adressMem[0]       ; clock      ; 35.092 ; 35.092 ; Rise       ; clock           ;
;  adressMem[1]       ; clock      ; 35.929 ; 35.929 ; Rise       ; clock           ;
;  adressMem[2]       ; clock      ; 34.963 ; 34.963 ; Rise       ; clock           ;
;  adressMem[3]       ; clock      ; 32.726 ; 32.726 ; Rise       ; clock           ;
;  adressMem[4]       ; clock      ; 22.175 ; 22.175 ; Rise       ; clock           ;
;  adressMem[5]       ; clock      ; 21.258 ; 21.258 ; Rise       ; clock           ;
;  adressMem[6]       ; clock      ; 21.256 ; 21.256 ; Rise       ; clock           ;
;  adressMem[7]       ; clock      ; 23.427 ; 23.427 ; Rise       ; clock           ;
;  adressMem[8]       ; clock      ; 22.233 ; 22.233 ; Rise       ; clock           ;
;  adressMem[9]       ; clock      ; 21.761 ; 21.761 ; Rise       ; clock           ;
; atualPC[*]          ; clock      ; 8.667  ; 8.667  ; Rise       ; clock           ;
;  atualPC[0]         ; clock      ; 7.458  ; 7.458  ; Rise       ; clock           ;
;  atualPC[1]         ; clock      ; 8.266  ; 8.266  ; Rise       ; clock           ;
;  atualPC[2]         ; clock      ; 7.384  ; 7.384  ; Rise       ; clock           ;
;  atualPC[3]         ; clock      ; 7.291  ; 7.291  ; Rise       ; clock           ;
;  atualPC[4]         ; clock      ; 7.310  ; 7.310  ; Rise       ; clock           ;
;  atualPC[5]         ; clock      ; 7.391  ; 7.391  ; Rise       ; clock           ;
;  atualPC[6]         ; clock      ; 7.849  ; 7.849  ; Rise       ; clock           ;
;  atualPC[7]         ; clock      ; 7.410  ; 7.410  ; Rise       ; clock           ;
;  atualPC[8]         ; clock      ; 7.351  ; 7.351  ; Rise       ; clock           ;
;  atualPC[9]         ; clock      ; 7.354  ; 7.354  ; Rise       ; clock           ;
;  atualPC[10]        ; clock      ; 7.342  ; 7.342  ; Rise       ; clock           ;
;  atualPC[11]        ; clock      ; 7.520  ; 7.520  ; Rise       ; clock           ;
;  atualPC[12]        ; clock      ; 7.677  ; 7.677  ; Rise       ; clock           ;
;  atualPC[13]        ; clock      ; 8.667  ; 8.667  ; Rise       ; clock           ;
;  atualPC[14]        ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  atualPC[15]        ; clock      ; 7.993  ; 7.993  ; Rise       ; clock           ;
;  atualPC[16]        ; clock      ; 7.941  ; 7.941  ; Rise       ; clock           ;
;  atualPC[17]        ; clock      ; 7.438  ; 7.438  ; Rise       ; clock           ;
;  atualPC[18]        ; clock      ; 7.331  ; 7.331  ; Rise       ; clock           ;
;  atualPC[19]        ; clock      ; 7.623  ; 7.623  ; Rise       ; clock           ;
;  atualPC[20]        ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  atualPC[21]        ; clock      ; 8.658  ; 8.658  ; Rise       ; clock           ;
;  atualPC[22]        ; clock      ; 7.362  ; 7.362  ; Rise       ; clock           ;
;  atualPC[23]        ; clock      ; 8.051  ; 8.051  ; Rise       ; clock           ;
;  atualPC[24]        ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  atualPC[25]        ; clock      ; 7.675  ; 7.675  ; Rise       ; clock           ;
;  atualPC[26]        ; clock      ; 7.718  ; 7.718  ; Rise       ; clock           ;
;  atualPC[27]        ; clock      ; 6.998  ; 6.998  ; Rise       ; clock           ;
;  atualPC[28]        ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
;  atualPC[29]        ; clock      ; 7.708  ; 7.708  ; Rise       ; clock           ;
;  atualPC[30]        ; clock      ; 7.774  ; 7.774  ; Rise       ; clock           ;
;  atualPC[31]        ; clock      ; 7.310  ; 7.310  ; Rise       ; clock           ;
; outALU[*]           ; clock      ; 36.881 ; 36.881 ; Rise       ; clock           ;
;  outALU[0]          ; clock      ; 36.881 ; 36.881 ; Rise       ; clock           ;
;  outALU[1]          ; clock      ; 34.897 ; 34.897 ; Rise       ; clock           ;
;  outALU[2]          ; clock      ; 35.092 ; 35.092 ; Rise       ; clock           ;
;  outALU[3]          ; clock      ; 35.949 ; 35.949 ; Rise       ; clock           ;
;  outALU[4]          ; clock      ; 34.963 ; 34.963 ; Rise       ; clock           ;
;  outALU[5]          ; clock      ; 32.726 ; 32.726 ; Rise       ; clock           ;
;  outALU[6]          ; clock      ; 22.187 ; 22.187 ; Rise       ; clock           ;
;  outALU[7]          ; clock      ; 21.258 ; 21.258 ; Rise       ; clock           ;
;  outALU[8]          ; clock      ; 21.256 ; 21.256 ; Rise       ; clock           ;
;  outALU[9]          ; clock      ; 23.686 ; 23.686 ; Rise       ; clock           ;
;  outALU[10]         ; clock      ; 22.233 ; 22.233 ; Rise       ; clock           ;
;  outALU[11]         ; clock      ; 21.773 ; 21.773 ; Rise       ; clock           ;
;  outALU[12]         ; clock      ; 21.264 ; 21.264 ; Rise       ; clock           ;
;  outALU[13]         ; clock      ; 22.641 ; 22.641 ; Rise       ; clock           ;
;  outALU[14]         ; clock      ; 23.650 ; 23.650 ; Rise       ; clock           ;
;  outALU[15]         ; clock      ; 23.954 ; 23.954 ; Rise       ; clock           ;
;  outALU[16]         ; clock      ; 24.154 ; 24.154 ; Rise       ; clock           ;
;  outALU[17]         ; clock      ; 25.337 ; 25.337 ; Rise       ; clock           ;
;  outALU[18]         ; clock      ; 25.721 ; 25.721 ; Rise       ; clock           ;
;  outALU[19]         ; clock      ; 27.180 ; 27.180 ; Rise       ; clock           ;
;  outALU[20]         ; clock      ; 27.393 ; 27.393 ; Rise       ; clock           ;
;  outALU[21]         ; clock      ; 27.827 ; 27.827 ; Rise       ; clock           ;
;  outALU[22]         ; clock      ; 28.141 ; 28.141 ; Rise       ; clock           ;
;  outALU[23]         ; clock      ; 27.381 ; 27.381 ; Rise       ; clock           ;
;  outALU[24]         ; clock      ; 30.049 ; 30.049 ; Rise       ; clock           ;
;  outALU[25]         ; clock      ; 29.103 ; 29.103 ; Rise       ; clock           ;
;  outALU[26]         ; clock      ; 28.024 ; 28.024 ; Rise       ; clock           ;
;  outALU[27]         ; clock      ; 32.488 ; 32.488 ; Rise       ; clock           ;
;  outALU[28]         ; clock      ; 28.629 ; 28.629 ; Rise       ; clock           ;
;  outALU[29]         ; clock      ; 31.524 ; 31.524 ; Rise       ; clock           ;
;  outALU[30]         ; clock      ; 30.974 ; 30.974 ; Rise       ; clock           ;
;  outALU[31]         ; clock      ; 28.918 ; 28.918 ; Rise       ; clock           ;
; proxPC[*]           ; clock      ; 35.035 ; 35.035 ; Rise       ; clock           ;
;  proxPC[0]          ; clock      ; 32.857 ; 32.857 ; Rise       ; clock           ;
;  proxPC[1]          ; clock      ; 32.745 ; 32.745 ; Rise       ; clock           ;
;  proxPC[2]          ; clock      ; 33.103 ; 33.103 ; Rise       ; clock           ;
;  proxPC[3]          ; clock      ; 33.448 ; 33.448 ; Rise       ; clock           ;
;  proxPC[4]          ; clock      ; 33.507 ; 33.507 ; Rise       ; clock           ;
;  proxPC[5]          ; clock      ; 33.275 ; 33.275 ; Rise       ; clock           ;
;  proxPC[6]          ; clock      ; 34.285 ; 34.285 ; Rise       ; clock           ;
;  proxPC[7]          ; clock      ; 33.361 ; 33.361 ; Rise       ; clock           ;
;  proxPC[8]          ; clock      ; 33.475 ; 33.475 ; Rise       ; clock           ;
;  proxPC[9]          ; clock      ; 33.429 ; 33.429 ; Rise       ; clock           ;
;  proxPC[10]         ; clock      ; 33.217 ; 33.217 ; Rise       ; clock           ;
;  proxPC[11]         ; clock      ; 33.088 ; 33.088 ; Rise       ; clock           ;
;  proxPC[12]         ; clock      ; 34.118 ; 34.118 ; Rise       ; clock           ;
;  proxPC[13]         ; clock      ; 33.242 ; 33.242 ; Rise       ; clock           ;
;  proxPC[14]         ; clock      ; 32.649 ; 32.649 ; Rise       ; clock           ;
;  proxPC[15]         ; clock      ; 33.674 ; 33.674 ; Rise       ; clock           ;
;  proxPC[16]         ; clock      ; 33.916 ; 33.916 ; Rise       ; clock           ;
;  proxPC[17]         ; clock      ; 32.811 ; 32.811 ; Rise       ; clock           ;
;  proxPC[18]         ; clock      ; 33.927 ; 33.927 ; Rise       ; clock           ;
;  proxPC[19]         ; clock      ; 32.151 ; 32.151 ; Rise       ; clock           ;
;  proxPC[20]         ; clock      ; 32.293 ; 32.293 ; Rise       ; clock           ;
;  proxPC[21]         ; clock      ; 32.012 ; 32.012 ; Rise       ; clock           ;
;  proxPC[22]         ; clock      ; 31.775 ; 31.775 ; Rise       ; clock           ;
;  proxPC[23]         ; clock      ; 33.548 ; 33.548 ; Rise       ; clock           ;
;  proxPC[24]         ; clock      ; 32.529 ; 32.529 ; Rise       ; clock           ;
;  proxPC[25]         ; clock      ; 33.810 ; 33.810 ; Rise       ; clock           ;
;  proxPC[26]         ; clock      ; 32.912 ; 32.912 ; Rise       ; clock           ;
;  proxPC[27]         ; clock      ; 33.036 ; 33.036 ; Rise       ; clock           ;
;  proxPC[28]         ; clock      ; 33.088 ; 33.088 ; Rise       ; clock           ;
;  proxPC[29]         ; clock      ; 35.035 ; 35.035 ; Rise       ; clock           ;
;  proxPC[30]         ; clock      ; 34.140 ; 34.140 ; Rise       ; clock           ;
;  proxPC[31]         ; clock      ; 34.740 ; 34.740 ; Rise       ; clock           ;
; InstBefIFID[*]      ; clock2     ; 11.241 ; 11.241 ; Rise       ; clock2          ;
;  InstBefIFID[0]     ; clock2     ; 10.633 ; 10.633 ; Rise       ; clock2          ;
;  InstBefIFID[1]     ; clock2     ; 10.323 ; 10.323 ; Rise       ; clock2          ;
;  InstBefIFID[2]     ; clock2     ; 10.561 ; 10.561 ; Rise       ; clock2          ;
;  InstBefIFID[3]     ; clock2     ; 10.357 ; 10.357 ; Rise       ; clock2          ;
;  InstBefIFID[4]     ; clock2     ; 9.860  ; 9.860  ; Rise       ; clock2          ;
;  InstBefIFID[5]     ; clock2     ; 9.841  ; 9.841  ; Rise       ; clock2          ;
;  InstBefIFID[6]     ; clock2     ; 9.861  ; 9.861  ; Rise       ; clock2          ;
;  InstBefIFID[7]     ; clock2     ; 9.838  ; 9.838  ; Rise       ; clock2          ;
;  InstBefIFID[8]     ; clock2     ; 10.681 ; 10.681 ; Rise       ; clock2          ;
;  InstBefIFID[9]     ; clock2     ; 10.899 ; 10.899 ; Rise       ; clock2          ;
;  InstBefIFID[10]    ; clock2     ; 10.324 ; 10.324 ; Rise       ; clock2          ;
;  InstBefIFID[11]    ; clock2     ; 10.197 ; 10.197 ; Rise       ; clock2          ;
;  InstBefIFID[12]    ; clock2     ; 10.192 ; 10.192 ; Rise       ; clock2          ;
;  InstBefIFID[13]    ; clock2     ; 10.176 ; 10.176 ; Rise       ; clock2          ;
;  InstBefIFID[14]    ; clock2     ; 10.179 ; 10.179 ; Rise       ; clock2          ;
;  InstBefIFID[15]    ; clock2     ; 10.183 ; 10.183 ; Rise       ; clock2          ;
;  InstBefIFID[16]    ; clock2     ; 11.241 ; 11.241 ; Rise       ; clock2          ;
;  InstBefIFID[17]    ; clock2     ; 10.197 ; 10.197 ; Rise       ; clock2          ;
;  InstBefIFID[18]    ; clock2     ; 10.153 ; 10.153 ; Rise       ; clock2          ;
;  InstBefIFID[19]    ; clock2     ; 10.181 ; 10.181 ; Rise       ; clock2          ;
;  InstBefIFID[20]    ; clock2     ; 10.301 ; 10.301 ; Rise       ; clock2          ;
;  InstBefIFID[21]    ; clock2     ; 10.328 ; 10.328 ; Rise       ; clock2          ;
;  InstBefIFID[22]    ; clock2     ; 10.355 ; 10.355 ; Rise       ; clock2          ;
;  InstBefIFID[23]    ; clock2     ; 9.863  ; 9.863  ; Rise       ; clock2          ;
;  InstBefIFID[24]    ; clock2     ; 10.720 ; 10.720 ; Rise       ; clock2          ;
;  InstBefIFID[25]    ; clock2     ; 10.653 ; 10.653 ; Rise       ; clock2          ;
;  InstBefIFID[26]    ; clock2     ; 10.803 ; 10.803 ; Rise       ; clock2          ;
;  InstBefIFID[27]    ; clock2     ; 10.706 ; 10.706 ; Rise       ; clock2          ;
;  InstBefIFID[28]    ; clock2     ; 9.864  ; 9.864  ; Rise       ; clock2          ;
;  InstBefIFID[29]    ; clock2     ; 9.862  ; 9.862  ; Rise       ; clock2          ;
;  InstBefIFID[30]    ; clock2     ; 9.857  ; 9.857  ; Rise       ; clock2          ;
;  InstBefIFID[31]    ; clock2     ; 9.854  ; 9.854  ; Rise       ; clock2          ;
+---------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; A[*]                ; clock      ; 8.989  ; 8.989  ; Rise       ; clock           ;
;  A[0]               ; clock      ; 10.136 ; 10.136 ; Rise       ; clock           ;
;  A[1]               ; clock      ; 10.406 ; 10.406 ; Rise       ; clock           ;
;  A[2]               ; clock      ; 9.442  ; 9.442  ; Rise       ; clock           ;
;  A[3]               ; clock      ; 9.261  ; 9.261  ; Rise       ; clock           ;
;  A[4]               ; clock      ; 10.060 ; 10.060 ; Rise       ; clock           ;
;  A[5]               ; clock      ; 9.099  ; 9.099  ; Rise       ; clock           ;
;  A[6]               ; clock      ; 9.412  ; 9.412  ; Rise       ; clock           ;
;  A[7]               ; clock      ; 9.178  ; 9.178  ; Rise       ; clock           ;
;  A[8]               ; clock      ; 9.649  ; 9.649  ; Rise       ; clock           ;
;  A[9]               ; clock      ; 9.352  ; 9.352  ; Rise       ; clock           ;
;  A[10]              ; clock      ; 10.463 ; 10.463 ; Rise       ; clock           ;
;  A[11]              ; clock      ; 9.577  ; 9.577  ; Rise       ; clock           ;
;  A[12]              ; clock      ; 9.579  ; 9.579  ; Rise       ; clock           ;
;  A[13]              ; clock      ; 9.894  ; 9.894  ; Rise       ; clock           ;
;  A[14]              ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
;  A[15]              ; clock      ; 9.451  ; 9.451  ; Rise       ; clock           ;
;  A[16]              ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  A[17]              ; clock      ; 8.989  ; 8.989  ; Rise       ; clock           ;
;  A[18]              ; clock      ; 9.737  ; 9.737  ; Rise       ; clock           ;
;  A[19]              ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  A[20]              ; clock      ; 9.559  ; 9.559  ; Rise       ; clock           ;
;  A[21]              ; clock      ; 11.118 ; 11.118 ; Rise       ; clock           ;
;  A[22]              ; clock      ; 9.432  ; 9.432  ; Rise       ; clock           ;
;  A[23]              ; clock      ; 9.947  ; 9.947  ; Rise       ; clock           ;
;  A[24]              ; clock      ; 10.497 ; 10.497 ; Rise       ; clock           ;
;  A[25]              ; clock      ; 9.541  ; 9.541  ; Rise       ; clock           ;
;  A[26]              ; clock      ; 10.783 ; 10.783 ; Rise       ; clock           ;
;  A[27]              ; clock      ; 9.516  ; 9.516  ; Rise       ; clock           ;
;  A[28]              ; clock      ; 11.483 ; 11.483 ; Rise       ; clock           ;
;  A[29]              ; clock      ; 9.722  ; 9.722  ; Rise       ; clock           ;
;  A[30]              ; clock      ; 9.767  ; 9.767  ; Rise       ; clock           ;
;  A[31]              ; clock      ; 9.951  ; 9.951  ; Rise       ; clock           ;
; B[*]                ; clock      ; 10.551 ; 10.551 ; Rise       ; clock           ;
;  B[0]               ; clock      ; 12.508 ; 12.508 ; Rise       ; clock           ;
;  B[1]               ; clock      ; 11.432 ; 11.432 ; Rise       ; clock           ;
;  B[2]               ; clock      ; 12.447 ; 12.447 ; Rise       ; clock           ;
;  B[3]               ; clock      ; 11.494 ; 11.494 ; Rise       ; clock           ;
;  B[4]               ; clock      ; 11.985 ; 11.985 ; Rise       ; clock           ;
;  B[5]               ; clock      ; 12.397 ; 12.397 ; Rise       ; clock           ;
;  B[6]               ; clock      ; 10.763 ; 10.763 ; Rise       ; clock           ;
;  B[7]               ; clock      ; 10.798 ; 10.798 ; Rise       ; clock           ;
;  B[8]               ; clock      ; 12.548 ; 12.548 ; Rise       ; clock           ;
;  B[9]               ; clock      ; 12.064 ; 12.064 ; Rise       ; clock           ;
;  B[10]              ; clock      ; 12.818 ; 12.818 ; Rise       ; clock           ;
;  B[11]              ; clock      ; 12.098 ; 12.098 ; Rise       ; clock           ;
;  B[12]              ; clock      ; 11.687 ; 11.687 ; Rise       ; clock           ;
;  B[13]              ; clock      ; 13.380 ; 13.380 ; Rise       ; clock           ;
;  B[14]              ; clock      ; 11.249 ; 11.249 ; Rise       ; clock           ;
;  B[15]              ; clock      ; 12.272 ; 12.272 ; Rise       ; clock           ;
;  B[16]              ; clock      ; 11.285 ; 11.285 ; Rise       ; clock           ;
;  B[17]              ; clock      ; 12.366 ; 12.366 ; Rise       ; clock           ;
;  B[18]              ; clock      ; 11.902 ; 11.902 ; Rise       ; clock           ;
;  B[19]              ; clock      ; 13.591 ; 13.591 ; Rise       ; clock           ;
;  B[20]              ; clock      ; 12.239 ; 12.239 ; Rise       ; clock           ;
;  B[21]              ; clock      ; 11.749 ; 11.749 ; Rise       ; clock           ;
;  B[22]              ; clock      ; 11.649 ; 11.649 ; Rise       ; clock           ;
;  B[23]              ; clock      ; 12.014 ; 12.014 ; Rise       ; clock           ;
;  B[24]              ; clock      ; 10.591 ; 10.591 ; Rise       ; clock           ;
;  B[25]              ; clock      ; 13.028 ; 13.028 ; Rise       ; clock           ;
;  B[26]              ; clock      ; 11.426 ; 11.426 ; Rise       ; clock           ;
;  B[27]              ; clock      ; 10.809 ; 10.809 ; Rise       ; clock           ;
;  B[28]              ; clock      ; 11.183 ; 11.183 ; Rise       ; clock           ;
;  B[29]              ; clock      ; 12.446 ; 12.446 ; Rise       ; clock           ;
;  B[30]              ; clock      ; 10.551 ; 10.551 ; Rise       ; clock           ;
;  B[31]              ; clock      ; 12.347 ; 12.347 ; Rise       ; clock           ;
; EscreveMem          ; clock      ; 9.857  ; 9.857  ; Rise       ; clock           ;
; EscreveReg          ; clock      ; 10.355 ; 10.355 ; Rise       ; clock           ;
; High[*]             ; clock      ; 7.218  ; 7.218  ; Rise       ; clock           ;
;  High[0]            ; clock      ; 7.357  ; 7.357  ; Rise       ; clock           ;
;  High[1]            ; clock      ; 8.134  ; 8.134  ; Rise       ; clock           ;
;  High[2]            ; clock      ; 7.336  ; 7.336  ; Rise       ; clock           ;
;  High[3]            ; clock      ; 7.260  ; 7.260  ; Rise       ; clock           ;
;  High[4]            ; clock      ; 8.060  ; 8.060  ; Rise       ; clock           ;
;  High[5]            ; clock      ; 7.660  ; 7.660  ; Rise       ; clock           ;
;  High[6]            ; clock      ; 8.104  ; 8.104  ; Rise       ; clock           ;
;  High[7]            ; clock      ; 7.814  ; 7.814  ; Rise       ; clock           ;
;  High[8]            ; clock      ; 8.058  ; 8.058  ; Rise       ; clock           ;
;  High[9]            ; clock      ; 7.732  ; 7.732  ; Rise       ; clock           ;
;  High[10]           ; clock      ; 9.053  ; 9.053  ; Rise       ; clock           ;
;  High[11]           ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  High[12]           ; clock      ; 8.485  ; 8.485  ; Rise       ; clock           ;
;  High[13]           ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  High[14]           ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
;  High[15]           ; clock      ; 7.669  ; 7.669  ; Rise       ; clock           ;
;  High[16]           ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  High[17]           ; clock      ; 7.929  ; 7.929  ; Rise       ; clock           ;
;  High[18]           ; clock      ; 7.218  ; 7.218  ; Rise       ; clock           ;
;  High[19]           ; clock      ; 8.980  ; 8.980  ; Rise       ; clock           ;
;  High[20]           ; clock      ; 8.237  ; 8.237  ; Rise       ; clock           ;
;  High[21]           ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  High[22]           ; clock      ; 7.863  ; 7.863  ; Rise       ; clock           ;
;  High[23]           ; clock      ; 7.512  ; 7.512  ; Rise       ; clock           ;
;  High[24]           ; clock      ; 7.920  ; 7.920  ; Rise       ; clock           ;
;  High[25]           ; clock      ; 7.621  ; 7.621  ; Rise       ; clock           ;
;  High[26]           ; clock      ; 8.087  ; 8.087  ; Rise       ; clock           ;
;  High[27]           ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  High[28]           ; clock      ; 8.274  ; 8.274  ; Rise       ; clock           ;
;  High[29]           ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  High[30]           ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  High[31]           ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
; Instruction[*]      ; clock      ; 6.453  ; 6.453  ; Rise       ; clock           ;
;  Instruction[0]     ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  Instruction[1]     ; clock      ; 8.763  ; 8.763  ; Rise       ; clock           ;
;  Instruction[2]     ; clock      ; 9.374  ; 9.374  ; Rise       ; clock           ;
;  Instruction[3]     ; clock      ; 9.234  ; 9.234  ; Rise       ; clock           ;
;  Instruction[4]     ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  Instruction[5]     ; clock      ; 8.475  ; 8.475  ; Rise       ; clock           ;
;  Instruction[6]     ; clock      ; 9.241  ; 9.241  ; Rise       ; clock           ;
;  Instruction[7]     ; clock      ; 9.005  ; 9.005  ; Rise       ; clock           ;
;  Instruction[8]     ; clock      ; 9.060  ; 9.060  ; Rise       ; clock           ;
;  Instruction[9]     ; clock      ; 8.503  ; 8.503  ; Rise       ; clock           ;
;  Instruction[10]    ; clock      ; 9.139  ; 9.139  ; Rise       ; clock           ;
;  Instruction[11]    ; clock      ; 8.373  ; 8.373  ; Rise       ; clock           ;
;  Instruction[12]    ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  Instruction[13]    ; clock      ; 8.504  ; 8.504  ; Rise       ; clock           ;
;  Instruction[14]    ; clock      ; 9.125  ; 9.125  ; Rise       ; clock           ;
;  Instruction[15]    ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  Instruction[16]    ; clock      ; 6.453  ; 6.453  ; Rise       ; clock           ;
;  Instruction[17]    ; clock      ; 6.474  ; 6.474  ; Rise       ; clock           ;
;  Instruction[18]    ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  Instruction[19]    ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  Instruction[20]    ; clock      ; 8.511  ; 8.511  ; Rise       ; clock           ;
;  Instruction[21]    ; clock      ; 8.299  ; 8.299  ; Rise       ; clock           ;
;  Instruction[22]    ; clock      ; 8.209  ; 8.209  ; Rise       ; clock           ;
;  Instruction[23]    ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  Instruction[24]    ; clock      ; 8.830  ; 8.830  ; Rise       ; clock           ;
;  Instruction[25]    ; clock      ; 8.837  ; 8.837  ; Rise       ; clock           ;
;  Instruction[26]    ; clock      ; 9.315  ; 9.315  ; Rise       ; clock           ;
;  Instruction[27]    ; clock      ; 9.187  ; 9.187  ; Rise       ; clock           ;
;  Instruction[28]    ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
;  Instruction[29]    ; clock      ; 9.370  ; 9.370  ; Rise       ; clock           ;
;  Instruction[30]    ; clock      ; 8.529  ; 8.529  ; Rise       ; clock           ;
;  Instruction[31]    ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
; Jump                ; clock      ; 9.808  ; 9.808  ; Rise       ; clock           ;
; Low[*]              ; clock      ; 6.929  ; 6.929  ; Rise       ; clock           ;
;  Low[0]             ; clock      ; 7.252  ; 7.252  ; Rise       ; clock           ;
;  Low[1]             ; clock      ; 7.267  ; 7.267  ; Rise       ; clock           ;
;  Low[2]             ; clock      ; 7.436  ; 7.436  ; Rise       ; clock           ;
;  Low[3]             ; clock      ; 8.060  ; 8.060  ; Rise       ; clock           ;
;  Low[4]             ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
;  Low[5]             ; clock      ; 7.448  ; 7.448  ; Rise       ; clock           ;
;  Low[6]             ; clock      ; 7.018  ; 7.018  ; Rise       ; clock           ;
;  Low[7]             ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Low[8]             ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  Low[9]             ; clock      ; 7.957  ; 7.957  ; Rise       ; clock           ;
;  Low[10]            ; clock      ; 9.273  ; 9.273  ; Rise       ; clock           ;
;  Low[11]            ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  Low[12]            ; clock      ; 8.895  ; 8.895  ; Rise       ; clock           ;
;  Low[13]            ; clock      ; 8.928  ; 8.928  ; Rise       ; clock           ;
;  Low[14]            ; clock      ; 7.936  ; 7.936  ; Rise       ; clock           ;
;  Low[15]            ; clock      ; 7.271  ; 7.271  ; Rise       ; clock           ;
;  Low[16]            ; clock      ; 8.636  ; 8.636  ; Rise       ; clock           ;
;  Low[17]            ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  Low[18]            ; clock      ; 7.818  ; 7.818  ; Rise       ; clock           ;
;  Low[19]            ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  Low[20]            ; clock      ; 8.021  ; 8.021  ; Rise       ; clock           ;
;  Low[21]            ; clock      ; 6.929  ; 6.929  ; Rise       ; clock           ;
;  Low[22]            ; clock      ; 8.102  ; 8.102  ; Rise       ; clock           ;
;  Low[23]            ; clock      ; 8.486  ; 8.486  ; Rise       ; clock           ;
;  Low[24]            ; clock      ; 7.929  ; 7.929  ; Rise       ; clock           ;
;  Low[25]            ; clock      ; 7.752  ; 7.752  ; Rise       ; clock           ;
;  Low[26]            ; clock      ; 8.017  ; 8.017  ; Rise       ; clock           ;
;  Low[27]            ; clock      ; 7.268  ; 7.268  ; Rise       ; clock           ;
;  Low[28]            ; clock      ; 7.386  ; 7.386  ; Rise       ; clock           ;
;  Low[29]            ; clock      ; 7.953  ; 7.953  ; Rise       ; clock           ;
;  Low[30]            ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  Low[31]            ; clock      ; 9.170  ; 9.170  ; Rise       ; clock           ;
; MemDataIn[*]        ; clock      ; 8.806  ; 8.806  ; Rise       ; clock           ;
;  MemDataIn[0]       ; clock      ; 10.406 ; 10.406 ; Rise       ; clock           ;
;  MemDataIn[1]       ; clock      ; 9.136  ; 9.136  ; Rise       ; clock           ;
;  MemDataIn[2]       ; clock      ; 10.185 ; 10.185 ; Rise       ; clock           ;
;  MemDataIn[3]       ; clock      ; 11.071 ; 11.071 ; Rise       ; clock           ;
;  MemDataIn[4]       ; clock      ; 10.496 ; 10.496 ; Rise       ; clock           ;
;  MemDataIn[5]       ; clock      ; 10.440 ; 10.440 ; Rise       ; clock           ;
;  MemDataIn[6]       ; clock      ; 10.247 ; 10.247 ; Rise       ; clock           ;
;  MemDataIn[7]       ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  MemDataIn[8]       ; clock      ; 9.669  ; 9.669  ; Rise       ; clock           ;
;  MemDataIn[9]       ; clock      ; 10.607 ; 10.607 ; Rise       ; clock           ;
;  MemDataIn[10]      ; clock      ; 9.389  ; 9.389  ; Rise       ; clock           ;
;  MemDataIn[11]      ; clock      ; 10.583 ; 10.583 ; Rise       ; clock           ;
;  MemDataIn[12]      ; clock      ; 9.435  ; 9.435  ; Rise       ; clock           ;
;  MemDataIn[13]      ; clock      ; 10.040 ; 10.040 ; Rise       ; clock           ;
;  MemDataIn[14]      ; clock      ; 9.300  ; 9.300  ; Rise       ; clock           ;
;  MemDataIn[15]      ; clock      ; 11.455 ; 11.455 ; Rise       ; clock           ;
;  MemDataIn[16]      ; clock      ; 10.139 ; 10.139 ; Rise       ; clock           ;
;  MemDataIn[17]      ; clock      ; 10.299 ; 10.299 ; Rise       ; clock           ;
;  MemDataIn[18]      ; clock      ; 10.507 ; 10.507 ; Rise       ; clock           ;
;  MemDataIn[19]      ; clock      ; 10.702 ; 10.702 ; Rise       ; clock           ;
;  MemDataIn[20]      ; clock      ; 10.331 ; 10.331 ; Rise       ; clock           ;
;  MemDataIn[21]      ; clock      ; 9.258  ; 9.258  ; Rise       ; clock           ;
;  MemDataIn[22]      ; clock      ; 8.832  ; 8.832  ; Rise       ; clock           ;
;  MemDataIn[23]      ; clock      ; 10.379 ; 10.379 ; Rise       ; clock           ;
;  MemDataIn[24]      ; clock      ; 8.806  ; 8.806  ; Rise       ; clock           ;
;  MemDataIn[25]      ; clock      ; 10.333 ; 10.333 ; Rise       ; clock           ;
;  MemDataIn[26]      ; clock      ; 9.019  ; 9.019  ; Rise       ; clock           ;
;  MemDataIn[27]      ; clock      ; 9.854  ; 9.854  ; Rise       ; clock           ;
;  MemDataIn[28]      ; clock      ; 10.335 ; 10.335 ; Rise       ; clock           ;
;  MemDataIn[29]      ; clock      ; 9.584  ; 9.584  ; Rise       ; clock           ;
;  MemDataIn[30]      ; clock      ; 9.032  ; 9.032  ; Rise       ; clock           ;
;  MemDataIn[31]      ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
; MemParaReg          ; clock      ; 9.802  ; 9.802  ; Rise       ; clock           ;
; MemReadValue[*]     ; clock      ; 9.663  ; 9.663  ; Rise       ; clock           ;
;  MemReadValue[0]    ; clock      ; 10.280 ; 10.280 ; Rise       ; clock           ;
;  MemReadValue[1]    ; clock      ; 10.823 ; 10.823 ; Rise       ; clock           ;
;  MemReadValue[2]    ; clock      ; 10.940 ; 10.940 ; Rise       ; clock           ;
;  MemReadValue[3]    ; clock      ; 10.249 ; 10.249 ; Rise       ; clock           ;
;  MemReadValue[4]    ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  MemReadValue[5]    ; clock      ; 11.468 ; 11.468 ; Rise       ; clock           ;
;  MemReadValue[6]    ; clock      ; 11.393 ; 11.393 ; Rise       ; clock           ;
;  MemReadValue[7]    ; clock      ; 10.264 ; 10.264 ; Rise       ; clock           ;
;  MemReadValue[8]    ; clock      ; 11.259 ; 11.259 ; Rise       ; clock           ;
;  MemReadValue[9]    ; clock      ; 10.396 ; 10.396 ; Rise       ; clock           ;
;  MemReadValue[10]   ; clock      ; 11.486 ; 11.486 ; Rise       ; clock           ;
;  MemReadValue[11]   ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  MemReadValue[12]   ; clock      ; 10.372 ; 10.372 ; Rise       ; clock           ;
;  MemReadValue[13]   ; clock      ; 10.371 ; 10.371 ; Rise       ; clock           ;
;  MemReadValue[14]   ; clock      ; 11.277 ; 11.277 ; Rise       ; clock           ;
;  MemReadValue[15]   ; clock      ; 9.871  ; 9.871  ; Rise       ; clock           ;
;  MemReadValue[16]   ; clock      ; 11.303 ; 11.303 ; Rise       ; clock           ;
;  MemReadValue[17]   ; clock      ; 10.383 ; 10.383 ; Rise       ; clock           ;
;  MemReadValue[18]   ; clock      ; 10.632 ; 10.632 ; Rise       ; clock           ;
;  MemReadValue[19]   ; clock      ; 11.905 ; 11.905 ; Rise       ; clock           ;
;  MemReadValue[20]   ; clock      ; 11.044 ; 11.044 ; Rise       ; clock           ;
;  MemReadValue[21]   ; clock      ; 10.051 ; 10.051 ; Rise       ; clock           ;
;  MemReadValue[22]   ; clock      ; 9.663  ; 9.663  ; Rise       ; clock           ;
;  MemReadValue[23]   ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  MemReadValue[24]   ; clock      ; 11.134 ; 11.134 ; Rise       ; clock           ;
;  MemReadValue[25]   ; clock      ; 11.346 ; 11.346 ; Rise       ; clock           ;
;  MemReadValue[26]   ; clock      ; 10.108 ; 10.108 ; Rise       ; clock           ;
;  MemReadValue[27]   ; clock      ; 10.168 ; 10.168 ; Rise       ; clock           ;
;  MemReadValue[28]   ; clock      ; 10.736 ; 10.736 ; Rise       ; clock           ;
;  MemReadValue[29]   ; clock      ; 10.551 ; 10.551 ; Rise       ; clock           ;
;  MemReadValue[30]   ; clock      ; 11.395 ; 11.395 ; Rise       ; clock           ;
;  MemReadValue[31]   ; clock      ; 10.007 ; 10.007 ; Rise       ; clock           ;
; OrigPC              ; clock      ; 8.519  ; 8.519  ; Rise       ; clock           ;
; WBwriteData[*]      ; clock      ; 6.937  ; 6.937  ; Rise       ; clock           ;
;  WBwriteData[0]     ; clock      ; 8.345  ; 8.345  ; Rise       ; clock           ;
;  WBwriteData[1]     ; clock      ; 8.531  ; 8.531  ; Rise       ; clock           ;
;  WBwriteData[2]     ; clock      ; 8.091  ; 8.091  ; Rise       ; clock           ;
;  WBwriteData[3]     ; clock      ; 8.184  ; 8.184  ; Rise       ; clock           ;
;  WBwriteData[4]     ; clock      ; 9.160  ; 9.160  ; Rise       ; clock           ;
;  WBwriteData[5]     ; clock      ; 9.380  ; 9.380  ; Rise       ; clock           ;
;  WBwriteData[6]     ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  WBwriteData[7]     ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  WBwriteData[8]     ; clock      ; 7.261  ; 7.261  ; Rise       ; clock           ;
;  WBwriteData[9]     ; clock      ; 8.857  ; 8.857  ; Rise       ; clock           ;
;  WBwriteData[10]    ; clock      ; 8.134  ; 8.134  ; Rise       ; clock           ;
;  WBwriteData[11]    ; clock      ; 8.951  ; 8.951  ; Rise       ; clock           ;
;  WBwriteData[12]    ; clock      ; 8.203  ; 8.203  ; Rise       ; clock           ;
;  WBwriteData[13]    ; clock      ; 7.721  ; 7.721  ; Rise       ; clock           ;
;  WBwriteData[14]    ; clock      ; 6.937  ; 6.937  ; Rise       ; clock           ;
;  WBwriteData[15]    ; clock      ; 7.922  ; 7.922  ; Rise       ; clock           ;
;  WBwriteData[16]    ; clock      ; 7.536  ; 7.536  ; Rise       ; clock           ;
;  WBwriteData[17]    ; clock      ; 8.636  ; 8.636  ; Rise       ; clock           ;
;  WBwriteData[18]    ; clock      ; 9.299  ; 9.299  ; Rise       ; clock           ;
;  WBwriteData[19]    ; clock      ; 8.592  ; 8.592  ; Rise       ; clock           ;
;  WBwriteData[20]    ; clock      ; 8.866  ; 8.866  ; Rise       ; clock           ;
;  WBwriteData[21]    ; clock      ; 8.679  ; 8.679  ; Rise       ; clock           ;
;  WBwriteData[22]    ; clock      ; 8.068  ; 8.068  ; Rise       ; clock           ;
;  WBwriteData[23]    ; clock      ; 7.638  ; 7.638  ; Rise       ; clock           ;
;  WBwriteData[24]    ; clock      ; 8.296  ; 8.296  ; Rise       ; clock           ;
;  WBwriteData[25]    ; clock      ; 7.800  ; 7.800  ; Rise       ; clock           ;
;  WBwriteData[26]    ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  WBwriteData[27]    ; clock      ; 7.207  ; 7.207  ; Rise       ; clock           ;
;  WBwriteData[28]    ; clock      ; 8.454  ; 8.454  ; Rise       ; clock           ;
;  WBwriteData[29]    ; clock      ; 8.854  ; 8.854  ; Rise       ; clock           ;
;  WBwriteData[30]    ; clock      ; 7.856  ; 7.856  ; Rise       ; clock           ;
;  WBwriteData[31]    ; clock      ; 8.794  ; 8.794  ; Rise       ; clock           ;
; WBwriteRegister[*]  ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  WBwriteRegister[0] ; clock      ; 8.320  ; 8.320  ; Rise       ; clock           ;
;  WBwriteRegister[1] ; clock      ; 8.527  ; 8.527  ; Rise       ; clock           ;
;  WBwriteRegister[2] ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  WBwriteRegister[3] ; clock      ; 8.416  ; 8.416  ; Rise       ; clock           ;
;  WBwriteRegister[4] ; clock      ; 8.835  ; 8.835  ; Rise       ; clock           ;
; adressMem[*]        ; clock      ; 9.351  ; 9.351  ; Rise       ; clock           ;
;  adressMem[0]       ; clock      ; 10.817 ; 10.817 ; Rise       ; clock           ;
;  adressMem[1]       ; clock      ; 10.688 ; 10.688 ; Rise       ; clock           ;
;  adressMem[2]       ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  adressMem[3]       ; clock      ; 11.163 ; 11.163 ; Rise       ; clock           ;
;  adressMem[4]       ; clock      ; 10.868 ; 10.868 ; Rise       ; clock           ;
;  adressMem[5]       ; clock      ; 9.351  ; 9.351  ; Rise       ; clock           ;
;  adressMem[6]       ; clock      ; 10.411 ; 10.411 ; Rise       ; clock           ;
;  adressMem[7]       ; clock      ; 11.875 ; 11.875 ; Rise       ; clock           ;
;  adressMem[8]       ; clock      ; 12.008 ; 12.008 ; Rise       ; clock           ;
;  adressMem[9]       ; clock      ; 10.586 ; 10.586 ; Rise       ; clock           ;
; atualPC[*]          ; clock      ; 6.998  ; 6.998  ; Rise       ; clock           ;
;  atualPC[0]         ; clock      ; 7.458  ; 7.458  ; Rise       ; clock           ;
;  atualPC[1]         ; clock      ; 8.266  ; 8.266  ; Rise       ; clock           ;
;  atualPC[2]         ; clock      ; 7.384  ; 7.384  ; Rise       ; clock           ;
;  atualPC[3]         ; clock      ; 7.291  ; 7.291  ; Rise       ; clock           ;
;  atualPC[4]         ; clock      ; 7.310  ; 7.310  ; Rise       ; clock           ;
;  atualPC[5]         ; clock      ; 7.391  ; 7.391  ; Rise       ; clock           ;
;  atualPC[6]         ; clock      ; 7.849  ; 7.849  ; Rise       ; clock           ;
;  atualPC[7]         ; clock      ; 7.410  ; 7.410  ; Rise       ; clock           ;
;  atualPC[8]         ; clock      ; 7.351  ; 7.351  ; Rise       ; clock           ;
;  atualPC[9]         ; clock      ; 7.354  ; 7.354  ; Rise       ; clock           ;
;  atualPC[10]        ; clock      ; 7.342  ; 7.342  ; Rise       ; clock           ;
;  atualPC[11]        ; clock      ; 7.520  ; 7.520  ; Rise       ; clock           ;
;  atualPC[12]        ; clock      ; 7.677  ; 7.677  ; Rise       ; clock           ;
;  atualPC[13]        ; clock      ; 8.667  ; 8.667  ; Rise       ; clock           ;
;  atualPC[14]        ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  atualPC[15]        ; clock      ; 7.993  ; 7.993  ; Rise       ; clock           ;
;  atualPC[16]        ; clock      ; 7.941  ; 7.941  ; Rise       ; clock           ;
;  atualPC[17]        ; clock      ; 7.438  ; 7.438  ; Rise       ; clock           ;
;  atualPC[18]        ; clock      ; 7.331  ; 7.331  ; Rise       ; clock           ;
;  atualPC[19]        ; clock      ; 7.623  ; 7.623  ; Rise       ; clock           ;
;  atualPC[20]        ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  atualPC[21]        ; clock      ; 8.658  ; 8.658  ; Rise       ; clock           ;
;  atualPC[22]        ; clock      ; 7.362  ; 7.362  ; Rise       ; clock           ;
;  atualPC[23]        ; clock      ; 8.051  ; 8.051  ; Rise       ; clock           ;
;  atualPC[24]        ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  atualPC[25]        ; clock      ; 7.675  ; 7.675  ; Rise       ; clock           ;
;  atualPC[26]        ; clock      ; 7.718  ; 7.718  ; Rise       ; clock           ;
;  atualPC[27]        ; clock      ; 6.998  ; 6.998  ; Rise       ; clock           ;
;  atualPC[28]        ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
;  atualPC[29]        ; clock      ; 7.708  ; 7.708  ; Rise       ; clock           ;
;  atualPC[30]        ; clock      ; 7.774  ; 7.774  ; Rise       ; clock           ;
;  atualPC[31]        ; clock      ; 7.310  ; 7.310  ; Rise       ; clock           ;
; outALU[*]           ; clock      ; 9.242  ; 9.242  ; Rise       ; clock           ;
;  outALU[0]          ; clock      ; 10.986 ; 10.986 ; Rise       ; clock           ;
;  outALU[1]          ; clock      ; 9.446  ; 9.446  ; Rise       ; clock           ;
;  outALU[2]          ; clock      ; 10.817 ; 10.817 ; Rise       ; clock           ;
;  outALU[3]          ; clock      ; 10.708 ; 10.708 ; Rise       ; clock           ;
;  outALU[4]          ; clock      ; 9.735  ; 9.735  ; Rise       ; clock           ;
;  outALU[5]          ; clock      ; 11.163 ; 11.163 ; Rise       ; clock           ;
;  outALU[6]          ; clock      ; 10.880 ; 10.880 ; Rise       ; clock           ;
;  outALU[7]          ; clock      ; 9.351  ; 9.351  ; Rise       ; clock           ;
;  outALU[8]          ; clock      ; 10.411 ; 10.411 ; Rise       ; clock           ;
;  outALU[9]          ; clock      ; 12.134 ; 12.134 ; Rise       ; clock           ;
;  outALU[10]         ; clock      ; 12.008 ; 12.008 ; Rise       ; clock           ;
;  outALU[11]         ; clock      ; 10.598 ; 10.598 ; Rise       ; clock           ;
;  outALU[12]         ; clock      ; 10.506 ; 10.506 ; Rise       ; clock           ;
;  outALU[13]         ; clock      ; 10.098 ; 10.098 ; Rise       ; clock           ;
;  outALU[14]         ; clock      ; 9.381  ; 9.381  ; Rise       ; clock           ;
;  outALU[15]         ; clock      ; 10.551 ; 10.551 ; Rise       ; clock           ;
;  outALU[16]         ; clock      ; 10.469 ; 10.469 ; Rise       ; clock           ;
;  outALU[17]         ; clock      ; 11.266 ; 11.266 ; Rise       ; clock           ;
;  outALU[18]         ; clock      ; 11.306 ; 11.306 ; Rise       ; clock           ;
;  outALU[19]         ; clock      ; 11.118 ; 11.118 ; Rise       ; clock           ;
;  outALU[20]         ; clock      ; 11.630 ; 11.630 ; Rise       ; clock           ;
;  outALU[21]         ; clock      ; 10.408 ; 10.408 ; Rise       ; clock           ;
;  outALU[22]         ; clock      ; 10.890 ; 10.890 ; Rise       ; clock           ;
;  outALU[23]         ; clock      ; 10.570 ; 10.570 ; Rise       ; clock           ;
;  outALU[24]         ; clock      ; 9.458  ; 9.458  ; Rise       ; clock           ;
;  outALU[25]         ; clock      ; 10.788 ; 10.788 ; Rise       ; clock           ;
;  outALU[26]         ; clock      ; 9.242  ; 9.242  ; Rise       ; clock           ;
;  outALU[27]         ; clock      ; 10.263 ; 10.263 ; Rise       ; clock           ;
;  outALU[28]         ; clock      ; 9.299  ; 9.299  ; Rise       ; clock           ;
;  outALU[29]         ; clock      ; 10.499 ; 10.499 ; Rise       ; clock           ;
;  outALU[30]         ; clock      ; 11.755 ; 11.755 ; Rise       ; clock           ;
;  outALU[31]         ; clock      ; 10.359 ; 10.359 ; Rise       ; clock           ;
; proxPC[*]           ; clock      ; 8.538  ; 8.538  ; Rise       ; clock           ;
;  proxPC[0]          ; clock      ; 9.413  ; 9.413  ; Rise       ; clock           ;
;  proxPC[1]          ; clock      ; 9.616  ; 9.616  ; Rise       ; clock           ;
;  proxPC[2]          ; clock      ; 10.525 ; 10.525 ; Rise       ; clock           ;
;  proxPC[3]          ; clock      ; 9.060  ; 9.060  ; Rise       ; clock           ;
;  proxPC[4]          ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
;  proxPC[5]          ; clock      ; 9.830  ; 9.830  ; Rise       ; clock           ;
;  proxPC[6]          ; clock      ; 10.313 ; 10.313 ; Rise       ; clock           ;
;  proxPC[7]          ; clock      ; 10.068 ; 10.068 ; Rise       ; clock           ;
;  proxPC[8]          ; clock      ; 9.045  ; 9.045  ; Rise       ; clock           ;
;  proxPC[9]          ; clock      ; 9.025  ; 9.025  ; Rise       ; clock           ;
;  proxPC[10]         ; clock      ; 8.695  ; 8.695  ; Rise       ; clock           ;
;  proxPC[11]         ; clock      ; 9.841  ; 9.841  ; Rise       ; clock           ;
;  proxPC[12]         ; clock      ; 9.931  ; 9.931  ; Rise       ; clock           ;
;  proxPC[13]         ; clock      ; 10.198 ; 10.198 ; Rise       ; clock           ;
;  proxPC[14]         ; clock      ; 8.941  ; 8.941  ; Rise       ; clock           ;
;  proxPC[15]         ; clock      ; 9.507  ; 9.507  ; Rise       ; clock           ;
;  proxPC[16]         ; clock      ; 9.357  ; 9.357  ; Rise       ; clock           ;
;  proxPC[17]         ; clock      ; 9.240  ; 9.240  ; Rise       ; clock           ;
;  proxPC[18]         ; clock      ; 9.424  ; 9.424  ; Rise       ; clock           ;
;  proxPC[19]         ; clock      ; 9.410  ; 9.410  ; Rise       ; clock           ;
;  proxPC[20]         ; clock      ; 8.989  ; 8.989  ; Rise       ; clock           ;
;  proxPC[21]         ; clock      ; 9.070  ; 9.070  ; Rise       ; clock           ;
;  proxPC[22]         ; clock      ; 8.843  ; 8.843  ; Rise       ; clock           ;
;  proxPC[23]         ; clock      ; 10.085 ; 10.085 ; Rise       ; clock           ;
;  proxPC[24]         ; clock      ; 8.649  ; 8.649  ; Rise       ; clock           ;
;  proxPC[25]         ; clock      ; 10.201 ; 10.201 ; Rise       ; clock           ;
;  proxPC[26]         ; clock      ; 8.677  ; 8.677  ; Rise       ; clock           ;
;  proxPC[27]         ; clock      ; 8.769  ; 8.769  ; Rise       ; clock           ;
;  proxPC[28]         ; clock      ; 8.696  ; 8.696  ; Rise       ; clock           ;
;  proxPC[29]         ; clock      ; 10.081 ; 10.081 ; Rise       ; clock           ;
;  proxPC[30]         ; clock      ; 8.538  ; 8.538  ; Rise       ; clock           ;
;  proxPC[31]         ; clock      ; 9.114  ; 9.114  ; Rise       ; clock           ;
; InstBefIFID[*]      ; clock2     ; 9.838  ; 9.838  ; Rise       ; clock2          ;
;  InstBefIFID[0]     ; clock2     ; 10.633 ; 10.633 ; Rise       ; clock2          ;
;  InstBefIFID[1]     ; clock2     ; 10.323 ; 10.323 ; Rise       ; clock2          ;
;  InstBefIFID[2]     ; clock2     ; 10.561 ; 10.561 ; Rise       ; clock2          ;
;  InstBefIFID[3]     ; clock2     ; 10.357 ; 10.357 ; Rise       ; clock2          ;
;  InstBefIFID[4]     ; clock2     ; 9.860  ; 9.860  ; Rise       ; clock2          ;
;  InstBefIFID[5]     ; clock2     ; 9.841  ; 9.841  ; Rise       ; clock2          ;
;  InstBefIFID[6]     ; clock2     ; 9.861  ; 9.861  ; Rise       ; clock2          ;
;  InstBefIFID[7]     ; clock2     ; 9.838  ; 9.838  ; Rise       ; clock2          ;
;  InstBefIFID[8]     ; clock2     ; 10.681 ; 10.681 ; Rise       ; clock2          ;
;  InstBefIFID[9]     ; clock2     ; 10.899 ; 10.899 ; Rise       ; clock2          ;
;  InstBefIFID[10]    ; clock2     ; 10.324 ; 10.324 ; Rise       ; clock2          ;
;  InstBefIFID[11]    ; clock2     ; 10.197 ; 10.197 ; Rise       ; clock2          ;
;  InstBefIFID[12]    ; clock2     ; 10.192 ; 10.192 ; Rise       ; clock2          ;
;  InstBefIFID[13]    ; clock2     ; 10.176 ; 10.176 ; Rise       ; clock2          ;
;  InstBefIFID[14]    ; clock2     ; 10.179 ; 10.179 ; Rise       ; clock2          ;
;  InstBefIFID[15]    ; clock2     ; 10.183 ; 10.183 ; Rise       ; clock2          ;
;  InstBefIFID[16]    ; clock2     ; 11.241 ; 11.241 ; Rise       ; clock2          ;
;  InstBefIFID[17]    ; clock2     ; 10.197 ; 10.197 ; Rise       ; clock2          ;
;  InstBefIFID[18]    ; clock2     ; 10.153 ; 10.153 ; Rise       ; clock2          ;
;  InstBefIFID[19]    ; clock2     ; 10.181 ; 10.181 ; Rise       ; clock2          ;
;  InstBefIFID[20]    ; clock2     ; 10.301 ; 10.301 ; Rise       ; clock2          ;
;  InstBefIFID[21]    ; clock2     ; 10.328 ; 10.328 ; Rise       ; clock2          ;
;  InstBefIFID[22]    ; clock2     ; 10.355 ; 10.355 ; Rise       ; clock2          ;
;  InstBefIFID[23]    ; clock2     ; 9.863  ; 9.863  ; Rise       ; clock2          ;
;  InstBefIFID[24]    ; clock2     ; 10.720 ; 10.720 ; Rise       ; clock2          ;
;  InstBefIFID[25]    ; clock2     ; 10.653 ; 10.653 ; Rise       ; clock2          ;
;  InstBefIFID[26]    ; clock2     ; 10.803 ; 10.803 ; Rise       ; clock2          ;
;  InstBefIFID[27]    ; clock2     ; 10.706 ; 10.706 ; Rise       ; clock2          ;
;  InstBefIFID[28]    ; clock2     ; 9.864  ; 9.864  ; Rise       ; clock2          ;
;  InstBefIFID[29]    ; clock2     ; 9.862  ; 9.862  ; Rise       ; clock2          ;
;  InstBefIFID[30]    ; clock2     ; 9.857  ; 9.857  ; Rise       ; clock2          ;
;  InstBefIFID[31]    ; clock2     ; 9.854  ; 9.854  ; Rise       ; clock2          ;
+---------------------+------------+--------+--------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+--------+---------+---------------+
; Clock  ; Slack   ; End Point TNS ;
+--------+---------+---------------+
; clock  ; -58.425 ; -7043.597     ;
; clock2 ; 0.190   ; 0.000         ;
+--------+---------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock  ; -0.303 ; -3.700        ;
; clock2 ; 0.289  ; 0.000         ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Recovery Summary     ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -10.538 ; -6497.251     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 1.169 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -2.000 ; -2772.244            ;
; clock2 ; -1.423 ; -229.060             ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                          ;
+---------+-------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -58.425 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.561     ; 58.896     ;
; -58.386 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.566     ; 58.852     ;
; -58.343 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.561     ; 58.814     ;
; -58.339 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.566     ; 58.805     ;
; -58.331 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.538     ; 58.825     ;
; -58.319 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.561     ; 58.790     ;
; -58.295 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.566     ; 58.761     ;
; -58.293 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.561     ; 58.764     ;
; -58.292 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.566     ; 58.758     ;
; -58.282 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.564     ; 58.750     ;
; -58.281 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.563     ; 58.750     ;
; -58.242 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.563     ; 58.711     ;
; -58.219 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.566     ; 58.685     ;
; -58.186 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -0.567     ; 58.651     ;
; -58.184 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.645     ;
; -58.145 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[24] ; clock        ; clock       ; 1.000        ; -0.567     ; 58.610     ;
; -58.145 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.601     ;
; -58.122 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[23] ; clock        ; clock       ; 1.000        ; -0.567     ; 58.587     ;
; -58.113 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[18]  ; clock        ; clock       ; 1.000        ; -0.561     ; 58.584     ;
; -58.113 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; -0.566     ; 58.579     ;
; -58.102 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.563     ;
; -58.098 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.554     ;
; -58.090 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.548     ; 58.574     ;
; -58.078 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.539     ;
; -58.065 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[22]  ; clock        ; clock       ; 1.000        ; -0.559     ; 58.538     ;
; -58.054 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.510     ;
; -58.052 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.513     ;
; -58.051 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.507     ;
; -58.041 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.574     ; 58.499     ;
; -58.040 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.573     ; 58.499     ;
; -58.038 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[20] ; clock        ; clock       ; 1.000        ; -0.567     ; 58.503     ;
; -58.038 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.499     ;
; -58.031 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[21] ; clock        ; clock       ; 1.000        ; -0.563     ; 58.500     ;
; -58.016 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.477     ;
; -58.007 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[22] ; clock        ; clock       ; 1.000        ; -0.567     ; 58.472     ;
; -58.007 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[21]  ; clock        ; clock       ; 1.000        ; -0.564     ; 58.475     ;
; -58.001 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.573     ; 58.460     ;
; -57.999 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.455     ;
; -57.978 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.434     ;
; -57.977 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.433     ;
; -57.969 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.430     ;
; -57.956 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.417     ;
; -57.952 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[23]  ; clock        ; clock       ; 1.000        ; -0.566     ; 58.418     ;
; -57.952 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.408     ;
; -57.949 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.410     ;
; -57.945 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[20]  ; clock        ; clock       ; 1.000        ; -0.559     ; 58.418     ;
; -57.945 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[27] ; clock        ; clock       ; 1.000        ; -0.577     ; 58.400     ;
; -57.944 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.548     ; 58.428     ;
; -57.934 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.395     ;
; -57.932 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.393     ;
; -57.930 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.386     ;
; -57.930 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.386     ;
; -57.927 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[19]  ; clock        ; clock       ; 1.000        ; -0.561     ; 58.398     ;
; -57.924 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[18] ; clock        ; clock       ; 1.000        ; -0.563     ; 58.393     ;
; -57.922 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.548     ; 58.406     ;
; -57.910 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.366     ;
; -57.910 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.371     ;
; -57.908 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.364     ;
; -57.906 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.367     ;
; -57.905 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.361     ;
; -57.904 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[24] ; clock        ; clock       ; 1.000        ; -0.577     ; 58.359     ;
; -57.895 ; IDEX:inst9|registerBarrier148:inst3|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.356     ;
; -57.895 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.574     ; 58.353     ;
; -57.894 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.573     ; 58.353     ;
; -57.887 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.348     ;
; -57.886 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.342     ;
; -57.884 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.345     ;
; -57.883 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.339     ;
; -57.883 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.339     ;
; -57.881 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[23] ; clock        ; clock       ; 1.000        ; -0.577     ; 58.336     ;
; -57.875 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.548     ; 58.359     ;
; -57.873 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.574     ; 58.331     ;
; -57.872 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.573     ; 58.331     ;
; -57.872 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[18]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.333     ;
; -57.872 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[25] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.328     ;
; -57.867 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.328     ;
; -57.863 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[29] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.319     ;
; -57.863 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.324     ;
; -57.862 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[17]  ; clock        ; clock       ; 1.000        ; -0.561     ; 58.333     ;
; -57.860 ; IDEX:inst9|registerBarrier148:inst3|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[31]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.321     ;
; -57.856 ; IDEX:inst9|registerBarrier148:inst3|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.312     ;
; -57.855 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[27]  ; clock        ; clock       ; 1.000        ; -0.548     ; 58.339     ;
; -57.855 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.573     ; 58.314     ;
; -57.851 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[16]  ; clock        ; clock       ; 1.000        ; -0.559     ; 58.324     ;
; -57.846 ; IDEX:inst9|registerBarrier148:inst3|output[38]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[19] ; clock        ; clock       ; 1.000        ; -0.567     ; 58.311     ;
; -57.843 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[26]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.304     ;
; -57.839 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.295     ;
; -57.837 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.298     ;
; -57.836 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.292     ;
; -57.833 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[29]  ; clock        ; clock       ; 1.000        ; -0.573     ; 58.292     ;
; -57.832 ; IDEX:inst9|registerBarrier148:inst3|output[39]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.288     ;
; -57.826 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[24]  ; clock        ; clock       ; 1.000        ; -0.574     ; 58.284     ;
; -57.825 ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[30]  ; clock        ; clock       ; 1.000        ; -0.573     ; 58.284     ;
; -57.824 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[22]  ; clock        ; clock       ; 1.000        ; -0.569     ; 58.287     ;
; -57.821 ; IDEX:inst9|registerBarrier148:inst3|output[44]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[31] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.277     ;
; -57.819 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[26] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.275     ;
; -57.817 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[28]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.278     ;
; -57.816 ; IDEX:inst9|registerBarrier148:inst3|output[42]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[30] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.272     ;
; -57.813 ; IDEX:inst9|registerBarrier148:inst3|output[43]~_Duplicate_2 ; Coproc:inst16|register32:inst|q[25]  ; clock        ; clock       ; 1.000        ; -0.571     ; 58.274     ;
; -57.810 ; IDEX:inst9|registerBarrier148:inst3|output[40]~_Duplicate_2 ; Coproc:inst16|register32:inst1|q[28] ; clock        ; clock       ; 1.000        ; -0.576     ; 58.266     ;
+---------+-------------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock2'                                                                                                                                                                                                  ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.190 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.867      ;
; 0.209 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.850      ;
; 0.264 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.063      ; 0.798      ;
; 0.274 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.783      ;
; 0.277 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.061      ; 0.783      ;
; 0.277 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.780      ;
; 0.282 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.784      ;
; 0.283 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.057      ; 0.773      ;
; 0.287 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.057      ; 0.769      ;
; 0.289 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.063      ; 0.773      ;
; 0.289 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.063      ; 0.773      ;
; 0.290 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.055      ; 0.764      ;
; 0.292 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.056      ; 0.763      ;
; 0.292 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.057      ; 0.764      ;
; 0.292 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.767      ;
; 0.293 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.766      ;
; 0.296 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.770      ;
; 0.297 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.065      ; 0.767      ;
; 0.301 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.765      ;
; 0.305 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.752      ;
; 0.306 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.751      ;
; 0.308 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.753      ;
; 0.310 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.756      ;
; 0.311 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 1.000        ; 0.069      ; 0.757      ;
; 0.312 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 1.000        ; 0.069      ; 0.756      ;
; 0.312 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.057      ; 0.744      ;
; 0.315 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 1.000        ; 0.069      ; 0.753      ;
; 0.316 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.745      ;
; 0.318 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.741      ;
; 0.322 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.739      ;
; 0.349 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 1.000        ; 0.064      ; 0.714      ;
; 0.378 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.056      ; 0.677      ;
; 0.382 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.061      ; 0.678      ;
; 0.387 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.055      ; 0.667      ;
; 0.389 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.056      ; 0.666      ;
; 0.393 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.057      ; 0.663      ;
; 0.395 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.063      ; 0.667      ;
; 0.396 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.061      ; 0.664      ;
; 0.397 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.660      ;
; 0.398 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.056      ; 0.657      ;
; 0.398 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.055      ; 0.656      ;
; 0.399 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.061      ; 0.661      ;
; 0.399 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.061      ; 0.661      ;
; 0.400 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.063      ; 0.662      ;
; 0.400 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.056      ; 0.655      ;
; 0.401 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.055      ; 0.653      ;
; 0.402 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.065      ; 0.662      ;
; 0.402 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.655      ;
; 0.403 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.055      ; 0.651      ;
; 0.405 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.654      ;
; 0.408 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.649      ;
; 0.410 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.065      ; 0.654      ;
; 0.410 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.065      ; 0.654      ;
; 0.411 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.646      ;
; 0.411 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.058      ; 0.646      ;
; 0.413 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.653      ;
; 0.414 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.652      ;
; 0.414 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.645      ;
; 0.417 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.065      ; 0.647      ;
; 0.417 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.649      ;
; 0.421 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.638      ;
; 0.422 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.644      ;
; 0.424 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.637      ;
; 0.425 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.641      ;
; 0.428 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.631      ;
; 0.429 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 1.000        ; 0.067      ; 0.637      ;
; 0.429 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 1.000        ; 0.069      ; 0.639      ;
; 0.430 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.629      ;
; 0.430 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.631      ;
; 0.431 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 1.000        ; 0.069      ; 0.637      ;
; 0.431 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 1.000        ; 0.064      ; 0.632      ;
; 0.432 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.060      ; 0.627      ;
; 0.444 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 1.000        ; 0.064      ; 0.619      ;
; 0.448 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.613      ;
; 0.566 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.495      ;
; 0.567 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 1.000        ; 0.064      ; 0.496      ;
; 0.568 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.493      ;
; 0.569 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.492      ;
; 0.569 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 1.000        ; 0.064      ; 0.494      ;
; 0.572 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 1.000        ; 0.062      ; 0.489      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                         ;
+--------+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.303 ; register32:inst|q[30]                             ; IFID:inst7|flipFlopD:inst31|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.403      ;
; -0.299 ; register32:inst|q[26]                             ; IFID:inst7|flipFlopD:inst27|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.407      ;
; -0.298 ; register32:inst|q[23]                             ; IFID:inst7|flipFlopD:inst24|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.408      ;
; -0.295 ; register32:inst|q[27]                             ; IFID:inst7|flipFlopD:inst28|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.411      ;
; -0.289 ; register32:inst|q[20]                             ; IFID:inst7|flipFlopD:inst21|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.417      ;
; -0.286 ; register32:inst|q[21]                             ; IFID:inst7|flipFlopD:inst22|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.420      ;
; -0.225 ; register32:inst|q[19]                             ; IFID:inst7|flipFlopD:inst20|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.481      ;
; -0.224 ; register32:inst|q[0]                              ; IFID:inst7|flipFlopD:inst|Q                                                                                   ; clock        ; clock       ; 0.000        ; 0.554      ; 0.482      ;
; -0.223 ; register32:inst|q[6]                              ; IFID:inst7|flipFlopD:inst7|Q                                                                                  ; clock        ; clock       ; 0.000        ; 0.554      ; 0.483      ;
; -0.223 ; register32:inst|q[16]                             ; IFID:inst7|flipFlopD:inst17|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.483      ;
; -0.222 ; register32:inst|q[15]                             ; IFID:inst7|flipFlopD:inst16|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.484      ;
; -0.220 ; register32:inst|q[17]                             ; IFID:inst7|flipFlopD:inst18|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.486      ;
; -0.218 ; register32:inst|q[31]                             ; IFID:inst7|flipFlopD:inst32|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.488      ;
; -0.211 ; register32:inst|q[28]                             ; IFID:inst7|flipFlopD:inst29|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.495      ;
; -0.036 ; register32:inst|q[10]                             ; IFID:inst7|flipFlopD:inst11|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.548      ; 0.664      ;
; -0.034 ; register32:inst|q[25]                             ; IFID:inst7|flipFlopD:inst26|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.672      ;
; -0.022 ; register32:inst|q[29]                             ; IFID:inst7|flipFlopD:inst30|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.684      ;
; -0.020 ; register32:inst|q[12]                             ; IFID:inst7|flipFlopD:inst13|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.686      ;
; -0.020 ; register32:inst|q[18]                             ; IFID:inst7|flipFlopD:inst19|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.686      ;
; -0.017 ; register32:inst|q[24]                             ; IFID:inst7|flipFlopD:inst25|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.689      ;
; -0.015 ; register32:inst|q[22]                             ; IFID:inst7|flipFlopD:inst23|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.555      ; 0.692      ;
; 0.116  ; register32:inst|q[14]                             ; IFID:inst7|flipFlopD:inst15|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.554      ; 0.822      ;
; 0.151  ; register32:inst|q[7]                              ; IFID:inst7|flipFlopD:inst8|Q                                                                                  ; clock        ; clock       ; 0.000        ; 0.549      ; 0.852      ;
; 0.166  ; IFID:inst7|flipFlopD:inst115|Q                    ; IDEX:inst9|registerBarrier148:inst|output[34]                                                                 ; clock        ; clock       ; 0.000        ; 0.899      ; 1.217      ;
; 0.214  ; IDEX:inst9|registerBarrier148:inst|output[36]     ; IDEX:inst9|registerBarrier148:inst3|output[36]                                                                ; clock        ; clock       ; 0.000        ; 0.111      ; 0.477      ;
; 0.216  ; register32:inst|q[2]                              ; IFID:inst7|flipFlopD:inst3|Q                                                                                  ; clock        ; clock       ; 0.000        ; 0.559      ; 0.927      ;
; 0.235  ; EXMEM:inst23|registerBarrier107:inst|output[12]   ; EXMEM:inst23|registerBarrier107:inst2|output[12]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.387      ;
; 0.237  ; IDEX:inst9|registerBarrier148:inst|output[141]    ; IDEX:inst9|registerBarrier148:inst3|output[141]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; IDEX:inst9|registerBarrier148:inst|output[129]    ; IDEX:inst9|registerBarrier148:inst3|output[129]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; IDEX:inst9|registerBarrier148:inst|output[117]    ; IDEX:inst9|registerBarrier148:inst3|output[117]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; IFID:inst7|flipFlopD:inst40|Q                     ; IFID:inst7|flipFlopD:inst104|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; MEMWB:inst24|registerBarrier71:inst|output[48]    ; MEMWB:inst24|registerBarrier71:inst1|output[48]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; IDEX:inst9|registerBarrier148:inst|output[109]    ; IDEX:inst9|registerBarrier148:inst3|output[109]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; IDEX:inst9|registerBarrier148:inst|output[122]    ; IDEX:inst9|registerBarrier148:inst3|output[122]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; EXMEM:inst23|registerBarrier107:inst|output[19]   ; EXMEM:inst23|registerBarrier107:inst2|output[19]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; EXMEM:inst23|registerBarrier107:inst|output[21]   ; EXMEM:inst23|registerBarrier107:inst2|output[21]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; MEMWB:inst24|registerBarrier71:inst|output[66]    ; MEMWB:inst24|registerBarrier71:inst1|output[66]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; IDEX:inst9|registerBarrier148:inst|output[108]    ; IDEX:inst9|registerBarrier148:inst3|output[108]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; IDEX:inst9|registerBarrier148:inst|output[128]    ; IDEX:inst9|registerBarrier148:inst3|output[128]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; IDEX:inst9|registerBarrier148:inst|output[127]    ; IDEX:inst9|registerBarrier148:inst3|output[127]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; IDEX:inst9|registerBarrier148:inst|output[86]     ; IDEX:inst9|registerBarrier148:inst3|output[86]~_Duplicate_2                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; IFID:inst7|flipFlopD:inst47|Q                     ; IFID:inst7|flipFlopD:inst111|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; IFID:inst7|flipFlopD:inst8|Q                      ; IFID:inst7|flipFlopD:inst72|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; IFID:inst7|flipFlopD:inst18|Q                     ; IFID:inst7|flipFlopD:inst82|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; MEMWB:inst24|registerBarrier71:inst|output[35]    ; MEMWB:inst24|registerBarrier71:inst1|output[35]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; MEMWB:inst24|registerBarrier71:inst|output[30]    ; MEMWB:inst24|registerBarrier71:inst1|output[30]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; MEMWB:inst24|registerBarrier71:inst|output[36]    ; MEMWB:inst24|registerBarrier71:inst1|output[36]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; IDEX:inst9|registerBarrier148:inst|output[107]    ; IDEX:inst9|registerBarrier148:inst3|output[107]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; IDEX:inst9|registerBarrier148:inst|output[112]    ; IDEX:inst9|registerBarrier148:inst3|output[112]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; IFID:inst7|flipFlopD:inst43|Q                     ; IFID:inst7|flipFlopD:inst107|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; IFID:inst7|flipFlopD:inst37|Q                     ; IFID:inst7|flipFlopD:inst101|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; EXMEM:inst23|registerBarrier107:inst2|output[106] ; MEMWB:inst24|registerBarrier71:inst|output[70]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; EXMEM:inst23|registerBarrier107:inst|output[41]   ; EXMEM:inst23|registerBarrier107:inst2|output[41]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; MEMWB:inst24|registerBarrier71:inst|output[68]    ; MEMWB:inst24|registerBarrier71:inst1|output[68]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; IDEX:inst9|registerBarrier148:inst|output[118]    ; IDEX:inst9|registerBarrier148:inst3|output[118]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; IDEX:inst9|registerBarrier148:inst|output[121]    ; IDEX:inst9|registerBarrier148:inst3|output[121]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; IFID:inst7|flipFlopD:inst55|Q                     ; IFID:inst7|flipFlopD:inst119|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; IFID:inst7|flipFlopD:inst38|Q                     ; IFID:inst7|flipFlopD:inst102|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; IFID:inst7|flipFlopD:inst36|Q                     ; IFID:inst7|flipFlopD:inst100|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; IFID:inst7|flipFlopD:inst31|Q                     ; IFID:inst7|flipFlopD:inst95|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; EXMEM:inst23|registerBarrier107:inst2|output[61]  ; MEMWB:inst24|registerBarrier71:inst|output[13]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; EXMEM:inst23|registerBarrier107:inst|output[14]   ; EXMEM:inst23|registerBarrier107:inst2|output[14]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; IDEX:inst9|registerBarrier148:inst|output[115]    ; IDEX:inst9|registerBarrier148:inst3|output[115]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; MEMWB:inst24|registerBarrier71:inst|output[55]    ; MEMWB:inst24|registerBarrier71:inst1|output[55]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; EXMEM:inst23|registerBarrier107:inst2|output[51]  ; MEMWB:inst24|registerBarrier71:inst|output[23]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; IDEX:inst9|registerBarrier148:inst|output[113]    ; IDEX:inst9|registerBarrier148:inst3|output[113]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; IFID:inst7|flipFlopD:inst45|Q                     ; IFID:inst7|flipFlopD:inst109|Q                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; EXMEM:inst23|registerBarrier107:inst2|output[45]  ; MEMWB:inst24|registerBarrier71:inst|output[29]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; EXMEM:inst23|registerBarrier107:inst|output[33]   ; EXMEM:inst23|registerBarrier107:inst2|output[33]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; MEMWB:inst24|registerBarrier71:inst|output[53]    ; MEMWB:inst24|registerBarrier71:inst1|output[53]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; MEMWB:inst24|registerBarrier71:inst|output[65]    ; MEMWB:inst24|registerBarrier71:inst1|output[65]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; IFID:inst7|flipFlopD:inst81|Q                     ; IDEX:inst9|registerBarrier148:inst|output[85]                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.394      ;
; 0.244  ; EXMEM:inst23|registerBarrier107:inst|output[13]   ; EXMEM:inst23|registerBarrier107:inst2|output[13]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; IFID:inst7|flipFlopD:inst76|Q                     ; IDEX:inst9|registerBarrier148:inst|output[112]                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.395      ;
; 0.246  ; EXMEM:inst23|registerBarrier107:inst|output[26]   ; EXMEM:inst23|registerBarrier107:inst2|output[26]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; IFID:inst7|flipFlopD:inst73|Q                     ; IDEX:inst9|registerBarrier148:inst|output[109]                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.397      ;
; 0.247  ; IFID:inst7|flipFlopD:inst70|Q                     ; IDEX:inst9|registerBarrier148:inst|output[106]                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.397      ;
; 0.247  ; EXMEM:inst23|registerBarrier107:inst2|output[47]  ; MEMWB:inst24|registerBarrier71:inst|output[27]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; IFID:inst7|flipFlopD:inst68|Q                     ; IDEX:inst9|registerBarrier148:inst|output[104]                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.398      ;
; 0.248  ; IFID:inst7|flipFlopD:inst68|Q                     ; IDEX:inst9|registerBarrier148:inst|output[72]                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.398      ;
; 0.248  ; MEMWB:inst24|registerBarrier71:inst|output[70]    ; MEMWB:inst24|registerBarrier71:inst1|output[70]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; IFID:inst7|flipFlopD:inst35|Q                     ; IFID:inst7|flipFlopD:inst99|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; IDEX:inst9|registerBarrier148:inst|output[120]    ; IDEX:inst9|registerBarrier148:inst3|output[120]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; EXMEM:inst23|registerBarrier107:inst2|output[9]   ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a24~porta_datain_reg3 ; clock        ; clock       ; 0.000        ; 0.065      ; 0.453      ;
; 0.252  ; EXMEM:inst23|registerBarrier107:inst2|output[20]  ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0 ; clock        ; clock       ; 0.000        ; 0.065      ; 0.455      ;
; 0.252  ; MEMWB:inst24|registerBarrier71:inst|output[32]    ; MEMWB:inst24|registerBarrier71:inst1|output[32]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; register32:inst|q[11]                             ; IFID:inst7|flipFlopD:inst12|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.545      ; 0.951      ;
; 0.256  ; EXMEM:inst23|registerBarrier107:inst2|output[14]  ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a20~porta_datain_reg2 ; clock        ; clock       ; 0.000        ; 0.065      ; 0.459      ;
; 0.257  ; EXMEM:inst23|registerBarrier107:inst2|output[42]  ; MEMWB:inst24|registerBarrier71:inst|output[32]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.409      ;
; 0.291  ; register32:inst|q[9]                              ; IFID:inst7|flipFlopD:inst10|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.549      ; 0.992      ;
; 0.295  ; IFID:inst7|flipFlopD:inst74|Q                     ; IDEX:inst9|registerBarrier148:inst|output[78]                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.445      ;
; 0.301  ; IFID:inst7|flipFlopD:inst67|Q                     ; IDEX:inst9|registerBarrier148:inst|output[71]                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.451      ;
; 0.313  ; EXMEM:inst23|registerBarrier107:inst|output[40]   ; EXMEM:inst23|registerBarrier107:inst2|output[40]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.465      ;
; 0.314  ; IFID:inst7|flipFlopD:inst26|Q                     ; IFID:inst7|flipFlopD:inst90|Q                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.466      ;
; 0.322  ; EXMEM:inst23|registerBarrier107:inst2|output[39]  ; MEMWB:inst24|registerBarrier71:inst|output[35]                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 0.472      ;
; 0.323  ; IDEX:inst9|registerBarrier148:inst|output[124]    ; IDEX:inst9|registerBarrier148:inst3|output[124]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323  ; IDEX:inst9|registerBarrier148:inst|output[114]    ; IDEX:inst9|registerBarrier148:inst3|output[114]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323  ; MEMWB:inst24|registerBarrier71:inst|output[43]    ; MEMWB:inst24|registerBarrier71:inst1|output[43]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323  ; MEMWB:inst24|registerBarrier71:inst|output[28]    ; MEMWB:inst24|registerBarrier71:inst1|output[28]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323  ; MEMWB:inst24|registerBarrier71:inst|output[25]    ; MEMWB:inst24|registerBarrier71:inst1|output[25]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
+--------+---------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock2'                                                                                                                                                                                                   ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.289 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.489      ;
; 0.292 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.492      ;
; 0.292 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.064      ; 0.494      ;
; 0.293 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.493      ;
; 0.294 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.064      ; 0.496      ;
; 0.295 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.495      ;
; 0.413 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.613      ;
; 0.417 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.064      ; 0.619      ;
; 0.429 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.627      ;
; 0.430 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.069      ; 0.637      ;
; 0.430 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.064      ; 0.632      ;
; 0.431 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.629      ;
; 0.431 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.631      ;
; 0.432 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.637      ;
; 0.432 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.069      ; 0.639      ;
; 0.433 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.631      ;
; 0.436 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.641      ;
; 0.437 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.637      ;
; 0.439 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.644      ;
; 0.440 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.638      ;
; 0.444 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.065      ; 0.647      ;
; 0.444 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.649      ;
; 0.447 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.652      ;
; 0.447 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.645      ;
; 0.448 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.653      ;
; 0.450 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.646      ;
; 0.450 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.646      ;
; 0.451 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.065      ; 0.654      ;
; 0.451 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.065      ; 0.654      ;
; 0.453 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.649      ;
; 0.456 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.654      ;
; 0.458 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.055      ; 0.651      ;
; 0.459 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.065      ; 0.662      ;
; 0.459 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.655      ;
; 0.460 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.055      ; 0.653      ;
; 0.461 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ; clock        ; clock2      ; 0.000        ; 0.063      ; 0.662      ;
; 0.461 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg9  ; clock        ; clock2      ; 0.000        ; 0.056      ; 0.655      ;
; 0.462 ; register32:inst|q[11] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ; clock        ; clock2      ; 0.000        ; 0.061      ; 0.661      ;
; 0.462 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ; clock        ; clock2      ; 0.000        ; 0.061      ; 0.661      ;
; 0.463 ; register32:inst|q[9]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg7  ; clock        ; clock2      ; 0.000        ; 0.056      ; 0.657      ;
; 0.463 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.055      ; 0.656      ;
; 0.464 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.660      ;
; 0.465 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ; clock        ; clock2      ; 0.000        ; 0.061      ; 0.664      ;
; 0.466 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ; clock        ; clock2      ; 0.000        ; 0.063      ; 0.667      ;
; 0.468 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.057      ; 0.663      ;
; 0.472 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg6  ; clock        ; clock2      ; 0.000        ; 0.056      ; 0.666      ;
; 0.474 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.055      ; 0.667      ;
; 0.479 ; register32:inst|q[8]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ; clock        ; clock2      ; 0.000        ; 0.061      ; 0.678      ;
; 0.483 ; register32:inst|q[10] ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg8  ; clock        ; clock2      ; 0.000        ; 0.056      ; 0.677      ;
; 0.512 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.064      ; 0.714      ;
; 0.539 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.739      ;
; 0.543 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.741      ;
; 0.545 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.745      ;
; 0.546 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.069      ; 0.753      ;
; 0.549 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.069      ; 0.756      ;
; 0.549 ; register32:inst|q[2]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg0  ; clock        ; clock2      ; 0.000        ; 0.057      ; 0.744      ;
; 0.550 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.069      ; 0.757      ;
; 0.551 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.756      ;
; 0.553 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.062      ; 0.753      ;
; 0.555 ; register32:inst|q[3]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg1  ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.751      ;
; 0.556 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.752      ;
; 0.560 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.765      ;
; 0.564 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.065      ; 0.767      ;
; 0.565 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.770      ;
; 0.568 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.766      ;
; 0.569 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.056      ; 0.763      ;
; 0.569 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.057      ; 0.764      ;
; 0.569 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.767      ;
; 0.571 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg2  ; clock        ; clock2      ; 0.000        ; 0.055      ; 0.764      ;
; 0.572 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.063      ; 0.773      ;
; 0.572 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ; clock        ; clock2      ; 0.000        ; 0.063      ; 0.773      ;
; 0.574 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.057      ; 0.769      ;
; 0.578 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a8~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.057      ; 0.773      ;
; 0.579 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a28~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.067      ; 0.784      ;
; 0.584 ; register32:inst|q[4]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ; clock        ; clock2      ; 0.000        ; 0.061      ; 0.783      ;
; 0.584 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg5  ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.780      ;
; 0.587 ; register32:inst|q[5]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg3  ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.783      ;
; 0.597 ; register32:inst|q[7]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ; clock        ; clock2      ; 0.000        ; 0.063      ; 0.798      ;
; 0.652 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ; clock        ; clock2      ; 0.000        ; 0.060      ; 0.850      ;
; 0.671 ; register32:inst|q[6]  ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a4~porta_address_reg4  ; clock        ; clock2      ; 0.000        ; 0.058      ; 0.867      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                                 ;
+---------+-------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                   ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -10.538 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.909     ; 10.661     ;
; -10.538 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.909     ; 10.661     ;
; -10.538 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.909     ; 10.661     ;
; -10.538 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.909     ; 10.661     ;
; -10.538 ; IDEX:inst9|registerBarrier148:inst3|output[37]~_Duplicate_2 ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.909     ; 10.661     ;
; -10.442 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.597     ;
; -10.442 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.597     ;
; -10.442 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.597     ;
; -10.442 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.597     ;
; -10.442 ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.597     ;
; -10.343 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.489     ;
; -10.343 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.489     ;
; -10.343 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.489     ;
; -10.343 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.489     ;
; -10.343 ; IDEX:inst9|registerBarrier148:inst3|output[4]               ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.489     ;
; -10.334 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.480     ;
; -10.334 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.480     ;
; -10.334 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.480     ;
; -10.334 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.480     ;
; -10.334 ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.480     ;
; -10.322 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.477     ;
; -10.322 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.477     ;
; -10.322 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.477     ;
; -10.322 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.477     ;
; -10.322 ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.477     ;
; -10.321 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.476     ;
; -10.321 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.476     ;
; -10.321 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.476     ;
; -10.321 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.476     ;
; -10.321 ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.476     ;
; -10.296 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.442     ;
; -10.296 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.442     ;
; -10.296 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.442     ;
; -10.296 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.442     ;
; -10.296 ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.442     ;
; -10.293 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.439     ;
; -10.293 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.439     ;
; -10.293 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.439     ;
; -10.293 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.439     ;
; -10.293 ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.439     ;
; -10.267 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.413     ;
; -10.267 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.413     ;
; -10.267 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.413     ;
; -10.267 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.413     ;
; -10.267 ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.413     ;
; -10.259 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.414     ;
; -10.259 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.414     ;
; -10.259 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.414     ;
; -10.259 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.414     ;
; -10.259 ; IDEX:inst9|registerBarrier148:inst3|output[33]              ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.414     ;
; -10.253 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.408     ;
; -10.253 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.408     ;
; -10.253 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.408     ;
; -10.253 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.408     ;
; -10.253 ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.408     ;
; -10.231 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.938     ;
; -10.231 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.938     ;
; -10.231 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.938     ;
; -10.231 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.938     ;
; -10.231 ; MEMWB:inst24|registerBarrier71:inst1|output[69]             ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.938     ;
; -10.226 ; IDEX:inst9|registerBarrier148:inst3|output[34]              ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.381     ;
; -10.226 ; IDEX:inst9|registerBarrier148:inst3|output[34]              ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.381     ;
; -10.226 ; IDEX:inst9|registerBarrier148:inst3|output[34]              ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.381     ;
; -10.226 ; IDEX:inst9|registerBarrier148:inst3|output[34]              ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.381     ;
; -10.226 ; IDEX:inst9|registerBarrier148:inst3|output[34]              ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.381     ;
; -10.163 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.988     ; 10.207     ;
; -10.163 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.988     ; 10.207     ;
; -10.163 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.988     ; 10.207     ;
; -10.163 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.988     ; 10.207     ;
; -10.163 ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.988     ; 10.207     ;
; -10.121 ; IDEX:inst9|registerBarrier148:inst3|output[144]             ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.276     ;
; -10.121 ; IDEX:inst9|registerBarrier148:inst3|output[144]             ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.276     ;
; -10.121 ; IDEX:inst9|registerBarrier148:inst3|output[144]             ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.276     ;
; -10.121 ; IDEX:inst9|registerBarrier148:inst3|output[144]             ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.276     ;
; -10.121 ; IDEX:inst9|registerBarrier148:inst3|output[144]             ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.276     ;
; -10.100 ; IDEX:inst9|registerBarrier148:inst3|output[147]             ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.255     ;
; -10.100 ; IDEX:inst9|registerBarrier148:inst3|output[147]             ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.255     ;
; -10.100 ; IDEX:inst9|registerBarrier148:inst3|output[147]             ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.255     ;
; -10.100 ; IDEX:inst9|registerBarrier148:inst3|output[147]             ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.255     ;
; -10.100 ; IDEX:inst9|registerBarrier148:inst3|output[147]             ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.255     ;
; -10.094 ; IDEX:inst9|registerBarrier148:inst3|output[2]               ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.240     ;
; -10.094 ; IDEX:inst9|registerBarrier148:inst3|output[2]               ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.240     ;
; -10.094 ; IDEX:inst9|registerBarrier148:inst3|output[2]               ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.240     ;
; -10.094 ; IDEX:inst9|registerBarrier148:inst3|output[2]               ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.240     ;
; -10.094 ; IDEX:inst9|registerBarrier148:inst3|output[2]               ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.886     ; 10.240     ;
; -10.071 ; IDEX:inst9|registerBarrier148:inst3|output[143]             ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.226     ;
; -10.071 ; IDEX:inst9|registerBarrier148:inst3|output[143]             ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.226     ;
; -10.071 ; IDEX:inst9|registerBarrier148:inst3|output[143]             ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.226     ;
; -10.071 ; IDEX:inst9|registerBarrier148:inst3|output[143]             ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.226     ;
; -10.071 ; IDEX:inst9|registerBarrier148:inst3|output[143]             ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.877     ; 10.226     ;
; -10.061 ; IDEX:inst9|registerBarrier148:inst3|output[133]             ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.899     ; 10.194     ;
; -10.061 ; IDEX:inst9|registerBarrier148:inst3|output[133]             ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.899     ; 10.194     ;
; -10.061 ; IDEX:inst9|registerBarrier148:inst3|output[133]             ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.899     ; 10.194     ;
; -10.061 ; IDEX:inst9|registerBarrier148:inst3|output[133]             ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.899     ; 10.194     ;
; -10.061 ; IDEX:inst9|registerBarrier148:inst3|output[133]             ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.899     ; 10.194     ;
; -10.053 ; MEMWB:inst24|registerBarrier71:inst1|output[3]              ; IFID:inst7|flipFlopD:inst113|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.760     ;
; -10.053 ; MEMWB:inst24|registerBarrier71:inst1|output[3]              ; IFID:inst7|flipFlopD:inst115|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.760     ;
; -10.053 ; MEMWB:inst24|registerBarrier71:inst1|output[3]              ; IFID:inst7|flipFlopD:inst116|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.760     ;
; -10.053 ; MEMWB:inst24|registerBarrier71:inst1|output[3]              ; IFID:inst7|flipFlopD:inst114|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.760     ;
; -10.053 ; MEMWB:inst24|registerBarrier71:inst1|output[3]              ; IFID:inst7|flipFlopD:inst117|Q ; clock        ; clock       ; 1.000        ; -0.325     ; 10.760     ;
+---------+-------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                                                  ;
+-------+--------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.169 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[36]              ; clock        ; clock       ; 0.000        ; 0.654      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[141]              ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[141]             ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[32]               ; clock        ; clock       ; 0.000        ; 0.568      ; 2.000      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[32]              ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[34]               ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[34]              ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[12]               ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[12]              ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[136]              ; clock        ; clock       ; 0.000        ; 0.566      ; 1.998      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[136]             ; clock        ; clock       ; 0.000        ; 0.559      ; 1.991      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[142]              ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[142]             ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[15]               ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[15]              ; clock        ; clock       ; 0.000        ; 0.535      ; 1.967      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[144]              ; clock        ; clock       ; 0.000        ; 0.563      ; 1.995      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[144]             ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[147]              ; clock        ; clock       ; 0.000        ; 0.567      ; 1.999      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[147]             ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[145]              ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[145]             ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[146]              ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[146]             ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[143]              ; clock        ; clock       ; 0.000        ; 0.527      ; 1.959      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[143]             ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[5]                ; clock        ; clock       ; 0.000        ; 0.547      ; 1.979      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[5]               ; clock        ; clock       ; 0.000        ; 0.552      ; 1.984      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[0]                ; clock        ; clock       ; 0.000        ; 0.551      ; 1.983      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[0]               ; clock        ; clock       ; 0.000        ; 0.552      ; 1.984      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[3]               ; clock        ; clock       ; 0.000        ; 0.552      ; 1.984      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[1]                ; clock        ; clock       ; 0.000        ; 0.551      ; 1.983      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[1]               ; clock        ; clock       ; 0.000        ; 0.552      ; 1.984      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[2]                ; clock        ; clock       ; 0.000        ; 0.536      ; 1.968      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[2]               ; clock        ; clock       ; 0.000        ; 0.552      ; 1.984      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[135]             ; clock        ; clock       ; 0.000        ; 0.552      ; 1.984      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[133]              ; clock        ; clock       ; 0.000        ; 0.566      ; 1.998      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[133]             ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[35]               ; clock        ; clock       ; 0.000        ; 0.532      ; 1.964      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[35]              ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[14]               ; clock        ; clock       ; 0.000        ; 0.571      ; 2.003      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[14]              ; clock        ; clock       ; 0.000        ; 0.571      ; 2.003      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[83]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.571      ; 2.003      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[51]               ; clock        ; clock       ; 0.000        ; 0.563      ; 1.995      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[51]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.007      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[116]             ; clock        ; clock       ; 0.000        ; 0.559      ; 1.991      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[10]               ; clock        ; clock       ; 0.000        ; 0.566      ; 1.998      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[10]              ; clock        ; clock       ; 0.000        ; 0.566      ; 1.998      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[9]                ; clock        ; clock       ; 0.000        ; 0.532      ; 1.964      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[9]               ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[7]                ; clock        ; clock       ; 0.000        ; 0.550      ; 1.982      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[7]               ; clock        ; clock       ; 0.000        ; 0.560      ; 1.992      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[6]                ; clock        ; clock       ; 0.000        ; 0.551      ; 1.983      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[6]               ; clock        ; clock       ; 0.000        ; 0.551      ; 1.983      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[107]              ; clock        ; clock       ; 0.000        ; 0.571      ; 2.003      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[107]             ; clock        ; clock       ; 0.000        ; 0.571      ; 2.003      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[108]              ; clock        ; clock       ; 0.000        ; 0.532      ; 1.964      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[108]             ; clock        ; clock       ; 0.000        ; 0.532      ; 1.964      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[8]                ; clock        ; clock       ; 0.000        ; 0.566      ; 1.998      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[8]               ; clock        ; clock       ; 0.000        ; 0.571      ; 2.003      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[101]             ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[69]               ; clock        ; clock       ; 0.000        ; 0.568      ; 2.000      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[69]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.552      ; 1.984      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[65]               ; clock        ; clock       ; 0.000        ; 0.567      ; 1.999      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[65]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.576      ; 2.008      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[128]              ; clock        ; clock       ; 0.000        ; 0.559      ; 1.991      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[128]             ; clock        ; clock       ; 0.000        ; 0.559      ; 1.991      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[127]              ; clock        ; clock       ; 0.000        ; 0.559      ; 1.991      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[127]             ; clock        ; clock       ; 0.000        ; 0.559      ; 1.991      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[129]              ; clock        ; clock       ; 0.000        ; 0.559      ; 1.991      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[129]             ; clock        ; clock       ; 0.000        ; 0.559      ; 1.991      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[66]               ; clock        ; clock       ; 0.000        ; 0.567      ; 1.999      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[66]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.576      ; 2.008      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[98]               ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[98]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.574      ; 2.006      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[68]               ; clock        ; clock       ; 0.000        ; 0.563      ; 1.995      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[68]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.576      ; 2.008      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[85]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.552      ; 1.984      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[86]               ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[86]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[87]               ; clock        ; clock       ; 0.000        ; 0.556      ; 1.988      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[87]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.543      ; 1.975      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[89]               ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[89]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.580      ; 2.012      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[122]              ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[122]             ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[121]              ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[121]             ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[125]              ; clock        ; clock       ; 0.000        ; 0.557      ; 1.989      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[125]             ; clock        ; clock       ; 0.000        ; 0.557      ; 1.989      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[124]              ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[124]             ; clock        ; clock       ; 0.000        ; 0.564      ; 1.996      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[93]               ; clock        ; clock       ; 0.000        ; 0.557      ; 1.989      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[93]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.574      ; 2.006      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[72]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.566      ; 1.998      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[41]               ; clock        ; clock       ; 0.000        ; 0.567      ; 1.999      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[41]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.575      ; 2.007      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[102]              ; clock        ; clock       ; 0.000        ; 0.568      ; 2.000      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[102]             ; clock        ; clock       ; 0.000        ; 0.568      ; 2.000      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst|output[70]               ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
; 1.280 ; EXMEM:inst23|registerBarrier107:inst2|output[37] ; IDEX:inst9|registerBarrier148:inst3|output[70]~_Duplicate_2 ; clock        ; clock       ; 0.000        ; 0.565      ; 1.997      ;
+-------+--------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramData:inst14|altsyncram:altsyncram_component|altsyncram_ukd1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock2'                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a12~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a16~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a20~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock2 ; Rise       ; romInstructions:inst8|altsyncram:altsyncram_component|altsyncram_vi81:auto_generated|ram_block1a24~porta_address_reg9 ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; A[*]                ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
;  A[0]               ; clock      ; 9.670  ; 9.670  ; Rise       ; clock           ;
;  A[1]               ; clock      ; 9.088  ; 9.088  ; Rise       ; clock           ;
;  A[2]               ; clock      ; 9.161  ; 9.161  ; Rise       ; clock           ;
;  A[3]               ; clock      ; 9.434  ; 9.434  ; Rise       ; clock           ;
;  A[4]               ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  A[5]               ; clock      ; 9.220  ; 9.220  ; Rise       ; clock           ;
;  A[6]               ; clock      ; 8.806  ; 8.806  ; Rise       ; clock           ;
;  A[7]               ; clock      ; 9.404  ; 9.404  ; Rise       ; clock           ;
;  A[8]               ; clock      ; 8.900  ; 8.900  ; Rise       ; clock           ;
;  A[9]               ; clock      ; 9.329  ; 9.329  ; Rise       ; clock           ;
;  A[10]              ; clock      ; 9.744  ; 9.744  ; Rise       ; clock           ;
;  A[11]              ; clock      ; 9.258  ; 9.258  ; Rise       ; clock           ;
;  A[12]              ; clock      ; 9.066  ; 9.066  ; Rise       ; clock           ;
;  A[13]              ; clock      ; 9.038  ; 9.038  ; Rise       ; clock           ;
;  A[14]              ; clock      ; 9.549  ; 9.549  ; Rise       ; clock           ;
;  A[15]              ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  A[16]              ; clock      ; 8.898  ; 8.898  ; Rise       ; clock           ;
;  A[17]              ; clock      ; 9.187  ; 9.187  ; Rise       ; clock           ;
;  A[18]              ; clock      ; 9.333  ; 9.333  ; Rise       ; clock           ;
;  A[19]              ; clock      ; 9.802  ; 9.802  ; Rise       ; clock           ;
;  A[20]              ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  A[21]              ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
;  A[22]              ; clock      ; 8.534  ; 8.534  ; Rise       ; clock           ;
;  A[23]              ; clock      ; 9.420  ; 9.420  ; Rise       ; clock           ;
;  A[24]              ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  A[25]              ; clock      ; 8.881  ; 8.881  ; Rise       ; clock           ;
;  A[26]              ; clock      ; 9.469  ; 9.469  ; Rise       ; clock           ;
;  A[27]              ; clock      ; 8.644  ; 8.644  ; Rise       ; clock           ;
;  A[28]              ; clock      ; 9.688  ; 9.688  ; Rise       ; clock           ;
;  A[29]              ; clock      ; 8.856  ; 8.856  ; Rise       ; clock           ;
;  A[30]              ; clock      ; 9.171  ; 9.171  ; Rise       ; clock           ;
;  A[31]              ; clock      ; 9.312  ; 9.312  ; Rise       ; clock           ;
; B[*]                ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  B[0]               ; clock      ; 9.191  ; 9.191  ; Rise       ; clock           ;
;  B[1]               ; clock      ; 8.587  ; 8.587  ; Rise       ; clock           ;
;  B[2]               ; clock      ; 9.647  ; 9.647  ; Rise       ; clock           ;
;  B[3]               ; clock      ; 8.489  ; 8.489  ; Rise       ; clock           ;
;  B[4]               ; clock      ; 9.084  ; 9.084  ; Rise       ; clock           ;
;  B[5]               ; clock      ; 9.371  ; 9.371  ; Rise       ; clock           ;
;  B[6]               ; clock      ; 8.607  ; 8.607  ; Rise       ; clock           ;
;  B[7]               ; clock      ; 8.467  ; 8.467  ; Rise       ; clock           ;
;  B[8]               ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  B[9]               ; clock      ; 9.047  ; 9.047  ; Rise       ; clock           ;
;  B[10]              ; clock      ; 9.761  ; 9.761  ; Rise       ; clock           ;
;  B[11]              ; clock      ; 8.859  ; 8.859  ; Rise       ; clock           ;
;  B[12]              ; clock      ; 8.843  ; 8.843  ; Rise       ; clock           ;
;  B[13]              ; clock      ; 9.407  ; 9.407  ; Rise       ; clock           ;
;  B[14]              ; clock      ; 8.944  ; 8.944  ; Rise       ; clock           ;
;  B[15]              ; clock      ; 8.637  ; 8.637  ; Rise       ; clock           ;
;  B[16]              ; clock      ; 8.672  ; 8.672  ; Rise       ; clock           ;
;  B[17]              ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  B[18]              ; clock      ; 9.068  ; 9.068  ; Rise       ; clock           ;
;  B[19]              ; clock      ; 9.504  ; 9.504  ; Rise       ; clock           ;
;  B[20]              ; clock      ; 8.939  ; 8.939  ; Rise       ; clock           ;
;  B[21]              ; clock      ; 8.989  ; 8.989  ; Rise       ; clock           ;
;  B[22]              ; clock      ; 8.899  ; 8.899  ; Rise       ; clock           ;
;  B[23]              ; clock      ; 9.421  ; 9.421  ; Rise       ; clock           ;
;  B[24]              ; clock      ; 8.501  ; 8.501  ; Rise       ; clock           ;
;  B[25]              ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  B[26]              ; clock      ; 8.654  ; 8.654  ; Rise       ; clock           ;
;  B[27]              ; clock      ; 8.325  ; 8.325  ; Rise       ; clock           ;
;  B[28]              ; clock      ; 8.824  ; 8.824  ; Rise       ; clock           ;
;  B[29]              ; clock      ; 8.889  ; 8.889  ; Rise       ; clock           ;
;  B[30]              ; clock      ; 7.925  ; 7.925  ; Rise       ; clock           ;
;  B[31]              ; clock      ; 9.036  ; 9.036  ; Rise       ; clock           ;
; EscreveMem          ; clock      ; 5.855  ; 5.855  ; Rise       ; clock           ;
; EscreveReg          ; clock      ; 6.946  ; 6.946  ; Rise       ; clock           ;
; High[*]             ; clock      ; 4.983  ; 4.983  ; Rise       ; clock           ;
;  High[0]            ; clock      ; 4.120  ; 4.120  ; Rise       ; clock           ;
;  High[1]            ; clock      ; 4.488  ; 4.488  ; Rise       ; clock           ;
;  High[2]            ; clock      ; 4.107  ; 4.107  ; Rise       ; clock           ;
;  High[3]            ; clock      ; 4.068  ; 4.068  ; Rise       ; clock           ;
;  High[4]            ; clock      ; 4.522  ; 4.522  ; Rise       ; clock           ;
;  High[5]            ; clock      ; 4.253  ; 4.253  ; Rise       ; clock           ;
;  High[6]            ; clock      ; 4.447  ; 4.447  ; Rise       ; clock           ;
;  High[7]            ; clock      ; 4.359  ; 4.359  ; Rise       ; clock           ;
;  High[8]            ; clock      ; 4.447  ; 4.447  ; Rise       ; clock           ;
;  High[9]            ; clock      ; 4.264  ; 4.264  ; Rise       ; clock           ;
;  High[10]           ; clock      ; 4.911  ; 4.911  ; Rise       ; clock           ;
;  High[11]           ; clock      ; 4.871  ; 4.871  ; Rise       ; clock           ;
;  High[12]           ; clock      ; 4.699  ; 4.699  ; Rise       ; clock           ;
;  High[13]           ; clock      ; 4.801  ; 4.801  ; Rise       ; clock           ;
;  High[14]           ; clock      ; 4.623  ; 4.623  ; Rise       ; clock           ;
;  High[15]           ; clock      ; 4.304  ; 4.304  ; Rise       ; clock           ;
;  High[16]           ; clock      ; 4.462  ; 4.462  ; Rise       ; clock           ;
;  High[17]           ; clock      ; 4.375  ; 4.375  ; Rise       ; clock           ;
;  High[18]           ; clock      ; 4.097  ; 4.097  ; Rise       ; clock           ;
;  High[19]           ; clock      ; 4.983  ; 4.983  ; Rise       ; clock           ;
;  High[20]           ; clock      ; 4.574  ; 4.574  ; Rise       ; clock           ;
;  High[21]           ; clock      ; 4.277  ; 4.277  ; Rise       ; clock           ;
;  High[22]           ; clock      ; 4.266  ; 4.266  ; Rise       ; clock           ;
;  High[23]           ; clock      ; 4.154  ; 4.154  ; Rise       ; clock           ;
;  High[24]           ; clock      ; 4.392  ; 4.392  ; Rise       ; clock           ;
;  High[25]           ; clock      ; 4.185  ; 4.185  ; Rise       ; clock           ;
;  High[26]           ; clock      ; 4.548  ; 4.548  ; Rise       ; clock           ;
;  High[27]           ; clock      ; 4.476  ; 4.476  ; Rise       ; clock           ;
;  High[28]           ; clock      ; 4.511  ; 4.511  ; Rise       ; clock           ;
;  High[29]           ; clock      ; 4.561  ; 4.561  ; Rise       ; clock           ;
;  High[30]           ; clock      ; 4.307  ; 4.307  ; Rise       ; clock           ;
;  High[31]           ; clock      ; 4.358  ; 4.358  ; Rise       ; clock           ;
; Instruction[*]      ; clock      ; 5.067  ; 5.067  ; Rise       ; clock           ;
;  Instruction[0]     ; clock      ; 4.752  ; 4.752  ; Rise       ; clock           ;
;  Instruction[1]     ; clock      ; 4.736  ; 4.736  ; Rise       ; clock           ;
;  Instruction[2]     ; clock      ; 5.067  ; 5.067  ; Rise       ; clock           ;
;  Instruction[3]     ; clock      ; 5.054  ; 5.054  ; Rise       ; clock           ;
;  Instruction[4]     ; clock      ; 4.667  ; 4.667  ; Rise       ; clock           ;
;  Instruction[5]     ; clock      ; 4.609  ; 4.609  ; Rise       ; clock           ;
;  Instruction[6]     ; clock      ; 5.056  ; 5.056  ; Rise       ; clock           ;
;  Instruction[7]     ; clock      ; 4.858  ; 4.858  ; Rise       ; clock           ;
;  Instruction[8]     ; clock      ; 4.914  ; 4.914  ; Rise       ; clock           ;
;  Instruction[9]     ; clock      ; 4.628  ; 4.628  ; Rise       ; clock           ;
;  Instruction[10]    ; clock      ; 4.985  ; 4.985  ; Rise       ; clock           ;
;  Instruction[11]    ; clock      ; 4.616  ; 4.616  ; Rise       ; clock           ;
;  Instruction[12]    ; clock      ; 4.829  ; 4.829  ; Rise       ; clock           ;
;  Instruction[13]    ; clock      ; 4.633  ; 4.633  ; Rise       ; clock           ;
;  Instruction[14]    ; clock      ; 4.986  ; 4.986  ; Rise       ; clock           ;
;  Instruction[15]    ; clock      ; 4.450  ; 4.450  ; Rise       ; clock           ;
;  Instruction[16]    ; clock      ; 3.404  ; 3.404  ; Rise       ; clock           ;
;  Instruction[17]    ; clock      ; 3.426  ; 3.426  ; Rise       ; clock           ;
;  Instruction[18]    ; clock      ; 4.265  ; 4.265  ; Rise       ; clock           ;
;  Instruction[19]    ; clock      ; 4.904  ; 4.904  ; Rise       ; clock           ;
;  Instruction[20]    ; clock      ; 4.483  ; 4.483  ; Rise       ; clock           ;
;  Instruction[21]    ; clock      ; 4.548  ; 4.548  ; Rise       ; clock           ;
;  Instruction[22]    ; clock      ; 4.483  ; 4.483  ; Rise       ; clock           ;
;  Instruction[23]    ; clock      ; 4.664  ; 4.664  ; Rise       ; clock           ;
;  Instruction[24]    ; clock      ; 4.804  ; 4.804  ; Rise       ; clock           ;
;  Instruction[25]    ; clock      ; 4.795  ; 4.795  ; Rise       ; clock           ;
;  Instruction[26]    ; clock      ; 5.015  ; 5.015  ; Rise       ; clock           ;
;  Instruction[27]    ; clock      ; 4.987  ; 4.987  ; Rise       ; clock           ;
;  Instruction[28]    ; clock      ; 4.631  ; 4.631  ; Rise       ; clock           ;
;  Instruction[29]    ; clock      ; 5.062  ; 5.062  ; Rise       ; clock           ;
;  Instruction[30]    ; clock      ; 4.651  ; 4.651  ; Rise       ; clock           ;
;  Instruction[31]    ; clock      ; 4.793  ; 4.793  ; Rise       ; clock           ;
; Jump                ; clock      ; 6.117  ; 6.117  ; Rise       ; clock           ;
; Low[*]              ; clock      ; 5.117  ; 5.117  ; Rise       ; clock           ;
;  Low[0]             ; clock      ; 4.038  ; 4.038  ; Rise       ; clock           ;
;  Low[1]             ; clock      ; 4.054  ; 4.054  ; Rise       ; clock           ;
;  Low[2]             ; clock      ; 4.099  ; 4.099  ; Rise       ; clock           ;
;  Low[3]             ; clock      ; 4.451  ; 4.451  ; Rise       ; clock           ;
;  Low[4]             ; clock      ; 4.723  ; 4.723  ; Rise       ; clock           ;
;  Low[5]             ; clock      ; 4.143  ; 4.143  ; Rise       ; clock           ;
;  Low[6]             ; clock      ; 3.932  ; 3.932  ; Rise       ; clock           ;
;  Low[7]             ; clock      ; 4.406  ; 4.406  ; Rise       ; clock           ;
;  Low[8]             ; clock      ; 4.480  ; 4.480  ; Rise       ; clock           ;
;  Low[9]             ; clock      ; 4.407  ; 4.407  ; Rise       ; clock           ;
;  Low[10]            ; clock      ; 5.117  ; 5.117  ; Rise       ; clock           ;
;  Low[11]            ; clock      ; 4.360  ; 4.360  ; Rise       ; clock           ;
;  Low[12]            ; clock      ; 4.848  ; 4.848  ; Rise       ; clock           ;
;  Low[13]            ; clock      ; 4.879  ; 4.879  ; Rise       ; clock           ;
;  Low[14]            ; clock      ; 4.371  ; 4.371  ; Rise       ; clock           ;
;  Low[15]            ; clock      ; 4.087  ; 4.087  ; Rise       ; clock           ;
;  Low[16]            ; clock      ; 4.705  ; 4.705  ; Rise       ; clock           ;
;  Low[17]            ; clock      ; 4.304  ; 4.304  ; Rise       ; clock           ;
;  Low[18]            ; clock      ; 4.344  ; 4.344  ; Rise       ; clock           ;
;  Low[19]            ; clock      ; 4.638  ; 4.638  ; Rise       ; clock           ;
;  Low[20]            ; clock      ; 4.389  ; 4.389  ; Rise       ; clock           ;
;  Low[21]            ; clock      ; 3.871  ; 3.871  ; Rise       ; clock           ;
;  Low[22]            ; clock      ; 4.470  ; 4.470  ; Rise       ; clock           ;
;  Low[23]            ; clock      ; 4.559  ; 4.559  ; Rise       ; clock           ;
;  Low[24]            ; clock      ; 4.339  ; 4.339  ; Rise       ; clock           ;
;  Low[25]            ; clock      ; 4.304  ; 4.304  ; Rise       ; clock           ;
;  Low[26]            ; clock      ; 4.437  ; 4.437  ; Rise       ; clock           ;
;  Low[27]            ; clock      ; 4.048  ; 4.048  ; Rise       ; clock           ;
;  Low[28]            ; clock      ; 4.113  ; 4.113  ; Rise       ; clock           ;
;  Low[29]            ; clock      ; 4.378  ; 4.378  ; Rise       ; clock           ;
;  Low[30]            ; clock      ; 4.197  ; 4.197  ; Rise       ; clock           ;
;  Low[31]            ; clock      ; 4.942  ; 4.942  ; Rise       ; clock           ;
; MemDataIn[*]        ; clock      ; 9.134  ; 9.134  ; Rise       ; clock           ;
;  MemDataIn[0]       ; clock      ; 8.288  ; 8.288  ; Rise       ; clock           ;
;  MemDataIn[1]       ; clock      ; 7.503  ; 7.503  ; Rise       ; clock           ;
;  MemDataIn[2]       ; clock      ; 8.585  ; 8.585  ; Rise       ; clock           ;
;  MemDataIn[3]       ; clock      ; 8.315  ; 8.315  ; Rise       ; clock           ;
;  MemDataIn[4]       ; clock      ; 8.356  ; 8.356  ; Rise       ; clock           ;
;  MemDataIn[5]       ; clock      ; 8.445  ; 8.445  ; Rise       ; clock           ;
;  MemDataIn[6]       ; clock      ; 8.442  ; 8.442  ; Rise       ; clock           ;
;  MemDataIn[7]       ; clock      ; 8.392  ; 8.392  ; Rise       ; clock           ;
;  MemDataIn[8]       ; clock      ; 9.134  ; 9.134  ; Rise       ; clock           ;
;  MemDataIn[9]       ; clock      ; 8.415  ; 8.415  ; Rise       ; clock           ;
;  MemDataIn[10]      ; clock      ; 8.191  ; 8.191  ; Rise       ; clock           ;
;  MemDataIn[11]      ; clock      ; 8.201  ; 8.201  ; Rise       ; clock           ;
;  MemDataIn[12]      ; clock      ; 7.856  ; 7.856  ; Rise       ; clock           ;
;  MemDataIn[13]      ; clock      ; 7.861  ; 7.861  ; Rise       ; clock           ;
;  MemDataIn[14]      ; clock      ; 8.170  ; 8.170  ; Rise       ; clock           ;
;  MemDataIn[15]      ; clock      ; 8.315  ; 8.315  ; Rise       ; clock           ;
;  MemDataIn[16]      ; clock      ; 8.228  ; 8.228  ; Rise       ; clock           ;
;  MemDataIn[17]      ; clock      ; 7.835  ; 7.835  ; Rise       ; clock           ;
;  MemDataIn[18]      ; clock      ; 8.517  ; 8.517  ; Rise       ; clock           ;
;  MemDataIn[19]      ; clock      ; 8.123  ; 8.123  ; Rise       ; clock           ;
;  MemDataIn[20]      ; clock      ; 8.133  ; 8.133  ; Rise       ; clock           ;
;  MemDataIn[21]      ; clock      ; 7.949  ; 7.949  ; Rise       ; clock           ;
;  MemDataIn[22]      ; clock      ; 7.608  ; 7.608  ; Rise       ; clock           ;
;  MemDataIn[23]      ; clock      ; 8.649  ; 8.649  ; Rise       ; clock           ;
;  MemDataIn[24]      ; clock      ; 7.742  ; 7.742  ; Rise       ; clock           ;
;  MemDataIn[25]      ; clock      ; 7.894  ; 7.894  ; Rise       ; clock           ;
;  MemDataIn[26]      ; clock      ; 7.545  ; 7.545  ; Rise       ; clock           ;
;  MemDataIn[27]      ; clock      ; 7.877  ; 7.877  ; Rise       ; clock           ;
;  MemDataIn[28]      ; clock      ; 8.482  ; 8.482  ; Rise       ; clock           ;
;  MemDataIn[29]      ; clock      ; 7.636  ; 7.636  ; Rise       ; clock           ;
;  MemDataIn[30]      ; clock      ; 7.230  ; 7.230  ; Rise       ; clock           ;
;  MemDataIn[31]      ; clock      ; 7.991  ; 7.991  ; Rise       ; clock           ;
; MemParaReg          ; clock      ; 5.737  ; 5.737  ; Rise       ; clock           ;
; MemReadValue[*]     ; clock      ; 6.836  ; 6.836  ; Rise       ; clock           ;
;  MemReadValue[0]    ; clock      ; 6.061  ; 6.061  ; Rise       ; clock           ;
;  MemReadValue[1]    ; clock      ; 6.248  ; 6.248  ; Rise       ; clock           ;
;  MemReadValue[2]    ; clock      ; 6.339  ; 6.339  ; Rise       ; clock           ;
;  MemReadValue[3]    ; clock      ; 6.013  ; 6.013  ; Rise       ; clock           ;
;  MemReadValue[4]    ; clock      ; 6.039  ; 6.039  ; Rise       ; clock           ;
;  MemReadValue[5]    ; clock      ; 6.594  ; 6.594  ; Rise       ; clock           ;
;  MemReadValue[6]    ; clock      ; 6.475  ; 6.475  ; Rise       ; clock           ;
;  MemReadValue[7]    ; clock      ; 6.033  ; 6.033  ; Rise       ; clock           ;
;  MemReadValue[8]    ; clock      ; 6.462  ; 6.462  ; Rise       ; clock           ;
;  MemReadValue[9]    ; clock      ; 6.084  ; 6.084  ; Rise       ; clock           ;
;  MemReadValue[10]   ; clock      ; 6.500  ; 6.500  ; Rise       ; clock           ;
;  MemReadValue[11]   ; clock      ; 5.976  ; 5.976  ; Rise       ; clock           ;
;  MemReadValue[12]   ; clock      ; 6.073  ; 6.073  ; Rise       ; clock           ;
;  MemReadValue[13]   ; clock      ; 6.060  ; 6.060  ; Rise       ; clock           ;
;  MemReadValue[14]   ; clock      ; 6.469  ; 6.469  ; Rise       ; clock           ;
;  MemReadValue[15]   ; clock      ; 5.822  ; 5.822  ; Rise       ; clock           ;
;  MemReadValue[16]   ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  MemReadValue[17]   ; clock      ; 6.071  ; 6.071  ; Rise       ; clock           ;
;  MemReadValue[18]   ; clock      ; 6.182  ; 6.182  ; Rise       ; clock           ;
;  MemReadValue[19]   ; clock      ; 6.836  ; 6.836  ; Rise       ; clock           ;
;  MemReadValue[20]   ; clock      ; 6.331  ; 6.331  ; Rise       ; clock           ;
;  MemReadValue[21]   ; clock      ; 5.935  ; 5.935  ; Rise       ; clock           ;
;  MemReadValue[22]   ; clock      ; 5.733  ; 5.733  ; Rise       ; clock           ;
;  MemReadValue[23]   ; clock      ; 5.733  ; 5.733  ; Rise       ; clock           ;
;  MemReadValue[24]   ; clock      ; 6.380  ; 6.380  ; Rise       ; clock           ;
;  MemReadValue[25]   ; clock      ; 6.536  ; 6.536  ; Rise       ; clock           ;
;  MemReadValue[26]   ; clock      ; 5.925  ; 5.925  ; Rise       ; clock           ;
;  MemReadValue[27]   ; clock      ; 5.982  ; 5.982  ; Rise       ; clock           ;
;  MemReadValue[28]   ; clock      ; 6.243  ; 6.243  ; Rise       ; clock           ;
;  MemReadValue[29]   ; clock      ; 6.161  ; 6.161  ; Rise       ; clock           ;
;  MemReadValue[30]   ; clock      ; 6.479  ; 6.479  ; Rise       ; clock           ;
;  MemReadValue[31]   ; clock      ; 5.934  ; 5.934  ; Rise       ; clock           ;
; OrigPC              ; clock      ; 13.749 ; 13.749 ; Rise       ; clock           ;
; WBwriteData[*]      ; clock      ; 5.694  ; 5.694  ; Rise       ; clock           ;
;  WBwriteData[0]     ; clock      ; 4.920  ; 4.920  ; Rise       ; clock           ;
;  WBwriteData[1]     ; clock      ; 5.296  ; 5.296  ; Rise       ; clock           ;
;  WBwriteData[2]     ; clock      ; 4.818  ; 4.818  ; Rise       ; clock           ;
;  WBwriteData[3]     ; clock      ; 4.919  ; 4.919  ; Rise       ; clock           ;
;  WBwriteData[4]     ; clock      ; 5.455  ; 5.455  ; Rise       ; clock           ;
;  WBwriteData[5]     ; clock      ; 5.651  ; 5.651  ; Rise       ; clock           ;
;  WBwriteData[6]     ; clock      ; 4.770  ; 4.770  ; Rise       ; clock           ;
;  WBwriteData[7]     ; clock      ; 5.572  ; 5.572  ; Rise       ; clock           ;
;  WBwriteData[8]     ; clock      ; 4.406  ; 4.406  ; Rise       ; clock           ;
;  WBwriteData[9]     ; clock      ; 5.242  ; 5.242  ; Rise       ; clock           ;
;  WBwriteData[10]    ; clock      ; 4.903  ; 4.903  ; Rise       ; clock           ;
;  WBwriteData[11]    ; clock      ; 5.247  ; 5.247  ; Rise       ; clock           ;
;  WBwriteData[12]    ; clock      ; 4.927  ; 4.927  ; Rise       ; clock           ;
;  WBwriteData[13]    ; clock      ; 4.803  ; 4.803  ; Rise       ; clock           ;
;  WBwriteData[14]    ; clock      ; 4.194  ; 4.194  ; Rise       ; clock           ;
;  WBwriteData[15]    ; clock      ; 4.656  ; 4.656  ; Rise       ; clock           ;
;  WBwriteData[16]    ; clock      ; 4.671  ; 4.671  ; Rise       ; clock           ;
;  WBwriteData[17]    ; clock      ; 5.123  ; 5.123  ; Rise       ; clock           ;
;  WBwriteData[18]    ; clock      ; 5.639  ; 5.639  ; Rise       ; clock           ;
;  WBwriteData[19]    ; clock      ; 5.199  ; 5.199  ; Rise       ; clock           ;
;  WBwriteData[20]    ; clock      ; 5.495  ; 5.495  ; Rise       ; clock           ;
;  WBwriteData[21]    ; clock      ; 5.270  ; 5.270  ; Rise       ; clock           ;
;  WBwriteData[22]    ; clock      ; 5.118  ; 5.118  ; Rise       ; clock           ;
;  WBwriteData[23]    ; clock      ; 4.735  ; 4.735  ; Rise       ; clock           ;
;  WBwriteData[24]    ; clock      ; 5.245  ; 5.245  ; Rise       ; clock           ;
;  WBwriteData[25]    ; clock      ; 5.014  ; 5.014  ; Rise       ; clock           ;
;  WBwriteData[26]    ; clock      ; 5.256  ; 5.256  ; Rise       ; clock           ;
;  WBwriteData[27]    ; clock      ; 4.523  ; 4.523  ; Rise       ; clock           ;
;  WBwriteData[28]    ; clock      ; 5.420  ; 5.420  ; Rise       ; clock           ;
;  WBwriteData[29]    ; clock      ; 5.694  ; 5.694  ; Rise       ; clock           ;
;  WBwriteData[30]    ; clock      ; 5.168  ; 5.168  ; Rise       ; clock           ;
;  WBwriteData[31]    ; clock      ; 5.528  ; 5.528  ; Rise       ; clock           ;
; WBwriteRegister[*]  ; clock      ; 4.876  ; 4.876  ; Rise       ; clock           ;
;  WBwriteRegister[0] ; clock      ; 4.499  ; 4.499  ; Rise       ; clock           ;
;  WBwriteRegister[1] ; clock      ; 4.762  ; 4.762  ; Rise       ; clock           ;
;  WBwriteRegister[2] ; clock      ; 4.338  ; 4.338  ; Rise       ; clock           ;
;  WBwriteRegister[3] ; clock      ; 4.597  ; 4.597  ; Rise       ; clock           ;
;  WBwriteRegister[4] ; clock      ; 4.876  ; 4.876  ; Rise       ; clock           ;
; adressMem[*]        ; clock      ; 16.944 ; 16.944 ; Rise       ; clock           ;
;  adressMem[0]       ; clock      ; 16.591 ; 16.591 ; Rise       ; clock           ;
;  adressMem[1]       ; clock      ; 16.944 ; 16.944 ; Rise       ; clock           ;
;  adressMem[2]       ; clock      ; 16.573 ; 16.573 ; Rise       ; clock           ;
;  adressMem[3]       ; clock      ; 15.656 ; 15.656 ; Rise       ; clock           ;
;  adressMem[4]       ; clock      ; 10.694 ; 10.694 ; Rise       ; clock           ;
;  adressMem[5]       ; clock      ; 10.219 ; 10.219 ; Rise       ; clock           ;
;  adressMem[6]       ; clock      ; 10.155 ; 10.155 ; Rise       ; clock           ;
;  adressMem[7]       ; clock      ; 11.215 ; 11.215 ; Rise       ; clock           ;
;  adressMem[8]       ; clock      ; 10.744 ; 10.744 ; Rise       ; clock           ;
;  adressMem[9]       ; clock      ; 10.423 ; 10.423 ; Rise       ; clock           ;
; atualPC[*]          ; clock      ; 4.826  ; 4.826  ; Rise       ; clock           ;
;  atualPC[0]         ; clock      ; 4.129  ; 4.129  ; Rise       ; clock           ;
;  atualPC[1]         ; clock      ; 4.507  ; 4.507  ; Rise       ; clock           ;
;  atualPC[2]         ; clock      ; 4.063  ; 4.063  ; Rise       ; clock           ;
;  atualPC[3]         ; clock      ; 4.032  ; 4.032  ; Rise       ; clock           ;
;  atualPC[4]         ; clock      ; 4.036  ; 4.036  ; Rise       ; clock           ;
;  atualPC[5]         ; clock      ; 4.085  ; 4.085  ; Rise       ; clock           ;
;  atualPC[6]         ; clock      ; 4.278  ; 4.278  ; Rise       ; clock           ;
;  atualPC[7]         ; clock      ; 4.086  ; 4.086  ; Rise       ; clock           ;
;  atualPC[8]         ; clock      ; 4.063  ; 4.063  ; Rise       ; clock           ;
;  atualPC[9]         ; clock      ; 4.072  ; 4.072  ; Rise       ; clock           ;
;  atualPC[10]        ; clock      ; 4.058  ; 4.058  ; Rise       ; clock           ;
;  atualPC[11]        ; clock      ; 4.138  ; 4.138  ; Rise       ; clock           ;
;  atualPC[12]        ; clock      ; 4.222  ; 4.222  ; Rise       ; clock           ;
;  atualPC[13]        ; clock      ; 4.722  ; 4.722  ; Rise       ; clock           ;
;  atualPC[14]        ; clock      ; 4.569  ; 4.569  ; Rise       ; clock           ;
;  atualPC[15]        ; clock      ; 4.424  ; 4.424  ; Rise       ; clock           ;
;  atualPC[16]        ; clock      ; 4.437  ; 4.437  ; Rise       ; clock           ;
;  atualPC[17]        ; clock      ; 4.112  ; 4.112  ; Rise       ; clock           ;
;  atualPC[18]        ; clock      ; 4.038  ; 4.038  ; Rise       ; clock           ;
;  atualPC[19]        ; clock      ; 4.178  ; 4.178  ; Rise       ; clock           ;
;  atualPC[20]        ; clock      ; 4.304  ; 4.304  ; Rise       ; clock           ;
;  atualPC[21]        ; clock      ; 4.826  ; 4.826  ; Rise       ; clock           ;
;  atualPC[22]        ; clock      ; 4.128  ; 4.128  ; Rise       ; clock           ;
;  atualPC[23]        ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
;  atualPC[24]        ; clock      ; 4.460  ; 4.460  ; Rise       ; clock           ;
;  atualPC[25]        ; clock      ; 4.220  ; 4.220  ; Rise       ; clock           ;
;  atualPC[26]        ; clock      ; 4.266  ; 4.266  ; Rise       ; clock           ;
;  atualPC[27]        ; clock      ; 3.877  ; 3.877  ; Rise       ; clock           ;
;  atualPC[28]        ; clock      ; 4.440  ; 4.440  ; Rise       ; clock           ;
;  atualPC[29]        ; clock      ; 4.353  ; 4.353  ; Rise       ; clock           ;
;  atualPC[30]        ; clock      ; 4.311  ; 4.311  ; Rise       ; clock           ;
;  atualPC[31]        ; clock      ; 4.050  ; 4.050  ; Rise       ; clock           ;
; outALU[*]           ; clock      ; 17.404 ; 17.404 ; Rise       ; clock           ;
;  outALU[0]          ; clock      ; 17.404 ; 17.404 ; Rise       ; clock           ;
;  outALU[1]          ; clock      ; 16.515 ; 16.515 ; Rise       ; clock           ;
;  outALU[2]          ; clock      ; 16.591 ; 16.591 ; Rise       ; clock           ;
;  outALU[3]          ; clock      ; 16.964 ; 16.964 ; Rise       ; clock           ;
;  outALU[4]          ; clock      ; 16.573 ; 16.573 ; Rise       ; clock           ;
;  outALU[5]          ; clock      ; 15.656 ; 15.656 ; Rise       ; clock           ;
;  outALU[6]          ; clock      ; 10.706 ; 10.706 ; Rise       ; clock           ;
;  outALU[7]          ; clock      ; 10.219 ; 10.219 ; Rise       ; clock           ;
;  outALU[8]          ; clock      ; 10.155 ; 10.155 ; Rise       ; clock           ;
;  outALU[9]          ; clock      ; 11.344 ; 11.344 ; Rise       ; clock           ;
;  outALU[10]         ; clock      ; 10.744 ; 10.744 ; Rise       ; clock           ;
;  outALU[11]         ; clock      ; 10.436 ; 10.436 ; Rise       ; clock           ;
;  outALU[12]         ; clock      ; 10.298 ; 10.298 ; Rise       ; clock           ;
;  outALU[13]         ; clock      ; 10.748 ; 10.748 ; Rise       ; clock           ;
;  outALU[14]         ; clock      ; 11.183 ; 11.183 ; Rise       ; clock           ;
;  outALU[15]         ; clock      ; 11.299 ; 11.299 ; Rise       ; clock           ;
;  outALU[16]         ; clock      ; 11.350 ; 11.350 ; Rise       ; clock           ;
;  outALU[17]         ; clock      ; 12.002 ; 12.002 ; Rise       ; clock           ;
;  outALU[18]         ; clock      ; 12.168 ; 12.168 ; Rise       ; clock           ;
;  outALU[19]         ; clock      ; 12.693 ; 12.693 ; Rise       ; clock           ;
;  outALU[20]         ; clock      ; 12.703 ; 12.703 ; Rise       ; clock           ;
;  outALU[21]         ; clock      ; 12.937 ; 12.937 ; Rise       ; clock           ;
;  outALU[22]         ; clock      ; 13.064 ; 13.064 ; Rise       ; clock           ;
;  outALU[23]         ; clock      ; 12.703 ; 12.703 ; Rise       ; clock           ;
;  outALU[24]         ; clock      ; 13.956 ; 13.956 ; Rise       ; clock           ;
;  outALU[25]         ; clock      ; 13.412 ; 13.412 ; Rise       ; clock           ;
;  outALU[26]         ; clock      ; 12.962 ; 12.962 ; Rise       ; clock           ;
;  outALU[27]         ; clock      ; 15.088 ; 15.088 ; Rise       ; clock           ;
;  outALU[28]         ; clock      ; 13.209 ; 13.209 ; Rise       ; clock           ;
;  outALU[29]         ; clock      ; 14.541 ; 14.541 ; Rise       ; clock           ;
;  outALU[30]         ; clock      ; 14.180 ; 14.180 ; Rise       ; clock           ;
;  outALU[31]         ; clock      ; 13.343 ; 13.343 ; Rise       ; clock           ;
; proxPC[*]           ; clock      ; 16.615 ; 16.615 ; Rise       ; clock           ;
;  proxPC[0]          ; clock      ; 15.048 ; 15.048 ; Rise       ; clock           ;
;  proxPC[1]          ; clock      ; 15.032 ; 15.032 ; Rise       ; clock           ;
;  proxPC[2]          ; clock      ; 15.260 ; 15.260 ; Rise       ; clock           ;
;  proxPC[3]          ; clock      ; 15.388 ; 15.388 ; Rise       ; clock           ;
;  proxPC[4]          ; clock      ; 15.414 ; 15.414 ; Rise       ; clock           ;
;  proxPC[5]          ; clock      ; 15.276 ; 15.276 ; Rise       ; clock           ;
;  proxPC[6]          ; clock      ; 15.792 ; 15.792 ; Rise       ; clock           ;
;  proxPC[7]          ; clock      ; 15.295 ; 15.295 ; Rise       ; clock           ;
;  proxPC[8]          ; clock      ; 15.429 ; 15.429 ; Rise       ; clock           ;
;  proxPC[9]          ; clock      ; 15.413 ; 15.413 ; Rise       ; clock           ;
;  proxPC[10]         ; clock      ; 15.362 ; 15.362 ; Rise       ; clock           ;
;  proxPC[11]         ; clock      ; 15.254 ; 15.254 ; Rise       ; clock           ;
;  proxPC[12]         ; clock      ; 15.701 ; 15.701 ; Rise       ; clock           ;
;  proxPC[13]         ; clock      ; 15.332 ; 15.332 ; Rise       ; clock           ;
;  proxPC[14]         ; clock      ; 15.015 ; 15.015 ; Rise       ; clock           ;
;  proxPC[15]         ; clock      ; 15.519 ; 15.519 ; Rise       ; clock           ;
;  proxPC[16]         ; clock      ; 15.590 ; 15.590 ; Rise       ; clock           ;
;  proxPC[17]         ; clock      ; 15.083 ; 15.083 ; Rise       ; clock           ;
;  proxPC[18]         ; clock      ; 15.535 ; 15.535 ; Rise       ; clock           ;
;  proxPC[19]         ; clock      ; 14.723 ; 14.723 ; Rise       ; clock           ;
;  proxPC[20]         ; clock      ; 14.867 ; 14.867 ; Rise       ; clock           ;
;  proxPC[21]         ; clock      ; 14.837 ; 14.837 ; Rise       ; clock           ;
;  proxPC[22]         ; clock      ; 14.930 ; 14.930 ; Rise       ; clock           ;
;  proxPC[23]         ; clock      ; 15.616 ; 15.616 ; Rise       ; clock           ;
;  proxPC[24]         ; clock      ; 15.348 ; 15.348 ; Rise       ; clock           ;
;  proxPC[25]         ; clock      ; 16.016 ; 16.016 ; Rise       ; clock           ;
;  proxPC[26]         ; clock      ; 15.581 ; 15.581 ; Rise       ; clock           ;
;  proxPC[27]         ; clock      ; 15.583 ; 15.583 ; Rise       ; clock           ;
;  proxPC[28]         ; clock      ; 15.671 ; 15.671 ; Rise       ; clock           ;
;  proxPC[29]         ; clock      ; 16.615 ; 16.615 ; Rise       ; clock           ;
;  proxPC[30]         ; clock      ; 16.166 ; 16.166 ; Rise       ; clock           ;
;  proxPC[31]         ; clock      ; 16.413 ; 16.413 ; Rise       ; clock           ;
; InstBefIFID[*]      ; clock2     ; 6.443  ; 6.443  ; Rise       ; clock2          ;
;  InstBefIFID[0]     ; clock2     ; 6.155  ; 6.155  ; Rise       ; clock2          ;
;  InstBefIFID[1]     ; clock2     ; 6.001  ; 6.001  ; Rise       ; clock2          ;
;  InstBefIFID[2]     ; clock2     ; 6.153  ; 6.153  ; Rise       ; clock2          ;
;  InstBefIFID[3]     ; clock2     ; 6.038  ; 6.038  ; Rise       ; clock2          ;
;  InstBefIFID[4]     ; clock2     ; 5.767  ; 5.767  ; Rise       ; clock2          ;
;  InstBefIFID[5]     ; clock2     ; 5.747  ; 5.747  ; Rise       ; clock2          ;
;  InstBefIFID[6]     ; clock2     ; 5.765  ; 5.765  ; Rise       ; clock2          ;
;  InstBefIFID[7]     ; clock2     ; 5.745  ; 5.745  ; Rise       ; clock2          ;
;  InstBefIFID[8]     ; clock2     ; 6.221  ; 6.221  ; Rise       ; clock2          ;
;  InstBefIFID[9]     ; clock2     ; 6.269  ; 6.269  ; Rise       ; clock2          ;
;  InstBefIFID[10]    ; clock2     ; 6.017  ; 6.017  ; Rise       ; clock2          ;
;  InstBefIFID[11]    ; clock2     ; 5.933  ; 5.933  ; Rise       ; clock2          ;
;  InstBefIFID[12]    ; clock2     ; 5.930  ; 5.930  ; Rise       ; clock2          ;
;  InstBefIFID[13]    ; clock2     ; 5.913  ; 5.913  ; Rise       ; clock2          ;
;  InstBefIFID[14]    ; clock2     ; 5.925  ; 5.925  ; Rise       ; clock2          ;
;  InstBefIFID[15]    ; clock2     ; 5.930  ; 5.930  ; Rise       ; clock2          ;
;  InstBefIFID[16]    ; clock2     ; 6.443  ; 6.443  ; Rise       ; clock2          ;
;  InstBefIFID[17]    ; clock2     ; 5.937  ; 5.937  ; Rise       ; clock2          ;
;  InstBefIFID[18]    ; clock2     ; 5.898  ; 5.898  ; Rise       ; clock2          ;
;  InstBefIFID[19]    ; clock2     ; 5.916  ; 5.916  ; Rise       ; clock2          ;
;  InstBefIFID[20]    ; clock2     ; 5.989  ; 5.989  ; Rise       ; clock2          ;
;  InstBefIFID[21]    ; clock2     ; 6.012  ; 6.012  ; Rise       ; clock2          ;
;  InstBefIFID[22]    ; clock2     ; 6.050  ; 6.050  ; Rise       ; clock2          ;
;  InstBefIFID[23]    ; clock2     ; 5.770  ; 5.770  ; Rise       ; clock2          ;
;  InstBefIFID[24]    ; clock2     ; 6.215  ; 6.215  ; Rise       ; clock2          ;
;  InstBefIFID[25]    ; clock2     ; 6.168  ; 6.168  ; Rise       ; clock2          ;
;  InstBefIFID[26]    ; clock2     ; 6.292  ; 6.292  ; Rise       ; clock2          ;
;  InstBefIFID[27]    ; clock2     ; 6.252  ; 6.252  ; Rise       ; clock2          ;
;  InstBefIFID[28]    ; clock2     ; 5.768  ; 5.768  ; Rise       ; clock2          ;
;  InstBefIFID[29]    ; clock2     ; 5.767  ; 5.767  ; Rise       ; clock2          ;
;  InstBefIFID[30]    ; clock2     ; 5.762  ; 5.762  ; Rise       ; clock2          ;
;  InstBefIFID[31]    ; clock2     ; 5.762  ; 5.762  ; Rise       ; clock2          ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; A[*]                ; clock      ; 4.818 ; 4.818 ; Rise       ; clock           ;
;  A[0]               ; clock      ; 5.396 ; 5.396 ; Rise       ; clock           ;
;  A[1]               ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  A[2]               ; clock      ; 5.077 ; 5.077 ; Rise       ; clock           ;
;  A[3]               ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  A[4]               ; clock      ; 5.405 ; 5.405 ; Rise       ; clock           ;
;  A[5]               ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  A[6]               ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  A[7]               ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  A[8]               ; clock      ; 5.194 ; 5.194 ; Rise       ; clock           ;
;  A[9]               ; clock      ; 5.007 ; 5.007 ; Rise       ; clock           ;
;  A[10]              ; clock      ; 5.634 ; 5.634 ; Rise       ; clock           ;
;  A[11]              ; clock      ; 5.150 ; 5.150 ; Rise       ; clock           ;
;  A[12]              ; clock      ; 5.157 ; 5.157 ; Rise       ; clock           ;
;  A[13]              ; clock      ; 5.328 ; 5.328 ; Rise       ; clock           ;
;  A[14]              ; clock      ; 5.566 ; 5.566 ; Rise       ; clock           ;
;  A[15]              ; clock      ; 5.058 ; 5.058 ; Rise       ; clock           ;
;  A[16]              ; clock      ; 4.962 ; 4.962 ; Rise       ; clock           ;
;  A[17]              ; clock      ; 4.818 ; 4.818 ; Rise       ; clock           ;
;  A[18]              ; clock      ; 5.207 ; 5.207 ; Rise       ; clock           ;
;  A[19]              ; clock      ; 5.112 ; 5.112 ; Rise       ; clock           ;
;  A[20]              ; clock      ; 5.171 ; 5.171 ; Rise       ; clock           ;
;  A[21]              ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
;  A[22]              ; clock      ; 5.084 ; 5.084 ; Rise       ; clock           ;
;  A[23]              ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  A[24]              ; clock      ; 5.590 ; 5.590 ; Rise       ; clock           ;
;  A[25]              ; clock      ; 5.055 ; 5.055 ; Rise       ; clock           ;
;  A[26]              ; clock      ; 5.609 ; 5.609 ; Rise       ; clock           ;
;  A[27]              ; clock      ; 5.113 ; 5.113 ; Rise       ; clock           ;
;  A[28]              ; clock      ; 6.082 ; 6.082 ; Rise       ; clock           ;
;  A[29]              ; clock      ; 5.160 ; 5.160 ; Rise       ; clock           ;
;  A[30]              ; clock      ; 5.275 ; 5.275 ; Rise       ; clock           ;
;  A[31]              ; clock      ; 5.285 ; 5.285 ; Rise       ; clock           ;
; B[*]                ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
;  B[0]               ; clock      ; 6.532 ; 6.532 ; Rise       ; clock           ;
;  B[1]               ; clock      ; 5.948 ; 5.948 ; Rise       ; clock           ;
;  B[2]               ; clock      ; 6.494 ; 6.494 ; Rise       ; clock           ;
;  B[3]               ; clock      ; 5.952 ; 5.952 ; Rise       ; clock           ;
;  B[4]               ; clock      ; 6.284 ; 6.284 ; Rise       ; clock           ;
;  B[5]               ; clock      ; 6.428 ; 6.428 ; Rise       ; clock           ;
;  B[6]               ; clock      ; 5.561 ; 5.561 ; Rise       ; clock           ;
;  B[7]               ; clock      ; 5.634 ; 5.634 ; Rise       ; clock           ;
;  B[8]               ; clock      ; 6.563 ; 6.563 ; Rise       ; clock           ;
;  B[9]               ; clock      ; 6.349 ; 6.349 ; Rise       ; clock           ;
;  B[10]              ; clock      ; 6.669 ; 6.669 ; Rise       ; clock           ;
;  B[11]              ; clock      ; 6.255 ; 6.255 ; Rise       ; clock           ;
;  B[12]              ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  B[13]              ; clock      ; 6.859 ; 6.859 ; Rise       ; clock           ;
;  B[14]              ; clock      ; 5.850 ; 5.850 ; Rise       ; clock           ;
;  B[15]              ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  B[16]              ; clock      ; 5.861 ; 5.861 ; Rise       ; clock           ;
;  B[17]              ; clock      ; 6.289 ; 6.289 ; Rise       ; clock           ;
;  B[18]              ; clock      ; 6.119 ; 6.119 ; Rise       ; clock           ;
;  B[19]              ; clock      ; 7.057 ; 7.057 ; Rise       ; clock           ;
;  B[20]              ; clock      ; 6.354 ; 6.354 ; Rise       ; clock           ;
;  B[21]              ; clock      ; 6.111 ; 6.111 ; Rise       ; clock           ;
;  B[22]              ; clock      ; 6.161 ; 6.161 ; Rise       ; clock           ;
;  B[23]              ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
;  B[24]              ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
;  B[25]              ; clock      ; 6.702 ; 6.702 ; Rise       ; clock           ;
;  B[26]              ; clock      ; 6.037 ; 6.037 ; Rise       ; clock           ;
;  B[27]              ; clock      ; 5.689 ; 5.689 ; Rise       ; clock           ;
;  B[28]              ; clock      ; 5.776 ; 5.776 ; Rise       ; clock           ;
;  B[29]              ; clock      ; 6.443 ; 6.443 ; Rise       ; clock           ;
;  B[30]              ; clock      ; 5.542 ; 5.542 ; Rise       ; clock           ;
;  B[31]              ; clock      ; 6.468 ; 6.468 ; Rise       ; clock           ;
; EscreveMem          ; clock      ; 5.323 ; 5.323 ; Rise       ; clock           ;
; EscreveReg          ; clock      ; 5.547 ; 5.547 ; Rise       ; clock           ;
; High[*]             ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
;  High[0]            ; clock      ; 4.120 ; 4.120 ; Rise       ; clock           ;
;  High[1]            ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  High[2]            ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  High[3]            ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
;  High[4]            ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  High[5]            ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  High[6]            ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  High[7]            ; clock      ; 4.359 ; 4.359 ; Rise       ; clock           ;
;  High[8]            ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  High[9]            ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  High[10]           ; clock      ; 4.911 ; 4.911 ; Rise       ; clock           ;
;  High[11]           ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  High[12]           ; clock      ; 4.699 ; 4.699 ; Rise       ; clock           ;
;  High[13]           ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  High[14]           ; clock      ; 4.623 ; 4.623 ; Rise       ; clock           ;
;  High[15]           ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  High[16]           ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  High[17]           ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  High[18]           ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  High[19]           ; clock      ; 4.983 ; 4.983 ; Rise       ; clock           ;
;  High[20]           ; clock      ; 4.574 ; 4.574 ; Rise       ; clock           ;
;  High[21]           ; clock      ; 4.277 ; 4.277 ; Rise       ; clock           ;
;  High[22]           ; clock      ; 4.266 ; 4.266 ; Rise       ; clock           ;
;  High[23]           ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  High[24]           ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  High[25]           ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  High[26]           ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  High[27]           ; clock      ; 4.476 ; 4.476 ; Rise       ; clock           ;
;  High[28]           ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  High[29]           ; clock      ; 4.561 ; 4.561 ; Rise       ; clock           ;
;  High[30]           ; clock      ; 4.307 ; 4.307 ; Rise       ; clock           ;
;  High[31]           ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
; Instruction[*]      ; clock      ; 3.404 ; 3.404 ; Rise       ; clock           ;
;  Instruction[0]     ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  Instruction[1]     ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  Instruction[2]     ; clock      ; 5.067 ; 5.067 ; Rise       ; clock           ;
;  Instruction[3]     ; clock      ; 5.054 ; 5.054 ; Rise       ; clock           ;
;  Instruction[4]     ; clock      ; 4.667 ; 4.667 ; Rise       ; clock           ;
;  Instruction[5]     ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  Instruction[6]     ; clock      ; 5.056 ; 5.056 ; Rise       ; clock           ;
;  Instruction[7]     ; clock      ; 4.858 ; 4.858 ; Rise       ; clock           ;
;  Instruction[8]     ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  Instruction[9]     ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  Instruction[10]    ; clock      ; 4.985 ; 4.985 ; Rise       ; clock           ;
;  Instruction[11]    ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  Instruction[12]    ; clock      ; 4.829 ; 4.829 ; Rise       ; clock           ;
;  Instruction[13]    ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  Instruction[14]    ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  Instruction[15]    ; clock      ; 4.450 ; 4.450 ; Rise       ; clock           ;
;  Instruction[16]    ; clock      ; 3.404 ; 3.404 ; Rise       ; clock           ;
;  Instruction[17]    ; clock      ; 3.426 ; 3.426 ; Rise       ; clock           ;
;  Instruction[18]    ; clock      ; 4.265 ; 4.265 ; Rise       ; clock           ;
;  Instruction[19]    ; clock      ; 4.904 ; 4.904 ; Rise       ; clock           ;
;  Instruction[20]    ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  Instruction[21]    ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  Instruction[22]    ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  Instruction[23]    ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  Instruction[24]    ; clock      ; 4.804 ; 4.804 ; Rise       ; clock           ;
;  Instruction[25]    ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  Instruction[26]    ; clock      ; 5.015 ; 5.015 ; Rise       ; clock           ;
;  Instruction[27]    ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  Instruction[28]    ; clock      ; 4.631 ; 4.631 ; Rise       ; clock           ;
;  Instruction[29]    ; clock      ; 5.062 ; 5.062 ; Rise       ; clock           ;
;  Instruction[30]    ; clock      ; 4.651 ; 4.651 ; Rise       ; clock           ;
;  Instruction[31]    ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
; Jump                ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
; Low[*]              ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  Low[0]             ; clock      ; 4.038 ; 4.038 ; Rise       ; clock           ;
;  Low[1]             ; clock      ; 4.054 ; 4.054 ; Rise       ; clock           ;
;  Low[2]             ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  Low[3]             ; clock      ; 4.451 ; 4.451 ; Rise       ; clock           ;
;  Low[4]             ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  Low[5]             ; clock      ; 4.143 ; 4.143 ; Rise       ; clock           ;
;  Low[6]             ; clock      ; 3.932 ; 3.932 ; Rise       ; clock           ;
;  Low[7]             ; clock      ; 4.406 ; 4.406 ; Rise       ; clock           ;
;  Low[8]             ; clock      ; 4.480 ; 4.480 ; Rise       ; clock           ;
;  Low[9]             ; clock      ; 4.407 ; 4.407 ; Rise       ; clock           ;
;  Low[10]            ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  Low[11]            ; clock      ; 4.360 ; 4.360 ; Rise       ; clock           ;
;  Low[12]            ; clock      ; 4.848 ; 4.848 ; Rise       ; clock           ;
;  Low[13]            ; clock      ; 4.879 ; 4.879 ; Rise       ; clock           ;
;  Low[14]            ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  Low[15]            ; clock      ; 4.087 ; 4.087 ; Rise       ; clock           ;
;  Low[16]            ; clock      ; 4.705 ; 4.705 ; Rise       ; clock           ;
;  Low[17]            ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  Low[18]            ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  Low[19]            ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  Low[20]            ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  Low[21]            ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  Low[22]            ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  Low[23]            ; clock      ; 4.559 ; 4.559 ; Rise       ; clock           ;
;  Low[24]            ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  Low[25]            ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  Low[26]            ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  Low[27]            ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  Low[28]            ; clock      ; 4.113 ; 4.113 ; Rise       ; clock           ;
;  Low[29]            ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  Low[30]            ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  Low[31]            ; clock      ; 4.942 ; 4.942 ; Rise       ; clock           ;
; MemDataIn[*]        ; clock      ; 4.746 ; 4.746 ; Rise       ; clock           ;
;  MemDataIn[0]       ; clock      ; 5.629 ; 5.629 ; Rise       ; clock           ;
;  MemDataIn[1]       ; clock      ; 4.864 ; 4.864 ; Rise       ; clock           ;
;  MemDataIn[2]       ; clock      ; 5.432 ; 5.432 ; Rise       ; clock           ;
;  MemDataIn[3]       ; clock      ; 5.778 ; 5.778 ; Rise       ; clock           ;
;  MemDataIn[4]       ; clock      ; 5.556 ; 5.556 ; Rise       ; clock           ;
;  MemDataIn[5]       ; clock      ; 5.502 ; 5.502 ; Rise       ; clock           ;
;  MemDataIn[6]       ; clock      ; 5.396 ; 5.396 ; Rise       ; clock           ;
;  MemDataIn[7]       ; clock      ; 5.559 ; 5.559 ; Rise       ; clock           ;
;  MemDataIn[8]       ; clock      ; 5.240 ; 5.240 ; Rise       ; clock           ;
;  MemDataIn[9]       ; clock      ; 5.717 ; 5.717 ; Rise       ; clock           ;
;  MemDataIn[10]      ; clock      ; 5.099 ; 5.099 ; Rise       ; clock           ;
;  MemDataIn[11]      ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  MemDataIn[12]      ; clock      ; 5.036 ; 5.036 ; Rise       ; clock           ;
;  MemDataIn[13]      ; clock      ; 5.313 ; 5.313 ; Rise       ; clock           ;
;  MemDataIn[14]      ; clock      ; 5.076 ; 5.076 ; Rise       ; clock           ;
;  MemDataIn[15]      ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  MemDataIn[16]      ; clock      ; 5.417 ; 5.417 ; Rise       ; clock           ;
;  MemDataIn[17]      ; clock      ; 5.379 ; 5.379 ; Rise       ; clock           ;
;  MemDataIn[18]      ; clock      ; 5.568 ; 5.568 ; Rise       ; clock           ;
;  MemDataIn[19]      ; clock      ; 5.676 ; 5.676 ; Rise       ; clock           ;
;  MemDataIn[20]      ; clock      ; 5.548 ; 5.548 ; Rise       ; clock           ;
;  MemDataIn[21]      ; clock      ; 5.071 ; 5.071 ; Rise       ; clock           ;
;  MemDataIn[22]      ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  MemDataIn[23]      ; clock      ; 5.563 ; 5.563 ; Rise       ; clock           ;
;  MemDataIn[24]      ; clock      ; 4.746 ; 4.746 ; Rise       ; clock           ;
;  MemDataIn[25]      ; clock      ; 5.507 ; 5.507 ; Rise       ; clock           ;
;  MemDataIn[26]      ; clock      ; 4.928 ; 4.928 ; Rise       ; clock           ;
;  MemDataIn[27]      ; clock      ; 5.241 ; 5.241 ; Rise       ; clock           ;
;  MemDataIn[28]      ; clock      ; 5.434 ; 5.434 ; Rise       ; clock           ;
;  MemDataIn[29]      ; clock      ; 5.190 ; 5.190 ; Rise       ; clock           ;
;  MemDataIn[30]      ; clock      ; 4.847 ; 4.847 ; Rise       ; clock           ;
;  MemDataIn[31]      ; clock      ; 5.423 ; 5.423 ; Rise       ; clock           ;
; MemParaReg          ; clock      ; 5.280 ; 5.280 ; Rise       ; clock           ;
; MemReadValue[*]     ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  MemReadValue[0]    ; clock      ; 6.061 ; 6.061 ; Rise       ; clock           ;
;  MemReadValue[1]    ; clock      ; 6.248 ; 6.248 ; Rise       ; clock           ;
;  MemReadValue[2]    ; clock      ; 6.339 ; 6.339 ; Rise       ; clock           ;
;  MemReadValue[3]    ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
;  MemReadValue[4]    ; clock      ; 6.039 ; 6.039 ; Rise       ; clock           ;
;  MemReadValue[5]    ; clock      ; 6.594 ; 6.594 ; Rise       ; clock           ;
;  MemReadValue[6]    ; clock      ; 6.475 ; 6.475 ; Rise       ; clock           ;
;  MemReadValue[7]    ; clock      ; 6.033 ; 6.033 ; Rise       ; clock           ;
;  MemReadValue[8]    ; clock      ; 6.462 ; 6.462 ; Rise       ; clock           ;
;  MemReadValue[9]    ; clock      ; 6.084 ; 6.084 ; Rise       ; clock           ;
;  MemReadValue[10]   ; clock      ; 6.500 ; 6.500 ; Rise       ; clock           ;
;  MemReadValue[11]   ; clock      ; 5.976 ; 5.976 ; Rise       ; clock           ;
;  MemReadValue[12]   ; clock      ; 6.073 ; 6.073 ; Rise       ; clock           ;
;  MemReadValue[13]   ; clock      ; 6.060 ; 6.060 ; Rise       ; clock           ;
;  MemReadValue[14]   ; clock      ; 6.469 ; 6.469 ; Rise       ; clock           ;
;  MemReadValue[15]   ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  MemReadValue[16]   ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  MemReadValue[17]   ; clock      ; 6.071 ; 6.071 ; Rise       ; clock           ;
;  MemReadValue[18]   ; clock      ; 6.182 ; 6.182 ; Rise       ; clock           ;
;  MemReadValue[19]   ; clock      ; 6.836 ; 6.836 ; Rise       ; clock           ;
;  MemReadValue[20]   ; clock      ; 6.331 ; 6.331 ; Rise       ; clock           ;
;  MemReadValue[21]   ; clock      ; 5.935 ; 5.935 ; Rise       ; clock           ;
;  MemReadValue[22]   ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  MemReadValue[23]   ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  MemReadValue[24]   ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  MemReadValue[25]   ; clock      ; 6.536 ; 6.536 ; Rise       ; clock           ;
;  MemReadValue[26]   ; clock      ; 5.925 ; 5.925 ; Rise       ; clock           ;
;  MemReadValue[27]   ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  MemReadValue[28]   ; clock      ; 6.243 ; 6.243 ; Rise       ; clock           ;
;  MemReadValue[29]   ; clock      ; 6.161 ; 6.161 ; Rise       ; clock           ;
;  MemReadValue[30]   ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
;  MemReadValue[31]   ; clock      ; 5.934 ; 5.934 ; Rise       ; clock           ;
; OrigPC              ; clock      ; 4.692 ; 4.692 ; Rise       ; clock           ;
; WBwriteData[*]      ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  WBwriteData[0]     ; clock      ; 4.523 ; 4.523 ; Rise       ; clock           ;
;  WBwriteData[1]     ; clock      ; 4.651 ; 4.651 ; Rise       ; clock           ;
;  WBwriteData[2]     ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  WBwriteData[3]     ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  WBwriteData[4]     ; clock      ; 5.074 ; 5.074 ; Rise       ; clock           ;
;  WBwriteData[5]     ; clock      ; 5.136 ; 5.136 ; Rise       ; clock           ;
;  WBwriteData[6]     ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  WBwriteData[7]     ; clock      ; 5.195 ; 5.195 ; Rise       ; clock           ;
;  WBwriteData[8]     ; clock      ; 4.069 ; 4.069 ; Rise       ; clock           ;
;  WBwriteData[9]     ; clock      ; 4.844 ; 4.844 ; Rise       ; clock           ;
;  WBwriteData[10]    ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  WBwriteData[11]    ; clock      ; 4.974 ; 4.974 ; Rise       ; clock           ;
;  WBwriteData[12]    ; clock      ; 4.546 ; 4.546 ; Rise       ; clock           ;
;  WBwriteData[13]    ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  WBwriteData[14]    ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  WBwriteData[15]    ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  WBwriteData[16]    ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  WBwriteData[17]    ; clock      ; 4.727 ; 4.727 ; Rise       ; clock           ;
;  WBwriteData[18]    ; clock      ; 5.124 ; 5.124 ; Rise       ; clock           ;
;  WBwriteData[19]    ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  WBwriteData[20]    ; clock      ; 4.958 ; 4.958 ; Rise       ; clock           ;
;  WBwriteData[21]    ; clock      ; 4.758 ; 4.758 ; Rise       ; clock           ;
;  WBwriteData[22]    ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  WBwriteData[23]    ; clock      ; 4.223 ; 4.223 ; Rise       ; clock           ;
;  WBwriteData[24]    ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  WBwriteData[25]    ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  WBwriteData[26]    ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  WBwriteData[27]    ; clock      ; 4.018 ; 4.018 ; Rise       ; clock           ;
;  WBwriteData[28]    ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  WBwriteData[29]    ; clock      ; 4.930 ; 4.930 ; Rise       ; clock           ;
;  WBwriteData[30]    ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  WBwriteData[31]    ; clock      ; 4.754 ; 4.754 ; Rise       ; clock           ;
; WBwriteRegister[*]  ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  WBwriteRegister[0] ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  WBwriteRegister[1] ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  WBwriteRegister[2] ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  WBwriteRegister[3] ; clock      ; 4.597 ; 4.597 ; Rise       ; clock           ;
;  WBwriteRegister[4] ; clock      ; 4.876 ; 4.876 ; Rise       ; clock           ;
; adressMem[*]        ; clock      ; 4.926 ; 4.926 ; Rise       ; clock           ;
;  adressMem[0]       ; clock      ; 5.636 ; 5.636 ; Rise       ; clock           ;
;  adressMem[1]       ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
;  adressMem[2]       ; clock      ; 5.102 ; 5.102 ; Rise       ; clock           ;
;  adressMem[3]       ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  adressMem[4]       ; clock      ; 5.712 ; 5.712 ; Rise       ; clock           ;
;  adressMem[5]       ; clock      ; 4.926 ; 4.926 ; Rise       ; clock           ;
;  adressMem[6]       ; clock      ; 5.434 ; 5.434 ; Rise       ; clock           ;
;  adressMem[7]       ; clock      ; 6.121 ; 6.121 ; Rise       ; clock           ;
;  adressMem[8]       ; clock      ; 6.291 ; 6.291 ; Rise       ; clock           ;
;  adressMem[9]       ; clock      ; 5.571 ; 5.571 ; Rise       ; clock           ;
; atualPC[*]          ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  atualPC[0]         ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
;  atualPC[1]         ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  atualPC[2]         ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
;  atualPC[3]         ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  atualPC[4]         ; clock      ; 4.036 ; 4.036 ; Rise       ; clock           ;
;  atualPC[5]         ; clock      ; 4.085 ; 4.085 ; Rise       ; clock           ;
;  atualPC[6]         ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  atualPC[7]         ; clock      ; 4.086 ; 4.086 ; Rise       ; clock           ;
;  atualPC[8]         ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
;  atualPC[9]         ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  atualPC[10]        ; clock      ; 4.058 ; 4.058 ; Rise       ; clock           ;
;  atualPC[11]        ; clock      ; 4.138 ; 4.138 ; Rise       ; clock           ;
;  atualPC[12]        ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
;  atualPC[13]        ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  atualPC[14]        ; clock      ; 4.569 ; 4.569 ; Rise       ; clock           ;
;  atualPC[15]        ; clock      ; 4.424 ; 4.424 ; Rise       ; clock           ;
;  atualPC[16]        ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  atualPC[17]        ; clock      ; 4.112 ; 4.112 ; Rise       ; clock           ;
;  atualPC[18]        ; clock      ; 4.038 ; 4.038 ; Rise       ; clock           ;
;  atualPC[19]        ; clock      ; 4.178 ; 4.178 ; Rise       ; clock           ;
;  atualPC[20]        ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  atualPC[21]        ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  atualPC[22]        ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  atualPC[23]        ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  atualPC[24]        ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  atualPC[25]        ; clock      ; 4.220 ; 4.220 ; Rise       ; clock           ;
;  atualPC[26]        ; clock      ; 4.266 ; 4.266 ; Rise       ; clock           ;
;  atualPC[27]        ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  atualPC[28]        ; clock      ; 4.440 ; 4.440 ; Rise       ; clock           ;
;  atualPC[29]        ; clock      ; 4.353 ; 4.353 ; Rise       ; clock           ;
;  atualPC[30]        ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
;  atualPC[31]        ; clock      ; 4.050 ; 4.050 ; Rise       ; clock           ;
; outALU[*]           ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  outALU[0]          ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  outALU[1]          ; clock      ; 5.033 ; 5.033 ; Rise       ; clock           ;
;  outALU[2]          ; clock      ; 5.636 ; 5.636 ; Rise       ; clock           ;
;  outALU[3]          ; clock      ; 5.525 ; 5.525 ; Rise       ; clock           ;
;  outALU[4]          ; clock      ; 5.102 ; 5.102 ; Rise       ; clock           ;
;  outALU[5]          ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  outALU[6]          ; clock      ; 5.724 ; 5.724 ; Rise       ; clock           ;
;  outALU[7]          ; clock      ; 4.926 ; 4.926 ; Rise       ; clock           ;
;  outALU[8]          ; clock      ; 5.434 ; 5.434 ; Rise       ; clock           ;
;  outALU[9]          ; clock      ; 6.250 ; 6.250 ; Rise       ; clock           ;
;  outALU[10]         ; clock      ; 6.291 ; 6.291 ; Rise       ; clock           ;
;  outALU[11]         ; clock      ; 5.584 ; 5.584 ; Rise       ; clock           ;
;  outALU[12]         ; clock      ; 5.552 ; 5.552 ; Rise       ; clock           ;
;  outALU[13]         ; clock      ; 5.278 ; 5.278 ; Rise       ; clock           ;
;  outALU[14]         ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  outALU[15]         ; clock      ; 5.516 ; 5.516 ; Rise       ; clock           ;
;  outALU[16]         ; clock      ; 5.452 ; 5.452 ; Rise       ; clock           ;
;  outALU[17]         ; clock      ; 5.963 ; 5.963 ; Rise       ; clock           ;
;  outALU[18]         ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  outALU[19]         ; clock      ; 5.739 ; 5.739 ; Rise       ; clock           ;
;  outALU[20]         ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  outALU[21]         ; clock      ; 5.371 ; 5.371 ; Rise       ; clock           ;
;  outALU[22]         ; clock      ; 5.642 ; 5.642 ; Rise       ; clock           ;
;  outALU[23]         ; clock      ; 5.500 ; 5.500 ; Rise       ; clock           ;
;  outALU[24]         ; clock      ; 5.060 ; 5.060 ; Rise       ; clock           ;
;  outALU[25]         ; clock      ; 5.514 ; 5.514 ; Rise       ; clock           ;
;  outALU[26]         ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  outALU[27]         ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  outALU[28]         ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
;  outALU[29]         ; clock      ; 5.497 ; 5.497 ; Rise       ; clock           ;
;  outALU[30]         ; clock      ; 6.036 ; 6.036 ; Rise       ; clock           ;
;  outALU[31]         ; clock      ; 5.563 ; 5.563 ; Rise       ; clock           ;
; proxPC[*]           ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  proxPC[0]          ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  proxPC[1]          ; clock      ; 5.100 ; 5.100 ; Rise       ; clock           ;
;  proxPC[2]          ; clock      ; 5.585 ; 5.585 ; Rise       ; clock           ;
;  proxPC[3]          ; clock      ; 4.913 ; 4.913 ; Rise       ; clock           ;
;  proxPC[4]          ; clock      ; 5.148 ; 5.148 ; Rise       ; clock           ;
;  proxPC[5]          ; clock      ; 5.182 ; 5.182 ; Rise       ; clock           ;
;  proxPC[6]          ; clock      ; 5.470 ; 5.470 ; Rise       ; clock           ;
;  proxPC[7]          ; clock      ; 5.257 ; 5.257 ; Rise       ; clock           ;
;  proxPC[8]          ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  proxPC[9]          ; clock      ; 4.885 ; 4.885 ; Rise       ; clock           ;
;  proxPC[10]         ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  proxPC[11]         ; clock      ; 5.228 ; 5.228 ; Rise       ; clock           ;
;  proxPC[12]         ; clock      ; 5.236 ; 5.236 ; Rise       ; clock           ;
;  proxPC[13]         ; clock      ; 5.379 ; 5.379 ; Rise       ; clock           ;
;  proxPC[14]         ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  proxPC[15]         ; clock      ; 5.072 ; 5.072 ; Rise       ; clock           ;
;  proxPC[16]         ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  proxPC[17]         ; clock      ; 4.950 ; 4.950 ; Rise       ; clock           ;
;  proxPC[18]         ; clock      ; 4.984 ; 4.984 ; Rise       ; clock           ;
;  proxPC[19]         ; clock      ; 4.709 ; 4.709 ; Rise       ; clock           ;
;  proxPC[20]         ; clock      ; 4.846 ; 4.846 ; Rise       ; clock           ;
;  proxPC[21]         ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  proxPC[22]         ; clock      ; 4.701 ; 4.701 ; Rise       ; clock           ;
;  proxPC[23]         ; clock      ; 5.329 ; 5.329 ; Rise       ; clock           ;
;  proxPC[24]         ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  proxPC[25]         ; clock      ; 5.385 ; 5.385 ; Rise       ; clock           ;
;  proxPC[26]         ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  proxPC[27]         ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  proxPC[28]         ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  proxPC[29]         ; clock      ; 5.429 ; 5.429 ; Rise       ; clock           ;
;  proxPC[30]         ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  proxPC[31]         ; clock      ; 4.913 ; 4.913 ; Rise       ; clock           ;
; InstBefIFID[*]      ; clock2     ; 5.745 ; 5.745 ; Rise       ; clock2          ;
;  InstBefIFID[0]     ; clock2     ; 6.155 ; 6.155 ; Rise       ; clock2          ;
;  InstBefIFID[1]     ; clock2     ; 6.001 ; 6.001 ; Rise       ; clock2          ;
;  InstBefIFID[2]     ; clock2     ; 6.153 ; 6.153 ; Rise       ; clock2          ;
;  InstBefIFID[3]     ; clock2     ; 6.038 ; 6.038 ; Rise       ; clock2          ;
;  InstBefIFID[4]     ; clock2     ; 5.767 ; 5.767 ; Rise       ; clock2          ;
;  InstBefIFID[5]     ; clock2     ; 5.747 ; 5.747 ; Rise       ; clock2          ;
;  InstBefIFID[6]     ; clock2     ; 5.765 ; 5.765 ; Rise       ; clock2          ;
;  InstBefIFID[7]     ; clock2     ; 5.745 ; 5.745 ; Rise       ; clock2          ;
;  InstBefIFID[8]     ; clock2     ; 6.221 ; 6.221 ; Rise       ; clock2          ;
;  InstBefIFID[9]     ; clock2     ; 6.269 ; 6.269 ; Rise       ; clock2          ;
;  InstBefIFID[10]    ; clock2     ; 6.017 ; 6.017 ; Rise       ; clock2          ;
;  InstBefIFID[11]    ; clock2     ; 5.933 ; 5.933 ; Rise       ; clock2          ;
;  InstBefIFID[12]    ; clock2     ; 5.930 ; 5.930 ; Rise       ; clock2          ;
;  InstBefIFID[13]    ; clock2     ; 5.913 ; 5.913 ; Rise       ; clock2          ;
;  InstBefIFID[14]    ; clock2     ; 5.925 ; 5.925 ; Rise       ; clock2          ;
;  InstBefIFID[15]    ; clock2     ; 5.930 ; 5.930 ; Rise       ; clock2          ;
;  InstBefIFID[16]    ; clock2     ; 6.443 ; 6.443 ; Rise       ; clock2          ;
;  InstBefIFID[17]    ; clock2     ; 5.937 ; 5.937 ; Rise       ; clock2          ;
;  InstBefIFID[18]    ; clock2     ; 5.898 ; 5.898 ; Rise       ; clock2          ;
;  InstBefIFID[19]    ; clock2     ; 5.916 ; 5.916 ; Rise       ; clock2          ;
;  InstBefIFID[20]    ; clock2     ; 5.989 ; 5.989 ; Rise       ; clock2          ;
;  InstBefIFID[21]    ; clock2     ; 6.012 ; 6.012 ; Rise       ; clock2          ;
;  InstBefIFID[22]    ; clock2     ; 6.050 ; 6.050 ; Rise       ; clock2          ;
;  InstBefIFID[23]    ; clock2     ; 5.770 ; 5.770 ; Rise       ; clock2          ;
;  InstBefIFID[24]    ; clock2     ; 6.215 ; 6.215 ; Rise       ; clock2          ;
;  InstBefIFID[25]    ; clock2     ; 6.168 ; 6.168 ; Rise       ; clock2          ;
;  InstBefIFID[26]    ; clock2     ; 6.292 ; 6.292 ; Rise       ; clock2          ;
;  InstBefIFID[27]    ; clock2     ; 6.252 ; 6.252 ; Rise       ; clock2          ;
;  InstBefIFID[28]    ; clock2     ; 5.768 ; 5.768 ; Rise       ; clock2          ;
;  InstBefIFID[29]    ; clock2     ; 5.767 ; 5.767 ; Rise       ; clock2          ;
;  InstBefIFID[30]    ; clock2     ; 5.762 ; 5.762 ; Rise       ; clock2          ;
;  InstBefIFID[31]    ; clock2     ; 5.762 ; 5.762 ; Rise       ; clock2          ;
+---------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+--------+------------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery   ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+------------+---------+---------------------+
; Worst-case Slack ; -128.495   ; -0.582 ; -24.396    ; 1.169   ; -2.000              ;
;  clock           ; -128.495   ; -0.582 ; -24.396    ; 1.169   ; -2.000              ;
;  clock2          ; -0.769     ; 0.289  ; N/A        ; N/A     ; -1.423              ;
; Design-wide TNS  ; -17075.92  ; -7.025 ; -15489.966 ; 0.0     ; -3001.304           ;
;  clock           ; -17046.290 ; -7.025 ; -15489.966 ; 0.000   ; -2772.244           ;
;  clock2          ; -29.630    ; 0.000  ; N/A        ; N/A     ; -229.060            ;
+------------------+------------+--------+------------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; A[*]                ; clock      ; 21.400 ; 21.400 ; Rise       ; clock           ;
;  A[0]               ; clock      ; 19.458 ; 19.458 ; Rise       ; clock           ;
;  A[1]               ; clock      ; 18.338 ; 18.338 ; Rise       ; clock           ;
;  A[2]               ; clock      ; 18.526 ; 18.526 ; Rise       ; clock           ;
;  A[3]               ; clock      ; 19.161 ; 19.161 ; Rise       ; clock           ;
;  A[4]               ; clock      ; 19.134 ; 19.134 ; Rise       ; clock           ;
;  A[5]               ; clock      ; 18.707 ; 18.707 ; Rise       ; clock           ;
;  A[6]               ; clock      ; 17.694 ; 17.694 ; Rise       ; clock           ;
;  A[7]               ; clock      ; 19.079 ; 19.079 ; Rise       ; clock           ;
;  A[8]               ; clock      ; 17.832 ; 17.832 ; Rise       ; clock           ;
;  A[9]               ; clock      ; 18.871 ; 18.871 ; Rise       ; clock           ;
;  A[10]              ; clock      ; 19.530 ; 19.530 ; Rise       ; clock           ;
;  A[11]              ; clock      ; 18.631 ; 18.631 ; Rise       ; clock           ;
;  A[12]              ; clock      ; 18.141 ; 18.141 ; Rise       ; clock           ;
;  A[13]              ; clock      ; 18.106 ; 18.106 ; Rise       ; clock           ;
;  A[14]              ; clock      ; 19.250 ; 19.250 ; Rise       ; clock           ;
;  A[15]              ; clock      ; 17.914 ; 17.914 ; Rise       ; clock           ;
;  A[16]              ; clock      ; 17.889 ; 17.889 ; Rise       ; clock           ;
;  A[17]              ; clock      ; 18.716 ; 18.716 ; Rise       ; clock           ;
;  A[18]              ; clock      ; 18.762 ; 18.762 ; Rise       ; clock           ;
;  A[19]              ; clock      ; 19.778 ; 19.778 ; Rise       ; clock           ;
;  A[20]              ; clock      ; 18.807 ; 18.807 ; Rise       ; clock           ;
;  A[21]              ; clock      ; 21.400 ; 21.400 ; Rise       ; clock           ;
;  A[22]              ; clock      ; 16.951 ; 16.951 ; Rise       ; clock           ;
;  A[23]              ; clock      ; 19.038 ; 19.038 ; Rise       ; clock           ;
;  A[24]              ; clock      ; 19.023 ; 19.023 ; Rise       ; clock           ;
;  A[25]              ; clock      ; 17.898 ; 17.898 ; Rise       ; clock           ;
;  A[26]              ; clock      ; 19.244 ; 19.244 ; Rise       ; clock           ;
;  A[27]              ; clock      ; 17.244 ; 17.244 ; Rise       ; clock           ;
;  A[28]              ; clock      ; 19.557 ; 19.557 ; Rise       ; clock           ;
;  A[29]              ; clock      ; 17.818 ; 17.818 ; Rise       ; clock           ;
;  A[30]              ; clock      ; 18.508 ; 18.508 ; Rise       ; clock           ;
;  A[31]              ; clock      ; 18.937 ; 18.937 ; Rise       ; clock           ;
; B[*]                ; clock      ; 21.654 ; 21.654 ; Rise       ; clock           ;
;  B[0]               ; clock      ; 18.781 ; 18.781 ; Rise       ; clock           ;
;  B[1]               ; clock      ; 17.676 ; 17.676 ; Rise       ; clock           ;
;  B[2]               ; clock      ; 19.864 ; 19.864 ; Rise       ; clock           ;
;  B[3]               ; clock      ; 17.413 ; 17.413 ; Rise       ; clock           ;
;  B[4]               ; clock      ; 18.632 ; 18.632 ; Rise       ; clock           ;
;  B[5]               ; clock      ; 19.199 ; 19.199 ; Rise       ; clock           ;
;  B[6]               ; clock      ; 17.775 ; 17.775 ; Rise       ; clock           ;
;  B[7]               ; clock      ; 17.433 ; 17.433 ; Rise       ; clock           ;
;  B[8]               ; clock      ; 21.654 ; 21.654 ; Rise       ; clock           ;
;  B[9]               ; clock      ; 18.418 ; 18.418 ; Rise       ; clock           ;
;  B[10]              ; clock      ; 20.190 ; 20.190 ; Rise       ; clock           ;
;  B[11]              ; clock      ; 18.329 ; 18.329 ; Rise       ; clock           ;
;  B[12]              ; clock      ; 18.420 ; 18.420 ; Rise       ; clock           ;
;  B[13]              ; clock      ; 19.404 ; 19.404 ; Rise       ; clock           ;
;  B[14]              ; clock      ; 18.579 ; 18.579 ; Rise       ; clock           ;
;  B[15]              ; clock      ; 17.902 ; 17.902 ; Rise       ; clock           ;
;  B[16]              ; clock      ; 18.084 ; 18.084 ; Rise       ; clock           ;
;  B[17]              ; clock      ; 17.659 ; 17.659 ; Rise       ; clock           ;
;  B[18]              ; clock      ; 18.999 ; 18.999 ; Rise       ; clock           ;
;  B[19]              ; clock      ; 19.623 ; 19.623 ; Rise       ; clock           ;
;  B[20]              ; clock      ; 18.536 ; 18.536 ; Rise       ; clock           ;
;  B[21]              ; clock      ; 18.714 ; 18.714 ; Rise       ; clock           ;
;  B[22]              ; clock      ; 18.287 ; 18.287 ; Rise       ; clock           ;
;  B[23]              ; clock      ; 19.433 ; 19.433 ; Rise       ; clock           ;
;  B[24]              ; clock      ; 17.790 ; 17.790 ; Rise       ; clock           ;
;  B[25]              ; clock      ; 18.781 ; 18.781 ; Rise       ; clock           ;
;  B[26]              ; clock      ; 17.702 ; 17.702 ; Rise       ; clock           ;
;  B[27]              ; clock      ; 17.103 ; 17.103 ; Rise       ; clock           ;
;  B[28]              ; clock      ; 18.492 ; 18.492 ; Rise       ; clock           ;
;  B[29]              ; clock      ; 18.342 ; 18.342 ; Rise       ; clock           ;
;  B[30]              ; clock      ; 16.212 ; 16.212 ; Rise       ; clock           ;
;  B[31]              ; clock      ; 18.462 ; 18.462 ; Rise       ; clock           ;
; EscreveMem          ; clock      ; 11.051 ; 11.051 ; Rise       ; clock           ;
; EscreveReg          ; clock      ; 13.424 ; 13.424 ; Rise       ; clock           ;
; High[*]             ; clock      ; 9.053  ; 9.053  ; Rise       ; clock           ;
;  High[0]            ; clock      ; 7.357  ; 7.357  ; Rise       ; clock           ;
;  High[1]            ; clock      ; 8.134  ; 8.134  ; Rise       ; clock           ;
;  High[2]            ; clock      ; 7.336  ; 7.336  ; Rise       ; clock           ;
;  High[3]            ; clock      ; 7.260  ; 7.260  ; Rise       ; clock           ;
;  High[4]            ; clock      ; 8.060  ; 8.060  ; Rise       ; clock           ;
;  High[5]            ; clock      ; 7.660  ; 7.660  ; Rise       ; clock           ;
;  High[6]            ; clock      ; 8.104  ; 8.104  ; Rise       ; clock           ;
;  High[7]            ; clock      ; 7.814  ; 7.814  ; Rise       ; clock           ;
;  High[8]            ; clock      ; 8.058  ; 8.058  ; Rise       ; clock           ;
;  High[9]            ; clock      ; 7.732  ; 7.732  ; Rise       ; clock           ;
;  High[10]           ; clock      ; 9.053  ; 9.053  ; Rise       ; clock           ;
;  High[11]           ; clock      ; 8.995  ; 8.995  ; Rise       ; clock           ;
;  High[12]           ; clock      ; 8.485  ; 8.485  ; Rise       ; clock           ;
;  High[13]           ; clock      ; 8.809  ; 8.809  ; Rise       ; clock           ;
;  High[14]           ; clock      ; 8.438  ; 8.438  ; Rise       ; clock           ;
;  High[15]           ; clock      ; 7.669  ; 7.669  ; Rise       ; clock           ;
;  High[16]           ; clock      ; 8.001  ; 8.001  ; Rise       ; clock           ;
;  High[17]           ; clock      ; 7.929  ; 7.929  ; Rise       ; clock           ;
;  High[18]           ; clock      ; 7.218  ; 7.218  ; Rise       ; clock           ;
;  High[19]           ; clock      ; 8.980  ; 8.980  ; Rise       ; clock           ;
;  High[20]           ; clock      ; 8.237  ; 8.237  ; Rise       ; clock           ;
;  High[21]           ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  High[22]           ; clock      ; 7.863  ; 7.863  ; Rise       ; clock           ;
;  High[23]           ; clock      ; 7.512  ; 7.512  ; Rise       ; clock           ;
;  High[24]           ; clock      ; 7.920  ; 7.920  ; Rise       ; clock           ;
;  High[25]           ; clock      ; 7.621  ; 7.621  ; Rise       ; clock           ;
;  High[26]           ; clock      ; 8.087  ; 8.087  ; Rise       ; clock           ;
;  High[27]           ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  High[28]           ; clock      ; 8.274  ; 8.274  ; Rise       ; clock           ;
;  High[29]           ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  High[30]           ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  High[31]           ; clock      ; 7.802  ; 7.802  ; Rise       ; clock           ;
; Instruction[*]      ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  Instruction[0]     ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  Instruction[1]     ; clock      ; 8.763  ; 8.763  ; Rise       ; clock           ;
;  Instruction[2]     ; clock      ; 9.374  ; 9.374  ; Rise       ; clock           ;
;  Instruction[3]     ; clock      ; 9.234  ; 9.234  ; Rise       ; clock           ;
;  Instruction[4]     ; clock      ; 8.546  ; 8.546  ; Rise       ; clock           ;
;  Instruction[5]     ; clock      ; 8.475  ; 8.475  ; Rise       ; clock           ;
;  Instruction[6]     ; clock      ; 9.241  ; 9.241  ; Rise       ; clock           ;
;  Instruction[7]     ; clock      ; 9.005  ; 9.005  ; Rise       ; clock           ;
;  Instruction[8]     ; clock      ; 9.060  ; 9.060  ; Rise       ; clock           ;
;  Instruction[9]     ; clock      ; 8.503  ; 8.503  ; Rise       ; clock           ;
;  Instruction[10]    ; clock      ; 9.139  ; 9.139  ; Rise       ; clock           ;
;  Instruction[11]    ; clock      ; 8.373  ; 8.373  ; Rise       ; clock           ;
;  Instruction[12]    ; clock      ; 8.810  ; 8.810  ; Rise       ; clock           ;
;  Instruction[13]    ; clock      ; 8.504  ; 8.504  ; Rise       ; clock           ;
;  Instruction[14]    ; clock      ; 9.125  ; 9.125  ; Rise       ; clock           ;
;  Instruction[15]    ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  Instruction[16]    ; clock      ; 6.453  ; 6.453  ; Rise       ; clock           ;
;  Instruction[17]    ; clock      ; 6.474  ; 6.474  ; Rise       ; clock           ;
;  Instruction[18]    ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  Instruction[19]    ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  Instruction[20]    ; clock      ; 8.511  ; 8.511  ; Rise       ; clock           ;
;  Instruction[21]    ; clock      ; 8.299  ; 8.299  ; Rise       ; clock           ;
;  Instruction[22]    ; clock      ; 8.209  ; 8.209  ; Rise       ; clock           ;
;  Instruction[23]    ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  Instruction[24]    ; clock      ; 8.830  ; 8.830  ; Rise       ; clock           ;
;  Instruction[25]    ; clock      ; 8.837  ; 8.837  ; Rise       ; clock           ;
;  Instruction[26]    ; clock      ; 9.315  ; 9.315  ; Rise       ; clock           ;
;  Instruction[27]    ; clock      ; 9.187  ; 9.187  ; Rise       ; clock           ;
;  Instruction[28]    ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
;  Instruction[29]    ; clock      ; 9.370  ; 9.370  ; Rise       ; clock           ;
;  Instruction[30]    ; clock      ; 8.529  ; 8.529  ; Rise       ; clock           ;
;  Instruction[31]    ; clock      ; 8.839  ; 8.839  ; Rise       ; clock           ;
; Jump                ; clock      ; 11.721 ; 11.721 ; Rise       ; clock           ;
; Low[*]              ; clock      ; 9.273  ; 9.273  ; Rise       ; clock           ;
;  Low[0]             ; clock      ; 7.252  ; 7.252  ; Rise       ; clock           ;
;  Low[1]             ; clock      ; 7.267  ; 7.267  ; Rise       ; clock           ;
;  Low[2]             ; clock      ; 7.436  ; 7.436  ; Rise       ; clock           ;
;  Low[3]             ; clock      ; 8.060  ; 8.060  ; Rise       ; clock           ;
;  Low[4]             ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
;  Low[5]             ; clock      ; 7.448  ; 7.448  ; Rise       ; clock           ;
;  Low[6]             ; clock      ; 7.018  ; 7.018  ; Rise       ; clock           ;
;  Low[7]             ; clock      ; 7.989  ; 7.989  ; Rise       ; clock           ;
;  Low[8]             ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  Low[9]             ; clock      ; 7.957  ; 7.957  ; Rise       ; clock           ;
;  Low[10]            ; clock      ; 9.273  ; 9.273  ; Rise       ; clock           ;
;  Low[11]            ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  Low[12]            ; clock      ; 8.895  ; 8.895  ; Rise       ; clock           ;
;  Low[13]            ; clock      ; 8.928  ; 8.928  ; Rise       ; clock           ;
;  Low[14]            ; clock      ; 7.936  ; 7.936  ; Rise       ; clock           ;
;  Low[15]            ; clock      ; 7.271  ; 7.271  ; Rise       ; clock           ;
;  Low[16]            ; clock      ; 8.636  ; 8.636  ; Rise       ; clock           ;
;  Low[17]            ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  Low[18]            ; clock      ; 7.818  ; 7.818  ; Rise       ; clock           ;
;  Low[19]            ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  Low[20]            ; clock      ; 8.021  ; 8.021  ; Rise       ; clock           ;
;  Low[21]            ; clock      ; 6.929  ; 6.929  ; Rise       ; clock           ;
;  Low[22]            ; clock      ; 8.102  ; 8.102  ; Rise       ; clock           ;
;  Low[23]            ; clock      ; 8.486  ; 8.486  ; Rise       ; clock           ;
;  Low[24]            ; clock      ; 7.929  ; 7.929  ; Rise       ; clock           ;
;  Low[25]            ; clock      ; 7.752  ; 7.752  ; Rise       ; clock           ;
;  Low[26]            ; clock      ; 8.017  ; 8.017  ; Rise       ; clock           ;
;  Low[27]            ; clock      ; 7.268  ; 7.268  ; Rise       ; clock           ;
;  Low[28]            ; clock      ; 7.386  ; 7.386  ; Rise       ; clock           ;
;  Low[29]            ; clock      ; 7.953  ; 7.953  ; Rise       ; clock           ;
;  Low[30]            ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  Low[31]            ; clock      ; 9.170  ; 9.170  ; Rise       ; clock           ;
; MemDataIn[*]        ; clock      ; 18.775 ; 18.775 ; Rise       ; clock           ;
;  MemDataIn[0]       ; clock      ; 16.679 ; 16.679 ; Rise       ; clock           ;
;  MemDataIn[1]       ; clock      ; 15.380 ; 15.380 ; Rise       ; clock           ;
;  MemDataIn[2]       ; clock      ; 17.602 ; 17.602 ; Rise       ; clock           ;
;  MemDataIn[3]       ; clock      ; 16.990 ; 16.990 ; Rise       ; clock           ;
;  MemDataIn[4]       ; clock      ; 17.143 ; 17.143 ; Rise       ; clock           ;
;  MemDataIn[5]       ; clock      ; 17.242 ; 17.242 ; Rise       ; clock           ;
;  MemDataIn[6]       ; clock      ; 17.259 ; 17.259 ; Rise       ; clock           ;
;  MemDataIn[7]       ; clock      ; 17.109 ; 17.109 ; Rise       ; clock           ;
;  MemDataIn[8]       ; clock      ; 18.775 ; 18.775 ; Rise       ; clock           ;
;  MemDataIn[9]       ; clock      ; 16.961 ; 16.961 ; Rise       ; clock           ;
;  MemDataIn[10]      ; clock      ; 16.761 ; 16.761 ; Rise       ; clock           ;
;  MemDataIn[11]      ; clock      ; 16.814 ; 16.814 ; Rise       ; clock           ;
;  MemDataIn[12]      ; clock      ; 16.168 ; 16.168 ; Rise       ; clock           ;
;  MemDataIn[13]      ; clock      ; 16.064 ; 16.064 ; Rise       ; clock           ;
;  MemDataIn[14]      ; clock      ; 16.630 ; 16.630 ; Rise       ; clock           ;
;  MemDataIn[15]      ; clock      ; 17.085 ; 17.085 ; Rise       ; clock           ;
;  MemDataIn[16]      ; clock      ; 16.938 ; 16.938 ; Rise       ; clock           ;
;  MemDataIn[17]      ; clock      ; 15.592 ; 15.592 ; Rise       ; clock           ;
;  MemDataIn[18]      ; clock      ; 17.604 ; 17.604 ; Rise       ; clock           ;
;  MemDataIn[19]      ; clock      ; 16.730 ; 16.730 ; Rise       ; clock           ;
;  MemDataIn[20]      ; clock      ; 16.628 ; 16.628 ; Rise       ; clock           ;
;  MemDataIn[21]      ; clock      ; 16.223 ; 16.223 ; Rise       ; clock           ;
;  MemDataIn[22]      ; clock      ; 15.470 ; 15.470 ; Rise       ; clock           ;
;  MemDataIn[23]      ; clock      ; 17.798 ; 17.798 ; Rise       ; clock           ;
;  MemDataIn[24]      ; clock      ; 16.005 ; 16.005 ; Rise       ; clock           ;
;  MemDataIn[25]      ; clock      ; 16.086 ; 16.086 ; Rise       ; clock           ;
;  MemDataIn[26]      ; clock      ; 15.295 ; 15.295 ; Rise       ; clock           ;
;  MemDataIn[27]      ; clock      ; 16.148 ; 16.148 ; Rise       ; clock           ;
;  MemDataIn[28]      ; clock      ; 17.644 ; 17.644 ; Rise       ; clock           ;
;  MemDataIn[29]      ; clock      ; 15.480 ; 15.480 ; Rise       ; clock           ;
;  MemDataIn[30]      ; clock      ; 14.693 ; 14.693 ; Rise       ; clock           ;
;  MemDataIn[31]      ; clock      ; 16.131 ; 16.131 ; Rise       ; clock           ;
; MemParaReg          ; clock      ; 10.805 ; 10.805 ; Rise       ; clock           ;
; MemReadValue[*]     ; clock      ; 11.905 ; 11.905 ; Rise       ; clock           ;
;  MemReadValue[0]    ; clock      ; 10.280 ; 10.280 ; Rise       ; clock           ;
;  MemReadValue[1]    ; clock      ; 10.823 ; 10.823 ; Rise       ; clock           ;
;  MemReadValue[2]    ; clock      ; 10.940 ; 10.940 ; Rise       ; clock           ;
;  MemReadValue[3]    ; clock      ; 10.249 ; 10.249 ; Rise       ; clock           ;
;  MemReadValue[4]    ; clock      ; 10.334 ; 10.334 ; Rise       ; clock           ;
;  MemReadValue[5]    ; clock      ; 11.468 ; 11.468 ; Rise       ; clock           ;
;  MemReadValue[6]    ; clock      ; 11.393 ; 11.393 ; Rise       ; clock           ;
;  MemReadValue[7]    ; clock      ; 10.264 ; 10.264 ; Rise       ; clock           ;
;  MemReadValue[8]    ; clock      ; 11.259 ; 11.259 ; Rise       ; clock           ;
;  MemReadValue[9]    ; clock      ; 10.396 ; 10.396 ; Rise       ; clock           ;
;  MemReadValue[10]   ; clock      ; 11.486 ; 11.486 ; Rise       ; clock           ;
;  MemReadValue[11]   ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  MemReadValue[12]   ; clock      ; 10.372 ; 10.372 ; Rise       ; clock           ;
;  MemReadValue[13]   ; clock      ; 10.371 ; 10.371 ; Rise       ; clock           ;
;  MemReadValue[14]   ; clock      ; 11.277 ; 11.277 ; Rise       ; clock           ;
;  MemReadValue[15]   ; clock      ; 9.871  ; 9.871  ; Rise       ; clock           ;
;  MemReadValue[16]   ; clock      ; 11.303 ; 11.303 ; Rise       ; clock           ;
;  MemReadValue[17]   ; clock      ; 10.383 ; 10.383 ; Rise       ; clock           ;
;  MemReadValue[18]   ; clock      ; 10.632 ; 10.632 ; Rise       ; clock           ;
;  MemReadValue[19]   ; clock      ; 11.905 ; 11.905 ; Rise       ; clock           ;
;  MemReadValue[20]   ; clock      ; 11.044 ; 11.044 ; Rise       ; clock           ;
;  MemReadValue[21]   ; clock      ; 10.051 ; 10.051 ; Rise       ; clock           ;
;  MemReadValue[22]   ; clock      ; 9.663  ; 9.663  ; Rise       ; clock           ;
;  MemReadValue[23]   ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  MemReadValue[24]   ; clock      ; 11.134 ; 11.134 ; Rise       ; clock           ;
;  MemReadValue[25]   ; clock      ; 11.346 ; 11.346 ; Rise       ; clock           ;
;  MemReadValue[26]   ; clock      ; 10.108 ; 10.108 ; Rise       ; clock           ;
;  MemReadValue[27]   ; clock      ; 10.168 ; 10.168 ; Rise       ; clock           ;
;  MemReadValue[28]   ; clock      ; 10.736 ; 10.736 ; Rise       ; clock           ;
;  MemReadValue[29]   ; clock      ; 10.551 ; 10.551 ; Rise       ; clock           ;
;  MemReadValue[30]   ; clock      ; 11.395 ; 11.395 ; Rise       ; clock           ;
;  MemReadValue[31]   ; clock      ; 10.007 ; 10.007 ; Rise       ; clock           ;
; OrigPC              ; clock      ; 29.873 ; 29.873 ; Rise       ; clock           ;
; WBwriteData[*]      ; clock      ; 10.590 ; 10.590 ; Rise       ; clock           ;
;  WBwriteData[0]     ; clock      ; 9.271  ; 9.271  ; Rise       ; clock           ;
;  WBwriteData[1]     ; clock      ; 9.993  ; 9.993  ; Rise       ; clock           ;
;  WBwriteData[2]     ; clock      ; 9.017  ; 9.017  ; Rise       ; clock           ;
;  WBwriteData[3]     ; clock      ; 9.091  ; 9.091  ; Rise       ; clock           ;
;  WBwriteData[4]     ; clock      ; 10.021 ; 10.021 ; Rise       ; clock           ;
;  WBwriteData[5]     ; clock      ; 10.568 ; 10.568 ; Rise       ; clock           ;
;  WBwriteData[6]     ; clock      ; 8.940  ; 8.940  ; Rise       ; clock           ;
;  WBwriteData[7]     ; clock      ; 10.320 ; 10.320 ; Rise       ; clock           ;
;  WBwriteData[8]     ; clock      ; 8.101  ; 8.101  ; Rise       ; clock           ;
;  WBwriteData[9]     ; clock      ; 9.789  ; 9.789  ; Rise       ; clock           ;
;  WBwriteData[10]    ; clock      ; 9.038  ; 9.038  ; Rise       ; clock           ;
;  WBwriteData[11]    ; clock      ; 9.619  ; 9.619  ; Rise       ; clock           ;
;  WBwriteData[12]    ; clock      ; 9.122  ; 9.122  ; Rise       ; clock           ;
;  WBwriteData[13]    ; clock      ; 8.872  ; 8.872  ; Rise       ; clock           ;
;  WBwriteData[14]    ; clock      ; 7.592  ; 7.592  ; Rise       ; clock           ;
;  WBwriteData[15]    ; clock      ; 8.581  ; 8.581  ; Rise       ; clock           ;
;  WBwriteData[16]    ; clock      ; 8.683  ; 8.683  ; Rise       ; clock           ;
;  WBwriteData[17]    ; clock      ; 9.565  ; 9.565  ; Rise       ; clock           ;
;  WBwriteData[18]    ; clock      ; 10.476 ; 10.476 ; Rise       ; clock           ;
;  WBwriteData[19]    ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  WBwriteData[20]    ; clock      ; 10.070 ; 10.070 ; Rise       ; clock           ;
;  WBwriteData[21]    ; clock      ; 9.826  ; 9.826  ; Rise       ; clock           ;
;  WBwriteData[22]    ; clock      ; 9.516  ; 9.516  ; Rise       ; clock           ;
;  WBwriteData[23]    ; clock      ; 8.784  ; 8.784  ; Rise       ; clock           ;
;  WBwriteData[24]    ; clock      ; 9.827  ; 9.827  ; Rise       ; clock           ;
;  WBwriteData[25]    ; clock      ; 9.259  ; 9.259  ; Rise       ; clock           ;
;  WBwriteData[26]    ; clock      ; 9.774  ; 9.774  ; Rise       ; clock           ;
;  WBwriteData[27]    ; clock      ; 8.374  ; 8.374  ; Rise       ; clock           ;
;  WBwriteData[28]    ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  WBwriteData[29]    ; clock      ; 10.590 ; 10.590 ; Rise       ; clock           ;
;  WBwriteData[30]    ; clock      ; 9.590  ; 9.590  ; Rise       ; clock           ;
;  WBwriteData[31]    ; clock      ; 10.565 ; 10.565 ; Rise       ; clock           ;
; WBwriteRegister[*]  ; clock      ; 8.835  ; 8.835  ; Rise       ; clock           ;
;  WBwriteRegister[0] ; clock      ; 8.320  ; 8.320  ; Rise       ; clock           ;
;  WBwriteRegister[1] ; clock      ; 8.527  ; 8.527  ; Rise       ; clock           ;
;  WBwriteRegister[2] ; clock      ; 7.869  ; 7.869  ; Rise       ; clock           ;
;  WBwriteRegister[3] ; clock      ; 8.416  ; 8.416  ; Rise       ; clock           ;
;  WBwriteRegister[4] ; clock      ; 8.835  ; 8.835  ; Rise       ; clock           ;
; adressMem[*]        ; clock      ; 35.929 ; 35.929 ; Rise       ; clock           ;
;  adressMem[0]       ; clock      ; 35.092 ; 35.092 ; Rise       ; clock           ;
;  adressMem[1]       ; clock      ; 35.929 ; 35.929 ; Rise       ; clock           ;
;  adressMem[2]       ; clock      ; 34.963 ; 34.963 ; Rise       ; clock           ;
;  adressMem[3]       ; clock      ; 32.726 ; 32.726 ; Rise       ; clock           ;
;  adressMem[4]       ; clock      ; 22.175 ; 22.175 ; Rise       ; clock           ;
;  adressMem[5]       ; clock      ; 21.258 ; 21.258 ; Rise       ; clock           ;
;  adressMem[6]       ; clock      ; 21.256 ; 21.256 ; Rise       ; clock           ;
;  adressMem[7]       ; clock      ; 23.427 ; 23.427 ; Rise       ; clock           ;
;  adressMem[8]       ; clock      ; 22.233 ; 22.233 ; Rise       ; clock           ;
;  adressMem[9]       ; clock      ; 21.761 ; 21.761 ; Rise       ; clock           ;
; atualPC[*]          ; clock      ; 8.667  ; 8.667  ; Rise       ; clock           ;
;  atualPC[0]         ; clock      ; 7.458  ; 7.458  ; Rise       ; clock           ;
;  atualPC[1]         ; clock      ; 8.266  ; 8.266  ; Rise       ; clock           ;
;  atualPC[2]         ; clock      ; 7.384  ; 7.384  ; Rise       ; clock           ;
;  atualPC[3]         ; clock      ; 7.291  ; 7.291  ; Rise       ; clock           ;
;  atualPC[4]         ; clock      ; 7.310  ; 7.310  ; Rise       ; clock           ;
;  atualPC[5]         ; clock      ; 7.391  ; 7.391  ; Rise       ; clock           ;
;  atualPC[6]         ; clock      ; 7.849  ; 7.849  ; Rise       ; clock           ;
;  atualPC[7]         ; clock      ; 7.410  ; 7.410  ; Rise       ; clock           ;
;  atualPC[8]         ; clock      ; 7.351  ; 7.351  ; Rise       ; clock           ;
;  atualPC[9]         ; clock      ; 7.354  ; 7.354  ; Rise       ; clock           ;
;  atualPC[10]        ; clock      ; 7.342  ; 7.342  ; Rise       ; clock           ;
;  atualPC[11]        ; clock      ; 7.520  ; 7.520  ; Rise       ; clock           ;
;  atualPC[12]        ; clock      ; 7.677  ; 7.677  ; Rise       ; clock           ;
;  atualPC[13]        ; clock      ; 8.667  ; 8.667  ; Rise       ; clock           ;
;  atualPC[14]        ; clock      ; 8.314  ; 8.314  ; Rise       ; clock           ;
;  atualPC[15]        ; clock      ; 7.993  ; 7.993  ; Rise       ; clock           ;
;  atualPC[16]        ; clock      ; 7.941  ; 7.941  ; Rise       ; clock           ;
;  atualPC[17]        ; clock      ; 7.438  ; 7.438  ; Rise       ; clock           ;
;  atualPC[18]        ; clock      ; 7.331  ; 7.331  ; Rise       ; clock           ;
;  atualPC[19]        ; clock      ; 7.623  ; 7.623  ; Rise       ; clock           ;
;  atualPC[20]        ; clock      ; 7.770  ; 7.770  ; Rise       ; clock           ;
;  atualPC[21]        ; clock      ; 8.658  ; 8.658  ; Rise       ; clock           ;
;  atualPC[22]        ; clock      ; 7.362  ; 7.362  ; Rise       ; clock           ;
;  atualPC[23]        ; clock      ; 8.051  ; 8.051  ; Rise       ; clock           ;
;  atualPC[24]        ; clock      ; 8.050  ; 8.050  ; Rise       ; clock           ;
;  atualPC[25]        ; clock      ; 7.675  ; 7.675  ; Rise       ; clock           ;
;  atualPC[26]        ; clock      ; 7.718  ; 7.718  ; Rise       ; clock           ;
;  atualPC[27]        ; clock      ; 6.998  ; 6.998  ; Rise       ; clock           ;
;  atualPC[28]        ; clock      ; 8.082  ; 8.082  ; Rise       ; clock           ;
;  atualPC[29]        ; clock      ; 7.708  ; 7.708  ; Rise       ; clock           ;
;  atualPC[30]        ; clock      ; 7.774  ; 7.774  ; Rise       ; clock           ;
;  atualPC[31]        ; clock      ; 7.310  ; 7.310  ; Rise       ; clock           ;
; outALU[*]           ; clock      ; 36.881 ; 36.881 ; Rise       ; clock           ;
;  outALU[0]          ; clock      ; 36.881 ; 36.881 ; Rise       ; clock           ;
;  outALU[1]          ; clock      ; 34.897 ; 34.897 ; Rise       ; clock           ;
;  outALU[2]          ; clock      ; 35.092 ; 35.092 ; Rise       ; clock           ;
;  outALU[3]          ; clock      ; 35.949 ; 35.949 ; Rise       ; clock           ;
;  outALU[4]          ; clock      ; 34.963 ; 34.963 ; Rise       ; clock           ;
;  outALU[5]          ; clock      ; 32.726 ; 32.726 ; Rise       ; clock           ;
;  outALU[6]          ; clock      ; 22.187 ; 22.187 ; Rise       ; clock           ;
;  outALU[7]          ; clock      ; 21.258 ; 21.258 ; Rise       ; clock           ;
;  outALU[8]          ; clock      ; 21.256 ; 21.256 ; Rise       ; clock           ;
;  outALU[9]          ; clock      ; 23.686 ; 23.686 ; Rise       ; clock           ;
;  outALU[10]         ; clock      ; 22.233 ; 22.233 ; Rise       ; clock           ;
;  outALU[11]         ; clock      ; 21.773 ; 21.773 ; Rise       ; clock           ;
;  outALU[12]         ; clock      ; 21.264 ; 21.264 ; Rise       ; clock           ;
;  outALU[13]         ; clock      ; 22.641 ; 22.641 ; Rise       ; clock           ;
;  outALU[14]         ; clock      ; 23.650 ; 23.650 ; Rise       ; clock           ;
;  outALU[15]         ; clock      ; 23.954 ; 23.954 ; Rise       ; clock           ;
;  outALU[16]         ; clock      ; 24.154 ; 24.154 ; Rise       ; clock           ;
;  outALU[17]         ; clock      ; 25.337 ; 25.337 ; Rise       ; clock           ;
;  outALU[18]         ; clock      ; 25.721 ; 25.721 ; Rise       ; clock           ;
;  outALU[19]         ; clock      ; 27.180 ; 27.180 ; Rise       ; clock           ;
;  outALU[20]         ; clock      ; 27.393 ; 27.393 ; Rise       ; clock           ;
;  outALU[21]         ; clock      ; 27.827 ; 27.827 ; Rise       ; clock           ;
;  outALU[22]         ; clock      ; 28.141 ; 28.141 ; Rise       ; clock           ;
;  outALU[23]         ; clock      ; 27.381 ; 27.381 ; Rise       ; clock           ;
;  outALU[24]         ; clock      ; 30.049 ; 30.049 ; Rise       ; clock           ;
;  outALU[25]         ; clock      ; 29.103 ; 29.103 ; Rise       ; clock           ;
;  outALU[26]         ; clock      ; 28.024 ; 28.024 ; Rise       ; clock           ;
;  outALU[27]         ; clock      ; 32.488 ; 32.488 ; Rise       ; clock           ;
;  outALU[28]         ; clock      ; 28.629 ; 28.629 ; Rise       ; clock           ;
;  outALU[29]         ; clock      ; 31.524 ; 31.524 ; Rise       ; clock           ;
;  outALU[30]         ; clock      ; 30.974 ; 30.974 ; Rise       ; clock           ;
;  outALU[31]         ; clock      ; 28.918 ; 28.918 ; Rise       ; clock           ;
; proxPC[*]           ; clock      ; 35.035 ; 35.035 ; Rise       ; clock           ;
;  proxPC[0]          ; clock      ; 32.857 ; 32.857 ; Rise       ; clock           ;
;  proxPC[1]          ; clock      ; 32.745 ; 32.745 ; Rise       ; clock           ;
;  proxPC[2]          ; clock      ; 33.103 ; 33.103 ; Rise       ; clock           ;
;  proxPC[3]          ; clock      ; 33.448 ; 33.448 ; Rise       ; clock           ;
;  proxPC[4]          ; clock      ; 33.507 ; 33.507 ; Rise       ; clock           ;
;  proxPC[5]          ; clock      ; 33.275 ; 33.275 ; Rise       ; clock           ;
;  proxPC[6]          ; clock      ; 34.285 ; 34.285 ; Rise       ; clock           ;
;  proxPC[7]          ; clock      ; 33.361 ; 33.361 ; Rise       ; clock           ;
;  proxPC[8]          ; clock      ; 33.475 ; 33.475 ; Rise       ; clock           ;
;  proxPC[9]          ; clock      ; 33.429 ; 33.429 ; Rise       ; clock           ;
;  proxPC[10]         ; clock      ; 33.217 ; 33.217 ; Rise       ; clock           ;
;  proxPC[11]         ; clock      ; 33.088 ; 33.088 ; Rise       ; clock           ;
;  proxPC[12]         ; clock      ; 34.118 ; 34.118 ; Rise       ; clock           ;
;  proxPC[13]         ; clock      ; 33.242 ; 33.242 ; Rise       ; clock           ;
;  proxPC[14]         ; clock      ; 32.649 ; 32.649 ; Rise       ; clock           ;
;  proxPC[15]         ; clock      ; 33.674 ; 33.674 ; Rise       ; clock           ;
;  proxPC[16]         ; clock      ; 33.916 ; 33.916 ; Rise       ; clock           ;
;  proxPC[17]         ; clock      ; 32.811 ; 32.811 ; Rise       ; clock           ;
;  proxPC[18]         ; clock      ; 33.927 ; 33.927 ; Rise       ; clock           ;
;  proxPC[19]         ; clock      ; 32.151 ; 32.151 ; Rise       ; clock           ;
;  proxPC[20]         ; clock      ; 32.293 ; 32.293 ; Rise       ; clock           ;
;  proxPC[21]         ; clock      ; 32.012 ; 32.012 ; Rise       ; clock           ;
;  proxPC[22]         ; clock      ; 31.775 ; 31.775 ; Rise       ; clock           ;
;  proxPC[23]         ; clock      ; 33.548 ; 33.548 ; Rise       ; clock           ;
;  proxPC[24]         ; clock      ; 32.529 ; 32.529 ; Rise       ; clock           ;
;  proxPC[25]         ; clock      ; 33.810 ; 33.810 ; Rise       ; clock           ;
;  proxPC[26]         ; clock      ; 32.912 ; 32.912 ; Rise       ; clock           ;
;  proxPC[27]         ; clock      ; 33.036 ; 33.036 ; Rise       ; clock           ;
;  proxPC[28]         ; clock      ; 33.088 ; 33.088 ; Rise       ; clock           ;
;  proxPC[29]         ; clock      ; 35.035 ; 35.035 ; Rise       ; clock           ;
;  proxPC[30]         ; clock      ; 34.140 ; 34.140 ; Rise       ; clock           ;
;  proxPC[31]         ; clock      ; 34.740 ; 34.740 ; Rise       ; clock           ;
; InstBefIFID[*]      ; clock2     ; 11.241 ; 11.241 ; Rise       ; clock2          ;
;  InstBefIFID[0]     ; clock2     ; 10.633 ; 10.633 ; Rise       ; clock2          ;
;  InstBefIFID[1]     ; clock2     ; 10.323 ; 10.323 ; Rise       ; clock2          ;
;  InstBefIFID[2]     ; clock2     ; 10.561 ; 10.561 ; Rise       ; clock2          ;
;  InstBefIFID[3]     ; clock2     ; 10.357 ; 10.357 ; Rise       ; clock2          ;
;  InstBefIFID[4]     ; clock2     ; 9.860  ; 9.860  ; Rise       ; clock2          ;
;  InstBefIFID[5]     ; clock2     ; 9.841  ; 9.841  ; Rise       ; clock2          ;
;  InstBefIFID[6]     ; clock2     ; 9.861  ; 9.861  ; Rise       ; clock2          ;
;  InstBefIFID[7]     ; clock2     ; 9.838  ; 9.838  ; Rise       ; clock2          ;
;  InstBefIFID[8]     ; clock2     ; 10.681 ; 10.681 ; Rise       ; clock2          ;
;  InstBefIFID[9]     ; clock2     ; 10.899 ; 10.899 ; Rise       ; clock2          ;
;  InstBefIFID[10]    ; clock2     ; 10.324 ; 10.324 ; Rise       ; clock2          ;
;  InstBefIFID[11]    ; clock2     ; 10.197 ; 10.197 ; Rise       ; clock2          ;
;  InstBefIFID[12]    ; clock2     ; 10.192 ; 10.192 ; Rise       ; clock2          ;
;  InstBefIFID[13]    ; clock2     ; 10.176 ; 10.176 ; Rise       ; clock2          ;
;  InstBefIFID[14]    ; clock2     ; 10.179 ; 10.179 ; Rise       ; clock2          ;
;  InstBefIFID[15]    ; clock2     ; 10.183 ; 10.183 ; Rise       ; clock2          ;
;  InstBefIFID[16]    ; clock2     ; 11.241 ; 11.241 ; Rise       ; clock2          ;
;  InstBefIFID[17]    ; clock2     ; 10.197 ; 10.197 ; Rise       ; clock2          ;
;  InstBefIFID[18]    ; clock2     ; 10.153 ; 10.153 ; Rise       ; clock2          ;
;  InstBefIFID[19]    ; clock2     ; 10.181 ; 10.181 ; Rise       ; clock2          ;
;  InstBefIFID[20]    ; clock2     ; 10.301 ; 10.301 ; Rise       ; clock2          ;
;  InstBefIFID[21]    ; clock2     ; 10.328 ; 10.328 ; Rise       ; clock2          ;
;  InstBefIFID[22]    ; clock2     ; 10.355 ; 10.355 ; Rise       ; clock2          ;
;  InstBefIFID[23]    ; clock2     ; 9.863  ; 9.863  ; Rise       ; clock2          ;
;  InstBefIFID[24]    ; clock2     ; 10.720 ; 10.720 ; Rise       ; clock2          ;
;  InstBefIFID[25]    ; clock2     ; 10.653 ; 10.653 ; Rise       ; clock2          ;
;  InstBefIFID[26]    ; clock2     ; 10.803 ; 10.803 ; Rise       ; clock2          ;
;  InstBefIFID[27]    ; clock2     ; 10.706 ; 10.706 ; Rise       ; clock2          ;
;  InstBefIFID[28]    ; clock2     ; 9.864  ; 9.864  ; Rise       ; clock2          ;
;  InstBefIFID[29]    ; clock2     ; 9.862  ; 9.862  ; Rise       ; clock2          ;
;  InstBefIFID[30]    ; clock2     ; 9.857  ; 9.857  ; Rise       ; clock2          ;
;  InstBefIFID[31]    ; clock2     ; 9.854  ; 9.854  ; Rise       ; clock2          ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; A[*]                ; clock      ; 4.818 ; 4.818 ; Rise       ; clock           ;
;  A[0]               ; clock      ; 5.396 ; 5.396 ; Rise       ; clock           ;
;  A[1]               ; clock      ; 5.513 ; 5.513 ; Rise       ; clock           ;
;  A[2]               ; clock      ; 5.077 ; 5.077 ; Rise       ; clock           ;
;  A[3]               ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  A[4]               ; clock      ; 5.405 ; 5.405 ; Rise       ; clock           ;
;  A[5]               ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  A[6]               ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  A[7]               ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
;  A[8]               ; clock      ; 5.194 ; 5.194 ; Rise       ; clock           ;
;  A[9]               ; clock      ; 5.007 ; 5.007 ; Rise       ; clock           ;
;  A[10]              ; clock      ; 5.634 ; 5.634 ; Rise       ; clock           ;
;  A[11]              ; clock      ; 5.150 ; 5.150 ; Rise       ; clock           ;
;  A[12]              ; clock      ; 5.157 ; 5.157 ; Rise       ; clock           ;
;  A[13]              ; clock      ; 5.328 ; 5.328 ; Rise       ; clock           ;
;  A[14]              ; clock      ; 5.566 ; 5.566 ; Rise       ; clock           ;
;  A[15]              ; clock      ; 5.058 ; 5.058 ; Rise       ; clock           ;
;  A[16]              ; clock      ; 4.962 ; 4.962 ; Rise       ; clock           ;
;  A[17]              ; clock      ; 4.818 ; 4.818 ; Rise       ; clock           ;
;  A[18]              ; clock      ; 5.207 ; 5.207 ; Rise       ; clock           ;
;  A[19]              ; clock      ; 5.112 ; 5.112 ; Rise       ; clock           ;
;  A[20]              ; clock      ; 5.171 ; 5.171 ; Rise       ; clock           ;
;  A[21]              ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
;  A[22]              ; clock      ; 5.084 ; 5.084 ; Rise       ; clock           ;
;  A[23]              ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  A[24]              ; clock      ; 5.590 ; 5.590 ; Rise       ; clock           ;
;  A[25]              ; clock      ; 5.055 ; 5.055 ; Rise       ; clock           ;
;  A[26]              ; clock      ; 5.609 ; 5.609 ; Rise       ; clock           ;
;  A[27]              ; clock      ; 5.113 ; 5.113 ; Rise       ; clock           ;
;  A[28]              ; clock      ; 6.082 ; 6.082 ; Rise       ; clock           ;
;  A[29]              ; clock      ; 5.160 ; 5.160 ; Rise       ; clock           ;
;  A[30]              ; clock      ; 5.275 ; 5.275 ; Rise       ; clock           ;
;  A[31]              ; clock      ; 5.285 ; 5.285 ; Rise       ; clock           ;
; B[*]                ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
;  B[0]               ; clock      ; 6.532 ; 6.532 ; Rise       ; clock           ;
;  B[1]               ; clock      ; 5.948 ; 5.948 ; Rise       ; clock           ;
;  B[2]               ; clock      ; 6.494 ; 6.494 ; Rise       ; clock           ;
;  B[3]               ; clock      ; 5.952 ; 5.952 ; Rise       ; clock           ;
;  B[4]               ; clock      ; 6.284 ; 6.284 ; Rise       ; clock           ;
;  B[5]               ; clock      ; 6.428 ; 6.428 ; Rise       ; clock           ;
;  B[6]               ; clock      ; 5.561 ; 5.561 ; Rise       ; clock           ;
;  B[7]               ; clock      ; 5.634 ; 5.634 ; Rise       ; clock           ;
;  B[8]               ; clock      ; 6.563 ; 6.563 ; Rise       ; clock           ;
;  B[9]               ; clock      ; 6.349 ; 6.349 ; Rise       ; clock           ;
;  B[10]              ; clock      ; 6.669 ; 6.669 ; Rise       ; clock           ;
;  B[11]              ; clock      ; 6.255 ; 6.255 ; Rise       ; clock           ;
;  B[12]              ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  B[13]              ; clock      ; 6.859 ; 6.859 ; Rise       ; clock           ;
;  B[14]              ; clock      ; 5.850 ; 5.850 ; Rise       ; clock           ;
;  B[15]              ; clock      ; 6.317 ; 6.317 ; Rise       ; clock           ;
;  B[16]              ; clock      ; 5.861 ; 5.861 ; Rise       ; clock           ;
;  B[17]              ; clock      ; 6.289 ; 6.289 ; Rise       ; clock           ;
;  B[18]              ; clock      ; 6.119 ; 6.119 ; Rise       ; clock           ;
;  B[19]              ; clock      ; 7.057 ; 7.057 ; Rise       ; clock           ;
;  B[20]              ; clock      ; 6.354 ; 6.354 ; Rise       ; clock           ;
;  B[21]              ; clock      ; 6.111 ; 6.111 ; Rise       ; clock           ;
;  B[22]              ; clock      ; 6.161 ; 6.161 ; Rise       ; clock           ;
;  B[23]              ; clock      ; 6.335 ; 6.335 ; Rise       ; clock           ;
;  B[24]              ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
;  B[25]              ; clock      ; 6.702 ; 6.702 ; Rise       ; clock           ;
;  B[26]              ; clock      ; 6.037 ; 6.037 ; Rise       ; clock           ;
;  B[27]              ; clock      ; 5.689 ; 5.689 ; Rise       ; clock           ;
;  B[28]              ; clock      ; 5.776 ; 5.776 ; Rise       ; clock           ;
;  B[29]              ; clock      ; 6.443 ; 6.443 ; Rise       ; clock           ;
;  B[30]              ; clock      ; 5.542 ; 5.542 ; Rise       ; clock           ;
;  B[31]              ; clock      ; 6.468 ; 6.468 ; Rise       ; clock           ;
; EscreveMem          ; clock      ; 5.323 ; 5.323 ; Rise       ; clock           ;
; EscreveReg          ; clock      ; 5.547 ; 5.547 ; Rise       ; clock           ;
; High[*]             ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
;  High[0]            ; clock      ; 4.120 ; 4.120 ; Rise       ; clock           ;
;  High[1]            ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  High[2]            ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  High[3]            ; clock      ; 4.068 ; 4.068 ; Rise       ; clock           ;
;  High[4]            ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  High[5]            ; clock      ; 4.253 ; 4.253 ; Rise       ; clock           ;
;  High[6]            ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  High[7]            ; clock      ; 4.359 ; 4.359 ; Rise       ; clock           ;
;  High[8]            ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  High[9]            ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  High[10]           ; clock      ; 4.911 ; 4.911 ; Rise       ; clock           ;
;  High[11]           ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  High[12]           ; clock      ; 4.699 ; 4.699 ; Rise       ; clock           ;
;  High[13]           ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  High[14]           ; clock      ; 4.623 ; 4.623 ; Rise       ; clock           ;
;  High[15]           ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  High[16]           ; clock      ; 4.462 ; 4.462 ; Rise       ; clock           ;
;  High[17]           ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  High[18]           ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  High[19]           ; clock      ; 4.983 ; 4.983 ; Rise       ; clock           ;
;  High[20]           ; clock      ; 4.574 ; 4.574 ; Rise       ; clock           ;
;  High[21]           ; clock      ; 4.277 ; 4.277 ; Rise       ; clock           ;
;  High[22]           ; clock      ; 4.266 ; 4.266 ; Rise       ; clock           ;
;  High[23]           ; clock      ; 4.154 ; 4.154 ; Rise       ; clock           ;
;  High[24]           ; clock      ; 4.392 ; 4.392 ; Rise       ; clock           ;
;  High[25]           ; clock      ; 4.185 ; 4.185 ; Rise       ; clock           ;
;  High[26]           ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  High[27]           ; clock      ; 4.476 ; 4.476 ; Rise       ; clock           ;
;  High[28]           ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  High[29]           ; clock      ; 4.561 ; 4.561 ; Rise       ; clock           ;
;  High[30]           ; clock      ; 4.307 ; 4.307 ; Rise       ; clock           ;
;  High[31]           ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
; Instruction[*]      ; clock      ; 3.404 ; 3.404 ; Rise       ; clock           ;
;  Instruction[0]     ; clock      ; 4.752 ; 4.752 ; Rise       ; clock           ;
;  Instruction[1]     ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  Instruction[2]     ; clock      ; 5.067 ; 5.067 ; Rise       ; clock           ;
;  Instruction[3]     ; clock      ; 5.054 ; 5.054 ; Rise       ; clock           ;
;  Instruction[4]     ; clock      ; 4.667 ; 4.667 ; Rise       ; clock           ;
;  Instruction[5]     ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  Instruction[6]     ; clock      ; 5.056 ; 5.056 ; Rise       ; clock           ;
;  Instruction[7]     ; clock      ; 4.858 ; 4.858 ; Rise       ; clock           ;
;  Instruction[8]     ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  Instruction[9]     ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  Instruction[10]    ; clock      ; 4.985 ; 4.985 ; Rise       ; clock           ;
;  Instruction[11]    ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  Instruction[12]    ; clock      ; 4.829 ; 4.829 ; Rise       ; clock           ;
;  Instruction[13]    ; clock      ; 4.633 ; 4.633 ; Rise       ; clock           ;
;  Instruction[14]    ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  Instruction[15]    ; clock      ; 4.450 ; 4.450 ; Rise       ; clock           ;
;  Instruction[16]    ; clock      ; 3.404 ; 3.404 ; Rise       ; clock           ;
;  Instruction[17]    ; clock      ; 3.426 ; 3.426 ; Rise       ; clock           ;
;  Instruction[18]    ; clock      ; 4.265 ; 4.265 ; Rise       ; clock           ;
;  Instruction[19]    ; clock      ; 4.904 ; 4.904 ; Rise       ; clock           ;
;  Instruction[20]    ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  Instruction[21]    ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  Instruction[22]    ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  Instruction[23]    ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  Instruction[24]    ; clock      ; 4.804 ; 4.804 ; Rise       ; clock           ;
;  Instruction[25]    ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  Instruction[26]    ; clock      ; 5.015 ; 5.015 ; Rise       ; clock           ;
;  Instruction[27]    ; clock      ; 4.987 ; 4.987 ; Rise       ; clock           ;
;  Instruction[28]    ; clock      ; 4.631 ; 4.631 ; Rise       ; clock           ;
;  Instruction[29]    ; clock      ; 5.062 ; 5.062 ; Rise       ; clock           ;
;  Instruction[30]    ; clock      ; 4.651 ; 4.651 ; Rise       ; clock           ;
;  Instruction[31]    ; clock      ; 4.793 ; 4.793 ; Rise       ; clock           ;
; Jump                ; clock      ; 5.277 ; 5.277 ; Rise       ; clock           ;
; Low[*]              ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  Low[0]             ; clock      ; 4.038 ; 4.038 ; Rise       ; clock           ;
;  Low[1]             ; clock      ; 4.054 ; 4.054 ; Rise       ; clock           ;
;  Low[2]             ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  Low[3]             ; clock      ; 4.451 ; 4.451 ; Rise       ; clock           ;
;  Low[4]             ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  Low[5]             ; clock      ; 4.143 ; 4.143 ; Rise       ; clock           ;
;  Low[6]             ; clock      ; 3.932 ; 3.932 ; Rise       ; clock           ;
;  Low[7]             ; clock      ; 4.406 ; 4.406 ; Rise       ; clock           ;
;  Low[8]             ; clock      ; 4.480 ; 4.480 ; Rise       ; clock           ;
;  Low[9]             ; clock      ; 4.407 ; 4.407 ; Rise       ; clock           ;
;  Low[10]            ; clock      ; 5.117 ; 5.117 ; Rise       ; clock           ;
;  Low[11]            ; clock      ; 4.360 ; 4.360 ; Rise       ; clock           ;
;  Low[12]            ; clock      ; 4.848 ; 4.848 ; Rise       ; clock           ;
;  Low[13]            ; clock      ; 4.879 ; 4.879 ; Rise       ; clock           ;
;  Low[14]            ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  Low[15]            ; clock      ; 4.087 ; 4.087 ; Rise       ; clock           ;
;  Low[16]            ; clock      ; 4.705 ; 4.705 ; Rise       ; clock           ;
;  Low[17]            ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  Low[18]            ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  Low[19]            ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  Low[20]            ; clock      ; 4.389 ; 4.389 ; Rise       ; clock           ;
;  Low[21]            ; clock      ; 3.871 ; 3.871 ; Rise       ; clock           ;
;  Low[22]            ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  Low[23]            ; clock      ; 4.559 ; 4.559 ; Rise       ; clock           ;
;  Low[24]            ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  Low[25]            ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  Low[26]            ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  Low[27]            ; clock      ; 4.048 ; 4.048 ; Rise       ; clock           ;
;  Low[28]            ; clock      ; 4.113 ; 4.113 ; Rise       ; clock           ;
;  Low[29]            ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  Low[30]            ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  Low[31]            ; clock      ; 4.942 ; 4.942 ; Rise       ; clock           ;
; MemDataIn[*]        ; clock      ; 4.746 ; 4.746 ; Rise       ; clock           ;
;  MemDataIn[0]       ; clock      ; 5.629 ; 5.629 ; Rise       ; clock           ;
;  MemDataIn[1]       ; clock      ; 4.864 ; 4.864 ; Rise       ; clock           ;
;  MemDataIn[2]       ; clock      ; 5.432 ; 5.432 ; Rise       ; clock           ;
;  MemDataIn[3]       ; clock      ; 5.778 ; 5.778 ; Rise       ; clock           ;
;  MemDataIn[4]       ; clock      ; 5.556 ; 5.556 ; Rise       ; clock           ;
;  MemDataIn[5]       ; clock      ; 5.502 ; 5.502 ; Rise       ; clock           ;
;  MemDataIn[6]       ; clock      ; 5.396 ; 5.396 ; Rise       ; clock           ;
;  MemDataIn[7]       ; clock      ; 5.559 ; 5.559 ; Rise       ; clock           ;
;  MemDataIn[8]       ; clock      ; 5.240 ; 5.240 ; Rise       ; clock           ;
;  MemDataIn[9]       ; clock      ; 5.717 ; 5.717 ; Rise       ; clock           ;
;  MemDataIn[10]      ; clock      ; 5.099 ; 5.099 ; Rise       ; clock           ;
;  MemDataIn[11]      ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  MemDataIn[12]      ; clock      ; 5.036 ; 5.036 ; Rise       ; clock           ;
;  MemDataIn[13]      ; clock      ; 5.313 ; 5.313 ; Rise       ; clock           ;
;  MemDataIn[14]      ; clock      ; 5.076 ; 5.076 ; Rise       ; clock           ;
;  MemDataIn[15]      ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  MemDataIn[16]      ; clock      ; 5.417 ; 5.417 ; Rise       ; clock           ;
;  MemDataIn[17]      ; clock      ; 5.379 ; 5.379 ; Rise       ; clock           ;
;  MemDataIn[18]      ; clock      ; 5.568 ; 5.568 ; Rise       ; clock           ;
;  MemDataIn[19]      ; clock      ; 5.676 ; 5.676 ; Rise       ; clock           ;
;  MemDataIn[20]      ; clock      ; 5.548 ; 5.548 ; Rise       ; clock           ;
;  MemDataIn[21]      ; clock      ; 5.071 ; 5.071 ; Rise       ; clock           ;
;  MemDataIn[22]      ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  MemDataIn[23]      ; clock      ; 5.563 ; 5.563 ; Rise       ; clock           ;
;  MemDataIn[24]      ; clock      ; 4.746 ; 4.746 ; Rise       ; clock           ;
;  MemDataIn[25]      ; clock      ; 5.507 ; 5.507 ; Rise       ; clock           ;
;  MemDataIn[26]      ; clock      ; 4.928 ; 4.928 ; Rise       ; clock           ;
;  MemDataIn[27]      ; clock      ; 5.241 ; 5.241 ; Rise       ; clock           ;
;  MemDataIn[28]      ; clock      ; 5.434 ; 5.434 ; Rise       ; clock           ;
;  MemDataIn[29]      ; clock      ; 5.190 ; 5.190 ; Rise       ; clock           ;
;  MemDataIn[30]      ; clock      ; 4.847 ; 4.847 ; Rise       ; clock           ;
;  MemDataIn[31]      ; clock      ; 5.423 ; 5.423 ; Rise       ; clock           ;
; MemParaReg          ; clock      ; 5.280 ; 5.280 ; Rise       ; clock           ;
; MemReadValue[*]     ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  MemReadValue[0]    ; clock      ; 6.061 ; 6.061 ; Rise       ; clock           ;
;  MemReadValue[1]    ; clock      ; 6.248 ; 6.248 ; Rise       ; clock           ;
;  MemReadValue[2]    ; clock      ; 6.339 ; 6.339 ; Rise       ; clock           ;
;  MemReadValue[3]    ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
;  MemReadValue[4]    ; clock      ; 6.039 ; 6.039 ; Rise       ; clock           ;
;  MemReadValue[5]    ; clock      ; 6.594 ; 6.594 ; Rise       ; clock           ;
;  MemReadValue[6]    ; clock      ; 6.475 ; 6.475 ; Rise       ; clock           ;
;  MemReadValue[7]    ; clock      ; 6.033 ; 6.033 ; Rise       ; clock           ;
;  MemReadValue[8]    ; clock      ; 6.462 ; 6.462 ; Rise       ; clock           ;
;  MemReadValue[9]    ; clock      ; 6.084 ; 6.084 ; Rise       ; clock           ;
;  MemReadValue[10]   ; clock      ; 6.500 ; 6.500 ; Rise       ; clock           ;
;  MemReadValue[11]   ; clock      ; 5.976 ; 5.976 ; Rise       ; clock           ;
;  MemReadValue[12]   ; clock      ; 6.073 ; 6.073 ; Rise       ; clock           ;
;  MemReadValue[13]   ; clock      ; 6.060 ; 6.060 ; Rise       ; clock           ;
;  MemReadValue[14]   ; clock      ; 6.469 ; 6.469 ; Rise       ; clock           ;
;  MemReadValue[15]   ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  MemReadValue[16]   ; clock      ; 6.477 ; 6.477 ; Rise       ; clock           ;
;  MemReadValue[17]   ; clock      ; 6.071 ; 6.071 ; Rise       ; clock           ;
;  MemReadValue[18]   ; clock      ; 6.182 ; 6.182 ; Rise       ; clock           ;
;  MemReadValue[19]   ; clock      ; 6.836 ; 6.836 ; Rise       ; clock           ;
;  MemReadValue[20]   ; clock      ; 6.331 ; 6.331 ; Rise       ; clock           ;
;  MemReadValue[21]   ; clock      ; 5.935 ; 5.935 ; Rise       ; clock           ;
;  MemReadValue[22]   ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  MemReadValue[23]   ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  MemReadValue[24]   ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  MemReadValue[25]   ; clock      ; 6.536 ; 6.536 ; Rise       ; clock           ;
;  MemReadValue[26]   ; clock      ; 5.925 ; 5.925 ; Rise       ; clock           ;
;  MemReadValue[27]   ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  MemReadValue[28]   ; clock      ; 6.243 ; 6.243 ; Rise       ; clock           ;
;  MemReadValue[29]   ; clock      ; 6.161 ; 6.161 ; Rise       ; clock           ;
;  MemReadValue[30]   ; clock      ; 6.479 ; 6.479 ; Rise       ; clock           ;
;  MemReadValue[31]   ; clock      ; 5.934 ; 5.934 ; Rise       ; clock           ;
; OrigPC              ; clock      ; 4.692 ; 4.692 ; Rise       ; clock           ;
; WBwriteData[*]      ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  WBwriteData[0]     ; clock      ; 4.523 ; 4.523 ; Rise       ; clock           ;
;  WBwriteData[1]     ; clock      ; 4.651 ; 4.651 ; Rise       ; clock           ;
;  WBwriteData[2]     ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  WBwriteData[3]     ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
;  WBwriteData[4]     ; clock      ; 5.074 ; 5.074 ; Rise       ; clock           ;
;  WBwriteData[5]     ; clock      ; 5.136 ; 5.136 ; Rise       ; clock           ;
;  WBwriteData[6]     ; clock      ; 4.377 ; 4.377 ; Rise       ; clock           ;
;  WBwriteData[7]     ; clock      ; 5.195 ; 5.195 ; Rise       ; clock           ;
;  WBwriteData[8]     ; clock      ; 4.069 ; 4.069 ; Rise       ; clock           ;
;  WBwriteData[9]     ; clock      ; 4.844 ; 4.844 ; Rise       ; clock           ;
;  WBwriteData[10]    ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  WBwriteData[11]    ; clock      ; 4.974 ; 4.974 ; Rise       ; clock           ;
;  WBwriteData[12]    ; clock      ; 4.546 ; 4.546 ; Rise       ; clock           ;
;  WBwriteData[13]    ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  WBwriteData[14]    ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  WBwriteData[15]    ; clock      ; 4.379 ; 4.379 ; Rise       ; clock           ;
;  WBwriteData[16]    ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  WBwriteData[17]    ; clock      ; 4.727 ; 4.727 ; Rise       ; clock           ;
;  WBwriteData[18]    ; clock      ; 5.124 ; 5.124 ; Rise       ; clock           ;
;  WBwriteData[19]    ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  WBwriteData[20]    ; clock      ; 4.958 ; 4.958 ; Rise       ; clock           ;
;  WBwriteData[21]    ; clock      ; 4.758 ; 4.758 ; Rise       ; clock           ;
;  WBwriteData[22]    ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  WBwriteData[23]    ; clock      ; 4.223 ; 4.223 ; Rise       ; clock           ;
;  WBwriteData[24]    ; clock      ; 4.587 ; 4.587 ; Rise       ; clock           ;
;  WBwriteData[25]    ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  WBwriteData[26]    ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  WBwriteData[27]    ; clock      ; 4.018 ; 4.018 ; Rise       ; clock           ;
;  WBwriteData[28]    ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  WBwriteData[29]    ; clock      ; 4.930 ; 4.930 ; Rise       ; clock           ;
;  WBwriteData[30]    ; clock      ; 4.405 ; 4.405 ; Rise       ; clock           ;
;  WBwriteData[31]    ; clock      ; 4.754 ; 4.754 ; Rise       ; clock           ;
; WBwriteRegister[*]  ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  WBwriteRegister[0] ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  WBwriteRegister[1] ; clock      ; 4.762 ; 4.762 ; Rise       ; clock           ;
;  WBwriteRegister[2] ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  WBwriteRegister[3] ; clock      ; 4.597 ; 4.597 ; Rise       ; clock           ;
;  WBwriteRegister[4] ; clock      ; 4.876 ; 4.876 ; Rise       ; clock           ;
; adressMem[*]        ; clock      ; 4.926 ; 4.926 ; Rise       ; clock           ;
;  adressMem[0]       ; clock      ; 5.636 ; 5.636 ; Rise       ; clock           ;
;  adressMem[1]       ; clock      ; 5.505 ; 5.505 ; Rise       ; clock           ;
;  adressMem[2]       ; clock      ; 5.102 ; 5.102 ; Rise       ; clock           ;
;  adressMem[3]       ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  adressMem[4]       ; clock      ; 5.712 ; 5.712 ; Rise       ; clock           ;
;  adressMem[5]       ; clock      ; 4.926 ; 4.926 ; Rise       ; clock           ;
;  adressMem[6]       ; clock      ; 5.434 ; 5.434 ; Rise       ; clock           ;
;  adressMem[7]       ; clock      ; 6.121 ; 6.121 ; Rise       ; clock           ;
;  adressMem[8]       ; clock      ; 6.291 ; 6.291 ; Rise       ; clock           ;
;  adressMem[9]       ; clock      ; 5.571 ; 5.571 ; Rise       ; clock           ;
; atualPC[*]          ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  atualPC[0]         ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
;  atualPC[1]         ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  atualPC[2]         ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
;  atualPC[3]         ; clock      ; 4.032 ; 4.032 ; Rise       ; clock           ;
;  atualPC[4]         ; clock      ; 4.036 ; 4.036 ; Rise       ; clock           ;
;  atualPC[5]         ; clock      ; 4.085 ; 4.085 ; Rise       ; clock           ;
;  atualPC[6]         ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  atualPC[7]         ; clock      ; 4.086 ; 4.086 ; Rise       ; clock           ;
;  atualPC[8]         ; clock      ; 4.063 ; 4.063 ; Rise       ; clock           ;
;  atualPC[9]         ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  atualPC[10]        ; clock      ; 4.058 ; 4.058 ; Rise       ; clock           ;
;  atualPC[11]        ; clock      ; 4.138 ; 4.138 ; Rise       ; clock           ;
;  atualPC[12]        ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
;  atualPC[13]        ; clock      ; 4.722 ; 4.722 ; Rise       ; clock           ;
;  atualPC[14]        ; clock      ; 4.569 ; 4.569 ; Rise       ; clock           ;
;  atualPC[15]        ; clock      ; 4.424 ; 4.424 ; Rise       ; clock           ;
;  atualPC[16]        ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  atualPC[17]        ; clock      ; 4.112 ; 4.112 ; Rise       ; clock           ;
;  atualPC[18]        ; clock      ; 4.038 ; 4.038 ; Rise       ; clock           ;
;  atualPC[19]        ; clock      ; 4.178 ; 4.178 ; Rise       ; clock           ;
;  atualPC[20]        ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  atualPC[21]        ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  atualPC[22]        ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  atualPC[23]        ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  atualPC[24]        ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  atualPC[25]        ; clock      ; 4.220 ; 4.220 ; Rise       ; clock           ;
;  atualPC[26]        ; clock      ; 4.266 ; 4.266 ; Rise       ; clock           ;
;  atualPC[27]        ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  atualPC[28]        ; clock      ; 4.440 ; 4.440 ; Rise       ; clock           ;
;  atualPC[29]        ; clock      ; 4.353 ; 4.353 ; Rise       ; clock           ;
;  atualPC[30]        ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
;  atualPC[31]        ; clock      ; 4.050 ; 4.050 ; Rise       ; clock           ;
; outALU[*]           ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  outALU[0]          ; clock      ; 5.764 ; 5.764 ; Rise       ; clock           ;
;  outALU[1]          ; clock      ; 5.033 ; 5.033 ; Rise       ; clock           ;
;  outALU[2]          ; clock      ; 5.636 ; 5.636 ; Rise       ; clock           ;
;  outALU[3]          ; clock      ; 5.525 ; 5.525 ; Rise       ; clock           ;
;  outALU[4]          ; clock      ; 5.102 ; 5.102 ; Rise       ; clock           ;
;  outALU[5]          ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  outALU[6]          ; clock      ; 5.724 ; 5.724 ; Rise       ; clock           ;
;  outALU[7]          ; clock      ; 4.926 ; 4.926 ; Rise       ; clock           ;
;  outALU[8]          ; clock      ; 5.434 ; 5.434 ; Rise       ; clock           ;
;  outALU[9]          ; clock      ; 6.250 ; 6.250 ; Rise       ; clock           ;
;  outALU[10]         ; clock      ; 6.291 ; 6.291 ; Rise       ; clock           ;
;  outALU[11]         ; clock      ; 5.584 ; 5.584 ; Rise       ; clock           ;
;  outALU[12]         ; clock      ; 5.552 ; 5.552 ; Rise       ; clock           ;
;  outALU[13]         ; clock      ; 5.278 ; 5.278 ; Rise       ; clock           ;
;  outALU[14]         ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  outALU[15]         ; clock      ; 5.516 ; 5.516 ; Rise       ; clock           ;
;  outALU[16]         ; clock      ; 5.452 ; 5.452 ; Rise       ; clock           ;
;  outALU[17]         ; clock      ; 5.963 ; 5.963 ; Rise       ; clock           ;
;  outALU[18]         ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  outALU[19]         ; clock      ; 5.739 ; 5.739 ; Rise       ; clock           ;
;  outALU[20]         ; clock      ; 5.916 ; 5.916 ; Rise       ; clock           ;
;  outALU[21]         ; clock      ; 5.371 ; 5.371 ; Rise       ; clock           ;
;  outALU[22]         ; clock      ; 5.642 ; 5.642 ; Rise       ; clock           ;
;  outALU[23]         ; clock      ; 5.500 ; 5.500 ; Rise       ; clock           ;
;  outALU[24]         ; clock      ; 5.060 ; 5.060 ; Rise       ; clock           ;
;  outALU[25]         ; clock      ; 5.514 ; 5.514 ; Rise       ; clock           ;
;  outALU[26]         ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  outALU[27]         ; clock      ; 5.426 ; 5.426 ; Rise       ; clock           ;
;  outALU[28]         ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
;  outALU[29]         ; clock      ; 5.497 ; 5.497 ; Rise       ; clock           ;
;  outALU[30]         ; clock      ; 6.036 ; 6.036 ; Rise       ; clock           ;
;  outALU[31]         ; clock      ; 5.563 ; 5.563 ; Rise       ; clock           ;
; proxPC[*]           ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  proxPC[0]          ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  proxPC[1]          ; clock      ; 5.100 ; 5.100 ; Rise       ; clock           ;
;  proxPC[2]          ; clock      ; 5.585 ; 5.585 ; Rise       ; clock           ;
;  proxPC[3]          ; clock      ; 4.913 ; 4.913 ; Rise       ; clock           ;
;  proxPC[4]          ; clock      ; 5.148 ; 5.148 ; Rise       ; clock           ;
;  proxPC[5]          ; clock      ; 5.182 ; 5.182 ; Rise       ; clock           ;
;  proxPC[6]          ; clock      ; 5.470 ; 5.470 ; Rise       ; clock           ;
;  proxPC[7]          ; clock      ; 5.257 ; 5.257 ; Rise       ; clock           ;
;  proxPC[8]          ; clock      ; 4.871 ; 4.871 ; Rise       ; clock           ;
;  proxPC[9]          ; clock      ; 4.885 ; 4.885 ; Rise       ; clock           ;
;  proxPC[10]         ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  proxPC[11]         ; clock      ; 5.228 ; 5.228 ; Rise       ; clock           ;
;  proxPC[12]         ; clock      ; 5.236 ; 5.236 ; Rise       ; clock           ;
;  proxPC[13]         ; clock      ; 5.379 ; 5.379 ; Rise       ; clock           ;
;  proxPC[14]         ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  proxPC[15]         ; clock      ; 5.072 ; 5.072 ; Rise       ; clock           ;
;  proxPC[16]         ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  proxPC[17]         ; clock      ; 4.950 ; 4.950 ; Rise       ; clock           ;
;  proxPC[18]         ; clock      ; 4.984 ; 4.984 ; Rise       ; clock           ;
;  proxPC[19]         ; clock      ; 4.709 ; 4.709 ; Rise       ; clock           ;
;  proxPC[20]         ; clock      ; 4.846 ; 4.846 ; Rise       ; clock           ;
;  proxPC[21]         ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  proxPC[22]         ; clock      ; 4.701 ; 4.701 ; Rise       ; clock           ;
;  proxPC[23]         ; clock      ; 5.329 ; 5.329 ; Rise       ; clock           ;
;  proxPC[24]         ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  proxPC[25]         ; clock      ; 5.385 ; 5.385 ; Rise       ; clock           ;
;  proxPC[26]         ; clock      ; 4.675 ; 4.675 ; Rise       ; clock           ;
;  proxPC[27]         ; clock      ; 4.672 ; 4.672 ; Rise       ; clock           ;
;  proxPC[28]         ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  proxPC[29]         ; clock      ; 5.429 ; 5.429 ; Rise       ; clock           ;
;  proxPC[30]         ; clock      ; 4.664 ; 4.664 ; Rise       ; clock           ;
;  proxPC[31]         ; clock      ; 4.913 ; 4.913 ; Rise       ; clock           ;
; InstBefIFID[*]      ; clock2     ; 5.745 ; 5.745 ; Rise       ; clock2          ;
;  InstBefIFID[0]     ; clock2     ; 6.155 ; 6.155 ; Rise       ; clock2          ;
;  InstBefIFID[1]     ; clock2     ; 6.001 ; 6.001 ; Rise       ; clock2          ;
;  InstBefIFID[2]     ; clock2     ; 6.153 ; 6.153 ; Rise       ; clock2          ;
;  InstBefIFID[3]     ; clock2     ; 6.038 ; 6.038 ; Rise       ; clock2          ;
;  InstBefIFID[4]     ; clock2     ; 5.767 ; 5.767 ; Rise       ; clock2          ;
;  InstBefIFID[5]     ; clock2     ; 5.747 ; 5.747 ; Rise       ; clock2          ;
;  InstBefIFID[6]     ; clock2     ; 5.765 ; 5.765 ; Rise       ; clock2          ;
;  InstBefIFID[7]     ; clock2     ; 5.745 ; 5.745 ; Rise       ; clock2          ;
;  InstBefIFID[8]     ; clock2     ; 6.221 ; 6.221 ; Rise       ; clock2          ;
;  InstBefIFID[9]     ; clock2     ; 6.269 ; 6.269 ; Rise       ; clock2          ;
;  InstBefIFID[10]    ; clock2     ; 6.017 ; 6.017 ; Rise       ; clock2          ;
;  InstBefIFID[11]    ; clock2     ; 5.933 ; 5.933 ; Rise       ; clock2          ;
;  InstBefIFID[12]    ; clock2     ; 5.930 ; 5.930 ; Rise       ; clock2          ;
;  InstBefIFID[13]    ; clock2     ; 5.913 ; 5.913 ; Rise       ; clock2          ;
;  InstBefIFID[14]    ; clock2     ; 5.925 ; 5.925 ; Rise       ; clock2          ;
;  InstBefIFID[15]    ; clock2     ; 5.930 ; 5.930 ; Rise       ; clock2          ;
;  InstBefIFID[16]    ; clock2     ; 6.443 ; 6.443 ; Rise       ; clock2          ;
;  InstBefIFID[17]    ; clock2     ; 5.937 ; 5.937 ; Rise       ; clock2          ;
;  InstBefIFID[18]    ; clock2     ; 5.898 ; 5.898 ; Rise       ; clock2          ;
;  InstBefIFID[19]    ; clock2     ; 5.916 ; 5.916 ; Rise       ; clock2          ;
;  InstBefIFID[20]    ; clock2     ; 5.989 ; 5.989 ; Rise       ; clock2          ;
;  InstBefIFID[21]    ; clock2     ; 6.012 ; 6.012 ; Rise       ; clock2          ;
;  InstBefIFID[22]    ; clock2     ; 6.050 ; 6.050 ; Rise       ; clock2          ;
;  InstBefIFID[23]    ; clock2     ; 5.770 ; 5.770 ; Rise       ; clock2          ;
;  InstBefIFID[24]    ; clock2     ; 6.215 ; 6.215 ; Rise       ; clock2          ;
;  InstBefIFID[25]    ; clock2     ; 6.168 ; 6.168 ; Rise       ; clock2          ;
;  InstBefIFID[26]    ; clock2     ; 6.292 ; 6.292 ; Rise       ; clock2          ;
;  InstBefIFID[27]    ; clock2     ; 6.252 ; 6.252 ; Rise       ; clock2          ;
;  InstBefIFID[28]    ; clock2     ; 5.768 ; 5.768 ; Rise       ; clock2          ;
;  InstBefIFID[29]    ; clock2     ; 5.767 ; 5.767 ; Rise       ; clock2          ;
;  InstBefIFID[30]    ; clock2     ; 5.762 ; 5.762 ; Rise       ; clock2          ;
;  InstBefIFID[31]    ; clock2     ; 5.762 ; 5.762 ; Rise       ; clock2          ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock2     ; clock    ; 320          ; 0        ; 0        ; 0        ;
; clock      ; clock2   ; 80           ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
; clock2     ; clock    ; 320          ; 0        ; 0        ; 0        ;
; clock      ; clock2   ; 80           ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 7984960  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 7984960  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 404   ; 404   ;
; Unconstrained Output Port Paths ; 22613 ; 22613 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 27 11:20:03 2018
Info: Command: quartus_sta PipelineMIPS -c PipelineMIPS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PipelineMIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name clock2 clock2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -128.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -128.495    -17046.290 clock 
    Info (332119):    -0.769       -29.630 clock2 
Info (332146): Worst-case hold slack is -0.582
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.582        -7.025 clock 
    Info (332119):     0.695         0.000 clock2 
Info (332146): Worst-case recovery slack is -24.396
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -24.396    -15489.966 clock 
Info (332146): Worst-case removal slack is 1.413
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.413         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2747.668 clock 
    Info (332119):    -1.423      -229.060 clock2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -58.425
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -58.425     -7043.597 clock 
    Info (332119):     0.190         0.000 clock2 
Info (332146): Worst-case hold slack is -0.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.303        -3.700 clock 
    Info (332119):     0.289         0.000 clock2 
Info (332146): Worst-case recovery slack is -10.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.538     -6497.251 clock 
Info (332146): Worst-case removal slack is 1.169
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.169         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2772.244 clock 
    Info (332119):    -1.423      -229.060 clock2 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 462 megabytes
    Info: Processing ended: Tue Nov 27 11:20:13 2018
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:08


