[Inputs]
clk_in
reset
d7
d6
d5
d4
d3
d2
d1
d0
[Outputs]
clk_out
an7
an6
an5
an4
an3
an2
an1
an0
=sel[2:0]=
=y[3:0]=
[BiDir]
[ATTRIBUTES]
VeriModel display_controller

