# isec_fpga_seminar

## 勉強会
- [x] LSIについて
- [x] FPGAについて
- [x] Quartusのインストール
- [x] Quartus＋ModelSimでの開発方法について
- [x] HDL記述について
- [ ] テストベンチの作成について
- [ ] ArmFrog Aliceについて
- [ ] FPGAボードへの書き込みについて（メモリ空間の話もいる）：講座で盛り込みたい
- [ ] 課題の解説

## HDL記述について
この勉強会では，Verilog HDLを使用する．
- [x] wire変数とreg変数について
- [x] Schematicでのモジュール図の確認について
- [x] always文について（組み合わせ回路）
- [x] 階層設計について
- [x] ブロッキング代入，ノンブロッキング代入
- [x] rst信号について
- [x] run信号，done信号，enable信号について

## 課題
- [x] timer回路の作成（4/28まで）
- [ ] M系列回路の作成（5/13まで）
- [ ] 乗算回路の作成
- [ ] AES-ECB回路の作成

## 課題解説のメモ
- [ ] wire信号とreg信号の使い分け
- [ ] 同期の再確認（非同期信号と同期信号による代入の影響）
- [ ] always文とassign文を組み合わせた設計手法について
- [ ] 予想外の信号が入力された時を考慮した設計
