Kanata	0004
// Test Stream of 100 CCapPerms::ReadWrite transactions
C	1
C	1
C	1
I	                   0	                   0	                   0
L	                   0	0	'h00200c21de267000 W#                   0
I	                   1	                   0	                   0
L	                   1	0	'h00200c21de267000 R#                   0
C	1
S	                   0	10	Building0
S	                   1	10	Building0
C	1
L	                   0	1	keyId 'h6f
S	                   0	10	Building1
S	                   0	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                   1	1	keyId 'h6f
S	                   1	10	Building1
S	                   1	12	AwaitingKeyAvailable
C	1
S	                   0	10	Building2
// tick incrementInsert 'h0
S	                   1	10	Building2
S	                   1	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                   0	10	DecodingAndSigChecking
I	                   2	                   1	                   0
L	                   2	0	'h001fe367e1000000 W#                   1
S	                   1	10	DecodingAndSigChecking
I	                   3	                   1	                   0
L	                   3	0	'h001fe367e1000000 R#                   1
C	1
S	                   0	12	AwaitingSigCheck
S	                   0	13	AwaitingFlitBounds
S	                   1	12	AwaitingSigCheck
S	                   1	13	AwaitingFlitBounds
C	1
S	                   0	13	AwaitingIOCapDecode
S	                   1	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                   0	13	Decoded
S	                   1	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                   0	12	SigCheckIdle
E	                   0	12	SigCheckIdle
E	                   0	10	DecodingAndSigChecking
E	                   0	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                   1	12	SigCheckIdle
E	                   1	12	SigCheckIdle
E	                   1	10	DecodingAndSigChecking
E	                   1	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00200c21de267000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   1,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h0, awaddr: 'h00200c21de267000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                   0,'h6f,True>
// write bump perf good
S	                   0	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h0, araddr: 'h00200c21de267000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   1,'h6f,True>
// ALLOWED True
// read bump perf good
S	                   1	20	SendValid
S	                   2	10	Building0
// tick incrementRetrieve 'h0
S	                   3	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                   2	1	keyId 'h6f
S	                   2	10	Building1
S	                   2	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                   3	1	keyId 'h6f
S	                   3	10	Building1
S	                   3	12	AwaitingKeyAvailable
C	1
S	                   2	10	Building2
// tick incrementInsert 'h0
S	                   3	10	Building2
S	                   3	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                   2	10	DecodingAndSigChecking
I	                   4	                   2	                   0
L	                   4	0	'h003821feb3b54000 W#                   2
S	                   3	10	DecodingAndSigChecking
I	                   5	                   2	                   0
L	                   5	0	'h003821feb3b54000 R#                   2
C	1
S	                   2	12	AwaitingSigCheck
S	                   2	13	AwaitingFlitBounds
S	                   3	12	AwaitingSigCheck
S	                   3	13	AwaitingFlitBounds
C	1
S	                   2	13	AwaitingIOCapDecode
S	                   3	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                   2	13	Decoded
S	                   3	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                   2	12	SigCheckIdle
E	                   2	12	SigCheckIdle
E	                   2	10	DecodingAndSigChecking
E	                   2	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                   3	12	SigCheckIdle
E	                   3	12	SigCheckIdle
E	                   3	10	DecodingAndSigChecking
E	                   3	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001fe367e1000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   3,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h1, awaddr: 'h001fe367e1000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                   2,'h6f,True>
// write bump perf good
S	                   2	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h1, araddr: 'h001fe367e1000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   3,'h6f,True>
// ALLOWED True
// read bump perf good
S	                   3	20	SendValid
S	                   4	10	Building0
// tick incrementRetrieve 'h0
S	                   5	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                   4	1	keyId 'h6f
S	                   4	10	Building1
S	                   4	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                   5	1	keyId 'h6f
S	                   5	10	Building1
S	                   5	12	AwaitingKeyAvailable
C	1
S	                   4	10	Building2
// tick incrementInsert 'h0
S	                   5	10	Building2
S	                   5	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                   4	10	DecodingAndSigChecking
I	                   6	                   3	                   0
L	                   6	0	'h00124a68f77dc400 W#                   3
S	                   5	10	DecodingAndSigChecking
I	                   7	                   3	                   0
L	                   7	0	'h00124a68f77dc400 R#                   3
C	1
S	                   4	12	AwaitingSigCheck
S	                   4	13	AwaitingFlitBounds
S	                   5	12	AwaitingSigCheck
S	                   5	13	AwaitingFlitBounds
C	1
S	                   4	13	AwaitingIOCapDecode
S	                   5	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                   4	13	Decoded
S	                   5	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                   4	12	SigCheckIdle
E	                   4	12	SigCheckIdle
E	                   4	10	DecodingAndSigChecking
E	                   4	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                   5	12	SigCheckIdle
E	                   5	12	SigCheckIdle
E	                   5	10	DecodingAndSigChecking
E	                   5	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h003821feb3b54000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   5,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h2, awaddr: 'h003821feb3b54000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                   4,'h6f,True>
// write bump perf good
S	                   4	20	SendValid
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
// IOCap - check_ar <AXI4_ARFlit { arid: 'h2, araddr: 'h003821feb3b54000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   5,'h6f,True>
// ALLOWED True
// read bump perf good
S	                   5	20	SendValid
S	                   6	10	Building0
// tick incrementRetrieve 'h0
S	                   7	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                   6	1	keyId 'h6f
S	                   6	10	Building1
S	                   6	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                   7	1	keyId 'h6f
S	                   7	10	Building1
S	                   7	12	AwaitingKeyAvailable
C	1
S	                   6	10	Building2
// tick incrementInsert 'h0
S	                   7	10	Building2
S	                   7	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                   0	20	ScoreboardCompleted
R	                   0	                   0	0
S	                   1	20	ScoreboardCompleted
R	                   1	                   1	0
S	                   6	10	DecodingAndSigChecking
I	                   8	                   4	                   0
L	                   8	0	'h001d61833f370000 W#                   4
S	                   7	10	DecodingAndSigChecking
I	                   9	                   4	                   0
L	                   9	0	'h001d61833f370000 R#                   4
C	1
S	                   6	12	AwaitingSigCheck
S	                   6	13	AwaitingFlitBounds
S	                   7	12	AwaitingSigCheck
S	                   7	13	AwaitingFlitBounds
C	1
S	                   6	13	AwaitingIOCapDecode
S	                   7	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                   6	13	Decoded
S	                   7	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                   6	12	SigCheckIdle
E	                   6	12	SigCheckIdle
E	                   6	10	DecodingAndSigChecking
E	                   6	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                   7	12	SigCheckIdle
E	                   7	12	SigCheckIdle
E	                   7	10	DecodingAndSigChecking
E	                   7	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00124a68f77dc400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   7,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h3, awaddr: 'h00124a68f77dc400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                   6,'h6f,True>
// write bump perf good
S	                   6	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h3, araddr: 'h00124a68f77dc400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   7,'h6f,True>
// ALLOWED True
// read bump perf good
S	                   7	20	SendValid
S	                   8	10	Building0
// tick incrementRetrieve 'h0
S	                   9	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                   8	1	keyId 'h6f
S	                   8	10	Building1
S	                   8	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                   9	1	keyId 'h6f
S	                   9	10	Building1
S	                   9	12	AwaitingKeyAvailable
C	1
S	                   8	10	Building2
// tick incrementInsert 'h0
S	                   9	10	Building2
S	                   9	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                   8	10	DecodingAndSigChecking
I	                  10	                   5	                   0
L	                  10	0	'h00293742f4000000 W#                   5
S	                   9	10	DecodingAndSigChecking
I	                  11	                   5	                   0
L	                  11	0	'h00293742f4000000 R#                   5
C	1
S	                   8	12	AwaitingSigCheck
S	                   8	13	AwaitingFlitBounds
S	                   9	12	AwaitingSigCheck
S	                   9	13	AwaitingFlitBounds
C	1
S	                   8	13	AwaitingIOCapDecode
S	                   9	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                   8	13	Decoded
S	                   9	13	Decoded
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// flitCompleted from AwaitingSigCheck
S	                   8	12	SigCheckIdle
E	                   8	12	SigCheckIdle
E	                   8	10	DecodingAndSigChecking
E	                   8	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                   9	12	SigCheckIdle
E	                   9	12	SigCheckIdle
E	                   9	10	DecodingAndSigChecking
E	                   9	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h001d61833f370000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   9,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h4, awaddr: 'h001d61833f370000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                   8,'h6f,True>
// write bump perf good
S	                   8	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h4, araddr: 'h001d61833f370000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                   9,'h6f,True>
// ALLOWED True
// read bump perf good
S	                   9	20	SendValid
S	                  10	10	Building0
// tick incrementRetrieve 'h0
S	                  11	10	Building0
// tick incrementRetrieve 'h0
C	1
S	                   2	20	ScoreboardCompleted
R	                   2	                   2	0
S	                   3	20	ScoreboardCompleted
R	                   3	                   3	0
L	                  10	1	keyId 'h6f
S	                  10	10	Building1
S	                  10	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  11	1	keyId 'h6f
S	                  11	10	Building1
S	                  11	12	AwaitingKeyAvailable
C	1
S	                  10	10	Building2
// tick incrementInsert 'h0
S	                  11	10	Building2
S	                  11	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  10	10	DecodingAndSigChecking
I	                  12	                   6	                   0
L	                  12	0	'h003e53cebf760000 W#                   6
S	                  11	10	DecodingAndSigChecking
I	                  13	                   6	                   0
L	                  13	0	'h003e53cebf760000 R#                   6
C	1
S	                  10	12	AwaitingSigCheck
S	                  10	13	AwaitingFlitBounds
S	                  11	12	AwaitingSigCheck
S	                  11	13	AwaitingFlitBounds
C	1
S	                  10	13	AwaitingIOCapDecode
S	                  11	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  10	13	Decoded
S	                  11	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  10	12	SigCheckIdle
E	                  10	12	SigCheckIdle
E	                  10	10	DecodingAndSigChecking
E	                  10	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  11	12	SigCheckIdle
E	                  11	12	SigCheckIdle
E	                  11	10	DecodingAndSigChecking
E	                  11	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h00293742f4000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  11,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h5, awaddr: 'h00293742f4000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  10,'h6f,True>
// write bump perf good
S	                  10	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h5, araddr: 'h00293742f4000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  11,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  11	20	SendValid
S	                  12	10	Building0
// tick incrementRetrieve 'h0
S	                  13	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  12	1	keyId 'h6f
S	                  12	10	Building1
S	                  12	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  13	1	keyId 'h6f
S	                  13	10	Building1
S	                  13	12	AwaitingKeyAvailable
C	1
S	                  12	10	Building2
// tick incrementInsert 'h0
S	                  13	10	Building2
S	                  13	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  12	10	DecodingAndSigChecking
I	                  14	                   7	                   0
L	                  14	0	'h003eb48c56a48000 W#                   7
S	                  13	10	DecodingAndSigChecking
I	                  15	                   7	                   0
L	                  15	0	'h003eb48c56a48000 R#                   7
C	1
S	                  12	12	AwaitingSigCheck
S	                  12	13	AwaitingFlitBounds
S	                  13	12	AwaitingSigCheck
S	                  13	13	AwaitingFlitBounds
C	1
S	                  12	13	AwaitingIOCapDecode
S	                  13	13	AwaitingIOCapDecode
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
S	                  12	13	Decoded
S	                  13	13	Decoded
C	1
C	1
S	                   4	20	ScoreboardCompleted
R	                   4	                   4	0
S	                   5	20	ScoreboardCompleted
R	                   5	                   5	0
// flitCompleted from AwaitingSigCheck
S	                  12	12	SigCheckIdle
E	                  12	12	SigCheckIdle
E	                  12	10	DecodingAndSigChecking
E	                  12	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  13	12	SigCheckIdle
E	                  13	12	SigCheckIdle
E	                  13	10	DecodingAndSigChecking
E	                  13	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h003e53cebf760000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  13,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h6, awaddr: 'h003e53cebf760000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  12,'h6f,True>
// write bump perf good
S	                  12	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h6, araddr: 'h003e53cebf760000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  13,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  13	20	SendValid
S	                  14	10	Building0
// tick incrementRetrieve 'h0
S	                  15	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  14	1	keyId 'h6f
S	                  14	10	Building1
S	                  14	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  15	1	keyId 'h6f
S	                  15	10	Building1
S	                  15	12	AwaitingKeyAvailable
C	1
S	                  14	10	Building2
// tick incrementInsert 'h0
S	                  15	10	Building2
S	                  15	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  14	10	DecodingAndSigChecking
I	                  16	                   8	                   0
L	                  16	0	'h00116e7329d3fc00 W#                   8
S	                  15	10	DecodingAndSigChecking
I	                  17	                   8	                   0
L	                  17	0	'h00116e7329d3fc00 R#                   8
C	1
S	                  14	12	AwaitingSigCheck
S	                  14	13	AwaitingFlitBounds
S	                  15	12	AwaitingSigCheck
S	                  15	13	AwaitingFlitBounds
C	1
S	                  14	13	AwaitingIOCapDecode
S	                  15	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  14	13	Decoded
S	                  15	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  14	12	SigCheckIdle
E	                  14	12	SigCheckIdle
E	                  14	10	DecodingAndSigChecking
E	                  14	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  15	12	SigCheckIdle
E	                  15	12	SigCheckIdle
E	                  15	10	DecodingAndSigChecking
E	                  15	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h003eb48c56a48000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  15,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h7, awaddr: 'h003eb48c56a48000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  14,'h6f,True>
// write bump perf good
S	                  14	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h7, araddr: 'h003eb48c56a48000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  15,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  15	20	SendValid
S	                  16	10	Building0
// tick incrementRetrieve 'h0
S	                  17	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  16	1	keyId 'h6f
S	                  16	10	Building1
S	                  16	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  17	1	keyId 'h6f
S	                  17	10	Building1
S	                  17	12	AwaitingKeyAvailable
C	1
S	                  16	10	Building2
// tick incrementInsert 'h0
S	                  17	10	Building2
S	                  17	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  16	10	DecodingAndSigChecking
I	                  18	                   9	                   0
L	                  18	0	'h00067acdaac80000 W#                   9
S	                  17	10	DecodingAndSigChecking
I	                  19	                   9	                   0
L	                  19	0	'h00067acdaac80000 R#                   9
C	1
S	                  16	12	AwaitingSigCheck
S	                  16	13	AwaitingFlitBounds
S	                  17	12	AwaitingSigCheck
S	                  17	13	AwaitingFlitBounds
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  16	13	AwaitingIOCapDecode
S	                  17	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                   6	20	ScoreboardCompleted
R	                   6	                   6	0
S	                   7	20	ScoreboardCompleted
R	                   7	                   7	0
S	                  16	13	Decoded
S	                  17	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  16	12	SigCheckIdle
E	                  16	12	SigCheckIdle
E	                  16	10	DecodingAndSigChecking
E	                  16	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  17	12	SigCheckIdle
E	                  17	12	SigCheckIdle
E	                  17	10	DecodingAndSigChecking
E	                  17	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00116e7329d3fc00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  17,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h8, awaddr: 'h00116e7329d3fc00, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  16,'h6f,True>
// write bump perf good
S	                  16	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h8, araddr: 'h00116e7329d3fc00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  17,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  17	20	SendValid
S	                  18	10	Building0
// tick incrementRetrieve 'h0
S	                  19	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  18	1	keyId 'h6f
S	                  18	10	Building1
S	                  18	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  19	1	keyId 'h6f
S	                  19	10	Building1
S	                  19	12	AwaitingKeyAvailable
C	1
S	                  18	10	Building2
// tick incrementInsert 'h0
S	                  19	10	Building2
S	                  19	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  18	10	DecodingAndSigChecking
I	                  20	                  10	                   0
L	                  20	0	'h0025aa701d000000 W#                  10
S	                  19	10	DecodingAndSigChecking
I	                  21	                  10	                   0
L	                  21	0	'h0025aa701d000000 R#                  10
C	1
S	                  18	12	AwaitingSigCheck
S	                  18	13	AwaitingFlitBounds
S	                  19	12	AwaitingSigCheck
S	                  19	13	AwaitingFlitBounds
C	1
S	                  18	13	AwaitingIOCapDecode
S	                  19	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  18	13	Decoded
S	                  19	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  18	12	SigCheckIdle
E	                  18	12	SigCheckIdle
E	                  18	10	DecodingAndSigChecking
E	                  18	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  19	12	SigCheckIdle
E	                  19	12	SigCheckIdle
E	                  19	10	DecodingAndSigChecking
E	                  19	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h00067acdaac80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  19,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h9, awaddr: 'h00067acdaac80000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  18,'h6f,True>
// write bump perf good
S	                  18	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h9, araddr: 'h00067acdaac80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  19,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  19	20	SendValid
S	                  20	10	Building0
// tick incrementRetrieve 'h0
S	                  21	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  20	1	keyId 'h6f
S	                  20	10	Building1
S	                  20	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  21	1	keyId 'h6f
S	                  21	10	Building1
S	                  21	12	AwaitingKeyAvailable
C	1
S	                  20	10	Building2
// tick incrementInsert 'h0
S	                  21	10	Building2
S	                  21	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  20	10	DecodingAndSigChecking
I	                  22	                  11	                   0
L	                  22	0	'h003458c6da000000 W#                  11
S	                  21	10	DecodingAndSigChecking
I	                  23	                  11	                   0
L	                  23	0	'h003458c6da000000 R#                  11
C	1
S	                  20	12	AwaitingSigCheck
S	                  20	13	AwaitingFlitBounds
S	                  21	12	AwaitingSigCheck
S	                  21	13	AwaitingFlitBounds
C	1
S	                  20	13	AwaitingIOCapDecode
S	                  21	13	AwaitingIOCapDecode
C	1
S	                   8	20	ScoreboardCompleted
R	                   8	                   8	0
S	                   9	20	ScoreboardCompleted
R	                   9	                   9	0
C	1
C	1
S	                  20	13	Decoded
S	                  21	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  20	12	SigCheckIdle
E	                  20	12	SigCheckIdle
E	                  20	10	DecodingAndSigChecking
E	                  20	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  21	12	SigCheckIdle
E	                  21	12	SigCheckIdle
E	                  21	10	DecodingAndSigChecking
E	                  21	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0025aa701d000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  21,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'ha, awaddr: 'h0025aa701d000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  20,'h6f,True>
// write bump perf good
S	                  20	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'ha, araddr: 'h0025aa701d000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  21,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  21	20	SendValid
S	                  22	10	Building0
// tick incrementRetrieve 'h0
S	                  23	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  22	1	keyId 'h6f
S	                  22	10	Building1
S	                  22	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  23	1	keyId 'h6f
S	                  23	10	Building1
S	                  23	12	AwaitingKeyAvailable
C	1
S	                  22	10	Building2
// tick incrementInsert 'h0
S	                  23	10	Building2
S	                  23	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  22	10	DecodingAndSigChecking
I	                  24	                  12	                   0
L	                  24	0	'h000859056263d800 W#                  12
S	                  23	10	DecodingAndSigChecking
I	                  25	                  12	                   0
L	                  25	0	'h000859056263d800 R#                  12
C	1
S	                  22	12	AwaitingSigCheck
S	                  22	13	AwaitingFlitBounds
S	                  23	12	AwaitingSigCheck
S	                  23	13	AwaitingFlitBounds
C	1
S	                  22	13	AwaitingIOCapDecode
S	                  23	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  22	13	Decoded
S	                  23	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  22	12	SigCheckIdle
E	                  22	12	SigCheckIdle
E	                  22	10	DecodingAndSigChecking
E	                  22	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  23	12	SigCheckIdle
E	                  23	12	SigCheckIdle
E	                  23	10	DecodingAndSigChecking
E	                  23	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003458c6da000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  23,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hb, awaddr: 'h003458c6da000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  22,'h6f,True>
// write bump perf good
S	                  22	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hb, araddr: 'h003458c6da000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  23,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  23	20	SendValid
S	                  24	10	Building0
// tick incrementRetrieve 'h0
S	                  25	10	Building0
// tick incrementRetrieve 'h0
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
L	                  24	1	keyId 'h6f
S	                  24	10	Building1
S	                  24	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  25	1	keyId 'h6f
S	                  25	10	Building1
S	                  25	12	AwaitingKeyAvailable
C	1
S	                  24	10	Building2
// tick incrementInsert 'h0
S	                  25	10	Building2
S	                  25	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  24	10	DecodingAndSigChecking
I	                  26	                  13	                   0
L	                  26	0	'h002b78fd80000000 W#                  13
S	                  25	10	DecodingAndSigChecking
I	                  27	                  13	                   0
L	                  27	0	'h002b78fd80000000 R#                  13
C	1
S	                  10	20	ScoreboardCompleted
R	                  10	                  10	0
S	                  11	20	ScoreboardCompleted
R	                  11	                  11	0
S	                  24	12	AwaitingSigCheck
S	                  24	13	AwaitingFlitBounds
S	                  25	12	AwaitingSigCheck
S	                  25	13	AwaitingFlitBounds
C	1
S	                  24	13	AwaitingIOCapDecode
S	                  25	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  24	13	Decoded
S	                  25	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  24	12	SigCheckIdle
E	                  24	12	SigCheckIdle
E	                  24	10	DecodingAndSigChecking
E	                  24	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  25	12	SigCheckIdle
E	                  25	12	SigCheckIdle
E	                  25	10	DecodingAndSigChecking
E	                  25	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h000859056263d800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  25,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hc, awaddr: 'h000859056263d800, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  24,'h6f,True>
// write bump perf good
S	                  24	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hc, araddr: 'h000859056263d800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  25,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  25	20	SendValid
S	                  26	10	Building0
// tick incrementRetrieve 'h0
S	                  27	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  26	1	keyId 'h6f
S	                  26	10	Building1
S	                  26	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  27	1	keyId 'h6f
S	                  27	10	Building1
S	                  27	12	AwaitingKeyAvailable
C	1
S	                  26	10	Building2
// tick incrementInsert 'h0
S	                  27	10	Building2
S	                  27	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  26	10	DecodingAndSigChecking
I	                  28	                  14	                   0
L	                  28	0	'h003261026a160000 W#                  14
S	                  27	10	DecodingAndSigChecking
I	                  29	                  14	                   0
L	                  29	0	'h003261026a160000 R#                  14
C	1
S	                  26	12	AwaitingSigCheck
S	                  26	13	AwaitingFlitBounds
S	                  27	12	AwaitingSigCheck
S	                  27	13	AwaitingFlitBounds
C	1
S	                  26	13	AwaitingIOCapDecode
S	                  27	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  26	13	Decoded
S	                  27	13	Decoded
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
// flitCompleted from AwaitingSigCheck
S	                  26	12	SigCheckIdle
E	                  26	12	SigCheckIdle
E	                  26	10	DecodingAndSigChecking
E	                  26	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  27	12	SigCheckIdle
E	                  27	12	SigCheckIdle
E	                  27	10	DecodingAndSigChecking
E	                  27	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h002b78fd80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  27,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hd, awaddr: 'h002b78fd80000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  26,'h6f,True>
// write bump perf good
S	                  26	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hd, araddr: 'h002b78fd80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  27,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  27	20	SendValid
S	                  28	10	Building0
// tick incrementRetrieve 'h0
S	                  29	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  28	1	keyId 'h6f
S	                  28	10	Building1
S	                  28	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  29	1	keyId 'h6f
S	                  29	10	Building1
S	                  29	12	AwaitingKeyAvailable
C	1
S	                  12	20	ScoreboardCompleted
R	                  12	                  12	0
S	                  13	20	ScoreboardCompleted
R	                  13	                  13	0
S	                  28	10	Building2
// tick incrementInsert 'h0
S	                  29	10	Building2
S	                  29	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  28	10	DecodingAndSigChecking
I	                  30	                  15	                   0
L	                  30	0	'h0006483524765000 W#                  15
S	                  29	10	DecodingAndSigChecking
I	                  31	                  15	                   0
L	                  31	0	'h0006483524765000 R#                  15
C	1
S	                  28	12	AwaitingSigCheck
S	                  28	13	AwaitingFlitBounds
S	                  29	12	AwaitingSigCheck
S	                  29	13	AwaitingFlitBounds
C	1
S	                  28	13	AwaitingIOCapDecode
S	                  29	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  28	13	Decoded
S	                  29	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  28	12	SigCheckIdle
E	                  28	12	SigCheckIdle
E	                  28	10	DecodingAndSigChecking
E	                  28	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  29	12	SigCheckIdle
E	                  29	12	SigCheckIdle
E	                  29	10	DecodingAndSigChecking
E	                  29	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h003261026a160000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  29,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'he, awaddr: 'h003261026a160000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  28,'h6f,True>
// write bump perf good
S	                  28	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'he, araddr: 'h003261026a160000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  29,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  29	20	SendValid
S	                  30	10	Building0
// tick incrementRetrieve 'h0
S	                  31	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  30	1	keyId 'h6f
S	                  30	10	Building1
S	                  30	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  31	1	keyId 'h6f
S	                  31	10	Building1
S	                  31	12	AwaitingKeyAvailable
C	1
S	                  30	10	Building2
// tick incrementInsert 'h0
S	                  31	10	Building2
S	                  31	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  30	10	DecodingAndSigChecking
I	                  32	                   0	                   0
L	                  32	0	'h003af896a5ef9400 W#                   0
S	                  31	10	DecodingAndSigChecking
I	                  33	                   0	                   0
L	                  33	0	'h003af896a5ef9400 R#                   0
C	1
S	                  30	12	AwaitingSigCheck
S	                  30	13	AwaitingFlitBounds
S	                  31	12	AwaitingSigCheck
S	                  31	13	AwaitingFlitBounds
C	1
S	                  30	13	AwaitingIOCapDecode
S	                  31	13	AwaitingIOCapDecode
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  30	13	Decoded
S	                  31	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  30	12	SigCheckIdle
E	                  30	12	SigCheckIdle
E	                  30	10	DecodingAndSigChecking
E	                  30	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  31	12	SigCheckIdle
E	                  31	12	SigCheckIdle
E	                  31	10	DecodingAndSigChecking
E	                  31	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h0006483524765000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  31,'h6f,True> canBegin True
S	                  14	20	ScoreboardCompleted
R	                  14	                  14	0
// IOCap - check_aw <AXI4_AWFlit { awid: 'hf, awaddr: 'h0006483524765000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  30,'h6f,True>
// write bump perf good
S	                  30	20	SendValid
S	                  15	20	ScoreboardCompleted
R	                  15	                  15	0
// IOCap - check_ar <AXI4_ARFlit { arid: 'hf, araddr: 'h0006483524765000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  31,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  31	20	SendValid
S	                  32	10	Building0
// tick incrementRetrieve 'h0
S	                  33	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  32	1	keyId 'h6f
S	                  32	10	Building1
S	                  32	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  33	1	keyId 'h6f
S	                  33	10	Building1
S	                  33	12	AwaitingKeyAvailable
C	1
S	                  32	10	Building2
// tick incrementInsert 'h0
S	                  33	10	Building2
S	                  33	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  32	10	DecodingAndSigChecking
I	                  34	                   1	                   0
L	                  34	0	'h003c40fe1fc40000 W#                   1
S	                  33	10	DecodingAndSigChecking
I	                  35	                   1	                   0
L	                  35	0	'h003c40fe1fc40000 R#                   1
C	1
S	                  32	12	AwaitingSigCheck
S	                  32	13	AwaitingFlitBounds
S	                  33	12	AwaitingSigCheck
S	                  33	13	AwaitingFlitBounds
C	1
S	                  32	13	AwaitingIOCapDecode
S	                  33	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  32	13	Decoded
S	                  33	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  32	12	SigCheckIdle
E	                  32	12	SigCheckIdle
E	                  32	10	DecodingAndSigChecking
E	                  32	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  33	12	SigCheckIdle
E	                  33	12	SigCheckIdle
E	                  33	10	DecodingAndSigChecking
E	                  33	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h003af896a5ef9400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  33,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h0, awaddr: 'h003af896a5ef9400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  32,'h6f,True>
// write bump perf good
S	                  32	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h0, araddr: 'h003af896a5ef9400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  33,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  33	20	SendValid
S	                  34	10	Building0
// tick incrementRetrieve 'h0
S	                  35	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  34	1	keyId 'h6f
S	                  34	10	Building1
S	                  34	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  35	1	keyId 'h6f
S	                  35	10	Building1
S	                  35	12	AwaitingKeyAvailable
C	1
S	                  34	10	Building2
// tick incrementInsert 'h0
S	                  35	10	Building2
S	                  35	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  34	10	DecodingAndSigChecking
I	                  36	                   2	                   0
L	                  36	0	'h000a5dfdfd1c1c00 W#                   2
S	                  35	10	DecodingAndSigChecking
I	                  37	                   2	                   0
L	                  37	0	'h000a5dfdfd1c1c00 R#                   2
C	1
S	                  34	12	AwaitingSigCheck
S	                  34	13	AwaitingFlitBounds
S	                  35	12	AwaitingSigCheck
S	                  35	13	AwaitingFlitBounds
C	1
S	                  34	13	AwaitingIOCapDecode
S	                  35	13	AwaitingIOCapDecode
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
S	                  34	13	Decoded
S	                  35	13	Decoded
C	1
S	                  16	20	ScoreboardCompleted
R	                  16	                  16	0
S	                  17	20	ScoreboardCompleted
R	                  17	                  17	0
C	1
// flitCompleted from AwaitingSigCheck
S	                  34	12	SigCheckIdle
E	                  34	12	SigCheckIdle
E	                  34	10	DecodingAndSigChecking
E	                  34	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  35	12	SigCheckIdle
E	                  35	12	SigCheckIdle
E	                  35	10	DecodingAndSigChecking
E	                  35	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003c40fe1fc40000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  35,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h1, awaddr: 'h003c40fe1fc40000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  34,'h6f,True>
// write bump perf good
S	                  34	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h1, araddr: 'h003c40fe1fc40000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  35,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  35	20	SendValid
S	                  36	10	Building0
// tick incrementRetrieve 'h0
S	                  37	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  36	1	keyId 'h6f
S	                  36	10	Building1
S	                  36	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  37	1	keyId 'h6f
S	                  37	10	Building1
S	                  37	12	AwaitingKeyAvailable
C	1
S	                  36	10	Building2
// tick incrementInsert 'h0
S	                  37	10	Building2
S	                  37	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  36	10	DecodingAndSigChecking
I	                  38	                   3	                   0
L	                  38	0	'h001be4f8d7d40000 W#                   3
S	                  37	10	DecodingAndSigChecking
I	                  39	                   3	                   0
L	                  39	0	'h001be4f8d7d40000 R#                   3
C	1
S	                  36	12	AwaitingSigCheck
S	                  36	13	AwaitingFlitBounds
S	                  37	12	AwaitingSigCheck
S	                  37	13	AwaitingFlitBounds
C	1
S	                  36	13	AwaitingIOCapDecode
S	                  37	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  36	13	Decoded
S	                  37	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  36	12	SigCheckIdle
E	                  36	12	SigCheckIdle
E	                  36	10	DecodingAndSigChecking
E	                  36	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  37	12	SigCheckIdle
E	                  37	12	SigCheckIdle
E	                  37	10	DecodingAndSigChecking
E	                  37	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h000a5dfdfd1c1c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  37,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h2, awaddr: 'h000a5dfdfd1c1c00, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  36,'h6f,True>
// write bump perf good
S	                  36	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h2, araddr: 'h000a5dfdfd1c1c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  37,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  37	20	SendValid
S	                  38	10	Building0
// tick incrementRetrieve 'h0
S	                  39	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  38	1	keyId 'h6f
S	                  38	10	Building1
S	                  38	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  39	1	keyId 'h6f
S	                  39	10	Building1
S	                  39	12	AwaitingKeyAvailable
C	1
S	                  38	10	Building2
// tick incrementInsert 'h0
S	                  39	10	Building2
S	                  39	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  38	10	DecodingAndSigChecking
I	                  40	                   4	                   0
L	                  40	0	'h00163b44463b1000 W#                   4
S	                  39	10	DecodingAndSigChecking
I	                  41	                   4	                   0
L	                  41	0	'h00163b44463b1000 R#                   4
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  38	12	AwaitingSigCheck
S	                  38	13	AwaitingFlitBounds
S	                  39	12	AwaitingSigCheck
S	                  39	13	AwaitingFlitBounds
C	1
S	                  38	13	AwaitingIOCapDecode
S	                  39	13	AwaitingIOCapDecode
C	1
C	1
S	                  18	20	ScoreboardCompleted
R	                  18	                  18	0
S	                  19	20	ScoreboardCompleted
R	                  19	                  19	0
C	1
S	                  38	13	Decoded
S	                  39	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  38	12	SigCheckIdle
E	                  38	12	SigCheckIdle
E	                  38	10	DecodingAndSigChecking
E	                  38	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  39	12	SigCheckIdle
E	                  39	12	SigCheckIdle
E	                  39	10	DecodingAndSigChecking
E	                  39	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h001be4f8d7d40000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  39,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h3, awaddr: 'h001be4f8d7d40000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  38,'h6f,True>
// write bump perf good
S	                  38	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h3, araddr: 'h001be4f8d7d40000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  39,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  39	20	SendValid
S	                  40	10	Building0
// tick incrementRetrieve 'h0
S	                  41	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  40	1	keyId 'h6f
S	                  40	10	Building1
S	                  40	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  41	1	keyId 'h6f
S	                  41	10	Building1
S	                  41	12	AwaitingKeyAvailable
C	1
S	                  40	10	Building2
// tick incrementInsert 'h0
S	                  41	10	Building2
S	                  41	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  40	10	DecodingAndSigChecking
I	                  42	                   5	                   0
L	                  42	0	'h003c065290d99c00 W#                   5
S	                  41	10	DecodingAndSigChecking
I	                  43	                   5	                   0
L	                  43	0	'h003c065290d99c00 R#                   5
C	1
S	                  40	12	AwaitingSigCheck
S	                  40	13	AwaitingFlitBounds
S	                  41	12	AwaitingSigCheck
S	                  41	13	AwaitingFlitBounds
C	1
S	                  40	13	AwaitingIOCapDecode
S	                  41	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  40	13	Decoded
S	                  41	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  40	12	SigCheckIdle
E	                  40	12	SigCheckIdle
E	                  40	10	DecodingAndSigChecking
E	                  40	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  41	12	SigCheckIdle
E	                  41	12	SigCheckIdle
E	                  41	10	DecodingAndSigChecking
E	                  41	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h00163b44463b1000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  41,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h4, awaddr: 'h00163b44463b1000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  40,'h6f,True>
// write bump perf good
S	                  40	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h4, araddr: 'h00163b44463b1000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  41,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  41	20	SendValid
S	                  42	10	Building0
// tick incrementRetrieve 'h0
S	                  43	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  42	1	keyId 'h6f
S	                  42	10	Building1
S	                  42	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  43	1	keyId 'h6f
S	                  43	10	Building1
S	                  43	12	AwaitingKeyAvailable
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  42	10	Building2
// tick incrementInsert 'h0
S	                  43	10	Building2
S	                  43	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  42	10	DecodingAndSigChecking
I	                  44	                   6	                   0
L	                  44	0	'h003403b671800000 W#                   6
S	                  43	10	DecodingAndSigChecking
I	                  45	                   6	                   0
L	                  45	0	'h003403b671800000 R#                   6
C	1
S	                  42	12	AwaitingSigCheck
S	                  42	13	AwaitingFlitBounds
S	                  43	12	AwaitingSigCheck
S	                  43	13	AwaitingFlitBounds
C	1
S	                  20	20	ScoreboardCompleted
R	                  20	                  20	0
S	                  21	20	ScoreboardCompleted
R	                  21	                  21	0
S	                  42	13	AwaitingIOCapDecode
S	                  43	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  42	13	Decoded
S	                  43	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  42	12	SigCheckIdle
E	                  42	12	SigCheckIdle
E	                  42	10	DecodingAndSigChecking
E	                  42	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  43	12	SigCheckIdle
E	                  43	12	SigCheckIdle
E	                  43	10	DecodingAndSigChecking
E	                  43	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h003c065290d99c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  43,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h5, awaddr: 'h003c065290d99c00, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  42,'h6f,True>
// write bump perf good
S	                  42	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h5, araddr: 'h003c065290d99c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  43,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  43	20	SendValid
S	                  44	10	Building0
// tick incrementRetrieve 'h0
S	                  45	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  44	1	keyId 'h6f
S	                  44	10	Building1
S	                  44	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  45	1	keyId 'h6f
S	                  45	10	Building1
S	                  45	12	AwaitingKeyAvailable
C	1
S	                  44	10	Building2
// tick incrementInsert 'h0
S	                  45	10	Building2
S	                  45	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  44	10	DecodingAndSigChecking
I	                  46	                   7	                   0
L	                  46	0	'h000da65f7a580000 W#                   7
S	                  45	10	DecodingAndSigChecking
I	                  47	                   7	                   0
L	                  47	0	'h000da65f7a580000 R#                   7
C	1
S	                  44	12	AwaitingSigCheck
S	                  44	13	AwaitingFlitBounds
S	                  45	12	AwaitingSigCheck
S	                  45	13	AwaitingFlitBounds
C	1
S	                  44	13	AwaitingIOCapDecode
S	                  45	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  44	13	Decoded
S	                  45	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  44	12	SigCheckIdle
E	                  44	12	SigCheckIdle
E	                  44	10	DecodingAndSigChecking
E	                  44	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  45	12	SigCheckIdle
E	                  45	12	SigCheckIdle
E	                  45	10	DecodingAndSigChecking
E	                  45	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h003403b671800000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  45,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h6, awaddr: 'h003403b671800000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  44,'h6f,True>
// write bump perf good
S	                  44	20	SendValid
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
// IOCap - check_ar <AXI4_ARFlit { arid: 'h6, araddr: 'h003403b671800000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  45,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  45	20	SendValid
S	                  46	10	Building0
// tick incrementRetrieve 'h0
S	                  47	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  46	1	keyId 'h6f
S	                  46	10	Building1
S	                  46	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  47	1	keyId 'h6f
S	                  47	10	Building1
S	                  47	12	AwaitingKeyAvailable
C	1
S	                  46	10	Building2
// tick incrementInsert 'h0
S	                  47	10	Building2
S	                  47	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  22	20	ScoreboardCompleted
R	                  22	                  22	0
S	                  23	20	ScoreboardCompleted
R	                  23	                  23	0
S	                  46	10	DecodingAndSigChecking
I	                  48	                   8	                   0
L	                  48	0	'h0014089d78000000 W#                   8
S	                  47	10	DecodingAndSigChecking
I	                  49	                   8	                   0
L	                  49	0	'h0014089d78000000 R#                   8
C	1
S	                  46	12	AwaitingSigCheck
S	                  46	13	AwaitingFlitBounds
S	                  47	12	AwaitingSigCheck
S	                  47	13	AwaitingFlitBounds
C	1
S	                  46	13	AwaitingIOCapDecode
S	                  47	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  46	13	Decoded
S	                  47	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  46	12	SigCheckIdle
E	                  46	12	SigCheckIdle
E	                  46	10	DecodingAndSigChecking
E	                  46	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  47	12	SigCheckIdle
E	                  47	12	SigCheckIdle
E	                  47	10	DecodingAndSigChecking
E	                  47	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000da65f7a580000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  47,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h7, awaddr: 'h000da65f7a580000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  46,'h6f,True>
// write bump perf good
S	                  46	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h7, araddr: 'h000da65f7a580000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  47,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  47	20	SendValid
S	                  48	10	Building0
// tick incrementRetrieve 'h0
S	                  49	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  48	1	keyId 'h6f
S	                  48	10	Building1
S	                  48	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  49	1	keyId 'h6f
S	                  49	10	Building1
S	                  49	12	AwaitingKeyAvailable
C	1
S	                  48	10	Building2
// tick incrementInsert 'h0
S	                  49	10	Building2
S	                  49	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  48	10	DecodingAndSigChecking
I	                  50	                   9	                   0
L	                  50	0	'h001372e91a2b1800 W#                   9
S	                  49	10	DecodingAndSigChecking
I	                  51	                   9	                   0
L	                  51	0	'h001372e91a2b1800 R#                   9
C	1
S	                  48	12	AwaitingSigCheck
S	                  48	13	AwaitingFlitBounds
S	                  49	12	AwaitingSigCheck
S	                  49	13	AwaitingFlitBounds
C	1
S	                  48	13	AwaitingIOCapDecode
S	                  49	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  48	13	Decoded
S	                  49	13	Decoded
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// flitCompleted from AwaitingSigCheck
S	                  48	12	SigCheckIdle
E	                  48	12	SigCheckIdle
E	                  48	10	DecodingAndSigChecking
E	                  48	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  49	12	SigCheckIdle
E	                  49	12	SigCheckIdle
E	                  49	10	DecodingAndSigChecking
E	                  49	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0014089d78000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  49,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h8, awaddr: 'h0014089d78000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  48,'h6f,True>
// write bump perf good
S	                  48	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h8, araddr: 'h0014089d78000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  49,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  49	20	SendValid
S	                  50	10	Building0
// tick incrementRetrieve 'h0
S	                  51	10	Building0
// tick incrementRetrieve 'h0
C	1
S	                  24	20	ScoreboardCompleted
R	                  24	                  24	0
S	                  25	20	ScoreboardCompleted
R	                  25	                  25	0
L	                  50	1	keyId 'h6f
S	                  50	10	Building1
S	                  50	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  51	1	keyId 'h6f
S	                  51	10	Building1
S	                  51	12	AwaitingKeyAvailable
C	1
S	                  50	10	Building2
// tick incrementInsert 'h0
S	                  51	10	Building2
S	                  51	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  50	10	DecodingAndSigChecking
I	                  52	                  10	                   0
L	                  52	0	'h00131cff25031400 W#                  10
S	                  51	10	DecodingAndSigChecking
I	                  53	                  10	                   0
L	                  53	0	'h00131cff25031400 R#                  10
C	1
S	                  50	12	AwaitingSigCheck
S	                  50	13	AwaitingFlitBounds
S	                  51	12	AwaitingSigCheck
S	                  51	13	AwaitingFlitBounds
C	1
S	                  50	13	AwaitingIOCapDecode
S	                  51	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  50	13	Decoded
S	                  51	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  50	12	SigCheckIdle
E	                  50	12	SigCheckIdle
E	                  50	10	DecodingAndSigChecking
E	                  50	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  51	12	SigCheckIdle
E	                  51	12	SigCheckIdle
E	                  51	10	DecodingAndSigChecking
E	                  51	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h001372e91a2b1800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  51,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h9, awaddr: 'h001372e91a2b1800, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  50,'h6f,True>
// write bump perf good
S	                  50	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h9, araddr: 'h001372e91a2b1800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  51,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  51	20	SendValid
S	                  52	10	Building0
// tick incrementRetrieve 'h0
S	                  53	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  52	1	keyId 'h6f
S	                  52	10	Building1
S	                  52	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  53	1	keyId 'h6f
S	                  53	10	Building1
S	                  53	12	AwaitingKeyAvailable
C	1
S	                  52	10	Building2
// tick incrementInsert 'h0
S	                  53	10	Building2
S	                  53	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  52	10	DecodingAndSigChecking
I	                  54	                  11	                   0
L	                  54	0	'h000c8513e7000000 W#                  11
S	                  53	10	DecodingAndSigChecking
I	                  55	                  11	                   0
L	                  55	0	'h000c8513e7000000 R#                  11
C	1
S	                  52	12	AwaitingSigCheck
S	                  52	13	AwaitingFlitBounds
S	                  53	12	AwaitingSigCheck
S	                  53	13	AwaitingFlitBounds
C	1
S	                  52	13	AwaitingIOCapDecode
S	                  53	13	AwaitingIOCapDecode
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
S	                  52	13	Decoded
S	                  53	13	Decoded
C	1
C	1
S	                  26	20	ScoreboardCompleted
R	                  26	                  26	0
S	                  27	20	ScoreboardCompleted
R	                  27	                  27	0
// flitCompleted from AwaitingSigCheck
S	                  52	12	SigCheckIdle
E	                  52	12	SigCheckIdle
E	                  52	10	DecodingAndSigChecking
E	                  52	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  53	12	SigCheckIdle
E	                  53	12	SigCheckIdle
E	                  53	10	DecodingAndSigChecking
E	                  53	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00131cff25031400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  53,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'ha, awaddr: 'h00131cff25031400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  52,'h6f,True>
// write bump perf good
S	                  52	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'ha, araddr: 'h00131cff25031400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  53,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  53	20	SendValid
S	                  54	10	Building0
// tick incrementRetrieve 'h0
S	                  55	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  54	1	keyId 'h6f
S	                  54	10	Building1
S	                  54	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  55	1	keyId 'h6f
S	                  55	10	Building1
S	                  55	12	AwaitingKeyAvailable
C	1
S	                  54	10	Building2
// tick incrementInsert 'h0
S	                  55	10	Building2
S	                  55	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  54	10	DecodingAndSigChecking
I	                  56	                  12	                   0
L	                  56	0	'h000085bc9aa76800 W#                  12
S	                  55	10	DecodingAndSigChecking
I	                  57	                  12	                   0
L	                  57	0	'h000085bc9aa76800 R#                  12
C	1
S	                  54	12	AwaitingSigCheck
S	                  54	13	AwaitingFlitBounds
S	                  55	12	AwaitingSigCheck
S	                  55	13	AwaitingFlitBounds
C	1
S	                  54	13	AwaitingIOCapDecode
S	                  55	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  54	13	Decoded
S	                  55	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  54	12	SigCheckIdle
E	                  54	12	SigCheckIdle
E	                  54	10	DecodingAndSigChecking
E	                  54	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  55	12	SigCheckIdle
E	                  55	12	SigCheckIdle
E	                  55	10	DecodingAndSigChecking
E	                  55	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000c8513e7000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  55,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hb, awaddr: 'h000c8513e7000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  54,'h6f,True>
// write bump perf good
S	                  54	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hb, araddr: 'h000c8513e7000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  55,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  55	20	SendValid
S	                  56	10	Building0
// tick incrementRetrieve 'h0
S	                  57	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  56	1	keyId 'h6f
S	                  56	10	Building1
S	                  56	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  57	1	keyId 'h6f
S	                  57	10	Building1
S	                  57	12	AwaitingKeyAvailable
C	1
S	                  56	10	Building2
// tick incrementInsert 'h0
S	                  57	10	Building2
S	                  57	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  56	10	DecodingAndSigChecking
I	                  58	                  13	                   0
L	                  58	0	'h001ac17962263000 W#                  13
S	                  57	10	DecodingAndSigChecking
I	                  59	                  13	                   0
L	                  59	0	'h001ac17962263000 R#                  13
C	1
S	                  56	12	AwaitingSigCheck
S	                  56	13	AwaitingFlitBounds
S	                  57	12	AwaitingSigCheck
S	                  57	13	AwaitingFlitBounds
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  56	13	AwaitingIOCapDecode
S	                  57	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  28	20	ScoreboardCompleted
R	                  28	                  28	0
S	                  29	20	ScoreboardCompleted
R	                  29	                  29	0
S	                  56	13	Decoded
S	                  57	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  56	12	SigCheckIdle
E	                  56	12	SigCheckIdle
E	                  56	10	DecodingAndSigChecking
E	                  56	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  57	12	SigCheckIdle
E	                  57	12	SigCheckIdle
E	                  57	10	DecodingAndSigChecking
E	                  57	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h000085bc9aa76800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  57,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hc, awaddr: 'h000085bc9aa76800, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  56,'h6f,True>
// write bump perf good
S	                  56	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hc, araddr: 'h000085bc9aa76800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  57,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  57	20	SendValid
S	                  58	10	Building0
// tick incrementRetrieve 'h0
S	                  59	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  58	1	keyId 'h6f
S	                  58	10	Building1
S	                  58	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  59	1	keyId 'h6f
S	                  59	10	Building1
S	                  59	12	AwaitingKeyAvailable
C	1
S	                  58	10	Building2
// tick incrementInsert 'h0
S	                  59	10	Building2
S	                  59	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  58	10	DecodingAndSigChecking
I	                  60	                  14	                   0
L	                  60	0	'h00259455536e0000 W#                  14
S	                  59	10	DecodingAndSigChecking
I	                  61	                  14	                   0
L	                  61	0	'h00259455536e0000 R#                  14
C	1
S	                  58	12	AwaitingSigCheck
S	                  58	13	AwaitingFlitBounds
S	                  59	12	AwaitingSigCheck
S	                  59	13	AwaitingFlitBounds
C	1
S	                  58	13	AwaitingIOCapDecode
S	                  59	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  58	13	Decoded
S	                  59	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  58	12	SigCheckIdle
E	                  58	12	SigCheckIdle
E	                  58	10	DecodingAndSigChecking
E	                  58	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  59	12	SigCheckIdle
E	                  59	12	SigCheckIdle
E	                  59	10	DecodingAndSigChecking
E	                  59	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h001ac17962263000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  59,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hd, awaddr: 'h001ac17962263000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  58,'h6f,True>
// write bump perf good
S	                  58	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hd, araddr: 'h001ac17962263000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  59,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  59	20	SendValid
S	                  60	10	Building0
// tick incrementRetrieve 'h0
S	                  61	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  60	1	keyId 'h6f
S	                  60	10	Building1
S	                  60	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  61	1	keyId 'h6f
S	                  61	10	Building1
S	                  61	12	AwaitingKeyAvailable
C	1
S	                  60	10	Building2
// tick incrementInsert 'h0
S	                  61	10	Building2
S	                  61	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  60	10	DecodingAndSigChecking
I	                  62	                  15	                   0
L	                  62	0	'h00099b83c3000000 W#                  15
S	                  61	10	DecodingAndSigChecking
I	                  63	                  15	                   0
L	                  63	0	'h00099b83c3000000 R#                  15
C	1
S	                  60	12	AwaitingSigCheck
S	                  60	13	AwaitingFlitBounds
S	                  61	12	AwaitingSigCheck
S	                  61	13	AwaitingFlitBounds
C	1
S	                  60	13	AwaitingIOCapDecode
S	                  61	13	AwaitingIOCapDecode
C	1
S	                  30	20	ScoreboardCompleted
R	                  30	                  30	0
S	                  31	20	ScoreboardCompleted
R	                  31	                  31	0
C	1
C	1
S	                  60	13	Decoded
S	                  61	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  60	12	SigCheckIdle
E	                  60	12	SigCheckIdle
E	                  60	10	DecodingAndSigChecking
E	                  60	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  61	12	SigCheckIdle
E	                  61	12	SigCheckIdle
E	                  61	10	DecodingAndSigChecking
E	                  61	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h00259455536e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  61,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'he, awaddr: 'h00259455536e0000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  60,'h6f,True>
// write bump perf good
S	                  60	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'he, araddr: 'h00259455536e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  61,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  61	20	SendValid
S	                  62	10	Building0
// tick incrementRetrieve 'h0
S	                  63	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  62	1	keyId 'h6f
S	                  62	10	Building1
S	                  62	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  63	1	keyId 'h6f
S	                  63	10	Building1
S	                  63	12	AwaitingKeyAvailable
C	1
S	                  62	10	Building2
// tick incrementInsert 'h0
S	                  63	10	Building2
S	                  63	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  62	10	DecodingAndSigChecking
I	                  64	                   0	                   0
L	                  64	0	'h0026b8c4331dc400 W#                   0
S	                  63	10	DecodingAndSigChecking
I	                  65	                   0	                   0
L	                  65	0	'h0026b8c4331dc400 R#                   0
C	1
S	                  62	12	AwaitingSigCheck
S	                  62	13	AwaitingFlitBounds
S	                  63	12	AwaitingSigCheck
S	                  63	13	AwaitingFlitBounds
C	1
S	                  62	13	AwaitingIOCapDecode
S	                  63	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  62	13	Decoded
S	                  63	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  62	12	SigCheckIdle
E	                  62	12	SigCheckIdle
E	                  62	10	DecodingAndSigChecking
E	                  62	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  63	12	SigCheckIdle
E	                  63	12	SigCheckIdle
E	                  63	10	DecodingAndSigChecking
E	                  63	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00099b83c3000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  63,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hf, awaddr: 'h00099b83c3000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  62,'h6f,True>
// write bump perf good
S	                  62	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hf, araddr: 'h00099b83c3000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  63,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  63	20	SendValid
S	                  64	10	Building0
// tick incrementRetrieve 'h0
S	                  65	10	Building0
// tick incrementRetrieve 'h0
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
L	                  64	1	keyId 'h6f
S	                  64	10	Building1
S	                  64	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  65	1	keyId 'h6f
S	                  65	10	Building1
S	                  65	12	AwaitingKeyAvailable
C	1
S	                  64	10	Building2
// tick incrementInsert 'h0
S	                  65	10	Building2
S	                  65	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  64	10	DecodingAndSigChecking
I	                  66	                   1	                   0
L	                  66	0	'h0029e0cc1f000000 W#                   1
S	                  65	10	DecodingAndSigChecking
I	                  67	                   1	                   0
L	                  67	0	'h0029e0cc1f000000 R#                   1
C	1
S	                  32	20	ScoreboardCompleted
R	                  32	                  32	0
S	                  33	20	ScoreboardCompleted
R	                  33	                  33	0
S	                  64	12	AwaitingSigCheck
S	                  64	13	AwaitingFlitBounds
S	                  65	12	AwaitingSigCheck
S	                  65	13	AwaitingFlitBounds
C	1
S	                  64	13	AwaitingIOCapDecode
S	                  65	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  64	13	Decoded
S	                  65	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  64	12	SigCheckIdle
E	                  64	12	SigCheckIdle
E	                  64	10	DecodingAndSigChecking
E	                  64	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  65	12	SigCheckIdle
E	                  65	12	SigCheckIdle
E	                  65	10	DecodingAndSigChecking
E	                  65	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0026b8c4331dc400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  65,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h0, awaddr: 'h0026b8c4331dc400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  64,'h6f,True>
// write bump perf good
S	                  64	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h0, araddr: 'h0026b8c4331dc400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  65,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  65	20	SendValid
S	                  66	10	Building0
// tick incrementRetrieve 'h0
S	                  67	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  66	1	keyId 'h6f
S	                  66	10	Building1
S	                  66	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  67	1	keyId 'h6f
S	                  67	10	Building1
S	                  67	12	AwaitingKeyAvailable
C	1
S	                  66	10	Building2
// tick incrementInsert 'h0
S	                  67	10	Building2
S	                  67	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  66	10	DecodingAndSigChecking
I	                  68	                   2	                   0
L	                  68	0	'h00271fc86f0e0000 W#                   2
S	                  67	10	DecodingAndSigChecking
I	                  69	                   2	                   0
L	                  69	0	'h00271fc86f0e0000 R#                   2
C	1
S	                  66	12	AwaitingSigCheck
S	                  66	13	AwaitingFlitBounds
S	                  67	12	AwaitingSigCheck
S	                  67	13	AwaitingFlitBounds
C	1
S	                  66	13	AwaitingIOCapDecode
S	                  67	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  66	13	Decoded
S	                  67	13	Decoded
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
// flitCompleted from AwaitingSigCheck
S	                  66	12	SigCheckIdle
E	                  66	12	SigCheckIdle
E	                  66	10	DecodingAndSigChecking
E	                  66	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  67	12	SigCheckIdle
E	                  67	12	SigCheckIdle
E	                  67	10	DecodingAndSigChecking
E	                  67	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0029e0cc1f000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  67,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h1, awaddr: 'h0029e0cc1f000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  66,'h6f,True>
// write bump perf good
S	                  66	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h1, araddr: 'h0029e0cc1f000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  67,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  67	20	SendValid
S	                  68	10	Building0
// tick incrementRetrieve 'h0
S	                  69	10	Building0
// tick incrementRetrieve 'h0
C	1
L	                  68	1	keyId 'h6f
S	                  68	10	Building1
S	                  68	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  69	1	keyId 'h6f
S	                  69	10	Building1
S	                  69	12	AwaitingKeyAvailable
C	1
S	                  34	20	ScoreboardCompleted
R	                  34	                  34	0
S	                  35	20	ScoreboardCompleted
R	                  35	                  35	0
S	                  68	10	Building2
// tick incrementInsert 'h0
S	                  69	10	Building2
S	                  69	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
S	                  68	10	DecodingAndSigChecking
I	                  70	                   3	                   0
L	                  70	0	'h0020d82aa7920000 W#                   3
S	                  69	10	DecodingAndSigChecking
I	                  71	                   3	                   0
L	                  71	0	'h0020d82aa7920000 R#                   3
C	1
S	                  68	12	AwaitingSigCheck
S	                  68	13	AwaitingFlitBounds
S	                  69	12	AwaitingSigCheck
S	                  69	13	AwaitingFlitBounds
C	1
S	                  68	13	AwaitingIOCapDecode
S	                  69	13	AwaitingIOCapDecode
C	1
C	1
C	1
S	                  68	13	Decoded
S	                  69	13	Decoded
C	1
C	1
// flitCompleted from AwaitingSigCheck
S	                  68	12	SigCheckIdle
E	                  68	12	SigCheckIdle
E	                  68	10	DecodingAndSigChecking
E	                  68	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  69	12	SigCheckIdle
E	                  69	12	SigCheckIdle
E	                  69	10	DecodingAndSigChecking
E	                  69	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
S	                  70	10	Building0
S	                  71	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
L	                  70	1	keyId 'h6f
S	                  70	10	Building1
S	                  70	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  71	1	keyId 'h6f
S	                  71	10	Building1
S	                  71	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
S	                  70	10	Building2
// tick incrementInsert 'h0
S	                  71	10	Building2
S	                  71	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
S	                  70	10	DecodingAndSigChecking
I	                  72	                   4	                   0
L	                  72	0	'h000a0e3c3f965000 W#                   4
S	                  71	10	DecodingAndSigChecking
I	                  73	                   4	                   0
L	                  73	0	'h000a0e3c3f965000 R#                   4
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
S	                  70	12	AwaitingSigCheck
S	                  70	13	AwaitingFlitBounds
S	                  71	12	AwaitingSigCheck
S	                  71	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
S	                  70	13	AwaitingIOCapDecode
S	                  71	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  70	13	Decoded
S	                  71	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h2, awaddr: 'h00271fc86f0e0000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  68,'h6f,True>
// write bump perf good
S	                  68	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h2, araddr: 'h00271fc86f0e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  69,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  69	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// flitCompleted from AwaitingSigCheck
S	                  70	12	SigCheckIdle
E	                  70	12	SigCheckIdle
E	                  70	10	DecodingAndSigChecking
E	                  70	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  71	12	SigCheckIdle
E	                  71	12	SigCheckIdle
E	                  71	10	DecodingAndSigChecking
E	                  71	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  36	20	ScoreboardCompleted
R	                  36	                  36	0
S	                  37	20	ScoreboardCompleted
R	                  37	                  37	0
S	                  72	10	Building0
S	                  73	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
L	                  72	1	keyId 'h6f
S	                  72	10	Building1
S	                  72	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  73	1	keyId 'h6f
S	                  73	10	Building1
S	                  73	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  72	10	Building2
// tick incrementInsert 'h0
S	                  73	10	Building2
S	                  73	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  72	10	DecodingAndSigChecking
I	                  74	                   5	                   0
L	                  74	0	'h0011ba72482b6000 W#                   5
S	                  73	10	DecodingAndSigChecking
I	                  75	                   5	                   0
L	                  75	0	'h0011ba72482b6000 R#                   5
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  72	12	AwaitingSigCheck
S	                  72	13	AwaitingFlitBounds
S	                  73	12	AwaitingSigCheck
S	                  73	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  72	13	AwaitingIOCapDecode
S	                  73	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  72	13	Decoded
S	                  73	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
// flitCompleted from AwaitingSigCheck
S	                  72	12	SigCheckIdle
E	                  72	12	SigCheckIdle
E	                  72	10	DecodingAndSigChecking
E	                  72	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  73	12	SigCheckIdle
E	                  73	12	SigCheckIdle
E	                  73	10	DecodingAndSigChecking
E	                  73	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  74	10	Building0
S	                  75	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
L	                  74	1	keyId 'h6f
S	                  74	10	Building1
S	                  74	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  75	1	keyId 'h6f
S	                  75	10	Building1
S	                  75	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  74	10	Building2
// tick incrementInsert 'h0
S	                  75	10	Building2
S	                  75	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  74	10	DecodingAndSigChecking
I	                  76	                   6	                   0
L	                  76	0	'h0008bb6c28700000 W#                   6
S	                  75	10	DecodingAndSigChecking
I	                  77	                   6	                   0
L	                  77	0	'h0008bb6c28700000 R#                   6
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  74	12	AwaitingSigCheck
S	                  74	13	AwaitingFlitBounds
S	                  75	12	AwaitingSigCheck
S	                  75	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
S	                  74	13	AwaitingIOCapDecode
S	                  75	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h3, awaddr: 'h0020d82aa7920000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  70,'h6f,True>
// write bump perf good
S	                  70	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h3, araddr: 'h0020d82aa7920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  71,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  71	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  74	13	Decoded
S	                  75	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  38	20	ScoreboardCompleted
R	                  38	                  38	0
S	                  39	20	ScoreboardCompleted
R	                  39	                  39	0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
// flitCompleted from AwaitingSigCheck
S	                  74	12	SigCheckIdle
E	                  74	12	SigCheckIdle
E	                  74	10	DecodingAndSigChecking
E	                  74	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  75	12	SigCheckIdle
E	                  75	12	SigCheckIdle
E	                  75	10	DecodingAndSigChecking
E	                  75	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  76	10	Building0
S	                  77	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
L	                  76	1	keyId 'h6f
S	                  76	10	Building1
S	                  76	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  77	1	keyId 'h6f
S	                  77	10	Building1
S	                  77	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  76	10	Building2
// tick incrementInsert 'h0
S	                  77	10	Building2
S	                  77	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  76	10	DecodingAndSigChecking
I	                  78	                   7	                   0
L	                  78	0	'h00092f3af5656000 W#                   7
S	                  77	10	DecodingAndSigChecking
I	                  79	                   7	                   0
L	                  79	0	'h00092f3af5656000 R#                   7
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  76	12	AwaitingSigCheck
S	                  76	13	AwaitingFlitBounds
S	                  77	12	AwaitingSigCheck
S	                  77	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  76	13	AwaitingIOCapDecode
S	                  77	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  76	13	Decoded
S	                  77	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
// flitCompleted from AwaitingSigCheck
S	                  76	12	SigCheckIdle
E	                  76	12	SigCheckIdle
E	                  76	10	DecodingAndSigChecking
E	                  76	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  77	12	SigCheckIdle
E	                  77	12	SigCheckIdle
E	                  77	10	DecodingAndSigChecking
E	                  77	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  78	10	Building0
S	                  79	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
L	                  78	1	keyId 'h6f
S	                  78	10	Building1
S	                  78	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  79	1	keyId 'h6f
S	                  79	10	Building1
S	                  79	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  78	10	Building2
// tick incrementInsert 'h0
S	                  79	10	Building2
S	                  79	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
S	                  78	10	DecodingAndSigChecking
I	                  80	                   8	                   0
L	                  80	0	'h002d00f194320000 W#                   8
S	                  79	10	DecodingAndSigChecking
I	                  81	                   8	                   0
L	                  81	0	'h002d00f194320000 R#                   8
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
S	                  78	12	AwaitingSigCheck
S	                  78	13	AwaitingFlitBounds
S	                  79	12	AwaitingSigCheck
S	                  79	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h4, awaddr: 'h000a0e3c3f965000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  72,'h6f,True>
// write bump perf good
S	                  72	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h4, araddr: 'h000a0e3c3f965000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  73,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  73	20	SendValid
// tick incrementRetrieve 'h0
S	                  78	13	AwaitingIOCapDecode
// tick incrementRetrieve 'h0
S	                  79	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
S	                  40	20	ScoreboardCompleted
R	                  40	                  40	0
S	                  41	20	ScoreboardCompleted
R	                  41	                  41	0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
S	                  78	13	Decoded
S	                  79	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
// flitCompleted from AwaitingSigCheck
S	                  78	12	SigCheckIdle
E	                  78	12	SigCheckIdle
E	                  78	10	DecodingAndSigChecking
E	                  78	13	Decoded
// flitCompleted from AwaitingSigCheck
S	                  79	12	SigCheckIdle
E	                  79	12	SigCheckIdle
E	                  79	10	DecodingAndSigChecking
E	                  79	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
S	                  80	10	Building0
S	                  81	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
L	                  80	1	keyId 'h6f
S	                  80	10	Building1
S	                  80	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  81	1	keyId 'h6f
S	                  81	10	Building1
S	                  81	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
S	                  80	10	Building2
// tick incrementInsert 'h0
S	                  81	10	Building2
S	                  81	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
S	                  80	10	DecodingAndSigChecking
I	                  82	                   9	                   0
L	                  82	0	'h002ac2de7f940000 W#                   9
S	                  81	10	DecodingAndSigChecking
I	                  83	                   9	                   0
L	                  83	0	'h002ac2de7f940000 R#                   9
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
S	                  80	12	AwaitingSigCheck
S	                  80	13	AwaitingFlitBounds
S	                  81	12	AwaitingSigCheck
S	                  81	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
S	                  80	13	AwaitingIOCapDecode
S	                  81	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
S	                  80	13	Decoded
S	                  81	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  80	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  81	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h5, awaddr: 'h0011ba72482b6000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  74,'h6f,True>
// write bump perf good
S	                  74	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h5, araddr: 'h0011ba72482b6000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  75,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  75	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  80	12	SigCheckIdle
E	                  80	12	SigCheckIdle
E	                  80	10	DecodingAndSigChecking
E	                  80	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  81	12	SigCheckIdle
E	                  81	12	SigCheckIdle
E	                  81	10	DecodingAndSigChecking
E	                  81	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
S	                  42	20	ScoreboardCompleted
R	                  42	                  42	0
S	                  43	20	ScoreboardCompleted
R	                  43	                  43	0
S	                  82	10	Building0
S	                  83	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
L	                  82	1	keyId 'h6f
S	                  82	10	Building1
S	                  82	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  83	1	keyId 'h6f
S	                  83	10	Building1
S	                  83	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
S	                  82	10	Building2
// tick incrementInsert 'h0
S	                  83	10	Building2
S	                  83	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
S	                  82	10	DecodingAndSigChecking
I	                  84	                  10	                   0
L	                  84	0	'h003dae1398ba0000 W#                  10
S	                  83	10	DecodingAndSigChecking
I	                  85	                  10	                   0
L	                  85	0	'h003dae1398ba0000 R#                  10
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
S	                  82	12	AwaitingSigCheck
S	                  82	13	AwaitingFlitBounds
S	                  83	12	AwaitingSigCheck
S	                  83	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
S	                  82	13	AwaitingIOCapDecode
S	                  83	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
S	                  82	13	Decoded
S	                  83	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  82	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  83	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h6, awaddr: 'h0008bb6c28700000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  76,'h6f,True>
// write bump perf good
S	                  76	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h6, araddr: 'h0008bb6c28700000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  77,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  77	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  82	12	SigCheckIdle
E	                  82	12	SigCheckIdle
E	                  82	10	DecodingAndSigChecking
E	                  82	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  83	12	SigCheckIdle
E	                  83	12	SigCheckIdle
E	                  83	10	DecodingAndSigChecking
E	                  83	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
S	                  44	20	ScoreboardCompleted
R	                  44	                  44	0
S	                  45	20	ScoreboardCompleted
R	                  45	                  45	0
S	                  84	10	Building0
S	                  85	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
L	                  84	1	keyId 'h6f
S	                  84	10	Building1
S	                  84	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  85	1	keyId 'h6f
S	                  85	10	Building1
S	                  85	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
S	                  84	10	Building2
// tick incrementInsert 'h0
S	                  85	10	Building2
S	                  85	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
S	                  84	10	DecodingAndSigChecking
I	                  86	                  11	                   0
L	                  86	0	'h000755e700000000 W#                  11
S	                  85	10	DecodingAndSigChecking
I	                  87	                  11	                   0
L	                  87	0	'h000755e700000000 R#                  11
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
S	                  84	12	AwaitingSigCheck
S	                  84	13	AwaitingFlitBounds
S	                  85	12	AwaitingSigCheck
S	                  85	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
S	                  84	13	AwaitingIOCapDecode
S	                  85	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
S	                  84	13	Decoded
S	                  85	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  84	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  85	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h7, awaddr: 'h00092f3af5656000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  78,'h6f,True>
// write bump perf good
S	                  78	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h7, araddr: 'h00092f3af5656000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  79,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  79	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  84	12	SigCheckIdle
E	                  84	12	SigCheckIdle
E	                  84	10	DecodingAndSigChecking
E	                  84	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  85	12	SigCheckIdle
E	                  85	12	SigCheckIdle
E	                  85	10	DecodingAndSigChecking
E	                  85	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
S	                  46	20	ScoreboardCompleted
R	                  46	                  46	0
S	                  47	20	ScoreboardCompleted
R	                  47	                  47	0
S	                  86	10	Building0
S	                  87	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
L	                  86	1	keyId 'h6f
S	                  86	10	Building1
S	                  86	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  87	1	keyId 'h6f
S	                  87	10	Building1
S	                  87	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
S	                  86	10	Building2
// tick incrementInsert 'h0
S	                  87	10	Building2
S	                  87	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
S	                  86	10	DecodingAndSigChecking
I	                  88	                  12	                   0
L	                  88	0	'h0001804b7836d400 W#                  12
S	                  87	10	DecodingAndSigChecking
I	                  89	                  12	                   0
L	                  89	0	'h0001804b7836d400 R#                  12
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
S	                  86	12	AwaitingSigCheck
S	                  86	13	AwaitingFlitBounds
S	                  87	12	AwaitingSigCheck
S	                  87	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
S	                  86	13	AwaitingIOCapDecode
S	                  87	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
S	                  86	13	Decoded
S	                  87	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  86	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  87	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h8, awaddr: 'h002d00f194320000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  80,'h6f,True>
// write bump perf good
S	                  80	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h8, araddr: 'h002d00f194320000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  81,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  81	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  86	12	SigCheckIdle
E	                  86	12	SigCheckIdle
E	                  86	10	DecodingAndSigChecking
E	                  86	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  87	12	SigCheckIdle
E	                  87	12	SigCheckIdle
E	                  87	10	DecodingAndSigChecking
E	                  87	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
S	                  48	20	ScoreboardCompleted
R	                  48	                  48	0
S	                  49	20	ScoreboardCompleted
R	                  49	                  49	0
S	                  88	10	Building0
S	                  89	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
L	                  88	1	keyId 'h6f
S	                  88	10	Building1
S	                  88	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  89	1	keyId 'h6f
S	                  89	10	Building1
S	                  89	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
S	                  88	10	Building2
// tick incrementInsert 'h0
S	                  89	10	Building2
S	                  89	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
S	                  88	10	DecodingAndSigChecking
I	                  90	                  13	                   0
L	                  90	0	'h0028f3d31c900000 W#                  13
S	                  89	10	DecodingAndSigChecking
I	                  91	                  13	                   0
L	                  91	0	'h0028f3d31c900000 R#                  13
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
S	                  88	12	AwaitingSigCheck
S	                  88	13	AwaitingFlitBounds
S	                  89	12	AwaitingSigCheck
S	                  89	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
S	                  88	13	AwaitingIOCapDecode
S	                  89	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
S	                  88	13	Decoded
S	                  89	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  88	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  89	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h9, awaddr: 'h002ac2de7f940000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  82,'h6f,True>
// write bump perf good
S	                  82	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h9, araddr: 'h002ac2de7f940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  83,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  83	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  88	12	SigCheckIdle
E	                  88	12	SigCheckIdle
E	                  88	10	DecodingAndSigChecking
E	                  88	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  89	12	SigCheckIdle
E	                  89	12	SigCheckIdle
E	                  89	10	DecodingAndSigChecking
E	                  89	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
S	                  50	20	ScoreboardCompleted
R	                  50	                  50	0
S	                  51	20	ScoreboardCompleted
R	                  51	                  51	0
S	                  90	10	Building0
S	                  91	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
L	                  90	1	keyId 'h6f
S	                  90	10	Building1
S	                  90	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  91	1	keyId 'h6f
S	                  91	10	Building1
S	                  91	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
S	                  90	10	Building2
// tick incrementInsert 'h0
S	                  91	10	Building2
S	                  91	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
S	                  90	10	DecodingAndSigChecking
I	                  92	                  14	                   0
L	                  92	0	'h000c97fe47000000 W#                  14
S	                  91	10	DecodingAndSigChecking
I	                  93	                  14	                   0
L	                  93	0	'h000c97fe47000000 R#                  14
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
S	                  90	12	AwaitingSigCheck
S	                  90	13	AwaitingFlitBounds
S	                  91	12	AwaitingSigCheck
S	                  91	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
S	                  90	13	AwaitingIOCapDecode
S	                  91	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
S	                  90	13	Decoded
S	                  91	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  90	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  91	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'ha, awaddr: 'h003dae1398ba0000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  84,'h6f,True>
// write bump perf good
S	                  84	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'ha, araddr: 'h003dae1398ba0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  85,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  85	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  90	12	SigCheckIdle
E	                  90	12	SigCheckIdle
E	                  90	10	DecodingAndSigChecking
E	                  90	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  91	12	SigCheckIdle
E	                  91	12	SigCheckIdle
E	                  91	10	DecodingAndSigChecking
E	                  91	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
S	                  52	20	ScoreboardCompleted
R	                  52	                  52	0
S	                  53	20	ScoreboardCompleted
R	                  53	                  53	0
S	                  92	10	Building0
S	                  93	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
L	                  92	1	keyId 'h6f
S	                  92	10	Building1
S	                  92	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  93	1	keyId 'h6f
S	                  93	10	Building1
S	                  93	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
S	                  92	10	Building2
// tick incrementInsert 'h0
S	                  93	10	Building2
S	                  93	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
S	                  92	10	DecodingAndSigChecking
I	                  94	                  15	                   0
L	                  94	0	'h000824d42bea0000 W#                  15
S	                  93	10	DecodingAndSigChecking
I	                  95	                  15	                   0
L	                  95	0	'h000824d42bea0000 R#                  15
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
S	                  92	12	AwaitingSigCheck
S	                  92	13	AwaitingFlitBounds
S	                  93	12	AwaitingSigCheck
S	                  93	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
S	                  92	13	AwaitingIOCapDecode
S	                  93	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
S	                  92	13	Decoded
S	                  93	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  92	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  93	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hb, awaddr: 'h000755e700000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  86,'h6f,True>
// write bump perf good
S	                  86	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hb, araddr: 'h000755e700000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  87,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  87	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  92	12	SigCheckIdle
E	                  92	12	SigCheckIdle
E	                  92	10	DecodingAndSigChecking
E	                  92	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  93	12	SigCheckIdle
E	                  93	12	SigCheckIdle
E	                  93	10	DecodingAndSigChecking
E	                  93	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
S	                  54	20	ScoreboardCompleted
R	                  54	                  54	0
S	                  55	20	ScoreboardCompleted
R	                  55	                  55	0
S	                  94	10	Building0
S	                  95	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
L	                  94	1	keyId 'h6f
S	                  94	10	Building1
S	                  94	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  95	1	keyId 'h6f
S	                  95	10	Building1
S	                  95	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
S	                  94	10	Building2
// tick incrementInsert 'h0
S	                  95	10	Building2
S	                  95	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
S	                  94	10	DecodingAndSigChecking
I	                  96	                   0	                   0
L	                  96	0	'h002baa2efa6d2400 W#                   0
S	                  95	10	DecodingAndSigChecking
I	                  97	                   0	                   0
L	                  97	0	'h002baa2efa6d2400 R#                   0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
S	                  94	12	AwaitingSigCheck
S	                  94	13	AwaitingFlitBounds
S	                  95	12	AwaitingSigCheck
S	                  95	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
S	                  94	13	AwaitingIOCapDecode
S	                  95	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
S	                  94	13	Decoded
S	                  95	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  94	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  95	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hc, awaddr: 'h0001804b7836d400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  88,'h6f,True>
// write bump perf good
S	                  88	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hc, araddr: 'h0001804b7836d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  89,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  89	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  94	12	SigCheckIdle
E	                  94	12	SigCheckIdle
E	                  94	10	DecodingAndSigChecking
E	                  94	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  95	12	SigCheckIdle
E	                  95	12	SigCheckIdle
E	                  95	10	DecodingAndSigChecking
E	                  95	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
S	                  56	20	ScoreboardCompleted
R	                  56	                  56	0
S	                  57	20	ScoreboardCompleted
R	                  57	                  57	0
S	                  96	10	Building0
S	                  97	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
L	                  96	1	keyId 'h6f
S	                  96	10	Building1
S	                  96	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  97	1	keyId 'h6f
S	                  97	10	Building1
S	                  97	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
S	                  96	10	Building2
// tick incrementInsert 'h0
S	                  97	10	Building2
S	                  97	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
S	                  96	10	DecodingAndSigChecking
I	                  98	                   1	                   0
L	                  98	0	'h003af5c900000000 W#                   1
S	                  97	10	DecodingAndSigChecking
I	                  99	                   1	                   0
L	                  99	0	'h003af5c900000000 R#                   1
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
S	                  96	12	AwaitingSigCheck
S	                  96	13	AwaitingFlitBounds
S	                  97	12	AwaitingSigCheck
S	                  97	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
S	                  96	13	AwaitingIOCapDecode
S	                  97	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
S	                  96	13	Decoded
S	                  97	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  96	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  97	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hd, awaddr: 'h0028f3d31c900000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  90,'h6f,True>
// write bump perf good
S	                  90	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hd, araddr: 'h0028f3d31c900000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  91,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  91	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  96	12	SigCheckIdle
E	                  96	12	SigCheckIdle
E	                  96	10	DecodingAndSigChecking
E	                  96	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  97	12	SigCheckIdle
E	                  97	12	SigCheckIdle
E	                  97	10	DecodingAndSigChecking
E	                  97	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
S	                  58	20	ScoreboardCompleted
R	                  58	                  58	0
S	                  59	20	ScoreboardCompleted
R	                  59	                  59	0
S	                  98	10	Building0
S	                  99	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
L	                  98	1	keyId 'h6f
S	                  98	10	Building1
S	                  98	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                  99	1	keyId 'h6f
S	                  99	10	Building1
S	                  99	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
S	                  98	10	Building2
// tick incrementInsert 'h0
S	                  99	10	Building2
S	                  99	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
S	                  98	10	DecodingAndSigChecking
I	                 100	                   2	                   0
L	                 100	0	'h002d628413920000 W#                   2
S	                  99	10	DecodingAndSigChecking
I	                 101	                   2	                   0
L	                 101	0	'h002d628413920000 R#                   2
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
S	                  98	12	AwaitingSigCheck
S	                  98	13	AwaitingFlitBounds
S	                  99	12	AwaitingSigCheck
S	                  99	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
S	                  98	13	AwaitingIOCapDecode
S	                  99	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
S	                  98	13	Decoded
S	                  99	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                  98	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                  99	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'he, awaddr: 'h000c97fe47000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  92,'h6f,True>
// write bump perf good
S	                  92	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'he, araddr: 'h000c97fe47000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  93,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  93	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                  98	12	SigCheckIdle
E	                  98	12	SigCheckIdle
E	                  98	10	DecodingAndSigChecking
E	                  98	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                  99	12	SigCheckIdle
E	                  99	12	SigCheckIdle
E	                  99	10	DecodingAndSigChecking
E	                  99	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
S	                  60	20	ScoreboardCompleted
R	                  60	                  60	0
S	                  61	20	ScoreboardCompleted
R	                  61	                  61	0
S	                 100	10	Building0
S	                 101	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
L	                 100	1	keyId 'h6f
S	                 100	10	Building1
S	                 100	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 101	1	keyId 'h6f
S	                 101	10	Building1
S	                 101	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
S	                 100	10	Building2
// tick incrementInsert 'h0
S	                 101	10	Building2
S	                 101	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
S	                 100	10	DecodingAndSigChecking
I	                 102	                   3	                   0
L	                 102	0	'h0021d9faf3e60000 W#                   3
S	                 101	10	DecodingAndSigChecking
I	                 103	                   3	                   0
L	                 103	0	'h0021d9faf3e60000 R#                   3
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
S	                 100	12	AwaitingSigCheck
S	                 100	13	AwaitingFlitBounds
S	                 101	12	AwaitingSigCheck
S	                 101	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
S	                 100	13	AwaitingIOCapDecode
S	                 101	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
S	                 100	13	Decoded
S	                 101	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 100	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 101	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hf, awaddr: 'h000824d42bea0000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  94,'h6f,True>
// write bump perf good
S	                  94	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hf, araddr: 'h000824d42bea0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  95,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  95	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 100	12	SigCheckIdle
E	                 100	12	SigCheckIdle
E	                 100	10	DecodingAndSigChecking
E	                 100	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 101	12	SigCheckIdle
E	                 101	12	SigCheckIdle
E	                 101	10	DecodingAndSigChecking
E	                 101	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
S	                  62	20	ScoreboardCompleted
R	                  62	                  62	0
S	                  63	20	ScoreboardCompleted
R	                  63	                  63	0
S	                 102	10	Building0
S	                 103	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
L	                 102	1	keyId 'h6f
S	                 102	10	Building1
S	                 102	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 103	1	keyId 'h6f
S	                 103	10	Building1
S	                 103	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
S	                 102	10	Building2
// tick incrementInsert 'h0
S	                 103	10	Building2
S	                 103	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
S	                 102	10	DecodingAndSigChecking
I	                 104	                   4	                   0
L	                 104	0	'h002d3149fd1ae800 W#                   4
S	                 103	10	DecodingAndSigChecking
I	                 105	                   4	                   0
L	                 105	0	'h002d3149fd1ae800 R#                   4
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
S	                 102	12	AwaitingSigCheck
S	                 102	13	AwaitingFlitBounds
S	                 103	12	AwaitingSigCheck
S	                 103	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
S	                 102	13	AwaitingIOCapDecode
S	                 103	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
S	                 102	13	Decoded
S	                 103	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 102	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 103	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h0, awaddr: 'h002baa2efa6d2400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  96,'h6f,True>
// write bump perf good
S	                  96	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h0, araddr: 'h002baa2efa6d2400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  97,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  97	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 102	12	SigCheckIdle
E	                 102	12	SigCheckIdle
E	                 102	10	DecodingAndSigChecking
E	                 102	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 103	12	SigCheckIdle
E	                 103	12	SigCheckIdle
E	                 103	10	DecodingAndSigChecking
E	                 103	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
S	                  64	20	ScoreboardCompleted
R	                  64	                  64	0
S	                  65	20	ScoreboardCompleted
R	                  65	                  65	0
S	                 104	10	Building0
S	                 105	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
L	                 104	1	keyId 'h6f
S	                 104	10	Building1
S	                 104	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 105	1	keyId 'h6f
S	                 105	10	Building1
S	                 105	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
S	                 104	10	Building2
// tick incrementInsert 'h0
S	                 105	10	Building2
S	                 105	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
S	                 104	10	DecodingAndSigChecking
I	                 106	                   5	                   0
L	                 106	0	'h0024530e1cf20000 W#                   5
S	                 105	10	DecodingAndSigChecking
I	                 107	                   5	                   0
L	                 107	0	'h0024530e1cf20000 R#                   5
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
S	                 104	12	AwaitingSigCheck
S	                 104	13	AwaitingFlitBounds
S	                 105	12	AwaitingSigCheck
S	                 105	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
S	                 104	13	AwaitingIOCapDecode
S	                 105	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
S	                 104	13	Decoded
S	                 105	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 104	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 105	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h1, awaddr: 'h003af5c900000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                  98,'h6f,True>
// write bump perf good
S	                  98	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h1, araddr: 'h003af5c900000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                  99,'h6f,True>
// ALLOWED True
// read bump perf good
S	                  99	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 104	12	SigCheckIdle
E	                 104	12	SigCheckIdle
E	                 104	10	DecodingAndSigChecking
E	                 104	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 105	12	SigCheckIdle
E	                 105	12	SigCheckIdle
E	                 105	10	DecodingAndSigChecking
E	                 105	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
S	                  66	20	ScoreboardCompleted
R	                  66	                  66	0
S	                  67	20	ScoreboardCompleted
R	                  67	                  67	0
S	                 106	10	Building0
S	                 107	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
L	                 106	1	keyId 'h6f
S	                 106	10	Building1
S	                 106	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 107	1	keyId 'h6f
S	                 107	10	Building1
S	                 107	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
S	                 106	10	Building2
// tick incrementInsert 'h0
S	                 107	10	Building2
S	                 107	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
S	                 106	10	DecodingAndSigChecking
I	                 108	                   6	                   0
L	                 108	0	'h000ec2c745f60000 W#                   6
S	                 107	10	DecodingAndSigChecking
I	                 109	                   6	                   0
L	                 109	0	'h000ec2c745f60000 R#                   6
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
S	                 106	12	AwaitingSigCheck
S	                 106	13	AwaitingFlitBounds
S	                 107	12	AwaitingSigCheck
S	                 107	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
S	                 106	13	AwaitingIOCapDecode
S	                 107	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
S	                 106	13	Decoded
S	                 107	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 106	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 107	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h2, awaddr: 'h002d628413920000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 100,'h6f,True>
// write bump perf good
S	                 100	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h2, araddr: 'h002d628413920000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 101,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 101	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 106	12	SigCheckIdle
E	                 106	12	SigCheckIdle
E	                 106	10	DecodingAndSigChecking
E	                 106	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 107	12	SigCheckIdle
E	                 107	12	SigCheckIdle
E	                 107	10	DecodingAndSigChecking
E	                 107	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
S	                  68	20	ScoreboardCompleted
R	                  68	                  68	0
S	                  69	20	ScoreboardCompleted
R	                  69	                  69	0
S	                 108	10	Building0
S	                 109	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
L	                 108	1	keyId 'h6f
S	                 108	10	Building1
S	                 108	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 109	1	keyId 'h6f
S	                 109	10	Building1
S	                 109	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
S	                 108	10	Building2
// tick incrementInsert 'h0
S	                 109	10	Building2
S	                 109	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
S	                 108	10	DecodingAndSigChecking
I	                 110	                   7	                   0
L	                 110	0	'h0010fff6ace00000 W#                   7
S	                 109	10	DecodingAndSigChecking
I	                 111	                   7	                   0
L	                 111	0	'h0010fff6ace00000 R#                   7
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
S	                 108	12	AwaitingSigCheck
S	                 108	13	AwaitingFlitBounds
S	                 109	12	AwaitingSigCheck
S	                 109	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
S	                 108	13	AwaitingIOCapDecode
S	                 109	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
S	                 108	13	Decoded
S	                 109	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 108	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 109	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h3, awaddr: 'h0021d9faf3e60000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 102,'h6f,True>
// write bump perf good
S	                 102	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h3, araddr: 'h0021d9faf3e60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 103,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 103	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 108	12	SigCheckIdle
E	                 108	12	SigCheckIdle
E	                 108	10	DecodingAndSigChecking
E	                 108	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 109	12	SigCheckIdle
E	                 109	12	SigCheckIdle
E	                 109	10	DecodingAndSigChecking
E	                 109	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
S	                  70	20	ScoreboardCompleted
R	                  70	                  70	0
S	                  71	20	ScoreboardCompleted
R	                  71	                  71	0
S	                 110	10	Building0
S	                 111	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
L	                 110	1	keyId 'h6f
S	                 110	10	Building1
S	                 110	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 111	1	keyId 'h6f
S	                 111	10	Building1
S	                 111	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
S	                 110	10	Building2
// tick incrementInsert 'h0
S	                 111	10	Building2
S	                 111	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
S	                 110	10	DecodingAndSigChecking
I	                 112	                   8	                   0
L	                 112	0	'h002d59a680000000 W#                   8
S	                 111	10	DecodingAndSigChecking
I	                 113	                   8	                   0
L	                 113	0	'h002d59a680000000 R#                   8
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
S	                 110	12	AwaitingSigCheck
S	                 110	13	AwaitingFlitBounds
S	                 111	12	AwaitingSigCheck
S	                 111	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
S	                 110	13	AwaitingIOCapDecode
S	                 111	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
S	                 110	13	Decoded
S	                 111	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 110	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 111	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h4, awaddr: 'h002d3149fd1ae800, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 104,'h6f,True>
// write bump perf good
S	                 104	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h4, araddr: 'h002d3149fd1ae800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 105,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 105	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 110	12	SigCheckIdle
E	                 110	12	SigCheckIdle
E	                 110	10	DecodingAndSigChecking
E	                 110	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 111	12	SigCheckIdle
E	                 111	12	SigCheckIdle
E	                 111	10	DecodingAndSigChecking
E	                 111	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
S	                  72	20	ScoreboardCompleted
R	                  72	                  72	0
S	                  73	20	ScoreboardCompleted
R	                  73	                  73	0
S	                 112	10	Building0
S	                 113	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
L	                 112	1	keyId 'h6f
S	                 112	10	Building1
S	                 112	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 113	1	keyId 'h6f
S	                 113	10	Building1
S	                 113	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
S	                 112	10	Building2
// tick incrementInsert 'h0
S	                 113	10	Building2
S	                 113	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
S	                 112	10	DecodingAndSigChecking
I	                 114	                   9	                   0
L	                 114	0	'h000e200ae5000000 W#                   9
S	                 113	10	DecodingAndSigChecking
I	                 115	                   9	                   0
L	                 115	0	'h000e200ae5000000 R#                   9
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
S	                 112	12	AwaitingSigCheck
S	                 112	13	AwaitingFlitBounds
S	                 113	12	AwaitingSigCheck
S	                 113	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
S	                 112	13	AwaitingIOCapDecode
S	                 113	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
S	                 112	13	Decoded
S	                 113	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 112	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 113	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h5, awaddr: 'h0024530e1cf20000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 106,'h6f,True>
// write bump perf good
S	                 106	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h5, araddr: 'h0024530e1cf20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 107,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 107	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 112	12	SigCheckIdle
E	                 112	12	SigCheckIdle
E	                 112	10	DecodingAndSigChecking
E	                 112	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 113	12	SigCheckIdle
E	                 113	12	SigCheckIdle
E	                 113	10	DecodingAndSigChecking
E	                 113	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
S	                  74	20	ScoreboardCompleted
R	                  74	                  74	0
S	                  75	20	ScoreboardCompleted
R	                  75	                  75	0
S	                 114	10	Building0
S	                 115	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
L	                 114	1	keyId 'h6f
S	                 114	10	Building1
S	                 114	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 115	1	keyId 'h6f
S	                 115	10	Building1
S	                 115	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
S	                 114	10	Building2
// tick incrementInsert 'h0
S	                 115	10	Building2
S	                 115	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
S	                 114	10	DecodingAndSigChecking
I	                 116	                  10	                   0
L	                 116	0	'h0027e8637c409c00 W#                  10
S	                 115	10	DecodingAndSigChecking
I	                 117	                  10	                   0
L	                 117	0	'h0027e8637c409c00 R#                  10
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
S	                 114	12	AwaitingSigCheck
S	                 114	13	AwaitingFlitBounds
S	                 115	12	AwaitingSigCheck
S	                 115	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
S	                 114	13	AwaitingIOCapDecode
S	                 115	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
S	                 114	13	Decoded
S	                 115	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 114	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 115	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h6, awaddr: 'h000ec2c745f60000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 108,'h6f,True>
// write bump perf good
S	                 108	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h6, araddr: 'h000ec2c745f60000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 109,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 109	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 114	12	SigCheckIdle
E	                 114	12	SigCheckIdle
E	                 114	10	DecodingAndSigChecking
E	                 114	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 115	12	SigCheckIdle
E	                 115	12	SigCheckIdle
E	                 115	10	DecodingAndSigChecking
E	                 115	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
S	                  76	20	ScoreboardCompleted
R	                  76	                  76	0
S	                  77	20	ScoreboardCompleted
R	                  77	                  77	0
S	                 116	10	Building0
S	                 117	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
L	                 116	1	keyId 'h6f
S	                 116	10	Building1
S	                 116	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 117	1	keyId 'h6f
S	                 117	10	Building1
S	                 117	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
S	                 116	10	Building2
// tick incrementInsert 'h0
S	                 117	10	Building2
S	                 117	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
S	                 116	10	DecodingAndSigChecking
I	                 118	                  11	                   0
L	                 118	0	'h003a62b511940000 W#                  11
S	                 117	10	DecodingAndSigChecking
I	                 119	                  11	                   0
L	                 119	0	'h003a62b511940000 R#                  11
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
S	                 116	12	AwaitingSigCheck
S	                 116	13	AwaitingFlitBounds
S	                 117	12	AwaitingSigCheck
S	                 117	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
S	                 116	13	AwaitingIOCapDecode
S	                 117	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
S	                 116	13	Decoded
S	                 117	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 116	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 117	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h7, awaddr: 'h0010fff6ace00000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 110,'h6f,True>
// write bump perf good
S	                 110	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h7, araddr: 'h0010fff6ace00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 111,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 111	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 116	12	SigCheckIdle
E	                 116	12	SigCheckIdle
E	                 116	10	DecodingAndSigChecking
E	                 116	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 117	12	SigCheckIdle
E	                 117	12	SigCheckIdle
E	                 117	10	DecodingAndSigChecking
E	                 117	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
S	                  78	20	ScoreboardCompleted
R	                  78	                  78	0
S	                  79	20	ScoreboardCompleted
R	                  79	                  79	0
S	                 118	10	Building0
S	                 119	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
L	                 118	1	keyId 'h6f
S	                 118	10	Building1
S	                 118	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 119	1	keyId 'h6f
S	                 119	10	Building1
S	                 119	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
S	                 118	10	Building2
// tick incrementInsert 'h0
S	                 119	10	Building2
S	                 119	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
S	                 118	10	DecodingAndSigChecking
I	                 120	                  12	                   0
L	                 120	0	'h00192887b438f800 W#                  12
S	                 119	10	DecodingAndSigChecking
I	                 121	                  12	                   0
L	                 121	0	'h00192887b438f800 R#                  12
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
S	                 118	12	AwaitingSigCheck
S	                 118	13	AwaitingFlitBounds
S	                 119	12	AwaitingSigCheck
S	                 119	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
S	                 118	13	AwaitingIOCapDecode
S	                 119	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
S	                 118	13	Decoded
S	                 119	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 118	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 119	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h8, awaddr: 'h002d59a680000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 112,'h6f,True>
// write bump perf good
S	                 112	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h8, araddr: 'h002d59a680000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 113,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 113	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 118	12	SigCheckIdle
E	                 118	12	SigCheckIdle
E	                 118	10	DecodingAndSigChecking
E	                 118	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 119	12	SigCheckIdle
E	                 119	12	SigCheckIdle
E	                 119	10	DecodingAndSigChecking
E	                 119	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
S	                  80	20	ScoreboardCompleted
R	                  80	                  80	0
S	                  81	20	ScoreboardCompleted
R	                  81	                  81	0
S	                 120	10	Building0
S	                 121	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
L	                 120	1	keyId 'h6f
S	                 120	10	Building1
S	                 120	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 121	1	keyId 'h6f
S	                 121	10	Building1
S	                 121	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
S	                 120	10	Building2
// tick incrementInsert 'h0
S	                 121	10	Building2
S	                 121	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
S	                 120	10	DecodingAndSigChecking
I	                 122	                  13	                   0
L	                 122	0	'h0026d40205820000 W#                  13
S	                 121	10	DecodingAndSigChecking
I	                 123	                  13	                   0
L	                 123	0	'h0026d40205820000 R#                  13
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
S	                 120	12	AwaitingSigCheck
S	                 120	13	AwaitingFlitBounds
S	                 121	12	AwaitingSigCheck
S	                 121	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
S	                 120	13	AwaitingIOCapDecode
S	                 121	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
S	                 120	13	Decoded
S	                 121	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 120	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 121	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h9, awaddr: 'h000e200ae5000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 114,'h6f,True>
// write bump perf good
S	                 114	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h9, araddr: 'h000e200ae5000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 115,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 115	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 120	12	SigCheckIdle
E	                 120	12	SigCheckIdle
E	                 120	10	DecodingAndSigChecking
E	                 120	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 121	12	SigCheckIdle
E	                 121	12	SigCheckIdle
E	                 121	10	DecodingAndSigChecking
E	                 121	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
S	                  82	20	ScoreboardCompleted
R	                  82	                  82	0
S	                  83	20	ScoreboardCompleted
R	                  83	                  83	0
S	                 122	10	Building0
S	                 123	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
L	                 122	1	keyId 'h6f
S	                 122	10	Building1
S	                 122	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 123	1	keyId 'h6f
S	                 123	10	Building1
S	                 123	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
S	                 122	10	Building2
// tick incrementInsert 'h0
S	                 123	10	Building2
S	                 123	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
S	                 122	10	DecodingAndSigChecking
I	                 124	                  14	                   0
L	                 124	0	'h001ea1857b113000 W#                  14
S	                 123	10	DecodingAndSigChecking
I	                 125	                  14	                   0
L	                 125	0	'h001ea1857b113000 R#                  14
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
S	                 122	12	AwaitingSigCheck
S	                 122	13	AwaitingFlitBounds
S	                 123	12	AwaitingSigCheck
S	                 123	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
S	                 122	13	AwaitingIOCapDecode
S	                 123	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
S	                 122	13	Decoded
S	                 123	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 122	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 123	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'ha, awaddr: 'h0027e8637c409c00, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 116,'h6f,True>
// write bump perf good
S	                 116	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'ha, araddr: 'h0027e8637c409c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 117,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 117	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 122	12	SigCheckIdle
E	                 122	12	SigCheckIdle
E	                 122	10	DecodingAndSigChecking
E	                 122	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 123	12	SigCheckIdle
E	                 123	12	SigCheckIdle
E	                 123	10	DecodingAndSigChecking
E	                 123	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
S	                  84	20	ScoreboardCompleted
R	                  84	                  84	0
S	                  85	20	ScoreboardCompleted
R	                  85	                  85	0
S	                 124	10	Building0
S	                 125	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
L	                 124	1	keyId 'h6f
S	                 124	10	Building1
S	                 124	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 125	1	keyId 'h6f
S	                 125	10	Building1
S	                 125	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
S	                 124	10	Building2
// tick incrementInsert 'h0
S	                 125	10	Building2
S	                 125	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
S	                 124	10	DecodingAndSigChecking
I	                 126	                  15	                   0
L	                 126	0	'h000ddd132c642800 W#                  15
S	                 125	10	DecodingAndSigChecking
I	                 127	                  15	                   0
L	                 127	0	'h000ddd132c642800 R#                  15
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
S	                 124	12	AwaitingSigCheck
S	                 124	13	AwaitingFlitBounds
S	                 125	12	AwaitingSigCheck
S	                 125	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
S	                 124	13	AwaitingIOCapDecode
S	                 125	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
S	                 124	13	Decoded
S	                 125	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 124	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 125	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hb, awaddr: 'h003a62b511940000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 118,'h6f,True>
// write bump perf good
S	                 118	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hb, araddr: 'h003a62b511940000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 119,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 119	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 124	12	SigCheckIdle
E	                 124	12	SigCheckIdle
E	                 124	10	DecodingAndSigChecking
E	                 124	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 125	12	SigCheckIdle
E	                 125	12	SigCheckIdle
E	                 125	10	DecodingAndSigChecking
E	                 125	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
S	                  86	20	ScoreboardCompleted
R	                  86	                  86	0
S	                  87	20	ScoreboardCompleted
R	                  87	                  87	0
S	                 126	10	Building0
S	                 127	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
L	                 126	1	keyId 'h6f
S	                 126	10	Building1
S	                 126	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 127	1	keyId 'h6f
S	                 127	10	Building1
S	                 127	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
S	                 126	10	Building2
// tick incrementInsert 'h0
S	                 127	10	Building2
S	                 127	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
S	                 126	10	DecodingAndSigChecking
I	                 128	                   0	                   0
L	                 128	0	'h001fc10b3e200000 W#                   0
S	                 127	10	DecodingAndSigChecking
I	                 129	                   0	                   0
L	                 129	0	'h001fc10b3e200000 R#                   0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
S	                 126	12	AwaitingSigCheck
S	                 126	13	AwaitingFlitBounds
S	                 127	12	AwaitingSigCheck
S	                 127	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
S	                 126	13	AwaitingIOCapDecode
S	                 127	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
S	                 126	13	Decoded
S	                 127	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 126	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 127	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hc, awaddr: 'h00192887b438f800, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 120,'h6f,True>
// write bump perf good
S	                 120	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hc, araddr: 'h00192887b438f800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 121,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 121	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 126	12	SigCheckIdle
E	                 126	12	SigCheckIdle
E	                 126	10	DecodingAndSigChecking
E	                 126	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 127	12	SigCheckIdle
E	                 127	12	SigCheckIdle
E	                 127	10	DecodingAndSigChecking
E	                 127	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
S	                  88	20	ScoreboardCompleted
R	                  88	                  88	0
S	                  89	20	ScoreboardCompleted
R	                  89	                  89	0
S	                 128	10	Building0
S	                 129	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
L	                 128	1	keyId 'h6f
S	                 128	10	Building1
S	                 128	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 129	1	keyId 'h6f
S	                 129	10	Building1
S	                 129	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
S	                 128	10	Building2
// tick incrementInsert 'h0
S	                 129	10	Building2
S	                 129	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
S	                 128	10	DecodingAndSigChecking
I	                 130	                   1	                   0
L	                 130	0	'h0032eb79f0c20000 W#                   1
S	                 129	10	DecodingAndSigChecking
I	                 131	                   1	                   0
L	                 131	0	'h0032eb79f0c20000 R#                   1
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
S	                 128	12	AwaitingSigCheck
S	                 128	13	AwaitingFlitBounds
S	                 129	12	AwaitingSigCheck
S	                 129	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
S	                 128	13	AwaitingIOCapDecode
S	                 129	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
S	                 128	13	Decoded
S	                 129	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 128	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 129	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hd, awaddr: 'h0026d40205820000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 122,'h6f,True>
// write bump perf good
S	                 122	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hd, araddr: 'h0026d40205820000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 123,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 123	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 128	12	SigCheckIdle
E	                 128	12	SigCheckIdle
E	                 128	10	DecodingAndSigChecking
E	                 128	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 129	12	SigCheckIdle
E	                 129	12	SigCheckIdle
E	                 129	10	DecodingAndSigChecking
E	                 129	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
S	                  90	20	ScoreboardCompleted
R	                  90	                  90	0
S	                  91	20	ScoreboardCompleted
R	                  91	                  91	0
S	                 130	10	Building0
S	                 131	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
L	                 130	1	keyId 'h6f
S	                 130	10	Building1
S	                 130	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 131	1	keyId 'h6f
S	                 131	10	Building1
S	                 131	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
S	                 130	10	Building2
// tick incrementInsert 'h0
S	                 131	10	Building2
S	                 131	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
S	                 130	10	DecodingAndSigChecking
I	                 132	                   2	                   0
L	                 132	0	'h0034851b4e000000 W#                   2
S	                 131	10	DecodingAndSigChecking
I	                 133	                   2	                   0
L	                 133	0	'h0034851b4e000000 R#                   2
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
S	                 130	12	AwaitingSigCheck
S	                 130	13	AwaitingFlitBounds
S	                 131	12	AwaitingSigCheck
S	                 131	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
S	                 130	13	AwaitingIOCapDecode
S	                 131	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
S	                 130	13	Decoded
S	                 131	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 130	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 131	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'he, awaddr: 'h001ea1857b113000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 124,'h6f,True>
// write bump perf good
S	                 124	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'he, araddr: 'h001ea1857b113000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 125,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 125	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 130	12	SigCheckIdle
E	                 130	12	SigCheckIdle
E	                 130	10	DecodingAndSigChecking
E	                 130	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 131	12	SigCheckIdle
E	                 131	12	SigCheckIdle
E	                 131	10	DecodingAndSigChecking
E	                 131	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
S	                  92	20	ScoreboardCompleted
R	                  92	                  92	0
S	                  93	20	ScoreboardCompleted
R	                  93	                  93	0
S	                 132	10	Building0
S	                 133	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
L	                 132	1	keyId 'h6f
S	                 132	10	Building1
S	                 132	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 133	1	keyId 'h6f
S	                 133	10	Building1
S	                 133	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
S	                 132	10	Building2
// tick incrementInsert 'h0
S	                 133	10	Building2
S	                 133	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
S	                 132	10	DecodingAndSigChecking
I	                 134	                   3	                   0
L	                 134	0	'h00103874142c0000 W#                   3
S	                 133	10	DecodingAndSigChecking
I	                 135	                   3	                   0
L	                 135	0	'h00103874142c0000 R#                   3
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
S	                 132	12	AwaitingSigCheck
S	                 132	13	AwaitingFlitBounds
S	                 133	12	AwaitingSigCheck
S	                 133	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
S	                 132	13	AwaitingIOCapDecode
S	                 133	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
S	                 132	13	Decoded
S	                 133	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 132	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 133	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hf, awaddr: 'h000ddd132c642800, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 126,'h6f,True>
// write bump perf good
S	                 126	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hf, araddr: 'h000ddd132c642800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 127,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 127	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 132	12	SigCheckIdle
E	                 132	12	SigCheckIdle
E	                 132	10	DecodingAndSigChecking
E	                 132	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 133	12	SigCheckIdle
E	                 133	12	SigCheckIdle
E	                 133	10	DecodingAndSigChecking
E	                 133	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
S	                  94	20	ScoreboardCompleted
R	                  94	                  94	0
S	                  95	20	ScoreboardCompleted
R	                  95	                  95	0
S	                 134	10	Building0
S	                 135	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
L	                 134	1	keyId 'h6f
S	                 134	10	Building1
S	                 134	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 135	1	keyId 'h6f
S	                 135	10	Building1
S	                 135	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
S	                 134	10	Building2
// tick incrementInsert 'h0
S	                 135	10	Building2
S	                 135	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
S	                 134	10	DecodingAndSigChecking
I	                 136	                   4	                   0
L	                 136	0	'h003a928e7e880000 W#                   4
S	                 135	10	DecodingAndSigChecking
I	                 137	                   4	                   0
L	                 137	0	'h003a928e7e880000 R#                   4
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
S	                 134	12	AwaitingSigCheck
S	                 134	13	AwaitingFlitBounds
S	                 135	12	AwaitingSigCheck
S	                 135	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
S	                 134	13	AwaitingIOCapDecode
S	                 135	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
S	                 134	13	Decoded
S	                 135	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 134	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 135	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h0, awaddr: 'h001fc10b3e200000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 128,'h6f,True>
// write bump perf good
S	                 128	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h0, araddr: 'h001fc10b3e200000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 129,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 129	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 134	12	SigCheckIdle
E	                 134	12	SigCheckIdle
E	                 134	10	DecodingAndSigChecking
E	                 134	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 135	12	SigCheckIdle
E	                 135	12	SigCheckIdle
E	                 135	10	DecodingAndSigChecking
E	                 135	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
S	                  96	20	ScoreboardCompleted
R	                  96	                  96	0
S	                  97	20	ScoreboardCompleted
R	                  97	                  97	0
S	                 136	10	Building0
S	                 137	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
L	                 136	1	keyId 'h6f
S	                 136	10	Building1
S	                 136	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 137	1	keyId 'h6f
S	                 137	10	Building1
S	                 137	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
S	                 136	10	Building2
// tick incrementInsert 'h0
S	                 137	10	Building2
S	                 137	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
S	                 136	10	DecodingAndSigChecking
I	                 138	                   5	                   0
L	                 138	0	'h0035a93d80000000 W#                   5
S	                 137	10	DecodingAndSigChecking
I	                 139	                   5	                   0
L	                 139	0	'h0035a93d80000000 R#                   5
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
S	                 136	12	AwaitingSigCheck
S	                 136	13	AwaitingFlitBounds
S	                 137	12	AwaitingSigCheck
S	                 137	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
S	                 136	13	AwaitingIOCapDecode
S	                 137	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
S	                 136	13	Decoded
S	                 137	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 136	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 137	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h1, awaddr: 'h0032eb79f0c20000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 130,'h6f,True>
// write bump perf good
S	                 130	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h1, araddr: 'h0032eb79f0c20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 131,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 131	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 136	12	SigCheckIdle
E	                 136	12	SigCheckIdle
E	                 136	10	DecodingAndSigChecking
E	                 136	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 137	12	SigCheckIdle
E	                 137	12	SigCheckIdle
E	                 137	10	DecodingAndSigChecking
E	                 137	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
S	                  98	20	ScoreboardCompleted
R	                  98	                  98	0
S	                  99	20	ScoreboardCompleted
R	                  99	                  99	0
S	                 138	10	Building0
S	                 139	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
L	                 138	1	keyId 'h6f
S	                 138	10	Building1
S	                 138	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 139	1	keyId 'h6f
S	                 139	10	Building1
S	                 139	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
S	                 138	10	Building2
// tick incrementInsert 'h0
S	                 139	10	Building2
S	                 139	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
S	                 138	10	DecodingAndSigChecking
I	                 140	                   6	                   0
L	                 140	0	'h0037bddfc425b400 W#                   6
S	                 139	10	DecodingAndSigChecking
I	                 141	                   6	                   0
L	                 141	0	'h0037bddfc425b400 R#                   6
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
S	                 138	12	AwaitingSigCheck
S	                 138	13	AwaitingFlitBounds
S	                 139	12	AwaitingSigCheck
S	                 139	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
S	                 138	13	AwaitingIOCapDecode
S	                 139	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
S	                 138	13	Decoded
S	                 139	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 138	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 139	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h2, awaddr: 'h0034851b4e000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 132,'h6f,True>
// write bump perf good
S	                 132	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h2, araddr: 'h0034851b4e000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 133,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 133	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 138	12	SigCheckIdle
E	                 138	12	SigCheckIdle
E	                 138	10	DecodingAndSigChecking
E	                 138	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 139	12	SigCheckIdle
E	                 139	12	SigCheckIdle
E	                 139	10	DecodingAndSigChecking
E	                 139	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
S	                 100	20	ScoreboardCompleted
R	                 100	                 100	0
S	                 101	20	ScoreboardCompleted
R	                 101	                 101	0
S	                 140	10	Building0
S	                 141	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
L	                 140	1	keyId 'h6f
S	                 140	10	Building1
S	                 140	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 141	1	keyId 'h6f
S	                 141	10	Building1
S	                 141	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
S	                 140	10	Building2
// tick incrementInsert 'h0
S	                 141	10	Building2
S	                 141	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
S	                 140	10	DecodingAndSigChecking
I	                 142	                   7	                   0
L	                 142	0	'h00364305b65a0c00 W#                   7
S	                 141	10	DecodingAndSigChecking
I	                 143	                   7	                   0
L	                 143	0	'h00364305b65a0c00 R#                   7
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
S	                 140	12	AwaitingSigCheck
S	                 140	13	AwaitingFlitBounds
S	                 141	12	AwaitingSigCheck
S	                 141	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
S	                 140	13	AwaitingIOCapDecode
S	                 141	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
S	                 140	13	Decoded
S	                 141	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 140	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 141	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h3, awaddr: 'h00103874142c0000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 134,'h6f,True>
// write bump perf good
S	                 134	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h3, araddr: 'h00103874142c0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 135,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 135	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 140	12	SigCheckIdle
E	                 140	12	SigCheckIdle
E	                 140	10	DecodingAndSigChecking
E	                 140	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 141	12	SigCheckIdle
E	                 141	12	SigCheckIdle
E	                 141	10	DecodingAndSigChecking
E	                 141	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
S	                 102	20	ScoreboardCompleted
R	                 102	                 102	0
S	                 103	20	ScoreboardCompleted
R	                 103	                 103	0
S	                 142	10	Building0
S	                 143	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
L	                 142	1	keyId 'h6f
S	                 142	10	Building1
S	                 142	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 143	1	keyId 'h6f
S	                 143	10	Building1
S	                 143	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
S	                 142	10	Building2
// tick incrementInsert 'h0
S	                 143	10	Building2
S	                 143	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
S	                 142	10	DecodingAndSigChecking
I	                 144	                   8	                   0
L	                 144	0	'h00004f3ad5f00000 W#                   8
S	                 143	10	DecodingAndSigChecking
I	                 145	                   8	                   0
L	                 145	0	'h00004f3ad5f00000 R#                   8
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
S	                 142	12	AwaitingSigCheck
S	                 142	13	AwaitingFlitBounds
S	                 143	12	AwaitingSigCheck
S	                 143	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
S	                 142	13	AwaitingIOCapDecode
S	                 143	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
S	                 142	13	Decoded
S	                 143	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 142	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 143	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h4, awaddr: 'h003a928e7e880000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 136,'h6f,True>
// write bump perf good
S	                 136	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h4, araddr: 'h003a928e7e880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 137,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 137	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 142	12	SigCheckIdle
E	                 142	12	SigCheckIdle
E	                 142	10	DecodingAndSigChecking
E	                 142	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 143	12	SigCheckIdle
E	                 143	12	SigCheckIdle
E	                 143	10	DecodingAndSigChecking
E	                 143	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
S	                 104	20	ScoreboardCompleted
R	                 104	                 104	0
S	                 105	20	ScoreboardCompleted
R	                 105	                 105	0
S	                 144	10	Building0
S	                 145	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
L	                 144	1	keyId 'h6f
S	                 144	10	Building1
S	                 144	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 145	1	keyId 'h6f
S	                 145	10	Building1
S	                 145	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
S	                 144	10	Building2
// tick incrementInsert 'h0
S	                 145	10	Building2
S	                 145	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
S	                 144	10	DecodingAndSigChecking
I	                 146	                   9	                   0
L	                 146	0	'h003235a5d2d00000 W#                   9
S	                 145	10	DecodingAndSigChecking
I	                 147	                   9	                   0
L	                 147	0	'h003235a5d2d00000 R#                   9
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
S	                 144	12	AwaitingSigCheck
S	                 144	13	AwaitingFlitBounds
S	                 145	12	AwaitingSigCheck
S	                 145	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
S	                 144	13	AwaitingIOCapDecode
S	                 145	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
S	                 144	13	Decoded
S	                 145	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 144	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 145	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h5, awaddr: 'h0035a93d80000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 138,'h6f,True>
// write bump perf good
S	                 138	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h5, araddr: 'h0035a93d80000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 139,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 139	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 144	12	SigCheckIdle
E	                 144	12	SigCheckIdle
E	                 144	10	DecodingAndSigChecking
E	                 144	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 145	12	SigCheckIdle
E	                 145	12	SigCheckIdle
E	                 145	10	DecodingAndSigChecking
E	                 145	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
S	                 106	20	ScoreboardCompleted
R	                 106	                 106	0
S	                 107	20	ScoreboardCompleted
R	                 107	                 107	0
S	                 146	10	Building0
S	                 147	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
L	                 146	1	keyId 'h6f
S	                 146	10	Building1
S	                 146	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 147	1	keyId 'h6f
S	                 147	10	Building1
S	                 147	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
S	                 146	10	Building2
// tick incrementInsert 'h0
S	                 147	10	Building2
S	                 147	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
S	                 146	10	DecodingAndSigChecking
I	                 148	                  10	                   0
L	                 148	0	'h00356a6a169e0000 W#                  10
S	                 147	10	DecodingAndSigChecking
I	                 149	                  10	                   0
L	                 149	0	'h00356a6a169e0000 R#                  10
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
S	                 146	12	AwaitingSigCheck
S	                 146	13	AwaitingFlitBounds
S	                 147	12	AwaitingSigCheck
S	                 147	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
S	                 146	13	AwaitingIOCapDecode
S	                 147	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
S	                 146	13	Decoded
S	                 147	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 146	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 147	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h6, awaddr: 'h0037bddfc425b400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 140,'h6f,True>
// write bump perf good
S	                 140	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h6, araddr: 'h0037bddfc425b400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 141,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 141	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 146	12	SigCheckIdle
E	                 146	12	SigCheckIdle
E	                 146	10	DecodingAndSigChecking
E	                 146	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 147	12	SigCheckIdle
E	                 147	12	SigCheckIdle
E	                 147	10	DecodingAndSigChecking
E	                 147	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
S	                 108	20	ScoreboardCompleted
R	                 108	                 108	0
S	                 109	20	ScoreboardCompleted
R	                 109	                 109	0
S	                 148	10	Building0
S	                 149	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
L	                 148	1	keyId 'h6f
S	                 148	10	Building1
S	                 148	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 149	1	keyId 'h6f
S	                 149	10	Building1
S	                 149	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
S	                 148	10	Building2
// tick incrementInsert 'h0
S	                 149	10	Building2
S	                 149	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
S	                 148	10	DecodingAndSigChecking
I	                 150	                  11	                   0
L	                 150	0	'h0037263236775000 W#                  11
S	                 149	10	DecodingAndSigChecking
I	                 151	                  11	                   0
L	                 151	0	'h0037263236775000 R#                  11
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
S	                 148	12	AwaitingSigCheck
S	                 148	13	AwaitingFlitBounds
S	                 149	12	AwaitingSigCheck
S	                 149	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
S	                 148	13	AwaitingIOCapDecode
S	                 149	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
S	                 148	13	Decoded
S	                 149	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 148	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 149	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h7, awaddr: 'h00364305b65a0c00, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 142,'h6f,True>
// write bump perf good
S	                 142	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h7, araddr: 'h00364305b65a0c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 143,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 143	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 148	12	SigCheckIdle
E	                 148	12	SigCheckIdle
E	                 148	10	DecodingAndSigChecking
E	                 148	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 149	12	SigCheckIdle
E	                 149	12	SigCheckIdle
E	                 149	10	DecodingAndSigChecking
E	                 149	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
S	                 110	20	ScoreboardCompleted
R	                 110	                 110	0
S	                 111	20	ScoreboardCompleted
R	                 111	                 111	0
S	                 150	10	Building0
S	                 151	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
L	                 150	1	keyId 'h6f
S	                 150	10	Building1
S	                 150	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 151	1	keyId 'h6f
S	                 151	10	Building1
S	                 151	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
S	                 150	10	Building2
// tick incrementInsert 'h0
S	                 151	10	Building2
S	                 151	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
S	                 150	10	DecodingAndSigChecking
I	                 152	                  12	                   0
L	                 152	0	'h00185e84e59ed800 W#                  12
S	                 151	10	DecodingAndSigChecking
I	                 153	                  12	                   0
L	                 153	0	'h00185e84e59ed800 R#                  12
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
S	                 150	12	AwaitingSigCheck
S	                 150	13	AwaitingFlitBounds
S	                 151	12	AwaitingSigCheck
S	                 151	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
S	                 150	13	AwaitingIOCapDecode
S	                 151	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
S	                 150	13	Decoded
S	                 151	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 150	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 151	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h8, awaddr: 'h00004f3ad5f00000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 144,'h6f,True>
// write bump perf good
S	                 144	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h8, araddr: 'h00004f3ad5f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 145,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 145	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 150	12	SigCheckIdle
E	                 150	12	SigCheckIdle
E	                 150	10	DecodingAndSigChecking
E	                 150	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 151	12	SigCheckIdle
E	                 151	12	SigCheckIdle
E	                 151	10	DecodingAndSigChecking
E	                 151	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
S	                 112	20	ScoreboardCompleted
R	                 112	                 112	0
S	                 113	20	ScoreboardCompleted
R	                 113	                 113	0
S	                 152	10	Building0
S	                 153	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
L	                 152	1	keyId 'h6f
S	                 152	10	Building1
S	                 152	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 153	1	keyId 'h6f
S	                 153	10	Building1
S	                 153	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
S	                 152	10	Building2
// tick incrementInsert 'h0
S	                 153	10	Building2
S	                 153	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
S	                 152	10	DecodingAndSigChecking
I	                 154	                  13	                   0
L	                 154	0	'h0036eba9fc4c1400 W#                  13
S	                 153	10	DecodingAndSigChecking
I	                 155	                  13	                   0
L	                 155	0	'h0036eba9fc4c1400 R#                  13
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
S	                 152	12	AwaitingSigCheck
S	                 152	13	AwaitingFlitBounds
S	                 153	12	AwaitingSigCheck
S	                 153	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
S	                 152	13	AwaitingIOCapDecode
S	                 153	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
S	                 152	13	Decoded
S	                 153	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 152	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 153	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h9, awaddr: 'h003235a5d2d00000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 146,'h6f,True>
// write bump perf good
S	                 146	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h9, araddr: 'h003235a5d2d00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 147,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 147	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 152	12	SigCheckIdle
E	                 152	12	SigCheckIdle
E	                 152	10	DecodingAndSigChecking
E	                 152	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 153	12	SigCheckIdle
E	                 153	12	SigCheckIdle
E	                 153	10	DecodingAndSigChecking
E	                 153	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
S	                 114	20	ScoreboardCompleted
R	                 114	                 114	0
S	                 115	20	ScoreboardCompleted
R	                 115	                 115	0
S	                 154	10	Building0
S	                 155	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
L	                 154	1	keyId 'h6f
S	                 154	10	Building1
S	                 154	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 155	1	keyId 'h6f
S	                 155	10	Building1
S	                 155	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
S	                 154	10	Building2
// tick incrementInsert 'h0
S	                 155	10	Building2
S	                 155	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
S	                 154	10	DecodingAndSigChecking
I	                 156	                  14	                   0
L	                 156	0	'h0007d5121dd80000 W#                  14
S	                 155	10	DecodingAndSigChecking
I	                 157	                  14	                   0
L	                 157	0	'h0007d5121dd80000 R#                  14
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
S	                 154	12	AwaitingSigCheck
S	                 154	13	AwaitingFlitBounds
S	                 155	12	AwaitingSigCheck
S	                 155	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
S	                 154	13	AwaitingIOCapDecode
S	                 155	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
S	                 154	13	Decoded
S	                 155	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 154	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 155	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'ha, awaddr: 'h00356a6a169e0000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 148,'h6f,True>
// write bump perf good
S	                 148	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'ha, araddr: 'h00356a6a169e0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 149,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 149	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 154	12	SigCheckIdle
E	                 154	12	SigCheckIdle
E	                 154	10	DecodingAndSigChecking
E	                 154	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 155	12	SigCheckIdle
E	                 155	12	SigCheckIdle
E	                 155	10	DecodingAndSigChecking
E	                 155	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
S	                 116	20	ScoreboardCompleted
R	                 116	                 116	0
S	                 117	20	ScoreboardCompleted
R	                 117	                 117	0
S	                 156	10	Building0
S	                 157	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
L	                 156	1	keyId 'h6f
S	                 156	10	Building1
S	                 156	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 157	1	keyId 'h6f
S	                 157	10	Building1
S	                 157	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
S	                 156	10	Building2
// tick incrementInsert 'h0
S	                 157	10	Building2
S	                 157	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
S	                 156	10	DecodingAndSigChecking
I	                 158	                  15	                   0
L	                 158	0	'h00011cb980000000 W#                  15
S	                 157	10	DecodingAndSigChecking
I	                 159	                  15	                   0
L	                 159	0	'h00011cb980000000 R#                  15
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
S	                 156	12	AwaitingSigCheck
S	                 156	13	AwaitingFlitBounds
S	                 157	12	AwaitingSigCheck
S	                 157	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
S	                 156	13	AwaitingIOCapDecode
S	                 157	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
S	                 156	13	Decoded
S	                 157	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 156	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 157	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hb, awaddr: 'h0037263236775000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 150,'h6f,True>
// write bump perf good
S	                 150	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hb, araddr: 'h0037263236775000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 151,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 151	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 156	12	SigCheckIdle
E	                 156	12	SigCheckIdle
E	                 156	10	DecodingAndSigChecking
E	                 156	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 157	12	SigCheckIdle
E	                 157	12	SigCheckIdle
E	                 157	10	DecodingAndSigChecking
E	                 157	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
S	                 118	20	ScoreboardCompleted
R	                 118	                 118	0
S	                 119	20	ScoreboardCompleted
R	                 119	                 119	0
S	                 158	10	Building0
S	                 159	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
L	                 158	1	keyId 'h6f
S	                 158	10	Building1
S	                 158	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 159	1	keyId 'h6f
S	                 159	10	Building1
S	                 159	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
S	                 158	10	Building2
// tick incrementInsert 'h0
S	                 159	10	Building2
S	                 159	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
S	                 158	10	DecodingAndSigChecking
I	                 160	                   0	                   0
L	                 160	0	'h0032dd2c0b1a0000 W#                   0
S	                 159	10	DecodingAndSigChecking
I	                 161	                   0	                   0
L	                 161	0	'h0032dd2c0b1a0000 R#                   0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
S	                 158	12	AwaitingSigCheck
S	                 158	13	AwaitingFlitBounds
S	                 159	12	AwaitingSigCheck
S	                 159	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
S	                 158	13	AwaitingIOCapDecode
S	                 159	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
S	                 158	13	Decoded
S	                 159	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 158	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 159	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hc, awaddr: 'h00185e84e59ed800, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 152,'h6f,True>
// write bump perf good
S	                 152	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hc, araddr: 'h00185e84e59ed800, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 153,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 153	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 158	12	SigCheckIdle
E	                 158	12	SigCheckIdle
E	                 158	10	DecodingAndSigChecking
E	                 158	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 159	12	SigCheckIdle
E	                 159	12	SigCheckIdle
E	                 159	10	DecodingAndSigChecking
E	                 159	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
S	                 120	20	ScoreboardCompleted
R	                 120	                 120	0
S	                 121	20	ScoreboardCompleted
R	                 121	                 121	0
S	                 160	10	Building0
S	                 161	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
L	                 160	1	keyId 'h6f
S	                 160	10	Building1
S	                 160	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 161	1	keyId 'h6f
S	                 161	10	Building1
S	                 161	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
S	                 160	10	Building2
// tick incrementInsert 'h0
S	                 161	10	Building2
S	                 161	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
S	                 160	10	DecodingAndSigChecking
I	                 162	                   1	                   0
L	                 162	0	'h00135c8ff2020000 W#                   1
S	                 161	10	DecodingAndSigChecking
I	                 163	                   1	                   0
L	                 163	0	'h00135c8ff2020000 R#                   1
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
S	                 160	12	AwaitingSigCheck
S	                 160	13	AwaitingFlitBounds
S	                 161	12	AwaitingSigCheck
S	                 161	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
S	                 160	13	AwaitingIOCapDecode
S	                 161	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
S	                 160	13	Decoded
S	                 161	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 160	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 161	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hd, awaddr: 'h0036eba9fc4c1400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 154,'h6f,True>
// write bump perf good
S	                 154	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hd, araddr: 'h0036eba9fc4c1400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 155,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 155	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 160	12	SigCheckIdle
E	                 160	12	SigCheckIdle
E	                 160	10	DecodingAndSigChecking
E	                 160	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 161	12	SigCheckIdle
E	                 161	12	SigCheckIdle
E	                 161	10	DecodingAndSigChecking
E	                 161	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
S	                 122	20	ScoreboardCompleted
R	                 122	                 122	0
S	                 123	20	ScoreboardCompleted
R	                 123	                 123	0
S	                 162	10	Building0
S	                 163	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
L	                 162	1	keyId 'h6f
S	                 162	10	Building1
S	                 162	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 163	1	keyId 'h6f
S	                 163	10	Building1
S	                 163	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
S	                 162	10	Building2
// tick incrementInsert 'h0
S	                 163	10	Building2
S	                 163	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
S	                 162	10	DecodingAndSigChecking
I	                 164	                   2	                   0
L	                 164	0	'h0032135cde880000 W#                   2
S	                 163	10	DecodingAndSigChecking
I	                 165	                   2	                   0
L	                 165	0	'h0032135cde880000 R#                   2
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
S	                 162	12	AwaitingSigCheck
S	                 162	13	AwaitingFlitBounds
S	                 163	12	AwaitingSigCheck
S	                 163	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
S	                 162	13	AwaitingIOCapDecode
S	                 163	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
S	                 162	13	Decoded
S	                 163	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 162	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 163	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'he, awaddr: 'h0007d5121dd80000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 156,'h6f,True>
// write bump perf good
S	                 156	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'he, araddr: 'h0007d5121dd80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 157,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 157	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 162	12	SigCheckIdle
E	                 162	12	SigCheckIdle
E	                 162	10	DecodingAndSigChecking
E	                 162	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 163	12	SigCheckIdle
E	                 163	12	SigCheckIdle
E	                 163	10	DecodingAndSigChecking
E	                 163	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
S	                 124	20	ScoreboardCompleted
R	                 124	                 124	0
S	                 125	20	ScoreboardCompleted
R	                 125	                 125	0
S	                 164	10	Building0
S	                 165	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
L	                 164	1	keyId 'h6f
S	                 164	10	Building1
S	                 164	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 165	1	keyId 'h6f
S	                 165	10	Building1
S	                 165	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
S	                 164	10	Building2
// tick incrementInsert 'h0
S	                 165	10	Building2
S	                 165	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
S	                 164	10	DecodingAndSigChecking
I	                 166	                   3	                   0
L	                 166	0	'h00234b7730f80000 W#                   3
S	                 165	10	DecodingAndSigChecking
I	                 167	                   3	                   0
L	                 167	0	'h00234b7730f80000 R#                   3
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
S	                 164	12	AwaitingSigCheck
S	                 164	13	AwaitingFlitBounds
S	                 165	12	AwaitingSigCheck
S	                 165	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
S	                 164	13	AwaitingIOCapDecode
S	                 165	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
S	                 164	13	Decoded
S	                 165	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 164	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 165	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hf, awaddr: 'h00011cb980000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 158,'h6f,True>
// write bump perf good
S	                 158	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hf, araddr: 'h00011cb980000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 159,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 159	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 164	12	SigCheckIdle
E	                 164	12	SigCheckIdle
E	                 164	10	DecodingAndSigChecking
E	                 164	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 165	12	SigCheckIdle
E	                 165	12	SigCheckIdle
E	                 165	10	DecodingAndSigChecking
E	                 165	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
S	                 126	20	ScoreboardCompleted
R	                 126	                 126	0
S	                 127	20	ScoreboardCompleted
R	                 127	                 127	0
S	                 166	10	Building0
S	                 167	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
L	                 166	1	keyId 'h6f
S	                 166	10	Building1
S	                 166	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 167	1	keyId 'h6f
S	                 167	10	Building1
S	                 167	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
S	                 166	10	Building2
// tick incrementInsert 'h0
S	                 167	10	Building2
S	                 167	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
S	                 166	10	DecodingAndSigChecking
I	                 168	                   4	                   0
L	                 168	0	'h003a4109a0109400 W#                   4
S	                 167	10	DecodingAndSigChecking
I	                 169	                   4	                   0
L	                 169	0	'h003a4109a0109400 R#                   4
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
S	                 166	12	AwaitingSigCheck
S	                 166	13	AwaitingFlitBounds
S	                 167	12	AwaitingSigCheck
S	                 167	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
S	                 166	13	AwaitingIOCapDecode
S	                 167	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
S	                 166	13	Decoded
S	                 167	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 166	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 167	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h0, awaddr: 'h0032dd2c0b1a0000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 160,'h6f,True>
// write bump perf good
S	                 160	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h0, araddr: 'h0032dd2c0b1a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 161,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 161	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 166	12	SigCheckIdle
E	                 166	12	SigCheckIdle
E	                 166	10	DecodingAndSigChecking
E	                 166	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 167	12	SigCheckIdle
E	                 167	12	SigCheckIdle
E	                 167	10	DecodingAndSigChecking
E	                 167	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
S	                 128	20	ScoreboardCompleted
R	                 128	                 128	0
S	                 129	20	ScoreboardCompleted
R	                 129	                 129	0
S	                 168	10	Building0
S	                 169	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
L	                 168	1	keyId 'h6f
S	                 168	10	Building1
S	                 168	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 169	1	keyId 'h6f
S	                 169	10	Building1
S	                 169	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
S	                 168	10	Building2
// tick incrementInsert 'h0
S	                 169	10	Building2
S	                 169	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
S	                 168	10	DecodingAndSigChecking
I	                 170	                   5	                   0
L	                 170	0	'h000a422295620000 W#                   5
S	                 169	10	DecodingAndSigChecking
I	                 171	                   5	                   0
L	                 171	0	'h000a422295620000 R#                   5
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
S	                 168	12	AwaitingSigCheck
S	                 168	13	AwaitingFlitBounds
S	                 169	12	AwaitingSigCheck
S	                 169	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
S	                 168	13	AwaitingIOCapDecode
S	                 169	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
S	                 168	13	Decoded
S	                 169	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 168	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 169	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h1, awaddr: 'h00135c8ff2020000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 162,'h6f,True>
// write bump perf good
S	                 162	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h1, araddr: 'h00135c8ff2020000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 163,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 163	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 168	12	SigCheckIdle
E	                 168	12	SigCheckIdle
E	                 168	10	DecodingAndSigChecking
E	                 168	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 169	12	SigCheckIdle
E	                 169	12	SigCheckIdle
E	                 169	10	DecodingAndSigChecking
E	                 169	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
S	                 130	20	ScoreboardCompleted
R	                 130	                 130	0
S	                 131	20	ScoreboardCompleted
R	                 131	                 131	0
S	                 170	10	Building0
S	                 171	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
L	                 170	1	keyId 'h6f
S	                 170	10	Building1
S	                 170	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 171	1	keyId 'h6f
S	                 171	10	Building1
S	                 171	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
S	                 170	10	Building2
// tick incrementInsert 'h0
S	                 171	10	Building2
S	                 171	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
S	                 170	10	DecodingAndSigChecking
I	                 172	                   6	                   0
L	                 172	0	'h000d9a5e3e86d400 W#                   6
S	                 171	10	DecodingAndSigChecking
I	                 173	                   6	                   0
L	                 173	0	'h000d9a5e3e86d400 R#                   6
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
S	                 170	12	AwaitingSigCheck
S	                 170	13	AwaitingFlitBounds
S	                 171	12	AwaitingSigCheck
S	                 171	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
S	                 170	13	AwaitingIOCapDecode
S	                 171	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
S	                 170	13	Decoded
S	                 171	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 170	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 171	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h2, awaddr: 'h0032135cde880000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 164,'h6f,True>
// write bump perf good
S	                 164	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h2, araddr: 'h0032135cde880000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 165,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 165	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 170	12	SigCheckIdle
E	                 170	12	SigCheckIdle
E	                 170	10	DecodingAndSigChecking
E	                 170	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 171	12	SigCheckIdle
E	                 171	12	SigCheckIdle
E	                 171	10	DecodingAndSigChecking
E	                 171	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
S	                 132	20	ScoreboardCompleted
R	                 132	                 132	0
S	                 133	20	ScoreboardCompleted
R	                 133	                 133	0
S	                 172	10	Building0
S	                 173	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
L	                 172	1	keyId 'h6f
S	                 172	10	Building1
S	                 172	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 173	1	keyId 'h6f
S	                 173	10	Building1
S	                 173	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
S	                 172	10	Building2
// tick incrementInsert 'h0
S	                 173	10	Building2
S	                 173	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
S	                 172	10	DecodingAndSigChecking
I	                 174	                   7	                   0
L	                 174	0	'h000b331f04000000 W#                   7
S	                 173	10	DecodingAndSigChecking
I	                 175	                   7	                   0
L	                 175	0	'h000b331f04000000 R#                   7
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
S	                 172	12	AwaitingSigCheck
S	                 172	13	AwaitingFlitBounds
S	                 173	12	AwaitingSigCheck
S	                 173	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
S	                 172	13	AwaitingIOCapDecode
S	                 173	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
S	                 172	13	Decoded
S	                 173	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 172	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 173	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h3, awaddr: 'h00234b7730f80000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 166,'h6f,True>
// write bump perf good
S	                 166	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h3, araddr: 'h00234b7730f80000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 167,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 167	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 172	12	SigCheckIdle
E	                 172	12	SigCheckIdle
E	                 172	10	DecodingAndSigChecking
E	                 172	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 173	12	SigCheckIdle
E	                 173	12	SigCheckIdle
E	                 173	10	DecodingAndSigChecking
E	                 173	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
S	                 134	20	ScoreboardCompleted
R	                 134	                 134	0
S	                 135	20	ScoreboardCompleted
R	                 135	                 135	0
S	                 174	10	Building0
S	                 175	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
L	                 174	1	keyId 'h6f
S	                 174	10	Building1
S	                 174	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 175	1	keyId 'h6f
S	                 175	10	Building1
S	                 175	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
S	                 174	10	Building2
// tick incrementInsert 'h0
S	                 175	10	Building2
S	                 175	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
S	                 174	10	DecodingAndSigChecking
I	                 176	                   8	                   0
L	                 176	0	'h0022bf7dbb000000 W#                   8
S	                 175	10	DecodingAndSigChecking
I	                 177	                   8	                   0
L	                 177	0	'h0022bf7dbb000000 R#                   8
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
S	                 174	12	AwaitingSigCheck
S	                 174	13	AwaitingFlitBounds
S	                 175	12	AwaitingSigCheck
S	                 175	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
S	                 174	13	AwaitingIOCapDecode
S	                 175	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
S	                 174	13	Decoded
S	                 175	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 174	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 175	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h4, awaddr: 'h003a4109a0109400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 168,'h6f,True>
// write bump perf good
S	                 168	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h4, araddr: 'h003a4109a0109400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 169,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 169	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 174	12	SigCheckIdle
E	                 174	12	SigCheckIdle
E	                 174	10	DecodingAndSigChecking
E	                 174	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 175	12	SigCheckIdle
E	                 175	12	SigCheckIdle
E	                 175	10	DecodingAndSigChecking
E	                 175	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
S	                 136	20	ScoreboardCompleted
R	                 136	                 136	0
S	                 137	20	ScoreboardCompleted
R	                 137	                 137	0
S	                 176	10	Building0
S	                 177	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
L	                 176	1	keyId 'h6f
S	                 176	10	Building1
S	                 176	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 177	1	keyId 'h6f
S	                 177	10	Building1
S	                 177	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
S	                 176	10	Building2
// tick incrementInsert 'h0
S	                 177	10	Building2
S	                 177	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
S	                 176	10	DecodingAndSigChecking
I	                 178	                   9	                   0
L	                 178	0	'h0033624556f00000 W#                   9
S	                 177	10	DecodingAndSigChecking
I	                 179	                   9	                   0
L	                 179	0	'h0033624556f00000 R#                   9
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
S	                 176	12	AwaitingSigCheck
S	                 176	13	AwaitingFlitBounds
S	                 177	12	AwaitingSigCheck
S	                 177	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
S	                 176	13	AwaitingIOCapDecode
S	                 177	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
S	                 176	13	Decoded
S	                 177	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 176	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 177	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h5, awaddr: 'h000a422295620000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 170,'h6f,True>
// write bump perf good
S	                 170	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h5, araddr: 'h000a422295620000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 171,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 171	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 176	12	SigCheckIdle
E	                 176	12	SigCheckIdle
E	                 176	10	DecodingAndSigChecking
E	                 176	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 177	12	SigCheckIdle
E	                 177	12	SigCheckIdle
E	                 177	10	DecodingAndSigChecking
E	                 177	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
S	                 138	20	ScoreboardCompleted
R	                 138	                 138	0
S	                 139	20	ScoreboardCompleted
R	                 139	                 139	0
S	                 178	10	Building0
S	                 179	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
L	                 178	1	keyId 'h6f
S	                 178	10	Building1
S	                 178	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 179	1	keyId 'h6f
S	                 179	10	Building1
S	                 179	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
S	                 178	10	Building2
// tick incrementInsert 'h0
S	                 179	10	Building2
S	                 179	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
S	                 178	10	DecodingAndSigChecking
I	                 180	                  10	                   0
L	                 180	0	'h000fb25ca03a0000 W#                  10
S	                 179	10	DecodingAndSigChecking
I	                 181	                  10	                   0
L	                 181	0	'h000fb25ca03a0000 R#                  10
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
S	                 178	12	AwaitingSigCheck
S	                 178	13	AwaitingFlitBounds
S	                 179	12	AwaitingSigCheck
S	                 179	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
S	                 178	13	AwaitingIOCapDecode
S	                 179	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
S	                 178	13	Decoded
S	                 179	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 178	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 179	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h6, awaddr: 'h000d9a5e3e86d400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 172,'h6f,True>
// write bump perf good
S	                 172	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h6, araddr: 'h000d9a5e3e86d400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 173,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 173	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 178	12	SigCheckIdle
E	                 178	12	SigCheckIdle
E	                 178	10	DecodingAndSigChecking
E	                 178	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 179	12	SigCheckIdle
E	                 179	12	SigCheckIdle
E	                 179	10	DecodingAndSigChecking
E	                 179	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
S	                 140	20	ScoreboardCompleted
R	                 140	                 140	0
S	                 141	20	ScoreboardCompleted
R	                 141	                 141	0
S	                 180	10	Building0
S	                 181	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
L	                 180	1	keyId 'h6f
S	                 180	10	Building1
S	                 180	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 181	1	keyId 'h6f
S	                 181	10	Building1
S	                 181	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
S	                 180	10	Building2
// tick incrementInsert 'h0
S	                 181	10	Building2
S	                 181	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
S	                 180	10	DecodingAndSigChecking
I	                 182	                  11	                   0
L	                 182	0	'h002b1b73ffe20000 W#                  11
S	                 181	10	DecodingAndSigChecking
I	                 183	                  11	                   0
L	                 183	0	'h002b1b73ffe20000 R#                  11
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
S	                 180	12	AwaitingSigCheck
S	                 180	13	AwaitingFlitBounds
S	                 181	12	AwaitingSigCheck
S	                 181	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
S	                 180	13	AwaitingIOCapDecode
S	                 181	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
S	                 180	13	Decoded
S	                 181	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 180	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 181	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h7, awaddr: 'h000b331f04000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 174,'h6f,True>
// write bump perf good
S	                 174	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h7, araddr: 'h000b331f04000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 175,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 175	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 180	12	SigCheckIdle
E	                 180	12	SigCheckIdle
E	                 180	10	DecodingAndSigChecking
E	                 180	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 181	12	SigCheckIdle
E	                 181	12	SigCheckIdle
E	                 181	10	DecodingAndSigChecking
E	                 181	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
S	                 142	20	ScoreboardCompleted
R	                 142	                 142	0
S	                 143	20	ScoreboardCompleted
R	                 143	                 143	0
S	                 182	10	Building0
S	                 183	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
L	                 182	1	keyId 'h6f
S	                 182	10	Building1
S	                 182	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 183	1	keyId 'h6f
S	                 183	10	Building1
S	                 183	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
S	                 182	10	Building2
// tick incrementInsert 'h0
S	                 183	10	Building2
S	                 183	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
S	                 182	10	DecodingAndSigChecking
I	                 184	                  12	                   0
L	                 184	0	'h00104a5deaf23c00 W#                  12
S	                 183	10	DecodingAndSigChecking
I	                 185	                  12	                   0
L	                 185	0	'h00104a5deaf23c00 R#                  12
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
S	                 182	12	AwaitingSigCheck
S	                 182	13	AwaitingFlitBounds
S	                 183	12	AwaitingSigCheck
S	                 183	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
S	                 182	13	AwaitingIOCapDecode
S	                 183	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
S	                 182	13	Decoded
S	                 183	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 182	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 183	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h8, awaddr: 'h0022bf7dbb000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 176,'h6f,True>
// write bump perf good
S	                 176	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h8, araddr: 'h0022bf7dbb000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 177,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 177	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 182	12	SigCheckIdle
E	                 182	12	SigCheckIdle
E	                 182	10	DecodingAndSigChecking
E	                 182	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 183	12	SigCheckIdle
E	                 183	12	SigCheckIdle
E	                 183	10	DecodingAndSigChecking
E	                 183	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
S	                 144	20	ScoreboardCompleted
R	                 144	                 144	0
S	                 145	20	ScoreboardCompleted
R	                 145	                 145	0
S	                 184	10	Building0
S	                 185	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
L	                 184	1	keyId 'h6f
S	                 184	10	Building1
S	                 184	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 185	1	keyId 'h6f
S	                 185	10	Building1
S	                 185	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
S	                 184	10	Building2
// tick incrementInsert 'h0
S	                 185	10	Building2
S	                 185	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
S	                 184	10	DecodingAndSigChecking
I	                 186	                  13	                   0
L	                 186	0	'h00109ba208326400 W#                  13
S	                 185	10	DecodingAndSigChecking
I	                 187	                  13	                   0
L	                 187	0	'h00109ba208326400 R#                  13
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
S	                 184	12	AwaitingSigCheck
S	                 184	13	AwaitingFlitBounds
S	                 185	12	AwaitingSigCheck
S	                 185	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
S	                 184	13	AwaitingIOCapDecode
S	                 185	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
S	                 184	13	Decoded
S	                 185	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 184	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 185	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h9, awaddr: 'h0033624556f00000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 178,'h6f,True>
// write bump perf good
S	                 178	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h9, araddr: 'h0033624556f00000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 179,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 179	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 184	12	SigCheckIdle
E	                 184	12	SigCheckIdle
E	                 184	10	DecodingAndSigChecking
E	                 184	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 185	12	SigCheckIdle
E	                 185	12	SigCheckIdle
E	                 185	10	DecodingAndSigChecking
E	                 185	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
S	                 146	20	ScoreboardCompleted
R	                 146	                 146	0
S	                 147	20	ScoreboardCompleted
R	                 147	                 147	0
S	                 186	10	Building0
S	                 187	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
L	                 186	1	keyId 'h6f
S	                 186	10	Building1
S	                 186	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 187	1	keyId 'h6f
S	                 187	10	Building1
S	                 187	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
S	                 186	10	Building2
// tick incrementInsert 'h0
S	                 187	10	Building2
S	                 187	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
S	                 186	10	DecodingAndSigChecking
I	                 188	                  14	                   0
L	                 188	0	'h000d2dbb59000000 W#                  14
S	                 187	10	DecodingAndSigChecking
I	                 189	                  14	                   0
L	                 189	0	'h000d2dbb59000000 R#                  14
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
S	                 186	12	AwaitingSigCheck
S	                 186	13	AwaitingFlitBounds
S	                 187	12	AwaitingSigCheck
S	                 187	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
S	                 186	13	AwaitingIOCapDecode
S	                 187	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
S	                 186	13	Decoded
S	                 187	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 186	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 187	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'ha, awaddr: 'h000fb25ca03a0000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 180,'h6f,True>
// write bump perf good
S	                 180	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'ha, araddr: 'h000fb25ca03a0000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 181,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 181	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 186	12	SigCheckIdle
E	                 186	12	SigCheckIdle
E	                 186	10	DecodingAndSigChecking
E	                 186	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 187	12	SigCheckIdle
E	                 187	12	SigCheckIdle
E	                 187	10	DecodingAndSigChecking
E	                 187	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
S	                 148	20	ScoreboardCompleted
R	                 148	                 148	0
S	                 149	20	ScoreboardCompleted
R	                 149	                 149	0
S	                 188	10	Building0
S	                 189	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
L	                 188	1	keyId 'h6f
S	                 188	10	Building1
S	                 188	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 189	1	keyId 'h6f
S	                 189	10	Building1
S	                 189	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
S	                 188	10	Building2
// tick incrementInsert 'h0
S	                 189	10	Building2
S	                 189	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
S	                 188	10	DecodingAndSigChecking
I	                 190	                  15	                   0
L	                 190	0	'h002c07ee82d50000 W#                  15
S	                 189	10	DecodingAndSigChecking
I	                 191	                  15	                   0
L	                 191	0	'h002c07ee82d50000 R#                  15
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
S	                 188	12	AwaitingSigCheck
S	                 188	13	AwaitingFlitBounds
S	                 189	12	AwaitingSigCheck
S	                 189	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
S	                 188	13	AwaitingIOCapDecode
S	                 189	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
S	                 188	13	Decoded
S	                 189	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 188	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 189	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hb, awaddr: 'h002b1b73ffe20000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 182,'h6f,True>
// write bump perf good
S	                 182	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hb, araddr: 'h002b1b73ffe20000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 183,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 183	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 188	12	SigCheckIdle
E	                 188	12	SigCheckIdle
E	                 188	10	DecodingAndSigChecking
E	                 188	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 189	12	SigCheckIdle
E	                 189	12	SigCheckIdle
E	                 189	10	DecodingAndSigChecking
E	                 189	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
S	                 150	20	ScoreboardCompleted
R	                 150	                 150	0
S	                 151	20	ScoreboardCompleted
R	                 151	                 151	0
S	                 190	10	Building0
S	                 191	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
L	                 190	1	keyId 'h6f
S	                 190	10	Building1
S	                 190	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 191	1	keyId 'h6f
S	                 191	10	Building1
S	                 191	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
S	                 190	10	Building2
// tick incrementInsert 'h0
S	                 191	10	Building2
S	                 191	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
S	                 190	10	DecodingAndSigChecking
I	                 192	                   0	                   0
L	                 192	0	'h00203937d2a88400 W#                   0
S	                 191	10	DecodingAndSigChecking
I	                 193	                   0	                   0
L	                 193	0	'h00203937d2a88400 R#                   0
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
S	                 190	12	AwaitingSigCheck
S	                 190	13	AwaitingFlitBounds
S	                 191	12	AwaitingSigCheck
S	                 191	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
S	                 190	13	AwaitingIOCapDecode
S	                 191	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
S	                 190	13	Decoded
S	                 191	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 190	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 191	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hc, awaddr: 'h00104a5deaf23c00, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 184,'h6f,True>
// write bump perf good
S	                 184	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hc, araddr: 'h00104a5deaf23c00, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 185,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 185	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 190	12	SigCheckIdle
E	                 190	12	SigCheckIdle
E	                 190	10	DecodingAndSigChecking
E	                 190	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 191	12	SigCheckIdle
E	                 191	12	SigCheckIdle
E	                 191	10	DecodingAndSigChecking
E	                 191	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
S	                 152	20	ScoreboardCompleted
R	                 152	                 152	0
S	                 153	20	ScoreboardCompleted
R	                 153	                 153	0
S	                 192	10	Building0
S	                 193	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
L	                 192	1	keyId 'h6f
S	                 192	10	Building1
S	                 192	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 193	1	keyId 'h6f
S	                 193	10	Building1
S	                 193	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
S	                 192	10	Building2
// tick incrementInsert 'h0
S	                 193	10	Building2
S	                 193	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
S	                 192	10	DecodingAndSigChecking
I	                 194	                   1	                   0
L	                 194	0	'h001de26d89440000 W#                   1
S	                 193	10	DecodingAndSigChecking
I	                 195	                   1	                   0
L	                 195	0	'h001de26d89440000 R#                   1
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
S	                 192	12	AwaitingSigCheck
S	                 192	13	AwaitingFlitBounds
S	                 193	12	AwaitingSigCheck
S	                 193	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
S	                 192	13	AwaitingIOCapDecode
S	                 193	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
S	                 192	13	Decoded
S	                 193	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 192	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 193	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hd, awaddr: 'h00109ba208326400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 186,'h6f,True>
// write bump perf good
S	                 186	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hd, araddr: 'h00109ba208326400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 187,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 187	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 192	12	SigCheckIdle
E	                 192	12	SigCheckIdle
E	                 192	10	DecodingAndSigChecking
E	                 192	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 193	12	SigCheckIdle
E	                 193	12	SigCheckIdle
E	                 193	10	DecodingAndSigChecking
E	                 193	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
S	                 154	20	ScoreboardCompleted
R	                 154	                 154	0
S	                 155	20	ScoreboardCompleted
R	                 155	                 155	0
S	                 194	10	Building0
S	                 195	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
L	                 194	1	keyId 'h6f
S	                 194	10	Building1
S	                 194	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 195	1	keyId 'h6f
S	                 195	10	Building1
S	                 195	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
S	                 194	10	Building2
// tick incrementInsert 'h0
S	                 195	10	Building2
S	                 195	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
S	                 194	10	DecodingAndSigChecking
I	                 196	                   2	                   0
L	                 196	0	'h00074abf94c20400 W#                   2
S	                 195	10	DecodingAndSigChecking
I	                 197	                   2	                   0
L	                 197	0	'h00074abf94c20400 R#                   2
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
S	                 194	12	AwaitingSigCheck
S	                 194	13	AwaitingFlitBounds
S	                 195	12	AwaitingSigCheck
S	                 195	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
S	                 194	13	AwaitingIOCapDecode
S	                 195	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
S	                 194	13	Decoded
S	                 195	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 194	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 195	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'he, awaddr: 'h000d2dbb59000000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 188,'h6f,True>
// write bump perf good
S	                 188	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'he, araddr: 'h000d2dbb59000000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 189,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 189	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 194	12	SigCheckIdle
E	                 194	12	SigCheckIdle
E	                 194	10	DecodingAndSigChecking
E	                 194	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 195	12	SigCheckIdle
E	                 195	12	SigCheckIdle
E	                 195	10	DecodingAndSigChecking
E	                 195	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
S	                 156	20	ScoreboardCompleted
R	                 156	                 156	0
S	                 157	20	ScoreboardCompleted
R	                 157	                 157	0
S	                 196	10	Building0
S	                 197	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
L	                 196	1	keyId 'h6f
S	                 196	10	Building1
S	                 196	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 197	1	keyId 'h6f
S	                 197	10	Building1
S	                 197	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
S	                 196	10	Building2
// tick incrementInsert 'h0
S	                 197	10	Building2
S	                 197	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
S	                 196	10	DecodingAndSigChecking
I	                 198	                   3	                   0
L	                 198	0	'h0031a794634bd400 W#                   3
S	                 197	10	DecodingAndSigChecking
I	                 199	                   3	                   0
L	                 199	0	'h0031a794634bd400 R#                   3
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
S	                 196	12	AwaitingSigCheck
S	                 196	13	AwaitingFlitBounds
S	                 197	12	AwaitingSigCheck
S	                 197	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
S	                 196	13	AwaitingIOCapDecode
S	                 197	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
S	                 196	13	Decoded
S	                 197	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 196	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 197	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'hf, awaddr: 'h002c07ee82d50000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 190,'h6f,True>
// write bump perf good
S	                 190	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'hf, araddr: 'h002c07ee82d50000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 191,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 191	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 196	12	SigCheckIdle
E	                 196	12	SigCheckIdle
E	                 196	10	DecodingAndSigChecking
E	                 196	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 197	12	SigCheckIdle
E	                 197	12	SigCheckIdle
E	                 197	10	DecodingAndSigChecking
E	                 197	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
S	                 158	20	ScoreboardCompleted
R	                 158	                 158	0
S	                 159	20	ScoreboardCompleted
R	                 159	                 159	0
S	                 198	10	Building0
S	                 199	10	Building0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
L	                 198	1	keyId 'h6f
S	                 198	10	Building1
S	                 198	12	AwaitingKey
// tick incrementKeyRequest 'h0
L	                 199	1	keyId 'h6f
S	                 199	10	Building1
S	                 199	12	AwaitingKeyAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
S	                 198	10	Building2
// tick incrementInsert 'h0
S	                 199	10	Building2
S	                 199	12	AwaitingKey
// tick incrementInsert 'h0
// tick incrementKeyRequest 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
S	                 198	10	DecodingAndSigChecking
S	                 199	10	DecodingAndSigChecking
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
S	                 198	12	AwaitingSigCheck
S	                 198	13	AwaitingFlitBounds
S	                 199	12	AwaitingSigCheck
S	                 199	13	AwaitingFlitBounds
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
S	                 198	13	AwaitingIOCapDecode
S	                 199	13	AwaitingIOCapDecode
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
S	                 198	13	Decoded
S	                 199	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
// AwaitingSigCheck waiting on resps
S	                 198	12	AwaitingRespAvailable
// AwaitingSigCheck waiting on resps
S	                 199	12	AwaitingRespAvailable
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h0, awaddr: 'h00203937d2a88400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 192,'h6f,True>
// write bump perf good
S	                 192	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h0, araddr: 'h00203937d2a88400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 193,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 193	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
// flitCompleted from AwaitingRespAvailable
S	                 198	12	SigCheckIdle
E	                 198	12	SigCheckIdle
E	                 198	10	DecodingAndSigChecking
E	                 198	13	Decoded
// flitCompleted from AwaitingRespAvailable
S	                 199	12	SigCheckIdle
E	                 199	12	SigCheckIdle
E	                 199	10	DecodingAndSigChecking
E	                 199	13	Decoded
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
S	                 160	20	ScoreboardCompleted
R	                 160	                 160	0
S	                 161	20	ScoreboardCompleted
R	                 161	                 161	0
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h1, awaddr: 'h001de26d89440000, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 194,'h6f,True>
// write bump perf good
S	                 194	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h1, araddr: 'h001de26d89440000, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 195,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 195	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
S	                 162	20	ScoreboardCompleted
R	                 162	                 162	0
S	                 163	20	ScoreboardCompleted
R	                 163	                 163	0
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h2, awaddr: 'h00074abf94c20400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 196,'h6f,True>
// write bump perf good
S	                 196	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h2, araddr: 'h00074abf94c20400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 197,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 197	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
S	                 164	20	ScoreboardCompleted
R	                 164	                 164	0
S	                 165	20	ScoreboardCompleted
R	                 165	                 165	0
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin False
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
// AR <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True> canBegin True
// IOCap - check_aw <AXI4_AWFlit { awid: 'h3, awaddr: 'h0031a794634bd400, awlen: 'h13, awsize: AXI4_Size { val: 'h5 }, awburst: INCR, awlock: NORMAL, awcache: 'h0, awprot: 'h0, awqos: 'h0, awregion: 'h0, awuser: 'h0 },                 198,'h6f,True>
// write bump perf good
S	                 198	20	SendValid
// IOCap - check_ar <AXI4_ARFlit { arid: 'h3, araddr: 'h0031a794634bd400, arlen: 'h13, arsize: AXI4_Size { val: 'h5 }, arburst: INCR, arlock: NORMAL, arcache: 'h0, arprot: 'h0, arqos: 'h0, arregion: 'h0, aruser: 'h0 },                 199,'h6f,True>
// ALLOWED True
// read bump perf good
S	                 199	20	SendValid
// tick incrementRetrieve 'h0
// tick incrementRetrieve 'h0
C	1
C	1
S	                 166	20	ScoreboardCompleted
R	                 166	                 166	0
S	                 167	20	ScoreboardCompleted
R	                 167	                 167	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 168	20	ScoreboardCompleted
R	                 168	                 168	0
S	                 169	20	ScoreboardCompleted
R	                 169	                 169	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 170	20	ScoreboardCompleted
R	                 170	                 170	0
S	                 171	20	ScoreboardCompleted
R	                 171	                 171	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 172	20	ScoreboardCompleted
R	                 172	                 172	0
S	                 173	20	ScoreboardCompleted
R	                 173	                 173	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 174	20	ScoreboardCompleted
R	                 174	                 174	0
S	                 175	20	ScoreboardCompleted
R	                 175	                 175	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 176	20	ScoreboardCompleted
R	                 176	                 176	0
S	                 177	20	ScoreboardCompleted
R	                 177	                 177	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 178	20	ScoreboardCompleted
R	                 178	                 178	0
S	                 179	20	ScoreboardCompleted
R	                 179	                 179	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 180	20	ScoreboardCompleted
R	                 180	                 180	0
S	                 181	20	ScoreboardCompleted
R	                 181	                 181	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 182	20	ScoreboardCompleted
R	                 182	                 182	0
S	                 183	20	ScoreboardCompleted
R	                 183	                 183	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 184	20	ScoreboardCompleted
R	                 184	                 184	0
S	                 185	20	ScoreboardCompleted
R	                 185	                 185	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 186	20	ScoreboardCompleted
R	                 186	                 186	0
S	                 187	20	ScoreboardCompleted
R	                 187	                 187	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 188	20	ScoreboardCompleted
R	                 188	                 188	0
S	                 189	20	ScoreboardCompleted
R	                 189	                 189	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 190	20	ScoreboardCompleted
R	                 190	                 190	0
S	                 191	20	ScoreboardCompleted
R	                 191	                 191	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 192	20	ScoreboardCompleted
R	                 192	                 192	0
S	                 193	20	ScoreboardCompleted
R	                 193	                 193	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 194	20	ScoreboardCompleted
R	                 194	                 194	0
S	                 195	20	ScoreboardCompleted
R	                 195	                 195	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 196	20	ScoreboardCompleted
R	                 196	                 196	0
S	                 197	20	ScoreboardCompleted
R	                 197	                 197	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
// IOCap - track_epoch - initiated =           0 completed =           2 init r/w FalseFalse comp r/w TrueTrue
C	1
C	1
C	1
S	                 198	20	ScoreboardCompleted
R	                 198	                 198	0
S	                 199	20	ScoreboardCompleted
R	                 199	                 199	0
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
C	1
