TimeQuest Timing Analyzer report for GR8RAM
Sun Apr 18 06:27:24 2021
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C25M'
 12. Setup: 'PHI0'
 13. Hold: 'PHI0'
 14. Hold: 'C25M'
 15. Recovery: 'C25M'
 16. Removal: 'C25M'
 17. Minimum Pulse Width: 'C25M'
 18. Minimum Pulse Width: 'PHI0'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Setup Transfers
 30. Hold Transfers
 31. Recovery Transfers
 32. Removal Transfers
 33. Report TCCS
 34. Report RSKM
 35. Unconstrained Paths
 36. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GR8RAM                                                            ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; C25M       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C25M } ;
; PHI0       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PHI0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 102.16 MHz ; 102.16 MHz      ; C25M       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -9.035 ; -651.992      ;
; PHI0  ; 0.356  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Hold Summary                   ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; PHI0  ; -0.263 ; -0.263        ;
; C25M  ; 1.391  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -4.406 ; -132.180      ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 4.852 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -2.289 ; -2.289        ;
; PHI0  ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'C25M'                                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -9.035 ; RAMSpecSELr    ; SA[5]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.911      ;
; -8.936 ; RAMSpecSELr    ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.812      ;
; -8.789 ; LS[9]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.456      ;
; -8.787 ; RAMSpecSELr    ; SA[1]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.663      ;
; -8.764 ; LS[11]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.431      ;
; -8.734 ; RAMSpecSELr    ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.610      ;
; -8.648 ; LS[7]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.315      ;
; -8.607 ; LS[8]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.274      ;
; -8.582 ; LS[1]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.249      ;
; -8.524 ; RAMSpecSELr    ; SA[6]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.400      ;
; -8.511 ; nWEr           ; Addr[10]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.387      ;
; -8.511 ; nWEr           ; Addr[11]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.387      ;
; -8.511 ; nWEr           ; Addr[12]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.387      ;
; -8.511 ; nWEr           ; Addr[13]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.387      ;
; -8.511 ; nWEr           ; Addr[14]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.387      ;
; -8.511 ; nWEr           ; Addr[15]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.387      ;
; -8.511 ; nWEr           ; Addr[8]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.387      ;
; -8.511 ; nWEr           ; Addr[9]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.387      ;
; -8.417 ; LS[6]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.084      ;
; -8.409 ; nWEr           ; Addr[0]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.285      ;
; -8.409 ; nWEr           ; Addr[1]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.285      ;
; -8.409 ; nWEr           ; Addr[2]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.285      ;
; -8.409 ; nWEr           ; Addr[3]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.285      ;
; -8.409 ; nWEr           ; Addr[4]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.285      ;
; -8.409 ; nWEr           ; Addr[5]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.285      ;
; -8.409 ; nWEr           ; Addr[6]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.285      ;
; -8.409 ; nWEr           ; Addr[7]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.285      ;
; -8.392 ; IS.state_bit_1 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.059      ;
; -8.315 ; PS[2]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.982      ;
; -8.304 ; LS[3]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.971      ;
; -8.297 ; RAMSpecSELr    ; SA[7]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.173      ;
; -8.288 ; RAMSpecSELr    ; SA[8]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.164      ;
; -8.254 ; RAMSpecSELr    ; SA[0]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.130      ;
; -8.218 ; PS[2]          ; Addr[10]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; PS[2]          ; Addr[11]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; PS[2]          ; Addr[12]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; PS[2]          ; Addr[13]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; PS[2]          ; Addr[14]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; PS[2]          ; Addr[15]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; PS[2]          ; Addr[8]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.885      ;
; -8.218 ; PS[2]          ; Addr[9]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.885      ;
; -8.198 ; IS.state_bit_1 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.865      ;
; -8.156 ; ROMSpecRDr     ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.032      ;
; -8.116 ; PS[2]          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.783      ;
; -8.116 ; PS[2]          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.783      ;
; -8.116 ; PS[2]          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.783      ;
; -8.116 ; PS[2]          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.783      ;
; -8.116 ; PS[2]          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.783      ;
; -8.116 ; PS[2]          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.783      ;
; -8.116 ; PS[2]          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.783      ;
; -8.116 ; PS[2]          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.783      ;
; -8.100 ; nWEr           ; Addr[23]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.976      ;
; -8.100 ; nWEr           ; Addr[16]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.976      ;
; -8.100 ; nWEr           ; Addr[17]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.976      ;
; -8.100 ; nWEr           ; Addr[18]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.976      ;
; -8.100 ; nWEr           ; Addr[19]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.976      ;
; -8.100 ; nWEr           ; Addr[20]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.976      ;
; -8.100 ; nWEr           ; Addr[21]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.976      ;
; -8.100 ; nWEr           ; Addr[22]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.976      ;
; -8.062 ; RAMSpecSELr    ; SA[3]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.938      ;
; -8.061 ; PS[3]          ; Addr[10]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; PS[3]          ; Addr[11]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; PS[3]          ; Addr[12]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; PS[3]          ; Addr[13]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; PS[3]          ; Addr[14]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; PS[3]          ; Addr[15]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; PS[3]          ; Addr[8]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.061 ; PS[3]          ; Addr[9]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.728      ;
; -8.060 ; LS[10]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.727      ;
; -8.059 ; RAMSpecSELr    ; SA[4]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.935      ;
; -8.039 ; IS.state_bit_1 ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.706      ;
; -8.034 ; LS[9]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.701      ;
; -8.026 ; IS.state_bit_0 ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.693      ;
; -8.009 ; LS[11]         ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.676      ;
; -8.004 ; PS[1]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.671      ;
; -7.983 ; IS.state_bit_0 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.650      ;
; -7.981 ; RAMSpecSELr    ; SA[2]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 5.857      ;
; -7.969 ; LS[9]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.636      ;
; -7.959 ; PS[3]          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.626      ;
; -7.959 ; PS[3]          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.626      ;
; -7.959 ; PS[3]          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.626      ;
; -7.959 ; PS[3]          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.626      ;
; -7.959 ; PS[3]          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.626      ;
; -7.959 ; PS[3]          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.626      ;
; -7.959 ; PS[3]          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.626      ;
; -7.959 ; PS[3]          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.626      ;
; -7.944 ; LS[11]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.611      ;
; -7.893 ; LS[7]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.560      ;
; -7.880 ; PS[1]          ; Addr[10]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.547      ;
; -7.880 ; PS[1]          ; Addr[11]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.547      ;
; -7.880 ; PS[1]          ; Addr[12]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.547      ;
; -7.880 ; PS[1]          ; Addr[13]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.547      ;
; -7.880 ; PS[1]          ; Addr[14]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.547      ;
; -7.880 ; PS[1]          ; Addr[15]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.547      ;
; -7.880 ; PS[1]          ; Addr[8]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.547      ;
; -7.880 ; PS[1]          ; Addr[9]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.547      ;
; -7.863 ; IS.state_bit_0 ; nRCS~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.530      ;
; -7.852 ; LS[8]          ; IS.state_bit_1 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.519      ;
; -7.830 ; LS[13]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.497      ;
; -7.828 ; LS[7]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.495      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Setup: 'PHI0'                                                                                         ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.791      ; 3.102      ;
; 0.709 ; IOROMEN   ; ROMSpecRDr  ; C25M         ; PHI0        ; 1.000        ; 2.791      ; 2.749      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Hold: 'PHI0'                                                                                           ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.263 ; IOROMEN   ; ROMSpecRDr  ; C25M         ; PHI0        ; 0.000        ; 2.791      ; 2.749      ;
; 0.090  ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.791      ; 3.102      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'C25M'                                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.391 ; nRESr0         ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.612      ;
; 1.401 ; WRD[7]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.622      ;
; 1.402 ; WRD[6]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.623      ;
; 1.404 ; WRD[2]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.625      ;
; 1.413 ; WRD[0]         ; WRD[0]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.634      ;
; 1.453 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; 0.000        ; 3.458      ; 5.132      ;
; 1.639 ; nRESout~reg0   ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.860      ;
; 1.796 ; WRD[4]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.017      ;
; 1.800 ; WRD[3]         ; WRD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.021      ;
; 1.828 ; PHI0r1         ; PHI0r2         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.049      ;
; 1.837 ; WRD[1]         ; WRD[1]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.058      ;
; 1.919 ; IOROMEN        ; IOROMEN        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.140      ;
; 1.950 ; LS[0]          ; LS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.171      ;
; 1.953 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; -0.500       ; 3.458      ; 5.132      ;
; 2.063 ; LS[13]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.284      ;
; 2.107 ; LS[7]          ; LS[7]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.328      ;
; 2.109 ; WRD[4]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.330      ;
; 2.117 ; Addr[1]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[2]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.124 ; Addr[8]        ; Addr[8]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.345      ;
; 2.125 ; Addr[16]       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.346      ;
; 2.126 ; Addr[23]       ; Addr[23]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Bank           ; Bank           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[17]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[18]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; LS[9]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; Addr[15]       ; Addr[15]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.348      ;
; 2.134 ; LS[8]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.355      ;
; 2.135 ; LS[6]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.356      ;
; 2.140 ; WRD[2]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.361      ;
; 2.142 ; Addr[0]        ; Addr[0]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.363      ;
; 2.143 ; Addr[9]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.364      ;
; 2.145 ; Addr[10]       ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.366      ;
; 2.145 ; Addr[7]        ; Addr[7]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.366      ;
; 2.146 ; Addr[7]        ; AddrIncM       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.367      ;
; 2.158 ; LS[4]          ; LS[4]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.379      ;
; 2.169 ; LS[0]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.390      ;
; 2.203 ; PS[1]          ; SA[10]~reg0    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.424      ;
; 2.221 ; Addr[3]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.442      ;
; 2.222 ; Addr[19]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.443      ;
; 2.228 ; AddrIncH       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.449      ;
; 2.230 ; LS[12]         ; LS[12]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; Addr[5]        ; Addr[5]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; Addr[21]       ; Addr[21]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; Addr[4]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[6]        ; Addr[6]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[20]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[22]       ; Addr[22]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.232 ; LS[10]         ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.453      ;
; 2.232 ; LS[5]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.453      ;
; 2.233 ; WRD[5]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.454      ;
; 2.235 ; WRD[3]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.456      ;
; 2.241 ; Addr[11]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.462      ;
; 2.243 ; LS[11]         ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.464      ;
; 2.246 ; WRD[5]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.467      ;
; 2.249 ; Addr[14]       ; Addr[14]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.470      ;
; 2.249 ; REGEN          ; REGEN          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.470      ;
; 2.251 ; LS[2]          ; LS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.472      ;
; 2.251 ; WRD[0]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.472      ;
; 2.252 ; LS[1]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.473      ;
; 2.261 ; Addr[12]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.261 ; Addr[13]       ; Addr[13]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.327 ; PS[1]          ; PS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.548      ;
; 2.331 ; PS[1]          ; nCAS~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.552      ;
; 2.346 ; PS[1]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.567      ;
; 2.346 ; PS[1]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.567      ;
; 2.388 ; Addr[2]        ; RDD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.609      ;
; 2.485 ; Addr[15]       ; AddrIncH       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.706      ;
; 2.559 ; LS[3]          ; LS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.780      ;
; 2.589 ; PHI0r2         ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.810      ;
; 2.645 ; AddrIncL       ; Addr[0]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.866      ;
; 2.661 ; PS[2]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.882      ;
; 2.673 ; WRD[1]         ; WRD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.894      ;
; 2.677 ; Addr[1]        ; RDD[1]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.898      ;
; 2.688 ; IS.state_bit_1 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.909      ;
; 2.739 ; PS[0]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.960      ;
; 2.749 ; PS[0]          ; nCAS~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.970      ;
; 2.750 ; PS[0]          ; PS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.971      ;
; 2.763 ; PS[1]          ; nRAS~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.984      ;
; 2.891 ; PS[0]          ; MOSIout        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.112      ;
; 2.910 ; IS.state_bit_2 ; FCS            ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.131      ;
; 2.914 ; IS.state_bit_2 ; FCKOE          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.135      ;
; 2.915 ; IS.state_bit_2 ; MOSIOE         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.136      ;
; 2.939 ; LS[7]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.160      ;
; 2.949 ; Addr[1]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[2]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.956 ; Addr[8]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.177      ;
; 2.957 ; Addr[16]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.178      ;
; 2.958 ; LS[9]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; Addr[17]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; Addr[18]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.966 ; LS[8]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.187      ;
; 2.969 ; Addr[4]        ; RDD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.190      ;
; 2.974 ; Addr[0]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.195      ;
; 2.975 ; Addr[9]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.196      ;
; 2.977 ; Addr[10]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.198      ;
; 2.990 ; LS[4]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.211      ;
; 3.028 ; Addr[0]        ; RDD[0]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.249      ;
; 3.045 ; Addr[5]        ; RDD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.266      ;
; 3.050 ; LS[7]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.271      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Recovery: 'C25M'                                                                                    ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.406 ; nRESr     ; IOROMEN  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Bank     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Removal: 'C25M'                                                                                    ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 4.852 ; nRESr     ; IOROMEN  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Bank     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C25M'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; C25M  ; Rise       ; C25M           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[8]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PHI0'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; PHI0  ; Rise       ; PHI0            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; nWEr            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; nWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; 4.086  ; 4.086  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 4.156  ; 4.156  ; Rise       ; C25M            ;
; PHI0      ; C25M       ; 2.007  ; 2.007  ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; 13.145 ; 13.145 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; 8.916  ; 8.916  ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; 8.770  ; 8.770  ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; 9.694  ; 9.694  ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; 10.921 ; 10.921 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; 8.022  ; 8.022  ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; 9.447  ; 9.447  ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; 7.054  ; 7.054  ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; 11.195 ; 11.195 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; 12.820 ; 12.820 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; 13.145 ; 13.145 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; 12.352 ; 12.352 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; 12.575 ; 12.575 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; 10.684 ; 10.684 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; 11.303 ; 11.303 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; 11.601 ; 11.601 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; 11.467 ; 11.467 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 6.155  ; 6.155  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 3.995  ; 3.995  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 4.067  ; 4.067  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 4.049  ; 4.049  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 4.540  ; 4.540  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 4.083  ; 4.083  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 4.258  ; 4.258  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 4.044  ; 4.044  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 6.155  ; 6.155  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.456  ; 6.456  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 4.006  ; 4.006  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 4.019  ; 4.019  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 3.688  ; 3.688  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 5.362  ; 5.362  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 6.456  ; 6.456  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 5.261  ; 5.261  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 4.435  ; 4.435  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 4.250  ; 4.250  ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; 7.656  ; 7.656  ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; 4.029  ; 4.029  ; Rise       ; C25M            ;
; nIOSTRB   ; C25M       ; 7.314  ; 7.314  ; Rise       ; C25M            ;
; nRES      ; C25M       ; 4.265  ; 4.265  ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; 5.399  ; 5.399  ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; 1.137  ; 1.137  ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; 1.471  ; 1.471  ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; 3.056  ; 3.056  ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; 4.283  ; 4.283  ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; 3.449  ; 3.449  ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; 5.074  ; 5.074  ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; 5.399  ; 5.399  ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; 4.606  ; 4.606  ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; 4.829  ; 4.829  ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; 3.556  ; 3.556  ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; 4.175  ; 4.175  ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; 4.473  ; 4.473  ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; 4.339  ; 4.339  ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 1.302  ; 1.302  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; -3.532 ; -3.532 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; -3.602 ; -3.602 ; Rise       ; C25M            ;
; PHI0      ; C25M       ; -1.453 ; -1.453 ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; -3.814 ; -3.814 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; -4.347 ; -4.347 ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; -3.814 ; -3.814 ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; -3.955 ; -3.955 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; -6.045 ; -6.045 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; -5.238 ; -5.238 ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; -6.852 ; -6.852 ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; -6.391 ; -6.391 ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; -5.654 ; -5.654 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; -5.683 ; -5.683 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; -5.667 ; -5.667 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; -5.110 ; -5.110 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; -4.902 ; -4.902 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; -7.857 ; -7.857 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; -8.476 ; -8.476 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; -8.774 ; -8.774 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; -8.640 ; -8.640 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; -1.834 ; -1.834 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; -2.186 ; -2.186 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; -2.114 ; -2.114 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; -2.096 ; -2.096 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; -2.111 ; -2.111 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; -2.085 ; -2.085 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; -2.079 ; -2.079 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; -1.861 ; -1.861 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; -1.834 ; -1.834 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; -3.134 ; -3.134 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; -3.452 ; -3.452 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; -3.465 ; -3.465 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; -3.134 ; -3.134 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; -4.808 ; -4.808 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; -5.902 ; -5.902 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; -4.707 ; -4.707 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; -3.881 ; -3.881 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; -3.696 ; -3.696 ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; -2.655 ; -2.655 ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; -2.809 ; -2.809 ; Rise       ; C25M            ;
; nIOSTRB   ; C25M       ; -6.729 ; -6.729 ; Rise       ; C25M            ;
; nRES      ; C25M       ; -3.711 ; -3.711 ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; -0.515 ; -0.515 ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; -0.583 ; -0.583 ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; -0.917 ; -0.917 ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; -2.502 ; -2.502 ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; -3.729 ; -3.729 ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; -2.895 ; -2.895 ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; -2.728 ; -2.728 ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; -3.053 ; -3.053 ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; -2.260 ; -2.260 ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; -0.515 ; -0.515 ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; -2.384 ; -2.384 ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; -3.003 ; -3.003 ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; -3.301 ; -3.301 ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; -3.167 ; -3.167 ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 0.063  ; 0.063  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 8.310  ; 8.310  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 9.180  ; 9.180  ; Rise       ; C25M            ;
; FCK       ; C25M       ; 7.598  ; 7.598  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.176  ; 8.176  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 9.862  ; 9.862  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 9.363  ; 9.363  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 9.246  ; 9.246  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.959  ; 8.959  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.827  ; 8.827  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.971  ; 8.971  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.952  ; 8.952  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 9.363  ; 9.363  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.359  ; 8.359  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.563  ; 8.563  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 13.177 ; 13.177 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 9.935  ; 9.935  ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.125  ; 8.125  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 8.251  ; 8.251  ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 8.098  ; 8.098  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 9.041  ; 9.041  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 8.815  ; 8.815  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.336  ; 8.336  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.314  ; 8.314  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.312  ; 8.312  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 8.938  ; 8.938  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 9.480  ; 9.480  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 8.331  ; 8.331  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 9.935  ; 9.935  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 8.717  ; 8.717  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.878  ; 8.878  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 8.878  ; 8.878  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.389  ; 8.389  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 8.159  ; 8.159  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 6.937  ; 6.937  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.052  ; 8.052  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.159  ; 8.159  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.924  ; 6.924  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.143  ; 8.143  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.944  ; 6.944  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.570  ; 7.570  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.576  ; 7.576  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 8.009  ; 8.009  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.588  ; 7.588  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 6.944  ; 6.944  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 8.737  ; 8.737  ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 8.496  ; 8.496  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 8.362  ; 8.362  ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 8.885  ; 8.885  ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 8.885  ; 8.885  ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DQMH      ; C25M       ; 8.310 ; 8.310 ; Rise       ; C25M            ;
; DQML      ; C25M       ; 9.180 ; 9.180 ; Rise       ; C25M            ;
; FCK       ; C25M       ; 7.598 ; 7.598 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.176 ; 8.176 ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 9.862 ; 9.862 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.359 ; 8.359 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 9.246 ; 9.246 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.959 ; 8.959 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.827 ; 8.827 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.971 ; 8.971 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.952 ; 8.952 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 9.363 ; 9.363 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.359 ; 8.359 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.563 ; 8.563 ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 8.609 ; 8.609 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 8.098 ; 8.098 ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.125 ; 8.125 ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 8.251 ; 8.251 ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 8.098 ; 8.098 ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 9.041 ; 9.041 ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 8.815 ; 8.815 ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.336 ; 8.336 ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.314 ; 8.314 ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.312 ; 8.312 ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 8.938 ; 8.938 ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 9.480 ; 9.480 ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 8.331 ; 8.331 ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 9.935 ; 9.935 ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 8.717 ; 8.717 ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.389 ; 8.389 ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 8.878 ; 8.878 ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.389 ; 8.389 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.924 ; 6.924 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 6.937 ; 6.937 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.052 ; 8.052 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.159 ; 8.159 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.924 ; 6.924 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.143 ; 8.143 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.944 ; 6.944 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.570 ; 7.570 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.576 ; 7.576 ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 8.009 ; 8.009 ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.588 ; 7.588 ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 6.944 ; 6.944 ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 8.737 ; 8.737 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 8.496 ; 8.496 ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 8.362 ; 8.362 ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 8.885 ; 8.885 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 8.885 ; 8.885 ; Fall       ; PHI0            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.665  ;    ;    ; 8.665  ;
; INTin      ; INTout      ; 8.886  ;    ;    ; 8.886  ;
; nDEVSEL    ; RD[0]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[1]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[2]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[3]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[4]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[5]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[6]       ; 11.984 ;    ;    ; 11.984 ;
; nDEVSEL    ; RD[7]       ; 12.044 ;    ;    ; 12.044 ;
; nDEVSEL    ; RDdir       ; 11.832 ;    ;    ; 11.832 ;
; nIOSEL     ; RD[0]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[1]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[2]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[3]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[4]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[5]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[6]       ; 12.291 ;    ;    ; 12.291 ;
; nIOSEL     ; RD[7]       ; 12.351 ;    ;    ; 12.351 ;
; nIOSEL     ; RDdir       ; 12.139 ;    ;    ; 12.139 ;
; nIOSTRB    ; RD[0]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[1]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[2]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[3]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[4]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[5]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[6]       ; 12.165 ;    ;    ; 12.165 ;
; nIOSTRB    ; RD[7]       ; 12.225 ;    ;    ; 12.225 ;
; nIOSTRB    ; RDdir       ; 12.013 ;    ;    ; 12.013 ;
; nWE        ; RD[0]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[1]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[2]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[3]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[4]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[5]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[6]       ; 11.133 ;    ;    ; 11.133 ;
; nWE        ; RD[7]       ; 11.193 ;    ;    ; 11.193 ;
; nWE        ; RDdir       ; 10.981 ;    ;    ; 10.981 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.665  ;    ;    ; 8.665  ;
; INTin      ; INTout      ; 8.886  ;    ;    ; 8.886  ;
; nDEVSEL    ; RD[0]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[1]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[2]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[3]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[4]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[5]       ; 10.928 ;    ;    ; 10.928 ;
; nDEVSEL    ; RD[6]       ; 11.984 ;    ;    ; 11.984 ;
; nDEVSEL    ; RD[7]       ; 12.044 ;    ;    ; 12.044 ;
; nDEVSEL    ; RDdir       ; 11.832 ;    ;    ; 11.832 ;
; nIOSEL     ; RD[0]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[1]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[2]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[3]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[4]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[5]       ; 11.235 ;    ;    ; 11.235 ;
; nIOSEL     ; RD[6]       ; 12.291 ;    ;    ; 12.291 ;
; nIOSEL     ; RD[7]       ; 12.351 ;    ;    ; 12.351 ;
; nIOSEL     ; RDdir       ; 12.139 ;    ;    ; 12.139 ;
; nIOSTRB    ; RD[0]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[1]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[2]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[3]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[4]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[5]       ; 11.109 ;    ;    ; 11.109 ;
; nIOSTRB    ; RD[6]       ; 12.165 ;    ;    ; 12.165 ;
; nIOSTRB    ; RD[7]       ; 12.225 ;    ;    ; 12.225 ;
; nIOSTRB    ; RDdir       ; 12.013 ;    ;    ; 12.013 ;
; nWE        ; RD[0]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[1]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[2]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[3]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[4]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[5]       ; 10.077 ;    ;    ; 10.077 ;
; nWE        ; RD[6]       ; 11.133 ;    ;    ; 11.133 ;
; nWE        ; RD[7]       ; 11.193 ;    ;    ; 11.193 ;
; nWE        ; RDdir       ; 10.981 ;    ;    ; 10.981 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 8.570  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.307  ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 12.273 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 12.273 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 12.273 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 12.273 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 12.273 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 12.273 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 12.273 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 13.329 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 13.389 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.697  ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.697  ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.085  ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.716  ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.716  ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.697  ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.716  ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.716  ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.716  ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 6.445  ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 7.981  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 7.981  ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 7.981  ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 7.981  ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 7.981  ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 7.981  ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 7.981  ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.037  ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.097  ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 7.981  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 7.981  ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 7.981  ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 7.981  ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 7.981  ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 7.981  ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 7.981  ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.037  ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.097  ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; FCK       ; C25M       ; 8.570 ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.307 ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 7.705 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 7.705 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 7.705 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 7.705 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 7.705 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 7.705 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 7.705 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.761 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.821 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.697 ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.697 ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.085 ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.716 ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.716 ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.697 ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.716 ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.716 ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.716 ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 6.445 ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 7.981 ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 7.981 ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 7.981 ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 7.981 ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 7.981 ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 7.981 ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 7.981 ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.037 ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.097 ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 7.981 ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 7.981 ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 7.981 ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 7.981 ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 7.981 ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 7.981 ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 7.981 ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.037 ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.097 ;      ; Fall       ; PHI0            ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 8.570     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.307     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 12.273    ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 12.273    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 12.273    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 12.273    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 12.273    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 12.273    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 12.273    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 13.329    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 13.389    ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.697     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.697     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.085     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.697     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 6.445     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.037     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.097     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.037     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.097     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 8.570     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.307     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 7.705     ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 7.705     ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 7.705     ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 7.705     ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 7.705     ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 7.705     ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 7.705     ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.761     ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.821     ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.697     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.697     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.085     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.697     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.716     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 6.445     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 7.981     ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.037     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.097     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 7.981     ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.037     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 9.097     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1371     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 85       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1371     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 85       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 641   ; 641  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 18 06:27:20 2021
Info: Command: quartus_sta GR8RAM -c GR8RAM
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GR8RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C25M C25M
    Info (332105): create_clock -period 1.000 -name PHI0 PHI0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.035
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.035      -651.992 C25M 
    Info (332119):     0.356         0.000 PHI0 
Info (332146): Worst-case hold slack is -0.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.263        -0.263 PHI0 
    Info (332119):     1.391         0.000 C25M 
Info (332146): Worst-case recovery slack is -4.406
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.406      -132.180 C25M 
Info (332146): Worst-case removal slack is 4.852
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.852         0.000 C25M 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 C25M 
    Info (332119):    -2.289        -2.289 PHI0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 276 megabytes
    Info: Processing ended: Sun Apr 18 06:27:24 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


