verilog 结构位于module和endmodule声明语句之间,每个verilog程序主要包括四个部分:
端口定义, I/O说明,内部信号声明和功能定义
在verilog中所有的过程块( initial, always) , 连续赋值语句,实例引用都是并行的 它们表示的是一种通过变量名相互连接的关系
在同一模块中这三者出现的先后次序没有关系
只有连续赋值语句assign和实例引用语句可以独立与过程块而存在与模块的定义部分
网络数据类型表示结构实体之间的物理连接. 网络类型的变量不能存储值, 而是必须受到驱动器的驱动,
如果没有驱动器连接到网络类型的变量上,该变量就是高阻的,既其值是z
常用的网络数据类型就是wire和tri,这两种数据类型都是用于连接元器件单位, 它们具有相同的格式和语法
如果wire和tri类型变量没有定义逻辑强度,在多驱动源的情况下就会产生逻辑冲突,从而产生不确定值
wire型数据通常用来表示用以assign关键字指定的组合逻辑信号
寄存器是数据存储单元的抽象
对于reg类型的数据, 其赋值语句的作用就如同改变一组触发器的存储的值
reg数据类型的默认初始值是不定值 reg类型数据既可以赋正值也可以赋负值 
当一个reg数据类型是一个表达式中的操作数时 , 它的值被当做是无符号值
"reg 数据类型表示被定义的信号将作用在always模块中"
在verilog中通过对reg类型变量建立数组来对存储器建模 
在verilog中没有多维数据的存在, memory是通过扩展reg的地址范围来生成的
