# Cos'è?
Acronimo di ***Advanced RISC Machine***, dove:
- RISC (Reduced InStruCtion) è un tipo di architettura dove si possono eseguire poche e semplici operazioni.

Un tipo di architettura ideata, progettata e sotto licenza di:
- Acorn computer
- Apple computers
- VISI tecnology

![[Pasted image 20240415113131.png]]

### Versioni
Le architetture ARM hanno varie versioni, noi studieremo la v7.
Questa versione si divide in tre tipologie:
- ***CORTEX-A***, per i telefoni
- ***CORTEX-R***, per applicazioni in real-time (es. automobili)
- ***CORTEX-M***, per processori a basso consumo

![[Pasted image 20240415114329.png]]

## Instruction set
Si tratta di una serie di istruzioni che occupano determinati bit di lunghezza fissa. 
L'architettura ARM prevede tre tipi:
1. a 32 bit, istruzioni ***ARM***, in cui l'istruzione può essere di tipo condizionale (in programmazione for, if, while) che esegue operazioni in base a determinati flag (variabili che possono assumere valore 0 o 1)
	
2. a 16 bit, ***Thumb***, è più leggero di quello ARM ma ha meno funzionalità; ad esempio non tutte le istruzioni sono condizionali tranne per il **branc*** (salto) che permette di saltare da un indirizzo di memoria ad un altro
	
3. a 8 bit, ***Jazelle***, permette l'esecuzione di bytecode Java sulla CPU senza doverlo convertire in istruzioni ARM native.

## Cos'è il registro di stato?
Quella memoria che salva tutti gli stati delle flag, usati per svolgere problemi di tipo condizionale.


# Caratteristiche del linguaggio ARM
- Ogni istruzione può essere preventivamente condizionata in base al registro di stato, significa che possono essere saltate o meno in base alle condizioni delle flag (come ad esempio se il risultato è negativo o se due variabili sono uguali)
	
- Architettura load/store, ossia ha le operazioni di caricamento dalla memoria e salvataggio in memoria separate
	
- Non è possibile eseguire istruzioni di shift elementari ma solo operazioni aritmetiche-logiche che possono portare allo stesso risultato anche con solo un'istruzione.
	
- Non esiste l'operazione di divisione matematica, deve farla un co-processore
	
- Incremento o decremento degli indirizzi di memoria, alcune istruzioni possono manipolare i valori degli indirizzi di memoria
	
- Istruzioni di load/store multiple per massimizzare il throughput dei dati, consentono di caricare o salvare più valori dai registri alla memoria in una singola istruzione

## Le eccezioni
Sono eventi asincroni (indipendenti da altri processi) e si verificano a fronte di un'interruzione di tipo:
- hardware
- software (SoftWare interrupt, chiamata anche SWI)
- errore (es. istruzione non riconosciuta o un malfunzionamento durante la fase di prefetch delle istruzioni o nella lettura dei dati in memoria)
- reset

I processori ARM sono progettati per essere veloci e per ridurre il  tempo minimo di gestione delle eccezioni.


## Modalità di funzionamento

> [!tip]- Definizione: Interrupt
>
>Un interrupt è un segnale inviato al processore da un hardware o un software che indica che un evento ha bisogno di attenzione immediata. In pratica, è un meccanismo che consente a un dispositivo periferico o a un programma in esecuzione di interrompere temporaneamente il flusso sequenziale di istruzioni in un processore, per poter gestire eventi o situazioni particolari.


L'architettura ARM opera in diversi stati:
- **User**: Questa è la modalità non privilegiata in cui vengono eseguiti la maggior parte dei programmi utente. È una modalità con restrizioni, che impedisce l'accesso diretto alle risorse di sistema critiche o alle istruzioni che potrebbero compromettere la sicurezza o la stabilità del sistema. IN POCHE PAROLE È LA NOSTRA MODALITÀ.
    
- **FIQ (Fast Interrupt Request)**: Questa modalità viene attivata quando si verifica un interrupt ad alta priorità. Gli interrupt sono segnali inviati al processore da hardware o software per indicare che un evento necessita di attenzione immediata. In questa modalità le eccezioni vengono risolte più rapidamente. (FOTO)
    
- **IRQ (Interrupt Request)**: Simile a FIQ, questa modalità viene attivata da interrupt, ma solitamente ha una priorità inferiore rispetto ai FIQ. Gli interrupt in modalità IRQ sono per gli eventi standard che richiedono l'attenzione del processore ma non sono considerati così critici. (FOTO)
    
- **Supervisor**: Questa modalità è utilizzata dal sistema operativo e viene attivata in situazioni specifiche, come al reset del sistema o in seguito ad alcune chiamate di sistema.
    
- **Undef (Undefined Instruction Mode)**: Questa modalità viene utilizzata per gestire situazioni in cui il processore incontra un'istruzione che non riconosce o non può eseguire. Solitamente, ciò porta a un errore che il sistema operativo deve gestire, ad esempio, terminando il programma che ha causato l'errore.
    
- **System**: Questa è una modalità privilegiata simile alla modalità User ma con pieno accesso ai registri del sistema. Viene utilizzata per eseguire codice di sistema che non necessita di essere eseguito in modalità Supervisor.

![[Pasted image 20240415152456.png]]


## Organizzazione architettura ARM
- 16 registri denominati da $R_0$ a $R_{15}$, utilizzabili e accessibili:
	
- 1 registro di stato, denominato ***Current Program Status Register*** (CPSR):
	
- 20 registri non accessibili nel modo utente/sistema.

>[!tip]- Definizione: Stack
>
>Lo stack è una struttura dati di tipo LIFO (Last In, First Out), che viene utilizzata per memorizzare un elenco di indirizzi o valori temporanei durante l'esecuzione di un programma, come gli indirizzi di ritorno delle funzioni o le variabili locali.

### $R_0$ - $R_{15}$,
- $R_0 - R_{12}$ sono i registri di uso generale;
- $R_{13}$ (o SP) è il registro dello ***Stack Pointer***, ossia un registro speciale che punta ad all'indirizzo di uno stack
- $R_{14}$ (o LR) è il registro dei ***Link Register***, un registro dove viene salvato l'indirizzo della posizione iniziale da cui è patita una determinata procedura ;
- $R_{15}$ (o PC) è il ***Program Counter***, il registro contiene l'indirizzo di memoria della prossima istruzione da eseguire.
- $R_{16}$ ***CPSR*** 

>[!info]- Immagine
>
>![[Pasted image 20240415162903.png]]


### CPRS
- Tiene in memoria tutti gli stati del processore, inclusi i vari flag e i bit di controllo;
	
- È utilizzato dal sistema operativo e dalle applicazioni per controllare il comportamento del processore, gestire le eccezioni, le interruzioni, e per prendere decisioni basate sul risultato delle operazioni eseguite.
	
- È composto da 32 bit divisi in tre tipologie:
		1. ***Bit di modalità*** (FIQ, IRQ, ecc...);
		2. **Bit di controllo***
		3. ***Campo (bit) di flag***, contengono le varie operazioni tra flag.
	
- Flag di stato
	- N: negativo
	- Z: zero
	- C: riporto (carry)
	- V: overflow
	![[Pasted image 20240422144920.png]]

> [!info]- Ogni modalità ha dei registri disponibili
> ![[Pasted image 20240415165024.png]]

#### Pre-condizioni
Permettono di eseguire un'istruzione solo se certe condizioni sullo stato corrente del programma sono vere. Queste condizioni sono valutate basandosi sui flag contenuti nel CPSR (Current Program Status Register).

![[Pasted image 20240415170602.png]]


# Architettura interna del processore
L'organizzazione interna dell'ARM prevede l'utilizzo di tre registri:
- ***Rd***: registro destinazione, dove viene scritto il risultato di un'operazione
- ***Rn***: registro sorgente che contiene il primo operando ed è utilizzato direttamente
- ***Rm***: registro sorgente che contiene il secondo operando ed è utilizzato dopo il passaggio del **barrel shifter**

![[Pasted image 20240415214155.png]]

> [!tip]- Definizione: registro sorgente
>
>È uno dei registri di un microprocessore utilizzato nelle istruzioni di assembly o di macchina per indicare la posizione da cui un dato o un valore deve essere letto per eseguire un'operazione.


## Barrel shifter
Il barrel shifter è un circuito digitale che esegue lo shift di una parola binaria o di un numero specificato di bit in un solo ciclo di clock. Si realizza collegando in parallelo tanti multiplexer e può eseguire lo shift in diverse direzioni:
- Logical Shift Left (LSL)
- Logical Shift Right (LSR)
- Aritmetical Shift Right (ASR)
- Rotate left con estensione
- Rotate Right con estensione (RRX)

![[Pasted image 20240416163655.png]]


# Tipi di dati
Le istruzioni ARM operano su diversi tipi di dati:
- Byte, 1-byte = 8 bit
- Half word 2-byte, 16 bit
- Full word o word 4-byte, 32 bit

Attraverso questi tipi di dati, il linguaggio assembly può esprimere diversi formati:
- interi 
- virgola mobile
- valori booleani
- singoli caratteri
- stringhe di caratteri

# Modalità di indirizzamento
Tecniche mediante il quale il processore ARM individua gli operandi presenti nell'istruzione per poi operare su di essi:
- quando l'operando è contenuto nella codifica dell'istruzione (es. print(1 + $R_0$), gli operandi glieli sto dando io) parliamo di ***indirizzamento immediato***;
- quando è contenuto in un registro parliamo di ***indirizzamento a registro***;
- quando è contenuto in un registro ma subisce una rotazione prima di essere utilizzato parliamo di ***indirizzamento a registro con shift***.

#### Oltre a quelle 3 modalità si divide in altri 5 modi
1. L'indirizzamento si può anche usare in una istruzione di elaborazione dati
2. puoi fare l'indirizzamento su operazioni di LOAD e STORE su word o byte senza segno
3. puoi fare un indirizzamento su LOAD e STORE trattando word double-word o byte
4. Puoi fare l'indirizzamento su LOAD e STORE multiple
5. Puoi fare un indirizzamento su LOAD e STORE con uso di coprocessori


Tutte le istruzioni di LOAD/STORE utilizzano un registro base e un offset: 
1. il primo è un registro che contiene l'indirizzo di memoria di base di un dato;
2. il secondo è una quantità che viene aggiunta al registro base per arrivare alla posizione del dato a cui voglio accedere.

Per le operazioni di LOAD/STORE sono possibili le seguenti modalità di indirizzamento:
- ***Offset immediato***, valore senza segno specificato nell'istruzione
- ***Offset a registro***, valore contenuto in un registro generico (NO NEL PC)
- ***Offset a registro scalato***, valore calcolato per traslazione o rotazione del contenuto in un registro generico (escluso PC)

![[Pasted image 20240416155921.png]]


# Modalità di indicizzazione
Quando il processore deve accedere a un blocco di memoria o a strutture tipo gli array si aggiungono altre modalità di indirizzamento che permettono di aggiornare il registro base con il nuovo indirizzo:
- Pre-indicizzata:
	- si calcola l'indirizzo effettivo sommando l'offset al registro di base. Questo calcolo viene eseguito prima dell'accesso alla memoria. Dopo aver calcolato l'indirizzo, il valore risultante viene utilizzato per l'accesso alla memoria.
	
- Post-indicizzata:
	- il valore del registro di base rimane inalterato durante l'accesso in memoria, prima si accede a quest'ultimo e solo dopo si aggiunge il valore di offset per calcolare l'indirizzo effettivo.

> [!example]- Esempio chatgpt: Pre-indicizzata
>
>Immagina che un magazziniere debba prelevare un oggetto da una scatola specifica situata a una certa distanza dal punto in cui si trova. Nel caso dell'indirizzamento pre-indicizzato, il magazziniere:
>1.  Calcola in anticipo la posizione esatta dove si trova la scatola aggiungendo l'offset (distanza fissa) al suo punto di partenza (registro base).
>2. Si dirige direttamente alla posizione calcolata.
>3. Preleva l'oggetto dalla scatola.


> [!example]- Esempio chatgpt: Post-indicizzata
>
>1. Il magazziniere parte dal suo punto di partenza (registro base) e va direttamente alla scatola che corrisponde a quella posizione iniziale.
>2. Preleva l'oggetto dalla scatola.
>3. Dopo aver preso l'oggetto, il magazziniere aggiunge l'offset al suo punto di partenza per calcolare la prossima posizione a cui deve andare, che può essere necessaria per il passo successivo o per un controllo aggiuntivo.
>4. Qualora servisse, ad esempio se deve prendere un altro oggetto, cambia l'offset


In totale adesso abbiamo 3 modalità di indirizzamento a cui si vanno a sovrapporre le 3 modalità di aggiornamento per un totale di 9 combinazioni

![[Pasted image 20240416163606.png]]

# Tipo di istruzioni
Le istruzioni ARM possono essere classificare in base alla tipologia e alla sintassi che le accomuna in diverse classi di istruzioni di:
- elaborazione e trasferimento dati;
	
- diramazione del flusso o di branch;
	
- accesso in memoria (load/store);
	
- cambiamento di stato;
	
- verso i coprocessori;
	
- generazione di eccezioni;
	
- gestione di dati;
	
- pseudo-istruzioni.


# Istruzioni di elaborazione e trasferimento dati
- Quelle di elaborazione dati servono al processore per svolgere calcoli aritmetici (somma, sottrazione, moltiplicazione) e operazioni logiche (AND, OR, NOT)
		
- Quelle di trasferimento dati consentono di caricare i vari registri (trasferimento dati tra registri e memoria. A loro volta queste istruzioni si suddividono ancora in:
	- Istruzioni aritmetico logiche
	- Aritmetiche con saturazione
	- Di confronto
	- SIMD (Single Instruction Multiple Data)
	- Selezione dei byte
	- Moltiplicazione
	- Trasferimento dati


# Istruzioni aritmetico-logiche
- Operano al massimo su due operandi:
	- il primo è sempre un registro 
	- il secondo può essere un valore esplicitamente dichiarato (**indirizzamento immediato**) oppure un altro registro (**indirizzamento a registro**) sul quale pssiamo applicare una delle 5 operazioni di shift (**indirizzamento a registro con shift**)
		
- Possono aggiornare i flag del registro di stato in base al risultato dell'operazione

Ricordando che abbiamo 16 registri di uso generale ($R_0-R_{15}$), compreso il PC, possiamo usare le istruzioni aritmetico-logiche per alterare l'esecuzione del programma senza che vi siano eccezioni.


L'istruzione aritmetica o logica presenta questa sintassi:
```sintassi 
<MNEM>{<PreCond>}{<S>} <Rd>, <Rn>, <OP2> 
```
Dove:
- ***MNEM*** è il codice mnemonico dell'operazione, rappresenta un'istruzione macchina o una operazione specifica (ADD, SUB, ecc...);
- ***{PreCond}*** è opzionale e consente l'esecuzione dell'istruzione quando risulta verificata, altrimenti, se falsa, l'istruzione verrà ignorata
- ***{S}*** (opzionale) forza la scrittura nel registro di stato CPSR, delle informazioni dell'operazione compresi i cambiamenti dei flag di stato
- ***Rd*** è il registro di destinazione nel quale verrà salvato il risultato dell'operazione
- ***Rn*** è il registro sorgente nel quale è presente il valore del primo operando
- $OP_2$ è il secondo operando, che può essere un valore immediato, un altro registro o un'operazione di shift su un valore o su un registro

![[Pasted image 20240416193440.png]]
L'istruzione processata dall'elaboratore è codificata in una parola a 32 bit, in cui al codice mnemonico dell'operazione viene corrisposto a quello operativo (OPCODE), alla precondizione il codice numerico ed ai registri il relativo riferimento numerico.

Il formato dell'istruzione codificata (vista all'interno della memoria) avrà questo formato:
![[Pasted image 20240416193637.png]]
Il codice 00 al bit 27 e 26 specifica che si tratta di una istruzione di elaborazione dati, mentre il bit 25 se I=1 che il secondo operando è un valore (indirizzamento immediato), se I=0 potrebbe essere un indirizzamento con shift immediato, con shift a registro oppure a registro senza shift.


# Indirizzamento immediato
Un problema dell'indirizzamento immediato sta nel fatto che si hanno a disposizione solo 12 bit (quelli su $OP_2$) per rappresentare una word (l'istruzione completa, 32 bit).
Per risolvere questo problema i progettisti hanno diviso i 12 bit in:
- 4 di posizione
- 8 di valore

![[Pasted image 20240417183228.png]]
Questo è un esempio di indirizzamento immediato.
Il valore sarebbe 0x00002040, ma non abbiamo i bit necessari. L'assemblatore memorizza all'interno dell'istruzione la coppia di valori <$1101_2$, $10000001_2$>, e quindi vuol dire che io farò 13 balzi (le frecce a sinistra) di due bit ognuno.

## Superare le difficoltà
A volte gli indirizzamenti portano ad errori. Se si prova a eseguire:
```armasm
MOV R0, #0xFFFFFFFF 
```
l'assembler non riuscirà ad eseguire tutte le operazioni di shift, perché può spostare al massimo una word a 8 bit, mentre quella letta è a 32.

Quindi il programmatore deve inventarsi dei trucchi per raggirare il sistema:
1. ```MVN R0, #0; con R0 = NOT #0x00000000 = 0xFFFFFFFF```
2. spostarsi poco a poco l'indirizzo
	- prendiamo come esempio ```0x55550000```, utilizzo MOV, ORR e traslazioni
	![[Pasted image 20240417191039.png]]


# Istruzione aritmetiche con saturazione
Il linguaggio ARM prevede che i numeri vadano da:
- 1 a $2^{31}-1$ per i positivi 
- -1 a $-2^{31}$ per i negativi

Se si eseguono delle operazioni aritmetiche, e si superano questi valori, si riscontrano overflow o underflow e il numero potrebbe rappresentare qualcosa di sbagliato.

I progettisti hanno definito un dominio che è limitato (superiormente e inferiormente). 
Se si supera questo limite viene asserito un **flag Q** nel registro di stato CPSR.

>[!tip]- Definizione di saturazione
>Il concetto di "saturazione" negli interi si riferisce a un tipo speciale di aritmetica usata per la gestione degli overflow e degli underflow.  Se si raggiunde uno o l'altro, il comportamento standard è che il conteggio riprende dall'estremo opposto (si comporta in modo ciclico).
>
>Nell'aritmetica saturata, invece, il valore non cicla ma "satura"; cioè, se un'operazione supera il massimo valore rappresentabile, il risultato viene fissato a quel massimo. Analogamente, se il risultato scende sotto il minimo, viene fissato al minimo valore.

# Principali istruzioni aritmetiche con saturazione
La sintassi delle istruzioni aritmetiche con interi saturi è
```sintassi 
<MNEM>{<PreCond>} <Rd>, <Rm>, <Rn> 
```

Le possibili codifiche per le istruzioni aritmetiche con saturazione sono:
![[Pasted image 20240417194557.png]]


# Istruzioni di confronto
Hanno in ingresso due operandi ma non un ingresso di destinazione poiché il loro effetto si trova nei registri di stato e non hanno bisogno di una destinazione (come ad esempio MOV, MVN, ADD)

Sintassi:
```
<MNEM>{<PreCond>} <Rn>, <OP2> 
```

Le istruzioni di confronto sono 4 ed hanno il seguente comportamento
![[Pasted image 20240417195404.png]]
- ***CMP*** si comporta come ***SUB***, ***CMN*** si comporta come ***ADD***, perché sottrarre un numero negativo equivale a sommarlo;
- ***TST*** si comporta come **AND**, **TEQ** come **EOR**, poiché l'EXOR di numeri identici da risultato 0.
```
// Indirizzamento immediato
CMP R1, #256    // Compara R1 con 256 e agg. flag
TST R2, #1      // Test bit LSB di R2 e agg. flag

// Indirizzamento a registro
TEQ R2, R3      // Test R2=R3? e agg. flag

// Indirizzamento con shift immediato
CMN R3, R3, LSR #4  // R3 + R3 * 16 e agg.flag
TEQ R0, R1, RRX     // R0 XOR R1 AND RRX(R1) e agg. flag

// Indirizzamento con shift a registro (5 bit LSL in R3)
TST R0, R1, LSL #3  // Test R0 = R1*(2^R3) e agg. flag
CMN R0, R1, LSR R3  // R0 + R1/(2^R3) e agg. flag
```


# Istruzioni SIMD 
***(single instruction / multiple data)***
Sono delle singole istruzioni che lavorano su più dati contemporaneamente.
Un esempio di una semplice istruzione è la somma di due array.

![[Pasted image 20240417215654.png]]
- R2-R3-R0 (in orizzontale) sono i registri
- R2[0] può essere considerato come un array a 8 bit

Ecco la sintassi generica del SIMD
```
<MNEM>{<PreCond>} <Rd>, <Rn>, <Rm> 
```
Il codice ```<MNEM>``` si ottiene unendo due elementi:
- ***prefisso***, che definisce al massimo due modalità di esecuzione dell'operazione
	![[Pasted image 20240417221228.png]]

- Il tipo di istruzioni combinata con la dimensione del singolo elemento dell'array
	- ADD8
	- SUB8
	- ADD16
	- SUB16
	- ADDSUBX
	- SUBADDX

# Differenza tra array di byte e array di halfword
- Array di byte sono quegli array dove ogni elemento è composto da 8 bit (1 byte).                         Le istruzioni che ci si possono eseguire sono queste:
	
	![[Pasted image 20240418204206.png | 600]]


- Array di halfword sono quegli array dove ogni elemento compone metà parola, ovvero 16 bit. Istruzioni:
	
	![[Pasted image 20240418204300.png | 500]]


# I flag GE (Greater than or Equal) $\geqslant$
Questi flag, presenti nel registro CPSR, tengono conto dell’esito del confronto dei singoli byte o delle singole half-word. Il confronto può essere fatto byte-byte o half-word - half-word.
L’esisto di un confronto può essere Top o Bottom e verrà specificato quale dei due operandi è più grande


# Istruzione di selezione dei byte
È l'istruzione ***SEL*** e, analizzando i flag GE, sceglie tra i due operando quale byte copiare nel corrispondente byte nel registro di destinazione (Rd).
```
SEL{<PreCond>} <Rd>, <Rn>, <Rm>
```
![[Pasted image 20240419112124.png]]
La sigla ***SBO*** (Should Be One) indica che i bit all'interno della codifica dell'istruzione assumere il valore 1.


# Istruzione di moltiplicazione
## A due operandi con risultato word
```
<MNEM>{<PreCond>}{<S>} <Rd>, <Rm>, <Rs>
```
Accettano come operandi 2 o 3 registri. 
Consentono di eseguire operazioni su word e half, con o senza segno (unsigned), e il risultato viene dato in double-word (64 bit) o word.
Funzionano in base al numero di operandi.
![[Pasted image 20240419114503.png]]
Se noti bene è a due operandi poiché io sto usando solo due registri, ***Rm*** e ***Rs***

## A tre operandi con risultato word
```
<MNEM>{<PreCond>}{<S>} <Rd>, <Rm>, <Rs>, <Rn>
```
![[Pasted image 20240419115412.png]]

## Con risultato doubleword
```
<MNEM>{<PreCond>}{<S>} <RdL>, <RdH>, <Rm>, <Rs>
```
![[Pasted image 20240419115542.png]]


# Istruzioni di trasferimento dati
Svolgono il compito di trasferire dati (WOW).
```
<MNEM>{<PreCond>}{<S>} <Rd>, <OP2>
```
![[Pasted image 20240419120310.png]]


# Istruzioni di accesso ai registri di stato

>[!tip]- Definizione: SPSR (Saved Program Status Register)
>Memorizza lo stato del CPSR (Current Program Status Register) al momento in cui si verifica un'eccezione. Permette di ripristinare lo stato del processore dopo aver gestito l'eccezione. Ogni modalità di gestione delle eccezioni ha il proprio SPSR dedicato. Non è accessibile in modalità utente o sistema.

- ***MRS*** (Move to Register from Status register), copia il valore del CPSR, o del SPSR, all'interno dei registri di uso generale.
```
MRS {<PreCond>} <Rd>, {CPSR|SPSR}
```


- ***MSR*** (Move to Status register from Register) copia il contenuto di un registro o una costante in una o più ambiti del registro CPSR o SPSR
	- Vari tipi di ambiti (dice cosa deve sovrascrivere):
		- c = controllo
		- x = estensione
		- s = stato
		- f = flag
```
MRS {<PreCond>} {CPSR|SPSR}{_<ambiti>}, <Rm>
MRS {<PreCond>} {CPSR|SPSR}{_<ambiti>}, #<valore>
```

>[!example]- Esempio di istruzione ai registri di stato
>```
>MRS R0, CPSR          // R0 = CPSR (lettura stato)
>BIC R0, R0, #Ox1F     // Ripulisce mode bit
>ORR R0, R0, #0X13     // Imposta modo Supervisor
>MSR CPSR_c, R0        // CPSR = R0 (scrittura stato)
>```
>
>
>Nel caso si debba modificare esclusivamente un certo ambito del registro di stato (es. flag), si può restringere l'applicazione dell'istruzione utilizzando la sintassi
>```
MSR CPSR_F, #0xF0000000
>```


# Istruzioni di branch
Istruzione che permette di saltare avanti o indietro ([[1. Primi esercizi]])
```
<MNEM>{<PreCond>} <Operando>
```
Abbiamo:
- B (branch), carica nel PC l'istruzione desiderata
- BL (branch with link), oltre ad eseguire un normale branch carica l'indirizzo dell'istruzione nel registro LR

![[Pasted image 20240419182914.png]]
![[Pasted image 20240419182924.png]]


# Istruzioni di load/store
Sono le uniche istruzioni che possono avere accesso alla memoria.
COSA FANNO:
- LOAD = carica il contenuto di un indirizzo in un registro 
- STORE = salva il contenuto dell'indirizzo del registro in memoria.

SINTASSI
```
<MNEM>{<PreCond>}{B}{T} <Rd>, <Indirizzamento>
```

MNEM si divide in:
- Load = ***LDR***
-  Store = ***STR***

B garantisce che sono i byte più significativi vengano memorizzati (senza segno).

|SUFFISSO|DESCRIZIONE|
|---|---|
|B|Byte senza segno|
|SB|Byte con segno|
|H|Halfword senza segno|
|SH|Halfword con segno|
|non indicato|Word|
|Load e Store possono spostare anche più registri insieme con diverse modalità||
|![](https://likingaxis.github.io/UNI/UNI/UTILITY/Pasted-image-20240420160306.png)||

## SRS(Store Return State)[](https://likingaxis.github.io/UNI/UNI/ARCHITETTURA/LEZIONI/8.Architettura-ARM#srsstore-return-state)

Salva lo stato di ritorno da inviare al RFE che avrà il compito di inviare questo stato al PC e al CPSR se si verifica una eccezione

## Return from Exception[](https://likingaxis.github.io/UNI/UNI/ARCHITETTURA/LEZIONI/8.Architettura-ARM#return-from-exception)

La RFE permette di caricare la coppia di registri PC e CPSR ad un punto di ripristino se si verifica una eccezione(errore)
