# ğŸ”— Half Adder â€“ Verilog Design

Dieses Repository enthÃ¤lt die Verilog-Beschreibung eines Half Adders sowie ein Testbench zur Simulation und Visualisierung mit **GTKWave**. ZusÃ¤tzlich ist das Design fÃ¼r die Verwendung in **OpenLane 2** vorbereitet.

---

## ğŸ“¦ Dateien

- `ha.v` â€“ Verilog-Modul fÃ¼r den Half Adder  
- `ha_tb.v` â€“ Testbench fÃ¼r Simulation  
- `config.json` â€“ OpenLane 2 Konfigurationsdatei

---

## ğŸ§ª Simulation mit GTKWave

### Voraussetzungen

Installiere oder verwende [**IIC-OSIC-TOOLS**](https://github.com/IIC-OSIC-TOOLS).  
Erstelle einen Ordner und klone die Dateien z.â€¯B. nach: /foss/designs/SKY/ha

### Schritte

```bash
iverilog -o ha_tb.vvp ha_tb.v ha.v
vvp ha_tb.vvp
gtkwave ha_tb.vcd
