1. 

时序分析

2. 

时序分析本质上就是一种时序检查，目的是检查设计中所有的D触发器是否能够正常工作

也就是

检查D触发器的同步端口（数据输入端口）的变化是否满足建立时间要求（setup）和保持时间要求（hold）

> 大部分是上升沿采样，在时钟跳变沿，也就是寄存器采样之前数据就需要稳定下来，如果没有稳定下来的话，输入端D的数据就很有可能不能被稳定的打入到输出端，数据段打入寄存器之后也要保持一定的时间，不能保持稳定的话可能使D端的数据不能正确的传送到Q端轻则数据出错，重则出现亚稳态的处理

检查D触发器的异步端口（异步复位端口）的变化是否满足恢复时间要求（recovery）和移除时间要求（removal）

> 异步端口的时序分析不太常见
>
> 时钟上升沿向前到recovery时间，如果复位释放的时间点在recovery时间之内，寄存器在时钟沿就不能处在一个稳定的复位状态，如果在时钟上升沿之后的removal时间段内释放了复位，时钟沿采样后可能也不会处于一个稳定的复位状态

3. 

时序分析有哪些类型

​	时序分析包括静态时序分析（STA）和动态时序分析。

动态时序分析：将布局布线生成的布线延迟信息反标注到门级网表中进行仿真，检查是否存在时序违例，此时的仿真包括门延迟和布线延迟信息，能够较好反应芯片的实际工作情况，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径，因此在动态时序分析中，无法暴露一些路径上可能存在的问题

> 仿真需要输入激励，激励覆盖时序路径不完全，就算是写了很多case也不能保证完全测试到所有时序路径；还有一个问题就是每一个case中加入了门级的延迟，所以需要的内存就很大，并且跑完一个case需要很长时间

静态时序分析：采用穷尽分析方法来提取整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。他不需要输入向量就能穷尽所有的路径，且运行速度很快，占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多的被利用到数字集成电路设计的验证中

> STA主要是通过成熟优秀的EDA工具进行的，工具把整个设计分成一小段一小段的时序路径，将每一段时序都进行上述四个时序的检查，在检测的过程中用户必须通过时序的约束告诉工具一些基本的信息，工具需要一些信息才能进行检测，静态时序分析虽然不直观，只会告诉你某条路径存在时序违例，告诉时序违例有多大，具体是怎么出现这个违例的，可能需要通过一些时序分析报告来分析数据路径时钟路径的延迟等信息来进一步确定，好处就是他会分析每一条时序路径，

4. 

时序分析工具

静态时序分析工具

动态时序分析工具

静态时序分析之前需要做什么准备工作

​	撰写基本的时序约束文件，告知时序引擎一些必要的信息（比如时钟，输入输出延时等）。若没有正确的时序约束，那么时序分析的结果是没有意义的

> 时序分析之前理清整个设计中的时钟路径和复位路径，每条时钟路径上经过哪些模块，有没有组合逻辑；复位路径上不要出现组合逻辑，比如将复位信号与其他复位信号进行与或运算，这些都是不推荐的，我们一般希望时钟路径，复位路径上是比较干净的，用户逻辑不要加在时钟路径和复位路径
>
> 需要些一些基本的约束文件，时钟信息，输入输出延时都要告知时序分析引擎，如果没有这些信息，就不能进行正确的时序分析，产生的时序分析报告也是没有意义的

5. 

D触发器中Tsetup，Thold，Tco的由来

> Tco时钟端检测到输出沿或者跳变沿的时候输出端稳定下来——？

6. 

时序分析常用的术语

源时钟

目的时钟

发起沿

捕获沿

7. 

一条普通时序路径的三要素

源时钟路径

数据路径

目的时钟路径

> 一般来说源时钟和目的时钟的起点都是相同的

8. 

FPGA常见的四种时序路径

第一种：从FPGA的输入端口到目的寄存器的数据输入端口

这种路径没有源时钟路径，用户需要越是Input Delay和时钟来告知时序引擎必要信息，时序引擎才能正确的分析这种路径

9. 

FPGA常见的四种时序路径

第二种：从源寄存器的时钟端口到目的寄存器的数据输入端口

这种时序路径是最常见的，用户需要约束源时钟和目的是时钟告知时序引擎必要的信息，时序引擎才能正确的分析这种时序路径

10.  

FPGA常见的四种时序路径

第三种：从源寄存器的时钟端口到FPGA的输出端口

这种路径没有目的时钟路径，用户需要约束Output Delay 和时钟来告知时序引擎的必要信息，时序引擎才能正确的分析这种路径

11. 

FPGA常见的四种时序路径

第四种：从FPGA的输入端口到FPGA的输出端口

这种路径中只有数据路径，用户需要约束Input Dealy 和Output Dealy，告知时序殷勤必要的信息，时序引擎才能正确的分析这种时序路径

> 很少见，重点考虑的就是上面三种路径

12. 

时序引擎是如何进行setup检查的

首先确定建立时间要求（建立时间的捕获沿—建立时间的发起沿）



