verilog work "../Proyecto 1/RAM.v"
verilog work "../Proyecto 1/Module_ROM.v"
verilog work "../Proyecto 1/Collaterals.v"
verilog work "../Proyecto 1/MiniAlu.v"
verilog work "../Proyecto 1/TestBench.v"
verilog work "/opt/Xilinx/14.7/ISE_DS/ISE//verilog/src/glbl.v"
