<html>
<head>
<title>Организация ЭВМ. Память ЭВМ</title>
<!-- Meta http equivalent was here                                     -->
<meta name="keywords" content="статические ЗУ, SRAM, PBSRAM, CMOS, КМОП,  CS, WE, OE, ADSP,
CADS,  ADV, DDR SDRAM, DRAM, синхросигнал, фронт синхросигнала, кэш-память, двойная скорость 
передачи, асинхронная память">

<style type="text/css">
<!--
.txt1 {
	font-family: Helvetica;
	font-size: 12pt;
	font-style: normal;
	line-height: normal;
	font-weight: normal;
	font-variant: normal;
	text-transform: none;
	color: #000000;
	text-indent: 12mm;
	text-align: justify;
}
-->
</style>
<style type="text/css">
<!--
.small1 {
	font-family: Helvetica;
	font-size: 10pt;
	font-style: normal;
	font-weight: normal;
	font-variant: normal;
	text-indent: 12mm;
}
-->
</style>
<style type="text/css">
<!--
.hd1 {
	font-family: Helvetica;
	font-size: 16pt;
	font-style: normal;
	font-weight: bold;
}
.hd2 {
	font-family: Helvetica;
	font-size: 14pt;
	font-style: normal;
	font-weight: bold;
}
-->
</style>
<style type="text/css">
<!--
.small2 {
	font-family: Arial;
	font-size: 7pt;
}
.txt1c {
	font-family: Helvetica;
	font-size: 12pt;
	text-align: center;
}
-->
</style>
<style type="text/css">
<!--
.txt1l {
	font-family: Helvetica;
	font-size: 12pt;
}
-->
</style>
</head>

<body bgcolor="#FFFFFF">
<p class="hd2"><a name="up"></a> 2.2. Статические ЗУ с произвольным доступом</p>
<p class="txt1">В статических ЗУ (<em>Static Random Access Memory</em> – SRAM) 
  в качестве элемента памяти используется триггер, что, конечно, сложнее, чем конденсатор 
  с транзисторным ключем динамического ЗУ. Поэтому статические ЗУ обладают меньшей 
  плотностью хранения информации: емкость типовых микросхем статических ЗУ начала 
  2000-х годов не превосходила 16 Мбит.</p>
<p class="txt1"> Однако триггер со времен первых компьютеров был и остается 
  самым быстродействующим элементом памяти. Поэтому статическая память позволяет 
  достичь наибольшего быстродействия, обеспечивая время доступа в единицы и даже 
  десятые доли наносекунд, что и обусловливает ее использование в ЭВМ, главным 
  образом, в высших ступенях памяти – кэш-памяти всех уровней.</p>
<p class="txt1"> Главными недостатками статической памяти являются ее относительно 
  высокие стоимость и энергопотребление.<br>
</p>
<p class="txt1">Конечно, в зависимости от используемой технологии, память будет 
  обладать различным сочетанием параметров быстродействия и потребляемой мощности. 
  Например, статическая память, изготовленная по КМОП-технологии (CMOS память), 
  имеет низкую скорость доступа, со временем порядка 100 нс, но зато отличается 
  очень малым энергопотреблением. В ПЭВМ такую память применяют для хранения конфигурационной 
  информации компьютера при выключенном напряжении сети (в этой же микросхеме 
  размещают и часы, отсчитывающие реальное время). Питание такой памяти осуществляется 
  от небольшой батарейки, которая может служить несколько лет.</p>
<p class="txt1"> Основными разновидностями статической памяти (SRAM) с точки зрения 
  организации ее функционирования являются асинхронная (<em>Asynchronous</em>), 
  синхронная пакетная (<em>Synchronous Burst</em>) и синхронная конвейерно-пакетная 
  (<em>Pipeline Burst</em>) память.</p>
<p class="txt1"> Первой появилась асинхронная память, Интерфейс этой памяти включает 
  шины данных, адреса и управления. В состав сигналов последней входят:<br>
  <strong><em>CS</em></strong># (<em>Chip Select</em>) – сигнал выбора микросхемы;<br>
  <strong><em>WE</em></strong># (<em>Write Enable</em>) – сигнал разрешения записи;<br>
  <strong><em>OE</em></strong># (<em>Output Enable</em>) – сигнал включения выходов 
  для выдачи данных.</p>
<p class="txt1">Все сигналы управления инверсные, т.е. их активный (вызывающий 
  соответствующее действие) уровень низкий. При единичном значении сигнала <strong><em>OE</em></strong># 
  выход микросхемы переходит в состояние высокого выходного сопротивления.</p>
<p class="txt1"> Временные диаграммы циклов чтения и записи приведены на рис. 
  11 и не требуют особых пояснений. Цикл записи может быть организован и несколько 
  иначе, чем показано на рис. 11 <em>б</em>), в случае удержания во время цикла высокого 
  уровня сигнала <strong><em>OE</em></strong>#. </p>
<p class="txt1c"><img src="pctr/SRAM_tim.gif" width="410" height="263" alt="Draw_11: SRAM_timings"></p>
<p class="txt1"> Время доступа <em>t<sub>AC</sub></em> у типовых микросхем составляет порядка 10 нс. 
  Поэтому реально такие микросхемы могут работать на частотах, близких к частоте 
  системной шины, только если эти частоты не превышают 66 МГц.</p>
<p class="txt1"> Несколько позже появилась синхронная пакетная статическая память 
  (SBSRAM), ориентированная на выполнение пакетного обмена информацией, который 
  характерен для кэш-памяти. Эта память включает в себя внутренний счетчик адреса, 
  предназначенный для перебора адресов пакета, и использует сигналы синхронизации 
  <strong> <em>CLK,</em></strong> как и синхронная DRAM память (см. п. <a href="p232.html">2.3.2</a>).</p>
<p class="txt1"> Для организации пакетного обмена, помимо имеющихся у асинхронной 
  памяти управляющих сигналов <em><strong>CS</strong></em>#, <strong><em>OE</em></strong># 
  и <em><strong>WE</strong></em>#, в синхронную память также введены сигналы <em><strong>ADSP</strong></em># 
  (<em>Address Status of Processor</em>) и <em><strong>CADS</strong></em># (<em>Cache 
  Address Strobe</em>), сопровождающие передачу адреса нового пакета, а также 
  сигнал <em><strong>ADV</strong></em># (<em>Advance</em>) продвижения на следующий 
  адрес пакета. Пакетный цикл всегда предусматривает передачу четырех элементов, 
  так как внутренний счетчик имеет всего 2 бита, причем перебор адресов в пределах 
  пакета может быть последовательным или с расслоением (чередованием) по банкам 
  (при использовании процессоров семейства x86).</p>
<p class="txt1"> Временные диаграммы пакетных циклов чтения и записи приведены 
  на рис. 12. Обращения к синхронной памяти могут быть и одиночными. В этом 
  случае низкому уровню сигнала <em><strong>ADSP</strong></em>#, указывающему 
  на передачу адреса, соответствует высокий уровень сигнала <em><strong>CADS</strong></em>#, 
  а не низкий, как при пакетном цикле. Параметр <em>T</em><sub>QK</sub> характеризует время 
  задержки данных относительно синхронизирующего сигнала.</p>
<p class="txt1c"><img src="pctr/SBSRAM_t.gif" width="538" height="358" alt="Draw_12: SBSRAM_timings"> </p>

<p class="txt1"> Следующим шагом в развитии статической памяти явилась конвейерно-пакетная 
  память PBSRAM, обеспечивающая более высокое быстродействие, чем SBSRAM. В нее 
  были введены дополнительные внутренние буферные регистры данных (здесь можно 
  провести аналогию с EDO DRAM памятью) адреса, а в ряде модификаций предусмотрена 
  возможность передачи данных на двойной скорости по переднему и заднему фронтам 
  синхросигнала и используются сдвоенные внутренние тракты записи и чтения. Это 
  позволило получить время обращения порядка 2-3 нс и обеспечить передачу данных 
  пакета без задержек на частотах шины более 400 Мгц.</p>
<p class="txt1"> Внутренняя логика позволяет переключаться с циклов чтения на 
  циклы записи и наоборот без дополнительных задержек, кроме того, анализируется 
  совпадение адресов записи и чтения для исключения избыточных операций.</p>
<p class="txt1"> Структурная схема такой памяти приведена на рис. 13, где ФАП 
  – блок формирования адресов пакета, МП – мультиплексоры, переключающие внутренние 
  тракты чтения и записи в соответствии со значением младшего разряда адреса A0.</p>
<p class="txt1c"><img src="pctr/StatMemr.gif" width="508" height="387"  alt="Draw_13: Stat_memr"></p>
<p class="txt1"> Временная диаграмма, приведенная на рис. 14, показывает запись 
  и чтение как на одиночной (SDR – <em>Single Data Rate</em>), так и на двойной 
  скорости (DDR – <em>Double Data Rate</em>) передачи. Сигналы <strong><em>CQ</em></strong> 
  и <strong><em>CQ</em></strong># – дифференциальные выходные сигналы синхронизации, 
  близкие по времени к моменту появления данных на шине при чтении и используемые 
  для синхронизации принимающих устройств. Сигналы <strong><em>SA</em></strong> 
  и <strong><em>B</em></strong> – адресные и управляющие сигналы соответственно, 
  причем последние используются для задания типа цикла. В режиме чтения с двойной 
  скоростью передачи формируются два набора данных, начиная со второго переднего 
  и заднего фронтов синхросигнала, если по его первому переднему фронту передается 
  начальный адрес пакета. Первый набор данных (DOUT-A) формируется для заданного 
  адреса, а второй (DOUT-A') – для следующего адреса пакета, в соответствии с 
  определенным для пакета порядком.</p>
<p class="txt1c"><img src="pctr/PBSRAM_t.gif" width="435" height="280" alt="Draw_14: PBSDRAB_timings"></p>
<p class="txt1"> Аналогичным образом запись с двойной скоростью передачи требует 
  установки данных для записи, начиная со второго переднего и заднего фронтов сигнала 
  синхронизации.</p>
<p class="txt1"> В режиме чтения с одиночной скоростью формируется только один 
  набор данных по переднему фронту синхросигнала, начиная со второго сигнала, 
  а при записи с такой же скоростью данные должны выставляться на шину, начиная 
  с переднего фронта второго синхросигнала после передачи адреса.</p>
<p class="txt1"> Переключение из режима двойной скорости в режим одиночной (и 
  наоборот) производится при подаче соответствующего управляющего сигнала.<br>
</p>
<p></p>
<p class="txt1">[ <a href="p21.html"> Назад</a>&nbsp <a href="#up"> Начало раздела</a>&nbsp; 
  <a href="p231.html"> Далее</a>&nbsp; <a href="index.html"> Содержание</a>] </p>


</body>
</html>
