<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(540,410)" to="(540,420)"/>
    <wire from="(330,290)" to="(330,360)"/>
    <wire from="(130,230)" to="(130,300)"/>
    <wire from="(50,160)" to="(50,360)"/>
    <wire from="(130,300)" to="(250,300)"/>
    <wire from="(80,300)" to="(130,300)"/>
    <wire from="(70,220)" to="(120,220)"/>
    <wire from="(620,470)" to="(660,470)"/>
    <wire from="(70,200)" to="(70,220)"/>
    <wire from="(180,410)" to="(180,430)"/>
    <wire from="(450,310)" to="(450,340)"/>
    <wire from="(330,360)" to="(430,360)"/>
    <wire from="(250,420)" to="(540,420)"/>
    <wire from="(30,210)" to="(30,430)"/>
    <wire from="(580,390)" to="(580,410)"/>
    <wire from="(360,210)" to="(400,210)"/>
    <wire from="(620,450)" to="(620,470)"/>
    <wire from="(660,450)" to="(660,470)"/>
    <wire from="(560,390)" to="(580,390)"/>
    <wire from="(30,210)" to="(120,210)"/>
    <wire from="(70,160)" to="(70,200)"/>
    <wire from="(50,360)" to="(330,360)"/>
    <wire from="(30,430)" to="(180,430)"/>
    <wire from="(50,160)" to="(70,160)"/>
    <wire from="(400,210)" to="(410,210)"/>
    <wire from="(400,160)" to="(400,210)"/>
    <wire from="(110,200)" to="(120,200)"/>
    <wire from="(70,200)" to="(80,200)"/>
    <wire from="(150,210)" to="(220,210)"/>
    <wire from="(540,470)" to="(620,470)"/>
    <wire from="(460,430)" to="(590,430)"/>
    <wire from="(410,210)" to="(410,270)"/>
    <wire from="(440,370)" to="(440,430)"/>
    <wire from="(540,420)" to="(540,470)"/>
    <wire from="(460,370)" to="(460,430)"/>
    <wire from="(250,300)" to="(250,420)"/>
    <wire from="(580,410)" to="(590,410)"/>
    <wire from="(180,430)" to="(440,430)"/>
    <comp lib="0" loc="(400,160)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="16"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(450,310)" name="Splitter">
      <a name="facing" val="north"/>
      <a name="fanout" val="8"/>
      <a name="incoming" val="8"/>
      <a name="appear" val="center"/>
    </comp>
    <comp lib="2" loc="(450,340)" name="Demultiplexer">
      <a name="facing" val="south"/>
      <a name="width" val="8"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(180,410)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="4" loc="(730,410)" name="RAM">
      <a name="bus" val="separate"/>
    </comp>
    <comp lib="0" loc="(80,300)" name="Clock"/>
    <comp lib="4" loc="(360,210)" name="ROM">
      <a name="dataWidth" val="16"/>
      <a name="contents">addr/data: 8 16
8000 8001 3 8002 e
</a>
    </comp>
    <comp lib="4" loc="(150,210)" name="Counter"/>
    <comp lib="1" loc="(110,200)" name="NOT Gate"/>
    <comp lib="0" loc="(410,270)" name="Splitter">
      <a name="facing" val="south"/>
      <a name="fanout" val="16"/>
      <a name="incoming" val="16"/>
      <a name="appear" val="center"/>
    </comp>
    <comp lib="4" loc="(560,390)" name="Counter"/>
  </circuit>
</project>
