V4.3|#50|50|100|false|0.05|0|true|green|red|#71|#sim.lib.wires.ThinWire|null|0|10|40|10|1|#sim.lib.wires.ThinWire|null|28|0|12|10|1|#sim.lib.wires.ThinWire|null|0|3|12|7|1|#sim.lib.wires.ThinWire|null|0|12|39|9|1|#sim.lib.wires.ThinWire|null|22|0|17|9|1|#sim.lib.wires.ThinWire|null|0|2|17|7|1|#sim.lib.wires.ThinWire|null|0|14|38|8|1|#sim.lib.wires.ThinWire|null|16|0|22|8|1|#sim.lib.wires.ThinWire|null|0|1|22|7|1|#sim.lib.wires.ThinWire|null|0|20|37|7|1|#sim.lib.wires.ThinWire|null|10|0|27|7|1|#sim.lib.wires.ThinWire|null|0|11|36|12|1|#sim.lib.wires.ThinWire|null|24|0|12|12|1|#sim.lib.wires.ThinWire|null|0|3|12|12|1|#sim.lib.wires.ThinWire|null|0|11|35|13|1|#sim.lib.wires.ThinWire|null|18|0|17|13|1|#sim.lib.wires.ThinWire|null|0|2|17|13|1|#sim.lib.wires.ThinWire|null|0|11|34|14|1|#sim.lib.wires.ThinWire|null|12|0|22|14|1|#sim.lib.wires.ThinWire|null|0|1|22|14|1|#sim.lib.wires.ThinWire|null|6|0|27|15|1|#sim.lib.wires.ThinWire|null|0|11|33|15|1|#sim.lib.wires.ThinWire|null|0|7|9|20|1|#sim.lib.wires.ThinWire|null|31|0|9|20|1|#sim.lib.wires.ThinWire|null|0|2|27|5|1|#sim.lib.wires.ThinWire|null|0|6|16|21|1|#sim.lib.wires.ThinWire|null|23|0|16|21|1|#sim.lib.wires.ThinWire|null|0|2|22|5|1|#sim.lib.wires.ThinWire|null|0|5|23|22|1|#sim.lib.wires.ThinWire|null|15|0|23|22|1|#sim.lib.wires.ThinWire|null|0|2|17|5|1|#sim.lib.wires.ThinWire|null|7|0|30|27|1|#sim.lib.wires.ThinWire|null|0|2|12|5|1|#sim.lib.wires.ThinWire|null|0|1|28|27|1|#sim.lib.wires.ThinWire|null|0|1|21|27|1|#sim.lib.wires.ThinWire|null|0|1|14|27|1|#sim.lib.wires.ThinWire|null|1|0|11|29|1|#sim.lib.wires.ThinWire|null|0|4|7|23|1|#sim.lib.wires.ThinWire|null|29|0|7|23|1|#sim.lib.wires.ThinWire|null|0|3|14|24|1|#sim.lib.wires.ThinWire|null|21|0|14|24|1|#sim.lib.wires.ThinWire|null|0|2|21|25|1|#sim.lib.wires.ThinWire|null|13|0|21|25|1|#sim.lib.wires.ThinWire|null|0|1|28|26|1|#sim.lib.wires.ThinWire|null|5|0|28|26|1|#sim.lib.wires.ThinWire|null|0|3|29|31|1|#sim.lib.wires.ThinWire|null|0|3|22|31|1|#sim.lib.wires.ThinWire|null|0|3|15|31|1|#sim.lib.wires.ThinWire|null|0|5|3|29|1|#sim.lib.wires.ThinWire|null|2|0|3|29|1|#sim.lib.wires.ThinWire|null|0|3|8|31|1|#sim.lib.wires.ThinWire|null|0|1|30|27|1|#sim.lib.wires.ThinWire|null|1|0|32|29|1|#sim.lib.wires.ThinWire|null|1|0|10|29|1|#sim.lib.wires.ThinWire|null|1|0|18|29|1|#sim.lib.wires.ThinWire|null|1|0|25|29|1|#sim.lib.sorces.Constant|null|6|4|9|3|270|false|true|#sim.lib.sorces.Constant|null|6|4|14|3|270|false|true|#sim.lib.sorces.Constant|null|6|4|24|15|90|false|true|#sim.lib.sorces.Constant|null|6|4|19|15|90|false|true|#sim.lib.sorces.Constant|null|6|4|9|15|90|false|true|#sim.lib.sorces.Constant|null|6|4|14|15|90|false|false|#sim.lib.sorces.Constant|null|6|4|24|3|270|false|false|#sim.lib.sorces.Constant|null|6|4|19|3|270|false|false|#sim.lib.sorces.Constant|null|6|4|33|27|180|false|true|#sim.lib.others.FullAdder|null|6|4|5|27|1.0|#sim.lib.others.FullAdder|null|6|4|12|27|1.0|#sim.lib.others.FullAdder|null|6|4|19|27|1.0|#sim.lib.others.FullAdder|null|6|4|26|27|1.0|#sim.lib.others.TextBox|null|0|1|5|20|null|null|0|Y|#sim.lib.others.TextBox|null|0|1|5|18|null|null|0|X|#