# Calculadora FPGA en SystemVerilog - Colorlight i9

Este proyecto implementa una calculadora en binario completa sobre una FPGA **Colorlight i9** (Lattice ECP5), diseÃ±ada enteramente en **SystemVerilog** utilizando una arquitectura de Hardware Puro.

El sistema se basa en una MÃ¡quina de Estados Finitos (FSM) que orquesta mÃ³dulos dedicados y gestiona la comunicaciÃ³n serial (UART) con una terminal de minicom en el computador host (OjalÃ¡ MacOSðŸ˜Ž) a 115200 baudios y especificando el puerto.

Operaciones soportadas:  
    &nbsp;&nbsp;&nbsp;&nbsp;Suma (`+`) y Resta (`-`) de 32 bits.  
    &nbsp;&nbsp;&nbsp;&nbsp;MultiplicaciÃ³n (`*`) de 16x16 bits.  
    &nbsp;&nbsp;&nbsp;&nbsp;DivisiÃ³n (`/`) de 16 bits con detecciÃ³n de error.  
    &nbsp;&nbsp;&nbsp;&nbsp;RaÃ­z Cuadrada (`sqr`) de 16 bits.

AsÃ­ mismo, se aÃ±adieron verificaciones para que tengan coherencia matemÃ¡tica las operaciones, asÃ­ como:  
  &nbsp;&nbsp;&nbsp;&nbsp;ConversiÃ³n automÃ¡tica de Binario a Decimal (BCD) para mostrar resultados legibles (soporta hasta 65535).    
  &nbsp;&nbsp;&nbsp;&nbsp;DetecciÃ³n de divisiÃ³n por cero (muestra `Err`).  
  &nbsp;&nbsp;&nbsp;&nbsp;DetecciÃ³n de secuencia de texto para la raÃ­z cuadrada (sqr).

## Requisitos

### Hardware
* Placa de desarrollo **Colorlight i9** (Lattice ECP5 LFE5U-45F).
* Conversor USB-Serial (FTDI o similar) (En este caso usamos el CMSIS DAP).

### Software (Toolchain Open Source)
* **Yosys:** para sÃ­ntesis lÃ³gica.
* **Nextpnr-ecp5:** Place & Route.
* **Ecppack:** GeneraciÃ³n de bitstream.
* **openFPGALoader:** Carga del bitstream a la placa.
* **Icarus Verilog & GTKWave:** Para simulaciÃ³n y verificaciÃ³n.

## Estructura del Proyecto

```text
.
â”œâ”€â”€ Makefile                # Script de automatizaciÃ³n (SÃ­ntesis, PnR, SimulaciÃ³n)
â”œâ”€â”€ SOC_i9.lpf              # Archivo de restricciones fÃ­sicas (Pines)
â”œâ”€â”€ README.md               # DocumentaciÃ³n
â”œâ”€â”€ src/                    # CÃ³digo Fuente (SystemVerilog)
â”‚   â”œâ”€â”€ controlador.sv      # FSM Principal (Cerebro del sistema)
â”‚   â”œâ”€â”€ uart.sv             # TX/RX
â”‚   â”œâ”€â”€ multiplicador.sv    # MÃ³dulo de multiplicaciÃ³n secuencial
â”‚   â”œâ”€â”€ divisor.sv          # MÃ³dulo de divisiÃ³n
â”‚   â”œâ”€â”€ raiz.sv             # MÃ³dulo de raÃ­z cuadrada
â”‚   â””â”€â”€ bcd.sv              # Convertidor Binario a BCD (Double Dabble)
â””â”€â”€ TestBench/              # Archivos de testbench para simulaciÃ³n
    â”œâ”€â”€ multiplicador_TB.sv
    â”œâ”€â”€ divisor_TB.sv
    â”œâ”€â”€ raiz_TB.sv
    â””â”€â”€ bcd_TB.sv
