TimeQuest Timing Analyzer report for mp0
Mon Sep  4 15:40:33 2017
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Mon Sep  4 15:40:31 2017 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 147.47 MHz ; 147.47 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 3.219 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.304 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.402 ; 3.224 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.402 ; 3.224 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.099 ; 2.933 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.082 ; 2.912 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.974 ; 2.849 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.880 ; 2.763 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.972 ; 2.815 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.120 ; 2.960 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.003 ; 2.856 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.967 ; 2.861 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.834 ; 2.681 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.127 ; 2.943 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.136 ; 2.937 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.887 ; 2.750 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.114 ; 2.984 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.051 ; 2.885 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.851 ; 2.702 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.068 ; 2.857 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.292 ; -2.116 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.855 ; -2.671 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.565 ; -2.393 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.549 ; -2.372 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.428 ; -2.277 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.337 ; -2.194 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.442 ; -2.278 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.587 ; -2.420 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.455 ; -2.283 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.421 ; -2.288 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.292 ; -2.116 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.571 ; -2.364 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.601 ; -2.396 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.343 ; -2.180 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.563 ; -2.408 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.522 ; -2.348 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.312 ; -2.137 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.227 ; -2.027 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.243 ; 6.178 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.044 ; 6.006 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.020 ; 5.982 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.054 ; 6.049 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.016 ; 6.004 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.076 ; 6.019 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.986 ; 5.947 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.243 ; 6.178 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.978 ; 5.981 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.993 ; 5.951 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.996 ; 5.960 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.962 ; 5.922 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.025 ; 6.012 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.036 ; 6.034 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.994 ; 5.956 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.964 ; 5.926 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.984 ; 5.958 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.269 ; 6.244 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.418 ; 6.383 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.238 ; 6.156 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.334 ; 6.259 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.141 ; 6.087 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.366 ; 6.340 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.372 ; 6.356 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.146 ; 6.093 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.273 ; 6.250 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.364 ; 6.298 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.015 ; 6.006 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.418 ; 6.383 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.303 ; 6.284 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.309 ; 6.239 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.349 ; 6.316 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.372 ; 6.287 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.016 ; 5.999 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.267 ; 6.224 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.016 ; 5.983 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.683 ; 5.644 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.761 ; 5.722 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.738 ; 5.700 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.771 ; 5.763 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.734 ; 5.720 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.792 ; 5.736 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.703 ; 5.666 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.933 ; 5.868 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.697 ; 5.697 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.709 ; 5.671 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.712 ; 5.678 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.683 ; 5.644 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.723 ; 5.711 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.753 ; 5.748 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.712 ; 5.675 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.684 ; 5.647 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.683 ; 5.658 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.755 ; 5.753 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.714 ; 5.700 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.945 ; 5.865 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.036 ; 5.962 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.853 ; 5.799 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.066 ; 6.039 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.072 ; 6.054 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.858 ; 5.805 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.978 ; 5.954 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.047 ; 5.982 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.732 ; 5.723 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.116 ; 6.080 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.009 ; 5.989 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.994 ; 5.925 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.050 ; 6.016 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.055 ; 5.971 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.714 ; 5.700 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.973 ; 5.930 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.717 ; 5.682 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 160.21 MHz ; 160.21 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 3.758 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.281 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.373 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.188 ; 3.032 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.188 ; 3.032 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.897 ; 2.753 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.877 ; 2.737 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.753 ; 2.631 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.665 ; 2.550 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.774 ; 2.640 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.917 ; 2.788 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.777 ; 2.655 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.743 ; 2.639 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.611 ; 2.485 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.899 ; 2.734 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.922 ; 2.757 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.668 ; 2.551 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.877 ; 2.757 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.847 ; 2.698 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.631 ; 2.512 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.839 ; 2.655 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.149 ; -1.996 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.717 ; -2.552 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.439 ; -2.286 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.421 ; -2.271 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.286 ; -2.138 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.200 ; -2.058 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.320 ; -2.176 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.459 ; -2.321 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.309 ; -2.160 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.276 ; -2.145 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.149 ; -1.996 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.422 ; -2.232 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.462 ; -2.288 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.202 ; -2.059 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.404 ; -2.257 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.393 ; -2.235 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.169 ; -2.023 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.090 ; -1.918 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.905 ; 5.827 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.731 ; 5.683 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.710 ; 5.666 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.728 ; 5.742 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.691 ; 5.698 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.764 ; 5.712 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.664 ; 5.638 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.905 ; 5.827 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.662 ; 5.660 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.681 ; 5.643 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.667 ; 5.648 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.657 ; 5.615 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.693 ; 5.679 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.728 ; 5.724 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.690 ; 5.647 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.641 ; 5.617 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.639 ; 5.620 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.901 ; 5.889 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.085 ; 6.060 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.911 ; 5.825 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.011 ; 5.932 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.805 ; 5.772 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.038 ; 6.005 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.046 ; 6.027 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.813 ; 5.783 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.947 ; 5.924 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.011 ; 5.935 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.684 ; 5.682 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.085 ; 6.060 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.989 ; 5.973 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.960 ; 5.884 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.029 ; 5.997 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.015 ; 5.916 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.685 ; 5.666 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.927 ; 5.908 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.680 ; 5.634 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.367 ; 5.349 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.472 ; 5.426 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 5.452 ; 5.411 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 5.469 ; 5.483 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.433 ; 5.441 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 5.504 ; 5.455 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.408 ; 5.384 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.620 ; 5.546 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.406 ; 5.405 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.429 ; 5.392 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.412 ; 5.394 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.405 ; 5.365 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.421 ; 5.407 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.468 ; 5.465 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.433 ; 5.392 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.386 ; 5.366 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.367 ; 5.349 ; Rise       ; clk             ;
; mem_read         ; clk        ; 5.434 ; 5.444 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.412 ; 5.395 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.641 ; 5.559 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.738 ; 5.663 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.542 ; 5.512 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.763 ; 5.732 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.771 ; 5.753 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.551 ; 5.523 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.675 ; 5.654 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.720 ; 5.648 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 5.429 ; 5.427 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 5.808 ; 5.785 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.719 ; 5.704 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.670 ; 5.597 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 5.754 ; 5.724 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.722 ; 5.627 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.412 ; 5.395 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 5.657 ; 5.639 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.406 ; 5.362 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 5.434 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.277 ; 2.291 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.277 ; 2.291 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.055 ; 2.070 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.034 ; 2.027 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 1.882 ; 1.892 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 1.814 ; 1.822 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 1.946 ; 1.959 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.066 ; 2.083 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.899 ; 1.899 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 1.871 ; 1.883 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.757 ; 1.759 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 1.965 ; 1.947 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.055 ; 2.051 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 1.809 ; 1.812 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 1.974 ; 1.987 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 1.995 ; 1.988 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 1.784 ; 1.788 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 1.885 ; 1.869 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.445 ; -1.433 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.956 ; -1.969 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.744 ; -1.757 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.723 ; -1.716 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.566 ; -1.562 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.501 ; -1.494 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.638 ; -1.649 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.755 ; -1.770 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.581 ; -1.568 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.555 ; -1.553 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.445 ; -1.433 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.642 ; -1.612 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.743 ; -1.738 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.494 ; -1.483 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.655 ; -1.654 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.688 ; -1.680 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.473 ; -1.463 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.416 ; -1.397 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.294 ; 4.295 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.219 ; 4.244 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.202 ; 4.228 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.253 ; 4.285 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.214 ; 4.239 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.247 ; 4.260 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.180 ; 4.200 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.294 ; 4.295 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.187 ; 4.229 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.184 ; 4.198 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.181 ; 4.201 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.170 ; 4.183 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.191 ; 4.172 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.238 ; 4.264 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.183 ; 4.214 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 4.167 ; 4.182 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.153 ; 4.155 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.301 ; 4.307 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 4.498 ; 4.546 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.347 ; 4.367 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.420 ; 4.426 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.302 ; 4.320 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.467 ; 4.508 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.479 ; 4.533 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.313 ; 4.323 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.384 ; 4.425 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.379 ; 4.398 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.170 ; 4.178 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.498 ; 4.546 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.444 ; 4.500 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.374 ; 4.386 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.461 ; 4.501 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.415 ; 4.412 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.151 ; 4.163 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.375 ; 4.405 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.144 ; 4.156 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.945 ; 3.948 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.024 ; 4.046 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.007 ; 4.031 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.057 ; 4.087 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.019 ; 4.041 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.051 ; 4.062 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 3.987 ; 4.006 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 3.993 ; 4.031 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.991 ; 4.006 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.987 ; 4.007 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 3.978 ; 3.991 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.984 ; 3.967 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.043 ; 4.066 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.989 ; 4.020 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.975 ; 3.990 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.945 ; 3.948 ; Rise       ; clk             ;
; mem_read         ; clk        ; 3.979 ; 4.000 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.944 ; 3.956 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.146 ; 4.163 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.215 ; 4.220 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.104 ; 4.120 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.260 ; 4.298 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.272 ; 4.322 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.115 ; 4.123 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.181 ; 4.218 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.161 ; 4.178 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 3.977 ; 3.986 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.290 ; 4.335 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.241 ; 4.293 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.157 ; 4.167 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.254 ; 4.291 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.196 ; 4.192 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 3.944 ; 3.956 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.172 ; 4.200 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.936 ; 3.947 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 3.219 ; 0.185 ; N/A      ; N/A     ; 4.373               ;
;  clk             ; 3.219 ; 0.185 ; N/A      ; N/A     ; 4.373               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.402 ; 3.224 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.402 ; 3.224 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.099 ; 2.933 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.082 ; 2.912 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.974 ; 2.849 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.880 ; 2.763 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.972 ; 2.815 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.120 ; 2.960 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.003 ; 2.856 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.967 ; 2.861 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.834 ; 2.681 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.127 ; 2.943 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 3.136 ; 2.937 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.887 ; 2.750 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.114 ; 2.984 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.051 ; 2.885 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.851 ; 2.702 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.068 ; 2.857 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.445 ; -1.433 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.956 ; -1.969 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.744 ; -1.757 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.723 ; -1.716 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.566 ; -1.562 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.501 ; -1.494 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.638 ; -1.649 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.755 ; -1.770 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.581 ; -1.568 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.555 ; -1.553 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.445 ; -1.433 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.642 ; -1.612 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.743 ; -1.738 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -1.494 ; -1.483 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.655 ; -1.654 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.688 ; -1.680 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -1.473 ; -1.463 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -1.416 ; -1.397 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 6.243 ; 6.178 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.044 ; 6.006 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.020 ; 5.982 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.054 ; 6.049 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.016 ; 6.004 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.076 ; 6.019 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 5.986 ; 5.947 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.243 ; 6.178 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.978 ; 5.981 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.993 ; 5.951 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 5.996 ; 5.960 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.962 ; 5.922 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.025 ; 6.012 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.036 ; 6.034 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 5.994 ; 5.956 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.964 ; 5.926 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 5.984 ; 5.958 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.269 ; 6.244 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.418 ; 6.383 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.238 ; 6.156 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.334 ; 6.259 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.141 ; 6.087 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.366 ; 6.340 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.372 ; 6.356 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.146 ; 6.093 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.273 ; 6.250 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.364 ; 6.298 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.015 ; 6.006 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.418 ; 6.383 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.303 ; 6.284 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.309 ; 6.239 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.349 ; 6.316 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.372 ; 6.287 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.016 ; 5.999 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.267 ; 6.224 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.016 ; 5.983 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 3.945 ; 3.948 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.024 ; 4.046 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.007 ; 4.031 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.057 ; 4.087 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.019 ; 4.041 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.051 ; 4.062 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 3.987 ; 4.006 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.080 ; 4.080 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 3.993 ; 4.031 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 3.991 ; 4.006 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 3.987 ; 4.007 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 3.978 ; 3.991 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 3.984 ; 3.967 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.043 ; 4.066 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 3.989 ; 4.020 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 3.975 ; 3.990 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 3.945 ; 3.948 ; Rise       ; clk             ;
; mem_read         ; clk        ; 3.979 ; 4.000 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.944 ; 3.956 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.146 ; 4.163 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.215 ; 4.220 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.104 ; 4.120 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.260 ; 4.298 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.272 ; 4.322 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.115 ; 4.123 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.181 ; 4.218 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.161 ; 4.178 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 3.977 ; 3.986 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.290 ; 4.335 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.241 ; 4.293 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.157 ; 4.167 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.254 ; 4.291 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.196 ; 4.192 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 3.944 ; 3.956 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.172 ; 4.200 ; Rise       ; clk             ;
; mem_write        ; clk        ; 3.936 ; 3.947 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73217    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73217    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Mon Sep  4 15:40:29 2017
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 3.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.219               0.000 clk 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 3.758
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.758               0.000 clk 
Info (332146): Worst-case hold slack is 0.281
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.281               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.373               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 5.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.434               0.000 clk 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Mon Sep  4 15:40:33 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


