# üß† Microprocesador de 8 bits en VHDL ‚Äì Proyecto en DE10-Lite
Este proyecto consiste en el dise√±o, implementaci√≥n y validaci√≥n de un microprocesador de 8 bits completamente funcional desarrollado en VHDL y desplegado en la tarjeta DE10-Lite de Intel. El sistema simula una arquitectura tipo Von Neumann con instrucciones b√°sicas de carga, almacenamiento, operaciones aritm√©ticas, l√≥gicas y control de flujo.

![image](https://github.com/user-attachments/assets/420fc236-c968-4d70-88b4-145fce4de277)

# üì¶ Estructura del Proyecto
El procesador est√° organizado jer√°rquicamente en los siguientes m√≥dulos principales:

CPU: Unidad central de procesamiento, encargada de coordinar el data_path y control_unit.

data_path: Contiene registros internos, buses de datos, la ALU de 8 bits y el sistema de direccionamiento (PC, MAR, IR).

control_unit: Implementa una m√°quina de estados finitos que decodifica instrucciones y genera se√±ales de control.

ALU_1bit y ALU_8bits: Realizan operaciones aritm√©ticas y l√≥gicas a nivel de bit y byte.

memoria: M√≥dulo intermedio que conecta mem_prog, mem_datos, puertos de entrada y puertos de salida.

mem_prog: Memoria ROM que contiene el programa de instrucciones.

mem_datos: Memoria RAM para almacenamiento temporal.

puertos_salida: Registro de salida para mostrar resultados en LEDs u otras interfaces.

divisor_F: Divisor de frecuencia para desacoplar la velocidad del reloj de la FPGA.

# üîÅ Flujo General
El PC env√≠a una direcci√≥n de instrucci√≥n a mem_prog.

La instrucci√≥n se carga en IR y es decodificada por control_unit.

Seg√∫n la instrucci√≥n, se generan se√±ales para leer/escribir datos desde memoria o ejecutar operaciones en la ALU.

Los resultados pueden almacenarse, usarse en otras instrucciones, o enviarse a un puerto de salida.

# üõ†Ô∏è Plataforma
Lenguaje: VHDL

Software: Quartus Prime Lite Edition 18.1

Plataforma: DE10-Lite (Intel FPGA)

# üöÄ Funcionalidades Soportadas
Instrucciones tipo: LOAD, STORE, ADD, SUB, AND, OR, XOR, INC, DEC, NOT

Instrucciones de salto condicional e incondicional (JMP, JZ, JN, JC, etc.)

Acceso a puertos de entrada y salida mapeados en direcciones espec√≠ficas.

Modo de operaci√≥n paso a paso con divisor de frecuencia.
