DRAM_RULE_ENABLE,FUNC_0
EINVAL,VAR_0
INTERLEAVE_MODE,FUNC_1
IS_RIR_VALID,FUNC_2
MAX_INTERLEAVE,VAR_1
MAX_RIR_RANGES,VAR_2
MAX_SAD,VAR_3
MAX_TAD,VAR_4
RIR_LIMIT,FUNC_3
RIR_RNK_TGT,FUNC_4
RIR_WAY,FUNC_5
SAD_LIMIT,FUNC_6
TAD_CH,FUNC_7
TAD_LIMIT,FUNC_8
TAD_OFFSET,FUNC_9
TAD_SOCK,FUNC_10
TAD_TGT0,FUNC_11
TAD_TGT1,FUNC_12
TAD_TGT2,FUNC_13
TAD_TGT3,FUNC_14
debugf0,FUNC_15
dram_rule,VAR_5
edac_mc_handle_ce_no_info,FUNC_16
get_dram_attr,FUNC_17
get_mci_for_node_id,FUNC_18
interleave_list,VAR_6
pci_read_config_dword,FUNC_19
rir_offset,VAR_7
rir_way_limit,VAR_8
sad_pkg,FUNC_20
sprintf,FUNC_21
tad_ch_nilv_offset,VAR_9
tad_dram_rule,VAR_10
get_memory_error_data,FUNC_22
mci,VAR_11
addr,VAR_12
socket,VAR_13
channel_mask,VAR_14
rank,VAR_15
area_type,VAR_16
new_mci,VAR_17
pvt,VAR_18
msg,VAR_19
n_rir,VAR_20
n_sads,VAR_21
n_tads,VAR_22
sad_way,VAR_23
sck_xch,VAR_24
sad_interl,VAR_25
idx,VAR_26
base_ch,VAR_27
interleave_mode,VAR_28
sad_interleave,VAR_29
reg,VAR_30
ch_way,VAR_31
sck_way,VAR_32
tad_offset,VAR_33
rir_way,VAR_34
ch_addr,VAR_35
offset,VAR_36
limit,VAR_37
prv,VAR_38
