TimeQuest Timing Analyzer report for TEI_GRUPO17
Fri Aug 01 05:50:38 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'CLK'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'CLK'
 48. Fast 1200mV 0C Model Hold: 'CLK'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Slow Corner Signal Integrity Metrics
 67. Fast Corner Signal Integrity Metrics
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 182.82 MHz ; 182.82 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.470 ; -133.596           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.470 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.401      ;
; -4.470 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.401      ;
; -4.470 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.401      ;
; -4.470 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.401      ;
; -4.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.389      ;
; -4.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.389      ;
; -4.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.389      ;
; -4.458 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.389      ;
; -4.368 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.653      ;
; -4.368 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.653      ;
; -4.368 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.653      ;
; -4.368 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.653      ;
; -4.368 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.653      ;
; -4.368 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.653      ;
; -4.368 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.653      ;
; -4.356 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.641      ;
; -4.356 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.641      ;
; -4.356 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.641      ;
; -4.356 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.641      ;
; -4.356 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.641      ;
; -4.356 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.641      ;
; -4.356 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.641      ;
; -4.171 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.425      ;
; -4.167 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.098      ;
; -4.167 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.098      ;
; -4.167 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.098      ;
; -4.167 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.098      ;
; -4.159 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.413      ;
; -4.117 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.048      ;
; -4.117 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.048      ;
; -4.117 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.048      ;
; -4.117 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.048      ;
; -4.086 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.017      ;
; -4.086 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.017      ;
; -4.086 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.017      ;
; -4.086 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.017      ;
; -4.065 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.350      ;
; -4.065 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.350      ;
; -4.065 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.350      ;
; -4.065 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.350      ;
; -4.065 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.350      ;
; -4.065 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.350      ;
; -4.065 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.350      ;
; -4.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.300      ;
; -4.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.300      ;
; -4.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.300      ;
; -4.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.300      ;
; -4.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.300      ;
; -4.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.300      ;
; -4.015 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.300      ;
; -4.005 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.282      ;
; -3.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.270      ;
; -3.984 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.269      ;
; -3.984 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.269      ;
; -3.984 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.269      ;
; -3.984 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.269      ;
; -3.984 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.269      ;
; -3.984 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.269      ;
; -3.984 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.269      ;
; -3.971 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.252      ;
; -3.966 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.899      ;
; -3.966 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.899      ;
; -3.966 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.899      ;
; -3.966 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.899      ;
; -3.959 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.240      ;
; -3.948 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.881      ;
; -3.948 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.881      ;
; -3.948 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.881      ;
; -3.948 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.881      ;
; -3.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.122      ;
; -3.864 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.151      ;
; -3.864 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.151      ;
; -3.864 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.151      ;
; -3.864 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.151      ;
; -3.864 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.151      ;
; -3.864 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.151      ;
; -3.864 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.151      ;
; -3.860 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.792      ;
; -3.860 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.792      ;
; -3.860 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.792      ;
; -3.860 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.792      ;
; -3.850 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.781      ;
; -3.850 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.781      ;
; -3.850 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.781      ;
; -3.850 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.781      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.133      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.133      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.133      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.133      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.133      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.133      ;
; -3.846 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.133      ;
; -3.818 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.072      ;
; -3.787 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.259      ; 5.041      ;
; -3.771 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.057      ;
; -3.771 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.057      ;
; -3.771 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.057      ;
; -3.771 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.057      ;
; -3.771 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.057      ;
; -3.771 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.057      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                 ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.779 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.014      ;
; 0.785 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.020      ;
; 0.798 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.033      ;
; 0.849 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.084      ;
; 0.851 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.086      ;
; 0.854 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.089      ;
; 0.863 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.098      ;
; 0.876 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.111      ;
; 0.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.116      ;
; 0.912 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.147      ;
; 0.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.195      ;
; 0.967 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.201      ;
; 1.033 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.268      ;
; 1.128 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.363      ;
; 1.156 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.377      ;
; 1.163 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.398      ;
; 1.188 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.423      ;
; 1.208 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.429      ;
; 1.254 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.471      ;
; 1.336 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.567      ;
; 1.341 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.572      ;
; 1.359 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.948      ;
; 1.363 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.952      ;
; 1.377 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.598      ;
; 1.387 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.976      ;
; 1.392 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.981      ;
; 1.392 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.981      ;
; 1.439 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.650      ;
; 1.479 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.060      ;
; 1.497 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.087      ;
; 1.500 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.077      ;
; 1.501 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.078      ;
; 1.506 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.717      ;
; 1.516 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.759      ;
; 1.517 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.760      ;
; 1.518 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.104      ;
; 1.519 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.105      ;
; 1.520 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 2.077      ;
; 1.529 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.772      ;
; 1.553 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.792      ;
; 1.562 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.152      ;
; 1.570 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.159      ;
; 1.575 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.164      ;
; 1.577 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.798      ;
; 1.583 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.169      ;
; 1.584 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.170      ;
; 1.586 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.175      ;
; 1.613 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.488      ;
; 1.613 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.488      ;
; 1.639 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.224      ;
; 1.643 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.232      ;
; 1.643 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.232      ;
; 1.644 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.865      ;
; 1.654 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.243      ;
; 1.659 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.880      ;
; 1.673 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.912      ;
; 1.705 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.294      ;
; 1.705 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.294      ;
; 1.709 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4        ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.584      ;
; 1.714 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.589      ;
; 1.724 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.963      ;
; 1.724 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.963      ;
; 1.737 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.976      ;
; 1.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.339      ;
; 1.767 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.086      ; 2.010      ;
; 1.775 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.086      ; 2.018      ;
; 1.784 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.086      ; 2.027      ;
; 1.785 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4        ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.660      ;
; 1.785 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.660      ;
; 1.786 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.086      ; 2.029      ;
; 1.786 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.661      ;
; 1.787 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.377      ;
; 1.808 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.394      ;
; 1.809 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.395      ;
; 1.816 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.687      ;
; 1.816 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.687      ;
; 1.831 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.412      ;
; 1.839 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.428      ;
; 1.846 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4 ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.719      ;
; 1.846 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4 ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.719      ;
; 1.846 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.719      ;
; 1.846 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4 ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.719      ;
; 1.846 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4 ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.719      ;
; 1.849 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 2.056      ;
; 1.858 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.079      ;
; 1.864 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.449      ;
; 1.864 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.086      ; 2.107      ;
; 1.865 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.086      ; 2.108      ;
; 1.868 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.086      ; 2.111      ;
; 1.871 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.092      ;
; 1.885 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.474      ;
; 1.885 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.474      ;
; 1.893 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.128      ;
; 1.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.132      ;
; 1.910 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.785      ;
; 1.917 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.400      ; 2.474      ;
; 1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.520      ;
; 1.938 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.527      ;
; 1.940 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.109      ; 2.206      ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst2|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst7|inst4|clk                                                     ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst8|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.961 ; 2.401 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.375 ; 6.805 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.076 ; 6.464 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.874 ; 6.293 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.253 ; 5.698 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.710 ; 6.186 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.869 ; 5.304 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.514 ; 4.955 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.801 ; 5.236 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.968 ; 4.417 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.375 ; 6.805 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.468 ; 5.865 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.597 ; 5.961 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.818 ; 6.264 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 4.204 ; 4.606 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.465 ; 3.898 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.734 ; 3.150 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.911 ; 2.166 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.930 ; 2.378 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 5.102 ; 5.498 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 4.774 ; 5.168 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 5.102 ; 5.498 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.249 ; 3.373 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.537 ; -1.949 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.854 ; -1.253 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.201 ; -1.596 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.418 ; -1.832 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.360 ; -1.780 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.329 ; -1.742 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.854 ; -1.253 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.474 ; -1.908 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.147 ; -1.568 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.039 ; -1.454 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.922 ; -1.345 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.985 ; -1.414 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.280 ; -1.736 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.026 ; -1.464 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.815 ; -3.191 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.812 ; -2.224 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.361 ; -1.791 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.703 ; -0.910 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.545 ; -1.960 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.527 ; -0.685 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.598 ; -1.999 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -2.304 ; -2.706 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.527 ; -0.685 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 9.177 ; 9.178 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.804 ; 7.693 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.788 ; 7.684 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.734 ; 7.666 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 9.177 ; 9.178 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.767 ; 7.698 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.727 ; 7.655 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.623 ; 7.559 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.451 ; 7.375 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.486 ; 7.396 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.736 ; 7.615 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.664 ; 7.530 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.611 ; 7.549 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.718 ; 6.616 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.855 ; 5.740 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.037 ; 6.007 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.127 ; 5.170 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.149 ; 6.172 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.489 ; 6.460 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.415 ; 5.458 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.828 ; 6.945 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.659 ; 5.734 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.589 ; 5.633 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.484 ; 5.520 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.127 ; 5.170 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.821 ; 5.888 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.191 ; 6.218 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.187 ; 6.210 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.574 ; 5.631 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.066 ; 6.084 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.507 ; 5.555 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.633 ; 5.749 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.645 ; 6.645 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.961 ; 6.961 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.941 ; 6.941 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.961 ; 6.961 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.665 ; 6.665 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.645 ; 6.645 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.645 ; 6.645 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.868 ; 6.868 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.655 ; 6.655 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.830 ; 5.830 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.134 ; 6.134 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.114 ; 6.114 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.134 ; 6.134 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.850 ; 5.850 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.830 ; 5.830 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.830 ; 5.830 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.045 ; 6.045 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.149 ; 6.149 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.840 ; 5.840 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.638     ; 6.729     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.972     ; 7.063     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.972     ; 7.063     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.962     ; 7.053     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.942     ; 7.033     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.962     ; 7.053     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.972     ; 7.063     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.658     ; 6.749     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.638     ; 6.729     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.638     ; 6.729     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.853     ; 6.944     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.972     ; 7.063     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.648     ; 6.739     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.891     ; 5.899     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.211     ; 6.219     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.211     ; 6.219     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.202     ; 6.210     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.182     ; 6.190     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.202     ; 6.210     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.211     ; 6.219     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.911     ; 5.919     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.891     ; 5.899     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.891     ; 5.899     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.098     ; 6.106     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.211     ; 6.219     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.901     ; 5.909     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 204.62 MHz ; 204.62 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.887 ; -115.768          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.887 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.826      ;
; -3.887 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.826      ;
; -3.887 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.826      ;
; -3.887 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.826      ;
; -3.875 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.814      ;
; -3.875 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.814      ;
; -3.875 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.814      ;
; -3.875 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.814      ;
; -3.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.043      ;
; -3.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.043      ;
; -3.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.043      ;
; -3.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.043      ;
; -3.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.043      ;
; -3.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.043      ;
; -3.775 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.043      ;
; -3.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.031      ;
; -3.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.031      ;
; -3.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.031      ;
; -3.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.031      ;
; -3.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.031      ;
; -3.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.031      ;
; -3.763 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 5.031      ;
; -3.617 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.556      ;
; -3.617 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.556      ;
; -3.617 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.556      ;
; -3.617 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.556      ;
; -3.606 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.844      ;
; -3.594 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.832      ;
; -3.570 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.509      ;
; -3.570 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.509      ;
; -3.570 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.509      ;
; -3.570 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.509      ;
; -3.541 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.480      ;
; -3.541 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.480      ;
; -3.541 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.480      ;
; -3.541 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.480      ;
; -3.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.773      ;
; -3.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.773      ;
; -3.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.773      ;
; -3.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.773      ;
; -3.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.773      ;
; -3.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.773      ;
; -3.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.773      ;
; -3.477 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.418      ;
; -3.477 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.418      ;
; -3.477 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.418      ;
; -3.477 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.054     ; 4.418      ;
; -3.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.744      ;
; -3.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.744      ;
; -3.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.744      ;
; -3.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.744      ;
; -3.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.744      ;
; -3.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.744      ;
; -3.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.744      ;
; -3.471 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.730      ;
; -3.459 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.718      ;
; -3.441 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 4.381      ;
; -3.441 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 4.381      ;
; -3.441 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 4.381      ;
; -3.441 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 4.381      ;
; -3.434 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.697      ;
; -3.429 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.697      ;
; -3.429 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.697      ;
; -3.429 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.697      ;
; -3.429 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.697      ;
; -3.429 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.697      ;
; -3.429 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.697      ;
; -3.429 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.697      ;
; -3.422 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.685      ;
; -3.387 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.275      ; 4.657      ;
; -3.387 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.275      ; 4.657      ;
; -3.387 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.275      ; 4.657      ;
; -3.387 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.275      ; 4.657      ;
; -3.387 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.275      ; 4.657      ;
; -3.387 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.275      ; 4.657      ;
; -3.387 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.275      ; 4.657      ;
; -3.355 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.294      ;
; -3.355 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.294      ;
; -3.355 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.294      ;
; -3.355 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.294      ;
; -3.338 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.277      ;
; -3.338 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.277      ;
; -3.338 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.277      ;
; -3.338 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 4.277      ;
; -3.336 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.574      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.600      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.600      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.600      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.600      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.600      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.600      ;
; -3.331 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.274      ; 4.600      ;
; -3.289 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.243      ; 4.527      ;
; -3.287 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.368     ; 3.914      ;
; -3.287 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.368     ; 3.914      ;
; -3.287 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.368     ; 3.914      ;
; -3.287 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.368     ; 3.914      ;
; -3.265 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.533      ;
; -3.265 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.533      ;
; -3.265 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.273      ; 4.533      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                 ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.693 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.907      ;
; 0.698 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.912      ;
; 0.725 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.939      ;
; 0.768 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.982      ;
; 0.770 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.984      ;
; 0.770 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.984      ;
; 0.780 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.994      ;
; 0.793 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.007      ;
; 0.796 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.010      ;
; 0.816 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.030      ;
; 0.866 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.080      ;
; 0.871 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.084      ;
; 0.927 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.141      ;
; 1.007 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.221      ;
; 1.042 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.242      ;
; 1.043 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.257      ;
; 1.057 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.257      ;
; 1.061 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.275      ;
; 1.131 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.327      ;
; 1.211 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.421      ;
; 1.216 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.426      ;
; 1.234 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.777      ;
; 1.239 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.782      ;
; 1.244 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.787      ;
; 1.245 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.788      ;
; 1.245 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.788      ;
; 1.255 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.455      ;
; 1.289 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.481      ;
; 1.347 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.881      ;
; 1.352 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.895      ;
; 1.355 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.547      ;
; 1.368 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.591      ;
; 1.369 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.592      ;
; 1.376 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.386      ; 1.906      ;
; 1.377 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.386      ; 1.907      ;
; 1.378 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.601      ;
; 1.382 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.921      ;
; 1.382 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.921      ;
; 1.389 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.368      ; 1.901      ;
; 1.407 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.625      ;
; 1.416 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.959      ;
; 1.416 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.616      ;
; 1.418 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.961      ;
; 1.425 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.968      ;
; 1.438 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.981      ;
; 1.444 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.987      ;
; 1.444 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 1.987      ;
; 1.446 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.985      ;
; 1.447 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.395      ; 1.986      ;
; 1.470 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.350      ;
; 1.470 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.350      ;
; 1.485 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.028      ;
; 1.493 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.031      ;
; 1.495 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.695      ;
; 1.507 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.725      ;
; 1.515 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.715      ;
; 1.531 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.074      ;
; 1.532 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.075      ;
; 1.552 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4        ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.432      ;
; 1.556 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.436      ;
; 1.567 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.786      ;
; 1.567 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.786      ;
; 1.581 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.800      ;
; 1.587 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.130      ;
; 1.594 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.817      ;
; 1.600 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.823      ;
; 1.601 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.824      ;
; 1.602 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.825      ;
; 1.607 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4        ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.487      ;
; 1.607 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.487      ;
; 1.608 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.488      ;
; 1.635 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.178      ;
; 1.642 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.181      ;
; 1.643 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.182      ;
; 1.664 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.395      ; 2.203      ;
; 1.664 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.268     ; 1.540      ;
; 1.664 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.268     ; 1.540      ;
; 1.665 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.208      ;
; 1.682 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4 ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.560      ;
; 1.682 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4 ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.560      ;
; 1.682 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4  ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.560      ;
; 1.682 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4 ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.560      ;
; 1.682 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4 ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.560      ;
; 1.683 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.217      ;
; 1.683 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.906      ;
; 1.684 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.872      ;
; 1.685 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.908      ;
; 1.687 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.910      ;
; 1.690 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.890      ;
; 1.700 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.243      ;
; 1.701 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.244      ;
; 1.704 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.904      ;
; 1.719 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.599      ;
; 1.728 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.271      ;
; 1.731 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.274      ;
; 1.736 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.950      ;
; 1.741 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.955      ;
; 1.745 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.399      ; 2.288      ;
; 1.755 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.368      ; 2.267      ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst2|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst7|inst4|clk                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst8|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.677 ; 2.031 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.689 ; 6.030 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.380 ; 5.759 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.188 ; 5.612 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.630 ; 5.069 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.094 ; 5.510 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.284 ; 4.701 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.971 ; 4.387 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.252 ; 4.635 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.504 ; 3.894 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.689 ; 6.030 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.859 ; 5.187 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.944 ; 5.270 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.146 ; 5.518 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.775 ; 3.994 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.065 ; 3.401 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.345 ; 2.737 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.817 ; 1.972 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.657 ; 2.014 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 4.548 ; 4.844 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 4.248 ; 4.553 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 4.548 ; 4.844 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.950 ; 3.112 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.299 ; -1.637 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.685 ; -1.015 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.002 ; -1.336 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.195 ; -1.541 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.150 ; -1.501 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.115 ; -1.471 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.685 ; -1.015 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.254 ; -1.595 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.949 ; -1.299 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.841 ; -1.187 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.745 ; -1.096 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.799 ; -1.152 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.075 ; -1.431 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.831 ; -1.204 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.485 ; -2.755 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.545 ; -1.883 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.140 ; -1.504 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.709 ; -0.870 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.315 ; -1.649 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.472 ; -0.694 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.368 ; -1.702 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -2.007 ; -2.352 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.472 ; -0.694 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.610 ; 8.640 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.266 ; 7.159 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.246 ; 7.152 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.195 ; 7.146 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 8.610 ; 8.640 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.229 ; 7.184 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.189 ; 7.144 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.094 ; 7.049 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.932 ; 6.878 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.963 ; 6.886 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.195 ; 7.081 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.138 ; 7.047 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.078 ; 7.041 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.292 ; 6.217 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.523 ; 5.412 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.679 ; 5.695 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.868 ; 4.894 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.816 ; 5.786 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.124 ; 6.095 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.131 ; 5.145 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.543 ; 6.619 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.355 ; 5.412 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.301 ; 5.304 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.203 ; 5.225 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.868 ; 4.894 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.509 ; 5.536 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.857 ; 5.842 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.855 ; 5.825 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.278 ; 5.325 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 5.749 ; 5.699 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.210 ; 5.244 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.322 ; 5.435 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.206 ; 6.208 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.520 ; 6.522 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.520 ; 6.522 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.508 ; 6.510 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.488 ; 6.490 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.508 ; 6.510 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.520 ; 6.522 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.226 ; 6.228 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.206 ; 6.208 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.206 ; 6.208 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.417 ; 6.419 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.520 ; 6.522 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.216 ; 6.218 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.251 ; 5.251 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.553 ; 5.553 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.553 ; 5.553 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.540 ; 5.540 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.520 ; 5.520 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.540 ; 5.540 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.553 ; 5.553 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.271 ; 5.271 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.251 ; 5.251 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.251 ; 5.251 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.453 ; 5.453 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.553 ; 5.553 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.261 ; 5.261 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.237     ; 6.237     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.540     ; 6.540     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.540     ; 6.540     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.531     ; 6.531     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.511     ; 6.511     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.531     ; 6.531     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.540     ; 6.540     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.257     ; 6.257     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.237     ; 6.237     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.237     ; 6.237     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.431     ; 6.431     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.540     ; 6.540     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.247     ; 6.247     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.261     ; 5.362     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.552     ; 5.653     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.552     ; 5.653     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.543     ; 5.644     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.523     ; 5.624     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.543     ; 5.644     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.552     ; 5.653     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.281     ; 5.382     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.261     ; 5.362     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.261     ; 5.362     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.447     ; 5.548     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.552     ; 5.653     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.271     ; 5.372     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.039 ; -54.824           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -50.995                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.039 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.989      ;
; -2.039 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.989      ;
; -2.039 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.989      ;
; -2.039 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.989      ;
; -2.034 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.984      ;
; -2.034 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.984      ;
; -2.034 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.984      ;
; -2.034 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.984      ;
; -1.998 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.143      ;
; -1.998 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.143      ;
; -1.998 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.143      ;
; -1.998 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.143      ;
; -1.998 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.143      ;
; -1.998 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.143      ;
; -1.998 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.143      ;
; -1.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.138      ;
; -1.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.138      ;
; -1.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.138      ;
; -1.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.138      ;
; -1.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.138      ;
; -1.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.138      ;
; -1.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.138      ;
; -1.873 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.999      ;
; -1.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.819      ;
; -1.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.819      ;
; -1.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.819      ;
; -1.869 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.819      ;
; -1.868 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.994      ;
; -1.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.795      ;
; -1.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.795      ;
; -1.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.795      ;
; -1.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.795      ;
; -1.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.973      ;
; -1.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.973      ;
; -1.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.973      ;
; -1.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.973      ;
; -1.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.973      ;
; -1.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.973      ;
; -1.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.973      ;
; -1.827 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.777      ;
; -1.827 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.777      ;
; -1.827 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.777      ;
; -1.827 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.777      ;
; -1.804 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.949      ;
; -1.804 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.949      ;
; -1.804 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.949      ;
; -1.804 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.949      ;
; -1.804 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.949      ;
; -1.804 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.949      ;
; -1.804 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.949      ;
; -1.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.931      ;
; -1.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.931      ;
; -1.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.931      ;
; -1.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.931      ;
; -1.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.931      ;
; -1.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.931      ;
; -1.786 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.931      ;
; -1.766 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.905      ;
; -1.761 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.900      ;
; -1.749 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.700      ;
; -1.749 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.700      ;
; -1.749 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.700      ;
; -1.749 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.700      ;
; -1.748 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.701      ;
; -1.748 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.701      ;
; -1.748 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.701      ;
; -1.748 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.034     ; 2.701      ;
; -1.739 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.880      ;
; -1.734 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.875      ;
; -1.729 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.681      ;
; -1.729 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.681      ;
; -1.729 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.681      ;
; -1.729 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 2.681      ;
; -1.707 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.161      ; 2.855      ;
; -1.707 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.161      ; 2.855      ;
; -1.707 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.161      ; 2.855      ;
; -1.707 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.161      ; 2.855      ;
; -1.707 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.161      ; 2.855      ;
; -1.707 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.161      ; 2.855      ;
; -1.707 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.161      ; 2.855      ;
; -1.703 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.829      ;
; -1.703 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.849      ;
; -1.703 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.849      ;
; -1.703 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.849      ;
; -1.703 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.849      ;
; -1.703 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.849      ;
; -1.703 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.849      ;
; -1.703 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.849      ;
; -1.692 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.642      ;
; -1.692 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.642      ;
; -1.692 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.642      ;
; -1.692 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 2.642      ;
; -1.688 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.835      ;
; -1.688 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.835      ;
; -1.688 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.835      ;
; -1.688 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.835      ;
; -1.688 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.835      ;
; -1.688 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.835      ;
; -1.688 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4  ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.835      ;
; -1.679 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.805      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.412 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.541      ;
; 0.413 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.541      ;
; 0.418 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.546      ;
; 0.452 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.580      ;
; 0.452 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.580      ;
; 0.454 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.582      ;
; 0.460 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.588      ;
; 0.465 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.593      ;
; 0.471 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.599      ;
; 0.489 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.617      ;
; 0.514 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.642      ;
; 0.520 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.648      ;
; 0.554 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.682      ;
; 0.608 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.736      ;
; 0.608 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.729      ;
; 0.631 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.759      ;
; 0.635 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.756      ;
; 0.646 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.774      ;
; 0.665 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.783      ;
; 0.723 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.849      ;
; 0.725 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.048      ;
; 0.728 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.051      ;
; 0.731 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.054      ;
; 0.731 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.054      ;
; 0.731 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.857      ;
; 0.733 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.056      ;
; 0.733 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.854      ;
; 0.757 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.872      ;
; 0.779 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.103      ;
; 0.791 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.108      ;
; 0.800 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.121      ;
; 0.801 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.122      ;
; 0.805 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.031      ; 0.920      ;
; 0.812 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.136      ;
; 0.812 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.126      ;
; 0.813 ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.127      ;
; 0.820 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.951      ;
; 0.822 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.956      ;
; 0.822 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.956      ;
; 0.828 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.949      ;
; 0.833 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.967      ;
; 0.833 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.154      ;
; 0.834 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.155      ;
; 0.841 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.164      ;
; 0.841 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.220      ; 1.145      ;
; 0.849 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.172      ;
; 0.857 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.180      ;
; 0.857 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.180      ;
; 0.859 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.182      ;
; 0.863 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.795      ;
; 0.863 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.795      ;
; 0.867 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.187      ;
; 0.872 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.993      ;
; 0.880 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.001      ;
; 0.883 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.206      ;
; 0.889 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.020      ;
; 0.907 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.230      ;
; 0.907 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.230      ;
; 0.910 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.842      ;
; 0.911 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4        ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.843      ;
; 0.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.258      ;
; 0.954 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.088      ;
; 0.958 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4       ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.890      ;
; 0.959 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.093      ;
; 0.959 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4        ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.891      ;
; 0.959 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.891      ;
; 0.961 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.095      ;
; 0.962 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.286      ;
; 0.963 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.097      ;
; 0.966 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.283      ;
; 0.976 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.029      ; 1.089      ;
; 0.979 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.111      ;
; 0.980 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4      ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.112      ;
; 0.983 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.304      ;
; 0.984 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1     ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.305      ;
; 0.986 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.309      ;
; 0.992 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.113      ;
; 0.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.316      ;
; 0.993 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.316      ;
; 0.993 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.125      ;
; 1.000 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.121      ;
; 1.005 ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2     ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.325      ;
; 1.007 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.141      ;
; 1.009 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4 ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.938      ;
; 1.009 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4 ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.938      ;
; 1.009 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.938      ;
; 1.009 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4 ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.938      ;
; 1.009 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4 ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.938      ;
; 1.009 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.143      ;
; 1.009 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4      ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.143      ;
; 1.011 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.941      ;
; 1.011 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4       ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.941      ;
; 1.020 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.148      ;
; 1.020 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.343      ;
; 1.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.151      ;
; 1.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.346      ;
; 1.026 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4       ; CLK          ; CLK         ; 0.000        ; 0.220      ; 1.330      ;
; 1.028 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4       ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.351      ;
; 1.030 ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4       ; CLK          ; CLK         ; 0.000        ; -0.152     ; 0.962      ;
+-------+-------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst2|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst4|reg_1bit:inst5|inst4                   ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst1|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst6|inst1|inst|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst7|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst8|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst9|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.092 ; 1.702 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.529 ; 4.164 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.383 ; 3.884 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.269 ; 3.774 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 2.933 ; 3.452 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.156 ; 3.738 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.710 ; 3.254 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.514 ; 3.069 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.683 ; 3.295 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 2.215 ; 2.796 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.529 ; 4.164 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.065 ; 3.665 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.137 ; 3.690 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.254 ; 3.871 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.316 ; 2.982 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.907 ; 2.545 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.572 ; 2.149 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.129 ; 1.515 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.082 ; 1.670 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.840 ; 3.472 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.629 ; 3.262 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.840 ; 3.472 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 1.815 ; 2.090 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -0.856 ; -1.448 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.504 ; -1.063 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.691 ; -1.250 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.808 ; -1.379 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.776 ; -1.342 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.745 ; -1.306 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.504 ; -1.063 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.845 ; -1.429 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.663 ; -1.240 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.594 ; -1.165 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.534 ; -1.106 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.577 ; -1.150 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.745 ; -1.346 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.595 ; -1.183 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.553 ; -2.140 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.001 ; -1.605 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.777 ; -1.357 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.425 ; -0.741 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.865 ; -1.431 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.341 ; -0.588 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.906 ; -1.475 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.289 ; -1.843 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.341 ; -0.588 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.560 ; 5.582 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.571 ; 4.576 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.549 ; 4.562 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.538 ; 4.524 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.560 ; 5.582 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.560 ; 4.551 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.539 ; 4.525 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.472 ; 4.464 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.360 ; 4.358 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.380 ; 4.377 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.526 ; 4.520 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.476 ; 4.379 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.458 ; 4.450 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.928 ; 3.896 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.421 ; 3.417 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.622 ; 3.502 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.013 ; 3.099 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.574 ; 3.707 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.763 ; 3.823 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.166 ; 3.267 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.158 ; 4.324 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.311 ; 3.424 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.264 ; 3.372 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.218 ; 3.301 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.013 ; 3.099 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.386 ; 3.504 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.583 ; 3.709 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.585 ; 3.698 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.266 ; 3.357 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.522 ; 3.638 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.217 ; 3.311 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.370 ; 3.369 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.619 ; 4.616 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.811 ; 4.808 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.811 ; 4.808 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.808 ; 4.805 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.788 ; 4.785 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.808 ; 4.805 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.811 ; 4.808 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.639 ; 4.636 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.619 ; 4.616 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.619 ; 4.616 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.744 ; 4.741 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.811 ; 4.808 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.629 ; 4.626 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.429 ; 3.429 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.614 ; 3.614 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.614 ; 3.614 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.591 ; 3.591 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.614 ; 3.614 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.449 ; 3.449 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.429 ; 3.429 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.429 ; 3.429 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.550 ; 3.550 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.614 ; 3.614 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.439 ; 3.439 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.750     ; 4.750     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.966     ; 4.966     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.966     ; 4.966     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.967     ; 4.967     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.947     ; 4.947     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.967     ; 4.967     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.966     ; 4.966     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.770     ; 4.770     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.750     ; 4.750     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.750     ; 4.750     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.887     ; 4.887     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.966     ; 4.966     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.760     ; 4.760     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.532     ; 3.598     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.740     ; 3.806     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.740     ; 3.806     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.741     ; 3.807     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.721     ; 3.787     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.741     ; 3.807     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.740     ; 3.806     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.552     ; 3.618     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.532     ; 3.598     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.532     ; 3.598     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.664     ; 3.730     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.740     ; 3.806     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.542     ; 3.608     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.470   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.470   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -133.596 ; 0.0   ; 0.0      ; 0.0     ; -50.995             ;
;  CLK             ; -133.596 ; 0.000 ; N/A      ; N/A     ; -50.995             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.961 ; 2.401 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.375 ; 6.805 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.076 ; 6.464 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.874 ; 6.293 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.253 ; 5.698 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.710 ; 6.186 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.869 ; 5.304 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.514 ; 4.955 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.801 ; 5.236 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.968 ; 4.417 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.375 ; 6.805 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.468 ; 5.865 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.597 ; 5.961 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.818 ; 6.264 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 4.204 ; 4.606 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.465 ; 3.898 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.734 ; 3.150 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.911 ; 2.166 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.930 ; 2.378 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 5.102 ; 5.498 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 4.774 ; 5.168 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 5.102 ; 5.498 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.249 ; 3.373 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -0.856 ; -1.448 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.504 ; -1.015 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.691 ; -1.250 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.808 ; -1.379 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.776 ; -1.342 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.745 ; -1.306 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.504 ; -1.015 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.845 ; -1.429 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.663 ; -1.240 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.594 ; -1.165 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.534 ; -1.096 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.577 ; -1.150 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.745 ; -1.346 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.595 ; -1.183 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.553 ; -2.140 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.001 ; -1.605 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.777 ; -1.357 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.425 ; -0.741 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.865 ; -1.431 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.341 ; -0.588 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.906 ; -1.475 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.289 ; -1.843 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.341 ; -0.588 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 9.177 ; 9.178 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.804 ; 7.693 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.788 ; 7.684 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.734 ; 7.666 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 9.177 ; 9.178 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.767 ; 7.698 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.727 ; 7.655 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.623 ; 7.559 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.451 ; 7.375 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.486 ; 7.396 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.736 ; 7.615 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.664 ; 7.530 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.611 ; 7.549 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.718 ; 6.616 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.855 ; 5.740 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 6.037 ; 6.007 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.013 ; 3.099 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.574 ; 3.707 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.763 ; 3.823 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.166 ; 3.267 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.158 ; 4.324 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.311 ; 3.424 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.264 ; 3.372 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.218 ; 3.301 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.013 ; 3.099 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.386 ; 3.504 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.583 ; 3.709 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.585 ; 3.698 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.266 ; 3.357 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.522 ; 3.638 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.217 ; 3.311 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.370 ; 3.369 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2968     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2968     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 293   ; 293  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Aug 01 05:50:37 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.470
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.470            -133.596 CLK 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.887
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.887            -115.768 CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.039             -54.824 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.995 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4620 megabytes
    Info: Processing ended: Fri Aug 01 05:50:38 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


