var g_data = {"name":"/home/noname/Documents/project_tiny/Floating_point/Verision1/02_rlt/PSC_unit.sv","src":"module PSC_unit(\n    input logic                     i_add_sub   ,\n\n    input logic                     i_sign_a    ,\n    input logic [7:0]               i_exp_a     ,\n    input logic [23:0]              i_man_a     ,\n\n    input logic                     i_sign_b    ,\n    input logic [7:0]               i_exp_b     ,\n    input logic [23:0]              i_man_b     ,\n\n    output logic                    o_sel_exp   ,\n    output logic [1:0]              o_sel_man    \n);\n\nlogic w_E_one_A, w_E_one_B;\nlogic w_M_zero_A, w_M_zero_B;\n\nassign w_E_one_A    = &i_exp_a;\nassign w_E_one_B    = &i_exp_b;\nassign w_M_zero_A   = ~|i_man_a[22:0];\nassign w_M_zero_B   = ~|i_man_b[22:0];\n\n// assign o_sel_exp = (~i_add_sub & w_E_one_A & w_M_zero_A & w_E_one_B & w_M_zero_B) | (w_E_one_A & w_M_zero_A & i_sign_b & w_E_one_B & w_M_zero_B) | (i_sign_a & w_E_one_A & w_M_zero_A & w_E_one_B & w_M_zero_B);\n// assign o_sel_exp = (w_E_one_A & w_M_zero_A & w_E_one_B & w_M_zero_B);\nassign o_sel_exp = (~i_sign_b & w_E_one_B & ~w_M_zero_B) | (~i_sign_a & w_E_one_A & ~w_M_zero_A) | (w_E_one_A & w_M_zero_A & w_E_one_B & w_M_zero_B);\n\n// assign o_sel_man[1] = (~i_add_sub & ~i_sign_a & w_E_one_A & w_M_zero_A & i_sign_b & w_E_one_B & w_M_zero_B) | (~i_add_sub & i_sign_a & w_E_one_A & w_M_zero_A & ~i_sign_b & w_E_one_B & w_M_zero_B) | (i_add_sub & ~i_sign_a & w_E_one_A & w_M_zero_A & ~i_sign_b & w_E_one_B & w_M_zero_B) | (i_add_sub & i_sign_a & w_E_one_A & w_M_zero_A & i_sign_b & w_E_one_B & w_M_zero_B);\n// assign o_sel_man[1] = (~i_sign_b & w_E_one_B & ~w_M_zero_B) | (~i_sign_a & w_E_one_A & ~w_M_zero_A) | (~i_add_sub & ~i_sign_a & w_E_one_A & i_sign_b & w_E_one_B & w_M_zero_B) | (~i_add_sub & i_sign_a & w_E_one_A & w_M_zero_A & ~i_sign_b & w_E_one_B) | (i_add_sub & ~i_sign_a & w_E_one_A & ~i_sign_b & w_E_one_B);\nassign o_sel_man[1] = (~i_sign_b & w_E_one_B & ~w_M_zero_B) | (~i_sign_a & w_E_one_A & ~w_M_zero_A & ~i_sign_b) | (~i_add_sub & ~i_sign_a & w_E_one_A & ~w_M_zero_A & ~w_M_zero_B) | (~i_add_sub & ~i_sign_a & w_E_one_A & w_E_one_B & w_M_zero_B) | (~i_sign_a & w_E_one_A & ~w_M_zero_A & w_E_one_B) | (~i_sign_a & w_E_one_A & ~i_sign_b & w_E_one_B) | (i_add_sub & i_sign_a & w_E_one_A & w_M_zero_A & i_sign_b & w_E_one_B & w_M_zero_B);\nassign o_sel_man[0] = (~i_add_sub & ~i_sign_a & w_E_one_A & w_M_zero_A & ~i_sign_b & w_E_one_B & w_M_zero_B) | (~i_add_sub & i_sign_a & w_E_one_A & w_M_zero_A & i_sign_b & w_E_one_B & w_M_zero_B) | (i_add_sub & ~i_sign_a & w_E_one_A & w_M_zero_A & i_sign_b & w_E_one_B & w_M_zero_B) | (i_add_sub & i_sign_a & w_E_one_A & w_M_zero_A & ~i_sign_b & w_E_one_B & w_M_zero_B);\n\nendmodule\n","lang":"verilog"};
processSrcData(g_data);