TimeQuest Timing Analyzer report for Calc
Mon Mar 30 02:33:52 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'my_clk'
 14. Slow 1200mV 85C Model Hold: 'my_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'my_clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'my_clk'
 30. Slow 1200mV 0C Model Hold: 'my_clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'my_clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'my_clk'
 45. Fast 1200mV 0C Model Hold: 'my_clk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'my_clk'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Fast 1200mV 0C Model Metastability Report
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Calc                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Calc.out.sdc  ; OK     ; Mon Mar 30 02:33:49 2015 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period   ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; my_clk     ; Base ; 1000.000 ; 1.0 MHz   ; 0.000 ; 500.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { TCLK } ;
+------------+------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 54.34 MHz ; 54.34 MHz       ; my_clk     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+---------+------------------+
; Clock  ; Slack   ; End Point TNS    ;
+--------+---------+------------------+
; my_clk ; 981.599 ; 0.000            ;
+--------+---------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; my_clk ; 0.476 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+---------+--------------------------------+
; Clock  ; Slack   ; End Point TNS                  ;
+--------+---------+--------------------------------+
; my_clk ; 499.675 ; 0.000                          ;
+--------+---------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'my_clk'                                                                                                                       ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 981.599 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 18.353     ;
; 981.674 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 18.278     ;
; 981.712 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 18.241     ;
; 981.823 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 18.132     ;
; 981.932 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 18.021     ;
; 982.348 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 17.607     ;
; 982.381 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 17.574     ;
; 982.531 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 17.424     ;
; 982.913 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 17.042     ;
; 983.337 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 16.618     ;
; 983.541 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 16.414     ;
; 983.595 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.059     ; 16.361     ;
; 984.144 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 15.808     ;
; 984.219 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 15.733     ;
; 984.257 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 15.696     ;
; 984.324 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 15.628     ;
; 984.368 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 15.587     ;
; 984.477 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 15.476     ;
; 984.893 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 15.062     ;
; 984.926 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 15.029     ;
; 985.076 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 14.879     ;
; 985.458 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 14.497     ;
; 985.847 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 14.105     ;
; 985.882 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 14.073     ;
; 985.922 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 14.030     ;
; 985.960 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 13.993     ;
; 986.022 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 13.930     ;
; 986.071 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 13.884     ;
; 986.086 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 13.869     ;
; 986.140 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.059     ; 13.816     ;
; 986.180 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 13.773     ;
; 986.596 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 13.359     ;
; 986.629 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 13.326     ;
; 986.779 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 13.176     ;
; 986.869 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 13.083     ;
; 987.161 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 12.794     ;
; 987.585 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 12.370     ;
; 987.789 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 12.166     ;
; 987.843 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.059     ; 12.113     ;
; 988.051 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 11.901     ;
; 988.126 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 11.826     ;
; 988.164 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 11.789     ;
; 988.275 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 11.680     ;
; 988.333 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 11.619     ;
; 988.384 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 11.569     ;
; 988.567 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 11.385     ;
; 988.572 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 11.380     ;
; 988.800 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 11.155     ;
; 988.833 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 11.122     ;
; 988.983 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 10.972     ;
; 989.365 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 10.590     ;
; 989.621 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 10.331     ;
; 989.696 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 10.256     ;
; 989.734 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 10.219     ;
; 989.789 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 10.166     ;
; 989.845 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 10.110     ;
; 989.954 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 9.999      ;
; 989.993 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 9.962      ;
; 990.047 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.059     ; 9.909      ;
; 990.218 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 9.734      ;
; 990.270 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 9.682      ;
; 990.370 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 9.585      ;
; 990.403 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 9.552      ;
; 990.496 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 9.457      ;
; 990.545 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 9.408      ;
; 990.553 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 9.402      ;
; 990.716 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 9.237      ;
; 990.765 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 9.188      ;
; 990.776 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 9.176      ;
; 990.878 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 9.074      ;
; 990.889 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 9.064      ;
; 990.935 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 9.020      ;
; 991.109 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.062     ; 8.844      ;
; 991.230 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 8.722      ;
; 991.359 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 8.596      ;
; 991.536 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 8.416      ;
; 991.563 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 8.392      ;
; 991.570 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 8.385      ;
; 991.617 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.059     ; 8.339      ;
; 991.619 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 8.336      ;
; 991.933 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 8.019      ;
; 991.963 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 7.992      ;
; 991.982 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.970      ;
; 992.207 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.745      ;
; 992.216 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.736      ;
; 992.265 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.687      ;
; 992.282 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.670      ;
; 992.326 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.626      ;
; 992.346 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.606      ;
; 992.373 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.579      ;
; 992.373 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 7.582      ;
; 992.397 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.555      ;
; 992.431 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 7.524      ;
; 992.440 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 7.515      ;
; 992.457 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 7.498      ;
; 992.474 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.478      ;
; 992.481 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.471      ;
; 992.489 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 7.466      ;
; 992.556 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.060     ; 7.399      ;
; 992.581 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.063     ; 7.371      ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'my_clk'                                                                                                                       ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.476 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.696      ;
; 0.477 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.697      ;
; 0.478 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.698      ;
; 0.486 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.705      ;
; 0.488 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.707      ;
; 0.488 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.707      ;
; 0.488 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.707      ;
; 0.488 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.707      ;
; 0.488 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.707      ;
; 0.489 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.708      ;
; 0.489 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.708      ;
; 0.551 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.771      ;
; 0.553 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.773      ;
; 0.553 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 0.773      ;
; 0.597 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.816      ;
; 0.597 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.816      ;
; 0.597 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.816      ;
; 0.598 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.817      ;
; 0.598 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.817      ;
; 0.598 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.817      ;
; 0.599 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.818      ;
; 0.599 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.818      ;
; 0.600 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.819      ;
; 0.600 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.819      ;
; 0.601 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.820      ;
; 0.601 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.820      ;
; 0.602 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.821      ;
; 0.611 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.830      ;
; 0.611 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.830      ;
; 0.612 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.831      ;
; 0.641 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.860      ;
; 0.667 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.886      ;
; 0.734 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.953      ;
; 0.734 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.953      ;
; 0.772 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.991      ;
; 0.774 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 0.993      ;
; 0.866 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.086      ;
; 0.878 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.062      ; 1.097      ;
; 1.059 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.275      ;
; 1.075 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 1.298      ;
; 1.077 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.066      ; 1.300      ;
; 1.133 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.353      ;
; 1.134 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.354      ;
; 1.135 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.355      ;
; 1.135 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.355      ;
; 1.135 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.355      ;
; 1.136 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.356      ;
; 1.136 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.356      ;
; 1.137 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.357      ;
; 1.263 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.483      ;
; 1.376 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.592      ;
; 1.425 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.641      ;
; 1.433 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.653      ;
; 1.434 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.654      ;
; 1.434 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.654      ;
; 1.435 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.655      ;
; 1.437 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.657      ;
; 1.450 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.670      ;
; 1.450 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.670      ;
; 1.452 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.672      ;
; 1.460 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.676      ;
; 1.478 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.698      ;
; 1.479 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.699      ;
; 1.480 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.700      ;
; 1.480 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.700      ;
; 1.480 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.700      ;
; 1.481 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.697      ;
; 1.481 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.701      ;
; 1.481 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.701      ;
; 1.482 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.702      ;
; 1.544 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.764      ;
; 1.545 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.765      ;
; 1.545 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.765      ;
; 1.546 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.766      ;
; 1.547 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.767      ;
; 1.548 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.768      ;
; 1.556 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.776      ;
; 1.561 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.781      ;
; 1.561 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.781      ;
; 1.561 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.781      ;
; 1.561 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.781      ;
; 1.562 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.782      ;
; 1.563 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.783      ;
; 1.574 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.790      ;
; 1.658 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.878      ;
; 1.660 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.876      ;
; 1.660 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.876      ;
; 1.661 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.877      ;
; 1.661 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.877      ;
; 1.663 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.879      ;
; 1.665 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.881      ;
; 1.665 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.881      ;
; 1.667 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.887      ;
; 1.672 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.892      ;
; 1.672 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.892      ;
; 1.673 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.063      ; 1.893      ;
; 1.771 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.987      ;
; 1.771 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.987      ;
; 1.772 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.988      ;
; 1.772 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.059      ; 1.988      ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'my_clk'                                                                     ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]   ;
; 499.675 ; 499.859      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10]  ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11]  ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12]  ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13]  ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_DR      ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_capture ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_idle    ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_shift   ;
; 499.676 ; 499.860      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_update  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ;
; 499.677 ; 499.861      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ;
; 499.835 ; 499.835      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; TCLK~inputclkctrl|inclk[0]            ;
; 499.835 ; 499.835      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; TCLK~input|o                          ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[13]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[14]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[15]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[16]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[17]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[18]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[19]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[0]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[14]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[15]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[16]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[17]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[18]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[19]|clk                  ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[1]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[2]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[3]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[5]|clk                   ;
; 499.837 ; 499.837      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[7]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[0]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[10]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[11]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[12]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[1]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[2]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[3]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[4]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[5]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[6]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[7]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[8]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[9]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[10]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[11]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[12]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[13]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[4]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[6]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[8]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[9]|clk                   ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[0]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[1]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[2]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[3]|clk                  ;
; 499.838 ; 499.838      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[4]|clk                  ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; 1.890  ; 2.391  ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; 18.834 ; 19.387 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; 18.874 ; 19.321 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; -1.486 ; -1.965 ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; -2.100 ; -2.552 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; -1.391 ; -1.894 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; my_clk     ; 24.224 ; 24.475 ; Rise       ; my_clk          ;
;  LED[0]   ; my_clk     ; 24.224 ; 24.475 ; Rise       ; my_clk          ;
;  LED[1]   ; my_clk     ; 21.643 ; 21.679 ; Rise       ; my_clk          ;
;  LED[2]   ; my_clk     ; 20.011 ; 20.108 ; Rise       ; my_clk          ;
;  LED[3]   ; my_clk     ; 16.809 ; 16.708 ; Rise       ; my_clk          ;
;  LED[4]   ; my_clk     ; 15.956 ; 16.240 ; Rise       ; my_clk          ;
;  LED[5]   ; my_clk     ; 15.758 ; 16.035 ; Rise       ; my_clk          ;
;  LED[6]   ; my_clk     ; 14.368 ; 14.462 ; Rise       ; my_clk          ;
;  LED[7]   ; my_clk     ; 17.311 ; 17.549 ; Rise       ; my_clk          ;
; TDO       ; my_clk     ; 5.972  ; 5.984  ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; my_clk     ; 7.148  ; 7.186  ; Rise       ; my_clk          ;
;  LED[0]   ; my_clk     ; 7.594  ; 7.585  ; Rise       ; my_clk          ;
;  LED[1]   ; my_clk     ; 8.053  ; 8.015  ; Rise       ; my_clk          ;
;  LED[2]   ; my_clk     ; 8.127  ; 8.062  ; Rise       ; my_clk          ;
;  LED[3]   ; my_clk     ; 7.510  ; 7.489  ; Rise       ; my_clk          ;
;  LED[4]   ; my_clk     ; 8.657  ; 8.695  ; Rise       ; my_clk          ;
;  LED[5]   ; my_clk     ; 8.445  ; 8.544  ; Rise       ; my_clk          ;
;  LED[6]   ; my_clk     ; 7.148  ; 7.186  ; Rise       ; my_clk          ;
;  LED[7]   ; my_clk     ; 10.372 ; 10.524 ; Rise       ; my_clk          ;
; TDO       ; my_clk     ; 5.774  ; 5.784  ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; TMS        ; LED[0]      ; 24.626 ; 24.877 ; 25.179 ; 25.430 ;
; TMS        ; LED[1]      ; 22.045 ; 22.081 ; 22.598 ; 22.634 ;
; TMS        ; LED[2]      ; 20.413 ; 20.510 ; 20.966 ; 21.063 ;
; TMS        ; LED[3]      ; 17.211 ; 17.110 ; 17.764 ; 17.663 ;
; TMS        ; LED[4]      ; 16.358 ; 16.642 ; 16.911 ; 17.195 ;
; TMS        ; LED[5]      ; 16.277 ; 16.554 ; 16.826 ; 17.103 ;
; TMS        ; LED[6]      ; 14.887 ; 14.981 ; 15.436 ; 15.530 ;
; TMS        ; LED[7]      ; 17.830 ; 18.068 ; 18.379 ; 18.617 ;
; TRST       ; LED[0]      ; 24.666 ; 24.917 ; 25.113 ; 25.364 ;
; TRST       ; LED[1]      ; 22.085 ; 22.121 ; 22.532 ; 22.568 ;
; TRST       ; LED[2]      ; 20.453 ; 20.550 ; 20.900 ; 20.997 ;
; TRST       ; LED[3]      ; 17.251 ; 17.150 ; 17.698 ; 17.597 ;
; TRST       ; LED[4]      ; 16.398 ; 16.682 ; 16.845 ; 17.129 ;
; TRST       ; LED[5]      ; 16.313 ; 16.590 ; 16.764 ; 17.041 ;
; TRST       ; LED[6]      ; 14.923 ; 15.017 ; 15.374 ; 15.468 ;
; TRST       ; LED[7]      ; 17.866 ; 18.104 ; 18.317 ; 18.555 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; TMS        ; LED[0]      ; 10.188 ; 10.178 ; 10.694 ; 10.655 ;
; TMS        ; LED[1]      ; 10.323 ; 10.042 ; 10.559 ; 10.778 ;
; TMS        ; LED[2]      ; 10.720 ; 10.655 ; 11.197 ; 11.132 ;
; TMS        ; LED[3]      ; 10.104 ; 10.083 ; 10.587 ; 10.575 ;
; TMS        ; LED[4]      ; 10.329 ; 10.316 ; 10.798 ; 10.826 ;
; TMS        ; LED[5]      ; 11.038 ; 11.137 ; 11.515 ; 11.614 ;
; TMS        ; LED[6]      ; 9.741  ; 9.779  ; 10.218 ; 10.256 ;
; TMS        ; LED[7]      ; 12.965 ; 13.117 ; 13.442 ; 13.594 ;
; TRST       ; LED[0]      ; 10.223 ; 10.184 ; 10.677 ; 10.667 ;
; TRST       ; LED[1]      ; 10.088 ; 10.307 ; 10.812 ; 10.531 ;
; TRST       ; LED[2]      ; 10.726 ; 10.661 ; 11.209 ; 11.144 ;
; TRST       ; LED[3]      ; 10.116 ; 10.104 ; 10.593 ; 10.572 ;
; TRST       ; LED[4]      ; 10.327 ; 10.355 ; 10.818 ; 10.805 ;
; TRST       ; LED[5]      ; 11.044 ; 11.143 ; 11.527 ; 11.626 ;
; TRST       ; LED[6]      ; 9.747  ; 9.785  ; 10.230 ; 10.268 ;
; TRST       ; LED[7]      ; 12.971 ; 13.123 ; 13.454 ; 13.606 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 61.04 MHz ; 61.04 MHz       ; my_clk     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; my_clk ; 983.616 ; 0.000           ;
+--------+---------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; my_clk ; 0.430 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+---------+-------------------------------+
; Clock  ; Slack   ; End Point TNS                 ;
+--------+---------+-------------------------------+
; my_clk ; 499.694 ; 0.000                         ;
+--------+---------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'my_clk'                                                                                                                        ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 983.616 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 16.343     ;
; 983.676 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 16.284     ;
; 983.709 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 16.251     ;
; 983.817 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 16.144     ;
; 983.866 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 16.094     ;
; 984.279 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 15.682     ;
; 984.345 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 15.616     ;
; 984.474 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 15.487     ;
; 984.814 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 15.147     ;
; 985.193 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 14.768     ;
; 985.352 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 14.609     ;
; 985.416 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.053     ; 14.546     ;
; 985.881 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 14.078     ;
; 985.941 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 14.019     ;
; 985.974 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 13.986     ;
; 986.073 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 13.886     ;
; 986.082 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 13.879     ;
; 986.131 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 13.829     ;
; 986.544 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 13.417     ;
; 986.610 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 13.351     ;
; 986.739 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 13.222     ;
; 987.079 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 12.882     ;
; 987.365 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 12.594     ;
; 987.425 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 12.535     ;
; 987.458 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 12.503     ;
; 987.458 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 12.502     ;
; 987.566 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 12.395     ;
; 987.575 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 12.384     ;
; 987.615 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 12.345     ;
; 987.617 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 12.344     ;
; 987.681 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.053     ; 12.281     ;
; 988.028 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 11.933     ;
; 988.094 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 11.867     ;
; 988.223 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 11.738     ;
; 988.338 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 11.621     ;
; 988.563 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 11.398     ;
; 988.942 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 11.019     ;
; 989.101 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 10.860     ;
; 989.165 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.053     ; 10.797     ;
; 989.307 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 10.652     ;
; 989.367 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 10.593     ;
; 989.400 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 10.560     ;
; 989.508 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 10.453     ;
; 989.557 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 10.403     ;
; 989.592 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 10.368     ;
; 989.822 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 10.137     ;
; 989.840 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 10.119     ;
; 989.970 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 9.991      ;
; 990.036 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 9.925      ;
; 990.165 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 9.796      ;
; 990.505 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 9.456      ;
; 990.720 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 9.239      ;
; 990.780 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 9.180      ;
; 990.813 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 9.147      ;
; 990.884 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 9.077      ;
; 990.921 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 9.040      ;
; 990.970 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 8.990      ;
; 991.043 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 8.918      ;
; 991.107 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.053     ; 8.855      ;
; 991.289 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 8.671      ;
; 991.324 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 8.635      ;
; 991.383 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 8.578      ;
; 991.449 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 8.512      ;
; 991.508 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 8.452      ;
; 991.525 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 8.435      ;
; 991.578 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 8.383      ;
; 991.665 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 8.295      ;
; 991.682 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 8.278      ;
; 991.764 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 8.195      ;
; 991.857 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 8.103      ;
; 991.864 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 8.096      ;
; 991.918 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 8.043      ;
; 992.021 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 7.939      ;
; 992.126 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 7.834      ;
; 992.297 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 7.664      ;
; 992.402 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 7.558      ;
; 992.456 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 7.505      ;
; 992.503 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 7.458      ;
; 992.520 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.053     ; 7.442      ;
; 992.520 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 7.441      ;
; 992.806 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 7.154      ;
; 992.823 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 7.137      ;
; 992.859 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 7.102      ;
; 993.019 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 6.940      ;
; 993.079 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 6.881      ;
; 993.082 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 6.878      ;
; 993.099 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 6.861      ;
; 993.132 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 6.828      ;
; 993.162 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 6.798      ;
; 993.162 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 6.798      ;
; 993.177 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 6.782      ;
; 993.220 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 6.741      ;
; 993.236 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 6.725      ;
; 993.258 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 6.703      ;
; 993.266 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.056     ; 6.693      ;
; 993.281 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 6.680      ;
; 993.298 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 6.663      ;
; 993.313 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 6.647      ;
; 993.341 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.055     ; 6.619      ;
; 993.374 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.054     ; 6.587      ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'my_clk'                                                                                                                        ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.430 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.629      ;
; 0.432 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.631      ;
; 0.432 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.631      ;
; 0.438 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.637      ;
; 0.439 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.638      ;
; 0.440 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.639      ;
; 0.440 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.639      ;
; 0.441 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.640      ;
; 0.496 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.695      ;
; 0.498 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.697      ;
; 0.534 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 0.734      ;
; 0.535 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.734      ;
; 0.535 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.734      ;
; 0.536 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.735      ;
; 0.536 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.735      ;
; 0.536 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.735      ;
; 0.537 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 0.737      ;
; 0.537 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.736      ;
; 0.537 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 0.737      ;
; 0.538 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 0.738      ;
; 0.538 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.737      ;
; 0.538 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 0.738      ;
; 0.539 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.738      ;
; 0.549 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.748      ;
; 0.550 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.749      ;
; 0.550 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.749      ;
; 0.588 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.787      ;
; 0.610 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.809      ;
; 0.670 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.869      ;
; 0.672 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 0.871      ;
; 0.703 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 0.903      ;
; 0.706 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 0.906      ;
; 0.801 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.000      ;
; 0.805 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.004      ;
; 0.966 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 1.164      ;
; 0.997 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 1.199      ;
; 0.999 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.058      ; 1.201      ;
; 1.037 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.236      ;
; 1.038 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.237      ;
; 1.039 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.238      ;
; 1.041 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.240      ;
; 1.041 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.240      ;
; 1.041 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.240      ;
; 1.042 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.241      ;
; 1.157 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.357      ;
; 1.244 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 1.442      ;
; 1.294 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 1.492      ;
; 1.318 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.518      ;
; 1.319 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.519      ;
; 1.319 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.519      ;
; 1.320 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.520      ;
; 1.322 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.522      ;
; 1.323 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 1.521      ;
; 1.331 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.530      ;
; 1.332 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.531      ;
; 1.333 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.532      ;
; 1.346 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 1.544      ;
; 1.352 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.551      ;
; 1.353 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.552      ;
; 1.353 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.552      ;
; 1.354 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.553      ;
; 1.356 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.555      ;
; 1.356 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.555      ;
; 1.356 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.555      ;
; 1.357 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.556      ;
; 1.415 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.615      ;
; 1.418 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.618      ;
; 1.419 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.619      ;
; 1.419 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.619      ;
; 1.420 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.620      ;
; 1.422 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.622      ;
; 1.428 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.627      ;
; 1.431 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.630      ;
; 1.432 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.631      ;
; 1.433 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.632      ;
; 1.434 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.633      ;
; 1.435 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.634      ;
; 1.436 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.635      ;
; 1.438 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.054      ; 1.636      ;
; 1.515 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.712      ;
; 1.515 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.712      ;
; 1.515 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.712      ;
; 1.515 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.712      ;
; 1.515 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.056      ; 1.715      ;
; 1.517 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.714      ;
; 1.519 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.716      ;
; 1.519 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.716      ;
; 1.528 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.727      ;
; 1.534 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.733      ;
; 1.535 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.734      ;
; 1.536 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.055      ; 1.735      ;
; 1.615 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.812      ;
; 1.615 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.812      ;
; 1.615 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.812      ;
; 1.615 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.053      ; 1.812      ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'my_clk'                                                                      ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]   ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ;
; 499.694 ; 499.878      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_DR      ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_capture ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_idle    ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_shift   ;
; 499.695 ; 499.879      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_update  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[0]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[10]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[11]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[12]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[13]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[14]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[15]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[16]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[17]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[18]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[19]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[1]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[2]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[3]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[4]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[5]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[6]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[7]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[8]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[9]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[0]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[10]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[11]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[12]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[13]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[14]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[15]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[16]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[17]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[18]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[19]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[1]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[2]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[3]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[4]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[5]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[6]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[7]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[8]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[9]|clk                   ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[0]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[1]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[2]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[3]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[4]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[5]|clk                  ;
; 499.854 ; 499.854      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[6]|clk                  ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; 1.635  ; 2.032  ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; 16.773 ; 17.142 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; 16.738 ; 17.164 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; -1.277 ; -1.657 ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; -1.815 ; -2.193 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; -1.191 ; -1.596 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; my_clk     ; 21.629 ; 21.817 ; Rise       ; my_clk          ;
;  LED[0]   ; my_clk     ; 21.629 ; 21.817 ; Rise       ; my_clk          ;
;  LED[1]   ; my_clk     ; 19.336 ; 19.342 ; Rise       ; my_clk          ;
;  LED[2]   ; my_clk     ; 17.899 ; 17.974 ; Rise       ; my_clk          ;
;  LED[3]   ; my_clk     ; 15.028 ; 14.917 ; Rise       ; my_clk          ;
;  LED[4]   ; my_clk     ; 14.377 ; 14.521 ; Rise       ; my_clk          ;
;  LED[5]   ; my_clk     ; 14.174 ; 14.289 ; Rise       ; my_clk          ;
;  LED[6]   ; my_clk     ; 12.935 ; 12.927 ; Rise       ; my_clk          ;
;  LED[7]   ; my_clk     ; 15.619 ; 15.626 ; Rise       ; my_clk          ;
; TDO       ; my_clk     ; 5.342  ; 5.334  ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; my_clk     ; 6.435 ; 6.422 ; Rise       ; my_clk          ;
;  LED[0]   ; my_clk     ; 6.807 ; 6.808 ; Rise       ; my_clk          ;
;  LED[1]   ; my_clk     ; 7.239 ; 7.186 ; Rise       ; my_clk          ;
;  LED[2]   ; my_clk     ; 7.303 ; 7.245 ; Rise       ; my_clk          ;
;  LED[3]   ; my_clk     ; 6.735 ; 6.691 ; Rise       ; my_clk          ;
;  LED[4]   ; my_clk     ; 7.837 ; 7.753 ; Rise       ; my_clk          ;
;  LED[5]   ; my_clk     ; 7.595 ; 7.597 ; Rise       ; my_clk          ;
;  LED[6]   ; my_clk     ; 6.435 ; 6.422 ; Rise       ; my_clk          ;
;  LED[7]   ; my_clk     ; 9.385 ; 9.354 ; Rise       ; my_clk          ;
; TDO       ; my_clk     ; 5.154 ; 5.145 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; TMS        ; LED[0]      ; 21.990 ; 22.178 ; 22.359 ; 22.547 ;
; TMS        ; LED[1]      ; 19.697 ; 19.703 ; 20.066 ; 20.072 ;
; TMS        ; LED[2]      ; 18.260 ; 18.335 ; 18.629 ; 18.704 ;
; TMS        ; LED[3]      ; 15.389 ; 15.278 ; 15.758 ; 15.647 ;
; TMS        ; LED[4]      ; 14.738 ; 14.882 ; 15.107 ; 15.251 ;
; TMS        ; LED[5]      ; 14.628 ; 14.743 ; 14.993 ; 15.108 ;
; TMS        ; LED[6]      ; 13.389 ; 13.381 ; 13.754 ; 13.746 ;
; TMS        ; LED[7]      ; 16.073 ; 16.080 ; 16.438 ; 16.445 ;
; TRST       ; LED[0]      ; 21.955 ; 22.143 ; 22.381 ; 22.569 ;
; TRST       ; LED[1]      ; 19.662 ; 19.668 ; 20.088 ; 20.094 ;
; TRST       ; LED[2]      ; 18.225 ; 18.300 ; 18.651 ; 18.726 ;
; TRST       ; LED[3]      ; 15.354 ; 15.243 ; 15.780 ; 15.669 ;
; TRST       ; LED[4]      ; 14.703 ; 14.847 ; 15.129 ; 15.273 ;
; TRST       ; LED[5]      ; 14.589 ; 14.704 ; 15.019 ; 15.134 ;
; TRST       ; LED[6]      ; 13.350 ; 13.342 ; 13.780 ; 13.772 ;
; TRST       ; LED[7]      ; 16.034 ; 16.041 ; 16.464 ; 16.471 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; TMS        ; LED[0]      ; 9.085  ; 9.086  ; 9.444  ; 9.418  ;
; TMS        ; LED[1]      ; 9.249  ; 8.976  ; 9.355  ; 9.526  ;
; TMS        ; LED[2]      ; 9.581  ; 9.523  ; 9.936  ; 9.855  ;
; TMS        ; LED[3]      ; 9.013  ; 8.969  ; 9.372  ; 9.328  ;
; TMS        ; LED[4]      ; 9.287  ; 9.186  ; 9.619  ; 9.553  ;
; TMS        ; LED[5]      ; 9.873  ; 9.875  ; 10.205 ; 10.207 ;
; TMS        ; LED[6]      ; 8.713  ; 8.700  ; 9.045  ; 9.032  ;
; TMS        ; LED[7]      ; 11.663 ; 11.632 ; 11.995 ; 11.964 ;
; TRST       ; LED[0]      ; 9.076  ; 9.050  ; 9.476  ; 9.477  ;
; TRST       ; LED[1]      ; 8.987  ; 9.158  ; 9.640  ; 9.367  ;
; TRST       ; LED[2]      ; 9.568  ; 9.487  ; 9.972  ; 9.914  ;
; TRST       ; LED[3]      ; 9.004  ; 8.960  ; 9.404  ; 9.360  ;
; TRST       ; LED[4]      ; 9.251  ; 9.185  ; 9.678  ; 9.577  ;
; TRST       ; LED[5]      ; 9.837  ; 9.839  ; 10.264 ; 10.266 ;
; TRST       ; LED[6]      ; 8.677  ; 8.664  ; 9.104  ; 9.091  ;
; TRST       ; LED[7]      ; 11.627 ; 11.596 ; 12.054 ; 12.023 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+---------+-----------------+
; Clock  ; Slack   ; End Point TNS   ;
+--------+---------+-----------------+
; my_clk ; 989.702 ; 0.000           ;
+--------+---------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; my_clk ; 0.251 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+---------+-------------------------------+
; Clock  ; Slack   ; End Point TNS                 ;
+--------+---------+-------------------------------+
; my_clk ; 499.445 ; 0.000                         ;
+--------+---------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'my_clk'                                                                                                                        ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 989.702 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 10.268     ;
; 989.788 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 10.181     ;
; 989.821 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 10.148     ;
; 989.859 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 10.111     ;
; 989.936 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 10.036     ;
; 990.202 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 9.770      ;
; 990.205 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 9.767      ;
; 990.280 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 9.692      ;
; 990.505 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 9.467      ;
; 990.735 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 9.237      ;
; 990.851 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 9.121      ;
; 990.852 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 9.120      ;
; 991.111 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 8.859      ;
; 991.197 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 8.772      ;
; 991.230 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 8.739      ;
; 991.237 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 8.732      ;
; 991.268 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 8.702      ;
; 991.345 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 8.627      ;
; 991.611 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 8.361      ;
; 991.614 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 8.358      ;
; 991.689 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 8.283      ;
; 991.914 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 8.058      ;
; 992.037 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 7.933      ;
; 992.123 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 7.846      ;
; 992.144 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 7.828      ;
; 992.144 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 7.825      ;
; 992.156 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 7.813      ;
; 992.194 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 7.776      ;
; 992.260 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 7.712      ;
; 992.261 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 7.711      ;
; 992.271 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 7.701      ;
; 992.537 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 7.435      ;
; 992.540 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 7.432      ;
; 992.615 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 7.357      ;
; 992.646 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 7.323      ;
; 992.840 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 7.132      ;
; 993.070 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 6.902      ;
; 993.186 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 6.786      ;
; 993.187 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 6.785      ;
; 993.298 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 6.672      ;
; 993.384 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 6.585      ;
; 993.417 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 6.552      ;
; 993.455 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 6.515      ;
; 993.458 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 6.511      ;
; 993.532 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 6.440      ;
; 993.553 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 6.416      ;
; 993.572 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 6.397      ;
; 993.798 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 6.174      ;
; 993.801 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 6.171      ;
; 993.876 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 6.096      ;
; 994.101 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.871      ;
; 994.153 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 5.817      ;
; 994.239 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 5.730      ;
; 994.272 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 5.697      ;
; 994.310 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 5.660      ;
; 994.331 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.641      ;
; 994.387 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.585      ;
; 994.447 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.525      ;
; 994.448 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.524      ;
; 994.479 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 5.490      ;
; 994.491 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 5.478      ;
; 994.550 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 5.420      ;
; 994.562 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 5.408      ;
; 994.653 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.319      ;
; 994.656 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.316      ;
; 994.707 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 5.263      ;
; 994.719 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 5.251      ;
; 994.731 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.241      ;
; 994.758 ; Scan_Chain:SC|current_state.s_idle   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 5.212      ;
; 994.833 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 5.136      ;
; 994.855 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 5.114      ;
; 994.867 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 5.102      ;
; 994.915 ; Scan_Chain:SC|current_state.s_update ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.037     ; 5.055      ;
; 994.956 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 5.016      ;
; 995.118 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.851      ;
; 995.186 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.786      ;
; 995.195 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.777      ;
; 995.207 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.765      ;
; 995.302 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.670      ;
; 995.303 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.669      ;
; 995.377 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.592      ;
; 995.389 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.580      ;
; 995.403 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.569      ;
; 995.562 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.407      ;
; 995.579 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.390      ;
; 995.585 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.384      ;
; 995.588 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.381      ;
; 995.591 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.378      ;
; 995.638 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.334      ;
; 995.684 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.285      ;
; 995.685 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.287      ;
; 995.688 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.281      ;
; 995.709 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.263      ;
; 995.717 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.252      ;
; 995.721 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.251      ;
; 995.742 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.227      ;
; 995.746 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.223      ;
; 995.758 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.214      ;
; 995.767 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.038     ; 4.202      ;
; 995.787 ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 1000.000     ; -0.035     ; 4.185      ;
+---------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'my_clk'                                                                                                                        ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.251 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.373      ;
; 0.254 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.376      ;
; 0.255 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.377      ;
; 0.255 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.377      ;
; 0.255 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.377      ;
; 0.256 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.378      ;
; 0.256 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.378      ;
; 0.257 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.379      ;
; 0.257 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.379      ;
; 0.293 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.416      ;
; 0.318 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.440      ;
; 0.319 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.441      ;
; 0.319 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.441      ;
; 0.319 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.441      ;
; 0.319 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.441      ;
; 0.319 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.441      ;
; 0.319 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.441      ;
; 0.320 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.442      ;
; 0.320 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.442      ;
; 0.320 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.442      ;
; 0.321 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.443      ;
; 0.321 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.443      ;
; 0.322 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.444      ;
; 0.325 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.447      ;
; 0.326 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.448      ;
; 0.326 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.448      ;
; 0.331 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.453      ;
; 0.346 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.468      ;
; 0.386 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.508      ;
; 0.388 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.510      ;
; 0.403 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.525      ;
; 0.405 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.527      ;
; 0.455 ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.576      ;
; 0.463 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.584      ;
; 0.562 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.681      ;
; 0.571 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13] ; my_clk       ; my_clk      ; 0.000        ; 0.041      ; 0.696      ;
; 0.572 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.041      ; 0.697      ;
; 0.596 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.717      ;
; 0.596 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.718      ;
; 0.597 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.718      ;
; 0.657 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.779      ;
; 0.724 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.843      ;
; 0.752 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.874      ;
; 0.755 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.877      ;
; 0.756 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.878      ;
; 0.757 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.879      ;
; 0.758 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.877      ;
; 0.758 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.880      ;
; 0.760 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.882      ;
; 0.761 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.883      ;
; 0.762 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.884      ;
; 0.774 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.893      ;
; 0.781 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.902      ;
; 0.781 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.902      ;
; 0.781 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.902      ;
; 0.781 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.902      ;
; 0.781 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.902      ;
; 0.781 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.902      ;
; 0.782 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.901      ;
; 0.782 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.903      ;
; 0.782 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6] ; my_clk       ; my_clk      ; 0.000        ; 0.037      ; 0.903      ;
; 0.818 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.940      ;
; 0.819 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.941      ;
; 0.821 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.943      ;
; 0.821 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.943      ;
; 0.822 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.944      ;
; 0.823 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.945      ;
; 0.824 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.946      ;
; 0.826 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.948      ;
; 0.827 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.949      ;
; 0.827 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.949      ;
; 0.828 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.950      ;
; 0.828 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.950      ;
; 0.829 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 0.951      ;
; 0.832 ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]  ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 0.951      ;
; 0.885 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.007      ;
; 0.887 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.009      ;
; 0.888 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.007      ;
; 0.888 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.007      ;
; 0.889 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.008      ;
; 0.890 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.009      ;
; 0.891 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.010      ;
; 0.892 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.011      ;
; 0.892 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18] ; my_clk       ; my_clk      ; 0.000        ; 0.035      ; 1.011      ;
; 0.893 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.015      ;
; 0.894 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.016      ;
; 0.895 ; Scan_Chain:SC|current_state.s_capture ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.017      ;
; 0.953 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.075      ;
; 0.953 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.075      ;
; 0.953 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]  ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.075      ;
; 0.953 ; Scan_Chain:SC|current_state.s_shift   ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10] ; my_clk       ; my_clk      ; 0.000        ; 0.038      ; 1.075      ;
+-------+---------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'my_clk'                                                                      ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type            ; Clock  ; Clock Edge ; Target                                ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[0]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[15]  ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[1]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[2]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[3]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[5]   ;
; 499.445 ; 499.629      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[7]   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[13]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[14]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[15]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[16]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[17]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[18]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[19]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[14]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[16]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[17]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[18]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[19]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[0]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[1]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[2]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[3]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[4]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[5]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[6]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:Out_Reg|L1[7]  ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_DR      ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_capture ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_idle    ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_shift   ;
; 499.446 ; 499.630      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|current_state.s_update  ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[0]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[10]  ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[11]  ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[12]  ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[1]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[2]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[3]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[4]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[5]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[6]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[7]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[8]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L1[9]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[10]  ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[11]  ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[12]  ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[13]  ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[4]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[6]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[8]   ;
; 499.447 ; 499.631      ; 0.184          ; Low Pulse Width ; my_clk ; Rise       ; Scan_Chain:SC|Scan_Reg:In_Reg|L2[9]   ;
; 499.621 ; 499.621      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; TCLK~inputclkctrl|inclk[0]            ;
; 499.621 ; 499.621      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; TCLK~input|o                          ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[13]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[14]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[15]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[16]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[17]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[18]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[19]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[0]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[14]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[15]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[16]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[17]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[18]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[19]|clk                  ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[1]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[2]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[3]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[5]|clk                   ;
; 499.625 ; 499.625      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[7]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[0]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[11]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[12]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[1]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[2]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[3]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[12]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[13]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L2[4]|clk                   ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[0]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[1]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[2]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[3]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[4]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[5]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[6]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|Out_Reg|L1[7]|clk                  ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_DR|clk             ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_capture|clk        ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_idle|clk           ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_shift|clk          ;
; 499.626 ; 499.626      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|current_state.s_update|clk         ;
; 499.627 ; 499.627      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[10]|clk                  ;
; 499.627 ; 499.627      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[4]|clk                   ;
; 499.627 ; 499.627      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[5]|clk                   ;
; 499.627 ; 499.627      ; 0.000          ; Low Pulse Width ; my_clk ; Rise       ; SC|In_Reg|L1[6]|clk                   ;
+---------+--------------+----------------+-----------------+--------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; 1.041  ; 1.708  ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; 10.427 ; 11.279 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; 10.623 ; 11.111 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; -0.813 ; -1.462 ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; -1.163 ; -1.775 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; -0.783 ; -1.433 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; my_clk     ; 13.775 ; 13.981 ; Rise       ; my_clk          ;
;  LED[0]   ; my_clk     ; 13.775 ; 13.981 ; Rise       ; my_clk          ;
;  LED[1]   ; my_clk     ; 12.300 ; 12.462 ; Rise       ; my_clk          ;
;  LED[2]   ; my_clk     ; 11.395 ; 11.602 ; Rise       ; my_clk          ;
;  LED[3]   ; my_clk     ; 9.599  ; 9.608  ; Rise       ; my_clk          ;
;  LED[4]   ; my_clk     ; 9.112  ; 9.431  ; Rise       ; my_clk          ;
;  LED[5]   ; my_clk     ; 9.246  ; 9.580  ; Rise       ; my_clk          ;
;  LED[6]   ; my_clk     ; 8.248  ; 8.485  ; Rise       ; my_clk          ;
;  LED[7]   ; my_clk     ; 10.138 ; 10.563 ; Rise       ; my_clk          ;
; TDO       ; my_clk     ; 3.507  ; 3.568  ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; my_clk     ; 4.133 ; 4.266 ; Rise       ; my_clk          ;
;  LED[0]   ; my_clk     ; 4.449 ; 4.481 ; Rise       ; my_clk          ;
;  LED[1]   ; my_clk     ; 4.631 ; 4.746 ; Rise       ; my_clk          ;
;  LED[2]   ; my_clk     ; 4.667 ; 4.768 ; Rise       ; my_clk          ;
;  LED[3]   ; my_clk     ; 4.322 ; 4.398 ; Rise       ; my_clk          ;
;  LED[4]   ; my_clk     ; 4.960 ; 5.164 ; Rise       ; my_clk          ;
;  LED[5]   ; my_clk     ; 5.076 ; 5.248 ; Rise       ; my_clk          ;
;  LED[6]   ; my_clk     ; 4.133 ; 4.266 ; Rise       ; my_clk          ;
;  LED[7]   ; my_clk     ; 6.168 ; 6.477 ; Rise       ; my_clk          ;
; TDO       ; my_clk     ; 3.390 ; 3.448 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; TMS        ; LED[0]      ; 13.885 ; 14.091 ; 14.737 ; 14.943 ;
; TMS        ; LED[1]      ; 12.410 ; 12.572 ; 13.262 ; 13.424 ;
; TMS        ; LED[2]      ; 11.505 ; 11.712 ; 12.357 ; 12.564 ;
; TMS        ; LED[3]      ; 9.709  ; 9.718  ; 10.561 ; 10.570 ;
; TMS        ; LED[4]      ; 9.222  ; 9.541  ; 10.074 ; 10.393 ;
; TMS        ; LED[5]      ; 9.379  ; 9.694  ; 10.208 ; 10.542 ;
; TMS        ; LED[6]      ; 8.362  ; 8.599  ; 9.210  ; 9.447  ;
; TMS        ; LED[7]      ; 10.270 ; 10.677 ; 11.100 ; 11.525 ;
; TRST       ; LED[0]      ; 14.081 ; 14.287 ; 14.569 ; 14.775 ;
; TRST       ; LED[1]      ; 12.606 ; 12.768 ; 13.094 ; 13.256 ;
; TRST       ; LED[2]      ; 11.701 ; 11.908 ; 12.189 ; 12.396 ;
; TRST       ; LED[3]      ; 9.905  ; 9.914  ; 10.393 ; 10.402 ;
; TRST       ; LED[4]      ; 9.418  ; 9.737  ; 9.906  ; 10.225 ;
; TRST       ; LED[5]      ; 9.552  ; 9.886  ; 10.063 ; 10.378 ;
; TRST       ; LED[6]      ; 8.554  ; 8.791  ; 9.046  ; 9.283  ;
; TRST       ; LED[7]      ; 10.444 ; 10.869 ; 10.954 ; 11.361 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; TMS        ; LED[0]      ; 5.877 ; 5.913 ; 6.640 ; 6.657 ;
; TMS        ; LED[1]      ; 5.892 ; 5.881 ; 6.498 ; 6.769 ;
; TMS        ; LED[2]      ; 6.099 ; 6.200 ; 6.843 ; 6.944 ;
; TMS        ; LED[3]      ; 5.754 ; 5.830 ; 6.498 ; 6.574 ;
; TMS        ; LED[4]      ; 5.878 ; 6.053 ; 6.602 ; 6.799 ;
; TMS        ; LED[5]      ; 6.508 ; 6.680 ; 7.252 ; 7.424 ;
; TMS        ; LED[6]      ; 5.565 ; 5.698 ; 6.309 ; 6.442 ;
; TMS        ; LED[7]      ; 7.600 ; 7.909 ; 8.344 ; 8.653 ;
; TRST       ; LED[0]      ; 6.008 ; 6.025 ; 6.555 ; 6.591 ;
; TRST       ; LED[1]      ; 5.866 ; 6.137 ; 6.570 ; 6.559 ;
; TRST       ; LED[2]      ; 6.211 ; 6.312 ; 6.777 ; 6.878 ;
; TRST       ; LED[3]      ; 5.866 ; 5.942 ; 6.432 ; 6.508 ;
; TRST       ; LED[4]      ; 5.970 ; 6.167 ; 6.556 ; 6.731 ;
; TRST       ; LED[5]      ; 6.620 ; 6.792 ; 7.186 ; 7.358 ;
; TRST       ; LED[6]      ; 5.677 ; 5.810 ; 6.243 ; 6.376 ;
; TRST       ; LED[7]      ; 7.712 ; 8.021 ; 8.278 ; 8.587 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; 981.599 ; 0.251 ; N/A      ; N/A     ; 499.445             ;
;  my_clk          ; 981.599 ; 0.251 ; N/A      ; N/A     ; 499.445             ;
; Design-wide TNS  ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  my_clk          ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; 1.890  ; 2.391  ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; 18.834 ; 19.387 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; 18.874 ; 19.321 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; TDI       ; my_clk     ; -0.813 ; -1.462 ; Rise       ; my_clk          ;
; TMS       ; my_clk     ; -1.163 ; -1.775 ; Rise       ; my_clk          ;
; TRST      ; my_clk     ; -0.783 ; -1.433 ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; LED[*]    ; my_clk     ; 24.224 ; 24.475 ; Rise       ; my_clk          ;
;  LED[0]   ; my_clk     ; 24.224 ; 24.475 ; Rise       ; my_clk          ;
;  LED[1]   ; my_clk     ; 21.643 ; 21.679 ; Rise       ; my_clk          ;
;  LED[2]   ; my_clk     ; 20.011 ; 20.108 ; Rise       ; my_clk          ;
;  LED[3]   ; my_clk     ; 16.809 ; 16.708 ; Rise       ; my_clk          ;
;  LED[4]   ; my_clk     ; 15.956 ; 16.240 ; Rise       ; my_clk          ;
;  LED[5]   ; my_clk     ; 15.758 ; 16.035 ; Rise       ; my_clk          ;
;  LED[6]   ; my_clk     ; 14.368 ; 14.462 ; Rise       ; my_clk          ;
;  LED[7]   ; my_clk     ; 17.311 ; 17.549 ; Rise       ; my_clk          ;
; TDO       ; my_clk     ; 5.972  ; 5.984  ; Rise       ; my_clk          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; my_clk     ; 4.133 ; 4.266 ; Rise       ; my_clk          ;
;  LED[0]   ; my_clk     ; 4.449 ; 4.481 ; Rise       ; my_clk          ;
;  LED[1]   ; my_clk     ; 4.631 ; 4.746 ; Rise       ; my_clk          ;
;  LED[2]   ; my_clk     ; 4.667 ; 4.768 ; Rise       ; my_clk          ;
;  LED[3]   ; my_clk     ; 4.322 ; 4.398 ; Rise       ; my_clk          ;
;  LED[4]   ; my_clk     ; 4.960 ; 5.164 ; Rise       ; my_clk          ;
;  LED[5]   ; my_clk     ; 5.076 ; 5.248 ; Rise       ; my_clk          ;
;  LED[6]   ; my_clk     ; 4.133 ; 4.266 ; Rise       ; my_clk          ;
;  LED[7]   ; my_clk     ; 6.168 ; 6.477 ; Rise       ; my_clk          ;
; TDO       ; my_clk     ; 3.390 ; 3.448 ; Rise       ; my_clk          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; TMS        ; LED[0]      ; 24.626 ; 24.877 ; 25.179 ; 25.430 ;
; TMS        ; LED[1]      ; 22.045 ; 22.081 ; 22.598 ; 22.634 ;
; TMS        ; LED[2]      ; 20.413 ; 20.510 ; 20.966 ; 21.063 ;
; TMS        ; LED[3]      ; 17.211 ; 17.110 ; 17.764 ; 17.663 ;
; TMS        ; LED[4]      ; 16.358 ; 16.642 ; 16.911 ; 17.195 ;
; TMS        ; LED[5]      ; 16.277 ; 16.554 ; 16.826 ; 17.103 ;
; TMS        ; LED[6]      ; 14.887 ; 14.981 ; 15.436 ; 15.530 ;
; TMS        ; LED[7]      ; 17.830 ; 18.068 ; 18.379 ; 18.617 ;
; TRST       ; LED[0]      ; 24.666 ; 24.917 ; 25.113 ; 25.364 ;
; TRST       ; LED[1]      ; 22.085 ; 22.121 ; 22.532 ; 22.568 ;
; TRST       ; LED[2]      ; 20.453 ; 20.550 ; 20.900 ; 20.997 ;
; TRST       ; LED[3]      ; 17.251 ; 17.150 ; 17.698 ; 17.597 ;
; TRST       ; LED[4]      ; 16.398 ; 16.682 ; 16.845 ; 17.129 ;
; TRST       ; LED[5]      ; 16.313 ; 16.590 ; 16.764 ; 17.041 ;
; TRST       ; LED[6]      ; 14.923 ; 15.017 ; 15.374 ; 15.468 ;
; TRST       ; LED[7]      ; 17.866 ; 18.104 ; 18.317 ; 18.555 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; TMS        ; LED[0]      ; 5.877 ; 5.913 ; 6.640 ; 6.657 ;
; TMS        ; LED[1]      ; 5.892 ; 5.881 ; 6.498 ; 6.769 ;
; TMS        ; LED[2]      ; 6.099 ; 6.200 ; 6.843 ; 6.944 ;
; TMS        ; LED[3]      ; 5.754 ; 5.830 ; 6.498 ; 6.574 ;
; TMS        ; LED[4]      ; 5.878 ; 6.053 ; 6.602 ; 6.799 ;
; TMS        ; LED[5]      ; 6.508 ; 6.680 ; 7.252 ; 7.424 ;
; TMS        ; LED[6]      ; 5.565 ; 5.698 ; 6.309 ; 6.442 ;
; TMS        ; LED[7]      ; 7.600 ; 7.909 ; 8.344 ; 8.653 ;
; TRST       ; LED[0]      ; 6.008 ; 6.025 ; 6.555 ; 6.591 ;
; TRST       ; LED[1]      ; 5.866 ; 6.137 ; 6.570 ; 6.559 ;
; TRST       ; LED[2]      ; 6.211 ; 6.312 ; 6.777 ; 6.878 ;
; TRST       ; LED[3]      ; 5.866 ; 5.942 ; 6.432 ; 6.508 ;
; TRST       ; LED[4]      ; 5.970 ; 6.167 ; 6.556 ; 6.731 ;
; TRST       ; LED[5]      ; 6.620 ; 6.792 ; 7.186 ; 7.358 ;
; TRST       ; LED[6]      ; 5.677 ; 5.810 ; 6.243 ; 6.376 ;
; TRST       ; LED[7]      ; 7.712 ; 8.021 ; 8.278 ; 8.587 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TDO           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TMS                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TDI                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TDO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; my_clk     ; my_clk   ; 2854403  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; my_clk     ; my_clk   ; 2854403  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 123   ; 123  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 193   ; 193  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Mon Mar 30 02:33:48 2015
Info: Command: quartus_sta Calc -c Calc
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Info (332104): Reading SDC File: 'Calc.out.sdc'
Warning (332060): Node: TRST was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Scan_Chain:SC|next_state.s_shift_179 is being clocked by TRST
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From my_clk (Rise) to my_clk (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 981.599
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   981.599               0.000 my_clk 
Info (332146): Worst-case hold slack is 0.476
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.476               0.000 my_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 499.675
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   499.675               0.000 my_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: TRST was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Scan_Chain:SC|next_state.s_shift_179 is being clocked by TRST
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From my_clk (Rise) to my_clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 983.616
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   983.616               0.000 my_clk 
Info (332146): Worst-case hold slack is 0.430
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.430               0.000 my_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 499.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   499.694               0.000 my_clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: TRST was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Scan_Chain:SC|next_state.s_shift_179 is being clocked by TRST
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From my_clk (Rise) to my_clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 989.702
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   989.702               0.000 my_clk 
Info (332146): Worst-case hold slack is 0.251
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.251               0.000 my_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 499.445
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   499.445               0.000 my_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 614 megabytes
    Info: Processing ended: Mon Mar 30 02:33:52 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


