# UVM DEBUG

create python api for debug systemverilog uvm testcase.

## **NOTE**

set_config_int/get_config_int 的另一侧需要使用uvm_bitstream_t  
