# Lab 02- BCD2SSEG
laboratorio 02 simulaci√≥n

* Roberto 
* Diego


El siguiente documento tiene como fin exponer los conocimientos acerca del diseno de hardware atravez del lenguaje verilog, por consiguiente la siguiente es una reproduccion de la implementacion de un modulo que tiene entradas BCD  y convierto por asi decirlo en bit aptos para 7segmentos, la metodologia consiste en explicar un codigo proporcionado y siguiente a eso realizar las respectivas simulaciones.

#comprension del codigo HDL



