TimeQuest Timing Analyzer report for Multiciclo
Mon Dec 10 22:28:14 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 68.46 MHz  ; 68.46 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.608 ; -1737.589     ;
; clk_rom ; -10.599 ; -242.405      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.534 ; 0.000         ;
; clk_rom ; 0.653 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.608 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.018     ; 14.626     ;
; -13.607 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.010      ; 14.653     ;
; -13.607 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.010      ; 14.653     ;
; -13.599 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.022     ; 14.613     ;
; -13.598 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.640     ;
; -13.598 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.640     ;
; -13.575 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.627     ;
; -13.575 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.627     ;
; -13.566 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.012      ; 14.614     ;
; -13.566 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.012      ; 14.614     ;
; -13.563 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.589     ;
; -13.563 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.589     ;
; -13.563 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.589     ;
; -13.563 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.589     ;
; -13.554 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 14.576     ;
; -13.554 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 14.576     ;
; -13.554 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 14.576     ;
; -13.554 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 14.576     ;
; -13.545 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.572     ;
; -13.545 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.572     ;
; -13.545 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.572     ;
; -13.545 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.572     ;
; -13.536 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.559     ;
; -13.536 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.559     ;
; -13.536 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.559     ;
; -13.536 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.013     ; 14.559     ;
; -13.485 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.019     ; 14.502     ;
; -13.484 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.529     ;
; -13.484 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.009      ; 14.529     ;
; -13.452 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.015      ; 14.503     ;
; -13.452 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.015      ; 14.503     ;
; -13.440 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.465     ;
; -13.440 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.465     ;
; -13.440 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.465     ;
; -13.440 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.465     ;
; -13.422 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.448     ;
; -13.422 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.448     ;
; -13.422 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.448     ;
; -13.422 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.448     ;
; -13.376 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.018     ; 14.394     ;
; -13.375 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.010      ; 14.421     ;
; -13.375 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.010      ; 14.421     ;
; -13.349 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.400     ;
; -13.349 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.400     ;
; -13.349 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.400     ;
; -13.349 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.400     ;
; -13.343 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.395     ;
; -13.343 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.016      ; 14.395     ;
; -13.342 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.016      ; 14.394     ;
; -13.340 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.387     ;
; -13.340 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.387     ;
; -13.340 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.387     ;
; -13.340 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.011      ; 14.387     ;
; -13.333 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.012      ; 14.381     ;
; -13.331 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.357     ;
; -13.331 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.357     ;
; -13.331 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.357     ;
; -13.331 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.010     ; 14.357     ;
; -13.320 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.008      ; 14.364     ;
; -13.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.340     ;
; -13.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.340     ;
; -13.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.009     ; 14.340     ;
; -13.313 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.009     ; 14.340     ;
; -13.311 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.004      ; 14.351     ;
; -13.304 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.028     ; 14.312     ;
; -13.303 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.339     ;
; -13.303 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.339     ;
; -13.276 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.317     ;
; -13.276 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.005      ; 14.317     ;
; -13.276 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.005      ; 14.317     ;
; -13.271 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.313     ;
; -13.271 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.006      ; 14.313     ;
; -13.268 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.308     ;
; -13.268 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.308     ;
; -13.268 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.308     ;
; -13.268 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.308     ;
; -13.268 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 14.308     ;
; -13.267 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.304     ;
; -13.267 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 14.304     ;
; -13.267 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.001      ; 14.304     ;
; -13.259 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.020     ; 14.275     ;
; -13.259 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.020     ; 14.275     ;
; -13.259 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.020     ; 14.275     ;
; -13.259 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.020     ; 14.275     ;
; -13.259 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.295     ;
; -13.259 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.295     ;
; -13.259 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.295     ;
; -13.259 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.295     ;
; -13.259 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 14.295     ;
; -13.241 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.019     ; 14.258     ;
; -13.241 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.019     ; 14.258     ;
; -13.241 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.019     ; 14.258     ;
; -13.241 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.019     ; 14.258     ;
; -13.226 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.276     ;
; -13.226 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.276     ;
; -13.226 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.276     ;
; -13.226 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.276     ;
; -13.219 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.270     ;
; -13.197 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.240     ;
; -13.160 ; reg:pc|sr_out[1]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.028     ; 14.168     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                              ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.599 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.618     ;
; -10.488 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 11.503     ;
; -10.484 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 11.498     ;
; -10.476 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 11.494     ;
; -10.466 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 11.480     ;
; -10.455 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 11.465     ;
; -10.436 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 11.446     ;
; -10.368 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 11.381     ;
; -10.367 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.386     ;
; -10.350 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 11.363     ;
; -10.295 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.319     ;
; -10.295 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 11.304     ;
; -10.264 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 11.278     ;
; -10.245 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 11.259     ;
; -10.192 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 11.196     ;
; -10.184 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 11.204     ;
; -10.180 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.199     ;
; -10.179 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.198     ;
; -10.173 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 11.177     ;
; -10.172 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 11.195     ;
; -10.153 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 11.168     ;
; -10.151 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 11.160     ;
; -10.150 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 11.165     ;
; -10.146 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 11.150     ;
; -10.128 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 11.132     ;
; -10.067 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.086     ;
; -10.064 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 11.082     ;
; -10.063 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.087     ;
; -10.063 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 11.081     ;
; -10.049 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.068     ;
; -10.027 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.046     ;
; -10.015 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.039     ;
; -10.008 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 11.032     ;
; -10.000 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 11.019     ;
; -9.991  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 11.005     ;
; -9.976  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.990     ;
; -9.975  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.999     ;
; -9.973  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.997     ;
; -9.969  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.988     ;
; -9.962  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.981     ;
; -9.961  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.980     ;
; -9.959  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.978     ;
; -9.958  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.972     ;
; -9.941  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.955     ;
; -9.934  ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.953     ;
; -9.923  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.937     ;
; -9.917  ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.936     ;
; -9.915  ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.934     ;
; -9.911  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 10.929     ;
; -9.908  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.928     ;
; -9.898  ; reg:pc|sr_out[21]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 10.902     ;
; -9.895  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.914     ;
; -9.893  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.908     ;
; -9.892  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 10.915     ;
; -9.892  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 10.915     ;
; -9.890  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.899     ;
; -9.888  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.907     ;
; -9.887  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.896     ;
; -9.877  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 10.895     ;
; -9.869  ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.888     ;
; -9.859  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 10.882     ;
; -9.857  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 10.880     ;
; -9.853  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 10.871     ;
; -9.847  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.861     ;
; -9.845  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 10.863     ;
; -9.842  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.851     ;
; -9.841  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.850     ;
; -9.826  ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.840     ;
; -9.821  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.836     ;
; -9.808  ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.822     ;
; -9.802  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.822     ;
; -9.787  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.801     ;
; -9.780  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.800     ;
; -9.776  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.791     ;
; -9.774  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.798     ;
; -9.769  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.783     ;
; -9.769  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.789     ;
; -9.765  ; reg:pc|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.776     ;
; -9.763  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.787     ;
; -9.759  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.778     ;
; -9.755  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 10.770     ;
; -9.745  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.769     ;
; -9.721  ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.738     ;
; -9.705  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.724     ;
; -9.702  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.716     ;
; -9.687  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.696     ;
; -9.686  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.710     ;
; -9.685  ; reg:pc|sr_out[13]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 10.714     ;
; -9.672  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.691     ;
; -9.671  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.690     ;
; -9.653  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.677     ;
; -9.652  ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 10.668     ;
; -9.646  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.670     ;
; -9.642  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.661     ;
; -9.639  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.658     ;
; -9.637  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.656     ;
; -9.636  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 10.655     ;
; -9.635  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 10.649     ;
; -9.632  ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 10.656     ;
; -9.631  ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 10.640     ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.534 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.556 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.675 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.681 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.779 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.792 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.794 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.799 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.803 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.807 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.810 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.852 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.854 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.865 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.892 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.160      ;
; 0.958 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.226      ;
; 0.962 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.230      ;
; 0.966 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.966 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.966 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.991 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.006      ; 1.263      ;
; 0.991 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.257      ;
; 0.996 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 1.032 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.299      ;
; 1.060 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.352      ;
; 1.098 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.364      ;
; 1.134 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.400      ;
; 1.155 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.421      ;
; 1.183 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.058      ; 1.475      ;
; 1.240 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.025      ; 1.531      ;
; 1.265 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 1.553      ;
; 1.266 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.004      ; 1.536      ;
; 1.299 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.574      ;
; 1.300 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.566      ;
; 1.308 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.565      ;
; 1.315 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.607      ;
; 1.328 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.594      ;
; 1.341 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.607      ;
; 1.346 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.611      ;
; 1.346 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.611      ;
; 1.346 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.611      ;
; 1.346 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.611      ;
; 1.354 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.653      ;
; 1.361 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.361 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.361 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.361 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.367 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.652      ;
; 1.379 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.643      ;
; 1.379 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.009     ; 1.636      ;
; 1.379 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.009     ; 1.636      ;
; 1.392 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.698      ;
; 1.404 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.717      ;
; 1.420 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 1.691      ;
; 1.420 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 1.691      ;
; 1.420 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 1.691      ;
; 1.420 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 1.691      ;
; 1.420 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.005      ; 1.691      ;
; 1.433 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.693      ;
; 1.444 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.021      ; 1.731      ;
; 1.447 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.713      ;
; 1.463 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.068      ; 1.765      ;
; 1.482 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.777      ;
; 1.490 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.051      ; 1.775      ;
; 1.491 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|breg32_rtl_1_bypass[40]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.769      ;
; 1.491 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.766      ;
; 1.493 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.019      ; 1.778      ;
; 1.497 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 1.776      ;
; 1.510 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.776      ;
; 1.513 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.779      ;
; 1.517 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.781      ;
; 1.531 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.006     ; 1.791      ;
; 1.533 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 1.821      ;
; 1.534 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.800      ;
; 1.535 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.848      ;
; 1.540 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.846      ;
; 1.546 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 1.831      ;
; 1.547 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.813      ;
; 1.548 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 1.835      ;
; 1.562 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.830      ;
; 1.567 ; regbuf:regULA|sr_out[0]                   ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.029      ; 1.862      ;
; 1.578 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 1.843      ;
; 1.580 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.836      ;
; 1.585 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.841      ;
; 1.589 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 1.842      ;
; 1.591 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.847      ;
; 1.592 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.010     ; 1.848      ;
; 1.594 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.896      ;
; 1.615 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.004     ; 1.877      ;
; 1.622 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.009     ; 1.879      ;
; 1.624 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.033     ; 1.857      ;
; 1.629 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; -0.041     ; 1.854      ;
; 1.633 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.641 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.643 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.035      ; 1.944      ;
; 1.649 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.012      ; 1.927      ;
; 1.652 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.960      ;
; 1.658 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; -0.036     ; 1.888      ;
; 1.669 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.931      ;
; 1.674 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.031      ; 1.971      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.653 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.944      ;
; 0.856 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.149      ;
; 0.889 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.186      ;
; 0.912 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.204      ;
; 0.919 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.201      ;
; 0.951 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.233      ;
; 0.961 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.243      ;
; 0.983 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.263      ;
; 0.990 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.270      ;
; 1.129 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 1.427      ;
; 1.155 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.454      ;
; 1.192 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.501      ;
; 1.194 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.503      ;
; 1.203 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.483      ;
; 1.220 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.529      ;
; 1.225 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.515      ;
; 1.236 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.544      ;
; 1.250 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 1.534      ;
; 1.410 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.709      ;
; 1.434 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.743      ;
; 1.461 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.769      ;
; 1.470 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.752      ;
; 1.494 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.774      ;
; 1.510 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.819      ;
; 1.517 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.826      ;
; 1.713 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.994      ;
; 1.732 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 2.050      ;
; 1.759 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.061      ;
; 1.766 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.056      ;
; 1.790 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.082      ;
; 1.802 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.099      ;
; 1.988 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.276      ;
; 2.165 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 2.472      ;
; 2.207 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.496      ;
; 2.392 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.685      ;
; 2.393 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.691      ;
; 2.466 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 2.738      ;
; 2.481 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 2.758      ;
; 2.514 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.792      ;
; 2.517 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.795      ;
; 2.536 ; reg:pc|sr_out[9]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.838      ;
; 2.606 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.894      ;
; 2.629 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.927      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.648 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 2.941      ;
; 2.683 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.961      ;
; 2.697 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.975      ;
; 2.800 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 3.073      ;
; 2.819 ; reg:pc|sr_out[1]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 3.092      ;
; 2.854 ; reg:pc|sr_out[9]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 3.151      ;
; 2.859 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 3.157      ;
; 2.910 ; reg:pc|sr_out[2]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 3.193      ;
; 2.932 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 3.230      ;
; 2.939 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 3.212      ;
; 2.949 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 3.242      ;
; 2.952 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 3.245      ;
; 2.966 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 3.239      ;
; 2.982 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 3.275      ;
; 2.983 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 3.281      ;
; 2.983 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 3.281      ;
; 2.988 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 3.286      ;
; 2.988 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.077      ; 3.299      ;
; 3.002 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 3.295      ;
; 3.007 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.072      ; 3.313      ;
; 3.015 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 3.313      ;
; 3.087 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 3.367      ;
; 3.101 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 3.386      ;
; 3.177 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 3.470      ;
; 3.235 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 3.523      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.366 ; 2.366 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.148 ; -0.148 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.969 ; 21.969 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.850 ; 20.850 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.217 ; 18.217 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 21.969 ; 21.969 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.918 ; 19.918 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.978 ; 20.978 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.523 ; 17.523 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.536 ; 18.536 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.616 ; 19.616 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.241 ; 20.241 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.450 ; 19.450 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.329 ; 20.329 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.207 ; 18.207 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.883 ; 19.883 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.683 ; 19.683 ; Rise       ; clk             ;
;  data[14] ; clk        ; 20.683 ; 20.683 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.824 ; 17.824 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.154 ; 18.154 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.328 ; 19.328 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.975 ; 19.975 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.349 ; 18.349 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.317 ; 19.317 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.089 ; 18.089 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.835 ; 20.835 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.737 ; 18.737 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.628 ; 19.628 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.851 ; 18.851 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.659 ; 20.659 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.121 ; 19.121 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.848 ; 19.848 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.910 ; 19.910 ; Rise       ; clk             ;
;  data[30] ; clk        ; 18.842 ; 18.842 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.556 ; 18.556 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.467 ; 14.467 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 13.214 ; 13.214 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.434 ; 11.434 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.531 ; 13.531 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.150 ; 13.150 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.707 ; 12.707 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.784 ; 11.784 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.058 ; 12.058 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.524 ; 13.524 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.407 ; 13.407 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.950 ; 12.950 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.614 ; 13.614 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.069 ; 13.069 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.695 ; 13.695 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.026 ; 13.026 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.761 ; 12.761 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.966 ; 12.966 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.949 ; 13.949 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.082 ; 12.082 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.930 ; 11.930 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.811 ; 11.811 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.503 ; 12.503 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.879 ; 11.879 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.121 ; 12.121 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.174 ; 11.174 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 14.467 ; 14.467 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.718 ; 12.718 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.370 ; 12.370 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.550 ; 12.550 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.693 ; 11.693 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.456 ; 11.456 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.016  ; 8.016  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.274  ; 9.274  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.165  ; 9.165  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 11.296 ; 11.296 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 10.583 ; 10.583 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.839 ; 10.839 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.028  ; 9.028  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.886  ; 9.886  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 10.518 ; 10.518 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.013  ; 9.013  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.389  ; 9.389  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.897  ; 9.897  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.318  ; 9.318  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.328  ; 9.328  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.837  ; 9.837  ; Rise       ; clk             ;
;  data[14] ; clk        ; 10.044 ; 10.044 ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.383  ; 9.383  ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.016  ; 8.016  ; Rise       ; clk             ;
;  data[17] ; clk        ; 10.303 ; 10.303 ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.476  ; 8.476  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.050  ; 9.050  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.198  ; 9.198  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.832  ; 8.832  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.850  ; 8.850  ; Rise       ; clk             ;
;  data[23] ; clk        ; 11.086 ; 11.086 ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.329  ; 9.329  ; Rise       ; clk             ;
;  data[25] ; clk        ; 8.255  ; 8.255  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.215 ; 10.215 ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.273 ; 10.273 ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.786  ; 9.786  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.585  ; 9.585  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.017  ; 9.017  ; Rise       ; clk             ;
;  data[31] ; clk        ; 10.239 ; 10.239 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.174 ; 11.174 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 13.214 ; 13.214 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.434 ; 11.434 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.531 ; 13.531 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.150 ; 13.150 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.707 ; 12.707 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.784 ; 11.784 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.058 ; 12.058 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.524 ; 13.524 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.407 ; 13.407 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.950 ; 12.950 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.614 ; 13.614 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.069 ; 13.069 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.695 ; 13.695 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.026 ; 13.026 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.761 ; 12.761 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.966 ; 12.966 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.949 ; 13.949 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.082 ; 12.082 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.930 ; 11.930 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.811 ; 11.811 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.503 ; 12.503 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.879 ; 11.879 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.121 ; 12.121 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.174 ; 11.174 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 14.467 ; 14.467 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.718 ; 12.718 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.370 ; 12.370 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.550 ; 12.550 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.693 ; 11.693 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.456 ; 11.456 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.001  ; 9.001  ; 9.001  ; 9.001  ;
; debug[0]   ; data[1]     ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; debug[0]   ; data[2]     ; 10.003 ; 10.003 ; 10.003 ; 10.003 ;
; debug[0]   ; data[3]     ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; debug[0]   ; data[4]     ; 9.596  ; 9.596  ; 9.596  ; 9.596  ;
; debug[0]   ; data[5]     ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; debug[0]   ; data[6]     ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; debug[0]   ; data[7]     ; 9.878  ; 9.878  ; 9.878  ; 9.878  ;
; debug[0]   ; data[8]     ; 8.639  ; 8.639  ; 8.639  ; 8.639  ;
; debug[0]   ; data[9]     ; 8.381  ; 8.381  ; 8.381  ; 8.381  ;
; debug[0]   ; data[10]    ; 8.938  ; 8.938  ; 8.938  ; 8.938  ;
; debug[0]   ; data[11]    ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; debug[0]   ; data[12]    ; 8.343  ; 8.343  ; 8.343  ; 8.343  ;
; debug[0]   ; data[13]    ; 8.570  ; 8.570  ; 8.570  ; 8.570  ;
; debug[0]   ; data[14]    ; 10.804 ; 10.804 ; 10.804 ; 10.804 ;
; debug[0]   ; data[15]    ; 9.115  ; 9.115  ; 9.115  ; 9.115  ;
; debug[0]   ; data[16]    ; 8.002  ; 8.002  ; 8.002  ; 8.002  ;
; debug[0]   ; data[17]    ; 10.196 ; 10.196 ; 10.196 ; 10.196 ;
; debug[0]   ; data[18]    ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; debug[0]   ; data[19]    ; 8.085  ; 8.085  ; 8.085  ; 8.085  ;
; debug[0]   ; data[20]    ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; debug[0]   ; data[21]    ; 9.578  ; 9.578  ; 9.578  ; 9.578  ;
; debug[0]   ; data[22]    ; 10.794 ; 10.794 ; 10.794 ; 10.794 ;
; debug[0]   ; data[23]    ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
; debug[0]   ; data[24]    ; 9.584  ; 9.584  ; 9.584  ; 9.584  ;
; debug[0]   ; data[25]    ; 7.291  ; 7.291  ; 7.291  ; 7.291  ;
; debug[0]   ; data[26]    ; 10.680 ; 10.680 ; 10.680 ; 10.680 ;
; debug[0]   ; data[27]    ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; debug[0]   ; data[28]    ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[0]   ; data[29]    ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; debug[0]   ; data[30]    ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; debug[0]   ; data[31]    ; 9.148  ; 9.148  ; 9.148  ; 9.148  ;
; debug[1]   ; data[0]     ; 9.350  ; 9.350  ; 9.350  ; 9.350  ;
; debug[1]   ; data[1]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[1]   ; data[2]     ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; debug[1]   ; data[3]     ; 9.493  ; 9.493  ; 9.493  ; 9.493  ;
; debug[1]   ; data[4]     ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; debug[1]   ; data[5]     ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; debug[1]   ; data[6]     ; 8.740  ; 8.740  ; 8.740  ; 8.740  ;
; debug[1]   ; data[7]     ; 11.186 ; 11.186 ; 11.186 ; 11.186 ;
; debug[1]   ; data[8]     ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; debug[1]   ; data[9]     ; 8.756  ; 8.756  ; 8.756  ; 8.756  ;
; debug[1]   ; data[10]    ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; debug[1]   ; data[11]    ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; debug[1]   ; data[12]    ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; debug[1]   ; data[13]    ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; debug[1]   ; data[14]    ; 10.009 ; 10.009 ; 10.009 ; 10.009 ;
; debug[1]   ; data[15]    ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[1]   ; data[16]    ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; debug[1]   ; data[17]    ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[1]   ; data[18]    ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[1]   ; data[19]    ; 9.004  ; 9.004  ; 9.004  ; 9.004  ;
; debug[1]   ; data[20]    ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; debug[1]   ; data[21]    ; 9.096  ; 9.096  ; 9.096  ; 9.096  ;
; debug[1]   ; data[22]    ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; debug[1]   ; data[23]    ; 9.974  ; 9.974  ; 9.974  ; 9.974  ;
; debug[1]   ; data[24]    ; 9.007  ; 9.007  ; 9.007  ; 9.007  ;
; debug[1]   ; data[25]    ; 8.206  ; 8.206  ; 8.206  ; 8.206  ;
; debug[1]   ; data[26]    ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; debug[1]   ; data[27]    ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; debug[1]   ; data[28]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; debug[1]   ; data[29]    ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; debug[1]   ; data[30]    ; 8.196  ; 8.196  ; 8.196  ; 8.196  ;
; debug[1]   ; data[31]    ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.001  ; 9.001  ; 9.001  ; 9.001  ;
; debug[0]   ; data[1]     ; 7.853  ; 7.853  ; 7.853  ; 7.853  ;
; debug[0]   ; data[2]     ; 10.003 ; 10.003 ; 10.003 ; 10.003 ;
; debug[0]   ; data[3]     ; 8.138  ; 8.138  ; 8.138  ; 8.138  ;
; debug[0]   ; data[4]     ; 9.596  ; 9.596  ; 9.596  ; 9.596  ;
; debug[0]   ; data[5]     ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; debug[0]   ; data[6]     ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; debug[0]   ; data[7]     ; 8.671  ; 8.671  ; 8.671  ; 8.671  ;
; debug[0]   ; data[8]     ; 8.639  ; 8.639  ; 8.639  ; 8.639  ;
; debug[0]   ; data[9]     ; 7.688  ; 7.688  ; 7.688  ; 7.688  ;
; debug[0]   ; data[10]    ; 8.938  ; 8.938  ; 8.938  ; 8.938  ;
; debug[0]   ; data[11]    ; 7.880  ; 7.880  ; 7.880  ; 7.880  ;
; debug[0]   ; data[12]    ; 8.343  ; 8.343  ; 8.343  ; 8.343  ;
; debug[0]   ; data[13]    ; 7.908  ; 7.908  ; 7.908  ; 7.908  ;
; debug[0]   ; data[14]    ; 10.804 ; 10.804 ; 10.804 ; 10.804 ;
; debug[0]   ; data[15]    ; 8.271  ; 8.271  ; 8.271  ; 8.271  ;
; debug[0]   ; data[16]    ; 8.002  ; 8.002  ; 8.002  ; 8.002  ;
; debug[0]   ; data[17]    ; 9.977  ; 9.977  ; 9.977  ; 9.977  ;
; debug[0]   ; data[18]    ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; debug[0]   ; data[19]    ; 7.722  ; 7.722  ; 7.722  ; 7.722  ;
; debug[0]   ; data[20]    ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; debug[0]   ; data[21]    ; 8.739  ; 8.739  ; 8.739  ; 8.739  ;
; debug[0]   ; data[22]    ; 10.794 ; 10.794 ; 10.794 ; 10.794 ;
; debug[0]   ; data[23]    ; 7.836  ; 7.836  ; 7.836  ; 7.836  ;
; debug[0]   ; data[24]    ; 9.584  ; 9.584  ; 9.584  ; 9.584  ;
; debug[0]   ; data[25]    ; 6.921  ; 6.921  ; 6.921  ; 6.921  ;
; debug[0]   ; data[26]    ; 10.680 ; 10.680 ; 10.680 ; 10.680 ;
; debug[0]   ; data[27]    ; 7.161  ; 7.161  ; 7.161  ; 7.161  ;
; debug[0]   ; data[28]    ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[0]   ; data[29]    ; 7.419  ; 7.419  ; 7.419  ; 7.419  ;
; debug[0]   ; data[30]    ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; debug[0]   ; data[31]    ; 8.892  ; 8.892  ; 8.892  ; 8.892  ;
; debug[1]   ; data[0]     ; 8.471  ; 8.471  ; 8.471  ; 8.471  ;
; debug[1]   ; data[1]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[1]   ; data[2]     ; 9.817  ; 9.817  ; 9.817  ; 9.817  ;
; debug[1]   ; data[3]     ; 9.493  ; 9.493  ; 9.493  ; 9.493  ;
; debug[1]   ; data[4]     ; 9.192  ; 9.192  ; 9.192  ; 9.192  ;
; debug[1]   ; data[5]     ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; debug[1]   ; data[6]     ; 8.067  ; 8.067  ; 8.067  ; 8.067  ;
; debug[1]   ; data[7]     ; 11.186 ; 11.186 ; 11.186 ; 11.186 ;
; debug[1]   ; data[8]     ; 8.467  ; 8.467  ; 8.467  ; 8.467  ;
; debug[1]   ; data[9]     ; 8.756  ; 8.756  ; 8.756  ; 8.756  ;
; debug[1]   ; data[10]    ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; debug[1]   ; data[11]    ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; debug[1]   ; data[12]    ; 7.733  ; 7.733  ; 7.733  ; 7.733  ;
; debug[1]   ; data[13]    ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; debug[1]   ; data[14]    ; 9.754  ; 9.754  ; 9.754  ; 9.754  ;
; debug[1]   ; data[15]    ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[1]   ; data[16]    ; 7.910  ; 7.910  ; 7.910  ; 7.910  ;
; debug[1]   ; data[17]    ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[1]   ; data[18]    ; 7.763  ; 7.763  ; 7.763  ; 7.763  ;
; debug[1]   ; data[19]    ; 9.004  ; 9.004  ; 9.004  ; 9.004  ;
; debug[1]   ; data[20]    ; 7.918  ; 7.918  ; 7.918  ; 7.918  ;
; debug[1]   ; data[21]    ; 9.096  ; 9.096  ; 9.096  ; 9.096  ;
; debug[1]   ; data[22]    ; 8.314  ; 8.314  ; 8.314  ; 8.314  ;
; debug[1]   ; data[23]    ; 9.974  ; 9.974  ; 9.974  ; 9.974  ;
; debug[1]   ; data[24]    ; 8.296  ; 8.296  ; 8.296  ; 8.296  ;
; debug[1]   ; data[25]    ; 8.206  ; 8.206  ; 8.206  ; 8.206  ;
; debug[1]   ; data[26]    ; 9.439  ; 9.439  ; 9.439  ; 9.439  ;
; debug[1]   ; data[27]    ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; debug[1]   ; data[28]    ; 7.695  ; 7.695  ; 7.695  ; 7.695  ;
; debug[1]   ; data[29]    ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; debug[1]   ; data[30]    ; 7.668  ; 7.668  ; 7.668  ; 7.668  ;
; debug[1]   ; data[31]    ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.730 ; -735.537      ;
; clk_rom ; -4.045 ; -105.928      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.246 ; 0.000         ;
; clk_rom ; 0.264 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.730 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.021     ; 6.741      ;
; -5.726 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.763      ;
; -5.726 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.005      ; 6.763      ;
; -5.704 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.722      ;
; -5.704 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.722      ;
; -5.704 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.722      ;
; -5.704 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.722      ;
; -5.697 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.741      ;
; -5.697 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.741      ;
; -5.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.714      ;
; -5.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.714      ;
; -5.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.714      ;
; -5.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.714      ;
; -5.616 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.632      ;
; -5.612 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.654      ;
; -5.612 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.654      ;
; -5.601 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.644      ;
; -5.601 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.644      ;
; -5.601 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.644      ;
; -5.601 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.644      ;
; -5.599 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.641      ;
; -5.590 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.613      ;
; -5.590 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.613      ;
; -5.590 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.613      ;
; -5.590 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.613      ;
; -5.583 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.632      ;
; -5.583 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.632      ;
; -5.580 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.605      ;
; -5.580 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.605      ;
; -5.580 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.605      ;
; -5.580 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.605      ;
; -5.579 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.017     ; 6.594      ;
; -5.577 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.004      ; 6.613      ;
; -5.575 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.009      ; 6.616      ;
; -5.575 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.009      ; 6.616      ;
; -5.560 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.593      ;
; -5.560 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 6.593      ;
; -5.560 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.001      ; 6.593      ;
; -5.556 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.572      ;
; -5.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.586      ;
; -5.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.586      ;
; -5.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.586      ;
; -5.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.586      ;
; -5.555 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.586      ;
; -5.553 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.575      ;
; -5.553 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.575      ;
; -5.553 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.575      ;
; -5.553 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.575      ;
; -5.552 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.594      ;
; -5.552 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.594      ;
; -5.546 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.594      ;
; -5.546 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.016      ; 6.594      ;
; -5.543 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.567      ;
; -5.543 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.567      ;
; -5.543 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.008     ; 6.567      ;
; -5.543 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.008     ; 6.567      ;
; -5.530 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.553      ;
; -5.530 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.553      ;
; -5.530 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.553      ;
; -5.530 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.553      ;
; -5.525 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.026     ; 6.531      ;
; -5.523 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.572      ;
; -5.523 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.572      ;
; -5.521 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.553      ;
; -5.521 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.553      ;
; -5.520 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.545      ;
; -5.520 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.545      ;
; -5.520 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.007     ; 6.545      ;
; -5.520 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.007     ; 6.545      ;
; -5.507 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.016     ; 6.523      ;
; -5.503 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.545      ;
; -5.503 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.545      ;
; -5.499 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.519      ;
; -5.499 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.512      ;
; -5.499 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.512      ;
; -5.499 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.512      ;
; -5.499 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.019     ; 6.512      ;
; -5.495 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.541      ;
; -5.495 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.541      ;
; -5.492 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.531      ;
; -5.492 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.007      ; 6.531      ;
; -5.489 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.017     ; 6.504      ;
; -5.489 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.017     ; 6.504      ;
; -5.489 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.017     ; 6.504      ;
; -5.489 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.017     ; 6.504      ;
; -5.487 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.535      ;
; -5.487 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.535      ;
; -5.487 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.535      ;
; -5.487 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.016      ; 6.535      ;
; -5.485 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.015      ; 6.532      ;
; -5.481 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.504      ;
; -5.481 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.504      ;
; -5.481 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.504      ;
; -5.481 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.009     ; 6.504      ;
; -5.477 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.497      ;
; -5.474 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.523      ;
; -5.474 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.017      ; 6.523      ;
; -5.473 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.519      ;
; -5.473 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.014      ; 6.519      ;
; -5.473 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.500      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.045 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 5.102      ;
; -4.024 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 5.072      ;
; -4.023 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 5.076      ;
; -4.016 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 5.064      ;
; -4.014 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 5.067      ;
; -4.011 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 5.063      ;
; -4.008 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 5.064      ;
; -3.986 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 5.038      ;
; -3.977 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 5.029      ;
; -3.924 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.981      ;
; -3.923 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.970      ;
; -3.904 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.966      ;
; -3.902 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.955      ;
; -3.901 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.944      ;
; -3.894 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.947      ;
; -3.893 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.936      ;
; -3.886 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.944      ;
; -3.884 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.937      ;
; -3.883 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.941      ;
; -3.883 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.936      ;
; -3.874 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.917      ;
; -3.870 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.927      ;
; -3.867 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.928      ;
; -3.865 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.044      ; 4.908      ;
; -3.861 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.908      ;
; -3.853 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.910      ;
; -3.849 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.906      ;
; -3.846 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.903      ;
; -3.835 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.897      ;
; -3.828 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.885      ;
; -3.816 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.872      ;
; -3.805 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.867      ;
; -3.798 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.859      ;
; -3.797 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.854      ;
; -3.795 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.852      ;
; -3.783 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.836      ;
; -3.783 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.845      ;
; -3.782 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.834      ;
; -3.777 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.834      ;
; -3.774 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.827      ;
; -3.773 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.830      ;
; -3.773 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.826      ;
; -3.768 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.829      ;
; -3.764 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.817      ;
; -3.763 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.815      ;
; -3.763 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.825      ;
; -3.762 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.820      ;
; -3.761 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.819      ;
; -3.761 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.809      ;
; -3.760 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.808      ;
; -3.760 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.816      ;
; -3.758 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.815      ;
; -3.755 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.817      ;
; -3.753 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.810      ;
; -3.752 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.809      ;
; -3.752 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.809      ;
; -3.752 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.804      ;
; -3.748 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.801      ;
; -3.744 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.801      ;
; -3.739 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.792      ;
; -3.737 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.785      ;
; -3.736 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.789      ;
; -3.734 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.782      ;
; -3.734 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.791      ;
; -3.730 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.787      ;
; -3.727 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.780      ;
; -3.727 ; reg:pc|sr_out[21]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.768      ;
; -3.726 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.787      ;
; -3.722 ; mips_control:ctr_mips|pstate.fetch_st     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.779      ;
; -3.720 ; reg:pc|sr_out[1]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.772      ;
; -3.718 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.062      ; 4.779      ;
; -3.716 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.773      ;
; -3.716 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.772      ;
; -3.715 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 4.771      ;
; -3.704 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.761      ;
; -3.698 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.760      ;
; -3.696 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.753      ;
; -3.696 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.748      ;
; -3.693 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.745      ;
; -3.687 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.749      ;
; -3.668 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.730      ;
; -3.665 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.719      ;
; -3.662 ; reg:pc|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.049      ; 4.710      ;
; -3.660 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.717      ;
; -3.654 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.716      ;
; -3.649 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.711      ;
; -3.649 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.702      ;
; -3.648 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 4.700      ;
; -3.646 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.704      ;
; -3.643 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.701      ;
; -3.639 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.696      ;
; -3.638 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 4.685      ;
; -3.636 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.694      ;
; -3.636 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.698      ;
; -3.633 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.691      ;
; -3.629 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.686      ;
; -3.617 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.679      ;
; -3.612 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.674      ;
; -3.611 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.673      ;
; -3.611 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 4.673      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.246 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.259 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.303 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.303 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.356 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.362 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; regbuf:regULA|sr_out[3]                   ; reg:pc|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.376 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.382 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.397 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.408 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.562      ;
; 0.418 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.430 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.629      ;
; 0.433 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.586      ;
; 0.437 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.590      ;
; 0.454 ; breg:bcoreg|breg32_rtl_1_bypass[32]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.007      ; 0.614      ;
; 0.462 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.478 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.479 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.678      ;
; 0.503 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.524 ; reg:ir|sr_out[22]                         ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.677      ;
; 0.525 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.535 ; regbuf:rdm|sr_out[31]                     ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.555 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.754      ;
; 0.561 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.024      ; 0.737      ;
; 0.563 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.769      ;
; 0.564 ; regbuf:regULA|sr_out[11]                  ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.005      ; 0.721      ;
; 0.571 ; regbuf:regULA|sr_out[15]                  ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; 0.020      ; 0.743      ;
; 0.573 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.765      ;
; 0.588 ; regbuf:regULA|sr_out[4]                   ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 0.749      ;
; 0.591 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.807      ;
; 0.600 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 0.745      ;
; 0.602 ; reg:ir|sr_out[16]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.604 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.618 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.769      ;
; 0.622 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.814      ;
; 0.648 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.797      ;
; 0.652 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.870      ;
; 0.653 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.861      ;
; 0.655 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.866      ;
; 0.656 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; -0.009     ; 0.799      ;
; 0.659 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; -0.009     ; 0.802      ;
; 0.662 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.822      ;
; 0.663 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.864      ;
; 0.663 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.663 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.669 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.823      ;
; 0.669 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.823      ;
; 0.669 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.823      ;
; 0.669 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.823      ;
; 0.673 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.020      ; 0.845      ;
; 0.677 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.019      ; 0.848      ;
; 0.677 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.678 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.013      ; 0.843      ;
; 0.680 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.690 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.020      ; 0.862      ;
; 0.692 ; regbuf:rdm|sr_out[12]                     ; breg:bcoreg|breg32_rtl_1_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.843      ;
; 0.692 ; regbuf:regULA|sr_out[20]                  ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.844      ;
; 0.702 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.854      ;
; 0.706 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|breg32_rtl_1_bypass[40]                                                                ; clk          ; clk         ; 0.000        ; 0.010      ; 0.868      ;
; 0.706 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; -0.008     ; 0.850      ;
; 0.712 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 0.883      ;
; 0.713 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgB|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 0.882      ;
; 0.714 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgB|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.001     ; 0.865      ;
; 0.718 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.861      ;
; 0.719 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.862      ;
; 0.720 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.874      ;
; 0.723 ; regbuf:regULA|sr_out[0]                   ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.027      ; 0.902      ;
; 0.723 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.866      ;
; 0.727 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.009     ; 0.870      ;
; 0.729 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.881      ;
; 0.730 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.882      ;
; 0.733 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.889      ;
; 0.733 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.889      ;
; 0.733 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.889      ;
; 0.733 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.889      ;
; 0.733 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.004      ; 0.889      ;
; 0.734 ; reg:ir|sr_out[24]                         ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.033      ; 0.919      ;
; 0.734 ; regbuf:regULA|sr_out[19]                  ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.874      ;
; 0.737 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.007     ; 0.882      ;
; 0.738 ; regbuf:regULA|sr_out[5]                   ; breg:bcoreg|breg32_rtl_1_bypass[16]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.890      ;
; 0.740 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.005     ; 0.887      ;
; 0.741 ; regbuf:rdm|sr_out[20]                     ; breg:bcoreg|breg32_rtl_1_bypass[31]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.893      ;
; 0.745 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.958      ;
; 0.753 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 0.899      ;
; 0.758 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.759 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.031      ; 0.942      ;
; 0.762 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; -0.029     ; 0.885      ;
; 0.762 ; regbuf:rdm|sr_out[10]                     ; breg:bcoreg|breg32_rtl_1_bypass[21]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.916      ;
; 0.768 ; reg:ir|sr_out[18]                         ; regbuf:rgB|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.929      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.264 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.463      ;
; 0.367 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.567      ;
; 0.375 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.579      ;
; 0.386 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 0.586      ;
; 0.394 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.585      ;
; 0.411 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.602      ;
; 0.416 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.606      ;
; 0.428 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.617      ;
; 0.431 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.620      ;
; 0.486 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.691      ;
; 0.493 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.700      ;
; 0.510 ; regbuf:rgB|sr_out[17]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 0.724      ;
; 0.513 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 0.727      ;
; 0.521 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.710      ;
; 0.522 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 0.736      ;
; 0.531 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.728      ;
; 0.539 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.752      ;
; 0.544 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 0.735      ;
; 0.612 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.819      ;
; 0.616 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 0.830      ;
; 0.638 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 0.851      ;
; 0.646 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 0.836      ;
; 0.662 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 0.876      ;
; 0.665 ; regbuf:rgB|sr_out[29]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.076      ; 0.879      ;
; 0.667 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 0.856      ;
; 0.745 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 0.967      ;
; 0.756 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.050      ; 0.944      ;
; 0.776 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.066      ; 0.980      ;
; 0.783 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 0.990      ;
; 0.788 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 0.985      ;
; 0.804 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.003      ;
; 0.880 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.075      ;
; 0.982 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.195      ;
; 0.982 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.178      ;
; 1.062 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.267      ;
; 1.069 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.269      ;
; 1.095 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.274      ;
; 1.104 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.291      ;
; 1.105 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.292      ;
; 1.105 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.313      ;
; 1.105 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.289      ;
; 1.137 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.332      ;
; 1.168 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.373      ;
; 1.186 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.386      ;
; 1.189 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.376      ;
; 1.196 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.383      ;
; 1.237 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.419      ;
; 1.245 ; reg:pc|sr_out[1]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.427      ;
; 1.253 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.456      ;
; 1.278 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.468      ;
; 1.300 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.505      ;
; 1.305 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.522      ;
; 1.312 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.513      ;
; 1.313 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.514      ;
; 1.315 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.497      ;
; 1.323 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.535      ;
; 1.324 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.506      ;
; 1.331 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.536      ;
; 1.335 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.540      ;
; 1.350 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.555      ;
; 1.353 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.558      ;
; 1.353 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.553      ;
; 1.357 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.562      ;
; 1.364 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.564      ;
; 1.397 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 1.584      ;
; 1.405 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.597      ;
; 1.445 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.641      ;
; 1.448 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.648      ;
; 1.453 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.649      ;
; 1.471 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.672      ;
; 1.472 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.672      ;
; 1.478 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.679      ;
; 1.494 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.694      ;
; 1.498 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.698      ;
; 1.502 ; regbuf:rgA|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.714      ;
; 1.509 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.709      ;
; 1.510 ; regbuf:rgA|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.727      ;
; 1.512 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.717      ;
; 1.514 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.717      ;
; 1.536 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.736      ;
; 1.539 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.744      ;
; 1.596 ; reg:ir|sr_out[10]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.786      ;
; 1.597 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.793      ;
; 1.598 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.798      ;
; 1.605 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.813      ;
; 1.611 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.807      ;
; 1.612 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.815      ;
; 1.612 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.074      ; 1.824      ;
; 1.620 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.079      ; 1.837      ;
; 1.632 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.811      ;
; 1.635 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.819      ;
; 1.637 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.845      ;
; 1.645 ; regbuf:rgA|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.854      ;
; 1.648 ; regbuf:rgA|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 1.857      ;
; 1.680 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.062      ; 1.880      ;
; 1.688 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.893      ;
; 1.704 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 1.883      ;
; 1.707 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.891      ;
; 1.721 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.926      ;
; 1.737 ; reg:ir|sr_out[10]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.922      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.849 ; 0.849 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.197 ; 0.197 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.664 ; 10.664 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 10.395 ; 10.395 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.034  ; 9.034  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 10.664 ; 10.664 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.745  ; 9.745  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 10.175 ; 10.175 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.991  ; 8.991  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.584  ; 9.584  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.760  ; 9.760  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.513  ; 9.513  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.869  ; 9.869  ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.911  ; 8.911  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.736  ; 9.736  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.667  ; 9.667  ; Rise       ; clk             ;
;  data[14] ; clk        ; 10.042 ; 10.042 ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.776  ; 8.776  ; Rise       ; clk             ;
;  data[16] ; clk        ; 8.937  ; 8.937  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.479  ; 9.479  ; Rise       ; clk             ;
;  data[18] ; clk        ; 9.729  ; 9.729  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.062  ; 9.062  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.502  ; 9.502  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  data[22] ; clk        ; 10.184 ; 10.184 ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.311  ; 9.311  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.679  ; 9.679  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.296  ; 9.296  ; Rise       ; clk             ;
;  data[26] ; clk        ; 10.167 ; 10.167 ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.809  ; 9.809  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.908  ; 9.908  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.371  ; 9.371  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.330  ; 9.330  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 8.012  ; 8.012  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.467  ; 7.467  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.661  ; 6.661  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.574  ; 7.574  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.396  ; 7.396  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.203  ; 7.203  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.758  ; 6.758  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.894  ; 6.894  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.274  ; 7.274  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.557  ; 7.557  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.532  ; 7.532  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.268  ; 7.268  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.551  ; 7.551  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.364  ; 7.364  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.678  ; 7.678  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.323  ; 7.323  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.220  ; 7.220  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.293  ; 7.293  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.763  ; 7.763  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.834  ; 6.834  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.876  ; 6.876  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.823  ; 6.823  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.799  ; 6.799  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.100  ; 7.100  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.800  ; 6.800  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.893  ; 6.893  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.491  ; 6.491  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 8.012  ; 8.012  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.184  ; 7.184  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.995  ; 6.995  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.130  ; 7.130  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.696  ; 6.696  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.691  ; 6.691  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.044 ; 5.044 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.007 ; 5.007 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.950 ; 5.950 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.640 ; 5.640 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.783 ; 5.783 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.880 ; 4.880 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.304 ; 5.304 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.595 ; 5.595 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.910 ; 4.910 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.048 ; 5.048 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.304 ; 5.304 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.040 ; 5.040 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.276 ; 5.276 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.403 ; 5.403 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.006 ; 5.006 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.832 ; 4.832 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.851 ; 5.851 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.036 ; 5.036 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.528 ; 4.528 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.473 ; 5.473 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.463 ; 5.463 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.183 ; 5.183 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.538 ; 5.538 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.491 ; 6.491 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.467 ; 7.467 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.661 ; 6.661 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.574 ; 7.574 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.396 ; 7.396 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.203 ; 7.203 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.894 ; 6.894 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.274 ; 7.274 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.557 ; 7.557 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.532 ; 7.532 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.268 ; 7.268 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.551 ; 7.551 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.364 ; 7.364 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.678 ; 7.678 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.323 ; 7.323 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.220 ; 7.220 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.293 ; 7.293 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.763 ; 7.763 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.834 ; 6.834 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.876 ; 6.876 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.823 ; 6.823 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.799 ; 6.799 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.100 ; 7.100 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.800 ; 6.800 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.893 ; 6.893 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.491 ; 6.491 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 8.012 ; 8.012 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.184 ; 7.184 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.995 ; 6.995 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.130 ; 7.130 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.691 ; 6.691 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; debug[0]   ; data[1]     ; 4.422 ; 4.422 ; 4.422 ; 4.422 ;
; debug[0]   ; data[2]     ; 5.030 ; 5.030 ; 5.030 ; 5.030 ;
; debug[0]   ; data[3]     ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; debug[0]   ; data[4]     ; 4.888 ; 4.888 ; 4.888 ; 4.888 ;
; debug[0]   ; data[5]     ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; debug[0]   ; data[6]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; debug[0]   ; data[7]     ; 4.990 ; 4.990 ; 4.990 ; 4.990 ;
; debug[0]   ; data[8]     ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; debug[0]   ; data[9]     ; 4.284 ; 4.284 ; 4.284 ; 4.284 ;
; debug[0]   ; data[10]    ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; debug[0]   ; data[11]    ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; debug[0]   ; data[12]    ; 4.295 ; 4.295 ; 4.295 ; 4.295 ;
; debug[0]   ; data[13]    ; 4.403 ; 4.403 ; 4.403 ; 4.403 ;
; debug[0]   ; data[14]    ; 5.392 ; 5.392 ; 5.392 ; 5.392 ;
; debug[0]   ; data[15]    ; 4.606 ; 4.606 ; 4.606 ; 4.606 ;
; debug[0]   ; data[16]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[0]   ; data[17]    ; 5.184 ; 5.184 ; 5.184 ; 5.184 ;
; debug[0]   ; data[18]    ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; debug[0]   ; data[19]    ; 4.137 ; 4.137 ; 4.137 ; 4.137 ;
; debug[0]   ; data[20]    ; 5.287 ; 5.287 ; 5.287 ; 5.287 ;
; debug[0]   ; data[21]    ; 4.903 ; 4.903 ; 4.903 ; 4.903 ;
; debug[0]   ; data[22]    ; 5.439 ; 5.439 ; 5.439 ; 5.439 ;
; debug[0]   ; data[23]    ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; debug[0]   ; data[24]    ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; debug[0]   ; data[25]    ; 3.793 ; 3.793 ; 3.793 ; 3.793 ;
; debug[0]   ; data[26]    ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; debug[0]   ; data[27]    ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; debug[0]   ; data[28]    ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; debug[0]   ; data[29]    ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; debug[0]   ; data[30]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[0]   ; data[31]    ; 4.726 ; 4.726 ; 4.726 ; 4.726 ;
; debug[1]   ; data[0]     ; 4.791 ; 4.791 ; 4.791 ; 4.791 ;
; debug[1]   ; data[1]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; debug[1]   ; data[2]     ; 5.144 ; 5.144 ; 5.144 ; 5.144 ;
; debug[1]   ; data[3]     ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; debug[1]   ; data[4]     ; 4.996 ; 4.996 ; 4.996 ; 4.996 ;
; debug[1]   ; data[5]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; debug[1]   ; data[6]     ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; debug[1]   ; data[7]     ; 5.582 ; 5.582 ; 5.582 ; 5.582 ;
; debug[1]   ; data[8]     ; 4.493 ; 4.493 ; 4.493 ; 4.493 ;
; debug[1]   ; data[9]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; debug[1]   ; data[10]    ; 5.155 ; 5.155 ; 5.155 ; 5.155 ;
; debug[1]   ; data[11]    ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; debug[1]   ; data[12]    ; 4.446 ; 4.446 ; 4.446 ; 4.446 ;
; debug[1]   ; data[13]    ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; debug[1]   ; data[14]    ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; debug[1]   ; data[15]    ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; debug[1]   ; data[16]    ; 4.181 ; 4.181 ; 4.181 ; 4.181 ;
; debug[1]   ; data[17]    ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; debug[1]   ; data[18]    ; 4.859 ; 4.859 ; 4.859 ; 4.859 ;
; debug[1]   ; data[19]    ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; debug[1]   ; data[20]    ; 5.096 ; 5.096 ; 5.096 ; 5.096 ;
; debug[1]   ; data[21]    ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; debug[1]   ; data[22]    ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; debug[1]   ; data[23]    ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; debug[1]   ; data[24]    ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; debug[1]   ; data[25]    ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; debug[1]   ; data[26]    ; 5.208 ; 5.208 ; 5.208 ; 5.208 ;
; debug[1]   ; data[27]    ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; debug[1]   ; data[28]    ; 4.384 ; 4.384 ; 4.384 ; 4.384 ;
; debug[1]   ; data[29]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[1]   ; data[30]    ; 4.173 ; 4.173 ; 4.173 ; 4.173 ;
; debug[1]   ; data[31]    ; 5.322 ; 5.322 ; 5.322 ; 5.322 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; debug[0]   ; data[1]     ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[0]   ; data[2]     ; 5.030 ; 5.030 ; 5.030 ; 5.030 ;
; debug[0]   ; data[3]     ; 4.199 ; 4.199 ; 4.199 ; 4.199 ;
; debug[0]   ; data[4]     ; 4.888 ; 4.888 ; 4.888 ; 4.888 ;
; debug[0]   ; data[5]     ; 4.082 ; 4.082 ; 4.082 ; 4.082 ;
; debug[0]   ; data[6]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; debug[0]   ; data[7]     ; 4.500 ; 4.500 ; 4.500 ; 4.500 ;
; debug[0]   ; data[8]     ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; debug[0]   ; data[9]     ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; debug[0]   ; data[10]    ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; debug[0]   ; data[11]    ; 3.992 ; 3.992 ; 3.992 ; 3.992 ;
; debug[0]   ; data[12]    ; 4.295 ; 4.295 ; 4.295 ; 4.295 ;
; debug[0]   ; data[13]    ; 4.126 ; 4.126 ; 4.126 ; 4.126 ;
; debug[0]   ; data[14]    ; 5.392 ; 5.392 ; 5.392 ; 5.392 ;
; debug[0]   ; data[15]    ; 4.244 ; 4.244 ; 4.244 ; 4.244 ;
; debug[0]   ; data[16]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[0]   ; data[17]    ; 5.100 ; 5.100 ; 5.100 ; 5.100 ;
; debug[0]   ; data[18]    ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; debug[0]   ; data[19]    ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; debug[0]   ; data[20]    ; 5.287 ; 5.287 ; 5.287 ; 5.287 ;
; debug[0]   ; data[21]    ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; debug[0]   ; data[22]    ; 5.439 ; 5.439 ; 5.439 ; 5.439 ;
; debug[0]   ; data[23]    ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; debug[0]   ; data[24]    ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; debug[0]   ; data[25]    ; 3.628 ; 3.628 ; 3.628 ; 3.628 ;
; debug[0]   ; data[26]    ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; debug[0]   ; data[27]    ; 3.728 ; 3.728 ; 3.728 ; 3.728 ;
; debug[0]   ; data[28]    ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; debug[0]   ; data[29]    ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; debug[0]   ; data[30]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[0]   ; data[31]    ; 4.647 ; 4.647 ; 4.647 ; 4.647 ;
; debug[1]   ; data[0]     ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; debug[1]   ; data[1]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; debug[1]   ; data[2]     ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[1]   ; data[3]     ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; debug[1]   ; data[4]     ; 4.713 ; 4.713 ; 4.713 ; 4.713 ;
; debug[1]   ; data[5]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; debug[1]   ; data[6]     ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; debug[1]   ; data[7]     ; 5.582 ; 5.582 ; 5.582 ; 5.582 ;
; debug[1]   ; data[8]     ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; debug[1]   ; data[9]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; debug[1]   ; data[10]    ; 4.102 ; 4.102 ; 4.102 ; 4.102 ;
; debug[1]   ; data[11]    ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; debug[1]   ; data[12]    ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; debug[1]   ; data[13]    ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; debug[1]   ; data[14]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[1]   ; data[15]    ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; debug[1]   ; data[16]    ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; debug[1]   ; data[17]    ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; debug[1]   ; data[18]    ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; debug[1]   ; data[19]    ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; debug[1]   ; data[20]    ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; debug[1]   ; data[21]    ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; debug[1]   ; data[22]    ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; debug[1]   ; data[23]    ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; debug[1]   ; data[24]    ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[1]   ; data[25]    ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; debug[1]   ; data[26]    ; 4.810 ; 4.810 ; 4.810 ; 4.810 ;
; debug[1]   ; data[27]    ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; debug[1]   ; data[28]    ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; debug[1]   ; data[29]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[1]   ; data[30]    ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; debug[1]   ; data[31]    ; 5.322 ; 5.322 ; 5.322 ; 5.322 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.608   ; 0.246 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.608   ; 0.246 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -10.599   ; 0.264 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1979.994 ; 0.0   ; 0.0      ; 0.0     ; -1076.86            ;
;  clk             ; -1737.589 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -242.405  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.366 ; 2.366 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.197 ; 0.197 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.969 ; 21.969 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.850 ; 20.850 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 18.217 ; 18.217 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 21.969 ; 21.969 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 19.918 ; 19.918 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.978 ; 20.978 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 17.523 ; 17.523 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.536 ; 18.536 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 19.616 ; 19.616 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.241 ; 20.241 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 19.450 ; 19.450 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.329 ; 20.329 ; Rise       ; clk             ;
;  data[11] ; clk        ; 18.207 ; 18.207 ; Rise       ; clk             ;
;  data[12] ; clk        ; 19.883 ; 19.883 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.683 ; 19.683 ; Rise       ; clk             ;
;  data[14] ; clk        ; 20.683 ; 20.683 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.824 ; 17.824 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.154 ; 18.154 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.328 ; 19.328 ; Rise       ; clk             ;
;  data[18] ; clk        ; 19.975 ; 19.975 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.349 ; 18.349 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.317 ; 19.317 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.089 ; 18.089 ; Rise       ; clk             ;
;  data[22] ; clk        ; 20.835 ; 20.835 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.737 ; 18.737 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.628 ; 19.628 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.851 ; 18.851 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.659 ; 20.659 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.121 ; 19.121 ; Rise       ; clk             ;
;  data[28] ; clk        ; 19.848 ; 19.848 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.910 ; 19.910 ; Rise       ; clk             ;
;  data[30] ; clk        ; 18.842 ; 18.842 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.556 ; 18.556 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 14.467 ; 14.467 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 13.214 ; 13.214 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.434 ; 11.434 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 13.531 ; 13.531 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 13.150 ; 13.150 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.707 ; 12.707 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 11.784 ; 11.784 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.058 ; 12.058 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 12.850 ; 12.850 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 13.524 ; 13.524 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 13.407 ; 13.407 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 12.950 ; 12.950 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.614 ; 13.614 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 13.069 ; 13.069 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 13.695 ; 13.695 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 13.026 ; 13.026 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.761 ; 12.761 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 12.966 ; 12.966 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.949 ; 13.949 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.082 ; 12.082 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.930 ; 11.930 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 11.811 ; 11.811 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 12.503 ; 12.503 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.879 ; 11.879 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.121 ; 12.121 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.174 ; 11.174 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 14.467 ; 14.467 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.718 ; 12.718 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.370 ; 12.370 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.550 ; 12.550 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.693 ; 11.693 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 11.456 ; 11.456 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.044 ; 5.044 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.007 ; 5.007 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 5.950 ; 5.950 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 5.640 ; 5.640 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 5.783 ; 5.783 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.880 ; 4.880 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 5.304 ; 5.304 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.595 ; 5.595 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.910 ; 4.910 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.048 ; 5.048 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.304 ; 5.304 ; Rise       ; clk             ;
;  data[11] ; clk        ; 4.938 ; 4.938 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.040 ; 5.040 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.276 ; 5.276 ; Rise       ; clk             ;
;  data[14] ; clk        ; 5.403 ; 5.403 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.053 ; 5.053 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.476 ; 4.476 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.871 ; 4.871 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.006 ; 5.006 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.832 ; 4.832 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.851 ; 5.851 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.036 ; 5.036 ; Rise       ; clk             ;
;  data[25] ; clk        ; 4.528 ; 4.528 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.473 ; 5.473 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.463 ; 5.463 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.183 ; 5.183 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.538 ; 5.538 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.491 ; 6.491 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 7.467 ; 7.467 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.661 ; 6.661 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 7.574 ; 7.574 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 7.396 ; 7.396 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 7.203 ; 7.203 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 6.758 ; 6.758 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.894 ; 6.894 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 7.274 ; 7.274 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 7.557 ; 7.557 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.532 ; 7.532 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.268 ; 7.268 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.551 ; 7.551 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 7.364 ; 7.364 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.678 ; 7.678 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 7.323 ; 7.323 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.220 ; 7.220 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.293 ; 7.293 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.763 ; 7.763 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.834 ; 6.834 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.876 ; 6.876 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.823 ; 6.823 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.799 ; 6.799 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 7.100 ; 7.100 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.800 ; 6.800 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.893 ; 6.893 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.491 ; 6.491 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 8.012 ; 8.012 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 7.184 ; 7.184 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.995 ; 6.995 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.130 ; 7.130 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.696 ; 6.696 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.691 ; 6.691 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 9.001  ; 9.001  ; 9.001  ; 9.001  ;
; debug[0]   ; data[1]     ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; debug[0]   ; data[2]     ; 10.003 ; 10.003 ; 10.003 ; 10.003 ;
; debug[0]   ; data[3]     ; 8.821  ; 8.821  ; 8.821  ; 8.821  ;
; debug[0]   ; data[4]     ; 9.596  ; 9.596  ; 9.596  ; 9.596  ;
; debug[0]   ; data[5]     ; 8.590  ; 8.590  ; 8.590  ; 8.590  ;
; debug[0]   ; data[6]     ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; debug[0]   ; data[7]     ; 9.878  ; 9.878  ; 9.878  ; 9.878  ;
; debug[0]   ; data[8]     ; 8.639  ; 8.639  ; 8.639  ; 8.639  ;
; debug[0]   ; data[9]     ; 8.381  ; 8.381  ; 8.381  ; 8.381  ;
; debug[0]   ; data[10]    ; 8.938  ; 8.938  ; 8.938  ; 8.938  ;
; debug[0]   ; data[11]    ; 8.412  ; 8.412  ; 8.412  ; 8.412  ;
; debug[0]   ; data[12]    ; 8.343  ; 8.343  ; 8.343  ; 8.343  ;
; debug[0]   ; data[13]    ; 8.570  ; 8.570  ; 8.570  ; 8.570  ;
; debug[0]   ; data[14]    ; 10.804 ; 10.804 ; 10.804 ; 10.804 ;
; debug[0]   ; data[15]    ; 9.115  ; 9.115  ; 9.115  ; 9.115  ;
; debug[0]   ; data[16]    ; 8.002  ; 8.002  ; 8.002  ; 8.002  ;
; debug[0]   ; data[17]    ; 10.196 ; 10.196 ; 10.196 ; 10.196 ;
; debug[0]   ; data[18]    ; 10.198 ; 10.198 ; 10.198 ; 10.198 ;
; debug[0]   ; data[19]    ; 8.085  ; 8.085  ; 8.085  ; 8.085  ;
; debug[0]   ; data[20]    ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; debug[0]   ; data[21]    ; 9.578  ; 9.578  ; 9.578  ; 9.578  ;
; debug[0]   ; data[22]    ; 10.794 ; 10.794 ; 10.794 ; 10.794 ;
; debug[0]   ; data[23]    ; 9.892  ; 9.892  ; 9.892  ; 9.892  ;
; debug[0]   ; data[24]    ; 9.584  ; 9.584  ; 9.584  ; 9.584  ;
; debug[0]   ; data[25]    ; 7.291  ; 7.291  ; 7.291  ; 7.291  ;
; debug[0]   ; data[26]    ; 10.680 ; 10.680 ; 10.680 ; 10.680 ;
; debug[0]   ; data[27]    ; 8.446  ; 8.446  ; 8.446  ; 8.446  ;
; debug[0]   ; data[28]    ; 8.422  ; 8.422  ; 8.422  ; 8.422  ;
; debug[0]   ; data[29]    ; 7.951  ; 7.951  ; 7.951  ; 7.951  ;
; debug[0]   ; data[30]    ; 9.605  ; 9.605  ; 9.605  ; 9.605  ;
; debug[0]   ; data[31]    ; 9.148  ; 9.148  ; 9.148  ; 9.148  ;
; debug[1]   ; data[0]     ; 9.350  ; 9.350  ; 9.350  ; 9.350  ;
; debug[1]   ; data[1]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[1]   ; data[2]     ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; debug[1]   ; data[3]     ; 9.493  ; 9.493  ; 9.493  ; 9.493  ;
; debug[1]   ; data[4]     ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; debug[1]   ; data[5]     ; 9.272  ; 9.272  ; 9.272  ; 9.272  ;
; debug[1]   ; data[6]     ; 8.740  ; 8.740  ; 8.740  ; 8.740  ;
; debug[1]   ; data[7]     ; 11.186 ; 11.186 ; 11.186 ; 11.186 ;
; debug[1]   ; data[8]     ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; debug[1]   ; data[9]     ; 8.756  ; 8.756  ; 8.756  ; 8.756  ;
; debug[1]   ; data[10]    ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; debug[1]   ; data[11]    ; 8.644  ; 8.644  ; 8.644  ; 8.644  ;
; debug[1]   ; data[12]    ; 8.716  ; 8.716  ; 8.716  ; 8.716  ;
; debug[1]   ; data[13]    ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; debug[1]   ; data[14]    ; 10.009 ; 10.009 ; 10.009 ; 10.009 ;
; debug[1]   ; data[15]    ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[1]   ; data[16]    ; 8.174  ; 8.174  ; 8.174  ; 8.174  ;
; debug[1]   ; data[17]    ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[1]   ; data[18]    ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; debug[1]   ; data[19]    ; 9.004  ; 9.004  ; 9.004  ; 9.004  ;
; debug[1]   ; data[20]    ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; debug[1]   ; data[21]    ; 9.096  ; 9.096  ; 9.096  ; 9.096  ;
; debug[1]   ; data[22]    ; 10.450 ; 10.450 ; 10.450 ; 10.450 ;
; debug[1]   ; data[23]    ; 9.974  ; 9.974  ; 9.974  ; 9.974  ;
; debug[1]   ; data[24]    ; 9.007  ; 9.007  ; 9.007  ; 9.007  ;
; debug[1]   ; data[25]    ; 8.206  ; 8.206  ; 8.206  ; 8.206  ;
; debug[1]   ; data[26]    ; 10.374 ; 10.374 ; 10.374 ; 10.374 ;
; debug[1]   ; data[27]    ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; debug[1]   ; data[28]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; debug[1]   ; data[29]    ; 8.868  ; 8.868  ; 8.868  ; 8.868  ;
; debug[1]   ; data[30]    ; 8.196  ; 8.196  ; 8.196  ; 8.196  ;
; debug[1]   ; data[31]    ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.645 ; 4.645 ; 4.645 ; 4.645 ;
; debug[0]   ; data[1]     ; 4.165 ; 4.165 ; 4.165 ; 4.165 ;
; debug[0]   ; data[2]     ; 5.030 ; 5.030 ; 5.030 ; 5.030 ;
; debug[0]   ; data[3]     ; 4.199 ; 4.199 ; 4.199 ; 4.199 ;
; debug[0]   ; data[4]     ; 4.888 ; 4.888 ; 4.888 ; 4.888 ;
; debug[0]   ; data[5]     ; 4.082 ; 4.082 ; 4.082 ; 4.082 ;
; debug[0]   ; data[6]     ; 5.154 ; 5.154 ; 5.154 ; 5.154 ;
; debug[0]   ; data[7]     ; 4.500 ; 4.500 ; 4.500 ; 4.500 ;
; debug[0]   ; data[8]     ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; debug[0]   ; data[9]     ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; debug[0]   ; data[10]    ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; debug[0]   ; data[11]    ; 3.992 ; 3.992 ; 3.992 ; 3.992 ;
; debug[0]   ; data[12]    ; 4.295 ; 4.295 ; 4.295 ; 4.295 ;
; debug[0]   ; data[13]    ; 4.126 ; 4.126 ; 4.126 ; 4.126 ;
; debug[0]   ; data[14]    ; 5.392 ; 5.392 ; 5.392 ; 5.392 ;
; debug[0]   ; data[15]    ; 4.244 ; 4.244 ; 4.244 ; 4.244 ;
; debug[0]   ; data[16]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[0]   ; data[17]    ; 5.100 ; 5.100 ; 5.100 ; 5.100 ;
; debug[0]   ; data[18]    ; 5.178 ; 5.178 ; 5.178 ; 5.178 ;
; debug[0]   ; data[19]    ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; debug[0]   ; data[20]    ; 5.287 ; 5.287 ; 5.287 ; 5.287 ;
; debug[0]   ; data[21]    ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; debug[0]   ; data[22]    ; 5.439 ; 5.439 ; 5.439 ; 5.439 ;
; debug[0]   ; data[23]    ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; debug[0]   ; data[24]    ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; debug[0]   ; data[25]    ; 3.628 ; 3.628 ; 3.628 ; 3.628 ;
; debug[0]   ; data[26]    ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; debug[0]   ; data[27]    ; 3.728 ; 3.728 ; 3.728 ; 3.728 ;
; debug[0]   ; data[28]    ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; debug[0]   ; data[29]    ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; debug[0]   ; data[30]    ; 4.862 ; 4.862 ; 4.862 ; 4.862 ;
; debug[0]   ; data[31]    ; 4.647 ; 4.647 ; 4.647 ; 4.647 ;
; debug[1]   ; data[0]     ; 4.418 ; 4.418 ; 4.418 ; 4.418 ;
; debug[1]   ; data[1]     ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; debug[1]   ; data[2]     ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[1]   ; data[3]     ; 4.794 ; 4.794 ; 4.794 ; 4.794 ;
; debug[1]   ; data[4]     ; 4.713 ; 4.713 ; 4.713 ; 4.713 ;
; debug[1]   ; data[5]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; debug[1]   ; data[6]     ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; debug[1]   ; data[7]     ; 5.582 ; 5.582 ; 5.582 ; 5.582 ;
; debug[1]   ; data[8]     ; 4.324 ; 4.324 ; 4.324 ; 4.324 ;
; debug[1]   ; data[9]     ; 4.439 ; 4.439 ; 4.439 ; 4.439 ;
; debug[1]   ; data[10]    ; 4.102 ; 4.102 ; 4.102 ; 4.102 ;
; debug[1]   ; data[11]    ; 4.305 ; 4.305 ; 4.305 ; 4.305 ;
; debug[1]   ; data[12]    ; 4.031 ; 4.031 ; 4.031 ; 4.031 ;
; debug[1]   ; data[13]    ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; debug[1]   ; data[14]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[1]   ; data[15]    ; 4.355 ; 4.355 ; 4.355 ; 4.355 ;
; debug[1]   ; data[16]    ; 4.079 ; 4.079 ; 4.079 ; 4.079 ;
; debug[1]   ; data[17]    ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; debug[1]   ; data[18]    ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; debug[1]   ; data[19]    ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; debug[1]   ; data[20]    ; 4.110 ; 4.110 ; 4.110 ; 4.110 ;
; debug[1]   ; data[21]    ; 4.642 ; 4.642 ; 4.642 ; 4.642 ;
; debug[1]   ; data[22]    ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; debug[1]   ; data[23]    ; 5.042 ; 5.042 ; 5.042 ; 5.042 ;
; debug[1]   ; data[24]    ; 4.267 ; 4.267 ; 4.267 ; 4.267 ;
; debug[1]   ; data[25]    ; 4.224 ; 4.224 ; 4.224 ; 4.224 ;
; debug[1]   ; data[26]    ; 4.810 ; 4.810 ; 4.810 ; 4.810 ;
; debug[1]   ; data[27]    ; 4.470 ; 4.470 ; 4.470 ; 4.470 ;
; debug[1]   ; data[28]    ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; debug[1]   ; data[29]    ; 4.542 ; 4.542 ; 4.542 ; 4.542 ;
; debug[1]   ; data[30]    ; 3.961 ; 3.961 ; 3.961 ; 3.961 ;
; debug[1]   ; data[31]    ; 5.322 ; 5.322 ; 5.322 ; 5.322 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 70162    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 70162    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4084  ; 4084 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 10 22:28:13 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.608     -1737.589 clk 
    Info (332119):   -10.599      -242.405 clk_rom 
Info (332146): Worst-case hold slack is 0.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.534         0.000 clk 
    Info (332119):     0.653         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.730      -735.537 clk 
    Info (332119):    -4.045      -105.928 clk_rom 
Info (332146): Worst-case hold slack is 0.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.246         0.000 clk 
    Info (332119):     0.264         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Mon Dec 10 22:28:14 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


