 2
就顯得特別重要。如此一來，接取技術也將隨之快
速的發展，銅線 VDSL2 已經可以達到 100 Mbps，
無線接取的 WLAN 和 4G 技術也都突破 100 Mbps，
並且更宣稱要不久的未來固定時速率可以達到 1 
Gbps，移動時可以達到 100 Mbps 的傳輸速率。要
將如此大量的寬頻接取資料連結上網際網路，具有
穩定、超大頻寬且長距離傳輸的 FTTx 光網路是最
佳的選擇。然而，目前 FTTx 光接取網路頻寬只有
1~2.5 Gbps，在 3~5 年後勢必遭遇到瓶頸，無法因
應這些寬頻接取網路龐大資料量的需求。 
在無線寬頻技術方面，如 802.11n、UWB 和
Cognitive radio，也都有著高速的傳輸量的特性，也
有其制定標準。此外，英特爾、Nokia、Atheros、
微軟、Dell、聯發科、NEC 等逾 15 家全球科技產
業大場於今年 (2009)宣布成立 Wireless Gigabit
（WiGig）聯盟（WGA），將共同推動 60 GHz 短
距無線通訊技術的統一規格，首份規格預計在今年
第四季出爐。60 GHz 比 2.4 GHz 頻段擁有更多的頻
寬，可提供更快的資料傳輸；因為 2.4GHz 頻譜已
有諸如 802.11b/g、藍牙，或微波等應用。60 GHz
擁有許多現在室內無線應用所需的元素，而且可提
供每秒數Gb的連結速度。WGA將開發一個 60 GHz
無線技術的統一規格，並支援個人電腦、消費裝
置，及手持裝置等不同平台，採用 WGA 規格所建
置的產品在 10 米內至少可提供每秒 1Gb 的傳輸能
力，而進階的應用則可讓它在更遠的距離提供每秒
逾 6Gb 的傳輸能力。WGA 指出，60 GHz 技術應用
讓各種裝置間的資料傳輸速度比現在的無線區域
網域快上 10 倍以上，並得以用來傳送完全未壓縮
的影音檔案。60 GHz 無線技術旨在強化短距傳輸速
度，雖然有分析師質疑此一新標準的必要性，因為
隸屬 Wi-Fi 家族的 802.11n 無線網路標準現已可提
供每秒 100Mb 以上的傳輸速率，而且多數的電子產
品皆已支援 802.11 標準，不過現在的通信技術已經
到了無線傳輸可以完全取代有線的臨界點，不論是
住宅或企業，更高效能的傳輸永遠受歡迎。 
結合有線和無線高速通信技巧，本計畫將實現
高速資料傳輸系統應用，以 60-GHz 無線光纖系統
的電路設計為藍圖，此計畫為系統電路中以射頻前
端電路和頻率合成器之設計。產生 60-GHz 射頻所
需之射頻前端和 LO (local oscillator)，高頻低雜訊
的輸出信號將為我們設計之重點。如圖 1 所示，主
要實現 60-GHz 射頻接收器所需之 LO，分為二級降
頻，我們將以一個鎖相迴路同時輸出二個 LO，頻
率分別為 M0和0，其中二次降頻需要產生正交信
號。 
M
0,I
0,Q
0M
 
圖 1：60-GHz 射頻電路系統 
 
二、研究方法與成果 
圖 2 為本計畫的系統電路方塊圖，為 60-GHz
射頻接收架構電路，我們利用鎖相迴路產生二個
LO，分別為 40-GHz LO 和 20-GHz 正交 LO。射頻
頻率合成器是以鎖相迴路為基礎，但頻率很高，
VCO 需設計為 40GHz，後面除四電路可以利用二
級除二電路設計，其最高工作頻率也和 VCO 一
樣，高頻設計成為主要考量。VCO 可以採用電感
電容振盪架構，相較其它積體振盪電路，電感電容
振盪方式的雜訊較低，且高頻積體電感技術也已很
成熟。40GHz 高頻除二電路也是設計重點，我們可
以採 CML(current-mode logic)的全差動架構設計，
並結合電感或注入鎖定(injection lock)模式使其工
作頻率提升。 
以下介紹高頻鎖相迴路設計的技巧，主要是
說明重要技術的設計方法，以及說明實作時量測的
方法，這些都是用來驗證電路設計之可行性。 
 
PD 2
LNA
0,I
0,Q
60-GHz RF
20-GHzLF
RF VCO
inf
40 GHz
20 GHz
N
DividerPhase-locked loop  
圖 2：60-GHz 射頻前端和頻率合成器 
 
 
 4
TCAS II [4]。 
k
2C
1L
1C
Sv
Sv
ov 
ov 
ov  ov 
 
圖 4：基部共振結構之電感電容振盪器 
 
倍頻器設計 
 傳統上，二倍頻電路可以利用混波器實現，
如圖 5(a)所示，使用二個輸入端連接在一起的類比
式乘法將頻率往上混波，實現倍頻的效果。圖 5(b)
為平衡式倍頻電路(balanced frequency doubler)，包
括二個並聯的共源極電晶體、對稱型結構電感和輸
出匹配電感，輸入為差動 vin (ω0)使得輸出產生二次
諧波信號 vo2 (2ω0)。在此，對稱型結構電感可以視
為變壓器元件，具有耦合係數 k2。由於輸入信號分
為共模信號和差模信號二種，對於變壓器產生相對
應不同的感量，差模等效電感為(1+k2)L2，共模等效
電感為(1k2)L2。假設輸入共模準位為 VDD，差模振
幅為 x，則依據 MOS 電晶體平方公式可得到差模的
電流為： 
iD1  iD2 = 4K(VDD  Vt) Va sin0t,    
和共模的電流為： 
  2 2 21 1 11 2 02 2 2( ) cos 2D D DD t a ai i K V V V V t        
可以發現差模輸出頻率為 ω0和共模頻率為 2ω0。對
於差模操作，在 vo1看到阻抗為  
2 2
1 2
2 2 2
(1 )
(1 ) 1o
s k LZ
s k L C
   ,    
以及共 vo2模輸出阻抗  
2 2 3
2 2
2 2 3 3
(1 )
(1 ) 1o
s k L L
Z
s k L L C
      
.  
電容 C2 和 C3 表示各節點上所有的等校際生電容
值。由於 Zo1 和 Zo2 具有 bandpass 特性，設計時將
其中心頻率分別選取在 ω0和 2ω0位置，即可得到所
要的電路設計參數，可以利用輸出匹配電感和變壓
器的尺寸形狀和寄生電容效應決定其所需工作頻
率。由於輸出為 bandpass 特性，可以將更高頻諧波
和 VCO 洩漏的干擾抑制。我們也利用此觀念，改
VCO 和倍頻器設計，發表論文於 IEEE TMTT [15]。 
 
2k2L 2L
2 0(2 )oV 
2 2(1 )k L 2 2(1 )k L
2 2(1 )k L 2 2(1 )k L
1oV
0( )
inV
 
圖 5：倍頻器，(a)倍頻效果之類比式混波器和(b)高
頻倍頻電路 
 
k
 6
 
圖 8： 全差動電流模式 D latch 電路 
 
D Q
QD
D Q
QD
D Q
QD
NOR-FF NOR-FFDFF
CK
MC
B
CK
Q
A VREF
(b)
(a)
 
圖 9： (a) 除頻器，(b) NOR 正反器電路 
 
90 270
0 180
270 90
180 0
1i
2i
1 2i i i  
0
270
 
圖 10： (a) 具有相位切換之除頻器，(b) 時序說明 
 
180 0
180 0
180 0
180 0
3k3L 3L
3 3k L
3 3(1 )k L 3 3(1 )k L
 
圖 11： 高速相位切換之除頻器 
 
0 270
B0
VF
Div2out
0 270
B0
VF
Div2out
(a) (b)
Spike
 
圖 12： 高速相位切換除頻器之模擬 
 
 
晶片製作與量測說明 
0.13-m CMOS 20GHz VCO和 40GHz二倍頻電路 
首先，以圖 5電路為基礎，我們設計以 0.13-m 
CMOS 實現 20GHz 的壓控振盪器和二倍頻電路使
其工作於 40 GHz 範圍，這樣便可應用於 60-GHz
射頻電路，圖 13 為其晶片照相圖和量測規格，圖
14 為頻譜量測。此設計已發表於 2011 IEEE TMTT
期刊上。未來，可以作為鎖相迴路設計之參考，使
得頻率合成功能更臻完善。 
VCO
Doubler
Technology 0.13ٛm CMOS
Circuit type VCO X2
Supply voltage 1.2 V
Frequency 
range (GHz)
19.8
i
22.9
39.6
i
45.8
Phase noise 
(dBc/Hz @ 
1MHz offset)
-97.27 
@ 
20.7GHz
-90.72 
@ 
42.4GHz
Power (mW) 3.2 4.8
Chip area 900x600 ٛm2
Performance summary:
 
圖 13：0.13-m CMOS 20GHz 壓控振盪器和 40GHz
二倍頻電路 
 8
 
圖 18：晶片照像圖 
 
 
圖 19：頻譜上的鎖定圖 
 
 
圖 20：輸出頻譜 
 
 
圖 21：輸出相位雜訊 
 
 
圖 22：VCO 的頻譜圖 
 
 
圖 23：VCO 相位雜訊圖 
 
 
 
三、主要參考文獻 
[1]  S. Emami, et al., “A highly integrated 60 GHz 
CMOS front-end receiver,” in IEEE ISSCC Dig. 
Tech. Papers, Feb. 2007, pp. 190-191. 
[2] J.-Y. Lee, S.-H. Lee, H. Kim, and H.-K. Yu, “A 
28.5-32GHz fast settling multichannel PLL 
synthesizer for 60-GHz WPAN radio,” IEEE 
Trans. Micro. Theory & Tech., Vol. 56, No. 5, 
pp. 1234-1246, May 2008. 
 10
Technique in 0.35-μm SiGe BiCMOS,” IEEE 
Journal of Solid-State Circuits, vol. 46, no. 9, 
pp.2064-2072, Sep. 2011. (SCI, EI) 
[2] Ching-Yuan Yang, Chih-Hsiang Chang, 
Jung-Mao Lin, Hsuan-Yu Chang, “A 20/40-GHz 
Dual-Band Voltage-Controlled Frequency 
Source in 0.13-m CMOS,” IEEE Transactions 
on Microwave Theory and Techniques, vol. 59, 
no. 8, pp. 2008-2016, Aug. 2011. (SCI, EI) 
[3] Ching-Yuan Yang, Chih-Hsiang Chang, 
Jung-Mao Lin, Jun-Hong Weng, “A 0.6 V 10 
GHz CMOS VCO Using a Negative-Gm 
Back-Gate Tuned Technique,” IEEE Microwave 
and Wireless Components Letters, vol. 21, no. 3, 
pp. 163-165, Mar. 2011. (SCI, EI) 
[4] Ching-Yuan Yang, Chih-Hsiang Chang, 
Jun-Hong Weng, “A Quadrature CMOS VCO 
Using a Distributed MIM Poly-Phase Network,” 
IEEE Microwave and Wireless Components 
Letters, vol. 21, no. 2, pp. 107-109, Feb. 2011. 
(SCI, EI) 
[5] Ching-Yuan Yang, Chih-Hsiang Chang, 
Jun-Hong Weng, Hsin-Ming Wu, “A 0.5/0.8-V 
9-GHz Frequency Synthesizer With Doubling 
Generation in 0.13-m CMOS,” IEEE Transac-
tions on Circuits and Systems--II: Express Briefs, 
vol. 58, no. 2, pp. 65-69, Feb. 2011. (SCI, EI) 
[6] Hsin-Ta Yang and Ching-Yuan Yang, “EMI Re-
duction by Spread-Spectrum Modulation in 
PWM Converters,” The 22th VLSI Design/CAD 
Symposium, Taiwan, Aug. 2011. 
[7] Ai-Jia Chuang and Ching-Yuan Yang, “Design 
of a Clock-Deskew Buffer Circuit for 
Chip-to-Chip Links,” The 22th VLSI De-
sign/CAD Symposium, Taiwan, Aug. 2011. 
[8] Jun-Hong Weng, Ching-Yuan Yang, Yi-Lin Jhu, 
“A Low-Power Direct Digital Frequency Syn-
thesizer Using an Analogue-Sine-Conversion 
Technique,” International Symposium on Low 
Power Electronics and Design (ISLPED), Fu-
kuoka, Japan, pp. 193-197, Aug. 2011. (EI) 
 
表 Y04 
 
二、與會心得 
 
此次TENCON2010在日本福岡城市舉行，Keynote speech有二場，第一場於11月22日由日本
Kyushu University的  Masaharu Shiratani, Kazunori Koga, Giichiro Uchida, Naho Itagaki, 
Kunihiro Kamataki講Fluctuation Control for Plasma Nanotechnologies，介紹Plasma元件的原理和
它們的研究成果，以及未來技術趨勢。第二場於11月24日由Ken Tokusei介紹Innovation at 
Google，以市場應用和趨勢介紹Google之崛起和未來變化。 
 
此外，參觀各國學者的論文發表，也更加擴展自己在研究上視野，令我在往後的研究裡能有
些新的觀點。TENCON研究主題甚廣，我比較有興趣的是除了聽取類比電路相關的論文發表，
也接觸電源管理和生醫方面的電路設計和應用，瞭解其電路的作法和相關研究的思維。總之，
參加本次會議除了在議程中學習各國先進在系統和電路的研究成果並與各國學者交換研究心
得，讓我後續的研究有更多的思考方向來進行，並學習他們做研究的方式和各項實作及模擬
技術。在本次會議認識了很多各國學者，可以在往後的研究上可以進行切磋。 
 
三、考察參觀活動(無是項活動者省略) 
 
四、建議 
 
無。 
 
五、攜回資料名稱及內容 
攜回資料： 
1. TENCON2010會議時程表，論文集光碟一片，內容包含本次會議發表的所有論文。 
 
其他事項： 
1. 其他相關會議宣傳海報。 
 
六、其他 
 
感謝國科會在經費上的補助，使得此次的研討會之行得以實現。 
 
between the input data and PLL clock, the 
phase/frequency transition detector (PFTD) will send up 
or down signals to the counter and changing the divider 
ratio of the PLL by the ΔΣ modulator to change the PLL 
synthesis frequency. Finally the clock frequency can 
reach to the same of the input data rate and recover the 
data with no error. In this work, the proposed architecture 
is composed of a fraction-N PLL and a new type PFTD, 
compared with the conventional ones. 
 
III. DELTA-SIGMA CONTROLLED PLL 
 
A. PLL 
A PDLL is a circuit which synchronizes the feedback 
clock to its input clock. It consists of a phase-frequency 
detector (PFD), a charge pump, a low-pass loop filter, a 
programmable divider and a voltage-controlled oscillator 
(VCO). The VCO is structured by a three-stage differen-
tial topology, which can generate six-phase sequences. 
The input reference clock is fed into the PFD and the 
output clock is a divided version of the VCO. The PFD 
detects the phase error between two inputs, which is used 
to control a charge pump current, charging and discharg-
ing the LPF. The following VCO is controlled by a fil-
tered control voltage and the adjusted output clock is fed 
back to PD. Through the feedback operation, the closed 
loop tends to in phase with zero phase error between two 
inputs for clock synchronization. The PLL is used to 
generate a multiple ratio of the input reference frequency 
(Fref). By changing the divided sequence (16-31), as illu-
strated in Fig. 3, the output frequency of the VCO is 
produced by the divider.  
 
B. Delta-Sigma Modulator 
The Δ-Σ Modulator can be achieved by using digital 
circuits. Comparing to other architectures, Δ-Σ modulator 
is easier to be implemented and is more stable, so the 
architecture is widely used. The concept of the Δ-Σ mod-
ulator is to randomize the divided ratios, i.e., the average 
of the randomized divided ratios to be a constant number. 
But, its fractional spurs will be expanded. 
In this work we use 16-bit 3rd -other Δ-Σ modulation 
(Fig. 4) to provide the required frequency resolution, and 
we just use 12 bits to compensate the frequency offset. It 
means the 1 LSB can calibrate the frequency error of 
0.0122 MHz. The least frequency shift can be below the 
value of 
refBits 1
1Frequency shift 
2
F
+
= ×    (1) 
The noise shaping characteristic of the Δ-Σ modulator is 
simulated and shown in Fig. 5, existing 60 dB/dec slope. 
  
 
 
 
 
Fig. 4  Δ-Σ modulator architecture 
 
Frequency (Hz)
Fig. 5  Power spectrum density (PSD) of the Δ-Σ mod-
ulator 
 
Fig.3  Block diagram of PLL-based CDR. 
 2461
VI. CONCLUSION 
 
  In the paper, a 2.5-Gbps CDR with ±200-MHz cali-
brated range is present. The CDR employs an oversam-
pling topology to recovery the data. To compensate the 
frequency error between the input rate and clock genera-
tion, a offset-frequency calibrated mechanism is pro-
posed to reduce the BER. Utilizing the low pass charac-
teristic of PLL, the Δ-Σ modulator can be used to realize 
a CDR with the calibration of frequency offset and re-
duce BER. In addition, a new PFTD is introduced to fit 
the architecture that can detect phase, frequency and 
transition among the random data and sequential clocks.  
 
REFERENCES 
 
[1] K. P. Wu, C.-Y. Yang, J.-M. Lin, “A 2.5Gb/s oversampling 
clock and data recovery circuit with frequency calibration 
technique,” in Proc. IEEE Asia Pacific Conf. Circuits & 
Syst., pp.1356-1359, Dec. 2008.  
[2] C.-K. Yang and M. Horowitz, “A 0.8 μm CMOS 2.5 Gbps 
oversampling receiver and transmitter for serial links,” 
IEEE J. Solid-State Circuits, vol. 31, Dec. 1996. 
[3] C. S. Vaucher, “A family of low-power truly modular pro-
grammable dividers” IEEE J. Solid-State Circuits, vol. 35, 
no. 7, July 2000 
[4] B. Razavi, Design of Integrated Circuits for Optical 
Communications, McGraw Hill, 2003. 
 
 
 
 
 
 
 
 
 
 
 
 
Fig. 10  Transient response of the CDR 
 
 
 
 
 
(a) 
 
V
ol
ta
ge
 (V
)
V
ol
ta
ge
 (V
)
 
(b) 
Fig. 11  (a) Waveforms of CDR input and output, and 
(b) jitter performance of recovered clock and data 
(Retimed clock jitter of Tpk-pk = 10.1 ps, and recov-
ered data jitter of Tpk-pk = 11.7 ps) 
 
 
 
Table I 
Summarized performance of the CDR 
Technology TSMC 0.18-µm 1P6M 
Center frequency 2.5 GHz 
Input data rate 2.3−2.7 Gb/s 
VCO phase noise -125.4dBc/Hz @1MHz 
Loop band width 500 KHz 
Resolution of DSM 16 bits 
PLL tuning range 400 MHz 
CDR calibration range ±200 MHz 
Retimed clock jitter 10.1 ps 
Recovered data jitter 11.7 ps 
Power dissipation 152 mW 
 
 
 2463
99 年度專題研究計畫研究成果彙整表 
計畫主持人：楊清淵 計畫編號：99-2628-E-005-008- 
計畫名稱：正交分頻多工為基礎之光纖接取網路與光載射頻(RoF)系統之基頻接收器晶片設計--子計畫
三：光纖接取網路與光載射頻系統之時脈產生和頻率合成晶片設計(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 4 4 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
