0.6
2018.2
Jun 14 2018
20:07:38
/home/wymt/code/system2018/Arch2018/riscv/RTL/RTL.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/core.v,1544459183,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ctrl.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,cpu,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ctrl.v,1544450698,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ex.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ctrl,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,1544458480,verilog,,,,,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ex.v,1544519055,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/ex_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ex,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/ex_mem.v,1544446784,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/fake_mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,ex_mem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/fake_mem.v,1543846722,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/id.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,fakemem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/id.v,1544518808,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/id_ex.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,id,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/id_ex.v,1544515665,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/if_id.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,id_ex,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/if_id.v,1544446670,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/mem.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,if_id,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/mem.v,1543769505,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/mem_wb.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,mem,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/mem_wb.v,1544446894,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/pc_reg.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,mem_wb,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/pc_reg.v,1544516294,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/regfile.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,pc_reg,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/regfile.v,1543654584,verilog,,/home/wymt/code/system2018/Arch2018/riscv/src/testsim.v,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,regfile,,,,,,,,
/home/wymt/code/system2018/Arch2018/riscv/src/testsim.v,1543762160,verilog,,,/home/wymt/code/system2018/Arch2018/riscv/src/defines.v,riscvtest,,,,,,,,
