Fitter report for Practical5
Fri Apr 26 18:20:23 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |MIPS_CPU|DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|ALTSYNCRAM
 26. |MIPS_CPU|InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ALTSYNCRAM
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+-----------------------------------+--------------------------------------------+
; Fitter Status                     ; Successful - Fri Apr 26 18:20:23 2024      ;
; Quartus II 64-Bit Version         ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                     ; Practical5                                 ;
; Top-level Entity Name             ; MIPS_CPU                                   ;
; Family                            ; Arria II GX                                ;
; Device                            ; EP2AGX45CU17I3                             ;
; Timing Models                     ; Final                                      ;
; Logic utilization                 ; < 1 %                                      ;
;     Combinational ALUTs           ; 200 / 36,100 ( < 1 % )                     ;
;     Memory ALUTs                  ; 0 / 18,050 ( 0 % )                         ;
;     Dedicated logic registers     ; 300 / 36,100 ( < 1 % )                     ;
; Total registers                   ; 300                                        ;
; Total pins                        ; 93 / 176 ( 53 % )                          ;
; Total virtual pins                ; 0                                          ;
; Total block memory bits           ; 8,192 / 2,939,904 ( < 1 % )                ;
; DSP block 18-bit elements         ; 1 / 232 ( < 1 % )                          ;
; Total GXB Receiver Channel PCS    ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA    ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA ; 0 / 4 ( 0 % )                              ;
; Total PLLs                        ; 0 / 4 ( 0 % )                              ;
; Total DLLs                        ; 0 / 2 ( 0 % )                              ;
+-----------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 4.27        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  36.4%      ;
;     Processors 5-8         ;  27.3%      ;
;     Processors 9-14        ;  18.2%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; ALU_result[7]     ; Incomplete set of assignments ;
; ALU_result[6]     ; Incomplete set of assignments ;
; ALU_result[5]     ; Incomplete set of assignments ;
; ALU_result[4]     ; Incomplete set of assignments ;
; ALU_result[3]     ; Incomplete set of assignments ;
; ALU_result[2]     ; Incomplete set of assignments ;
; ALU_result[1]     ; Incomplete set of assignments ;
; ALU_result[0]     ; Incomplete set of assignments ;
; ALU_ENABLE        ; Incomplete set of assignments ;
; Reg1[7]           ; Incomplete set of assignments ;
; Reg1[6]           ; Incomplete set of assignments ;
; Reg1[5]           ; Incomplete set of assignments ;
; Reg1[4]           ; Incomplete set of assignments ;
; Reg1[3]           ; Incomplete set of assignments ;
; Reg1[2]           ; Incomplete set of assignments ;
; Reg1[1]           ; Incomplete set of assignments ;
; Reg1[0]           ; Incomplete set of assignments ;
; Instruction[15]   ; Incomplete set of assignments ;
; Instruction[14]   ; Incomplete set of assignments ;
; Instruction[13]   ; Incomplete set of assignments ;
; Instruction[12]   ; Incomplete set of assignments ;
; Instruction[11]   ; Incomplete set of assignments ;
; Instruction[10]   ; Incomplete set of assignments ;
; Instruction[9]    ; Incomplete set of assignments ;
; Instruction[8]    ; Incomplete set of assignments ;
; Instruction[7]    ; Incomplete set of assignments ;
; Instruction[6]    ; Incomplete set of assignments ;
; Instruction[5]    ; Incomplete set of assignments ;
; Instruction[4]    ; Incomplete set of assignments ;
; Instruction[3]    ; Incomplete set of assignments ;
; Instruction[2]    ; Incomplete set of assignments ;
; Instruction[1]    ; Incomplete set of assignments ;
; Instruction[0]    ; Incomplete set of assignments ;
; PC_OUT[7]         ; Incomplete set of assignments ;
; PC_OUT[6]         ; Incomplete set of assignments ;
; PC_OUT[5]         ; Incomplete set of assignments ;
; PC_OUT[4]         ; Incomplete set of assignments ;
; PC_OUT[3]         ; Incomplete set of assignments ;
; PC_OUT[2]         ; Incomplete set of assignments ;
; PC_OUT[1]         ; Incomplete set of assignments ;
; PC_OUT[0]         ; Incomplete set of assignments ;
; Write_Data[7]     ; Incomplete set of assignments ;
; Write_Data[6]     ; Incomplete set of assignments ;
; Write_Data[5]     ; Incomplete set of assignments ;
; Write_Data[4]     ; Incomplete set of assignments ;
; Write_Data[3]     ; Incomplete set of assignments ;
; Write_Data[2]     ; Incomplete set of assignments ;
; Write_Data[1]     ; Incomplete set of assignments ;
; Write_Data[0]     ; Incomplete set of assignments ;
; Read_Data[15]     ; Incomplete set of assignments ;
; Read_Data[14]     ; Incomplete set of assignments ;
; Read_Data[13]     ; Incomplete set of assignments ;
; Read_Data[12]     ; Incomplete set of assignments ;
; Read_Data[11]     ; Incomplete set of assignments ;
; Read_Data[10]     ; Incomplete set of assignments ;
; Read_Data[9]      ; Incomplete set of assignments ;
; Read_Data[8]      ; Incomplete set of assignments ;
; Read_Data[7]      ; Incomplete set of assignments ;
; Read_Data[6]      ; Incomplete set of assignments ;
; Read_Data[5]      ; Incomplete set of assignments ;
; Read_Data[4]      ; Incomplete set of assignments ;
; Read_Data[3]      ; Incomplete set of assignments ;
; Read_Data[2]      ; Incomplete set of assignments ;
; Read_Data[1]      ; Incomplete set of assignments ;
; Read_Data[0]      ; Incomplete set of assignments ;
; Reg2[7]           ; Incomplete set of assignments ;
; Reg2[6]           ; Incomplete set of assignments ;
; Reg2[5]           ; Incomplete set of assignments ;
; Reg2[4]           ; Incomplete set of assignments ;
; Reg2[3]           ; Incomplete set of assignments ;
; Reg2[2]           ; Incomplete set of assignments ;
; Reg2[1]           ; Incomplete set of assignments ;
; Reg2[0]           ; Incomplete set of assignments ;
; Operand2[7]       ; Incomplete set of assignments ;
; Operand2[6]       ; Incomplete set of assignments ;
; Operand2[5]       ; Incomplete set of assignments ;
; Operand2[4]       ; Incomplete set of assignments ;
; Operand2[3]       ; Incomplete set of assignments ;
; Operand2[2]       ; Incomplete set of assignments ;
; Operand2[1]       ; Incomplete set of assignments ;
; Operand2[0]       ; Incomplete set of assignments ;
; Operand1[7]       ; Incomplete set of assignments ;
; Operand1[6]       ; Incomplete set of assignments ;
; Operand1[5]       ; Incomplete set of assignments ;
; Operand1[4]       ; Incomplete set of assignments ;
; Operand1[3]       ; Incomplete set of assignments ;
; Operand1[2]       ; Incomplete set of assignments ;
; Operand1[1]       ; Incomplete set of assignments ;
; Operand1[0]       ; Incomplete set of assignments ;
; Write_Register[2] ; Incomplete set of assignments ;
; Write_Register[1] ; Incomplete set of assignments ;
; Write_Register[0] ; Incomplete set of assignments ;
; CLOCK             ; Incomplete set of assignments ;
+-------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                ; Action          ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                                 ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[0] ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                 ; DATAA            ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[0] ; Duplicated      ; Register Packing                                  ; Timing optimization      ; Q         ;                ; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[0]~_Duplicate_1 ; Q                ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[1] ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                 ; DATAA            ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[1] ; Duplicated      ; Register Packing                                  ; Timing optimization      ; Q         ;                ; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[1]~_Duplicate_1 ; Q                ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[2] ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                 ; DATAA            ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[2] ; Duplicated      ; Register Packing                                  ; Timing optimization      ; Q         ;                ; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[2]~_Duplicate_1 ; Q                ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[3] ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                 ; DATAA            ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[3] ; Duplicated      ; Register Packing                                  ; Timing optimization      ; Q         ;                ; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[3]~_Duplicate_1 ; Q                ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[4] ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                 ; DATAA            ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[4] ; Duplicated      ; Register Packing                                  ; Timing optimization      ; Q         ;                ; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[4]~_Duplicate_1 ; Q                ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[5] ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                 ; DATAA            ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[5] ; Duplicated      ; Register Packing                                  ; Timing optimization      ; Q         ;                ; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[5]~_Duplicate_1 ; Q                ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[6] ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                 ; DATAA            ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[6] ; Duplicated      ; Register Packing                                  ; Timing optimization      ; Q         ;                ; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[6]~_Duplicate_1 ; Q                ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[7] ; Packed Register ; Register Packing                                  ; Timing optimization      ; Q         ;                ; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                 ; DATAA            ;                       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[7] ; Duplicated      ; Register Packing                                  ; Timing optimization      ; Q         ;                ; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[7]~_Duplicate_1 ; Q                ;                       ;
; RegisterFile:inst9|register_8bit:inst15|inst                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; RegisterFile:inst9|register_8bit:inst15|inst~DUPLICATE                                                           ;                  ;                       ;
; RegisterFile:inst9|register_8bit:inst18|inst                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; RegisterFile:inst9|register_8bit:inst18|inst~DUPLICATE                                                           ;                  ;                       ;
; RegisterFile:inst9|register_8bit:inst18|inst1                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; RegisterFile:inst9|register_8bit:inst18|inst1~DUPLICATE                                                          ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+--------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 729 ) ; 0.00 % ( 0 / 729 )         ; 0.00 % ( 0 / 729 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 729 ) ; 0.00 % ( 0 / 729 )         ; 0.00 % ( 0 / 729 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 727 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Sharif/Term4/ComputerArchitecture/Tamrin7/practical/output_files/Practical5.pin.


+------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                    ;
+-----------------------------------------------------------------------------------+------------------------------+
; Resource                                                                          ; Usage                        ;
+-----------------------------------------------------------------------------------+------------------------------+
; ALUTs Used                                                                        ; 200 / 36,100 ( < 1 % )       ;
;     -- Combinational ALUTs                                                        ; 200 / 36,100 ( < 1 % )       ;
;     -- Memory ALUTs                                                               ; 0 / 18,050 ( 0 % )           ;
;     -- LUT_REGs                                                                   ; 0 / 36,100 ( 0 % )           ;
; Dedicated logic registers                                                         ; 300 / 36,100 ( < 1 % )       ;
;                                                                                   ;                              ;
; Combinational ALUT usage by number of inputs                                      ;                              ;
;     -- 7 input functions                                                          ; 19                           ;
;     -- 6 input functions                                                          ; 65                           ;
;     -- 5 input functions                                                          ; 30                           ;
;     -- 4 input functions                                                          ; 47                           ;
;     -- <=3 input functions                                                        ; 39                           ;
;                                                                                   ;                              ;
; Combinational ALUTs by mode                                                       ;                              ;
;     -- normal mode                                                                ; 181                          ;
;     -- extended LUT mode                                                          ; 19                           ;
;     -- arithmetic mode                                                            ; 0                            ;
;     -- shared arithmetic mode                                                     ; 0                            ;
;                                                                                   ;                              ;
; Logic utilization                                                                 ; 354 / 36,100 ( < 1 % )       ;
;     -- Difficulty Clustering Design                                               ; Low                          ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 392                          ;
;         -- Combinational with no register                                         ; 92                           ;
;         -- Register only                                                          ; 192                          ;
;         -- Combinational with a register                                          ; 108                          ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -89                          ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 51                           ;
;         -- Unavailable due to Memory LAB use                                      ; 0                            ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 17                           ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 13                           ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                            ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 21                           ;
;         -- Unavailable due to LAB input limits                                    ; 0                            ;
;                                                                                   ;                              ;
; Total registers*                                                                  ; 300                          ;
;     -- Dedicated logic registers                                                  ; 300 / 36,100 ( < 1 % )       ;
;     -- I/O registers                                                              ; 0 / 912 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0                            ;
;                                                                                   ;                              ;
; ALMs:  partially or completely used                                               ; 250 / 18,050 ( 1 % )         ;
;                                                                                   ;                              ;
; Total LABs:  partially or completely used                                         ; 35 / 1,805 ( 2 % )           ;
;     -- Logic LABs                                                                 ; 35 / 35 ( 100 % )            ;
;     -- Memory LABs                                                                ; 0 / 35 ( 0 % )               ;
;                                                                                   ;                              ;
; Virtual pins                                                                      ; 0                            ;
; I/O pins                                                                          ; 93 / 176 ( 53 % )            ;
;     -- Clock pins                                                                 ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                                                       ; 0 / 20 ( 0 % )               ;
;                                                                                   ;                              ;
; Global signals                                                                    ; 10                           ;
; M9K blocks                                                                        ; 2 / 319 ( < 1 % )            ;
; Total MLAB memory bits                                                            ; 0                            ;
; Total block memory bits                                                           ; 8,192 / 2,939,904 ( < 1 % )  ;
; Total block memory implementation bits                                            ; 18,432 / 2,939,904 ( < 1 % ) ;
; DSP block 18-bit elements                                                         ; 1 / 232 ( < 1 % )            ;
; PLLs                                                                              ; 0 / 4 ( 0 % )                ;
; Global clocks                                                                     ; 10 / 16 ( 63 % )             ;
; Quadrant clocks                                                                   ; 0 / 48 ( 0 % )               ;
; Periphery clocks                                                                  ; 0 / 50 ( 0 % )               ;
; SERDES receivers                                                                  ; 0 / 8 ( 0 % )                ;
; JTAGs                                                                             ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                ;
; GXB Receiver channel PCSs                                                         ; 0 / 4 ( 0 % )                ;
; GXB Receiver channel PMAs                                                         ; 0 / 4 ( 0 % )                ;
; GXB Transmitter channel PCSs                                                      ; 0 / 4 ( 0 % )                ;
; GXB Transmitter channel PMAs                                                      ; 0 / 4 ( 0 % )                ;
; HSSI CMU PLLs                                                                     ; 0 / 2 ( 0 % )                ;
; Impedance control blocks                                                          ; 0 / 3 ( 0 % )                ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                 ;
; Peak interconnect usage (total/H/V)                                               ; 4% / 4% / 4%                 ;
; Maximum fan-out                                                                   ; 219                          ;
; Highest non-global fan-out                                                        ; 27                           ;
; Total fan-out                                                                     ; 1872                         ;
; Average fan-out                                                                   ; 2.41                         ;
+-----------------------------------------------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                                         ; Top                   ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                                                      ; Low                   ; Low                            ;
;                                                                                   ;                       ;                                ;
; Logic utilization                                                                 ; 354 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 392                   ; 0                              ;
;         -- Combinational with no register                                         ; 92                    ; 0                              ;
;         -- Register only                                                          ; 192                   ; 0                              ;
;         -- Combinational with a register                                          ; 108                   ; 0                              ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -89                   ; 0                              ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 51                    ; 0                              ;
;         -- Unavailable due to Memory LAB use                                      ; 0                     ; 0                              ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 17                    ; 0                              ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 13                    ; 0                              ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                     ; 0                              ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 21                    ; 0                              ;
;         -- Unavailable due to LAB input limits                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALUTs Used                                                                        ; 200 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Combinational ALUTs                                                        ; 200 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- Memory ALUTs                                                               ; 0 / 18050 ( 0 % )     ; 0 / 18050 ( 0 % )              ;
;     -- LUT_REGs                                                                   ; 0 / 36100 ( 0 % )     ; 0 / 36100 ( 0 % )              ;
; Dedicated logic registers                                                         ; 300 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUT usage by number of inputs                                      ;                       ;                                ;
;     -- 7 input functions                                                          ; 19                    ; 0                              ;
;     -- 6 input functions                                                          ; 65                    ; 0                              ;
;     -- 5 input functions                                                          ; 30                    ; 0                              ;
;     -- 4 input functions                                                          ; 47                    ; 0                              ;
;     -- <=3 input functions                                                        ; 39                    ; 0                              ;
;                                                                                   ;                       ;                                ;
; Combinational ALUTs by mode                                                       ;                       ;                                ;
;     -- normal mode                                                                ; 181                   ; 0                              ;
;     -- extended LUT mode                                                          ; 19                    ; 0                              ;
;     -- arithmetic mode                                                            ; 0                     ; 0                              ;
;     -- shared arithmetic mode                                                     ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Total registers                                                                   ; 300                   ; 0                              ;
;     -- Dedicated logic registers                                                  ; 300 / 36100 ( < 1 % ) ; 0 / 36100 ( 0 % )              ;
;     -- I/O registers                                                              ; 0                     ; 0                              ;
;     -- LUT_REGs                                                                   ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Memory LAB cells by mode                                                          ;                       ;                                ;
;     -- 64-address deep                                                            ; 0                     ; 0                              ;
;     -- 32-address deep                                                            ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; ALMs:  partially or completely used                                               ; 250 / 18050 ( 1 % )   ; 0 / 18050 ( 0 % )              ;
;                                                                                   ;                       ;                                ;
; Total LABs:  partially or completely used                                         ; 35 / 1805 ( 2 % )     ; 0 / 1805 ( 0 % )               ;
;     -- Logic LABs                                                                 ; 35                    ; 0                              ;
;     -- Memory LABs                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Virtual pins                                                                      ; 0                     ; 0                              ;
; I/O pins                                                                          ; 93                    ; 0                              ;
; DSP block 18-bit elements                                                         ; 1 / 232 ( < 1 % )     ; 0 / 232 ( 0 % )                ;
; Total block memory bits                                                           ; 8192                  ; 0                              ;
; Total block memory implementation bits                                            ; 18432                 ; 0                              ;
; M9K block                                                                         ; 2 / 319 ( < 1 % )     ; 0 / 319 ( 0 % )                ;
; Clock enable block                                                                ; 10 / 126 ( 7 % )      ; 0 / 126 ( 0 % )                ;
;                                                                                   ;                       ;                                ;
; Connections                                                                       ;                       ;                                ;
;     -- Input Connections                                                          ; 0                     ; 0                              ;
;     -- Registered Input Connections                                               ; 0                     ; 0                              ;
;     -- Output Connections                                                         ; 0                     ; 0                              ;
;     -- Registered Output Connections                                              ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Internal Connections                                                              ;                       ;                                ;
;     -- Total Connections                                                          ; 1911                  ; 1                              ;
;     -- Registered Connections                                                     ; 894                   ; 0                              ;
;                                                                                   ;                       ;                                ;
; External Connections                                                              ;                       ;                                ;
;     -- Top                                                                        ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                                             ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Partition Interface                                                               ;                       ;                                ;
;     -- Input Ports                                                                ; 2                     ; 0                              ;
;     -- Output Ports                                                               ; 91                    ; 0                              ;
;     -- Bidir Ports                                                                ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Registered Ports                                                                  ;                       ;                                ;
;     -- Registered Input Ports                                                     ; 0                     ; 0                              ;
;     -- Registered Output Ports                                                    ; 0                     ; 0                              ;
;                                                                                   ;                       ;                                ;
; Port Connectivity                                                                 ;                       ;                                ;
;     -- Input Ports driven by GND                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                                                 ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                                                  ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                                                 ; 0                     ; 0                              ;
;     -- Input Ports with no Source                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Source                                                ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                                                 ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                                                ; 0                     ; 0                              ;
+-----------------------------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; ALU_ENABLE ; G1    ; 6A       ; 59           ; 51           ; 62           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CLOCK      ; T10   ; 3A       ; 26           ; 0            ; 31           ; 246                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ALU_result[0]     ; V10   ; 4A       ; 29           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_result[1]     ; M2    ; 5A       ; 59           ; 6            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_result[2]     ; Y3    ; 4A       ; 32           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_result[3]     ; Y1    ; 4A       ; 33           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_result[4]     ; T1    ; 5A       ; 59           ; 6            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_result[5]     ; W1    ; 4A       ; 33           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_result[6]     ; Y2    ; 4A       ; 32           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ALU_result[7]     ; U6    ; 4A       ; 48           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[0]    ; V7    ; 4A       ; 30           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[10]   ; M5    ; 5A       ; 59           ; 9            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[11]   ; R2    ; 5A       ; 59           ; 6            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[12]   ; R3    ; 4A       ; 48           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[13]   ; G3    ; 6A       ; 59           ; 46           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[14]   ; P4    ; 4A       ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[15]   ; A1    ; 7A       ; 42           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[1]    ; C9    ; 7A       ; 31           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[2]    ; A3    ; 7A       ; 42           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[3]    ; Y11   ; 3A       ; 9            ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[4]    ; Y4    ; 4A       ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[5]    ; P3    ; 4A       ; 48           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[6]    ; V5    ; 4A       ; 43           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[7]    ; L3    ; 5A       ; 59           ; 9            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[8]    ; L4    ; 5A       ; 59           ; 9            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Instruction[9]    ; V2    ; 4A       ; 45           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand1[0]       ; J5    ; 6A       ; 59           ; 46           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand1[1]       ; C2    ; 7A       ; 46           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand1[2]       ; V1    ; 4A       ; 45           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand1[3]       ; M3    ; 5A       ; 59           ; 7            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand1[4]       ; R1    ; 5A       ; 59           ; 4            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand1[5]       ; J2    ; 6A       ; 59           ; 49           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand1[6]       ; N1    ; 5A       ; 59           ; 4            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand1[7]       ; D3    ; 7A       ; 46           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand2[0]       ; R4    ; 4A       ; 56           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand2[1]       ; Y12   ; 3A       ; 7            ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand2[2]       ; V3    ; 4A       ; 47           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand2[3]       ; W4    ; 4A       ; 43           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand2[4]       ; E7    ; 7A       ; 44           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand2[5]       ; C4    ; 7A       ; 44           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand2[6]       ; J4    ; 6A       ; 59           ; 46           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Operand2[7]       ; L5    ; 5A       ; 59           ; 7            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT[0]         ; V8    ; 4A       ; 33           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT[1]         ; C6    ; 7A       ; 33           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT[2]         ; Y6    ; 4A       ; 30           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT[3]         ; V9    ; 4A       ; 29           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT[4]         ; M1    ; 5A       ; 59           ; 6            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT[5]         ; B4    ; 7A       ; 33           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT[6]         ; C7    ; 7A       ; 33           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; PC_OUT[7]         ; U11   ; 3A       ; 11           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[0]      ; U12   ; 3A       ; 11           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[10]     ; Y7    ; 4A       ; 29           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[11]     ; Y10   ; 3A       ; 9            ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[12]     ; T7    ; 4A       ; 48           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[13]     ; A6    ; 7A       ; 31           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[14]     ; W10   ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[15]     ; W7    ; 4A       ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[1]      ; D2    ; 7A       ; 48           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[2]      ; U4    ; 4A       ; 56           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[3]      ; T4    ; 4A       ; 56           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[4]      ; U3    ; 4A       ; 47           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[5]      ; A4    ; 7A       ; 33           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[6]      ; U9    ; 4A       ; 33           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[7]      ; U7    ; 4A       ; 30           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[8]      ; C8    ; 7A       ; 31           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Read_Data[9]      ; A5    ; 7A       ; 31           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg1[0]           ; G4    ; 6A       ; 59           ; 46           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg1[1]           ; C3    ; 7A       ; 46           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg1[2]           ; P6    ; 4A       ; 45           ; 0            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg1[3]           ; N3    ; 5A       ; 59           ; 7            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg1[4]           ; P2    ; 5A       ; 59           ; 4            ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg1[5]           ; H1    ; 6A       ; 59           ; 49           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg1[6]           ; P1    ; 5A       ; 59           ; 4            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg1[7]           ; E1    ; 7A       ; 48           ; 56           ; 31           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg2[0]           ; Y9    ; 3A       ; 11           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg2[1]           ; D7    ; 7A       ; 44           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg2[2]           ; C1    ; 7A       ; 46           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg2[3]           ; A2    ; 7A       ; 42           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg2[4]           ; C5    ; 7A       ; 44           ; 56           ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg2[5]           ; Y5    ; 4A       ; 32           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg2[6]           ; B1    ; 7A       ; 42           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Reg2[7]           ; F1    ; 7A       ; 48           ; 56           ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Data[0]     ; U1    ; 4A       ; 47           ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Data[1]     ; U2    ; 4A       ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Data[2]     ; N4    ; 5A       ; 59           ; 9            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Data[3]     ; D1    ; 7A       ; 48           ; 56           ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Data[4]     ; V4    ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Data[5]     ; V6    ; 4A       ; 43           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Data[6]     ; M4    ; 5A       ; 59           ; 7            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Data[7]     ; R6    ; 4A       ; 45           ; 0            ; 93           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Register[0] ; W6    ; 4A       ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Register[1] ; U13   ; 3A       ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Write_Register[2] ; V12   ; 3A       ; 9            ; 0            ; 62           ; no              ; no                     ; no            ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                              ;
+----------+-------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                  ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+-------------------------------------------+------------------------+------------------+---------------------------+
; M17      ; nCONFIG                                   ; -                      ; -                ; Dedicated Programming Pin ;
; N17      ; CONF_DONE                                 ; -                      ; -                ; Dedicated Programming Pin ;
; U16      ; MSEL3                                     ; -                      ; -                ; Dedicated Programming Pin ;
; R16      ; MSEL2                                     ; -                      ; -                ; Dedicated Programming Pin ;
; P17      ; MSEL1                                     ; -                      ; -                ; Dedicated Programming Pin ;
; R18      ; MSEL0                                     ; -                      ; -                ; Dedicated Programming Pin ;
; V16      ; nSTATUS                                   ; -                      ; -                ; Dedicated Programming Pin ;
; L17      ; nIO_PULLUP                                ; -                      ; -                ; Dedicated Programming Pin ;
; K18      ; nCE                                       ; -                      ; -                ; Dedicated Programming Pin ;
; W12      ; DIFFIO_RX_B2p, DIFFOUT_B2p, nCEO          ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; G3       ; DIFFIO_TX_R29n, DIFFIN_R29n, DQ2R, DATA7  ; Use as regular IO      ; Instruction[13]  ; Dual Purpose Pin          ;
; J4       ; DIFFIO_RX_R29n, DIFFOUT_R29n, DQ2R, DATA6 ; Use as regular IO      ; Operand2[6]      ; Dual Purpose Pin          ;
; G4       ; DIFFIO_TX_R29p, DIFFIN_R29p, DQ2R, DATA5  ; Use as regular IO      ; Reg1[0]          ; Dual Purpose Pin          ;
; J5       ; DIFFIO_RX_R29p, DIFFOUT_R29p, DATA4       ; Use as regular IO      ; Operand1[0]      ; Dual Purpose Pin          ;
; C16      ; ASDO                                      ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; nCSO                                      ; -                      ; -                ; Dedicated Programming Pin ;
; G17      ; DATA0                                     ; -                      ; -                ; Dedicated Programming Pin ;
; K17      ; DCLK                                      ; -                      ; -                ; Dedicated Programming Pin ;
+----------+-------------------------------------------+------------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; QL1      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; QL0      ; 0 / 20 ( 0 % )   ; --            ; --           ; --            ;
; 3C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 11 / 22 ( 50 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 36 / 38 ( 95 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 7 / 18 ( 39 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 24 / 38 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8C       ; 0 / 0 ( -- )     ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 337        ; 7A       ; Instruction[15]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A2       ; 340        ; 7A       ; Reg2[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A3       ; 338        ; 7A       ; Instruction[2]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 359        ; 7A       ; Read_Data[5]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 363        ; 7A       ; Read_Data[9]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 361        ; 7A       ; Read_Data[13]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 367        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 371        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 372        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 368        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 411        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 416        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 415        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 413        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 423        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 421        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 428        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 426        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 339        ; 7A       ; Reg2[6]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B4       ; 357        ; 7A       ; PC_OUT[5]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 365        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 369        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 370        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 366        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 409        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 414        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 424        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 429        ; 8C       ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B19      ; 21         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B20      ; 20         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ; 331        ; 7A       ; Reg2[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C2       ; 329        ; 7A       ; Operand1[1]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 332        ; 7A       ; Reg1[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 335        ; 7A       ; Operand2[5]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 333        ; 7A       ; Reg2[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ; 360        ; 7A       ; PC_OUT[1]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 358        ; 7A       ; PC_OUT[6]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 364        ; 7A       ; Read_Data[8]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 362        ; 7A       ; Instruction[1]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 375        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C12      ; 412        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 419        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 417        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 422        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 430        ; 8C       ; ^ASDO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 8C       ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C18      ; 434        ; 8C       ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 327        ; 7A       ; Write_Data[3]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D2       ; 325        ; 7A       ; Read_Data[1]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D3       ; 330        ; 7A       ; Operand1[7]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D4       ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ;            ;          ; VCCA_PLL_2                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ; 336        ; 7A       ; Reg2[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 376        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D10      ; 373        ; 8A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D11      ; 410        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 420        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 418        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 427        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 425        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 435        ; 8C       ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D17      ;            ;          ; VCCA_PLL_1                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 23         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D20      ; 22         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E1       ; 326        ; 7A       ; Reg1[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 7A       ; VCCIO7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCD_PLL_2                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E7       ; 334        ; 7A       ; Operand2[4]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 7A       ; VREFB7AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 374        ; 7A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ; 8A       ; VCCIO8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ; 8A       ; VREFB8AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ;            ; 8C       ; VCCIO8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; VCCD_PLL_1                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 431        ; 8C       ; ^nCSO                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F1       ; 328        ; 7A       ; Reg2[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F2       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F3       ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F4       ; 301        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 303        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 295        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ; 7A       ; VCCPD7A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 8A       ; VCCPD8A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8C       ; VCCPD8C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F16      ;            ; --       ; VCCBAT                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ; 25         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 24         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G1       ; 302        ; 6A       ; ALU_ENABLE                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 304        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 289        ; 6A       ; Instruction[13]                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 291        ; 6A       ; Reg1[0]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ; 6A       ; VREFB6AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 293        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 432        ; 8C       ; ^DATA0                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H1       ; 297        ; 6A       ; Reg1[5]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 296        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ;            ; 6A       ; VCCIO6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 6A       ; VCCPD6A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 27         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ; 26         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 300        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 299        ; 6A       ; Operand1[5]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 294        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 290        ; 6A       ; Operand2[6]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 292        ; 6A       ; Operand1[0]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 298        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 238        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K4       ; 240        ; 6A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; K17      ; 436        ; 8C       ; ^DCLK                                      ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 48         ; 3C       ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ; 29         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 28         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 237        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 239        ; 5A       ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ; 186        ; 5A       ; Instruction[7]                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 188        ; 5A       ; Instruction[8]                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 183        ; 5A       ; Operand2[7]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; DNU                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ; 47         ; 3C       ; ^nIO_PULLUP                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M1       ; 178        ; 5A       ; PC_OUT[4]                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 180        ; 5A       ; ALU_result[1]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 184        ; 5A       ; Operand1[3]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 181        ; 5A       ; Write_Data[6]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 187        ; 5A       ; Instruction[10]                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; M17      ; 40         ; 3C       ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCCL_GXB                                   ; power  ;              ; 1.1V    ; --         ;                 ; --       ; --           ;
; M19      ; 31         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M20      ; 30         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 176        ; 5A       ; Operand1[6]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 182        ; 5A       ; Reg1[3]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 185        ; 5A       ; Write_Data[2]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ;            ; 5A       ; VCCPD5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 41         ; 3C       ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 174        ; 5A       ; Reg1[6]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 175        ; 5A       ; Reg1[4]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 152        ; 4A       ; Instruction[5]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ; 172        ; 4A       ; Instruction[14]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P5       ;            ; 5A       ; VCCIO5A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P6       ; 143        ; 4A       ; Reg1[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ; --       ; VCC                                        ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 44         ; 3C       ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCCA                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ; 33         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 32         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 173        ; 5A       ; Operand1[4]                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 179        ; 5A       ; Instruction[11]                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 150        ; 4A       ; Instruction[12]                            ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 170        ; 4A       ; Operand2[0]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ;            ; 5A       ; VREFB5AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 141        ; 4A       ; Write_Data[7]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ;            ; 4A       ; VCCPD4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ;            ; --       ; VCCCB                                      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; R12      ;            ; 3A       ; VCCPD3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R14      ;            ; 3C       ; VCCPD3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 43         ; 3C       ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ; 45         ; 3C       ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ; 177        ; 5A       ; ALU_result[4]                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T4       ; 171        ; 4A       ; Read_Data[3]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL_3                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T7       ; 151        ; 4A       ; Read_Data[12]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 4A       ; VREFB4AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ; 103        ; 3A       ; CLOCK                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 3A       ; VREFB3AN0                                  ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; 3C       ; VCCIO3C                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCD_PLL_4                                 ; power  ;              ; 0.9V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCCH_GXB                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T19      ; 35         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ; 34         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ; 146        ; 4A       ; Write_Data[0]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U2       ; 148        ; 4A       ; Write_Data[1]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U3       ; 147        ; 4A       ; Read_Data[4]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U4       ; 169        ; 4A       ; Read_Data[2]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U5       ;            ;          ; VCCA_PLL_3                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U6       ; 149        ; 4A       ; ALU_result[7]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 111        ; 4A       ; Read_Data[7]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ; 119        ; 4A       ; Read_Data[6]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 101        ; 3A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 67         ; 3A       ; PC_OUT[7]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 65         ; 3A       ; Read_Data[0]                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 64         ; 3A       ; Write_Register[1]                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 42         ; 3C       ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCA_PLL_4                                 ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V1       ; 142        ; 4A       ; Operand1[2]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V2       ; 144        ; 4A       ; Instruction[9]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V3       ; 145        ; 4A       ; Operand2[2]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V4       ; 140        ; 4A       ; Write_Data[4]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V5       ; 139        ; 4A       ; Instruction[6]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 137        ; 4A       ; Write_Data[5]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 109        ; 4A       ; Instruction[0]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 117        ; 4A       ; PC_OUT[0]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 107        ; 4A       ; PC_OUT[3]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 105        ; 4A       ; ALU_result[0]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ;            ; 3A       ; VCCIO3A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V12      ; 62         ; 3A       ; Write_Register[2]                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 51         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 46         ; 3C       ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; NC                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 37         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ; 36         ; QL0      ; GXB_NC                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W1       ; 120        ; 4A       ; ALU_result[5]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W2       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ; 4A       ; VCCIO4A                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W4       ; 138        ; 4A       ; Operand2[3]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 112        ; 4A       ; Write_Register[0]                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 108        ; 4A       ; Read_Data[15]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ; 104        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W10      ; 68         ; 3A       ; Read_Data[14]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ; 60         ; 3A       ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 49         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ; 39         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y1       ; 118        ; 4A       ; ALU_result[3]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y2       ; 115        ; 4A       ; ALU_result[6]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y3       ; 113        ; 4A       ; ALU_result[2]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y4       ; 116        ; 4A       ; Instruction[4]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y5       ; 114        ; 4A       ; Reg2[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y6       ; 110        ; 4A       ; PC_OUT[2]                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y7       ; 106        ; 4A       ; Read_Data[10]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y8       ; 102        ; 4A       ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y9       ; 66         ; 3A       ; Reg2[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 63         ; 3A       ; Read_Data[11]                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ; 61         ; 3A       ; Instruction[3]                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y12      ; 58         ; 3A       ; Operand2[1]                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 50         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP            ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 38         ; QL0      ; GXB_GND*                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; RREF                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs    ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; DSP 18-bit Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                 ; Library Name ;
;                                                 ;                     ;              ;          ;         ;                           ;               ;                   ;      ;                     ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                     ;              ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; |MIPS_CPU                                       ; 200 (1)             ; 0 (0)        ; 0 (0)    ; 250 (1) ; 300 (0)                   ; 0 (0)         ; 8192              ; 2    ; 1                   ; 1       ; 0         ; 0         ; 0         ; 93   ; 0            ; 92 (1)                         ; 192 (0)            ; 108 (0)                       ; |MIPS_CPU                                                                                                           ; work         ;
;    |ALU_SRC_MUX:inst16|                         ; 19 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 10 (0)                        ; |MIPS_CPU|ALU_SRC_MUX:inst16                                                                                        ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 19 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 10 (0)                        ; |MIPS_CPU|ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component                                                              ; work         ;
;          |mux_84e:auto_generated|               ; 19 (19)             ; 0 (0)        ; 0 (0)    ; 13 (13) ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 10 (10)                       ; |MIPS_CPU|ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated                                       ; work         ;
;    |Branch_MUX:inst27|                          ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |MIPS_CPU|Branch_MUX:inst27                                                                                         ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |MIPS_CPU|Branch_MUX:inst27|lpm_mux:LPM_MUX_component                                                               ; work         ;
;          |mux_84e:auto_generated|               ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |MIPS_CPU|Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated                                        ; work         ;
;    |Control:inst20|                             ; 11 (6)              ; 0 (0)        ; 0 (0)    ; 8 (6)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 6 (3)                          ; 0 (0)              ; 5 (3)                         ; |MIPS_CPU|Control:inst20                                                                                            ; work         ;
;       |CU_Decoder:inst|                         ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 2 (0)                         ; |MIPS_CPU|Control:inst20|CU_Decoder:inst                                                                            ; work         ;
;          |lpm_decode:LPM_DECODE_component|      ; 5 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 2 (0)                         ; |MIPS_CPU|Control:inst20|CU_Decoder:inst|lpm_decode:LPM_DECODE_component                                            ; work         ;
;             |decode_ktf:auto_generated|         ; 5 (5)               ; 0 (0)        ; 0 (0)    ; 4 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 2 (2)                         ; |MIPS_CPU|Control:inst20|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated                  ; work         ;
;    |Control:inst23|                             ; 6 (6)               ; 0 (0)        ; 0 (0)    ; 5 (5)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 3 (3)                         ; |MIPS_CPU|Control:inst23                                                                                            ; work         ;
;    |Control:inst32|                             ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |MIPS_CPU|Control:inst32                                                                                            ; work         ;
;       |CU_Decoder:inst|                         ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |MIPS_CPU|Control:inst32|CU_Decoder:inst                                                                            ; work         ;
;          |lpm_decode:LPM_DECODE_component|      ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (0)                         ; |MIPS_CPU|Control:inst32|CU_Decoder:inst|lpm_decode:LPM_DECODE_component                                            ; work         ;
;             |decode_ktf:auto_generated|         ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (2)                         ; |MIPS_CPU|Control:inst32|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated                  ; work         ;
;    |DataMemory:inst41|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|DataMemory:inst41                                                                                         ; work         ;
;       |lpm_ram_dq:inst2|                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|DataMemory:inst41|lpm_ram_dq:inst2                                                                        ; work         ;
;          |altram:sram|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|DataMemory:inst41|lpm_ram_dq:inst2|altram:sram                                                            ; work         ;
;             |altsyncram:ram_block|              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block                                       ; work         ;
;                |altsyncram_qvf1:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated        ; work         ;
;    |DataWriteMux:inst40|                        ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 6 (0)                         ; |MIPS_CPU|DataWriteMux:inst40                                                                                       ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 6 (0)                         ; |MIPS_CPU|DataWriteMux:inst40|lpm_mux:LPM_MUX_component                                                             ; work         ;
;          |mux_84e:auto_generated|               ; 8 (8)               ; 0 (0)        ; 0 (0)    ; 6 (6)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 6 (6)                         ; |MIPS_CPU|DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated                                      ; work         ;
;    |Extender:inst8|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|Extender:inst8                                                                                            ; work         ;
;       |digit_extend_mux:inst|                   ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|Extender:inst8|digit_extend_mux:inst                                                                      ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|Extender:inst8|digit_extend_mux:inst|lpm_mux:LPM_MUX_component                                            ; work         ;
;             |mux_14e:auto_generated|            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|Extender:inst8|digit_extend_mux:inst|lpm_mux:LPM_MUX_component|mux_14e:auto_generated                     ; work         ;
;    |InstructionMemory:inst24|                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (0)  ; 16 (0)                    ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 1 (0)                         ; |MIPS_CPU|InstructionMemory:inst24                                                                                  ; work         ;
;       |lpm_dff:inst6|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12) ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 1 (1)                         ; |MIPS_CPU|InstructionMemory:inst24|lpm_dff:inst6                                                                    ; work         ;
;       |lpm_ram_io:inst4|                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|InstructionMemory:inst24|lpm_ram_io:inst4                                                                 ; work         ;
;          |altram:sram|                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram                                                     ; work         ;
;             |altsyncram:ram_block|              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block                                ; work         ;
;                |altsyncram_u0g1:auto_generated| ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 4096              ; 1    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated ; work         ;
;    |PIPE16:inst57|                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 7 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 1 (0)                         ; |MIPS_CPU|PIPE16:inst57                                                                                             ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 1 (1)                         ; |MIPS_CPU|PIPE16:inst57|lpm_dff:inst1                                                                               ; work         ;
;    |PIPE16:inst60|                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 13 (0)  ; 13 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (0)             ; 2 (0)                         ; |MIPS_CPU|PIPE16:inst60                                                                                             ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 13 (13) ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 2 (2)                         ; |MIPS_CPU|PIPE16:inst60|lpm_dff:inst1                                                                               ; work         ;
;    |PIPE16:inst72|                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 13 (0)  ; 13 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 13 (0)             ; 0 (0)                         ; |MIPS_CPU|PIPE16:inst72                                                                                             ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 13 (13) ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 13 (13)            ; 0 (0)                         ; |MIPS_CPU|PIPE16:inst72|lpm_dff:inst1                                                                               ; work         ;
;    |PIPE16:inst75|                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (0)  ; 13 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (0)              ; 8 (0)                         ; |MIPS_CPU|PIPE16:inst75                                                                                             ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 11 (11) ; 13 (13)                   ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 8 (8)                         ; |MIPS_CPU|PIPE16:inst75|lpm_dff:inst1                                                                               ; work         ;
;    |PIPE1:inst39|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|PIPE1:inst39                                                                                              ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|PIPE1:inst39|lpm_dff:inst1                                                                                ; work         ;
;    |PIPE1:inst64|                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |MIPS_CPU|PIPE1:inst64                                                                                              ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |MIPS_CPU|PIPE1:inst64|lpm_dff:inst1                                                                                ; work         ;
;    |PIPE:inst55|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 1 (0)                         ; |MIPS_CPU|PIPE:inst55                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MIPS_CPU|PIPE:inst55|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst59|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (0)   ; 7 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (0)                         ; |MIPS_CPU|PIPE:inst59                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 5 (5)   ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (7)                         ; |MIPS_CPU|PIPE:inst59|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst61|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 4 (0)                         ; |MIPS_CPU|PIPE:inst61                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 4 (4)                         ; |MIPS_CPU|PIPE:inst61|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst62|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 5 (0)                         ; |MIPS_CPU|PIPE:inst62                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 5 (5)                         ; |MIPS_CPU|PIPE:inst62|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst65|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 2 (0)                         ; |MIPS_CPU|PIPE:inst65                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |MIPS_CPU|PIPE:inst65|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst66|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |MIPS_CPU|PIPE:inst66                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |MIPS_CPU|PIPE:inst66|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst67|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (0)              ; 3 (0)                         ; |MIPS_CPU|PIPE:inst67                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |MIPS_CPU|PIPE:inst67|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst68|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 1 (0)                         ; |MIPS_CPU|PIPE:inst68                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MIPS_CPU|PIPE:inst68|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst69|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 2 (0)                         ; |MIPS_CPU|PIPE:inst69                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |MIPS_CPU|PIPE:inst69|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst70|                                ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 9 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (0)                         ; |MIPS_CPU|PIPE:inst70                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 9 (9)                         ; |MIPS_CPU|PIPE:inst70|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst71|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 1 (0)                         ; |MIPS_CPU|PIPE:inst71                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MIPS_CPU|PIPE:inst71|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst74|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 0 (0)                         ; |MIPS_CPU|PIPE:inst74                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |MIPS_CPU|PIPE:inst74|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst77|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (0)              ; 3 (0)                         ; |MIPS_CPU|PIPE:inst77                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |MIPS_CPU|PIPE:inst77|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst78|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 2 (0)                         ; |MIPS_CPU|PIPE:inst78                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |MIPS_CPU|PIPE:inst78|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst79|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 2 (0)                         ; |MIPS_CPU|PIPE:inst79                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |MIPS_CPU|PIPE:inst79|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst80|                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 1 (0)                         ; |MIPS_CPU|PIPE:inst80                                                                                               ; work         ;
;       |lpm_dff:inst1|                           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MIPS_CPU|PIPE:inst80|lpm_dff:inst1                                                                                 ; work         ;
;    |PIPE:inst|                                  ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 8 (0)   ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (0)              ; 3 (0)                         ; |MIPS_CPU|PIPE:inst                                                                                                 ; work         ;
;       |lpm_dff:inst1|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 3 (3)                         ; |MIPS_CPU|PIPE:inst|lpm_dff:inst1                                                                                   ; work         ;
;    |Practical3:inst28|                          ; 56 (0)              ; 0 (0)        ; 0 (0)    ; 44 (0)  ; 9 (0)                     ; 0 (0)         ; 0                 ; 0    ; 1                   ; 1       ; 0         ; 0         ; 0         ; 0    ; 0            ; 37 (0)                         ; 0 (0)              ; 19 (0)                        ; |MIPS_CPU|Practical3:inst28                                                                                         ; work         ;
;       |SCAdder-8bit:inst3|                      ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3                                                                      ; work         ;
;          |RCadder_4bit:inst10|                  ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst10                                                  ; work         ;
;             |FA:inst1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst10|FA:inst1                                         ; work         ;
;             |FA:inst2|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst10|FA:inst2                                         ; work         ;
;          |RCadder_4bit:inst9|                   ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst9                                                   ; work         ;
;             |FA:inst1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst9|FA:inst1                                          ; work         ;
;             |FA:inst|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst9|FA:inst                                           ; work         ;
;          |RCadder_4bit:inst|                    ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst                                                    ; work         ;
;             |FA:inst1|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst1                                           ; work         ;
;             |FA:inst2|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst2                                           ; work         ;
;             |FA:inst3|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst3                                           ; work         ;
;             |FA:inst|                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst                                            ; work         ;
;       |SUB_8bit:inst10|                         ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 2 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10                                                                         ; work         ;
;          |SCAdder-8bit:inst|                    ; 6 (0)               ; 0 (0)        ; 0 (0)    ; 6 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 2 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst                                                       ; work         ;
;             |RCadder_4bit:inst10|               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10                                   ; work         ;
;                |FA:inst1|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst1                          ; work         ;
;                |FA:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst3                          ; work         ;
;                   |xor3:inst|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst3|xor3:inst                ; work         ;
;             |RCadder_4bit:inst9|                ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9                                    ; work         ;
;                |FA:inst1|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst1                           ; work         ;
;                |FA:inst3|                       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst3                           ; work         ;
;                   |xor3:inst|                   ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst3|xor3:inst                 ; work         ;
;             |RCadder_4bit:inst|                 ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst                                     ; work         ;
;                |FA:inst1|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst1                            ; work         ;
;                |FA:inst3|                       ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst3                            ; work         ;
;       |XOR8bit:inst13|                          ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 5 (5)                          ; 0 (0)              ; 2 (2)                         ; |MIPS_CPU|Practical3:inst28|XOR8bit:inst13                                                                          ; work         ;
;       |lpm_compare0:inst18|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|lpm_compare0:inst18                                                                     ; work         ;
;          |lpm_compare:LPM_COMPARE_component|    ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component                                   ; work         ;
;             |cmpr_1pg:auto_generated|           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_1pg:auto_generated           ; work         ;
;       |lpm_mux1:inst19|                         ; 33 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)  ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (0)                         ; 0 (0)              ; 14 (0)                        ; |MIPS_CPU|Practical3:inst28|lpm_mux1:inst19                                                                         ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 33 (0)              ; 0 (0)        ; 0 (0)    ; 32 (0)  ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (0)                         ; 0 (0)              ; 14 (0)                        ; |MIPS_CPU|Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component                                               ; work         ;
;             |mux_q8f:auto_generated|            ; 33 (33)             ; 0 (0)        ; 0 (0)    ; 32 (32) ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (19)                        ; 0 (0)              ; 14 (14)                       ; |MIPS_CPU|Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated                        ; work         ;
;       |lpm_mux8:inst5|                          ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|Practical3:inst28|lpm_mux8:inst5                                                                          ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|Practical3:inst28|lpm_mux8:inst5|lpm_mux:LPM_MUX_component                                                ; work         ;
;             |mux_6ne:auto_generated|            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|Practical3:inst28|lpm_mux8:inst5|lpm_mux:LPM_MUX_component|mux_6ne:auto_generated                         ; work         ;
;       |multiplier:inst7|                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 1                   ; 1       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|multiplier:inst7                                                                        ; work         ;
;          |lpm_mult:lpm_mult_component|          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 1                   ; 1       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component                                            ; work         ;
;             |mult_82n:auto_generated|           ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 1                   ; 1       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated                    ; work         ;
;    |RegisterFile:inst9|                         ; 56 (0)              ; 0 (0)        ; 0 (0)    ; 95 (0)  ; 83 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 25 (0)                         ; 51 (0)             ; 37 (0)                        ; |MIPS_CPU|RegisterFile:inst9                                                                                        ; work         ;
;       |lpm_mux0:inst10|                         ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)  ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 16 (0)                        ; |MIPS_CPU|RegisterFile:inst9|lpm_mux0:inst10                                                                        ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)  ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (0)                          ; 0 (0)              ; 16 (0)                        ; |MIPS_CPU|RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component                                              ; work         ;
;             |mux_tle:auto_generated|            ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 22 (22) ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 0 (0)              ; 16 (16)                       ; |MIPS_CPU|RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated                       ; work         ;
;       |lpm_mux0:inst11|                         ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 21 (0)  ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 15 (0)                        ; |MIPS_CPU|RegisterFile:inst9|lpm_mux0:inst11                                                                        ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 24 (0)              ; 0 (0)        ; 0 (0)    ; 21 (0)  ; 8 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 0 (0)              ; 15 (0)                        ; |MIPS_CPU|RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component                                              ; work         ;
;             |mux_tle:auto_generated|            ; 24 (24)             ; 0 (0)        ; 0 (0)    ; 21 (21) ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 15 (15)                       ; |MIPS_CPU|RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated                       ; work         ;
;       |register_8bit:inst12|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 7 (7)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 1 (1)              ; 7 (7)                         ; |MIPS_CPU|RegisterFile:inst9|register_8bit:inst12                                                                   ; work         ;
;       |register_8bit:inst13|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 8 (8)              ; 0 (0)                         ; |MIPS_CPU|RegisterFile:inst9|register_8bit:inst13                                                                   ; work         ;
;       |register_8bit:inst14|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 8 (8)              ; 0 (0)                         ; |MIPS_CPU|RegisterFile:inst9|register_8bit:inst14                                                                   ; work         ;
;       |register_8bit:inst15|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 9 (9)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 9 (9)              ; 0 (0)                         ; |MIPS_CPU|RegisterFile:inst9|register_8bit:inst15                                                                   ; work         ;
;       |register_8bit:inst16|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 8 (8)              ; 0 (0)                         ; |MIPS_CPU|RegisterFile:inst9|register_8bit:inst16                                                                   ; work         ;
;       |register_8bit:inst17|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 7 (7)              ; 1 (1)                         ; |MIPS_CPU|RegisterFile:inst9|register_8bit:inst17                                                                   ; work         ;
;       |register_8bit:inst18|                    ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 10 (10)            ; 0 (0)                         ; |MIPS_CPU|RegisterFile:inst9|register_8bit:inst18                                                                   ; work         ;
;       |register_8bit:inst|                      ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 9 (9)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 8 (8)                         ; |MIPS_CPU|RegisterFile:inst9|register_8bit:inst                                                                     ; work         ;
;    |SCAdder-8bit:inst18|                        ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst18                                                                                       ; work         ;
;       |RCadder_4bit:inst|                       ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst18|RCadder_4bit:inst                                                                     ; work         ;
;          |FA:inst1|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst1                                                            ; work         ;
;             |xor3:inst|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst1|xor3:inst                                                  ; work         ;
;          |FA:inst2|                             ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst2                                                            ; work         ;
;             |xor3:inst|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst2|xor3:inst                                                  ; work         ;
;          |FA:inst3|                             ; 2 (1)               ; 0 (0)        ; 0 (0)    ; 2 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst3                                                            ; work         ;
;             |xor3:inst|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst3|xor3:inst                                                  ; work         ;
;       |lpm_mux10:inst5|                         ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst18|lpm_mux10:inst5                                                                       ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst18|lpm_mux10:inst5|lpm_mux:LPM_MUX_component                                             ; work         ;
;             |mux_44e:auto_generated|            ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |MIPS_CPU|SCAdder-8bit:inst18|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated                      ; work         ;
;    |SCAdder-8bit:inst21|                        ; 14 (0)              ; 0 (0)        ; 0 (0)    ; 13 (0)  ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 12 (0)                        ; |MIPS_CPU|SCAdder-8bit:inst21                                                                                       ; work         ;
;       |RCadder_4bit:inst10|                     ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst10                                                                   ; work         ;
;          |FA:inst1|                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst10|FA:inst1                                                          ; work         ;
;       |RCadder_4bit:inst9|                      ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst9                                                                    ; work         ;
;          |FA:inst1|                             ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst9|FA:inst1                                                           ; work         ;
;       |RCadder_4bit:inst|                       ; 8 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst                                                                     ; work         ;
;          |FA:inst1|                             ; 2 (1)               ; 0 (0)        ; 0 (0)    ; 2 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst1                                                            ; work         ;
;             |xor3:inst|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst1|xor3:inst                                                  ; work         ;
;          |FA:inst2|                             ; 3 (2)               ; 0 (0)        ; 0 (0)    ; 3 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 3 (2)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst2                                                            ; work         ;
;             |xor3:inst|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst2|xor3:inst                                                  ; work         ;
;          |FA:inst3|                             ; 2 (1)               ; 0 (0)        ; 0 (0)    ; 2 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 2 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst3                                                            ; work         ;
;             |xor3:inst|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst3|xor3:inst                                                  ; work         ;
;          |FA:inst|                              ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst                                                             ; work         ;
;             |xor3:inst|                         ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |MIPS_CPU|SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst|xor3:inst                                                   ; work         ;
;       |lpm_mux10:inst5|                         ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst21|lpm_mux10:inst5                                                                       ; work         ;
;          |lpm_mux:LPM_MUX_component|            ; 4 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |MIPS_CPU|SCAdder-8bit:inst21|lpm_mux10:inst5|lpm_mux:LPM_MUX_component                                             ; work         ;
;             |mux_44e:auto_generated|            ; 4 (4)               ; 0 (0)        ; 0 (0)    ; 4 (4)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |MIPS_CPU|SCAdder-8bit:inst21|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated                      ; work         ;
;    |even_counter:inst36|                        ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |MIPS_CPU|even_counter:inst36                                                                                       ; work         ;
;       |lpm_counter:LPM_COUNTER_component|       ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |MIPS_CPU|even_counter:inst36|lpm_counter:LPM_COUNTER_component                                                     ; work         ;
;          |cntr_dai:auto_generated|              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |MIPS_CPU|even_counter:inst36|lpm_counter:LPM_COUNTER_component|cntr_dai:auto_generated                             ; work         ;
;    |register_8bit:inst4|                        ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 8 (8)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |MIPS_CPU|register_8bit:inst4                                                                                       ; work         ;
;    |write_register_mux:inst11|                  ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|write_register_mux:inst11                                                                                 ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 3 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|write_register_mux:inst11|lpm_mux:LPM_MUX_component                                                       ; work         ;
;          |mux_34e:auto_generated|               ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 3 (3)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|write_register_mux:inst11|lpm_mux:LPM_MUX_component|mux_34e:auto_generated                                ; work         ;
;    |write_register_mux:inst29|                  ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|write_register_mux:inst29                                                                                 ; work         ;
;       |lpm_mux:LPM_MUX_component|               ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|write_register_mux:inst29|lpm_mux:LPM_MUX_component                                                       ; work         ;
;          |mux_34e:auto_generated|               ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)   ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0                   ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |MIPS_CPU|write_register_mux:inst29|lpm_mux:LPM_MUX_component|mux_34e:auto_generated                                ; work         ;
+-------------------------------------------------+---------------------+--------------+----------+---------+---------------------------+---------------+-------------------+------+---------------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                           ;
+-------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Input Pin to Input Register(or DDIO High Capture Register) Delay ; Input Pin to DDIO Low Capture Register Delay ; TCO ; TCOE ; DQS bus ; NDQS bus ; DQS output ;
+-------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+
; ALU_result[7]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_result[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_result[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_result[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_result[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_result[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_result[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_result[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; ALU_ENABLE        ; Input    ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg1[7]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg1[6]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg1[5]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg1[4]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg1[3]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg1[2]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg1[1]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg1[0]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[15]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[14]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[13]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[12]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[11]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[10]   ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[9]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[8]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[7]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[6]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[5]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[4]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[3]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[2]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[1]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Instruction[0]    ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC_OUT[7]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC_OUT[6]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC_OUT[5]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC_OUT[4]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC_OUT[3]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC_OUT[2]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC_OUT[1]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; PC_OUT[0]         ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Data[7]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Data[6]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Data[5]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Data[4]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Data[3]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Data[2]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Data[1]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Data[0]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[15]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[14]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[13]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[12]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[11]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[10]     ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[9]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[8]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[7]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[6]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[5]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[4]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[3]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[2]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[1]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Read_Data[0]      ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg2[7]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg2[6]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg2[5]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg2[4]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg2[3]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg2[2]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg2[1]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Reg2[0]           ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand2[7]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand2[6]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand2[5]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand2[4]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand2[3]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand2[2]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand2[1]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand2[0]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand1[7]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand1[6]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand1[5]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand1[4]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand1[3]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand1[2]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand1[1]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Operand1[0]       ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Register[2] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Register[1] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; Write_Register[0] ; Output   ; --            ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
; CLOCK             ; Input    ; (0) 413 ps    ; --            ; --                                                               ; --                                           ; --  ; --   ; --      ; --       ; --         ;
+-------------------+----------+---------------+---------------+------------------------------------------------------------------+----------------------------------------------+-----+------+---------+----------+------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; ALU_ENABLE          ;                   ;         ;
; CLOCK               ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                    ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK                                                                                                   ; PIN_T10              ; 28      ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLOCK                                                                                                   ; PIN_T10              ; 218     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Control:inst32|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode179w[3] ; LABCELL_X32_Y15_N2   ; 1       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Control:inst32|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode79w[3]  ; LABCELL_X32_Y15_N34  ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
; DataMemory:inst41|inst                                                                                  ; LABCELL_X27_Y1_N24   ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; RegisterFile:inst9|register_8bit:inst12|inst9                                                           ; MLABCELL_X31_Y15_N12 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; RegisterFile:inst9|register_8bit:inst13|inst9                                                           ; MLABCELL_X31_Y15_N22 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; RegisterFile:inst9|register_8bit:inst14|inst9                                                           ; MLABCELL_X31_Y15_N36 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; RegisterFile:inst9|register_8bit:inst15|inst9                                                           ; MLABCELL_X31_Y15_N20 ; 9       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; RegisterFile:inst9|register_8bit:inst16|inst9                                                           ; MLABCELL_X31_Y15_N24 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; RegisterFile:inst9|register_8bit:inst17|inst9                                                           ; MLABCELL_X31_Y15_N30 ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; RegisterFile:inst9|register_8bit:inst18|inst9                                                           ; MLABCELL_X31_Y15_N16 ; 10      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; RegisterFile:inst9|register_8bit:inst|inst9                                                             ; MLABCELL_X31_Y15_N0  ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                 ;
+-----------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                          ; Location             ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK                                         ; PIN_T10              ; 218     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; DataMemory:inst41|inst                        ; LABCELL_X27_Y1_N24   ; 1       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; RegisterFile:inst9|register_8bit:inst12|inst9 ; MLABCELL_X31_Y15_N12 ; 8       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; RegisterFile:inst9|register_8bit:inst13|inst9 ; MLABCELL_X31_Y15_N22 ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; RegisterFile:inst9|register_8bit:inst14|inst9 ; MLABCELL_X31_Y15_N36 ; 8       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; RegisterFile:inst9|register_8bit:inst15|inst9 ; MLABCELL_X31_Y15_N20 ; 9       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; RegisterFile:inst9|register_8bit:inst16|inst9 ; MLABCELL_X31_Y15_N24 ; 8       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; RegisterFile:inst9|register_8bit:inst17|inst9 ; MLABCELL_X31_Y15_N30 ; 8       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; RegisterFile:inst9|register_8bit:inst18|inst9 ; MLABCELL_X31_Y15_N16 ; 10      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; RegisterFile:inst9|register_8bit:inst|inst9   ; MLABCELL_X31_Y15_N0  ; 8       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------+----------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; CLOCK~input                                                                                                           ; 27      ;
; PIPE16:inst57|lpm_dff:inst1|dffs[12]                                                                                  ; 26      ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[6]                                                                        ; 26      ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[7]                                                                        ; 26      ;
; PIPE16:inst57|lpm_dff:inst1|dffs[13]                                                                                  ; 25      ;
; PIPE16:inst57|lpm_dff:inst1|dffs[14]                                                                                  ; 25      ;
; PIPE16:inst57|lpm_dff:inst1|dffs[15]                                                                                  ; 25      ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[9]                                                                        ; 25      ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[10]                                                                       ; 25      ;
; Control:inst23|inst27~1                                                                                               ; 24      ;
; Control:inst23|inst21~1                                                                                               ; 16      ;
; Control:inst23|inst14~1                                                                                               ; 14      ;
; even_counter:inst36|lpm_counter:LPM_COUNTER_component|cntr_dai:auto_generated|counter_reg_bit[0]                      ; 12      ;
; DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w7_n0_mux_dataout~0                           ; 11      ;
; PIPE:inst59|lpm_dff:inst1|dffs[0]                                                                                     ; 10      ;
; DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w6_n0_mux_dataout~0                           ; 10      ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[8]                                                                        ; 10      ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[4]~_Duplicate_1      ; 10      ;
; write_register_mux:inst29|lpm_mux:LPM_MUX_component|mux_34e:auto_generated|l1_w0_n0_mux_dataout                       ; 9       ;
; write_register_mux:inst29|lpm_mux:LPM_MUX_component|mux_34e:auto_generated|l1_w1_n0_mux_dataout                       ; 9       ;
; write_register_mux:inst29|lpm_mux:LPM_MUX_component|mux_34e:auto_generated|l1_w2_n0_mux_dataout                       ; 9       ;
; PIPE:inst59|lpm_dff:inst1|dffs[2]                                                                                     ; 9       ;
; DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w0_n0_mux_dataout~0                           ; 9       ;
; DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w1_n0_mux_dataout~0                           ; 9       ;
; DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w2_n0_mux_dataout~0                           ; 9       ;
; DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w3_n0_mux_dataout~0                           ; 9       ;
; DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w4_n0_mux_dataout~0                           ; 9       ;
; DataWriteMux:inst40|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w5_n0_mux_dataout~0                           ; 9       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[15]                                                                                  ; 9       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[11]                                                                       ; 9       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[0]~_Duplicate_1      ; 9       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[5]~_Duplicate_1      ; 9       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[6]~_Duplicate_1      ; 9       ;
; ~GND                                                                                                                  ; 8       ;
; Control:inst20|inst10~0                                                                                               ; 8       ;
; Control:inst20|inst3~0                                                                                                ; 8       ;
; Control:inst20|inst5~0                                                                                                ; 8       ;
; PIPE:inst70|lpm_dff:inst1|dffs[1]~0                                                                                   ; 8       ;
; PIPE:inst59|lpm_dff:inst1|dffs[1]                                                                                     ; 8       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w4_n0_mux_dataout~0                            ; 8       ;
; PIPE:inst59|lpm_dff:inst1|dffs[4]                                                                                     ; 8       ;
; Control:inst20|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode89w[3]                ; 8       ;
; register_8bit:inst4|inst7                                                                                             ; 8       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[2]~_Duplicate_1      ; 8       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[13]                                                                                  ; 7       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[12]                                                                                  ; 7       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[1]~_Duplicate_1      ; 7       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[3]~_Duplicate_1      ; 7       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[1]~2                  ; 6       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[1]~1                  ; 6       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w0_n0_mux_dataout~0                            ; 6       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w5_n0_mux_dataout~0                            ; 6       ;
; PIPE:inst59|lpm_dff:inst1|dffs[5]                                                                                     ; 6       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[14]                                                                                  ; 6       ;
; register_8bit:inst4|inst6                                                                                             ; 6       ;
; register_8bit:inst4|inst3                                                                                             ; 6       ;
; PIPE:inst67|lpm_dff:inst1|dffs[4]                                                                                     ; 5       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[5]~0                  ; 5       ;
; Practical3:inst28|XOR8bit:inst13|inst~0                                                                               ; 5       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w2_n0_mux_dataout~0                            ; 5       ;
; PIPE:inst59|lpm_dff:inst1|dffs[3]                                                                                     ; 5       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w6_n0_mux_dataout~0                            ; 5       ;
; PIPE:inst59|lpm_dff:inst1|dffs[7]                                                                                     ; 5       ;
; register_8bit:inst4|inst5                                                                                             ; 5       ;
; register_8bit:inst4|inst2                                                                                             ; 5       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[7]~_Duplicate_1      ; 5       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst3|inst5~0                                                                ; 4       ;
; PIPE:inst67|lpm_dff:inst1|dffs[0]                                                                                     ; 4       ;
; PIPE:inst67|lpm_dff:inst1|dffs[5]                                                                                     ; 4       ;
; SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst3|inst3                                                                  ; 4       ;
; Practical3:inst28|XOR8bit:inst13|inst10~0                                                                             ; 4       ;
; Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst3|inst5~0                                ; 4       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w7_n0_mux_dataout~1                            ; 4       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[13]                                                                                  ; 4       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[14]                                                                                  ; 4       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[12]                                                                                  ; 4       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[15]                                                                                  ; 4       ;
; Control:inst20|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode12w[3]                ; 4       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w1_n0_mux_dataout~0                            ; 4       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w3_n0_mux_dataout~0                            ; 4       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[0]                   ; 4       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[1]                   ; 4       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[2]                   ; 4       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[3]                   ; 4       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[4]                   ; 4       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[5]                   ; 4       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[6]                   ; 4       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|external_reg[7]                   ; 4       ;
; register_8bit:inst4|inst4                                                                                             ; 4       ;
; register_8bit:inst4|inst1                                                                                             ; 4       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst1|inst5~0                                                                ; 3       ;
; PIPE:inst67|lpm_dff:inst1|dffs[1]                                                                                     ; 3       ;
; PIPE:inst67|lpm_dff:inst1|dffs[2]                                                                                     ; 3       ;
; PIPE:inst67|lpm_dff:inst1|dffs[3]                                                                                     ; 3       ;
; PIPE:inst67|lpm_dff:inst1|dffs[6]                                                                                     ; 3       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[1]                                                                                   ; 3       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[2]                                                                                   ; 3       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[0]                                                                                   ; 3       ;
; Practical3:inst28|XOR8bit:inst13|inst13~0                                                                             ; 3       ;
; Practical3:inst28|XOR8bit:inst13|inst11~0                                                                             ; 3       ;
; Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst|FA:inst1|inst5~0                                ; 3       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w6_n0_mux_dataout~1                            ; 3       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w7_n0_mux_dataout~0                            ; 3       ;
; register_8bit:inst4|inst                                                                                              ; 3       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[5]                                                                        ; 3       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[13]                                                                       ; 3       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[14]                                                                       ; 3       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[15]                                                                       ; 3       ;
; PIPE:inst62|lpm_dff:inst1|dffs[0]                                                                                     ; 3       ;
; PIPE:inst62|lpm_dff:inst1|dffs[1]                                                                                     ; 3       ;
; PIPE:inst62|lpm_dff:inst1|dffs[2]                                                                                     ; 3       ;
; PIPE:inst62|lpm_dff:inst1|dffs[3]                                                                                     ; 3       ;
; PIPE:inst62|lpm_dff:inst1|dffs[4]                                                                                     ; 3       ;
; PIPE:inst62|lpm_dff:inst1|dffs[5]                                                                                     ; 3       ;
; PIPE:inst62|lpm_dff:inst1|dffs[6]                                                                                     ; 3       ;
; PIPE:inst62|lpm_dff:inst1|dffs[7]                                                                                     ; 3       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w5_n0_mux_dataout~0             ; 2       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w6_n0_mux_dataout~2             ; 2       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w4_n0_mux_dataout~0             ; 2       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst9|FA:inst1|inst5~0                                                               ; 2       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst2|inst5~1                                                                ; 2       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst2|inst5~0                                                                ; 2       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst10|FA:inst1|inst5~0                                                              ; 2       ;
; PIPE:inst67|lpm_dff:inst1|dffs[7]                                                                                     ; 2       ;
; SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst1|xor3:inst|1                                                            ; 2       ;
; SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst2|xor3:inst|1                                                            ; 2       ;
; SCAdder-8bit:inst18|RCadder_4bit:inst|FA:inst3|xor3:inst|1                                                            ; 2       ;
; SCAdder-8bit:inst18|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w0_n0_mux_dataout~0           ; 2       ;
; SCAdder-8bit:inst18|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w1_n0_mux_dataout~0           ; 2       ;
; SCAdder-8bit:inst18|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w2_n0_mux_dataout~0           ; 2       ;
; Control:inst20|inst6                                                                                                  ; 2       ;
; SCAdder-8bit:inst18|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w3_n0_mux_dataout~0           ; 2       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l1_w0_n1_mux_dataout~0             ; 2       ;
; Practical3:inst28|XOR8bit:inst13|inst15~0                                                                             ; 2       ;
; Practical3:inst28|XOR8bit:inst13|inst14~0                                                                             ; 2       ;
; Practical3:inst28|XOR8bit:inst13|inst12~0                                                                             ; 2       ;
; Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst1|inst5~0                              ; 2       ;
; Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst1|inst5~0                               ; 2       ;
; Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst10|FA:inst1|inst5~0                                             ; 2       ;
; Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst3|inst5~0                                               ; 2       ;
; Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst2|inst5~0                                               ; 2       ;
; Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst1|inst5~0                                               ; 2       ;
; Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst|FA:inst|inst2                                                  ; 2       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w1_n0_mux_dataout~2                            ; 2       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w1_n0_mux_dataout~1                            ; 2       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w2_n0_mux_dataout~2                            ; 2       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w2_n0_mux_dataout~1                            ; 2       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w3_n0_mux_dataout~2                            ; 2       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w3_n0_mux_dataout~1                            ; 2       ;
; Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst9|FA:inst1|inst5~0                                              ; 2       ;
; Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst9|FA:inst|inst2                                                 ; 2       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w5_n0_mux_dataout~2                            ; 2       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w5_n0_mux_dataout~1                            ; 2       ;
; RegisterFile:inst9|register_8bit:inst12|inst7                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst|inst7                                                                           ; 2       ;
; RegisterFile:inst9|register_8bit:inst14|inst7                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst13|inst7                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst18|inst7                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst17|inst7                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst16|inst7                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst15|inst7                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst12|inst6                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst|inst6                                                                           ; 2       ;
; RegisterFile:inst9|register_8bit:inst14|inst6                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst13|inst6                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst18|inst6                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst17|inst6                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst16|inst6                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst15|inst6                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst12|inst5                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst|inst5                                                                           ; 2       ;
; RegisterFile:inst9|register_8bit:inst14|inst5                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst13|inst5                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst18|inst5                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst17|inst5                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst16|inst5                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst15|inst5                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst12|inst4                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst|inst4                                                                           ; 2       ;
; RegisterFile:inst9|register_8bit:inst14|inst4                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst13|inst4                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst18|inst4                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst17|inst4                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst16|inst4                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst15|inst4                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst12|inst3                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst|inst3                                                                           ; 2       ;
; RegisterFile:inst9|register_8bit:inst14|inst3                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst13|inst3                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst18|inst3                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst17|inst3                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst16|inst3                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst15|inst3                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst12|inst2                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst|inst2                                                                           ; 2       ;
; RegisterFile:inst9|register_8bit:inst14|inst2                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst13|inst2                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst18|inst2                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst17|inst2                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst16|inst2                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst15|inst2                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst12|inst1                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst|inst1                                                                           ; 2       ;
; RegisterFile:inst9|register_8bit:inst14|inst1                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst13|inst1                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst17|inst1                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst16|inst1                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst15|inst1                                                                         ; 2       ;
; RegisterFile:inst9|register_8bit:inst12|inst                                                                          ; 2       ;
; RegisterFile:inst9|register_8bit:inst|inst                                                                            ; 2       ;
; RegisterFile:inst9|register_8bit:inst14|inst                                                                          ; 2       ;
; RegisterFile:inst9|register_8bit:inst13|inst                                                                          ; 2       ;
; RegisterFile:inst9|register_8bit:inst17|inst                                                                          ; 2       ;
; RegisterFile:inst9|register_8bit:inst16|inst                                                                          ; 2       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[6]                                                                                   ; 2       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[3]                                                                                   ; 2       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[7]                                                                                   ; 2       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[4]                                                                                   ; 2       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[5]                                                                                   ; 2       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[0]                                                                        ; 2       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[1]                                                                        ; 2       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[2]                                                                        ; 2       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[3]                                                                        ; 2       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[4]                                                                        ; 2       ;
; InstructionMemory:inst24|lpm_dff:inst6|dffs[12]                                                                       ; 2       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w7_n0_mux_dataout~2            ; 2       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w6_n0_mux_dataout~2            ; 2       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w5_n0_mux_dataout~2            ; 2       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w4_n0_mux_dataout~2            ; 2       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w3_n0_mux_dataout~2            ; 2       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w2_n0_mux_dataout~2            ; 2       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w1_n0_mux_dataout~2            ; 2       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w0_n0_mux_dataout~2            ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[1]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[2]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[3]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[4]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[5]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[6]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[7]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[8]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[9]      ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[10]     ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[11]     ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[12]     ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[13]     ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[14]     ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[15]     ; 2       ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|q_a[0]      ; 2       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[1]             ; 2       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[2]             ; 2       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[3]             ; 2       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[4]             ; 2       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[5]             ; 2       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[6]             ; 2       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[7]             ; 2       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[0]             ; 2       ;
; RegisterFile:inst9|register_8bit:inst18|inst1~DUPLICATE                                                               ; 1       ;
; RegisterFile:inst9|register_8bit:inst18|inst~DUPLICATE                                                                ; 1       ;
; RegisterFile:inst9|register_8bit:inst15|inst~DUPLICATE                                                                ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[0]~0                                                                                     ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w4_n0_mux_dataout~3             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w5_n0_mux_dataout~2             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w5_n0_mux_dataout~1             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w6_n0_mux_dataout~4             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w6_n0_mux_dataout~3             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w6_n0_mux_dataout~1             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w7_n0_mux_dataout~3             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w7_n0_mux_dataout~2             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w7_n0_mux_dataout~1             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w0_n0_mux_dataout~2             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w0_n0_mux_dataout~1             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w1_n0_mux_dataout~2             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w1_n0_mux_dataout~1             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w2_n0_mux_dataout~0             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w3_n0_mux_dataout~1             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w3_n0_mux_dataout~0             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w4_n0_mux_dataout~2             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w4_n0_mux_dataout~1             ; 1       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst|xor3:inst|1                                                             ; 1       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst1|xor3:inst|1                                                            ; 1       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst2|xor3:inst|1                                                            ; 1       ;
; SCAdder-8bit:inst21|RCadder_4bit:inst|FA:inst3|xor3:inst|1                                                            ; 1       ;
; SCAdder-8bit:inst21|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w0_n0_mux_dataout~0           ; 1       ;
; SCAdder-8bit:inst21|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w1_n0_mux_dataout~0           ; 1       ;
; SCAdder-8bit:inst21|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w2_n0_mux_dataout~0           ; 1       ;
; Practical3:inst28|lpm_mux8:inst5|lpm_mux:LPM_MUX_component|mux_6ne:auto_generated|l3_w0_n0_mux_dataout~0              ; 1       ;
; Practical3:inst28|lpm_compare0:inst18|lpm_compare:LPM_COMPARE_component|cmpr_1pg:auto_generated|aneb_result_wire[0]~0 ; 1       ;
; SCAdder-8bit:inst21|lpm_mux10:inst5|lpm_mux:LPM_MUX_component|mux_44e:auto_generated|l1_w3_n0_mux_dataout~0           ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[0]                                                                                       ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[1]                                                                                       ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[2]                                                                                       ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[3]                                                                                       ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[4]                                                                                       ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[5]                                                                                       ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[6]                                                                                       ; 1       ;
; PIPE:inst|lpm_dff:inst1|dffs[7]                                                                                       ; 1       ;
; PIPE:inst65|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst66|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst65|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst66|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst65|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst66|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst65|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst66|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst65|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst66|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst65|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst66|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst65|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst66|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; Practical3:inst28|lpm_mux8:inst5|lpm_mux:LPM_MUX_component|mux_6ne:auto_generated|external_reg[0]                     ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[1]                                                                                   ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[2]                                                                                   ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[0]                                                                                   ; 1       ;
; PIPE:inst65|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; PIPE:inst66|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; PIPE16:inst57|lpm_dff:inst1|dffs[6]                                                                                   ; 1       ;
; PIPE16:inst57|lpm_dff:inst1|dffs[7]                                                                                   ; 1       ;
; PIPE16:inst57|lpm_dff:inst1|dffs[8]                                                                                   ; 1       ;
; PIPE:inst55|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst55|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst55|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst55|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst55|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst55|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst55|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst55|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; PIPE:inst68|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst79|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst68|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst79|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst68|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst79|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst68|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst79|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst68|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst79|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst68|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst79|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst68|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst79|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE1:inst64|lpm_dff:inst1|dffs[0]                                                                                    ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[1]                                                                                   ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[2]                                                                                   ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[0]                                                                                   ; 1       ;
; PIPE:inst68|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; PIPE:inst79|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; Control:inst20|inst10~1                                                                                               ; 1       ;
; Control:inst20|inst10~2                                                                                               ; 1       ;
; Control:inst20|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode49w[1]~0              ; 1       ;
; Control:inst20|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode179w[2]               ; 1       ;
; Control:inst20|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode39w[2]~0              ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[6]                                                                                   ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[3]                                                                                   ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[7]                                                                                   ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[4]                                                                                   ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[8]                                                                                   ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[5]                                                                                   ; 1       ;
; PIPE:inst61|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst61|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst61|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst61|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst61|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst61|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst61|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst61|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[13]                                                                                  ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[14]                                                                                  ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[12]                                                                                  ; 1       ;
; PIPE16:inst60|lpm_dff:inst1|dffs[15]                                                                                  ; 1       ;
; Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w0_n0_mux_dataout~0                             ; 1       ;
; PIPE:inst74|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst80|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w1_n0_mux_dataout~0                             ; 1       ;
; PIPE:inst74|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst80|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w2_n0_mux_dataout~0                             ; 1       ;
; PIPE:inst74|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst80|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w3_n0_mux_dataout~0                             ; 1       ;
; PIPE:inst74|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst80|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w4_n0_mux_dataout~0                             ; 1       ;
; PIPE:inst74|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst80|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w5_n0_mux_dataout~0                             ; 1       ;
; PIPE:inst74|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst80|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w6_n0_mux_dataout~0                             ; 1       ;
; PIPE:inst74|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst80|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; Branch_MUX:inst27|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w7_n0_mux_dataout~0                             ; 1       ;
; PIPE1:inst39|lpm_dff:inst1|dffs[0]                                                                                    ; 1       ;
; PIPE:inst74|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; PIPE:inst80|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w0_n0_mux_dataout~0             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w1_n0_mux_dataout~0             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w6_n0_mux_dataout~0             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w7_n0_mux_dataout~0             ; 1       ;
; Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst10|FA:inst3|xor3:inst|1                          ; 1       ;
; Practical3:inst28|SUB_8bit:inst10|SCAdder-8bit:inst|RCadder_4bit:inst9|FA:inst3|xor3:inst|1                           ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l1_w7_n0_mux_dataout~0             ; 1       ;
; ALU_SRC_MUX:inst16|lpm_mux:LPM_MUX_component|mux_84e:auto_generated|l1_w7_n0_mux_dataout~2                            ; 1       ;
; Practical3:inst28|SCAdder-8bit:inst3|RCadder_4bit:inst10|FA:inst2|inst5~0                                             ; 1       ;
; Control:inst23|inst14~0                                                                                               ; 1       ;
; Control:inst23|inst27~0                                                                                               ; 1       ;
; Control:inst23|inst21~0                                                                                               ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[6]                                                                                   ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[3]                                                                                   ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[7]                                                                                   ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[4]                                                                                   ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[8]                                                                                   ; 1       ;
; PIPE16:inst72|lpm_dff:inst1|dffs[5]                                                                                   ; 1       ;
; Extender:inst8|digit_extend_mux:inst|lpm_mux:LPM_MUX_component|mux_14e:auto_generated|l1_w0_n0_mux_dataout~0          ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w0_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w0_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w1_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w1_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w2_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w2_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w3_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w3_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w4_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w4_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w5_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w5_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w6_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w6_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w7_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w7_n0_mux_dataout~0            ; 1       ;
; PIPE:inst77|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst69|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst77|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst69|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst77|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst69|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst77|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst69|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst77|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst69|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst77|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst69|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst77|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst69|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst77|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; Control:inst32|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode79w[3]                ; 1       ;
; PIPE:inst69|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; Control:inst32|CU_Decoder:inst|lpm_decode:LPM_DECODE_component|decode_ktf:auto_generated|w_anode179w[3]               ; 1       ;
; PIPE:inst70|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst70|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst70|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst70|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst70|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst70|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst70|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst70|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w0_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w0_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w1_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w1_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w2_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w2_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w3_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w3_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w4_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w4_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w5_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w5_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w6_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w6_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|register_8bit:inst18|inst1                                                                         ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w7_n0_mux_dataout~1            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w7_n0_mux_dataout~0            ; 1       ;
; RegisterFile:inst9|register_8bit:inst18|inst                                                                          ; 1       ;
; RegisterFile:inst9|register_8bit:inst15|inst                                                                          ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[0]                    ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[1]                    ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[2]                    ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[3]                    ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[4]                    ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[5]                    ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[6]                    ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|external_reg[7]                    ; 1       ;
; write_register_mux:inst11|lpm_mux:LPM_MUX_component|mux_34e:auto_generated|l1_w0_n0_mux_dataout~0                     ; 1       ;
; write_register_mux:inst11|lpm_mux:LPM_MUX_component|mux_34e:auto_generated|l1_w1_n0_mux_dataout~0                     ; 1       ;
; write_register_mux:inst11|lpm_mux:LPM_MUX_component|mux_34e:auto_generated|l1_w2_n0_mux_dataout~0                     ; 1       ;
; PIPE16:inst75|lpm_dff:inst1|dffs[8]                                                                                   ; 1       ;
; PIPE:inst71|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst78|lpm_dff:inst1|dffs[0]                                                                                     ; 1       ;
; PIPE:inst71|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst78|lpm_dff:inst1|dffs[1]                                                                                     ; 1       ;
; PIPE:inst71|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst78|lpm_dff:inst1|dffs[2]                                                                                     ; 1       ;
; PIPE:inst71|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst78|lpm_dff:inst1|dffs[3]                                                                                     ; 1       ;
; PIPE:inst71|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst78|lpm_dff:inst1|dffs[4]                                                                                     ; 1       ;
; PIPE:inst71|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst78|lpm_dff:inst1|dffs[5]                                                                                     ; 1       ;
; PIPE:inst71|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst78|lpm_dff:inst1|dffs[6]                                                                                     ; 1       ;
; PIPE:inst71|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; PIPE:inst78|lpm_dff:inst1|dffs[7]                                                                                     ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w7_n0_mux_dataout~2            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w6_n0_mux_dataout~2            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w5_n0_mux_dataout~2            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w4_n0_mux_dataout~2            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w3_n0_mux_dataout~2            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w2_n0_mux_dataout~2            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w1_n0_mux_dataout~2            ; 1       ;
; RegisterFile:inst9|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_tle:auto_generated|l3_w0_n0_mux_dataout~2            ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w5_n0_mux_dataout~3             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w3_n0_mux_dataout~2             ; 1       ;
; Practical3:inst28|lpm_mux1:inst19|lpm_mux:LPM_MUX_component|mux_q8f:auto_generated|l3_w2_n0_mux_dataout~1             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~2                    ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~1                    ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT15            ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT14            ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT13            ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT12            ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT11            ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT10            ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT9             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT8             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT7             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT6             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT5             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT4             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT3             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT2             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2~DATAOUT1             ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2                      ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[7]                      ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[6]                      ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[5]                      ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[4]                      ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[3]                      ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[2]                      ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[1]                      ; 1       ;
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[0]                      ; 1       ;
; even_counter:inst36|lpm_counter:LPM_COUNTER_component|cntr_dai:auto_generated|counter_comb_bita0~COMBOUT              ; 1       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[8]             ; 1       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[9]             ; 1       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[10]            ; 1       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[11]            ; 1       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[12]            ; 1       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[13]            ; 1       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[14]            ; 1       ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[15]            ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+-----------+----------------+----------------------+-----------------+-----------------+-----------------------------------------------------+
; Name                                                                                                                 ; Type ; Mode        ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; MLAB cells ; MIF       ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                       ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+-----------+----------------+----------------------+-----------------+-----------------+-----------------------------------------------------+
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|ALTSYNCRAM        ; AUTO ; Single Port ; Dual Clocks ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1          ; 0          ; datas.mif ; M9K_X36_Y15_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Clock 1 ;
; InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Dual Clocks ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1          ; 0          ; insts.mif ; M9K_X36_Y18_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Clock 1 ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+------------+-----------+----------------+----------------------+-----------------+-----------------+-----------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |MIPS_CPU|DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|ALTSYNCRAM                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000001110) (16) (14) (0E)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;8;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000110) (6) (6) (06)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000001010) (12) (10) (0A)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;144;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |MIPS_CPU|InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ALTSYNCRAM                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1010000000000000) (120000) (40960) (A000)    ;(0111001010001111) (71217) (29327) (728F)   ;(0111000011010001) (70321) (28881) (70D1)   ;(1010000000000000) (120000) (40960) (A000)   ;(0000010011010000) (2320) (1232) (4D0)   ;(1010000000000000) (120000) (40960) (A000)   ;(0000010011010001) (2321) (1233) (4D1)   ;(1010000000000000) (120000) (40960) (A000)   ;
;8;(0000010011010010) (2322) (1234) (4D2)    ;(1010000000000000) (120000) (40960) (A000)   ;(0000010011010011) (2323) (1235) (4D3)   ;(1010000000000000) (120000) (40960) (A000)   ;(0000010011010101) (2325) (1237) (4D5)   ;(1010000000000000) (120000) (40960) (A000)   ;(0010010011011001) (22331) (9433) (24D9)   ;(1010000000000000) (120000) (40960) (A000)   ;
;16;(0000011000000111) (3007) (1543) (607)    ;(1010000000000000) (120000) (40960) (A000)   ;(1010000000000000) (120000) (40960) (A000)   ;(1010000000000000) (120000) (40960) (A000)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0011011011001100) (33314) (14028) (36CC)   ;(1110000000111111) (160077) (57407) (E03F)   ;(1010000000000000) (120000) (40960) (A000)   ;(1010000000000000) (120000) (40960) (A000)   ;(1010000000000000) (120000) (40960) (A000)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0101011011100000) (53340) (22240) (56E0)   ;
;64;(1111000001111111) (170177) (61567) (F07F)    ;(1010000000000000) (120000) (40960) (A000)   ;(1010000000000000) (120000) (40960) (A000)   ;(1010000000000000) (120000) (40960) (A000)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;128;(0000011011011000) (3330) (1752) (6D8)    ;(1010000000000000) (120000) (40960) (A000)   ;(0000011111011000) (3730) (2008) (7D8)   ;(1001010111001010) (112712) (38346) (95CA)   ;(1010000000000000) (120000) (40960) (A000)   ;(1010000000000000) (120000) (40960) (A000)   ;(1010000000000000) (120000) (40960) (A000)   ;(0000000000000000) (0) (0) (00)   ;
;136;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000011011011001) (3331) (1753) (6D9)   ;(0010010010001111) (22217) (9359) (248F)   ;
;144;(1010000000000000) (120000) (40960) (A000)    ;(0110000010011111) (60237) (24735) (609F)   ;(1000000000000111) (100007) (32775) (8007)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;152;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0111000000011111) (70037) (28703) (701F)   ;(1010000000000000) (120000) (40960) (A000)   ;(0000000000000100) (4) (4) (04)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;160;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;168;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;176;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;184;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;192;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;200;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;208;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;216;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;224;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;232;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;240;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;248;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+---------------------------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                                ;
+-------------------------------------------------------+-------------+---------------------+-------------------+
; Statistic                                             ; Number Used ; Available per Block ; Maximum Available ;
+-------------------------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)                            ; 1           ; 8                   ; 232               ;
; Simple Multipliers (12-bit)                           ; 0           ; 6                   ; 174               ;
; Simple Multipliers (18-bit)                           ; 0           ; 4                   ; 116               ;
; Simple Multipliers (36-bit)                           ; 0           ; 2                   ; 58                ;
; Multiply Accumulators (18-bit)                        ; 0           ; 2                   ; 58                ;
; Multiply Accumulator with Chain-out Adders (18-bit)   ; 0           ; 2                   ; 58                ;
; Two-Multipliers Adders (18-bit)                       ; 0           ; 4                   ; 116               ;
; Loopback Multipliers (18-bit)                         ; 0           ; 2                   ; 58                ;
; Four-Multipliers Adders (18-bit)                      ; 0           ; 2                   ; 58                ;
; Four-Multipliers Adder with Chain-out Adders (18-bit) ; 0           ; 2                   ; 58                ;
; Shift DSP Blocks (32-bit)                             ; 0           ; 2                   ; 58                ;
; Double DSP Blocks                                     ; 0           ; 2                   ; 58                ;
; DSP Blocks                                            ; 1           ; --                  ; 29                ;
; DSP Block 18-bit Elements                             ; 1           ; 8                   ; 232               ;
; Signed Multipliers                                    ; 1           ; --                  ; --                ;
; Unsigned Multipliers                                  ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers                                ; 0           ; --                  ; --                ;
; Variable Sign Multipliers                             ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains                       ; 0           ; --                  ; --                ;
; Dedicated Output Adder Chains                         ; 0           ; --                  ; --                ;
+-------------------------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------+
; Name                                                                                                ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Second Adder Register ; Output Register ; Has Output Adder Chain ;
+-----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------+
; Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|result[0]    ; Simple Multiplier (9-bit) ; DSPOUT_X41_Y18_N2  ;                     ; No                             ;                       ;                       ; no                ; no                    ; no              ; No                     ;
;    Practical3:inst28|multiplier:inst7|lpm_mult:lpm_mult_component|mult_82n:auto_generated|mac_mult2 ;                           ; DSPMULT_X41_Y19_N0 ; Signed              ;                                ; yes                   ; no                    ;                   ;                       ;                 ;                        ;
+-----------------------------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------------+-----------------+------------------------+


+-------------------------------------------------------------+
; Routing Usage Summary                                       ;
+-----------------------------------+-------------------------+
; Routing Resource Type             ; Usage                   ;
+-----------------------------------+-------------------------+
; Block interconnects               ; 716 / 213,100 ( < 1 % ) ;
; C12 interconnects                 ; 60 / 7,906 ( < 1 % )    ;
; C4 interconnects                  ; 678 / 139,240 ( < 1 % ) ;
; DIFFIOCLKs                        ; 0 / 8 ( 0 % )           ;
; DQS bus muxes                     ; 0 / 42 ( 0 % )          ;
; DQS-18 I/O buses                  ; 0 / 9 ( 0 % )           ;
; DQS-36 I/O buses                  ; 0 / 3 ( 0 % )           ;
; DQS-9 I/O buses                   ; 0 / 21 ( 0 % )          ;
; DQS-N18 I/O buses                 ; 0 / 4 ( 0 % )           ;
; Direct links                      ; 115 / 213,100 ( < 1 % ) ;
; Global clocks                     ; 10 / 16 ( 63 % )        ;
; HSSI Block Output Buffers         ; 0 / 3,905 ( 0 % )       ;
; Interquad CMU TXRX PMARX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad CMU TXRX PMATX outputs  ; 0 / 4 ( 0 % )           ;
; Interquad Clock Inputs            ; 0 / 16 ( 0 % )          ;
; Interquad Clock Outputs           ; 0 / 4 ( 0 % )           ;
; Interquad Clocks                  ; 0 / 16 ( 0 % )          ;
; Interquad Global PLL Clock Inputs ; 0 / 12 ( 0 % )          ;
; Interquad Global PLL Clocks       ; 0 / 4 ( 0 % )           ;
; Interquad Quadrant Clock MUXs     ; 0 / 2 ( 0 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )           ;
; Interquad TXRX Clock Feedbacks    ; 0 / 4 ( 0 % )           ;
; Interquad TXRX Clocks             ; 0 / 32 ( 0 % )          ;
; Interquad TXRX PCLK controls      ; 0 / 42 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMARX outputs      ; 0 / 8 ( 0 % )           ;
; Interquad TXRX PMATX outputs      ; 0 / 8 ( 0 % )           ;
; Local interconnects               ; 199 / 50,600 ( < 1 % )  ;
; NDQS bus muxes                    ; 0 / 42 ( 0 % )          ;
; NDQS-18 I/O buses                 ; 0 / 9 ( 0 % )           ;
; NDQS-36 I/O buses                 ; 0 / 3 ( 0 % )           ;
; NDQS-9 I/O buses                  ; 0 / 21 ( 0 % )          ;
; NDQS-N18 I/O buses                ; 0 / 4 ( 0 % )           ;
; PLL_RX_TX_LOAD_ENABLEs            ; 0 / 8 ( 0 % )           ;
; PLL_RX_TX_SCLOCKs                 ; 0 / 8 ( 0 % )           ;
; Periphery clocks                  ; 0 / 50 ( 0 % )          ;
; Quadrant clocks                   ; 0 / 48 ( 0 % )          ;
; R20 interconnects                 ; 21 / 8,690 ( < 1 % )    ;
; R20/C12 interconnect drivers      ; 80 / 12,980 ( < 1 % )   ;
; R4 interconnects                  ; 672 / 235,620 ( < 1 % ) ;
; Spine clocks                      ; 10 / 104 ( 10 % )       ;
+-----------------------------------+-------------------------+


+-----------------------------------------------------------------+
; LAB Logic Elements                                              ;
+----------------------------------+------------------------------+
; Number of ALMs  (Average = 7.14) ; Number of LABs  (Total = 35) ;
+----------------------------------+------------------------------+
; 1                                ; 3                            ;
; 2                                ; 2                            ;
; 3                                ; 2                            ;
; 4                                ; 1                            ;
; 5                                ; 5                            ;
; 6                                ; 0                            ;
; 7                                ; 4                            ;
; 8                                ; 0                            ;
; 9                                ; 0                            ;
; 10                               ; 18                           ;
+----------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 35) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 1                            ;
; 2 Clocks                           ; 15                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.46) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 3                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.77) ; Number of LABs  (Total = 35) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 3                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 4                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
; 20                                              ; 1                            ;
; 21                                              ; 1                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.40) ; Number of LABs  (Total = 35) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 5                            ;
; 4                                            ; 0                            ;
; 5                                            ; 4                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 2                            ;
; 36                                           ; 0                            ;
; 37                                           ; 1                            ;
; 38                                           ; 0                            ;
; 39                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 93        ; 0            ; 0            ; 93        ; 93        ; 0            ; 91           ; 0            ; 0            ; 0            ; 0            ; 91           ; 0            ; 0            ; 0            ; 0            ; 91           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 93           ; 93           ; 93           ; 93           ; 93           ; 0         ; 93           ; 93           ; 0         ; 0         ; 93           ; 2            ; 93           ; 93           ; 93           ; 93           ; 2            ; 93           ; 93           ; 93           ; 93           ; 2            ; 93           ; 93           ; 93           ; 93           ; 93           ; 93           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ALU_result[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_result[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_result[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_result[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_result[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_result[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_result[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_result[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ALU_ENABLE         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg1[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg1[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg1[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg1[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg1[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg1[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg1[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg1[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Instruction[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC_OUT[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC_OUT[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC_OUT[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC_OUT[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC_OUT[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC_OUT[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC_OUT[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PC_OUT[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Data[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Data[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Data[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Data[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Data[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Data[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Data[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Data[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Read_Data[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg2[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg2[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg2[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg2[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg2[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg2[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg2[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Reg2[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand2[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand2[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand2[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand2[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand2[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand2[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand2[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand2[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand1[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand1[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand1[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand1[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand1[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand1[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand1[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Operand1[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Register[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Register[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Write_Register[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Passive Serial             ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[7..1]                                                       ; Unreserved                 ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK           ; CLOCK,I/O            ; 45.4              ;
; CLOCK           ; CLOCK                ; 18.0              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------+-------------------+
; Source Register                                                                                           ; Destination Register                          ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------+-------------------+
; PIPE:inst78|lpm_dff:inst1|dffs[4]                                                                         ; RegisterFile:inst9|register_8bit:inst14|inst3 ; 2.839             ;
; PIPE:inst71|lpm_dff:inst1|dffs[5]                                                                         ; RegisterFile:inst9|register_8bit:inst14|inst2 ; 2.813             ;
; PIPE:inst78|lpm_dff:inst1|dffs[5]                                                                         ; RegisterFile:inst9|register_8bit:inst14|inst2 ; 2.793             ;
; PIPE:inst71|lpm_dff:inst1|dffs[3]                                                                         ; RegisterFile:inst9|register_8bit:inst12|inst4 ; 2.745             ;
; PIPE:inst71|lpm_dff:inst1|dffs[2]                                                                         ; RegisterFile:inst9|register_8bit:inst12|inst5 ; 2.713             ;
; PIPE:inst71|lpm_dff:inst1|dffs[1]                                                                         ; RegisterFile:inst9|register_8bit:inst12|inst6 ; 2.704             ;
; PIPE:inst71|lpm_dff:inst1|dffs[7]                                                                         ; RegisterFile:inst9|register_8bit:inst14|inst  ; 2.566             ;
; PIPE:inst78|lpm_dff:inst1|dffs[0]                                                                         ; RegisterFile:inst9|register_8bit:inst14|inst7 ; 2.529             ;
; PIPE16:inst75|lpm_dff:inst1|dffs[13]                                                                      ; RegisterFile:inst9|register_8bit:inst14|inst2 ; 2.504             ;
; PIPE:inst78|lpm_dff:inst1|dffs[3]                                                                         ; RegisterFile:inst9|register_8bit:inst12|inst4 ; 2.471             ;
; PIPE:inst71|lpm_dff:inst1|dffs[4]                                                                         ; RegisterFile:inst9|register_8bit:inst14|inst3 ; 2.373             ;
; PIPE:inst71|lpm_dff:inst1|dffs[0]                                                                         ; RegisterFile:inst9|register_8bit:inst14|inst7 ; 2.367             ;
; PIPE16:inst75|lpm_dff:inst1|dffs[12]                                                                      ; RegisterFile:inst9|register_8bit:inst14|inst2 ; 2.367             ;
; PIPE16:inst75|lpm_dff:inst1|dffs[14]                                                                      ; RegisterFile:inst9|register_8bit:inst14|inst2 ; 2.366             ;
; PIPE:inst78|lpm_dff:inst1|dffs[1]                                                                         ; RegisterFile:inst9|register_8bit:inst12|inst6 ; 2.366             ;
; even_counter:inst36|lpm_counter:LPM_COUNTER_component|cntr_dai:auto_generated|counter_reg_bit[0]          ; RegisterFile:inst9|register_8bit:inst14|inst2 ; 2.365             ;
; PIPE:inst71|lpm_dff:inst1|dffs[6]                                                                         ; RegisterFile:inst9|register_8bit:inst12|inst1 ; 2.359             ;
; PIPE:inst78|lpm_dff:inst1|dffs[7]                                                                         ; RegisterFile:inst9|register_8bit:inst14|inst  ; 2.331             ;
; PIPE:inst78|lpm_dff:inst1|dffs[2]                                                                         ; RegisterFile:inst9|register_8bit:inst12|inst5 ; 2.308             ;
; PIPE:inst78|lpm_dff:inst1|dffs[6]                                                                         ; RegisterFile:inst9|register_8bit:inst12|inst1 ; 1.949             ;
; PIPE16:inst75|lpm_dff:inst1|dffs[15]                                                                      ; RegisterFile:inst9|register_8bit:inst14|inst2 ; 1.887             ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[5] ; RegisterFile:inst9|register_8bit:inst14|inst2 ; 1.115             ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[4] ; RegisterFile:inst9|register_8bit:inst14|inst3 ; 1.098             ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[3] ; RegisterFile:inst9|register_8bit:inst12|inst4 ; 0.980             ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[1] ; RegisterFile:inst9|register_8bit:inst12|inst6 ; 0.970             ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[2] ; RegisterFile:inst9|register_8bit:inst12|inst5 ; 0.863             ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[6] ; RegisterFile:inst9|register_8bit:inst12|inst1 ; 0.687             ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[7] ; RegisterFile:inst9|register_8bit:inst14|inst  ; 0.649             ;
; DataMemory:inst41|lpm_ram_dq:inst2|altram:sram|altsyncram:ram_block|altsyncram_qvf1:auto_generated|q_a[0] ; RegisterFile:inst9|register_8bit:inst14|inst7 ; 0.508             ;
+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------+-------------------+
Note: This table only shows the top 29 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119004): Automatically selected device EP2AGX45CU17I3 for design Practical5
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '100'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '-40'.
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a15" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a14" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a13" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a12" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a11" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a10" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a9" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a8" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "InstructionMemory:inst24|lpm_ram_io:inst4|altram:sram|altsyncram:ram_block|altsyncram_u0g1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2AGX65CU17I3 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location W12
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 93 pins of 93 total pins
    Info (169086): Pin ALU_result[7] not assigned to an exact location on the device
    Info (169086): Pin ALU_result[6] not assigned to an exact location on the device
    Info (169086): Pin ALU_result[5] not assigned to an exact location on the device
    Info (169086): Pin ALU_result[4] not assigned to an exact location on the device
    Info (169086): Pin ALU_result[3] not assigned to an exact location on the device
    Info (169086): Pin ALU_result[2] not assigned to an exact location on the device
    Info (169086): Pin ALU_result[1] not assigned to an exact location on the device
    Info (169086): Pin ALU_result[0] not assigned to an exact location on the device
    Info (169086): Pin ALU_ENABLE not assigned to an exact location on the device
    Info (169086): Pin Reg1[7] not assigned to an exact location on the device
    Info (169086): Pin Reg1[6] not assigned to an exact location on the device
    Info (169086): Pin Reg1[5] not assigned to an exact location on the device
    Info (169086): Pin Reg1[4] not assigned to an exact location on the device
    Info (169086): Pin Reg1[3] not assigned to an exact location on the device
    Info (169086): Pin Reg1[2] not assigned to an exact location on the device
    Info (169086): Pin Reg1[1] not assigned to an exact location on the device
    Info (169086): Pin Reg1[0] not assigned to an exact location on the device
    Info (169086): Pin Instruction[15] not assigned to an exact location on the device
    Info (169086): Pin Instruction[14] not assigned to an exact location on the device
    Info (169086): Pin Instruction[13] not assigned to an exact location on the device
    Info (169086): Pin Instruction[12] not assigned to an exact location on the device
    Info (169086): Pin Instruction[11] not assigned to an exact location on the device
    Info (169086): Pin Instruction[10] not assigned to an exact location on the device
    Info (169086): Pin Instruction[9] not assigned to an exact location on the device
    Info (169086): Pin Instruction[8] not assigned to an exact location on the device
    Info (169086): Pin Instruction[7] not assigned to an exact location on the device
    Info (169086): Pin Instruction[6] not assigned to an exact location on the device
    Info (169086): Pin Instruction[5] not assigned to an exact location on the device
    Info (169086): Pin Instruction[4] not assigned to an exact location on the device
    Info (169086): Pin Instruction[3] not assigned to an exact location on the device
    Info (169086): Pin Instruction[2] not assigned to an exact location on the device
    Info (169086): Pin Instruction[1] not assigned to an exact location on the device
    Info (169086): Pin Instruction[0] not assigned to an exact location on the device
    Info (169086): Pin PC_OUT[7] not assigned to an exact location on the device
    Info (169086): Pin PC_OUT[6] not assigned to an exact location on the device
    Info (169086): Pin PC_OUT[5] not assigned to an exact location on the device
    Info (169086): Pin PC_OUT[4] not assigned to an exact location on the device
    Info (169086): Pin PC_OUT[3] not assigned to an exact location on the device
    Info (169086): Pin PC_OUT[2] not assigned to an exact location on the device
    Info (169086): Pin PC_OUT[1] not assigned to an exact location on the device
    Info (169086): Pin PC_OUT[0] not assigned to an exact location on the device
    Info (169086): Pin Write_Data[7] not assigned to an exact location on the device
    Info (169086): Pin Write_Data[6] not assigned to an exact location on the device
    Info (169086): Pin Write_Data[5] not assigned to an exact location on the device
    Info (169086): Pin Write_Data[4] not assigned to an exact location on the device
    Info (169086): Pin Write_Data[3] not assigned to an exact location on the device
    Info (169086): Pin Write_Data[2] not assigned to an exact location on the device
    Info (169086): Pin Write_Data[1] not assigned to an exact location on the device
    Info (169086): Pin Write_Data[0] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[15] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[14] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[13] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[12] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[11] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[10] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[9] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[8] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[7] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[6] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[5] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[4] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[3] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[2] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[1] not assigned to an exact location on the device
    Info (169086): Pin Read_Data[0] not assigned to an exact location on the device
    Info (169086): Pin Reg2[7] not assigned to an exact location on the device
    Info (169086): Pin Reg2[6] not assigned to an exact location on the device
    Info (169086): Pin Reg2[5] not assigned to an exact location on the device
    Info (169086): Pin Reg2[4] not assigned to an exact location on the device
    Info (169086): Pin Reg2[3] not assigned to an exact location on the device
    Info (169086): Pin Reg2[2] not assigned to an exact location on the device
    Info (169086): Pin Reg2[1] not assigned to an exact location on the device
    Info (169086): Pin Reg2[0] not assigned to an exact location on the device
    Info (169086): Pin Operand2[7] not assigned to an exact location on the device
    Info (169086): Pin Operand2[6] not assigned to an exact location on the device
    Info (169086): Pin Operand2[5] not assigned to an exact location on the device
    Info (169086): Pin Operand2[4] not assigned to an exact location on the device
    Info (169086): Pin Operand2[3] not assigned to an exact location on the device
    Info (169086): Pin Operand2[2] not assigned to an exact location on the device
    Info (169086): Pin Operand2[1] not assigned to an exact location on the device
    Info (169086): Pin Operand2[0] not assigned to an exact location on the device
    Info (169086): Pin Operand1[7] not assigned to an exact location on the device
    Info (169086): Pin Operand1[6] not assigned to an exact location on the device
    Info (169086): Pin Operand1[5] not assigned to an exact location on the device
    Info (169086): Pin Operand1[4] not assigned to an exact location on the device
    Info (169086): Pin Operand1[3] not assigned to an exact location on the device
    Info (169086): Pin Operand1[2] not assigned to an exact location on the device
    Info (169086): Pin Operand1[1] not assigned to an exact location on the device
    Info (169086): Pin Operand1[0] not assigned to an exact location on the device
    Info (169086): Pin Write_Register[2] not assigned to an exact location on the device
    Info (169086): Pin Write_Register[1] not assigned to an exact location on the device
    Info (169086): Pin Write_Register[0] not assigned to an exact location on the device
    Info (169086): Pin CLOCK not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Practical5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK~input (placed in PIN T10 (CLK6, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[15]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[14]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[13]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[12]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[8]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[7]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[6]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[5]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[4]
        Info (176357): Destination node PIPE16:inst75|lpm_dff:inst1|dffs[3]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node DataMemory:inst41|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node RegisterFile:inst9|register_8bit:inst12|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node RegisterFile:inst9|register_8bit:inst13|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node RegisterFile:inst9|register_8bit:inst14|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node RegisterFile:inst9|register_8bit:inst15|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node RegisterFile:inst9|register_8bit:inst16|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176353): Automatically promoted node RegisterFile:inst9|register_8bit:inst17|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node RegisterFile:inst9|register_8bit:inst18|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node RegisterFile:inst9|register_8bit:inst|inst9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type DSP block multiplier
    Extra Info (176220): Created 8 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 92 (unused VREF, 2.5V VCCIO, 1 input, 91 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 6A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X36_Y11 to location X47_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/Sharif/Term4/ComputerArchitecture/Tamrin7/practical/output_files/Practical5.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6235 megabytes
    Info: Processing ended: Fri Apr 26 18:20:23 2024
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Sharif/Term4/ComputerArchitecture/Tamrin7/practical/output_files/Practical5.fit.smsg.


