ana Vdd Gnd A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 B0 B1 B2 B3 B4 B5 B6 B7 s_0 s_1 s_2 reset_0 reset_1 reset_2 phi1_0 phi1_1 phi1_2 phi2_0 phi2_1 phi2_2 q0 q1 q2 q3 q4 q5 q6 q7 q8 q9 q10 q11 q12 q13 q14 q15  
w Vdd Gnd A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 B0 B1 B2 B3 B4 B5 B6 B7 s_0 s_1 s_2 reset_0 reset_1 reset_2 phi1_0 phi1_1 phi1_2 phi2_0 phi2_1 phi2_2 q0 q1 q2 q3 q4 q5 q6 q7 q8 q9 q10 q11 q12 q13 q14 q15 
clock phi1_0	1 0 0 0
clock phi2_0	0 0 1 0
clock phi1_1	1 0 0 0
clock phi2_1	0 0 1 0
clock phi1_2	1 0 0 0
clock phi2_2	0 0 1 0
h Vdd
l Gnd
l reset_0
l reset_1
l reset_2

h s_0
h s_1
h s_2
c
h B0 
h B1 
h B2 
h B3 
h B4 
h B5 
h B6 
h B7
h A0 
h A1 
h A2 
h A3 
h A4 
h A5 
h A6 
h A7
l A8 
l A9 
l A10 
l A11
l A12
l A13
l A14
l A15
c
