---
title: Introdu√ß√£o aos Dispositivos L√≥gicos Program√°veis
icon: fontawesome/solid/microchip
author:
 - Jos√© W. R. Pereira
tags:
 - Sistemas Eletr√¥nicos
 - FPGA
 - DE1-SoC
---

---

| Figura 1: Tecnologias digitais                |
|:---------------------------------------------:|
| ![digitalCircuit](img/t01-digitalCircuit.png) |
| Fonte: autor                                  |


| Grau de Integra√ß√£o | Caracter√≠stica |
|:------------------:|:--------------:|
| SSI (*Small Scale Integration*)        | Dezenas de dispositivos |
| MSI (*Medium Scale Integration*)       | Centenas de dispositivos |
| LSI (*Large Scale Integration*)        | Dezenas de milhares de dispositivos |
| VLSI (*Very Large Scale Integration*)  | Milh√µes de dispositivos |
| ULSI (*Ultra Large Scale Integration*) | Utiliza Nanotecnologia |



Dispositivos L√≥gicos Program√°veis (PLDs)
‚û¢Com a necessidade de criar um CI flex√≠vel, que pode implementar muitas
fun√ß√µes l√≥gicas sem necessitar mudar o hardware (chip), foram desenvolvidos
os dispositivos l√≥gicos program√°veis (PLDs).
‚û¢Os PLDs (programmable logic devices) come√ßaram a ser introduzidos na
d√©cada de 1970, com o intuito de produzir circuitos de l√≥gica combinacional
que pudessem ser programados.
‚û¢O PLD √© um chip no qual o hardware pode ser configurado para atender √†
diversas especifica√ß√µes.

Um PLD √© um CI que cont√©m grande n√∫mero de portas l√≥gicas e unidades de
mem√≥ria interconectadas dentro do chip.
‚û¢A maioria dessas conex√µes √© feita atrav√©s de elos, tipo fus√≠veis, que podem
ser queimados ou mantidos intactos. O CI √© considerado program√°vel pelo
fato de podermos especificar a fun√ß√£o ou as fun√ß√µes l√≥gicas que ele dever√°
implementar, atrav√©s da queima seletiva dos elos fus√≠veis, interrompendo,
com isso, algumas conex√µes e deixando outras intactas.
12
‚û¢O processo de "queima"
pode ser feito pelo
fabricante, de acordo com
as especifica√ß√µes do
cliente, ou pelo pr√≥prio
usu√°rio, por meio de
equipamentos
programadores.

‚Ä¢Os primeiros PLDs foram desenvolvidos para construir apenas circuitos
combinacionais, chamados de PAL (programmable array logic) e PLA (programmable
logic array).
‚Ä¢Logo surgiu a necessidade de construir circuitos sequenciais e ent√£o foi criada a
estrutura GAL (generic array logic), que continha flip-flop, portas logicas e
multiplexadores.
‚û¢Essas estruturas at√© aqui foram denominadas de SPLD (simple PLDs), que
utilizam tecnologia CMOS e disponibilizam elementos de mem√≥ria do tipo
EPROM, EEPROM e FLASH.
‚û¢Com a evolu√ß√£o foram criados os CPLDs (complex PLDs) e os FPGAs (field
programmable gate array).


Os PLDs s√£o projetados de forma
que a queima de um fus√≠vel de
entrada das portas fa√ßa com que esta
entrada assuma o n√≠vel l√≥gico 0, ou
seja, passam a n√£o ser considerados
na porta l√≥gica a qual o fus√≠vel √©
entrada.
‚û¢Por exemplo, se queimarmos os
fus√≠veis 1 e 4, na entrada da porta
OR-1, a sa√≠da O1 ficar√° como abaixo:

O_1 = 0 + AB' + A'B + 0 = AB' + A'B

‚û¢Podem-se programar cada uma das
outras portas remanescentes de
maneira similar √† descrita acima.
Uma vez que todas as sa√≠das tenham
sido programadas, o dispositivo vai
gerar, permanentemente, em suas
sa√≠das, cada uma das fun√ß√µes
selecionadas.




 Simbologia dos PLDs
‚û¢Foi adotada uma simbologia simplificada para representar os circuitos internos
dos PLDs;
‚û¢Exemplo: simbologia utilizada para uma porta AND de 4 entradas.
‚Ä¢Observe que, nas sa√≠das dos buffers, est√£o representadas uma sa√≠da inversora e uma
n√£o inversora;
‚Ä¢Uma √∫nica linha aparece como entrada da porta AND, representando as 4 entradas
existentes;
‚Ä¢As conex√µes das vari√°veis de entrada √† porta AND s√£o indicadas ora por um ponto,
ora por um X.
‚ùñO X representa um fus√≠vel intacto, e o ponto representa uma liga√ß√£o, ou seja, ambas
representa√ß√µes indicam que existe uma liga√ß√£o f√≠sica ou uma conex√£o.
‚ùñA aus√™ncia do X ou do ponto indica aus√™ncia de conex√£o.
17


![SimbologiaPLD](img/t01-simbologia_pld.png.png)

Na figura, as entradas A e B est√£o ligadas √†
porta AND de maneira a gerar o produto ùê¥ ùêµ'
A queima do fus√≠vel A iria produzir uma sa√≠da
igual a ùêµ'



Arquitetura dos PLD
‚û¢Dentre os SPLD (simple PLDs), t√™m-se:
‚Ä¢PLA (arranjo l√≥gico program√°vel - programmable logic array);
‚ùñConsiste em um arranjo de portas AND program√°vel e um arranjo de portas OR
tamb√©m program√°vel.
‚Ä¢PAL (l√≥gica de arranjo program√°vel - programmable array logic);
‚ùñConsiste em um arranjo de portas AND program√°vel e um arranjo de portas OR
fixo.
‚Ä¢GAL (l√≥gica de arranjo gen√©rico - generic array logic).
‚ùñAssim como a PAL, tem um arranjo AND program√°vel e um arranjo OR fixo.
‚ùñAdicionalmente, a GAL apresenta uma macroc√©lula de sa√≠da (OMLC) program√°vel,
com capacidade de armazenamento de dados de sa√≠da.
‚û¢ Uma vez programado, o PLD program√°vel atrav√©s da queima de fus√≠veis n√£o pode ser
recomposto.
‚û¢ Essa desvantagem foi eliminada pela maioria dos fabricantes de PLD ao desenvolverem
dispositivos que podem ser apagados e reprogramados quantas vezes forem
necess√°rias.
‚û¢ Esses dispositivos s√£o tamb√©m chamados de dispositivos l√≥gicos program√°veis
apag√°veis (EPLD - Erasable programmable logic device), sendo eles programados e
apagados de maneira semelhante √†s EEPROM

---


 Dispositivos L√≥gicos Program√°veis Complexos (CPLDs)
‚û¢Os Dispositivos L√≥gicos Program√°veis Complexos (CPLDs) foram
introduzidos no mercado internacional pela empresa Altera Corp. em 1983,
inicialmente como Dispositivos L√≥gicos Program√°veis Apag√°veis (EPLDs) e,
posteriormente, como CPLDs.
‚û¢Nessa arquitetura foram utilizados esquemas de roteamento sofisticado,
tecnologia de sil√≠cio mais avan√ßada, entre outras caracter√≠sticas.
‚û¢Originalmente, os CPLDs podiam ser obtidos com a constru√ß√£o e associa√ß√£o
de in√∫meros SPLDs no mesmo chip.



Arquitetura de um CPLD
‚û¢A arquitetura de um CPLD √© baseada em certo n√∫mero de blocos l√≥gicos,
cada um deles contendo uma macroc√©lula e um arranjo PLA ou PAL, alguns
blocos de E/S e todos estes blocos interligados por uma rede de interconex√£o
global program√°vel.
‚û¢Normalmente, incorporam blocos combinacionais e elementos de mem√≥ria do
tipo flip-flop ou registros.
‚û¢Os elementos program√°veis s√£o c√©lulas do tipo EEPROM.
22
Estrutura padr√£o de um CPLD.
Esta arquitetura de dispositivo
permite tornar mais
aproveit√°vel a √°rea de
integra√ß√£o (√°rea em sil√≠cio)
permitindo um desempenho
melhor e redu√ß√£o de custo.
Um √∫nico CPLD pode substituir
centenas de componentes
74XX (portas l√≥gicas).

![](img/t01-estrutura_padrao_cpld.png)

As interconex√µes program√°veis formam um esp√©cie de barramento que roteia
(interliga) sinais das entradas ou sa√≠das para as entradas de um bloco l√≥gico,
ou das sa√≠das de um bloco l√≥gico para as entradas do mesmo ou outro bloco.
‚û¢Cada bloco l√≥gico √© equivalente √† um SPLD, contendo suas macro c√©lulas
com suas interconex√µes.
‚û¢Diferente das interconex√µes configur√°veis da SPLD, as interconex√µes entre
os blocos l√≥gicos da CPLD podem n√£o ser totalmente conect√°veis, ou seja,
algumas conex√µes entre um bloco e outro, teoricamente pode ser poss√≠vel,
mas na pr√°tica n√£o podem ser executadas.
‚û¢Com isso, torna-se dif√≠cil utilizar 100% das macroc√©lulas.



 Encapsulamentos
‚û¢Um Quad Flat Package (QFP ou
encapsulamento quadrado) √© um
encapsulamento de circuito integrado
com terminais que se estendem de
cada um dos quatro lados.
‚Ä¢Acondicionamentos especiais incluem LQFP
(Low profile QFP) e TQFP (Thin QFP).
‚û¢Um plastic leaded chip carrier (PLCC) √©
um encapsulamento pl√°stico de quatro
lados, com um terminal em "J" e
espa√ßamentos de pino de 0,05" (1,27
mm).

![](img/t01-cpld_encapsulamento.png)

 [Alguns fabricantes de CPLD](https://br.mouser.com/c/semiconductors/programmable-logic-ics/cpld-complex-programmable-logic-devices/?q=CPLD)
A Intel comprou a Altera em 2015.

---


 Matriz de Portas Program√°veis (FPGAs)
‚û¢Ainda na d√©cada de 1980, lan√ßadas pelas empresa Xilinx, surgiram as FPGAs
(Field Programmable Gate Arrays).
‚û¢As FPGAs diferem dos CPLDs em arquitetura, tecnologia, caracter√≠sticas
embutidas, tamanho, desempenho e custo.
‚û¢Elas s√£o, de forma geral, uma matriz de blocos, ao inv√©s de uma pilha como
nos CPLDs, que possuem um n√∫mero de blocos maior, com blocos menores
por√©m mais sofisticados.


FPGAs s√£o circuitos
program√°veis que n√£o
possuem planos AND e OR,
mas possuem um grande
n√∫mero (da ordem de
milhares) de unidades
id√™nticas (blocos l√≥gicos)
configur√°veis.
‚û¢As unidades l√≥gicas podem
ser vistas como
componentes padr√µes que
podem ser configurados
independentemente e
interconectados a partir de
uma matriz de trilhas
condutoras e chaves
program√°veis

![](img/t01-fpga_logicBlock.png)


Arquitetura de uma FPGA
‚û¢ Arquitetura baseada em blocos l√≥gicos configur√°veis, chamados de CLB (Configuration
Logical Blocks).
‚û¢ Os CLBs s√£o formados por portas l√≥gicas e flip-flops que implementam fun√ß√µes l√≥gicas.
‚û¢ Blocos de entrada e sa√≠da (IOB ‚Äì In/Out Blocks), os quais s√£o respons√°veis pela
interface das sa√≠das provenientes das combina√ß√µes de CLBs.



Blocos L√≥gicos reconfigur√°veis
‚û¢Os bits de configura√ß√£o s√£o selecionados de acordo com a fun√ß√£o l√≥gica
desejada (combinacional ou sequencial).
‚û¢A configura√ß√£o √© uma tabela verdade (LUT - look up table) da funcionalidade.


As LUTs podem ser programadas para qualquer tipo de porta necess√°ria ao
projeto
‚û¢H√° um n√∫mero finito de LUTs em uma FPGA.




Granularidade
‚û¢√â uma caracter√≠stica dos FPGAs relacionada com o gr√£o.
‚û¢O gr√£o √© a menor unidade configur√°vel que comp√µe um FPGA.
‚û¢A fim de classificar os FPGAs quanto ao bloco l√≥gico, foram criadas algumas
categorias:
‚Ä¢(a) Gr√£o Grande: Os FPGAs dessa categoria podem possuir como gr√£o unidades
l√≥gicas aritm√©ticas, pequenos microprocessadores e mem√≥rias.
‚Ä¢(b) Gr√£o M√©dio: Os FPGAs de gr√£o m√©dio frequentemente cont√™m dois ou mais LUTs
e dois ou mais flip-flops. A maioria das arquiteturas de FPGAs implementam a l√≥gica
em LUTs de quatro entradas.
‚Ä¢(c) Gr√£o Pequeno: Os FPGAs de gr√£o pequeno cont√™m um grande n√∫mero de blocos
l√≥gicos simples. Os blocos l√≥gicos normalmente cont√™m uma fun√ß√£o l√≥gica de duas
entradas ou multiplexadores 4x1 e um flip-flop.


 Aten√ß√£o!
‚û¢A configura√ß√£o da LUT e da
interconex√£o √© vol√°til, isto √©, se perde
quando a alimenta√ß√£o √© removida.
‚Ä¢S√£o vol√°teis pois as c√©lulas de
armazenamento s√£o implementadas com
mem√≥rias SRAMs (mem√≥rias RAM
est√°ticas).
39
‚û¢Existe uma mem√≥ria n√£o-vol√°til associada √† FPGA de onde a sua configura√ß√£o
√© carregada quando o sistema √© ligado.
‚Ä¢S√£o necess√°rias PROMS ao lado de FPGAs (conte√∫do atualizado ao serem
alimentadas).
‚Ä¢Geralmente utiliza-se uma pequena mem√≥ria FLASH ou EEPROM, cuja fun√ß√£o √©
carregar automaticamente as c√©lulas de armazenamento, toda vez que o FPGA for
energizado.
‚û¢J√° que a programa√ß√£o √© feita pelo usu√°rio depois da fabrica√ß√£o, ela √© chamada
de program√°vel no campo ‚Äì field programmable.
‚û¢FPGA = Field Programmable Gate Arrays.


T√©cnicas de Configura√ß√£o da Interconex√£o
‚û¢As chaves program√°veis de roteamento apresentam algumas propriedades,
tais como tamanho, resist√™ncia, capacit√¢ncia e tecnologia de fabrica√ß√£o, que
afetam principalmente a velocidade e o tempo de propaga√ß√£o dos sinais e
definem caracter√≠sticas como volatilidade e capacidade de reprograma√ß√£o.
‚û¢Na escolha de um dispositivo reconfigur√°vel, esses fatores devem ser
avaliados.
‚û¢Basicamente existem tr√™s tipos de tecnologia de programa√ß√£o das chaves de
roteamento:
‚Ä¢(a) SRAM;
‚Ä¢(b) Antifuse;
‚Ä¢(c) Gate Flutuante


P√°g. 41

---
# Refer√™ncias

1. [Integrated Circuits - Learn Sparkfun ](https://learn.sparkfun.com/tutorials/integrated-circuits/all)
