TimeQuest Timing Analyzer report for AUEB_PROCESSOR
Mon Apr 11 14:52:15 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Recovery: 'clock'
 12. Slow Model Removal: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Recovery: 'clock'
 24. Fast Model Removal: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Recovery Transfers
 36. Removal Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; AUEB_PROCESSOR                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.968 ; -35.142       ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.842 ; -8.965        ;
+-------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.968 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.511      ; 4.454      ;
; -2.927 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.352      ; 4.474      ;
; -2.926 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.514      ; 4.475      ;
; -2.894 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.340      ; 4.489      ;
; -2.728 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.510      ; 4.455      ;
; -2.708 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.305      ; 4.490      ;
; -2.675 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.349      ; 4.438      ;
; -2.671 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.349      ; 4.476      ;
; -2.615 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.348      ; 4.438      ;
; -2.475 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.514      ; 4.474      ;
; -2.468 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.511      ; 4.454      ;
; -2.427 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.352      ; 4.474      ;
; -2.426 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.514      ; 4.475      ;
; -2.394 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.340      ; 4.489      ;
; -2.295 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.513      ; 4.473      ;
; -2.228 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.510      ; 4.455      ;
; -2.208 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.305      ; 4.490      ;
; -2.175 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.349      ; 4.438      ;
; -2.171 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.349      ; 4.476      ;
; -2.115 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.348      ; 4.438      ;
; -1.975 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.514      ; 4.474      ;
; -1.795 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.513      ; 4.473      ;
; -1.217 ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.000      ; 0.949      ;
; -1.030 ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.000      ; 0.944      ;
; -1.021 ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.000      ; 0.947      ;
; -0.998 ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.000      ; 0.950      ;
; -0.994 ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.000      ; 0.950      ;
; 0.878  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 4.288      ; 2.642      ;
; 1.249  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 4.304      ; 2.481      ;
; 1.256  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 4.325      ; 2.483      ;
; 1.275  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 4.305      ; 2.482      ;
; 1.287  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 4.323      ; 2.492      ;
; 1.378  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 4.288      ; 2.642      ;
; 1.749  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 4.304      ; 2.481      ;
; 1.756  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 4.325      ; 2.483      ;
; 1.775  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 4.305      ; 2.482      ;
; 1.787  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 4.323      ; 2.492      ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.842 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 4.325      ; 2.483      ;
; -1.831 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 4.323      ; 2.492      ;
; -1.823 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 4.304      ; 2.481      ;
; -1.823 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 4.305      ; 2.482      ;
; -1.646 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 4.288      ; 2.642      ;
; -1.342 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 4.325      ; 2.483      ;
; -1.331 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 4.323      ; 2.492      ;
; -1.323 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 4.304      ; 2.481      ;
; -1.323 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 4.305      ; 2.482      ;
; -1.146 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 4.288      ; 2.642      ;
; 0.944  ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.944      ;
; 0.947  ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.947      ;
; 0.949  ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.949      ;
; 0.950  ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.950      ;
; 0.950  ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.950      ;
; 1.943  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.511      ; 4.454      ;
; 1.945  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.510      ; 4.455      ;
; 1.960  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.513      ; 4.473      ;
; 1.960  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.514      ; 4.474      ;
; 1.961  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.514      ; 4.475      ;
; 2.089  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.349      ; 4.438      ;
; 2.090  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.348      ; 4.438      ;
; 2.122  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.352      ; 4.474      ;
; 2.127  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.349      ; 4.476      ;
; 2.149  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.340      ; 4.489      ;
; 2.185  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.305      ; 4.490      ;
; 2.443  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.511      ; 4.454      ;
; 2.445  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.510      ; 4.455      ;
; 2.460  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.513      ; 4.473      ;
; 2.460  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.514      ; 4.474      ;
; 2.461  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.514      ; 4.475      ;
; 2.589  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.349      ; 4.438      ;
; 2.590  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.348      ; 4.438      ;
; 2.622  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.352      ; 4.474      ;
; 2.627  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.349      ; 4.476      ;
; 2.649  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.340      ; 4.489      ;
; 2.685  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.305      ; 4.490      ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF11|SR2|out1~1|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF11|SR2|out1~1|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF11|SR2|out1~1|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF11|SR2|out1~1|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF11|SR2|out1~1|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF11|SR2|out1~1|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF11|SR2|out1~1|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF11|SR2|out1~1|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:14:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:14:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:15:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:15:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF11|SR2|out1~1|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF11|SR2|out1~1|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:3:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:3:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF11|SR2|out1~1|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF11|SR2|out1~1|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF13|SR2|out1~1|datad                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clock      ; 9.440 ; 9.440 ; Rise       ; clock           ;
;  out1[0]  ; clock      ; 6.841 ; 6.841 ; Rise       ; clock           ;
;  out1[1]  ; clock      ; 6.542 ; 6.542 ; Rise       ; clock           ;
;  out1[2]  ; clock      ; 7.134 ; 7.134 ; Rise       ; clock           ;
;  out1[3]  ; clock      ; 8.947 ; 8.947 ; Rise       ; clock           ;
;  out1[4]  ; clock      ; 6.556 ; 6.556 ; Rise       ; clock           ;
;  out1[5]  ; clock      ; 6.698 ; 6.698 ; Rise       ; clock           ;
;  out1[6]  ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  out1[7]  ; clock      ; 8.854 ; 8.854 ; Rise       ; clock           ;
;  out1[8]  ; clock      ; 6.594 ; 6.594 ; Rise       ; clock           ;
;  out1[9]  ; clock      ; 9.440 ; 9.440 ; Rise       ; clock           ;
;  out1[10] ; clock      ; 7.119 ; 7.119 ; Rise       ; clock           ;
;  out1[11] ; clock      ; 6.243 ; 6.243 ; Rise       ; clock           ;
;  out1[12] ; clock      ; 6.353 ; 6.353 ; Rise       ; clock           ;
;  out1[13] ; clock      ; 6.366 ; 6.366 ; Rise       ; clock           ;
;  out1[14] ; clock      ; 9.208 ; 9.208 ; Rise       ; clock           ;
;  out1[15] ; clock      ; 8.601 ; 8.601 ; Rise       ; clock           ;
; out1[*]   ; clock      ; 7.732 ; 7.732 ; Fall       ; clock           ;
;  out1[0]  ; clock      ; 7.653 ; 7.653 ; Fall       ; clock           ;
;  out1[1]  ; clock      ; 7.279 ; 7.279 ; Fall       ; clock           ;
;  out1[2]  ; clock      ; 7.487 ; 7.487 ; Fall       ; clock           ;
;  out1[3]  ; clock      ; 6.630 ; 6.630 ; Fall       ; clock           ;
;  out1[4]  ; clock      ; 7.469 ; 7.469 ; Fall       ; clock           ;
;  out1[5]  ; clock      ; 6.857 ; 6.857 ; Fall       ; clock           ;
;  out1[6]  ; clock      ; 6.704 ; 6.704 ; Fall       ; clock           ;
;  out1[7]  ; clock      ; 6.347 ; 6.347 ; Fall       ; clock           ;
;  out1[8]  ; clock      ; 7.397 ; 7.397 ; Fall       ; clock           ;
;  out1[9]  ; clock      ; 6.667 ; 6.667 ; Fall       ; clock           ;
;  out1[10] ; clock      ; 7.732 ; 7.732 ; Fall       ; clock           ;
;  out1[11] ; clock      ; 7.048 ; 7.048 ; Fall       ; clock           ;
;  out1[12] ; clock      ; 7.176 ; 7.176 ; Fall       ; clock           ;
;  out1[13] ; clock      ; 7.253 ; 7.253 ; Fall       ; clock           ;
;  out1[14] ; clock      ; 7.107 ; 7.107 ; Fall       ; clock           ;
;  out1[15] ; clock      ; 6.095 ; 6.095 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clock      ; 5.880 ; 5.880 ; Rise       ; clock           ;
;  out1[0]  ; clock      ; 6.307 ; 6.307 ; Rise       ; clock           ;
;  out1[1]  ; clock      ; 6.321 ; 6.321 ; Rise       ; clock           ;
;  out1[2]  ; clock      ; 6.679 ; 6.679 ; Rise       ; clock           ;
;  out1[3]  ; clock      ; 6.166 ; 6.166 ; Rise       ; clock           ;
;  out1[4]  ; clock      ; 6.183 ; 6.183 ; Rise       ; clock           ;
;  out1[5]  ; clock      ; 5.963 ; 5.963 ; Rise       ; clock           ;
;  out1[6]  ; clock      ; 5.880 ; 5.880 ; Rise       ; clock           ;
;  out1[7]  ; clock      ; 6.084 ; 6.084 ; Rise       ; clock           ;
;  out1[8]  ; clock      ; 6.301 ; 6.301 ; Rise       ; clock           ;
;  out1[9]  ; clock      ; 6.100 ; 6.100 ; Rise       ; clock           ;
;  out1[10] ; clock      ; 6.925 ; 6.925 ; Rise       ; clock           ;
;  out1[11] ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  out1[12] ; clock      ; 5.983 ; 5.983 ; Rise       ; clock           ;
;  out1[13] ; clock      ; 6.307 ; 6.307 ; Rise       ; clock           ;
;  out1[14] ; clock      ; 6.422 ; 6.422 ; Rise       ; clock           ;
;  out1[15] ; clock      ; 6.006 ; 6.006 ; Rise       ; clock           ;
; out1[*]   ; clock      ; 5.880 ; 5.880 ; Fall       ; clock           ;
;  out1[0]  ; clock      ; 6.307 ; 6.307 ; Fall       ; clock           ;
;  out1[1]  ; clock      ; 6.321 ; 6.321 ; Fall       ; clock           ;
;  out1[2]  ; clock      ; 6.679 ; 6.679 ; Fall       ; clock           ;
;  out1[3]  ; clock      ; 6.166 ; 6.166 ; Fall       ; clock           ;
;  out1[4]  ; clock      ; 6.183 ; 6.183 ; Fall       ; clock           ;
;  out1[5]  ; clock      ; 5.963 ; 5.963 ; Fall       ; clock           ;
;  out1[6]  ; clock      ; 5.880 ; 5.880 ; Fall       ; clock           ;
;  out1[7]  ; clock      ; 6.084 ; 6.084 ; Fall       ; clock           ;
;  out1[8]  ; clock      ; 6.301 ; 6.301 ; Fall       ; clock           ;
;  out1[9]  ; clock      ; 6.100 ; 6.100 ; Fall       ; clock           ;
;  out1[10] ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  out1[11] ; clock      ; 6.023 ; 6.023 ; Fall       ; clock           ;
;  out1[12] ; clock      ; 5.983 ; 5.983 ; Fall       ; clock           ;
;  out1[13] ; clock      ; 6.307 ; 6.307 ; Fall       ; clock           ;
;  out1[14] ; clock      ; 6.422 ; 6.422 ; Fall       ; clock           ;
;  out1[15] ; clock      ; 6.006 ; 6.006 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; out1[0]     ; 7.011 ; 6.529 ; 6.529 ; 7.011 ;
; enable     ; out1[1]     ; 6.579 ; 6.764 ; 6.764 ; 6.579 ;
; enable     ; out1[2]     ; 6.856 ; 7.356 ; 7.356 ; 6.856 ;
; enable     ; out1[3]     ; 6.266 ; 6.852 ; 6.852 ; 6.266 ;
; enable     ; out1[4]     ; 6.812 ; 6.405 ; 6.405 ; 6.812 ;
; enable     ; out1[5]     ; 6.145 ; 6.920 ; 6.920 ; 6.145 ;
; enable     ; out1[6]     ; 6.132 ; 6.137 ; 6.137 ; 6.132 ;
; enable     ; out1[7]     ; 6.261 ; 6.569 ; 6.569 ; 6.261 ;
; enable     ; out1[8]     ; 6.810 ; 6.523 ; 6.523 ; 6.810 ;
; enable     ; out1[9]     ; 6.762 ; 6.322 ; 6.322 ; 6.762 ;
; enable     ; out1[10]    ; 7.099 ; 7.341 ; 7.341 ; 7.099 ;
; enable     ; out1[11]    ; 6.418 ; 6.245 ; 6.245 ; 6.418 ;
; enable     ; out1[12]    ; 6.611 ; 6.205 ; 6.205 ; 6.611 ;
; enable     ; out1[13]    ; 6.553 ; 6.588 ; 6.588 ; 6.553 ;
; enable     ; out1[14]    ; 6.601 ; 7.329 ; 7.329 ; 6.601 ;
; enable     ; out1[15]    ; 6.260 ; 6.317 ; 6.317 ; 6.260 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; out1[0]     ; 7.011 ; 6.529 ; 6.529 ; 7.011 ;
; enable     ; out1[1]     ; 6.579 ; 6.764 ; 6.764 ; 6.579 ;
; enable     ; out1[2]     ; 6.856 ; 7.356 ; 7.356 ; 6.856 ;
; enable     ; out1[3]     ; 6.266 ; 6.852 ; 6.852 ; 6.266 ;
; enable     ; out1[4]     ; 6.812 ; 6.405 ; 6.405 ; 6.812 ;
; enable     ; out1[5]     ; 6.145 ; 6.920 ; 6.920 ; 6.145 ;
; enable     ; out1[6]     ; 6.132 ; 6.137 ; 6.137 ; 6.132 ;
; enable     ; out1[7]     ; 6.261 ; 6.569 ; 6.569 ; 6.261 ;
; enable     ; out1[8]     ; 6.810 ; 6.523 ; 6.523 ; 6.810 ;
; enable     ; out1[9]     ; 6.762 ; 6.322 ; 6.322 ; 6.762 ;
; enable     ; out1[10]    ; 7.099 ; 7.341 ; 7.341 ; 7.099 ;
; enable     ; out1[11]    ; 6.418 ; 6.245 ; 6.245 ; 6.418 ;
; enable     ; out1[12]    ; 6.611 ; 6.205 ; 6.205 ; 6.611 ;
; enable     ; out1[13]    ; 6.553 ; 6.588 ; 6.588 ; 6.553 ;
; enable     ; out1[14]    ; 6.601 ; 7.329 ; 7.329 ; 6.601 ;
; enable     ; out1[15]    ; 6.260 ; 6.317 ; 6.317 ; 6.260 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.300 ; -13.096       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.106 ; -5.425        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -1.380                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.300 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 1.226      ; 2.380      ;
; -1.288 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.229      ; 2.393      ;
; -1.283 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 1.174      ; 2.390      ;
; -1.260 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 1.166      ; 2.398      ;
; -1.198 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.223      ; 2.381      ;
; -1.192 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.142      ; 2.399      ;
; -1.170 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.170      ; 2.392      ;
; -1.161 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.172      ; 2.370      ;
; -1.135 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.172      ; 2.370      ;
; -1.094 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 1.229      ; 2.392      ;
; -1.015 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 1.229      ; 2.391      ;
; -0.800 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 1.226      ; 2.380      ;
; -0.788 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 1.229      ; 2.393      ;
; -0.783 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 1.174      ; 2.390      ;
; -0.760 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 1.166      ; 2.398      ;
; -0.698 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 1.223      ; 2.381      ;
; -0.692 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 1.142      ; 2.399      ;
; -0.670 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 1.170      ; 2.392      ;
; -0.661 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 1.172      ; 2.370      ;
; -0.635 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 1.172      ; 2.370      ;
; -0.594 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 1.229      ; 2.392      ;
; -0.515 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 1.229      ; 2.391      ;
; 0.064  ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.000      ; 0.393      ;
; 0.149  ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 0.000      ; 0.390      ;
; 0.151  ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.000      ; 0.393      ;
; 0.158  ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.000      ; 0.394      ;
; 0.168  ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 0.000      ; 0.394      ;
; 0.987  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.308      ; 1.278      ;
; 1.139  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.318      ; 1.223      ;
; 1.145  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.500        ; 2.330      ; 1.224      ;
; 1.148  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.328      ; 1.232      ;
; 1.160  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.500        ; 2.319      ; 1.221      ;
; 1.487  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.308      ; 1.278      ;
; 1.639  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.318      ; 1.223      ;
; 1.645  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 1.000        ; 2.330      ; 1.224      ;
; 1.648  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.328      ; 1.232      ;
; 1.660  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 1.000        ; 2.319      ; 1.221      ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.106 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.330      ; 1.224      ;
; -1.098 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.319      ; 1.221      ;
; -1.096 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.328      ; 1.232      ;
; -1.095 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 2.318      ; 1.223      ;
; -1.030 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 2.308      ; 1.278      ;
; -0.606 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.330      ; 1.224      ;
; -0.598 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.319      ; 1.221      ;
; -0.596 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.328      ; 1.232      ;
; -0.595 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 2.318      ; 1.223      ;
; -0.530 ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 2.308      ; 1.278      ;
; 0.390  ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.393  ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.393  ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.394  ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.394  ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 1.154  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 1.226      ; 2.380      ;
; 1.158  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.223      ; 2.381      ;
; 1.162  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.229      ; 2.391      ;
; 1.163  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 1.229      ; 2.392      ;
; 1.164  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.229      ; 2.393      ;
; 1.198  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.172      ; 2.370      ;
; 1.198  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.172      ; 2.370      ;
; 1.216  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 1.174      ; 2.390      ;
; 1.222  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.170      ; 2.392      ;
; 1.232  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; 0.000        ; 1.166      ; 2.398      ;
; 1.257  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; 0.000        ; 1.142      ; 2.399      ;
; 1.654  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 1.226      ; 2.380      ;
; 1.658  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.223      ; 2.381      ;
; 1.662  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.229      ; 2.391      ;
; 1.663  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 1.229      ; 2.392      ;
; 1.664  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.229      ; 2.393      ;
; 1.698  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.172      ; 2.370      ;
; 1.698  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.172      ; 2.370      ;
; 1.716  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 1.174      ; 2.390      ;
; 1.722  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.170      ; 2.392      ;
; 1.732  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ; clock        ; clock       ; -0.500       ; 1.166      ; 2.398      ;
; 1.757  ; clock                                                                      ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ; clock        ; clock       ; -0.500       ; 1.142      ; 2.399      ;
+--------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:0:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:10:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:11:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:12:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:13:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:14:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:15:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:1:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:2:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:3:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:4:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:5:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:6:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:7:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Fall       ; FLIP_FLOP_1bit:\flip_flops_loop:8:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; FLIP_FLOP_1bit:\flip_flops_loop:9:FF160|SR_LATCH:FF13|AND_gate:SR2|out1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1|datad                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF10|out1~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:0:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF11|SR2|out1~1|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF11|SR2|out1~1|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:10:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF11|SR2|out1~1|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF11|SR2|out1~1|datac                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:11:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF11|SR2|out1~1|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF11|SR2|out1~1|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:12:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF11|SR2|out1~1|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF11|SR2|out1~1|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF11|SR2|out1~1|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:13:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:14:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:14:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:15:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:15:FF160|FF13|SR2|out1~1|datad                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF11|SR2|out1~1|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF11|SR2|out1~1|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:1:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:2:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:3:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:3:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF11|SR2|out1~1|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF11|SR2|out1~1|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:4:FF160|FF13|SR2|out1~1|datad                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF11|SR2|out1~1|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF11|SR2|out1~1|datac                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; \flip_flops_loop:5:FF160|FF13|SR2|out1~1|datad                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  out1[0]  ; clock      ; 3.482 ; 3.482 ; Rise       ; clock           ;
;  out1[1]  ; clock      ; 3.306 ; 3.306 ; Rise       ; clock           ;
;  out1[2]  ; clock      ; 3.578 ; 3.578 ; Rise       ; clock           ;
;  out1[3]  ; clock      ; 4.696 ; 4.696 ; Rise       ; clock           ;
;  out1[4]  ; clock      ; 3.321 ; 3.321 ; Rise       ; clock           ;
;  out1[5]  ; clock      ; 3.375 ; 3.375 ; Rise       ; clock           ;
;  out1[6]  ; clock      ; 3.028 ; 3.028 ; Rise       ; clock           ;
;  out1[7]  ; clock      ; 4.616 ; 4.616 ; Rise       ; clock           ;
;  out1[8]  ; clock      ; 3.358 ; 3.358 ; Rise       ; clock           ;
;  out1[9]  ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  out1[10] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  out1[11] ; clock      ; 3.176 ; 3.176 ; Rise       ; clock           ;
;  out1[12] ; clock      ; 3.270 ; 3.270 ; Rise       ; clock           ;
;  out1[13] ; clock      ; 3.237 ; 3.237 ; Rise       ; clock           ;
;  out1[14] ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  out1[15] ; clock      ; 4.493 ; 4.493 ; Rise       ; clock           ;
; out1[*]   ; clock      ; 3.889 ; 3.889 ; Fall       ; clock           ;
;  out1[0]  ; clock      ; 3.821 ; 3.821 ; Fall       ; clock           ;
;  out1[1]  ; clock      ; 3.614 ; 3.614 ; Fall       ; clock           ;
;  out1[2]  ; clock      ; 3.759 ; 3.759 ; Fall       ; clock           ;
;  out1[3]  ; clock      ; 3.366 ; 3.366 ; Fall       ; clock           ;
;  out1[4]  ; clock      ; 3.711 ; 3.711 ; Fall       ; clock           ;
;  out1[5]  ; clock      ; 3.464 ; 3.464 ; Fall       ; clock           ;
;  out1[6]  ; clock      ; 3.370 ; 3.370 ; Fall       ; clock           ;
;  out1[7]  ; clock      ; 3.228 ; 3.228 ; Fall       ; clock           ;
;  out1[8]  ; clock      ; 3.690 ; 3.690 ; Fall       ; clock           ;
;  out1[9]  ; clock      ; 3.411 ; 3.411 ; Fall       ; clock           ;
;  out1[10] ; clock      ; 3.889 ; 3.889 ; Fall       ; clock           ;
;  out1[11] ; clock      ; 3.511 ; 3.511 ; Fall       ; clock           ;
;  out1[12] ; clock      ; 3.615 ; 3.615 ; Fall       ; clock           ;
;  out1[13] ; clock      ; 3.598 ; 3.598 ; Fall       ; clock           ;
;  out1[14] ; clock      ; 3.563 ; 3.563 ; Fall       ; clock           ;
;  out1[15] ; clock      ; 3.109 ; 3.109 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clock      ; 3.022 ; 3.022 ; Rise       ; clock           ;
;  out1[0]  ; clock      ; 3.215 ; 3.215 ; Rise       ; clock           ;
;  out1[1]  ; clock      ; 3.208 ; 3.208 ; Rise       ; clock           ;
;  out1[2]  ; clock      ; 3.423 ; 3.423 ; Rise       ; clock           ;
;  out1[3]  ; clock      ; 3.206 ; 3.206 ; Rise       ; clock           ;
;  out1[4]  ; clock      ; 3.149 ; 3.149 ; Rise       ; clock           ;
;  out1[5]  ; clock      ; 3.076 ; 3.076 ; Rise       ; clock           ;
;  out1[6]  ; clock      ; 3.022 ; 3.022 ; Rise       ; clock           ;
;  out1[7]  ; clock      ; 3.121 ; 3.121 ; Rise       ; clock           ;
;  out1[8]  ; clock      ; 3.207 ; 3.207 ; Rise       ; clock           ;
;  out1[9]  ; clock      ; 3.137 ; 3.137 ; Rise       ; clock           ;
;  out1[10] ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
;  out1[11] ; clock      ; 3.067 ; 3.067 ; Rise       ; clock           ;
;  out1[12] ; clock      ; 3.080 ; 3.080 ; Rise       ; clock           ;
;  out1[13] ; clock      ; 3.210 ; 3.210 ; Rise       ; clock           ;
;  out1[14] ; clock      ; 3.299 ; 3.299 ; Rise       ; clock           ;
;  out1[15] ; clock      ; 3.070 ; 3.070 ; Rise       ; clock           ;
; out1[*]   ; clock      ; 3.022 ; 3.022 ; Fall       ; clock           ;
;  out1[0]  ; clock      ; 3.215 ; 3.215 ; Fall       ; clock           ;
;  out1[1]  ; clock      ; 3.208 ; 3.208 ; Fall       ; clock           ;
;  out1[2]  ; clock      ; 3.423 ; 3.423 ; Fall       ; clock           ;
;  out1[3]  ; clock      ; 3.206 ; 3.206 ; Fall       ; clock           ;
;  out1[4]  ; clock      ; 3.149 ; 3.149 ; Fall       ; clock           ;
;  out1[5]  ; clock      ; 3.076 ; 3.076 ; Fall       ; clock           ;
;  out1[6]  ; clock      ; 3.022 ; 3.022 ; Fall       ; clock           ;
;  out1[7]  ; clock      ; 3.121 ; 3.121 ; Fall       ; clock           ;
;  out1[8]  ; clock      ; 3.207 ; 3.207 ; Fall       ; clock           ;
;  out1[9]  ; clock      ; 3.137 ; 3.137 ; Fall       ; clock           ;
;  out1[10] ; clock      ; 3.555 ; 3.555 ; Fall       ; clock           ;
;  out1[11] ; clock      ; 3.067 ; 3.067 ; Fall       ; clock           ;
;  out1[12] ; clock      ; 3.080 ; 3.080 ; Fall       ; clock           ;
;  out1[13] ; clock      ; 3.210 ; 3.210 ; Fall       ; clock           ;
;  out1[14] ; clock      ; 3.299 ; 3.299 ; Fall       ; clock           ;
;  out1[15] ; clock      ; 3.070 ; 3.070 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; out1[0]     ; 3.537 ; 3.324 ; 3.324 ; 3.537 ;
; enable     ; out1[1]     ; 3.324 ; 3.415 ; 3.415 ; 3.324 ;
; enable     ; out1[2]     ; 3.482 ; 3.687 ; 3.687 ; 3.482 ;
; enable     ; out1[3]     ; 3.220 ; 3.475 ; 3.475 ; 3.220 ;
; enable     ; out1[4]     ; 3.432 ; 3.258 ; 3.258 ; 3.432 ;
; enable     ; out1[5]     ; 3.140 ; 3.484 ; 3.484 ; 3.140 ;
; enable     ; out1[6]     ; 3.130 ; 3.137 ; 3.137 ; 3.130 ;
; enable     ; out1[7]     ; 3.184 ; 3.337 ; 3.337 ; 3.184 ;
; enable     ; out1[8]     ; 3.446 ; 3.316 ; 3.316 ; 3.446 ;
; enable     ; out1[9]     ; 3.444 ; 3.246 ; 3.246 ; 3.444 ;
; enable     ; out1[10]    ; 3.610 ; 3.681 ; 3.681 ; 3.610 ;
; enable     ; out1[11]    ; 3.237 ; 3.176 ; 3.176 ; 3.237 ;
; enable     ; out1[12]    ; 3.382 ; 3.189 ; 3.189 ; 3.382 ;
; enable     ; out1[13]    ; 3.312 ; 3.346 ; 3.346 ; 3.312 ;
; enable     ; out1[14]    ; 3.358 ; 3.672 ; 3.672 ; 3.358 ;
; enable     ; out1[15]    ; 3.180 ; 3.218 ; 3.218 ; 3.180 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; out1[0]     ; 3.537 ; 3.324 ; 3.324 ; 3.537 ;
; enable     ; out1[1]     ; 3.324 ; 3.415 ; 3.415 ; 3.324 ;
; enable     ; out1[2]     ; 3.482 ; 3.687 ; 3.687 ; 3.482 ;
; enable     ; out1[3]     ; 3.220 ; 3.475 ; 3.475 ; 3.220 ;
; enable     ; out1[4]     ; 3.432 ; 3.258 ; 3.258 ; 3.432 ;
; enable     ; out1[5]     ; 3.140 ; 3.484 ; 3.484 ; 3.140 ;
; enable     ; out1[6]     ; 3.130 ; 3.137 ; 3.137 ; 3.130 ;
; enable     ; out1[7]     ; 3.184 ; 3.337 ; 3.337 ; 3.184 ;
; enable     ; out1[8]     ; 3.446 ; 3.316 ; 3.316 ; 3.446 ;
; enable     ; out1[9]     ; 3.444 ; 3.246 ; 3.246 ; 3.444 ;
; enable     ; out1[10]    ; 3.610 ; 3.681 ; 3.681 ; 3.610 ;
; enable     ; out1[11]    ; 3.237 ; 3.176 ; 3.176 ; 3.237 ;
; enable     ; out1[12]    ; 3.382 ; 3.189 ; 3.189 ; 3.382 ;
; enable     ; out1[13]    ; 3.312 ; 3.346 ; 3.346 ; 3.312 ;
; enable     ; out1[14]    ; 3.358 ; 3.672 ; 3.672 ; 3.358 ;
; enable     ; out1[15]    ; 3.180 ; 3.218 ; 3.218 ; 3.180 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; -2.968   ; -1.842  ; -1.380              ;
;  clock           ; N/A   ; N/A  ; -2.968   ; -1.842  ; -1.380              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; -35.142  ; -8.965  ; -1.38               ;
;  clock           ; N/A   ; N/A  ; -35.142  ; -8.965  ; -1.380              ;
+------------------+-------+------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clock      ; 9.440 ; 9.440 ; Rise       ; clock           ;
;  out1[0]  ; clock      ; 6.841 ; 6.841 ; Rise       ; clock           ;
;  out1[1]  ; clock      ; 6.542 ; 6.542 ; Rise       ; clock           ;
;  out1[2]  ; clock      ; 7.134 ; 7.134 ; Rise       ; clock           ;
;  out1[3]  ; clock      ; 8.947 ; 8.947 ; Rise       ; clock           ;
;  out1[4]  ; clock      ; 6.556 ; 6.556 ; Rise       ; clock           ;
;  out1[5]  ; clock      ; 6.698 ; 6.698 ; Rise       ; clock           ;
;  out1[6]  ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  out1[7]  ; clock      ; 8.854 ; 8.854 ; Rise       ; clock           ;
;  out1[8]  ; clock      ; 6.594 ; 6.594 ; Rise       ; clock           ;
;  out1[9]  ; clock      ; 9.440 ; 9.440 ; Rise       ; clock           ;
;  out1[10] ; clock      ; 7.119 ; 7.119 ; Rise       ; clock           ;
;  out1[11] ; clock      ; 6.243 ; 6.243 ; Rise       ; clock           ;
;  out1[12] ; clock      ; 6.353 ; 6.353 ; Rise       ; clock           ;
;  out1[13] ; clock      ; 6.366 ; 6.366 ; Rise       ; clock           ;
;  out1[14] ; clock      ; 9.208 ; 9.208 ; Rise       ; clock           ;
;  out1[15] ; clock      ; 8.601 ; 8.601 ; Rise       ; clock           ;
; out1[*]   ; clock      ; 7.732 ; 7.732 ; Fall       ; clock           ;
;  out1[0]  ; clock      ; 7.653 ; 7.653 ; Fall       ; clock           ;
;  out1[1]  ; clock      ; 7.279 ; 7.279 ; Fall       ; clock           ;
;  out1[2]  ; clock      ; 7.487 ; 7.487 ; Fall       ; clock           ;
;  out1[3]  ; clock      ; 6.630 ; 6.630 ; Fall       ; clock           ;
;  out1[4]  ; clock      ; 7.469 ; 7.469 ; Fall       ; clock           ;
;  out1[5]  ; clock      ; 6.857 ; 6.857 ; Fall       ; clock           ;
;  out1[6]  ; clock      ; 6.704 ; 6.704 ; Fall       ; clock           ;
;  out1[7]  ; clock      ; 6.347 ; 6.347 ; Fall       ; clock           ;
;  out1[8]  ; clock      ; 7.397 ; 7.397 ; Fall       ; clock           ;
;  out1[9]  ; clock      ; 6.667 ; 6.667 ; Fall       ; clock           ;
;  out1[10] ; clock      ; 7.732 ; 7.732 ; Fall       ; clock           ;
;  out1[11] ; clock      ; 7.048 ; 7.048 ; Fall       ; clock           ;
;  out1[12] ; clock      ; 7.176 ; 7.176 ; Fall       ; clock           ;
;  out1[13] ; clock      ; 7.253 ; 7.253 ; Fall       ; clock           ;
;  out1[14] ; clock      ; 7.107 ; 7.107 ; Fall       ; clock           ;
;  out1[15] ; clock      ; 6.095 ; 6.095 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clock      ; 3.022 ; 3.022 ; Rise       ; clock           ;
;  out1[0]  ; clock      ; 3.215 ; 3.215 ; Rise       ; clock           ;
;  out1[1]  ; clock      ; 3.208 ; 3.208 ; Rise       ; clock           ;
;  out1[2]  ; clock      ; 3.423 ; 3.423 ; Rise       ; clock           ;
;  out1[3]  ; clock      ; 3.206 ; 3.206 ; Rise       ; clock           ;
;  out1[4]  ; clock      ; 3.149 ; 3.149 ; Rise       ; clock           ;
;  out1[5]  ; clock      ; 3.076 ; 3.076 ; Rise       ; clock           ;
;  out1[6]  ; clock      ; 3.022 ; 3.022 ; Rise       ; clock           ;
;  out1[7]  ; clock      ; 3.121 ; 3.121 ; Rise       ; clock           ;
;  out1[8]  ; clock      ; 3.207 ; 3.207 ; Rise       ; clock           ;
;  out1[9]  ; clock      ; 3.137 ; 3.137 ; Rise       ; clock           ;
;  out1[10] ; clock      ; 3.555 ; 3.555 ; Rise       ; clock           ;
;  out1[11] ; clock      ; 3.067 ; 3.067 ; Rise       ; clock           ;
;  out1[12] ; clock      ; 3.080 ; 3.080 ; Rise       ; clock           ;
;  out1[13] ; clock      ; 3.210 ; 3.210 ; Rise       ; clock           ;
;  out1[14] ; clock      ; 3.299 ; 3.299 ; Rise       ; clock           ;
;  out1[15] ; clock      ; 3.070 ; 3.070 ; Rise       ; clock           ;
; out1[*]   ; clock      ; 3.022 ; 3.022 ; Fall       ; clock           ;
;  out1[0]  ; clock      ; 3.215 ; 3.215 ; Fall       ; clock           ;
;  out1[1]  ; clock      ; 3.208 ; 3.208 ; Fall       ; clock           ;
;  out1[2]  ; clock      ; 3.423 ; 3.423 ; Fall       ; clock           ;
;  out1[3]  ; clock      ; 3.206 ; 3.206 ; Fall       ; clock           ;
;  out1[4]  ; clock      ; 3.149 ; 3.149 ; Fall       ; clock           ;
;  out1[5]  ; clock      ; 3.076 ; 3.076 ; Fall       ; clock           ;
;  out1[6]  ; clock      ; 3.022 ; 3.022 ; Fall       ; clock           ;
;  out1[7]  ; clock      ; 3.121 ; 3.121 ; Fall       ; clock           ;
;  out1[8]  ; clock      ; 3.207 ; 3.207 ; Fall       ; clock           ;
;  out1[9]  ; clock      ; 3.137 ; 3.137 ; Fall       ; clock           ;
;  out1[10] ; clock      ; 3.555 ; 3.555 ; Fall       ; clock           ;
;  out1[11] ; clock      ; 3.067 ; 3.067 ; Fall       ; clock           ;
;  out1[12] ; clock      ; 3.080 ; 3.080 ; Fall       ; clock           ;
;  out1[13] ; clock      ; 3.210 ; 3.210 ; Fall       ; clock           ;
;  out1[14] ; clock      ; 3.299 ; 3.299 ; Fall       ; clock           ;
;  out1[15] ; clock      ; 3.070 ; 3.070 ; Fall       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; out1[0]     ; 7.011 ; 6.529 ; 6.529 ; 7.011 ;
; enable     ; out1[1]     ; 6.579 ; 6.764 ; 6.764 ; 6.579 ;
; enable     ; out1[2]     ; 6.856 ; 7.356 ; 7.356 ; 6.856 ;
; enable     ; out1[3]     ; 6.266 ; 6.852 ; 6.852 ; 6.266 ;
; enable     ; out1[4]     ; 6.812 ; 6.405 ; 6.405 ; 6.812 ;
; enable     ; out1[5]     ; 6.145 ; 6.920 ; 6.920 ; 6.145 ;
; enable     ; out1[6]     ; 6.132 ; 6.137 ; 6.137 ; 6.132 ;
; enable     ; out1[7]     ; 6.261 ; 6.569 ; 6.569 ; 6.261 ;
; enable     ; out1[8]     ; 6.810 ; 6.523 ; 6.523 ; 6.810 ;
; enable     ; out1[9]     ; 6.762 ; 6.322 ; 6.322 ; 6.762 ;
; enable     ; out1[10]    ; 7.099 ; 7.341 ; 7.341 ; 7.099 ;
; enable     ; out1[11]    ; 6.418 ; 6.245 ; 6.245 ; 6.418 ;
; enable     ; out1[12]    ; 6.611 ; 6.205 ; 6.205 ; 6.611 ;
; enable     ; out1[13]    ; 6.553 ; 6.588 ; 6.588 ; 6.553 ;
; enable     ; out1[14]    ; 6.601 ; 7.329 ; 7.329 ; 6.601 ;
; enable     ; out1[15]    ; 6.260 ; 6.317 ; 6.317 ; 6.260 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; enable     ; out1[0]     ; 3.537 ; 3.324 ; 3.324 ; 3.537 ;
; enable     ; out1[1]     ; 3.324 ; 3.415 ; 3.415 ; 3.324 ;
; enable     ; out1[2]     ; 3.482 ; 3.687 ; 3.687 ; 3.482 ;
; enable     ; out1[3]     ; 3.220 ; 3.475 ; 3.475 ; 3.220 ;
; enable     ; out1[4]     ; 3.432 ; 3.258 ; 3.258 ; 3.432 ;
; enable     ; out1[5]     ; 3.140 ; 3.484 ; 3.484 ; 3.140 ;
; enable     ; out1[6]     ; 3.130 ; 3.137 ; 3.137 ; 3.130 ;
; enable     ; out1[7]     ; 3.184 ; 3.337 ; 3.337 ; 3.184 ;
; enable     ; out1[8]     ; 3.446 ; 3.316 ; 3.316 ; 3.446 ;
; enable     ; out1[9]     ; 3.444 ; 3.246 ; 3.246 ; 3.444 ;
; enable     ; out1[10]    ; 3.610 ; 3.681 ; 3.681 ; 3.610 ;
; enable     ; out1[11]    ; 3.237 ; 3.176 ; 3.176 ; 3.237 ;
; enable     ; out1[12]    ; 3.382 ; 3.189 ; 3.189 ; 3.382 ;
; enable     ; out1[13]    ; 3.312 ; 3.346 ; 3.346 ; 3.312 ;
; enable     ; out1[14]    ; 3.358 ; 3.672 ; 3.672 ; 3.358 ;
; enable     ; out1[15]    ; 3.180 ; 3.218 ; 3.218 ; 3.180 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 10       ; 5        ; 11       ; 11       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 10       ; 5        ; 11       ; 11       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 11 14:52:15 2022
Info: Command: quartus_sta AUEB_PROCESSOR -c AUEB_PROCESSOR
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AUEB_PROCESSOR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:15:FF160|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "\flip_flops_loop:15:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:14:FF160|FF14|SR0|out1~1|datad"
    Warning (332126): Node "\flip_flops_loop:14:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:13:FF160|FF14|SR0|out1~1|datac"
    Warning (332126): Node "\flip_flops_loop:13:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:12:FF160|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "\flip_flops_loop:12:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:11:FF160|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "\flip_flops_loop:11:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:10:FF160|FF14|SR0|out1~1|datad"
    Warning (332126): Node "\flip_flops_loop:10:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:9:FF160|FF14|SR0|out1~1|datab"
    Warning (332126): Node "\flip_flops_loop:9:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:8:FF160|FF14|SR0|out1~1|datac"
    Warning (332126): Node "\flip_flops_loop:8:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:15:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:15:FF160|FF11|SR2|out1~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:7:FF160|FF14|SR0|out1~1|datad"
    Warning (332126): Node "\flip_flops_loop:7:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:14:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:14:FF160|FF11|SR2|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:13:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:13:FF160|FF11|SR2|out1~1|datad"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:6:FF160|FF14|SR0|out1~1|datac"
    Warning (332126): Node "\flip_flops_loop:6:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:12:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:12:FF160|FF11|SR2|out1~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:11:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:11:FF160|FF11|SR2|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:5:FF160|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "\flip_flops_loop:5:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:10:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:10:FF160|FF11|SR2|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:9:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:9:FF160|FF11|SR2|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:4:FF160|FF14|SR0|out1~1|datab"
    Warning (332126): Node "\flip_flops_loop:4:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:8:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:8:FF160|FF11|SR2|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:7:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:7:FF160|FF11|SR2|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:3:FF160|FF14|SR0|out1~1|datad"
    Warning (332126): Node "\flip_flops_loop:3:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:6:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:6:FF160|FF11|SR2|out1~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:5:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:5:FF160|FF11|SR2|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:2:FF160|FF14|SR0|out1~1|datad"
    Warning (332126): Node "\flip_flops_loop:2:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:4:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:4:FF160|FF11|SR2|out1~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:3:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:3:FF160|FF11|SR2|out1~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:1:FF160|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "\flip_flops_loop:1:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:2:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:2:FF160|FF11|SR2|out1~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:1:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:1:FF160|FF11|SR2|out1~1|datac"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:0:FF160|FF14|SR0|out1~1|dataa"
    Warning (332126): Node "\flip_flops_loop:0:FF160|FF14|SR0|out1~1|combout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\flip_flops_loop:0:FF160|FF11|SR2|out1~1|combout"
    Warning (332126): Node "\flip_flops_loop:0:FF160|FF11|SR2|out1~1|datab"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case recovery slack is -2.968
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.968       -35.142 clock 
Info (332146): Worst-case removal slack is -1.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.842        -8.965 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case recovery slack is -1.300
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.300       -13.096 clock 
Info (332146): Worst-case removal slack is -1.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.106        -5.425 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 101 warnings
    Info: Peak virtual memory: 500 megabytes
    Info: Processing ended: Mon Apr 11 14:52:15 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


