
zad1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000578  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00802000  00802000  000005ec  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000022  00802000  00802000  000005ec  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000005ec  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000061c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000001d0  00000000  00000000  0000065c  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00004ec5  00000000  00000000  0000082c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00002fcd  00000000  00000000  000056f1  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00001336  00000000  00000000  000086be  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000004b4  00000000  00000000  000099f4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000293f  00000000  00000000  00009ea8  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000016aa  00000000  00000000  0000c7e7  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000170  00000000  00000000  0000de91  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 fe 00 	jmp	0x1fc	; 0x1fc <__ctors_end>
   4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
   8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
   c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  10:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  14:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  18:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  1c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  20:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  24:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  28:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  2c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  30:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  34:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  38:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  3c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  40:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  44:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  48:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  4c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  50:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  54:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  58:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  5c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  60:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  64:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  68:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  6c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  70:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  74:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  78:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  7c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  80:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  84:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  88:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  8c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  90:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  94:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  98:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  9c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  a0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  a4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  a8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  ac:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  b0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  b4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  b8:	0c 94 2a 01 	jmp	0x254	; 0x254 <__vector_46>
  bc:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  c0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  c4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  c8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  cc:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  d0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  d4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  d8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  dc:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  e0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  e4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  e8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  ec:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  f0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  f4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  f8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
  fc:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 100:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 104:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 108:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 10c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 110:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 114:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 118:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 11c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 120:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 124:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 128:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 12c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 130:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 134:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 138:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 13c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 140:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 144:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 148:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 14c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 150:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 154:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 158:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 15c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 160:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 164:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 168:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 16c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 170:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 174:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 178:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 17c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 180:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 184:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 188:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 18c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 190:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 194:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 198:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 19c:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1a0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1a4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1a8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1ac:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1b0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1b4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1b8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1bc:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1c0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1c4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1c8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1cc:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1d0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1d4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1d8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1dc:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1e0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1e4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1e8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1ec:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1f0:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1f4:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>
 1f8:	0c 94 10 01 	jmp	0x220	; 0x220 <__bad_interrupt>

000001fc <__ctors_end>:
 1fc:	11 24       	eor	r1, r1
 1fe:	1f be       	out	0x3f, r1	; 63
 200:	cf ef       	ldi	r28, 0xFF	; 255
 202:	cd bf       	out	0x3d, r28	; 61
 204:	df e2       	ldi	r29, 0x2F	; 47
 206:	de bf       	out	0x3e, r29	; 62

00000208 <__do_clear_bss>:
 208:	20 e2       	ldi	r18, 0x20	; 32
 20a:	a0 e0       	ldi	r26, 0x00	; 0
 20c:	b0 e2       	ldi	r27, 0x20	; 32
 20e:	01 c0       	rjmp	.+2      	; 0x212 <.do_clear_bss_start>

00000210 <.do_clear_bss_loop>:
 210:	1d 92       	st	X+, r1

00000212 <.do_clear_bss_start>:
 212:	a2 32       	cpi	r26, 0x22	; 34
 214:	b2 07       	cpc	r27, r18
 216:	e1 f7       	brne	.-8      	; 0x210 <.do_clear_bss_loop>
 218:	0e 94 12 01 	call	0x224	; 0x224 <main>
 21c:	0c 94 ba 02 	jmp	0x574	; 0x574 <_exit>

00000220 <__bad_interrupt>:
 220:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000224 <main>:
#include "modules/rf.h"
#include "modules/avr_compiler.h"


int main (void) {
	led_init();
 224:	0e 94 50 01 	call	0x2a0	; 0x2a0 <led_init>
	rf_init_as_tx();
 228:	0e 94 ba 01 	call	0x374	; 0x374 <rf_init_as_tx>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 22c:	2f e7       	ldi	r18, 0x7F	; 127
 22e:	88 e3       	ldi	r24, 0x38	; 56
 230:	91 e0       	ldi	r25, 0x01	; 1
 232:	21 50       	subi	r18, 0x01	; 1
 234:	80 40       	sbci	r24, 0x00	; 0
 236:	90 40       	sbci	r25, 0x00	; 0
 238:	e1 f7       	brne	.-8      	; 0x232 <main+0xe>
 23a:	00 c0       	rjmp	.+0      	; 0x23c <main+0x18>
 23c:	00 00       	nop
	
	while(1) {
		static unsigned char ucMsgCtr=0;
		
		_delay_ms(200);
		rf_send_byte(ucMsgCtr++);
 23e:	80 91 00 20 	lds	r24, 0x2000	; 0x802000 <__DATA_REGION_ORIGIN__>
 242:	91 e0       	ldi	r25, 0x01	; 1
 244:	98 0f       	add	r25, r24
 246:	90 93 00 20 	sts	0x2000, r25	; 0x802000 <__DATA_REGION_ORIGIN__>
 24a:	0e 94 da 01 	call	0x3b4	; 0x3b4 <rf_send_byte>
		led_toggle();
 24e:	0e 94 54 01 	call	0x2a8	; 0x2a8 <led_toggle>
 252:	ec cf       	rjmp	.-40     	; 0x22c <main+0x8>

00000254 <__vector_46>:
	return acc+128; 
}

/*! TWIE Master Interrupt vector. */
ISR(TWIE_TWIM_vect)
{
 254:	1f 92       	push	r1
 256:	0f 92       	push	r0
 258:	0f b6       	in	r0, 0x3f	; 63
 25a:	0f 92       	push	r0
 25c:	11 24       	eor	r1, r1
 25e:	2f 93       	push	r18
 260:	3f 93       	push	r19
 262:	4f 93       	push	r20
 264:	5f 93       	push	r21
 266:	6f 93       	push	r22
 268:	7f 93       	push	r23
 26a:	8f 93       	push	r24
 26c:	9f 93       	push	r25
 26e:	af 93       	push	r26
 270:	bf 93       	push	r27
 272:	ef 93       	push	r30
 274:	ff 93       	push	r31
	TWI_MasterInterruptHandler(&twiMaster);
 276:	81 e0       	ldi	r24, 0x01	; 1
 278:	90 e2       	ldi	r25, 0x20	; 32
 27a:	0e 94 a1 02 	call	0x542	; 0x542 <TWI_MasterInterruptHandler>
}
 27e:	ff 91       	pop	r31
 280:	ef 91       	pop	r30
 282:	bf 91       	pop	r27
 284:	af 91       	pop	r26
 286:	9f 91       	pop	r25
 288:	8f 91       	pop	r24
 28a:	7f 91       	pop	r23
 28c:	6f 91       	pop	r22
 28e:	5f 91       	pop	r21
 290:	4f 91       	pop	r20
 292:	3f 91       	pop	r19
 294:	2f 91       	pop	r18
 296:	0f 90       	pop	r0
 298:	0f be       	out	0x3f, r0	; 63
 29a:	0f 90       	pop	r0
 29c:	1f 90       	pop	r1
 29e:	18 95       	reti

000002a0 <led_init>:

#define LED_PORT PORTD
#define LED_bm	(1<<4)

void led_init(void){
	PORT_SetPinsAsOutput( &LED_PORT,LED_bm);
 2a0:	80 e1       	ldi	r24, 0x10	; 16
 2a2:	80 93 61 06 	sts	0x0661, r24	; 0x800661 <__TEXT_REGION_LENGTH__+0x700661>
 2a6:	08 95       	ret

000002a8 <led_toggle>:
}

void led_toggle(void){
	PORT_TogglePins(&LED_PORT,LED_bm);
 2a8:	80 e1       	ldi	r24, 0x10	; 16
 2aa:	80 93 67 06 	sts	0x0667, r24	; 0x800667 <__TEXT_REGION_LENGTH__+0x700667>
 2ae:	08 95       	ret

000002b0 <spi_init>:
	
	delay_us(2000);
}

void rf_clear_int_flags(){
	reg_write(STATUS_,0xff);
 2b0:	af 92       	push	r10
 2b2:	cf 92       	push	r12
 2b4:	ef 92       	push	r14
 2b6:	0f 93       	push	r16
 2b8:	e0 e4       	ldi	r30, 0x40	; 64
 2ba:	f6 e0       	ldi	r31, 0x06	; 6
 2bc:	82 e1       	ldi	r24, 0x12	; 18
 2be:	81 83       	std	Z+1, r24	; 0x01
 2c0:	82 e0       	ldi	r24, 0x02	; 2
 2c2:	85 83       	std	Z+5, r24	; 0x05
 2c4:	a1 2c       	mov	r10, r1
 2c6:	c1 2c       	mov	r12, r1
 2c8:	e1 2c       	mov	r14, r1
 2ca:	00 e0       	ldi	r16, 0x00	; 0
 2cc:	20 e0       	ldi	r18, 0x00	; 0
 2ce:	40 e4       	ldi	r20, 0x40	; 64
 2d0:	56 e0       	ldi	r21, 0x06	; 6
 2d2:	60 ec       	ldi	r22, 0xC0	; 192
 2d4:	78 e0       	ldi	r23, 0x08	; 8
 2d6:	8b e1       	ldi	r24, 0x1B	; 27
 2d8:	90 e2       	ldi	r25, 0x20	; 32
 2da:	0e 94 f7 01 	call	0x3ee	; 0x3ee <SPI_MasterInit>
 2de:	0f 91       	pop	r16
 2e0:	ef 90       	pop	r14
 2e2:	cf 90       	pop	r12
 2e4:	af 90       	pop	r10
 2e6:	08 95       	ret

000002e8 <reg_write>:
 2e8:	0f 93       	push	r16
 2ea:	1f 93       	push	r17
 2ec:	cf 93       	push	r28
 2ee:	df 93       	push	r29
 2f0:	06 2f       	mov	r16, r22
 2f2:	c0 e4       	ldi	r28, 0x40	; 64
 2f4:	d6 e0       	ldi	r29, 0x06	; 6
 2f6:	12 e0       	ldi	r17, 0x02	; 2
 2f8:	1e 83       	std	Y+6, r17	; 0x06
 2fa:	68 2f       	mov	r22, r24
 2fc:	60 62       	ori	r22, 0x20	; 32
 2fe:	8b e1       	ldi	r24, 0x1B	; 27
 300:	90 e2       	ldi	r25, 0x20	; 32
 302:	0e 94 24 02 	call	0x448	; 0x448 <SPI_MasterTransceiveByte>
 306:	60 2f       	mov	r22, r16
 308:	8b e1       	ldi	r24, 0x1B	; 27
 30a:	90 e2       	ldi	r25, 0x20	; 32
 30c:	0e 94 24 02 	call	0x448	; 0x448 <SPI_MasterTransceiveByte>
 310:	1d 83       	std	Y+5, r17	; 0x05
 312:	df 91       	pop	r29
 314:	cf 91       	pop	r28
 316:	1f 91       	pop	r17
 318:	0f 91       	pop	r16
 31a:	08 95       	ret

0000031c <payload_write>:
 31c:	ef 92       	push	r14
 31e:	ff 92       	push	r15
 320:	0f 93       	push	r16
 322:	1f 93       	push	r17
 324:	cf 93       	push	r28
 326:	df 93       	push	r29
 328:	7c 01       	movw	r14, r24
 32a:	16 2f       	mov	r17, r22
 32c:	82 e0       	ldi	r24, 0x02	; 2
 32e:	80 93 46 06 	sts	0x0646, r24	; 0x800646 <__TEXT_REGION_LENGTH__+0x700646>
 332:	60 ea       	ldi	r22, 0xA0	; 160
 334:	8b e1       	ldi	r24, 0x1B	; 27
 336:	90 e2       	ldi	r25, 0x20	; 32
 338:	0e 94 24 02 	call	0x448	; 0x448 <SPI_MasterTransceiveByte>
 33c:	11 23       	and	r17, r17
 33e:	81 f0       	breq	.+32     	; 0x360 <payload_write+0x44>
 340:	e7 01       	movw	r28, r14
 342:	11 50       	subi	r17, 0x01	; 1
 344:	01 2f       	mov	r16, r17
 346:	10 e0       	ldi	r17, 0x00	; 0
 348:	0f 5f       	subi	r16, 0xFF	; 255
 34a:	1f 4f       	sbci	r17, 0xFF	; 255
 34c:	0e 0d       	add	r16, r14
 34e:	1f 1d       	adc	r17, r15
 350:	69 91       	ld	r22, Y+
 352:	8b e1       	ldi	r24, 0x1B	; 27
 354:	90 e2       	ldi	r25, 0x20	; 32
 356:	0e 94 24 02 	call	0x448	; 0x448 <SPI_MasterTransceiveByte>
 35a:	c0 17       	cp	r28, r16
 35c:	d1 07       	cpc	r29, r17
 35e:	c1 f7       	brne	.-16     	; 0x350 <payload_write+0x34>
 360:	82 e0       	ldi	r24, 0x02	; 2
 362:	80 93 45 06 	sts	0x0645, r24	; 0x800645 <__TEXT_REGION_LENGTH__+0x700645>
 366:	df 91       	pop	r29
 368:	cf 91       	pop	r28
 36a:	1f 91       	pop	r17
 36c:	0f 91       	pop	r16
 36e:	ff 90       	pop	r15
 370:	ef 90       	pop	r14
 372:	08 95       	ret

00000374 <rf_init_as_tx>:
 374:	8b e7       	ldi	r24, 0x7B	; 123
 376:	95 e1       	ldi	r25, 0x15	; 21
 378:	01 97       	sbiw	r24, 0x01	; 1
 37a:	f1 f7       	brne	.-4      	; 0x378 <rf_init_as_tx+0x4>
 37c:	00 c0       	rjmp	.+0      	; 0x37e <rf_init_as_tx+0xa>
 37e:	00 00       	nop
 380:	0e 94 58 01 	call	0x2b0	; 0x2b0 <spi_init>
 384:	e0 e4       	ldi	r30, 0x40	; 64
 386:	f6 e0       	ldi	r31, 0x06	; 6
 388:	81 e0       	ldi	r24, 0x01	; 1
 38a:	81 83       	std	Z+1, r24	; 0x01
 38c:	86 83       	std	Z+6, r24	; 0x06
 38e:	6a e2       	ldi	r22, 0x2A	; 42
 390:	80 e0       	ldi	r24, 0x00	; 0
 392:	0e 94 74 01 	call	0x2e8	; 0x2e8 <reg_write>
 396:	60 e0       	ldi	r22, 0x00	; 0
 398:	81 e0       	ldi	r24, 0x01	; 1
 39a:	0e 94 74 01 	call	0x2e8	; 0x2e8 <reg_write>
 39e:	68 e0       	ldi	r22, 0x08	; 8
 3a0:	86 e0       	ldi	r24, 0x06	; 6
 3a2:	0e 94 74 01 	call	0x2e8	; 0x2e8 <reg_write>
 3a6:	87 ee       	ldi	r24, 0xE7	; 231
 3a8:	93 e0       	ldi	r25, 0x03	; 3
 3aa:	01 97       	sbiw	r24, 0x01	; 1
 3ac:	f1 f7       	brne	.-4      	; 0x3aa <rf_init_as_tx+0x36>
 3ae:	00 c0       	rjmp	.+0      	; 0x3b0 <rf_init_as_tx+0x3c>
 3b0:	00 00       	nop
 3b2:	08 95       	ret

000003b4 <rf_send_byte>:
}

void rf_send_byte(unsigned char ucByte) {
 3b4:	ff 92       	push	r15
 3b6:	0f 93       	push	r16
 3b8:	1f 93       	push	r17
 3ba:	cf 93       	push	r28
 3bc:	df 93       	push	r29
 3be:	1f 92       	push	r1
 3c0:	cd b7       	in	r28, 0x3d	; 61
 3c2:	de b7       	in	r29, 0x3e	; 62
 3c4:	89 83       	std	Y+1, r24	; 0x01
	}
};

void set_CE(unsigned char uset_CState){
	if (uset_CState) {
		PORT_SetPins( &RF_PORT,RF_CE_bm);
 3c6:	00 e4       	ldi	r16, 0x40	; 64
 3c8:	16 e0       	ldi	r17, 0x06	; 6
 3ca:	ff 24       	eor	r15, r15
 3cc:	f3 94       	inc	r15
 3ce:	f8 01       	movw	r30, r16
 3d0:	f5 82       	std	Z+5, r15	; 0x05
void rf_send_byte(unsigned char ucByte) {
	unsigned char ucRxAddress = 19;
	
	set_CE(1);
	//address_write(&ucRxAddress, 1);
	payload_write(&ucByte, 1);
 3d2:	61 e0       	ldi	r22, 0x01	; 1
 3d4:	ce 01       	movw	r24, r28
 3d6:	01 96       	adiw	r24, 0x01	; 1
 3d8:	0e 94 8e 01 	call	0x31c	; 0x31c <payload_write>
void set_CE(unsigned char uset_CState){
	if (uset_CState) {
		PORT_SetPins( &RF_PORT,RF_CE_bm);
	}
	else {
		PORT_ClearPins( &RF_PORT,RF_CE_bm);
 3dc:	f8 01       	movw	r30, r16
 3de:	f6 82       	std	Z+6, r15	; 0x06
	
	set_CE(1);
	//address_write(&ucRxAddress, 1);
	payload_write(&ucByte, 1);
	set_CE(0);
}
 3e0:	0f 90       	pop	r0
 3e2:	df 91       	pop	r29
 3e4:	cf 91       	pop	r28
 3e6:	1f 91       	pop	r17
 3e8:	0f 91       	pop	r16
 3ea:	ff 90       	pop	r15
 3ec:	08 95       	ret

000003ee <SPI_MasterInit>:
	data = spi->dataPacket->transmitData[0];
	spi->module->DATA = data;

	/* Successs */
	return (SPI_OK);
}
 3ee:	af 92       	push	r10
 3f0:	cf 92       	push	r12
 3f2:	ef 92       	push	r14
 3f4:	0f 93       	push	r16
 3f6:	fc 01       	movw	r30, r24
 3f8:	60 83       	st	Z, r22
 3fa:	71 83       	std	Z+1, r23	; 0x01
 3fc:	42 83       	std	Z+2, r20	; 0x02
 3fe:	53 83       	std	Z+3, r21	; 0x03
 400:	14 82       	std	Z+4, r1	; 0x04
 402:	c1 10       	cpse	r12, r1
 404:	02 c0       	rjmp	.+4      	; 0x40a <__LOCK_REGION_LENGTH__+0xa>
 406:	80 e0       	ldi	r24, 0x00	; 0
 408:	01 c0       	rjmp	.+2      	; 0x40c <__LOCK_REGION_LENGTH__+0xc>
 40a:	80 e8       	ldi	r24, 0x80	; 128
 40c:	9a 2d       	mov	r25, r10
 40e:	90 64       	ori	r25, 0x40	; 64
 410:	a9 2e       	mov	r10, r25
 412:	a8 2a       	or	r10, r24
 414:	21 11       	cpse	r18, r1
 416:	02 c0       	rjmp	.+4      	; 0x41c <__LOCK_REGION_LENGTH__+0x1c>
 418:	80 e0       	ldi	r24, 0x00	; 0
 41a:	01 c0       	rjmp	.+2      	; 0x41e <__LOCK_REGION_LENGTH__+0x1e>
 41c:	80 e2       	ldi	r24, 0x20	; 32
 41e:	a8 2a       	or	r10, r24
 420:	00 61       	ori	r16, 0x10	; 16
 422:	0a 29       	or	r16, r10
 424:	db 01       	movw	r26, r22
 426:	0c 93       	st	X, r16
 428:	a0 81       	ld	r26, Z
 42a:	b1 81       	ldd	r27, Z+1	; 0x01
 42c:	11 96       	adiw	r26, 0x01	; 1
 42e:	ec 92       	st	X, r14
 430:	15 82       	std	Z+5, r1	; 0x05
 432:	16 82       	std	Z+6, r1	; 0x06
 434:	02 80       	ldd	r0, Z+2	; 0x02
 436:	f3 81       	ldd	r31, Z+3	; 0x03
 438:	e0 2d       	mov	r30, r0
 43a:	80 ea       	ldi	r24, 0xA0	; 160
 43c:	81 83       	std	Z+1, r24	; 0x01
 43e:	0f 91       	pop	r16
 440:	ef 90       	pop	r14
 442:	cf 90       	pop	r12
 444:	af 90       	pop	r10
 446:	08 95       	ret

00000448 <SPI_MasterTransceiveByte>:
 *  \return           Data received from slave.
 */
uint8_t SPI_MasterTransceiveByte(SPI_Master_t *spi, uint8_t TXdata)
{
	/* Send pattern. */
	spi->module->DATA = TXdata;
 448:	dc 01       	movw	r26, r24
 44a:	ed 91       	ld	r30, X+
 44c:	fc 91       	ld	r31, X
 44e:	11 97       	sbiw	r26, 0x01	; 1
 450:	63 83       	std	Z+3, r22	; 0x03

	/* Wait for transmission complete. */
	while(!(spi->module->STATUS & SPI_IF_bm)) {}
 452:	ed 91       	ld	r30, X+
 454:	fc 91       	ld	r31, X
 456:	82 81       	ldd	r24, Z+2	; 0x02
 458:	88 23       	and	r24, r24
 45a:	ec f7       	brge	.-6      	; 0x456 <SPI_MasterTransceiveByte+0xe>
	/* Read received data. */
	uint8_t result = spi->module->DATA;
 45c:	83 81       	ldd	r24, Z+3	; 0x03

	return(result);
}
 45e:	08 95       	ret

00000460 <TWI_MasterArbitrationLostBusErrorHandler>:
 *  Handles TWI responses to lost arbitration and bus error.
 *
 *  \param twi  The TWI_Master_t struct instance.
 */
void TWI_MasterArbitrationLostBusErrorHandler(TWI_Master_t *twi)
{
 460:	fc 01       	movw	r30, r24
	uint8_t currentStatus = twi->interface->MASTER.STATUS;
 462:	a0 81       	ld	r26, Z
 464:	b1 81       	ldd	r27, Z+1	; 0x01
 466:	14 96       	adiw	r26, 0x04	; 4
 468:	9c 91       	ld	r25, X
 46a:	14 97       	sbiw	r26, 0x04	; 4

	/* If bus error. */
	if (currentStatus & TWI_MASTER_BUSERR_bm) {
 46c:	92 ff       	sbrs	r25, 2
 46e:	03 c0       	rjmp	.+6      	; 0x476 <TWI_MasterArbitrationLostBusErrorHandler+0x16>
		twi->result = TWIM_RESULT_BUS_ERROR;
 470:	84 e0       	ldi	r24, 0x04	; 4
 472:	80 8f       	std	Z+24, r24	; 0x18
 474:	02 c0       	rjmp	.+4      	; 0x47a <TWI_MasterArbitrationLostBusErrorHandler+0x1a>
	}
	/* If arbitration lost. */
	else {
		twi->result = TWIM_RESULT_ARBITRATION_LOST;
 476:	83 e0       	ldi	r24, 0x03	; 3
 478:	80 8f       	std	Z+24, r24	; 0x18
	}

	/* Clear interrupt flag. */
	twi->interface->MASTER.STATUS = currentStatus | TWI_MASTER_ARBLOST_bm;
 47a:	98 60       	ori	r25, 0x08	; 8
 47c:	14 96       	adiw	r26, 0x04	; 4
 47e:	9c 93       	st	X, r25

	twi->status = TWIM_STATUS_READY;
 480:	17 8a       	std	Z+23, r1	; 0x17
 482:	08 95       	ret

00000484 <TWI_MasterWriteHandler>:
 *  Handles TWI transactions (master write) and responses to (N)ACK.
 *
 *  \param twi The TWI_Master_t struct instance.
 */
void TWI_MasterWriteHandler(TWI_Master_t *twi)
{
 484:	cf 93       	push	r28
 486:	df 93       	push	r29
 488:	fc 01       	movw	r30, r24
	/* Local variables used in if tests to avoid compiler warning. */
	uint8_t bytesToWrite  = twi->bytesToWrite;
 48a:	93 89       	ldd	r25, Z+19	; 0x13
	uint8_t bytesToRead   = twi->bytesToRead;
 48c:	24 89       	ldd	r18, Z+20	; 0x14

	/* If NOT acknowledged (NACK) by slave cancel the transaction. */
	if (twi->interface->MASTER.STATUS & TWI_MASTER_RXACK_bm) {
 48e:	a0 81       	ld	r26, Z
 490:	b1 81       	ldd	r27, Z+1	; 0x01
 492:	14 96       	adiw	r26, 0x04	; 4
 494:	8c 91       	ld	r24, X
 496:	14 97       	sbiw	r26, 0x04	; 4
 498:	84 ff       	sbrs	r24, 4
 49a:	07 c0       	rjmp	.+14     	; 0x4aa <TWI_MasterWriteHandler+0x26>
		twi->interface->MASTER.CTRLC = TWI_MASTER_CMD_STOP_gc;
 49c:	83 e0       	ldi	r24, 0x03	; 3
 49e:	13 96       	adiw	r26, 0x03	; 3
 4a0:	8c 93       	st	X, r24
		twi->result = TWIM_RESULT_NACK_RECEIVED;
 4a2:	85 e0       	ldi	r24, 0x05	; 5
 4a4:	80 8f       	std	Z+24, r24	; 0x18
		twi->status = TWIM_STATUS_READY;
 4a6:	17 8a       	std	Z+23, r1	; 0x17
 4a8:	1c c0       	rjmp	.+56     	; 0x4e2 <TWI_MasterWriteHandler+0x5e>
	}

	/* If more bytes to write, send data. */
	else if (twi->bytesWritten < bytesToWrite) {
 4aa:	85 89       	ldd	r24, Z+21	; 0x15
 4ac:	89 17       	cp	r24, r25
 4ae:	58 f4       	brcc	.+22     	; 0x4c6 <TWI_MasterWriteHandler+0x42>
		uint8_t data = twi->writeData[twi->bytesWritten];
 4b0:	85 89       	ldd	r24, Z+21	; 0x15
 4b2:	ef 01       	movw	r28, r30
 4b4:	c8 0f       	add	r28, r24
 4b6:	d1 1d       	adc	r29, r1
 4b8:	8b 81       	ldd	r24, Y+3	; 0x03
		twi->interface->MASTER.DATA = data;
 4ba:	17 96       	adiw	r26, 0x07	; 7
 4bc:	8c 93       	st	X, r24
		++twi->bytesWritten;
 4be:	85 89       	ldd	r24, Z+21	; 0x15
 4c0:	8f 5f       	subi	r24, 0xFF	; 255
 4c2:	85 8b       	std	Z+21, r24	; 0x15
 4c4:	0e c0       	rjmp	.+28     	; 0x4e2 <TWI_MasterWriteHandler+0x5e>
	}

	/* If bytes to read, send repeated START condition + Address +
	 * 'R/_W = 1'
	 */
	else if (twi->bytesRead < bytesToRead) {
 4c6:	86 89       	ldd	r24, Z+22	; 0x16
 4c8:	82 17       	cp	r24, r18
 4ca:	28 f4       	brcc	.+10     	; 0x4d6 <TWI_MasterWriteHandler+0x52>
		uint8_t readAddress = twi->address | 0x01;
 4cc:	82 81       	ldd	r24, Z+2	; 0x02
 4ce:	81 60       	ori	r24, 0x01	; 1
		twi->interface->MASTER.ADDR = readAddress;
 4d0:	16 96       	adiw	r26, 0x06	; 6
 4d2:	8c 93       	st	X, r24
 4d4:	06 c0       	rjmp	.+12     	; 0x4e2 <TWI_MasterWriteHandler+0x5e>
	}

	/* If transaction finished, send STOP condition and set RESULT OK. */
	else {
		twi->interface->MASTER.CTRLC = TWI_MASTER_CMD_STOP_gc;
 4d6:	83 e0       	ldi	r24, 0x03	; 3
 4d8:	13 96       	adiw	r26, 0x03	; 3
 4da:	8c 93       	st	X, r24
 *  \param twi     The TWI_Master_t struct instance.
 *  \param result  The result of the operation.
 */
void TWI_MasterTransactionFinished(TWI_Master_t *twi, uint8_t result)
{
	twi->result = result;
 4dc:	81 e0       	ldi	r24, 0x01	; 1
 4de:	80 8f       	std	Z+24, r24	; 0x18
	twi->status = TWIM_STATUS_READY;
 4e0:	17 8a       	std	Z+23, r1	; 0x17
	/* If transaction finished, send STOP condition and set RESULT OK. */
	else {
		twi->interface->MASTER.CTRLC = TWI_MASTER_CMD_STOP_gc;
		TWI_MasterTransactionFinished(twi, TWIM_RESULT_OK);
	}
}
 4e2:	df 91       	pop	r29
 4e4:	cf 91       	pop	r28
 4e6:	08 95       	ret

000004e8 <TWI_MasterReadHandler>:
 *  reading bytes from the TWI slave.
 *
 *  \param twi The TWI_Master_t struct instance.
 */
void TWI_MasterReadHandler(TWI_Master_t *twi)
{
 4e8:	fc 01       	movw	r30, r24
	/* Fetch data if bytes to be read. */
	if (twi->bytesRead < TWIM_READ_BUFFER_SIZE) {
 4ea:	86 89       	ldd	r24, Z+22	; 0x16
 4ec:	88 30       	cpi	r24, 0x08	; 8
 4ee:	70 f4       	brcc	.+28     	; 0x50c <TWI_MasterReadHandler+0x24>
		uint8_t data = twi->interface->MASTER.DATA;
 4f0:	a0 81       	ld	r26, Z
 4f2:	b1 81       	ldd	r27, Z+1	; 0x01
 4f4:	17 96       	adiw	r26, 0x07	; 7
 4f6:	8c 91       	ld	r24, X
		twi->readData[twi->bytesRead] = data;
 4f8:	96 89       	ldd	r25, Z+22	; 0x16
 4fa:	df 01       	movw	r26, r30
 4fc:	a9 0f       	add	r26, r25
 4fe:	b1 1d       	adc	r27, r1
 500:	1b 96       	adiw	r26, 0x0b	; 11
 502:	8c 93       	st	X, r24
		twi->bytesRead++;
 504:	86 89       	ldd	r24, Z+22	; 0x16
 506:	8f 5f       	subi	r24, 0xFF	; 255
 508:	86 8b       	std	Z+22, r24	; 0x16
 50a:	08 c0       	rjmp	.+16     	; 0x51c <TWI_MasterReadHandler+0x34>
	}

	/* If buffer overflow, issue STOP and BUFFER_OVERFLOW condition. */
	else {
		twi->interface->MASTER.CTRLC = TWI_MASTER_CMD_STOP_gc;
 50c:	a0 81       	ld	r26, Z
 50e:	b1 81       	ldd	r27, Z+1	; 0x01
 510:	83 e0       	ldi	r24, 0x03	; 3
 512:	13 96       	adiw	r26, 0x03	; 3
 514:	8c 93       	st	X, r24
 *  \param twi     The TWI_Master_t struct instance.
 *  \param result  The result of the operation.
 */
void TWI_MasterTransactionFinished(TWI_Master_t *twi, uint8_t result)
{
	twi->result = result;
 516:	82 e0       	ldi	r24, 0x02	; 2
 518:	80 8f       	std	Z+24, r24	; 0x18
	twi->status = TWIM_STATUS_READY;
 51a:	17 8a       	std	Z+23, r1	; 0x17
		twi->interface->MASTER.CTRLC = TWI_MASTER_CMD_STOP_gc;
		TWI_MasterTransactionFinished(twi, TWIM_RESULT_BUFFER_OVERFLOW);
	}

	/* Local variable used in if test to avoid compiler warning. */
	uint8_t bytesToRead = twi->bytesToRead;
 51c:	94 89       	ldd	r25, Z+20	; 0x14

	/* If more bytes to read, issue ACK and start a byte read. */
	if (twi->bytesRead < bytesToRead) {
 51e:	86 89       	ldd	r24, Z+22	; 0x16
 520:	89 17       	cp	r24, r25
 522:	30 f4       	brcc	.+12     	; 0x530 <TWI_MasterReadHandler+0x48>
		twi->interface->MASTER.CTRLC = TWI_MASTER_CMD_RECVTRANS_gc;
 524:	01 90       	ld	r0, Z+
 526:	f0 81       	ld	r31, Z
 528:	e0 2d       	mov	r30, r0
 52a:	82 e0       	ldi	r24, 0x02	; 2
 52c:	83 83       	std	Z+3, r24	; 0x03
 52e:	08 95       	ret
	}

	/* If transaction finished, issue NACK and STOP condition. */
	else {
		twi->interface->MASTER.CTRLC = TWI_MASTER_ACKACT_bm |
 530:	a0 81       	ld	r26, Z
 532:	b1 81       	ldd	r27, Z+1	; 0x01
 534:	87 e0       	ldi	r24, 0x07	; 7
 536:	13 96       	adiw	r26, 0x03	; 3
 538:	8c 93       	st	X, r24
 *  \param twi     The TWI_Master_t struct instance.
 *  \param result  The result of the operation.
 */
void TWI_MasterTransactionFinished(TWI_Master_t *twi, uint8_t result)
{
	twi->result = result;
 53a:	81 e0       	ldi	r24, 0x01	; 1
 53c:	80 8f       	std	Z+24, r24	; 0x18
	twi->status = TWIM_STATUS_READY;
 53e:	17 8a       	std	Z+23, r1	; 0x17
 540:	08 95       	ret

00000542 <TWI_MasterInterruptHandler>:
 *
 *  \param twi  The TWI_Master_t struct instance.
 */
void TWI_MasterInterruptHandler(TWI_Master_t *twi)
{
	uint8_t currentStatus = twi->interface->MASTER.STATUS;
 542:	dc 01       	movw	r26, r24
 544:	ed 91       	ld	r30, X+
 546:	fc 91       	ld	r31, X
 548:	24 81       	ldd	r18, Z+4	; 0x04

	/* If arbitration lost or bus error. */
	if ((currentStatus & TWI_MASTER_ARBLOST_bm) ||
 54a:	32 2f       	mov	r19, r18
 54c:	3c 70       	andi	r19, 0x0C	; 12
 54e:	19 f0       	breq	.+6      	; 0x556 <TWI_MasterInterruptHandler+0x14>
	    (currentStatus & TWI_MASTER_BUSERR_bm)) {

		TWI_MasterArbitrationLostBusErrorHandler(twi);
 550:	0e 94 30 02 	call	0x460	; 0x460 <TWI_MasterArbitrationLostBusErrorHandler>
 554:	08 95       	ret
	}

	/* If master write interrupt. */
	else if (currentStatus & TWI_MASTER_WIF_bm) {
 556:	26 ff       	sbrs	r18, 6
 558:	03 c0       	rjmp	.+6      	; 0x560 <TWI_MasterInterruptHandler+0x1e>
		TWI_MasterWriteHandler(twi);
 55a:	0e 94 42 02 	call	0x484	; 0x484 <TWI_MasterWriteHandler>
 55e:	08 95       	ret
	}

	/* If master read interrupt. */
	else if (currentStatus & TWI_MASTER_RIF_bm) {
 560:	22 23       	and	r18, r18
 562:	1c f4       	brge	.+6      	; 0x56a <TWI_MasterInterruptHandler+0x28>
		TWI_MasterReadHandler(twi);
 564:	0e 94 74 02 	call	0x4e8	; 0x4e8 <TWI_MasterReadHandler>
 568:	08 95       	ret
 *  \param twi     The TWI_Master_t struct instance.
 *  \param result  The result of the operation.
 */
void TWI_MasterTransactionFinished(TWI_Master_t *twi, uint8_t result)
{
	twi->result = result;
 56a:	26 e0       	ldi	r18, 0x06	; 6
 56c:	fc 01       	movw	r30, r24
 56e:	20 8f       	std	Z+24, r18	; 0x18
	twi->status = TWIM_STATUS_READY;
 570:	17 8a       	std	Z+23, r1	; 0x17
 572:	08 95       	ret

00000574 <_exit>:
 574:	f8 94       	cli

00000576 <__stop_program>:
 576:	ff cf       	rjmp	.-2      	; 0x576 <__stop_program>
