(window.webpackJsonp=window.webpackJsonp||[]).push([[22],{294:function(i,v,l){i.exports=l.p+"assets/img/diagram.c6864503.png"},309:function(i,v,l){"use strict";l.r(v);var _=l(14),t=Object(_.a)({},(function(){var i=this,v=i._self._c;return v("ContentSlotsDistributor",{attrs:{"slot-key":i.$parent.slotKey}},[v("h1",{attrs:{id:"后端概述"}},[v("a",{staticClass:"header-anchor",attrs:{href:"#后端概述"}},[i._v("#")]),i._v(" 后端概述")]),i._v(" "),v("h2",{attrs:{id:"eda发展历史"}},[v("a",{staticClass:"header-anchor",attrs:{href:"#eda发展历史"}},[i._v("#")]),i._v(" EDA发展历史")]),i._v(" "),v("ol",[v("li",[v("p",[i._v("手绘版图：早期直接动手处理每一个晶体管->晶体管越来越多，工程师顶不住了")])]),i._v(" "),v("li",[v("p",[i._v("单元库：单元库包含了预先设计好的各种逻辑门，可以当做模板直接调用以简化工作，而且让设计容易从一个晶圆厂移植到另一家。")])]),i._v(" "),v("li",[v("p",[i._v("综合工具DC:直接写RTL代码（Verilog, VHDL,Chisel…）,通过逻辑综合工具自动转化成门级网表。")])])]),i._v(" "),v("h2",{attrs:{id:"后端设计流程"}},[v("a",{staticClass:"header-anchor",attrs:{href:"#后端设计流程"}},[i._v("#")]),i._v(" 后端设计流程")]),i._v(" "),v("p",[v("img",{attrs:{src:l(294),alt:"An image"}})]),i._v(" "),v("p",[i._v("后端设计一般指芯片设计中从网表或RTL代码生成到可生产制造的GDS的设计过程。主要包括综合、布局与布线、以及Signoff阶段的静态时序分析、物理验证、形式化验证等阶段。")]),i._v(" "),v("ul",[v("li",[v("p",[i._v("综合：将RTL通过综合工具、工艺库等生成门级网表代码，为后续布局布线提供必要条件。 通过面积、时序、功能三方面对综合的结果进行评估。")])]),i._v(" "),v("li",[v("p",[i._v("布局与布线：")]),i._v(" "),v("p",[i._v("1.数据准备:")]),i._v(" "),v("ul",[v("li",[i._v("Netlist,Physical library,Timing library,Technology file,SDC(constraints)")])]),i._v(" "),v("p",[i._v("2.布局：")]),i._v(" "),v("ul",[v("li",[i._v("Floorplan：规划芯片的面积，规划电源网络，摆放物理单元等。")]),i._v(" "),v("li",[i._v("Place：摆放综合后的门级网表，进行时序优化，判断是否有足够的绕线资源等。")])]),i._v(" "),v("p",[i._v("3.布线：")]),i._v(" "),v("ul",[v("li",[v("p",[i._v("CTS：生成实际的时钟树，把时钟信号送到时序单元，使时钟到每个寄存器的延时趋于一致。")])]),i._v(" "),v("li",[v("p",[i._v("Route：通过走线通道完成所有绕线工作，计算实际延迟，判断时序是否满足要求。")])])]),i._v(" "),v("p",[i._v("4.可造性设计（DFM）:")]),i._v(" "),v("ul",[v("li",[i._v("DFM via insertion, Filler cell insertion, Dummy metal insertion ...")])])]),i._v(" "),v("li",[v("p",[i._v("寄生参数抽取（RC extraction）：提取版图上因为互联而产生的寄生电阻和电容，创建一个关于电路的精准模拟模型，对保证数据的延时、信号的完整性、功耗等电路性能具有关键作用")])]),i._v(" "),v("li",[v("p",[i._v("静态时序分析（STA）：通过遍历所有的约束路径，基于时序的最差条件进行时序分析。")]),i._v(" "),v("ol",[v("li",[i._v("setup检查：保证数据比时钟触发沿提前到达寄存器。")]),i._v(" "),v("li",[i._v("hold检查：让下个时钟触发沿采集的数据不在当前时钟触发沿到达。")])])]),i._v(" "),v("li",[v("p",[i._v("物理验证：检查是否满足工艺节点可制造的要求。需要验证以下三项内容：")]),i._v(" "),v("ol",[v("li",[i._v("DRC：验证是否满足工艺的设计规则")]),i._v(" "),v("li",[i._v("Antenna Check：排除会产生电荷聚集的点，避免离子注入和刻蚀等工艺的影响，同时避免聚集的电荷破坏击穿薄的氧化绝缘层，导致电路失效。")]),i._v(" "),v("li",[i._v("LVS：保证gds所代表的电路和设计的网表逻辑的一致性，电气性能的正确性。")])])]),i._v(" "),v("li",[v("p",[i._v("电源完整性：PG network connectivity, Power consumption, IR drop analysis, EM analysis")])]),i._v(" "),v("li",[v("p",[i._v("形式化验证：比较前后两个电路代码的设计逻辑是否等价，实现数据同参考数据的所有compare point进行比较，得出是否所有点逻辑一致。 当每次网表发生变更时，均需要进行形式化验证。")])])])])}),[],!1,null,null,null);v.default=t.exports}}]);