FIRRTL version 3.2.0
circuit MyTop :
  module MyTop :
  intmodule MyIntrinsicModule_xhello_y64 :
    input foo: UInt
    output bar: UInt<4>
    output baz: SInt<8>
    intrinsic = IntrinsicName
    parameter x = "hello"
    parameter y = 42
