一个简单寄存器的verilog的组合逻辑电路实现  
