# Serie 0 - FSM en HDL

En esta serie se implementaron las **m√°quinas de estado finito (FSM)** del primer parcial en **SystemVerilog** usando **Vivado**.

## Contenido
- [`FSM1`](./Vivado/FSM1.sv)
- [`FSM2`](./Vivado/FSM2.sv)
- [`Top`](./Vivado/Top.sv)

## Video
- [Video Serie 0](https://youtu.be/4zIyIRiycw0)
