# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../progettoRetiLogiche.srcs/sources_1/new/project_reti_logiche.vhd" \
"../../../../../../../OneDrive - Politecnico di Milano/AC 2022-2023 Ing. Info/Progetti/Reti Logiche/tb_example23_agg.vhd" \

# Do not sort compile order
nosort
