+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; fpga_top_inst|modulation_inst|reciever_inst|receiv_ins                          ; 30    ; 0              ; 1            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|sync_inst                           ; 31    ; 0              ; 2            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|demod_inst|mod_inst|u_mod_interface ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|demod_inst|mod_inst|im_deshaper     ; 17    ; 0              ; 13           ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|demod_inst|mod_inst|re_deshaper     ; 17    ; 0              ; 13           ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|demod_inst|mod_inst|im_deconv       ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|demod_inst|mod_inst|re_deconv       ; 17    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|demod_inst|mod_inst                 ; 32    ; 16             ; 0            ; 16             ; 19     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|demod_inst                          ; 31    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst|buff_inst                           ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|reciever_inst                                     ; 31    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|debug_inst                            ; 3     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|cos_inst                              ; 2     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|sin_inst                              ; 2     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|mod_inst|tx_mod_inst|u_mod_interface  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|mod_inst|tx_mod_inst|im_shaper        ; 5     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|mod_inst|tx_mod_inst|re_shaper        ; 5     ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|mod_inst|tx_mod_inst                  ; 5     ; 16             ; 0            ; 16             ; 47     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|mod_inst                              ; 5     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst|buff_inst                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|sender_inst                                       ; 6     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|pll_inst|ip_pll_inst                              ; 2     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst|pll_inst                                          ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_top_inst|modulation_inst                                                   ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 72    ; 0              ; 7            ; 0                ; 7                 ;
; fpga_top_inst                                                                   ; 16    ; 4              ; 9            ; 4              ; 10     ; 4               ; 4             ; 4               ; 72    ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
