# 👋 Hi there, I'm JOYUA

I'm a senior undergraduate majoring in Electrical and Electronics Engineering, specializing in **digital circuit design**, **Verilog RTL development**, and **PPA-optimized hardware implementation**.

🔧 I’ve designed and verified:
- 16-bit Carry Select Adder (RTL + layout + exhaustive verification with 2³³ cases)
- Approximate Multipliers for energy-efficient hardware
- 16-bit Microprocessor and FSM-based secure access logic


🛠 Tools & Skills:
- Verilog, Vivado, Cadence Virtuoso, HSPICE, Python
- RTL-to-layout flow, post-layout simulation, waveform analysis
- Full-functional verification using Python-based testbench

🚀 Upcoming Projects:
- **CNN accelerator** (Conv + ReLU + Pooling with Approximate MAC)
- **Secure Microprocessor with UART-based Tamper FSM**
- **Integrated DSP system with FIR + FFT + MAC**


📫 Contact:
- Email: kil0886@naver.com
- GitHub: [github.com/joyua](https://github.com/joyua)

---


전자공학과 4학년에 재학 중이며,  
**디지털 회로 설계**, **Verilog RTL 구현**, **PPA 최적화 기반 하드웨어 개발**을 중심으로 프로젝트를 수행해왔습니다.

🔧 지금까지 수행한 주요 설계:
- 16bit Carry Select Adder (RTL 설계 + Layout 최적화 + 2³³개 입력 exhaustive 검증)
- 전력 효율을 고려한 근사 곱셈기 구조
- FSM 기반 인증 논리 포함 Microprocessor 설계

🛠 활용 툴 및 스킬:
- Verilog, Vivado, Cadence Virtuoso, HSPICE, Python
- RTL-to-layout 흐름 및 post-layout 시뮬레이션 검증
- Python 기반 테스트벤치를 활용한 전수검증

🚀 앞으로 진행할 예정인 프로젝트:
- **CNN 가속기 설계** (Conv + ReLU + Pooling + Approximate MAC 구조)
- **UART 인증 기반 Tamper-Proof Microprocessor**
- **FIR + FFT + MAC 통합 신호처리 시스템**


📫 Contact:
- Email: kil0886@naver.com
- GitHub: [github.com/joyua](https://github.com/joyua)

  
> “정확한 회로 설계를 넘어, **최적화되고 실현 가능한 디지털 시스템**을 만드는 것을 목표로 합니다.”

