TimeQuest Timing Analyzer report for CUDoom
Fri May 10 12:25:14 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'V0|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'V0|altpll_component|pll|clk[2]'
 14. Slow Model Hold: 'V0|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'V0|altpll_component|pll|clk[2]'
 16. Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'
 17. Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'
 18. Slow Model Removal: 'V0|altpll_component|pll|clk[1]'
 19. Slow Model Removal: 'V0|altpll_component|pll|clk[2]'
 20. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 21. Slow Model Minimum Pulse Width: 'Clk_50'
 22. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'V0|altpll_component|pll|clk[1]'
 38. Fast Model Setup: 'V0|altpll_component|pll|clk[2]'
 39. Fast Model Hold: 'V0|altpll_component|pll|clk[1]'
 40. Fast Model Hold: 'V0|altpll_component|pll|clk[2]'
 41. Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'
 42. Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'
 43. Fast Model Removal: 'V0|altpll_component|pll|clk[1]'
 44. Fast Model Removal: 'V0|altpll_component|pll|clk[2]'
 45. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 46. Fast Model Minimum Pulse Width: 'Clk_50'
 47. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 48. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; CUDoom                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; CUDoom.sdc    ; OK     ; Fri May 10 12:25:02 2013 ;
; cpu_0.sdc     ; OK     ; Fri May 10 12:25:02 2013 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                          ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; altera_reserved_tck            ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { altera_reserved_tck }            ;
; Clk_50                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLOCK_50 }                       ;
; V0|altpll_component|pll|clk[0] ; Generated ; 20.000  ; 50.0 MHz  ; -3.000 ; 7.000  ; 50.00      ; 1         ; 1           ; -54.0 ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[0] } ;
; V0|altpll_component|pll|clk[1] ; Generated ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[1] } ;
; V0|altpll_component|pll|clk[2] ; Generated ; 40.000  ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 45.22 MHz ; 45.22 MHz       ; V0|altpll_component|pll|clk[2] ;      ;
; 66.68 MHz ; 66.68 MHz       ; V0|altpll_component|pll|clk[1] ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 5.002  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.887 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 6.981  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 18.742 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 2.787  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 21.028 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.002 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done            ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 15.022     ;
; 5.269 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot             ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 14.755     ;
; 5.279 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw               ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 14.745     ;
; 5.387 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done            ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 14.641     ;
; 5.589 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done            ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 14.433     ;
; 5.654 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot             ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 14.374     ;
; 5.664 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw               ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 14.364     ;
; 5.856 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot             ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 14.166     ;
; 5.866 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw               ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 14.156     ;
; 5.929 ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[2]              ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 14.095     ;
; 5.963 ; ray_FSM:V8|rayDirX_sig[2]                                ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 14.087     ;
; 6.054 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done            ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[0]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.974     ;
; 6.059 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]               ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.972      ;
; 6.060 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done            ; new_doom:V1|cpu_0:the_cpu_0|M_bstatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.968     ;
; 6.081 ; ray_FSM:V8|rayPosX2[1]                                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 13.961     ;
; 6.119 ; ray_FSM:V8|rayPosX[0]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 13.947     ;
; 6.156 ; ray_FSM:V8|rayPosX2[1]                                   ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 13.885     ;
; 6.165 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.051      ; 13.851     ;
; 6.191 ; ray_FSM:V8|rayPosX2[1]                                   ; ray_FSM:V8|mapSpot2[1]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.010      ; 13.855     ;
; 6.194 ; ray_FSM:V8|rayDirX_sig[1]                                ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.023      ; 13.865     ;
; 6.203 ; ray_FSM:V8|rayDirX_sig[5]                                ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.023      ; 13.856     ;
; 6.240 ; ray_FSM:V8|rayPosY[17]                                   ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 13.786     ;
; 6.278 ; ray_FSM:V8|rayDirX_sig[5]                                ; ray_FSM:V8|mapSpot2[3]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.022      ; 13.780     ;
; 6.289 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a66~porta_datain_reg11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 13.744     ;
; 6.307 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.051      ; 13.709     ;
; 6.313 ; ray_FSM:V8|rayDirX_sig[5]                                ; ray_FSM:V8|mapSpot2[1]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.027      ; 13.750     ;
; 6.314 ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[2]              ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.714     ;
; 6.321 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot             ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[0]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.707     ;
; 6.324 ; ray_FSM:V8|rayPosX[14]                                   ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 13.702     ;
; 6.327 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot             ; new_doom:V1|cpu_0:the_cpu_0|M_bstatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.701     ;
; 6.331 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw               ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[0]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.697     ;
; 6.337 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw               ; new_doom:V1|cpu_0:the_cpu_0|M_bstatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.691     ;
; 6.355 ; ray_FSM:V8|rayPosY[17]                                   ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.018     ; 13.663     ;
; 6.357 ; ray_FSM:V8|rayPosX2[1]                                   ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.009      ; 13.688     ;
; 6.414 ; ray_FSM:V8|rayPosX[1]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.617     ;
; 6.424 ; ray_FSM:V8|rayPosX[4]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.609     ;
; 6.466 ; ray_FSM:V8|rayPosX[5]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.005      ; 13.575     ;
; 6.471 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27]              ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.565      ;
; 6.473 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[2] ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.558     ;
; 6.474 ; ray_FSM:V8|rayDirX_sig[2]                                ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 13.568     ;
; 6.479 ; ray_FSM:V8|rayDirX_sig[5]                                ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 13.583     ;
; 6.493 ; ray_FSM:V8|rayDirX_sig[1]                                ; ray_FSM:V8|mapSpot2[1]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.027      ; 13.570     ;
; 6.511 ; ray_FSM:V8|rayPosX[2]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.523     ;
; 6.516 ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[2]              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 13.506     ;
; 6.519 ; ray_FSM:V8|rayPosY[1]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.514     ;
; 6.534 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.051      ; 13.482     ;
; 6.552 ; ray_FSM:V8|rayDirX_sig[2]                                ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 13.480     ;
; 6.556 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg16 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.051      ; 13.460     ;
; 6.557 ; ray_FSM:V8|rayDirX_sig[2]                                ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.017     ; 13.462     ;
; 6.564 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg17 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.051      ; 13.452     ;
; 6.599 ; ray_FSM:V8|rayDirX_sig[1]                                ; ray_FSM:V8|mapSpot2[2]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.026      ; 13.463     ;
; 6.605 ; ray_FSM:V8|rayPosY2[1]                                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 13.438     ;
; 6.615 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]                  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.421      ;
; 6.620 ; ray_FSM:V8|rayPosX[0]                                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.415     ;
; 6.621 ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[20]             ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.002      ; 13.417     ;
; 6.623 ; ray_FSM:V8|rayPosY[3]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.029      ; 13.442     ;
; 6.626 ; ray_FSM:V8|rayPosY[2]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.023      ; 13.433     ;
; 6.630 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]                  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.406      ;
; 6.630 ; ray_FSM:V8|rayPosX[0]                                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.022      ; 13.428     ;
; 6.634 ; ray_FSM:V8|rayPosY[1]                                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 13.391     ;
; 6.641 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_or_div_done            ; new_doom:V1|cpu_0:the_cpu_0|M_status_reg_pie                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.387     ;
; 6.672 ; ray_FSM:V8|rayPosX[7]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 13.370     ;
; 6.673 ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[4]              ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 13.351     ;
; 6.689 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.051      ; 13.327     ;
; 6.692 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.051      ; 13.324     ;
; 6.693 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]               ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.338      ;
; 6.708 ; ray_FSM:V8|rayPosX[0]                                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.012      ; 13.340     ;
; 6.710 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26]              ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.326      ;
; 6.712 ; ray_FSM:V8|rayDirX_sig[0]                                ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 13.338     ;
; 6.738 ; ray_FSM:V8|rayPosY[3]                                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.021      ; 13.319     ;
; 6.741 ; ray_FSM:V8|rayPosY[2]                                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.015      ; 13.310     ;
; 6.743 ; ray_FSM:V8|rayDirX_sig[1]                                ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 13.307     ;
; 6.763 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18]              ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.273      ;
; 6.765 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18]              ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.271      ;
; 6.768 ; ray_FSM:V8|rayPosY[5]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 13.268     ;
; 6.774 ; ray_FSM:V8|rayPosY[0]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 13.292     ;
; 6.795 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27]              ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.241      ;
; 6.810 ; ray_FSM:V8|rayPosX[6]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.006      ; 13.232     ;
; 6.811 ; ray_FSM:V8|rayDirY_sig[1]                                ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 13.243     ;
; 6.829 ; ray_FSM:V8|rayPosY[17]                                   ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.028     ; 13.179     ;
; 6.830 ; ray_FSM:V8|rayPosX[3]                                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.204     ;
; 6.834 ; ray_FSM:V8|rayPosY[17]                                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.041     ; 13.161     ;
; 6.835 ; ray_FSM:V8|rayPosX[14]                                   ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.018     ; 13.183     ;
; 6.836 ; ray_FSM:V8|rayPosX[1]                                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.036     ; 13.164     ;
; 6.847 ; ray_FSM:V8|rayPosY[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.051      ; 13.169     ;
; 6.858 ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[2] ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.177     ;
; 6.858 ; ray_FSM:V8|rayPosX2[4]                                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.028      ; 13.206     ;
; 6.862 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]               ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.169      ;
; 6.865 ; ray_FSM:V8|rayPosX[4]                                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.034     ; 13.137     ;
; 6.865 ; ray_FSM:V8|rayPosX[1]                                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.158     ;
; 6.866 ; ray_FSM:V8|rayDirY_sig[2]                                ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.018      ; 13.188     ;
; 6.876 ; ray_FSM:V8|rayDirX_sig[3]                                ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.014      ; 13.174     ;
; 6.876 ; ray_FSM:V8|rayDirX_sig[0]                                ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.023      ; 13.183     ;
; 6.881 ; ray_FSM:V8|rayPosX2[2]                                   ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 13.162     ;
; 6.883 ; ray_FSM:V8|rayPosY[5]                                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.145     ;
; 6.889 ; ray_FSM:V8|rayPosY[0]                                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.022      ; 13.169     ;
; 6.894 ; ray_FSM:V8|rayDirX_sig[4]                                ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.023      ; 13.165     ;
; 6.894 ; ray_FSM:V8|rayPosX[4]                                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 13.131     ;
; 6.904 ; ray_FSM:V8|rayPosY2[1]                                   ; ray_FSM:V8|mapSpot2[1]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.011      ; 13.143     ;
; 6.906 ; ray_FSM:V8|rayPosX[22]                                   ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a66~porta_datain_reg14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.068      ; 13.127     ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                           ;
+--------+----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 17.887 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 22.133     ;
; 17.888 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.016     ; 22.132     ;
; 17.920 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.011     ; 22.105     ;
; 17.921 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.011     ; 22.104     ;
; 17.929 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 22.107     ;
; 17.930 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 22.106     ;
; 18.035 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 21.975     ;
; 18.036 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 21.974     ;
; 18.099 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 21.935     ;
; 18.100 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 21.934     ;
; 18.173 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.023     ; 21.840     ;
; 18.174 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.023     ; 21.839     ;
; 18.555 ; memcustom:V5|row_out[0]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.481     ;
; 18.556 ; memcustom:V5|row_out[0]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.480     ;
; 18.761 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.275     ;
; 18.794 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 21.247     ;
; 18.803 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 21.249     ;
; 18.818 ; memcustom:V5|row_out[1]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.011     ; 21.207     ;
; 18.819 ; memcustom:V5|row_out[1]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.011     ; 21.206     ;
; 18.841 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 21.206     ;
; 18.843 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 21.189     ;
; 18.855 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 21.192     ;
; 18.874 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 21.178     ;
; 18.876 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 21.161     ;
; 18.883 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 21.180     ;
; 18.885 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 21.163     ;
; 18.888 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 21.164     ;
; 18.897 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 21.166     ;
; 18.907 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 21.125     ;
; 18.909 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 21.117     ;
; 18.940 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 21.097     ;
; 18.949 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 21.099     ;
; 18.973 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.014      ; 21.077     ;
; 18.989 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 21.048     ;
; 18.991 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 21.031     ;
; 19.003 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 21.034     ;
; 19.047 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.007     ; 20.982     ;
; 19.053 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 21.008     ;
; 19.055 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.010      ; 20.991     ;
; 19.055 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 20.967     ;
; 19.067 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 20.994     ;
; 19.119 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.010      ; 20.927     ;
; 19.127 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.913     ;
; 19.129 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.011     ; 20.896     ;
; 19.141 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.899     ;
; 19.151 ; memcustom:V5|read_code.F   ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.039     ; 20.846     ;
; 19.152 ; memcustom:V5|read_code.F   ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.039     ; 20.845     ;
; 19.193 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.011     ; 20.832     ;
; 19.200 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 20.836     ;
; 19.216 ; memcustom:V5|read_code.E   ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.039     ; 20.781     ;
; 19.217 ; memcustom:V5|read_code.E   ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.039     ; 20.780     ;
; 19.233 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 20.808     ;
; 19.238 ; memcustom:V5|read_code.A   ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.039     ; 20.759     ;
; 19.239 ; memcustom:V5|read_code.A   ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.039     ; 20.758     ;
; 19.242 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.810     ;
; 19.348 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.678     ;
; 19.412 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.014      ; 20.638     ;
; 19.429 ; memcustom:V5|row_out[0]    ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.623     ;
; 19.486 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.007     ; 20.543     ;
; 19.509 ; memcustom:V5|row_out[0]    ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 20.554     ;
; 19.511 ; memcustom:V5|row_out[0]    ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 20.537     ;
; 19.522 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 20.525     ;
; 19.523 ; memcustom:V5|row_out[0]    ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 20.540     ;
; 19.555 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.497     ;
; 19.564 ; tex_gen:V3|tex_addr_out[5] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.024      ; 20.496     ;
; 19.564 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 20.499     ;
; 19.573 ; tex_gen:V3|tex_addr_out[5] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.024      ; 20.487     ;
; 19.575 ; memcustom:V5|row_out[0]    ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 20.473     ;
; 19.599 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 20.448     ;
; 19.632 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.420     ;
; 19.641 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 20.422     ;
; 19.649 ; tex_gen:V3|tex_addr_out[3] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.028      ; 20.415     ;
; 19.658 ; tex_gen:V3|tex_addr_out[3] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.028      ; 20.406     ;
; 19.670 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 20.367     ;
; 19.692 ; memcustom:V5|row_out[1]    ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 20.349     ;
; 19.734 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 20.327     ;
; 19.747 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 20.290     ;
; 19.752 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 20.295     ;
; 19.772 ; memcustom:V5|row_out[1]    ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.280     ;
; 19.774 ; memcustom:V5|row_out[1]    ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 20.263     ;
; 19.785 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.267     ;
; 19.786 ; memcustom:V5|row_out[1]    ; tex_gen:V3|tex_addr_out[11] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.266     ;
; 19.794 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 20.269     ;
; 19.808 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.232     ;
; 19.811 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 20.250     ;
; 19.829 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 20.218     ;
; 19.835 ; tex_gen:V3|tex_addr_out[2] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 20.214     ;
; 19.838 ; memcustom:V5|row_out[1]    ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 20.199     ;
; 19.844 ; tex_gen:V3|tex_addr_out[2] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 20.205     ;
; 19.862 ; memcustom:V5|row_out[4]    ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.190     ;
; 19.868 ; memcustom:V5|row_out[0]    ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.184     ;
; 19.871 ; memcustom:V5|row_out[5]    ; tex_gen:V3|tex_addr_out[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.027      ; 20.192     ;
; 19.885 ; memcustom:V5|row_out[6]    ; tex_gen:V3|tex_addr_out[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.155     ;
; 19.895 ; memcustom:V5|read_code.B   ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.039     ; 20.102     ;
; 19.896 ; memcustom:V5|read_code.B   ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.039     ; 20.101     ;
; 19.900 ; memcustom:V5|row_out[2]    ; tex_gen:V3|tex_addr_out[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 20.137     ;
; 19.932 ; tex_gen:V3|tex_addr_out[0] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.024      ; 20.128     ;
; 19.941 ; tex_gen:V3|tex_addr_out[0] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.024      ; 20.119     ;
; 19.964 ; memcustom:V5|row_out[3]    ; tex_gen:V3|tex_addr_out[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 20.097     ;
; 19.967 ; memcustom:V5|row_out[7]    ; tex_gen:V3|tex_addr_out[10] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 20.078     ;
+--------+----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                          ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                          ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                             ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_reg_firsttransfer                                                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_reg_firsttransfer                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[1]                                                                                                       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[1]                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.782      ;
; 0.520 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.786      ;
; 0.536 ; de2_vga_raster:V2|vga_vblank                                                                                           ; memcustom:V5|blank_prev                                                                                                        ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.537 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; de2_vga_raster:V2|vga_vblank                                                                                           ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.804      ;
; 0.645 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[50]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 0.908      ;
; 0.660 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[0]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.926      ;
; 0.662 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.928      ;
; 0.717 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.982      ;
; 0.730 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[0]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.995      ;
; 0.731 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 1.011      ;
; 0.787 ; memcustom:V5|blank_prev                                                                                                ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.053      ;
; 0.809 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.078      ;
; 0.818 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.084      ;
; 0.822 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.088      ;
; 0.827 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.093      ;
; 0.830 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.096      ;
; 0.835 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.101      ;
; 0.845 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[2]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.110      ;
; 0.848 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.115      ;
; 0.868 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Row[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 1.148      ;
; 0.869 ; de2_vga_raster:V2|Vcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Row_local[0]                                                                                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 1.149      ;
; 0.929 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[16]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.192      ;
; 0.929 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[15]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.192      ;
; 0.929 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[49]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.192      ;
; 0.930 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[48]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.193      ;
; 0.931 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[14]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.194      ;
; 0.931 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[54]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.194      ;
; 0.931 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[47]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.194      ;
; 0.936 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[19]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a8~porta_datain_reg2   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 1.192      ;
; 0.936 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.219      ;
; 0.936 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[196]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.193      ;
; 0.938 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[42]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.189      ;
; 0.940 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[22]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a8~porta_datain_reg5   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 1.196      ;
; 0.941 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[97]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.224      ;
; 0.941 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[94]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.224      ;
; 0.942 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[21]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a8~porta_datain_reg4   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 1.198      ;
; 0.942 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.205      ;
; 0.943 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[91]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.192      ;
; 0.944 ; de2_vga_raster:V2|Vcount[9]                                                                                            ; de2_vga_raster:V2|Vcount[9]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.210      ;
; 0.944 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[190]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg0 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.201      ;
; 0.949 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|Hcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.215      ;
; 0.949 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[194]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.206      ;
; 0.950 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|Hcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.216      ;
; 0.950 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|Hcount[9]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.216      ;
; 0.951 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[218]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 1.205      ;
; 0.951 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                                      ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.217      ;
; 0.952 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.222      ;
; 0.952 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[99]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.235      ;
; 0.952 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[90]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 1.210      ;
; 0.952 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.218      ;
; 0.953 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[220]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 1.207      ;
; 0.956 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.036      ; 1.226      ;
; 0.956 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[52]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.029      ; 1.219      ;
; 0.958 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.241      ;
; 0.958 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[191]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.215      ;
; 0.960 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[93]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.209      ;
; 0.960 ; de2_vga_raster:V2|Vcount[9]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 1.240      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[15]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a8~porta_datain_reg7      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.218      ;
; 0.969 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[184]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg14   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.220      ;
; 0.973 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[161]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg1    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.224      ;
; 0.974 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.225      ;
; 0.974 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[164]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg4    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.225      ;
; 0.975 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.049      ; 1.258      ;
; 0.977 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[162]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg2    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.228      ;
; 0.978 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg15   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.229      ;
; 0.978 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[93]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 1.236      ;
; 0.982 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 1.229      ;
; 0.984 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Col[0]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 1.256      ;
; 0.986 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                  ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 1.253      ;
; 0.988 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[221]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 1.242      ;
; 0.990 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 1.234      ;
; 0.993 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[165]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg5    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 1.237      ;
; 0.994 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg12   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 1.238      ;
; 0.995 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[91]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.024      ; 1.253      ;
; 0.999 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[15]                             ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a8~porta_datain_reg7      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 1.243      ;
; 1.003 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg15   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 1.247      ;
; 1.003 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[184]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg14   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 1.247      ;
; 1.003 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[161]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg1    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.010      ; 1.247      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                                                                                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 6.981  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.054      ;
; 6.981  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.054      ;
; 6.981  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.054      ;
; 6.981  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.054      ;
; 6.981  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.054      ;
; 6.981  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.054      ;
; 6.981  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.054      ;
; 6.981  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.053      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.053      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.053      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.053      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.053      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.053      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.053      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.053      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 6.982  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 3.054      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT24 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT16 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT17 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT18 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT19 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT20 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT22 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT23 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT26 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT25 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT27 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT28 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT29 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT21 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT30 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT31 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.046      ; 3.680      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.319 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.050      ; 3.684      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.507 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.045      ; 3.491      ;
; 16.515 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.192     ; 3.217      ;
; 16.515 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.192     ; 3.217      ;
; 16.515 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.192     ; 3.217      ;
; 16.515 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.192     ; 3.217      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 18.742 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.294      ;
; 18.742 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.294      ;
; 18.742 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.294      ;
; 18.742 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.294      ;
; 18.742 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.294      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                                                                                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[6]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[7]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.052      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.052      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.062      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.062      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.062      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_iw[11]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.062      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_direct                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.066      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.062      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[24]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[19]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[20]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[25]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.052      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.052      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[26]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_wr_dst_reg_from_D                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[4]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[31]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[30]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[2]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[3]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[29]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src1_hazard_M                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall_d1                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall_d2                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall_d3                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_hazard_M                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[4]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_wr_dst_reg                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[2]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[3]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[0]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.052      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[18]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.062      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[4]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_wr_dst_reg                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[3]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[2]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.015      ; 3.068      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[16]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.051      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[9]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.022      ; 3.075      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[1]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_crst                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.066      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_retaddr                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.066      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[1]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.052      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[10]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[4]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 3.063      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[21]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.051      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_right_arith                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.066      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[31]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_rot_fill_bit                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.066      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[21]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src1_prelim[21]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[2]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_iw[8]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[4]                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 3.063      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src1_prelim[4]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 3.063      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[3]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[4]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_iw[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.052      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[5]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[7]                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.062      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[25]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.051      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[25]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[11]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 3.057      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[9]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[11]                                                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 3.062      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[6]                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[28]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.051      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[10]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 3.065      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[11]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.066      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_pc[12]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_pc[12]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_iw[18]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 3.052      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[20]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src1_prelim[20]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.066      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.023      ; 3.076      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|d1_reasons_to_wait                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.021      ; 3.074      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_saved_chosen_master_vector[1]                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 3.073      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 3.073      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.007      ; 3.060      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_pc[13]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_iw[19]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 3.067      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[13]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 3.066      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_prelim[31]                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 3.064      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[30]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.051      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[29]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.051      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[29]                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 3.061      ;
; 2.787 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[27]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 3.051      ;
+-------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 21.028 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.294      ;
; 21.028 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.294      ;
; 21.028 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.294      ;
; 21.028 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.294      ;
; 21.028 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.294      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162  ; 1.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158  ; 1.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149  ; 1.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.540  ; 7.540  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.879  ; 7.879  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 8.594  ; 8.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.769  ; 7.769  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.594  ; 8.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.976  ; 7.976  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.524  ; 7.524  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.728  ; 7.728  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.854  ; 7.854  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.944  ; 7.944  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.699  ; 7.699  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.880  ; 7.880  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.022  ; 8.022  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.772  ; 7.772  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.493  ; 8.493  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 8.071  ; 8.071  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.763  ; 7.763  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 7.569  ; 7.569  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.443  ; 7.443  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.600 ; 10.600 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 8.192  ; 8.192  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.031  ; 8.031  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.203  ; 8.203  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 9.794  ; 9.794  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 9.998  ; 9.998  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 9.867  ; 9.867  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.600 ; 10.600 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 9.878  ; 9.878  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.461  ; 7.461  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.630  ; 7.630  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.491  ; 7.491  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 9.623  ; 9.623  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.698  ; 9.698  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 9.442  ; 9.442  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 9.626  ; 9.626  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 9.623  ; 9.623  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+---------+---------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                ;
+--------------+------------+---------+---------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.985  ; -0.985  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.998  ; -0.998  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -1.028  ; -1.028  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -1.028  ; -1.028  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.994  ; -0.994  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -1.009  ; -1.009  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -1.009  ; -1.009  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -1.019  ; -1.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -1.019  ; -1.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.985  ; -0.985  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -7.310  ; -7.310  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -7.649  ; -7.649  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -6.057  ; -6.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -6.164  ; -6.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -6.400  ; -6.400  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -6.482  ; -6.482  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -6.252  ; -6.252  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -6.339  ; -6.339  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -6.388  ; -6.388  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -7.193  ; -7.193  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.637  ; -6.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.080  ; -6.080  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.091  ; -6.091  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -6.209  ; -6.209  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -6.307  ; -6.307  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -6.163  ; -6.163  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -6.148  ; -6.148  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -6.057  ; -6.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -6.145  ; -6.145  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -6.670  ; -6.670  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -7.401  ; -7.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -7.400  ; -7.400  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -7.970  ; -7.970  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -9.563  ; -9.563  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -9.765  ; -9.765  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -9.633  ; -9.633  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -10.366 ; -10.366 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -9.644  ; -9.644  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.670  ; -6.670  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -6.999  ; -6.999  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -7.258  ; -7.258  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -9.392  ; -9.392  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -9.465  ; -9.465  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -9.208  ; -9.208  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -9.392  ; -9.392  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -9.389  ; -9.389  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+---------+---------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 8.026  ; 8.026  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 8.026  ; 8.026  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 6.507  ; 6.507  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 6.498  ; 6.498  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.826  ; 5.826  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.304  ; 6.304  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.542  ; 6.542  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 6.398  ; 6.398  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 7.070  ; 7.070  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 7.855  ; 7.855  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 6.469  ; 6.469  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 6.237  ; 6.237  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.661  ; 6.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.259  ; 9.259  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 7.270  ; 7.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.314  ; 8.314  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.596  ; 8.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.061  ; 9.061  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.653  ; 8.653  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 9.236  ; 9.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 9.185  ; 9.185  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.500  ; 8.500  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.894  ; 7.894  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 8.352  ; 8.352  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 9.149  ; 9.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 8.524  ; 8.524  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 8.981  ; 8.981  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 8.773  ; 8.773  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 9.259  ; 9.259  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.973  ; 7.973  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 8.243  ; 8.243  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 8.308  ; 8.308  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 10.095 ; 10.095 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 10.800 ; 10.800 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 7.521  ; 7.521  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 8.299  ; 8.299  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 9.230  ; 9.230  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 10.299 ; 10.299 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.764  ; 7.764  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 10.215 ; 10.215 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 10.100 ; 10.100 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 10.800 ; 10.800 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 9.356  ; 9.356  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 10.121 ; 10.121 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 10.035 ; 10.035 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 9.100  ; 9.100  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 9.327  ; 9.327  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 9.220  ; 9.220  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 7.748  ; 7.748  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 9.136  ; 9.136  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 10.078 ; 10.078 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 9.808  ; 9.808  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 10.101 ; 10.101 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 10.008 ; 10.008 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.185  ; 9.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 9.038  ; 9.038  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.206  ; 8.206  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.947  ; 8.947  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.185  ; 9.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.368  ; 8.368  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.705  ; 8.705  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.471  ; 8.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 9.028  ; 9.028  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.834  ; 8.834  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.862  ; 6.862  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.767  ; 6.767  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.534  ; 6.534  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.229  ; 7.229  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.340  ; 6.340  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.671  ; 6.671  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.876  ; 6.876  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.337  ; 6.337  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.594  ; 6.594  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 4.778  ; 4.778  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; Clk_50     ; 4.559  ; 4.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 4.778  ; 4.778  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.769  ; 4.769  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.100  ; 4.100  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.096  ; 4.096  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 4.061  ; 4.061  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.077  ; 4.077  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 4.062  ; 4.062  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 4.060  ; 4.060  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 6.571  ; 6.571  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 4.673  ; 4.673  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; Clk_50     ; 4.597  ; 4.597  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 4.342  ; 4.342  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 4.346  ; 4.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 4.556  ; 4.556  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.556  ; 4.556  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.673  ; 4.673  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.525  ; 4.525  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.323  ; 4.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 4.536  ; 4.536  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 5.943  ; 5.943  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 4.836  ; 4.836  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; Clk_50     ; 4.782  ; 4.782  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 4.829  ; 4.829  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 4.836  ; 4.836  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 4.811  ; 4.811  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 4.771  ; 4.771  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 4.744  ; 4.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 4.754  ; 4.754  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.765  ; 4.765  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 4.744  ; 4.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 5.697  ; 5.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 5.826  ; 5.826  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 8.026  ; 8.026  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 6.507  ; 6.507  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 6.498  ; 6.498  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.826  ; 5.826  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.304  ; 6.304  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.542  ; 6.542  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 6.398  ; 6.398  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 7.070  ; 7.070  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 7.855  ; 7.855  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 6.469  ; 6.469  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 6.237  ; 6.237  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.661  ; 6.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 6.801  ; 6.801  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 7.099  ; 7.099  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 6.983  ; 6.983  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.556  ; 7.556  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.778  ; 7.778  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.841  ; 7.841  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 7.648  ; 7.648  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 7.666  ; 7.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.699  ; 7.699  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.614  ; 7.614  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 7.107  ; 7.107  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 7.309  ; 7.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.109  ; 7.109  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.296  ; 7.296  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 7.192  ; 7.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.076  ; 7.076  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.245  ; 7.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.801  ; 6.801  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.066  ; 7.066  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 7.023  ; 7.023  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 5.952  ; 5.952  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 6.753  ; 6.753  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 5.952  ; 5.952  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 7.100  ; 7.100  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 7.106  ; 7.106  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.313  ; 7.313  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.323  ; 7.323  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 6.731  ; 6.731  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 6.679  ; 6.679  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 6.494  ; 6.494  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 6.450  ; 6.450  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 6.511  ; 6.511  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 6.733  ; 6.733  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 6.754  ; 6.754  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 7.248  ; 7.248  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 7.335  ; 7.335  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 7.364  ; 7.364  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 6.509  ; 6.509  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 4.949  ; 4.949  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 7.103  ; 7.103  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 5.193  ; 5.193  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 6.052  ; 6.052  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 6.798  ; 6.798  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 6.454  ; 6.454  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 6.052  ; 6.052  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 6.677  ; 6.677  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 6.599  ; 6.599  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 6.635  ; 6.635  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 6.612  ; 6.612  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 6.947  ; 6.947  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 6.552  ; 6.552  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.862  ; 6.862  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.767  ; 6.767  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.534  ; 6.534  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.229  ; 7.229  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.340  ; 6.340  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.671  ; 6.671  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.876  ; 6.876  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.337  ; 6.337  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.594  ; 6.594  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 4.060  ; 4.060  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; Clk_50     ; 4.559  ; 4.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 4.778  ; 4.778  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.769  ; 4.769  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.100  ; 4.100  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.096  ; 4.096  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 4.061  ; 4.061  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.077  ; 4.077  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 4.062  ; 4.062  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 4.060  ; 4.060  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 6.281  ; 6.281  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 4.323  ; 4.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; Clk_50     ; 4.597  ; 4.597  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 4.342  ; 4.342  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 4.346  ; 4.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 4.556  ; 4.556  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.556  ; 4.556  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.673  ; 4.673  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.525  ; 4.525  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.323  ; 4.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 4.536  ; 4.536  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 5.943  ; 5.943  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 4.744  ; 4.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; Clk_50     ; 4.782  ; 4.782  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 4.829  ; 4.829  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 4.836  ; 4.836  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 4.811  ; 4.811  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 4.771  ; 4.771  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 4.744  ; 4.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 4.754  ; 4.754  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.765  ; 4.765  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 4.744  ; 4.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 5.697  ; 5.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+--------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.874  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.164  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.194  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.194  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.164  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.164  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.164  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.164  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.178  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.148  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.178  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.178  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.874  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.874  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.884  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.884  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.137  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.198 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 10.953 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 10.752 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 10.752 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 10.732 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 10.687 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 10.482 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.482 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 10.472 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 10.467 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 10.467 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 10.467 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.467 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 10.218 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.218 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.208 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 10.198 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.874 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.164 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.194 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.194 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.164 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.164 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.164 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.164 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.178 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.148 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.178 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.178 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.874 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.874 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.884 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.884 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.137 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.383 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 6.138 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.937 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.937 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.917 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.872 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.667 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.667 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.657 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 5.652 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.652 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.652 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.652 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.403 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.403 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.393 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 5.383 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.194     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.194     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.178     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.148     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.178     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.178     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.884     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.884     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.137     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.198    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 10.953    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 10.752    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 10.752    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 10.732    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 10.687    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 10.482    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.482    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 10.472    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 10.467    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 10.467    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 10.467    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.467    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 10.218    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.218    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.208    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 10.198    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 3.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.194     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.194     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.164     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.178     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.148     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.178     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.178     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 3.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 3.874     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 3.884     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 3.884     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.137     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.383     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 6.138     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.937     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.937     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.917     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.872     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.667     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.667     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.657     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 5.652     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.652     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.652     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.652     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.403     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.403     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.393     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 5.383     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 8.145  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 30.598 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 8.233  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 19.298 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 1.507  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 20.582 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                             ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.145 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.881      ;
; 8.382 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.648      ;
; 8.388 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.642      ;
; 8.442 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.584      ;
; 8.444 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.586      ;
; 8.486 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.544      ;
; 8.487 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.543      ;
; 8.498 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.532      ;
; 8.530 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.500      ;
; 8.538 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.488      ;
; 8.575 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.455      ;
; 8.614 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.417      ;
; 8.620 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.410      ;
; 8.635 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.391      ;
; 8.647 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.383      ;
; 8.692 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.334      ;
; 8.693 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.333      ;
; 8.704 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.323      ;
; 8.706 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.324      ;
; 8.707 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.320      ;
; 8.708 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.322      ;
; 8.731 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.299      ;
; 8.735 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.295      ;
; 8.738 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.292      ;
; 8.750 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.281      ;
; 8.784 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.246      ;
; 8.822 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.208      ;
; 8.823 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.207      ;
; 8.828 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.202      ;
; 8.828 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.203      ;
; 8.838 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.188      ;
; 8.856 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.172      ;
; 8.858 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.172      ;
; 8.862 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.164      ;
; 8.863 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.167      ;
; 8.867 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.164      ;
; 8.870 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.004     ; 1.158      ;
; 8.874 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.156      ;
; 8.877 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.153      ;
; 8.891 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.139      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.128      ;
; 8.902 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.128      ;
; 8.910 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.120      ;
; 8.912 ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; new_doom:V1|cpu_0:the_cpu_0|M2_rot[26]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.123      ;
; 8.915 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.115      ;
; 8.918 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.112      ;
; 8.918 ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; new_doom:V1|cpu_0:the_cpu_0|M2_rot[10]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.003      ; 1.117      ;
; 8.931 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.100      ;
; 8.934 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.096      ;
; 8.938 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.093      ;
; 8.940 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.092      ;
; 8.948 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.079      ;
; 8.953 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.077      ;
; 8.953 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[1]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.074      ;
; 8.957 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.073      ;
; 8.957 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[26]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.073      ;
; 8.958 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.072      ;
; 8.966 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.066      ;
; 8.968 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[16]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.064      ;
; 8.979 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[23]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.051      ;
; 8.991 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.039      ;
; 8.991 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.039      ;
; 8.993 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.038      ;
; 8.994 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.036      ;
; 8.995 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.035      ;
; 8.999 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.031      ;
; 9.002 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.028      ;
; 9.002 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.030      ;
; 9.008 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.018      ;
; 9.011 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.015      ;
; 9.012 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.019      ;
; 9.016 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.015      ;
; 9.031 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.999      ;
; 9.034 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.993      ;
; 9.034 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.993      ;
; 9.036 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.996      ;
; 9.059 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.972      ;
; 9.063 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.968      ;
; 9.067 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[9]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.964      ;
; 9.071 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.955      ;
; 9.071 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.955      ;
; 9.071 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.960      ;
; 9.072 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.954      ;
; 9.073 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[25]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.958      ;
; 9.074 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.958      ;
; 9.074 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.956      ;
; 9.075 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[16]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.957      ;
; 9.078 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.953      ;
; 9.078 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[12]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.954      ;
; 9.078 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.954      ;
; 9.078 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.953      ;
; 9.079 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.952      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.951      ;
; 9.081 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.950      ;
; 9.082 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.950      ;
; 9.090 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.942      ;
; 9.095 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.935      ;
; 9.096 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.936      ;
; 9.097 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.933      ;
; 9.098 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.932      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 30.598 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 9.455      ;
; 30.604 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 9.449      ;
; 30.622 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.435      ;
; 30.628 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.429      ;
; 30.721 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.322      ;
; 30.726 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.331      ;
; 30.727 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.316      ;
; 30.732 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.325      ;
; 30.778 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 9.275      ;
; 30.784 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 9.269      ;
; 30.924 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.133      ;
; 30.925 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.132      ;
; 30.926 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 9.118      ;
; 30.932 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 9.112      ;
; 30.934 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.123      ;
; 30.939 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.118      ;
; 30.943 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.114      ;
; 30.948 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.095      ;
; 30.952 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.091      ;
; 30.955 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.088      ;
; 30.961 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.082      ;
; 30.981 ; tex_gen:V3|tex_addr_out[12] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.037      ; 9.088      ;
; 30.987 ; tex_gen:V3|tex_addr_out[12] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.037      ; 9.082      ;
; 30.998 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.045      ;
; 30.999 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.044      ;
; 31.018 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.039      ;
; 31.019 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 9.038      ;
; 31.024 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 9.019      ;
; 31.032 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.023      ; 9.023      ;
; 31.036 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.023      ; 9.019      ;
; 31.045 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 8.999      ;
; 31.054 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 8.990      ;
; 31.091 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 8.966      ;
; 31.104 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.908      ;
; 31.118 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.935      ;
; 31.119 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.934      ;
; 31.149 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.023      ; 8.906      ;
; 31.150 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.023      ; 8.905      ;
; 31.150 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.862      ;
; 31.158 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.885      ;
; 31.163 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.863      ;
; 31.165 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.023      ; 8.890      ;
; 31.166 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 8.856      ;
; 31.203 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.023      ; 8.852      ;
; 31.206 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.847      ;
; 31.208 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.835      ;
; 31.212 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.831      ;
; 31.215 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.811      ;
; 31.247 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.765      ;
; 31.252 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.791      ;
; 31.281 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.772      ;
; 31.283 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.741      ;
; 31.284 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 8.738      ;
; 31.289 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.754      ;
; 31.298 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.745      ;
; 31.324 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.729      ;
; 31.328 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.725      ;
; 31.332 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.680      ;
; 31.380 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.673      ;
; 31.381 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.672      ;
; 31.458 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 8.564      ;
; 31.477 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.576      ;
; 31.478 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.565      ;
; 31.479 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.564      ;
; 31.488 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.524      ;
; 31.508 ; memcustom:V5|row_out[4]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 8.514      ;
; 31.510 ; memcustom:V5|row_out[4]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 8.512      ;
; 31.516 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.527      ;
; 31.522 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.521      ;
; 31.526 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.527      ;
; 31.531 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.025      ; 8.526      ;
; 31.538 ; memcustom:V5|row_out[5]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 8.495      ;
; 31.540 ; memcustom:V5|row_out[5]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.001      ; 8.493      ;
; 31.541 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.512      ;
; 31.543 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.500      ;
; 31.543 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.469      ;
; 31.548 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.495      ;
; 31.550 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.503      ;
; 31.551 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.492      ;
; 31.569 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.484      ;
; 31.588 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.438      ;
; 31.593 ; memcustom:V5|row_out[7]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.425      ;
; 31.595 ; memcustom:V5|row_out[7]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 8.423      ;
; 31.606 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.437      ;
; 31.610 ; memcustom:V5|row_out[3]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 8.422      ;
; 31.612 ; memcustom:V5|row_out[3]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 8.420      ;
; 31.631 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.381      ;
; 31.633 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.020     ; 8.379      ;
; 31.636 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.023      ; 8.419      ;
; 31.647 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.396      ;
; 31.647 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.396      ;
; 31.656 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 8.387      ;
; 31.656 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 8.357      ;
; 31.659 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.394      ;
; 31.662 ; memcustom:V5|row_out[6]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.021     ; 8.349      ;
; 31.663 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.021      ; 8.390      ;
; 31.664 ; memcustom:V5|row_out[6]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.021     ; 8.347      ;
; 31.668 ; memcustom:V5|row_out[2]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.023     ; 8.341      ;
; 31.670 ; memcustom:V5|row_out[2]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.023     ; 8.339      ;
; 31.675 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 8.347      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                          ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|Scan_DAVi                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                          ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                             ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_reg_firsttransfer                                                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_reg_firsttransfer                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[1]                                                                                                       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[1]                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.389      ;
; 0.240 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.392      ;
; 0.247 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; de2_vga_raster:V2|vga_vblank                                                                                           ; memcustom:V5|blank_prev                                                                                                        ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; de2_vga_raster:V2|vga_vblank                                                                                           ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.400      ;
; 0.295 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[50]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.453      ;
; 0.325 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[0]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.493      ;
; 0.327 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.481      ;
; 0.336 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[0]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.487      ;
; 0.354 ; memcustom:V5|blank_prev                                                                                                ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.506      ;
; 0.362 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.528      ;
; 0.396 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.548      ;
; 0.407 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[2]                                                          ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.558      ;
; 0.408 ; de2_vga_raster:V2|Vcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Row_local[0]                                                                                             ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.575      ;
; 0.409 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Row[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.576      ;
; 0.417 ; de2_vga_raster:V2|Vcount[9]                                                                                            ; de2_vga_raster:V2|Vcount[9]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.569      ;
; 0.420 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|Hcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.572      ;
; 0.421 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|Hcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.573      ;
; 0.421 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|Hcount[9]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.573      ;
; 0.423 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[48]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.581      ;
; 0.424 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[16]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.582      ;
; 0.424 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[15]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.582      ;
; 0.424 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[54]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.582      ;
; 0.424 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[49]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg2  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.582      ;
; 0.424 ; de2_vga_raster:V2|Hcount[8]                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.576      ;
; 0.425 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[14]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.583      ;
; 0.425 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[47]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.583      ;
; 0.426 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                                      ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.578      ;
; 0.429 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 0.605      ;
; 0.430 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[19]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a8~porta_datain_reg2   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.581      ;
; 0.430 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.588      ;
; 0.430 ; de2_vga_raster:V2|Vcount[9]                                                                                            ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.597      ;
; 0.431 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[94]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 0.607      ;
; 0.431 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[196]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.582      ;
; 0.432 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[22]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a8~porta_datain_reg5   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.583      ;
; 0.432 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[97]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 0.608      ;
; 0.432 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[42]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a38~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.579      ;
; 0.433 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[21]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a8~porta_datain_reg4   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.584      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[190]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg0 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.586      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[91]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.581      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[194]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.588      ;
; 0.438 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[99]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 0.614      ;
; 0.438 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[52]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.020      ; 0.596      ;
; 0.441 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.605      ;
; 0.441 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 0.617      ;
; 0.442 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[191]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.593      ;
; 0.443 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Col[0]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.601      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[90]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.596      ;
; 0.444 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rdptr_g[1]                                                  ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.001      ; 0.597      ;
; 0.444 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.026      ; 0.608      ;
; 0.444 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[218]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.593      ;
; 0.445 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[220]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.594      ;
; 0.446 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[93]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.590      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[15]                             ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a8~porta_datain_reg7      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.595      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[184]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg14   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.595      ;
; 0.450 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[161]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg1    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.597      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.598      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[164]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg4    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.598      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a94~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 0.627      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[162]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg2    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.599      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg15   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.601      ;
; 0.456 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[93]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg8  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.609      ;
; 0.458 ; de2_vga_raster:V2|Hcount[6]                                                                                            ; de2_vga_raster:V2|Hcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.610      ;
; 0.467 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.005      ; 0.610      ;
; 0.467 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[221]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a187~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.616      ;
; 0.468 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.620      ;
; 0.468 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[165]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg5    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.608      ;
; 0.469 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg10   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.609      ;
; 0.470 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg12   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.610      ;
; 0.470 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[91]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a85~porta_datain_reg6  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 0.623      ;
; 0.474 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[15]                             ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a8~porta_datain_reg7      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.614      ;
; 0.474 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[161]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a160~porta_datain_reg1    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 0.614      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.233  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.800      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.800      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.800      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.800      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.800      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.800      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.800      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.001      ; 1.799      ;
; 8.234  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.002      ; 1.800      ;
; 17.900 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.177     ; 1.888      ;
; 17.900 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.177     ; 1.888      ;
; 17.900 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.177     ; 1.888      ;
; 17.900 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.186     ; 1.879      ;
; 17.900 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.186     ; 1.879      ;
; 17.900 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.186     ; 1.879      ;
; 17.900 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.186     ; 1.879      ;
; 17.917 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.142     ; 1.906      ;
; 17.917 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.142     ; 1.906      ;
; 17.917 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.142     ; 1.906      ;
; 17.917 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.142     ; 1.906      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.154     ; 1.893      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.149     ; 1.898      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.145     ; 1.902      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.154     ; 1.893      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.149     ; 1.898      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.149     ; 1.898      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.154     ; 1.893      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.154     ; 1.893      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.149     ; 1.898      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.145     ; 1.902      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.145     ; 1.902      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.145     ; 1.902      ;
; 17.918 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[3]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.139     ; 1.908      ;
; 17.919 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 1.886      ;
; 17.919 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 1.886      ;
; 17.919 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 1.886      ;
; 17.919 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 1.886      ;
; 17.920 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.167     ; 1.878      ;
; 17.920 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.167     ; 1.878      ;
; 17.920 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.167     ; 1.878      ;
; 17.920 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.176     ; 1.869      ;
; 17.920 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.176     ; 1.869      ;
; 17.920 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.176     ; 1.869      ;
; 17.920 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.176     ; 1.869      ;
; 17.920 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.167     ; 1.878      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[8]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.156     ; 1.877      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[11]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 1.882      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[15]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.147     ; 1.886      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[7]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.156     ; 1.877      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[14]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 1.882      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[12]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 1.882      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[9]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.156     ; 1.877      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[10]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.156     ; 1.877      ;
; 17.932 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[13]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 1.882      ;
; 17.933 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[3]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.162     ; 1.870      ;
; 17.933 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[6]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.162     ; 1.870      ;
; 17.933 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[4]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.162     ; 1.870      ;
; 17.933 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[5]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.162     ; 1.870      ;
; 17.934 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[1]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.169     ; 1.862      ;
; 17.934 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[0]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.169     ; 1.862      ;
; 17.934 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[2]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.169     ; 1.862      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
; 18.003 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.048      ; 2.020      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 19.298 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.734      ;
; 19.298 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.734      ;
; 19.298 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.734      ;
; 19.298 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.734      ;
; 19.298 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.734      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.507 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 1.646      ;
; 1.507 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.013     ; 1.646      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[6]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.798      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[7]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.798      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.796      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.796      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.799      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[12]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.808      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[15]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.808      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[14]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.808      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[13]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.808      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[16]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.808      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_direct                                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[24]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[25]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.796      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.796      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[26]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_wr_dst_reg_from_D                                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[4]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[31]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[30]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[2]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[3]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[29]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_hazard_M                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_mul_lsw                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.799      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_hazard_M                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[4]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_wr_dst_reg                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[2]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[3]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[0]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.796      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_src2_choose_imm                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.797      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_right                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.797      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[4]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_dst_reg                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[3]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[2]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.014      ; 1.811      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[16]                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.794      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.799      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 1.817      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[1]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[1]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_crst                                                                                                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_break                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.799      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_exception                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.799      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[1]                                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[1]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[1]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.797      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_retaddr                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_cmp                                                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.797      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_rdctl_inst                                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.799      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[1]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.796      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[21]                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.794      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_right_arith                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[31]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_rot_fill_bit                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_shift_rot_left                                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.797      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_rot                                                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.797      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[8]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 1.798      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[2]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[2]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[2]                                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[2]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[3]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.796      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[1]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.808      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[25]                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.794      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[11]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.801      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[9]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[9]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[9]                                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[9]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[9]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[6]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[6]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.808      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[6]                                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.011      ; 1.808      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[6]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[6]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_imm[28]                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.003     ; 1.794      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[10]                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[10]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[10]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[10]                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[10]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[11]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[17]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[11]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[11]                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.013      ; 1.810      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[18]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.796      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_data[20]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.012      ; 1.809      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write1                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.795      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write2                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.795      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|t_dav                                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.795      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.795      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.795      ;
; 1.645 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 1.795      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 20.582 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.734      ;
; 20.582 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.734      ;
; 20.582 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.734      ;
; 20.582 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.734      ;
; 20.582 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.734      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg23 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg24 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg25 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg26 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg27 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg28 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg29 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg30 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg31 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_datain_reg32 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 0.830 ; 0.830 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 0.827 ; 0.827 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 0.818 ; 0.818 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 4.448 ; 4.448 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 4.644 ; 4.644 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.754 ; 4.754 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.359 ; 4.359 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.754 ; 4.754 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.444 ; 4.444 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.248 ; 4.248 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.311 ; 4.311 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.380 ; 4.380 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.439 ; 4.439 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.273 ; 4.273 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.347 ; 4.347 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.413 ; 4.413 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.318 ; 4.318 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.631 ; 4.631 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.441 ; 4.441 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.287 ; 4.287 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.185 ; 4.185 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.144 ; 4.144 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.747 ; 5.747 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.701 ; 4.701 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.605 ; 4.605 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.692 ; 4.692 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.429 ; 5.429 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.444 ; 5.444 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.451 ; 5.451 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.747 ; 5.747 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.391 ; 5.391 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.325 ; 4.325 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.383 ; 4.383 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.325 ; 4.325 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.312 ; 5.312 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.291 ; 5.291 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 5.213 ; 5.213 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.249 ; 5.249 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 5.262 ; 5.262 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.328 ; -4.328 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.524 ; -4.524 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.518 ; -3.518 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.649 ; -3.649 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.736 ; -3.736 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.776 ; -3.776 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -3.671 ; -3.671 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -3.680 ; -3.680 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.719 ; -3.719 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.075 ; -4.075 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.783 ; -3.783 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.546 ; -3.546 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.536 ; -3.536 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.608 ; -3.608 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.639 ; -3.639 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.563 ; -3.563 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -3.558 ; -3.558 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.518 ; -3.518 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.562 ; -3.562 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.937 ; -3.937 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -4.313 ; -4.313 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.316 ; -4.316 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.568 ; -4.568 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -5.308 ; -5.308 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -5.322 ; -5.322 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -5.328 ; -5.328 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -5.622 ; -5.622 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -5.266 ; -5.266 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.937 ; -3.937 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -4.094 ; -4.094 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -4.201 ; -4.201 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -5.191 ; -5.191 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.169 ; -5.169 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -5.090 ; -5.090 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -5.124 ; -5.124 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -5.137 ; -5.137 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 3.960  ; 3.960  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 3.911  ; 3.911  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.282  ; 3.282  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.220  ; 3.220  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.936  ; 2.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.118  ; 3.118  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.214  ; 3.214  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.216  ; 3.216  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.516  ; 3.516  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.960  ; 3.960  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.236  ; 3.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 3.199  ; 3.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.397  ; 3.397  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.525  ; 4.525  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.587  ; 3.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 4.118  ; 4.118  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 4.170  ; 4.170  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 4.424  ; 4.424  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.217  ; 4.217  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 4.525  ; 4.525  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 4.502  ; 4.502  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 4.128  ; 4.128  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.839  ; 3.839  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 4.072  ; 4.072  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 4.408  ; 4.408  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 4.224  ; 4.224  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 4.423  ; 4.423  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 4.249  ; 4.249  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 4.497  ; 4.497  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.899  ; 3.899  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 4.116  ; 4.116  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 4.104  ; 4.104  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 4.785  ; 4.785  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 5.277  ; 5.277  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.710  ; 3.710  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 4.050  ; 4.050  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 4.750  ; 4.750  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 5.120  ; 5.120  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.793  ; 3.793  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 5.074  ; 5.074  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 4.893  ; 4.893  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 5.277  ; 5.277  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 4.686  ; 4.686  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 5.053  ; 5.053  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 4.990  ; 4.990  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 4.525  ; 4.525  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 4.662  ; 4.662  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 4.595  ; 4.595  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.825  ; 3.825  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 4.537  ; 4.537  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 4.790  ; 4.790  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 4.664  ; 4.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 4.815  ; 4.815  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 4.773  ; 4.773  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.429  ; 4.429  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 4.357  ; 4.357  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 4.009  ; 4.009  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 4.324  ; 4.324  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 4.429  ; 4.429  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.040  ; 4.040  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 4.178  ; 4.178  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 4.093  ; 4.093  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 4.343  ; 4.343  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 4.252  ; 4.252  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.421  ; 3.421  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.356  ; 3.356  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.232  ; 3.232  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.530  ; 3.530  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.159  ; 3.159  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.293  ; 3.293  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.401  ; 3.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.136  ; 3.136  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.256  ; 3.256  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.400  ; 2.400  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; Clk_50     ; 2.305  ; 2.305  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.400  ; 2.400  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.391  ; 2.391  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.131  ; 2.131  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.123  ; 2.123  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.100  ; 2.100  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.104  ; 2.104  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.094  ; 2.094  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.091  ; 2.091  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.264  ; 3.264  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.373  ; 2.373  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; Clk_50     ; 2.337  ; 2.337  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.209  ; 2.209  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.211  ; 2.211  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.329  ; 2.329  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.328  ; 2.328  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.373  ; 2.373  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.300  ; 2.300  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.219  ; 2.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.313  ; 2.313  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 2.987  ; 2.987  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.449  ; 2.449  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; Clk_50     ; 2.403  ; 2.403  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.439  ; 2.439  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.449  ; 2.449  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.444  ; 2.444  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.422  ; 2.422  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.396  ; 2.396  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.408  ; 2.408  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.433  ; 2.433  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.394  ; 2.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 2.864  ; 2.864  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.936  ; 2.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 3.911  ; 3.911  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.282  ; 3.282  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.220  ; 3.220  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.936  ; 2.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.118  ; 3.118  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.214  ; 3.214  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.216  ; 3.216  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.516  ; 3.516  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.960  ; 3.960  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.236  ; 3.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 3.199  ; 3.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.397  ; 3.397  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.369  ; 3.369  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.483  ; 3.483  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.479  ; 3.479  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.707  ; 3.707  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.801  ; 3.801  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.829  ; 3.829  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.738  ; 3.738  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.752  ; 3.752  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.771  ; 3.771  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.717  ; 3.717  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.518  ; 3.518  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.587  ; 3.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.517  ; 3.517  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.594  ; 3.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.553  ; 3.553  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.477  ; 3.477  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.567  ; 3.567  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.369  ; 3.369  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.492  ; 3.492  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 3.465  ; 3.465  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 2.951  ; 2.951  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.320  ; 3.320  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 2.951  ; 2.951  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.493  ; 3.493  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.505  ; 3.505  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.587  ; 3.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.579  ; 3.579  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.273  ; 3.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.258  ; 3.258  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.212  ; 3.212  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.178  ; 3.178  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.215  ; 3.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.308  ; 3.308  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.302  ; 3.302  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.567  ; 3.567  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.587  ; 3.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.597  ; 3.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 3.229  ; 3.229  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 2.489  ; 2.489  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.498  ; 3.498  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 2.601  ; 2.601  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.011  ; 3.011  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.346  ; 3.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.206  ; 3.206  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.011  ; 3.011  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.302  ; 3.302  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.239  ; 3.239  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.285  ; 3.285  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.253  ; 3.253  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.433  ; 3.433  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.219  ; 3.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.421  ; 3.421  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.356  ; 3.356  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.232  ; 3.232  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.530  ; 3.530  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.159  ; 3.159  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.293  ; 3.293  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.401  ; 3.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.136  ; 3.136  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.256  ; 3.256  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.091  ; 2.091  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; Clk_50     ; 2.305  ; 2.305  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.400  ; 2.400  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.391  ; 2.391  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.131  ; 2.131  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.123  ; 2.123  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.100  ; 2.100  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.104  ; 2.104  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.094  ; 2.094  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.091  ; 2.091  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.124  ; 3.124  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.209  ; 2.209  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; Clk_50     ; 2.337  ; 2.337  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.209  ; 2.209  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.211  ; 2.211  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.329  ; 2.329  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.328  ; 2.328  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.373  ; 2.373  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.300  ; 2.300  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.219  ; 2.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.313  ; 2.313  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 2.987  ; 2.987  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.394  ; 2.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; Clk_50     ; 2.403  ; 2.403  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.439  ; 2.439  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.449  ; 2.449  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.444  ; 2.444  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.422  ; 2.422  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.396  ; 2.396  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.408  ; 2.408  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.433  ; 2.433  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.394  ; 2.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 2.864  ; 2.864  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.923 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.047 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.077 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.077 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.065 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.035 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.065 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.065 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.923 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.923 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.933 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.933 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.029 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.836 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.194 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.112 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.112 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.092 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.051 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.967 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.967 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.957 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.971 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.971 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.971 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.971 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.854 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.854 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.844 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.836 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.923 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.047 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.077 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.077 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.048 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.065 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.035 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.065 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.065 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.923 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.923 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.933 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.933 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.029 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 2.664 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.022 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 2.940 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 2.940 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 2.920 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 2.879 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 2.795 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 2.795 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 2.785 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 2.799 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 2.799 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 2.799 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 2.799 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 2.682 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 2.682 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 2.672 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 2.664 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.923     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.047     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.077     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.077     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.065     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.035     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.065     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.065     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.923     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.923     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.933     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.933     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.029     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.836     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.194     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.112     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.112     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.092     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.051     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.967     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.967     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.957     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.971     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.971     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.971     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.971     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.854     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.854     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.844     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.836     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.923     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.047     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.077     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.077     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.048     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.065     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.035     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.065     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.065     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.923     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.923     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.933     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.933     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.029     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 2.664     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.022     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 2.940     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 2.940     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 2.920     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 2.879     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 2.795     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 2.795     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 2.785     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 2.799     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 2.799     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 2.799     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 2.799     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 2.682     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 2.682     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 2.672     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 2.664     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Clock                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 5.002  ; 0.215 ; 6.981    ; 1.507   ; 7.873               ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  V0|altpll_component|pll|clk[1] ; 5.002  ; 0.215 ; 6.981    ; 1.507   ; 7.873               ;
;  V0|altpll_component|pll|clk[2] ; 17.887 ; 0.215 ; 18.742   ; 20.582  ; 17.873              ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
; Design-wide TNS                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  V0|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  V0|altpll_component|pll|clk[2] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162  ; 1.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158  ; 1.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149  ; 1.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.540  ; 7.540  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.879  ; 7.879  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 8.594  ; 8.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.769  ; 7.769  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.594  ; 8.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.976  ; 7.976  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.524  ; 7.524  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.728  ; 7.728  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.854  ; 7.854  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.944  ; 7.944  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.699  ; 7.699  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.880  ; 7.880  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.022  ; 8.022  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.772  ; 7.772  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.493  ; 8.493  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 8.071  ; 8.071  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 7.763  ; 7.763  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 7.569  ; 7.569  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 7.443  ; 7.443  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.600 ; 10.600 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 8.192  ; 8.192  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.031  ; 8.031  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 8.203  ; 8.203  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 9.794  ; 9.794  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 9.998  ; 9.998  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 9.867  ; 9.867  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.600 ; 10.600 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 9.878  ; 9.878  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.461  ; 7.461  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.630  ; 7.630  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 7.491  ; 7.491  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 9.623  ; 9.623  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 9.698  ; 9.698  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 9.442  ; 9.442  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 9.626  ; 9.626  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 9.623  ; 9.623  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.328 ; -4.328 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.524 ; -4.524 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.518 ; -3.518 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -3.649 ; -3.649 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -3.736 ; -3.736 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -3.776 ; -3.776 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -3.671 ; -3.671 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -3.680 ; -3.680 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -3.719 ; -3.719 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -4.075 ; -4.075 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -3.783 ; -3.783 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.546 ; -3.546 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -3.536 ; -3.536 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.608 ; -3.608 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -3.639 ; -3.639 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.563 ; -3.563 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -3.558 ; -3.558 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.518 ; -3.518 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -3.562 ; -3.562 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.937 ; -3.937 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -4.313 ; -4.313 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.316 ; -4.316 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.568 ; -4.568 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -5.308 ; -5.308 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -5.322 ; -5.322 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -5.328 ; -5.328 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -5.622 ; -5.622 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -5.266 ; -5.266 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.937 ; -3.937 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -4.094 ; -4.094 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -4.201 ; -4.201 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -5.191 ; -5.191 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.169 ; -5.169 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -5.090 ; -5.090 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -5.124 ; -5.124 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -5.137 ; -5.137 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 8.026  ; 8.026  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 8.026  ; 8.026  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 6.507  ; 6.507  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 6.498  ; 6.498  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.826  ; 5.826  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 6.304  ; 6.304  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 6.542  ; 6.542  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 6.398  ; 6.398  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 7.070  ; 7.070  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 7.855  ; 7.855  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 6.469  ; 6.469  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 6.237  ; 6.237  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.661  ; 6.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.259  ; 9.259  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 7.270  ; 7.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.314  ; 8.314  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.596  ; 8.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.061  ; 9.061  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.653  ; 8.653  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 9.236  ; 9.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 9.185  ; 9.185  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.500  ; 8.500  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.894  ; 7.894  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 8.352  ; 8.352  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 9.149  ; 9.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 8.524  ; 8.524  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 8.981  ; 8.981  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 8.773  ; 8.773  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 9.259  ; 9.259  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.973  ; 7.973  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 8.243  ; 8.243  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 8.308  ; 8.308  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 10.095 ; 10.095 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 10.800 ; 10.800 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 7.521  ; 7.521  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 8.299  ; 8.299  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 9.230  ; 9.230  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 10.299 ; 10.299 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.764  ; 7.764  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 10.215 ; 10.215 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 10.100 ; 10.100 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 10.800 ; 10.800 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 9.356  ; 9.356  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 10.121 ; 10.121 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 10.035 ; 10.035 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 9.100  ; 9.100  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 9.327  ; 9.327  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 9.220  ; 9.220  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 7.748  ; 7.748  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 9.136  ; 9.136  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 10.078 ; 10.078 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 9.808  ; 9.808  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 10.101 ; 10.101 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 10.008 ; 10.008 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.185  ; 9.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 9.038  ; 9.038  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.206  ; 8.206  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.947  ; 8.947  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.185  ; 9.185  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.368  ; 8.368  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.705  ; 8.705  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.471  ; 8.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 9.028  ; 9.028  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.834  ; 8.834  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.862  ; 6.862  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.767  ; 6.767  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 6.534  ; 6.534  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.229  ; 7.229  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.340  ; 6.340  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.671  ; 6.671  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.876  ; 6.876  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.337  ; 6.337  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.594  ; 6.594  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 4.778  ; 4.778  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; Clk_50     ; 4.559  ; 4.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 4.778  ; 4.778  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.769  ; 4.769  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.100  ; 4.100  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.096  ; 4.096  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 4.061  ; 4.061  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.077  ; 4.077  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 4.062  ; 4.062  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 4.060  ; 4.060  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 6.571  ; 6.571  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 4.673  ; 4.673  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; Clk_50     ; 4.597  ; 4.597  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 4.342  ; 4.342  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 4.346  ; 4.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 4.556  ; 4.556  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.556  ; 4.556  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.673  ; 4.673  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.525  ; 4.525  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.323  ; 4.323  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 4.536  ; 4.536  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 5.943  ; 5.943  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 4.836  ; 4.836  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; Clk_50     ; 4.782  ; 4.782  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 4.829  ; 4.829  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 4.836  ; 4.836  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 4.811  ; 4.811  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 4.771  ; 4.771  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 4.744  ; 4.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 4.754  ; 4.754  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.765  ; 4.765  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 4.744  ; 4.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 5.697  ; 5.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.936  ; 2.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; Clk_50     ; 3.911  ; 3.911  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.282  ; 3.282  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 3.220  ; 3.220  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.936  ; 2.936  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 3.118  ; 3.118  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 3.214  ; 3.214  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 3.216  ; 3.216  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.516  ; 3.516  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 3.960  ; 3.960  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.236  ; 3.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 3.199  ; 3.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.397  ; 3.397  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.369  ; 3.369  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.483  ; 3.483  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.479  ; 3.479  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.707  ; 3.707  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.801  ; 3.801  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.829  ; 3.829  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.738  ; 3.738  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.752  ; 3.752  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.771  ; 3.771  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.717  ; 3.717  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.518  ; 3.518  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.587  ; 3.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.517  ; 3.517  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.594  ; 3.594  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.553  ; 3.553  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.477  ; 3.477  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.567  ; 3.567  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.369  ; 3.369  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.492  ; 3.492  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 3.465  ; 3.465  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 2.951  ; 2.951  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.320  ; 3.320  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 2.951  ; 2.951  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.493  ; 3.493  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.505  ; 3.505  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.587  ; 3.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.579  ; 3.579  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.273  ; 3.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.258  ; 3.258  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 3.212  ; 3.212  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.178  ; 3.178  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 3.215  ; 3.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.308  ; 3.308  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 3.302  ; 3.302  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 3.567  ; 3.567  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.587  ; 3.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.597  ; 3.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 3.229  ; 3.229  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 2.489  ; 2.489  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.498  ; 3.498  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 2.601  ; 2.601  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.011  ; 3.011  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.346  ; 3.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.206  ; 3.206  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.011  ; 3.011  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.302  ; 3.302  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.239  ; 3.239  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.285  ; 3.285  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.253  ; 3.253  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.433  ; 3.433  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.219  ; 3.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.421  ; 3.421  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.356  ; 3.356  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.232  ; 3.232  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.530  ; 3.530  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.159  ; 3.159  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.293  ; 3.293  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.401  ; 3.401  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.136  ; 3.136  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.256  ; 3.256  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.091  ; 2.091  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[1]      ; Clk_50     ; 2.305  ; 2.305  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 2.400  ; 2.400  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.391  ; 2.391  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.131  ; 2.131  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.123  ; 2.123  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.100  ; 2.100  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.104  ; 2.104  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.094  ; 2.094  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.091  ; 2.091  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.124  ; 3.124  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.209  ; 2.209  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[1]      ; Clk_50     ; 2.337  ; 2.337  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 2.209  ; 2.209  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.211  ; 2.211  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.329  ; 2.329  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.328  ; 2.328  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.373  ; 2.373  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.300  ; 2.300  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.219  ; 2.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.313  ; 2.313  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 2.987  ; 2.987  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.394  ; 2.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[1]      ; Clk_50     ; 2.403  ; 2.403  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 2.439  ; 2.439  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.449  ; 2.449  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.444  ; 2.444  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.422  ; 2.422  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.396  ; 2.396  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.408  ; 2.408  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.433  ; 2.433  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.394  ; 2.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 2.864  ; 2.864  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 3196566  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564979 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 3196566  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 5        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564979 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                          ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                           ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 119   ; 119  ;
; Unconstrained Output Port Paths ; 618   ; 618  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Fri May 10 12:24:52 2013
Info: Command: quartus_sta CUDoom -c CUDoom
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_pij1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CUDoom.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[0]} {V0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[1]} {V0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[2]} {V0|altpll_component|pll|clk[2]}
Info (332104): Reading SDC File: 'cpu_0.sdc'
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "Equal0~4|combout"
    Warning (332126): Node "counter[0]~0|datad"
    Warning (332126): Node "counter[0]~0|combout"
    Warning (332126): Node "Equal0~3|datad"
    Warning (332126): Node "Equal0~3|combout"
    Warning (332126): Node "Equal0~4|dataa"
    Warning (332126): Node "counter[0]~0|datab"
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 5.002
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.002         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    17.887         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 6.981
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.981         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    18.742         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 2.787
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.787         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    21.028         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 8.145
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.145         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    30.598         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 8.233
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.233         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    19.298         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 1.507
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.507         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    20.582         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 520 megabytes
    Info: Processing ended: Fri May 10 12:25:14 2013
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:15


